CN1324672C - 浅沟渠隔离结构及其制造方法 - Google Patents

浅沟渠隔离结构及其制造方法 Download PDF

Info

Publication number
CN1324672C
CN1324672C CNB2003101031136A CN200310103113A CN1324672C CN 1324672 C CN1324672 C CN 1324672C CN B2003101031136 A CNB2003101031136 A CN B2003101031136A CN 200310103113 A CN200310103113 A CN 200310103113A CN 1324672 C CN1324672 C CN 1324672C
Authority
CN
China
Prior art keywords
ditches
irrigation canals
silicon nitride
substrate
nitride liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003101031136A
Other languages
English (en)
Other versions
CN1612315A (zh
Inventor
龚祐仪
林建廷
曾荣宗
游世仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2003101031136A priority Critical patent/CN1324672C/zh
Publication of CN1612315A publication Critical patent/CN1612315A/zh
Application granted granted Critical
Publication of CN1324672C publication Critical patent/CN1324672C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

一种浅沟渠隔离结构以及其制造方法,此方法是先提供一基底,之后于基底上形成图案化的掩模层,再利用此掩模层为蚀刻掩模,图案化此基底而形成一沟渠。接着,进行氮化处理步骤以在沟渠表面形成氮化硅衬层,再于沟渠内填入绝缘层。由于所形成的浅沟渠隔离结构具有较薄的氮化硅衬层,所以不但可以解决习知残存应力的问题,而且对浅沟渠的深宽比的影响也很小。

Description

浅沟渠隔离结构及其制造方法
技术领域
本发明涉及一种半导体结构以及其制造过程,且特别是涉及一种浅沟渠隔离(Shallow Trench Isolation,STI)结构以及其制造方法。
背景技术
在集成电路蓬勃发展的今日,组件缩小化与积集化是必然的趋势,也是各界积极发展的重要课题。当组件尺寸逐渐缩小,积集度(integration)逐渐提高,组件间的隔离结构也必须缩小,因此组件隔离技术的困难度也逐渐增高。以目前的隔离技术来说,浅沟渠隔离技术较常使用于次半微米(sub-half micron)及以下的集成电路制造过程中。
浅沟渠隔离结构是在半导体基底中形成沟渠后,于此沟渠填满绝缘氧化物,以作为隔离组件之用。由于浅沟渠隔离结构具有容易调整大小的优点,并且可避免传统区域氧化(1ocal oxidation,LOCOS)法隔离技术中鸟嘴侵蚀的缺点,因此,其对于次半微米及以下的金氧半导体制造而言,是一种较为理想的隔离技术。
最早期的浅沟渠隔离(STI)制造过程仅于基底的沟渠中填入绝缘材料,即完成浅沟渠隔离结构的制作,不过此时其周边基底会因残存应力而导致错位(dislocation)的现象,所以会造成漏电等等的问题。习知采用的解决方式是在沟渠表面与绝缘材料之间配置氮化硅衬层,如此即可释放残存应力。
不过,由于习知方法中氮化硅衬层的厚度多在120埃以上,所以对沟渠宽度很窄的0.13微米或以下的制造过程而言,其将使浅沟渠的深宽比大幅提高,而增加了绝缘材料之填沟制造过程的困难度。而且,利用习知方法形成氮化硅衬层时,会有一些氮化硅微粒残留于于晶圆上。当组件尺寸愈小时,这些氮化硅微粒对于晶圆的影响即愈严重。因此,现今0.13微米或以下的制造过程通常不形成氮化硅衬层,不过,如此又会产生残存应力的问题。
解决此问题的方法之一是提高绝缘材料的密实化(densification)步骤的温度,以使周边晶格进行重排而释放其残存应力,从而减少错位的数目。不过,由于绝缘层的密实化温度不能过高(或时间不能过长),以免造成掺质扩散的问题,所以其释放应力的效果仍比不上氮化硅衬层。
发明内容
有鉴于此,本发明的目的就是在提供一种浅沟渠隔离结构及其制造方法,以解决习知因残存应力无法排除而影响后续制造过程的问题。
本发明的另一目的是提供一种浅沟渠隔离结构及其制造方法,其可以释放残存应力,且对浅沟渠的深宽比的影响也很小。
本发明提出一种浅沟渠隔离结构的制造方法,此方法系先提供一基底,之后于基底上形成图案化的掩模层,再利用此掩模层为蚀刻掩模,图案化此基底而形成一沟渠。接着,进行氮化处理步骤以使沟渠表面形成氮化硅衬层,该氮化硅衬层的厚度介于50至60埃之间,其中该氮化处理步骤包括一等离子体处理步骤。然后,于沟渠内填入绝缘层。
由于本发明利用氮化处理步骤形成的氮化硅衬层其厚度很薄(50至60埃),所以在现今高积集度的工艺上,所形成的氮化硅衬层对沟渠的深宽比的影响很小,如此后续在进行填沟制造过程时,即不会产生无法将沟渠填满的问题。同时,由于沟渠表面形成有氮化硅衬层,所以其周边基底的残存应力得以释放。
本发明提出一种浅沟渠隔离结构,此结构包括一基底、一氮化硅衬层与一绝缘层。其中,基底上有一沟渠,而氮化硅衬层系配置于沟渠的表面上,此氮化硅衬层的厚度介于50至60埃之间。另外,绝缘层系填满沟渠,且其与沟渠表面之间以氮化硅衬层相隔。
由于本发明的浅沟渠隔离结构其沟渠表面与绝缘层之间的氮化硅衬层与习知者(>120埃)相较下,其厚度较薄,所以对沟渠的深宽比的影响很小,而可使沟填制程顺利进行,以形成完整的绝缘层。
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下:
图式简单说明
图1是依照本发明的一较佳实施例的一种浅沟渠隔离结构制程的流程图。
图2A至图2E是图1的浅沟渠隔离结构制造流程的剖面示意图。
具体实施方式
图1是绘示本发明的一较佳实施例的一种浅沟渠隔离制造的流程图;图2A至第2E图是绘示图1的浅沟渠隔离结构制造流程的剖面示意图。
请同时参照图1以及图2A,本实施例的形成浅沟渠隔离结构的方法是首先提供基底200(步骤100)。之后于基底200上形成图案化的掩模层204(步骤102),此图案化的掩模层204具有开口以裸露出基底200的部分表面。其中,掩模层204的材质例如是氮化硅,且其形成方法例如是先在基底200上形成全面性的掩模层(未绘示),然后在掩模层上形成图案化光阻层。接着,以图案化光阻层为掩模蚀去暴露的掩模层,之后剥除图案化光阻层。
此外,在形成全面性的掩模层之前,可先在基底200上形成垫氧化层202,以降低基底200与稍后形成的掩模层204之间的应力;而此垫氧化层202将接续在掩模层204之后被图案化。形成此垫氧化层202的方法例如是热氧化法。
之后,请同时参照图1以及图2B,利用掩模层204为掩模蚀刻基底200,以形成沟渠206(步骤104),其方法例如是非等向性的干式蚀刻法。
接着,请同时参照图1以及图2C,进行氮化处理步骤(nitridation)106以使沟渠206表面形成氮化硅衬层212,其厚度约为50~60埃。此氮化处理步骤106可为热炉管处理步骤、快速热处理步骤或等离子体处理步骤等等,其中热炉管处理步骤、快速热处理步骤可于氮气环境下进行,且等离子体处理步骤可使用氮气电浆来进行。
值得一提的是,利用上述氮化处理步骤106所形成的氮化硅衬层212的厚度很薄,所以在现今高积集度的制程上,所形成的氮化硅衬层制程(步骤108)时,即不会产生无法将沟渠206填满的问题。
除此之外,由于进行氮化处理步骤106是直接于沟渠206表面进行,所以习知氮化硅微粒污染晶圆的问题并不会发生。
此外,上述氮化处理步骤106更可与衬氧化层的制程整合,其是在令沟渠206表面上形成衬氧化层210的热氧化步骤中加入氮气,而以「原位」(in-situ)的方式在衬氧化层210上形成氮化硅衬层212。
然后,请同时参照图1以及图2D,在基底200上形成绝缘层214,并填入沟渠206内(步骤108)。其中形成绝缘层214的方法例如是高密度等离子体增强化学气相沉积法(HDP-CVD),且绝缘层214的材质例如是氧化硅。值得一提的是,由于在步骤106所形成的氮化硅衬层212相当的薄,所以对沟渠206的深宽比的影响很小,因此在步骤108中,沟渠206可以完全被绝缘层214所填满。
接着,请参照图2E,在步骤108后,去除沟渠206之外的绝缘层214,其方法例如为化学机械抛光法(Chemical Mechanical Polishing,CMP),而仅留下填满沟渠206的绝缘层214a。之后,将基底200上的垫氧化层202以及掩模层204移除,以完成浅沟渠隔离结构的制造。
综上所述,本发明利用氮化处理步骤所形成的氮化硅衬层的厚度很薄,所以在现今高积集度的制造上,所形成的氮化硅衬层对沟渠的深宽比的影响很小,当然不会产生无法将沟渠填满的问题。除此之外,由于氮化处理步骤是直接于沟渠表面进行,所以习知氮化硅微粒的污染问题亦可获得解决。
请继续参照第2E图,以明了本发明的浅沟渠隔离结构,此结构系包括基底200、氮化硅衬层212与绝缘层214a。其中,基底200上有沟渠206,而氮化硅衬层212系配置于沟渠206的表面上,此氮化硅衬层212的厚度介于50至60埃之间。
另外,绝缘层214a系配置于沟渠206中,且填满沟渠206,其材质例如是氧化硅。除此之外,本发明的浅沟渠隔离结构更可包括一衬氧化层210,其系配置于沟渠206表面与氮化硅衬层212之间。
由上可知,相较于习知的浅沟渠结构的氮化硅衬层,本发明的浅沟渠隔离结构中沟渠表面与绝缘层之间的氮化硅衬层的厚度较小,所以其对沟渠的深宽比的影响很小,而可以使沟填制造顺利进行,以形成完整的绝缘层。同时,由于本发明的浅沟渠隔离结构具有氮化硅衬层,所以可以有效地释放周边基底中的应力。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (6)

1.一种形成浅沟渠隔离结构的方法,包括:
提供一基底;
于该基底上形成图案化的一掩模层;
利用该掩模层为蚀刻掩模图案化该基底,以在该基底中形成一沟渠;
进行一氮化处理步骤,以在该沟渠表面形成一氮化硅衬层,该氮化硅衬层的厚度介于50至60埃之间,其中该氮化处理步骤包括一等离子体处理步骤;以及于该沟渠内填入一绝缘层。
2.如权利要求1所述的形成浅沟渠隔离结构的方法,其中该等离子体处理步骤包括一氮气等离子体处理步骤。
3.如权利要求1所述的形成浅沟渠隔离结构的方法,其中在提供该基底的步骤之后,更包括一衬氧化层形成步骤,且该氮化处理步骤系与该衬氧化层形成步骤整合。
4.如权利要求3所述的形成浅沟渠隔离结构的方法,其中该衬氧化层形成步骤包括一热氧化制造过程,且该氮化处理步骤与该衬氧化层形成步骤整合的方式是在该热氧化制造过程中加入氮气。
5.一种浅沟渠隔离结构,包括:
一基底,该基底上有一沟渠;
一氮化硅衬层,配置于该沟渠的表面上,该氮化硅衬层的厚度系介于50至60埃之间;以及
一绝缘层,配置于该沟渠中,且填满该沟渠,该绝缘层与该沟渠之间系以该氮化硅衬层相隔。
6.如权利要求5所述的浅沟渠隔离结构,更包括一衬氧化层,配置于该沟渠表面于该氮化硅衬层之间。
CNB2003101031136A 2003-10-31 2003-10-31 浅沟渠隔离结构及其制造方法 Expired - Lifetime CN1324672C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101031136A CN1324672C (zh) 2003-10-31 2003-10-31 浅沟渠隔离结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101031136A CN1324672C (zh) 2003-10-31 2003-10-31 浅沟渠隔离结构及其制造方法

Publications (2)

Publication Number Publication Date
CN1612315A CN1612315A (zh) 2005-05-04
CN1324672C true CN1324672C (zh) 2007-07-04

Family

ID=34756529

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101031136A Expired - Lifetime CN1324672C (zh) 2003-10-31 2003-10-31 浅沟渠隔离结构及其制造方法

Country Status (1)

Country Link
CN (1) CN1324672C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468213B (zh) * 2010-11-19 2014-10-01 中国科学院微电子研究所 沟槽隔离结构及其形成方法
US8525188B2 (en) 2010-11-19 2013-09-03 Institute of Microelectronics, Chinese Academy of Sciences Shallow trench isolation structure and method for forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204146B1 (en) * 1998-12-10 2001-03-20 United Microelectronics Corp. Method of fabricating shallow trench isolation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204146B1 (en) * 1998-12-10 2001-03-20 United Microelectronics Corp. Method of fabricating shallow trench isolation

Also Published As

Publication number Publication date
CN1612315A (zh) 2005-05-04

Similar Documents

Publication Publication Date Title
CN1110081C (zh) 在半导体器件中形成隔离沟槽的方法
JPH02288335A (ja) タングステンコンタクトの製造方法および半導体デバイス
CN1116361A (zh) 直接圆片结合结构和方法
US5756390A (en) Modified LOCOS process for sub-half-micron technology
CN101207027B (zh) 半导体器件的栅极形成方法
US6762066B2 (en) Method for fabricating a semiconductor structure using a protective layer, and semiconductor structure
CN1324672C (zh) 浅沟渠隔离结构及其制造方法
CN1277302C (zh) 改善微笑效应的浅沟槽隔离结构的制造方法
US5894059A (en) Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
JPH11121607A (ja) 半導体装置の製造方法
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
CN1121064C (zh) 制造半导体器件的方法
CN1291475C (zh) 浅沟渠隔离区的制造方法
CN1241248C (zh) 降低浅沟渠隔离侧壁氧化层应力的方法
US5763316A (en) Substrate isolation process to minimize junction leakage
CN102543702A (zh) 金属栅极的形成方法
CN1450621A (zh) 形成隔离元件时消除应力与损伤的方法
CN1444264A (zh) 微浅绝缘沟槽结构制备法
CN1233033C (zh) 减少隔离元件对于有源区域的应力与侵蚀效应的方法
TWI297525B (en) Method for forming semiconductor shallow trench isolation
US20030027403A1 (en) Method for forming sacrificial oxide layer
CN112374456B (zh) Mems器件的制造方法
CN1237603C (zh) 浅沟槽隔离结构的形成方法
EP0278159A2 (en) Method of manufacturing a semiconductor device comprising an isolation structure
CN1286161C (zh) 浅沟渠隔离区的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070704

CX01 Expiry of patent term