CN1286161C - 浅沟渠隔离区的制造方法 - Google Patents
浅沟渠隔离区的制造方法 Download PDFInfo
- Publication number
- CN1286161C CN1286161C CN 02126322 CN02126322A CN1286161C CN 1286161 C CN1286161 C CN 1286161C CN 02126322 CN02126322 CN 02126322 CN 02126322 A CN02126322 A CN 02126322A CN 1286161 C CN1286161 C CN 1286161C
- Authority
- CN
- China
- Prior art keywords
- shallow
- isolation region
- layer
- hard hood
- channel isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开了一种浅沟渠隔离区的制造方法,此方法包括下述步骤:首先在一基底上形成一硬罩幕层;接着对硬罩幕层的一个表面进行一离子轰击步骤,之后再于硬罩幕层的表面上形成一图案化的光阻层。继之,以光阻层为一蚀刻罩幕图案化硬罩幕层。然后,再进行一蚀刻制作过程以于基底中形成一沟渠。之后,将光阻层移除,再于沟渠中填入一绝缘层。继之,再将硬罩幕层移除即形成一浅沟渠隔离区。本方法制造的浅沟渠隔离区中不会形成岛状缺陷,其隔离区能够发挥有效作用,从而避免了元件产生漏电流。
Description
技术领域
本发明是有关于一种集成电路的制造方法,且特别是有关于一种浅沟渠隔离区(Shallow Trench Isolation,STI)的制造方法。
背景技术
一个完整的集成电路通常是由许多的晶体管元件体所组成,为了避免这些相邻的晶体管之间发生短路(Short Circuit),必须在这些相邻的晶体管之间,形成用来将元件隔离的隔离区。典型的元件隔离区系形成于稠密的半导体电路,例如是内存元件中相邻的场效晶体管(Field Effect Transistor,FET)之间,藉以减少由场效晶体管产生的漏电流(Charge Leakage)现象。
浅沟渠隔离法是一种利用非等向性蚀刻的方式在半导体基底中形成沟渠,然后再于沟渠中填入氧化物,以形成元件的隔离区的技术。由于浅沟渠隔离法所形成的隔离区具有可调整大小(Scalable)的优点,并且可避免传统区域氧化(LOCOS)法隔离技术中鸟嘴侵蚀(Bird’sBeak Encroachment)的缺点,因此,对于次微米(Sub-Micron)的金氧半导体(Metal Oxide Semiconductor,MOS)制造过程而言,是一种较为理想的隔离技术。
图1至图4绘制的是公知的一种浅沟渠隔离区的制造流程剖面示意图。
如图1所示,公知形成浅沟渠隔离区的方法系首先在基底10上形成一硬罩幕层12。之后,在硬罩幕层12上形成一个图案化的光阻层。然而,在将光阻层14图案化的过程中,因光阻层14与硬罩幕层12之间具有一作用力的缘故,因此,在预定形成沟渠处的光阻层14可能会无法清除干净,而使得光阻残留物16残留在硬罩幕层12上。
之后,请参照图2,以光阻层14为一蚀刻罩幕进行一个蚀刻制作过程,以图案化硬罩幕层12。然后,再以光阻层14与硬罩幕层12为一蚀刻罩幕进行另一蚀刻过程,以图案化基底10,而于基底10中形成一沟渠18。由于在先前的步骤中,硬罩幕层12的表面上残留有残留物16,因此在图案化硬罩幕层12与基底10的过程中,蚀刻气体必须先将残留物16蚀刻完之后,才能继续蚀刻残留物16底下的基底10。如此,便造成了有残留物16存在之处与未有残留物16存在之处的蚀刻速率不均匀,而于沟渠18中形成了一岛状缺陷20。
继之,请参照图3,先将光阻层14移除,再于沟渠18中填入一绝缘层22。之后,参照图4,将罩幕层12移除之后,即形成一浅沟渠隔离区。然而,由于岛状缺陷20为硅材质,因此其存在于浅沟渠隔离区中,不但会影响浅沟渠隔离区隔离的能力,而且倘若岛状缺陷20形成在较靠近沟渠18的边缘处,还容易导致元件漏电流。
发明内容
本发明的目的在于提供一种浅沟渠隔离区的制造方法,以防止岛状缺陷形成于浅沟渠隔离区中。
本发明的另一目的是提供一种浅沟渠隔离区的制造方法,以使浅沟渠隔离区能有效发挥隔离功效,避免元件产生漏电流。
为了实现上述目的,本发明提出一种浅沟渠隔离区的制造方法,此方法系首先在一基底上形成一硬罩幕层。接着,对此硬罩幕层的一个表面进行一离子轰击步骤。其中,此离子轰击步骤所使用的一电浆气体,例如是N2O、O2、N2或Ar。且执行离子轰击步骤时的温度例如是摄氏200度~至摄氏500度。另外,在离子轰击步骤中所通入的气体流量例如是150sccm至3000sccm。而执行离子轰击步骤时的压力例如是3mTorr至2Torr。再者,执行离子轰击步骤的电功率例如是100W至1000W。之后,在硬罩幕层的经离子轰击处理的表面上形成一光阻层。接着,进行一曝光与显影制作过程,以图案化光阻层,暴露出预定形成沟渠之处。在此,由于硬罩幕层的表面已经由离子轰击处理,因此在光阻层的显影制作过程中,经曝光后的光阻层可被完全的清除干净,而不会残留在硬罩幕层上。继之,以光阻层为一蚀刻罩幕图案化硬罩幕层,之后再以光阻层与硬罩幕层为一蚀刻罩幕图案化基底,而于基底中形成一沟渠。在本发明中,亦可以先将光阻层移除之后,再直接以硬罩幕层为一蚀刻罩幕图案化基底,而于基底中形成沟渠。继之,将光阻层移除之后,于沟渠中填入一绝缘层,接着再将硬罩幕层移除,以形成一浅沟渠隔离区。
在上述的浅沟渠隔离区的制造方法中,在该基底上形成该硬罩幕层之前,还可以包括在该基底的表面形成一垫氧化层。
本发明提出一种浅沟渠隔离区的制造方法,此方法系首先在一基底上形成一硬罩幕层。接着,在硬罩幕层的表面上形成一个薄材质层,例如是一薄氧化层。之后,在薄氧化层上形成一光阻层。继之,进行一曝光与显影制作过程,以图案化光阻层,暴露出预定形成沟渠之处。在此,由于薄氧化层与光阻层之间的作用力较为薄弱,因此在光阻层的显影制作过程中,经曝光后的光阻层可被完全的清除干净,而不会残留在薄氧化层上。继之,以光阻层为一蚀刻罩幕,图案化硬罩幕层。然后再以光阻层与硬罩幕层为一蚀刻罩幕图案化基底,而于基底中形成一沟渠。在本发明中,亦可以先将光阻层移除之后,再直接以硬罩幕层为一蚀刻罩幕图案化基底,而于基底中形成沟渠。继之,将光阻层移除之后,于沟渠中填入一绝缘层,接着再将硬罩幕层移除,以形成一浅沟渠隔离区。
在上述的浅沟渠隔离区的制造方法中,在该基底上形成该硬罩幕层之前,还可以包括在该基底的表面形成一垫氧化层。
本发明的浅沟渠隔离区的制造方法,由于其在硬罩幕层的表面进行一离子轰击步骤,因此可避免光阻层残留,进而防止岛状缺陷形成于浅沟渠隔离区中。
本发明之浅沟渠隔离区的制造方法,由于其在硬罩幕层之表面形成一薄材质层,因此可避免光阻层残留,进而防止岛状缺陷形成于浅沟渠隔离区中。
本发明之浅沟渠隔离区的制造方法,由于此方法可避免岛状缺陷的形成,因此可提高浅沟渠隔离区之隔离能力,并有效防止元件漏电流。
附图说明
为了说明本发明的上述目的、特征和优点,下面结合附图对本发明作进一步说明:
图1至图4是公知的一种浅沟渠隔离区的制造流程剖面示意图;
图5至图10是本发明的一个较佳实施例的浅沟渠隔离区的制造流程剖面示意图。
10、100:基底
12、104:硬罩幕层
14、110:光阻层
16:残留物
18、114:沟渠
20:岛状缺陷
22、116:绝缘层
102:垫氧化层
106:离子轰击步骤
108:离子轰击处理的表面
112:开口
具体实施方式
实施例
图5至图10为本发明的一个较佳实施例的浅沟渠隔离区的制造流程剖面示意图,然而,此实施例不构成对本发明的限定。
如图5所示,首先提供一半导体基底100。接着,于基底100的表面上形成一垫氧化层102,用以保护基底100的表面。其中,形成垫氧化层102的方法例如是一热氧化法。之后,在垫氧化层102上形成一硬罩幕层104。在本实施例中,硬罩幕层104的材质例如是氮化硅。
之后,请参照图6,进行一离子轰击步骤106,以对硬罩幕层104的表面进行一处理步骤,而使硬罩幕层104的表面形成一个经离子轰击处理的表面108。
在本实施例中,离子轰击步骤106所使用的电浆气体例如是N2O、O2、N2或Ar。且执行离子轰击步骤106时的温度例如是摄氏200度至摄氏500度。另外,在离子轰击步骤106中所通入的气体流量例如是150sccm至3000sccm。而执行离子轰击步骤106时的压力例如是3mTorr至2Torr。再者,执行离子轰击步骤106的电功率例如是100W至1000W。
然后,请参照图7,在硬罩幕层104的经离子轰击处理的表面108上形成一光阻层110。继之,进行一曝光制作过程与一显影制作过程,以图案化光阻层110,而形成开口112。其中,光阻层110的开口112是暴露出预定形成沟渠之处。
值得注意的是,在上述显影制作过程中,开口112中的光阻层110可被完全的清除干净。这是因为在先前步骤中,由于硬罩幕层104的表面已经过离子轰击处理,而硬罩幕层104的经离子轰击处理的表面108与经曝光后的光阻层110之间的作用力已变得相当薄弱,因此,在显影制作过程后,经曝光后的光阻层110可被完全清除干净,而不会残留在硬罩幕层104的表面。
接着,请参照图8,以光阻层110为一蚀刻罩幕进行一蚀刻制作过程,以将开口112所暴露的硬罩幕层104移除。之后,再以光阻层110与硬罩幕层104为一蚀刻罩幕进行另一蚀刻制作过程,以图案化基底100,而于基底100中形成一沟渠114。
在本发明中,亦可先将光阻层110移除之后,再直接以硬罩幕层104为一蚀刻罩幕,而于基底100中形成沟渠114。
之后,请参照图9,将光阻层110移除。然后,再于沟渠114中填入一绝缘层116。其中,绝缘层116的材质例如是氧化硅。且于沟渠114中填入绝缘层116的方法例如是先于基底100上全面性的沉积一绝缘材质层(未绘示),之后以一化学机械研磨法或一回蚀刻法移除部分绝缘材质层,直到硬罩幕层104暴露出来。接着,请参照图10,于沟渠114中填入绝缘层116之后,将硬罩幕层104与垫氧化层102移除,而形成一浅沟渠隔离结构。
本发明之浅沟渠隔离区的制造方法中,由于其系利用离子轰击步骤106处理硬罩幕层104的表面108,因此硬罩幕层104与光阻层110之间的作用力会较为薄弱。如此,后续于光阻层110的显影制作过程中,便可将开口112处的光阻层110完全移除干净,而不会有光阻层110残留在硬罩幕层104的表面上。由于光阻层110不会残留在硬罩幕层104的表面108上,因此在蚀刻基底100以形成沟渠114的过程中,便可避免岛状缺陷形成在沟渠114中。
特别值得一提的是,本发明还包括利用其它的方式,以使硬罩幕层的表面与光阻层之间的作用力减弱,藉以达到将经曝光的光阻层完全移除干净的目的。例如,可以在硬罩幕层的表面形成一薄材质层(例如是薄氧化层),之后再于薄氧化层上形成光阻层。换言之,将先前于硬罩幕层的表面以离子轰击处理的步骤,以形成薄氧化层的方式取代之。由于氧化层与光阻层之间的作用力较氮化硅材质的硬罩幕层与光阻层之间作用力弱,因此,利用于硬罩幕层之表面形成一薄氧化层之方式亦可以达到降低光阻层与硬罩幕层之间的作用力的目的,进而避免于沟渠中形成岛状缺陷。
综合以上所述,本发明具有下列优点:
1.本发明的浅沟渠隔离区的制造方法,由于其在硬罩幕层的表面进行一离子轰击处理,因此可避免光阻层残留,进而防止岛状缺陷形成于浅沟渠隔离区中。
2.本发明的浅沟渠隔离区的制造方法,由于其在硬罩幕层的表面形成一薄材质层,因此可避免光阻层残留,进而防止岛状缺陷形成于浅沟渠隔离区中。
3.本发明的浅沟渠隔离区的制造方法,由于此方法可避免岛状缺陷的形成,因此可提高浅沟渠隔离区的隔离能力,并有效防止元件漏电流。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围应以权利要求书所界定为准。
Claims (13)
1、一种浅沟渠隔离区的制造方法,其特征在于,该方法包括如下步骤:
在一基底上形成一硬罩幕层;
对该硬罩幕层的一表面进行一离子轰击步骤;
在该硬罩幕层的该表面上形成一图案化的光阻层;
以该光阻层为一蚀刻罩幕图案化该硬罩幕层;
进行一个蚀刻制作过程以在该基底中形成一沟渠;
移除该光阻层;
在该沟渠中填入一绝缘层;
移除该硬罩幕层以形成一浅沟渠隔离区。
2、如权利要求1所述的浅沟渠隔离区的制造方法,其特征在于:其中该离子轰击步骤的电浆气体包括N2O、O2、N2或Ar。
3、如权利要求1所述的浅沟渠隔离区的制造方法,其特征在于:其中执行该离子轰击步骤时的温度为摄氏200度至摄氏500度。
4、如权利要求1所述的浅沟渠隔离区的制造方法,其特征在于:其中该离子轰击步骤的气体流速介于150sccm至3000sccm。
5、如权利要求1所述的浅沟渠隔离区的制造方法,其特征在于:其中执行该离子轰击步骤时的压力为3mTorr至2Torr。
6、如权利要求1所述的浅沟渠隔离区的制造方法,其特征在于:其中执行该离子轰击步骤的电功率为100W至1000W。
7、如权利要求1所述的浅沟渠隔离区的制造方法,其特征在于:其中该硬罩幕层的材质包括氮化硅。
8、如权利要求1所述的浅沟渠隔离区的制造方法,其特征在于:其中该绝缘层的材质包括氧化硅。
9、如权利要求1所述的浅沟渠隔离区的制造方法,其特征在于:其中在该基底上形成该硬罩幕层之前,还包括在该基底的表面形成一垫氧化层。
10、一种防止在开口中形成岛状缺陷的方法,其特征在于该方法包括下述步骤:
在一基底上形成一硬罩幕层;
在该硬罩幕层的表面进行一离子轰击步骤,以使该硬罩幕层与一光阻材质之间的作用力减弱;
在该硬罩幕层上形成一图案化的光阻层;
以该光阻层为一蚀刻罩幕图案化该基底,而于该基底中形成一开口。
11、如权利要求10所述的防止于开口中形成岛状缺陷的方法,其特征在于:其中该离子轰击步骤的电浆气体包括N2O、O2、N2或Ar。
12、如权利要求10项所述的防止在开口中形成岛状缺陷的方法,其特征在于:其中执行该离子轰击步骤时的温度为摄氏200度至摄氏500度。
13、如权利要求10所述的防止在开口中形成岛状缺陷的方法,其特征在于:其中该硬罩幕层的材质包括氮化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02126322 CN1286161C (zh) | 2002-07-19 | 2002-07-19 | 浅沟渠隔离区的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02126322 CN1286161C (zh) | 2002-07-19 | 2002-07-19 | 浅沟渠隔离区的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1469450A CN1469450A (zh) | 2004-01-21 |
CN1286161C true CN1286161C (zh) | 2006-11-22 |
Family
ID=34143280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02126322 Expired - Fee Related CN1286161C (zh) | 2002-07-19 | 2002-07-19 | 浅沟渠隔离区的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1286161C (zh) |
-
2002
- 2002-07-19 CN CN 02126322 patent/CN1286161C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1469450A (zh) | 2004-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6902969B2 (en) | Process for forming dual metal gate structures | |
CN1725470A (zh) | 制造快闪存储器元件的方法 | |
CN1992227A (zh) | 具有双栅结构的半导体器件的制造方法 | |
CN101064327A (zh) | 图像感测元件及其制作方法 | |
KR100597768B1 (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
US20080079083A1 (en) | Semiconductor device and a method of manufacture therefor | |
CN1286161C (zh) | 浅沟渠隔离区的制造方法 | |
US7586138B2 (en) | Image sensor and method of forming the same | |
US20090108359A1 (en) | A semiconductor device and method of manufacture therefor | |
KR100282086B1 (ko) | 반도체 집적 회로 제조 방법 및 반도체 집적 회로 웨이퍼 제조방법 | |
US6569784B1 (en) | Material of photoresist protect oxide | |
CN1270361C (zh) | Mos晶体管及其制造方法 | |
CN100499079C (zh) | Cmos器件应力膜的形成方法 | |
US7727844B2 (en) | Gate structure of a semiconductor device | |
KR100365741B1 (ko) | 반도체장치제조방법 | |
JPH07283211A (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
CN1324672C (zh) | 浅沟渠隔离结构及其制造方法 | |
CN1349250A (zh) | 以镶嵌工艺形成栅极的方法 | |
CN1231949C (zh) | 形成栅极结构的方法、自对准接触孔结构及其形成方法 | |
JP4511101B2 (ja) | 半導体装置の製造方法 | |
TWI474384B (zh) | 半導體元件的製造方法 | |
KR100246784B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
KR100713325B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
KR20040006424A (ko) | 반도체 소자의 제조 방법 | |
CN1428834A (zh) | 浅沟渠隔离的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061122 Termination date: 20190719 |