CN1241248C - 降低浅沟渠隔离侧壁氧化层应力的方法 - Google Patents

降低浅沟渠隔离侧壁氧化层应力的方法 Download PDF

Info

Publication number
CN1241248C
CN1241248C CN 01132679 CN01132679A CN1241248C CN 1241248 C CN1241248 C CN 1241248C CN 01132679 CN01132679 CN 01132679 CN 01132679 A CN01132679 A CN 01132679A CN 1241248 C CN1241248 C CN 1241248C
Authority
CN
China
Prior art keywords
manufacturing process
dielectric layer
ground
ditches
irrigation canals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 01132679
Other languages
English (en)
Other versions
CN1404129A (zh
Inventor
许淑雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN 01132679 priority Critical patent/CN1241248C/zh
Publication of CN1404129A publication Critical patent/CN1404129A/zh
Application granted granted Critical
Publication of CN1241248C publication Critical patent/CN1241248C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明利用氧(Oxygen)与含氢氧根离子的气体(Hydroxyl)进行一同步蒸汽产生(In Situ Steam Generated)制作过程以退火(Annealing)及再氧化(Reoxidize)传统浅沟渠隔离侧壁氧化层。此同步蒸汽产生(ISSG)制作过程可使降低侧壁氧化层的应力的问题。因此有源区域的电性与有源区域之间的隔离品质可以确保。

Description

降低浅沟渠隔离侧壁氧化层应力的方法
发明领域
本发明是关于一种降低浅沟渠隔离侧壁氧化层应力的方法，特别是一种有关于通过退火与再氧化以降低浅沟渠隔离侧壁氧化层应力的方法。
发明背景
当集成电路集成度不断地增加，半导体元件中有源区之间的隔离区的尺寸必须不断地缩小。传统用于隔离有源区的区域氧化法(LOCOS)是以热氧化法形成场氧化层，而半导体元件中有源区之间有效的隔离长度则受限于以热氧化法形成的场氧化层，因此以热氧化法形成之场氧化层隔离区的隔离效果逐渐不满足所需。此外，传统的区域氧化法尚有源自于其制作过程本身的缺点，举例来说，硅底材上扩散层掩模(Diffusion layer mask)之下有源区边缘的氧化造成场氧化层边缘具有一鸟嘴(Bird’s beak)的形状。
为了避免上述区域氧化法的缺点，一种利用沟渠的隔离技术被发展出来。大致上沟渠隔离的制作过程步骤包含蚀刻硅底材以形成一沟渠，以化学气相沉积法(CVD)沉积一氧化层以填满该沟渠，及以化学机械研磨法(CMP)平坦化该氧化层表面，再将有源区上方的氧化层移去。
根据上述的技术，硅底材被蚀刻至一预定的深度，并提供良好隔离效果。此外，场氧化层是以化学气相沈积法沉积，意味着相对于以热氧化法形成的场氧化层，在后续微影制作过程中定义出的隔离区结构可维持一贯性。上述用于隔离元件的技术也就是著名的浅沟渠隔离(Shallow Trench Isolation)制作过程。
尽管如此，传统的浅沟渠隔离制作过程仍然有几项缺点。图1A显示在一传统的浅沟渠隔离的剖面图。图1A中显示一硅底材100、一二氧化硅层102与一氮化硅层104。一壁氧化层106以传统的氧化制作过程形成于沟渠内，此氧化制作过程通常为炉管干式或湿式氧化法。此侧壁氧化层106是用于消除蚀刻所造成的损伤及在后续于沟渠内以化学气相沉积法填入二氧化硅时降低应力。但此侧壁氧化层106本身在形成时即具有大应力。这是因为用来形成侧壁氧化层106的传统氧化制作过程，特别是湿式氧化法，总是形成大应力的氧化层。侧壁氧化层106的应力将使邻近的有源区域(Active Region)产生缺陷
(Defect)。而这些缺陷会导致漏电流并降低邻近元件的可靠度。此外，为了形成侧壁氧化层106，传统的氧化制作过程总是需耗费数小时之久。因此传统的氧化制作过程将逐渐无法满足现代半导体制作过程的要求。
有鉴于上述传统制作过程的缺点，因此有必要发展出一种新颖进步的制作过程以克服传统制作过程的缺点，而本发明正能符合这样的需求。
发明内容
本发明之一目的为提供一种降低浅沟渠隔离侧壁氧化层应力的方法。
本发明之另一目的为提供一种可确保有源区域电性之浅沟渠隔离制作过程。
本发明之又一目的为提供一种可靠的浅沟渠隔离制作过程，此制作过程可以确保元件有源区域之间的隔离品质。
为了达成上述目的，本发明利用一种降低浅沟渠隔离侧壁氧化层应力的方法，此方法至少包含下列步骤：提供一底材，该底材具有一第一介电层于其上及一第二介电层覆盖该第一介电层；形成一沟渠进入该底材；形成一侧壁氧化层于该沟渠的侧壁与底部；及执行一同步蒸汽产生(以下简称ISSG)制作过程以退火该侧壁氧化层，该ISSG制作过程至少包含引入含氢氧根离子的气体。
附图说明
为了能让本发明上述的其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
图1显示一传统的浅沟渠隔离之剖面图；
图2A显示两介电层依序形成于一底材上；
图2B显示形成一沟渠进入图2A中所示的结构与共形生成一介电层于其上并填满该沟渠的结果；及
图3显示一制作过程系统。
具体实施方式
在此必须说明的是以下描述的制作过程步骤及结构并不包含完整的制作过程。本发明可以通过各种集成电路制作过程技术来实施，在此仅提及了解本发明所需的制作过程技术。以下将根据本发明的附图做详细的说明，请注意图示均为简单的形式且未依照比例描绘，而尺寸均被夸大以利于了解本发明。
参考图2A所示，显示介电层202与204依序形成于一底材200上。此底材200至少包含一具有<100>晶格方向的硅底材，但不限于具有<100>晶格方向的硅底材。底材200亦可包含一绝缘层上有硅(Silicon On Insulator)底材。介电层202至少包含一以热氧化法形成的二氧化硅层或硅氧化氮层，但不限于以热氧化法形成的二氧化硅层。介电层202的厚度约为100埃至约200埃之间，而以约200埃较佳。介电层204至少包含一氮化硅层，此氮化硅层可以传统的方法形成，例如化学气相沉积法，其他符合本发明精神的的材料亦不应被排除。介电层204的厚度为约100埃至约2000埃之间。
参考图2B所示，一沟渠(Trench)经蚀刻介电层204、介电层202与底材200而形成，而一介电层206共形生成于此沟渠上。此沟渠的深度取决于此浅沟渠隔离所隔离的元件为何种元件，举例来说，对于快闪存储器(FlashMemory)而言，此沟渠的深度为约2500埃至约4500埃，而对于逻辑元件如金属氧化物半导体(MOS)晶体管而言，此沟渠的深度约为2000埃至4000埃。此沟渠是以非等向性蚀刻例如反应性离子蚀刻形成较佳，但其他传统的蚀刻法亦可使用。介电层206至少包含一传统干式或湿式氧化法形成之一二氧化硅层。介电层206的厚度约为100埃至约500埃之间。为了要降低介电层206的应力，本发明执行一ISSG制作过程以退火与再氧化介电层206。此ISSG制作过程虽可于一传统的设备中进行，但仍以一快速热制作过程(Rapid ThermalProcessing Chamber)室较佳，尤其是一单晶圆制作过程室(Single WaferChamber)。半导体业界有许多种设备可用来进行ISSG制作过程。图3显示一Centura5000制作过程平台系统300，此制作过程平台系统是由美商应用材料(Applied Materials Corporation)生产销售。一快速热制作过程室320拴挂(Bolted)至一真空转移室(Vacuum Transfer Chamber)310。另外尚有一制作过程室(Process Chamber)322、一冷却室(Cool Down Chamber)330与真空晶舟隔离室(Vacuum Cassette Loadlock)340及342拴挂至真空转移室310。介电层206是于一至少包含氧(Oxygen)与含氢氧根离子的气体(Hydroxyl)的环境(Atmosphere)中于约700℃至约1200℃之间退火与再氧化。氧的流量为约1sccm(标准立方厘米/分钟)(Standard Cubic Centimeterper Minute)至约30sccm，氢气之流量为约0.1sccm至约15sccm。反应的温度以约1050℃较佳。此ISSG制作过程的反应时间为约1分钟至约10分钟。本发明的反应亦可以将氧的引入省略，如此可避免介电层206的再氧化。
本发明利用氧与含氢氧根离子的气体进行一ISSG制作过程以再氧化传统浅沟渠隔离侧壁氧化层。此ISSG制作过程可使降低侧壁氧化层的应力与侵蚀的问题。因此有源区域的电性与有源区域之间的隔离品质可以确保。
上述有关发明的详细说明仅为范例并非限制。其他不脱离本发明的精神的等效改变或修饰均应包含在的本发明的专利范围之内。

Claims (10)

1.一种降低浅沟渠隔离侧壁氧化层应力的方法，至少包含下列步骤：
提供一底材，该底材具有一第一介电层于其上及一第二介电层覆盖该第一介电层；
形成一沟渠进入该底材；
形成一侧壁氧化层于该沟渠之侧壁与底部；及
执行一同步蒸汽产生制作过程以退火该侧壁氧化层，该同步蒸汽产生制作过程至少包含引入含氢氧根离子的气体。
2.根据权利要求1所述的方法，其中上述的同步蒸汽产生制作过程于约700℃至约1200℃之间执行。
3.根据权利要求1的所述的方法，其中上述氢气的流量为约0.1sccm至约15sccm。
4.一种降低浅沟渠隔离侧壁氧化层应力的方法，至少包含下列步骤：
提供一底材，该底材具有一第一介电层于其上及一第二介电层覆盖该第一介电层；
形成一沟渠进入该底材；
形成一侧壁氧化层于该沟渠之侧壁与底部；及
执行一同步蒸汽产生制作过程于约700℃至约1200℃之间以退火及再氧化该侧壁氧化层，该同步蒸汽产生制作过程至少包含引入氧与含氢氧根离子的气体。
5.根据权利要求4所述的方法，其中上述的氧流量为约1sccm至约30sccm。
6.根据权利要求4所述方法，其中上述的氢气流量为约0.1sccm至约15sccm。
7.一种降低浅沟渠隔离侧壁氧化层应力的方法，至少包含下列步骤：
提供一底材，该底材具有一第一介电层于其上及一第二介电层覆盖该第一介电层；
形成一沟渠进入该底材以一干式蚀刻法；
形成一侧壁氧化层于该沟渠之侧壁与底部；及
执行一同步蒸汽产生制作过程于约700℃至约1200℃之间且于一快速热制作过程室中以退火及再氧化该侧壁氧化层，该同步蒸汽产生制作过程至少包含引入氧与含氢氧根离子的气体。
8.根据权利要求7所述的方法，其中上述的氧流量为约1sccm至约30sccm。
9.根据权利要求7所述的方法，其中上述的氢气流量为约0.1sccm至约15sccm。
10.根据权利要求7所述的方法，其中上述的该快速热制作过程室至少包含一单晶圆制作过程室。
CN 01132679 2001-09-06 2001-09-06 降低浅沟渠隔离侧壁氧化层应力的方法 Expired - Fee Related CN1241248C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01132679 CN1241248C (zh) 2001-09-06 2001-09-06 降低浅沟渠隔离侧壁氧化层应力的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01132679 CN1241248C (zh) 2001-09-06 2001-09-06 降低浅沟渠隔离侧壁氧化层应力的方法

Publications (2)

Publication Number Publication Date
CN1404129A CN1404129A (zh) 2003-03-19
CN1241248C true CN1241248C (zh) 2006-02-08

Family

ID=4671513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01132679 Expired - Fee Related CN1241248C (zh) 2001-09-06 2001-09-06 降低浅沟渠隔离侧壁氧化层应力的方法

Country Status (1)

Country Link
CN (1) CN1241248C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303651C (zh) * 2003-07-16 2007-03-07 旺宏电子股份有限公司 自对准接触窗形成方法
CN100461342C (zh) * 2005-04-18 2009-02-11 力晶半导体股份有限公司 沟槽式栅介电层的形成方法
CN101740326A (zh) * 2008-11-10 2010-06-16 中芯国际集成电路制造(上海)有限公司 退火方法

Also Published As

Publication number Publication date
CN1404129A (zh) 2003-03-19

Similar Documents

Publication Publication Date Title
KR100316221B1 (ko) 얕은트렌치격리신기술
US7700455B2 (en) Method for forming isolation structure in semiconductor device
JP2957169B2 (ja) 半導体素子の素子隔離層形成方法
CN100483669C (zh) 浅沟槽隔离结构的制造方法
CN100390965C (zh) 在闪存装置的栅极间形成介电层的方法
TW200408069A (en) Method of manufacturing a flash memory cell
CN1858898A (zh) 浅渠沟隔离结构的制造方法以及半导体结构
US6602792B2 (en) Method for reducing stress of sidewall oxide layer of shallow trench isolation
CN101930941A (zh) 浅沟槽隔离结构的制造方法
CN105161450A (zh) 一种双浅沟槽隔离形成方法
CN106206598A (zh) 分栅式闪存器件制造方法
US20070161203A1 (en) Method with high gapfill capability and resulting device structure
CN1241248C (zh) 降低浅沟渠隔离侧壁氧化层应力的方法
CN100539083C (zh) 闪存器件的制造方法
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
US6313007B1 (en) Semiconductor device, trench isolation structure and methods of formations
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN1242466C (zh) 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法
TW522510B (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
CN1450622A (zh) 形成具有低应力无侵蚀区的浅沟渠隔离侧壁氧化层的方法
JP3571236B2 (ja) 半導体装置の製造方法
CN103854964A (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN102201361A (zh) 一种有效减少位错的方法及一种半导体器件
US20030027403A1 (en) Method for forming sacrificial oxide layer
CN1801473A (zh) 无应力浅沟渠隔离结构的形成方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060208

Termination date: 20190906