CN1242466C - 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 - Google Patents
降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 Download PDFInfo
- Publication number
- CN1242466C CN1242466C CN 01132681 CN01132681A CN1242466C CN 1242466 C CN1242466 C CN 1242466C CN 01132681 CN01132681 CN 01132681 CN 01132681 A CN01132681 A CN 01132681A CN 1242466 C CN1242466 C CN 1242466C
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- ditches
- side wall
- irrigation canals
- processing procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供一种降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法，它至少包括下列步骤：提供一底材，所述底材具有一的第一介电层于及一覆盖所述第一介电层的第二介电层；形成一沟渠进入所述底材；形成一侧壁氧化层于所述沟渠的侧壁与底部；以一介电材料填满所述沟渠；及执行一现场蒸汽发生制程以再氧化所述侧壁氧化层，所述现场蒸汽发生制程至少包括引入包含氧与氢氧根(Hydroxyl)的氛围(Atmosphere)。本发明利用氧与氢氧根进行一现场蒸汽发生制程以再氧化传统浅沟渠隔离侧壁氧化层及致密化沟槽中的氧化物，因此可减少侧壁氧化层的应力与侵蚀的问题，可以确保有源区域的电性与有源区域之间的隔离品质，还可避免后续的清洗制程造成氧化物损失。
Description
技术领域
本发明有关一种处理浅沟渠隔离侧壁氧化层与致密化氧化层的方法，特别是一种有关降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法。
背景技术
当集成电路的集成度不断地增加，半导体元件中有源区之间的隔离区的尺寸必须不断地缩小。传统用于隔离有源区的区域氧化法(LOCOS)是以热氧化法形成场氧化层，而半导体元件中有源区之间有效的隔离长度则受限于以热氧化法形成的场氧化层，因此以热氧化法形成的场氧化层隔离区的隔离效果逐渐不敷所需。此外，传统的区域氧化法尚有源自于其制程本身的缺点，举例来说，硅底材上扩散层罩幕(Diffusion layer mask)之下有源区边缘的氧化造成场氧化层边缘具有一鸟嘴(Bird’s beak)的形状。
为了避免上述区域氧化法的缺点，一种利用沟渠的隔离技术被发展出来。大致上沟渠隔离的制程步骤包括蚀刻硅底材以形成一沟渠，以化学气相沉积法(CVD)沉积一氧化层以填满所述沟渠，及以化学机械研磨法(CMP)平坦化所述氧化层表面，再将有源区上方的氧化层移去。
根据上述的技术，硅底材被蚀刻至一预定的深度，并提供良好隔离效果。此外，场氧化层是以化学气相沈积法沉积，意味着相对于以热氧化法形成的场氧化层，在后续微影制程中形成的隔离区结构可维持一贯性。上述用于隔离元件的技术也就是著名的浅沟渠隔离(Shallow Trench Isolation)制程。
尽管如此，传统的浅沟渠隔离制程仍然有几项缺点。图1显示在一传统的浅沟渠隔离的剖面图。图1中显示一硅底材100、一二氧化硅层102、一氮化硅层104与一二氧化硅层108。一侧壁氧化层106以传统的氧化制程形成于沟渠内，此氧化制程通常为干式或湿式氧化法。此侧壁氧化层106是用于清除蚀刻所造成的损伤及在后续于沟渠内以化学气相沉积法填入二氧化硅层108时降低应力。为了进一步降低应力，通常会执行一再氧化制程。传统的再氧化制程通常为一湿式氧化法，但湿式氧化法却会进一步增大应力与侵蚀的问题。一侵蚀区107或鸟嘴图示于图1中。侵蚀区107的形成是因为在湿式氧化法中，H2O与O2分子总是会扩散进入硅底材100与二氧化硅层102的介面。应力与侵蚀区107将使邻近的有源区域(Active Region)产生缺陷(Defect)。而这些缺陷会导致漏电流并降低邻近元件的可靠度。
发明内容
本发明的一目的为提供一种降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法，可确保有源区域电性的浅沟渠隔离、确保元件有源区域之间的隔离品质以及致密化沟槽中的氧化物以避免后续的清洗制程造成氧化物损失。
为了实现上述的目的，本发明的降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法，其特点是，至少包括下列步骤：提供一底材，所述底材具有一的第一介电层于及一覆盖所述第一介电层的第二介电层；形成一沟渠进入所述底材；形成一侧壁氧化层于所述沟渠的侧壁与底部；以一介电材料填满所述沟渠；及执行一现场蒸汽发生(ISSG)(In Situ Steam Generated)制程以再氧化所述侧壁氧化层，所述现场蒸汽发生制程至少包括引入包含氧与氢氧根(Hydroxyl)的氛围(Atmosphere)。
本发明利用氧与氢氧根进行一ISSG制程以再氧化传统浅沟渠隔离侧壁氧化层。此ISSG制程可使减少侧壁氧化层的应力与侵蚀的问题。因此可以确保有源区域的电性与有源区域之间的隔离品质。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细说明。
附图说明
图1是显示一传统的浅沟渠隔离的剖面图；
图2A是显示两介电层依序形成于一底材上的示意图；
图2B是显示形成一沟渠进入图2A中所示的结构与共形生成一介电层于其上并填满所述沟渠的结果的示意图；及
图3是显示一制程系统的平面示意图。
具体实施方式
在此必须说明的是以下描述的制程步骤及结构并不包括完整的制程。本发明可以通过各种集成电路制程技术来实施，在此仅提及了解本发明所需的制程技术。以下将根据本发明所附图示进行详细的说明，请注意图示均为简单的形式且未依照比例描绘，而尺寸均被夸大以利于了解本发明。
参考图2A所示，图中显示介电层202与204依序形成于一底材200上。此底材200至少包括一具有<100>晶格方向的硅底材，但不限于具有<100>晶格方向的硅底材。底材200还可包括一绝缘层上的硅(Silicon On Insulator)底材。介电层202至少包括一以热氧化法形成的二氧化硅层，但不限于以热氧化法形成的二氧化硅层。介电层202的厚度为约20埃至约300埃之间。介电层204至少包括一氮化硅层，此氮化硅层可以传统的方法，例如化学气相沉积法形成，其他符合本发明精神的的材料也不应被排除。介电层204的厚度为约100埃至约2000埃之间。
参考图2B所示，一沟渠(Trench)经蚀刻介电层204、介电层202与底材200而形成，而一介电层206共形生成于此沟渠上。此沟渠的深度取决于此浅沟渠隔离所隔离的元件为何种元件，举例来说，对于快闪存储(Flash Memory)而言，此沟渠的深度为约2500埃至约4500埃，而对于逻辑元件如金属氧化物半导体(MOS)晶体管而言，此沟渠的深度为约2000埃至约4000埃。此沟渠是以非等向性蚀刻例如反应性离子蚀刻形成较佳，但其他传统的蚀刻法也可使用。介电层206至少包括一传统干式或湿式氧化法形成的一二氧化硅层。介电层206的厚度为约50埃至约500埃之间。一介电层208形成填满沟渠。介电层206至少包括一以传统的化学气相沉积法例如高密度等离子体辅助化学气相沉积法(High Density Plasma Enhanced Chemical Vapor Deposition)形成的二氧化硅层。为了要降低介电层206的应力与侵蚀问题，本发明执行一现场蒸汽发生(ISSG)制程。此ISSG制程虽可于一传统的设备中进行，但仍以一快速热制程(Rapid Thermal Processing Chamber)室较佳，尤其是一单晶片制程室(Single Wafer Chamber)。半导体业界有许多种设备可用来进行ISSG制程。图3显示一Centura5000制程平台系统300，此制程平台系统是由美商应用材料公司(Applied Materials Corporation)生产销售。一快速热制程室320拴挂(Bolted)至一真空转移室(Vacuum Transfer Chamber)310。另外尚有一制程室(Process Chamber)322、一冷却室(Cool Down Chamber)330与真空晶舟隔离室(Vacuum Cassette Loadlock)340及342拴挂至真空转移室310。介电层206是于一至少包括氧(Oxygen)与氢氧根(Hydroxyl)的氛围(Atmosphere)中于约700℃至约1200℃之间再氧化。氧的流量为约1立方厘米/分(sccm)(Standard Cubic Centimeter per Minute)至约30立方厘米/分(sccm)，氢气的流量为约0.1sccm至约15sccm。此ISSG制程的反应时间为约1分钟至约5分钟。
Claims (10)
1.一种降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法，其特征在于，至少包括下列步骤：
提供一底材，所述底材具有一的第一介电层于及一覆盖所述第一介电层的第二介电层；
形成一沟渠进入所述底材；
形成一侧壁氧化层于所述沟渠的侧壁与底部；
以一介电材料填满所述沟渠；及
执行一现场蒸汽发生制程以再氧化所述侧壁氧化层，所述现场蒸汽发生制程至少包括引入包含氧与氢氧根的氛围。
2.如权利要求1所述的方法，其特征在于，所述的现场蒸汽发生制程于约700℃至约1200℃之间执行。
3.如权利要求1所述的方法，其特征在于，所述的氧的流量为约1sccm至约30sccm。
4.如权利要求1所述的方法，其特征在于，所述的氢气的流量为约0.1sccm至约15sccm。
5.一种降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法，其特征在于，至少包括下列步骤：
提供一底材，所述底材具有一其上第一介电层于及一覆盖所述第一介电层的第二介电层；
形成一沟渠进入所述底材；
形成一侧壁氧化层于所述沟渠的侧壁与底部；
以一介电材料填满所述沟渠；及
执行一现场蒸汽发生制程于约700℃至约1200℃之间以再氧化所述侧壁氧化层，所述现场蒸汽发生制程至少包括引入包含氧与氢氧根的氛围。
6.如权利要求5所述的方法，其特征在于，所述的氧的流量为约1sccm至约30sccm。
7.如权利要求5所述的方法，其特征在于，所述的氢气的流量为约0.1sccm至约15sccm。
8.一种降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法，其特征在于，至少包括下列步骤：
提供一底材，所述底材具有一其上第一介电层于及一覆盖所述第一介电层的第二介电层；
以一干式蚀刻法形成一沟渠进入所述底材；
形成一侧壁氧化层于所述沟渠的侧壁与底部；
以一介电材料填满所述沟渠；及
执行一现场蒸汽发生制程于约700℃至约1200℃之间且于一快速热制程室中以再氧化所述侧壁氧化层，所述现场蒸汽发生制程至少包括引入包含氧与氢氧根的氛围。
9.如权利要求8所述的方法，其特征在于，所述的氧的流量为约1sccm至约30sccm。
10..如权利要求8所述的方法，其特征在于，所述的氢气的流量为约0.1sccm至约15sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01132681 CN1242466C (zh) | 2001-09-06 | 2001-09-06 | 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01132681 CN1242466C (zh) | 2001-09-06 | 2001-09-06 | 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1404130A CN1404130A (zh) | 2003-03-19 |
| CN1242466C true CN1242466C (zh) | 2006-02-15 |
Family
ID=4671515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01132681 Expired - Fee Related CN1242466C (zh) | 2001-09-06 | 2001-09-06 | 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1242466C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100580117B1 (ko) * | 2004-09-03 | 2006-05-12 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 메모리 소자의 소자 분리막 형성방법 |
| CN117153785B (zh) * | 2023-10-27 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
-
2001
- 2001-09-06 CN CN 01132681 patent/CN1242466C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1404130A (zh) | 2003-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI255012B (en) | Method of manufacturing a flash memory cell | |
| JP4174302B2 (ja) | フラッシュメモリセルの製造方法 | |
| JP2957169B2 (ja) | 半導体素子の素子隔離層形成方法 | |
| CN1858898A (zh) | 浅渠沟隔离结构的制造方法以及半导体结构 | |
| US6602792B2 (en) | Method for reducing stress of sidewall oxide layer of shallow trench isolation | |
| US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
| US6503815B1 (en) | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation | |
| US6313007B1 (en) | Semiconductor device, trench isolation structure and methods of formations | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| CN1242466C (zh) | 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 | |
| CN1241248C (zh) | 降低浅沟渠隔离侧壁氧化层应力的方法 | |
| TW522510B (en) | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation | |
| US5952707A (en) | Shallow trench isolation with thin nitride as gate dielectric | |
| KR100275732B1 (ko) | 어닐링을 이용한 트랜치형 소자분리막 형성방법 | |
| CN1396643A (zh) | 浅沟渠隔离结构的制造方法 | |
| US20030027403A1 (en) | Method for forming sacrificial oxide layer | |
| CN1450622A (zh) | 形成具有低应力无侵蚀区的浅沟渠隔离侧壁氧化层的方法 | |
| CN1233033C (zh) | 减少隔离元件对于有源区域的应力与侵蚀效应的方法 | |
| KR100305145B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| CN1202570C (zh) | 一种浅沟绝缘制程方法 | |
| CN1392603A (zh) | 改善浅沟槽隔离区的漏电流和崩溃电压的方法 | |
| KR20080001269A (ko) | 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법 | |
| TW486778B (en) | Method to prevent current leakage at edge of shallow trench isolation | |
| KR101046376B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN1241247C (zh) | 形成浅沟渠隔离的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060215 Termination date: 20190906 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |