JP4174302B2 - フラッシュメモリセルの製造方法 - Google Patents
フラッシュメモリセルの製造方法 Download PDFInfo
- Publication number
- JP4174302B2 JP4174302B2 JP2002337583A JP2002337583A JP4174302B2 JP 4174302 B2 JP4174302 B2 JP 4174302B2 JP 2002337583 A JP2002337583 A JP 2002337583A JP 2002337583 A JP2002337583 A JP 2002337583A JP 4174302 B2 JP4174302 B2 JP 4174302B2
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- memory cell
- less
- oxide film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリセルの製造方法に関し、特に、フラッシュメモリセルのカップリング比を増加させることが可能な自己整列フローティングゲート(Self-aligned floating gate)形成方法に関する。
【０００２】
【従来の技術】
一般に、フラッシュメモリセル(flash memory cell)は素子分離工程としてＳＴＩ(shallow trench isolation)工程を用いて実現しているが、マスクパターニング(mask patterning)を用いたフローティングゲートのアイソレーション(isolation)工程時にマスク臨界寸法(critical dimension;ＣＤ)の変化(variation)によってウェーハ均一性(wafer uniformity)が非常に不良であって均一なフローティングゲートの実現が容易でなく、カップリング比(coupling ratio)の変化によってメモリセルのプログラム及び消去フェール(fail)などの問題が発生している。
【０００３】
さらに、高集積化される設計特性上、０.１３μｍ以下の小さいスペース具現時にマスク工程が一層難しくなって均一なフローティングゲートの実現が重要な要素として作用するフラッシュメモリセル製造工程が一層さらに難しくなっている。また、フローティングゲートが均一に形成されない場合、カップリング比の差異が激しくなってメモリセルのプログラム及び消去時に過消去(over erase)などの問題が発生することにより、素子特性に悪い影響を及ぼしており、マスク工程の増加によって製品の歩留まり低下及びコスト上昇の原因になっている。
【０００４】
【発明が解決しようとする課題】
従って、本発明は、かかる問題を解決するために創案されたもので、その目的は、トレンチを埋め込むためのトレンチ絶縁膜の形成前後に実施されるウォール犠牲酸化工程、ウォール酸化工程及びトレンチ絶縁膜洗浄工程を調節して所望のスペースだけトレンチ絶縁膜をエッチングすることにより、フローティングゲートのカップリング比を最大限確保し且つより小さいサイズの素子を実現することが可能なフラッシュメモリセルの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明のフラッシュメモリセルの製造方法は、半導体基板上にパッド酸化膜及びパッド窒化膜を形成する段階と、前記半導体基板にトレンチを形成する段階と、全体構造上にトレンチ絶縁膜を形成した後、第１平坦化工程を行って前記トレンチ絶縁膜を孤立させる段階と、前記パッド窒化膜を除去して前記トレンチ絶縁膜の所定の部位を突出させる段階と、前記トレンチ絶縁膜の突出部を所定の幅にエッチングするためのエッチング工程を行う段階と、全体構造上に第１ポリシリコン層を形成した後、第２平坦化工程を行ってフローティングゲートを形成する段階と、全体構造上に誘電体膜及び第２ポリシリコン層を形成した後、エッチング工程を行ってコントロールゲートを形成する段階とを含んでなることを特徴とする。
【０００６】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。
【０００７】
図１乃至図６は本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示すフラッシュメモリセルの断面図である。
【０００８】
図１（ａ）を参照すると、半導体基板１０上にパッド酸化膜１２及びパッド窒化膜１４が順次形成される。この際、パッド酸化膜１２は、前記半導体基板１０の上部表面の結晶欠陥を抑制し、或いは表面処理もしくは後続工程によって形成されるパッド窒化膜１４のストレスを緩和するために、７００℃以上、且つ９５０℃以下の温度で乾式または湿式酸化方式を行うことにより、７０Å以上、且つ２００Å以下の厚さに形成される。パッド窒化膜１４はＬＰ−ＣＶＤ(LowPressure-Chemical Vaper Deposition)法で２０００Å以上、且つ３５００Å以下の厚さに比較的厚く形成される。
【０００９】
図１（ｂ）を参照すると、アイソレーション（ＩＳＯ）マスクを用いたＳＴＩ工程を行って、前記パッド窒化膜１４及びパッド酸化膜１２を含んだ半導体基板１０の所定の部位をエッチングすることにより、半導体基板１０の所定の部位が凹むようにトレンチ１６が形成される。これにより、半導体基板１０はトレンチ１６によって活性領域と非活性領域（即ち、トレンチが形成された領域）に分離される。活性領域は図示の如く「Ｗ１」サイズのマスク臨界寸法ＣＤ(critical dimension）を有する。
【００１０】
この際、トレンチ１６の内部傾斜面は６０°以上、且つ８５°以下程度の傾斜角αを有し、パッド窒化膜１４は後続工程によって形成されるフローティングゲート用第１ポリシリコン層の傾斜と後続エッチング工程時のエッチングマージンを考慮し、ほぼ垂直なプロファイルを有するように形成される。
【００１１】
図１（ｃ）を参照すると、ウォール(wall)犠牲(sacrificial;ＳＡＣ)酸化工程を乾式または湿式酸化方式で行ってトレンチ１６内部面のシリコンを酸化させることにより、犠牲酸化膜１８が形成される。
【００１２】
この際、ウォール犠牲酸化工程は、トレンチ１６内部面のエッチング損傷を補償し、最上端部位（即ち、パッド酸化膜１２と接触する部位）をラウンディング状に形成し、後続工程で形成されるトレンチ絶縁膜（即ち、フィールド酸化膜）とフローティングゲート間のオーバーラップを最大に確保するために、７００℃以上、且つ１０００℃以下で乾式または湿式酸化方式によって行われるが、酸化時間(oxidation time)を調節し、最適化された犠牲酸化膜１８の厚さが確保されるように実施される。
【００１３】
即ち、トレンチ絶縁膜とフローティングゲートとのオーバーラップを最大に確保するには、少なくとも犠牲酸化膜１８が１５０Å以上、且つ３００Å以下の厚さに形成されなければならないが、このために、蒸着ターゲットを１５０Å以上、且つ３００Å以下の厚さに設定してウォール犠牲酸化工程を行う。これにより、犠牲酸化膜１８は１５０Å以上、且つ３００Å以下の厚さに形成され、活性領域は「Ｗ２」（Ｗ２＜Ｗ１）のマスク臨界寸法ＣＤを有する。
【００１４】
一方、トレンチ絶縁膜とフローティングゲートとのオーバーラップを考慮しない場合には、ウォール犠牲酸化工程の蒸着ターゲットを調節して、犠牲酸化膜１８が７０Å以上、且つ１５０Å以下の厚さに形成されるようにする。
【００１５】
図２（ａ）を参照すると、犠牲酸化膜１８の厚さをターゲットにした洗浄工程を行って犠牲酸化膜１８を除去した後、ウォール酸化工程を行うことにより、ウォール酸化膜２０が形成される。
【００１６】
この際、ウォール酸化工程は、トレンチ１６内部面の損傷を補償し、トレンチ絶縁膜とフローティングゲートとのオーバーラップを４０％〜７０％（即ち、３００Å〜７００Å）に確保するため、蒸着ターゲットを３００Å以上、且つ６００Å以下にして８００℃以上、且つ１０００℃以下の温度で湿式酸化方式によって行われる。これにより、ウォール酸化膜２０は３００Å以上、且つ６００Å以下（好ましくは、１００Å以上、且つ２００Å以下）の厚さに形成され、活性領域は「Ｗ３」（Ｗ３＜Ｗ２）のマスク臨界寸法（ＣＤ）を有する。
【００１７】
一方、犠牲酸化膜１８を除去するための洗浄工程は、トレンチ絶縁膜とフローティングゲートとのオーバーラップを考慮して実施するが、一般に、ＤＨＦ(Diluted HF；５０：１の比率で Ｈ２Ｏで希釈したＨＦ溶液)またはＢＯＥ(Buffer Oxide Etchant；ＨＦとＮＨ４Ｆを１００：１または３００：１で混合した溶液)とＳＣ−１(ＨＮ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ溶液を所定の比率で混合した溶液)を用いて行われる。また、トレンチ絶縁膜とフローティングゲートとのオーバーラップを考慮しない場合には、ウォール酸化工程の蒸着ターゲットを調節して、ウォール酸化膜２０が１００Å以上、且つ２００Å以下の厚さに形成されるようにする。
【００１８】
図２（ｂ）を参照すると、全体構造上にＤＣＳ（ＳｉＨ２Ｃｌ２ -）を基本とするＨＴＯ(High Temperature Oxide)を薄く蒸着した後、高温で緻密化工程を行うことにより、５０Å以上、且つ５００Å以下の厚さにライナー酸化膜２２が形成される。
【００１９】
この際、緻密化工程はＮ２雰囲気で９００℃以上、且つ１１００℃以下の高温で２０分以上、且つ３０分間以下で実施される。これにより、ライナー酸化膜２２の組織が緻密になってエッチング抵抗性が増加するにつれて、ＳＴＩ(shallow trench isolation)工程時に発生するモウトの形成を抑制すると共に、漏洩電流(leakage current)を防止することができる。ここで、ライナー酸化膜２２を緻密化するための緻密化工程は後続のトレンチ絶縁膜形成後に行なうこともできる。
【００２０】
図３（ａ）を参照すると、全体構造上にトレンチ１６を埋め込むように、ＨＤＰ(High Density Plasma)酸化膜を用いた蒸着工程を行うことにより、４０００Å以上、且つ１００００Å以下の厚さにトレンチ絶縁膜２４が形成される。この際、トレンチ絶縁膜２４を蒸着するための蒸着工程としては、トレンチ１６内にボイド(void)が発生しないようにギャップフィリング(gap filling)工程が行われる。
【００２１】
図３（ｂ）を参照すると、全体構造上にパッド窒化膜１４をエッチングストップ層として平坦化工程(ＣＭＰ:chemical mechanical polishing)を行ってトレンチ絶縁膜２４を研磨することにより、パッド窒化膜１４を境界としてトレンチ絶縁膜２４が孤立する。この際、平坦化工程ＣＭＰはパッド窒化膜１４がオーバーエッチングされないように行われる。
【００２２】
次に、パッド窒化膜１４の上部表面に残在するＨＤＰ酸化膜を除去するために洗浄工程を行うが、この洗浄工程時にトレンチ絶縁膜２４がオーバーエッチングされないように調節してトレンチ絶縁膜２４の高さ(height)減少を最小化する。
【００２３】
図４（ａ）を参照すると、全体構造上にパッド酸化膜１２をエッチングストップ層としてＨ３ＰＯ４（燐酸）ディップアウト(Dip out)を用いたストリップ工程（エッチング工程）を行ってパッド窒化膜１４を除去することにより、上部構造が突出形状を有するトレンチ絶縁膜２４が形成される。この際、トレンチ絶縁膜２４の高さＨは活性領域から１５００Å以上、且つ３０００Å以下となるようにストリップ工程を行う。
【００２４】
図４（ｂ）を参照すると、全体構造上に半導体基板１０をエッチングストップ層としてＨＦディップアウトを用いた洗浄工程を行うことにより、パッド酸化膜１２が除去されると同時にトレンチ絶縁膜２４の突出部が所定の幅のニップル形状にエッチングされる。この際、洗浄工程は、ＤＨＦまたはＢＯＥ入り容器に入れてＤＩウォータを用いて洗浄した後、パーティクルを除去するために、さらに半導体基板１０をＳＣ−１入り容器に入れてＤＩウォータによって洗浄した後、半導体基板１０を乾燥させる工程で行われる。
【００２５】
また、洗浄工程はディップタイム(Dip time)、即ちウェットタイム(Wet time)を調節して実施するが、ここではパッド酸化膜１２の蒸着厚さをエッチングターゲットとして設定して実施する。これにより、洗浄工程時にトレンチ絶縁膜２４を所望の厚さだけエッチングすることができるため、トレンチ絶縁膜２４に発生するモウトを抑制すると同時に、後続工程によって形成されるフローティングゲートのスペーシング(spacing)を最小化することができる。即ち、ウォール酸化工程によって形成されたウォール酸化膜２０と高温緻密化工程によって緻密化されたライナー酸化膜２２は、洗浄溶液のＨＦに対するエッチング率(etch rate)がトレンチ絶縁膜２４より低いため、トレンチ絶縁膜２４に発生するモウトを抑制すると共に、トレンチ絶縁膜２４を所望の厚さだけエッチングすることができる。
【００２６】
一方、犠牲酸化膜１８及びウォール酸化膜２０を形成するための全工程に亘って、フローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域を考慮して工程を実施した場合には、フローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域の大きさを１００Å以上、且つ３００Å以下（または２０％以上、且つ３０％以下）に設定して洗浄工程を実施し、犠牲酸化膜１８及びウォール酸化膜２０でフローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域を考慮しないで工程を実施した場合には、フローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域の大きさを４００Å以上、且つ６００Å以下に設定して洗浄工程を実施する。
【００２７】
つまり、フローティングゲートのカップリング比はウォール犠牲酸化工程、ウォール酸化工程及びトレンチ絶縁膜２４を所定の幅にエッチングするための洗浄工程の調節によって調節することができる。本発明では、ウォール犠牲酸化工程及びウォール酸化工程で１次にフローティングゲートのカップリング比を調節した後、トレンチ絶縁膜２４の洗浄工程で２次に調節する方法、或いはウォール犠牲酸化工程及びウォール酸化工程は一般的な工程で実施した後、トレンチ絶縁膜２４をエッチングするための洗浄工程でフローティングゲートのカップリング比を調節する方法を採用している。即ち、ウォール犠牲酸化工程及びウォール酸化工程では酸化時間を調節して活性領域のマスク臨界寸法ＣＤを所定の幅に減少させ、トレンチ絶縁膜２４の洗浄工程時にはディップタイムを調節してトレンチ絶縁膜２４のニップルの大きさを調節する。
【００２８】
次に、ウェル形成のためのイオン注入工程及びしきい値電圧（ＶＴ）調節のためのイオン注入工程のために活性領域上にスクリーン酸化工程(screen oxidation)を行ってスクリーン酸化膜２６を形成した後、ウェル形成のためのイオン注入工程及びしきい値電圧調節のためのイオン注入工程を実施することにより、半導体基板１０の活性領域にウェル領域及び不純物領域（図示せず）が形成される。この際、スクリーン酸化工程を７５０℃〜９００℃の温度で湿式または乾式酸化方式によって行うことにより、スクリーン酸化膜２６は３０Å以上、且つ１００Å以下の厚さに形成される。
【００２９】
図５（ａ）を参照すると、洗浄工程（エッチング工程）を行ってスクリーン酸化膜２６を除去した後、スクリーン酸化膜２６の除去された部位にトンネル酸化膜２８を形成する。この際、トンネル酸化膜２８は、７５０℃以上、且つ８００℃以下の温度で湿式酸化方式によって蒸着した後、半導体基板１０との界面欠陥密度を最小化するために、９００℃以上、且つ９１０℃以下の温度でＮ２を用いて２０分以上、且つ３０分間以下で熱処理することにより形成される。
【００３０】
また、スクリーン酸化膜２６を除去するための洗浄工程（エッチング工程）は、ＤＨＦまたはＢＯＥ溶液とＳＣ−１を用いて実施するが、トレンチ絶縁膜２４のニップル（突出部）の大きさが０.０５μｍ以上、且つ０.１５μｍ以下となるようにディップタイムを調節して、フローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域が６００Å以上、且つ８００Å以下、或いは前工程（トレンチ絶縁膜の洗浄工程）によるオーバーラップ領域より１００Å以上、且つ３００Å以下程度増加するように実施される。
【００３１】
一方、スクリーン酸化膜２６を除去するための洗浄工程とは別途に、洗浄工程を行ってフローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域を６００Å以上、且つ１０００Å以下に調節することもできる。
【００３２】
次に、グレーンサイズが最小化されて電界集中を防止するように、全体構造上にＳｉＨ４またはＳｉ２Ｈ６とＰＨ３ガス雰囲気で５８０℃〜６２０℃の温度と０.１Torr〜３Torrの低い圧力条件のＬＰ−ＣＶＤ方式で蒸着工程を行うことにより、フローティングゲート用第１ポリシリコン層３０が８００Å以上、且つ２０００Å以下の厚さに形成される。
【００３３】
図５（ｂ）を参照すると、全体構造上にトレンチ絶縁膜２４のニップル（突出部）をエッチングストップ層として平坦化工程ＣＭＰを行って第１ポリシリコン層３０を研磨することにより、トレンチ絶縁膜２４の突出部が露出し、それを境界として第１ポリシリコン層３０が孤立してフローティングゲート３２が形成される。この際、フローティングゲート３２は７００Å以上、且つ１２００Å以下程度に均一に形成される。
【００３４】
その後、洗浄工程を行ってフローティングゲート３２の間に突出するトレンチ絶縁膜２４のニップルを所望のターゲットだけエッチングする。これにより、フローティングゲート３２の表面積を確保してカップリング比を十分大きくする。
【００３５】
図６を参照すると、全体構造上にＯＮＯ(Oxide/Nitride/Oxide)構造またはＯＮＯＮ(Oxide/Nitride/Oxide/Nitride)構造の誘電体膜３４が形成される。この際、ＯＮＯ構造の場合、誘電体膜３４の下部と上部を構成する酸化膜は部分的に優れた耐圧と優れたＴＤＤＢ(Time Dependent Dielectric Breakdown)特性を有するＤＣＳ（ＳｉＨ２Ｃｌ２）とＮ２Ｏガスをソース（基本）とするＨＴＯを用いて３５Å以上、且つ８０Å以下の厚さに形成するが、６００℃〜７００℃の温度でローディングした後、０.１Torr〜３Torrの低い圧力下で約８１０℃〜８５０℃の温度に上昇させるＬＰ−ＣＶＤ方式によって形成する。また、誘電体膜３４の下部と上部との間に構成される窒化膜は、反応ガスとしてＮＨ３とＤＣＳガスを用いて３５Å以上、且つ８０Å以下の厚さに形成されるが、６５０℃以上、且つ８００℃以下の温度と１Torr以上、且つ３Torr以下の低い圧力下でＬＰ−ＣＶＤ方式によって形成する。
【００３６】
ＯＮＯ構造の一例としては、ＤＣＳ（ＳｉＨ２Ｃｌ２）とＮ２Ｏガスをソース（基本）とするＨＴＯで３５Å以上、且つ６０Å以下の厚さに形成される第１酸化膜と、該第１酸化膜の上部に反応ガスとしてＮＨ３とＤＣＳガスを用いて１Torr以上、且つ３Torr以下の低い圧力下で、６５０℃以上、且つ８００℃以下の温度でＬＰ−ＣＶＤ方式によって５０Å以上、且つ６５Å以下の厚さに形成される窒化膜と、該窒化膜の上部にＤＣＳ（ＳｉＨ２Ｃｌ２）とＮ２Ｏガスをソース（基本）とするＨＴＯで３５Å以上、且つ６０Å以下の厚さに形成される第２酸化膜とからなる積層構造が好ましい。
【００３７】
次に、誘電体膜３４の質を向上させ且つ半導体基板１０の上部層のインタフェース(interface)を強化させるために、熱処理工程が実施される。この際、熱処理工程はベアシリコンウェーハ(Bare Si wafer)、即ちモニタリングウェーハ(monitoringwafer)を基準として１５０Å以上、且つ３００Å以下の厚さに誘電体膜３４が酸化されるように湿式酸化方式で行われる。ここで、誘電体膜３４の形成工程と熱処理工程は、素子特性に符合する厚さとなるように行われるが、各層間への自然酸化膜形成または不純物汚染を予防するために、工程間の時間がほぼ遅延することなく実施される。
【００３８】
次に、全体構造上に第２ポリシリコン層３６、金属層３８及びハードマスク４０を順次形成する。この際、第２ポリシリコン層３６はＬＰ−ＣＶＤ方式で蒸着されたシリコン層を用いて７００Å以上、且つ２０００Å以下の厚さにドープト層を形成する。一方、第２ポリシリコン層３６を形成した後、エッチング工程を行ってコントロールゲートを形成するが、そのコントロールゲートは第２ポリシリコン層３６を形成した後、タングステンを用いて全体構造上に５００Å以上、且つ１０００Å以下の厚さにタングステン層を形成した金属層３８からなる。
【００３９】
【発明の効果】
上述したように、本発明は、トレンチを埋め込むためにギャップフィリングされるトレンチ絶縁膜の形成前後に実施されるウォール犠牲酸化工程、ウォール酸化工程及びトレンチ絶縁膜洗浄工程を調節して所望のスペーサだけトレンチ絶縁膜をエッチングすることにより、フローティングゲートのカップリング比を確保し且つより小さいサイズの素子を実現することができる。
【００４０】
また、本発明は、従来のマスク工程及びエッチング工程を使用することなく均一なフローティングゲートを形成することにより、マスク臨界寸法の変化による素子の不均一性を改善することができる。
【００４１】
また、本発明は、フローティングゲート形成工程までマスク工程としてＩＳＯマスク工程のみを実施することにより、ＩＳＯマスク、キー(key)マスク及びフローティングゲート用マスクを含んで３回のマスク工程が行われる従来の技術の工程に比べて著しく工程の単純化に寄与することができるため、製品の歩留まり向上とコスト節減効果がある。
【００４２】
また、本発明は、均一なフローティングゲートを形成してカップリング比の変化を最小化することにより、素子の特性を改善することができる。
【００４３】
また、本発明は、次世代の高集積フラッシュメモリセルの実現を容易にするとともに、トレンチ絶縁膜の高さ調節と洗浄工程のディップタイムの調節によって様々な工程マージンの確保が可能である。
【００４４】
従って、本発明は、複雑な工程及び高価装備の追加所要なしで従来の装備と工程を用いて応用／適用することにより、低費用(low cost)と高信頼性(high reliability)を有する素子の形成が可能である。
【図面の簡単な説明】
【図１】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【図２】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【図３】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【図４】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【図５】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【図６】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【符号の説明】
１０ 半導体基板
１２ パッド酸化膜
１４ パッド窒化膜
１６ トレンチ
１８ 犠牲酸化膜
２０ ウォール酸化膜
２２ ライナー酸化膜
２４ トレンチ絶縁膜
２６ スクリーン酸化膜
２８ トンネル酸化膜
３０ 第１ポリシリコン層
３２ フローティングゲート
３４ 誘電体膜
３６ 第２ポリシリコン層
３８ 金属層
４０ 反射防止膜
【発明の属する技術分野】
本発明は、フラッシュメモリセルの製造方法に関し、特に、フラッシュメモリセルのカップリング比を増加させることが可能な自己整列フローティングゲート(Self-aligned floating gate)形成方法に関する。
【０００２】
【従来の技術】
一般に、フラッシュメモリセル(flash memory cell)は素子分離工程としてＳＴＩ(shallow trench isolation)工程を用いて実現しているが、マスクパターニング(mask patterning)を用いたフローティングゲートのアイソレーション(isolation)工程時にマスク臨界寸法(critical dimension;ＣＤ)の変化(variation)によってウェーハ均一性(wafer uniformity)が非常に不良であって均一なフローティングゲートの実現が容易でなく、カップリング比(coupling ratio)の変化によってメモリセルのプログラム及び消去フェール(fail)などの問題が発生している。
【０００３】
さらに、高集積化される設計特性上、０.１３μｍ以下の小さいスペース具現時にマスク工程が一層難しくなって均一なフローティングゲートの実現が重要な要素として作用するフラッシュメモリセル製造工程が一層さらに難しくなっている。また、フローティングゲートが均一に形成されない場合、カップリング比の差異が激しくなってメモリセルのプログラム及び消去時に過消去(over erase)などの問題が発生することにより、素子特性に悪い影響を及ぼしており、マスク工程の増加によって製品の歩留まり低下及びコスト上昇の原因になっている。
【０００４】
【発明が解決しようとする課題】
従って、本発明は、かかる問題を解決するために創案されたもので、その目的は、トレンチを埋め込むためのトレンチ絶縁膜の形成前後に実施されるウォール犠牲酸化工程、ウォール酸化工程及びトレンチ絶縁膜洗浄工程を調節して所望のスペースだけトレンチ絶縁膜をエッチングすることにより、フローティングゲートのカップリング比を最大限確保し且つより小さいサイズの素子を実現することが可能なフラッシュメモリセルの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明のフラッシュメモリセルの製造方法は、半導体基板上にパッド酸化膜及びパッド窒化膜を形成する段階と、前記半導体基板にトレンチを形成する段階と、全体構造上にトレンチ絶縁膜を形成した後、第１平坦化工程を行って前記トレンチ絶縁膜を孤立させる段階と、前記パッド窒化膜を除去して前記トレンチ絶縁膜の所定の部位を突出させる段階と、前記トレンチ絶縁膜の突出部を所定の幅にエッチングするためのエッチング工程を行う段階と、全体構造上に第１ポリシリコン層を形成した後、第２平坦化工程を行ってフローティングゲートを形成する段階と、全体構造上に誘電体膜及び第２ポリシリコン層を形成した後、エッチング工程を行ってコントロールゲートを形成する段階とを含んでなることを特徴とする。
【０００６】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。
【０００７】
図１乃至図６は本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示すフラッシュメモリセルの断面図である。
【０００８】
図１（ａ）を参照すると、半導体基板１０上にパッド酸化膜１２及びパッド窒化膜１４が順次形成される。この際、パッド酸化膜１２は、前記半導体基板１０の上部表面の結晶欠陥を抑制し、或いは表面処理もしくは後続工程によって形成されるパッド窒化膜１４のストレスを緩和するために、７００℃以上、且つ９５０℃以下の温度で乾式または湿式酸化方式を行うことにより、７０Å以上、且つ２００Å以下の厚さに形成される。パッド窒化膜１４はＬＰ−ＣＶＤ(LowPressure-Chemical Vaper Deposition)法で２０００Å以上、且つ３５００Å以下の厚さに比較的厚く形成される。
【０００９】
図１（ｂ）を参照すると、アイソレーション（ＩＳＯ）マスクを用いたＳＴＩ工程を行って、前記パッド窒化膜１４及びパッド酸化膜１２を含んだ半導体基板１０の所定の部位をエッチングすることにより、半導体基板１０の所定の部位が凹むようにトレンチ１６が形成される。これにより、半導体基板１０はトレンチ１６によって活性領域と非活性領域（即ち、トレンチが形成された領域）に分離される。活性領域は図示の如く「Ｗ１」サイズのマスク臨界寸法ＣＤ(critical dimension）を有する。
【００１０】
この際、トレンチ１６の内部傾斜面は６０°以上、且つ８５°以下程度の傾斜角αを有し、パッド窒化膜１４は後続工程によって形成されるフローティングゲート用第１ポリシリコン層の傾斜と後続エッチング工程時のエッチングマージンを考慮し、ほぼ垂直なプロファイルを有するように形成される。
【００１１】
図１（ｃ）を参照すると、ウォール(wall)犠牲(sacrificial;ＳＡＣ)酸化工程を乾式または湿式酸化方式で行ってトレンチ１６内部面のシリコンを酸化させることにより、犠牲酸化膜１８が形成される。
【００１２】
この際、ウォール犠牲酸化工程は、トレンチ１６内部面のエッチング損傷を補償し、最上端部位（即ち、パッド酸化膜１２と接触する部位）をラウンディング状に形成し、後続工程で形成されるトレンチ絶縁膜（即ち、フィールド酸化膜）とフローティングゲート間のオーバーラップを最大に確保するために、７００℃以上、且つ１０００℃以下で乾式または湿式酸化方式によって行われるが、酸化時間(oxidation time)を調節し、最適化された犠牲酸化膜１８の厚さが確保されるように実施される。
【００１３】
即ち、トレンチ絶縁膜とフローティングゲートとのオーバーラップを最大に確保するには、少なくとも犠牲酸化膜１８が１５０Å以上、且つ３００Å以下の厚さに形成されなければならないが、このために、蒸着ターゲットを１５０Å以上、且つ３００Å以下の厚さに設定してウォール犠牲酸化工程を行う。これにより、犠牲酸化膜１８は１５０Å以上、且つ３００Å以下の厚さに形成され、活性領域は「Ｗ２」（Ｗ２＜Ｗ１）のマスク臨界寸法ＣＤを有する。
【００１４】
一方、トレンチ絶縁膜とフローティングゲートとのオーバーラップを考慮しない場合には、ウォール犠牲酸化工程の蒸着ターゲットを調節して、犠牲酸化膜１８が７０Å以上、且つ１５０Å以下の厚さに形成されるようにする。
【００１５】
図２（ａ）を参照すると、犠牲酸化膜１８の厚さをターゲットにした洗浄工程を行って犠牲酸化膜１８を除去した後、ウォール酸化工程を行うことにより、ウォール酸化膜２０が形成される。
【００１６】
この際、ウォール酸化工程は、トレンチ１６内部面の損傷を補償し、トレンチ絶縁膜とフローティングゲートとのオーバーラップを４０％〜７０％（即ち、３００Å〜７００Å）に確保するため、蒸着ターゲットを３００Å以上、且つ６００Å以下にして８００℃以上、且つ１０００℃以下の温度で湿式酸化方式によって行われる。これにより、ウォール酸化膜２０は３００Å以上、且つ６００Å以下（好ましくは、１００Å以上、且つ２００Å以下）の厚さに形成され、活性領域は「Ｗ３」（Ｗ３＜Ｗ２）のマスク臨界寸法（ＣＤ）を有する。
【００１７】
一方、犠牲酸化膜１８を除去するための洗浄工程は、トレンチ絶縁膜とフローティングゲートとのオーバーラップを考慮して実施するが、一般に、ＤＨＦ(Diluted HF；５０：１の比率で Ｈ２Ｏで希釈したＨＦ溶液)またはＢＯＥ(Buffer Oxide Etchant；ＨＦとＮＨ４Ｆを１００：１または３００：１で混合した溶液)とＳＣ−１(ＨＮ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ溶液を所定の比率で混合した溶液)を用いて行われる。また、トレンチ絶縁膜とフローティングゲートとのオーバーラップを考慮しない場合には、ウォール酸化工程の蒸着ターゲットを調節して、ウォール酸化膜２０が１００Å以上、且つ２００Å以下の厚さに形成されるようにする。
【００１８】
図２（ｂ）を参照すると、全体構造上にＤＣＳ（ＳｉＨ２Ｃｌ２ -）を基本とするＨＴＯ(High Temperature Oxide)を薄く蒸着した後、高温で緻密化工程を行うことにより、５０Å以上、且つ５００Å以下の厚さにライナー酸化膜２２が形成される。
【００１９】
この際、緻密化工程はＮ２雰囲気で９００℃以上、且つ１１００℃以下の高温で２０分以上、且つ３０分間以下で実施される。これにより、ライナー酸化膜２２の組織が緻密になってエッチング抵抗性が増加するにつれて、ＳＴＩ(shallow trench isolation)工程時に発生するモウトの形成を抑制すると共に、漏洩電流(leakage current)を防止することができる。ここで、ライナー酸化膜２２を緻密化するための緻密化工程は後続のトレンチ絶縁膜形成後に行なうこともできる。
【００２０】
図３（ａ）を参照すると、全体構造上にトレンチ１６を埋め込むように、ＨＤＰ(High Density Plasma)酸化膜を用いた蒸着工程を行うことにより、４０００Å以上、且つ１００００Å以下の厚さにトレンチ絶縁膜２４が形成される。この際、トレンチ絶縁膜２４を蒸着するための蒸着工程としては、トレンチ１６内にボイド(void)が発生しないようにギャップフィリング(gap filling)工程が行われる。
【００２１】
図３（ｂ）を参照すると、全体構造上にパッド窒化膜１４をエッチングストップ層として平坦化工程(ＣＭＰ:chemical mechanical polishing)を行ってトレンチ絶縁膜２４を研磨することにより、パッド窒化膜１４を境界としてトレンチ絶縁膜２４が孤立する。この際、平坦化工程ＣＭＰはパッド窒化膜１４がオーバーエッチングされないように行われる。
【００２２】
次に、パッド窒化膜１４の上部表面に残在するＨＤＰ酸化膜を除去するために洗浄工程を行うが、この洗浄工程時にトレンチ絶縁膜２４がオーバーエッチングされないように調節してトレンチ絶縁膜２４の高さ(height)減少を最小化する。
【００２３】
図４（ａ）を参照すると、全体構造上にパッド酸化膜１２をエッチングストップ層としてＨ３ＰＯ４（燐酸）ディップアウト(Dip out)を用いたストリップ工程（エッチング工程）を行ってパッド窒化膜１４を除去することにより、上部構造が突出形状を有するトレンチ絶縁膜２４が形成される。この際、トレンチ絶縁膜２４の高さＨは活性領域から１５００Å以上、且つ３０００Å以下となるようにストリップ工程を行う。
【００２４】
図４（ｂ）を参照すると、全体構造上に半導体基板１０をエッチングストップ層としてＨＦディップアウトを用いた洗浄工程を行うことにより、パッド酸化膜１２が除去されると同時にトレンチ絶縁膜２４の突出部が所定の幅のニップル形状にエッチングされる。この際、洗浄工程は、ＤＨＦまたはＢＯＥ入り容器に入れてＤＩウォータを用いて洗浄した後、パーティクルを除去するために、さらに半導体基板１０をＳＣ−１入り容器に入れてＤＩウォータによって洗浄した後、半導体基板１０を乾燥させる工程で行われる。
【００２５】
また、洗浄工程はディップタイム(Dip time)、即ちウェットタイム(Wet time)を調節して実施するが、ここではパッド酸化膜１２の蒸着厚さをエッチングターゲットとして設定して実施する。これにより、洗浄工程時にトレンチ絶縁膜２４を所望の厚さだけエッチングすることができるため、トレンチ絶縁膜２４に発生するモウトを抑制すると同時に、後続工程によって形成されるフローティングゲートのスペーシング(spacing)を最小化することができる。即ち、ウォール酸化工程によって形成されたウォール酸化膜２０と高温緻密化工程によって緻密化されたライナー酸化膜２２は、洗浄溶液のＨＦに対するエッチング率(etch rate)がトレンチ絶縁膜２４より低いため、トレンチ絶縁膜２４に発生するモウトを抑制すると共に、トレンチ絶縁膜２４を所望の厚さだけエッチングすることができる。
【００２６】
一方、犠牲酸化膜１８及びウォール酸化膜２０を形成するための全工程に亘って、フローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域を考慮して工程を実施した場合には、フローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域の大きさを１００Å以上、且つ３００Å以下（または２０％以上、且つ３０％以下）に設定して洗浄工程を実施し、犠牲酸化膜１８及びウォール酸化膜２０でフローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域を考慮しないで工程を実施した場合には、フローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域の大きさを４００Å以上、且つ６００Å以下に設定して洗浄工程を実施する。
【００２７】
つまり、フローティングゲートのカップリング比はウォール犠牲酸化工程、ウォール酸化工程及びトレンチ絶縁膜２４を所定の幅にエッチングするための洗浄工程の調節によって調節することができる。本発明では、ウォール犠牲酸化工程及びウォール酸化工程で１次にフローティングゲートのカップリング比を調節した後、トレンチ絶縁膜２４の洗浄工程で２次に調節する方法、或いはウォール犠牲酸化工程及びウォール酸化工程は一般的な工程で実施した後、トレンチ絶縁膜２４をエッチングするための洗浄工程でフローティングゲートのカップリング比を調節する方法を採用している。即ち、ウォール犠牲酸化工程及びウォール酸化工程では酸化時間を調節して活性領域のマスク臨界寸法ＣＤを所定の幅に減少させ、トレンチ絶縁膜２４の洗浄工程時にはディップタイムを調節してトレンチ絶縁膜２４のニップルの大きさを調節する。
【００２８】
次に、ウェル形成のためのイオン注入工程及びしきい値電圧（ＶＴ）調節のためのイオン注入工程のために活性領域上にスクリーン酸化工程(screen oxidation)を行ってスクリーン酸化膜２６を形成した後、ウェル形成のためのイオン注入工程及びしきい値電圧調節のためのイオン注入工程を実施することにより、半導体基板１０の活性領域にウェル領域及び不純物領域（図示せず）が形成される。この際、スクリーン酸化工程を７５０℃〜９００℃の温度で湿式または乾式酸化方式によって行うことにより、スクリーン酸化膜２６は３０Å以上、且つ１００Å以下の厚さに形成される。
【００２９】
図５（ａ）を参照すると、洗浄工程（エッチング工程）を行ってスクリーン酸化膜２６を除去した後、スクリーン酸化膜２６の除去された部位にトンネル酸化膜２８を形成する。この際、トンネル酸化膜２８は、７５０℃以上、且つ８００℃以下の温度で湿式酸化方式によって蒸着した後、半導体基板１０との界面欠陥密度を最小化するために、９００℃以上、且つ９１０℃以下の温度でＮ２を用いて２０分以上、且つ３０分間以下で熱処理することにより形成される。
【００３０】
また、スクリーン酸化膜２６を除去するための洗浄工程（エッチング工程）は、ＤＨＦまたはＢＯＥ溶液とＳＣ−１を用いて実施するが、トレンチ絶縁膜２４のニップル（突出部）の大きさが０.０５μｍ以上、且つ０.１５μｍ以下となるようにディップタイムを調節して、フローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域が６００Å以上、且つ８００Å以下、或いは前工程（トレンチ絶縁膜の洗浄工程）によるオーバーラップ領域より１００Å以上、且つ３００Å以下程度増加するように実施される。
【００３１】
一方、スクリーン酸化膜２６を除去するための洗浄工程とは別途に、洗浄工程を行ってフローティングゲートとトレンチ絶縁膜２４とのオーバーラップ領域を６００Å以上、且つ１０００Å以下に調節することもできる。
【００３２】
次に、グレーンサイズが最小化されて電界集中を防止するように、全体構造上にＳｉＨ４またはＳｉ２Ｈ６とＰＨ３ガス雰囲気で５８０℃〜６２０℃の温度と０.１Torr〜３Torrの低い圧力条件のＬＰ−ＣＶＤ方式で蒸着工程を行うことにより、フローティングゲート用第１ポリシリコン層３０が８００Å以上、且つ２０００Å以下の厚さに形成される。
【００３３】
図５（ｂ）を参照すると、全体構造上にトレンチ絶縁膜２４のニップル（突出部）をエッチングストップ層として平坦化工程ＣＭＰを行って第１ポリシリコン層３０を研磨することにより、トレンチ絶縁膜２４の突出部が露出し、それを境界として第１ポリシリコン層３０が孤立してフローティングゲート３２が形成される。この際、フローティングゲート３２は７００Å以上、且つ１２００Å以下程度に均一に形成される。
【００３４】
その後、洗浄工程を行ってフローティングゲート３２の間に突出するトレンチ絶縁膜２４のニップルを所望のターゲットだけエッチングする。これにより、フローティングゲート３２の表面積を確保してカップリング比を十分大きくする。
【００３５】
図６を参照すると、全体構造上にＯＮＯ(Oxide/Nitride/Oxide)構造またはＯＮＯＮ(Oxide/Nitride/Oxide/Nitride)構造の誘電体膜３４が形成される。この際、ＯＮＯ構造の場合、誘電体膜３４の下部と上部を構成する酸化膜は部分的に優れた耐圧と優れたＴＤＤＢ(Time Dependent Dielectric Breakdown)特性を有するＤＣＳ（ＳｉＨ２Ｃｌ２）とＮ２Ｏガスをソース（基本）とするＨＴＯを用いて３５Å以上、且つ８０Å以下の厚さに形成するが、６００℃〜７００℃の温度でローディングした後、０.１Torr〜３Torrの低い圧力下で約８１０℃〜８５０℃の温度に上昇させるＬＰ−ＣＶＤ方式によって形成する。また、誘電体膜３４の下部と上部との間に構成される窒化膜は、反応ガスとしてＮＨ３とＤＣＳガスを用いて３５Å以上、且つ８０Å以下の厚さに形成されるが、６５０℃以上、且つ８００℃以下の温度と１Torr以上、且つ３Torr以下の低い圧力下でＬＰ−ＣＶＤ方式によって形成する。
【００３６】
ＯＮＯ構造の一例としては、ＤＣＳ（ＳｉＨ２Ｃｌ２）とＮ２Ｏガスをソース（基本）とするＨＴＯで３５Å以上、且つ６０Å以下の厚さに形成される第１酸化膜と、該第１酸化膜の上部に反応ガスとしてＮＨ３とＤＣＳガスを用いて１Torr以上、且つ３Torr以下の低い圧力下で、６５０℃以上、且つ８００℃以下の温度でＬＰ−ＣＶＤ方式によって５０Å以上、且つ６５Å以下の厚さに形成される窒化膜と、該窒化膜の上部にＤＣＳ（ＳｉＨ２Ｃｌ２）とＮ２Ｏガスをソース（基本）とするＨＴＯで３５Å以上、且つ６０Å以下の厚さに形成される第２酸化膜とからなる積層構造が好ましい。
【００３７】
次に、誘電体膜３４の質を向上させ且つ半導体基板１０の上部層のインタフェース(interface)を強化させるために、熱処理工程が実施される。この際、熱処理工程はベアシリコンウェーハ(Bare Si wafer)、即ちモニタリングウェーハ(monitoringwafer)を基準として１５０Å以上、且つ３００Å以下の厚さに誘電体膜３４が酸化されるように湿式酸化方式で行われる。ここで、誘電体膜３４の形成工程と熱処理工程は、素子特性に符合する厚さとなるように行われるが、各層間への自然酸化膜形成または不純物汚染を予防するために、工程間の時間がほぼ遅延することなく実施される。
【００３８】
次に、全体構造上に第２ポリシリコン層３６、金属層３８及びハードマスク４０を順次形成する。この際、第２ポリシリコン層３６はＬＰ−ＣＶＤ方式で蒸着されたシリコン層を用いて７００Å以上、且つ２０００Å以下の厚さにドープト層を形成する。一方、第２ポリシリコン層３６を形成した後、エッチング工程を行ってコントロールゲートを形成するが、そのコントロールゲートは第２ポリシリコン層３６を形成した後、タングステンを用いて全体構造上に５００Å以上、且つ１０００Å以下の厚さにタングステン層を形成した金属層３８からなる。
【００３９】
【発明の効果】
上述したように、本発明は、トレンチを埋め込むためにギャップフィリングされるトレンチ絶縁膜の形成前後に実施されるウォール犠牲酸化工程、ウォール酸化工程及びトレンチ絶縁膜洗浄工程を調節して所望のスペーサだけトレンチ絶縁膜をエッチングすることにより、フローティングゲートのカップリング比を確保し且つより小さいサイズの素子を実現することができる。
【００４０】
また、本発明は、従来のマスク工程及びエッチング工程を使用することなく均一なフローティングゲートを形成することにより、マスク臨界寸法の変化による素子の不均一性を改善することができる。
【００４１】
また、本発明は、フローティングゲート形成工程までマスク工程としてＩＳＯマスク工程のみを実施することにより、ＩＳＯマスク、キー(key)マスク及びフローティングゲート用マスクを含んで３回のマスク工程が行われる従来の技術の工程に比べて著しく工程の単純化に寄与することができるため、製品の歩留まり向上とコスト節減効果がある。
【００４２】
また、本発明は、均一なフローティングゲートを形成してカップリング比の変化を最小化することにより、素子の特性を改善することができる。
【００４３】
また、本発明は、次世代の高集積フラッシュメモリセルの実現を容易にするとともに、トレンチ絶縁膜の高さ調節と洗浄工程のディップタイムの調節によって様々な工程マージンの確保が可能である。
【００４４】
従って、本発明は、複雑な工程及び高価装備の追加所要なしで従来の装備と工程を用いて応用／適用することにより、低費用(low cost)と高信頼性(high reliability)を有する素子の形成が可能である。
【図面の簡単な説明】
【図１】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【図２】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【図３】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【図４】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【図５】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【図６】本発明の実施例に係るフラッシュメモリセルの製造方法を説明するために示す断面図である。
【符号の説明】
１０ 半導体基板
１２ パッド酸化膜
１４ パッド窒化膜
１６ トレンチ
１８ 犠牲酸化膜
２０ ウォール酸化膜
２２ ライナー酸化膜
２４ トレンチ絶縁膜
２６ スクリーン酸化膜
２８ トンネル酸化膜
３０ 第１ポリシリコン層
３２ フローティングゲート
３４ 誘電体膜
３６ 第２ポリシリコン層
３８ 金属層
４０ 反射防止膜
Claims (29)
- 半導体基板上にパッド酸化膜及びパッド窒化膜を形成する段階と、
前記半導体基板にトレンチを形成する段階と、
前記トレンチを形成した後、ウォール犠牲酸化工程を実施して前記トレンチ内部面に犠牲酸化膜を形成する段階と、
前記犠牲酸化膜を除去した後、ウォール酸化膜を形成する段階と、
前記トレンチの内部面にライナー酸化膜を形成する段階と、
全体構造上にトレンチ絶縁膜を形成した後、第１平坦化工程を行って前記トレンチ絶縁膜を孤立させる段階と、
前記パッド窒化膜を除去して前記トレンチ絶縁膜の所定の部位を突出させる段階と、
前記トレンチ絶縁膜の突出部を所定の幅にエッチングするためのエッチング工程を行う段階と、
全体構造上に第１ポリシリコン層を形成した後、第２平坦化工程を行ってフローティングゲートを形成する段階と、
全体構造上に誘電体膜及び第２ポリシリコン層を形成した後、エッチング工程を行ってコントロールゲートを形成する段階とを含んでなることを特徴とするフラッシュメモリセルの製造方法。 - 前記パッド酸化膜は、７００℃以上、且つ９５０℃以下の温度で乾式または湿式酸化方式を用いて７０Å以上、且つ２００Å以下の厚さに形成することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記パッド窒化膜は、ＬＰ−ＣＶＤ方法によって２０００Å以上、且つ３５００Å以下の厚さに形成することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記トレンチは、内部傾斜面が６０°以上、且つ８５°以下程度の傾斜角を有することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記犠牲酸化膜は、前記トレンチの内部面に７００℃以上、且つ１０００℃以下の温度で、７０Å以上、且つ１５０Å以下の厚さに形成することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記犠牲酸化膜は、前記トレンチの内部面に７００℃以上、且つ１０００℃以下の温度で、１５０Å以上、且つ３００Å以下の厚さに形成することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記ウォール酸化膜は、８００℃以上、且つ１０００℃以下の温度で湿式酸化方式を用いて１００Å以上、且つ２００Å以下の厚さに形成されることを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記ウォール酸化膜は、８００℃以上、且つ１０００℃以下の温度で湿式酸化方式で、３００Å以上、且つ６００Å以下の厚さに形成されることを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記ライナー酸化膜は、ＤＣＳ（ＳｉＨ２Ｃｌ２）をソースとするＨＴＯを５０Å以上、且つ５００Å以下の厚さに蒸着した後、高温で緻密化工程を行って形成することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記緻密化工程は、９００℃以上、且つ１１００℃以下の高温でＮ２雰囲気中にて２０分以上、且つ３０分間以下で実施することを特徴とする請求項９記載のフラッシュメモリセルの製造方法。
- 前記トレンチ絶縁膜は、前記トレンチを埋め込むようにギャップフィリング工程を行ってＨＤＰ酸化膜を４０００Å以上、且つ１００００Å以下の厚さに形成することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記トレンチ絶縁膜の形成後、９００℃以上、且つ１１００℃以下の高温でＮ２雰囲気中にて２０分以上、且つ３０分間以下で緻密化工程を実施する段階をさらに含むことを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記第１平坦化工程は、前記パッド窒化膜をエッチングストップ層として用いて実施することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記トレンチ絶縁膜の突出部は、前記パッド酸化膜から１５００Å以上、且つ３０００Å以下程度の高さを有することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記パッド窒化膜は、Ｈ３ＰＯ４を用いたエッチング工程によって除去することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記トレンチ絶縁膜の突出部をエッチングするための前記エッチング工程は、前記トレンチ絶縁膜と前記フローティングゲートとのオーバーラップ領域が１００Å以上、且つ３００Å以下となるようにディップタイムを調節して、ＤＨＦまたはＢＯＥとＳＣ−１を用いた洗浄工程で実施されることを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記トレンチ絶縁膜の突出部をエッチングするための前記エッチング工程は、前記トレンチ絶縁膜と前記フローティングゲートとのオーバーラップ領域が４００Å以上、且つ６００Å以下となるようにディップタイムを調節して、ＤＨＦまたはＢＯＥとＳＣ−１を用いた洗浄工程で実施されることを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記第１ポリシリコン層を形成する前に、前記半導体基板の活性領域上に３０Å以上、且つ１００Å以下の厚さにスクリーン酸化膜を形成する段階と、前記半導体基板上にウェル形成のためのイオン注入工程としきい値電圧調節のためのイオン注入工程を行ってウェル領域及び不純物領域を形成する段階と、前記スクリーン酸化膜を除去するためにエッチング工程を行う段階と、前記活性領域上に７５０℃以上、且つ８００℃以下の温度で湿式酸化方式を行った後、熱処理工程を行ってトンネル酸化膜を形成する段階とをさらに含むことを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記スクリーン酸化膜を除去するための前記エッチング工程は、前記フローティングゲートと前記トレンチ絶縁膜とのオーバーラップ領域が６００Å以上、且つ８００Å以下となるようにディップタイムを調節して、ＤＨＦまたはＢＯＥとＳＣ−１を用いた洗浄工程で実施されることを特徴とする請求項１８記載のフラッシュメモリセルの製造方法。
- 前記熱処理工程は、前記半導体基板との界面欠陥密度を最小化するために、９００℃以上、且つ９１０℃以下の温度でＮ２を用いて２０分以上、且つ３０分間以下で実施されることを特徴とする請求項１８記載のフラッシュメモリセルの製造方法。
- 前記トンネル酸化膜の形成後、前記フローティングゲートと前記トレンチ絶縁膜とのオーバーラップ領域を６００Å以上、且つ１０００Å以下に調節するために、洗浄工程を実施する段階をさらに含むことを特徴とする請求項１８記載のフラッシュメモリセルの製造方法。
- 前記第１ポリシリコン層は、ＬＰ−ＣＶＤ方式によって８００Å以上、且つ２０００Å以下の厚さに形成することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記第２平坦化工程は、前記トレンチ絶縁膜の突出部をエッチングストップ層として用いて前記第１ポリシリコン層の所定の部位を研磨することにより、前記トレンチ絶縁膜の突出部が露出されるように実施することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記フローティングゲートは、７００Å以上、且つ１２００Å以下に均一に形成することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記誘電体膜は、ＯＮＯ構造またはＯＮＯＮ構造で形成することを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記ＯＮＯ構造は、ＤＣＳ（ＳｉＨ２Ｃｌ２）とＮ２ＯガスをソースとするＨＴＯで３５Å以上、且つ６０Å以下の厚さに形成される第１酸化膜と、前記第１酸化膜の上部に反応ガスとしてＮＨ３とＤＣＳガスを用いて１Torr以上、且つ３Torr以下の低い圧力下で、６５０℃以上、且つ８００℃以下の温度でＬＰ−ＣＶＤ方式によって５０Å以上、且つ６５Å以下の厚さに形成される窒化膜と、前記窒化膜の上部にＤＣＳ（ＳｉＨ２Ｃｌ２）とＮ２ＯガスをソースとするＨＴＯで３５Å以上、且つ６０Å以下の厚さに形成される第２酸化膜とからなることを特徴とする請求項２５記載のフラッシュメモリセルの製造方法。
- 前記誘電体膜は、ベアシリコンウェーファを基準として１５０Å以上、且つ３００Å以下の厚さに酸化されることを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記第２ポリシリコン層は、７００Å以上、且つ２０００Å以下の厚さにドープト層が形成されることを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
- 前記第２ポリシリコン層を形成した後、全体構造上に５００Å以上、且つ１０００Å以下の厚さにタングステン層を形成する段階をさらに含んでなることを特徴とする請求項１記載のフラッシュメモリセルの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083493A KR100426483B1 (ko) | 2001-12-22 | 2001-12-22 | 플래쉬 메모리 셀의 제조 방법 |
| KR2001-83493 | 2001-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197784A JP2003197784A (ja) | 2003-07-11 |
| JP4174302B2 true JP4174302B2 (ja) | 2008-10-29 |
Family
ID=36821418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002337583A Expired - Fee Related JP4174302B2 (ja) | 2001-12-22 | 2002-11-21 | フラッシュメモリセルの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6844231B2 (ja) |
| JP (1) | JP4174302B2 (ja) |
| KR (1) | KR100426483B1 (ja) |
| CN (1) | CN1217404C (ja) |
| TW (1) | TWI237350B (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426483B1 (ko) | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| KR100426484B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀 및 그의 제조방법 |
| EP1539798B1 (en) * | 2002-09-06 | 2010-11-24 | Genentech, Inc. | Process for protein extraction |
| CN1316558C (zh) * | 2003-08-19 | 2007-05-16 | 旺宏电子股份有限公司 | 缩小半导体组件的单元间距的方法 |
| KR100537278B1 (ko) * | 2003-09-05 | 2005-12-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| KR100621621B1 (ko) | 2003-12-19 | 2006-09-13 | 삼성전자주식회사 | 자기 정렬된 게이트 도전막을 구비하는 비휘발성 메모리장치 및 그 제조 방법 |
| FR2864336B1 (fr) * | 2003-12-23 | 2006-04-28 | Commissariat Energie Atomique | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci |
| KR100567530B1 (ko) * | 2003-12-30 | 2006-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 산화막 형성 방법 |
| KR100609942B1 (ko) * | 2004-01-09 | 2006-08-08 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 셀의 제조 방법 |
| US6991984B2 (en) * | 2004-01-27 | 2006-01-31 | Freescale Semiconductor, Inc. | Method for forming a memory structure using a modified surface topography and structure thereof |
| TWI226683B (en) * | 2004-02-10 | 2005-01-11 | Powerchip Semiconductor Corp | Method of fabricating a flash memory |
| CN1309055C (zh) * | 2004-03-25 | 2007-04-04 | 力晶半导体股份有限公司 | 闪速存储器的制造方法 |
| US7067388B1 (en) * | 2004-04-07 | 2006-06-27 | Spansion Llc | Flash memory device and method of forming the same with improved gate breakdown and endurance |
| KR100539158B1 (ko) * | 2004-04-20 | 2005-12-26 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 게이트간 유전막 형성 방법 |
| KR100539449B1 (ko) * | 2004-07-12 | 2005-12-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR100562153B1 (ko) * | 2004-07-23 | 2006-03-17 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| US7396720B2 (en) * | 2004-07-27 | 2008-07-08 | Micron Technology, Inc. | High coupling memory cell |
| KR100580117B1 (ko) * | 2004-09-03 | 2006-05-12 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 메모리 소자의 소자 분리막 형성방법 |
| DE102004043764B3 (de) | 2004-09-10 | 2006-02-02 | Adc Gmbh | Anschlussmodul für die Telekommunikations- und Datentechnik |
| KR100603930B1 (ko) * | 2004-11-16 | 2006-07-24 | 삼성전자주식회사 | 비휘발성 기억 소자의 형성 방법 |
| TW200625437A (en) * | 2004-12-30 | 2006-07-16 | Macronix Int Co Ltd | Shallow trench isolation process of forming smooth edge angle by cleaning procedure |
| US7151042B2 (en) * | 2005-02-02 | 2006-12-19 | Macronix International Co., Ltd. | Method of improving flash memory performance |
| KR100645195B1 (ko) * | 2005-03-10 | 2006-11-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100607351B1 (ko) * | 2005-03-10 | 2006-07-28 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100609524B1 (ko) * | 2005-03-23 | 2006-08-08 | 주식회사 하이닉스반도체 | 반도체 소자의 형성방법 |
| KR100676598B1 (ko) | 2005-04-01 | 2007-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100685730B1 (ko) * | 2005-05-02 | 2007-02-26 | 삼성전자주식회사 | 절연막 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법 |
| JP4250616B2 (ja) * | 2005-05-13 | 2009-04-08 | 株式会社東芝 | 半導体集積回路装置及びその製造方法 |
| KR100784083B1 (ko) * | 2005-06-13 | 2007-12-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 플로팅 게이트 형성방법 |
| KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
| KR100600044B1 (ko) * | 2005-06-30 | 2006-07-13 | 주식회사 하이닉스반도체 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
| KR100648194B1 (ko) * | 2005-07-27 | 2006-11-23 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US7576386B2 (en) | 2005-08-04 | 2009-08-18 | Macronix International Co., Ltd. | Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer |
| KR100642384B1 (ko) * | 2005-09-15 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 트랜지스터 및 그 제조방법 |
| KR100871982B1 (ko) * | 2005-10-13 | 2008-12-03 | 동부일렉트로닉스 주식회사 | 플래시 메모리 셀 및 그 제조 방법 |
| KR100684886B1 (ko) * | 2005-11-03 | 2007-02-20 | 삼성전자주식회사 | 플래시 기억 장치 및 그 제조 방법 |
| US7183162B1 (en) * | 2005-11-21 | 2007-02-27 | Intel Corporation | Method of forming non-volatile memory cell using sacrificial pillar spacers and non-volatile memory cell formed according to the method |
| KR100799056B1 (ko) * | 2005-12-21 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100763228B1 (ko) * | 2006-03-20 | 2007-10-04 | 삼성전자주식회사 | 비휘발성 반도체 메모리 소자의 제조 방법 |
| KR100833444B1 (ko) | 2006-03-28 | 2008-05-29 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100741467B1 (ko) * | 2006-07-12 | 2007-07-20 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US7355239B1 (en) * | 2006-08-31 | 2008-04-08 | Promos Technologies Pte. Ltd. | Fabrication of semiconductor device exhibiting reduced dielectric loss in isolation trenches |
| JP4446202B2 (ja) * | 2006-09-22 | 2010-04-07 | エルピーダメモリ株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5091452B2 (ja) * | 2006-10-06 | 2012-12-05 | 株式会社東芝 | 半導体装置の製造方法 |
| US8022466B2 (en) * | 2006-10-27 | 2011-09-20 | Macronix International Co., Ltd. | Non-volatile memory cells having a polysilicon-containing, multi-layer insulating structure, memory arrays including the same and methods of operating the same |
| US8642441B1 (en) | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
| US7450423B2 (en) * | 2007-01-03 | 2008-11-11 | Macronix International Co., Ltd. | Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure |
| KR100885891B1 (ko) * | 2007-04-30 | 2009-02-26 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이의 제조 방법 |
| KR100895943B1 (ko) * | 2007-07-04 | 2009-05-07 | 주식회사 동부하이텍 | 반도체 고전압 소자 제조 방법 |
| KR100884984B1 (ko) * | 2007-07-12 | 2009-02-23 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
| KR100864935B1 (ko) * | 2007-08-28 | 2008-10-23 | 주식회사 동부하이텍 | 반도체 소자의 소자 격리막 형성 방법 |
| CN101439492B (zh) * | 2007-11-21 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高抛光性能的多晶硅抛光方法 |
| US8551858B2 (en) * | 2010-02-03 | 2013-10-08 | Spansion Llc | Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory |
| CN102569078B (zh) * | 2010-12-16 | 2015-04-29 | 中芯国际集成电路制造(北京)有限公司 | 一种闪存单元形成方法 |
| CN104752356B (zh) * | 2013-12-25 | 2018-07-06 | 北京兆易创新科技股份有限公司 | 一种或非型闪存的浮栅的制作方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3583583B2 (ja) * | 1997-07-08 | 2004-11-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5981356A (en) * | 1997-07-28 | 1999-11-09 | Integrated Device Technology, Inc. | Isolation trenches with protected corners |
| JP4237344B2 (ja) * | 1998-09-29 | 2009-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP4131896B2 (ja) * | 2000-03-31 | 2008-08-13 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| JP3785003B2 (ja) * | 1999-09-20 | 2006-06-14 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US6448606B1 (en) * | 2000-02-24 | 2002-09-10 | Advanced Micro Devices, Inc. | Semiconductor with increased gate coupling coefficient |
| US6376877B1 (en) * | 2000-02-24 | 2002-04-23 | Advanced Micro Devices, Inc. | Double self-aligning shallow trench isolation semiconductor and manufacturing method therefor |
| FR2806834B1 (fr) * | 2000-03-24 | 2003-09-12 | St Microelectronics Sa | Procede de formation de zone isolante |
| US6620681B1 (en) * | 2000-09-08 | 2003-09-16 | Samsung Electronics Co., Ltd. | Semiconductor device having desired gate profile and method of making the same |
| KR20020044261A (ko) * | 2000-12-05 | 2002-06-15 | 박종섭 | 플래쉬 메모리 셀의 제조 방법 |
| JP4911826B2 (ja) * | 2001-02-27 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US6672870B2 (en) * | 2001-03-20 | 2004-01-06 | John G. Knapp | Method and instrumentation for attaching dentures |
| US6391722B1 (en) * | 2001-07-13 | 2002-05-21 | Vanguard International Semiconductor Corporation | Method of making nonvolatile memory having high capacitive coupling ratio |
| KR100406179B1 (ko) * | 2001-12-22 | 2003-11-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 자기 정렬 플로팅 게이트 형성 방법 |
| KR100406180B1 (ko) * | 2001-12-22 | 2003-11-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| KR100426484B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀 및 그의 제조방법 |
| KR100426483B1 (ko) | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| US6781189B2 (en) * | 2002-01-22 | 2004-08-24 | Micron Technology, Inc. | Floating gate transistor with STI |
-
2001
- 2001-12-22 KR KR10-2001-0083493A patent/KR100426483B1/ko not_active IP Right Cessation
-
2002
- 2002-11-11 TW TW091133036A patent/TWI237350B/zh not_active IP Right Cessation
- 2002-11-21 JP JP2002337583A patent/JP4174302B2/ja not_active Expired - Fee Related
- 2002-12-05 US US10/310,746 patent/US6844231B2/en not_active Expired - Fee Related
- 2002-12-13 CN CN021559007A patent/CN1217404C/zh not_active Expired - Fee Related
-
2004
- 2004-12-03 US US11/004,301 patent/US7015099B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030119260A1 (en) | 2003-06-26 |
| KR100426483B1 (ko) | 2004-04-14 |
| TW200408073A (en) | 2004-05-16 |
| CN1428846A (zh) | 2003-07-09 |
| JP2003197784A (ja) | 2003-07-11 |
| US20050101089A1 (en) | 2005-05-12 |
| CN1217404C (zh) | 2005-08-31 |
| KR20030053314A (ko) | 2003-06-28 |
| TWI237350B (en) | 2005-08-01 |
| US7015099B2 (en) | 2006-03-21 |
| US6844231B2 (en) | 2005-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4174302B2 (ja) | フラッシュメモリセルの製造方法 | |
| KR100426484B1 (ko) | 플래쉬 메모리 셀 및 그의 제조방법 | |
| KR100426485B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100674971B1 (ko) | Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법 | |
| JP4209181B2 (ja) | フラッシュメモリセルの自己整列フローティングゲート形成方法 | |
| KR100471575B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| JP2005197643A (ja) | フラッシュセメモリ素子の製造方法 | |
| KR100537277B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060135219A (ko) | 플래쉬 메모리 소자의 유전체막 제조방법 | |
| KR100523920B1 (ko) | 플래시 소자의 제조 방법 | |
| JP4886163B2 (ja) | 半導体素子の製造方法 | |
| KR20040045110A (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| KR20030044146A (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100482760B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20030043499A (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR20040102305A (ko) | 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법 | |
| KR100824153B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20090078165A (ko) | 플래시 메모리 소자의 형성 방법 | |
| KR100854896B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20050073311A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20030045464A (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR20060116265A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |