JP4209181B2 - フラッシュメモリセルの自己整列フローティングゲート形成方法 - Google Patents
フラッシュメモリセルの自己整列フローティングゲート形成方法 Download PDFInfo
- Publication number
- JP4209181B2 JP4209181B2 JP2002356983A JP2002356983A JP4209181B2 JP 4209181 B2 JP4209181 B2 JP 4209181B2 JP 2002356983 A JP2002356983 A JP 2002356983A JP 2002356983 A JP2002356983 A JP 2002356983A JP 4209181 B2 JP4209181 B2 JP 4209181B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- trench
- capping layer
- floating gate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 69
- 238000007667 floating Methods 0.000 title claims description 37
- 238000005530 etching Methods 0.000 claims description 25
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 7
- 238000005137 deposition process Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 210000002445 nipple Anatomy 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Description
【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリセルの自己整列フローティングゲート形成方法に関し、特に、フラッシュメモリセルの自己整列フローティングゲート(Self aligned floating gate)形成時のモウト(Moat)発生を防止することが可能なトレンチ絶縁膜形成方法に関する。
【０００２】
【従来の技術】
一般に、フラッシュメモリセル(Flash memory cell)は素子分離工程としてＳＴＩ(Shallow Trench Isolation)工程を用いて実現しているが、マスクパターニング(Mask patterning)を用いたフローティングゲートの独立化(Isolation)工程時にマスク微小寸法(Critical Dimension;ＣＤ)の変化(Variation)によってウェーハ均一性(Wafer uniformity)が非常に不良であって均一なフローティングゲートの実現が容易でなく、カップリング比(Coupling ration)の変化によってメモリセルのプログラム及び消去フェールなどの問題が発生している。さらに、高集積化される設計特性上、０.１３μｍ以下の小さいスペース具現時にマスク工程が一層難しくなって均一なフローティングゲートの実現が重要な要素として作用するフラッシュメモリセル製造工程が一層さらに難しくなっている。
【０００３】
このような理由でフローティングゲートが均一に形成されない場合、カップリング比の差異が激しくなってメモリセルのプログラム及び消去時に過消去(Over erase)などの問題が発生することにより、素子特性に悪い影響を及ぼしている。また、マスク工程の増加により製品の収率低下及びコスト上昇の原因になっている。そして、ＳＴＩ及びＤＴＩ(Deep Trench Isolation)或いはＮＳ−ＬＯＣＯＳ(Nitride-Spacer Local Oxidation of Silicon)工程時に共に発生するモウト(Moat)によって素子の不良化などが発生しているため、高集積化されるフラッシュ素子においてモウトの発生していないセルを確保してカップリング比を高めることが最も重要な問題として台頭している。
【０００４】
【発明が解決しようとする課題】
従って、本発明は、かかる問題を解決するために創案されたもので、その目的は、トレンチ絶縁膜上にキャッピング層を形成した後、エッチング工程を行ってトレンチ絶縁膜を所望の寸法(dimension)だけエッチングすることにより、トレンチ絶縁膜にモウトが発生することを防止し且つ後続の工程によって形成されるフローティングゲートのスペーシングを最小化することが可能なフラッシュメモリセルの自己整列フローティングゲート形成方法を提供することにある。
【０００５】
また、本発明の他の目的は、トレンチ絶縁膜上にキャッピング層を形成してトレンチ絶縁膜の高さを高めることにより、後続の工程によって形成されるフローティングゲートとコントロールゲート間のカップリング比を改善することが可能なフラッシュメモリセルの自己整列フローティングゲート形成方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するための本発明に係るフラッシュメモリセルの自己整列フローティングゲート形成方法は、半導体基板にトレンチを形成する段階と、前記トレンチを埋め込むように、所定の突出部を有するトレンチ絶縁膜を形成する段階と、全体構造上にキャッピング層を形成する段階と、前記キャッピング層を除去すると共に、前記トレンチ絶縁膜の突出部が所定の幅を有するようにエッチング工程を行う段階と、全体構造上に前記トレンチ絶縁膜の突出部を境界として孤立するフローティングゲートを形成する段階とを含んでなることを特徴とする。
【０００７】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。
【０００８】
図１乃至図５は本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【０００９】
図１ａを参照すると、前処理洗浄工程によって洗浄された半導体基板１０上にパッド酸化膜１２及びパッド窒化膜１４が順次形成される。この際、前処理洗浄工程はＤＨＦ(Diluted HF；５０：１の比率でＨ２Ｏによって希釈されたＨＦ溶液)またはＢＯＥ(Buffer Oxide Etchant；ＨＦとＮＨ４Ｆが１００：１または３００：１で混合された溶液)を用いて実施する。
【００１０】
また、パッド酸化膜１２は前記半導体基板１０の上部表面の結晶欠陥または表面処理のために所定の温度で乾式または湿式酸化方式を行うことにより形成される。パッド窒化膜１４は、後続の工程によって形成されるトレンチ絶縁膜の高さを最大限増加させるためにＬＰ−ＣＶＤ(Low Pressure Chemical Vapor Deposition)方式で蒸着工程を行うことにより、少なくとも３０００Åの厚さに形成される。
【００１１】
図１ｂを参照すると、全体構造上にアイソレーションＩＳＯマスクを用いたＳＴＩ工程を行ってパッド窒化膜１４、パッド酸化膜１２を含んだ半導体基板１０の所定の部位をエッチングすることにより、半導体基板１０の所定の部位が露出するようにトレンチ１６が形成される。ここで、半導体基板１０はトレンチ１６によって活性領域と非活性領域（即ち、トレンチが形成された領域）に分離される。この際、トレンチ１６の内部傾斜面は所定の傾斜角αを有し、パッド窒化膜１４はほぼ垂直な断面形状（プロファイル）を有する。
【００１２】
図１ｃを参照すると、ウォール(Wall)犠牲(SACrificial;ＳＡＣ)酸化工程を乾式酸化方式で行ってトレンチ１６の内部面に位置したシリコンを成長させることにより、トレンチ１６の内部面に犠牲酸化膜１８が形成される。一方、ウォール犠牲（ＳＡＣ）酸化工程の前に、トレンチ１６の内部面の自然酸化膜を除去するためにＤＨＦまたはＢＯＥを用いて前処理洗浄工程が行われる。
【００１３】
図２ａを参照すると、犠牲酸化膜１８の蒸着ターゲットと同一の厚さを有するエッチングターゲットで洗浄工程を行って犠牲酸化膜１８を除去した後、トレンチ１６の底面がラウンドとなるようにウォール酸化工程を行うことにより、トレンチ１６の内部面にウォール酸化膜２０が形成される。
【００１４】
図２ｂを参照すると、全体構造上にＤＣＳ（ＳｉＨ２Ｃｌ２）を基本とするＨＴＯ(High Temperature Oxide)を薄く蒸着した後、高温で緻密化工程を行うことにより、ライナー酸化膜２２が形成される。この際、緻密化工程はライナー酸化膜２２の組織を緻密にしてエッチング抵抗性を高め、ＳＴＩ工程時のモウト形成を抑制し且つ漏洩電流を防止するために、少なくとも１０００℃以上の高温で行われる。
【００１５】
図３ａを参照すると、全体構造上にトレンチ絶縁膜用ＨＤＰ酸化膜を形成した後、平坦化工程ＣＭＰを行うことにより、トレンチ１６を埋め込むようにトレンチ絶縁膜２４が形成される。この際、トレンチ絶縁膜用ＨＤＰ酸化膜はトレンチ１６の内部にボイド(Void)が発生しないようにするため、ギャップフィリング(Gap
filling)工程によって形成される。
【００１６】
また、平坦化工程ＣＭＰはパッド窒化膜１４をエッチングバリア層(Etch stopper)として用いてパッド窒化膜１４が露出するまで行われる。次に。パッド窒化膜１４の上部面に残存できるトレンチ絶縁膜２４を除去するために、ＨＦまたはＢＯＥを用いた洗浄工程を行うことにより、トレンチ絶縁膜２４はパッド窒化膜１４より所定の厚さだけオーバーエッチ(Over etch)される。
【００１７】
図３ｂを参照すると、パッド酸化膜１２をエッチングバリア層として用いたエッチング工程を行ってパッド酸膜１２が露出するまでトレンチ絶縁膜２４を除いたパッド窒化膜１４をエッチングすることにより、上部が突出部構造を有するトレンチ絶縁膜２４が形成される。この際、突出部を有するトレンチ絶縁膜２４の上部の大きさは素子の集積度によって異なる可能性もあるが、一般に０.１８μｍテクノロジではパッド酸化膜１２を基準として高さＨ１が８００〜２０００Å程度であり、幅Ｗ１が１８００〜２１００Å程度である。
【００１８】
図４ａを参照すると、全体構造上にキャッピング層用ＨＤＰ酸化膜を用いた蒸着工程を行うことにより、キャッピング層２６が形成される。この際、キャッピング層２６はパッド酸化膜１２及びトレンチ絶縁膜２４の突出部の上部に形成される部位「Ａ」の厚さとトレンチ絶縁膜２４の突出部の外側壁上に形成される部位「Ｂ」の厚さ間の蒸着厚さ比（Ａ：Ｂ）が３：１乃至１０：１となるように形成される。ここで、キャッピング層２６は部位「Ａ」の厚さを基準として３００〜８００Åの厚さに形成される。
【００１９】
また、キャッピング層２６は部位「Ｃ」のエッチングを最小化するために、ほぼ垂直な形状に形成することが重要であるが、これはキャッピング層２６の蒸着工程時に部位「Ｃ」がオーバーエッチングされると、後続の第１ポリシリコン層の平坦化工程に多くの難しさが発生し、ＡＣバイアスパワーによってトレンチ絶縁膜２４の所定の部位がエッチングされて活性領域上に再蒸着(Re-deposition)される現象が発生する。従って、キャッピング層２６の蒸着工程時にＡＣバイアスパワーを最小化し、或いはＡＣバイアスパワーを印加しないことが望ましい。
【００２０】
上述したようにキャッピング層２６の部位「Ａ」を部位「Ｂ」より数倍厚く形成する理由は、後続のトレンチ絶縁膜２４をエッチングするためのエッチング工程時にトレンチ絶縁膜２４の突出部の幅Ｗ１の減少に比べて高さＨ１の減少を最小化するためである。これは、トレンチ絶縁膜２４の突出部をエッチングするためのエッチング工程時にモウトが発生する部位（即ち、パッド酸化膜とトレンチ絶縁膜との境界面）とトレンチ絶縁膜２４の突出部の上部のエッチング率を最小化してモウトの発生を最大限抑制すると同時に、トレンチ絶縁膜２４の突出部の上部の高さを最大限高く維持することにより、後続の工程で形成されるフローティングゲートとコントロールゲート間の接触面積を広めてカップリング比を改善するためである。また、トレンチ絶縁膜２４の突出部の側壁エッチング率を最大限高めて後続の工程によって形成されるフローティングゲートのスペーシングを改善する。
【００２１】
前記キャッピング層２６を形成するための蒸着工程は、蒸着装備内の温度を３００〜４５０℃に維持し、圧力を２.５〜６.５ｍＴｏｒｒに維持する状態で蒸着装備内にシラン（ＳｉＨ４）、酸素及びアルゴンソースガスをそれぞれ５０〜２００ｓｃｃｍ、５０〜３００ｓｃｃｍ及び５０〜３００ｓｃｃｍの流入量で流入させる。また、ソースプラズマパワー(Source plasma power)を２〜５ｋＷ程度で印加するとともに、半導体基板１０の方向に印加されるバイアスパワーを２〜５ｋＷ程度に最小化し或いはほぼ０Ｗにして、アルゴンイオンによる部位「Ｃ」のエッチングが最小化されるように実施される。
【００２２】
図４ｂを参照すると、半導体基板１０の上部面をエッチングバリア層としてパッド酸化膜１２が完全に除去されるようにＢＯＥまたはＨＦを用いたエッチング工程を行うことにより、キャッピング層２６を含んだパッド酸化膜１２が除去されると同時に、トレンチ絶縁膜２４の突出部が所定の幅にエッチングされ、ニップル形状を有するトレンチ絶縁膜２４が形成される。この際、ニップル形状の突出部の高さＨ２は半導体基板１０を基準として５００〜１８００Åとなり、幅Ｗ２は５００〜１２００Åとなる。
【００２３】
上述したように、トレンチ絶縁膜２４の上部にキャッピング層２６を形成した後、エッチングターゲットをキャッピング層２６の厚さだけ設定して洗浄工程を行うことにより、所定の寸法だけトレンチ絶縁膜２４のエッチングが可能である。従って、トレンチ絶縁膜２４にモウトが発生することを防止することができ、後続の工程によって形成されるフローティングゲート間のスペーシングを最小化することができる。
【００２４】
次に、パッド酸化膜１２が除去された部位に所定の湿式または乾式酸化工程を行ってスクリーン酸化膜（図示せず）を形成した後、全体構造上にウェルイオン注入工程としきい値電圧イオン注入工程を行うことにより、半導体基板１０の活性領域にウェル領域（図示せず）と不純物領域（図示せず）が形成される。
【００２５】
図５ａを参照すると、スクリーン酸化膜を除去し、所定の蒸着工程を行って５０〜１００Åの厚さにトンネル酸化膜２８を形成した後、全体構造上にフローティングゲート用第１ポリシリコン層を蒸着する。次に、トレンチ絶縁膜２４をエッチングバリア層として用いる平坦化工程（ＣＭＰ）を行って第１ポリシリコン層の所定の部位を研磨することにより、トレンチ絶縁膜２４によって孤立したフローティングゲート３０が形成される。
【００２６】
図５ｂを参照すると、ＨＦまたはＢＯＥを用いたエッチング工程を行って、フローティングゲート３０の間に形成されたトレンチ絶縁膜２４を５００〜２０００Åのエッチングターゲットでエッチングする。
【００２７】
次に、全体構造上にＯＮＯ(Oxide/Nitride/Oxide)構造またはＯＮＯＮ(Oxide/Nitride/Oxide/Nitride)構造の誘電体膜３２とコントロールゲート用第２ポリシリコン層３４を順次蒸着した後、所定のエッチング工程を行ってパターニングすることにより、コントロールゲート（図示せず）が形成される。
【００２８】
【発明の効果】
以上述べたように、本発明は、トレンチ絶縁膜の上部にキャッピング層を形成した後、エッチング工程を行ってトレンチ絶縁膜を所望の寸法だけエッチングすることにより、トレンチ絶縁膜にモウトが発生することを防止し且つ後続の工程によって形成されるフローティングゲートのスペーシングを最小化することができる。
【００２９】
また、本発明は、フローティングゲートのスペーシングが最小化されてフローティングゲートの幅が増加することにより、プログラム及び消去特性を向上させることができ、フローティングゲートの偏差を減らしてカップリング比を最小化することができる。
【００３０】
また、本発明は、トレンチ絶縁膜がキャッピング層の厚さだけ増加することにより、フローティングゲートを形成するための平坦化工程時に平坦化マージンを確保することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【図２】本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【図３】本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【図４】本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【図５】本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【符号の説明】
１０ 半導体基板
１２ パッド酸化膜
１４ パッド窒化膜
１６ トレンチ
１８ 犠牲酸化膜
２０ ウォール酸化膜
２２ ライナー酸化膜
２４ トレンチ絶縁膜
２６ キャッピング層
２８ トンネル酸化膜
３０ フローティングゲート
３２ 誘電体膜
３４ 第2ポリシリコン層
【発明の属する技術分野】
本発明は、フラッシュメモリセルの自己整列フローティングゲート形成方法に関し、特に、フラッシュメモリセルの自己整列フローティングゲート(Self aligned floating gate)形成時のモウト(Moat)発生を防止することが可能なトレンチ絶縁膜形成方法に関する。
【０００２】
【従来の技術】
一般に、フラッシュメモリセル(Flash memory cell)は素子分離工程としてＳＴＩ(Shallow Trench Isolation)工程を用いて実現しているが、マスクパターニング(Mask patterning)を用いたフローティングゲートの独立化(Isolation)工程時にマスク微小寸法(Critical Dimension;ＣＤ)の変化(Variation)によってウェーハ均一性(Wafer uniformity)が非常に不良であって均一なフローティングゲートの実現が容易でなく、カップリング比(Coupling ration)の変化によってメモリセルのプログラム及び消去フェールなどの問題が発生している。さらに、高集積化される設計特性上、０.１３μｍ以下の小さいスペース具現時にマスク工程が一層難しくなって均一なフローティングゲートの実現が重要な要素として作用するフラッシュメモリセル製造工程が一層さらに難しくなっている。
【０００３】
このような理由でフローティングゲートが均一に形成されない場合、カップリング比の差異が激しくなってメモリセルのプログラム及び消去時に過消去(Over erase)などの問題が発生することにより、素子特性に悪い影響を及ぼしている。また、マスク工程の増加により製品の収率低下及びコスト上昇の原因になっている。そして、ＳＴＩ及びＤＴＩ(Deep Trench Isolation)或いはＮＳ−ＬＯＣＯＳ(Nitride-Spacer Local Oxidation of Silicon)工程時に共に発生するモウト(Moat)によって素子の不良化などが発生しているため、高集積化されるフラッシュ素子においてモウトの発生していないセルを確保してカップリング比を高めることが最も重要な問題として台頭している。
【０００４】
【発明が解決しようとする課題】
従って、本発明は、かかる問題を解決するために創案されたもので、その目的は、トレンチ絶縁膜上にキャッピング層を形成した後、エッチング工程を行ってトレンチ絶縁膜を所望の寸法(dimension)だけエッチングすることにより、トレンチ絶縁膜にモウトが発生することを防止し且つ後続の工程によって形成されるフローティングゲートのスペーシングを最小化することが可能なフラッシュメモリセルの自己整列フローティングゲート形成方法を提供することにある。
【０００５】
また、本発明の他の目的は、トレンチ絶縁膜上にキャッピング層を形成してトレンチ絶縁膜の高さを高めることにより、後続の工程によって形成されるフローティングゲートとコントロールゲート間のカップリング比を改善することが可能なフラッシュメモリセルの自己整列フローティングゲート形成方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するための本発明に係るフラッシュメモリセルの自己整列フローティングゲート形成方法は、半導体基板にトレンチを形成する段階と、前記トレンチを埋め込むように、所定の突出部を有するトレンチ絶縁膜を形成する段階と、全体構造上にキャッピング層を形成する段階と、前記キャッピング層を除去すると共に、前記トレンチ絶縁膜の突出部が所定の幅を有するようにエッチング工程を行う段階と、全体構造上に前記トレンチ絶縁膜の突出部を境界として孤立するフローティングゲートを形成する段階とを含んでなることを特徴とする。
【０００７】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。
【０００８】
図１乃至図５は本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【０００９】
図１ａを参照すると、前処理洗浄工程によって洗浄された半導体基板１０上にパッド酸化膜１２及びパッド窒化膜１４が順次形成される。この際、前処理洗浄工程はＤＨＦ(Diluted HF；５０：１の比率でＨ２Ｏによって希釈されたＨＦ溶液)またはＢＯＥ(Buffer Oxide Etchant；ＨＦとＮＨ４Ｆが１００：１または３００：１で混合された溶液)を用いて実施する。
【００１０】
また、パッド酸化膜１２は前記半導体基板１０の上部表面の結晶欠陥または表面処理のために所定の温度で乾式または湿式酸化方式を行うことにより形成される。パッド窒化膜１４は、後続の工程によって形成されるトレンチ絶縁膜の高さを最大限増加させるためにＬＰ−ＣＶＤ(Low Pressure Chemical Vapor Deposition)方式で蒸着工程を行うことにより、少なくとも３０００Åの厚さに形成される。
【００１１】
図１ｂを参照すると、全体構造上にアイソレーションＩＳＯマスクを用いたＳＴＩ工程を行ってパッド窒化膜１４、パッド酸化膜１２を含んだ半導体基板１０の所定の部位をエッチングすることにより、半導体基板１０の所定の部位が露出するようにトレンチ１６が形成される。ここで、半導体基板１０はトレンチ１６によって活性領域と非活性領域（即ち、トレンチが形成された領域）に分離される。この際、トレンチ１６の内部傾斜面は所定の傾斜角αを有し、パッド窒化膜１４はほぼ垂直な断面形状（プロファイル）を有する。
【００１２】
図１ｃを参照すると、ウォール(Wall)犠牲(SACrificial;ＳＡＣ)酸化工程を乾式酸化方式で行ってトレンチ１６の内部面に位置したシリコンを成長させることにより、トレンチ１６の内部面に犠牲酸化膜１８が形成される。一方、ウォール犠牲（ＳＡＣ）酸化工程の前に、トレンチ１６の内部面の自然酸化膜を除去するためにＤＨＦまたはＢＯＥを用いて前処理洗浄工程が行われる。
【００１３】
図２ａを参照すると、犠牲酸化膜１８の蒸着ターゲットと同一の厚さを有するエッチングターゲットで洗浄工程を行って犠牲酸化膜１８を除去した後、トレンチ１６の底面がラウンドとなるようにウォール酸化工程を行うことにより、トレンチ１６の内部面にウォール酸化膜２０が形成される。
【００１４】
図２ｂを参照すると、全体構造上にＤＣＳ（ＳｉＨ２Ｃｌ２）を基本とするＨＴＯ(High Temperature Oxide)を薄く蒸着した後、高温で緻密化工程を行うことにより、ライナー酸化膜２２が形成される。この際、緻密化工程はライナー酸化膜２２の組織を緻密にしてエッチング抵抗性を高め、ＳＴＩ工程時のモウト形成を抑制し且つ漏洩電流を防止するために、少なくとも１０００℃以上の高温で行われる。
【００１５】
図３ａを参照すると、全体構造上にトレンチ絶縁膜用ＨＤＰ酸化膜を形成した後、平坦化工程ＣＭＰを行うことにより、トレンチ１６を埋め込むようにトレンチ絶縁膜２４が形成される。この際、トレンチ絶縁膜用ＨＤＰ酸化膜はトレンチ１６の内部にボイド(Void)が発生しないようにするため、ギャップフィリング(Gap
filling)工程によって形成される。
【００１６】
また、平坦化工程ＣＭＰはパッド窒化膜１４をエッチングバリア層(Etch stopper)として用いてパッド窒化膜１４が露出するまで行われる。次に。パッド窒化膜１４の上部面に残存できるトレンチ絶縁膜２４を除去するために、ＨＦまたはＢＯＥを用いた洗浄工程を行うことにより、トレンチ絶縁膜２４はパッド窒化膜１４より所定の厚さだけオーバーエッチ(Over etch)される。
【００１７】
図３ｂを参照すると、パッド酸化膜１２をエッチングバリア層として用いたエッチング工程を行ってパッド酸膜１２が露出するまでトレンチ絶縁膜２４を除いたパッド窒化膜１４をエッチングすることにより、上部が突出部構造を有するトレンチ絶縁膜２４が形成される。この際、突出部を有するトレンチ絶縁膜２４の上部の大きさは素子の集積度によって異なる可能性もあるが、一般に０.１８μｍテクノロジではパッド酸化膜１２を基準として高さＨ１が８００〜２０００Å程度であり、幅Ｗ１が１８００〜２１００Å程度である。
【００１８】
図４ａを参照すると、全体構造上にキャッピング層用ＨＤＰ酸化膜を用いた蒸着工程を行うことにより、キャッピング層２６が形成される。この際、キャッピング層２６はパッド酸化膜１２及びトレンチ絶縁膜２４の突出部の上部に形成される部位「Ａ」の厚さとトレンチ絶縁膜２４の突出部の外側壁上に形成される部位「Ｂ」の厚さ間の蒸着厚さ比（Ａ：Ｂ）が３：１乃至１０：１となるように形成される。ここで、キャッピング層２６は部位「Ａ」の厚さを基準として３００〜８００Åの厚さに形成される。
【００１９】
また、キャッピング層２６は部位「Ｃ」のエッチングを最小化するために、ほぼ垂直な形状に形成することが重要であるが、これはキャッピング層２６の蒸着工程時に部位「Ｃ」がオーバーエッチングされると、後続の第１ポリシリコン層の平坦化工程に多くの難しさが発生し、ＡＣバイアスパワーによってトレンチ絶縁膜２４の所定の部位がエッチングされて活性領域上に再蒸着(Re-deposition)される現象が発生する。従って、キャッピング層２６の蒸着工程時にＡＣバイアスパワーを最小化し、或いはＡＣバイアスパワーを印加しないことが望ましい。
【００２０】
上述したようにキャッピング層２６の部位「Ａ」を部位「Ｂ」より数倍厚く形成する理由は、後続のトレンチ絶縁膜２４をエッチングするためのエッチング工程時にトレンチ絶縁膜２４の突出部の幅Ｗ１の減少に比べて高さＨ１の減少を最小化するためである。これは、トレンチ絶縁膜２４の突出部をエッチングするためのエッチング工程時にモウトが発生する部位（即ち、パッド酸化膜とトレンチ絶縁膜との境界面）とトレンチ絶縁膜２４の突出部の上部のエッチング率を最小化してモウトの発生を最大限抑制すると同時に、トレンチ絶縁膜２４の突出部の上部の高さを最大限高く維持することにより、後続の工程で形成されるフローティングゲートとコントロールゲート間の接触面積を広めてカップリング比を改善するためである。また、トレンチ絶縁膜２４の突出部の側壁エッチング率を最大限高めて後続の工程によって形成されるフローティングゲートのスペーシングを改善する。
【００２１】
前記キャッピング層２６を形成するための蒸着工程は、蒸着装備内の温度を３００〜４５０℃に維持し、圧力を２.５〜６.５ｍＴｏｒｒに維持する状態で蒸着装備内にシラン（ＳｉＨ４）、酸素及びアルゴンソースガスをそれぞれ５０〜２００ｓｃｃｍ、５０〜３００ｓｃｃｍ及び５０〜３００ｓｃｃｍの流入量で流入させる。また、ソースプラズマパワー(Source plasma power)を２〜５ｋＷ程度で印加するとともに、半導体基板１０の方向に印加されるバイアスパワーを２〜５ｋＷ程度に最小化し或いはほぼ０Ｗにして、アルゴンイオンによる部位「Ｃ」のエッチングが最小化されるように実施される。
【００２２】
図４ｂを参照すると、半導体基板１０の上部面をエッチングバリア層としてパッド酸化膜１２が完全に除去されるようにＢＯＥまたはＨＦを用いたエッチング工程を行うことにより、キャッピング層２６を含んだパッド酸化膜１２が除去されると同時に、トレンチ絶縁膜２４の突出部が所定の幅にエッチングされ、ニップル形状を有するトレンチ絶縁膜２４が形成される。この際、ニップル形状の突出部の高さＨ２は半導体基板１０を基準として５００〜１８００Åとなり、幅Ｗ２は５００〜１２００Åとなる。
【００２３】
上述したように、トレンチ絶縁膜２４の上部にキャッピング層２６を形成した後、エッチングターゲットをキャッピング層２６の厚さだけ設定して洗浄工程を行うことにより、所定の寸法だけトレンチ絶縁膜２４のエッチングが可能である。従って、トレンチ絶縁膜２４にモウトが発生することを防止することができ、後続の工程によって形成されるフローティングゲート間のスペーシングを最小化することができる。
【００２４】
次に、パッド酸化膜１２が除去された部位に所定の湿式または乾式酸化工程を行ってスクリーン酸化膜（図示せず）を形成した後、全体構造上にウェルイオン注入工程としきい値電圧イオン注入工程を行うことにより、半導体基板１０の活性領域にウェル領域（図示せず）と不純物領域（図示せず）が形成される。
【００２５】
図５ａを参照すると、スクリーン酸化膜を除去し、所定の蒸着工程を行って５０〜１００Åの厚さにトンネル酸化膜２８を形成した後、全体構造上にフローティングゲート用第１ポリシリコン層を蒸着する。次に、トレンチ絶縁膜２４をエッチングバリア層として用いる平坦化工程（ＣＭＰ）を行って第１ポリシリコン層の所定の部位を研磨することにより、トレンチ絶縁膜２４によって孤立したフローティングゲート３０が形成される。
【００２６】
図５ｂを参照すると、ＨＦまたはＢＯＥを用いたエッチング工程を行って、フローティングゲート３０の間に形成されたトレンチ絶縁膜２４を５００〜２０００Åのエッチングターゲットでエッチングする。
【００２７】
次に、全体構造上にＯＮＯ(Oxide/Nitride/Oxide)構造またはＯＮＯＮ(Oxide/Nitride/Oxide/Nitride)構造の誘電体膜３２とコントロールゲート用第２ポリシリコン層３４を順次蒸着した後、所定のエッチング工程を行ってパターニングすることにより、コントロールゲート（図示せず）が形成される。
【００２８】
【発明の効果】
以上述べたように、本発明は、トレンチ絶縁膜の上部にキャッピング層を形成した後、エッチング工程を行ってトレンチ絶縁膜を所望の寸法だけエッチングすることにより、トレンチ絶縁膜にモウトが発生することを防止し且つ後続の工程によって形成されるフローティングゲートのスペーシングを最小化することができる。
【００２９】
また、本発明は、フローティングゲートのスペーシングが最小化されてフローティングゲートの幅が増加することにより、プログラム及び消去特性を向上させることができ、フローティングゲートの偏差を減らしてカップリング比を最小化することができる。
【００３０】
また、本発明は、トレンチ絶縁膜がキャッピング層の厚さだけ増加することにより、フローティングゲートを形成するための平坦化工程時に平坦化マージンを確保することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【図２】本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【図３】本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【図４】本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【図５】本発明の実施例に係るフラッシュメモリセルの自己整列フローティングゲート形成方法を説明するために示す断面図である。
【符号の説明】
１０ 半導体基板
１２ パッド酸化膜
１４ パッド窒化膜
１６ トレンチ
１８ 犠牲酸化膜
２０ ウォール酸化膜
２２ ライナー酸化膜
２４ トレンチ絶縁膜
２６ キャッピング層
２８ トンネル酸化膜
３０ フローティングゲート
３２ 誘電体膜
３４ 第2ポリシリコン層
Claims (11)
- 半導体基板にトレンチを形成する段階と、
前記トレンチを埋め込むように、所定の突出部を有するトレンチ絶縁膜を形成する段階と、
全体構造上にキャッピング層を形成するが、前記トレンチ絶縁膜の前記突出部の側壁より上部表面で更に厚くなるように前記キャッピング層を形成する段階と、
前記キャッピング層を除去すると共に、前記トレンチ絶縁膜の突出部が所定の幅を有するように洗浄工程を行う段階と、
全体構造上に前記トレンチ絶縁膜の突出部を境界として孤立するフローティングゲートを形成する段階とを含んでなることを特徴とするフラッシュメモリセルの自己整列フローティングゲート形成方法。 - 前記キャッピング層は、前記トレンチ絶縁膜の両側壁上に形成される部位を除いた他の部位が前記トレンチ絶縁膜の両側壁上に形成される部位より３〜１０倍の厚さに形成されることを特徴とする請求項１記載のフラッシュメモリセルの自己整列フローティングゲート形成方法。
- 前記キャッピング層は前記突出部の角部位と対応して形成される部位が垂直に形成されることを特徴とする請求項１記載のフラッシュメモリセルの自己整列フローティングゲート形成方法。
- 前記キャッピング層は蒸着とエッチングが同時に行われるプラズマ蒸着工程で形成されることを特徴とする請求項１記載のフラッシュメモリセルの自己整列フローティングゲート形成方法。
- 前記プラズマ蒸着工程は、シラン、酸素及びアルゴンガスをそれぞれ５０〜２００ｓｃｃｍ、５０〜３００ｓｃｃｍ及び５０〜３００ｓｃｃｍの流入量で流入させた後、３００〜４５０℃の温度と２．５〜６．５ｍＴｏｒｒの圧力下で行うことを特徴とする請求項４記載のフラッシュメモリセルの自己整列フローティングゲート形成方法。
- 前記プラズマ工程は前記突出部の角部位と対応して形成される前記キャッピング層の角部位を垂直に形成するために、バイアスパワーを０〜５ｋＷに調節して行うことを特徴とする請求項４記載のフラッシュメモリセルの自己整列フローティングゲート形成方法。
- 前記キャッピング層は３００〜８００Åの厚さに形成されることを特徴とする請求項１記載のフラッシュメモリセルの自己整列フローティングゲート形成方法。
- 前記キャッピング層はＨＤＰ酸化膜で形成されることを特徴とする請求項１記載のフラッシュメモリセルの自己整列フローティングゲート形成方法。
- 前記洗浄工程は前記トレンチ絶縁膜上に形成された前記キャッピング層の蒸着厚さを目標エッチング厚さに設定した状態で行われることを特徴とする請求項１記載のフラッシュメモリセルの自己整列フローティングゲート形成方法。
- 前記トレンチ形成の前に、前記半導体基板上にパッド酸化膜及びパッド窒化膜を順次形成する段階をさらに含むことを特徴とする請求項１記載のフラッシュメモリセルの自己整列フローティングゲート形成方法。
- 前記トレンチを形成した後、前記トレンチの内部面に犠牲酸化膜を形成する段階と、
前記犠牲酸化膜を除去した後、ウォール酸化膜を形成する段階と、
前記トレンチの内部面にライナー酸化膜を形成する段階とをさらに含むことを特徴とする請求項１記載のフラッシュメモリセルの自己整列フローティングゲート形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083490A KR100406179B1 (ko) | 2001-12-22 | 2001-12-22 | 플래쉬 메모리 셀의 자기 정렬 플로팅 게이트 형성 방법 |
| KR2001-83490 | 2001-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197789A JP2003197789A (ja) | 2003-07-11 |
| JP4209181B2 true JP4209181B2 (ja) | 2009-01-14 |
Family
ID=36121989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002356983A Expired - Fee Related JP4209181B2 (ja) | 2001-12-22 | 2002-12-09 | フラッシュメモリセルの自己整列フローティングゲート形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6656793B2 (ja) |
| JP (1) | JP4209181B2 (ja) |
| KR (1) | KR100406179B1 (ja) |
| DE (1) | DE10258787B4 (ja) |
| FR (1) | FR2834126B1 (ja) |
| TW (1) | TWI231567B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426484B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀 및 그의 제조방법 |
| KR100426483B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| KR100427537B1 (ko) * | 2002-06-04 | 2004-04-28 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 및 이를 이용한플래시 메모리 셀 제조 방법 |
| TWI233665B (en) * | 2004-02-12 | 2005-06-01 | Powerchip Semiconductor Corp | Method of fabricating a flash memory |
| CN1309053C (zh) * | 2004-03-26 | 2007-04-04 | 力晶半导体股份有限公司 | 闪速存储器的制造方法 |
| US7371658B2 (en) * | 2004-06-17 | 2008-05-13 | Texas Instruments Incorporated | Trench isolation structure and a method of manufacture therefor |
| KR100590220B1 (ko) * | 2004-08-04 | 2006-06-19 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7279385B2 (en) * | 2004-12-20 | 2007-10-09 | Macronix International Co., Ltd. | Flash memory device and manufacturing method thereof |
| KR100636031B1 (ko) * | 2005-06-30 | 2006-10-18 | 삼성전자주식회사 | 불휘발성 메모리 장치의 제조 방법. |
| KR100799029B1 (ko) * | 2005-07-26 | 2008-01-28 | 주식회사 하이닉스반도체 | 자기 정렬 플로팅 게이트를 갖는 플래쉬 메모리 소자의제조방법 |
| KR100666916B1 (ko) * | 2005-12-15 | 2007-01-10 | 삼성전자주식회사 | 도전성 구조물 형성 방법 |
| KR100763228B1 (ko) * | 2006-03-20 | 2007-10-04 | 삼성전자주식회사 | 비휘발성 반도체 메모리 소자의 제조 방법 |
| US7427549B2 (en) * | 2006-03-31 | 2008-09-23 | Freescale Semiconductor, Inc. | Method of separating a structure in a semiconductor device |
| KR100854861B1 (ko) | 2006-12-27 | 2008-08-28 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR100884984B1 (ko) * | 2007-07-12 | 2009-02-23 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
| US20150179749A1 (en) * | 2013-12-19 | 2015-06-25 | Silicon Storage Technology, Inc | Non-volatile Memory Cell With Self Aligned Floating And Erase Gates, And Method Of Making Same |
| US9627246B2 (en) * | 2015-06-10 | 2017-04-18 | Microchip Technology Incorporated | Method of forming shallow trench isolation (STI) structures |
| US9825046B2 (en) * | 2016-01-05 | 2017-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash memory device having high coupling ratio |
| US10658409B2 (en) * | 2017-11-17 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Ltd. U. | Semiconductor structure and method of manufacturing the same |
| CN110896047A (zh) * | 2018-09-12 | 2020-03-20 | 长鑫存储技术有限公司 | 浅沟槽隔离结构和半导体器件的制备方法 |
| US11417734B2 (en) | 2019-10-31 | 2022-08-16 | United Microelectronics Corp. | Method for fabricating flash memory |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4385975A (en) * | 1981-12-30 | 1983-05-31 | International Business Machines Corp. | Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate |
| US6281103B1 (en) * | 1993-07-27 | 2001-08-28 | Micron Technology, Inc. | Method for fabricating gate semiconductor |
| JPH10335497A (ja) * | 1997-06-04 | 1998-12-18 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| KR100275908B1 (ko) * | 1998-03-02 | 2000-12-15 | 윤종용 | 집적 회로에 트렌치 아이솔레이션을 형성하는방법 |
| US6153494A (en) * | 1999-05-12 | 2000-11-28 | Taiwan Semiconductor Manufacturing Company | Method to increase the coupling ratio of word line to floating gate by lateral coupling in stacked-gate flash |
| JP4131896B2 (ja) * | 2000-03-31 | 2008-08-13 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US6323516B1 (en) * | 1999-09-03 | 2001-11-27 | Advanced Micro Devices, Inc. | Flash memory device and fabrication method having a high coupling ratio |
| KR100331556B1 (ko) * | 1999-10-05 | 2002-04-06 | 윤종용 | 자기 정렬된 트랜치를 갖는 플레시 메모리 및 그 제조방법 |
| JP2001250871A (ja) * | 2000-03-08 | 2001-09-14 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
| TW521430B (en) * | 2001-11-28 | 2003-02-21 | Vanguard Int Semiconduct Corp | Manufacturing method and structure of flash memory having protruded floating gate |
-
2001
- 2001-12-22 KR KR10-2001-0083490A patent/KR100406179B1/ko active IP Right Grant
-
2002
- 2002-11-11 TW TW091133035A patent/TWI231567B/zh not_active IP Right Cessation
- 2002-11-15 FR FR0214293A patent/FR2834126B1/fr not_active Expired - Fee Related
- 2002-11-27 US US10/306,083 patent/US6656793B2/en not_active Expired - Lifetime
- 2002-12-09 JP JP2002356983A patent/JP4209181B2/ja not_active Expired - Fee Related
- 2002-12-16 DE DE10258787A patent/DE10258787B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2834126B1 (fr) | 2006-03-10 |
| FR2834126A1 (fr) | 2003-06-27 |
| US6656793B2 (en) | 2003-12-02 |
| KR100406179B1 (ko) | 2003-11-17 |
| TWI231567B (en) | 2005-04-21 |
| TW200408054A (en) | 2004-05-16 |
| JP2003197789A (ja) | 2003-07-11 |
| KR20030053311A (ko) | 2003-06-28 |
| US20030119259A1 (en) | 2003-06-26 |
| DE10258787B4 (de) | 2007-10-04 |
| DE10258787A1 (de) | 2003-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4174302B2 (ja) | フラッシュメモリセルの製造方法 | |
| JP4209181B2 (ja) | フラッシュメモリセルの自己整列フローティングゲート形成方法 | |
| KR100426485B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100406180B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100426484B1 (ko) | 플래쉬 메모리 셀 및 그의 제조방법 | |
| US7037785B2 (en) | Method of manufacturing flash memory device | |
| JP2002016156A (ja) | 不揮発性メモリの製造方法 | |
| JP2004179624A (ja) | 半導体素子の製造方法 | |
| JP2004056073A (ja) | フラッシュメモリの製造方法 | |
| KR100801062B1 (ko) | 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법 | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| JP4886163B2 (ja) | 半導体素子の製造方法 | |
| TW202139358A (zh) | 記憶體結構的製造方法 | |
| KR20040045110A (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| KR100673224B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100466188B1 (ko) | 플래시 메모리 셀의 플로팅 게이트 제조방법 | |
| KR20030044146A (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100824153B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100854896B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20060012695A (ko) | 반도체 장치의 제조 방법 | |
| KR20040005230A (ko) | 플래시 메모리 제조방법 | |
| KR20030043499A (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR20030048549A (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR20060112772A (ko) | 반도체 장치의 제조 방법 | |
| KR20050073311A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060117 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081022 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4209181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |