KR100666916B1 - 도전성 구조물 형성 방법 - Google Patents

도전성 구조물 형성 방법 Download PDF

Info

Publication number
KR100666916B1
KR100666916B1 KR1020050123896A KR20050123896A KR100666916B1 KR 100666916 B1 KR100666916 B1 KR 100666916B1 KR 1020050123896 A KR1020050123896 A KR 1020050123896A KR 20050123896 A KR20050123896 A KR 20050123896A KR 100666916 B1 KR100666916 B1 KR 100666916B1
Authority
KR
South Korea
Prior art keywords
preliminary
conductive
layer patterns
patterns
conductive layer
Prior art date
Application number
KR1020050123896A
Other languages
English (en)
Inventor
이금주
황인석
김종원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050123896A priority Critical patent/KR100666916B1/ko
Priority to US11/604,825 priority patent/US20070138126A1/en
Application granted granted Critical
Publication of KR100666916B1 publication Critical patent/KR100666916B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

도전성 구조물 형성 방법에서, 제1 수평 방향으로 연장하는 제1 및 2 도전성 패턴들을 포함하는 도전성 구조물을 형성할 때 제1 및 2 도전성 패턴들의 크기 중 적어도 하나를 줄인다. 따라서 도전성 구조물을 제1 수평 방향과 실질적으로 수직하는 제2 수평 방향으로 절단하여 도전성 부재들을 형성할 경우, 도전성 부재들 사이에서 발생하는 커플링 현상을 줄일 수 있다.

Description

도전성 구조물 형성 방법{METHOD OF FORMING A CONDUCTIVE STRUCTURE}
도 1 내지 11은 본 발명의 제1 실시예에 따른 도전성 구조물 형성 방법을 설명하기 위한 단면도들이다.
도 12 내지 17은 본 발명의 제2 실시예들에 따른 도전성 구조물 형성 방법을 설명하기 위한 단면도들이다.
도 18 내지 22는 본 발명의 제3 실시예들에 따른 도전성 구조물 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
120, 220 : 제1 도전막 120a : 예비 제1 도전막 패턴
120b, 220a, 320b : 제1 도전막 패턴 150, 250a, 350a : 제2 도전막
150a, 250b, 350b : 제2 도전막 패턴 170, 270, 370 : 도전성 구조물
250, 350 : 예비 제2 도전막
본 발명은 도전성 구조물 형성 방법에 관한 것이다. 더욱 상세하게 본 발명은 전하를 저장하거나 전달할 수 있는 도전성 구조물 형성 방법에 관한 것이다.
일반적으로 불휘발성 메모리 장치는 플로팅 게이트, 유전막 및 컨트롤 게이트를 포함한다. 여기서 플로팅 게이트는 전하를 저장하는 역할을 한다. 유전막은 플로팅 게이트와 컨트롤 게이트의 사이에 위치한다. 여기서 유전막의 표면적은 플로팅 게이트와 컨트롤 게이트 사이에서 발생하는 커플링 비와 실질적으로 비례한다. 커플링 비가 증가할 경우, 불휘발성 메모리 장치의 신뢰도는 증가한다.
커플링 비를 증가시킬 수 있는 종래의 불휘발성 메모리 장치의 제조 방법의 예는 한국 공개 특허 제2005-002422호에 개시되어 있다. 종래의 불휘발성 메모리 장치의 제조 방법에 따르면, 제1 수평 방향으로 연장하는 도전성 구조물들을 제1 수평 방향과 실질적으로 수직인 제2 방향을 따라 수직적으로 절단하여 제1 및 제2 수평 방향들로 서로 이격하는 플로팅 게이트들을 형성한다. 이 때, 플로팅 게이트는 제1 수평 방향으로 마주하는 제1 측면들 및 제2 수평 방향으로 마주하는 제2 측면들을 갖는다. 여기서 제1 측면은 실질적으로 "U"자 형상을 갖는다.
제1 측면의 면적이 증가하는 경우, 제1 측면들 사이에서 발생하는 커플링 현상이 증가한다. 커플링 현상이 증가하는 경우, 불휘발성 메모리 장치의 신뢰도가 저하된다는 문제점이 있다.
본 발명의 목적은 도전성 구조물들을 절단하여 형성되는 도전성 부재들 사이에서 발생하는 커플링 현상을 최소화할 수 있는 도전성 구조물 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시예들에 따르면, 제1 폭들을 갖는 하부들 및 상기 제1 폭들보다 실질적으로 작은 제2 폭들을 갖는 상부들을 포함하는 절연막 패턴들을 형성한다. 상기 절연막 패턴들 사이에 형성되고 상기 하부들의 상면들보다 실질적으로 높은 상면들을 갖는 예비 제1 도전막 패턴들을 형성한다. 상기 예비 제1 도전막 패턴들의 표면부들을 제거하여 제1 도전막 패턴들을 형성한다. 상기 제1 도전막 패턴들 상에 제2 도전막 패턴들을 형성한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예들에 따르면, 제1 폭들을 갖는 하부들 및 상기 제1 폭들보다 실질적으로 작은 제2 폭들을 갖는 상부들을 포함하는 절연막 패턴들을 형성한다. 상기 절연막 패턴들 사이에 제1 도전막 패턴들을 형성한다. 상기 절연막 패턴들 및 제1 도전막 패턴들 상에 예비 제2 도전막을 형성한다. 상기 예비 제2 도전막의 표면부를 제거하여 제2 도전막을 형성한다. 절연막 패턴들의 상면들보다 실질적으로 높게 위치하는 제2 도전막의 부분들 제거하여 제2 도전막 패턴들을 형성한다.
본 발명에 따르면 제1 수평 방향으로 연장하는 도전성 구조물을 제1 수평 방향과 실질적으로 수직하는 제2 수평 방향을 따라 수직적으로 자른 단면의 면적을 최소화할 수 있다.
따라서 도전성 구조물들을 제2 수평 방향을 따라 수직적으로 절단하여 제1 및 2 수평 방향들로 서로 이격하는 도전성 부재들을 형성하는 경우, 도전성 부재들 사이에서 제1 수평 방향으로 발생하는 커플링 현상을 최소화할 수 있다.
이하, 본 발명의 실시예들에 따른 도전성 구조물 형성 방법을 첨부된 도면들 을 참조하여 상세하게 설명하겠지만, 본 발명이 하기의 실시예에 의하여 제한되는 것은 아니다. 따라서 해당 분야에서 통상의 지식을 가진 당업자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정하거나 변경할 수 있을 것이다. 첨부된 도면들에서 구성 요소들의 크기는 본 발명을 보다 용이하게 설명하기 위하여 실제보다 확대 또는 축소되었을 수 있다. 제1 구성 요소 "상에" 제2 구성 요소가 형성된다고 언급되는 경우 제2 구성 요소가 제1 구성 요소와 접하면서 제1 구성 요소의 위쪽에 형성됨을 의미할 수도 있지만 제1 구성 요소와 제2 구성 요소 사이에 제3 구성 요소가 개재될 수도 있다.
실시예 1
도 1 내지 11은 본 발명의 제1 실시예에 따른 도전성 구조물 형성 방법을 설명하기 위한 단면도들이다. 구체적으로 도 1 내지 11은 제1 수평 방향을 따라 수직적으로 자른 단면도들이다.
도 1을 참조하면, 예비 기판(100) 상에 제1 절연막(110), 제1 도전막(120) 및 마스크막 패턴(130)들을 순차적으로 형성한다. 제1 절연막(110)은 실리콘 산화물과 같은 절연 물질을 포함할 수 있다. 제1 도전막(120)은 불술물들로 도핑된 폴리 실리콘 또는 금속과 같은 도전성 물질을 포함할 수 있다. 마스크막 패턴(130)들은 제1 수평 방향과 실질적으로 수직한 제2 수평 방향으로 연장할 수 있다. 마스크막 패턴(130)들은 제1 도전막(120), 제1 절연막(110) 및 예비 기판(100)에 대하여 식각 선택비를 가질 수 있다. 제1 도전막(120), 제1 절연막(110) 및 예비 기판 (100)이 각각 불순물들로 도핑된 폴리 실리콘, 실리콘 산화물 및 실리콘을 포함하는 경우, 마스크막 패턴(130)들은 실리콘 질화물을 포함할 수 있다.
도 2를 참조하면, 마스크막 패턴(130)들을 하나의 식각 마스크로 사용하여 제1 도전막(120), 제1 절연막(110) 및 예비 기판(100)을 순차적으로 식각한다. 따라서 예비 제1 도전막 패턴(120a)들, 제1 절연막 패턴(110a)들 및 기판(100a)이 형성된다. 여기서 예비 제1 도전막 패턴(120a)은 제1 높이(H1)를 갖는다.
마스크막 패턴(130)들, 예비 제1 도전막 패턴(120a)들, 제1 절연막 패턴(110a)들 및 기판(100a)은 제2 수평 방향으로 연장하는 그루브(10 : groove)들을 공유한다.
도 3을 참조하면, 마스크막 패턴(130)들, 예비 제1 도전막 패턴(120a)들, 제1 절연막 패턴(110a)들 및 기판(100a) 상에 그루브(10)들을 매립하는 제2 절연막(140)을 형성한다. 제2 절연막(140)은 실리콘 산화물과 같은 절연 물질을 포함할 수 있다.
도 4를 참조하면, 제2 절연막(140) 상에 마스크막 패턴(130)들이 노출될 때까지 평탄화 공정을 수행한다. 따라서 그루브(10)들 내에 예비 제2 절연막 패턴(140a)들이 형성된다. 평탄화 공정은 화학적 기계적 연마 (chemical mechanical polishing : CMP) 공정, 전면 식각 (etch back) 공정 또는 화학적 기계적 연마 공정과 전면 식각 공정이 조합된 공정일 수 있다.
도 5를 참조하면, 마스크막 패턴(130)들을 제거한다. 마스크막 패턴(130)들이 실리콘 질화물을 포함하는 경우, 마스크막 패턴(130)들은 인산(phosphoric acid)을 사용하여 제거될 수 있다.
도 6을 참조하면, 예비 제2 절연막 패턴(140a)들의 표면부들을 제거한다. 따라서 하부(141b)들 및 상부(142b)들을 갖는 제2 절연막 패턴(140b)들이 형성된다. 예비 제2 절연막 패턴(140a)들이 실리콘 산화물을 포함하는 경우, 예비 제2 절연막 패턴(140a)들의 표면부들은 불화수소(hydrogen fluoride)를 사용하여 제거될 수 있다.
제2 절연막 패턴(140b)의 하부(141b)는 제1 수평 방향으로 제1 폭(W1)을 갖는다. 제2 절연막 패턴(140b)의 상부(142b)는 제1 수평 방향으로 제1 폭(W1)보다 실질적으로 작은 제2 폭(W2)을 가질 수 있다. 제2 절연막 패턴(140b)들의 상부(142b)들은 예비 제1 도전막 패턴(120a)들과 이격될 수 있다. 하부(141b)들의 상면(1410b)들은 예비 제1 도전막 패턴(120a)들의 상면(1200b)들보다 실질적으로 낮다.
도 7을 참조하면, 제1 높이(H1)들를 갖는 예비 제1 도전막 패턴(120a)들의 표면부들을 제거한다. 따라서 제1 높이(H1)들보다 실질적으로 작은 제2 높이(H2)들을 갖는 제1 도전막 패턴(120b)들이 형성된다. 여기서 제1 높이(H1)에 대한 제2 높이(H2)의 비는 약 3 : 5일 수 있다. 예를 들어, 제1 높이(H1)가 약 250nm인 경우, 제2 높이(H2)는 약 150nm일 수 있다. 또한, 제1 도전막 패턴(120b)들의 상면(1200b)들은 하부(141b)들의 상면(1410b)들과 실질적으로 동일한 평면상에 위치할 수 있다.
예비 제1 도전막 패턴(120a)들이 불순물들로 도핑된 폴리 실리콘을 포함하는 경우, 예비 제1 도전막 패턴(120a)들의 표면부들은 수산화암모늄(ammonium hydroxide) 및 탈이온수(deionized water)를 포함하는 용액을 사용하여 제거될 수 있다.
이와 다르게 상기 용액은 수산화암모늄, 과산화수소(hydrogen peroxide) 및 탈이온수를 포함할 수 있다. 이와 또 다르게 상기 용액은 질산(nitric acid), 초산(acetic acid), 불화수소 및 탈이온수를 포함할 수 있다.
도 8을 참조하면, 제2 절연막 패턴(140b)들 및 제1 도전막 패턴(120b)들 상에 제2 도전막(150)을 형성한다. 제2 도전막(150)은 제2 절연막 패턴(140b)들 및 제1 도전막 패턴(120b)들의 형상들을 따라 형성된다.
제2 도전막(150)은 불순물들로 도핑된 폴리 실리콘 또는 금속과 같은 도전성 물질을 포함할 수 있다. 또한, 제2 도전막(150)과 제1 도전막 패턴(120b)들은 실질적으로 동일한 도전성 물질을 포함할 수 있다.
도 9를 참조하면, 제2 도전막(150) 상에 제3 절연막(160)을 형성한다. 제3 절연막(160)은 실리콘 산화물과 같은 절연성 물질을 포함할 수 있다. 또한, 제3 절연막(160)과 제2 절연막 패턴(140b)들은 실질적으로 동일한 절연성 물질을 포함할 수 있다.
도 10을 참조하면, 제3 절연막(160) 및 제2 도전막(150) 상에 제2 절연막 패턴(140b)들이 노출될 때까지 평탄화 공정을 수행하여 각각 제3 절연막 패턴(160a)들 및 제2 도전막 패턴(150a)들을 형성한다. 따라서 제1 도전막 패턴(120b)들 및 제2 도전막 패턴(150a)들을 포함하는 도전성 구조물(170)들이 형성된다. 평탄화 공정은 화학적 기계적 연마 공정, 전면 식각 공정 또는 화학적 기계적 연마 공정과 전면 식각 공정이 조합된 공정일 수 있다.
도 11을 참조하면, 제2 절연막 패턴(140b)들의 상부(142b)들 및 제3 절연막 패턴(160a)들을 제거한다. 따라서 제1 도전막 패턴(120b)들 및 제2 도전막 패턴(150a)들을 포함하는 도전성 구조물(170)들이 노출된다.
제2 절연막 패턴(140b)들의 상부(142b)들 및 제3 절연막 패턴(160a)들이 실리콘 산화물을 포함하는 경우, 제2 절연막 패턴(140b)들 및 제3 절연막 패턴(160a)들은 불화수소를 사용하여 제거될 수 있다.
비록 도 11에 도시하지는 않았지만, 도전성 구조물(170)들을 제1 수평 방향을 따라 절단하여 제1 및 2 수평 방향들로 서로 이격하는 도전성 부재들을 형성할 수 있다. 예를 들어, 도전성 부재는 불휘발성 메모리 장치의 플로팅 게이트로 사용될 수 있다.
실시예 2
도 12 내지 17은 본 발명의 제2 실시예에 따른 도전성 구조물 형성 방법을 설명하기 위한 단면도들이다. 구체적으로 도 12 내지 17은 제1 수평 방향을 따라 수직적으로 자른 단면도들이다.
도 12를 참조하면, 도 1 내지 6에서 이미 설명된 공정들과 실질적으로 동일한 공정들을 수행하여 기판(200a), 제1 절연막 패턴(210a)들, 제1 도전막 패턴(220a)들 및 하부(241b)들과 상부(242b)들을 갖는 제2 절연막 패턴(240b)들을 형성한다. 도 2 내지 6의 예비 제1 도전막 패턴(120a)들은 도 12의 제1 도전막 패턴 (220a)들과 실질적으로 동일하다. 따라서 더 이상의 설명은 생략한다.
도 13을 참조하면, 제2 절연막 패턴(240b)들 및 제1 도전막 패턴(220a)들 상에 예비 제2 도전막(250)을 형성한다.
예비 제2 도전막(250)은 제2 절연막 패턴(240b)들 및 제1 도전막 패턴(220a)들의 형상들을 따라 형성된다. 따라서 예비 제2 도전막(250)은 제1 도전막 패턴(220a)들의 위쪽에 위치하는 예비 그루브(251)들을 갖는다.
예비 제2 도전막(250)은 제2 절연막 패턴(240b)의 상부(242b) 및 예비 그루브(251)의 사이에서 제1 수평 방향으로 제3 폭(W3)을 갖는다. 또한, 예비 제2 도전막(250)은 제1 도전막 패턴(220a) 및 예비 그루브(251)의 사이에서 제3 높이(H3)를 갖는다.
도 14를 참조하면, 예비 제2 도전막(250)의 표면부를 제거하여 제2 도전막(250a)을 형성한다. 제2 도전막(250a)은 예비 그루브(251)들보다 실질적으로 크고 제1 도전막 패턴(220a)들의 위쪽에 위치하는 그루브(251b)들을 갖는다.
제2 도전막(250a)은 제2 절연막 패턴(240b)의 상부(242b) 및 그루브(251b)의 사이에서 제1 수평 방향으로 제3 폭(W3)보다 실질적으로 작은 제4 폭(W4)을 갖는다. 또한, 제2 도전막(250a)은 제1 도전막 패턴(220a) 및 그루브(251b)의 사이에서 제3 높이(H3)보다 실질적으로 작은 제4 높이(H4)를 갖는다. 제3 높이(H3)에 대한 제4 높이(H4)의 비는 약 4 : 7일 수 있다. 예를 들어, 제3 높이(H3)가 약 350nm인 경우, 제4 높이(H4)는 약 200nm일 수 있다.
예비 제2 도전막(250)이 불순물들로 도핑된 폴리 실리콘을 포함하는 경우, 예비 제2 도전막(250)의 표면부는 수산화암모늄 및 탈이온수를 포함하는 용액을 사용하여 제거될 수 있다. 본 발명의 다른 실시예에 따르면 상기 용액은 수산화암모늄, 과산화수소 및 탈이온수를 포함할 수 있다. 본 발명의 또 다른 실시예에 따르면 상기 용액은 질산, 초산, 불화수소 및 탈이온수를 포함할 수 있다.
도 15를 참조하면, 제2 도전막(250a) 상에 제3 절연막(260)을 형성한다.
도 16을 참조하면, 제3 절연막(260) 및 제2 도전막(250a) 상에 제2 절연막 패턴(240b)들이 노출될 때까지 평탄화 공정을 수행하여 각각 제3 절연막 패턴(260a)들 및 제2 도전막 패턴(250b)들을 형성한다. 따라서 제1 도전막 패턴(220a)들 및 제2 도전막 패턴(250b)들을 포함하는 도전성 구조물(270)들이 형성된다.
도 17을 참조하면, 제2 절연막 패턴(240b)들의 상부(242b)들 및 제3 절연막 패턴(260a)들을 제거한다. 비록 도 17에 도시되지는 않았지만, 도전성 구조물(270)들을 제1 수평 방향을 따라 절단하여 제1 및 2 수평 방향들로 서로 이격하는 도전성 부재들을 형성할 수 있다.
실시예 3
도 18 내지 22는 본 발명의 제3 실시예에 따른 도전성 구조물 형성 방법을 설명하기 위한 단면도들이다. 구체적으로 도 18 내지 22는 제1 수평 방향을 따라 수직적으로 자른 단면도들이다.
도 18을 참조하면, 도 1 내지 8에서 이미 설명된 공정들과 실질적으로 동일한 공정들을 수행하여 기판(300a), 제1 절연막 패턴(310a)들 및 제1 도전막 패턴 (320b)들 및 하부(341b)들과 상부(342b)들을 갖는 제2 절연막 패턴(340b)들을 형성한다. 따라서 더 이상의 설명은 생략한다.
이어서 제2 절연막 패턴(340b)들 및 제1 도전막 패턴(320b)들 상에 예비 제2 도전막(350)을 형성한다. 예비 제2 도전막(350)은 제2 절연막 패턴(340b)들 및 제1 도전막 패턴(320b)들의 형상들을 따라 형성된다. 따라서 예비 제2 도전막(350)은 제1 도전막 패턴(320b)들의 위쪽에 위치하는 예비 그루브(351)들을 갖는다.
예비 제2 도전막(350)은 제2 절연막 패턴(340b)의 상부(342b) 및 예비 그루브(351)의 사이에서 제1 수평 방향으로 제5 폭(W5)을 갖는다. 또한, 예비 제2 도전막(350)은 제1 도전막 패턴(320b) 및 예비 그루브(351)의 사이에서 제5 높이(H5)를 갖는다.
도 19를 참조하면, 예비 제2 도전막(350)의 표면부를 제거하여 제2 도전막(350a)을 형성한다. 제2 도전막(350a)은 예비 그루브(351)들보다 실질적으로 크고 제1 도전막 패턴(320b)들의 위쪽에 위치하는 그루브(351b)들을 갖는다.
제2 도전막(350a)은 제2 절연막 패턴(340b)들의 상부(342b) 및 그루브(351b)의 사이에서 제1 수평 방향으로 제5 폭(W5)보다 실질적으로 작은 제6 폭(W6)을 갖는다. 또한, 제2 도전막(350a)은 제1 도전막 패턴(320b) 및 그루브(351b)의 사이에서 제5 높이(H5)보다 실질적으로 작은 제6 높이(H6)를 갖는다. 제5 높이(H5)에 대한 제6 높이(H6)의 비는 약 4 : 7일 수 있다. 예를 들어, 제5 높이(H5)가 약 350nm인 경우, 제6 높이(H6)는 약 200nm일 수 있다.
예비 제2 도전막(350)이 불순물들로 도핑된 폴리 실리콘을 포함하는 경우, 예비 제2 도전막(350)의 표면부는 수산화암모늄 및 탈이온수를 포함하는 용액을 사용하여 제거될 수 있다. 이와 다르게 상기 용액은 수산화암모늄, 과산화수소 및 탈이온수를 포함할 수 있다. 이와 또 다르게 상기 용액은 질산, 초산, 불화수소 및 탈이온수를 포함할 수 있다.
도 20을 참조하면, 제2 도전막(350a) 상에 제3 절연막(360)을 형성한다. 도 21을 참조하면, 제3 절연막(360) 및 제2 도전막(350a) 상에 제2 절연막 패턴(340b)들이 노출될 때까지 평탄화 공정을 수행하여 각각 제3 절연막 패턴(360a)들 및 제2 도전막 패턴(350b)들을 형성한다. 따라서 제1 도전막 패턴(320b)들 및 제2 도전막 패턴(350b)들을 포함하는 도전성 구조물(370)들이 형성된다.
도 22를 참조하면, 제2 절연막 패턴(340b)들의 상부(342b)들 및 제3 절연막 패턴(360a)들을 제거한다. 비록 도 22에 도시되지는 않았지만, 도전성 구조물(270)들을 제1 수평 방향을 따라 절단하여 제1 및 2 수평 방향들로 서로 이격하는 도전성 부재들을 형성할 수 있다.
본 발명에 따르면 제1 수평 방향으로 연장하는 도전성 구조물을 제1 수평 방향과 실질적으로 수직하는 제2 수평 방향을 따라 수직적으로 자른 단면의 면적을 최소화할 수 있다.
따라서 도전성 구조물들을 제2 수평 방향을 따라 수직적으로 절단하여 제1 수평 방향으로 서로 마주하는 제1 측벽들 및 제2 수평 방향으로 서로 마주하는 제2 측벽들을 갖는 도전성 부재들을 형성할 경우, 제1 측벽들 사이에서 발생하는 커플 링 현상을 최소화할 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 제1 폭들을 갖는 하부들 및 상기 제1 폭들보다 실질적으로 작은 제2 폭들을 갖는 상부들을 포함하는 절연막 패턴들을 형성하는 단계;
    상기 절연막 패턴들 사이에 형성되고 상기 하부들의 상면들보다 실질적으로 높은 상면들을 갖는 예비 제1 도전막 패턴들을 형성하는 단계;
    상기 예비 제1 도전막 패턴들의 표면부들을 제거하여 제1 도전막 패턴들을 형성하는 단계; 및
    상기 제1 도전막 패턴들 상에 제2 도전막 패턴들을 형성하는 단계를 포함하는 것을 특징으로 하는 도전성 구조물 형성 방법.
  2. 제 1 항에 있어서, 상기 예비 제1 도전막 패턴들은 불순물들로 도핑된 폴리 실리콘을 포함하고, 상기 예비 제1 도전막 패턴들의 상기 표면부들은 수산화암모늄 및 탈이온수를 포함하는 용액을 사용하여 제거되는 것을 특징으로 하는 도전성 구조물 형성 방법.
  3. 제 1 항에 있어서, 상기 예비 제1 도전막 패턴들은 불순물들로 도핑된 폴리 실리콘을 포함하고, 상기 예비 제1 도전막 패턴들의 상기 표면부들은 수산화암모늄, 과산화수소 및 탈이온수를 포함하는 용액을 사용하여 제거되는 것을 특징으로 하는 도전성 구조물 형성 방법.
  4. 제 1 항에 있어서, 상기 예비 제1 도전막 패턴들은 불순물들로 도핑된 폴리 실리콘을 포함하고, 상기 예비 제1 도전막 패턴들의 상기 표면부들은 질산, 초산, 불화수소 및 탈이온수를 포함하는 용액을 사용하여 제거되는 것을 특징으로 하는 도전성 구조물 형성 방법.
  5. 제 1 항에 있어서, 상기 제2 도전막 패턴들을 형성하는 단계는;
    상기 절연막 패턴들 및 제1 도전막 패턴들 상에 예비 제2 도전막을 형성하는 단계;
    상기 예비 제2 도전막의 표면부를 제거하여 제2 도전막을 형성하는 단계; 및
    절연막 패턴들의 상면들보다 실질적으로 높게 위치하는 제2 도전막의 부분들 제거하여 제2 도전막 패턴들을 형성하는 단계를 포함하는 것을 특징으로 하는 도전성 구조물 형성 방법.
  6. 제 5 항에 있어서, 상기 예비 제2 도전막은 불순물들로 도핑된 폴리 실리콘을 포함하고, 상기 예비 제2 도전막의 상기 표면부는 수산화암모늄 및 탈이온수를 포함하는 용액을 사용하여 제거되는 것을 특징으로 하는 도전성 구조물 형성 방법.
  7. 제 5 항에 있어서, 상기 예비 제2 도전막은 불순물들로 도핑된 폴리 실리콘을 포함하고, 상기 예비 제2 도전막의 상기 표면부는 수산화암모늄, 과산화수소 및 탈이온수를 포함하는 용액을 사용하여 제거되는 것을 특징으로 하는 도전성 구조물 형성 방법.
  8. 제 5 항에 있어서, 상기 예비 제2 도전막은 불순물들로 도핑된 폴리 실리콘을 포함하고, 상기 예비 제2 도전막의 상기 표면부는 질산, 초산, 불화수소 및 탈이온수를 포함하는 용액을 사용하여 제거되는 것을 특징으로 하는 도전성 구조물 형성 방법.
  9. 제1 폭들을 갖는 하부들 및 상기 제1 폭들보다 실질적으로 작은 제2 폭들을 갖는 상부들을 포함하는 절연막 패턴들을 형성하는 단계;
    상기 절연막 패턴들 사이에 제1 도전막 패턴들을 형성하는 단계; 및
    상기 절연막 패턴들 및 제1 도전막 패턴들 상에 예비 제2 도전막을 형성하는 단계;
    상기 예비 제2 도전막의 표면부를 제거하여 제2 도전막을 형성하는 단계; 및
    절연막 패턴들의 상면들보다 실질적으로 높게 위치하는 제2 도전막의 부분들 제거하여 제2 도전막 패턴들을 형성하는 단계를 포함하는 것을 특징으로 하는 도전성 구조물 형성 방법.
  10. 제 9 항에 있어서, 제1 도전막 패턴들을 형성하는 단계는;
    상기 절연막 패턴들 사이에 형성되고 상기 하부들의 상면들보다 실질적으로 높은 상면들을 갖는 예비 제1 도전막 패턴들을 형성하는 단계; 및
    상기 예비 제1 도전막 패턴들의 표면부들을 제거하는 단계를 포함하는 것을 특징으로 하는 도전성 구조물 형성 방법.
KR1020050123896A 2005-12-15 2005-12-15 도전성 구조물 형성 방법 KR100666916B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050123896A KR100666916B1 (ko) 2005-12-15 2005-12-15 도전성 구조물 형성 방법
US11/604,825 US20070138126A1 (en) 2005-12-15 2006-11-28 Methods of forming a conductive structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123896A KR100666916B1 (ko) 2005-12-15 2005-12-15 도전성 구조물 형성 방법

Publications (1)

Publication Number Publication Date
KR100666916B1 true KR100666916B1 (ko) 2007-01-10

Family

ID=37867546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123896A KR100666916B1 (ko) 2005-12-15 2005-12-15 도전성 구조물 형성 방법

Country Status (2)

Country Link
US (1) US20070138126A1 (ko)
KR (1) KR100666916B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323085B1 (en) * 1999-04-05 2001-11-27 Micron Technology, Inc. High coupling split-gate transistor and method for its formation
US6248631B1 (en) * 1999-10-08 2001-06-19 Macronix International Co., Ltd. Method for forming a v-shaped floating gate
KR100406179B1 (ko) * 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 자기 정렬 플로팅 게이트 형성 방법
KR100437451B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법
KR100567624B1 (ko) * 2004-06-15 2006-04-04 삼성전자주식회사 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20070138126A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
KR100652419B1 (ko) 핀형 트랜지스터의 게이트 형성 방법
KR20060117098A (ko) 반도체 소자의 제조방법
US20180005894A1 (en) Semiconductor structure having contact holes between sidewall spacers
US7642161B2 (en) Method of fabricating recess gate in semiconductor device
KR100297738B1 (ko) 챔퍼가 형성된 금속 실리사이드층을 갖춘 반도체소자의 제조방법
JP5131804B2 (ja) フラッシュメモリ素子の製造方法
JP4221420B2 (ja) 半導体装置の製造方法
KR100666916B1 (ko) 도전성 구조물 형성 방법
KR100898674B1 (ko) 반도체 소자의 제조 방법
KR100646965B1 (ko) 플래시 메모리 소자의 제조 방법
US7214596B2 (en) Method for the fabrication of isolation structures
US20070004105A1 (en) Method for fabricating semiconductor device
KR100361532B1 (ko) 반도체소자의 게이트전극 제조방법
KR100912987B1 (ko) 반도체 소자의 트렌치 형성 방법
KR20080002487A (ko) 반도체 소자의 랜딩 플러그 형성방법
KR20000003920A (ko) 반도체 장치 제조 방법
CN116313776A (zh) 硬掩膜的去除方法
KR100849188B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR101708290B1 (ko) 반도체 장치 제조방법
CN113903804A (zh) 半导体结构及其形成方法
CN114496791A (zh) 半导体结构的形成方法
CN114203633A (zh) 半导体结构的形成方法
KR100920037B1 (ko) 반도체소자의 트렌치 형성방법
KR100650815B1 (ko) 플래쉬 메모리소자의 소자분리막 형성방법
KR100423064B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee