DE10258787B4 - Verfahren zum Herstellen eines selbstausgerichteten potenzialfreien Gates in einer Flashspeicherzelle - Google Patents
Verfahren zum Herstellen eines selbstausgerichteten potenzialfreien Gates in einer Flashspeicherzelle Download PDFInfo
- Publication number
- DE10258787B4 DE10258787B4 DE10258787A DE10258787A DE10258787B4 DE 10258787 B4 DE10258787 B4 DE 10258787B4 DE 10258787 A DE10258787 A DE 10258787A DE 10258787 A DE10258787 A DE 10258787A DE 10258787 B4 DE10258787 B4 DE 10258787B4
- Authority
- DE
- Germany
- Prior art keywords
- trench
- cover layer
- oxide film
- producing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007667 floating Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 65
- 230000008569 process Effects 0.000 claims description 43
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 239000006228 supernatant Substances 0.000 claims description 14
- 238000005137 deposition process Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 4
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 22
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 210000002445 nipple Anatomy 0.000 description 1
- UAJUXJSXCLUTNU-UHFFFAOYSA-N pranlukast Chemical group C=1C=C(OCCCCC=2C=CC=CC=2)C=CC=1C(=O)NC(C=1)=CC=C(C(C=2)=O)C=1OC=2C=1N=NNN=1 UAJUXJSXCLUTNU-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Abstract
Verfahren
zum Herstellen eines selbstausgerichteten, potenzialfreien Gates
in einer Flashspeicherzelle, mit den folgenden Schritten:
– Herstellen eines Grabens (16) in einem Halbleitersubstrat (10);
– Herstellen eines Grabenisolierfilms (24) mit einem ersten Überstand im Graben (16), wobei der erste Überstand über eine erste Breite (W1) und eine erste Höhe (H1) verfügt;
– Herstellen einer Deckschicht (26) auf der gesamten Struktur;
– Herstellen eines zweiten, kleineren Überstands im Grabenisolierfilm (24) durch Ätzen der Deckschicht (26) und eines Teils des ersten Überstands, wobei der zweite Überstand über eine zweite Breite (W2) und eine zweite Höhe (H2) verfügt, wobei die zweite Breite (W2) kleiner als die erste Breite (W1) ist und die zweite Höhe (H2) kleiner als die erste Höhe (H1) ist; und
– Herstellen eines potenzialfreien Gates (30), das durch den zweiten Überstand des Grabenisolierfilms (24) isoliert ist.
– Herstellen eines Grabens (16) in einem Halbleitersubstrat (10);
– Herstellen eines Grabenisolierfilms (24) mit einem ersten Überstand im Graben (16), wobei der erste Überstand über eine erste Breite (W1) und eine erste Höhe (H1) verfügt;
– Herstellen einer Deckschicht (26) auf der gesamten Struktur;
– Herstellen eines zweiten, kleineren Überstands im Grabenisolierfilm (24) durch Ätzen der Deckschicht (26) und eines Teils des ersten Überstands, wobei der zweite Überstand über eine zweite Breite (W2) und eine zweite Höhe (H2) verfügt, wobei die zweite Breite (W2) kleiner als die erste Breite (W1) ist und die zweite Höhe (H2) kleiner als die erste Höhe (H1) ist; und
– Herstellen eines potenzialfreien Gates (30), das durch den zweiten Überstand des Grabenisolierfilms (24) isoliert ist.
Description
- Die Erfindung betrifft ein Verfahren zum Herstellen eines selbstausgerichteten, potenzialfreien Gates in einer Flashspeicherzelle. Genauer gesagt betrifft die Erfindung ein Verfahren zum Herstellen eines Grabenisolierfilms, bei dem die Erzeugung einer Mulde verhindert werden kann, wie sie entsteht, wenn ein selbstausgerichtetes, potenzialfreies Gates in einer Flashspeicherzelle hergestellt wird.
- Aus der US 2001/0002714 A1 ist bereits ein Verfahren zum Herstellen eines selbstausgerichteten, potenzialfreien Gates in einer Flashspeicherzelle bekannt, mit den folgenden Schritten: Herstellen eines Grabens in einem Halbleitersubstrat; Herstellen eines Grabenisolierfilms mit einem Überstand im Graben, wobei der Überstand über eine Breite und eine Höhe verfügt; Herstellen einer Deckschicht auf der gesamten Struktur; und Herstellen eines potenzialfreien Gates, das durch den Überstand des Grabenisolierfilms isoliert ist.
- Darüber hinaus ist aus diesem Stand der Technik auch ein Verfahren zum Herstellen eines selbstausgerichteten, potenzialfreien Gates in einer Flashspeicherzelle bekannt, mit den folgenden Schritten:
Herstellen eines Pufferoxidfilms und eines Puffernitridfilms auf einem Halbleitersubstrat;
Herstellen eines Grabens im Halbleitersubstrat durch Ätzen eines Teils desselben, des Puffernitridfilms und des Pufferoxidfilms;
Herstellen eines Wandoxidfilms auf der Innenseite des Grabens;
Herstellen eines Grabenisolierfilms auf dem Auskleidungsoxidfilm;
Herstellen eines Überstands des Grabenisolierfilms durch Ausführen eines Prozesses mit chemisch-mechanischem Polieren und durch Entfernen des Puffernitridfilms, wobei der Überstand eine Breite und eine Höhe aufweist;
Herstellen einer Deckschicht auf der gesamten Struktur; und
Herstellen eines durch den Überstand des Grabenisolierfilms isolierten potenzialfreien Gates. - Im Allgemeinen werden Flashspeicherzellen unter Verwendung einer Flach grabenisolation (STI = Shallow Trench Isolation) als Bauelement-Isolierprozess hergestellt. Während des Isolierprozesses für ein potenzialfreies Gate unter Verwendung eines Maskierungsmusters ist die Wafergleichmäßigkeit wegen Variationen der kritischen Abmessung (CD = Critical Dimen sion) schlecht. Daher ist es schwierig, ein gleichmäßiges potenzialfreies Gate zu realisieren. Ferner existieren Probleme hinsichtlich Fehlern beim Programmieren und Löschen der Speicherzelle oder dergleichen als Ergebnis von Variationen des Kopplungsverhältnisses. Außerdem ist der Maskierungsprozess erschwert, wenn bei einem Design mit hoher Integration ein Zwischenraum unter 0,13 μm zu realisieren ist. So ist der Herstellprozess für eine Flashspeicherzelle, wobei es sich um einen wichtigen Faktor beim Realisieren eines gleichmäßigen potenzialfreien Gates handelt, erschwert.
- Wegen der obigen Gründe können Unterschiede im Kopplungsverhältnis schwerwiegend sein, wenn das potenzialfreie Gate nicht gleichmäßig hergestellt wird. So besteht beim Programmieren und Löschen einer Speicherzelle die Möglichkeit, dass ein Problem mit übermäßigem Löschen auftritt. Dies beeinfluss die Betriebseigenschaften des Bauteils nachträglich. Auch ist die Ausbeute des Erzeugnisses verringert, und die Kosten sind erhöht, da beim Maskierungsprozess erhöhte Kosten und geringere Ausbeuten auftreten. Außerdem treten Bauteilfehler oder dergleichen durch eine Mulde auf, wie sie bei STI und Tiefgrabenisolierung (DTI = Deep Trench Isolation) oder einem Prozess mit örtlicher Oxidation von Silicium mit Nitrid-Abstandsschicht (NS-LOCOS = Nitride-Spacer Local Oxidation of Silicon) entsteht. Bei einem hoch integrierten Flashbauteil ist es wesentlich, das Kopplungsverhältnis dadurch zu erhöhen, dass für eine Zelle gesorgt wird, in der keine Mulde auftritt.
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines selbstausgerichteten, potenzialfreien Gates in einer Flashspeicherzelle zu schaffen, bei dem keine Mulde bei einem Grabenisolationsvorgang erzeugt wird.
- Diese Aufgabe ist durch die Verfahren gemäß den beigefügten unabhängigen Ansprüchen 1 und 6 gelöst.
- Beim erfindungsgemäßen Verfahren wird auf dem Grabenisolierfilm eine Deckschicht hergestellt, und dann wird ein Reinigungsprozess ausgeführt, um den Grabenisolierfilm auf eine gewünschte Abmessung zu ätzen. Dadurch wird eine Mulde auf dem Grabenisolierfilm verhindert und Zwischenräume betreffend ein in einem anschließenden Prozess herzustellenden potenzialfreien Gates können minimiert werden. Außerdem wird das Kopplungsverhältnis zwischen dem potenzialfreien Gate und einem in einem anschließenden Prozess hergestellten Steuergate dadurch verbessert, dass die Höhe des Grabenisolierfilms dadurch vergrößert ist, dass die genannte Deckschicht auf ihm hergestellt wird.
- Die oben genannten Gesichtspunkte und andere Vorteil der offenbarten Verfahren werden in der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen erläutert.
- Die
1A bis1K sind Schnittansichten selbstausgerichteter, potenzialfreier Gates in einer Flashspeicherzelle, und sie dienen zum Beschreiben eines Herstellverfahrens für das potenzialfreie Gate gemäß einer bevorzugten Ausführungsform sowie Variationen derselben. - Gemäß der
1A wird ein Halbleitersubstrat10 durch einen Vorbearbeitungs-Reinigungsprozess gereinigt. Danach werden ein Pufferoxidfilm12 und ein Puffernitridfilm14 sequenziell auf dem Halbleitersubstrat10 hergestellt. Dabei wird der Vorbearbeitungs-Reinigungsprozess unter Verwendung verdünnter HF (DHF, typischerweise eine HF-Lösung, in der H2O mit einem Verhältnis von ungefähr 50:1 verdünnt ist) oder eines Pufferoxid-Ätzmittels (BOE = Buffer Oxide Etchant, wobei es sich um eine Lösung handelt, bei der HF und NH4F mit einem Verhältnis im Bereich von ungefähr 100:1 bis ungefähr 300:1 gemischt sind), ausgeführt). - Ferner wird der Pufferoxidfilm
12 durch einen Trocken- oder Nassoxidationsprozess bei einer vorgegebenen Temperatur hergestellt, um Kristalldefekte zu beseitigen, oder mittels eines Oberflächenprozesses auf der Oberfläche des Halbleitersubstrats10 . Der Puffernitridfilm14 wird durch einen Abscheidungsprozess unter Verwendung eines chemischen Dampfabscheideverfahrens bei niedrigem Druck (LP-CVD) mit einer Dicke von mindestens ungefähr 300 nm (1 nm = 10 Å) abgeschieden, um die Höhe eines in einem folgenden Prozessschritt herzustellenden Grabenisolierfilms zu vergrößern. - Es wird nun auf die
1B Bezug genommen, gemäß der ein STI-Prozess unter Verwendung einer Isolationsmaske (ISO) an der gesamten Struktur ausgeführt wird, um einen vorgegebenen Teil des Halbleitersubstrats10 einschließlich des Puffernitridfilms14 und des Pufferoxidfilms12 zu ätzen. Daher wird ein Graben16 ausgebildet, durch den hindurch ein Teil des Halbleitersubstrats10 freigelegt wird. Als Nächstes wird das Halbleitersubstrat10 durch den Graben16 in einen aktiven Bereich und einen inaktiven Bereich (d. h. einen Bereich, in dem der Graben ausgebildet ist) unterteilt. Dabei verfügt der Graben16 über einen vorgegebenen Neigungswinkel α, und der Puffernitridfilm14 zeigt ein beinahe vertikales Profil. - Es wird nun auf die
1C Bezug genommen, gemäß der ein Trockenoxidationsprozess in Form eines Wandopfer(SAC = Sacrificial)-Oxidationsprozesses ausgeführt wird, um Silicium auf der Innenfläche des Grabens1G aufzuwachsen, um auf dieser einen Opferoxidfilm18 herzustellen. Zuvor kann, um den auf der Innenseite des Grabens16 ausgebildeten natürlichen Oxidfilm zu beseitigen, ein Vorbearbeitungs-Reinigungsprozess unter Verwendung von HF oder BOE vor dem Wand-SAC-Oxi dationsprozess ausgeführt werden. - Es wird nun auf die
1D Bezug genommen, gemäß der der Opferoxidfilm18 durch einen Reinigungsprozess unter Verwendung eines Ätzziels entfernt wird, das dieselbe Dicke wie der Opferoxidfilm18 als Abscheidungsziel hat. Als Nächstes wird ein Wandoxidationsprozess ausgeführt, um den Boden des Grabens16 abzurunden. So wird auf der Innenseite des Grabens16 ein Wandoxidfilm20 ausgebildet. - Es wird nun auf die
1E Bezug genommen, gemäß der eine dünne Schicht eines Hochtemperaturoxids (HTO = High Temperature Oxide)22 mit DCS (SiH2Cl2) als Grundkomponente auf der gesamten Struktur abgeschieden wird. Der HTO-Abscheidungsprozess wird bei hoher Temperatur ausgeführt, um so einen Auskleidungsoxidfilm22 herzustellen. Dabei macht der HTO-Abscheidungsprozess die Textur des Auskleidungsoxidfilms22 sehr fein, so dass die Ätzbeständigkeit erhöht ist. Um die Ausbildung einer während des STI-Prozesses erzeugten Mulde und das Auftreten eines Leckstroms zu verhindern, wird der HTO-Abscheidungsprozess bei einer Temperatur von mindestens 1000°C ausgeführt. - Nun wird auf die
1F Bezug genommen, gemäß der auf der gesamten Struktur ein HDP-Oxidfilm für einen Grabenisolierfilm hergestellt wird. Als Nächstes wird ein chemisch-mechanisches Polieren (CMP) ausgeführt, um einen Grabenisolierfilm24 auszubilden, der den Graben16 auffüllt. Dabei wird der HDP-Oxidfilm24 für den Grabenisolierfilm durch einen Spaltfüllprozess hergestellt, so dass innerhalb des Grabens16 kein Hohlraum erzeugt wird. - Ferner wird das chemisch-mechanische Polieren (CMP) unter Verwendung des Puffernitridfilms
14 als Ätzstopper ausgeführt, bis dieser freigelegt ist. Danach wird ein Reini gungsprozess unter Verwendung von HF oder BOE ausgeführt, um Teile des Grabenisolierfilms24 zu entfernen, die möglicherweise auf dem Puffernitridfilm14 verblieben sind. So wird der Grabenisolierfilm24 überätzt, so dass sich seine Oberseite unter dem Puffernitridfilm14 befindet, wie dargestellt. - Es wird nun auf die
1G Bezug genommen, gemäß der ein Ätzprozess unter Verwendung des Pufferoxidfilms12 als Ätzstopper ausgeführt wird, um den Puffernitridfilm14 mit Ausnahme des Grabenisolierfilms24 zu ätzen, bis der Pufferoxidfilm12 freigelegt ist. Im Ergebnis wird an der Oberseite des Grabenisolierfilms24 ein erster Überstand ausgebildet. Dabei liegt, obwohl die Abmessung des Grabenisolierfilms24 mit dem ersten Überstand abhängig vom Integrationsgrad des Bauteils abhängen kann, eine erste Höhe H1 des Grabenisolierfilms24 im Bereich von ungefähr 30 bis ungefähr 100 nm, und eine erste Weite W1 desselben liegt im Bereich von ungefähr 180 bis ungefähr 210 nm, wenn die 0,18 μm-Technologie angewandt wird. - Es wird nun auf die
1H Bezug genommen, gemäß der ein Abscheidungsprozess unter Verwendung eines HDP-Oxidfilms ausgeführt wird, um auf der gesamten Struktur eine Deckschicht26 herzustellen. Diese Deckschicht26 wird durch den Abscheidungsprozess hergestellt, der gleichzeitig mit dem Abscheiden und dem Ätzen der Deckschicht erfolgt. Im Ergebnis wird dabei die Deckschicht26 so hergestellt, dass das Verhältnis aus der Abscheidungsdicke eines ersten Teils A der Deckschicht26 und der Dicke eines zweiten Teils B derselben im Bereich von ungefähr 3:1 bis ungefähr 10:1 liegt. Der erste Teil A befindet sich auf dem Pufferoxidfilm12 und dem ersten Überstand des Grabenisolierfilms24 . Der zweite Teil B befindet sich auf einer äußeren Seitenwand des ersten Überstands des Grabenisolierfilms24 . Die Deckschicht26 wird mit einer Dicke im Bereich von ungefähr 30 bis ungefähr 80 nm, mit Zentrierung auf die Dicke des ersten Teils A hergestellt. - Der Abscheidungsprozess zum Herstellen der Deckschicht
26 wird unter solchen Bedingungen hergestellt, dass die Temperatur innerhalb der Abscheidungsanlage im Bereich von ungefähr 300 bis ungefähr 450°C liegt, der Druck im Bereich von ungefähr 2,5 × 0,133 bis ungefähr 6,5 × 0,133 Pa (ungefähr 2,5 bis ungefähr 6,5 mTorr) liegt und Silan (SiH4), Sauerstoff und Argon mit Strömungsraten im Bereich von ungefähr 50 bis ungefähr 200 sccm, von ungefähr 50 bis ungefähr 300 sccm bzw. von ungefähr 50 bis ungefähr 300 sccm in die Abscheidungsanlage eingeleitet werden. Ferner gehört es zum Abscheidungsprozess, eine Plasmaquelle-Leistung im Bereich von ungefähr 2 bis ungefähr 5 kW zuzuführen und gleichzeitig dem Halbleitersubstrat10 eine Grundleistung im Bereich von ungefähr 2 bis ungefähr 5 kW zuzuführen, oder eine niedrige Leistung von ungefähr 0 W zuzuführen. Demgemäß kann das Ätzen eines dritten Teils C durch Argongas minimiert werden. - Es ist bevorzugt, dass die Deckschicht beinahe vertikal ausgebildet wird, um das Ätzen des dritten Teils C zu minimieren. Wenn der dritte Teil während des Prozesses des Abscheidens der Deckschicht
26 überätzt wird, können bei einem anschließenden CMP-Prozess für die erste Polysiliciumschicht Probleme auftreten. Ferner wird durch eine Wechselvorspannung ein vorgegebener Teil des Grabenisolierfilms24 geätzt. Demgemäß tritt der Effekt auf, dass ein geätzter Abschnitt neu auf dem aktiven Bereich abgeschieden wird. Daher ist es bevorzugt, dass die Wechselvorspannung minimiert wird oder sie während des Abscheideprozesses für die Deckschicht26 nicht angelegt wird. - Der Grund, weswegen der erste Teil A der Deckschicht
26 mehrfach dicker als der zweite Teil B hergestellt wird, besteht darin, die erste Höhe H1 des ersten Überstands des Grabenisolierfilms24 im Vergleich mit der Verringerung der ersten Weite W1 gegenüber den Werten bei einem anschließenden Ätzprozess zum Ätzen des Grabenisolierfilms24 zu minimieren. Daher ist die Ätzrate in einem Abschnitt, in dem eine Mulde erzeugt wird (d. h. eine Grenze zwischen dem Pufferoxidfilm und dem Grabenisolierfilm), und im oberen Teil des Überstands des Grabenisolierfilms24 minimiert. Demgemäß kann die Erzeugung einer Mulde maximal verhindert werden, und die Höhe der Oberseite des Überstands des Grabenisolierfilms24 kann gleichzeitig maximal höher gehalten werden. Daher ist die Konaktfläche zwischen dem potenzialfreien Gate und dem Steuergate, das in einem folgenden Prozess hergestellt wird, vergrößert, wodurch das Kopplungsverhältnis verbessert ist. Ferner kann, da die Ätzrate der Seitenwand des Überstands des Grabenisolierfilms24 auf den Maximalwert erhöht ist, der Abstand des in einem folgenden Prozess herzustellenden potenzialfreien Gates zu anderen Bauelementen verbessert werden. - Es wird nun auf die
1I Bezug genommen, gemäß der ein Ätzprozess unter Verwendung von BOE oder HF ausgeführt wird und jedes Ätzziel auf die Abscheidungsdicke der Deckschicht26 eingestellt wird, um den Pufferoxidfilm12 und die Deckschicht26 vollständig zu entfernen. Der erste Überstand des Grabenisolierfilms24 wird auf eine vorgegebene Dicke abgeätzt, während der Pufferoxidfilm12 und die Deckschicht26 entfernt werden. So wird ein nippelförmiger Grabenisolierfilm24 ausgebildet. Dabei liegen eine zweite Höhe H2 und eine zweite Breite W2 des zweiten Überstands mit Nippelform im Bereich von ungefähr 50 bis ungefähr 180 nm bzw. von ungefähr 50 bis ungefähr 120 nm. - Wie oben angegeben, kann der erste Überstand des Grabeniso lierfilms
24 dadurch auf eine gewünschte Abmessung geätzt werden, dass die Einstellung für den Ätzprozess betreffend das Ätzziel auf die Dicke der Deckschicht26 eingestellt wird. Daher kann die Erzeugung einer Mulde im Grabenisolierfilm24 verhindert werden, und es kann der Abstand zwischen in einem folgenden Prozess hergestellten potenzialfreien Gate minimiert werden. - Als Nächstes wird ein vorgegebener Nass- oder Trockenoxidationsprozess für denjenigen Teil der Struktur ausgeführt, von dem der Pufferoxidfilm
12 entfernt wurde, um so einen Barriereoxidfilm (nicht dargestellt) herzustellen. Für die gesamte Struktur werden ein Wannen-Ionenimplantationsprozess und ein Schwellenspannungs-Ionenimplantationsprozess ausgeführt, um einen Wannenbereich (nicht dargestellt) und einen Fremdstoffbereich (nicht dargestellt) im aktiven Bereich des Halbleitersubstrats10 auszubilden. - Es wird nun auf die
1J Bezug genommen, gemäß der der Barriereoxidfilm entfernt wird. Es wird ein vorgegebener Abscheidungsprozess ausgeführt, um einen Tunneloxidfilm28 mit einer Dicke im Bereich von ungefähr 5 bis ungefähr 10 nm herzustellen. Als Nächstes wird auf der gesamten Struktur eine erste Polysiliciumschicht für ein potenzialfreies Gate abgeschieden. Dann wird chemisch-mechanisches Polieren (CMP) unter Verwendung des Grabenisolierfilms24 als Ätzstopper ausgeführt, um einen vorgegebenen Teil der ersten Polysiliciumschicht zu polieren. So wird ein durch den Grabenisolierfilm24 isoliertes potenzialfreies Gate30 erzeugt. - Es wird nun auf die
1K Bezug genommen, gemäß der ein Ätzprozess unter Verwendung von HF oder BOE ausgeführt wird, um den zweiten Überstand des Grabenisolierfilms24 zu entfernen, wie er sich zwischen den potenzialfreien Gates30 befindet, wobei das Ätzziel im Bereich von ungefähr 50 bis ungefähr 200 nm liegt. - Als Nächstes wird ein dielektrischer Film
32 mit Oxid/Nitrid/Oxid(ONO)-Struktur oder Oxid/Nitrid/Oxid/Nitrid(ONON)-Struktur sowie eine zweite Polysiliciumschicht34 für ein Steuergate sequenziell auf der gesamten Struktur abgeschieden. Dann werden der dielektrische Film32 und die zweite Polysiliciumschicht34 durch einen vorgegebenen Ätzprozess strukturiert, um so das Steuergate (nicht dargestellt) herzustellen. - Wie oben angegeben, wird gemäß den offenbarten Verfahren auf einem Grabenisolierfilm eine Deckschicht hergestellt, und dann wird ein Ätzprozess ausgeführt, um den Grabenisolierfilm auf eine gewünschte Abmessung zu ätzen. Daher kann das offenbarte Verfahren die Erzeugung einer Mulde im Grabenisolierfilm verhindern und den Abstand eines bei einem folgenden Prozess hergestellten potenzialfreien Gates zu anderen Bauelementen minimieren.
- Ferner können durch das offenbarte Verfahren die Programmier- und Löscheigenschaften verbessert werden, da die Breite des potenzialfreien Gates durch Minimieren des Abstands desselben zu anderen Bauelementen erhöht werden kann. Ferner kann das Kopplungsverhältnis minimiert werden, da Schwankungen im potenzialfreien Gate verringert sind.
- Außerdem kann, gemäß den offenbarten Verfahren, da die Dicke des Grabenisolierfilms entsprechend der Deckschicht erhöht werden kann, während des CMP-Prozesses zum Herstellen des potenzialfreien Gates für CMP-Toleranz gesorgt werden.
Claims (13)
- Verfahren zum Herstellen eines selbstausgerichteten, potenzialfreien Gates in einer Flashspeicherzelle, mit den folgenden Schritten: – Herstellen eines Grabens (
16 ) in einem Halbleitersubstrat (10 ); – Herstellen eines Grabenisolierfilms (24 ) mit einem ersten Überstand im Graben (16 ), wobei der erste Überstand über eine erste Breite (W1) und eine erste Höhe (H1) verfügt; – Herstellen einer Deckschicht (26 ) auf der gesamten Struktur; – Herstellen eines zweiten, kleineren Überstands im Grabenisolierfilm (24 ) durch Ätzen der Deckschicht (26 ) und eines Teils des ersten Überstands, wobei der zweite Überstand über eine zweite Breite (W2) und eine zweite Höhe (H2) verfügt, wobei die zweite Breite (W2) kleiner als die erste Breite (W1) ist und die zweite Höhe (H2) kleiner als die erste Höhe (H1) ist; und – Herstellen eines potenzialfreien Gates (30 ), das durch den zweiten Überstand des Grabenisolierfilms (24 ) isoliert ist. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Teil der Deckschicht (
26 ), der entsprechend einem Randabschnitt des ersten Überstands hergestellt wird, im Wesentlichen vertikal ist. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Dicke der Deckschicht (
26 ) im Bereich von 30 bis ungefähr 80 nm liegt. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ätzvorgang für die Deckschicht (
26 ) und den ersten Überstand zum Herstellen des zweiten Überstands unter Verwendung von BOE oder HF ausgeführt > wird und dabei ein Ätzziel eingestellt wird, das die Maximaldicke der Deckschicht (26 ) aufweist. - Verfahren nach Anspruch 1, gekennzeichnet durch die folgenden weiteren Schritte: – Herstellen eines Opferoxidfilms (
18 ) auf der Innenseite des Grabens (16 ), nachdem dieser hergestellt wird; – Entfernen des Opferoxidfilms (18 ); – Herstellen eines Wandoxidfilms (20 ) auf der vom Opferoxidfilm (18 ) befreiten Innenseite des Grabens (16 ); und – Herstellen eines Auskleidungsoxidfilms (22 ) auf dem Wandoxidfilm (20 ). - Verfahren zum Herstellen eines selbstausgerichteten, potenzialfreien Gates in einer Flashspeicherzelle, mit den folgenden Schritten: – Herstellen eines Pufferoxidfilms (
12 ) und eines Puffernitridfilms (14 ) auf einem Halbleitersubstrat (10 ); – Herstellen eines Grabens (16 ) im Halbleitersubstrat (10 ) durch Ätzen eines Teils desselben, des Puffernitridfilms (14 ) und des Pufferoxidfilms (12 ); – Herstellen eines Opferoxidfilms (18 ) auf der Innenseite des Grabens (16 ); – Entfernen des Opferoxidfilms (18 ); – Herstellen eines Wandoxidfilms (20 ) auf der Innenseite des Grabens (16 ); – Herstellen eines Auskleidungsoxidfilms (22 ) auf der gesamten Struktur; – Herstellen eines Grabenisolierfilms (24 ) auf dem Auskleidungsoxidfilm (22 ); – Herstellen eines ersten Überstands des Grabenisolierfilms (24 ) durch Ausführen eines Prozesses mit chemisch-mechanischem Polieren und durch Entfernen des Puffernitridfilms (14 ), wobei der erste Überstand eine erste Breite (W 1) und eine erste Höhe (H1) aufweist; – Herstellen einer Deckschicht (26 ) auf der gesamten Struktur; – Herstellen eines zweiten Überstands des Grabenisolierfilms (24 ) durch Ätzen der Deckschicht (26 ) und eines Teils des ersten Überstands, wobei der zweite Überstand eine zweite Breite (W2) und eine zweite Höhe (H2) aufweist, wobei die zweite Breite (W2) kleiner als die erste Breite (W 1) ist und die zweite Höhe (H2) kleiner als die erste Höhe (H1) ist; – Herstellen eines Tunneloxidfilms (28 ) und eines durch den zweiten Überstand des Grabenisolierfilms (24 ) isolierten potenzialfreien Gates (30 ); – Entfernen des zweiten Überstands des Grabenisolierfilms (24 ) und – Herstellen eines dielektrischen Films (32 ) und eines Steuergates. - Verfahren nach Anspruch 1 oder 6, dadurch gekennzeichnet, dass die Dicken aller Teile der Deckschicht (
26 ) mit Ausnahme von Teilen, die auf den beiden Seitenwänden des ersten Überstands des Grabenisolierfilms (24 ) hergestellt werden, im Bereich von ungefähr dem Drei- bis ungefähr dem Zehnfachen dicker als die Dicke der Deckschicht (26 ) auf den beiden Seitenwänden des ersten Überstands des Grabenisolierfilms (24 ) ist. - Verfahren nach Anspruch 1 oder 6, dadurch gekennzeichnet, dass die Deckschicht (
26 ) durch einen Plasmaabscheidungsprozess hergestellt wird, der gleichzeitig während der Abscheidung und des Ätzens der Deckschicht (26 ) erfolgt. - Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Plasmaabscheidungsprozess mit einer Temperatur im Bereich von ungefähr 300 bis ungefähr 450 °C und einem Druck im Bereich von ungefähr 2,5 × 0,133 bis ungefähr 6,5 × 0,133 Pa ausgeführt wird, nachdem Silan, Sauerstoff und Argon mit Strömungsraten im Bereich von ungefähr 50 bis ungefähr 200 sccm, von ungefähr 50 bis ungefähr 300 sccm bzw. von ungefähr 50 bis ungefähr 300 sccm eingeleitet wurden.
- Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass es zum Plasmaprozess gehört, eine Grundleistung im Bereich von ungefähr 0 bis ungefähr 5 kW zuzuführen.
- Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die maximale Dicke von Teilen der Deckschicht (
26 ), die nicht auf den Seitenwänden des ersten Überstands liegen, im Bereich von ungefähr 30 bis ungefähr 80 nm liegt. - Verfahren nach Anspruch 1 oder 6, dadurch gekennzeichnet, dass die Deckschicht (
26 ) aus einem HDP-Oxidfilm besteht. - Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Ätzprozess zum Herstellen des zweiten Überstands unter Verwendung von BOE oder HF ausgeführt wird und ein Ätzziel mit derselben Dicke eingestellt wird, wie sie diejenigen Teile der Deckschicht (
26 ) aufweisen, die sich nicht auf den Seitenwänden des ersten Überstands befinden.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KRP2001/83490 | 2001-12-22 | ||
| KR10-2001-0083490A KR100406179B1 (ko) | 2001-12-22 | 2001-12-22 | 플래쉬 메모리 셀의 자기 정렬 플로팅 게이트 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10258787A1 DE10258787A1 (de) | 2003-07-03 |
| DE10258787B4 true DE10258787B4 (de) | 2007-10-04 |
Family
ID=36121989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10258787A Expired - Fee Related DE10258787B4 (de) | 2001-12-22 | 2002-12-16 | Verfahren zum Herstellen eines selbstausgerichteten potenzialfreien Gates in einer Flashspeicherzelle |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6656793B2 (de) |
| JP (1) | JP4209181B2 (de) |
| KR (1) | KR100406179B1 (de) |
| DE (1) | DE10258787B4 (de) |
| FR (1) | FR2834126B1 (de) |
| TW (1) | TWI231567B (de) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426484B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀 및 그의 제조방법 |
| KR100426483B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| KR100427537B1 (ko) * | 2002-06-04 | 2004-04-28 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 및 이를 이용한플래시 메모리 셀 제조 방법 |
| TWI233665B (en) * | 2004-02-12 | 2005-06-01 | Powerchip Semiconductor Corp | Method of fabricating a flash memory |
| CN1309053C (zh) * | 2004-03-26 | 2007-04-04 | 力晶半导体股份有限公司 | 闪速存储器的制造方法 |
| US7371658B2 (en) * | 2004-06-17 | 2008-05-13 | Texas Instruments Incorporated | Trench isolation structure and a method of manufacture therefor |
| KR100590220B1 (ko) * | 2004-08-04 | 2006-06-19 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7279385B2 (en) * | 2004-12-20 | 2007-10-09 | Macronix International Co., Ltd. | Flash memory device and manufacturing method thereof |
| KR100636031B1 (ko) * | 2005-06-30 | 2006-10-18 | 삼성전자주식회사 | 불휘발성 메모리 장치의 제조 방법. |
| KR100799029B1 (ko) * | 2005-07-26 | 2008-01-28 | 주식회사 하이닉스반도체 | 자기 정렬 플로팅 게이트를 갖는 플래쉬 메모리 소자의제조방법 |
| KR100666916B1 (ko) * | 2005-12-15 | 2007-01-10 | 삼성전자주식회사 | 도전성 구조물 형성 방법 |
| KR100763228B1 (ko) * | 2006-03-20 | 2007-10-04 | 삼성전자주식회사 | 비휘발성 반도체 메모리 소자의 제조 방법 |
| US7427549B2 (en) * | 2006-03-31 | 2008-09-23 | Freescale Semiconductor, Inc. | Method of separating a structure in a semiconductor device |
| KR100854861B1 (ko) | 2006-12-27 | 2008-08-28 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR100884984B1 (ko) * | 2007-07-12 | 2009-02-23 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
| US20150179749A1 (en) * | 2013-12-19 | 2015-06-25 | Silicon Storage Technology, Inc | Non-volatile Memory Cell With Self Aligned Floating And Erase Gates, And Method Of Making Same |
| US9627246B2 (en) * | 2015-06-10 | 2017-04-18 | Microchip Technology Incorporated | Method of forming shallow trench isolation (STI) structures |
| US9825046B2 (en) * | 2016-01-05 | 2017-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash memory device having high coupling ratio |
| US10658409B2 (en) * | 2017-11-17 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Ltd. U. | Semiconductor structure and method of manufacturing the same |
| CN110896047A (zh) * | 2018-09-12 | 2020-03-20 | 长鑫存储技术有限公司 | 浅沟槽隔离结构和半导体器件的制备方法 |
| US11417734B2 (en) * | 2019-10-31 | 2022-08-16 | United Microelectronics Corp. | Method for fabricating flash memory |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010002714A1 (en) * | 1993-07-27 | 2001-06-07 | Doan Trung Tri | Method for fabricating floating gate semiconductor devices with trench isolation structures and self aligned floating gates |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4385975A (en) * | 1981-12-30 | 1983-05-31 | International Business Machines Corp. | Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate |
| JPH10335497A (ja) * | 1997-06-04 | 1998-12-18 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| KR100275908B1 (ko) * | 1998-03-02 | 2000-12-15 | 윤종용 | 집적 회로에 트렌치 아이솔레이션을 형성하는방법 |
| US6153494A (en) * | 1999-05-12 | 2000-11-28 | Taiwan Semiconductor Manufacturing Company | Method to increase the coupling ratio of word line to floating gate by lateral coupling in stacked-gate flash |
| JP4131896B2 (ja) * | 2000-03-31 | 2008-08-13 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US6323516B1 (en) * | 1999-09-03 | 2001-11-27 | Advanced Micro Devices, Inc. | Flash memory device and fabrication method having a high coupling ratio |
| KR100331556B1 (ko) * | 1999-10-05 | 2002-04-06 | 윤종용 | 자기 정렬된 트랜치를 갖는 플레시 메모리 및 그 제조방법 |
| JP2001250871A (ja) * | 2000-03-08 | 2001-09-14 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
| TW521430B (en) * | 2001-11-28 | 2003-02-21 | Vanguard Int Semiconduct Corp | Manufacturing method and structure of flash memory having protruded floating gate |
-
2001
- 2001-12-22 KR KR10-2001-0083490A patent/KR100406179B1/ko active IP Right Grant
-
2002
- 2002-11-11 TW TW091133035A patent/TWI231567B/zh not_active IP Right Cessation
- 2002-11-15 FR FR0214293A patent/FR2834126B1/fr not_active Expired - Fee Related
- 2002-11-27 US US10/306,083 patent/US6656793B2/en not_active Expired - Lifetime
- 2002-12-09 JP JP2002356983A patent/JP4209181B2/ja not_active Expired - Fee Related
- 2002-12-16 DE DE10258787A patent/DE10258787B4/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010002714A1 (en) * | 1993-07-27 | 2001-06-07 | Doan Trung Tri | Method for fabricating floating gate semiconductor devices with trench isolation structures and self aligned floating gates |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2834126B1 (fr) | 2006-03-10 |
| FR2834126A1 (fr) | 2003-06-27 |
| US20030119259A1 (en) | 2003-06-26 |
| US6656793B2 (en) | 2003-12-02 |
| KR20030053311A (ko) | 2003-06-28 |
| JP4209181B2 (ja) | 2009-01-14 |
| JP2003197789A (ja) | 2003-07-11 |
| TW200408054A (en) | 2004-05-16 |
| TWI231567B (en) | 2005-04-21 |
| KR100406179B1 (ko) | 2003-11-17 |
| DE10258787A1 (de) | 2003-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10258787B4 (de) | Verfahren zum Herstellen eines selbstausgerichteten potenzialfreien Gates in einer Flashspeicherzelle | |
| DE19612948B4 (de) | Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur | |
| DE10045019B4 (de) | Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung | |
| DE102005061199B4 (de) | Verfahren zur Herstellung eines Speicherbausteins | |
| DE102005018347B4 (de) | Flash-Speicherzelle, Flash-Speichervorrichtung und Herstellungsverfahren hierfür | |
| DE69534870T2 (de) | Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses | |
| DE19935946B4 (de) | Verfahren zum Ausbilden einer dielektrischen Schicht | |
| EP0645808B1 (de) | Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat | |
| DE10236646B4 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichervorrichtung mit einer selbstausgerichteten Gate-Struktur | |
| DE19527682A1 (de) | EEPROM Flashzelle sowie Verfahren zu deren Herstellung | |
| DE102006037710B4 (de) | Verfahren zur Herstellung einer Grabenisolation eines Halbleiterbauelements | |
| DE10208577B4 (de) | Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung | |
| DE102005026565A1 (de) | Mulden-Gate und Verfahren zur Herstellung eines Halbleiterbauelements mit demselben | |
| DE102007003197B4 (de) | Halbleiterbauelement vom Grabenisolationstyp und Herstellungsverfahren | |
| DE102005030065A1 (de) | Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben | |
| DE102005052133A1 (de) | Verfahren zur Herstellung eines Flash-Speicherbauelements | |
| DE10234601A1 (de) | Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür | |
| DE102005048036B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen | |
| DE60025991T2 (de) | Verfahren zum Bilden eines Bauelement-Isolationsgebiets | |
| DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
| DE19929859B4 (de) | Herstellungsverfahren für Trenchkondensator | |
| DE102006023607B4 (de) | Verfahren zur Ausbildung von Seitenwand-Distanzstrukturen und Feldeffekttransistoren sowie Strukturierungsverfahren | |
| DE10256978B4 (de) | Verfahren zum Herstellen einer Flashspeicherzelle | |
| DE10352068A1 (de) | Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität | |
| EP1042805B1 (de) | Verfahren zum herstellen eines speicherzellen-arrays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8127 | New person/name/address of the applicant |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
| 8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H01L 21/8247 AFI20051017BHDE |
|
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
| R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021824700 Ipc: H01L0027115170 |