DE60025991T2 - Verfahren zum Bilden eines Bauelement-Isolationsgebiets - Google Patents

Verfahren zum Bilden eines Bauelement-Isolationsgebiets Download PDF

Info

Publication number
DE60025991T2
DE60025991T2 DE60025991T DE60025991T DE60025991T2 DE 60025991 T2 DE60025991 T2 DE 60025991T2 DE 60025991 T DE60025991 T DE 60025991T DE 60025991 T DE60025991 T DE 60025991T DE 60025991 T2 DE60025991 T2 DE 60025991T2
Authority
DE
Germany
Prior art keywords
oxide film
trench
silicon nitride
oxidation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60025991T
Other languages
English (en)
Other versions
DE60025991D1 (de
Inventor
Naoki Jingu Nara-shi Ueda
Masayuki Kasaoka-shi Hirata
Shinichi Fukuyama-shi Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of DE60025991D1 publication Critical patent/DE60025991D1/de
Publication of DE60025991T2 publication Critical patent/DE60025991T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Bilden einer Bauelement-Isolationsgebiets einer Grabenstruktur.
  • 2. Diesbezüglicher Stand der Technik
  • Anhand der 5(a) bis 8 wird nachfolgend eine herkömmliche Bauelement-Isolationstechnik unter Verwendung flacher Gräben erläutert.
  • Als erstes werden, wie in 5(a) gezeigt, ein Zwischenlagenoxidfilm 12 von 5 bis 20 nm (50 bis 200 Å) Dicke und ein Siliciumnitridfilm 13 von 100 bis 200 nm (1.000 bis 2.000 Å) Dicke auf einem Siliciumsubstrat 11 gebildet. Dann wird durch ein Lithographieverfahren ein Resistmuster gebildet, um einen aktiven Bereich abzudecken. Unter Verwendung des Resistmusters als Maske werden der Siliciumnitridfilm 13 und der Zwischenlagenoxidfilm 12 in einem Bereich zum Bilden eines Bauelement-Isolationsgebiets durch Trockenätzen entfernt. Dann wird ein Graben im Siliciumsubstrat 11 durch Trockenätzen, wie in 5(b) gezeigt, gebildet.
  • Dann werden, wie in 5(c) gezeigt, der Boden und die Seiten des Grabens, gebildet im Siliciumsubstrat 11, auf eine Dicke von 5 bis 50 nm (50 bis 500 Å) bei einer Temperatur von 900 bis 1.100°C oxidiert. Durch die Oxidation wird die Öffnung des Grabens im Siliciumsubstrat 11 abgerundet, und die Seiten und der Boden des Siliciumsubstrats 11 werden mit einem Schutzfilm 14 eines Siliciumoxidfilms abedeckt. Dann wird, wie in 6(a) gezeigt, ein Oxidfilm 15 durch CVD abgeschieden, um den Graben vollständig aufzufüllen. Dann wird, wie in 6(b) gezeigt, der verdeckte Oxidfilm 15 durch chemisch-mechanisches Polieren abgeflacht. Als nächstes werden der Siliciumnitridfilm 13 und der Zwischenlagenoxidfilm 12, wie in 6(c) gezeigt, entfernt. Ein Gate-Oxidfilm 16 wird gebildet, und ein Gate-Elektrodenmaterial 17 wird darauf abgeschieden, wie in 7(a) zu sehen, und durch Lithographie und Trockenätzen zu einer Gate-Elektrode 17a gebildet.
  • Gemäß des oben beschriebenen Verfahrens nimmt eine Kante der Öffnung des im Siliciumsubstrat 11 gebildeten Grabens (in 8 als "a" angegeben) eine scharfe und fast rechtwinklige Form an. Die Kante der Grabenöffnung wird durch Oxidieren der Kante in einer bestimmten Oxidationsatmosphäre bei einer bestimmten Oxidationstemperatur nach dem Bilden des Grabens optimiert, so dass die Kante „a" abgerundet wird. Weiterhin bildet die Oxidation den Schutzfilm 14 als Siliciumoxidfilm auf der Oberfläche des Grabens. Nach dem späteren chemisch-mechanischen Polieren wird die Dicke des abgeflachten verdeckten Oxidfilms 15, der in den Graben gefüllt ist, durch Entfernen des Siliciumnitridfilms 13 und des Zwischenlagenoxidfilms 12 verringert. Als Folge wird der obere Abschnitt des verdeckten Oxidfilms im Bauelement-Isolationsbereich niedriger als die Oberfläche des Siliciumsubstrats im aktiven Bereich, wie in 6(c) gezeigt.
  • Wenn der Gate-Oxidfilm und die Gate-Elektrode hiernach gebildet werden, erstreckt sich der Kanalbereich im Endzustand so weit, dass er die Kante der Grabenöffnung einschließt, wie in 7(b) gezeigt. Demgemäß verstärkt sich das elektrische Gatefeld an diesem Bereich, wenn ein MOS-Transistor betrieben wird, wenn die Kante nicht ausreichend abgerundet wird, und der Transistor zeigt scheinbar Charakteristika, als ob störende MOS-Transistoren mit viel niedrigerem Schwellenwert parallel angeordnet wären. Weiterhin, in einem nicht-flüchtigen Speicher, unter Verwendung des Gate-Oxidfilms 16 als Tunneloxidfilm, vergrößert das elektrische F-N-Tunnelfeld den Kantenbereich. Daher nimmt der F-N-Tunnelstrom lokal zu, und die Zuverlässigkeit, den nicht-flüchtigen Speicher wieder zu beschreiben, wird beeinträchtigt. Weiterhin wird die Dicke des Gate-Oxidfilms im Bereich, wo die Kante nicht ausreichend abgerundet ist, verringert, was weiterhin das obige Problem vergrößert.
  • Im obigen Verfahren muss weiterhin die Optimierung der Kante der Grabenöffnung in einer Oxidation durchgeführt werden, nachdem der Graben gebildet wurde. Daher muss die Kante auf einmal in größerem Ausmaß oxidiert werden, um die Kante für bessere Rundheit zu oxidieren. Im Falle, wo die Oxidation jedoch durchgeführt wird, nachdem eine bestimmte Menge des Oxidfilms gebildet wurde, nimmt der durch Oxidieren des Siliciums gebildete Siliciumoxidfilm im Volumen zu, was verursacht, dass sich interne Spannungen im Kantenbereich der Grabenöffnung aufbauen. Das ist deshalb problematisch, weil die Bauelement-Charakteristika nachteilig beeinflusst werden, das Kantenprofil sich durch eine bemerkenswerte Zunahme der Spannung unmittelbar nach der Oxidation verändert, oder die Veränderungen im Profil erhöht werden.
  • Die JP 10012716 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements, das dazu dient, Ecken (z.B. des Substrats) abzurunden.
  • Die US 5 863 827 offenbart ein Verfahren zum Abrunden der Ecken eines Grabens unter Verwendung einer Oxidglasur.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung soll die Flexibilität der Kontrolle der Krümmung bzw. Rundung des Kantenbereichs der Grabenöffnung, die im Siliciumsubstrat vorgesehen ist, die ebenfalls als Kantenabschnitt eines aktiven Bereichs dient, verbessern, die auf diesem Bereich konzentrierte Belastung verringern, und die zum Erhalt eines gewünschten Profils des Kantenbereichs notwendige Wärmehysterese reduzieren.
  • Gemäß der Erfindung wird ein Verfahren zum Bilden eines Bauelement-Isolationsgebiets bereitgestellt, umfassend die Schritte: Bilden eines Zwischenlagenoxidfilms und eines Siliciumnitridfilms auf einem Halbleitersubstrat; Entfernen des Zwischenlagenoxidfilms und des Siliciumnitridfilms in einem Gebiet für eine Bauelement-Isolation und Bilden eines Grabens im Halbleitersubstrat durch Ätzen des Grabens mit einem Boden und Seitenwänden, derart, dass die Seitenwände durch Endabschnitte des Substrats und Endabschnitte des Siliciumnitridfilms und des Zwischenlagenoxidfilms definiert werden; Bilden eines ersten Oxidfilms durch thermisches Oxidieren mindestens des Bodens und der Seitenwände des Grabens und der Endabschnitte des Substrats unter den Endabschnitten des Siliciumnitridfilms unter Verwendung des Siliciumnitridfilms als Maske, die gegenüber Oxidation resistent ist; Bilden eines Zwischenraums zwischen den Endabschnitten des Siliciumnitridfilms und dem Halbleitersubstrat durch Entfernen des ersten Oxidfilms auf dem Boden und den Seitenwänden des Grabens und des ersten Oxidfilms und des Zwischenlagenoxidfilms unter den Endabschnitten des Siliciumnitridfilms durch Ätzen unter Verwendung des Siliciumnitridfilms als Ätzmaske; Bilden eines zweiten Oxidfilms durch thermisches Oxidieren mindestens des Bodens und der Seitenwände des Grabens und des Zwischenraums unter Verwendung des Siliciumnitridfilms als Maske, die gegenüber Oxidation resistent ist, und Bilden eines dritten Oxidfilms, um den Graben aufzufüllen, wodurch ein Bauelement-Isolationsgebiet gebildet wird.
  • Damit die vorliegende Erfindung noch besser verstanden wird, werden nun spezifische Ausführungsformen hiervon anhand der beigefügten Zeichnungen beschrieben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1(a) bis 1(d) sind Teilquerschnittsansichten, die ein Herstellungsverfahren eines Halbleiterbauelements gemäß der Erfindung veranschaulichen;
  • 2(a) bis 2(c) sind Teilquerschnittsansichten, die das Herstellungsverfahren des Halbleiterbauelements gemäß der Erfindung veranschaulichen;
  • 3(a) bis 3(c) sind Teilquerschnittsansichten, die das Herstellungsverfahren des Halbleiterbauelements gemäß der Erfindung veranschaulichen;
  • 4 ist eine teilweise vergrößerte Ansicht von 1(d);
  • 5(a) bis 5(c) sind Teilquerschnittsansichten, die das Herstellungsverfahren eines Halbleiterbauelements mit einem herkömmlichen Bauelement-Isolationsgebiet einer Grabenstruktur veranschaulichen;
  • 6(a) bis 6(c) sind Teilquerschnittsansichten, die das Herstellungsverfahren des Halbleiterbauelements mit dem herkömmlichen Bauelement-Isolationsgebiet der Grabenstruktur veranschaulichen;
  • 7(a) bis 7(b) sind Teilquerschnittsansichten, die das Herstellungsverfahren des Halbleiterbauelements mit dem herkömmlichen Bauelement-Isolationsgebiet der Grabenstruktur veranschaulichen; und
  • 8 ist eine teilweise vergrößerte Ansicht von 7(b).
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nachfolgend wird ein erfindungsgemäßes Herstellungsverfahren eines Halbleiterbauelements im Detail anhand eines Beispiels hiervon mit Bezug auf die 1(a) bis 3(c), die das Herstellungsverfahren des Halbleiterbauelements gemäß der Erfindung veranschaulichen, erläutert.
  • Zuerst werden, wie in 1(a) gezeigt, ein Zwischenlagenoxidfilm 2 von 5 bis 20 nm (50 bis 200 Å) Dicke und ein Siliciumnitridfilm 3 von 100 bis 200 nm (1.000 bis 2.000 Å) Dicke auf einem Siliciumsubstrat 1 gebildet. Der Zwischenlagenoxidfilm kann durch eine bekannte Technik, wie thermisches Oxidieren, gebildet werden. Der Siliciumnitridfilm kann durch eine bekannte Technik, wie CVD oder Zerstäuben, gebildet werden. In der vorliegenden Erfindung wird das Siliciumsubstrat als Halbleitersubstrat verwendet, aber das Substrat ist hierauf nicht begrenzt. Dann wird ein Resistmuster (nicht gezeigt) mit einer Öffnung in einem Bereich für eine Bauelement-Isolation auf der gesamten Oberfläche des Siliciumsubstrats 1 durch Lithographie gebildet.
  • Als nächstes wird, wie in 1(b) gezeigt, ein Graben im Siliciumsubstrat 1, beispielsweise durch Trockenätzen unter Verwendung des Resistmusters als Maske, gebildet. Die Tiefe des Grabens beträgt bevorzugt 200 bis 500 nm (2.000 bis 5.000 Å).
  • Dann wird, wie in 1(c) gezeigt, eine erste Oxidation durchgeführt, um einen ersten Siliciumoxidfilm (einen ersten Oxidfilm) 4a auf den Seiten und dem Boden des im Siliciumsubstrat 1 gebildeten Grabens zu bilden. Bei der ersten Oxidation verursacht der erhaltene Siliciumoxidfilm größere Belastungen gegenüber seiner Umgebung, als in einer zweiten Oxidation, die später durchzuführen ist. Dies ist der Fall, weil das Siliciumsubstrat 1 und der Zwischenlagenoxidfilm 2 unter dem Siliciumfilm 3 in einem Kantenbereich des Grabens bei der ersten Oxidation kaum einen Zwischenraum haben. Je größer die Dicke des Oxidfilms ist, und je höher die Oxidationstemperatur ist, desto größer ist die Belastung aufgrund einer Volumenexpansion des Oxidfilms während oxidiert wird. Der Grund für Letzteres ist, dass je höher die Oxidationstemperatur ist, die Oxidationsgeschwindigkeit desto größer wird, wodurch das Volumen des Oxidfilms in einer kurzen Zeitspanne zunimmt.
  • Die erste Oxidation wird wünschenswerterweise bei einer niedrigen Temperatur, wie 950°C oder niedriger (z.B. 400 bis 950°C), durchgeführt, so dass die Spannung auf ein niedriges Niveau gedrückt wird. Die Dicke des resultierenden ersten Siliciumoxidfilms ist wünschenswerterweise dünn, wie 35 nm (350 Å) (beispielsweise 2 bis 50 nm (20 bis 500 Å)), so dass die Spannung auf ein niedrigeres Niveau gedrückt wird. Es ist überflüssig, zu erwähnen, dass ein durch den oberen Teil der Oberfläche des Halbleitersubstrats definierter Bereich und eine Seite des Grabens (nachfolgend bezeichnet als "ein Eckabschnitt") durch die erste Oxidation abgerundet werden, aber der Eckabschnitt wird zu diesem Zeitpunkt nicht notwendigerweise auf ein ausreichendes Ausmaß abgerundet.
  • Dann wird, wie in 1(d) gezeigt, der erste Siliciumoxidfilm 4a im Graben entfernt, beispielsweise durch Ätzen mit Fluorwasserstoffsäure-Lösung, unter Verwendung des Siliciumnitridfilms 3 als Ätzmaske. Durch das Ätzen wird zwischen dem Siliciumsubstrat und dem Endabschnitt des Siliciumnitridfilms im Eckabschnitt eine Öffnung (bezeichnet durch "b" in 4) gebildet. Das Vorsehen der Öffnung ist effektiv für das vorausgehende Eliminieren des Oxidfilms, der im späteren zweiten Oxidationsschritt Spannung verursachen wird. Es ist ebenfalls effektiv, Defekte und Kontaminationen an den Seiten und dem Boden des Grabens zu entfernen, die durch das Ätzen zum Bilden des Grabens hervorgerufen werden.
  • Das oben beschriebene Ätzen muss in einem derartigen Ausmaß durchgeführt werden, dass das Siliciumsubstrat am Boden und den Seiten des Grabens freigelegt wird, und der Oxidfilm auf dem Eckabschnitt (insbesondere dem abgerundeten Abschnitt) vollständig entfernt wird. Als Folge hiervon bewegt sich ein Endabschnitt des Zwischenlagenoxidfilms von einem Endabschnitt des Siliciumnitridfilms, der hierauf liegt, nach innen. Die Dicke des Zwischenlagenoxidfilms ist dieselbe am Endabschnitt und in Nachbarschaft des Zentrums des aktiven Bereichs. Das Ätzen wird wünschenswerterweise durchgeführt, um 25% oder mehr (beispielsweise 120 bis 200% oder mehr) der Dicke des durch die erste Oxidation gebildeten Oxidfilms zu reduzieren.
  • Demgemäß wird die Größe "c" der Öffnung "b" größer als die Dicke des Zwischenlagenoxidfilms. Je größer die Größe "c" ist, desto mehr kann verhindert werden, dass sich die Spannung während der später durchgeführten zweiten Oxidation aufbaut. Beispielsweise ist die Größe "c" bevorzugt größer als die Dicke des Zwischenlagenoxidfilms mit 110 bis 200% der letzteren. Jedoch wird die Größe "c" gemäß der Dicke des ersten Oxidfilms 4a bestimmt und die Oxidationsbedingungen für den ersten Oxidfilm 4a.
  • Als nächstes, wie in 2(a) gezeigt, wird der Eckabschnitt durch die zweite Oxidation unter Verwendung des Siliciumnitridfilms als einer gegenüber Oxidation resistenten Maske abgerundet, und mindestens die Seiten und der Boden des Grabens werden mit einem zweiten Siliciumoxidfilm (ein zweiter Oxidfilm) 4b abgedeckt. Da der Zwischenraum zwischen dem Siliciumsubstrat 1 und dem Siliciumnitridfilm 3 am Eckabschnitt in einem vorhergehenden Schritt vorgesehen wurde, erlaubt der Zwischenraum die Volumenexpansion des am Eckabschnitt gebildeten Siliciumoxidfilms, die sich von der ersten Oxidation unterscheidet. Daher wird in der zweiten Oxidation die Spannung aufgrund der Volumenexpansion des Oxidfilms zwischen dem Siliciumsubstrat und dem Siliciumnitridfilm beim Eckabschnitt, verglichen mit der ersten Oxidation, verringert. Da weiterhin die Öffnung zuvor vorgesehen wurde, wird ohne weiteres am Eckabschnitt eine Oxidationssaat bereitgestellt, so dass der Eckabschnitt effektiv abgerundet werden kann.
  • In der zweiten erfindungsgemäßen Oxidation, selbst wenn diese bei einer höheren Temperatur und/oder zum Bilden eines dickeren Oxidfilms durchgeführt wird, was im allgemeinen größere Spannung als die herkömmliche Oxidation hervorruft, wird die sich am Eckabschnitt aufbauende Spannung auf ein Maß ähnlich zu derjenigen bei der herkömmlichen Oxidation beschränkt. Wo die Oxidation ähnlich zur herkömmlichen bei der vorliegenden Erfindung eingesetzt wird, wird die Spannung mehr reduziert.
  • Die sich durch die erste Oxidation am Eckabschnitt aufbauende Spannung wird durch Entfernen des ersten Siliciumoxidfilms verringert. Selbst wenn daher die zweite Oxidation im selben Ausmaß wie die herkömmliche Oxidation durchgeführt wird, wird ebenfalls die Spannungszunahme durch die zweite Oxidation verhindert. Demgemäß, wie oben beschrieben, beträgt die Oxidations temperatur der ersten Oxidation bevorzugt 950°C oder weniger, und die Dicke des resultierenden ersten Siliciumoxidfilms beträgt bevorzugt 35 nm (350 Å) oder weniger.
  • Die zweite Oxidation wird bevorzugt bei einer Temperatur ähnlich zu oder höher als derjenigen der ersten Oxidation in einem Bereich von 900 bis 1.100°C durchgeführt. Die Dicke des zweiten Siliciumoxidfilms ist bevorzugt ähnlich oder größer als diejenige des ersten Siliciumoxidfilms in einem Bereich von 5 bis 50 nm (50 bis 500 Å). Insbesondere soll die zweite Oxidation den Eckabschnitt abrunden. Daher wird die zweite Oxidation bevorzugt bei etwa 1.100°C durchgeführt, wobei die Viskosität von Silicium bei einer hohen Temperatur verwendet werden kann.
  • Es ist ebenfalls möglich, den Schwerpunkt auf die Verbesserung der Qualität des Unterdrückens der beim Eckabschnitt auftretenden Spannungen anstelle der Abrundung des Eckabschnitts zu legen. In diesem Fall wird die zweite Oxidation bevorzugt bei 950°C oder niedriger durchgeführt. Noch spezieller, wo die erste Oxidation bei 920°C durchgeführt wird, um den ersten Siliciumoxidfilm von 25 nm (250 Å) Dicke zu bilden, kann die zweite Oxidation bei 1.100°C durchgeführt werden, um den zweiten Siliciumoxidfilm von 35 nm (350 Å) Dicke zu bilden. Wo weiterhin die erste Oxidation bei 920°C durchgeführt wird, um den ersten Siliciumoxidfilm von 25 nm (250 Å) Dicke zu bilden, kann die zweite Oxidation bei 920°C durchgeführt werden, um den zweiten Siliciumoxidfilm von 35 nm (350 Å) Dicke zu bilden.
  • Danach, wie in 2(b) gezeigt, wird ein Siliciumoxidfilm (ein dritter Oxidfilm) 5 beispielsweise durch CVD abgeschieden, um den Graben aufzufüllen, so dass ein Bauelement-Isolationsgebiet gebildet wird.
  • Weiterhin wird, wie in 2(c) gezeigt, der Siliciumoxidfilm 5 durch Unterziehen dieses einem chemisch-mechanischen Polieren abgeflacht. Als nächstes werden, wie in 3(a) gezeigt, der Zwischenlagenoxidfilm 2 und der Siliciumnitridfilm 3 entfernt, um die Bildung des aktiven Gebiets und des Bauelement-Isolationsgebiets zu vervollständigen. Dann, wie in den 3(b) und 3(c) gezeigt, werden ein Gate-Oxidfilm 6 und ein Elektrodenmaterial 7 aus Polysilicium oder dergleichen abgeschieden und durch eine bekannte Technik geformt, um eine Gate-Elektrode 7a zu bilden.
  • Wie oben detailliert dargestellt, kann erfindungsgemäß ein Eckabschnitt einer gewünschten runden Form erhalten werden, während sowohl sich am Eckabschnitt aufbauende Spannung als auch eine Wärmehysterese auf ein kleineres Maß unterdrückt werden. Mit anderen Worten, die Unterdrückung der Spannung und der Wärmehysterese erlaubt die Erzeugung von Defekten im Silicium zu verhindern, die Form des Eckabschnitts zu stabilisieren, wodurch hohe Zuverlässigkeit von Halbleiterbauelementen und nicht-flüchtigen Speichern genauso wie hohe Genauigkeit von Schwellenwertverteilung verwirklicht werden. Wo weiterhin die Spannung und die Wärmehysterese denselben Wert wie im herkömmlichen aufweisen, kann ein abgerundeter Eckabschnitt mit größerer Krümmung erhalten werden. Darüber hinaus wird ein Kontaminationen und Defekte enthaltender Oxidfilm gänzlich aus dem im Substrat gebildeten Graben entfernt, wodurch ein Siliciumsubstrat mit hoher Qualität hergestellt werden kann.

Claims (7)

  1. Verfahren zum Bilden eines Bauelement-Isolationsgebiets, umfassend die Schritte: Bilden eines Zwischenlagenoxidfilms (2) und eines Siliciumnitridfilms (3) auf einem Halbleitersubstrat (1); Entfernen des Zwischenlagenoxidfilms (2) und des Siliciumnitridfilms (3) in einem Gebiet für eine Bauelement-Isolation und Bilden eines Grabens im Halbleitersubstrat (1) durch Ätzen des Grabens mit einem Boden und Seitenwänden, derart, dass die Seitenwände durch Endabschnitte des Substrats und Endabschnitte des Siliciumnitridfilms (3) und des Zwischenlagenoxidfilms (2) definiert werden; Bilden eines ersten Oxidfilms (4a) durch thermisches Oxidieren mindestens des Bodens und der Seitenwände des Grabens und der Endabschnitte des Substrats (1) unter den Endabschnitten des Siliciumnitridfilms (3) unter Verwendung des Siliciumnitridfilms als einer Maske, die gegenüber Oxidation resistent ist; Bilden eines Zwischenraums zwischen den Endabschnitten des Siliciumnitridfilms (3) und dem Halbleitersubstrat (1) durch Entfernen des ersten Oxidfilms (4a) auf dem Boden und den Seitenwänden des Grabens und des ersten Oxidfilms (4a) und des Zwischenlagenoxidfilms (2) unter den Endabschnitten des Siliciumnitridfilms durch Ätzen unter Verwendung des Siliciumnitridfilms (3) als einer Ätzmaske; Bilden eines zweiten Oxidfilms (4b) durch thermisches Oxidieren mindestens des Bodens und der Seitenwände des Grabens und des Zwischenraums unter Verwendung des Siliciumnitridfilms (3) als einer Maske, die gegenüber Oxidation resistent ist, und Bilden eines dritten Oxidfilms (5), um den Graben aufzufüllen, wodurch ein Bauelement-Isolationsgebiet gebildet wird.
  2. Verfahren nach Anspruch 1, worin der zweite Oxidfilm (4b) dicker ist als der erste Oxidfilm (4a).
  3. Verfahren nach Anspruch 2, worin der erste Oxidfilm (4a) eine Dicke von 2 bis 50 nm und der zweite Oxidfilm (4b) eine Dicke von 5 bis 50 nm aufweist.
  4. Verfahren nach Anspruch 1, worin der zweite Oxidfilm (4b) bei einer Temperatur, höher als die Temperatur zum Bilden des ersten Oxidfilms (4a), gebildet wird.
  5. Verfahren nach Anspruch 4, worin der erste Oxidfilm (4a) bei 400 bis 950°C gebildet wird und der zweite Oxidfilm (4b) bei 900 bis 1100°C gebildet wird.
  6. Verfahren nach Anspruch 1, worin der erste Oxidfilm (4a) zwischen dem Siliciumnitridfilm (3) und dem Halbleitersubstrat (1) in Richtung der breiten Richtung des Halbleitersubstrats (1) vom Endabschnitt des Siliciumnitridfilms (3) auf 120 bis 200% der Dicke des ersten Oxidfilms (4a) auf den Seitenwänden des Grabens entfernt wird.
  7. Verfahren nach Anspruch 1, worin der Zwischenraum, gebildet zwischen dem Endabschnitt des Siliciumnitridfilms (3) und dem Halbleitersubstrat (1), um 110 bis 200% dicker ist als der Zwischenlagenoxidfilm (2).
DE60025991T 1999-04-28 2000-04-28 Verfahren zum Bilden eines Bauelement-Isolationsgebiets Expired - Lifetime DE60025991T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12109599A JP3566880B2 (ja) 1999-04-28 1999-04-28 素子分離領域の形成方法
JP12109599 1999-04-28

Publications (2)

Publication Number Publication Date
DE60025991D1 DE60025991D1 (de) 2006-04-20
DE60025991T2 true DE60025991T2 (de) 2006-10-19

Family

ID=14802763

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60025991T Expired - Lifetime DE60025991T2 (de) 1999-04-28 2000-04-28 Verfahren zum Bilden eines Bauelement-Isolationsgebiets

Country Status (6)

Country Link
US (1) US6323107B1 (de)
EP (1) EP1049154B1 (de)
JP (1) JP3566880B2 (de)
KR (1) KR100367051B1 (de)
DE (1) DE60025991T2 (de)
TW (1) TW473907B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7289174B1 (en) 1995-07-17 2007-10-30 Seiko Epson Corporation Reflective type color liquid crystal device and an electronic apparatus using this
JP3702162B2 (ja) * 2000-09-25 2005-10-05 三洋電機株式会社 半導体装置の製造方法
JP2003100860A (ja) 2001-09-27 2003-04-04 Toshiba Corp 半導体装置
WO2003043078A2 (en) * 2001-11-13 2003-05-22 Advanced Micro Devices, Inc. Preferential corner rounding of trench structures using post-fill oxidation
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US7439141B2 (en) * 2001-12-27 2008-10-21 Spansion, Llc Shallow trench isolation approach for improved STI corner rounding
US6890831B2 (en) * 2002-06-03 2005-05-10 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device
KR100466189B1 (ko) * 2002-06-04 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 셀의 제조 방법
KR100475081B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Sonos형 eeprom 및 그 제조방법
JP2004095886A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
US20040065937A1 (en) * 2002-10-07 2004-04-08 Chia-Shun Hsiao Floating gate memory structures and fabrication methods
KR100843244B1 (ko) 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7812375B2 (en) * 2003-05-28 2010-10-12 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
KR100719366B1 (ko) * 2005-06-15 2007-05-17 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법
US20070262963A1 (en) * 2006-05-11 2007-11-15 Cypress Semiconductor Corporation Apparatus and method for recognizing a button operation on a sensing device
JP2008103420A (ja) * 2006-10-17 2008-05-01 Elpida Memory Inc 半導体装置の製造方法
US9006079B2 (en) * 2012-10-19 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor fins with reduced widths

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258332A (en) * 1987-08-28 1993-11-02 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices including rounding of corner portions by etching
KR970053470A (ko) * 1995-12-29 1997-07-31 김주용 반도체소자의 소자분리막 제조방법
JP3414590B2 (ja) * 1996-06-20 2003-06-09 株式会社東芝 半導体装置の製造方法
US5834358A (en) * 1996-11-12 1998-11-10 Micron Technology, Inc. Isolation regions and methods of forming isolation regions
US5863827A (en) * 1997-06-03 1999-01-26 Texas Instruments Incorporated Oxide deglaze before sidewall oxidation of mesa or trench
US5880004A (en) * 1997-06-10 1999-03-09 Winbond Electronics Corp. Trench isolation process
US6103635A (en) * 1997-10-28 2000-08-15 Fairchild Semiconductor Corp. Trench forming process and integrated circuit device including a trench
US6054343A (en) * 1998-01-26 2000-04-25 Texas Instruments Incorporated Nitride trench fill process for increasing shallow trench isolation (STI) robustness
US6074932A (en) * 1998-01-28 2000-06-13 Texas Instruments - Acer Incorporated Method for forming a stress-free shallow trench isolation

Also Published As

Publication number Publication date
KR100367051B1 (ko) 2003-01-09
EP1049154B1 (de) 2006-02-15
EP1049154A2 (de) 2000-11-02
EP1049154A3 (de) 2002-12-18
TW473907B (en) 2002-01-21
KR20000071817A (ko) 2000-11-25
DE60025991D1 (de) 2006-04-20
US6323107B1 (en) 2001-11-27
JP3566880B2 (ja) 2004-09-15
JP2000311938A (ja) 2000-11-07

Similar Documents

Publication Publication Date Title
DE60025991T2 (de) Verfahren zum Bilden eines Bauelement-Isolationsgebiets
EP0809279B1 (de) Verfahren zur Herstellung eines MOS-Transistors
DE19612948B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE102004009597A1 (de) Verfahren zur Herstellung einer Halbleiterbaugruppe
DE19748501A1 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur und eine Grabenelementtrennstruktur
DE4114344A1 (de) Herstellungsverfahren und aufbau einer nicht-fluechtigen halbleiterspeichereinrichtung mit einer speicherzellenanordnung und einem peripheren schaltkreis
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE102007052289A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Recess-Gate
DE102005048036B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE19806300C2 (de) Halbleiteranordnung mit einem Elementisolationsbereich vom Grabentyp und ein Verfahren zu deren Herstellung
DE10236217A1 (de) Bildung einer vergrabenen Brücke ohne TTO-Abscheidung
DE4410287C1 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
EP1180797A2 (de) Verfahren zur Herstellung von Kondensatorelektroden
DE69630864T2 (de) Verfahren zur Herstellung nichtflüchtiger Speicheranordnungen mit Tunneloxid
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE10351030B4 (de) Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat
DE102005037566B4 (de) Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
DE4426604B4 (de) Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition