DE4426604B4 - Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat - Google Patents

Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat Download PDF

Info

Publication number
DE4426604B4
DE4426604B4 DE4426604A DE4426604A DE4426604B4 DE 4426604 B4 DE4426604 B4 DE 4426604B4 DE 4426604 A DE4426604 A DE 4426604A DE 4426604 A DE4426604 A DE 4426604A DE 4426604 B4 DE4426604 B4 DE 4426604B4
Authority
DE
Germany
Prior art keywords
silicon
layer
device isolation
trenches
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4426604A
Other languages
English (en)
Other versions
DE4426604A1 (de
Inventor
Jun-Hee Lim
Yoon-Jong Huh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE4426604A1 publication Critical patent/DE4426604A1/de
Application granted granted Critical
Publication of DE4426604B4 publication Critical patent/DE4426604B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Bilden einer Bauelement-Isolationsregion in einem Siliziumsubstrat, mit folgenden Schritten:
Bilden einer Pufferschicht (2) und einer Isolationsschicht (3) auf dem Siliziumsubstrat (1);
Ausführen eines Ätzvorgangs, um die Isolationsschicht (3) teilweise zu entfernen, um so eine Öffnung zu bilden, die der Bauelement-Isolationsregion entspricht;
Bilden von halbsphärischen Polysiliziumstrukturen (5) auf der gesamten Oberfläche des Siliziumsubstrats (1);
Entfernen der Pufferschicht (2), die zwischen den halbsphärischen Polysiliziumstrukturen (5) auf dem Boden der Öffnung freiliegt;
Trockenätzen der restlichen freiliegenden Siliziumregionen, um so eine Mehrzahl von Siliziumstangen (9) mit einer bestimmten Länge und einer Mehrzahl von Gräben (T) mit einer bestimmten Tiefe zu bilden;
Bilden einer Siliziumoxidschicht auf einer Oberfläche der Siliziumstangen (9) und dem freiliegenden Siliziumsubstrat (1), und Füllen des Inneren der Gräben (T) mit Polysilizium; und
Oxidieren des Polysiliziums, das in die Gräben (T) gefüllt ist, um eine Bauelement-Isolationsregion zu bilden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat.
  • Halbleiterbauelemente werden auf einem gleichen Substrat gebildet und die Halbleiterbauelemente müssen deshalb voneinander elektrisch isoliert sein.
  • Das herkömmliche Verfahren zum Isolieren von Halbleiterbauelementen ist das sog. LOGOS-Verfahren (LOGOS = local oxidation of silicon = Lokaloxidation von Silizium), das ein selektives Oxidationsverfahren ist. Dieses Verfahren wird auf die folgende Art ausgeführt. Eine Oxidschicht, die als Pufferoxidschicht bezeichnet wird, wird auf einem Siliziumsubstrat gebildet und dann wird darauf eine nichtoxidierende Siliziumnitridschicht gebildet. Dann werden die oberen Schichten lediglich von den Bauelement isolierenden Regionen entfernt. Abhängig von den Anforderungen wird eine Störstelle in die isolierenden Regionen Ionen-implantiert und die Regionen werden einer thermischen Oxidation ausgesetzt, wodurch sich eine Feldoxidschicht bildet.
  • Bei diesem Verfahren bildet sich jedoch während der selek tiven Oxidation ein Vogelschnabel. D.h., der Oxidschichtabschnitt wird von der isolierenden Region zu der Bauelementeregion (aktive Region) bewegt, wodurch diese zur Bildung eines Halbleiterbauelements mit hoher Dichte ungeeignet wird.
  • Bei einem Versuch, die oben beschriebenen Nachteile zu losen, werden fortgeschrittenere Bauelement-Isolationsverfahren vorgeschlagen, und unter diesen existiert ein Bauelement-Isolationsverfahren, das einen Graben verwendet. Dieses Verfahren ist in den 1a bis 1g dargestellt und gemäß diesem Verfahren wurde die Störung des Vogelschnabels reduziert, wie es in den Zeichnungen dargestellt ist. Dieses Verfahren schließt einen dualen vergrabenen Isolationsprozeß ein und wird im folgenden genauer beschrieben.
  • Wie in 1a gezeigt ist, werden eine Oxidschicht 11 und eine erste Nitridschicht 12 aufeinanderfolgend auf einem Siliziumsubstrat 10 abgeschieden. Dann wird durch Verwenden eines Photo-Ätzverfahrens eine Öffnung auf dem Abschnitt gebildet, auf dem die Bauelement-Isolationsregion gebildet werden soll. Dies ist ein Schritt zum Definieren der Bauelementbildungsregion.
  • Dann wird eine Polysiliziumschicht 13 auf der gesamten Oberfläche abgeschieden und dann wird eine zweite Nitridschicht gebildet. Dann wird ein Ätzvorgang durch Verwenden eines Trockenätzverfahrens und durch Verwenden der Polysiliziumschicht als Ätzstoppschicht ausgeführt, bis eine Seitenwand-Isolationsschicht 14 auf der Seitenwand der Öffnung gebildet ist. In diesem Zustand wird ein thermischer Oxidationsprozeß bezüglich der freigelegten Polysiliziumschicht ausgeführt, die als die Seitenwand-Isolationsschicht 14 der Öffnung definiert wurde, wodurch eine erste Feldoxidschicht 15 gebildet wird, wie es in 1b gezeigt ist.
  • Die Seitenwandisolationsschicht 14 besteht aus einem Siliziumnitrid und wird deshalb durch Verwenden eines Naß ätzverfahrens unter Verwendung von Phosphorsäure entfernt, um so die Seitenwand der Öffnung freizulegen, wie es in 1c gezeigt ist.
  • Dann wird ein Trockenätzprozeß von den gegenüberliegenden Kanten der Öffnung in Richtung der Siliziumschicht ausgeführt, um so die beiden Gräben T1 und T2 zu bilden, wie es in 1d gezeigt ist. Nach der Bildung der Gräben wird eine Ionenimplantation ausgeführt, und dann wird ein thermischer Oxidationsprozeß bezüglich der Seitenwand der Gräben ausgeführt, bis sich eine Oxidschicht 16 bildet.
  • Dann wird, wie in 1e gezeigt ist, das Innere der Gräben mit einer Polysiliziumschicht 17 aufgefüllt, und dann wird eine thermische Oxidation ausgeführt, um so eine erste Feldoxidschicht zusammen mit einer Bauelement-Isolationsregion 18 zu bilden.
  • Dann wird eine Bauelement-Isolationsregion gebildet, wie es in 1f gezeigt ist, und dann werden die Nitridschichten entfernt, wie es in 1g gezeigt ist.
  • Bei dem oben beschriebenen Bauelement-Isolationsverfahren, das zwei Gräben verwendet, ist der Prozeß kompliziert, wenn das Verfahren auf das tatsächliche Bauelement angewendet wird. D.h., wenn die Seitenwand-Isolationsschicht gebildet ist, ist das Trockenätzen nicht leicht auszuführen und eine gesteuerte thermische Oxidation ist während des Prozesses erforderlich, wobei diese kompliziert sind.
  • Weiterhin ist beim Bilden der ersten Feldoxidschicht als Seitenwand-Isolationsschicht eine Maskenoperation notwendig, so daß das Substrat eine Spannung erfahren kann. Wenn in diesem Zustand eine Speicherzelle, wie z.B. ein DRAM (= dynamisches RAM = dynamischer Speicher mit wahlfreiem Zugriff), auf der Bauelementbildungsregion gebildet wird, erhöht das Bauelement seinen Ruhestrom und erniedrigt die Auffrischcharakteristika, was dazu führt, daß diese herkömm liche Technik eine niedrige Zuverlässigkeit aufweist.
  • Weiterhin sind die Größen der Bauelement-Isolationsregionen, die auf einem Chip gebildet werden, nicht gleichmäßig und deshalb sind, wenn das herkömmliche Verfahren angewendet wird, die Breiten der Gräben nicht gleichmäßig, was dazu führt, daß die Dicke des Bauelement-Isolationsfilms ungleichmäßig wird.
  • Aus der JP 59-096745 A ist ein Verfahren zum Bilden einer Bauelement-Isolationsregion in einem Halbleitersubstrat bekannt, welches folgende Schritte aufweist:
    Bilden einer Pufferschicht und einer Isolationsschicht auf dem Halbleitersubstrat und Ausführen eines Ätzvorgangs, um die Isoaltionsschicht teilweise zu entfernen, um so eine Öffnung zu bilden, die der Bauelement-Isolationsregion entspricht; Bilden von Strukturen in Streifen- oder Maschenform auf der gesamten Oberfläche des Substrats; Entfernen der Pufferschicht, die zwischen den Strukturen auf dem Boden der Öffnung freiliegt; und Trockenätzen der restlichen freiliegenden Siliziumregionen, um so eine Mehrzahl von Siliziumstangen und Gräben mit einer bestimmten Länge bzw. Tiefe zu bilden.
  • Halbsphärische Polisiziumstrukturen und ihre Verwendung zur Ausbildung von DRAM-Kondensatoren sind den Druckschriften Watanabe, H., et al.: "Device application and structure ..."J. Appl. Phys. 71(7), 1. April 1992, Seiten 3538 bis 3543; US 5,256,587 A und US 5,204,280 A zu entnehmen.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement-Isolationsverfahren zu schaffen, bei dem der Vogelschnabel ausgeschlossen ist, so daß dieses zur Bildung eines Halbleiterbauelements mit hoher Dichte geeignet ist, und das gleichmäßige Bauelement-Isolationsregionen mit einer ausreichenden Dicke bildet, so daß das Verfahren auf eine zuverlässige und leichte Art und Weise ausgeführt werden kann.
  • Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 sowie durch ein Verfahren nach Anspruch 8 gelöst.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Prozeß zum Bilden einer Feldoxidschicht durch eine thermische Oxidation direkt nach der Bildung der Gräben und Stangen ausgeführt.
  • Wie aus der obigen Beschreibung offensichtlich ist, wird eine große Anzahl von kleinen Stangen und Gräben innerhalb der Bauelement-Isolationsregion gebildet und die Stangen haben ähnliche Größen unabhängig von der Größe der Bauelement-Isolationsregion. Deshalb tritt während des Auffüllens des Inneren der Gräben kein Unterschied bezüglich der Dicke auf, so daß gleichmäßige Bauelement-Isolationsregionen erhalten werden können.
    •
  • Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1a–1g teilweise Schnittdarstellungen der Isolationsregion, die den herkömmlichen Halbleiterbauelement-Isolationsprozeß darstellen;
  • 2a–2g teilweise Schnittdarstellungen der Isolationsregion eines Halbleiterwafers, die den Halbleiterbauelement-Isolationsprozeß gemäß der vorliegenden Erfindung darstellen; und
  • 3 eine graphische Darstellung, die die Dichte und Größe der halbsphärischen Siliziumkörner gegenüber der Abscheidungstemperatur zeigt.
  • Vor der Bildung von Bauelementen auf einem Halbleitersubstrat werden zuerst Bauelement-Isolationsregionen auf den selektiven Regionen gebildet.
  • Das im folgenden beschriebene Ausführungsbeispiel dient zur Darstellung der Tatsache, daß das Verfahren der vorliegenden Erfindung, einfach angewendet werden kann, um enge Bauelement-Isolationsregionen und breite Bauelement-Isolationsregionen zu bilden.
  • Als erstes werden, wie in 2a gezeigt ist, eine Siliziumoxidschicht 2 als Pufferschicht und eine Siliziumnitridschicht 3 als nicht-oxidierte Isolationsschicht auf einem Halbleitersubstrat 1 abgeschieden. Dies dient zum Schutz der aktiven Region während des Voranschreitens eines Oxidationsprozesses und dient zur Definition von Bauelement-Isolationsregionen.
  • In 2b werden die Öffnungen A und B durch Anwenden eines Photoätzprozesses gebildet, um so eine schmale Bauelement-Isolationsregion "A" und eine breite Bauelement-Isolationsregion "B" zu definieren. Nach dem Bilden einer Photorestiststruktur 4 wird die Siliziumnitridschicht 3 unter Verwendung der Photoresistmaske 4 geätzt, und die Siliziumoxidschicht 2 wird auf dem Boden der Öffnungen freigelegt. Danach wird die Photoresiststruktur 4 entfernt.
  • Folglich ist die Isolationsregion "A" und "B" definiert. Dann werden, wie in 2c gezeigt ist, halbsphärische gekörnte Polysiliziumstrukturen 5 (im folgenden HSG-Si-Strukturen genannt) auf der gesamten Oberfläche des Substrats in einer derart verstreuten Art gebildet, daß die Strukturen 5 um genaue Entfernungen voneinander getrennt sind. Dies ist das prinzipielle Merkmal der vorliegenden Erfindung.
  • Im folgenden wird nun die Bildung der HSG-Si-Strukturen detaillierter beschrieben.
  • Um die effektive Fläche des Kondensators zu erhöhen, der eine wesentliche Komponente in einem Halbleiterspeicher ist, z.B. einem "DRAM" mit mehr als 64 Mbit, wurde die Bildung einer HSG-Si-Struktur vorgeschlagen. Jede Struktur wird durch eine teilweise Kristallisierung erhalten, wenn das Polysilizium durch Verwenden eines Gasphasenabscheidungsverfahrens mit niedrigem Druck bei genauen Bedingungen abgeschieden wird.
  • Das Polysilizium wird durch Zerlegen von reinem Silan (SiH4) innerhalb einer LPCVD-Reaktionskammer abgeschieden (LPCVD = Low Pressure Chemical Vapor Deposition = Abscheidung aus der Gasphase mit niederem Druck). Wenn ein Experiment ausgeführt wird, bei dem der Druck des Silans 0,2 Torr ist und die Abscheidungstemperatur zwischen 500°C und 620°C verändert wird, dann kann bestätigt werden, daß sich das Polysilizium von einer nicht-kristallinen Struktur in eine polykristalline Struktur verändert. Die Schicht, die bei einer Temperatur von 560°C abgeschieden wird, hat eine nicht-kristalline und eine polykristalline Region. Wenn die Abscheidungstemperatur erhöht wird, wird der Durchmesser der Körner reduziert, während die Dichte der Körner erhöht wird.
  • Der Graph in 3 zeigt die Korndichte und die Korngröße gegenüber der Veränderung der Abscheidungstemperatur, wobei die Schichtdicke auf 0,1 Mikrometer festgelegt ist. D.h. 3 bestätigt graphisch die obige Beschreibung.
  • Bei der vorliegenden Erfindung werden die HSG-Si-Strukturen in der Form eines Archipels, das viele Inseln einschließt, verteilt, und die Gräben in dem Substrat werden unter Verwendung der Archipel-artigen Strukturen als Maske gebildet, wodurch diese zur Isolation der Bauelemente verwendet wird. Die Entfernungen zwischen den Inseln hängen mit der Verteilung der HSG-Si-Strukturen und dem nachfolgenden Ätzprozeß zusammen. Nachdem dessen Standardabweichungen etwa +/– 3% beträgt, ist die Gleichmäßigkeit der Struktur sichergestellt.
  • Nach dem Bilden der genau getrennten HSG-Si-Strukturen 5, wie es in 2c gezeigt ist, wird die Siliziumoxidschicht 2 unter Verwendung der HSG-Si-Struktur 5 als Maske teilweise geätzt, um so das Substrat freizulegen, wie es in 2d gezeigt ist. Folglich ist die Siliziumschicht zwischen den HSG-Si-Strukturen freigelegt und dann wird ein Trockenätzvorgang ausgeführt, um das Silizium in Richtung des Substrats zu entfernen, wie es in 2e dargestellt ist, mit dem Ergebnis, daß eine große Anzahl von kleinen Siliziumstangen 9 zwischen den Gräben "T" gebildet wird. Die Form und Größe der Stangen sind sowohl bei der engen als auch bei der weiten Öffnung gleich.
  • Diese Gräben "T" erscheinen in der Schnittdarstellung als voneinander getrennt, aber wenn sie in einer Draufsichtdarstellung betrachtet werden, können die Gräben als durch Zwischen-Gräben-Stangen 9 verbunden betrachtet werden:
    Dann werden die HSG-Si-Strukturen 5, die zuvor gebildet wurden, während des Ätzvorganges zum Entfernen der Siliziumschicht alle entfernt. Dann wird eine Siliziumoxidschicht 2' auf den Stangen 9, die die Gräben bilden, freigelegt und die Siliziumoxidschicht 2' wird durch einen Ätzprozeß entfernt. Dieser Schritt kann jedoch auch weggelassen werden.
  • Um die Kanalinversion zu vermeiden, hat die Bauelement-Isolationsregion bevorzugterweise eine Störstellenschicht mit hoher Konzentration. Deshalb wird bei dieser Stufe eine Ionenimplantation in Richtung des Substrats ausgeführt.
  • Dann wird, wie es in 2f gezeigt ist, eine thermische Oxidationsschicht auf der inneren Umfangsoberfläche des Grabens aufgewachsen, um so eine Siliziumoxidschicht 6 zu bilden, um die Substratoberfläche zu umgeben und um so das Substrat zu isolieren. Dann wird eine Polysiliziumschicht abgeschieden, um das Innere des Grabens zu füllen, dann wird ein Zurückätzen der Polysiliziumschicht ausgeführt, und dann wird das Innere des Grabens mit einer Polysiliziumschicht 7 gefüllt.
  • Dann wird die Polysiliziumschicht 7 oxidiert, um eine Siliziumoxidschicht 8 zu bilden, wie es in 2g gezeigt ist, wodurch die Bildung der Bauelement-Isolationsregion, einer schmalen Bauelement-Isolationsregion 30 und einer breiten Bauelement-Isolationsregion 40, abgeschlossen ist. Dann wird die Siliziumnitridschicht 3 unter Verwendung von Phosphorsäure entfernt, so daß eine aktive Region gebildet werden kann, und daß ein Halbleiterbauelement auf der aktiven Region gebildet werden kann.
  • Die obigen Schritte stellen das Verfahren der vorliegenden Erfindung dar. Währenddessen kann ein verändertes Ausführungsbeispiel aus dem oben beschriebenen Ausführungsbeispiel gebildet werden und dies wird im folgenden beschrieben. D.h., daß nach der Bildung des Grabens und der Stangen das Siliziumsubstrat freigelegt ist und in diesem Zustand eine thermische Oxidation deshalb direkt ausgeführt werden kann, um so eine Bauelement-Isolationsregion zu bilden.
  • Der vollständige Prozeßablauf für das oben erwähnte Verfahren lautet wie folgt. Eine Siliziumoxidschicht und eine Siliziumnitridschicht werden auf einem Halbleitersubstrat gebildet, und die Siliziumnitridschicht wird teilweise entfernt, so daß eine Öffnung gebildet werden kann, die der Bauelement-Isolationsregion entspricht. Dann werden halbsphärische Polysiliziumstrukturen (HSG-Si-Strukturen) auf der gesamten Oberfläche des Substrats gebildet, und die Siliziumoxidschicht, die zwischen den HSG-Si-Strukturen und auf den Böden der Öffnungen freiliegt, wird entfernt. Dann wird ein Trockenätzen bezüglich der freigelegten Siliziumregionen ausgeführt, so daß sich eine Mehrzahl von Gräben mit einer bestimmten Tiefe bildet. Das freigelegte Silizium, das innerhalb der Gräben liegt, wird einer thermischen Oxidation ausgesetzt, um so eine Feldoxidschicht zu bilden, wodurch das veränderte Ausführungsbeispiel fertiggestellt wird.
  • Wenn die Bauelement-Isolationsregionen auf der gesamten Oberfläche des Halbleiterchips gebildet werden, werden Strukturen mit enger Breite und Strukturen mit breiter Breite zusammen vorhanden sein. In dem Fall, in dem die Gräben getrennt sind, existieren, wenn die enge und die breite Region gleichmäßig geätzt oder vergraben (gefüllt) sind, begleitende Schwierigkeiten. Die engen Gräben sind z.B. schnell gefüllt, während sich die breiten Gräben langsam füllen. Folglich entstehen Unterschiede in der Dicke.
  • Gemäß der vorliegenden Erfindung werden die obigen Schwierigkeiten jedoch durch Bilden enger Gräben auch in der breiten Region gelöst.
  • Gemäß der vorliegenden Erfindung, die oben beschrieben wurde, sind die Prozeßschritte verglichen mit denen des herkömmlichen Prozesses nicht kompliziert. Ferner läßt die vorliegende Erfindung das Trockenätzen der Siliziumnitridschicht und die gesteuerte thermische Oxidation während des Verfahrens weg, so daß der Prozeß leichter ausgeführt werden kann.
  • Gemäß der vorliegenden Erfindung bleibt eine Isolation mit demselben Pegel möglich, unabhängig davon, ob die Isolationsregion eng oder breit ist.

Claims (14)

  1. Verfahren zum Bilden einer Bauelement-Isolationsregion in einem Siliziumsubstrat, mit folgenden Schritten: Bilden einer Pufferschicht (2) und einer Isolationsschicht (3) auf dem Siliziumsubstrat (1); Ausführen eines Ätzvorgangs, um die Isolationsschicht (3) teilweise zu entfernen, um so eine Öffnung zu bilden, die der Bauelement-Isolationsregion entspricht; Bilden von halbsphärischen Polysiliziumstrukturen (5) auf der gesamten Oberfläche des Siliziumsubstrats (1); Entfernen der Pufferschicht (2), die zwischen den halbsphärischen Polysiliziumstrukturen (5) auf dem Boden der Öffnung freiliegt; Trockenätzen der restlichen freiliegenden Siliziumregionen, um so eine Mehrzahl von Siliziumstangen (9) mit einer bestimmten Länge und einer Mehrzahl von Gräben (T) mit einer bestimmten Tiefe zu bilden; Bilden einer Siliziumoxidschicht auf einer Oberfläche der Siliziumstangen (9) und dem freiliegenden Siliziumsubstrat (1), und Füllen des Inneren der Gräben (T) mit Polysilizium; und Oxidieren des Polysiliziums, das in die Gräben (T) gefüllt ist, um eine Bauelement-Isolationsregion zu bilden.
  2. Verfahren nach Anspruch 1, bei dem ferner eine Kanalstopp-Ionenimplantation nach der Bildung der Gräben (T) und der Siliziumstangen (9) ausgeführt wird.
  3. Verfahren nach Anspruch 1, bei dem die halbsphärischen Polysiliziumstrukturen (9) in den Öffnungen ausgebildet sind, um zumindest eine oder mehrere Inseln aufzuweisen.
  4. Verfahren nach Anspruch 1, bei dem die Öffnung enge Bauelement-Isolationsregionen und breite Bauelement-Isolationsregionen einschließt.
  5. Verfahren nach Anspruch 1, bei dem die Pufferschicht (2) eine Siliziumoxidschicht ist.
  6. Verfahren nach Anspruch 1, bei dem die Isolationsschicht (3) auf der Pufferschicht (2) eine Siliziumnitridschicht ist.
  7. Verfahren nach Anspruch 1, bei dem die Isolationsschicht (3) innerhalb der Gräben (T) eine thermisch aufgewachsene Siliziumoxidschicht ist.
  8. Verfahren zum Bilden einer Bauelement-Isolationsregion auf einem Siliziumsubstrat (1), mit folgenden Schritten: Bilden einer Pufferschicht (2) und einer Isolationsschicht (3) auf dem Siliziumsubstrat (1); Ausführen eines Ätzvorgangs, um die Isolationsschicht (3) teilweise zu entfernen, um so eine Öffnung zu bilden, die der Bauelement-Isolationsregion entspricht; Bilden von halbsphärischen Polysiliziumstrukturen (5) auf der gesamten Oberfläche des Siliziumsubstrats (1); Entfernen der Pufferschicht (2), die zwischen den halbsphärischen Polysiliziumstrukturen (5) auf dem Boden der Öffnungen freiliegt; Trockenätzen von freiliegenden Siliziumregionen, um so eine Mehrzahl von Gräben (T) und Siliziumstangen (9) mit jeweils einer einer bestimmten Breite zu schaffen; und Bilden einer Isolationsschicht (8) auf freigelegten Siliziumbereichen innerhalb der Gräben (T) um so die Bauelement-Isolationsregion zu bilden.
  9. Verfahren nach Anspruch 8, bei dem eine Kanalstopp-Ionenimplantation nach der Bildung der Gräben (T) und der Siliziumstangen (9) ausgeführt wird.
  10. Verfahren nach Anspruch 8, bei dem die halbsphärischen Polysiliziumstrukturen (5) in Öffnungen auf eine solche Art und Weise gebildet sind, daß sich zumindest eine oder mehrere Inseln bilden.
  11. Verfahren nach Anspruch 8, bei dem Öffnungen schmale Bauelement-Isolationsregionen und breite Bauelement-Isolationsregionen einschließen.
  12. Verfahren nach Anspruch 8, bei dem die Pufferschicht (2) eine Siliziumoxidschicht ist.
  13. Verfahren nach Anspruch 8, bei dem die Isolationsschicht (3) auf der Pufferschicht eine Siliziumnitridschicht ist.
  14. Verfahren nach Anspruch 8, bei der die Isolationsschicht (3) innerhalb der Gräben (T) eine thermisch aufgewachsene Siliziumoxidschicht ist.
DE4426604A 1993-12-22 1994-07-27 Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat Expired - Fee Related DE4426604B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-29028 1993-12-22
KR1019930029028A KR960014452B1 (ko) 1993-12-22 1993-12-22 반도체 소자분리 방법

Publications (2)

Publication Number Publication Date
DE4426604A1 DE4426604A1 (de) 1995-06-29
DE4426604B4 true DE4426604B4 (de) 2005-02-10

Family

ID=19372086

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4426604A Expired - Fee Related DE4426604B4 (de) 1993-12-22 1994-07-27 Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat

Country Status (4)

Country Link
US (1) US5756389A (de)
JP (1) JP3061729B2 (de)
KR (1) KR960014452B1 (de)
DE (1) DE4426604B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW327700B (en) * 1997-07-15 1998-03-01 Mos Electronics Taiwan Inc The method for using rough oxide mask to form isolating field oxide
US6090685A (en) * 1997-08-22 2000-07-18 Micron Technology Inc. Method of forming a LOCOS trench isolation structure
US6599812B1 (en) * 1998-10-23 2003-07-29 Stmicroelectronics S.R.L. Manufacturing method for a thick oxide layer
EP0996149A1 (de) * 1998-10-23 2000-04-26 STMicroelectronics S.r.l. Herstellungsverfahren für eine Oxidschicht mit grosser Dicke
TW396508B (en) * 1999-01-05 2000-07-01 Mosel Vitelic Inc A method for forming trench isolation
DE10041084A1 (de) * 2000-08-22 2002-03-14 Infineon Technologies Ag Verfahren zur Bildung eines dielektrischen Gebiets in einem Halbleitersubstrat
US6413836B1 (en) * 2000-09-20 2002-07-02 Vanguard International Semiconductor Corporation Method of making isolation trench
ITTO20011038A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
KR100538810B1 (ko) * 2003-12-29 2005-12-23 주식회사 하이닉스반도체 반도체소자의 소자분리 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949360A1 (de) * 1978-12-08 1980-06-26 Hitachi Ltd Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen
US4211582A (en) * 1979-06-28 1980-07-08 International Business Machines Corporation Process for making large area isolation trenches utilizing a two-step selective etching technique
JPS5996745A (ja) * 1982-11-24 1984-06-04 Mitsubishi Electric Corp 半導体装置の製造方法
EP0407077A2 (de) * 1989-07-03 1991-01-09 AT&T Corp. Verfahren zur Herstellung einer Halbleiteranordnung mit integrierten Schaltungen
US5096848A (en) * 1990-02-23 1992-03-17 Sharp Kabushiki Kaisha Method for forming semiconductor device isolating regions
US5143862A (en) * 1990-11-29 1992-09-01 Texas Instruments Incorporated SOI wafer fabrication by selective epitaxial growth
US5204280A (en) * 1992-04-09 1993-04-20 International Business Machines Corporation Process for fabricating multiple pillars inside a dram trench for increased capacitor surface
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
US5308786A (en) * 1993-09-27 1994-05-03 United Microelectronics Corporation Trench isolation for both large and small areas by means of silicon nodules after metal etching

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55113343A (en) * 1979-02-23 1980-09-01 Hitachi Ltd Manufacture of semiconductor device
JPS5911645A (ja) * 1982-07-12 1984-01-21 Nec Corp 半導体装置の製造方法
JPS59112633A (ja) * 1982-12-18 1984-06-29 Toshiba Corp 半導体装置
JPS6358851A (ja) * 1986-08-29 1988-03-14 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPH0745305B2 (ja) * 1987-08-03 1995-05-17 積水化学工業株式会社 粘着テ−プもしくはシ−トの捲出装置
US5393373A (en) * 1991-07-11 1995-02-28 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
US5374583A (en) * 1994-05-24 1994-12-20 United Microelectronic Corporation Technology for local oxidation of silicon

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949360A1 (de) * 1978-12-08 1980-06-26 Hitachi Ltd Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen
US4211582A (en) * 1979-06-28 1980-07-08 International Business Machines Corporation Process for making large area isolation trenches utilizing a two-step selective etching technique
JPS5996745A (ja) * 1982-11-24 1984-06-04 Mitsubishi Electric Corp 半導体装置の製造方法
EP0407077A2 (de) * 1989-07-03 1991-01-09 AT&T Corp. Verfahren zur Herstellung einer Halbleiteranordnung mit integrierten Schaltungen
US5096848A (en) * 1990-02-23 1992-03-17 Sharp Kabushiki Kaisha Method for forming semiconductor device isolating regions
US5143862A (en) * 1990-11-29 1992-09-01 Texas Instruments Incorporated SOI wafer fabrication by selective epitaxial growth
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
US5204280A (en) * 1992-04-09 1993-04-20 International Business Machines Corporation Process for fabricating multiple pillars inside a dram trench for increased capacitor surface
US5308786A (en) * 1993-09-27 1994-05-03 United Microelectronics Corporation Trench isolation for both large and small areas by means of silicon nodules after metal etching

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 5-190663 A., In: Patents Abstracts of Japan, E-1458, Nov. 11, 1993, Vol. 17, No. 613 *
Watanabe, H., et al.: Device application and structure observation for hemispherical-grained Si, J. Appl. Phys. 71(7), 1. April 1992, S. 3538-3543 *

Also Published As

Publication number Publication date
KR960014452B1 (ko) 1996-10-15
DE4426604A1 (de) 1995-06-29
US5756389A (en) 1998-05-26
JP3061729B2 (ja) 2000-07-10
JPH07201969A (ja) 1995-08-04
KR950021364A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE2502235C2 (de)
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
EP1166350B1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE4221511C2 (de) Verfahren zum Bilden von Bitstellenleitungen auf einem Halbleiterwafer
DE112013004335B4 (de) Halbleiterbauelement mit Elementisolationsgebieten und Verfahren zu dessen Herstellung
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE2809233A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
WO2001001489A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE4420365A1 (de) Isolierverfahren bei der Herstellung von Halbleiterkomponenten und eine integrierte Schaltung für eine Speicheranordnung
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE10228717B4 (de) Verfahren zum Isolieren aktiver Bereiche von Halbleiterspeicherelementen und zum Isolieren von Elementgebieten eines Halbleiterwafers
DE4426604B4 (de) Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE10205077B4 (de) Halbleiterspeicherzelle mit einem Graben und einem planaren Auswahltransistor und Verfahren zu ihrer Herstellung
WO2000055904A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE10236217A1 (de) Bildung einer vergrabenen Brücke ohne TTO-Abscheidung
DE102005042732A1 (de) Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140201