KR950021364A - 반도체 소자분리 방법 - Google Patents

반도체 소자분리 방법 Download PDF

Info

Publication number
KR950021364A
KR950021364A KR1019930029028A KR930029028A KR950021364A KR 950021364 A KR950021364 A KR 950021364A KR 1019930029028 A KR1019930029028 A KR 1019930029028A KR 930029028 A KR930029028 A KR 930029028A KR 950021364 A KR950021364 A KR 950021364A
Authority
KR
South Korea
Prior art keywords
forming
isolation region
trench
device isolation
hsg
Prior art date
Application number
KR1019930029028A
Other languages
English (en)
Other versions
KR960014452B1 (ko
Inventor
임준희
허윤종
Original Assignee
문정환
엘지일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930029028A priority Critical patent/KR960014452B1/ko
Priority to DE4426604A priority patent/DE4426604B4/de
Priority to JP6191435A priority patent/JP3061729B2/ja
Publication of KR950021364A publication Critical patent/KR950021364A/ko
Priority to US08/628,958 priority patent/US5756389A/en
Application granted granted Critical
Publication of KR960014452B1 publication Critical patent/KR960014452B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자 분리 방법에 관한 것으로, 반구형 그레인 폴리실리콘 패턴을 군도형상으로 형성시키고 이를 마스크로 하어 트렌치를 형성하므로서 소자분리영역을 형성하도록 하여 좁거나 넓은 분리영역에 대해 동일한 레벨의 분리를 행할 수 있게하는 반도체 소자 분리 방법에 관한 것이며, 반도체 실리콘 기판위에 산화막과 질화막을 형성하고 질화막을 부분적으로 식각하여 제거하므로서 소자 분리영역에 대응하는 개구부를 형성하는 단계와, 반구형 입계를 갖는 폴리 실리콘 패턴(HSG-Si)들을 기판 전면에 형성하는 단계와, 개구부 바닥의 HSG-Si패턴들 사이에 드러난 산화막을 제거하여 그 부분에서 노출되는 실리콘영역에 대해서 건식식각방법으로 다수의 트렌치들을 소정깊이로 형성하는 단계와, 트렌치 내부에 산화막을 형성한후 트렌치 내부를 폴리실리콘으로 매립하는 단계와, 상기 트렌치내에 매립된 실리콘을 산화시키거나 트렌치 형성후 따로 열산화시켜 소자분리영역을 형성하는 단계로 이루어진다.

Description

반도체 소자분리 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(a) 내지 (g)는 본 발명에 따른 반도체 소자분리 공정도.
제3도는 증착온도에 대한 반구형 실리콘 입계의 밀도와 크기와의 관계를 나타낸 그래프이다.

Claims (14)

  1. 반도체 실리콘 기판위에 소자분리 막을 형성하는 방법으로서, 버퍼층과 절연층을 형성하고 절연층을 부분적으로 식각하여 제거하므로서 소자 분리영역에 대응하는 개구부를 형성하는 단계; 반구형 폴리 실리콘 패턴(HSG-Si)들을 기판 전면에 형성하는 단계; 개구부 바닥의 HSG-Si 패턴들 사이에 드러난 버퍼층을 제거하여 그 부분에서 노출되는 실리콘영역에 대해서 건식식각방법으로 다수의 트렌치들을 소정깊이로 형성하는 단계; 트렌치 내부에 절연층을 형성한 후 트렌치 내부를 폴리실리콘으로 매립하는 단계; 상기 트렌치내에서 매립된 실리콘을 산화시켜 소자분리영역을 형성하는 단계로 구성되는 것을 특징하는 하는 반도체 소자 분리방법.
  2. 제1항에 있어서, 상기 트렌치 형성 후 채널스톱 이온주입공정 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 분리방법.
  3. 제1항에 있어서, 소자분리영역을 위한 개구부내의 HSG-Si 패턴들은 적어도 1개 이상의 분리된 영역을 갖도록 형성하는 것을 특징으로 하는 반도체 소자 분리방법.
  4. 제1항에 있어서, 상기 개구부는 좁은 소자분리영역과 넓은 소자분리영역을 포함하는 것을 특징으로 하는 반도체 소자 분리방법.
  5. 제1항에 있어서, 상기 버퍼층은 산화막인 것을 특징으로 하는 것을 특징으로 하는 반도체 소자 분리방법.
  6. 제1항에 있어서, 상기 버퍼층상의 절연층은 질화막인 것을 특징으로 하는 반도체 소자 분리방법.
  7. 제1항에 있어서, 상기 트렌치내의 절연막은 열산화막인 것을 특징으로 하는 반도체소자 분리방법.
  8. 반도체 실리콘 기판위에 버퍼층과 절연층을 형성하고 절연층을 부분적으로 식각하여 제거하므로서 소자분리영역에 대응하는 개구부를 형성하는 단계; 반구형 폴리 실리콘(HSG-Si) 패턴들을 기판 전면에 형성하는 단계; 개구부 바닥의 HSG-Si 패턴들 사이에 드러난 버퍼층을 제거하여 그 부분에서 노출되는 실리콘영역에 대해서 건식식각방법으로 다수의 트렌치들을 소정깊이로 형성하는 단계; 트렌치 내부의 노출된 실리콘에 대해 절연층을 형성하여 소자분리영역을 형성하는 단계로 구성되는 것을 특징으로 하는 반도체 소자 분리방법.
  9. 제8항에 있어서, 상기 트렌치 형성 후 채널스톱 이온주입공정 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 분리방법.
  10. 제8항에 있어서, 소자 분리영역을 위한 개구부내의 HSG-Si 패턴들은 적어도 1개 이상의 분리된 영역을 갖도록 형성하는 것을 특징으로 하는 반도체 소자 분리방법.
  11. 제8항에 있어서, 상기 개구부는 좁은 소자분리영역과 넓은 소자분리영역을 포함하는 것을 특징으로 하는 반도체 소자 분리방법.
  12. 제8항에 있어서, 상기 버퍼층은 산화막인 것을 특징으로 하는 반도체 소자 분리방법.
  13. 제8항에 있어서, 상기 버퍼층상의 절연층은 질화막인 것을 특징으로 하는 반도체 소자 분리방법.
  14. 제8항에 있어서, 상기 트렌치에 형성되는 절연층은 열산화막인 필드산하막인 것을 특징으로 하는 반도체 소자 분리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930029028A 1993-12-22 1993-12-22 반도체 소자분리 방법 KR960014452B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930029028A KR960014452B1 (ko) 1993-12-22 1993-12-22 반도체 소자분리 방법
DE4426604A DE4426604B4 (de) 1993-12-22 1994-07-27 Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat
JP6191435A JP3061729B2 (ja) 1993-12-22 1994-08-15 半導体素子の分離方法
US08/628,958 US5756389A (en) 1993-12-22 1996-04-08 Method for forming trench isolation for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029028A KR960014452B1 (ko) 1993-12-22 1993-12-22 반도체 소자분리 방법

Publications (2)

Publication Number Publication Date
KR950021364A true KR950021364A (ko) 1995-07-26
KR960014452B1 KR960014452B1 (ko) 1996-10-15

Family

ID=19372086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029028A KR960014452B1 (ko) 1993-12-22 1993-12-22 반도체 소자분리 방법

Country Status (4)

Country Link
US (1) US5756389A (ko)
JP (1) JP3061729B2 (ko)
KR (1) KR960014452B1 (ko)
DE (1) DE4426604B4 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW327700B (en) * 1997-07-15 1998-03-01 Mos Electronics Taiwan Inc The method for using rough oxide mask to form isolating field oxide
US6090685A (en) * 1997-08-22 2000-07-18 Micron Technology Inc. Method of forming a LOCOS trench isolation structure
US6599812B1 (en) * 1998-10-23 2003-07-29 Stmicroelectronics S.R.L. Manufacturing method for a thick oxide layer
EP0996149A1 (en) * 1998-10-23 2000-04-26 STMicroelectronics S.r.l. Manufacturing method for an oxide layer having high thickness
TW396508B (en) * 1999-01-05 2000-07-01 Mosel Vitelic Inc A method for forming trench isolation
DE10041084A1 (de) * 2000-08-22 2002-03-14 Infineon Technologies Ag Verfahren zur Bildung eines dielektrischen Gebiets in einem Halbleitersubstrat
US6413836B1 (en) * 2000-09-20 2002-07-02 Vanguard International Semiconductor Corporation Method of making isolation trench
ITTO20011038A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
KR100538810B1 (ko) * 2003-12-29 2005-12-23 주식회사 하이닉스반도체 반도체소자의 소자분리 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55113343A (en) * 1979-02-23 1980-09-01 Hitachi Ltd Manufacture of semiconductor device
DE2949360A1 (de) * 1978-12-08 1980-06-26 Hitachi Ltd Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen
US4211582A (en) * 1979-06-28 1980-07-08 International Business Machines Corporation Process for making large area isolation trenches utilizing a two-step selective etching technique
JPS5911645A (ja) * 1982-07-12 1984-01-21 Nec Corp 半導体装置の製造方法
JPS5996745A (ja) * 1982-11-24 1984-06-04 Mitsubishi Electric Corp 半導体装置の製造方法
JPS59112633A (ja) * 1982-12-18 1984-06-29 Toshiba Corp 半導体装置
JPS6358851A (ja) * 1986-08-29 1988-03-14 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPH0745305B2 (ja) * 1987-08-03 1995-05-17 積水化学工業株式会社 粘着テ−プもしくはシ−トの捲出装置
EP0407077A3 (en) * 1989-07-03 1992-12-30 American Telephone And Telegraph Company Trench etching in an integrated-circuit semiconductor device
JP2641781B2 (ja) * 1990-02-23 1997-08-20 シャープ株式会社 半導体素子分離領域の形成方法
US5143862A (en) * 1990-11-29 1992-09-01 Texas Instruments Incorporated SOI wafer fabrication by selective epitaxial growth
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
US5393373A (en) * 1991-07-11 1995-02-28 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
US5204280A (en) * 1992-04-09 1993-04-20 International Business Machines Corporation Process for fabricating multiple pillars inside a dram trench for increased capacitor surface
US5308786A (en) * 1993-09-27 1994-05-03 United Microelectronics Corporation Trench isolation for both large and small areas by means of silicon nodules after metal etching
US5374583A (en) * 1994-05-24 1994-12-20 United Microelectronic Corporation Technology for local oxidation of silicon

Also Published As

Publication number Publication date
KR960014452B1 (ko) 1996-10-15
DE4426604A1 (de) 1995-06-29
US5756389A (en) 1998-05-26
JP3061729B2 (ja) 2000-07-10
JPH07201969A (ja) 1995-08-04
DE4426604B4 (de) 2005-02-10

Similar Documents

Publication Publication Date Title
US4255207A (en) Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
KR960043106A (ko) 반도체장치의 절연막 형성방법
KR930009016A (ko) 반도체 장치의 제조방법 및 장치
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR950021364A (ko) 반도체 소자분리 방법
KR970077486A (ko) 반도체 장치의 트렌치 소자 분리 방법
KR960042931A (ko) Soi 구조를 갖는 반도체장치의 제조방법
KR960026594A (ko) 반도체 장치의 소자 분리방법
JPH1092806A (ja) 半導体素子の分離領域形成方法
KR100309810B1 (ko) 반도체소자의소자분리막형성방법
KR100343132B1 (ko) 반도체장치의소자분리방법
KR960026618A (ko) 반도체소자의 소자분리 절연막의 제조방법
US4670769A (en) Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
KR0147427B1 (ko) 미세 반도체 소자의 소자분리막 형성 방법
KR930011165A (ko) 반도체 소자 분리 방법
KR960026727A (ko) 고주파 반도체 장치의 제조방법
KR970053400A (ko) 반도체 소자 격리형성 방법
KR960005936A (ko) 반도체 소자의 필드산화막 형성방법
KR960039270A (ko) 반도체소자 격리막 및 그 제조방법
KR950021090A (ko) 반도체 소자의 콘택홀 형성방법
KR920007094A (ko) 초고집적 회로의 소자 고립방법
KR960026542A (ko) 트렌치 형성방법
KR970008623A (ko) 반도체 메모리장치 제조방법
KR940008045A (ko) 반도체 장치의 소자 절연 방법
KR930003366A (ko) 반도체 장치의 소자 분리방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 17

EXPY Expiration of term