DE2949360A1 - Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen - Google Patents

Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen

Info

Publication number
DE2949360A1
DE2949360A1 DE19792949360 DE2949360A DE2949360A1 DE 2949360 A1 DE2949360 A1 DE 2949360A1 DE 19792949360 DE19792949360 DE 19792949360 DE 2949360 A DE2949360 A DE 2949360A DE 2949360 A1 DE2949360 A1 DE 2949360A1
Authority
DE
Germany
Prior art keywords
silicon oxide
oxide film
silicon substrate
substrate
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792949360
Other languages
English (en)
Inventor
Kadou Hirobe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15103978A external-priority patent/JPS5578540A/ja
Priority claimed from JP1981379A external-priority patent/JPS55113343A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2949360A1 publication Critical patent/DE2949360A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas

Description

  • BESCHREIBUNG
  • Die Erfindung bezieht sich auf ein Verfahren zur Ausbildung von aus einem Oxidfilm aufgebauten Isolationen zwischen den Elementen einer integrierten Halbleiterschaltung und richtet sich insbesondere auf ein Verfahren zur Ausbildung von Isolationen aus einem besonders dicken Oxidfilm, die für integrierte Schaltungen des Metall-Oxid-Halbleiter-(MOS-)Typs und des bipolaren Typs geeignet sind.
  • Die Verfahren zur Ausbildung von Isolationen unter Verwendung eines Oxids, die bislang vorgeschlagen wurden, lassen sich in zwei Gruppen, nämlich ein isoplanares Verfahren und ein LOCOS-Verfahren (local oxidation of silicon engl., lokale Oxidation von Silizium), unterteilen. Das Isoplanarverfahren ist beispielsweise in der US-Patentschrift 3 648 125 und das LOCOS-Verfahren in Philips Research Reports, Band 26, Nr. 3, Seiten 157-165, Juni 1971" beschrieben.
  • Wie in den Fign. 1a bis 1c dargestellt, besteht das Isoplanarverfahren in der Ausbildung eines Siliziumoxidfilms 2 und eines Siliziumnitridfilms 3 auf einem Siliziumsubstrat und einer selektiven Ätzung des Siliziumnitridfilms 3 und des Siliziumoxidfilms 2 unter Verwendung eines Musters aus Photoresist 4 zur Ausbildung eines Fensters 5 (Fig. 1a). Danach wird die im Fenster 5 freiliegende Siliziumoberfläche 6 einer Ätzung unter Verwendung einer Mischlösung aus Flußsäure und Salpetersäure, einer Hydrazinlösung, einer Kaliumhydroxidlösung oder mittels eines Fluor oder Chlor verwendenden Plasmas geätzt, um dadurch eine Rinne 8 gewünschter Tiefe auszubilden (Fig. 1b). Danach wird das Siliziumsubstrat 1 oxidiert, um einen Oxidfilm 7 zu Isolationszwecken auf seiner Ober- fläche auszubilden. Kein Oxidfilm wird ausgebildet auf den Bereichen, die durch den Siliziumnitridfilm abgedeckt sind (Fig. 1c).
  • Zur Erhöhung der Dicke des Isolationszwecken dienenden Oxidfilms 7 nach dem erwähnten Verfahren muß jedoch die Tiefe a der durch Ätzen im Siliziumsubstrat 1 ausgebildeten Rinne 8 erhöht werden, wie dies in Fig. 2a gezeigt ist. In diesem Fall besteht jedoch die Gefahr, daß nach fertiger Oxidation die Verschiebung b in der Musterabmessung (Breite des Oxidfilms 7 in Bezug auf die Breite der Rinne 8) und die Höhe c der Vorsprünge (Vogelköpfe) an den Kanten des Oxidfilms groß wird, wie dies in Fig. 2b gezeigt ist.
  • Wenn beispielsweise die Ätzung im Siliziumsubstrat mit einer Tiefe von a = 0,8 ßm durchgeführt und der Oxidfilm mit einer Dicke von d = 1,5 ßm ausgebildet wird, wie dies in Fig. 2b gezeigt ist, wird die Verschiebung ungefähr b = 2 Am und die Höhe ungefähr c = 1 Am, was es schwierig macht, einen guten Isolationsaufbau und einen flachen Substrataufbau herzustellen.
  • Um ein schnelles Element zu gewinnen, muß die Kapazität der auf dem Isolations-Oxidfilm ausgebildeten Metallverdrahtung durch Ausbildung eines Oxidfilms vermindert werden, der größere Dicke hat als der oben erwähnte Oxidfilm. Nach dem genannten herkömmlichen Verfahren war es jedoch nur möglich, einen Oxidfilm mit einer Dicke von maximal ungefähr 2 bis 3 Am auszubilden und daneben bestand die Neigung, daß die Verschiebung der Rinnenbreite und die Höhe der Herausragungen an den Kanten des Oxidfilms groß wird, was vom Standpunkt der Herstellung der Elemente ein Nachteil ist.
  • Darüber hinaus hatte das bekannte Verfahren einen weiteren Nachteil, der darin bestand, daß zur Ausbildung des Oxidfilms längere Zeiten notwendig waren.
  • Ziel der Erfindung ist daher die Schaffung eines Verfahrens zur Ausbildung eines der Isolation dienenden Oxidfilms, der ausgezeichnete Ebenheit aufweist und eine erhöhte Maßgenauigkeit des Musters aufrechterhält.
  • Ein weiteres Ziel der Erfindung ist die Schaffung eines Verfahrens zur Ausbildung eines Oxidfilms für Isolationszwecke, nach welchem die parasitäre Kapazität der auf dem Oxidfilm ausgebildeten Metallverdrahtung vermindert ist und eine ausgezeichnete Oberflächenebenheit mit erhöhter Abmessungsgenauigkeit des Musters aufrechterhalten wird.
  • Ein weiteres Ziel der Erfindung ist die Gewinnung eines dicken Oxidfilms erhöhter Dicke in kürzerer Zeit als herkömmlicherweise erforderlich.
  • Hierzu schlägt die Erfindung ein Verfahren vor, nach welchem eine Anzahl schlanker Rinnen aneinander angrenzend in einem bestimmten Teil einer Hauptfläche eines Halbleitersubstrats ausgebildet wird, das Substrat so oxidiert wird, daß Abschnitte des Substrats, die zwischen den Rinnen liegen in einen Oxidfilm einer Tiefe umgewandelt werden, die wenigstens gleich der Tiefe der Rinnen ist, und daß die Rinnen mit dem Oxidfilm aufgefüllt werden.
  • Ausführungsformen der Erfindung werden im folgenden in Verbindung mit der beigefügten Zeichnung erläutert.
  • Auf dieser ist bzw. sind Fign. la Schnittansichten, die ein Verfahren zur Ausbilbis 1c dung eines Isolationsaufbaus gemäß einem herkömmlichen Isoplanarverfahren zeigen, Fign. 2a Schnittansichten, die einen herkömmlichen iso-und 2b planaren Aufbau in vergrößertem Maßstab darstellen, Fign. 3a Schnittansichten, die ein Verfahren zur Ausbis 3d bildung eines Isolationsaufbaus gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens veranschaulichen, Fig. 4 eine Schnittdarstellung zur Erläuterung der Ausführungsform gemäß der Erfindung, Fign. 5a Schnittansichten, die ein Verfahren zur Ausbilbis 5c dung eines Isolationsaufbaus gemäß einer weiteren Ausführungsform der Erfindung veranschaulichen, Fign. 6a Schnittansichten, die die Streukapazität veran-und 6b schaulichen, die in den Metallverdrahtungen bei Ausführung nach einem herkömmlichen Verfahren und gemäß der Erfindung entstehen können, Fig. 7 eine Schnittansicht eines Isolationsaufbaus einer integrierten Halbleiterschaltung nach einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens, und Fig. 8 eine Schnittansicht eines Transistoraufbaus bei einer nach dem erfindungsgemäßen Verfahren hergestellten integrierten Schaltung des bipolaren Typs.
  • Die Fign. 3a bis 3d erläutern eine Ausführungsform eines Verfahrens zur Ausbildung eines Isolationsaufbaus aus einem Oxidfilm gemäß der Erfindung.
  • Zunächst wird, wie in Fig. 3a dargestellt, ein Siliziumsubstrat 15 hergestellt. Wenn es für integrierte MOS-Schaltungen (IC's) verwendet wird, hat das Siliziumsubstrat eine elektrische Leitfähigkeit entweder des P- oder des N-Typs.
  • Bei Verwendung für IC's des bipolaren Typs besitzt das Siliziumsubstrat einen PN-Übergang, um einen Abschnitt des isolierten Bereichs zu definieren, durch den das Element gebildet werden soll. Zur Vereinfachung der Darstellung ist der im Siliziumsubstrat ausgebildete PN-Übergang hier nicht wiedergegeben.
  • Für das Ätzen wird nach einer Standard-Photolithographietechnik eine Maskenschicht 10 auf dem Siliziumsubstrat 15 ausgebildet. Die Maskenschicht 10 hat ein Fenster 11 enthaltendes bestimmtes Muster. Die Maskenschicht 10 ist eine Photoresistschicht,eines Siliziumoxidschicht, eines Siliziumnitridschicht oder eine Kombination daraus. Die dargestellte Maskenschicht 10 besteht aus einer Photoresistschicht. In der Photoresistschicht 10 wird ein Muster unter Verwendung einer Chrommaske ausgebildet, in der beispielsweise durch ein herkömmliches Elektronenstrahl-Lithographieverfahren ein Muster ausgebildet worden ist. Die Maskenschicht 10 hat ein solches Muster, daß sie ein einzelnes oder mehrere aneinander angrenzende Fenster 11 in einem Abschnitt 12, der Isolationsbereiche kleiner Breite im Siliziumsubstrat 15 ausbildet, in einem Abschnitt 13, der Isolationsbereiche mittlerer Breite ausbildet, und in einem Abschnitt 14, der Isolationsbereiche großer Breite ausbildet, enthält.
  • Dann wird, wie in Fig. 3b dargestellt, das Siliziumsubstrat 15 nach einer herkömmlichen Ätztechnik unter Verwendung der Maskenschicht 10 mit einer gewünschten Tiefe geätzt, um so eine Anzahl von Rinnen 16 und Stegen 20 (Abschnitte 20, die durch stehengebliebenes Silizium gebildet sind) zwischen den Rinnen auszubilden.
  • Das Siliziumsubstrat kann weniger Seitätzung zulassend hochpräzise nach einem herkömmlichen Plasmaätzverfahren geätzt werden, das beispielsweise in "J. Vac. Sci. Technol., Band 15, Nr. 2, Seiten 319-326, März/April 1978" beschrieben ist, bei dem die Ätzung unter Verwendung eines Fluor oder Chlor enthaltenden Plasmas bewirkt wird. Eine Draufsicht ist zwar nicht gezeigt, die Rinnen 16 erstrecken sich jedoch parallel zueinander. Jede Rinne 16 weist zwei parallele Seitenwände 27 auf, die von ihrem Boden weggehen. Die zwischen den beiden Wänden definierte Rinne hat eine Breite, die gestattet, daß die Siliziumoxidschichten, die im nachfolgenden Schritt der Oxidationsbehandlung von den beiden Wänden ausgehend wachsen, einander berühren und sich miteinander verbinden. Ferner hat der zwischen zwei benachbarten Rinnen eingeschlossene Steg 20 eine solche Breite, daß seine Wände 27 im nachfolgenden Schritt der Oxidationsbehandlung in Siliziumoxid umgewandelt werden.
  • Danach wird, wie in Fig. 3c gezeigt, die Maskenschicht 10 entfernt. Hierauf wird das Siliziumsubstrat 15 in einer Dapf enthaltenden Sauerstoffatmosphäre einer Temperatur von 10000 C bis 11000 C nach einem herkömmlichen thermischen Oxidationsverfahren erwärmt, wobei die Rinnen 16 und die Stege 20 in einem Siliziumoxidfilm 17 eingebettet werden. Wie in Fig. 3d gezeigt, liegt eine Anzahl von Isolationsbereichen mit einer durch eine einzelne Rinne gebildeten geringen Breite im Abschnitt 12, ein Isolationsbereich mit mittlerer durch zwei Rinnen gebildeter Breite im Abschnitt 13 und ein durch drei oder mehr Rinnen 16 gebildeter Isolationsbereich im Abschnitt 14.
  • Bereiche 18, die durch die aus Siliziumoxid aufgebauten Isolationsbereiche 17 umgeben sind, werden als isolierte Bereiche zur Ausbildung von Elementen verwendet.
  • Wenn die Bereiche 18 als isolierte Bereiche zur Ausbildung bipolarer Elemente verwendet werden, sind die Böden der von den Isolationsbereichen 17 umgebenen Bereiche 18 vom allgemeinen Substratbereich,das mit dem unteren Bereich des Halbleitersubstrats 15 vorliegt, durch einen PN-Übergang elektrisch isoliert, wie dies in Fig. 7 gezeigt ist.
  • Die Breiten der Isolationsbereiche 17 werden abhängig von der Musteranordnung der zu integrierenden Schaltungen gewählt. Der im Abschnitt 14 ausgebildete Isolationsbereich 17 großer Breite wird für die Bereiche verwen#t, in den nur Verdrahtungsschichten, aber kein Element ausgebildet werden.
  • Zur Ausbildung von Elementen in den isolierten Bereichen 18 werden der auf den Oberflächen der Isolationsbereiche 17 befindliche Siliziumoxidfilm und der auf den Oberflächen der isolierten Bereiche 18 befindliche Siliziumoxidfilm 17', wie sie in Fig. 3d gezeigt sind, gleichmäßig so entfernt, daß die Oberflächen der Bereiche 18 freigelegt werden.
  • Der in Fig. 3d gezeigte Oxidfilm 17 kann von den Oberflächen des Siliziumsubstrats 15 in einer Weise gleichmäßig entfernt werden, daß die Siliziumoberflächen der Bereiche 18 freigelegt werden.
  • Der Abschnitt 13 der Fig. 3d wird unten unter Bezugnahme auf Fig. 4 im einzelnen erläutert, die im Querschnitt den Abschnitt 13 in vergrößertem Maßstab zeigt.
  • Gemäß Fig. 4 werden, wenn die Breite g des Isolationsbereichs 13 gleich 6,2 ßm ist, die Breite d der Rinne 16 und die Breite e des Siliziumstegs 20 so gewählt, daß sie nach dem Ätzen des Siliziumsubstrats 2,2 Fm bzw. 1,8 gm sind, um damit einen Isolationsaufbau auszubilden, der im Oxidfilm 17' einer Dicke f von 2,0 zm und im Oxidfilm 17 einer Dicke von ungefähr 7 am im Isolationsbereich eingebettet ist. In diesem Fall beträgt die Breite h des Oxidfilmbereichs 8 zm. Daher beträgt nach der Oxidationsbehandlung die Verschiebung (h - g)/2 des Musters der Isolationsbereiche 0,9 ßm. Die Größe k der zurückge- setzten Abschnitte in der Oberfläche des Oxidfilms ist kleiner als 1 ßm.
  • Das Grundprinzip der Erfindung beruht auf der Volumenausdehnungserscheinung, die auftritt, wenn der Oxidfilm durch Erwärmung gebildet wird. Bekanntlich besteht nämlich nur ungefähr 50% der Dicke des Siliziumoxidfilms aus dem Siliziumsubstrat. Um daher gemäß Fig. 4 die Rinnen 16 nach dem Ätzen vollständig mit dem Oxidfilm 17 auf zu füllen und die zwischen den Rinnen liegenden Siliziumstege 20 (Abschnitte, an denen das Silizium stehengeblieben ist) vollständig in einen Oxidfilm umzuwandeln, müssen die Breite d der Rinnen 16 und die Breite e der Stege kleiner als ungefähr 1,1 bzw. 0,9 mal der Dicke f des gewünschten Oxidfilms 17' sein. Ferner werden gemäß der Erfindung feine Rinnen 16, die im Siliziumsubstrat 15 mit hoher Genauigkeit durch Ätzen ausgebildet worden sind, vollständig mit dem Oxid aufgefüllt, das sich von den Seitenwänden der Stege 20 in seitlicher Richtung ausdehnt. Daher lassen sich tiefe durch Ätzen ausgebildete Rinnen innerhalb kurzer Zeit leicht mit dem Oxidfilm auffüllen, womit es leicht wird, eine Isolation aus einem Oxidfilm hoher Dicke auszubilden.
  • Nach der obigen Ausführungsform der Erfindung beträgt die Dicke des Oxidfilms 7 Fm, die Verschiebung des Musters 0,9 Fm und die Höhe des Überstands über die Oberfläche des Oxidfilms weniger als 1 Fm. Das heißt mit anderen Worten, daß es die Erfindung möglich macht, einen sehr dicken Oxidfilm zu erhalten, der eine geringere Verschiebung in der Mustergröße und eine geringere Höhe der Vorsprünge über die Oberfläche des Oxidfilms als der Oxidfilm (mit einer Dicke von 1,5 Am) zeigt, der nach dem weiter oben erwähnten bekannten Verfahren hergestellt worden ist.
  • Die Kapazität der Metallverdrahtung wird durch eine Reihenverbindung aus einer Kapazität, die durch die erste Isolationsschicht unter der Metallverdrahtung bestimmt wird, und der Kapazität, die durch den oben erwähnten Siliziumoxidfilm bestimmt wird, gebildet. Wenn daher ein Oxidfilm mit der erheblichen Dicke von 7 m, wie nach der Ausführungsform der Erfindung, ausgebildet wird, läßt sich die Kapazität der Metallverdrahtung erheblich vermindern. In dieser Hinsicht zeigen die Fign. 6a und 6b schematisch den Stand der Technik bzw. die Erfindung.
  • Fig. 6a zeigt den Stand der Technik, nach welchem der Oxidfilm aus einer im Siliziumsubstrat 1 ausgebildeten Siliziumoxidschicht 7 (Isolationsbereich) und einer darauf ausgebildeten zweiten Isolationsschicht 25 aus einem Phosphorglas oder dergleichen zusammengesetzt ist. Eine durch die Siliziumoxidschicht 7 bestimmte Kapazität wird mit C2 und eine durch die zweite Isolationsschicht bestimmte Kapazität mit C1 bezeichnet. Fig. 6b veranschaulicht den Aufbau gemäß der Erfindung, der eine zweite Isolationsschicht 25 wie die nach dem Stand der Technik aufweist. Die durch die zweite Isolationsschicht 25 bestimmte Kapazität ist gleich der beim Stand der Technik und wird daher mit C1 bezeichnet. Die durch den Isolationsbereich 17 bestimmte Kapazität wird jedoch mit C4 bezeichnet. Wenn man annimmt, daß die Metallverdrahtungsschicht auf der zweiten Isolationsschicht entweder gemäß dem Stand der Technik oder nach der Erfindung ausgebildet wird, so ist, obwohl nicht dargestellt, die in Fig. 6a errichtete Kapazität C3 durch C3 = C1 C2/(C1+C2) gegeben, während die in Fig. 6b errichtete Kapazität C3' durch C3' = C1#C4/(C1+C4) gegeben ist. Da der Siliziumoxidfilm 17 der Fig. 6b eine größere Dicke als der Siliziumoxidfilm 7 der Fig. 6a hat, gilt die Beziehung C3 > C3'.
  • Ferner ist gemäß der Ausführungsform der Erfindung eine Oxidationszeit von ungefähr 16 bis 17 Stunden zur Ausbildung des Siliziumoxidfilms 17 mit einer Dicke von 7 ßm notwendig. Wenn der Siliziumoxidfilm nach herkömmlicher Technik ausgebildet wird, erhält man bei einer Oxidationszeit, die der nach der Erfindung entspricht, erst einen Siliziumoxidfilm einer Dicke von ungefähr 2-3 Wm.
  • Es liegt daher auf der Hand, daß nach herkömmlicher Technik sehr lange Zeiten notwendig sind, wenn man versucht, einen Oxidfilm einer Dicke zu gewinnen, die der nach der Ausführungsform der Erfindung entspricht. Gemäß der Erfindung läßt sich also ein sehr dicker Oxidfilm in kurzen Zeiten ausbilden.
  • Die Fign. 5a bis 5c veranschaulichen eine weitere Ausführungsform der Erfindung. In Durchführung der in den Fign. 3a bis 3d dargestellten Ausführungsform der Erfindung wird eine Maskenschicht, wie sie in den Fign.
  • 5a bis 5c dargestellt ist, ausgebildet und das Siliziumsubstrat 15 einer Ätzung unterworfen. Danach kann das Siliziumsubstrat 15, ohne daß die Maskenschicht 10 entfernt wird, d.h. unter Belassung derselben auf dem Siliziumsubstrat 15, wie in Fig. 5b dargestellt, oxidiert werden und damit ein Oxidfilm 17 ausgebildet werden, wie er in Fig. 5c gezeigt ist. In diesem Fall ist, wie bezüglich Fig. 3 dargestellt, die hier verwendete Maskenschicht 10 aus einer Einzelhschicht aus einem Siliziumoxidfilm oder einem Siliziumnitridfilm, oder aber aus zwei Schichten, bestehend aus einem Siliziumoxidfilm und einem Siliziumnitridfilm, aufgebaut.
  • Nach der Erfindung muß die Maskenschicht 10 nicht notwendigerweise aus einem oxidationsbeständigen Material, wie etwa Siliziumnitrid, hergestellt sein. Wie oben ausgeführt, wird ein Siliziumoxidfilm einer geringen Dicke auf den Oberflächen der Bereiche 18, wo die Elemente ausgebil- det werden sollen, ausgebildet, ohne daß die Notwendigkeit der Verwendung einer oxidationsbeständigen Maskenschicht besteht. Daher kann dieser Oxidfilm direkt für einen anderen Prozeß verwendet werden. Insbesondere ist das Weglassen der Ausbildung einer oxidationsbeständigen Maskenschicht, etwa eines Siliziumnitridfilms, wie es durch die Erfindung ins Auge gefaßt wird, sehr günstig hinsichtlich einer Vereinfachung des Herstellungsverfahrens.
  • Gemäß einer weiter abgewandelten Ausführungsform der Erfindung kann hinsichtlich der Ausbildung des in Fig. 3d gezeigten Siliziumoxidfilms 17 die erste Hälfte der Oxidation in einer allein Sauerstoff enthaltenden oxidierenden Atmosphäre und die zweite Hälfte der Oxidation in einer allein Phosphor enthaltenden oxidierenden Atmosphäre durchgeführt werden, um damit ein Phosphorglas zu erzeugen und unter Ausnutzung des Glasfließens von Phosphorglas die Ebenheit zu verbessern.
  • Fig. 3d zeigt einen Aufbau, bei welchem bei der Ausbildung des Siliziumoxidfilms keine Fremdstoffe, wie etwa Phosphor oder Bor, in das Substrat diffundiert werden. Es ist jedoch auch zulässig, den Oxidfilm und eine Fremdstoffdiffusionsschicht als Isolationen oder Kanalstopfen zu verwenden, indem Fremdstoffe, wie etwa Phosphor oder Bor, durch Ionenimplantation oder thermische Diffusion vor oder während der Ausbildung des Oxidfilms, um die Fremdstoffdiffusionsschicht gleichzeitig mit dem Oxidfilm auszubilden, abgeschieden werden.
  • Fig. 7 zeigt einen Aufbau, bei dem Bor in die Oberflächenbereiche der im p-Substrat 15 befindlichen Rinnen zur Ausbildung von p+-Kanalstopfenbereichen 21 eingeführt ist.
  • Die Erfindung umfaßt daher die folgenden Ausführungsformen im Zusammenhang mit dem Verfahrensschritt der Wärmebehandlung.
  • (1) Eine Ausführungsform, bei der die erste Hälfte der Oxidationsbehandlung in einer Sauerstoff enthaltenden Atmosphäre und die zweite Hälfte der Oxidationsbehandlung in einer Gruppe-V-Elemente, wie Phosphor, Gruppe-III-Elemente, wie Bor, und Sauerstoff enthaltenden Atmosphäre durchgeführt wird.
  • (2) Eine Ausführungsform, bei der die Oxidationsbehandlung zur Ausbildung einer Diffusionsschicht unter dem Oxid in einer Fremdstoffe enthaltenden Atmosphäre durchgeführt wird.
  • (3) Eine Ausführungsform, bei der zur Ausbildung einer Diffusionsschicht unter dem Oxid vor dem Oxidieren des Substrats dem Substrat Fremdstoffe zugefügt werden.
  • Fig. 8 zeigt den Aufbau eines Transistors, wenn eine integrierte Schaltung des bipolaren Typs nach dem erfindungsgemäßen Verfahren hergestellt wird. Bei dieser Ausführungsform wird ein Siliziumsubstrat, das aus einem P-Substrat und einer auf dem P-Substrat ausgebildeten, einen begrabenen N+-Bereich enthaltenden epitaxialen N-Schicht besteht, als Ausgangsmaterial verwendet. Die Isolationsbereiche 17 werden gemäß dem vorgenannten erfindungsgemäßen Verfahren ausgebildet. Zur Ausbildung eines Transistorelements wird in einem der isolierten Bereiche 18 ein als Basisbereich dienender P-Diffuslomkxffleich B ausgebildet. In dem Diffusionsbereich wird ferner ein ##Diffusionsbereich E ausgebildet, der als Emitterbereich dient. In den anderen isolierten Bereichen 18 wird jeweils ein N-Diffusionsbereich ausgebildet, der den begrabenen Bereich erreicht, so daß er als Bereich zur Abnahme des Kollektors dient. Mit jedem Bereich ist eine Metallverdrahtungsschicht 26 verbunden, die sich auf die Isolationsbereiche 17 erstreckt. Gemäß einem solchen Aufbau läßt sich die Dicke des Siliziumoxidfilm 17 steigern, so daß die Verdrahtungskapazität der Metallverdrahtungsschicht 26 vermindert ist.
  • Aus der vorstehenden BeschreIbung ergibt sich, daß mit der Erfindung die folgenden Wirkungen erreichbar sind: (1) Ein Oxidfilm großer Dicke schafft verbesserte Möglichkeiten für die Eigenschaften der Vorrichtungen, so daß diese mit hohen Geschwindigkeiten arbeiten können.
  • Konkret gesprochen ist es möglich, Vorrichtungen zu schaffen, die weniger Kanalbildung (parasitäre Kanalbildung) zeigen, selbst wenn eine starke Vorspannung verwendet wird. Es ist ferner möglich, Vorrichtungen zu schaffen, die verminderte parasitäre Kapazität in den Verdrahtungen haben (2) Die hohe Maßgenauigkeit in den seitlichen Richtungen macht hochintegrierte Schaltungen möglich.
  • (3) Der Oxidfilm zeigt gute Oberflächenebenheit, erzeugt weniger Brüche in den Verdrahtungen und ermöglicht eine Erhöhung der Maßgenauigkeit, wenn das Maskenmuster nach Ausbildung des Oxidfilms übertragen wird.
  • Leerseite

Claims (8)

  1. Verfahren zur Herstellung einer oxidierten Isolation für integrierte Schaltungen PATENTANSPRUCHE ., Verfahren zur Ausbildung einer Siliziumoxidschicht in wenigstens einem bestimmten Bereich eines Halbleitersubstrats, g e k e n n z e i c h n e t durch Herstellen eines Halbleiter-Siliziumsubstrats; ein selektives Entfernen des Halbleitermaterials aus dem Halbleiter-Siliziumsubstrat zur Ausbildung von Rinnen, die parallel zueinander in dem bestimmten Bereich des Halbleiter-Siliziumsubstrats angeordnet sind, sowie zur Ausbildung von vorspringenden Abschnitten des Siliziumsubstrats zwischen benachbarten Rinnen, wobei sich jede der Rinnen von der Hauptfläche des Halb- leiter-Siliziumsubstrats mit einer bestimmten Tiefe in das Siliziumsubstrat erstreckt, jede der Rinnen ferner zwei einander gegenüberliegende, zur Hauptfläche senkrechte Wände aufweist, die zwischen einem Paar solcher Wände definierte Breite einer Rinne so gewählt wird, daß die bei einer Wärmebehandlung des Siliziumsubstrats sich auf den Wänden ausbildenden Siliziumoxidfilme miteinander in Berührung kommen, und die zwischen zwei benachbarten Rinnen definierte Breite eines vorspringenden Abschnitts so gewählt wird, daß der vorspringende Abschnitt im Zuge der Wärmebehandlung in einen Siliziumoxidfilm umgewandelt werden kann, und das Oxidieren des Rinnen aufweisenden Halbleiter-Siliziumsubstrats in einer oxidierenden Atmosphäre derart, daß die zwischen benachbarten Rinnen liegenden vorspringenden Abschnitte in Siliziumoxid umgewandelt und daß die einzelnen Rinnen mit Siliziumoxid aufgefüllt werden.
  2. 2. Verfahren nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die Breite eines vorspringenden Abschnitts kleiner als die Breite einer Rinne gewählt wird.
  3. 3. Verfahren nach Anspruch 2, dadurch g e k e n n -z e i c h n e t , daß das Verhältnis der Breite einer Rinne zur Breite eines vorspringenden Abschnitts als 1,1 bis 0,9 gewählt wird.
  4. 4. Verfahren nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die Oberfläche des Halbleiter-Siliziumsubstrats aus einer epitaxialen Schicht besteht und daß die Rinnen mit einer Tiefe gewählt werden, die größer als die Dicke der epitaxialen Schicht ist.
  5. 5. Verfahren nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die bei der Oxidation verwendete oxidierende Atmosphäre eine Diffusionsfremdstoffe enthaltende Atmosphäre ist.
  6. 6. Verfahren nach Anspruch 5, dadurch g e k e n n -z e i c h n e t , daß die erste Hälfte der Oxidation in einer Sauerstoff enthaltenden Atmosphäre und die zweite Hälfte der Oxidation in einer Atmosphäre durchgeführt wird, die Gruppe-V-Elemente oder Gruppe-III-Elemente und Sauerstoff enthält.
  7. 7. Verfahren nach Anspruch 5, dadurch g e k e n n -z e i c h n e t , daß zur Ausbildung einer Diffusionsschicht unter der Schicht aus Siliziumoxid die Oxidation in einer Diffusionsfremdstoffe enthaltenden Atmosphäre durchgeführt wird.
  8. 8. Verfahren nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß zur Schaffung einer Diffusionsschicht unter der Schicht aus Siliziumoxid vor der Oxidation des Halbleiter-Siliziumsubstrats dem Substrat durch die Rinnen Diffusionsfremdstoffe zugesetzt werden.
DE19792949360 1978-12-08 1979-12-07 Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen Withdrawn DE2949360A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15103978A JPS5578540A (en) 1978-12-08 1978-12-08 Manufacture of semiconductor device
JP1981379A JPS55113343A (en) 1979-02-23 1979-02-23 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
DE2949360A1 true DE2949360A1 (de) 1980-06-26

Family

ID=26356667

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792949360 Withdrawn DE2949360A1 (de) 1978-12-08 1979-12-07 Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen

Country Status (1)

Country Link
DE (1) DE2949360A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0073025A2 (de) * 1981-08-21 1983-03-02 Kabushiki Kaisha Toshiba Verfahren zur Herstellung von dielektrischen Isolationszonen für Halbleiteranordnungen
EP0091984A2 (de) * 1981-09-17 1983-10-26 Kabushiki Kaisha Toshiba Integrierte Schaltungsanordnungen mit dielektrischen Isolationsmassen und Verfahren zur Herstellung dieser Anordnungen
DE3327301A1 (de) * 1982-09-06 1984-03-08 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
EP0111651A2 (de) * 1982-09-29 1984-06-27 Hitachi, Ltd. Halbleiteranordnung mit dielektrischen Isolationszonen
DE3825547A1 (de) * 1987-09-08 1989-03-16 Mitsubishi Electric Corp Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen
US4971926A (en) * 1984-08-28 1990-11-20 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
DE4426604A1 (de) * 1993-12-22 1995-06-29 Gold Star Electronics Verfahren zur Isolation eines Halbleiterbauelements
US6790751B2 (en) 2001-10-04 2004-09-14 Denso Corporation Semiconductor substrate for a one-chip electronic device and related manufacturing method
DE10345990A1 (de) * 2003-10-02 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Oxidschicht

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0073025A3 (en) * 1981-08-21 1986-08-20 Kabushiki Kaisha Toshiba Method of manufacturing dielectric isolation regions for a semiconductor device
EP0073025A2 (de) * 1981-08-21 1983-03-02 Kabushiki Kaisha Toshiba Verfahren zur Herstellung von dielektrischen Isolationszonen für Halbleiteranordnungen
EP0091984A2 (de) * 1981-09-17 1983-10-26 Kabushiki Kaisha Toshiba Integrierte Schaltungsanordnungen mit dielektrischen Isolationsmassen und Verfahren zur Herstellung dieser Anordnungen
EP0091984A3 (en) * 1981-09-17 1986-08-20 Kabushiki Kaisha Toshiba Integrated circuit devices comprising dielectric isolation regions and methods for making such devices
US5084402A (en) * 1982-09-06 1992-01-28 Hitachi, Ind. Method of fabricating a semiconductor substrate, and semiconductor device, having thick oxide films and groove isolation
DE3327301A1 (de) * 1982-09-06 1984-03-08 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
US4746963A (en) * 1982-09-06 1988-05-24 Hitachi, Ltd. Isolation regions formed by locos followed with groove etch and refill
EP0111651A2 (de) * 1982-09-29 1984-06-27 Hitachi, Ltd. Halbleiteranordnung mit dielektrischen Isolationszonen
EP0111651A3 (en) * 1982-09-29 1986-02-05 Hitachi, Ltd. Semiconductor device comprising dielectric isolation regions
US4971926A (en) * 1984-08-28 1990-11-20 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
DE3825547A1 (de) * 1987-09-08 1989-03-16 Mitsubishi Electric Corp Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen
DE4426604A1 (de) * 1993-12-22 1995-06-29 Gold Star Electronics Verfahren zur Isolation eines Halbleiterbauelements
DE4426604B4 (de) * 1993-12-22 2005-02-10 Lg Semicon Co. Ltd., Cheongju Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat
US6790751B2 (en) 2001-10-04 2004-09-14 Denso Corporation Semiconductor substrate for a one-chip electronic device and related manufacturing method
DE10345990A1 (de) * 2003-10-02 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Oxidschicht
DE10345990B4 (de) * 2003-10-02 2008-08-14 Infineon Technologies Ag Verfahren zum Erzeugen einer Oxidschicht

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE2745857C2 (de)
DE10309997B4 (de) Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE2928923C2 (de)
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3825547C2 (de)
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2410786B2 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
DE2615754C2 (de)
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2949360A1 (de) Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen
EP0062725B1 (de) Verfahren zum Herstellen eines integrierten Planartransistors
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
DE3123610A1 (de) "selbstausrichtendes mos-herstellungsverfahren"
EP0028786B1 (de) Ionenimplantationsverfahren
DE2622790A1 (de) Verfahren und anordnung zur kantenaetzung fuer die herstellung schmaler oeffnungen zu materialoberflaechen
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE19854911A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3235467A1 (de) Halbleiteranordnung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8141 Disposal/no request for examination