DE10309997B4 - Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür - Google Patents

Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür Download PDF

Info

Publication number
DE10309997B4
DE10309997B4 DE10309997A DE10309997A DE10309997B4 DE 10309997 B4 DE10309997 B4 DE 10309997B4 DE 10309997 A DE10309997 A DE 10309997A DE 10309997 A DE10309997 A DE 10309997A DE 10309997 B4 DE10309997 B4 DE 10309997B4
Authority
DE
Germany
Prior art keywords
layer
conductivity type
region
further characterized
diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10309997A
Other languages
English (en)
Other versions
DE10309997A1 (de
Inventor
Hwa-sook Suwon Shin
Soo-Cheol Yongin Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10309997A1 publication Critical patent/DE10309997A1/de
Application granted granted Critical
Publication of DE10309997B4 publication Critical patent/DE10309997B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauelement mit
– einem Halbleitersubstrat (50),
– einer Epitaxieschicht (56) eines ersten Leitfähigkeitstyps, welche das Halbleitersubstrat ganzflächig bedeckt,
– einer Bauelementisolationsschicht (90) zur Definition eines Bauelementbereichs mit einem entsprechenden Teil des Halbleitersubstrats und der Epitaxieschicht und
– einer doppelt diffundierten MOS-Transistorstruktur (70 bis 82) im Bauelementgebiet,
dadurch gekennzeichnet, dass
– die Bauelementisolationsschicht (90) eine Doppelstruktur aus einer diffundierten Isolationsschicht (63) und einer Grabenisolationsschicht (64) aufweist, wobei die diffundierte Isolationsschicht durch eine Zusatzimplantation (52, 62) im Inneren des Halbleitersubstrats (50) gebildet ist und einen Bodenteil sowie einen unteren Seitenwandteil des Bauelementbereichs umgibt und sich die Grabenisolationsschicht vertikal durch die Epitaxieschicht (56) hindurch erstreckt und einen oberen Seitenwandteil des Bauelementbereichs umgibt.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1 und auf ein zugehöriges Herstellungsverfahren.
  • In jüngerer Zeit gibt es wachsenden Bedarf an hoher Leistungsübertragung, Hochgeschwindigkeits-Schaltfähigkeit zur Leistungswandlung und an verschiedenen Anwendungen von IC-Leistungsbauelementen in leistungssteuerenden Systemen, und speziell werden IC-Leistungsbauelemente vielfach in elektrischen Fahrzeugteilen sowie in Festplattenantrieben (HDD) und Videobandrecordern (VTR) verwendet. Sogenannte MOS-Transistoren vom Doppeldiffusionstyp (DMOS-Transistoren) besitzen eine hohe Stromverarbeitungsfähigkeit und einen niedrigen Einschaltwiderstand pro Oberflächeneinheit und haben daher große Bedeutung für IC-Leistungsbauelemente zur Verarbeitung hoher Spannungen. Da ein DMOS-Bauelement mit relativ hoher Spannung betrieben wird, ist zwischen DMOS-Bauelementen oder zwischen einem DMOS-Bauelement und anderen Steuerschaltkreisen eine Bauelementisolationsschicht mit hoher Durchbruchsspannung nötig.
  • Hierzu ist bereits eine Übergangsisolationstechnik unter Verwendung einer Störstellendiffusionsschicht zur Bauelementisolation bekannt. Bei dieser Technik benötigt jedoch die Übergangsisolationsstruktur wegen der Eigenschaften der DMOS-Bauelementstruktur, die dicke epitaktische Schichten verwendet, eine relativ große Fläche zur Bildung einer tiefen Bauelementisolationsstruktur. Um diese Schwierigkeiten zu überwinden, wurde eine Technik unter Verwendung einer Grabenbauelementisolationsstruktur eingeführt. Die Patentschrift US 5.356.822 beschreibt das Isolieren von DMOS-Bauelementen auf einem Silicium-auf-Isolator(SOI)-Substrat durch Gräben im SOI-Material.
  • 1 zeigt im Querschnitt ein herkömmliches DMOS-Bauelement mit einer Bauelementisolationsstruktur unter Verwendung der Übergangsisolationstechnik. Wie aus 1 ersichtlich, umfasst dieses DMOS-Bauelement mit Übergangsisolationsstruktur ein Halbleitersubstrat 1, eine vergrabene Schicht 6 eines ersten Leitfähigkeitstyps in einem vorgegebenen Bereich des Halbleitersubstrats 1 und eine vergrabene Schicht 2 eines zweiten Leitfähigkeitstyps, die etwas von der vergrabenen Schicht 6 des ersten Leitfähigkeitstyps beabstandet ist und diese umgibt. Eine Epitaxieschicht 8 des ersten Leitfähigkeitstyps ist ganzflächig auf der vergrabenen Schicht 6 des ersten Leitfähigkeitstyps, der vergrabenen Schicht 2 des zweiten Leitfähigkeitstyps und dem Halbleitersubstrat 1 abgeschieden. Die Epitaxieschicht 8 ist niedriger dotiert als die vergrabene Schicht 6 des ersten Leitfähigkeitstyps.
  • Eine Übergangsisolationsschicht 4 des zweiten Leitfähigkeitstyps ist mit der vergrabenen Schicht 2 des zweiten Leitfähigkeitstyps verbunden, wobei sie durch die Epitaxieschicht 8 hindurch eingebracht ist und einen entsprechenden Teil derselben umgibt. Die Übergangsisolationsschicht 4 und die vergrabene Schicht 2 vom zweiten Leitfähigkeitstyp bilden eine Bauelementisolationsstruktur 5 des DMOS-Bauelements, die einen Bauelementbereich desselben definiert. Eine Feldoxidschicht 16 wird in einem vorgegebenen Teil des Bauelementbereichs, der von der Bauelementisolationsstruktur 5 umgeben wird, angeordnet, um ein erstes aktives Gebiet und ein zweites aktives Gebiet zu definieren. Die Feldoxidschicht 16 umgibt das erste aktive Gebiet mit Abstand von der Bauelementisolationsstruktur 5.
  • Auf dem ersten aktiven Gebiet ist eine Gateelektrode 14 mit einer zwischenliegenden Gateisolationsschicht 22 angeordnet. Ein Source-Bereich ist im ersten aktiven Gebiet benachbart zur Gateelektrode 14 angeordnet, und ein Drain-Bereich ist im zweiten aktiven Gebiet angeordnet. Der Source-Bereich beinhaltet eine Diffusionsschicht 18 vom ersten Leitfähigkeitstyp, die an der Oberfläche des ersten aktiven Gebiets benachbart zur Gateelektrode 14 ausgebildet ist, eine Diffusionsschicht 20 vom zweiten Leitfähigkeitstyp, die mit Abstand zur Gateelektrode 14 benachbart zur Diffusionsschicht 18 vom ersten Leitfähigkeitstyp angeordnet ist, und einen Volumenbereich 26 vom zweiten Leitfähigkeitstyp, der die Diffusionsschicht 18 vom ersten Leitfähigkeitstyp und die Diffusionsschicht 20 vom zweiten Leitfähigkeitstyp umgibt. Der Drain-Bereich umfasst einen Senkenbereich 10, der sich vertikal durch die Epitaxieschicht 8 hindurch erstreckt und die vergrabene Schicht 6 vom ersten Leitfähigkeitstyp kontaktiert, sowie einen stark dotierten Bereich 12 an der Oberfläche des zweiten aktiven Gebiets im Senkenbereich 10. Des weiteren ist auf der Übergangsisolationsschicht 4 zur Bauelementisolation eine Feldoxidschicht 15 gebildet.
  • Normalerweise ist die Durchbruchsspannung des DMOS-Bauelements proportional zur Dicke der Epitaxieschicht 8. Mit anderen Worten sollte die Epitaxieschicht 8 mit einer Dicke von mehr als 10μm gebildet werden, um eine hohe Durchbruchsspannung des DMOS-Bauelements bereitzustellen. Daher sollten bei der Bildung der Übergangsisolationsschicht 4 vom zweiten Leitfähigkeitstyp durch die dicke Epitaxieschicht 8 hindurch die Übergangsisolationsschicht 4 und der Drain-Bereich aus reichend beabstandet sein, wobei auch die Störstellendiffusion zur Erzeugung der Übergangsisolationsschicht 4 vom zweiten Leitfähigkeitstyp zu beachten ist. Als Folge hiervon nimmt die Bauelementisolationsstruktur in dem DMOS-Bauelement, das die Übergangsisolationstechnik verwendet, über 25% des gesamten Bauelementgebiets ein.
  • 2 zeigt im Querschnitt ein herkömmliches DMOS-Bauelement mit einer zur Vermeidung der Schwierigkeiten der Übergangsisolationsstrukturtechnik vorgeschlagenen Grabenbauelementisolationsstruktur. Wie aus 2 ersichtlich, umfasst auch dieses DMOS-Bauelement mit Grabenbauelementisolationsstruktur wie dasjenige von 1 mit Übergangsisolationsstruktur eine vergrabene Schicht 36 vom ersten Leitfähigkeitstyp auf einem Halbleitersubstrat 31, eine die vergrabene Schicht 36 und das Halbleitersubstrat 31 bedeckende Epitaxieschicht 38, eine auf der Epitaxieschicht 38 gebildete Gateelektrode 34 sowie einen Source- und einen Drain-Bereich. Der Source- und der Drain-Bereich haben dieselbe Struktur wie die entsprechenden Bereiche des DMOS-Bauelements von 1, d.h. der Source-Bereich umfasst eine Diffusionsschicht 48 vom ersten Leitfähigkeitstyp, eine Diffusionsschicht 30 vom zweiten Leitfähigkeitstyp und einen Volumenbereich 44 vom zweiten Leitfähigkeitstyp. Der Drain-Bereich umfasst einen Senkenbereich 40, der die vergrabene Schicht 36 kontaktiert, und einen an der Oberseite des Senkenbereichs 40 ausgebildeten, stark dotierten Bereich 42.
  • Eine Bauelementisolationsstruktur 32 durchdringt in einem entsprechenden Bereich die Epitaxieschicht 38 und reicht bis in das Halbleitersubstrat 31 und definiert den Bauelementbereich. Eine Feldoxidschicht 46 befindet sich auf einem vorgegebenen Teil des von der Bauelementisolationsstruktur 32 umgebenen Bauelementbereichs, um das erste und das zweite aktive Gebiet zu definieren. Die Gateelektrode 34 und der Source-Bereich befinden sich auf dem von der Feldoxidschicht 46 umgebenen, ersten aktiven Gebiet. Der Drain-Bereich ist im zweiten aktiven Gebiet zwischen der Feldoxidschicht 46 und der Bauelementisolationsstruktur 32 angeordnet.
  • Wie oben beschrieben, ist die Bauelementisolationsstruktur 32 mit einer größeren Tiefe gebildet als die vergrabene Schicht vom ersten Leitfähigkeitstyp zur Isolation benachbarter DMOS-Bauelemente bzw. anderer Steuerschaltkreise. Genauer gesagt weist die Bauelementisolationsstruktur 32 eine typische Dicke von mehr als 20μm in dem DMOS-Bauelement mit einer Arbeitsspannung von etwa 70V auf. Es besteht allerdings eine Begrenzung hinsichtlich der Bildung einer tiefen Grabenbauelementisolationsstruktur innerhalb eines kleinen Flächenbereichs aufgrund von Schwierigkeiten bezüglich zugehöriger Prozesse zum Ätzen und Vergraben von Schichten.
  • In der Offenlegungsschrift US 2001/0050412 A1 wird ein Halbleiterbauelement vorgeschlagen, bei dem eine Epitaxieschicht eines ersten Leitfähigkeitstyps ganzflächig auf einem Halbleitersubstrat angebracht und eine Bauelementisolationsschicht zur Definition eines Bauelementbereichs mit einem entsprechenden Teil des Halbleitersubstrats und der Epitaxieschicht vorgesehen ist. Im Bauelementgebiet ist eine doppelt diffundierte MOS-Transistorstruktur gebildet. Die Bauelementisolationsschicht beinhaltet eine bis zur Substratoberfläche reichende diffundierte Isolationsschicht im Halbleitersubstrat als unterseitige Isolierung des Bauelementbereichs und eine sich vertikal durch die Epitaxieschicht hindurch bis in die diffundierte Isolationsschicht hinein erstreckende Grabenisolationsschicht als seitliche Isolation des Bauelementbereichs. Durch die Grabenisolationsschicht hindurch erstrecken sich Basiskontaktbereiche bis zur diffundierten Isolationsschicht, die vom gleichen Leitfähigkeitstyp sind wie diese, jedoch eine höhere Dotierung aufweisen.
  • In der Offenlegungsschrift JP 61-150231 A ist ein Halbleiterbauelement beschrieben, bei dem in eine Schicht eines ersten Leitfähigkeitstyps auf einem Substrat eines zweiten Leitfähigkeitstyps Vertiefungen zur Strukturierung von Mesa-Bereichen als Bauelementbereiche eingebracht sind. Eine sich teilweise in das Substrat und teilweise in die darüber liegende Schicht erstreckende, vergrabene hochdotierte Schicht vom ersten Leitfähigkeitstyp erstreckt sich unterhalb der Mesa-Bereiche und von seitlichen Vertiefungen lateral über die gesamte Breite des zugehörigen Mesa-Bereichs und einen Teil der angrenzenden Vertiefungen. Mit lateralem Abstand zu dieser hochdotierten Schicht erstreckt sich als seitliche Bauelementisolation eine hochdotierte Schicht des zweiten Leitfähigkeitstyps von der jeweiligen Vertiefung durch die bauelementbildende Schicht des ersten Leitfähigkeitstyps hindurch bis zum Substrat.
  • Die Offenlegungsschrift JP 08-148553 A offenbart die Bildung eines Transistors innerhalb einer Isolationsstruktur, die eine vergrabene Diffusionsschicht als unterseitige Isolation und eine seitliche Grabenisolationsschicht umfasst, die sich bis zur vergrabenen Diffusionsschicht erstreckt.
  • Die Patentschrift US 6.069.034 offenbart einen DMOS-Transistor mit einem vergrabenen Draingebiet am Übergang eines Halbleitersubstrats und einer darauf gebildeten Epitaxieschicht und einem zugehörigen Sinker-Anschlussbereich, der sich durch die Epitaxieschicht hindurch zum vergrabenen Drainbereich erstreckt. Diese Transistorstruktur ist unterseitig durch das Substrat und seitlich durch die angrenzenden Epitaxieschichtbereiche und dotierte Bereiche des entgegengesetzten Leitfähigkeitstyps isoliert.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements der eingangs genannten Art, das sich mit einer Bauelementisolationsstruktur mit hoher Isolationsfähigkeit bei relativ ge ringem Flächenbedarf für die Bauelementisolation und relativ geringem Herstellungsaufwand unter teilweiser oder vollständiger Vermeidung der oben genannten Schwierigkeiten herkömmlicher Bauelemente fertigen lässt, sowie eines zugehörigen Herstellungsverfahrens zugrunde.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 20.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
    •
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, her kömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 eine schematische Querschnittansicht eines herkömmlichen DMOS-Bauelements mit Bauelementisolationsstruktur, gefertigt unter Verwendung einer Übergangsisolationstechnik,
  • 2 eine schematische Querschnittansicht eines herkömmlichen DMOS-Bauelements mit Grabenbauelementisolationsstruktur,
  • 3 eine schematische Querschnittansicht eines Teils eines IC-Leistungsbauelements mit erfindungsgemäßem DMOS-Bauelement,
  • 4 eine Draufsicht auf das DMOS-Bauelement von 3 und
  • 5 bis 13 schematische Querschnittansichten zur Veranschaulichung eines erfindungsgemäßen Verfahrens zur Herstellung eines DMOS-Bauelements.
  • Im folgenden wird unter Bezugnahme auf die 3 bis 13 auf vorteilhafte Ausführungsformen der Erfindung näher eingegangen, wobei der Übersichtlichkeit halber für funktionell gleichartige Elemente gleiche Bezugszeichen verwendet sind, die Dicken und lateralen Abmessungen im allgemeinen nicht maßstäblich, sondern teilweise vergrößert wiedergegeben sind und die Angabe, dass eine jeweilige Schicht auf einer anderen angeordnet ist, so zu verstehen ist, dass sie direkt auf dieser oder unter Zwischenfügung einer oder mehrerer weiterer Schichten über dieser liegt.
  • 3 zeigt schematisch einen Teil eines IC-Leistungsbauelements mit einem erfindungsgemäßen DMOS-Bauelement, das in schematischer Draufsicht in 4 gezeigt ist. Das IC-Leistungsbauelement von 3 umfasst verschiedene Bauelemente, die bei hoher Frequenz und hohen Spannungen arbeiten. So beinhaltet das IC-Bauelement einen MOS-Transistor, einen Bipolartransistor, einen doppeldiffundierten MOS-Transistor, d.h. DMOS-Transistor, etc. Meist weist ein solches IC-Bauelement in jüngerer Zeit ein vertikal doppeldiffundiertes MOS-Bauelement, als VDMOS-Bauelement bezeichnet, auf, das hervorragende Eigenschaften bei kleiner Chipfläche besitzt. Jedes einzelne Bauelement ist von benachbarten Bauelementen durch eine Bauelementisolationsstruktur mit hoher Durchbruchsspannung isoliert.
  • Das DMOS-Bauelement gemäß den 3 und 4 umfasst eine vergrabene Schicht 54 eines ersten Leitfähigkeitstyps auf einem vorgegebenen Teil eines Halbleitersubstrats 50. Eine Epitaxieschicht 56 vom ersten Leitfähigkeitstyp ist über der vergrabenen Schicht 54 und der gesamten Oberfläche des Halbleitersubstrats 50 gebildet. Die vergrabene Schicht 54 besteht aus einer Störstellendiffusionsschicht, bei der Phosphor (P), Arsen (As) und/oder Antimon (Sb) in einer vorgegebenen Dicke in das Halbleitersubstrat 50 diffundiert sind. Außerdem erstreckt sich die vergrabene Schicht 54 mit einer vorgegebenen Dicke in die Epitaxieschicht 56. Die Epitaxieschicht 56 ist ebenfalls vom n-leitenden Typ mit Phosphor (P), Arsen (As) und/oder Antimon (Sb) als Störstellen. Die Epitaxieschicht 56 ist geringer dotiert als die vergrabene Schicht 54.
  • Eine Bauelementisolationsstruktur 90 erstreckt sich durch die Epitaxieschicht 56 hindurch bis in das Halbleitersubstrat 50 hinein, um einen Bauelementbereich des DMOS-Bauelements zu definieren. Die Bauelementisolationsstruktur 90 umfasst eine im Halbleitersubstrat 50 gebildete, diffundierte Isolationsschicht 63, welche die Unterseite des Bauelementbereichs umgibt, und eine in der Epitaxieschicht 56 gebildete Grabenisolationsstruktur 64, welche den oberen Seitenwandabschnitt des Bauelementbereichs umgibt. Die diffundierte Isolationsschicht 63 ist eine Störstellendiffusionsschicht vom zweiten Leitfähigkeitstyp, die durch Diffundieren entsprechender Störstellen in das Halbleitersubstrat 50 gebildet ist. Beispielsweise ist die diffundierte Isolationsschicht 63 als Störstellendiffusionsschicht mit Bor (B), Borfluorid (BF2) und/oder Indium (In) gebildet. Sie umfasst eine diffundierte Bodenisolationsschicht 52 und eine diffundierte Isolationswand 62. Die diffundierte Bodenisolationsschicht 52 ist am Boden des Bauelementbereichs gebildet, während die diffundierte Isolationswand 62 den unteren Seitenwandabschnitt des Bauelementbereichs umgibt und mit der diffundierten Bodenisolationsschicht 52 verbunden ist. Dadurch isoliert die diffundierte Isolationsschicht 63 das Halbleitersubstratgebiet des Bauelementbereichs vom umgebenden Halbleitersubstrat. Die diffundierte Bodenisolationsschicht 52 erstreckt sich lateral bis zu einem benachbarten DMOS-Bauelement oder bis zur Unterseite eines Bauelementbereichs desselben, auf dem eine mit hoher Spannung arbeitende Steuerschaltung gebildet ist.
  • Eine Feldoxidschicht 66 ist auf einem vorgegebenen Teil des Bauelementbereichs, der durch die Bauelementisolationsstruktur 90 definiert ist, angeordnet, um ein erstes aktives Gebiet a1 und ein zweites aktives Gebiet a2 zu definieren. Das erste aktive Gebiet a1 stellt das von der Feldoxidschicht 66 umgebene Gebiet dar, und das zweite aktive Gebiet a2 stellt das Gebiet zwischen der Feldoxidschicht 66 und der Bauelementisolationsstruktur 90 dar. Die Feldoxidschicht 66 ist z.B. durch eine LOCOS-Technik gebildet.
  • Auf dem ersten aktiven Gebiet a1 ist eine Gateelektrode 74 aufgebracht. Zwischen dieser und dem ersten aktiven Gebiet a1 befindet sich eine Gateisolationsschicht 72. Die Gateelektrode 74 weist einen Überlappungsbereich mit der Feldoxidschicht 66 auf.
  • Wie aus 4 ersichtlich, kann die Gateelektrode 74 in einem typischen DMOS-Bauelement eine gitterförmige Struktur haben. In diesem Fall weist sie eine Mehrzahl von Öffnungen auf, die einen jeweiligen Teil des ersten aktiven Gebiets a1 freilegen. In diesem freiliegenden Teil des ersten aktiven Gebiets a1 ist ein jeweiliger Source-Bereich gebildet, während ein jeweiliger Drain-Bereich im zweiten aktiven Gebiet a2 gebildet ist. Der Source-Bereich beinhaltet eine Diffusionsschicht 78 vom ersten Leitfähigkeitstyp und einen Volumenbereich 76 vom zweiten Leitfähigkeitstyp. Die Diffusionsschicht 78 vom ersten Leitfähigkeitstyp ist im ersten aktiven Gebiet a1 benachbart zur Gateelektrode 74 gebildet. Der Volumenbereich 76 vom zweiten Leitfähigkeitstyp ist in eine größere Tiefe diffundiert als die Diffusionsschicht 78 des ersten Leitfähigkeitstyps und umgibt letztere, wobei er eine Überlappungszone mit der Gateelektrode 74 aufweist. Die Diffusionsschicht 78 vom ersten Leitfähigkeitstyp ist dabei an der Oberfläche des Volumenbereichs 76 vom zweiten Leitfähigkeitstyp gebildet. Der Source-Bereich beinhaltet außerdem eine Diffusionsschicht 80 vom zweiten Leitfähigkeitstyp an der Oberfläche des Volumenbereichs 76 vom zweiten Leitfähigkeitstyp, um ein Einschalten eines parasitären Bipolartransistors in dem DMOS-Bauelement zu verhindern. Die Diffusionsschicht 78 vom ersten Leitfähigkeitstyp ist beispielsweise in einem peripheren Teil des von der betreffenden Öffnung freigelegten ersten aktiven Gebiets a1 in einer Schleifenstruktur gebildet, und die Diffusionsschicht 80 vom zweiten Leitfähigkeitstyp ist in dem von dieser Schleifenstruktur umgebenen Gebiet gebildet. Die Diffusionsschicht 80 vom zweiten Leitfähigkeitstyp ist stärker dotiert als der Volumenbereich 76.
  • Die Feldoxidschicht 66 ist auf dem Bauelementbereich mit Abstand von der Bauelementisolationsstruktur 90 gebildet. Sie weist eine Schleifenform auf und definiert das erste aktive Gebiet a1 in dem von der Feldoxidschicht 66 umgebenen Bereich sowie das zweite aktive Gebiet a2 zwischen der Feldoxidschicht 66 und der Bauelementisolationsstruktur 90. Der Drain-Bereich ist im zweiten aktiven Gebiet a2 gebildet und beinhaltet einen Senkenbereich 70 vom ersten Leitfähigkeitstyp, der im zweiten aktiven Gebiet a2 gebildet und vertikal mit der vergrabenen Schicht 54 verbunden ist, und einen stark dotierten Bereich 82 an der Oberfläche des zweiten aktiven Gebiets a2 mit dem darin gebildeten Senkenbereich 70. Der Drain- und der Source-Bereich sind mit einer Drain-Elektrode DC bzw. einer Source-Elektrode SC verbunden. Da die Source-Elektrode SC gemeinsam mit der Diffusionsschicht 78 vom ersten Leitfähigkeitstyp und der Diffusionsschicht 80 vom zweiten Leitfähigkeitstyp verbunden ist, wird das Einschalten des parasitären Bipolartransistors während des Betriebs des DMOS-Bauelements vermieden bzw. begrenzt.
  • Wie oben erläutert, weist das erfindungsgemäße DMOS-Bauelement eine doppelte Bauelementisolationsstruktur mit einer Grabenbauelementisolationsstruktur auf, die auf der diffundierten Isolationsschicht und in der Epitaxieschicht auf dem Halbleitersubstrat gebildet ist. Daher ist die Bildung der Grabenbauelementisolationsstruktur gemäß der Erfindung sehr einfach, und die Flächenausdehnung der Bauelementisolationsstruktur kann verglichen mit der herkömmlichen Übergangsisolationsstruktur verringert werden.
  • Die 5 bis 13 veranschaulichen in schematischen Querschnittansichten aufeinanderfolgende Prozessschritte eines erfindungsgemäßen Verfahrens zur Herstellung eines DMOS-Bauelements gemäß den 3 und 4.
  • Zunächst wird hierzu, wie aus den 5 und 6 ersichtlich, eine Implantation von Störstellen des zweiten Leitfähigkeitstyps in einen vorgegebenen Teil des Halbleitersubstrats 50 durchgeführt, um die diffundierte Bodenisolationsschicht 52 zu erzeugen. Dies kann durch Implantieren von p-leitenden Störstellen wie Bor (B), Borfluorid (BF2) und/oder Indium (In) in das Halbleitersubstrat 50 erfolgen. Beispielsweise kann Bor in das Halbleitersubstrat 50 mit einer Flussdichte von 1 × 1014/cm2 bis 1 × 1015/cm2 implantiert werden. Anschließend werden Störstellen des ersten Leitfähigkeitstyps in die Oberfläche des Halbleitersubstrats 50 im Bereich über der diffundierten Bodenisolationsschicht 52 implantiert, um die vergrabene Schicht 54 des ersten Leitfähigkeitstyps zu erzeugen. Dies kann durch Implantieren von n-leitenden Störstellen wie Phosphor (P), Arsen (As) und/oder Antimon (Sb) in einen vorgegebenen Bereich über der Oberseite der diffundierten Bodenisolationsschicht 52 mit einer hohen Flussdichte ausgeführt werden.
  • Im Verfahrensstadium von 7 wird die Epitaxieschicht 56 des ersten Leitfähigkeitstyps auf der vergrabenen Schicht 54 und der gesamten Oberseite des Halbleitersubstrats 50 aufgewachsen, vorzugsweise in einer Dicke von etwa 10μm. Beim Aufwachsen der Epitaxieschicht 46 wird die vergrabene Schicht 54 vom ersten Leitfähigkeitstyp extern in die Epitaxieschicht 56 und das Halbleitersubstrat 50 hinein diffundiert. Daraufhin weist die vergrabene Schicht 54 eine Dicke von z.B. etwa 3μm bis 10μm auf. Zusätzlich kann die vergrabene Schicht 54 unter Verwendung einer thermischen Prozesseinwirkung auf das Substrat vor oder nach der Bildung der Epitaxieschicht 56 diffundiert werden. Die Epitaxieschicht 56 wird vorzugsweise niedriger dotiert als die vergrabene Schicht 54.
  • Wie in den 8 und 9 dargestellt, wird anschließend eine harte Maskenstruktur 58 auf der Epitaxieschicht 56 erzeugt, und die Epitaxieschicht 56 wird unter Verwendung der harten Maskenstruktur 58 als Ätzmaske zur Bildung eines Grabens 60 geätzt, der einen vorgegebenen Teil des Halbleitersubstrats 50 freilegt. Der Graben 60 besitzt eine Schleifenform, die einen vorgegebenen Teil der Epitaxieschicht 56 umgibt. Dann werden Störstellen des zweiten Leitfähigkeitstyps in den freigelegten Teil des Halbleitersubstrats 50 am Boden des Grabens 60 unter Verwendung der harten Maskenstruktur 58 als Ionenimplantationsmaske implantiert. Dadurch wird die diffundierte Isolationswand 62 im Halbleitersubstrat 50 gebildet. Die diffundierte Isolationswand 62 ist mit der diffundierten Bodenisolationsschicht 52 verbunden und bildet mit dieser die diffundierte Isolationsschicht 63 zur Isolation eines vorgegebenen Bereichs des Halbleitersubstrats 50 vom umgebenden, übrigen Teil des Halbleitersubstrats 50. Mit anderen Worten umgibt die diffundierte Isolationsschicht 63 die Seitenwand und den Bodenbereich eines vorgegebenen Teils des Halbleitersubstrats 50. Die harte Maskenstruktur 58 wird vorzugsweise aus einer Siliciumnitridschicht gebildet. Des weiteren kann zwischen der harten Maskenstruktur 58 und der Epitaxieschicht 56 eine Pufferoxidschicht ausgebildet werden.
  • Im Verfahrensstadium von 10 wird eine Isolationsschicht auf der Oberseite der Epitaxieschicht 56 gebildet, um den Graben zu füllen, und innerhalb des Grabens wird eine Grabenisolationsstruktur 64 durch Abschleifen der Isolationsschicht mittels eines chemischen und mechanischen Abschleifprozesses erzeugt. Dann wird die harte Maskenstruktur 58 entfernt, wodurch die Epitaxieschicht 56 freigelegt wird. Die Grabenisolationsschicht 64 wird somit durch eine typische flache Grabenisolationstechnik gebildet. Die Isolationsschicht zum Füllen der Innenseite des Grabens ist eine solche mit sehr guter Stufenbedeckung, beispielsweise eine plasmaunterstützte Oxidschicht (PEOX-Schicht) oder eine mit einem Plasma hoher Dichte gebildete Oxidschicht (HDP-Oxidschicht). Die Bauelementisolationsstruktur 90 beinhaltet die diffundierte Isolationsschicht 63 und die Grabenisolationsstruktur 64. Der von der Bauelementisolationsstruktur 90 umgebene Bereich stellt einen Bauelementbereich dar.
  • Im Verfahrensstadium von 11 wird eine Feldoxidschicht 66 auf der Epitaxieschicht 56 im Bauelementbereich gebildet, um das erste aktive Gebiet a1 und das zweite aktive Gebiet a2 zu definieren. Die Feldoxidschicht 66 wird in Schleifenform mit Abstand von der Bauelementisolationsstruktur 90 gebildet. Der von der Feldoxidschicht 66 umgebene Be reich stellt das erste aktive Gebiet a1 dar, und der Bereich zwischen der Feldoxidschicht 66 und der Bauelementisolationsstruktur 90 stellt das zweite aktive Gebiet a2 dar. Die Feldoxidschicht 66 kann z.B. durch einen typischen LOCOS-Prozess erzeugt werden. Anschließend werden Störstellen des ersten Leitfähigkeitstyps in das zweite aktive Gebiet a2 implantiert, um den mit der vergrabenen Schicht 54 verbundenen Senkenbereich 70 zu erzeugen. Der Senkenbereich 70 kann vor oder nach der Bildung der Feldoxidschicht 66 erzeugt werden. Wenn er vorher erzeugt wird, kann ein thermischer Oxidationsprozess zur Bildung der Feldoxidschicht 66 durchgeführt werden, und während dieses Prozesses lässt sich der Widerstand des Senkenbereichs 70 verringern. Im Fall der Erzeugung des Senkenbereichs 70 nach Bildung der Feldoxidschicht 66 wird hingegen der thermische Prozess bevorzugt auf das Substrat mit dem Senkenbereich 70, d.h. nach Bildung des Senkenbereich 70, angewendet, um den Widerstand des Senkenbereichs 70 zu verringern. Der Senkenbereich 70 kann z.B. durch Implantieren n-leitender Störstellen in die Epitaxieschicht 56 erzeugt werden, d.h. durch Implantieren von Phosphor (P), Arsen (As) und/oder Antimon (Sb). Vorzugsweise wird der Senkenbereich 70 mit höherer Dichte dotiert als die Epitaxieschicht 56. Beispielsweise kann die Implantation in die Epitaxieschicht 56 zur Bildung des Senkenbereichs 70 mit einer Energie von 100keV bis 500keV und einer Flussdichte von 1 × 1014/cm2 bis 5 × 1015/cm2 ausgeführt werden.
  • Im Verfahrensstadium von 12 wird die Gate-Struktur 74 auf dem ersten aktiven Gebiet a1 gebildet. Die Gate-Struktur 74 kann einen Überlappungsbereich mit der Oberseite der Feldoxidschicht 66 aufweisen. Außerdem kann die Gate-Struktur 74, wie in 4 gezeigt, als gitterförmige Struktur mit einer Mehrzahl von Öffnungen gebildet werden, die vorgegebene Teile des ersten aktiven Gebiets a1 freilegen. Dementsprechend weist dann das DMOS-Bauelement eine Mehrzahl von Source-Zellen auf, um die Leistungstreibercharakteristik zu steigern. Zwischen der Gate-Struktur bzw. Gateelektrode 74 und dem ersten aktiven Gebiet a1 wird die Gateisolationsschicht 72 vorgesehen. Störstellen des zweiten Leitfähigkeitstyps werden dann in das erste aktive Gebiet a1 unter Verwendung einer nicht gezeigten Photoresiststruktur, die das erste aktive Gebiet a1 freilegt, und der Gateelektrode 74 als Ionenimplantationsmaske implantiert. Anschließend wird auf das Substrat mit den implantierten Störstellen ein thermischer Prozess angewendet, um den Volumenbereich 76 des zweiten Leitfähigkeitstyps im freiliegenden Teil des ersten aktiven Gebiets a1 zu erzeugen. Der Volumenbereich 76 wird unter das Niveau der Gateelektrode 74 diffundiert und weist einen lateralen Überlappungsbereich mit der Unterseite der Gateelektrode 74 auf. Der Volumenbereich 76 kann durch Implantieren p-leitender Störstellen gebildet werden, wie Bor (B), Borfluorid (BF2), Indium (In) etc.
  • Im Verfahrensstadium von 13 werden Störstellen des ersten Leitfähigkeitstyps in die Oberseite des ersten aktiven Gebiets a1 und des zweiten aktiven Gebiets a2 implantiert, soweit sie durch die jeweilige, in der Gate-Struktur 74 gebildete Öffnung freigelegt sind. Dadurch werden an der Oberseite des ersten aktiven Bereichs a1 die Diffusionsschicht 78 des ersten Leitfähigkeitstyps und an der Oberseite des zweiten aktiven Gebiets a2 der stark dotierte Bereich 82 des ersten Leitfähigkeitstyps gebildet. Die Diffusionsschicht 78 des ersten Leitfähigkeitstyps kann eine Schleifenform im peripheren Teil der betreffenden Öffnung benachbart zur Gateelektrode 74 unter Verwendung des nicht gezeigten Photoresistmusters aufweisen. Die Diffusionsschicht 78 des ersten Leitfähigkeitstyps und der stark dotierte Bereich 82 können durch Implantieren n-leitender Störstellen gebildet werden, wie Phosphor (P), Arsen (As) und Antimon (Sb). Hierbei ist es bevorzugt, die Diffusionsschicht 78 des ersten Leitfähigkeitstyps und die stark dotierte Diffusionsschicht 82 mit höherer Dichte zu dotieren als die Epitaxieschicht 56. Außerdem ist es bevorzugt, die stark dotierte Diffusionsschicht 82 mit höherer Dichte zu dotieren als den Senkenbereich 70.
  • Auf der Oberfläche des Volumenbereichs 76 wird dann vorzugsweise die stark dotierte Diffusionsschicht 80 des zweiten Leitfähigkeitstyps erzeugt, um das Leitendschalten des parasitären Bipolartransistors während des Betriebs des DMOS-Bauelements zu verhindern, wodurch die Diffusionsschicht 78 des ersten Leitfähigkeitstyps und die Diffusionsschicht 80 des zweiten Leitfähigkeitstyps mit einer gemeinsamen Elektrode verbunden werden. Beispielsweise wird im Fall der Erzeugung der Diffusionsschicht 78 des ersten Leitfähigkeitstyps in einer Schleifenform eine Implantation von Störstellen des zweiten Leitfähigkeitstyps in den von der Diffusionsschicht 78 des ersten Leitfähigkeitstyps umgebenen Bereich vorgenommen, um die Diffusionsschicht 80 des zweiten Leitfähigkeitstyps zu erzeugen. Letztere kann z.B. durch Implantieren p-leitender Störstellen gebildet werden, wie Bor (B), Borfluorid (BF2) und/oder Indium (In). Hierbei ist es bevorzugt, die Diffusionsschicht 80 des zweiten Leitfähigkeitstyps mit höherer Dichte zu dotieren als den Volumenbereich 76 des zweiten Leitfähigkeitstyps. Die Diffusionsschicht 78 des ersten Leitfähigkeitstyps und die Diffusionsschicht 80 des zweiten Leitfähigkeitstyps können in unterschiedlichen Formen auf der Oberfläche des Volumenbereichs 76 gebildet werden.
  • Die Diffusionsschicht 78 des ersten Leitfähigkeitstyps, die Diffusionsschicht 80 des zweiten Leitfähigkeitstyps und der Volumenbereich 76 des zweiten Leitfähigkeitstyps bilden den Source-Bereich des DMOS-Transistors. Außerdem bilden der Senkenbereich 70 und der stark dotierte Bereich 82 des ersten Leitfähigkeitstyps den Drain-Bereich des DMOS-Transistors.
  • Unter Verwendung üblicher Schritte von Halbleiterbauelement-Fertigungsverfahren können die Gateelektrode, die Source-Elektrode und die Drain-Elektrode als Anschlussgebiete zum Gate-, Source- bzw. Drain-Bereich gebildet werden, ohne dass dies hier explizit gezeigt und beschrieben werden braucht. Die Source-Elektrode kann hierbei gemeinsam an die Diffusionsschicht des ersten Leitfähigkeitstyps und die Diffusionsschicht des zweiten Leitfähigkeitstyps angeschlossen werden.
  • Wie vorstehend erläutert, stellt die Erfindung eine Bauelementisolationsstruktur eines Halbleiterbauelements mit ausgezeichneter Bauelementisolationscharakteristik innerhalb einer relativ begrenzten Flächenausdehnung zur Verfügung, indem eine doppelte Bauelementisolationsstruktur benutzt wird. Die Erfindung behebt dadurch die Schwierigkeiten herkömmlicher Halbleiterbauelemente mit einer Übergangsbauelementisolationsstruktur, wie das Problem einer Erhöhung der Abmessung des Bauelementisolationsbereichs aufgrund externer Diffusion, und stellt ein Halbleiterbauelement mit einer tiefen Bauelementisolationsstruktur unter Behebung der Schwierigkeiten bei der Bildung einer Grabenisolationsstruktur mit einer Abmessung über 15μm zur Verfügung, wie sie beim herkömmlichen Halbleiterbauelement mit einer einzelnen Bauelementisolationsstruktur auftreten. Im Ergebnis kann die Bauelementisolationsfähigkeit des Halbleiterbauelements, das bei hoher Frequenz und mit relativ hoher Spannung betrieben wird, durch die Erfindung beträchtlich verbessert werden.

Claims (35)

  1. Halbleiterbauelement mit – einem Halbleitersubstrat (50), – einer Epitaxieschicht (56) eines ersten Leitfähigkeitstyps, welche das Halbleitersubstrat ganzflächig bedeckt, – einer Bauelementisolationsschicht (90) zur Definition eines Bauelementbereichs mit einem entsprechenden Teil des Halbleitersubstrats und der Epitaxieschicht und – einer doppelt diffundierten MOS-Transistorstruktur (70 bis 82) im Bauelementgebiet, dadurch gekennzeichnet, dass – die Bauelementisolationsschicht (90) eine Doppelstruktur aus einer diffundierten Isolationsschicht (63) und einer Grabenisolationsschicht (64) aufweist, wobei die diffundierte Isolationsschicht durch eine Zusatzimplantation (52, 62) im Inneren des Halbleitersubstrats (50) gebildet ist und einen Bodenteil sowie einen unteren Seitenwandteil des Bauelementbereichs umgibt und sich die Grabenisolationsschicht vertikal durch die Epitaxieschicht (56) hindurch erstreckt und einen oberen Seitenwandteil des Bauelementbereichs umgibt.
  2. Halbleiterbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, dass der doppelt diffundierte MOS-Transistor folgende Elemente enthält: – eine vergrabene Schicht (54) des ersten Leitfähigkeitstyps zwischen dem Halbleitersubstrat und der Epitaxieschicht mit Abstand von der Bauelementisolationsschicht, – eine an der Oberseite der Epitaxieschicht des Bauelementbereichs gebildete Feldoxidschicht (66) zur Definition eines ersten aktiven Gebiets (a1) und eines zweiten aktiven Gebiets (a2), – eine auf dem ersten aktiven Gebiet gebildete Gateelektrode (74), – einen im ersten aktiven Bereich benachbart zur Gateelektrode gebildeten Source-Bereich (76, 78, 80) und – einen im zweiten aktiven Gebiet gebildeten Drain-Bereich (70, 82), der mit der vergrabenen Schicht (54) verbunden ist.
  3. Halbleiterbauelement nach Anspruch 1, weiter gekennzeichnet durch – eine vergrabene Schicht (54) des ersten Leitfähigkeitstyps in einem vorgegebenen Bereich zwischen dem Halbleitersubstrat und der Epitaxieschicht des Bauelementbereichs, – eine Feldoxidschicht (66) auf der Epitaxieschicht im Bauelementbereich zur Definition eines ersten aktiven Gebiets (a1) und eines zweiten aktiven Gebiets (a2), – eine Gateelektrode (74) im ersten aktiven Gebiet, – einen Source-Bereich (76, 78, 80) im ersten aktiven Gebiet und – einen Drain-Bereich (70, 82) im zweiten aktiven Gebiet.
  4. Halbleiterbauelement nach Anspruch 2 oder 3, weiter dadurch gekennzeichnet, dass die Epitaxieschicht niedriger dotiert ist als die vergrabene Schicht.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass die diffundierte Isolationsschicht mit Störstellen des zweiten Leitfähigkeitstyps dotiert ist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass die Grabenisolationsstruktur mit der diffundierten Isolationsschicht verbunden ist.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass die diffundierte Isolationsschicht folgende Elemente umfasst: – eine diffundierte Bodenisolationsschicht (52), die den Bodenteil des Bauelementbereichs abschließt, und – eine diffundierte Isolationswand (62), die mit der diffundierten Bodenisolationsschicht verbunden ist und den unteren Seitenwandteil des Bauelementbereichs umgibt.
  8. Halbleiterbauelement nach Anspruch 7, weiter dadurch gekennzeichnet, dass die diffundierte Isolationswand mit der Grabenisolationsstruktur verbunden ist.
  9. Halbleiterbauelement nach einem der Ansprüche 2 bis 8, weiter dadurch gekennzeichnet, dass die Feldoxidschicht das erste aktive Gebiet mit Abstand von der Bauelementisolationsschicht umgibt.
  10. Halbleiterbauelement nach einem der Ansprüche 2 bis 9, weiter dadurch gekennzeichnet, dass sich das zweite aktive Gebiet zwischen der Feldoxidschicht und der Bauelementisolationsschicht befindet.
  11. Halbleiterbauelement nach einem der Ansprüche 2 bis 10, weiter dadurch gekennzeichnet, dass der Source-Bereich folgende Elemente umfasst: – eine Diffusionsschicht (78) des ersten Leitfähigkeitstyps an der Oberfläche des ersten aktiven Gebiets benachbart zur Gateelektrode und – einen Volumenbereich (76) des zweiten Leitfähigkeitstyps, der die Diffusionsschicht des ersten Leitfähigkeitstyps umgibt und tiefer als diese diffundiert ist und einen Überlappungsbereich mit der Unterseite der Gateelektrode aufweist.
  12. Halbleiterbauelement nach Anspruch 11, weiter dadurch gekennzeichnet, dass der Source-Bereich eine Diffusionsschicht (80) des zweiten Leitfähigkeitstyps beinhaltet, die an der Oberfläche des ersten aktiven Gebiets benachbart zur Diffusionsschicht des ersten Leitfähigkeitstyps und mit Abstand von der Gateelektrode gebildet ist.
  13. Halbleiterbauelement nach Anspruch 12, weiter dadurch gekennzeichnet, dass die Diffusionsschicht des zweiten Leitfähigkeitstyps stärker dotiert ist als der Volumenbereich.
  14. Halbleiterbauelement nach einem der Ansprüche 2 bis 13, weiter dadurch gekennzeichnet, dass der Drain-Bereich einen Bereich des ersten Leitfähigkeitstyps bildet, der stärker als die Epitaxieschicht dotiert ist.
  15. Halbleiterbauelement nach einem der Ansprüche 2 bis 14, weiter dadurch gekennzeichnet, dass der Drain-Bereich folgende Elemente umfasst: – einen Senkenbereich (70) des ersten Leitfähigkeitstyps, der sich vertikal durch die Epitaxieschicht hindurch erstreckt und mit der vergrabenen Schicht verbunden ist, und – einen stark dotierten Bereich (82) des ersten Leitfähigkeitstyps, der an der Oberfläche des zweiten aktiven Gebiets an der Oberseite des Senkenbereichs gebildet ist.
  16. Halbleiterbauelement nach Anspruch 15, weiter dadurch gekennzeichnet, dass der Senkenbereich (70) und der stark dotierte Bereich (82) stärker als die Epitaxieschicht mit Störstellen des ersten Leitfähigkeitstyps dotiert sind und der stark dotierte Bereich stärker dotiert ist als der Senkenbereich.
  17. Halbleiterbauelement nach einem der Ansprüche 2 bis 16, weiter dadurch gekennzeichnet, dass die Gateelektrode einen Überlappungsbereich mit der Feldoxidschicht aufweist.
  18. Halbleiterbauelement nach einem der Ansprüche 2 bis 17, weiter dadurch gekennzeichnet, dass die Gateelektrode eine gitterförmige Struktur mit einer Mehrzahl von Öffnungen aufweist, welche das erste aktive Gebiet in einem jeweils vorgegebenen Bereich freilegen.
  19. Halbleiterbauelement nach Anspruch 18, weiter dadurch gekennzeichnet, dass die Diffusionsschicht des Source-Bereichs vom ersten Leitfähigkeitstyp an der Oberfläche des Volumenbereichs des zweiten Leitfähigkeitstyps im peripheren Bereich der jeweiligen Öffnung gebildet ist, der Volumenbereich des zweiten Leitfähigkeitstyps im von der jeweiligen Öffnung freigelegten Teil des ersten aktiven Gebiets mit einem Überlappungsbereich mit der Unterseite der Gateelektrode gebildet ist und die Diffusionsschicht des Source-Bereichs vom zweiten Leitfähigkeitstyp auf dem von der Diffusionsschicht des ersten Leitfähigkeitstyps umgebenen Teil der Oberfläche des Volumenbereichs vom zweiten Leitfähigkeitstyp gebildet ist.
  20. Verfahren zur Herstellung eines Halbleiterbauelements, aufweisend folgende Schritte: – Implantieren von Störstellen eines zweiten Leitfähigkeitstyps in einen vorgegebenen Teil eines Halbleitersubstrats (50) zur Erzeugung einer diffundierten Bodenisolationsschicht (52), – Erzeugen einer Epitaxieschicht (56) vom ersten Leitfähigkeitstyp ganzflächig auf dem Halbleitersubstrat, – Strukturieren der Epitaxieschicht zur Erzeugung eines Grabens (60), der einen vorgegebenen Teil des Halbleitersubstrats freilegt, – Implantieren von Störstellen des zweiten Leitfähigkeitstyps in die Unterseite des Grabens zur Erzeugung einer diffundierten Isolationswand (62) mit Verbindung mit der diffundierten Bodenisolationsschicht und – Füllen des Grabens mit einer Isolationsschicht (64) zur Bildung einer mit der diffundierten Isolationswand verbundenen Grabenisolationsstruktur, wobei die Grabenisolationsstruktur, die diffundierte Isolationswand und die diffundierte Bodenisolationsschicht einen Bauelementbereich definieren, in welchem das Halbleitersubstrat und die Epitaxieschicht gestapelt sind.
  21. Verfahren nach Anspruch 20, weiter gekennzeichnet durch einen Schritt des Implantierens von Störstellen eines ersten Leitfähigkeitstyps in die Oberfläche des Halbleitersubstrats über der diffundierten Bodenisolationschicht zur Erzeugung einer vergrabenen Schicht (54) des ersten Leitfähigkeitstyps vor der Bildung der Epitaxieschicht, wobei die vergrabene Schicht mit Abstand von der diffundierten Bodenisolationsschicht und der diffundierten Isolationswand gebildet wird.
  22. Verfahren nach Anspruch 20 oder 21, weiter gekennzeichnet durch folgende Schritte nach der Bildung der Grabenisolationsstruktur: – Bilden einer Feldoxidschicht (66) auf dem Bauelementbereich zur Definition eines ersten aktiven Gebiets (a1) und eines zweiten aktiven Gebiets (a2), – Bilden einer Gateelektrode (74) auf dem ersten aktiven Gebiet, – Bilden eines Source-Bereichs (76, 78, 80) im ersten aktiven Gebiet neben der Gateelektrode und – Bilden eines Drain-Bereichs (70, 82) im zweiten aktiven Gebiet, wobei der Drain-Bereich mit der vergrabenen Schicht verbunden ist.
  23. Verfahren nach einem der Ansprüche 20 bis 22, weiter dadurch gekennzeichnet, dass der Graben so gebildet wird, dass er einen vorgegebenen Bereich der Epitaxieschicht umgibt, die diffundierte Isolationswand so gebildet wird, dass sie einen vorgegebenen Bereich des Halbleitersubstrats umgibt, eine Feldoxidschicht zur Definition eines ersten aktiven Gebiets und eines zweiten aktiven Gebiets an der Oberseite des von der Grabenisolationsstruktur umgebenen Bereichs der Epitaxieschicht gebildet wird, wobei das erste aktive Gebiet von der Feldoxidschicht umgeben wird und das zweite aktive Gebiet zwischen der Feldoxidschicht und der Grabenisolationsstruktur liegt, im ersten aktiven Gebiet eine Gateelektrode und ein Source-Bereich gebildet wird und im zweiten aktiven Gebiet ein Drain-Bereich gebildet wird.
  24. Verfahren nach einem der Ansprüche 20 bis 23, weiter dadurch gekennzeichnet, dass als Störstellen des ersten Leitfähigkeitstyps Phosphor (P), Arsen (As) und/oder Antimon (Sb) verwendet wird.
  25. Verfahren nach einem der Ansprüche 20 bis 24, weiter dadurch gekennzeichnet, dass als Störstellen des zweiten Leitfähigkeitstyps Bor (B), Borfluorid (BF2) und/oder Indium (In) verwendet wird.
  26. Verfahren nach einem der Ansprüche 22 bis 25, weiter dadurch gekennzeichnet, dass die Gateelektrode mit einem Überlappungsbereich mit der Feldoxidschicht gebildet wird.
  27. Verfahren nach einem der Ansprüche 22 bis 26, weiter dadurch gekennzeichnet, dass die Gateelektrode mit einer gitterförmigen Struktur mit einer Mehrzahl von Öffnungen gebildet wird, die jeweils einen vorgegebenen Teil des ersten aktiven Gebiets freilegen.
  28. Verfahren nach einem der Ansprüche 23 bis 27, weiter dadurch gekennzeichnet, dass die Bildung des Source-Bereichs folgende Schritte umfasst: – Implantieren von Störstellen des zweiten Leitfähigkeitstyps in den von der jeweiligen Öffnung freigelegten Teil des ersten aktiven Gebiets zur Bildung eines Volumenbereichs (76) des zweiten Leitfähigkeitstyps mit einem Überlappungsbereich mit der Unterseite der Gateelektrode, – Implantieren von Störstellen des ersten Leitfähigkeitstyps in einen von der jeweiligen Öffnung freigelegten peripheren Teil des ersten aktiven Gebiets zur Bildung einer Diffusionsschicht (78) des ersten Leitfähigkeitstyps benachbart zur Gateelektrode und – Implantieren von Störstellen des zweiten Leitfähigkeitstyps in inen von der Diffusionsschicht des ersten Leitfähigkeitstyps umgebenen Bereich innerhalb der jeweiligen Öffnung zur Bildung einer von der Gateelektrode beabstandeten Diffusionsschicht (80) des zweiten Leitfähigkeitstyps.
  29. Verfahren nach Anspruch 28, weiter dadurch gekennzeichnet, dass die Diffusionsschicht des zweiten Leitfähigkeitstyps stärker dotiert wird als der Volumenbereich.
  30. Verfahren nach einem der Ansprüche 22 bis 29, weiter dadurch gekennzeichnet, dass die Bildung des Drain-Bereichs folgende Schritte umfasst: – Implantieren von Störstellen des ersten Leitfähigkeitstyps in das zweite aktive Gebiet zur Bildung eines vertikal mit der vergrabenen Schicht verbundenen Senkenbereichs (79) und – Implantieren von Störstellen des ersten Leitfähigkeitstyps in die Oberfläche des zweiten aktiven Gebiets zur Bildung einer stark dotierten Diffusionsschicht (82).
  31. Verfahren nach Anspruch 30, weiter dadurch gekennzeichnet, dass die stark dotierte Diffusionsschicht stärker dotiert wird als der Senkenbereich.
  32. Verfahren nach Anspruch 30 oder 31, weiter dadurch gekennzeichnet, dass der Senkenbereich vor der Erzeugung der Feldoxidschicht gebildet wird.
  33. Verfahren nach Anspruch 30 oder 31, weiter dadurch gekennzeichnet, dass der Senkenbereich nach Erzeugung der Feldoxidschicht gebildet wird.
  34. Verfahren nach einem der Ansprüche 30 bis 33, weiter dadurch gekennzeichnet, dass nach Bildung des Senkenbereichs ein thermischer Behandlungsprozess für das Halbleitersubstrat durchgeführt wird, um den elektrischen Widerstand des Senkenbereichs zu verringern.
  35. Verfahren nach einem der Ansprüche 20 bis 34, weiter dadurch gekennzeichnet, dass die Erzeugung des Grabens, der diffundierten Isolationswand und der Grabenisolationsstruktur folgende Schritte umfasst: – Erzeugen einer harten Maskenstruktur (58) auf der Epitaxieschicht, – Ätzen der Epitaxieschicht unter Verwendung der harten Maskenstruktur als Ätzmaske zur Bildung des Grabens (60), der einen vorgegebenen Teil des Halbleitersubstrats (50) freilegt, – Implantieren von Störstellen des zweiten Leitfähigkeitstyps in den Boden des Grabens unter Verwendung der harten Maskenstruktur als Implantationsmaske, – Bilden der Isolationsschicht im Innern des Grabens und – Entfernen der harten Maskenstruktur.
DE10309997A 2002-03-05 2003-03-03 Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür Expired - Fee Related DE10309997B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020011623A KR100456691B1 (ko) 2002-03-05 2002-03-05 이중격리구조를 갖는 반도체 소자 및 그 제조방법
KR2002/11623 2002-03-05

Publications (2)

Publication Number Publication Date
DE10309997A1 DE10309997A1 (de) 2003-09-25
DE10309997B4 true DE10309997B4 (de) 2006-02-09

Family

ID=27785973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10309997A Expired - Fee Related DE10309997B4 (de) 2002-03-05 2003-03-03 Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür

Country Status (4)

Country Link
US (2) US6927452B2 (de)
JP (1) JP2003282822A (de)
KR (1) KR100456691B1 (de)
DE (1) DE10309997B4 (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812403B2 (en) 2002-08-14 2010-10-12 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuit devices
US7902630B2 (en) 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US7741661B2 (en) * 2002-08-14 2010-06-22 Advanced Analogic Technologies, Inc. Isolation and termination structures for semiconductor die
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US7939420B2 (en) * 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US8513087B2 (en) * 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US8089129B2 (en) * 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US7956391B2 (en) * 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
US7834421B2 (en) 2002-08-14 2010-11-16 Advanced Analogic Technologies, Inc. Isolated diode
TWI228226B (en) * 2003-11-21 2005-02-21 Taiwan Semiconductor Mfg Dummy pattern layout method for improving film planarization
KR101035575B1 (ko) * 2004-01-09 2011-05-19 매그나칩 반도체 유한회사 반도체 장치의 제조 방법
US7180152B2 (en) * 2004-07-08 2007-02-20 International Rectifier Corporation Process for resurf diffusion for high voltage MOSFET
DE102004052610B4 (de) 2004-10-29 2020-06-18 Infineon Technologies Ag Leistungstransistor mit einem Halbleitervolumen
KR100648276B1 (ko) * 2004-12-15 2006-11-23 삼성전자주식회사 역방향 다이오드가 구비된 수직형 디모스 소자
GB0507157D0 (en) * 2005-04-08 2005-05-18 Ami Semiconductor Belgium Bvba Double trench for isolation of semiconductor devices
US7868394B2 (en) * 2005-08-09 2011-01-11 United Microelectronics Corp. Metal-oxide-semiconductor transistor and method of manufacturing the same
JP5034945B2 (ja) * 2005-08-18 2012-09-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4979212B2 (ja) * 2005-08-31 2012-07-18 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7329940B2 (en) * 2005-11-02 2008-02-12 International Business Machines Corporation Semiconductor structure and method of manufacture
US7868422B2 (en) * 2005-11-16 2011-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. MOS device with a high voltage isolation structure
US7538409B2 (en) * 2006-06-07 2009-05-26 International Business Machines Corporation Semiconductor devices
US7242071B1 (en) * 2006-07-06 2007-07-10 International Business Machine Corporation Semiconductor structure
US7936041B2 (en) 2006-09-15 2011-05-03 International Business Machines Corporation Schottky barrier diodes for millimeter wave SiGe BICMOS applications
KR100867977B1 (ko) 2006-10-11 2008-11-10 한국과학기술원 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법
US7868414B2 (en) * 2007-03-28 2011-01-11 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
JP5092174B2 (ja) * 2007-04-12 2012-12-05 三菱電機株式会社 半導体装置
US7956418B2 (en) * 2007-05-29 2011-06-07 Mediatek Inc. ESD protection devices
CN100590850C (zh) * 2007-09-26 2010-02-17 中国科学院微电子研究所 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法
US7732885B2 (en) * 2008-02-07 2010-06-08 Aptina Imaging Corporation Semiconductor structures with dual isolation structures, methods for forming same and systems including same
JP4697242B2 (ja) * 2008-02-21 2011-06-08 セイコーエプソン株式会社 半導体装置
KR101024638B1 (ko) * 2008-08-05 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP5525736B2 (ja) * 2009-02-18 2014-06-18 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
CN102054774B (zh) * 2009-10-28 2012-11-21 无锡华润上华半导体有限公司 Vdmos晶体管兼容ldmos晶体管及其制作方法
TWI413209B (zh) * 2010-01-18 2013-10-21 Vanguard Int Semiconduct Corp 半導體裝置及其製作方法
DE102010014370B4 (de) * 2010-04-09 2021-12-02 X-Fab Semiconductor Foundries Ag LDMOS-Transistor und LDMOS - Bauteil
WO2012127960A1 (ja) * 2011-03-18 2012-09-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20130043513A1 (en) 2011-08-19 2013-02-21 United Microelectronics Corporation Shallow trench isolation structure and fabricating method thereof
US8541862B2 (en) * 2011-11-30 2013-09-24 Freescale Semiconductor, Inc. Semiconductor device with self-biased isolation
US9236472B2 (en) * 2012-04-17 2016-01-12 Freescale Semiconductor, Inc. Semiconductor device with integrated breakdown protection
CN103904018B (zh) * 2012-12-24 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8994103B2 (en) * 2013-07-10 2015-03-31 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device and manufacturing method thereof
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
JP6296535B2 (ja) 2013-12-09 2018-03-20 ローム株式会社 ダイオードおよびそれを含む信号出力回路
US9601578B2 (en) * 2014-10-10 2017-03-21 Globalfoundries Inc. Non-planar vertical dual source drift metal-oxide semiconductor (VDSMOS)
CN105895514A (zh) * 2016-04-21 2016-08-24 格科微电子（上海）有限公司 图像传感器芯片的形成方法
WO2018030008A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体集積回路
US10032766B2 (en) * 2016-09-16 2018-07-24 Globalfoundries Singapore Pte. Ltd. VDMOS transistors, BCD devices including VDMOS transistors, and methods for fabricating integrated circuits with such devices
TWI624942B (zh) * 2016-10-11 2018-05-21 新唐科技股份有限公司 高壓半導體裝置
US11462639B2 (en) * 2019-12-26 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US11271107B2 (en) 2020-03-24 2022-03-08 International Business Machines Corporation Reduction of bottom epitaxy parasitics for vertical transport field effect transistors
CN116884837B (zh) * 2023-09-06 2023-11-17 合肥晶合集成电路股份有限公司 半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150231A (ja) * 1984-12-24 1986-07-08 Hitachi Micro Comput Eng Ltd 半導体装置
US5356822A (en) * 1994-01-21 1994-10-18 Alliedsignal Inc. Method for making all complementary BiCDMOS devices
JPH08148553A (ja) * 1994-11-22 1996-06-07 Nec Yamagata Ltd 半導体装置及びその製造方法
US6069034A (en) * 1998-09-03 2000-05-30 National Semiconductor Corporation DMOS architecture using low N-source dose co-driven with P-body implant compatible with E2 PROM core process
US20010050412A1 (en) * 2000-03-31 2001-12-13 Davide Patti Monolithically integrated electronic device and fabrication process therefor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170902C (nl) * 1970-07-10 1983-01-03 Philips Nv Halfgeleiderinrichting, in het bijzonder monolithische geintegreerde halfgeleiderschakeling.
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
JPS5955052A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体集積回路装置の製造方法
US4926233A (en) * 1988-06-29 1990-05-15 Texas Instruments Incorporated Merged trench bipolar-CMOS transistor fabrication process
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5248894A (en) * 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
US5925910A (en) * 1997-03-28 1999-07-20 Stmicroelectronics, Inc. DMOS transistors with schottky diode body structure
KR19980082597A (ko) * 1997-05-09 1998-12-05 윤종용 바이폴라 트랜지스터의 소자분리영역 제조 방법
SE512813C2 (sv) * 1997-05-23 2000-05-15 Ericsson Telefon Ab L M Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet
KR100248372B1 (ko) * 1997-10-16 2000-03-15 정선종 바이폴라 시모스-디모스 전력 집적회로 소자의 제조방법
US6100159A (en) * 1997-11-06 2000-08-08 Advanced Micro Devices, Inc. Quasi soi device
US5937297A (en) * 1998-06-01 1999-08-10 Chartered Semiconductor Manufacturing, Ltd. Method for making sub-quarter-micron MOSFET
KR100518507B1 (ko) * 1998-08-17 2005-11-25 페어차일드코리아반도체 주식회사 선택산화법으로 형성된 이중의 소자격리막을 갖는 반도체장치및 그 제조방법
JP2001274264A (ja) * 2000-03-24 2001-10-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6417050B1 (en) * 2000-08-07 2002-07-09 Semiconductor Components Industries Llc Semiconductor component and method of manufacture
KR100432887B1 (ko) * 2002-03-05 2004-05-22 삼성전자주식회사 다중격리구조를 갖는 반도체 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150231A (ja) * 1984-12-24 1986-07-08 Hitachi Micro Comput Eng Ltd 半導体装置
US5356822A (en) * 1994-01-21 1994-10-18 Alliedsignal Inc. Method for making all complementary BiCDMOS devices
JPH08148553A (ja) * 1994-11-22 1996-06-07 Nec Yamagata Ltd 半導体装置及びその製造方法
US6069034A (en) * 1998-09-03 2000-05-30 National Semiconductor Corporation DMOS architecture using low N-source dose co-driven with P-body implant compatible with E2 PROM core process
US20010050412A1 (en) * 2000-03-31 2001-12-13 Davide Patti Monolithically integrated electronic device and fabrication process therefor

Also Published As

Publication number Publication date
US6927452B2 (en) 2005-08-09
US7297604B2 (en) 2007-11-20
JP2003282822A (ja) 2003-10-03
KR20030072071A (ko) 2003-09-13
KR100456691B1 (ko) 2004-11-10
US20030168712A1 (en) 2003-09-11
US20050233541A1 (en) 2005-10-20
DE10309997A1 (de) 2003-09-25

Similar Documents

Publication Publication Date Title
DE10309997B4 (de) Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE19845003C1 (de) Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE19501556C2 (de) Halbleitervorrichtung mit einer Grabenstruktur, Verwendung einer Halbleitervorrichtung mit einer Grabenstruktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Grabenstruktur
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE10216633B4 (de) Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung
DE10297535B4 (de) Verfahren zur Herstellung eines Hochspannungs-Hochgeschwindigkeits-MOS-Transistors durch Ionen-Implantation
DE69931890T2 (de) Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE10234601B4 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
DE202004021554U1 (de) Anordnung zum Ausbilden eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10161129A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102004041622A1 (de) Halbleiterbauteil
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE10350684A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
EP1160871A2 (de) Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung
DE102009053158A1 (de) Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE19507146C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21762

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee