DE3235467A1 - Halbleiteranordnung und verfahren zu deren herstellung - Google Patents

Halbleiteranordnung und verfahren zu deren herstellung

Info

Publication number
DE3235467A1
DE3235467A1 DE19823235467 DE3235467A DE3235467A1 DE 3235467 A1 DE3235467 A1 DE 3235467A1 DE 19823235467 DE19823235467 DE 19823235467 DE 3235467 A DE3235467 A DE 3235467A DE 3235467 A1 DE3235467 A1 DE 3235467A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
polycrystalline silicon
region
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823235467
Other languages
English (en)
Inventor
Kenji Hachioji Kaneko
Satoshi Kudo
Minoru Kodaira Nagata
Takanori Nishimura
Setsuo Takasaki Ogura
Takahiro Tokyo Okabe
Yutaka Tokyo Okada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3235467A1 publication Critical patent/DE3235467A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

HITACHI, LTD., Tokyo, Japan
Halbleiteranordnung und Verfahren zu deren Herstellung
Die Erfindung bezieht sich auf eine nach einer Selbstjustiertechnik hergestellte Halbleiteranordnung und ein Verfahren zu deren Herstellung.
In der Digitalschaltkreistechnik besteht ein starker Bedarf an hoher Betriebsgeschwindigkeit und hoher Packungsdichte, Die hohe Geschwindigkeit und die hohe Packungsdichte erfordern gleichartige Technologien, und es trifft zu,jdaß die Geschwindigkeit einer Anordnung erhöht wird, wenn die Übergangskapazität und die Diffusionskapazität durch die Mikrominiaturisierung der Anordnung sinken. Demgemäß wurden in großem Ausmaß die Entwicklungen der Mikrominiaturisierungstechnologie für Anordnungssysteme des bipolaren Transistors und des MOS-Transistors durchgeführt.
Eine Technik, die direkt zur Mikrominiaturisierung des Anordnungsaufbaus beiträgt, ist eine Lithographietechnik bei der Bildung eines Anordnungsmusters. Jedoch
wurde es als Ergebnis des raschen Trends der Miniaturisierung der Anordnung schwierig, ein Mikrominiaturmuster nach einer herkömmlichen Liehtbeliehtungstechnik zu bilden. Es wurde auch ein Elektronenstrahl-Belichtungsverfahren vorgeschlagen, um die Lichtbelichtungstechnik zu ersetzen. Das Elektronenstrahl-Belichtungsverfahren ermöglicht die Bildung eines Musters von weniger als 1 -um Breite. Da jedoch das Elektronenstrahl-Belichtungsverfahren eine Verarbeitung für jedes Anordnungsmuster erfordert, ist die Verarbeitungsgeschwindigkeit im Vergleich mit der herkömmlichen Lichtbelichtungstechnik sehr gering, die jedes Halbleiterplättchen verarbeitet. Da ein Anordnungsmuster-Bildungschritt (Photoresistschritt) jedesmal vor einem Ätzschritt oder einem Diffusionsschritt während eines Halbleiteranordnungs-HerstellungsVerfahrens durchgeführt wird, bedeutet die geringe Verarbeitungsgeschwindigkeit beim Photoresistschritt, daß die gesamte Verarbeitungsdauer für die Halbleiteranordnungsherstellung sehr lang ist.
Ein anderer wichtiger Schritt bei der Mikrominiaturisierung der Anordnung ist eine Musterjustierung zwischen einem Photoresistschritt und dem vorhergehenden Schritt, Und zwar ist in einem Schritt ein Muster in bestimmter Ausrichtung zu einem im vorherigen Schritt gebildeten Muster zu bilden. Da die Genauigkeiten des Ätzens und der Diffusion in solchen Schritten begrenzt sind, ist auch die Genauigkeit der Musterjustierung begrenzt. Demgemäß muß ein gewisser Spielraum zwischen den Mustern dieser Schritte gelassen werden. Dieser Spielraum wird gewöhnlich. Maskenausrichtungsspielraum genannt und
benötigt wenigstens 1 ,um. Während der Maskenausrichtungsspielraum für zwei aufeinanderfolgende Schritte in der beschriebenen Größenordnung liegt, ist der Maskenausrichtungsspielraum für nichtaufeinanderfolgende Schritte wegen der Kumulifcrung der Maskenausrichtungsspielräume größer.
So wurde die Mikrominiaturisierung der Anordnung schwierig^ wenn- man sieh nur -der .;herkömmlichen Liehtbelichtungstechnik bedient. Ein, anderes wirksames Verfahren als; die^ Lichtbelicbtupgstechnik:|ür die -Mikrominiaturiesierung ist eine gelbstjustiertechnik, bei der ,ein Muster nicht unter Verwendung ;einer Maske gebildet wird*.sondern ein für ^ich auf einem.Halbleiterplättchen in einem Schritt gebildetes Muster als Maske im, nächsten Schritt verwendet-.wird, ,demgemäß henötigt die Selbstjustierteehnik ikeiijt Maske,*™ ua4; daher: ist der-.-
• r kann, eine Mikrominia^uranordnung:;unter Anwendung:;-eines
Selbst Justierverfahrens mit;,.der herkömmlichen Licht-,.-.belichtungstechnik ,hergestellt iWerden*/ ... - v, -·.-
Die im einzelnen - noch- zu beschreibende; Erfindung:sieht einen Mikrominiaturanoränungsaufbau und ein- Herstellverfahren dafür unter Anwendung der .Selbstjustiertechiiik vor. Vor der Beschreibung der Erfindung werden noch die; bekannten· Techno log ien. und deren. Prob lerne .er läutert.. Zur ..- Vereinfachung der Beschreabungrund; der Zeichnung werden Le i t f äh i gke i ts typen. de r, ein ze Inen Ha lb.le;i t ers chi ch ten und deren Materialien angegeben, während die Beschreibung . des= Aufbaus solcher , jäalbleiterschichtfn * 4i,e mit der , Erfindung,,nicht dixekt.z,u tun,;haben,:, ausgelassen ist. (Das; gleiche gilt; in.der Bfschreibujvg der Erfindung,:)
4-
Pig. 1 zeigt eine Schnittdarstellung einer her-
2
kömmlichen I L-Anordnung mit SelbstJustieraufbau. Diese Anordnung ist z. B. in "IEEE Transactions on Ed", Vol. ED-27, No. 8, August 1980 gezeigt. Man erkennt in Fig. 1 ein n-Halbleiter-(Silizium)substrat 1, eine p-Halbleiter-(Silizium)schicht 2, eine Siliziumdioxidschicht (im folgenden als Oxidschicht bezeichnet) 5, eine polykristalline Siliziumschicht 9, eine Siliziumdioxidschicht (im folgenden als Oxidschicht bezeichnet) 10, einen n-Halbleiterbereich (Diffusionsschicht) hoher Konzentration 11, eine p-Halbleiterschicht (Diffusionsschicht) hoher Konzentration 13 und eine Elektrodenmetallisierung (metallisierte Elektrode) 14.
2 In dem in Fig. 1 gezeigten I L-Aufbau wird eine
Kollektorelektrode aus der polykristallinen Siliziumschicht 9 herausgeführt, und eine Basiselektrode wird von der Metallisierung 14 herausgeführt. In diesem Aufbau wird, um die Basiselektrode von einem der Kollektorelektrode zwecks Verringerung des Basiswiderstandes sehr nahen Bereich herauszuführen, eine öffnung für den Basisanschluß durch die Selbstjustiertechnik unter Verwendung der polykristallinen Siliziumschicht 9, die als Kollektoranschluß vorgesehen ist, und der darauf gebildeten Oxidschicht 10 als Maske gebildet, und die metallisierte Elektrode 14 wird in der öffnung gebildet. Die Bildung der öffnung durch Selbstjustiertechnik wird in den folgenden Schritten durchgeführt.
Die polykristalline Siliziumschicht wird auf der freiliegenden Siliziumschicht 2 abgeschieden, und man dotiert Hochkonzentrationsverunreinigungen in die polykristalline
Siliziumschicht. Dann wird die polykristalline Siliziumschicht gemustert, um die endgültige in Fig. 1 dargestellte polykristalline Siliziumschicht 9 zu bilden. Danach wird eine Oxidation derart durchgeführt, daß die dicke Oxidschicht 1O auf der mit den Hochkonzentrationsverunreinigungen dotierten polykristallinen Siliziumschicht 9 gebildet wird und eine dünne Oxidschicht auf der niedrig dotierten Siliziumschicht 2
en gebildet wird. Dann wexdenüie Oxidschicht unter solchen Bedingungen geätzt, daß die dünne Oxidschicht auf der Siliziumschicht 2 völlig beseitigt wird, während die dicke Oxidschicht 10 auf der polykristallinen Siliziumschicht 9 zum großen Teil vorhanden bleibt. In dieser Weise wird die öffnung für die Basiselektrode durch die Selbstjustiertechnik gebildet.
Bei diesem bekannten Aufbau trifft man in den in Fig. 1 gezeigten Bereichen 100 auf das folgende Problem.
Zunächst ist es schwierig, die Oxidschicht 10 irgendeiner gewünschten Dicke zu bilden. Es ist nämlich schwierig, eine klare Unterscheidung zwischen den Dicken der polykristallinen Hochkonzentrations-Siliziumschicht 9
2
und der Siliziumschicht niedriger Konzentration während des Oxidationsschrittes zu machen. Beim Ätzschritt nach der Oxidation wird die Oxidschicht 1O verdünnt, weil sie auch gleichzeitig mit der Oxidschicht auf der Siliziumschicht 2 geätzt wird. Als Ergebnis wächst die Möglichkeit eines Kurzschlusses zwischen der polykristallinen Siliziumschicht 9 und der Metallisierungselektrode
Weiter ist es nur die Dicke der Oxidschicht 10, die
den Abstand zwischen der Metallisierungselektrode
9 und der polykristallinen Siliziumschicht oder der Diffusionsschicht 11 definiert. Die Dicke der Oxidschicht 10 ist üblicherweise höchstens 0,1-0,5 ,um, während sich die Diffusionsschicht 11 sowohl nach unten als auch seitlich erstreckt. (Nimmt man an, daß die Tiefe der Diffusionsschicht 0,3-0,5 ,um ist, so ist die seitliche Ausdehnung angenähert 0,24-0,4 ,um.) Demgemäß ist die Möglichkeit eines Kurzschlusses zwischen der Metallisierungselektrode 14 und der Diffusionsschicht 11 sehr hoch.
Eine Möglichkeit der Verschlechterung der Durchbruchspannungscharakteristik durch die Hochkonzentrations-Diffusionsschichten 13 und 11 ist ebenfalls beträchtlich, da es nicht möglich ist, die Entfernung zwischen den Hochkonzentrations-Diffusionsschichten und 11 auf einen gewünschten Abstand festzusetzen.
So hat die bekannte Anordnung viele Probleme, die zu schlimmen Fehlern in der integrierten Schaltung führen.
Der Erfindung liegt die Aufgabe zugrunde, einen HaIbleiteranordnungsaufbau mit ausgezeichneten elektrischen Eigenschaften und ein Verfahren zu dessen Herstellung zu entwickeln, die von den erwähnten, beim Stand der Technik angetroffenen Problemen frei sind.
Gemäß der Technik nach der Erfindung ist es möglich,
einen herkömmlichen bipolaren Transistor und eine
2
I L-Änordnung {integrierte Injektionslogik) in einem Substrat zu bilden, so daß eine hybride integrierte
Änalog-Digital-Schaltung mit hoher Packungsdichte ausgebildet werden kann.
Gegenstand der Erfindung, womit die genannte Aufgabe gelöst wird, ist zunächst eine Halbleiteranordnung mit einem Halbleitersubstrat, einer auf dem Halbleitersubstrat gebildeten ersten Isolierschicht mit einem vorbestimmten Muster, einer oberhalb des Halbleitersubstrats gebildeten polykristallinen Halbleiterschicht mit einem vorbestimmten Muster, einer durch Umwandeln der Oberfläche der polykristallinen Halbleiterschicht mittels Wärmebehandlung gebildeten dünnen Isolierschicht und einer am Halbleitersubstrat angebrachten Elektrode, mit dem Kennzeichen, daß auf dem Halbleitersubstrat eine zweite, dünne Isolierschicht gebildet ist, auf der zweiten, dünnen Isolierschicht eine dritte, dünne Isolierschicht gebildet ist, die polykristalline Halbleiterschicht auf der dritten, dünnen Isolierschicht gebildet ist, in den zweiten und dritten, dünnen Isolierschichten unter Verwendung der auf der polykristallinen Halbleiterschicht gebildeten, vierten, dünnen Isolierschicht als Maske eine öffnung gebildet ist und die Elektrode in der öffnung gebildet ist.
Ausgestaltungen der erfindungsgemäßen Halbleiteranordnung sind in den Unteransprüchen 2 und 4 bis 13 gekennzeichnet.
Erfindungsgemäße Verfahren zur Herstellung solcher Halbleiteranordnungen sind in den Patentansprüchen 3 und 14 bis 16 gekennzeichnet.
Erfindungswesentlich ist also, daß eine Isolierschicht
3235A67
die aus zwei einzelnen Schichten, nämlich einer Siliziumdioxid (SiO2)-Schicht und einer Siliziumnitrid (Si3N4)-Schicht besteht, wenigstens in einem Teil zwischen einer Siliziuraschicht und einer polykristallinen Siliziumschicht vorliegt, eine öffnung an wenigstens einem Teil dieser zweischichtigen Isolierschicht am Umfang der polykristallinen Siliziumschicht durch die Selbstjustiertechnik unter Verwendung der polykristallinen Siliziumschicht und der diese umgebenden Siliziumdioxidschicht als Maske gebildet wird und schließlich eine Metallisierungselektrode in dieser öffnung gebildet wird.
Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen:
Fig. 1 eine Schnittdarstellung einer bekannten Selbst-
2
justieraufbau-I L-Anordnung,
Fig. 2a bis 2f Schnittdarstellungen zur Veranschaulichung der Herstellungsschritte eines npn-Transistors als eines Ausführungsbeispiels der Erfindung,
Fig. 3a bis 3d, Fig. 4a bis 4c und Fig. 5a bis 5c Schnittdarstellungen zur Veranschaulichung der Herstellungsschritte für seitliche npn-Transistoren als weiterer Ausführungsbeispiele der Erfindung,
Fig. 6a und 6b Schnittdarstellungen zur Veranschaulichung der Herstellungsschritte einer Schottky-Diode als weiteren Ausführungsbeispiels der Erfindung,
Fig. 7 eine Schnittdarstellung einer Widerstands-Halbleiteranordnung als weiteren Ausführunqsbeispiels der Erfindung,
BAD ORIGINAL
Fig. 8a bis 8c Schnittdarstellungen einer Kondensator-Halbleiteranordnung als weiteren Ausführungsbeispiels der Erfindung,
2 Fig. 9a bis 9c Schnittdarstellungen einer I L-Anordnung als weiteren Ausführungsbeispiels der Erfindung,
Fig. 1üa eine Schnittdarstellung eines Schottky-verklammerten Transistors als weiteren Ausführungsbeispiels der Erfindung und
Fig. !Ob ein äquivalentes Schaltbild davon.
Fig. 1 wurde bereits erläutert.
Fig. 2a. bis 2f zeigen ein erstes Ausführungsbeispiel der Erfindung und zwar Schnittdarstellungen einer Halbleiteranordnung in der Abfolge der Hauptherstellungsschritte. Dieses Ausführungsbeispiel richtet sich auf einen vertikalen npn-Transistor. Gleiche Bezugszeichen wie die in Fig. 1 gezeigten bezeichnen gleiche oder äquivalente Elemente.
Man erkennt in Fig. 2a ein η-Halbleiter(Silizium)substrat 1, eine p-Halbleiter(Silizium)schicht 2 zur Bildung eines Basisbereichs des npn-Transistors, eine (z. B. angenähert 50 nm) dünne Siliziumdioxidschicht (im folgenden als Oxidschicht bezeichnet) 3, Siliziumnitridschichten (im folgenden als Nitridschichten bezeichnet) 4 und 6 und eine (z. B. angenähert 1 ,um) dicke Oxidschicht 5. Das n-Halbleitersubstrat 1 ist auf einem (nicht dargestellten) p-Halbleitersubstrat einer integrierten Schaltungsanordnung gebildet, und eine (nicht dargestellte) vergrabene η-Schicht hoher Konzentration zur Verringerung
des Kollektorwiderstandes und eine (nicht dargestellte) Anordnungsisolationsschicht sollten gebildet sein, obwohl sie zur Vereinfachung der Zeichnung und Beschreibung, wie schon erwähnt, ausgelassen sind. In Fig. 2a sind die Nitridschichten 4 und 6 selektiv gebildet, um die Nitridschichten, die bei der Bildung der dicken Oxidschicht 5 als Maske verwendet wurden, im nachfolgenden Schritt zu verwenden. Wenn die Dicken der Nitridschichten und 6 genau gesteuert werden sollen, können die für die selektive Oxidation verwendeten Nitridschichten entfernt werden, und man kann eine neue Nitridschicht bilden. In diesem Fall liegen die in Fig. 2a gezeigten Nitridschichten 4 und 6 auf der gesamten Oberfläche.
In Fig. 2b werden solche Teile (Fenster oder Öffnungen) der Oxidschicht 3 und der Nitridschichten 4 und 6, unter denen ein Emitterbereich und ein Kollektorbereich zu bilden sind, entfernt (Bildung von Öffnungen).
In Fig. 2c wird nach der Bildung der Öffnungen 7 eine polykristalline Siliziumschicht auf der gesamten Oberfläche gebildet, und n-Dotierstoffe werden in die polykristalline Siliziumschicht eindotiert, wonach die polykristalline Siliziumschicht gemustert wird. Man erhält so die polykristallinen Siliziumschichten 8 und 9, von denen die Schicht 8 als Kollektor im folgenden Schritt und die Schicht 9 als Emitteranschluß verwendet werden. Das Muster für den Emitteranschluß ist größer als die Emitteröffnung 7 nach Fig. 2b, um zu vermeiden, daß
2 die darunterliegende Siliziumschicht an der Oberfläche freigelegt wird.
In Fig. 2d werden nach dem Schritt gemäß Fig. 2c
- 2O -
die polykristallinen Siliziumschichten 8 und 9 oxidiert. Man erkennt die durch Oxidation der polykristallinen Siliziumschichten 8 und 9 gebildeten Oxidschichten 10. Ein erstrangiges Merkmal der Erfindung beruht auf diesem Schritt. Da die Siliziumschicht außerhalb der polykristallinen Siliziumschichten, worin die Emitter und der Kollektor zu bilden sind, mit der Nitridschicht 4 bedeckt
3
ist, wächst die Oxidschicht bei der Oxidation während dieses Schrittes nicht, und es werden nur die polykristallinen Siliziumschichten 8 und 9 selektiv oxidiert. Die Oxidschicht 10 der polykristallinen Siliziumschichten 8, 9 wird dicker (z. B. angenäert O,2-O,5 ,um) als die darunterliegende Oxidschicht 3 ausgebildet. Während der Oxidation des polykristallinen Siliziums diffundieren die darin dotierten η-Verunreinigungen von der polykristallinen Siliziumschicht 8 bzw. 9 in die Einkristallsiliziumschichten {die p-Halbleiterschicht 2 und das n-Halbleitersubstrat 1) unter Bildung von Diffusionsschichten (n -Halbleiterschichten) 11 (Emitter- und Kollektorbereiche'n) .
Die Abscheidung der polykristallinen Siliziumschicht bzw. 9 nach der Bildung der öffnungen 7 im Schritt nach Fig. 27wurde erläutert. Alternativ können nach dem Schritt gemäß Fig. 2b als Emitter dienende n-Halbleiterbereiche 11 mittels Diffusion oder Ionenimplantation durch die Öffnungen 7 gebildet werden, und danach kann die polykristalline Siliziumschicht 8 bzw. 9 im Schritt gemäß Fig.bc abgeschieden werden.
In Fig. 2e werden die Nitridschicht 4 und die Oxidschicht 3 auf einem Basisbereich (der p-Halbleiterschicht 2}
entfernt, um öffnungen 12 für einen Basisanschluß zu bilden. Dieser Schritt ist ein weiteres wichtiges Merkmal der Erfindung. In diesem Schritt werden die Nitridschicht 4 und die Oxidschicht 3 auf dem Basisbereich (Schicht 2) durch die SelbstJustiertechnik unter Verwendung der polykristallinen Siliziumschicht 9, die als Emitter dient, und der sie umgebenden Oxidschicht als Maske entfernt. Da die Oxidschicht 3 auf dem Basisbereich ausreichend dinner als die Oxidschicht 10 der polykristallnen Siliziumschicht 9 ist, werden die Nitridschicht 4 und die Oxidschicht 3 auf dem Basisbereich ohne wesentliche Entfernung der Oxidschicht 10 entfernt. Man läßt jedoch die dünne Oxidschicht 3 und die Nitridschicht 4 an einem Teil eines Bereichs zwischen der polykristallinen Siliziumschicht 9 und der Basissilizium-
se
schicht (p-Halbleiterschicht 2). Di ö Reste der Oxidschicht 3 und der Nitridschicht 4 spielen eine wichtige Rolle zur Beibehaltung eines geeigneten Abstandes zwischen der Emitteröffnung 7 und der Basiskontaktöffnung 12, um eine nachteilige Verbindung und Kurzschlußbildung zwischen dem Emitter und der Basis zu verhindern, wie noch erläutert wird.
In Fig.|2f werden Hochkonzentrations-Bo^xverunreinigungen durch die öffnung 12, wo die Nitridschicht 4 und die Oxidschicht 3 entfernt sind, eindiffundiert, um eine aufgepfropfte Basis (p-Halbleite schicht hoher Konzentration) 13 zu bilden. Dann wird eine Elektrodenmetallisierungsschicht 14 abgeschieden und gemustert.
Mittels dieser Schritte wird ein vertikaler npn-Transistor (im dargestellten Beipiel ein Viel-Emittertransistor) gebildet.
Bei diesem Ausführungsbeispiel wird, wie man aus den Fig.l2e und 2f ersieht, keine Maske zur Bildung der Basisanschlußkontakt^öffnungen (öffnungen 12) benötigt. Der ßasisanschluß kann von einem den Emittern sehr nahen Punkt herausgeführt werden, und die gesamte Oberfläche des Transistors ist mit der metallisierten Elektrode 14 bedeckt.
Unter Bezugnahme auf den Aufbau des in Fig.j2f gezeigten npn-Transistors , gemäß der Erfindung werden die Einzelheiten und Vorteile im folgenden noch näher erläutert.
Bei diesem Aufbau können der Basisanschluß und der Emitteranschluß durch die SelbstJustiertechnik ohne das Erfordernis des Maskenausrichtungsspielraums herausgeführt werden. Demgemäß kann die Basiselektrode nahe der Emitterelektrode gebildet werden. Die Basiselektrode wird von einigen Punkten um den Emitterbereich herum herausgeführt, und diese Punkte sind durch eine bekannte metallisierte Elektrode untereinander verbunden. Diese Merkmale bedeuten, daß der Basisreihenwiderstand, der ein Hindernis für eine hohe Betriebsgeschwindigkeit verschiedener Transistoren ist, bedeutend verringert ist. In einem herkömmlichen MuIti-Emittertransistör haben Emitter, die weit vom Basisanschluß sind, hohe Basisreihenwiderstände, und ihre Arbeitsgeschwindigkeiten sind sehr niedrig. Beim erfindungsgemäßen Aufbau können, da die metallisierte Elektrode von der gesamten Oberfläche am Basisbereich herausgeführt ist, alle Transistoren des Multi-Emittertransistors mit der gleichen Geschwindigkeit arbeiten.
3235457
Bei diesem Aufbau kann der p-Bereich hoher Konzentration für die aufgepfropfte Basis 13 durch die Selbstjustiertechnik gebildet werden, wie es auch geschieht, um die metallisierte Basiselektrode herauszuführen. Dies liefert auch einen bemerkenswerten Effekt zur Verringerung des Basiswiderstandes.
Die Eignung zur Bildung der Basis und des Emitters durch die SelbstJustiertechnik bedeutet, daß keine Maskenjustierung und kein Maskenausrichtungsspielraum erforderlich sind. Daher kann ohne weiteres eine Mikrominiaturanordnung hergestellt werden.
Beim vorliegenden Aufbau ist, da der Emitter durch das polykristalline Silizium gebildet wird, der Leitfähigkeitstyp η für den npn-Transistor . Wie bekannt, läßt sich der Schichtwiderstand der polykristallinen n-Siliziumschicht beträchtlich niedriger als der des p-Typs machen. Daher kann beim Transistor, der die polykristalline Siliziumschicht wie der vorliegende Aufbau als Emitter hat, diese Schicht als ünterkreuzverdrahtung verwendet werden. Bei einem Transistor, der die polykristalline Siliziumschicht als Basis hat, kann der Widerstand nicht verringert werden, weil der Leitfähigkeitstyp der polykristallinen Siliziumschicht η ist und es schwierig ist, diese Schicht als Kreuzverdrahtung zu verwenden. So ist die Eignung zur Verwendung der polykristallinen Siliziumschicht als Kreuzverdrahtung im Rahmen der Erfindung sehr bedeutend zum Aufbau der integrierten Schaltung. Allgemein wächst die Verdrahtungsfläche in der integrierten Schaltung umso rascher, je größer der Maßstab der integrierten Schaltung ist, so daß sie eine
viel größere Fläche als die Anordnungsfläche einnimmt. Dabei ist der Vorteil der polykristallinen Siliziumschicht der Erfindung (wobei hinzukommt, daß die polykristalline Siliziumschicht nicht zum Zweck der Verdrahtung, sondern gleichzeitig mit der Bildung des Emitters gebildet wird) besonders bedeutend und spielt eine wichtige Rolle bei der Verringerung der Abmessung der integrierten Schaltung.
Wie oben erwähnt, umfassen die beim Stand der Technik angetroffenen Probleme die ungünstige Verbindung und Kurzschlußbildung zwischen der Basis und dem Emitter. Wenn die Basis und der Emitter durch die Selbstjustiertechnik gebildet werden, entsteht die ungünstige Verbindung durch den Kontakt der Basis- und Emitter-Hochkonzentrations-Halbleiterschichten. Weiter bildet, wenn die Basisanschlußöffnung zu nahe am Emitterbereich liegt, die Basisanschlußmetallisierung häufig aufgrund der seitlichen Diffusion der Emitterhalbleiterschicht einen Kurzschluß zum Emitter. Erfindungsgemäß wird, wie die Fig. 2e und 2f zeigen, die Abstandsstrecke zwischen dem Emitter und der Basiselektrode durch die Nitridschicht 4 und die Oxidschicht 3 auf einem angemessenen Abstand gehalten. Daher lassen sich die beim bekannten Selbstjustiertyp-Transistor angetroffenen Probleme vermeiden.
Es sollen nochmals Merkmale des obigen Verfahrens erläutert werden.
Beim vorliegenden Ausführungsbeispiel läßt man, wie die Fig.^2a bis 2f zeigen, die Nitridschicht 4 auf der
Basis, und sie wird während der Oxidation der polykristallinen Siliziumemitterschicht verwendet, um eine Oxidation der Basisanschlußfläche auf der Basis zu vermeiden.
Die Maske wird beim Mustern der polykristallinen Siliziumemitterschicht verwendet. Das Muster wird so gebildet, daß es etwas größer als die Emitterdiffusionsöffnung (öffnung 7 in Fig. 2b) ist. Dies bietet einen Diffusionsspielraum zwischen der Basis und dem Emitter im nachfolgenden Schritt.
Fig.^a bis 3d zeigen Schritte eines zweiten Ausführungsbeispiels der Erfindung im Lauf der Herstellung. Dieses Ausführungsbeispiel bezieht sich auf einen seitlichen pnp-Transistor, der gleichzeitig mit dem im ersten Ausfhrungsbeispiel (Fig .\2a bis 2f) gezeigten npn-Vertikaltransistor vorliegen soll. Die in Fig.^3a bis 3d gezeigten Schritte beginnen von dem dem Schritt nach Fig.^d entsprechenden Schritt.
Für den npn-Vertikaltransistor wird im Schritt nach Fig.\2b die Emitteröffnung gebildet. Im Schritt nach Fig.\3a wird die öffnung nicht gebildet, sondern die polykristalline Siliziumschicht wird gemustert, während die Nitridschicht 4 und die Oxidschicht 3 unter der polykristallinen Siliziumschicht 9 gelassen werden, und die letztere wird oxidiert, um eine Oxidschicht 10 darauf zu bilden. Bei diesem Ausführungsbeispiel wird die p-Halbleiterschicht (entsprechend der p-Schicht 2 in Fig.^a) unter der Nitridschicht 4 und der Oxidschicht 3 nicht gebildet.
In Fig.^3b ist der Schritt identisch mit dem Schritt der
Bildung der aufgepfropften Basis des npn-Vertikaltransistors, Die Nitridschicht 4 und die Oxidschicht 3 werden unter Verwendung der polykristallinen Siliziumschicht 9 und der Oxidschicht 10 als SelbstJustiermaske entfernt, und eine p-Halbleiterschicht {Diffusionsschicht) 13 hoher Konzentration wird gebildet.
In Fig. 3c wird eine metallisierte Elektrode 14 gebildet. Mittels dieser Schritte wird der seitliche pnp-Transistor gebildet.
Für den seitlichen pnp-Transistor ist die polykristalline Siliziumschicht 9 ungeerdet, oder es wird ein Potential an sie angelegt. Wenn die als Emitter des seitlichen pnp-Transistors dienende metallisierte Elektrode 14a mit der polykristallinen Siliziumschicht 9 verbunden wird, vermeidet man wirksam einen parasitären Kanal. Der Aufbau dafür ist in Fig.^3d gezeigt. Der restliche Teil der Elektrode ist die Kollektorelektrode 14b.
In Fig .\3d wird die metallisierte Elektrode 14amit der polykristallinen Siliziumschicht 9 an einem Punkt (Verbindungspunkt) 16 verbunden. Dies ermöglicht die leichte Herstellung ohne Vergrößerung der Anordnungsabmessung.
Fig.\4a bis 4c zeigen Schritte eines dritten Ausführungsbeispiels der Erfindung im Lauf der Herstellung. Wie .das zweite Auführungsbeispiel bezieht sich auch dieses Ausführungsbeispiel auf einen seitlichen pnp-Transistor.
Ln Fig.^4a wird eine p-Halbleiterschicht 2, die mit der eigenlcitenden Basis des npn-Transistors identisch ist,
unter der Nitridschicht 4 und der Oxidschicht 3 gebildet. Dann wird eine polykristalline Siliziumschicht 9 über die p-Halbleiterschichten 2 gebildet und zur Bildung einer Oxidschicht 10 darauf oxidiert.
In Fig,J4b werden, gleich dem Schritt zur Bildung der aufgepfropften Basis des npn-Transistors, Hochkonzentrationsp-Verunreinigungen unter Verwendung der polykristallinen Siliziumschicht 9 und der Oxidschicht 10 als Selbstjustieriaaske zur Bildung einer -p-Halbleiterschicht 13 hoher Konzentration eindotiert.
In Fig.J4c wird schließlich eine metallisierte Elektrode 14 gebildet.
Die Besonderheiten dieses Aufbaus werden im folgenden beschrieben.
Beim Aufbau nach diesem Ausführungsbeispiel kann die Basisbreite des pnp-Transistors verkürzt werden. Bei dem in Fig.3 gezeigten Aufbau kann die Basisbreite nicht verringert werden ,\da der Emitter und der Kollektor durch die tiefen p-Halbleiterschichten hoher Konzentrarion gebildet werden. Außerdem ist die Basisbreite durch den Abstand (1) zwischen den metallisierten Emitter- und Kollektorelektroden 14a, 14b beschränkt Ada diese Elektroden 14a, 14b die Elektrodenöffnungen bedecken müssen. Andererseits wird beim Aufbau nach Fig.\4 die Basisbreite durch die flache p-Halbleiterschicht 2 niedriger Konzentration bestimmt, und daher läßt sich die Basisbreite verringern. In diesem Ausführungsbeispiel kann der Abstand (1) zwischen den metallisierten Elektroden 14
durch die polykristalline Siliziumschicht 9 beibehalten werden. Daher ist die Leistung des pnp-Transistors gemäß der Erfindung erheblich verbessert.
Fig, 5a bis 5c zeigen Schritte eines vierten Ausführungsbeispiels der Erfindung in der Abfolge der Herstellung. Dieses Ausführungsbeispiel bezieht sich ebenfalls auf einen seitlichen pnp-Transistor, bezweckt jedoch das Erreichen einer besseren Leistung als der des dritten Ausführungsbeispiels (Fig .4).
In Fig. 5a wird eine flache p-Halbleiterschicht 2 niedriger Konzentration, die als die eigenleitende Basis des npn-Transistors dienen soll, unter der Nitridschicht 4 und der Oxidschicht 3 gebildet. Eine polykristalline Siliziumschicht 9 wird dann gemustert und zur Bildung einer Oxidschicht 1O oxidiert. Die Nitridschicht 4 und die Oxidschicht 3 einer Fläche 18 *(Öffnungsfläche) werden unter Verwendung eines Photoresists 17 als Maske zur Bildung einer Öffnung entfernt. Die Nitridschicht 4 und die Oxidschicht 3 werden durch die SelbstJustiertechnik unter Verwendung der polykristallinen Siliziumschicht 9 als Maske entfernt. Dann werden η-Verunreinigungen nach der Entfernung des Photoresists ionenimplantiert oder eindiffundiert. Dabei ist es nicht der Photoresistfilm, sondern die polykristalline Siliziumschicht 9 und die dicke Oxidschicht 5, die als die tatsächliche Maske für die Ionenimplantation oder die Diffusion dienen. Daher ist die Genauigkeit der Ausrichtung der verwendeten Maske nicht erforderlich, sondern die SelbstJustiertechnik wird angewandt.
in Fig. 5b werden die Nitridschicht 4 und die Oxidschicht 3,
soweit sie nicht von der polykristallinen Siliziumschicht bedeckt sind, entfernt, und es werden tiefe p-Halbleiterschichten 13 und 13· hoher Konzentration gebildet. Die Schichten 13 und 13' können gleichzeitig mit der Bildung der aufgepfropften Basis des npn-Transistors gebildet werden. Es sei darauf hingewiesen, daß die Nitridschicht 4 und die Oxidschicht 3 durch die Selbstjustiertechnik entfernt werden. Die p-Halbleiterschicht mit einer um sie herum gebildeten n-Halbleiterschicht 19 und die andere p-Halbleiterschicht 13' werden gleichzeitig gebildet.
In Fig, 5c wird schließlich eine metallisierte Elektrode 14 gebildet.J Die Besonderheiten dieses Ausführungsbeispiels werden nun erläutert.
Bei diesem Aufbau dient die p-Halbleiterschicht 13 als Emitter, und die p-Halbleiterschicht 13' dient als Kollektor. Da die n-Halbleiterschicht 19 und die p-Halbleiterschicht 13 vom Doppeldiffusionsaufbau sind, läßt sich eine Basisbreitengenauigkeit von unter 1 ,um erreichen. Für den pnp-Transistor wird ein Hochleistungstransistor mit einem hohen Stromverstärkungsfaktor und einer hohen Arbeitsgeschwindigkeit erhal ten, da die n-Halbleiterschicht 19, die als Basisschicht dient, einen vom Emitter zum Kollektor gerichteten Konzentrationsgradient hat.
Fig ^6a und 6b zeigen Schritte eines fünften Ausführungsbeispiels der Erfindung im Lauf der Herstellung. Dieses Ausführungsbeispiel bezieht sich auf eine Schottky-Diode.
Der Schritt nach Fig.^ßa ist mit den Schritten der
Bildung des Emitters und des Kollektors des pnp-Transistors mit der Ausnahme identischidaß eine p-Halbleiterschicht so gebildet wird, daß sie eine polykristalline Siliziumschicht 9 umgibt.
In Fig.|6b werden die Oxidschicht 10 der Schicht 9, die polykristalline Siliziumschicht 9, eine Nitridschicht und eine Oxidschicht 3 entfernt, und eine metallisierte Elektrode 14 wird auf der gesamten Oberfläche abgeschieden.
Das Besondere dieses Ausführungsbeispiels wird nun erläutert. In der bekannten Schottky-Diode mit einem Schutzring wird der Schutzring unter Verwendung einer Maske gebildet. Demgemäß ist die Abmessung der Schottky-Diode sehr groß. Beim Aufbau gemäß der Erfindung kann, da der Schutzring (p-Halbleiterschicht 13) durch die Selbstjustiertechnik gebildet wird, der Schutzring mit geringer Breite ohne weiteres gebildet werden, so daß die Schottky-Diode geringer Abmessung herstellbar ist.
Fig. 7 zeigt ein sechstes Ausführungsbeispiel der Erfindung. Dieses Ausführungsbeispiel bezieht sich auf einen Widerstand. Fig. 7 zeigt eine Schnittdarstellung eines Widerstandes, der gleichzeitig mit dem npn-Transistor gemäß der Erfindung gebildet werden kann. Bei diesem Ausführungsbeispiel wird eine flache p-Halbleiterschicht niedriger Konzentration, die mit der eiqenleitenden Basis des npn-Transistors identisch ist, als Widerstand verwendet. Die Länge des Widerstandes wird durch eine polykristalline Siliziumschicht 9 bestimmt. Öffnungen zur Herausführung von Anschlüssen des Widerstandes werden
durch die Selbstjustiertechnik unter Verwendung der polykristallinen Siliziumschicht 9, wie es auch für den Transistor geschieht, gebildet, und p-Halbleiterschichten 13 hoher Konzentration werden darin gebildet, wonach die Anschlüsse mittels metallisierter Elektroden 14 durch die gleichen Öffnungen herausgeführt werden.
Bei diesem Ausfiihrungsbeispiel ist es die p-Halbleiterschicht 2, die den tatsächlichen Widerstandswert bestimmt, und eine p-Halbleiterschicht 13 wird verwendet, um einen Ohmschen Kontakt niedrigen Widerstandes zwischen den metallisierten Elektroden 14 und der Halbleiterschicht 2 zu erreichen. Da die als die eigenleitende Basis verwendete p-Halbleiterschicht 2 einen flachen übergang niedriger Konzentration bildet, kann dieses Ausführungsbeispiel einen hohen Widerstand liefern, was bisher in der integrierten Schaltung schwierig zu erreichen war.
Der Widerstand nach diesem Ausführungsbeispiel bietet einen Vorteil, der mit dem bekannten Widerstand nicht erzielbar war. Die meisten Widerstände in den bekannten integrierten Schaltungen verwenden verschiedene Masken beim Schritt der Bildung des als Widerstandsschicht dienenden Halbleiterbereichs und beim Schritt der Bildung der Öffnungen zur Herausführung der Elektroden. Als Ergebnis ist der Maskenausrichtungsspielraum zur Justierung der Masken erforderlich, und die Halbleiterschichtfläche muß größer als die Öffnung der herausgeführten, metallisierten Elektrode sein. Als Ergebnis weicht der Widerstand üblicherweise vom angestrebten Wert
3235457
durch den Umlaufeffekt des Stromes von der Halbleiterschicht um die Elektrodenherausführöffnung ab.
Beim vorliegenden Ausführungsbeispiel ist,|da die Elektrodenherausführöffnung durch die Selbstjustiertechnik mit der darunterliegenden Halbleiterschicht 13 gebildet wird, der Umlaufeffekt des Stromes am Ende der metallisierten Elektrode minimiert, und die Auslegung eines genauen Widerstandes wird ermöglicht.
Fig. 8a bis 8c zeigen ein siebentes Ausführungsbeispiel der Erfindung. Dieses Äusführungsbeispiel bezieht sich auf einen Kondensator. Drei Aufbaubeispiele des integrierten Kondensators sind in den Fig. 8a bis 8c dargestellt.
Fig.\8a zeigt einen Aufbau eines Kondensators mit einer Isolierschicht (einer Nitridschicht 4 und einer Oxidschicht 3) zwischen einer polykristallinen Siliziumschicht 9 und einer Halbleiterschicht (Halbleitersubstrat 1).
Erfindungsgemäß kann der Kondensator mit der Isolierschicht leicht gebildet werden. Da die Dielektrizitätskonstante der Nitridschicht 4 angenähert doppelt so groß wie die der Oxidschicht 3 ist, kann eine große Kapazität mit einer geringen Fläche erzielt werden.
Fig. 8b zeigt einen Aufbau eines Kondensators mit einer Isolierschicht (einer Nitridschicht 4 und einer Oxidschicht 3) zwischen einer polykristallinen Siliziumschicht 9 und einer Halbleiterschicht (Siliziumschicht 2).
Dieser Aufbau hat den gleichen Vorteil und die Besonderheit wie der Aufbau nach Fig. 8a, Durch Verwenden der Halbleiterschicht (Siliziumschicht 2) wird der Verlustwiderstand des Kondensators an einer Elektrode verringert. Beim Aufbau nach Fig. 8a müssen, da das n-Halbleitersubstrat 1 als eine der Elektroden verwendet wird, einzelne Kondensatoren durch Isolierschichten voneinander isoliert werden, wenn eine Anzahl von Kondensatoren benötigt wird. Als Ergebnis wachsen die Abmessungen. Außerdem ist eine parasitäre Kapazität zu dem (nicht gezeigten) darunterliegenden p-Substrat groß. Beim vorliegenden Ausführungsbeispiel nach Fig. 8b werden solche Probleme vermieden fJda die p-Halbleiterschicht 2 als eine Elektrode verwendet wird und die auftretende parasitäre Kapazität nur eine Übergangskapazität zwischen der p-Halbleiterschicht 2 und dem n-Halbleitersubstrat 1 1st. Da die Verunreinigungskonzentration der p-Halbleiterschicht 2 niedrig ist, ist die parasitäre Kapazität niedrig.
Fig. 8c zeigt einen Aufbau eines Kondensators, der eine Oxidschicht 10 zwischen einer polykristallinen Siliziumschicht 9 und einer metallisierten Elektrode zusätzlich zu dem in Fig .ßb gezeigten Aufbau hat. Mit diesem Aufbau wird eine größere Kapazität für eine gegebene Fläche erhalten.
Während in den obigen Ausführungsbeispielen die Nitridschicht 4 und die Oxidschicht 3 als Isolierschichten der Kondensatoren verwendet werden, versteht sich, daß die Nitridschicht 4 des Kondensators auch entfallen kann, um den Kondensator mit der nur aus der dünnen
Oxidschicht 3 bestehenden Isolierschicht zu bilden.
Fig. 9a bis 9c zeigen ein achtes AusfUhrungsbeispiel der Erfindung. Dieses Ausführungsbeispiel bezieht sich auf eine I L-Anordnung. Drei in den Fig. 9a bis 9c gezeigte Aufbaubeispiele sollen nun erläutert werden.
Durch Kombination des im Ausführungsbeispiel nach den
Fig. 3 bis 5 gezeigten npn-Transistors können die
2
in den Fig. 9a bis 9c gezeigten I L-Aufbaubeispiele ohne weiteres erhalten werden.
Es sei darauf hingewiesen, daß die Vorteile des npn-Transistors und des pnp-Transistors, die in den Ausführungsbeispielen nach den Fig.\2 bis 5 gezeigt sind, auf
2
die I L-Aufbaubeispiele dieses Ausführungsbeispiels
2 direkt zutreffend sind. Zusätzlich haben die I L-Aufbauv.a-
xianten dieses Ausführungsbeispieles erhebliche Vorteile, wie im folgenden beschrieben wird.
Beim I L-Aufbau verwendet der npn-Transistor den Halbleiter
oberen n-bereich 11 als Kollektor. Ein solcher umgekehrt betriebener Transistor hat gewöhnlich einen niedrigen Stromverstärkungsfaktor, da nur die vom Emitterbereich (Substrat 1) zum p-Basisbereich injizierten Elektronen, die von einem Bereich unmittelbar unter dem Kollektorbereich injiziert werden, den Kollektor erreichen, um eine" Kollektorstrom zu erzeugen, und fast alle von anderen Bereichen injiziertem Elektronen zu einem Basisstrom führen. Als Ergebnis ist es, um den Stromverstärkungsfaktor des umgekehrt betriebenen Transistors zu steigern, erforderlich ,!das Verhältnis der Flächen des Kollektorbereichs {11)
sad
und des Basisbereichs (p-Halbleiterschicht 2, 13) zu nahe wie möglich an 1 heranzubringen. Es ist ebenfalls erforderlich, die Konzentration des Basisbereichs außerhalb des Bereichs unmittelbar unter dem Kollektorbereich zu steigern, um die Injektion der Elektronen in den Basisbereich zu verringern^] Beim vorliegenden Ausführungsbeispiel ist es, da der Basisanschluß durch die SelbstJustiertechnik herausgeführt wird, möglich, die Fläche des Basisbereichs außerhalb des Kollektorbereichs merklich zu verringern. Da der p-Bereich hoher Konzentration im Basisanschlußherausführungsbereich gebildet wird, ist es möglich, den Stromverstärkungsfaktor des npn-Transistors zu steigern.
Die I L-Anordnung ist eine Kein-Eingang-und Viel-Aus-
ganglogikschaltung und benötigt eine Anzahl von Kollektor-
2
anschlüssen. Beim bekannten I L-Aufbau mit einer Anzahl von Kollektorausgangsanschlüssen sinkt die effektive Stromverstärkung von Kollektoren, die weit vom pnp-Transistor liegen, bei einem starken durch den Effekt des Basisreihenwiderstandes, und daher ist die Arbeitsgeschwindigkeit der Anordnung sehr niedrig. Bei der
2
I L-Anordnung verursacht der hohe Basisreihenwiderstand eine äußerst ungünstige Beeinträchtigung des Arbeitsspielraumes und der Arbeitsgeschwindigkeit.
Beim I L-Aufbau gemäß diesem Ausführungsbeispiel ist,
da der Basisanschluß von einem den zugehörigen Kollektoren sehr nahen Punkt durch die metallisierte Elektrode 14 herausgeführt wird, wie Fig. 9 zeigt, der Basisreihenwiderstand vernachlässigbar klein, und die Schwankung der Eigenschaften je nach der Lage des Kollektors ist vermieden.
Dies bedeutet, daß die Arbeitsgeschwindigkeit der integrierten Schaltung weiter erhöht werden kann, da alle Kollektoren mit der gleichen hohen Geschwindigkeit arbeiten können, was im Gegensatz zu der Ta isache steht, daß die Arbeitsgeschwindigkeit beim bekannten
2
I L-Aufbau in der integrierten Schaltung durch den Kollektor mit der niedrigsten Arbeitsgeschwindigkeit begrenzt wird.
Beim I L-Aufbau nach diesem Ausführungsbeispiel kann,
da die polykristalline Siliziumschicht 9 zum Herausführen der Kollektoranschlüsse verwednet wird, die polykristalline Siliziumschicht 9 als Verdrahtungsschicht verwendet werden, wenn eine Verdrahtung zu einem angrenzenden Gate benötigt wird, im Gegensatz zu dem Fall, wo die polykristalline Siliziumschicht zur Herausführung des Basisanschlusses verwendet wird. Dies bietet eine große Freiheit bei der Auslegung einer Anordnung einschließlich der Verdrahtung der integrierten Schaltung und einen Vorteil der Verringerung der Plättchenabmessung.
Fig.10 zeigt ein neuntes Ausführungsbeispiel der Erfindung.
Dieses Ausführungsbeispiel bezieht sich auf einen Aufbau eines Schottky-verklammerten Transistors, der eine Kombination des in Fig. 2 gezeigten npn-Transistors und der in Fig. 6 gezeigten Schottky-Diode ist.
Fig. 1Oa zeigt eine Schnittdarstellung des Schottkyverklammerten Transistors, und Fig.\10b zeigt die äquivalente Schaltung davon.
Wie aus der Schnittdarstellung der Fig. 10a ersichtlich ist, kann dieser Transistor ohne weiteres hergestellt werden, indem man den in Fig. 2 gezeigten Transistor und die in Fig. 6 gezeigte Schottky-Diode kombiniert. In Fig.jiOa ist ein übergang 20 eine durch die Metallisierung 14 und die Siliziumschicht 1 gebildete Schottky-Diode. Die bei den Ausführungsbeispielen der Fig. 2 und 6 beschriebenen Vorteile gelten direkt für den vorliegenden Aufbau.
Nachdem die Vorteile der Erfindung anhand verschiedener Ausführungsbeispiele beschrieben wurden, sei darauf hingewiesen, daß die Erfindung auf die beschriebenen und dargestellten Ausführungsbeispiele nicht beschränkt ist, sondern noch viele andere Abänderungen der Ausführungsbeispiele möglich sind und in den Bereich der Erfindung fallen.
Beispielsweise ist zu bemerken, daß die Erfindung anwendbar auch dann ist,^wenn der Leitfähigkeitstyp der in den Ausführungsbeispielen gezeigten Halbleiterschichten vom p-Typ zum η-Typ und umgekehrt verändert wird. Jede Kombination der Ausführungsbeispiele der Erfindung liegt ebenfalls im Bereich der Erfindung. Obwohl das p-Substrat und die vergrabene n-Halbleiterschicht, die herkömmlich in der integrierten Schaltung verwendet werden, in der Darstellung und Beschreibung der Ausführungsbeispiele der Erfindung ausgelassen sind, um das Wesen der Erfindung klarer hervorzuheben, versteht sich,\daß der Aufbau, der auch das p-Substrat und die vergrabene n-Halbleiterschicht umfaßt, im Rahmen der Erfindung liegt.
Leerseite

Claims (16)

  1. Ansprüche
    1 .· Halbleiteranordnung mit
    einem Halbleitersubstrat,
    einer auf dem Halbleitersubstrat gebildeten ersten Isolierschicht mit einem vorbestimmten Muster, einer oberhalb des Halbleitersubstrats gebildeten polykristallinen Halbleiterschicht mit einem vorbestimmten Muster, einer durch Umwandeln der Oberfläche der polykristallinen Halbleiterschicht mittels Wärmebehandlung gebildeten dünnen Isolierschicht und
    einer am Halbleitersubstrat angebrachten Elektrode, dadurch gekennzeichnet, daß auf dem Halbleitersubstrat (1) eine zweite, dünne Isolierschicht (3) gebildet ist,
    auf der zweiten, dünnen Isolierschicht (3) eine dritte, dünne Isolierschicht (4, 6) gebildet ist,
    die polykristalline Halbleiterschicht (8, 9) auf der dritten, dünnen Isolierschicht (4) gebildet ist,
    in den zweiten und dritten, dünnen Isolierschichten (3, 4) unter Verwendung der auf der polykristallinen Halbleiterschicht (9) gebildeten,vierten, dünnen Isolierschicht (10) als Maske eine Öffnung (12) gebildet ist und
    die Elektrode (14) in der Öffnung (12) gebildet ist.
    81-{A7O8O-O3)-TF
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet,
    daß die zweite, dünne Isolierschicht (3) aus Siliziumdioxid und die dritte, dünne Isolierschicht (4} aus Siliziumnitrid bestehen und in wenigstens einem Teil eines Bereichs zwischen einer Siliziumschicht (2) und der polykristallinen Siliziumschicht (9) gebildet sind, die auf einem vorbestimmten Flächenteil auf der Oberfläche des die Siliziumschicht (2) enthaltenden Halbleitersubstrats (1) gebildet ist, und
    die Elektrode als metallisierte Elektrode (14) in der durch Entfernen wenigstens eines Teils der zweiten und dritten Isolierschichten (3, 4) um die polykristalline Siliziumschicht (9) herum mittels Selbstjustiertechnik unter Verwendung der polykristallinen Siliziumschicht (9) und der diese umgebenden vierten, dünnen Isolierschicht (10) als Maske gebildeten öffnung (12) gebildet ist.
  3. 3. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1 oder 2, bei dem man auf einem Halbleitersubstrat eine polykristalline Siliziumschicht abscheidet, die polykristalline Siliziumschicht mustert, die polykristalline Siliziumschicht zur Bildung einer diese umgebenden Siliziumdioxidschicht oxidiert und am Halbleitersubstrat eine metallisierte Elektrode anbringt, dadurch gekennzeichnet, daß man (a) eine Siliziumdioxidschicht (3) auf einer Oberfläche des Halbleitersubstrats (1) bildet,
    (b) eine Sxliziumnitridschicht (4) auf der Siliziumdioxidschicht (3) bildet,
    — "i —
    (c) eine öffnung (7) in der aus den zwei Schichten aus Siliziumnitrid (4} und Siliziumdioxid (3) bestehenden Doppelisolierschicht bildet,
    (d) die polykristalline Siliziumschicht (9) zum Bedecken der öffnung (7) abscheidet und die polykristalline Siliziumschicht ( 9) mustert,
    (e) nach der Oxidation der polykristallinen Siliziumschicht (9) zur Bildung der diese umgebenden Siliziumdioxidschicht (10) eine öffnung (12) in der Doppelisolierschicht (3, 4) durch SelbstJustiertechnik unter Verwendung der polykristallinen Siliziumschicht (9) und der diese umgebenden Siliziumdioxidschicht (1O) als Maske bildet und
    (f) die metallisierte Elektrode (14) in der öffnung (12) bildet.
  4. 4. Vertikaler npn-Transistor mit einer Anordnung nach Anspruch 1 oder 2,
    gekennzeichnet durch
    eine Basiszone mit einem p-Halbleiterbereich (2) niedriger Konzentration und einem p-Halbleiterbereich (13} hoher Konzentration,
    wenigstens einen im p-Halbleiterbereich (2) niedriger Konzentration gebildeten Emitterbereich (11),
    die auf dem Emitterbereich (11) gebildete polykristalline Siliziumschicht (9), die eine Emitterbereichsöffnung (7) bedeckt, durch die ein Emitteranschluß herausgeführt ist,
    die Nitridschicht (4) und die dünne Oxidschicht (3), die
    zwischen einem größeren Bereich der polykristallinen Siliziumschicht (9) als der Ewitterbereichsöffnung (7) und dem darunterliegenden Basisbereich (2, 13) gebildet sind,
    wobei die polykristalline Siliziumschicht (9) mit der SiIiziuradioxidschicht (10) bedeckt ist, und
    die metallisierte Elektrode (14) zur Herausführung eines Basisanschlusses vom p-Halbleiterbereich (13) hoher Konzentration, wobei die metallisierte Elektrode (14) über der Siliziumdioxidschicht (10) auf der polykristallinen Emitterelektroden-Siliziumschicht (9) angebracht ist.
  5. 5. Halbleiteranordnung mit einem seitlichen pnp-Transistor, der auf dem gleichen Substrat im gleichen Verfahren wie die Halbleiteranordnung nach Anspruch 4 bildbar ist,
    dadurch gekennzeichnet,
    pftpdaß der seitliche Transistor eine Oxidschicht (3) und eine Nitridschicht (4), die auf einer n-Halbleiterschicht eines Basisbereichs gebildet sind,
    eine polykristalline Siliziumschicht (9), die auf der Nitridschicht (4) gebildet und mit einer Oxidschicht (10) gleicher Breite bedeckt ist,
    einen Emitterbereich und einen Kollektorbereich, die durch p-Halbleiterbereiche (13, 2) gebildet sind, und
    eine vom einen p-Halbleiterbereich (13) herausgeführte metallisierte Elektrode (14) aufweist (Fig.3, 4, 5).
  6. 6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet,
    daß die p-Halbleiterbereiche p-Halbleiterschichten (13) hoher Konzentration sind {Fig. 3).
  7. 7. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet,
    daß die p-Halbleiterbereiche einen zusammengesetzten Aufbau aus p-Halbleiterschichten (-bereichen) (2) niedriger Konzentration und p-Halbleiterschichten (-bereichen) (13) hoher Konzentration haben und
    der Abstand zwischen den p-Halbleiterbereichen (2) niedriger Konzentration kürzer als der Abstand zwischen den p-Halbleiterbereichen (13) hoher Konzentration und kurzer als die Breite der polykristallinen Siliziumschicht (9) ist (Fig. 4).
  8. 8. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet,
    daß der Basisbereich (19) und der Emitterbereich (13) mittels Diffusion oder Ionenimplantation durch eine gemeinsame öffnung (18) gebildet sind,
    der Emitterbereich ein p-Halbleiterbereich (13) hoher Konzentration ist und der Kollektorbereich einen p-Halbleiterbereich (2) niedriger Konzentration und einen p-Halb-Itierbereich (13') hoher Konzentration enthält, wobei der p-Kollektorbereich (2) niedriger Konzentration dem Emitterbereich (13) näher als der p-Kollektorbereich (13') hoher Konzentration liegt (Fig.5).
  9. 9. Halbleiteranordnung mit einem Widerstandsbauelement, das nach dem gleichen Verfahren auf dem gleichen Substrat wie die Halbleiteranordnung nach Anspruch 4 bildbar ist, dadurch gekennzeichnet,
    daß das Widerstandsbauelement
    einen Widerstandsbereich, der aus einem p-Halbleiterbereich {2) niedriger Konzentration und einem p-Halbleiterbereich (13) hoher Konzentration besteht,
    eine Oxidschicht {3} und eine Nitridschicht (4) gleicher Länge, die auf dem p-Halbleiterbereich (2) niedriger Konzentration gebildet sind,
    eine polykristalline Siliziumschicht {9), die auf der Nitridschicht (4) gebildet und mit einer Oxidschicht (10) gleicher Länge wie der der Nitridschicht (4) bedeckt ist, und
    von der gesamten Oberfläche des p-Halbleiterbereichs (13) hoher Konzentration herausgeführte metallisierte Elektroden (14) aufweist (Fig. 7).
  10. 10. Halbleiteranordnung mit einem Kondensatorbauelement, das im gleichen Verfahren auf dem gleichen Substrat wie die Halbleiteranordnung gemäß Anspruch 4 bildbar ist,
    dadurch gekennzeichnet,
    daß das Kondensatorbauelement
    eine Isolierung aus einer Nitridschicht (4) und einer Oxidschicht (3) oder nur der Oxidschicht (3),
    eine aus einer polykristallinen Siliziumschicht (9) bestehende erste Elektrode und
    eine aus einem n-Halbleiterbereich (-substrat 1) oder aus einem p-Halbleiterbereich (2) niedriger Konzentration und einem p-Halbleiterbereich (13) hoher Konzentration oder aus einer metallisierten Elektrode (14) bestehende zweite Elektrode aufweist (Fig. 8).
  11. 11. Halbleiteranordnung,
    gekennzeichnet durch
    einen aus einem p-Halbleiterbereich (13) hoher Konzentration bestehenden Schutzring und
    eine Diode mit einem Schottky-Ubergang zwischen einer metallisierten Elektrode (14) und einem n-Halbleiterbereich (-substrat 1) (Fig. 6).
  12. 12. Halbleiteranordnung mit einer Kombination der Halbleiteranordnung gemäß Anspruch 4 und der Halbleiteranordnung gemäß Anspruch 11 (Fig. 10).
  13. 13. Halbleiteranordnung mit einem integrierten I L-Aufbau
    der Halbleiteranordnung gemäß Anspruch 4 und der Halbleiteranordnung gemäß einem der Ansprüche 5 bis 8 (Fig. 9).
  14. 14. Verfahren zur Herstellung der Halbleiteranordnung nach einem der Ansprüche 4 bis 13, dadurch gekennzeichnet,
    daß man öffnungen (7) in der dünnen Oxidschicht (3) und der darüberliegenden Nitrid schicht (4) am Emitterbereich (13) und am Kollektorbereich (2) des npn-Transistors bildet und die polycristalline Siliziumschicht (9) darauf abscheidet,
    die polykristalline Siliziumschicht (9) auf dem pnp-Transistor und dem Widerstand ohne Beseitigung der Oxidschicht (3) und der Nitridschicht (4) abscheidet,
    die polykristalline Siliziumschicht (9) mustert, um die EmitteröffnungJ(7) oder die Kollektoröffnung (7) oder beide des npn-Transistors zu bedecken und die Nitridschicht (4) unter der polykristallinen Siliziumschicht (9) freizulegen,
    nur die polykristalline Siliziumschicht (9) oxidiert,
    die dünne Oxidschicht (3) und die Nitridschicht (4) durch eine Selbstjustiertechnik unter Verwendung der oxidierten polykristallinen Siliziuraschicht (9) als Maske entfernt,
    Elektrodenherausführungsbereiche für den äußeren Basisbereich des npn-Transistors und die Emitter- und Kollektorbereiche des pnp-Transistors und den Widerstand durch p-Halbleiterschichten hoher Konzentration bildet und
    Metall (14) auf den Elektrodenherausführungsbereichen abscheidet und die metallisierten Bereiche mustert, um den Basisanschluß des npn-Transistors, die Emitter- und Kollektoranschlüsse des pnp-Transistors und die Anschlüsse des Widerstandes durch die Selbstjustiertechnik herauszuführen.
  15. 15. Verfahren nach Anspruch 14,
    dadurch gekennzeichnet,
    daß der pnp-Transistor durch folgende Schritte hergestellt wird:
    Gleichmäßiges Bilden eines p-Halbleiterbereichs niedriger Konzentration in einem Bereich zwischen dem Emitter und dem Kollektor vor der Bildung des p-Halbleiterbereichs hoher Konzentration,
    Maskieren des Kollektorbereichs derart, daß die für den Emitter vorgesehene Fläche durch die oxidierte polykristalline Siliziumschicht mittels Selbstjustiertechnik definiert wird,
    Bilden des n-Halbleiterbereichs in der für den Emitter vor-
    gesehenen Fläche,
    Entfernen der Maske und
    Bilden der p-Halbleiterschichten hoher Konzentration zur Bildung des Kollektors und des Emitters des pnp-Transistors.
  16. 16. Verfahren zur Herstellung einer Schottky-Diode für eine Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet,
    daß man einen. p-Halbleiterbereich (13) hoher Konz_entration in einem Halbleitersubstrat (1) unter Verwendung einer auf dem Halbleitersubstrat (1) gebildeten, oxidierten polykristallinen Siliziumschicht (9) als Maske bildet,
    (9)
    die polykristalline Siliziumschicht und je eine darunterliegende Nitridschicht {4) und dünne Oxidschicht (3) auf dem Substrat (1) entfernt und
    danach Metall (14) auf einer Oberfläche des Halbleitersubstrats (1) abscheidet.
DE19823235467 1981-09-25 1982-09-24 Halbleiteranordnung und verfahren zu deren herstellung Withdrawn DE3235467A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56150741A JPS5852817A (ja) 1981-09-25 1981-09-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE3235467A1 true DE3235467A1 (de) 1983-04-14

Family

ID=15503396

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823235467 Withdrawn DE3235467A1 (de) 1981-09-25 1982-09-24 Halbleiteranordnung und verfahren zu deren herstellung

Country Status (4)

Country Link
JP (1) JPS5852817A (de)
KR (1) KR860000612B1 (de)
DE (1) DE3235467A1 (de)
GB (1) GB2106319B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074477A (ja) * 1983-09-29 1985-04-26 Fujitsu Ltd 半導体装置及びその製造方法
DE3587797T2 (de) * 1984-10-31 1994-07-28 Texas Instruments Inc Transistor mit horizontaler Struktur und Verfahren zu dessen Herstellung.
GB2172744B (en) * 1985-03-23 1989-07-19 Stc Plc Semiconductor devices
GB2188478B (en) * 1986-03-26 1989-11-22 Stc Plc Forming doped wells in sillicon subtstrates
JP2001217317A (ja) * 2000-02-07 2001-08-10 Sony Corp 半導体装置およびその製造方法
JP4259247B2 (ja) * 2003-09-17 2009-04-30 東京エレクトロン株式会社 成膜方法
CN103021936B (zh) * 2012-12-28 2014-12-10 杭州士兰集成电路有限公司 一种双极电路的制造方法
CN110335896A (zh) * 2019-05-09 2019-10-15 中国电子科技集团公司第二十四研究所 一种可调电流增益的多晶硅发射极结构的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1332384A (en) * 1970-10-07 1973-10-03 Rca Corp Fabrication of semiconductor devices
US3975818A (en) * 1973-07-30 1976-08-24 Hitachi, Ltd. Method of forming closely spaced electrodes onto semiconductor device
DE2818090A1 (de) * 1977-04-25 1978-11-02 Nippon Telegraph & Telephone Bipolartransistor und verfahren zur herstellung desselben

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1332384A (en) * 1970-10-07 1973-10-03 Rca Corp Fabrication of semiconductor devices
US3975818A (en) * 1973-07-30 1976-08-24 Hitachi, Ltd. Method of forming closely spaced electrodes onto semiconductor device
DE2818090A1 (de) * 1977-04-25 1978-11-02 Nippon Telegraph & Telephone Bipolartransistor und verfahren zur herstellung desselben

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-Z.: IBM Technical Disclosure Bulletin, Bd. 22, Nr. 12, 1980, S. 5336-5338 *
US-Z.: IEEE Transactions on Electron Devices, Bd. 21, Nr. 4, 1974, S. 273-278 *
US-Z.: IEEE Transactions on Electron Devices, Bd. 27, Nr. 8, 1980, S. 1379-1384 *

Also Published As

Publication number Publication date
JPS5852817A (ja) 1983-03-29
GB2106319A (en) 1983-04-07
KR860000612B1 (en) 1986-05-22
GB2106319B (en) 1985-07-31
KR840001773A (ko) 1984-05-16

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3245064C2 (de)
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
EP0272433B1 (de) Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
EP0071665A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE3020609A1 (de) Integrierte schaltung
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE3235467A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE19719670C2 (de) SRAM-Halbleiterspeichervorrichtung mit einem bipolaren Transistor und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal