DE3825547A1 - Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen - Google Patents

Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen

Info

Publication number
DE3825547A1
DE3825547A1 DE3825547A DE3825547A DE3825547A1 DE 3825547 A1 DE3825547 A1 DE 3825547A1 DE 3825547 A DE3825547 A DE 3825547A DE 3825547 A DE3825547 A DE 3825547A DE 3825547 A1 DE3825547 A1 DE 3825547A1
Authority
DE
Germany
Prior art keywords
oxide film
semiconductor substrate
connection
trenches
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3825547A
Other languages
English (en)
Other versions
DE3825547C2 (de
Inventor
Takashi Urabe
Yoichi Tobita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE19883844719 priority Critical patent/DE3844719C2/de
Publication of DE3825547A1 publication Critical patent/DE3825547A1/de
Application granted granted Critical
Publication of DE3825547C2 publication Critical patent/DE3825547C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung bezieht sich auf eine Verbindungsschicht auf einem Halbleitersubstrat und im besonderen auf eine Struktur zum Er­ niedrigen der parasitären Kapazität einer Verbindungsschicht auf einem Halbleitersubstrat und ein Verfahren zur Herstellung einer solchen:
Fig. 1 zeigt in einem Diagramm einen Grundriß eines Speicher­ teils eines dynamischen MOSRAM (Metalloxidhalbleiter-Schreib-/ Lesespeicher) mit gefalteter Bit-Leitungsstruktur:
Der Schreib-/Lesespeicher nach Fig. 1 weist aktive Gebiete 14 zum Speichern und Übertragen von Informationseinheiten, Bit- Leitungen 11 mit einer ersten Aluminium-Verbindungsschicht, die über Kontakte 7 mit den aktiven Gebieten 14 elektrisch verbun­ den ist, Zellplatten 12, wobei jede von ihnen als Elektrode einer Speicherzellenkapazität, in der Informationseinheiten ge­ speichert sind, dient, und Wortleitungen 13 zum Steuern der Schreib-/Leseoperation der in den Speicherzellen gespeicher­ ten Informationseinheiten auf. Ein Feldoxidfilm ist zwischen benachbarten aktiven Gebieten gebildet, so daß die benachbarten aktiven Gebiete elektrisch voneinander isoliert sind. Im beson­ deren sind die Feldoxidfilme um die aktiven Gebiete 14 herum gebildet. Die Zellplatten 12 sind außerhalb der mit strichpunk­ tierten Linien umschlossenen Gebiete gebildet, d.h., über den Feldoxidfilmen. MOS-Transistoren, die jeweils eine Wortleitung 13, die als Gate-Elektrode dient, aufweisen, sind jeweils in Bereichen gebildet, in denen die Zellplatten 12 nicht gebildet sind, so daß die Bereiche beim Lesen/Schreiben der Signalladun­ gen als Übertragungsgates dienen. In der gefalteten Bit-Lei­ tungsstruktur, wie in Fig. 1 gezeigt, sind die Speicherzellen mit einer einzelnen Wortleitung 13 mit jeweils abwechselnder Bitleitung 11 verbunden. Im besonderen ergeben zwei Bit- Leitungen ein Bit-Leitungspaar.
Im folgenden wird durch ein Beispiel das Einlesen einer Infor­ mation beschrieben.
Wenn eine einzelne Wortleitung ausgewählt ist, wird die Infor­ mation, die in einer mit der Wortleitung 13 verbundenen Spei­ cherzelle gespeichert ist, durch eine Bit-Leitung 11 ausgelesen. In der gefalteten Bit-Leitungsstruktur wird die Potentialdiffe­ renz zwischen einer Bit-Leitung, die mit der ausgewählten Spei­ cherzelle verbunden ist, und einer Bit-Leitung (im weiteren als komplementäre Bit-Leitung bezeichnet), die mit einer nicht-aus­ gewählten Speicherzelle verbunden ist, eines Bit-Leitungspaares detektiert, so daß Information ausgelesen wird. Im besonderen erscheint ein Referenzpotential auf der komplementären Bit-Lei­ tung und ein entsprechend der in der Speicherzelle geladenen Information ein Potential auf der ausgewählten Bit-Leitung. Der Unterschied zwischen dem Potential auf der Bit-Leitung und dem Referenzpotential auf der komplementären Bit-Leitung wird er­ höht, so daß Information ausgelesen wird.
Im allgemeinen wird beim Auslesen von Information an einer be­ stimmten Wortleitung 13 wie oben beschrieben ein Eingangssignal angelegt, so daß ein Transistor betrieben wird, und die in einer Speicherzelle gespeicherten Ladungen werden über einen Kontakt 7 zu einer Bit-Leitung 11 ausgelesen und als Potential­ änderung detektiert, d.h., als Ausgangssignal in einem Lese­ verstärker (nicht gezeigt), der mit der Bit-Leitung 11 verbunden ist. Der Einfluß des Eingangssignales (erzeugt durch den Tran­ sistor) auf das Ausgangssignal, der von der Verbindungslänge der Bit-Leitung 11 vom Kontakt 7 zu dem Leseverstärker abhängt, kann in einem Element, bei dem Hochgeschwindigkeitsabläufe ver­ langt werden, nicht vernachlässigt werden.
Fig. 2 zeigt in einem Diagramm die Beziehung bezüglich der Ver­ zögerung zwischen dem Eingangssignal und dem Ausgangssignal.
Wenn das Eingangssignal nach Fig. 2 von einem unteren Pegel V L zu einem oberen Pegel V H umgewandelt wird, wird das entspre­ chende Ausgangssignal von dem unteren Pegel V L zu dem oberen Pegel V H umgewandelt. Wie in Fig. 2 gezeigt, wird das Ausgangs­ signal nicht gleichzeitig vom unteren Pegel V L zum oberen Pegel V H umgewandelt, sondern wird allmählich vom unteren Pegel V L zum oberen Pegel V H nach einer bestimmten Zeitspanne "t" umge­ wandelt. Im genaueren erscheint das Eingangssignal als durch die Zeitperiode "t" verzögertes Ausgangssignal. Da die Zeitver­ zögerung "t" proportional zu einer Zeitkonstanten (R×C = Widerstand × Kapazität) der Bit-Leitung 11 ist, muß zum Erhöhen der Geschwindigkeit eines Elementes die Zeitkonstante erniedrigt werden. Da jedoch mit einem Kleinerwerden des Elementes die Ver­ bindung dünner gemacht wird oder noch näher zusammengezogen wird, führt dies zu einem Anstieg der Verbindungslängen. Dadurch wird der Widerstand R größer.
Auf der anderen Seite wird das Vorhandensein oder Nicht-Vorhan­ densein eines Ausgangssignals wie oben beschrieben als Potentialänderung im Leseverstärker nachgewiesen. Mit der Annahme, daß die Kapazität einer Bit-Leitung durch C B und die Kapazität einer Speicherzelle durch C S bezeichnet wird, beträgt die Größe der Potentialänderung, die auf der Bit-Leitung 9 er­ scheint, einen sehr kleinen Wert, der durch C S /C B erhalten wird. Die Kapazität C B einer Bit-Leitung enthält die Eigenkapazität einer Verbindung der Bit-Leitung und die Streukapazität, die parasitär mit den Verbindungskapazitäten entsteht. Wenn die Streukapazität erhöht wird, d.h., die Kapazität C B einer Bit-Leitung wird erhöht, wird die Größe der Potentialänderung, die auf der Bit-Leitung 11 erscheint, weitgehend verringert so daß es schwierig wird in korrekter Weise Information aus­ zulesen.
Wie im vorhergehenden beschrieben, ist das Verringern der Streukapazität der Verbindungsstruktur im Hinblick der Opera­ tionseigenschaften und zum Zweck des korrekten Auslesens von Information in einem Schreib-/Lesespeicher oder ähnlichem im allgemeinen sehr wichtig.
Fig. 3 zeigt in einerschematischen Schnittansicht eine Verbin­ dungsstruktur zum Erläutern der Streukapazität einer Verbin­ dung.
In Fig. 3 wird ein Feldoxidfilm 15 mit einer Dicke "d" auf einem Siliziumsubstrat 1 gebildet, und darauf ist eine Verbindung 5 mit einer Breite "W" gebildet.
Unter der Annahme, daß eine Dielektrizitätskonstante des Oxid­ films 15 durch ε bezeichnet ist und die Kontaktfläche der Ver­ bindung 5 mit dem Oxidfilm 15 mit S bezeichnet ist, ist die durch die Verbindung 5 und das Siliziumsubstrat 1 verursachte Kapazität C wie folgt:
C = ε×S/d.
Da die Dielektrizitätskonstante e ein durch den Oxidfilm 15 be­ stimmter, konstanter Wert ist, muß zum Erniedrigen der Kapazi­ tät C die Fläche S erniedrigt oder die Dicke d erhöht werden. Unter der Annahme, daß die Verbindungslänge durch L bezeichnet wird, wird die Beziehung durch folgende Gleichung repräsentiert:
C = L×W
wobei L von der Anordnung der Elemente abhängt. Um die Fläche S zu verringern, ist es notwendig, die Breite W der Verbindung 5 so zu verringern, daß die Verbindung 5 eine rechteckige Form im Schnitt nach Fig. 3 aufweist. Wenn jedoch die Breite W der Verbindung 5 bei Konstanthalten der Flächeverringert wird, wird die Dicke der behandelten Verbindungsschicht beim Strukturieren der Verbindung 5 größer, so daß die Verarbeitungs­ möglichkeiten verschlechtert werden. Zusätzlich wird, auch wenn die Verbindung 5 in longitudinaler Richtung so verlängert wird, daß die Kapazität zwischen der Verbindung 5 und dem Silizium­ substrat verringert werden kann, eine weitere Streukapazität einer Verbindung zwischen benachbarten Verbindungen erzeugt, so daß es nicht ratsam ist, eine Verbindung 5 mit der oben er­ wähnten rechteckigen Form zu bilden.
Unter der Annahme, daß die Verbindungslänge und die schnitt­ seitige Form der Verbindung 5 nicht geändert werden, muß daher die Dicke des Oxidfilms 15 erhöht werden, um die Kapazität C zu verringern. Bei Erhöhen der Dicke des Oxidfilms 15 treten jedoch die folgenden Probleme auf:
  • 1. Zur Bildung eines dicken Oxidfilms auf der ganzen Hauptober­ fläche eines Halbleitersubstrates wird ein sehr langer Oxi­ dationszeitabschnitt benötigt.
  • 2. Da das Verfahren zur Oxidation bei einer hohen Temperatur für lange Zeit fortgesetzt wird, ändern sich die Eigenschaf­ ten des Halbleitersubstrates.
  • 3. Wenn in den nachfolgenden Prozessen durch Feinstruktur-Pro­ zeßschritte des dicken Oxidfilms Störstellen in das Halblei­ tersubstrat ionenimplantiert werden, muß eine Maske oder ähnliches auf beträchtlich abgesetzten Abschnitten struktu­ riert werden, da der Oxidfilm dick ist, so daß es schwierig ist, Strukturen mit hoher Genauigkeit zu bilden.
Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Verbindungsstruktur auf einem Halbleitersubstrat und ein ver­ bessertes Verfahren zur Herstellung derselben vorzusehen.
Eine weitere Aufgabe dieser Erfindung ist es, eine verbesserte Verbindungsstruktur mit herkömmlichen Querschnittsformen vorzusehen.
Eine weitere Aufgabe dieser Erfindung ist es, eine verbesserte Verbindungsstruktur, bei der die Dicke eines Oxidfilms auf einem Halbleitersubstrat nicht erhöht wird, vorzusehen.
Eine weitere Aufgabe dieser Erfindung ist es, eine verbesserte Verbindungsstruktur, bei der Streukapazitäten der Verbindung reduziert werden können, vorzusehen.
Eine weitere Aufgabe dieser Erfindung ist es, eine verbesserte Verbindungsstruktur, bei der ein irreguläres und dickes Dielek­ trikum auf der Oberfläche des Halbleitersubstrates nicht benö­ tigt wird, vorzusehen.
Ferner ist es Aufgabe der Erfindung, ein Verfahren zur Herstel­ lung einer verbesserten Verbindungsstruktur vorzusehen, bei der die für das Bilden eines eingegrabenen Oxidfilms auf einem Halb­ leitersubstrat benötigte Zeit reduziert wird.
Ferner ist es Aufgabe dieser Erfindung, ein Verfahren zur Her­ stellung einer zuverlässigen und preisgünstigen Verbindungs­ struktur durch Reduzieren des Einflusses auf ein Halbleitersub­ strat zum Zeitpunkt der Oxidation vorzusehen.
Um die oben beschriebenen Aufgaben zu lösen, weist eine Ver­ bindungsschicht entsprechend dieser Erfindung zum Verbinden zu­ mindest einer Komponente oder eines Anschlusses und zumindest einer anderen Komponente oder eines anderen Anschlusses auf einem Halbleitersub­ strat einen Graben mit vorbestimmter Form der in der Hauptober­ fläche des Halbleitersubstrates gebildet ist ein Dielektrikum, das den Graben auffüllt und eine leitfähige Schicht, die auf dem Dielektrikum gebildet ist, auf.
Entsprechend eines anderen Ausführungsbeispieles dieser Erfin­ dung wird entsprechend dieser Erfindung eine Verbindungsschicht durch die Schritte des Bildens eines Grabens mit einer vorbe­ stimmten Form auf einer Hauptoberfläche auf dem Halbleitersub­ strat, thermisches Oxidieren des Halbleitersubstrates und Auf­ füllen des Grabens zum Bilden eines ersten Oxidfilmes, und Bil­ den einer elektrisch leitfähigen Schicht auf dem ersten Oxid­ film, gebildet.
Entsprechend eines weiteren Ausführungsbeispieles dieser Erfin­ dung wird eine Verbindungsschicht entsprechend dieser Erfindung durch die Schritte des Bildens von zumindest zwei Reihen von Gräben mit jeweils einer vorbestimmten Form auf einer Hauptober­ fläche eines Halbleitersubstrates, thermisches Oxidieren des Halbleitersubstrates zum Bilden eines ersten Oxidfilmes zum Auf­ füllen der Gräben und zum Bilden eines zweiten Oxidfilmes in einem Gebiet des Halbleitersubstrates, das zwischen den Gräben liegt, und Bilden einer elektrisch leitfähigen Schicht auf den ersten und zweiten Oxidfilmen, gebildet.
Da ein Dielektrikum in einem Graben eingegraben ist und eine Verbindung darauf gebildet ist, wird entsprechend dieser Erfin­ dung ein dickes Dielektrikum auf einer Hauptoberfläche eines Halbleitersubstrates nicht benötigt, so daß die Streukapazität der Verbindung erniedrigt wird.
Da ein Halbleitersubstrat thermisch oxidiert ist und ein Graben, der auf einer Hauptoberfläche des Halbleitersubstrates gebildet ist, mit einem Oxidfilm aufgefüllt ist, kann entsprechend eines anderen Ausführungsbeispieles dieser Erfindung ein eingegrabener Oxidfilm in einem vorbestimmten Bereich auf dem Halbleitersub­ strat leicht gebildet werden.
Da ein Halbleitersubstrat mit Gräben, die in zwei Reihen auf einer Hauptoberfläche des Halbleitersubstrates gebildet sind, zur Bildung eines ersten Oxidfilms in der Innenseite der Gräben und eines zweiten Oxidfilms in einem Gebiet des Halbleitersub­ strates, das zwischen den Gräben liegt, thermisch oxidiert ist, kann entsprechend eines weiteren Ausführungsbeispieles dieser Erfindung ein eingegrabener Oxidfilm in einem weiten Bereich auf dem Halbleitersubstrat leicht in kurzer Zeit gebildet wer­ den.
Diese und weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen an­ hand der Figuren. Von den Figuren zeigen:
Fig. 1 ein Schaltungsdiagramm mit einem Speicherteil eines dynamischen Schreib-/Lesespeichers (RAM) mit typischer Verbindungsstruktur;
Fig. 2 ein Diagramm, das die Beziehung der Verzögerung zwischen einem Eingangssignal und einem Aus­ gangssignal bezüglich einer allgemeinen Verbin­ dung zeigt;
Fig. 3 eine Schnittansicht einer Verbindungsstruktur mit einer Verbindung, die auf einem Oxidfilm eines Substrates gebildet ist;
Fig. 4A bis 4E schematische Prozeßdiagramme mit einem Herstel­ lungsverfahren entsprechend eines Ausführungs­ beispieles dieser Erfindung, wobei in Schnitt­ ansichten eines Substrates die Hauptschritte des Herstellungsverfahrens erläutert werden;
Fig. 5A und 5B Diagramme entsprechend Fig. 4C zur Erläuterung der Bildung eines Oxidfilms in einem Silizium­ substrat durch thermische Oxidation;
Fig. 6 eine Draufsicht mit einem Beispiel, das auf eine konkrete Verbindungsstruktur dieser Erfindung angewandt ist, wobei die räumliche Beziehung zwischen einer Verbindung und einem eingegra­ benen Oxidfilm zweidimensional gezeigt wird;
Fig. 7 eine Schnittansicht entlang einer Linie IV-IV aus Fig. 6 der räumlichen Beziehung der Verbin­ dung und des eingegrabenen Oxidfilms; und
Fig. 8A und 8B Diagramme, die die Form eines Grabens zur Bil­ dung eines eingegrabenen Oxidfilms entsprechend dieser Erfindung zeigen, mit Beispielen eines kontinuierlichen Grabens und eines diskonti­ nuierlichen Grabens.
Die Fig. 4A bis 4E sind Schnittansichten von schematischen Prozessen, die ein Herstellungsverfahren entsprechend eines Aus­ führungsbeispieles dieser Erfindung zeigen, und die Fig. 5A und 5B sind Diagramme entsprechend der Fig. 4C, die zeigen, wie ein Oxidfilm in einem Siliziumsubstrat durch thermische Oxida­ tion gebildet ist.
Anhand der Zeichnungen folgt nun die Beschreibung des Herstel­ lungsverfahrens.
Ein Siliziumsubstrat 1 mit einer Hauptoberfläche wird, wie in Fig. 4A gezeigt, vorbereitet, und anschließend werden Gräben 2 in drei Reihen in einer vorbestimmten Position auf der Haupt­ oberfläche durch Ätzen, wie in Fig. 4B gezeigt, gebildet. Die Gräben 2 sind von gleicher Größe. Es wird angenommen, daß die Tiefe der Gräben 2 durch D 1 dargestellt wird und die Breite von diesen durch W 1 dargestellt wird, und die Breite zwischen den Gräben in dem Siliziumsubstrat 1 durch W 2 dargestellt wird.
Anschließend wird die Hauptoberfläche des Halbleitersubstrates 1 zusammen mit der Innenseite der Gräben 2 zur Bildung eines Oxidfilmes 3 thermisch oxidiert, wie es in Fig. 4C gezeigt ist. Anhand der Fig. 5A und 5B folgt nun die Beschreibung des Zu­ standes, bei dem der Oxidfilm gebildet wird.
Nachdem die Hauptoberfläche des Siliziumsubstrates 1 zur Bil­ dung eines Oxidfilmes 3 mit einer Dicke T auf dieser Hauptober­ fläche thermisch oxidiert ist, weist der Oxidfilm 3 einen Teil (mit einer Dicke "a"), der in das Siliziumsubstrat 1 eindringt, und einen Teil (mit einer Dicke "b"), der auf dem Siliziumsub­ strat 1 ausgedehnt ist, auf. Im besonderen reagiert Sauerstoff in einer Atmosphäre mit Silizium auf der Oberfläche des Halb­ leitersubstrats 1 zur Bildung von SiO2, wobei die Dicke desselben T(=a+b) im gesamten wird. Im Ergebnis bedeutet das, daß ein Oxidfilm um "a" in das Substrat von der ursprünglichen Ober­ fläche des Substrates eindringt. Das Verhältnis der Dicke "a" zur Dicke "b" ist im allgemeinen 4 : 6. Die thermische Oxidation ist auf die gleiche Art und Weise wie in dem Halbleitersubstrat 1 innerhalb der Gräben 2 ausgeführt. Wenn man annimmt, daß das Verhältnis von W 1 zu W 2 zu 6 : 4 gesetzt ist, ist ein Oxidfilm innerhalb der Gräben 2 und der Bereiche zwischen den Gräben 2 gebildet. Entsprechend dieser Ausführung, bei der die Gräben 2 in drei Reihen gebildet sind, ist ein Oxidfilm 3 mit einer Dicke D 3 auf dem Siliziumsubstrat 1 gebildet, und der Oxidfilm 3 ist in einem Graben mit einer Breite W T und einer Tiefe D 2 in dem Siliziumsubstrat 1 gebildet. Basierend auf der oben be­ schriebenen thermischen Oxidation sind die folgenden Beziehun­ gen zwischen den Größen vorhanden:
W T = 3 × W₁ + 2 × W₂ + W₁ × 4/6
D₂ = D
D₃ = W₁/2 + W₁ × 2/6 = W₁ × 5/6.
In diesem Fall ist es wichtig daß die Zeit, die zum Oxidieren des Oxidfilms in dem Graben mit einer Breite W T und einer Tiefe D 2 benötigt wird, nicht von der Tiefe D 2 (=D 1) des Grabens ab­ hängt, sondern von der Dicke D 3 des Oxidfilms 3 abhängt, d.h. die Breite W 1 der Gräben 2 und die Breite W 2 zwischen den Grä­ ben 2 (D 3=(W 1 + W 2)/2). Falls es daher gewünscht ist, einen Oxidfilm in einem tieferen Graben zu bilden, ist es lediglich notwendig, die Gräben 2 tiefer zu bilden. Wenn die Gräben iden­ tische Breite W 1 aufweisen, bleibt die Oxidationszeit unabhän­ gig von der Tiefe des Grabens gleich.
Falls es weiterhin gewünscht ist, einen Oxidfilm in einem brei­ teren Graben zu bilden, ist es lediglich notwendig, die Anzahl der Gräben 2 zu erhöhen. Wenn der Abstand zwischen den zusätz­ lichen Gräben identisch zu W 2 ist, ist die Oxidationszeit die gleiche. Das bedeutet, daß, wenn es gewünscht ist, einen Oxid­ film in Gräben der gleichen Größe in einer kürzeren Zeit zu bil­ den, ist es notwendig, die Breite W 1 der Gräben 2 zu erniedri­ gen und den Abstand W 2 zwischen den Gräben 2 nach der Beziehung W 2=W 1×4/6 einzuhalten.
Nachdem der Oxidfilm gebildet ist, wird die Schicht auf dieser Oberfläche um die Dicke D 3 weggeätzt, so daß das Silizium­ substrat 1 offenliegt. Wie in Fig. 4D gezeigt, ist der einge­ grabene Oxidfilm 4 mit einer Breite W T und einer Tiefe D 2 in dem Siliziumsubstrat 1 gebildet. Da die Tiefe D 2 des eingegra­ benen Oxidfilms 4 gleich D 1 der Gräben 2 ist, kann die Tiefe durch Bilden der Gräben 2, von denen jeder eine gewünschte Tiefe aufweist, leicht angepaßt werden.
Schließlich wird ein Film, der als Verbindungsschicht, wie z.B. Aluminium, dient, auf der ganzen Hauptoberfläche des Silizium­ substrats 1 einschließlich dem eingegrabenen Oxidfilm 4 ge­ bildet und anschließend durch fotolithografische Verfahren oder ähnliches strukturiert, so daß eine Verbindung 5 auf dem einge­ grabenen Oxidfilm 4 wie in Fig. 4E gezeigt gebildet ist.
Obwohl die Gräben 2, wie in dem obigen Ausführungsbeispiel be­ schrieben, in drei Reihen gebildet sind, sollten im allgemeinen die Gräben 2 der Breite der Verbindung 5 entsprechen. Zum Bei­ spiel könnten die Gräben in einer einzigen Reihe oder einer Mehrzahl von Reihen (andere als drei Reihen) gebildet sein, wobei auch in diesem Fall diese Erfindung angewendet werden kann. Im allgemeinen ist es erwünscht, daß man Gräben in unge­ fähr fünf Reihen auf einer Verbindung in ungefähr 10 µm Breite erhält. Falls ferner eine sehr feine Prozessierung der Gräben durchgeführt werden kann, ist dies vorteilhafter, da, je größer die Zahl der Reihen in Bezug auf eine vorbestimmte Breite ist, desto kürzer ist die Zeit, die zur Bildung eines Oxidfilms be­ nötigt wird.
Obwohl in dem oben beschriebenen Ausführungsbeispiel die jewei­ ligen Gräben die gleiche Form aufweisen, müssen die Gräben nicht notwendigerweise die gleiche Form aufweisen, wobei auch in die­ sem Fall die vorliegende Erfindung angewendet werden kann. Im besonderen können Kombinationen von Gräben mit verschiedenen Tiefen und Kombinationen von Gräben mit verschiedenen Querschnitts­ formen verwendet werden, wobei auch in diesem Fall diese Erfin­ dung ebenso angewendet werden kann.
Zusätzlich kann, obwohl in dem oben beschriebenen Ausführungs­ beispiel ein Verbindungsmaterial Aluminium aufweist, ein hoch­ temperaturstabiles Metall, wie z.B. Polysilizium, eingesetzt werden, wobei auch in diesem Fall der gleiche Effekt erzielt werden kann.
Zusätzlich kann, obwohl in dem oben beschriebenen Ausführungs­ beispiel die Oberfläche des Oxidfilms 3 so geätzt ist, daß das Siliziumsubstrat 1 offenliegt, die Oberfläche ohne Ätzen ver­ wendet werden, oder es kann lediglich ein Teil der Oberfläche zum Einebnen der oberen Oberfläche davon weggeätzt werden, so daß das Siliziumsubstrat 1 nicht offenliegt, wobei dies von der Art der Elemente abhängt.
Fig. 6 zeigt in einer Draufsicht ein Beispiel, das auf eine konkrete Verbindungsstruktur entsprechend dieser Erfindung ange­ wendet ist, und Fig. 7 zeigt eine Schnittansicht, genommen ent­ lang einer Linie IV-IV aus Fig. 6.
Es folgt nun die Beschreibung der Struktur bezüglich der Fig. 6 und 7.
Eine Verbindung 5 ist auf der Hauptoberfläche eines Siliziumsub­ strats 1 gebildet. Die Verbindung 5 weist ein Ende, das mit einer Polysiliziumelektrode 8 verbunden ist, die mit einem in­ ternen Schaltkreis über einen Kontakt 7 verbunden ist, und weist ein anderes Ende, das mit einem Kontaktierungsanschluß 6 ver­ bunden ist, auf, so daß die Verbindung 5 mit dem Äußeren ver­ bunden ist. Da die Streukapazität der Verbindung 5 aus der Kapa­ zität einschließlich der Kapazität des Kontaktierungsanschlusses 6 besteht, ist ein eingegrabener Oxidfilm 4 entsprechend dieser Erfindung in dem Siliziumsubstrat 1 in dem Bereich unter der Verbindung 5 und des Kontaktierungsanschlusses 6 gebildet, so daß die Streukapazität erniedrigt ist. Zusätzlich ist die Ober­ fläche der Verbindung 5 und ein Teil des Kontaktierungsanschlus­ ses 6 mit einem Schutzfilm 9, wie z.B. einem Nitridfilm, be­ deckt, so daß die Elemente geschützt sind.
Die Fig. 8A und 8B zeigen in Draufsichten ein Beispiel einer Form eines Grabens, der in einem Halbleitersubstrat zur Bildung eines eingegrabenen Oxidfilms entsprechend dieser Erfindung ge­ bildet ist.
In Fig. 8A sind langgezogene Gräben 2 in dem in Fig. 4B gezeig­ ten Prozeß kontinuierlich in drei Reihen in einem Gebiet 10 ge­ bildet, in dem ein eingegrabener Oxidfilm unterhalb eines Be­ reiches, bei dem die Verbindung 5 in den nachfolgenden Prozessen vorgesehen ist, gebildet ist.
In Fig. 8B sind die langgezogenen Gräben 2 nicht kontinuierlich in drei Reihen gebildet, sondern diskontinuierlich, und zwar in dem gleichen Gebiet 10, bei dem ein Oxidfilm gebildet ist, wie in Fig. 8A. In diesem Fall, wenn der Abstand W 3 zwischen den Gräben in der Richtung, in der die Verbindung 5 vorgesehen ist, der gleiche wie W 2 wie in Fig. 4B gezeigt beträgt, ist ein eingegrabener Oxidfilm durch thermische Oxidation kontinuier­ lich in dem Gebiet 10, in dem ein eingegrabener Oxidfilm wie in Fig. 8A gebildet ist, gebildet. In diesem Fall, in dem die end­ gültige Form des eingegrabenen Oxidfilms die gleiche wie die in Fig. 8A gezeigte ist, aber die Form des Grabens vor der Oxida­ tion unterschiedlich zu der in Fig. 8A gezeigten ist und nicht kontinuierlich ist, ist ein Halbleitersubstrat weniger betroffen. was im Hinblick auf die Festigkeit des Substrates vorteilhafter ist.
Da eine Verbindung auf einem Graben, in dem ein Dielektrikum eingegraben ist, gebildet ist, wird eine Verbindungsstruktur erhalten, bei der ein irreguläres und dickes Dielektrikum auf einer Hauptoberfläche eines Halb­ leitersubstrats nicht benötigt wird, so daß die Streukapazität der Verbindung verringert werden kann.
Da der in der Hauptoberfläche des Halbleitersubstrates gebildete Graben, wie oben beschrieben, thermisch oxidiert ist wird ein Verfahren zur Herstellung einer Verbindungsschicht erhalten, das fähig ist, einen eingegrabenen Oxidfilm in einer vorbestimm­ ten Position in einer kurzen Zeit leicht zu bilden.
Da die zumindest in zwei Reihen auf der Hauptoberflä­ che des Halbleitersubstrats gebildeten Gräben, wie oben be­ schrieben, thermisch oxidiert sind, wird ein Verfahren zur Her­ stellung einer Verbindungsschicht erhalten, das fähig ist, einen eingegrabenen Oxidfilm über einen weiten Bereich in einer kurzen Zeit leicht zu bilden.

Claims (26)

1. Verbindungsschicht zum Verbinden von zumindest einer Komponente oder einem Anschluß und zumindest einer anderen Komponente oder einem anderen Anschluß auf einem Halbleiter­ substrat, dadurch gekennzeichnet, daß die Verbindungsschicht einen Graben (2) mit einer vorbestimmten Form in einer Hauptoberfläche des Halbleitersubstrates (1), ein Dielektrikum (4), das den Graben auffüllt, und eine auf das Dielektrikum gebildete leitfähige Schicht (5) aufweist.
2. Verbindungsschicht nach Anspruch 1, dadurch gekennzeichnet, daß das Dielektrikum (4) bis zum Niveau der Hauptoberfläche aufgefüllt ist und die leitfähige Schicht (5) auf dem Niveau der Hauptoberfläche des Substrates (1) gebildet ist.
3. Verbindungsschicht nach Anspruch 2, dadurch gekennzeichnet, daß das Dielektrikum (4) nur bis zum Niveau der Hauptoberfläche des Substrates (1) aufgefüllt ist.
4. Verbindungsschicht nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) ein Siliziumsubstrat aufweist.
5. Verbindungsschicht nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Dielektrikum (4) einen Oxidfilm aufweist.
6. Verbindungsschicht nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die leitfähige Schicht (5) Aluminium aufweist.
7. Verbindungsschicht nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die leitfähige Schicht (5) ein hochtemperaturstabiles Metall aufweist.
8. Verbindungsschicht nach Anspruch 7, dadurch gekennzeichnet, daß das hochtemperaturstabile Metall Polysilizium aufweist.
9. Verbindungsschicht nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die leitfähige Schicht (5) einen Kontaktierungsanschluß (6) aufweist.
10. Verbindungsschicht nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Graben (2) eine rechteckig geschnittene Form aufweist.
11. Verfahren zur Bildung einer Verbindungsschicht zum Verbinden zumindest einer Komponente oder einem Anschluß und zumindest einer anderen Komponente oder einem anderen Anschluß auf einem Halbleitersubstrat, gekennzeichnet durch folgende Schritte:
Bilden eines Grabens (2) mit einer vorbestimmten Form auf einer Hauptoberfläche des Halbleitersubstrates (1), thermisches Oxidieren des Halbleitersubstrates (1) und Auffüllen des Grabens (2) zur Bildung eines ersten Oxidfilms (4), und
Bilden einer elektrisch leitfähigen Schicht (5) auf dem ersten Oxidfilm (4).
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Schritt zum Bilden des ersten Oxidfilms (4) einen Schritt zum Bilden eines zweiten Oxidfilms (3) auf der Hauptoberfläche des Halbleitersubstrates (1) mit Ausnahme des Grabens (2) aufweist.
13. Verfahren nach Anspruch 12, gekennzeichnet durch einen weiteren Schritt zum Einebnen der oberen Oberflächen des ersten und zweiten Oxidfilms (3, 4).
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt zum Einebnen einen Schritt zum Wegätzen der oberen Oberflächen des ersten und zweiten Oxidfilms bis zu einer vorbestimmten Dicke aufweist, so daß das mit dem zweiten Oxidfilm bedeckte Halbleitersubstrat offenliegt.
15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß der Graben (2) durch Ätzen gebildet ist.
16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß die elektrisch leitfähige Schicht (5) einen Kontaktierungsanschluß (6) aufweist.
17. Verfahren zur Bildung einer Verbindungsschicht zum Verbinden zumindest einer Komponente oder eines Anschlusses und zumindest einer anderen Komponente oder eines anderen An­ schlusses auf einem Halbleitersubstrat, gekennzeichnet durch folgende Schritte:
Bilden von zumindest zwei Reihen von Gräben (2) mit jeweils einer vorbestimmten Form auf der Hauptoberfläche des Halbleitersubstrates (1),
thermisches Oxidieren des Halbleitersubstrates zum Bilden eines ersten Oxidfilms (4) zum Auffüllen der Gräben und zum Bilden eines zweiten Oxidfilms (4) in einem Gebiet des Halbleitersubstrates zwischen den Gräben (2), und Bilden einer elektrisch leitfähigen Schicht (5) auf dem ersten und zweiten Oxidfilm (4).
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß der Schritt zum Bilden des ersten und zweiten Oxidfilms den Schritt zum Bilden eines dritten Oxidfilms auf der Hauptoberfläche des Halbleitersubstrates mit Ausnahme der Gräben und des Gebietes des Halbleitersubstrates zwischen den Gräben aufweist.
19. Verfahren nach Anspruch 18, gekennzeichnet durch einen weiteren Schritt zum Einebnen der oberen Oberflächen des ersten, zweiten und dritten Oxidfilms (3).
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß der Schritt zum Einebnen einen Schritt zum Wegätzen der oberen Oberflächen des ersten, zweiten und dritten Oxidfilms (3) bis zu einer vorbestimmten Dicke aufweist, so daß das mit dem dritten Oxidfilm bedeckte Halbleitersubstrat (1) offenliegt.
21. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die Gräben (2) einen ersten Graben und einen zweiten Graben aufweisen, in denen die ersten Weiten der ersten und zweiten Gräben gleich sind.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die erste Weite und eine zweite Weite des Gebietes des Halbleitersubstrates zwischen dem ersten Graben und dem zweiten Graben ein konstantes Verhältnis aufweisen, wobei das konstante Verhältnis auf dem Verhältnis der Dicke eines Teiles, bei dem sich ein Oxidfilm über das Halbleitersubstrat erstreckt, zur Dicke eines Teiles, bei dem der Oxidfilm in das Halbleitersubstrat durch thermische Oxidation eindringt, basiert.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß das konstante Verhältnis der ersten Weite zur zweiten Weite 6 : 4 beträgt.
24. Verfahren nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, daß die Gräben (2) durch Ätzen gebildet werden.
25. Verfahren nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, daß die elektrisch leitfähige Schicht (5) einen Kontaktierungsanschluß (6) aufweist.
26. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß das konstante Verhältnis der ersten Weite zur zweiten Weite im wesentlichen 6 : 4 beträgt.
DE3825547A 1987-09-08 1988-07-27 Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen Granted DE3825547A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19883844719 DE3844719C2 (de) 1987-09-08 1988-07-27 Verbindungsschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62225039A JPS6467945A (en) 1987-09-08 1987-09-08 Wiring layer formed on buried dielectric and manufacture thereof

Publications (2)

Publication Number Publication Date
DE3825547A1 true DE3825547A1 (de) 1989-03-16
DE3825547C2 DE3825547C2 (de) 1992-12-03

Family

ID=16823091

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3825547A Granted DE3825547A1 (de) 1987-09-08 1988-07-27 Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen
DE19883844719 Expired - Lifetime DE3844719C2 (de) 1987-09-08 1988-07-27 Verbindungsschicht

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19883844719 Expired - Lifetime DE3844719C2 (de) 1987-09-08 1988-07-27 Verbindungsschicht

Country Status (4)

Country Link
US (1) US5041898A (de)
JP (1) JPS6467945A (de)
KR (1) KR940008358B1 (de)
DE (2) DE3825547A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041691A1 (de) * 2000-08-24 2002-03-14 Infineon Technologies Ag Halbleiteranordnung
DE10051909A1 (de) * 2000-10-19 2002-05-16 Infineon Technologies Ag Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolatorgebietes in einem Halbleiterkörper für solchen Randabschluss

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516720A (en) * 1994-02-14 1996-05-14 United Microelectronics Corporation Stress relaxation in dielectric before metallization
KR100236097B1 (ko) * 1996-10-30 1999-12-15 김영환 반도체 장치의 격리막 형성방법
US6306727B1 (en) * 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
US6451655B1 (en) * 1999-08-26 2002-09-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising a first power region and at least a second region as well as an isolation structure of limited planar dimension
DE10242661A1 (de) * 2002-09-13 2004-03-25 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen von Isolationsstrukturen
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) * 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
KR100703042B1 (ko) * 2006-09-08 2007-04-09 (주)에이펙스 검사용 프로브 기판 및 그 제조 방법
KR100703043B1 (ko) * 2006-09-21 2007-04-09 (주)에이펙스 검사용 프로브 기판 및 그 제조 방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
IT1397603B1 (it) * 2009-12-21 2013-01-16 St Microelectronics Srl Trincee di isolamento per strati semiconduttori.
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949360A1 (de) * 1978-12-08 1980-06-26 Hitachi Ltd Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen
EP0036764A2 (de) * 1980-03-25 1981-09-30 Fujitsu Limited Halbleiteranordnung mit einer Isolationsstruktur mit V-förmigen Nuten und Verfahren zur Herstellung einer solchen Anordnung
EP0086915A2 (de) * 1981-11-20 1983-08-31 Fujitsu Limited Halbleiteranordnung mit leitenden Leitungen für die Verbindung von Komponenten
US4502913A (en) * 1982-06-30 1985-03-05 International Business Machines Corporation Total dielectric isolation for integrated circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58200554A (ja) * 1982-05-19 1983-11-22 Hitachi Ltd 半導体装置の製造方法
US4819054A (en) * 1982-09-29 1989-04-04 Hitachi, Ltd. Semiconductor IC with dual groove isolation
US4910575A (en) * 1986-06-16 1990-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949360A1 (de) * 1978-12-08 1980-06-26 Hitachi Ltd Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen
EP0036764A2 (de) * 1980-03-25 1981-09-30 Fujitsu Limited Halbleiteranordnung mit einer Isolationsstruktur mit V-förmigen Nuten und Verfahren zur Herstellung einer solchen Anordnung
EP0086915A2 (de) * 1981-11-20 1983-08-31 Fujitsu Limited Halbleiteranordnung mit leitenden Leitungen für die Verbindung von Komponenten
US4502913A (en) * 1982-06-30 1985-03-05 International Business Machines Corporation Total dielectric isolation for integrated circuits

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Malaviya, S.D.: Deep Dielectric Isolation. In: IBM TDB, Bd. 26, Nr. 7A, Dezember 1983, S. 3188-3189 *
Thiel, K.P. et.al.: Polyimide Nitride Isolation. In: IBM TDB, Bd. 27, Nr. 7B, Dezember 1984, S. 4139-4140 *
Yamabe, Kikuo und Imai, Keitaro: Nonplanar Oxidation. In: IEEE Transactions on Electron Devices, Bd. ED-34, Nr. 8, August 1987, S. 1681-1687 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041691A1 (de) * 2000-08-24 2002-03-14 Infineon Technologies Ag Halbleiteranordnung
US6838746B2 (en) 2000-08-24 2005-01-04 Infineon Technologies Ag Semiconductor configuration and method for fabricating the configuration
EP1312115B1 (de) * 2000-08-24 2009-05-20 Infineon Technologies AG Halbleiteranordnung und verfahren zu dessen herstellung
DE10051909A1 (de) * 2000-10-19 2002-05-16 Infineon Technologies Ag Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolatorgebietes in einem Halbleiterkörper für solchen Randabschluss
DE10051909B4 (de) * 2000-10-19 2007-03-22 Infineon Technologies Ag Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper für solchen Randabschluss

Also Published As

Publication number Publication date
KR890005844A (ko) 1989-05-17
US5041898A (en) 1991-08-20
KR940008358B1 (ko) 1994-09-12
DE3844719C2 (de) 1995-06-14
JPS6467945A (en) 1989-03-14
DE3825547C2 (de) 1992-12-03

Similar Documents

Publication Publication Date Title
DE3844719C2 (de) Verbindungsschicht
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4323961A1 (de) Halbleiterspeichervorrichtung
DE4113233A1 (de) Halbleiterspeichereinrichtung und verfahren zu deren herstellung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE3922456A1 (de) Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE19718721C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4236814A1 (de)
DE4215001C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE4430771A1 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE69133534T2 (de) Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben
DE19704149A1 (de) Metallverdrahtung an einem Halbleiterbauteil und Verfahren zum Herstellen derselben
DE4109299C2 (de) Halbleiterspeichereinrichtung und Herstellungsverfahren hierfür
DE4238081A1 (en) Stacked capacitor for semiconductor DRAM storage cell - has step in upper surface of lower electrode, with field insulation film formed on silicon substrate, e.g. by LOCOS process
DE3918924A1 (de) Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3543937C2 (de)
DE3840559C2 (de)
DE19726069B4 (de) Halbleitereinrichtung mit einer unteren und einer oberen Elektrode und zugehöriges Herstellungsverfahren
DE10223748A1 (de) Integrierte Schaltungsvorrichtung, die selbstjustierte Kontakte mit einer erhöhten Ausrichtungsgrenze aufweisen, und Verfahren zur Herstellung derselben
DE3835692C2 (de) Halbleiterspeicheranordnung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3844719

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3844719

AH Division in

Ref country code: DE

Ref document number: 3844719

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
AH Division in

Ref country code: DE

Ref document number: 3844719

Format of ref document f/p: P

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee