DE3844719C2 - Verbindungsschicht - Google Patents

Verbindungsschicht

Info

Publication number
DE3844719C2
DE3844719C2 DE19883844719 DE3844719A DE3844719C2 DE 3844719 C2 DE3844719 C2 DE 3844719C2 DE 19883844719 DE19883844719 DE 19883844719 DE 3844719 A DE3844719 A DE 3844719A DE 3844719 C2 DE3844719 C2 DE 3844719C2
Authority
DE
Germany
Prior art keywords
connection
oxide film
conductive layer
trenches
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19883844719
Other languages
English (en)
Inventor
Takashi Urae
Yoichi Tobita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of DE3844719C2 publication Critical patent/DE3844719C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung bezieht sich auf eine Verbindungsschicht zum Verbinden von zumindest einer Komponente oder einem Anschluß mit mindestens einer anderen Komponente oder einem anderen Anschluß auf einem Halbleitersubstrat und im besonderen auf eine Struktur zum Er­ niedrigen der parasitären Kapazität einer Verbindungsschicht auf einem Halbleitersubstrat.
Fig. 5 zeigt in einem Diagramm einen Grundriß eines Speicher­ teils eines dynamischen MOSRAM (Metalloxidhalbleiter-Schreib-/Lese­ speicher) mit gefalteter Bit-Leitungsstruktur.
Der Schreib-/Lesespeicher nach Fig. 5 weist aktive Gebiete 14 zum Speichern und Übertragen von Informationseinheiten, Bit- Leitungen 11 mit einer ersten Aluminium-Verbindungsschicht, die über Kontakte 7 mit den aktiven Gebieten 14 elektrisch verbun­ den ist, Zellplatten 12, wobei jede von ihnen als Elektrode einer Speicherzellenkapazität, in der Informationseinheiten ge­ speichert sind, dient, und Wortleitungen 13 zum Steuern der Schreib-/Leseoperation der in den Speicherzellen gespeicher­ ten Informationseinheiten auf. Ein Feldoxidfilm ist zwischen benachbarten aktiven Gebieten gebildet, so daß die benachbarten aktiven Gebiete elektrisch voneinander isoliert sind. Im beson­ deren sind die Feldoxidfilme um die aktiven Gebiete 14 herum gebildet. Die Zellplatten 12 sind außerhalb der mit strichpunk­ tierten Linien umschlossenen Gebiete gebildet, d. h., über den Feldoxidfilmen. MOS-Transistoren, die jeweils eine Wortleitung 13, die als Gate-Elektrode dient, aufweisen, sind jeweils in Bereichen gebildet, in denen die Zellplatten 12 nicht gebildet sind, so daß die Bereiche beim Lesen/Schreiben der Signalladun­ gen als Übertragungsgates dienen. In der gefalteten Bit-Lei­ tungsstruktur, wie in Fig. 5 gezeigt, sind die Speicherzellen mit einer einzelnen Wortleitung 13 mit jeweils abwechselnder Bitleitung 11 verbunden. Im besonderen ergeben zwei Bit- Leitungen ein Bit-Leitungspaar.
Im folgenden wird durch ein Beispiel das Einlesen einer Infor­ mation beschrieben.
Wenn eine einzelne Wortleitung ausgewählt ist, wird die Infor­ mation, die in einer mit der Wortleitung 13 verbundenen Spei­ cherzelle gespeichert ist, durch eine Bit-Leitung 11 ausgelesen. In der gefalteten Bit-Leitungsstruktur wird die Potentialdiffe­ renz zwischen einer Bit-Leitung, die mit der ausgewählten Spei­ cherzelle verbunden ist, und einer Bit-Leitung (im weiteren als komplementäre Bit-Leitung bezeichnet), die mit einer nicht-aus­ gewählten Speicherzelle verbunden ist, eines Bit-Leitungspaares detektiert, so daß Information ausgelesen wird. Im besonderen erscheint ein Referenzpotential auf der komplementären Bit-Lei­ tung und ein entsprechend der in der Speicherzelle geladenen Information ein Potential auf der ausgewählten Bit-Leitung. Der Unterschied zwischen dem Potential auf der Bit-Leitung und dem Referenzpotential auf der komplementären Bit-Leitung wird er­ höht, so daß Information ausgelesen wird.
Im allgemeinen wird beim Auslesen von Information an einer be­ stimmten Wortleitung 13 wie oben beschrieben ein Eingangssignal angelegt, so daß ein Transistor betrieben wird, und die in einer Speicherzelle gespeicherten Ladungen werden über einen Kontakt 7 zu einer Bit-Leitung 11 ausgelesen und als Potential­ änderung detektiert, d. h., als Ausgangssignal in einem Lese­ verstärker (nicht gezeigt), der mit der Bit-Leitung 11 verbunden ist. Der Einfluß des Eingangssignales (erzeugt durch den Tran­ sistor) auf das Ausgangssignal, der von der Verbindungslänge der Bit-Leitung 11 vom Kontakt 7 zu dem Leseverstärker abhängt, kann in einem Element, bei dem Hochgeschwindigkeitsabläufe ver­ langt werden, nicht vernachlässigt werden.
Fig. 6 zeigt in einem Diagramm die Beziehung bezüglich der Ver­ zögerung zwischen dem Eingangssignal und dem Ausgangssignal.
Wenn das Eingangssignal nach Fig. 6 von einem unteren Pegel VL zu einem oberen Pegel VH umgewandelt wird, wird das entspre­ chende Ausgangssignal von dem unteren Pegel VL zu dem oberen Pegel VH umgewandelt. Wie in Fig. 6 gezeigt, wird das Ausgangs­ signal nicht gleichzeitig vom unteren Pegel VL zum oberen Pegel VH umgewandelt, sondern wird allmählich vom unteren Pegel VL zum oberen Pegel VH nach einer bestimmten Zeitspanne "t" umge­ wandelt. Im genaueren erscheint das Eingangssignal als durch die Zeitperiode "t" verzögertes Ausgangssignal. Da die Zeitver­ zögerung "t" proportional zu einer Zeitkonstanten (R × C = Widerstand x Kapazität) der Bit-Leitung 11 ist, muß zum Erhöhen der Geschwindigkeit eines Elementes die Zeitkonstante erniedrigt werden. Da jedoch mit einem Kleinerwerden des Elementes die Ver­ bindung dünner gemacht wird oder noch näher zusammengezogen wird, führt dies zu einem Anstieg der Verbindungslängen. Dadurch wird der Widerstand R größer.
Auf der anderen Seite wird das Vorhandensein oder Nicht-Vorhan­ densein eines Ausgangssignals wie oben beschrieben als Potentialänderung im Leseverstärker nachgewiesen. Mit der Annahme, daß die Kapazität einer Bit-Leitung durch CB und die Kapazität einer Speicherzelle durch CS bezeichnet wird, beträgt die Größe der Potentialänderung, die auf der Bit-Leitung 11 er­ scheint, einen sehr kleinen Wert, der durch CS/CB erhalten wird. Die Kapazität CB einer Bit-Leitung enthält die Eigenkapazität einer Verbindung der Bit-Leitung-und die Streukapazität die parasitär mit den Verbindungskapazitäten entsteht. Wenn die Streukapazität erhöht wird, d. h., die Kapazität CB einer Bit-Leitung wird erhöht, wird die Größe der Potentialänderung, die auf der Bit-Leitung 11 erscheint, weitgehend verringert so daß es schwierig wird, in korrekter Weise Information aus­ zulesen.
Wie im vorhergehenden beschrieben, ist das Verringern der Streukapazität der Verbindungsstruktur im Hinblick der Opera­ tionseigenschaften und zum Zweck des korrekten Auslesens von Information in einem Schreib-/Lesespeicher oder ähnlichem im allgemeinen sehr wichtig.
Fig. 7 zeigt in einer schematischen Schnittansicht eine Verbin­ dungsstruktur zum Erläutern der Streukapazität einer Verbin­ dung.
In Fig. 7 wird ein Feldoxidfilm 15 mit einer Dicke "d" auf einem Siliziumsubstrat 1 gebildet, und darauf ist eine Verbindung 5 mit einer Breite "W" gebildet.
Unter der Annahme, daß eine Dielektrizitätskonstante des Oxid­ films 15 durch 6 bezeichnet ist und die Kontaktfläche der Ver­ bindung 5 mit dem Oxidfilm 15 mit S bezeichnet ist, ist die durch die Verbindung 5 und das Siliziumsubstrat 1 verursachte Kapazität C wie folgt:
G = ε × S/d.
Da die Dielektrizitätskonstante ε ein durch den Oxidfilm 15 be­ stimmter, konstanter Wert ist, muß zum Erniedrigen der Kapazi­ tät C die Kontaktfläche S erniedrigt oder die Dicke d erhöht werden. Unter der Annahme, daß die Verbindungslänge durch L bezeichnet wird, wird die Beziehung durch folgende Gleichung repräsentiert:
S = L × W,
wobei L von der Anordnung der Elemente abhängt. Um die Kontaktfläche S zu verringern, ist es notwendig, die Breite W der Verbindung 5 so zu verringern, daß die Verbindung 5 eine rechteckige Form im Schnitt nach Fig. 7 aufweist. Wenn jedoch die Breite W der Verbindung 5 bei Konstanthalten der schnittseitigen Fläche verringert wird, wird die Dicke der behandelten Verbindungsschicht beim Strukturieren der Verbindung 5 größer, so daß die Verarbeitungs­ möglichkeiten verschlechtert werden. Zusätzlich wird, auch wenn die Verbindung 5 in longitudinaler Richtung so verlängert wird, daß die Kapazität zwischen der Verbindung 5 und dem Silizium­ substrat verringert werden kann, eine weitere Streukapazität einer Verbindung zwischen benachbarten Verbindungen erzeugt, so daß es nicht ratsam ist, eine Verbindung 5 mit der oben er­ wähnten rechteckigen Form zu bilden.
Unter der Annahme, daß die Verbindungslänge und die schnitt­ seitige Form der Verbindung 5 nicht geändert werden, muß daher die Dicke des Oxidfilms 15 erhöht werden, um die Kapazität c zu verringern. Bei Erhöhen der Dicke des Oxidfilms 15 treten jedoch die folgenden Probleme auf:
  • 1. Zur Bildung eines dicken Oxidfilms auf der ganzen Hauptober­ fläche eines Halbleitersubstrates wird ein sehr langer Oxi­ dationszeitabschnitt benötigt.
  • 2. Da das Verfahren zur Oxidation bei einer hohen Temperatur für lange Zeit fortgesetzt wird, ändern sich die Eigenschaf­ ten des Halbleitersubstrates.
  • 3. Wenn in den nachfolgenden Prozessen durch Feinstruktur-Pro­ zeßschritte des dicken Oxidfilms Störstellen in das Halblei­ tersubstrat ionenimplantiert werden, muß eine Maske oder ähnliches auf beträchtlich abgesetzten Abschnitten struktu­ riert werden, da der Oxidfilm dick ist, so daß es schwierig ist, Strukturen mit hoher Genauigkeit zu bilden.
Aus der EP 0 086 915 A2 ist eine Verbindungsschicht zum Verbinden von zumindestens einer Komponente oder einem Anschluß mit mindestens einer anderen Komponente oder einem anderen Anschluß auf einem Halbleitersubstrat bekannt. In einer Hauptoberfläche des Halbleitersubstrates ist ein Graben vorbestimmter Form gebildet. Der Graben kann mit Polysilizium, das von einem Dielektrikum eingeschlossen ist, oder mit einem Dielektrikum gefüllt sein. Auf der Hauptoberfläche des Halbleitersubstrates und über dem Graben ist eine Isolierschicht gebildet. Auf der Isolierschicht ist oberhalb des Grabens die Verbindungsschicht vorgesehen.
Es ist Aufgabe der vorliegenden Erfindung, eine verbesserte Verbindungsstruktur auf einem Halbleitersubstrat vorzusehen, bei der die Streukapazität der Verbindung reduziert werden kann. Dabei soll ein irreguläres und dickes Dielektrikum auf der Oberfläche des Halbleitersubstrates nicht benötigt werden.
Diese Aufgabe wird gelöst durch eine Verbindungsschicht mit den Merkmalen des Patentanspruches 1.
Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Es folgt die Beschreibung von Ausführungsbeispielen an­ hand der Figuren. Von den Figuren zeigen:
Fig. 1A bis 1E schematische Prozeßdiagramme mit einem Herstel­ lungsverfahren für eine Verbindungsschicht entsprechend eines Ausführungs­ beispieles dieser Erfindung, wobei in Schnitt­ ansichten eines Substrates die Hauptschritte des Herstellungsverfahrens erläutert werden;
Fig. 2A und 2B Diagramme entsprechend Fig. 1 zur Erläuterung der Bildung eines Oxidfilms in einem Silizium­ substrat durch thermische Oxidation;
Fig. 3 eine Draufsicht mit einem Beispiel, das auf eine konkrete Verbindungsstruktur dieser Erfindung angewandt ist, wobei die räumliche Beziehung zwischen einer Verbindung und einem eingegra­ benen Oxidfilm zweidimensional gezeigt wird;
Fig. 4 eine Schnittansicht entlang einer Linie IV-IV aus Fig. 3 der räumlichen Beziehung der Verbin­ dung und des eingegrabenen Oxidfilms;
Fig. 5 ein Schaltungsdiagramm mit einem Speicherteil eines dynamischen Schreib-/Lesespeichers (RAM) mit typischer Verbindungsstruktur;
Fig. 6 ein Diagramm, das die Beziehung der Verzögerung zwischen einem Eingangssignal und einem Aus­ gangssignal bezüglich einer allgemeinen Verbin­ dung zeigt; und
Fig. 7 eine Schnittansicht einer Verbindungsstruktur mit einer Verbindung, die auf einem Oxidfilm eines Substrates gebildet ist.
Die Fig. 1A bis 1E sind Schnittansichten von schematischen Prozessen, die ein Herstellungsverfahren entsprechend eines Aus­ führungsbeispieles dieser Erfindung zeigen, und die Fig. 2A und 2B sind Diagramme entsprechend der Fig. 1C, die zeigen, wie ein Oxidfilm in einem Siliziumsubstrat durch thermische Oxida­ tion gebildet ist.
Anhand der Zeichnungen folgt nun die Beschreibung des Herstel­ lungsverfahrens.
Ein Siliziumsubstrat 1 mit einer Hauptoberfläche wird, wie in Fig. 1A gezeigt, vorbereitet, und anschließend werden Gräben 2 in drei Reihen in einer vorbestimmten Position auf der Haupt­ oberfläche durch Ätzen, wie in Fig. 1B gezeigt, gebildet. Die Gräben 2 sind von gleicher Größe. Es wird angenommen, daß die Tiefe der Gräben 2 durch D₁ dargestellt wird und die Breite von diesen durch W₁ dargestellt wird, und die Breite zwischen den Gräben in dem Siliziumsubstrat 1 durch W₂ dargestellt wird.
Anschließend wird die Hauptoberfläche des Halbleitersubstrates 1 zusammen mit der Innenseite der Gräben 2 zur Bildung eines Oxidfilmes 3 thermisch oxidiert, wie es in Fig. 1C gezeigt ist. Anhand der Fig. 2A und 2B folgt nun die Beschreibung des Zu­ standes, bei dem der Oxidfilm gebildet wird.
Nachdem die Hauptoberfläche des Siliziumsubstrates 1 zur Bil­ dung eines Oxidfilmes 3 mit einer Dicke T auf dieser Hauptober­ fläche thermisch oxidiert ist, weist der Oxidfilm 3 einen Teil (mit einer Dicke "a"), der in das Siliziumsubstrat 1 eindringt, und einen Teil (mit einer Dicke "b"), der auf dem Siliziumsub­ strat 1 ausgedehnt ist, auf. Im besonderen reagiert Sauerstoff in einer Atmosphäre mit Silizium auf der Oberfläche des Halb­ leitersubstrats 1 zur Bildung von SiO₂, wobei die Dicke desselben T (= a + b) im gesamten wird. Im Ergebnis bedeutet das, daß ein Oxidfilm um "a" in das Substrat von der ursprünglichen Ober­ fläche des Substrates eindringt. Das Verhältnis der Dicke "a" zur Dicke "b" ist im allgemeinen 4 : 6. Die thermische Oxidation ist auf die gleiche Art und Weise wie in dem Halbleitersubstrat 1 innerhalb der Gräben 2 ausgeführt. Wenn man annimmt, daß das Verhältnis von W₁ zu W₂ zu 6 : 4 gesetzt ist, ist ein Oxidfilm innerhalb der Gräben 2 und der Bereiche zwischen den Gräben 2 gebildet. Entsprechend dieser Ausführung, bei der die Gräben 2 in drei Reihen gebildet sind, ist ein Oxidfilm 3 mit einer Dicke D₃ auf dem Siliziumsubstrat 1 gebildet, und der Oxidfilm 3 ist in einem Graben mit einer Breite WT und einer Tiefe D₂ in dem Siliziumsubstrat 1 gebildet. Basierend auf der oben be­ schriebenen thermischen Oxidation sind die folgenden Beziehun­ gen zwischen den Größen vorhanden:
WT = 3 × W₁ + 2 × W₂ + W₁ × 4/6
D₂ = D₁
D₃ = W₁/2 + W₁ × 2/6 = W₁ × 5/6.
In diesem Fall ist es wichtig, daß die Zeit, die zum Oxidieren des Oxidfilms in dem Graben mit einer Breite WT und einer Tiefe D₂ benötigt wird, nicht von der Tiefe D₂ (= D₁) des Grabens ab­ hängt, sondern von der Dicke D₃ des Oxidfilms 3 abhängt, d. h. die Breite W₁ der Gräben 2 und die Breite W₂ zwischen den Grä­ ben 2 (D₃ = (W₁ + W₂)/2). Falls es daher gewünscht ist, einen Oxidfilm in einem tieferen Graben zu bilden, ist es lediglich notwendig, die Gräben 2 tiefer zu bilden. Wenn die Gräben iden­ tische Breite W₁ aufweisen, bleibt die Oxidationszeit unabhän­ gig von der Tiefe des Grabens gleich.
Falls es weiterhin gewünscht ist, einen Oxidfilm in einem brei­ teren Graben zu bilden, ist es lediglich notwendig, die Anzahl der Gräben 2 zu erhöhen. Wenn der Abstand zwischen den zusätz­ lichen Gräben identisch zu W₂ ist, ist die Oxidationszeit die gleiche. Das bedeutet, daß, wenn es gewünscht ist, einen Oxid­ film in Gräben der gleichen Größe in einer kürzeren Zeit zu bil­ den, ist es notwendig, die Breite W₁ der Gräben 2 zu erniedri­ gen und den Abstand W zwischen den Gräben 2 nach der Beziehung W₂ = W₁ × 4/6 einzuhalten.
Nachdem der Oxidfilm gebildet ist, wird die Schicht auf dieser Oberfläche um die Dicke D₃ weggeätzt, so daß das Silizium­ substrat 1 offenliegt. Wie in Fig. 1D gezeigt, ist der einge­ grabene Oxidfilm 4 mit einer Breite WT und einer Tiefe D₂ in dem Siliziumsubstrat 1 gebildet. Da die Tiefe D₂ des eingegra­ benen Oxidfilms 4 gleich D₁ der Gräben 2 ist, kann die Tiefe durch Bilden der Gräben 2, von denen jeder eine gewünschte Tiefe aufweist, leicht angepaßt werden.
Schließlich wird ein Film, der als Verbindungsschicht, wie z. B. Aluminium, dient, auf der ganzen Hauptoberfläche des Silizium­ substrats 1 einschließlich dem eingegrabenen Oxidfilm 4 ge­ bildet und anschließend durch fotolithografische Verfahren oder ähnliches strukturiert, so daß eine Verbindung 5 auf dem einge­ grabenen Oxidfilm 4 wie in Fig. 1E gezeigt gebildet ist.
Obwohl die Gräben 2, wie in dem obigen Ausführungsbeispiel be­ schrieben, in drei Reihen gebildet sind, sollten im allgemeinen die Gräben 2 der Breite der Verbindung 5 entsprechen. Zum Bei­ spiel könnten die Gräben in einer einzigen Reihe oder einer Mehrzahl von Reihen (andere als drei Reihen) gebildet sein, wobei auch in diesem Fall diese Erfindung angewendet werden kann. Im allgemeinen ist es erwünscht, daß man Gräben in unge­ fähr fünf Reihen auf einer Verbindung in ungefähr 10 µm Breite erhält. Falls ferner eine sehr feine Prozessierung der Gräben durchgeführt werden kann, ist dies vorteilhafter, da, je größer die Zahl der Reihen in Bezug auf eine vorbestimmte Breite ist, desto kürzer ist die Zeit, die zur Bildung eines Oxidfilms be­ nötigt wird.
Obwohl in dem oben beschriebenen Ausführungsbeispiel die jewei­ ligen Gräben die gleiche Form aufweisen, müssen die Gräben nicht notwendigerweise die gleiche Form aufweisen, wobei auch in die­ sem Fall die vorliegende Erfindung angewendet werden kann. Im besonderen können Kombinationen von Gräben mit verschiedenen Tiefen und Kombinationen von Gräben mit verschiedenen Querschnitts formen verwendet werden, wobei auch in diesem Fall diese Erfin­ dung ebenso angewendet werden kann.
Zusätzlich kann, obwohl in dem oben beschriebenen Ausführungs­ beispiel ein Verbindungsmaterial Aluminium aufweist, ein hoch­ temperaturstabiles Metall oder Polysilizium eingesetzt werden, wobei auch in diesem Fall der gleiche Effekt erzielt werden kann.
Fig. 3 zeigt in einer Draufsicht ein Beispiel, das auf eine konkrete Verbindungsstruktur entsprechend dieser Erfindung ange­ wendet ist, und Fig. 4 zeigt eine Schnittansicht, genommen ent­ lang einer Linie IV-IV aus Fig. 3.
Es folgt nun die Beschreibung der Struktur bezüglich der Fig. 3 und 4.
Eine Verbindung 5 ist auf der Hauptoberfläche eines Siliziumsub­ strats 1 gebildet. Die Verbindung 5 weist ein Ende, das mit einer Polysiliziumelektrode 3 verbunden ist, die mit einem in­ ternen Schaltkreis über einen Kontakt 7 verbunden ist, und weist ein anderes Ende, das mit einem Kontaktierungsanschluß 6 ver­ bunden ist, auf, so daß die Verbindung 5 mit dem Äußeren ver­ bunden ist. Da die Streukapazität der Verbindung 5 aus der Kapa­ zität einschließlich der Kapazität des Kontaktierungsanschlusses 6 besteht, ist ein eingegrabener Oxidfilm 4 entsprechend dieser Erfindung in dem Siliziumsubstrat 1 in dem Bereich unter der Verbindung 5 und des Kontaktierungsanschlusses 6 gebildet, so daß die Streukapazität erniedrigt ist. Zusätzlich ist die Ober­ fläche der Verbindung 5 und ein Teil des Kontaktierungsanschlus­ ses 6 mit einem Schutzfilm 9, wie z. B. einem Nitridfilm, be­ deckt, so daß die Elemente geschützt sind.

Claims (8)

1. Verbindungsschicht zum Verbinden von zumindest einer Komponente oder einem Anschluß (6) mit mindestens einer anderen Komponente oder einem anderen Anschluß (8) auf einem Halbleitersubstrat (1),
mit einem in einer Hauptoberfläche des Halbleitersubstrates (1) gebil­ deten Graben vorbestimmter Form,
mit einem den Graben nur bis zum Niveau der Hauptoberfläche vollständig auffüllenden Dielektrikum (4) und
mit einer direkt auf dem Dielektrikum (4) auf dem Niveau der Hauptoberfläche des Substrates (1) gebildeten leitfähigen Schicht (5).
2. Verbindungsschicht nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) ein Siliziumsubstrat aufweist.
3. Verbindung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Dielektrikum (4) ein Oxid aufweist.
4. Verbindungsschicht nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die leitfähige Schicht (5) Aluminium aufweist.
5. Verbindungsschicht nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die leitfähige Schicht (5) ein hochtemperaturstabiles Metall aufweist.
6. Verbindungsschicht nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die leitfähige Schicht (5) Polysilizium aufweist.
7. Verbindungsschicht nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die leitfähige Schicht (5) einen Kontaktierungsanschluß (6) aufweist.
8. Verbindungsschicht nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Graben (2) eine rechteckig geschnittene Form aufweist.
DE19883844719 1987-09-08 1988-07-27 Verbindungsschicht Expired - Lifetime DE3844719C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62225039A JPS6467945A (en) 1987-09-08 1987-09-08 Wiring layer formed on buried dielectric and manufacture thereof
DE3825547A DE3825547A1 (de) 1987-09-08 1988-07-27 Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen

Publications (1)

Publication Number Publication Date
DE3844719C2 true DE3844719C2 (de) 1995-06-14

Family

ID=16823091

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3825547A Granted DE3825547A1 (de) 1987-09-08 1988-07-27 Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen
DE19883844719 Expired - Lifetime DE3844719C2 (de) 1987-09-08 1988-07-27 Verbindungsschicht

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE3825547A Granted DE3825547A1 (de) 1987-09-08 1988-07-27 Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen

Country Status (4)

Country Link
US (1) US5041898A (de)
JP (1) JPS6467945A (de)
KR (1) KR940008358B1 (de)
DE (2) DE3825547A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516720A (en) * 1994-02-14 1996-05-14 United Microelectronics Corporation Stress relaxation in dielectric before metallization
KR100236097B1 (ko) * 1996-10-30 1999-12-15 김영환 반도체 장치의 격리막 형성방법
US6306727B1 (en) * 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
US6451655B1 (en) * 1999-08-26 2002-09-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising a first power region and at least a second region as well as an isolation structure of limited planar dimension
DE10041691A1 (de) * 2000-08-24 2002-03-14 Infineon Technologies Ag Halbleiteranordnung
DE10051909B4 (de) * 2000-10-19 2007-03-22 Infineon Technologies Ag Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper für solchen Randabschluss
DE10242661A1 (de) * 2002-09-13 2004-03-25 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen von Isolationsstrukturen
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) * 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
KR100703042B1 (ko) * 2006-09-08 2007-04-09 (주)에이펙스 검사용 프로브 기판 및 그 제조 방법
KR100703043B1 (ko) * 2006-09-21 2007-04-09 (주)에이펙스 검사용 프로브 기판 및 그 제조 방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
IT1397603B1 (it) * 2009-12-21 2013-01-16 St Microelectronics Srl Trincee di isolamento per strati semiconduttori.
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0086915A2 (de) * 1981-11-20 1983-08-31 Fujitsu Limited Halbleiteranordnung mit leitenden Leitungen für die Verbindung von Komponenten

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949360A1 (de) * 1978-12-08 1980-06-26 Hitachi Ltd Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen
JPS56146247A (en) * 1980-03-25 1981-11-13 Fujitsu Ltd Manufacture of semiconductor device
JPS58200554A (ja) * 1982-05-19 1983-11-22 Hitachi Ltd 半導体装置の製造方法
US4502913A (en) * 1982-06-30 1985-03-05 International Business Machines Corporation Total dielectric isolation for integrated circuits
US4819054A (en) * 1982-09-29 1989-04-04 Hitachi, Ltd. Semiconductor IC with dual groove isolation
US4910575A (en) * 1986-06-16 1990-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0086915A2 (de) * 1981-11-20 1983-08-31 Fujitsu Limited Halbleiteranordnung mit leitenden Leitungen für die Verbindung von Komponenten

Also Published As

Publication number Publication date
KR890005844A (ko) 1989-05-17
US5041898A (en) 1991-08-20
DE3825547A1 (de) 1989-03-16
KR940008358B1 (ko) 1994-09-12
JPS6467945A (en) 1989-03-14
DE3825547C2 (de) 1992-12-03

Similar Documents

Publication Publication Date Title
DE3844719C2 (de) Verbindungsschicht
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE4113233A1 (de) Halbleiterspeichereinrichtung und verfahren zu deren herstellung
DE4323961A1 (de) Halbleiterspeichervorrichtung
DE3922456A1 (de) Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE4215001C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE19704149A1 (de) Metallverdrahtung an einem Halbleiterbauteil und Verfahren zum Herstellen derselben
DE4421633C2 (de) Halbleitereinrichtung, mit inselförmigen Halbleiterschichten in Matrixform, Verwendung derselben und Verfahren zur Herstellung derselben
DE4109299C2 (de) Halbleiterspeichereinrichtung und Herstellungsverfahren hierfür
DE3918924A1 (de) Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3840559C2 (de)
DE19726069B4 (de) Halbleitereinrichtung mit einer unteren und einer oberen Elektrode und zugehöriges Herstellungsverfahren
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE3930639A1 (de) Halbleiterspeichervorrichtung
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE3835692C2 (de) Halbleiterspeicheranordnung und Verfahren zu deren Herstellung
DE19854911A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4126775A1 (de) Verbindungsstruktur eines halbleiterbauelements und verfahren zu ihrer herstellung
DE4103105C2 (de)
DE3217896A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung