DE4103105C2 - - Google Patents

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine dynamischen Spei­ chervorrichtung, in der ein sogenannter Grabenkondensator als Kondensator eingesetzt wird, und ein vertikaler MOS- Feldeffekttransistor als Transistor gebildet ist, mit den Merkmalen a) bis e) des Anspruchs 1 sowie ein Verfahren zum Herstellen einer derartigen dynamischen Spei­ chervorrichtung. Eine Vorrichtung mit den Merkmalen a) bis e) des Anspruchs 1, bei der jedoch die andere Elektrode des Kondensators nicht aus einer auch auf eine Bodenfläche des Grabens gebildeten Leiterschicht besteht und bei der der dielektrische Film nicht auch auf der Bodenfläche des Grabens vorgesehen ist, ist aus IBM TDB, Vol. 32, No. 3B, 1989, S. 177-182, bekannt.

In den letzten Jahren wurde ein ständig höherer Integrations­ grad von Halbleitervorrichtungen benötigt, und folglich wird es zur wichtigsten technischen Aufgabe, die Fläche einer Speicherzelle zum Speichern eines Informationsbit in den Halbleitervorrichtungen zu reduzieren. In dynamischen Spei­ chervorrichtungen müssen die betreffenden Flächen eines Kon­ densators, Drain- und Isolationsbereiche so klein wie möglich sein. Um diese Bedingung zu erfüllen, sind dynamische Speichervorrichtungen bekannt, in welcher ein Grabenkondensator als Kondensator eingesetzt wird und ein MOS-Feldeffekttransistor auf einer Seitenfläche desselben Grabens gebildet wird (siehe z.B. IEDM85, Seiten 714-717 und US 47 13 678).

Die Fig. 1A und 1B zeigen ein Beispiel der aus IEDM85 bekannten dynamischen Speichervorrichtung. Diese dynamische Speicher­ vorrichtung weist eine auf einem p-Typ-Siliziumsubstrat 1 gebildete p-Typ-Epitaxialschicht 2 und einen Graben 3 auf, der in dieser p-Typ-Expitaxialschicht 2 gebildet ist und sich in das Siliziumsubstrat 1 erstreckt. Eine zweite Leiter­ schicht 5 ist an einem Bereich des Grabens 3 im Siliziumsub­ strat 1 gebildet, wobei ein dielektrischer Film 4 dazwischen liegt. Eine erste, als Wortleitung dienende Leiterschicht 7 ist an einem Bereich des Grabens 3 im Epitaxialfilm 2 ge­ bildet, wobei ein Gate-Isolationsfilm 6 dazwischen liegt. Ein als Bitleitung dienender Drain 8 vom n-Typ ist auf einer Oberfläche der Epitaxialschicht 2 an den Rändern einer Öff­ nung des Grabens 3 gebildet. Das Siliziumsubstrat 1 und die zweite Leiterschicht 5 mit dem dazwischen liegenden dielek­ trischen Film 4 bilden eine Zellplatte eines Grabenkonden­ sators bzw. einen Speicherknoten.

Ein Herstellungsverfahren dieser dynamischen Speichervorrich­ tung wird anschließend beschrieben.

Zuerst wird eine Silizium-Epitaxialschicht 2 mit p-Typ-Stör­ stellen von einer niedrigeren Konzentration als derjenigen von p-Typ-Störstellen im Siliziumsubstrat 1 auf dem Silizium­ substrat 1 gebildet. Nur ein Oberflächenbereich dieser Sili­ zium-Epitaxialschicht, der isoliert werden soll, wird selek­ tiv oxidiert, um einen Oxidfilm 9 zu bilden. In den resul­ tierenden Film werden dann n-Typ-Störstellen, wie Arsen oder dergleichen, implantiert, und der Film dann auch einer ther­ mischen Behandlung unterzogen, so daß der als Bitleitung dienende Drain 8 auf der Oberfläche der Silizium-Epitaxial­ schicht 2 gebildet wird.

Anschließend wird ein sich von der Oberfläche der Silizium- Expitaxialschicht 2 auf das Halbleitersubstrat 1 erstrecken­ des Loch an einer vorbestimmten Stelle gebildet, und eine dielektrische Schicht 4, wie zum Beispiel ein Siliziumoxid­ film, ein Siliziumnitridfilm oder dergleichen und eine zweite Leiterschicht 5, die aus Polysilizium gebildet ist und n-Typ-Störstellen, wie Phosphor oder dergleichen bein­ haltet, füllen das Loch in der Silizium-Epitaxialschicht 2 halb aus. Zu diesem Zeitpunkt liegt ein oberes Ende des dielektrischen Films 4 allerdings niedriger als das der zwei­ ten Leiterschicht 5, so daß die zweite Leiterschicht 5 mit der Silizium-Epitaxialschicht 2 in leitende Verbindung treten kann.

Dann wird ein Gate-Isolationsfilm 6 auf der Oberfläche der Silizium-Epitaxialschicht 2 (was auch eine Oberfläche des Drain 8 einschließt) gebildet, woraufhin dann eine aus Poly­ silizium mit Phosphor oder dergleichen gebildete erste Leiterschicht 7 darauf abgelagert wird, wobei ein CVD-Ver­ fahren (Chemical Vapor Deposition) oder der gleichen ver­ wendet wird. Die abgelagerte Schicht wird bemustert, um eine Wortleitung zu bilden.

Eine Speicherzelle mit dieser Struktur bildet einen MOS- Feldeffekttransistor mit einer ersten Leiterschicht 7 als Gateelektrode, einem Drain 8 als Drainbereich und einem oberen Bereich einer zweiten Leiterschicht 5 als Source­ bereich. Folglich dient die erste Leiterschicht 7 als Wort­ leitung für ein Eingangs-/Ausgangssignal, der Drain 8 als Bitleitung für ein Eingangs-/Ausgangssignal und die zweite Leiterschicht 5 als Speicherknoten (Kondensatorelektrode), so daß die so gebildete Struktur als Speicherzelle wie in einer normalen dynamischen Speichervorrichtung arbeitet. Bei einer Halbleitervorrichtung mit dieser Struktur werden wesentliche Bereiche des MOS-Transistors, d.h. Source-/Drain- Bereiche, ein Kanalbereich und dergleichen außerhalb des Grabens gebildet. Genauer gesagt, da eine aktive Schicht des MOS-Transistors auf der Substratseite gebildet ist, wird eine Isolierung zwischen den Elementen, wie z.B. durch einen Oxidfilm, benötigt.

Aufgabe der vorliegenden Erfindung ist es, eine Halbleiter­ vorrichtung der eingangs genannten Art zu schaffen, die einen hohen Integrationsgrad aufweist und relativ einfach hergestellt werden kann, sowie ein Verfahren zum Herstellen einer derartigen Halbleitervorrichtung zu schaffen.

Die Aufgabe wird durch die Halbleiterspeichervorrichtung nach dem Patentanspruch 1 sowie den Verfahren nach den Ansprüchen 8 und 15 gelöst.

Da der Transistor vertikal gebildet ist und die Source-/ Drain-Bereiche innerhalb des Grabens gebildet sind, benötigt in dieser Halbleitervorrichtung der vertikal gebildete Tran­ sistor eine kleinere Speicherzellenfläche als die eines lateralen Transistors mit derselben Leistung. Außerdem be­ nötigt der vorliegende vertikale Transistor keine Einrich­ tungen, die extra nur für Isolationszwecke ergänzt werden. Daher kann eine extrem kleine Speicherzellenfläche erreicht werden.

Vorteilhafte Weiterbildungen sind in den Unter­ ansprüchen beschrieben.

Es folgt die Beschreibung von Ausführungs­ beispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1A eine Grundflächenansicht mit einem Beispiel einer herkömmlichen dynamischen Graben-Speichervorrich­ tung;

Fig. 1B eine Querschnittsansicht entlang der Linie A-A in Fig. 1A;

Fig. 2A eine Grundflächenansicht einer dynamischen Graben- Speichervorrichtung entsprechend einer Ausfüh­ rungsform der vorliegenden Erfindung;

Fig. 2B eine Querschnittsansicht entlang der Linie B-B in Fig. 2A;

Fig. 3 ein entsprechendes Schaltbild der in Fig. 2A und 2B gezeigten dynamischen Speichervorrichtung;

Fig. 4A eine Grundflächenansicht mit einem ersten Herstel­ lungsschritt eines hauptsächlichen Herstellungs­ prozesses der dynamischen Speichervorrichtung entsprechend der Ausführungsform der vorliegenden Erfindung;

Fig. 4B eine Querschnittsansicht entlang der Linie C-C in Fig. 4A;

Fig. 5A eine Grundflächenansicht mit einem zweiten Her­ stellungsschritt des hauptsächlichen Herstellungs­ prozesses der dynamischen Speichervorrichtung entsprechend der Ausführungsform der vorliegenden Erfindung;

Fig. 5B eine Querschnittsansicht entlang der Linie D-D in Fig. 5A;

Fig. 6A eine Grundflächenansicht mit einem dritten Her­ stellungsschritt des hauptsächlichen Herstellungs­ verfahrens der dynamischen Speichereinrichtung entsprechend einer Ausführungsform der vorliegen­ den Erfindung;

Fig. 6B eine Querschnittsansicht entlang der Linie E-E in Fig. 6A;

Fig. 7A eine Grundflächenansicht mit einem vierten Her­ stellungsschritt des hauptsächlichen Herstellungs­ verfahrens der dynamischen Speichervorrichtung entsprechend einer Ausführungsform der vorliegen­ den Erfindung;

Fig. 7B eine Querschnittsansicht entlang der Linie F-F in Fig. 7A;

Fig. 8A eine Grundflächenansicht einer dynamischen Graben- Speichervorrichtung entsprechend einer anderen Ausführungsform der vorliegenden Erfindung und

Fig. 8B eine Querschnittsansicht entlang der Linie G-G in Fig. 8A.

Anschließend erfolgt eine Beschreibung einer Ausführungsform der vorliegenden Erfindung unter Bezug auf die Zeichnungen.

Die Fig. 2A und 2B zeigen eine Grundflächenansicht einer Speicherzelle einer dynamischen Speichervorrichtung entspre­ chend einer Ausführungsform der vorliegenden Erfindung bzw. eine Querschnittsstruktur der dynamischen Speichervorrich­ tung. Wie in den Fig. 2A und 2B gezeigt, sind in der Speicherzelle nach dieser Ausführungsform eine erste Iso­ lationsschicht 12, eine erste Leiterschicht 13 und eine zweite Isolationsschicht 14 auf einem Siliziumsubstrat 11 geschichtet. Die erste Isolationsschicht 12 ist zum Beispiel aus einem Siliziumoxidfilm gebildet, der mit etwa 10²¹/cm³ n-Typ-Störstellen, zum Beispiel Phosphor oder dergleichen, dotiert ist, und der eine Dicke von etwa 0,5 µm aufweist. Die erste Leiterschicht 13 ist aus einer Polysiliziumschicht gebildet, die etwa 7×10²⁰/cm³ von n-Typ-Störstellen, wie Phosphor oder dergleichen, beinhaltet und eine Dicke von etwa 1 µm aufweist. Die zweite Isolationsschicht 14 ist zum Beispiel aus einem Siliziumoxidfilm gebildet, der etwa 10²¹/cm³ n-Typ-Störstellen, wie Arsen oder Phosphor, beinhal­ tet und eine Dicke von etwa 0,5 µm aufweist. Die Gräben 15 sind halb-zylindrische Löcher mit einem Durchmesser von etwa 0,8 µm und sind in dieser gestapelten Schicht mit einem Ab­ stand untereinander von 1,5-2,0 µm gebildet. Eine erste Störstellenschicht 16 ist mit etwa 2×10¹⁸/cm³ n-Typ-Stör­ stellen, wie Phosphor oder dergleichen, dotiert und wird an den betreffenden Bereichen einer Seitenfläche und einer Bodenfläche jeder der Gräben 15 gebildet, wobei die Gräben in einem Halbleitersubstrat 11 angeordnet sind und etwa 3 µm tief sind. Ein dielektrischer Film 17 mit einer Dicke von etwa 7 nm, der aus einem Siliziumnitridfilm oder einem Siliziumoxidfilm gebildet ist, wird auf einer inneren Um­ fangsfläche des Grabens 15 in diesen Bereichen aufgebracht. Eine zweite Leiterschicht 18, die zum Beispiel aus Poly­ silizium mit etwa 2×10¹⁸/cm³ n-Typ-Störstellen, wie Arsen oder Phosphor, gebildet ist, wird auf einer Oberfläche des dielektrischen Films 17 aufgebracht. Diese zweite Leiter­ schicht 18 und die erste Störstellenschicht 16 bilden einen Kon­ densator mit dem dazwischenliegenden dielektrischen Film 17. Dies bedeutet, daß die erste Störstellenschicht 16 als eine Zellplatte der Speicherzelle dient, und die zweite Leiterschicht 18 als ein Speicherknoten dient. Eine aktive Schicht 19 mit etwa 4×10¹⁶/cm³ p-Typ-Störstellen, wie Bor oder dergleichen, wird auf der zweiten Leiterschicht 18 auf­ gebracht. Diese aktive Schicht 19 ist derart bemustert, daß ein oberer Bereich von ihr eine Öffnung jedes Grabens be­ decken kann. Ein Drain-Bereich 20, in den n-Typ-Störstellen hineindiffundiert wurden, wird in dem oberen Bereich der aktiven Schicht 19 gebildet, und ein Source-Bereich 21 wird in einem unteren Bereich der aktiven Schicht 19 gebildet. ein Gate-Isolationsfilm 22 wird in der ersten leitenden Schicht 13, die zwischen den Drain- und Source-Bereichen 20 und 21 angeordnet ist, gebildet. Eine dritte Leiterschicht 24, die aus Titannitrid oder dotiertem Polysilizium gebildet ist, wird als eine Verbindungsschicht auf der zweiten Iso­ lationsschicht 14 mit einer dritten dazwischengelegten Iso­ lationsschicht 23 aufgebracht. Diese dritte Leiterschicht 24 dient als eine Bitleitung.

Bei der beschriebenen Struktur sind ein MOS-Feldeffekttransi­ stor mit seinem aus der ersten Leiterschicht 13 gebildeten Gate und ein aus der zweiten Leiterschicht 18, dem dielek­ trischen Film 17 und der ersten Störstellenschicht 16 ge­ bildeter Kondensator in der Richtung der Grabentiefe des Grabens 15 gebildet. Elektronische Elemente mit den im ent­ sprechenden Schaltbild in Fig. 3 gezeigten Funktionen werden gebildet. Wie in Fig. 3 gezeigt, entspricht eine Bitleitung BL der dritten Leiterschicht 24 in Fig. 2B; eine Wortleitung WL entspricht der ersten Leiterschicht 13 in Fig. 2B; ein Speicherknoten SN entspricht der zweiten Leiterschicht 18 in Fig. 2B; und eine Zellplatte CP entspricht der ersten Störstellenschicht 16 in Fig. 2B.

Anschließend wird eine Beschreibung eines Herstellungspro­ zesses der oben beschriebenen dynamischen Speichervorrichtung gegeben.

Zuerst wird ein Siliziumoxidfilm mit n-Typ-Störstellen, wie Arsen oder Phosphor mit einer Dicke von etwa 0,5 µm und einer Störstellenkonzentration von etwa 10²¹/cm³ auf einem Sili­ ziumsubstrat 11 mit einer Plasma-CVD-Methode oder dergleichen aufgebracht, wodurch eine erste Isolationsschicht 12 ge­ bildet wird. Dann wird Polysilizium mit n-Typ-Störstellen, wie Arsen oder Phosphor, mit einer Dicke von etwa 1 µm und einer Störstellenkonzentration von etwa 7×10²⁰/cm³ auf diese erste Isolationsschicht 12 aufgebracht, wobei eben­ falls die Plasma-CVD-Methode oder dergleichen angewendet wird. Hierdurch wird eine erste Leiterschicht 13 gebildet. Ein Siliziumoxidfilm mit n-Typ-Störstellen, wie Arsen oder Phosphor, wird dann mit einer Dicke von etwa 0,5 µm und einer Störstellenkonzentration von etwa 10²¹/cm³ auf der ersten Leiterschicht 13 aufgebracht, wodurch eine zweite Isolations­ schicht 14 gebildet wird. Anschließend wird eine Mehrzahl von semi-zylindrischen Gräben 15 mit vorbestimmten Abständen gebildet, wobei die zweite Isolationsschicht 14, die erste Leiterschicht 13 und die erste Isolationsschicht 12 durch­ drungen werden und die Gräben eine Tiefe von etwa 3,0 µm im Siliziumsubstrat 11 aufweisen. Es wird eine Trocken-Ätz­ methode verwendet. Die sich ergebende Struktur wird in den Fig. 4A und 4B gezeigt.

Ein Photoresist (nicht gezeigt) wird dann durch Photolitho­ graphie bemustert, um die erste Leiterschicht 13, die als Wortleitung dient, zu bemustern. Anschließend werden nur die zweite Isolationsschicht 14 und die erste Leiterschicht 13 trocken-geätzt, und eine Wortleitung wird einem Verbin­ dungs-Bearbeitungsschritt unterzogen. Die sich ergebende Struktur wird in den Fig. 5A und 5B gezeigt.

Dann werden n-Typ-Störstellen, wie Phosphor oder Arsen, auf einer Innenfläche des Grabens 15 durch die Ionenimplanta­ tionsmethode implantiert, um eine erste Störstellenschicht 16 zu bilden. Bei dieser Ionenimplantation werden n-Typ- Störstellenionen zuerst vertikal auf die Oberfläche des Siliziumsubstrats 11 mit einer Implantationsenergie von 50 keV gerichtet, und anschließend werden die n-Typ-Stör­ stellenionen mit einer Implantationsenergie von 400 keV auf die Oberfläche des Siliziumsubstrats 11 mit einer Neigung von etwa 70° bezogen auf eine Normalrichtung der Oberfläche gerichtet. Ein dünner dielektrischer Film 17 mit einer Dicke von etwa 7 nm, der zum Beispiel aus einem Siliziumnitridfilm oder Siliziumoxidfilm gebildet wird, wird anschließend auf der Innenfläche der Gräben 15 gebildet. Bei einem Verfahren zum Bilden dieses dielektrischen Films 17 wird vorzugsweise nach dem Ablagern des Siliziumnitridfilms durch die CVD- Methode eine gebildete Oberfläche thermisch oxidiert, um eine Si₃N₄/SiO₂-Schicht zu bilden. Dann wird eine zweite Leiterschicht 18, die zum Beispiel aus Polysilizum oder der­ gleichen mit n-Typ-Störstellen, wie Arsen oder Phosphor, gebildet wird, auf einer Oberfläche des dielektrischen Films 17 aufgebracht. Bei der Bildung der zweiten Leiterschicht 18 wird eine Polysiliziumschicht mit einer Dicke von etwa 500 nm mit der CVD-Methode gebildet, so daß Polysilizium die Gräben 15 von etwa 0,8 µm Durchmesser füllt. Anschließend werden der dielektrische Film 17 und die zweite Leiterschicht 18 Trocken- oder Naßätzen unterzogen, so daß eine freige­ legte Oberfläche des dielektrischen Films 17 und die der zweiten Leiterschicht 18 beide in und um die Mitte der ersten Isolationsschicht 12 herum in Richtung deren Dicke ange­ ordnet sind. Folglich wird die sich ergebende Struktur in den Fig. 6A und 6B gezeigt.

Dann wird die innere Umfangsfläche der Gräben 15 an der Stelle der ersten Leiterschicht 13 zu einem Gate-Isolations­ film 22 aus Siliziumoxidfilm mit einer Dicke von etwa 10 nm bis 20 nm durch eine thermische Oxidationsmethode oder der­ gleichen ausgeformt. Da die Oberfläche der zweiten Leiter­ schicht 18 auch oxidiert ist, wird zu diesem Zeitpunkt dieser unbenötigte Oxidfilm selektiv durch Trockenätzen entfernt. Anschließend wird Polysilizium oder dergleichen mit p-Typ- Störstellen, wie Bor oder dergleichen, aufgebracht, um eine aktive Schicht 19 zu bilden. Die Bildung der aktiven Schicht 19 wird durch Aufbringen einer Polysiliziumschicht mit einer Dicke von etwa 500 nm und etwa 4×10¹⁶/cm³ Bor durchgeführt, indem die Plasma-CVD-Methode oder dergleichen angewendet wird. Die Gräben 15 werden daher mit Polysilizium gefüllt. Eine auf der zweiten Isolationsschicht 14 gebildete Polysiliziumschicht wird dann einem Photolithographievorgang durch Photoresist und Trockenätzen ausgesetzt. Die bearbei­ tete Polysiliziumschicht wird dann so bemustert, daß sie eine Form aufweist, die eine Öffnung des Grabens 15 bedeckt. Eine thermische Verarbeitung bewirkt dann, daß n-Typ-Stör­ stellen in die aktive Schicht 19 und das Siliziumsubstrat 11 hineindiffundieren, um einen Drainbereich 20, einen Sourcebereich 21 und eine erste Störstellenschicht 16 zu bilden. Die sich ergebende Struktur wird in den Fig. 7A und 7B gezeigt. Diese thermische Verarbeitung sollte in einer Stickstoffumgebung bei einer Temperatur von 800-900°C etwa 60 Minuten lang durchgeführt werden.

Nachdem dann ein Siliziumoxidfilm, ein Siliziumnitridfilm oder dergleichen durch die Plasma-CVD-Methode aufgebracht sind, wird eine dritte Isolationsschicht 23 durch Trocken­ ätzen so gebildet, daß eine obere Endfläche der aktiven Schicht 19 freiliegt. Danach wird Titannitrid, dotiertes Polysilizium oder dergleichen auf der gesamten freiliegenden Oberfläche durch Sputtern oder dergleichen aufgebracht. Die sich ergebende Schicht wird dann mit dem Photolithographie­ verfahren durch lichtempfindlichen Schutzlack und Trocken­ ätzen behandelt, um eine dritte Leiterschicht 24, die als eine Bitleitung dient, zu bilden. Folglich wird die in den Fig. 2A und 2B gebildete Struktur fertiggestellt.

Wenn, wie oben beschrieben, bei dieser Ausführungsform die aktive Schicht 19 direkt auf einem Grabenkondensator im Gra­ ben 15 gebildet wird, kann eine Speicherzellenfläche ver­ glichen mit dem herkömmlichen Fall, daß eine aktive Schicht außerhalb der Gräben gebildet ist, kleiner gemacht werden. Das bedeutet, daß die Speicherzellenfläche nach dieser Aus­ führungsform fast ausschließlich durch den Durchmesser der Gräben 15 und die Verbindungsbreite der Bitleitung (dritte Leiterschicht 24) bestimmt wird. Wenn daher der Durchmesser der Gräben 15 0,8 µm und die Verbindungsbreite der Bitleitung 1,1 µm beträgt, beläuft sich die Speicherzellenfläche auf etwa 2,25 µm², und folglich kann eine höhere Integrations­ dichte verglichen mit dem herkömmlichen Beispiel, das Iso­ lierung zwischen den Elementen durch den Oxidfilm benötigt, erreicht werden. (Die Speicherzellenfläche in diesem herkömm­ lichen Fall beträgt etwa 5 µm².)

Während bei der beschriebenen Ausführungsform die dritte Leiterschicht 24 gebildet wird, nachdem die dritte Isola­ tionsschicht 23 gebildet und die aktive Schicht 19 freigelegt wurde, ist es auch möglich, eine auf der zweiten Isolations­ schicht 14 aufgebrachte Polysiliziumschicht zu bemustern, nachdem die aktive Schicht 19 gebildet wurde, und n-Typ-Stör­ stellen, wie Phosphor, zu implantieren, so daß eine leitende Verbindungsschicht 19a aus dotiertem Polysilizium gebildet wird, die als eine Bitleitung dient, wie es in den Fig. 8A und 8B gezeigt wird.

Claims (15)

1. Halbleiterspeichervorrichtung mit

• a) einer ersten Isolationsschicht (12), einer ersten Leiterschicht (13) und einer zweiten Isolationsschicht (14), die in dieser Reihenfolge auf einem Halbleitersubstrat (11) geschichtet sind, und
• b) einem Graben, der die erste Isolationsschicht (12), die erste Leiterschicht (13) und die zweite Isolationsschicht (14) durchdringt und sich in das Halbleitersubstrat (11) erstreckend gebildet ist,
• c) wobei der Graben (15) einen an einem Bereich des Grabens (15) im Halbleitersubstrat (11) gebildeten Kondensator und einen direkt auf dem Kondensator gebildeten Transistor aufweist,
• d) der Kondensator eine aus dem Halbleitersubstrat (11) gebildete Elektrode, eine andere Elektrode aus einer auf einer Seitenfläche und einer Bodenfläche des Grabens (15) im Halbleitersubstrat (11) gebildeten zweiten Leiterschicht (18) und einen zwischen den Seiten- und Bodenflächen sowie der zweiten Leiterschicht (18) liegenden dielektrischen Film aufweist,
• e) der Transistor eine aus der ersten Leiterschicht (13) gebildete Gateelektrode, einen Gate-Isolationsfilm aus einem auf einer inneren Umfangsfläche des Grabens (15) an der Stelle der ersten Leiterschicht (13) gebildeten Isolationsfilm und einen Drain- (20) und einen Sourcebereich (21) aufweist, die in einer den Graben (15) füllenden aktiven Schicht (19) angeordnet sind und nur in der Nähe der ersten Isolationsschicht (12) und der zweiten Isolationsschicht (14) liegen, wobei die aktive Schicht (19) im Bereich zwischen den Source- und Drainbereichen (20, 21) und dem Gate- Isolationsfilm liegt, und
• f) die erste Isolationsschicht (12) und die zweite Isolationsschicht (14) beide eine vorbestimmte Menge von Störstellen eines Leitungstyps aufweisen, der identisch mit dem Leitungstyp des Sourcebereichs (20) und des Drainbereichs (21) ist.

2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Leiterschicht (13) eine Polysiliziumschicht mit n- Typ-Störstellen, die aktive Schicht (19) Polysilizium mit p- Typ-Störstellen und die Drain- und Sourcebereiche (20 und 21) diffundierte n-Typ-Störstellen aufweisen.

3. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß ein oberer Bereich der aktiven Schicht (19) die Öffnung des Grabens (15) bedeckt, und
daß die Halbleiterspeichervorrichtung ferner eine dritte Leiterschicht (24, 19a) aufweist, die derart gebildet ist, daß sie mit einem Bereich der aktiven Schicht (19) oberhalb des Grabens (15) in Kontakt tritt.

4. Halbleiterspeichervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die dritte Leiterschicht (19a) durch Bemustern mit einem vorbestimmten Muster einer auf der aktiven Schicht (19) geschichteten dotierten Polysiliziumschicht und der zweiten Isolationsschicht (14) gebildet ist.

5. Halbleiterspeichervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die dritte Leiterschicht (24) eine leitende Metallschicht ist, die so bemustert ist, daß sie den oberhalb der Öffnung des Grabens (15) herausragenden oberen Bereich der aktiven Schicht (19) bedeckt.

6. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die zweite Leiterschicht (18) eine vorbestimmte Menge von Störstellen beinhaltende zweite Leiterschicht (18) aus Polysilizium ist.

7. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der dielektrische Film (17) ein Siliziumnitridfilm oder ein Siliziumoxidfilm ist.

8. Verfahren zum Herstellen einer Vorrichtung nach einem der Ansprüche 1-7, gekennzeichnet durch die Schritte

• - sequentielles Bilden der ersten Isolationsschicht (12), der ersten Leiterschicht (13) und der zweiten Isolationsschicht (14) auf dem Halbleitersubstrat (11);
• - Bilden des Grabens (15) durch Erzeugen eines Loches, das die zweite Isolationsschicht (14), die erste Leiterschicht (13) und die erste Isolationsschicht (12) senkrecht zur Hauptoberfläche des Halbleitersubstrats (11) durchdringt und sich in das Halbleitersubstrat (11) erstreckt;
• - Bemustern der zweiten Isolationsschicht (14) und der ersten Leiterschicht (13);
• - Implantieren von Störstellen in eine Seitenfläche des Grabens (15), um einen Bereich auf der Seitenfläche des im Halbleitersubstrats (11) angeordneten Grabens (15) leitend zu machen;
• - aufeinanderfolgendes Bilden des dielektrischen Films (17) und der zweiten Leiterschicht (18) auf der Seitenfläche und einer Bodenfläche des im Halbleitersubstrat (11) angeordneten Grabens (15);
• - Bilden des Gate-Isolationsfilms (22) auf der Seitenfläche des Grabens (15) an der Position der ersten Leiterschicht (13);
• - Bilden der aktiven Schicht (19) auf einem Bereich im Graben (15) oberhalb des Halbleitersubstrats (11); und
• - Diffundieren von Störstellen eines zweiten Leitungstyps in einander gegenüberliegende Bereiche auf einem Außenrand der aktiven Schicht (19), wobei der Gate-Isolationsfilm (22) dazwischen liegt, so daß ein Drainbereich (20) und ein Sourcebereich (21) gebildet werden.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt zum Bilden des Drainbereichs (20) und des Sourcebereichs (21) durchgeführt wird, indem in der zweiten Isolationsschicht (14) enthaltene Störstellen in den Drainbereich (20) und in der ersten Isolationsschicht (12) enthaltene Störstellen in den Sourcebereich (21) durch vorbestimmte thermische Behandlung diffundiert werden.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die thermische Behandlung durch Erhitzen in einer Stickstoffumgebung mit einer Temperatur von 800°C bis 900°C etwa 60 Minuten lang durchgeführt wird.

11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß der Schritt zum Leitendmachen des Bereichs auf der Graben- Seitenfläche (15) im Halbleitersubstrat (11) ausgeführt wird, indem zuerst eine vorbestimmte Menge von Störstellen auf die Oberfläche des Halbleitersubstrats (11) aus einer senkrechten Richtung zur Oberfläche gerichtet wird, und anschließend eine vorbestimmte Menge von Störstellen auf die Oberfläche des Halbleitersubstrats (11) mit einem vorbestimmten Neigungswinkel bezogen auf die Oberfläche gerichtet wird, während das Halbleitersubstrat gedreht wird.

12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß der Schritt zum Bilden des dielektrischen Films (17) und der zweiten Leiterschicht (18) ausgeführt wird, indem nacheinander der dielektrische Film (17) und ein Polysiliziumfilm mit jeweils vorbestimmter Dicke auf einer Innenfläche des Grabens (15) und der gesamten Oberfläche der zweiten Isolationsschicht (14) aufgebracht werden und dann der dielektrische Film (17) und die Polysiliziumschicht mit etwa der selben Ätzrate geätzt werden, wobei die Polysiliziumschicht oberhalb der Umgebung der Mitte der ersten Isolationsschicht (12) gebildet ist.

13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß das Verfahren den Schritt Bemustern einer dritten Leiterschicht (24), die mit einem Bereich der aktiven Schicht (19) oberhalb der Öffnung des Grabens (15) elektrisch leitend verbunden ist, umfaßt.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt zum Bilden der dritten Leiterschicht (24) nachfolgende Schritte umfaßt:
Bilden einer dritten Isolationsschicht (23) auf der zweiten Isolationsschicht (14) nach dem Bilden der aktiven Schicht (19), so daß ein oberer Bereich der aktiven Schicht (19) freigelegt wird;
Aufbringen einer leitenden Metallschicht zum Bedecken eines freigelegten Bereichs der aktiven Schicht (19) und
Bemustern der leitenden Metallschicht, um die dritte Leiterschicht (24) zu bilden.

15. Verfahren zum Herstellen einer Vorrichtung nach einem der Ansprüche 4, 6 oder 7, gekennzeichnet durch die Schritte

• - sequentielles Bilden der ersten Isolationsschicht (12), der ersten Leiterschicht (13) und der zweiten Isolationsschicht (14) auf einem Halbleitersubstrat (11);
• - Bilden des Grabens (15) durch Erzeugen eines Loches, das die zweite Isolationsschicht (14), die erste Leiterschicht (13) und die erste Isolationsschicht (12) senkrecht zur Hauptoberfläche des Halbleitersubstrats (11) durchdringt und sich in das Halbleitersubstrat (11) erstreckt;
• - Bemustern der zweiten Isolationsschicht (14) und der ersten Leiterschicht (13);
• - Implantieren von Störstellen in eine Seitenfläche des Grabens (15), um einen Bereich auf der Seitenfläche des im Halbleitersubstrats (11) angeordneten Grabens (15) leitend zu machen;
• - aufeinanderfolgendes Bilden des dielektrischen Films (17) und der zweiten Leiterschicht (18) auf der Seitenfläche und einer Bodenfläche des im Halbleitersubstrat (11) angeordneten Grabens (15);
• - Bilden des Gate-Isolationsfilms (22) auf der Seitenfläche des Grabens (15) an der Position der ersten Leiterschicht (13);
• - Schichten einer Polysiliziumschicht mit Störstellen eines ersten Leitungstyps im Graben (15) oberhalb des Halbleitersubstrats (11) und auf der Oberfläche der zweiten Isolationsschicht (14), um die aktive Schicht (19) zu bilden;
• - Bilden der dritten Leiterschicht (19a) durch Bemustern der Polysiliziumschicht auf der zweiten Isolationsschicht (14) mit einem vorbestimmten Muster und Implantieren von Störstellen eines zweiten Leitungstyps in die bemusterte Polysiliziumschicht; und
• - Diffundieren von Störstellen eines zweiten Leitungstyps in einander gegenüberliegende Bereiche auf einem äußeren Umfangsrand der aktiven Schicht (19), wobei der Gate- Isolationsfilm (22) dazwischen liegt, so daß ein Drainbereich (20) und Sourcebereich (21) gebildet werden.