DE4445796C2 - Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung - Google Patents

Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung

Info

Publication number
DE4445796C2
DE4445796C2 DE4445796A DE4445796A DE4445796C2 DE 4445796 C2 DE4445796 C2 DE 4445796C2 DE 4445796 A DE4445796 A DE 4445796A DE 4445796 A DE4445796 A DE 4445796A DE 4445796 C2 DE4445796 C2 DE 4445796C2
Authority
DE
Germany
Prior art keywords
contact
insulating film
forming
etching
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4445796A
Other languages
English (en)
Other versions
DE4445796A1 (de
Inventor
Jae Kap Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4445796A1 publication Critical patent/DE4445796A1/de
Application granted granted Critical
Publication of DE4445796C2 publication Critical patent/DE4445796C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung gemäß dem Oberbegriff des Anspruches 1.
Solch ein Verfahren ist aus der DE 40 28 488 A1 bekannt.
Zum Herstellen einer Halbleiterspeichervorrichtung mit höherem Inte­ grationsgrad werden üblicherweise Muster der Halbleitervor­ richtung durch einen lithographischen Prozeß so ausgebildet, daß sie einen minimalen Musterplatzbedarf haben. In diesem Fall hat die Halbleiterspeichervorrichtung jedoch unvermeidlich eine ausladendere Topologie.
Eine derartige ausladendere Topologie resultiert in einer Zunahme des Längen- oder Seitenverhältnisses eines Kontakt­ lochs, das daraufhin ausgebildet wird, um eine Leitungs­ schicht in Kontakt mit einem Halbleitersubstrat der Halblei­ terspeichervorrichtung zu bringen. Dies verursacht Probleme hin­ sichtlich einer unzureichenden Stufenabdeckung der Leitungs­ schicht, die in Kontakt mit dem Halbleitersubstrat steht und einer Vergrößerung des Kontaktwiderstands.
Um diese Probleme zu überwinden, sind Techniken vorgeschla­ gen worden, demnach ein Kontaktstecker vorgesehen wird, der durch Vergraben der Leitungsschicht in einem unteren Bereich des Kontaktlochs ausgebildet wird, und demnach ein Kontakt­ kissen ausgebildet wird, das in Kontakt mit dem Halbleiter­ substrat steht.
Gemäß dem aus der DE 40 28 488 A1 bekannten Verfahren kann ein uner­ wünschtes Kurzschließphänomen aufgrund kleiner Maskenaus­ richtungsränder leicht auftreten, die durch Ausbilden der Kontaktstifte auf der Source und dem Drain und Ausbilden der Leitungsschichtmuster jeweils gegeben werden, die in Kontakt mit den Kontaktstiften stehen.
Um zu verhindern, daß diese Kurzschließphänomene beim Aus­ bilden von Kontakten auf der Source und dem Drain auftreten, sollte die Auslegung der Halbleiterspeichervorrichtung derart vorge­ nommen werden, daß eine Druckregistrierung oder Drucklage- bzw. Paßgenauigkeit und eine beim Herstellen einer Kontakt­ maske auftretende Schwankung der kritischen Abmessung, eine Fehlausrichtungstoleranz, eine Linsenverzerrung und eine beim Ausbilden eines Musters auf einem Wafer auftretende Schwankung der kritischen Abmessung in Betracht gezogen wer­ den. Dies führt jedoch zu einer vergrößerten Fläche der Halbleitervorrichtung.
Die Aufgabe der vorliegenden Erfindung besteht unter Besei­ tigung der vorstehend genannten Probleme darin, ein verbessertes Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen, das eine größere Kurzschlußsicherheit gewährleistet, ohne daß die Fläche der Halbleitervorrichtung ver­ größert wird.
Diese Aufgabe löst das in Anspruch 1 angegebene Verfahren. Bevorzugte Weiterbildungen sind Gegenstand der Unteransprüche.
Nachfolgend wird die Erfindung anhand der Zeichnung bei­ spielhaft näher erläutert; es zeigen:
Fig. 1 eine Aufsicht eines Layout einer Halbleiterspeicher­ vorrichtung gemäß einer Ausführungsform der vorlie­ genden Erfindung,
Fig. 2A bis 2I jeweils Querschnittsansichten entlang der Li­ nie X-X' von Fig. 1 zur Verdeutlichung eines Verfahrens zur Herstellung einer Halbleiterspeichervorrichtung, die mit ei­ nem Kontaktkissen und Kontaktstiften gemäß der vorliegenden Erfindung versehen ist, und
Fig. 3A bis 3D den Fig. 2F bis 2I entsprechende Quer­ schnittsansichten entlang der Linie Y-Y' von Fig. 1.
Fig. 1 zeigt ein Layout eines dynamischen Direktzugriffspei­ chers (DRAM), der mit einem Kontaktkissen und Kontaktstiften gemäß einer weiteren Ausführungsform der vorliegenden Erfin­ dung aufgebaut ist. Wie in Fig. 1 gezeigt, umfaßt der DRAM eine aktive Maske 70, eine Wortleitungsmaske 72, eine Source-/Drain-Kontaktmaske 74, eine Kontaktkissenmaske 76, eine Bit-Leitungskontaktmaske 78, eine Bit-Leitungsmaske 80 und eine Speicherelektrodenkontaktmaske 82.
Die Fig. 2A bis 2I zeigen Querschnittsansichten jeweils ent­ lang der Linie X-X' von Fig. 1 zur Verdeutlichung eines Ver­ fahrens zur Herstellung einer Halbleiterspeichervorrichtung, die mit einem Kontaktkissen und einem Kontaktstift gemäß der vorliegenden Erfindung versehen ist.
Die Fig. 3A bis 3D zeigen ihrerseits Querschnittsansichten jeweils entlang der Linie Y-Y' von Fig. 1, die denjenigen der Fig. 2F bis 2I entsprechen.
Gemäß diesem Verfahren wird zunächst ein Isolierfilm 22 für eine Elementisolierung auf einem vorbestimmten Bereich eines Halbleitersubstrats 21 ausgebildet, wie in Fig. 2A gezeigt. Auf dem anderen Bereich des Halbleitersubstrats 21 sind ein Gate-Oxidfilm 23, Gate-Elektroden 24, Sources 26 und ein Drain 26' ausgebildet. Daraufhin werden ein Isolierfilm 25 und Isolierfilmabstandhalter 27 auf der oberen Oberfläche und Seitenflächen jeder Gate-Elektrode 24 jeweils ausgebil­ det.
Daraufhin wird ein dünner Oxidfilm 28 auf freiliegenden Be­ reichen des Halbleitersubstrats 21 ausgebildet, wie in Fig. 2b gezeigt. Über der gesamten freiliegenden Oberfläche der resultierenden Struktur wird daraufhin eine Ätzbarrieren­ schicht 29 für eine Zwischenschichtisolierung ausgebildet. Ein erster Isolierfilm 30 zum Einebnen wird über der Ätz­ barrierenschicht 29 ausgebildet. Daraufhin wird ein Photore­ sistfilm über dem ersten Isolierfilm 30 aufgetragen. Unter Verwendung einer Source-/Drain-Kontaktmaske, wie der Maske 74 von Fig. 1 wird daraufhin der Photoresistfilm einer Be­ lichtung und Entwicklung unterworfen, um ein Photoresist­ filmmuster 31 auszubilden.
Unter Verwendung des Photoresistfilmmusters 31 als Maske werden daraufhin freiliegende Bereiche des ersten Isolier­ films 30 geätzt, bis die Ätzbarrierenschicht 29, die unter dem ersten Isolierfilm 30 angeordnet ist, freigelegt ist, wie in Fig. 2C gezeigt. Daraufhin werden die freiliegenden Bereiche der Ätzbarrierenschicht 29 und des dünnen Oxidfilms 28 anisotrop geätzt, wodurch Kontaktlöcher 45 ausgebildet werden, durch welche die Sources 26 und die Drains 26' je­ weils freiliegen. Daraufhin wird das Photoresistfilmmuster 31 entfernt. Über der gesamten freiliegenden Oberfläche der resultierenden Struktur wird eine Leitungsschicht 32 mit ei­ ner ausreichenden Dicke derart ausgebildet, daß sie in den Kontaktlöchern 45 vergraben ist. Ein Photoresistfilm wird daraufhin über die Leitungsschicht 32 aufgetragen. Unter Verwendung einer Kontaktkissenmaske, wie beispielsweise der Maske 76 von Fig. 1 wird der Photoresistfilm einer Belich­ tung und Entwicklung unterworfen, wodurch ein Photoresist­ filmmuster 33 ausgebildet wird. Die Leitungsschicht 32 kann aus Polysilicium oder amorphem Silicium bestehen.
Unter Verwendung des Photoresistfilmmusters 33 als Maske wird daraufhin die Leitungsschicht 32 geätzt, bis die obere Oberfläche des ersten Isolierfilms 30 freigelegt ist, wie in Fig. 2D gezeigt. Die verbleibenden Bereiche der Leitungs­ schicht 12 bilden dadurch einen Kontaktstift 32', der in Kontakt mit jeder Source 26 steht, und ein Kontaktkissen 32", das in Kontakt mit jedem Drain 26' steht. Daraufhin wird das Photoresistfilmmuster 33 entfernt.
Über der gesamten freiliegenden Oberfläche der resultieren­ den Struktur wird daraufhin ein zweiter Isolierfilm 34 mit einer vorbestimmten Dicke ausgebildet, wie in Fig. 2E ge­ zeigt. Daraufhin wird der zweite Isolierfilm 34 einem Ätz­ prozeß unter Verwendung einer Bit-Leitungskontaktmaske, wie beispielsweise der Kontaktmaske von Fig. 1 unterworfen, wo­ durch ein Kontaktloch zum freilegen des Kontaktkissens 32" ausgebildet wird. Über der gesamten freiliegenden Oberfläche der resultierenden Struktur werden daraufhin eine Leitungs­ schicht 35 für eine Bit-Leitung und ein dritter Isolierfilm 36 ausgebildet. Ein Photoresistfilm wird daraufhin über dem dritten Isolierfilm 36 aufgetragen. Unter Verwendung einer Bit-Leitungsmaske, wie beispielsweise der Maske 80 von Fig. 1, wird der Photoresistfilm einer Belichtung und Entwicklung unterworfen, wodurch ein Photoresistfilmmuster 37 ausgebil­ det wird.
Unter Verwendung des Photoresistfilmmusters 37 als Maske werden daraufhin der dritte Isolierfilm 36 und die Leitungs­ schicht 35 geätzt, wodurch der zweite Isolierfilm 34 teil­ weise freigelegt wird, wie in den Fig. 2F und 3A gezeigt. Die freigelegten Bereiche des zweiten Isolierfilms 34 werden daraufhin mit einer bestimmten Tiefe geätzt, wodurch ein drittes Isolierfilmmuster 36' und eine Bit-Leitung 35' aus­ gebildet werden. Daraufhin wird das Photoresistfilmmuster 37 entfernt.
Daraufhin wird die Ausbildung von Isolierfilmabstandhaltern 38, welche die Seitenwände der Bit-Leitung 36' bedecken und des dritten Isolierfilmmusters 36' durchgeführt, wie in den Fig. 2G und 3B gezeigt.
Daraufhin wird über der gesamten freiliegenden Oberfläche der resultierenden Struktur eine Ätzbarrierenschicht 39 aus­ gebildet, wie in den Fig. 2H und 3C gezeigt. Ein vierter Isolierfilm 40 zum Einebnen wird daraufhin über der Ätz­ barrierenschicht 39 ausgebildet. Über dem vierten Isolier­ film 40 wird daraufhin ein Photoresistfilm aufgetragen. Dar­ auffolgend wird der Photoresistfilm einer Belichtung und Entwicklung unterworfen, wodurch ein Photoresistfilmmuster 41 ausgebildet wird.
Unter Verwendung des Photoresistfilmmusters 41 als Maske wird daraufhin der vierte Isolierfilm 40 geätzt, bis die Ätzbarrierenschicht 39, die unter dem vierten Isolierfilm 40 angeordnet ist, freigelegt ist, wie in den Fig. 2I und 3D gezeigt. Die freiliegenden Bereiche der Ätzbarrierenschicht 39 und Bereiche des zweiten Isolierfilms 34, die unter den freiliegenden Bereichen der Ätzbarrierenschicht 39 angeord­ net sind, werden kontinuierlich geätzt, wodurch ein Kontakt­ loch ausgebildet wird, durch das jeder der Kontaktstifte 32' freigelegt ist. Daraufhin wird eine Leitungsschicht 42 für eine Speicherelektrode über der gesamten freiliegenden Ober­ fläche der resultierenden Struktur derart niedergeschlagen, daß sie in elektrischem Kontakt mit den Sources 26 steht. Über der Leitungsschicht 42 wird daraufhin ein Muster für eine Speicherelektrode ausgebildet. Unter Verwendung des Musters für die Speicherelektroden als Maske wird die Aus­ bildung einer Speicherelektrode durchgeführt. Zuletzt werden ein dielektrischer Film und eine Plattenelektrode auf der Speicherelektrode ausgebildet. Dadurch wird eine Kondensa­ torstruktur erzielt.
Wie aus der vorstehenden Beschreibung hervorgeht, schafft die vorliegende Erfindung eine Halbleiterspeichervorrichtung mit ei­ nem MOSFET-Aufbau, der dazu in der Lage ist, die Fläche der Halbleitervorrichtung zu minimieren, indem ein Kontaktstift und ein Kontaktkissen jeweils auf einem Drain und einer Source des MOSFET ausgebildet werden. Mittels dem strukturierten Kontaktkissen kann durch in Kontakt bringen der Leitungsschichten jeweils mit dem Kontaktkissen und dem Kontaktstift ein ausreichend (großer) Ausrichtungsrand für eine Kontaktmaske erzeugt oder vorgesehen werden.

Claims (3)

1. Verfahren zum Ausbilden einer Halbleiterspeicher­ vorrichtung mit einem Metalloxidhalbleiterfeldeffekt­ transistor, einem Kondensator, der in Kontakt mit einer Source des Transistors steht, und einer Bit-Leitung, die in Kontakt mit einem Drain des Transistors steht, umfassend die Schritte:
  • 1. Ausbilden eines Isolierfilms (22) für eine Elementisolation auf einem vorbestimmten Bereich eines Halbleitersubstrats (21), Ausbilden eines Metalloxidhalbleiterfeldeffekttransistors, der eine Gate-Elektrode (24), eine Source (26) und einen Drain (26') auf einem anderen Bereich des Halb­ leitersubstrats (21) als dem vorbestimmten Bereich einschließt, und daraufhin Ausbilden eines Isolier­ films (25) und eines Isolierfilmabstandhalters (27) jeweils auf einer oberen Oberfläche der Gate- Elektrode (24) sowie auf jeder Seitenfläche der Gate-Elektrode (24),
  • 2. Ausbilden einer ersten Ätzbarrierenschicht (29) für den Isolierfilm (25) über der gesamten frei­ liegenden Oberfläche der resultierenden Struktur, die nach der Ausbildung des Isolierfilms (25) und des Isolierfilmabstandhalters (27) erhalten wird, und daraufhin Ausbilden eines ersten Isolierfilms (30) zur Einebnung über der ersten Ätzbarrieren­ schicht (29),
  • 3. Ausbilden von Kontaktlöchern (45) jeweils zum Freilegen der Source (26) und des Drain (26'),
  • 4. Niederschlagen einer Leitungsschicht (32) über der gesamten freiliegenden Oberfläche der resultieren­ den Struktur, die nach der Ausbildung der Kontakt­ löcher (45) erhalten wird,
  • 5. Ätzen ausgewählter Bereiche der Leitungsschicht (32), wodurch ein mit dem Drain (26') in Kontakt stehendes Kontaktkissen (32") und ein mit der Source (26) in Kontakt stehender Kontaktstift (32') ausgebildet wird,
  • 6. Ausbilden eines zweiten Isolierfilms (34) über der gesamten freiliegenden Oberfläche der resultieren­ den Struktur, die nach der Ausbildung des Kontaktkissens (32") und des Kontaktstifts (32') erhalten wird, und daraufhin Ausbilden eines Kontaktlochs zum Freilegen des Kontaktkissens (32"),
  • 7. Ausbilden einer Leitungsschicht (35) für die Bit- Leitung (36') und eines dritten Isolierfilms (36) über der gesamten freiliegenden Oberfläche der resultierenden Struktur, die nach der Ausbildung des Kontaktlochs zum Freilegen des Kontaktkissens (32") erhalten wird, und daraufhin Ätzen jeweils vorbestimmter Bereiche des dritten Isolierfilms (36) und der Bit-Leitung (36') unter Verwendung eines Ätzprozesses unter Verwendung einer Bit- Leitungsmaske (80), wodurch die Bit-Leitung (36') ausgebildet wird,
  • 8. Ausbilden eines Kontaktlochs zum Freilegen des Kontaktstifts (32'),
  • 9. Ausbilden einer Speicherelektrode, die in Kontakt mit dem Kontaktstift (32') steht, und
  • 10. Ausbilden eines dielektrischen Films und einer Plattenelektrode auf der Speicherelektrode,
gekennzeichnet durch die Schritte:
  • 1. Ausbilden eines Isolierfilmabstandhalters (38) auf jeder Seitenwand der Bit-Leitung (36'), und
  • 2. Ausbilden einer zweiten Ätzbarrierenschicht (39) über der gesamten freiliegenen Oberfläche der resultierenden Struktur, die nach der Ausbildung des Isolierfilmabstandhalters (38) erhalten wird, und daraufhin Ausbilden eines vierten Isolierfilms (40) zum Einebnen über der zweiten Ätzbarrieren­ schicht (39).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß sowohl das Kontaktkissen (32") wie der Kontaktstift (32') aus einer Polysiliciumschicht oder einer amorphen Siliciumschicht bestehen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß der Schritt zum Ausbilden des Kontakt­ lochs zum Freilegen des Kontaktstifts (32') folgende Schritte umfaßt:
  • 1. Ätzen des vierten Isolierfilms (40) unter der Bedingung, daß eine Kontaktmaske (82) für die Speicherelektrode verwendet wird, bis die zweite Ätzbarrierenschicht (39) freigelegt ist,
  • 2. Ätzen eines freiliegenden Bereichs der zweiten Ätz­ barrierenschicht (39), wodurch der zweite Isolier­ film (34) teilweise freigelegt wird, und
  • 3. Ätzen des freiliegenden Bereichs des zweiten Iso­ lierfilms (34), wodurch das Kontaktloch zum Frei­ legen des Kontaktstifts (32') freigelegt wird.
DE4445796A 1993-12-21 1994-12-21 Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung Expired - Fee Related DE4445796C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930028885A KR970007830B1 (ko) 1993-12-21 1993-12-21 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE4445796A1 DE4445796A1 (de) 1995-06-22
DE4445796C2 true DE4445796C2 (de) 1999-03-11

Family

ID=19371966

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4445796A Expired - Fee Related DE4445796C2 (de) 1993-12-21 1994-12-21 Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung

Country Status (4)

Country Link
US (1) US5569948A (de)
JP (1) JP2575002B2 (de)
KR (1) KR970007830B1 (de)
DE (1) DE4445796C2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057604A (en) * 1993-12-17 2000-05-02 Stmicroelectronics, Inc. Integrated circuit contact structure having gate electrode protection for self-aligned contacts with zero enclosure
US5510296A (en) * 1995-04-27 1996-04-23 Vanguard International Semiconductor Corporation Manufacturable process for tungsten polycide contacts using amorphous silicon
KR0155831B1 (ko) * 1995-06-20 1998-12-01 김광호 셀프얼라인을 이용한 듀얼패드셀 반도체장치 및 그것의 제조방법
KR0170312B1 (ko) * 1995-06-23 1999-02-01 김광호 고집적 dram 셀 및 그 제조방법
JP3215320B2 (ja) * 1996-03-22 2001-10-02 株式会社東芝 半導体装置の製造方法
JP3533037B2 (ja) 1996-05-29 2004-05-31 株式会社日立製作所 半導体集積回路装置の製造方法
KR100198634B1 (ko) * 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
US5677227A (en) * 1996-09-09 1997-10-14 Vanguard International Semiconductor Corporation Method of fabricating single crown, extendible to triple crown, stacked capacitor structures, using a self-aligned capacitor node contact
JPH10242147A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法
JP3749776B2 (ja) * 1997-02-28 2006-03-01 株式会社東芝 半導体装置
JPH11168199A (ja) * 1997-12-02 1999-06-22 Nippon Steel Corp 半導体記憶装置及びその製造方法
US6174767B1 (en) * 1998-05-11 2001-01-16 Vanguard International Semiconductor Corporation Method of fabrication of capacitor and bit-line at same level for 8F2 DRAM cell with minimum bit-line coupling noise
US6221711B1 (en) * 1998-05-11 2001-04-24 Micron Technology, Inc. Methods of electrically contacting to conductive plugs, methods of forming contact openings, and methods of forming dynamic random access memory circuitry
US6066552A (en) * 1998-08-25 2000-05-23 Micron Technology, Inc. Method and structure for improved alignment tolerance in multiple, singularized plugs
AU5901899A (en) * 1998-08-25 2000-03-14 Micron Technology, Inc. Method and structure for improved alignment tolerance in multiple, singularized plugs
KR100513364B1 (ko) * 1998-10-29 2006-04-21 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100356136B1 (ko) 1999-12-23 2002-10-19 동부전자 주식회사 반도체 장치 제조 방법
KR100465596B1 (ko) * 2000-05-24 2005-01-13 주식회사 하이닉스반도체 반도체소자의 제조방법
US6642584B2 (en) * 2001-01-30 2003-11-04 International Business Machines Corporation Dual work function semiconductor structure with borderless contact and method of fabricating the same
US20050214998A1 (en) * 2004-03-26 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Local stress control for CMOS performance enhancement
US7778812B2 (en) 2005-01-07 2010-08-17 Micron Technology, Inc. Selecting data to verify in hardware device model simulation test generation
KR100733212B1 (ko) * 2006-01-23 2007-06-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR102291538B1 (ko) * 2017-11-10 2021-08-18 삼성전자주식회사 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4028488A1 (de) * 1989-09-08 1991-03-21 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5281838A (en) * 1990-03-13 1994-01-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having contact between wiring layer and impurity region
KR100249268B1 (ko) * 1990-11-30 2000-03-15 가나이 쓰도무 반도체 기억회로장치와 그 제조방법
KR960003864B1 (ko) * 1992-01-06 1996-03-23 삼성전자주식회사 반도체 메모리장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4028488A1 (de) * 1989-09-08 1991-03-21 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TDB, Vol. 33, No. 2, 1990, S. 245-247 *
IEEE Transactions on Electron Devices, Vol. 38, No. 2, 1991, S. 255-260 *

Also Published As

Publication number Publication date
JP2575002B2 (ja) 1997-01-22
KR970007830B1 (ko) 1997-05-17
KR950021083A (ko) 1995-07-26
DE4445796A1 (de) 1995-06-22
JPH07201999A (ja) 1995-08-04
US5569948A (en) 1996-10-29

Similar Documents

Publication Publication Date Title
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE4438518B4 (de) Halbleiterbauelement mit vergrabener Bitleitung und Verfahren zu seiner Herstellung
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE69835780T2 (de) Halbleiter-Speicherbauelement und Verfahren zu seiner Herstellung
DE4217443C2 (de) Verfahren zur Herstellung einer DRAM-Anordnung
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE19746448B4 (de) DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle
DE19718721C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19549116C2 (de) Verfahren zur Herstellung von Halbleitereinrichtungen mit Kontaktlöchern für Bitleitungen und Speicherknoten
DE4215203A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE4113233A1 (de) Halbleiterspeichereinrichtung und verfahren zu deren herstellung
DE4113932A1 (de) Dram mit peripherieschaltung, in der der source-drain-verdrahtungskontakt eines mos-transistors durch eine pad-schicht klein gehalten wird und herstellungsverfahren hierfuer
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE4215001C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE4213945A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE19509846A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006060400B4 (de) Speichervorrichtung sowie Verfahren zum Herstellen derselben
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE19517344B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4426311A1 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE4312468A1 (de) Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
DE4034995A1 (de) Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung
DE19610272A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701