DE102006060400B4

DE102006060400B4 - Speichervorrichtung sowie Verfahren zum Herstellen derselben

Info

Publication number: DE102006060400B4
Application number: DE102006060400A
Authority: DE
Inventors: Peter Moll; Dr. Baars Peter; Dr. Schloesser Till; Dr. Weis Rolf; Dr. Muemmler Klaus
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2006-12-04
Filing date: 2006-12-20
Publication date: 2012-02-02
Anticipated expiration: 2026-12-21
Also published as: US20080128773A1; DE102006060400A1; US7687343B2

Abstract

Speichervorrichtung mit: in einem Speicherzellen-Array angeordneten Speicherzellen (6), die jeweils einen Auswahltransistor (5), der wenigstens teilweise in einem Halbleitersubstrat (1) ausgebildet ist, sowie einen Speicherkondensator (2) umfassen, wobei jeder der Speicherkondensatoren (2) einen ersten Kondensatorbereich (211) und einen zweiten Kondensatorbereich (212) aufweist, wobei der zweite Kondensatorbereich (212) oberhalb des ersten Kondensatorbereichs (211) angeordnet ist und dadurch eine erste Richtung definiert wird, die ersten und zweiten Bereiche (211, 212) jeweils einen Hohlkörper aus einem leitfähigen Material aufweisen und dadurch eine erste Kondensatorelektrode (21) gebildet wird, ein oberer Durchmesser von jedem der Hohlkörper größer ist als ein unterer Durchmesser des Hohlkörpers, der Durchmesser senkrecht zur ersten Richtung bemessen ist, und der Speicherkondensator (2) zusätzlich eine zweite Kondensatorelektrode (23) und ein dielektrisches Material (22), das zwischen den ersten (21) und zweiten (23) Kondensatorelektroden angeordnet ist, aufweist; einem in einem Peripherie-Bereich angeordneten Peripherie-Schaltkreis (37), der mit dem Speicherzellen-Array verbunden ist; und der...

Description

Die Erfindung betrifft eine Speichervorrichtung. Zusätzlich betrifft die Erfindung ein Verfahren zum Herstellen einer Speichervorrichtung.
Speicherzellen eines dynamischen Speichers mit wahlfreien Zugriff (DRAM) weisen allgemein einen Speicherkondensator zum Speichern einer elektrischen Ladung auf, welche eine zu speichernde Information kennzeichnet, als auch einen Auswahltransistor, der mit dem Speicherkondensator verbunden ist. Der Auswahltransistor weist ein erstes und ein zweites Source/Draingebiet, einen die ersten und zweiten Source/Draingebiete verbindenden Kanal als auch eine einen elektrischen Stromfluss zwischen den ersten und zweiten Source/Draingebieten steuernde Gateelektrode auf. Der Transistor ist gewöhnlich wenigstens teilweise in einem Halbleitersubstrat ausgebildet. Die Gateelektrode bildet einen Teil einer Wortleitung und diese ist elektrisch von dem Kanal durch ein Gatedielektrikum isoliert. Durch Ansteuern des Auswahltransistors über die entsprechende Wortleitung wird die in dem Speicherkondensator gespeicherte Ladung ausgelesen. Zusätzlich wird durch Ansteuern des Auswahltransistors und Übertragen eines Informationssignals über eine Bitleitung eine Information in der entsprechenden Speicherzelle, welche der spezifischen Wortleitung und Bitleitung zugeordnet ist, gespeichert.
Gemäß einer Ausführung der DRAM-Speicherzelle wird die elektrische Ladung in einem Stapelkondensator gespeichert, der oberhalb der Oberfläche des Substrats ausgebildet ist.
Für zukünftige DRAM-Technologien wäre eine vergrößerte Zellkapazität für eine bessere Leistungsfähigkeit und Anwendungen mit geringer Leistung wünschenswert. Beispielsweise kann die Zellkapazität vergrößert werden, indem die Höhe des Stapelkondensators vergrößert wird.
Eine Speichervorrichtung weist zusätzlich einen Unterstützungsbereich auf, der gewöhnlich am Rand des Speicherzellenfeldes angeordnet ist. In dem Unterstützungsbereich sind Schaltkreise wie Decoder, Leseverstärker und Wortleitungstreiber zum Aktivieren einer Wortleitung lokalisiert. Allgemein beinhaltet der Peripherie-Bereich einer Speichervorrichtung Schaltkreise zum Ansteuern von Speicherzellen und zum Lesen und Verarbeiten der aus den einzelnen Speicherzellen erhaltenen Signale.
Gewöhnlich ist der Peripherie-Bereich im selben Halbleitersubstrat wie die einzelnen Speicherzellen ausgebildet. Folglich ist ein Herstellungsprozess wünschenswert, bei dem die Komponenten der Speicherzelle und die des Peripherie-Bereichs gleichzeitig ausgebildet werden können.
US 6 511 878 B1 beschreibt ein Herstellungsverfahren für eine Halbleitervorrichtung mit einer größeren Kontaktlochöffnung. Hierbei erfolgt ein nasschemischer Ätzprozess, sodass ein Zwischenisolationsfilm eines Speicherknotens eine Ätzrate aufweist, die größer ist als die Ätzrate eines zweiten Zwischenschichtisolationsfilms und eine in dem Speicherknotenisolationsfilm bereitgestellte Kontaktlochöffnung wird größer als ein erstes Kontaktloch, das im zweiten Zwischenschichtisolationsfilm bereitgestellt wird.
US 2006/0 094 186 A1 beschreibt eine Halbleitervorrichtung und ihr Herstellungsverfahren. Das Verfahren umfasst die Schritte Ausbildung eines isolierenden Ätzstoppfilms, der wenigstens Seitenflächen einer Verdrahtung in einem ersten Gebiet als auch leitfähige Stöpsel einer ersten Stufe in einem zweiten Gebiet bedeckt, anschließendes Ausbilden isolierender Filme auf dem isolierenden Ätzstoppfilm und der Verdrahtung, wonach ein Loch auf einem leitfähigen Stöpsel der ersten Stufe durch Ätzen eines Teils des isolierenden Films bis zur Freilegung des isolierenden Ätzstoppfilms ausgebildet wird und anschließendes Freilegen einer Oberseite des leitfähigen Stöpsels der ersten Stufe durch selektives Ätzen des isolierenden Ätzstoppfilms durch das Loch, wonach ein leitfähiger Stöpsel einer zweiten Stufe in dem Loch ausgebildet wird.
Die begleitenden Abbildungen dienen einem tieferen Verständnis der Erfindung. Die Abbildungen zeigen u. a. Ausführungsformen der Erfindung und diese dienen gemeinsam mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Die Elemente der Abbildungen sind nicht notwendigerweise maßstabsgetreu zueinander dargestellt. {bereinstimmende Bezugskennzeichen kennzeichnen ähnliche oder übereinstimmende Teile.
Wie nachfolgend erläutert wird, weist eine Speichervorrichtung einen Speicherkondensator auf, der einen ersten Kondensatorbereich und einen zweiten Kondensatorbereich beinhaltet. Der zweite Kondensatorbereich ist oberhalb des ersten Kondensatorbereichs angeordnet. Dadurch wird eine erste Richtung definiert. Die ersten und zweiten Bereiche weisen jeweils einen Hohlkörper aus einem leitfähigen Material auf. Die kombinierten Hohlkörper bilden eine erste Kondensatorelektrode aus. Ein oberer Durchmesser von jedem der Hohlkörper ist größer als ein unterer Durchmesser des Hohlkörpers, wobei der Durchmesser senkrecht in Bezug auf die erste Richtung bemessen ist. Der Speicherkondensator weist zusätzlich eine zweite Kondensatorelektrode und ein dielektrisches Material auf, das zwischen den ersten und zweiten Kondensatorelektroden positioniert ist. Die Speichervorrichtung weist ein isolierendes Material auf, das außerhalb der Hohlkörper angeordnet ist als auch eine isolierende Schicht aus einem isolierenden Material. Die Unterseite der isolierenden Schicht ist auf Höhe der Oberseite des ersten Kondensatorbereichs angeordnet.
Ferner weist die Speichervorrichtung einen in einem Peripherie-Bereich angeordneten Peripherie-Schaltkreis auf, der mit dem Speicherzellen-Array verbunden ist, und Kontaktstrukturen mit jeweils einem ersten Kontaktstrukturbereich und einem zweiten Kontaktstrukturbereich aufweist, wobei der zweite Kontaktstrukturbereich oberhalb des ersten Kontaktstrukturbereichs angeordnet ist, wobei der Durchmesser eines oberen Bereichs des ersten Kontaktstrukturbereichs größer ist als ein unterer Durchmesser des ersten Kontaktstrukturbereichs und ein oberer Durchmesser des zweiten Kontaktstrukturbereichs größer ist als ein unterer Durchmesser des zweiten Kontaktstrukturbereichs und der Durchmesser in einer zur ersten Richtung senkrechten Richtung bemessen ist, wobei die Kontaktstrukturbereiche aus einem leitfähigen Material bestehen, und wobei die zwei Kondensatorbereiche jeder der ersten Kondensatorelektroden zeinander in einer zur ersten Richtung senkrechten Richtung lateral zueinander versetzt sind.
Ein Verfahren zum Ausbilden einer Speichervorrichtung ist Gegenstand der Lehre des Patentanspruchs 7.
1 zeigt eine zur Erläuterung dienende Querschnittsansicht einer Ausführungsform;
2A, 2C zeigen jeweils Querschnittsansichten eines Kondensators und der jeweiligen Kontaktstruktur, hergestellt gemäß dem erfindungsgemäßen Verfahren;
2B zeigt eine Querschnittsansicht eines Kondensators und der jeweiligen Kontaktstruktur gemäß einer Ausführungsform der Erfindung;
3 zeigt eine Querschnittsansicht eines Substrats am Anfang eines Verfahrens gemäß einer Ausführungsform der Erfindung;
4 bis 12 zeigen Verfahrensschritte zum Herstellen der Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
13 zeigt eine Querschnittsansicht eines Speicherkondensators;
14 zeigt eine Querschnittsansicht des Substrats nach einem weiteren Prozessschritt;
15 zeigt eine Querschnittsansicht des Substrats nach dem Bereitstellen eines leitfähigen Materials;
16 bis 20 zeigen Verfahrensschritte gemäß einer weiteren Ausführungsfοrm der Erfindung;
21 bis 27 zeigen Verfahrensschritte gemäß einer weiteren Ausführungsform der Erfindung;
28 zeigt eine beispielhafte Aufsicht auf eine Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
29 zeigt ein Flussdiagramm zur Erläuterung eines Verfahrens zum Ausbilden eines Kondensators (keine Ausführungsform der Erfindung);
30 zeigt ein Flussdiagramm zur Erläuterung einer Ausführungsform des Verfahrens dieser Erfindung.
In der nachfolgenden detaillierten Beschreibung wird Bezug auf die begleitenden Abbildungen genommen, in denen auf anschauliche Weise bestimmte Ausführungsformen zur Umsetzung der Erfindung erläutert werden. In diesem Zusammenhang wird eine richtungsbezogene Terminologie wie „oben”, „unten”, „vorne”, „hinten”, „vorderer”, „hinterer”, usw. in Bezug auf die Ausrichtung der erläuterten Figuren verwendet. Da Komponenten der Ausführungsformen dieser Erfindung in einer Vielzahl verschiedener Ausrichtungen positioniert werden können, dient die richtungsbezogene Terminologie dem Zweck der Veranschaulichung.
1 zeigt eine Querschnittsansicht einer Speichervorrichtung. Insbesondere kennzeichnet der rechte Bereich von 1 den Speicherzellen-Array-Bereich I, wobei der linke Bereich der 1 den Peripherie-Bereich II der Speichervorrichtung kennzeichnet. Wie im rechten Bereich der 1 gezeigt ist, ist eine Mehrzahl von Speicherzellen wenigstens teilweise in einem Halbleitersubstrat 1 mit einer Oberfläche 10 ausgebildet. Beispielsweise weist jede dieser Speicherzellen einen Auswahltransistor 5 auf. Der Auswahltransistor 5 ist in dem Halbleitersubstrat 1 ausgebildet. Der Auswahltransistor 5 weist einen ersten Source/Drainbereich 51, einen zweiten Source/Drainbereich 52 und eine Gateelektrode 53 auf. Die Gateelektrode 53 ist vom Halbleitersubstrat 1 über das Gatedielektrikum 57 isoliert. Die Gateelektrode 53 steuert die Leitfähigkeit des Kanals 55, der zwischen den ersten und zweiten Source/Draingebieten 51, 52 ausgebildet ist. In der gezeigten Ausführungsform ist der Wortleitungsisolator 531 oberhalb jeder der Gateelektroden 53 angeordnet, so dass die Gateelektroden 53 vollständig vergraben sind, d. h., die Oberfläche jeder der Gateelektroden 53 unterhalb der Halbleitersubstratoberfläche 10 liegt. In der gezeigten Ausführungsform sind zusätzlich Isolationsstrukturen 56 bereit gestellt, um benachbarte Speicherzellen voneinander zu isolieren. Die Speicherkondensatoren 2 jeder der Speicherzellen sind oberhalb der Halbleiteroberfläche 10 angeordnet. Jeder der Speicherkondensatoren 2 weist eine erste Kondensatorelektrode 21, ein Kondensatordielektrikum 22 und eine zweite Kondensatorelektrode 23 auf. Das Kondensatordielektrikum 22 ist zwischen den ersten und zweiten Kondensatorelektroden angeordnet. Die ersten und zweiten Kondensatorelektroden 21, 23 können beispielsweise aus einem leitfähigen Material wie einem Metall, einem Edelmetall, oder einer Metalllegierung ausgebildet sein. Beispiele für leitfähige Materialien schließen Polysilizium, TiN, TaN, TaSiN, Ru, WN und HfN ein. Die Materialien der ersten und zweiten Kondensatorelektroden 21, 23 können übereinstimmen oder voneinander abweichen. Das Kondensatordielektrikum 22 kann aus einem beliebigen geeigneten dielektrischen Material aufgebaut sein. Beispiele für das Kondensatordielektrikum schließen so genannte High-k-Dielektrika ein mit einer dielektrischen Konstante von größer als 3.9. Beispielsweise können HfO₂, HfSiO (Hafniumsilikate), ZrO₂, Al₂O₃, HfAlO, TaO und beliebige Multischichtsysteme aus beliebigen dieser Schichten verwendet werden.
Wie ebenso gezeigt ist, weist die erste Kondensatorelektrode 21 einen ersten Kondensatorbereich 211 und einen zweiten Kondensatorbereich 212 auf. Wie in 1 gezeigt ist, ist der zweite Kondensatorbereich 212 oberhalb des ersten Kondensatorbereichs 211 angeordnet. Die erste Kondensatorelektrode 21 ist in Kontakt mit dem Kondensatorkontakt 24. Der Kondensatorkontakt 24 ist über die Kondensatorkontaktsektion 58 in Kontakt mit dem ersten Source/Drainbereich des Auswahltransistors 5. Wie der 1 ebenso entnommen werden kann, ist ein isolierendes Material außerhalb der ersten und zweiten Kondensatorbereiche 211, 212 angeordnet. Das isolierende Material kann insbesondere eine erste isolierende Schicht 71 und eine zweite isolierende Schicht 76 aufweisen. Die ersten und zweiten isolierenden Schichten 71, 76 können aus denselben oder verschiedenen Materialien aufgebaut sein. Darüber hinaus kann eine Trennungsschicht 70 zwischen den ersten und zweiten isolierenden Schichten 71, 76 positioniert sein. Die Trennungsschicht 70 kann beispielsweise aus einem Material aufgebaut sein, das verschieden ist von den ersten und zweiten isolierenden Materialien. Falls die ersten und zweiten isolierenden Schichten beispielsweise aus Siliziumdioxid gebildet sind, kann die Trennungsschicht aus Siliziumnitrid aufgebaut sein. Wie gezeigt ist, ist die Unterseite der Trennungsschicht 70 auf Höhe einer Oberseite des ersten Kondensatorbereichs 211 angeordnet.
Der Array-Bereich kann zusätzlich eine isolierende Schicht 54 aufweisen, die zwischen den Kondensatorkontakten 24 und der Halbleitersubstratoberfläche 10 angeordnet ist. Die isolierende Schicht 54 kann aus BPSG (Bor-Phosphor-Silikatglas) aufgebaut sein. Beispielsweise können in dieser Schicht wietere Verdrahtungsschichten (in dieser Darstellung nicht gezeigt) positioniert sein. So können etwa Bitleitungen zum Lesen/Schreiben einer in dem Speicherkondensator gespeicherten Ladung in dieser Schicht angeordnet sein. Zusätzlich sind die Kondensatorkontakte 24 voneinander über eine isolierende Schicht 38 isoliert, die z. B. aus Siliziumnitrid ausgebildet sein kann.
Der linke Bereich von 1 zeigt den Peripherie-Bereich II. Im Peripherie-Bereich II ist insbesondere ein Peripherie-Schaltkreis 37 zum Steuern eines Lese- und Schreibvorgangs des Speicherzellen-Arrays vorgesehen. Zusätzlich sind Kontaktstrukturen im Peripherie-Bereich II bereitgestellt. Diese Kontaktstrukturen 83 stellen eine Verbindung zwischen dem Peripherie-Schaltkreis 37 und Verdrahtungsschichten bereit, wobei die Verdrahtungsschichten in einer Ebene liegen, die auf einer Höhe oberhalb einer Oberseite des Speicherkondensators 22 angeordnet ist. Wie im linken Teil von 1 gezeigt ist, kann jede der Kontaktstrukturen 3 einen ersten Kontaktstrukturbereich 32 und einen zweiten Kontaktstrukturbereich 33 aufweisen. Der zweite Kontaktstrukturbereich 33 ist oberhalb des ersten Kontaktstrukturbereichs 32 angeordnet. Die Kontaktstruktur 3 ist über das Unterstützungskontaktpad 31 und die Unterstützungskontaktsektion 35 mit dem Peripherie-Schaltkreis 37 verbunden. Das Unterstützungskontaktpad 31 kann ein Kontaktpad oder eine Leiterbahn sein, die sich in einer beliebigen Richtung erstreckt. Ein isolierendes Material 71, 76 ist außerhalb der Kontaktstruktur angeordnet. Das isolierende Material kann etwa eine erste isolierende Schicht 71 und eine zweite isolierende Schicht 76 auf die im Zusammenhang mit dem Array-Bereich beschriebene Art und Weise beinhalten. Zusätzlich kann die Trennungsschicht 70 auf einer Höhe angeordnet sein, so dass die Unterseite der Trennungsschicht auf Höhe der Oberseite des ersten Kontaktstrukturbereichs 32 angeordnet ist. Die Kontaktstruktur 82 kann mit einem leitfähigen Material wie einem geeigneten Metall, z. B. W, TiN, WN, TaN, Cu, Ta oder beliebigen Kombinationen hieraus, aufgefüllt sein.
In 1 beträgt die typische Höhe der Kontaktstruktur 3 und des Speicherkondensators 2 näherungsweise mehr als 2 μm, z. B. mehr als 3 μm. Darüber hinaus kann ein typischer Durchmesser des Speicherkondensators 50 bis 100 nm betragen. Ein typischer Durchmesser der Kontaktstruktur 3 kann mehr als 50 nm sein, z. B. mehr als 100 nm. Ein beispielhafter Durchmesser der Kontaktstruktur 3 liegt bei 50 bis 150 nm. Zusätzlich kann ein typisches Aspektverhältnis der Tiefe zum Durchmesser des Speicherkondensators mehr als 10 betragen, z. B. mehr als 20 oder mehr als 50, 80 oder noch mehr. Ein typisches Aspektverhältnis der Kontaktstrukturen kann in demselben Bereich liegen oder auch darunter. Insbesondere kann, wie der 1 entnommen werden kann, die Höhe jeder der Kontaktstrukturen 3 näherungsweise gleich der Höhe jeder der Speicherkondensatoren 2 sein.
2A zeigt eine vergrößerte Querschnittsansicht des Speicherkondensators und der zugehörigen Kontaktstruktur 3. Wie im rechten Bereich der 2A gezeigt ist, weist der erste und zweite Kondensatorbereich im Array-Bereich jeweils einen Hohlkörper aus einem leitfähigen Material auf. Der erste Kondensatorbereich 211 ist insbesondere im unteren Bereich geschlossen und im oberen Bereich geöffnet. Darüber hinaus ist der zweite Kondensatorbereich 212 im unteren Bereich als auch im oberen Bereich geöffnet. Der zweite Kondensatorbereich 212 liegt oberhalb des ersten Kondensatorbereichs 211, wodurch eine erste Richtung definiert wird. Wie gezeigt ist, ist ein oberer Durchmesser von jedem der Hohlkörper größer als ein unterer Durchmesser des Hohlkörpers, wobei der Durchmesser in einer in Bezug zur ersten Richtung senkrechten Richtung bemessen ist. Auf ähnliche Weise weist die Kontaktstruktur 3 im linken Bereich der 2A einen ersten Kontaktstrukturbereich 32 und einen zweiten Kontaktstrukturbereich 33 auf. Der zweite Kontaktstrukturbereich 33 ist oberhalb des ersten Kontaktstrukturbereichs 32 angeordnet. Die ersten und zweiten Kontaktstrukturbereiche bestehen aus einem leitfähigen Material und diese sind als feste Bereiche gebildet. Aussparungen können in den ersten und zweiten Kontaktstrukturbereichen ausgebildet sein. Der Durchmesser des oberen Bereichs des ersten Kontaktstrukturbereichs ist größer als ein unterer Durchmesser des ersten Kontaktstrukturbereichs. Zudem ist ein oberer Durchmesser des zweiten Kontaktstrukturbereichs größer als ein unterer Durchmesser des zweiten Kontaktstrukturbereichs, wobei der Durchmesser in einer zur ersten Richtung senkrechten Richtung bemessen ist.
Somit weisen Ausführungsformen ebenso den in 2C gezeigten Aufbau auf, wobei der Durchmesser des zweiten Kondensatorbereichs in dessen oberem Bereich in einer Richtung vom ersten zum zweiten Kondensatorbereich abnimmt. Auf ähnliche Weise kann der Durchmesser des zweiten Kontaktstrukturbereichs in dessen oberem Bereich in einer Richtung vom ersten zum zweiten Kondensatorbereich abnehmen.
Gemäß einer Ausführungsform der Erfindung, welche in 2B gezeigt ist, sind der untere Bereich von jeder der ersten Kondensatorelektroden und die Kontaktstrukturen in einer in Bezug auf die erste Richtung senkrechten Richtung versetzt. Insbesondere ist der untere Bereich von jeder der ersten Kondensatorelektroden 21 und die Kontaktstrukturen 3 lateral in Bezug auf die Substratoberfläche versetzt zum oberen Bereich der ersten Kondensatorelektrode 21 und der Kontaktstruktur 3. Demnach stimmt das Zentrum P₁ des unteren Bereichs der ersten Kondensatorelektrode 211 nicht mit dem Zentrum P₂ des oberen Bereichs 212 des zweiten Kondensatorbereichs 212 überein. Zusätzlich stimmt das Zentrum D₁ des ersten Kontaktstrukturbereichs 32 nicht mit dem Zentrum 02 des zweiten Kontaktstrukturbereichs 33 überein.
Nachfolgend werden Ausführungsformen eines Verfahrens zum Ausbilden eines Kondensators sowie des Verfahrens zum Ausbilden einer Speichervorrichtung kurz mit Bezug auf 29 und 30 erläutert. Wie in 29 gezeigt ist, wird zum Herstellen eines Kondensators zunächst ein Substrat mit einer Oberfläche bereitgestellt (S10). Das Substrat kann beispielsweise ein beschichtetes Substrat einschließlich eines Halbleitersubstrats und einer oder mehreren Schichten sein, welche auf die Oberfläche des Halbleitersubstrats abgeschieden sind. Kondensatorkontakte können beispielsweise in der Oberfläche des beschichteten Substrats ausgebildet sein. Dann wird eine erste Schicht auf die Oberfläche des Substrats abgeschieden (S11). Die erste Schicht kann beispielsweise aus dielektrischem Material wie Siliziumoxid oder Siliziumnitrid gebildet sein. Danach erfolgt ein Ätzschritt zur Definition einer ersten Öffnung durch die erste Schicht (S12). Beispielsweise kann dieser Ätzschritt eine konisch zulaufende Ätzung hervorrufen. Danach wird eine zweite Schicht auf der ersten Schicht abgeschieden (S13). Die zweite Schicht kann aus einem Material sein, das vom Material der ersten Schicht verschieden ist oder auch mit diesem übereinstimmt. Dann wird eine zweite Ätzung durchgeführt. Bei der zweiten Ätzung wird die zweite Schicht geätzt zur Definition einer zweiten Öffnung durch die zweite Schicht, welche derart erfolgt, dass die ersten und zweiten Öffnungen in Kontakt zueinander sind (S14). Danach wird eine erste Kondensatorelektrode angegeben durch Bereitstellen einer Schicht, die die Oberfläche der ersten und zweiten Öffnungen abdeckt (S15). Danach wird eine dielektrische Schicht bereitgestellt, wobei die dielektrische Schicht die erste Kondensatorelektrode bedeckt (S16). Danach wird eine zweite Kondensatorelektrode bereitgestellt, welche die dielektrische Schicht bedeckt (S17).
Die erste Öffnung kann mit einer Opferfüllung vor dem Bereitstellen der zweiten Schicht aufgefüllt werden (S18). Diese Opferfüllung wird wenigstens teilweise vor dem Bereitstellen der ersten Kondensatorelektrode entfernt (S19). Die Opferfüllung kann beispielsweise eine Liner-Schicht aus einem leitfähigen Material und einer Dummy-Füllung aufweisen, wobei die Dummy-Füllung vor dem Bereitstellen der ersten Kondensatorelektrode entfernt wird und die Liner-Schicht aufrechterhalten wird.
Vor dem Bereitstellen einer zweiten Schicht kann eine dritte Schicht über der ersten Schicht angegeben werden (S20), wobei das Material der dritten Schicht verschieden von den Materialien der ersten und zweiten Schichten ist und wobei eine zweite Ätzung ein Ätzen der dritten Schicht beinhaltet. Ebenso kann die dritte Schicht nach dem Auffüllen der ersten Öffnung mit einer Opferfüllung bereitgestellt werden (S18).
Wie in 30 gezeigt ist, beinhaltet eine Ausführungsform zum Herstellen einer Halbleitervorrichtung ein Bereitstellen eines Vorrichtungssubstrats mit einer Oberfläche, wobei das Vorrichtungssubstrat ein Halbleitersubstrat beinhaltet (S10). Das Vorrichtungssubstrat kann ein Halbleitersubstrat mit einer oder mehreren isolierenden oder dielektrischen Schichten, die auf eine Oberfläche abgeschieden sind, aufweisen. Eine Mehrzahl von Auswahltransistoren ist in dem Array-Bereich bereitgestellt, wobei jeder dieser Auswahltransistoren wenigstens teilweise im Halbleitersubstrat ausgebildet ist (S30). Zudem ist ein Peripherie-Schaltkreis in dem Peripherie-Bereich bereitgestellt, wobei der Peripherie-Bereich wenigstens teilweise im Halbleitersubstrat ausgebildet ist (S40). Zusätzlich sind Kondensatorkontakte im Array-Bereich benachbart zur Vorrichtungssubstratoberfläche bereitgestellt (S31). In dem Peripherie-Bereich sind Unterstützungskontaktpads benachbart zur Vorrichtungssubstratoberfläche bereitgestellt (S41). Diese Schritte können beispielsweise gleichzeitig oder in beliebiger Reihenfolge durchgeführt werden. Danach wird eine erste Schicht auf der Oberfläche des Vorrichtungssubstrats bereitgestellt (S11). Die erste Schicht wird zur Definition erster Öffnungen durch die erste Schicht geätzt, wobei ein Teil der ersten Öffnungen in Kontakt mit den Kondensatorkontakten ist und ein Teil der ersten Öffnungen ist auch in Kontakt mit den Unterstützungskontaktpads (S12). In einem späteren Prozessschritt wird eine zweite Schicht über der ersten Schicht bereitgestellt (S13). Die zweiten Kontaktöffnungen werden in der zweiten Schicht im Array-Bereich definiert, wobei die zweiten Öffnungen in Kontakt mit den ersten Öffnungen sind (S32). Zudem werden zweite Öffnungen in der zweiten Schicht im Peripherie-Bereich definiert, wobei die zweiten Öffnungen in Kontakt mit den ersten Öffnungen sind (S42). Diese Schritte des Definierens der zweiten Öffnungen können beispielsweise gleichzeitig über einen gemeinsamen Ätzschritt erfolgen oder auch in beliebiger Reihenfolge durchgeführt werden. Die ersten Kondensatorelektroden werden durch Angeben einer eine Oberfläche der ersten und zweiten Öffnungen im Array-Bereich bedeckenden Schicht bereitgestellt (S15). Zusätzlich wird eine dielektrische Schicht bereitgestellt, die die ersten Kondensatorelektroden im Array-Bereich bedeckt (S16). Danach werden zweite Kondensatorelektroden bereitgestellt, wobei die zweiten Kondensatorelektroden die dielektrische Schicht bedecken (S17). Zusätzlich wird eine Kontaktfüllung im Peripherie-Bereich angegeben, wodurch Unterstützungskontakte bereitgestellt werden (S43).
Gemäß einer Ausführungsform können die ersten Öffnungen mit einer Opferfüllung vor dem Bereitstellen der zweiten Schicht aufgefüllt werden (S18). Zusätzlich kann das Verfahren zusätzlich vor dem Bereitstellen der zweiten Schicht ein Bereitstellen einer dritten Schicht über der ersten Schicht beinhalten (S20), wobei das Material der dritten Schicht verschieden von den Materialien der ersten und zweiten Schichten ist und wobei die zweite Ätzung ein Ätzen der dritten Schicht beinhaltet. Die dritte Schicht kann beispielsweise nach dem Auffüllen der ersten Öffnungen mit einer Opferfüllung bereitgestellt werden (S18).
Nachfolgend wird das Verfahren zum Herstellen einer wie in 1 und 2 jeweils gezeigten Speichervorrichtung detaillierter erläutert. Allgemein können zum Strukturieren von Materialschichten fotolithografische Verfahren verwendet werden, bei denen ein geeignetes Fotolackmaterial bereitgestellt wird. Das Fotolackmaterial wird fotolithografisch unter Verwendung einer geeigneten Fotomaske strukturiert. Die strukturierte Fotomaske kann als Maske während nachfolgender Prozessschritte verwendet werden. Beispielsweise kann auf herkömmliche Weise eine Hartmaskenschicht oder eine Schicht aus einem geeigneten Material wie Siliziumnitrid, Polysilizium oder Kohlenstoff über der zu strukturierenden Materialschicht bereitgestellt werden. Die Hartmaskenschicht wird fotolithografisch unter Verwendung von z. B. einem Ätzprozess strukturiert. Unter Verwendung der strukturierten Hartmaskenschicht als Ätzmaske wird die Materialschicht strukturiert.
Am Anfang des Verfahrens dieser Erfindung wird zunächst ein Halbleitersubstrat 1 wie ein Siliziumsubstrat, z. B. ein p-dotiertes Siliziumsubstrat 1, bereitgestellt. Wie in 3 gezeigt ist, wird ein wie in 1 gezeigter Array-Schaltkreis 59 angegeben. Dennoch kann, wie einem Fachmann offensichtlich ist, ein beliebiger weiterer Array-Schaltkreis bereitgestellt werden, der sich zur Umsetzung der Funktionen eines Lese- und Schreibvorgangs eignet. Zusätzlich können verschiedene Kontaktstrukturen und isolierende Schichten auf dem Halbleitersubstrat 1 bereitgestellt werden. Die Kondensatorkontakte 24 dienen einem elektrischen Kontakt zwischen der ersten Kondensatorelektrode (in dieser Abbildung nicht dargestellt) und dem Array-Schaltkreis 59. Beispielsweise können zusätzliche Kondensatorkontaktsektionen 58 bereitgestellt werden, um die Kondensatorkontakte 24 mit dem Array-Schaltkreis 59 zu verbinden. Zudem können die Kondensatorkontakte voneinander über eine isolierende Schicht 38 wie eine Siliziumnitridschicht isoliert werden. Eine Bor-Phosphorglas(BDSG)-Schicht 54 kann zwischen dem Halbleitersubstrat 1 und der Siliziumnitridschicht 38 bereitgestellt werden. Zusätzlich kann eine weitere Siliziumnitridschicht 72 auf dem Siliziumnitrid-Liner 38 angeordnet werden. Diese zusätzliche Siliziumnitridschicht 72 kann als Ätzstoppschicht wirken.
Nachfolgend wird die Oberfläche 12 dieses strukturierten Substrats als Substratoberfläche definiert, auf die die Prozessschritte anzuwenden sind. Auf ähnliche Weise kann im Peripherie-Bereich 11 der Peripherie-Schaltkreis 37 im Halbleitersubstrat 1 ausgebildet werden. Auf der Halbleitersubstratoberfläche 10 kann die BDSG-Schicht 54 angeordnet werden. Unterstützungskontaktpads werden auf der Oberfläche der BPSG-Schicht 54 ausgebildet und voneinander über die Siliziumnitridschicht 38 isoliert. Die Unterstützungskontaktpads können als lokale Pads implementiert werden oder diese können als Leitungen ausgebildet werden, die sich in einer beliebigen Richtung erstrecken. Die Unterstützungskontaktpads sind mit einem Peripherie-Schaltkreis über Unterstützungskontaktsektionen 35 verbunden. Auf der Siliziumnitridschicht 38 kann eine weitere Siliziumnitridschicht 72 angeordnet werden.
Zur Ausführung des Verfahrens dieser Erfindung wird zunächst eine isolierende Schicht wie eine Siliziumoxidschicht 71 mit Hilfe eines bekannten Verfahrens abgeschieden. Die Siliziumoxidschicht 71 kann beispielsweise mit PECVD (Plasma-unterstützter chemischer Gasphasenabscheidung) unter Verwendung von z. B. Silanoxid als Ausgangsmaterial abgeschieden werden. Die Siliziumoxidschicht kann eine Dicke von näherungsweise mehr als 750 nm oder mehr als 1 μm, z. B. mehr als 1.5 μm oder mehr als 2 μm aufweisen. Die resultierende Struktur ist in 3 gezeigt.
Wie in 3 gezeigt ist, wird nun die erste Siliziumoxidschicht 71 auf der Oberfläche 12 des beschichteten Substrats 11 angeordnet. Danach werden, wie in 4 gezeigt ist, erste Kondensatoröffnungen 74 im Array-Bereich definiert, wobei erste Kontaktöffnungen 73 im Peripherie-Bereich definiert werden. Die Öffnungen können fotolithografisch durch optionales Auftragen eines Hartmaskenmaterials gefolgt von einem geeigneten Fotolackmaterial auf der Oberfläche der Siliziumoxidschicht 71 definiert werden. Öffnungen werden im Fotolackmaterial mit Hilfe einer Fotomaske definiert. Nach einem entsprechenden Entwicklungsprozess werden die Öffnungen im Fotolackmaterial definiert, wobei die verbleibenden Bereiche des Fotolackmaterials während eines nachfolgenden Ätzschrittes als Maske wirken. Das Ätzen der Siliziumoxidschicht 71 kann beispielsweise über eine Trockenätzung wie RIE (reaktives Ionenätzen) erfolgen. Damit werden, wie in 4 gezeigt ist, erste Kondensatoröffnungen 74 in der Siliziumoxidschicht 71 ausgebildet, wobei die ersten Kondensatoröffnungen 74 in Kontakt mit den Kondensatorkontakten 24 sind. Zusätzlich werden im PeripherieBereich erste Kontaktöffnungen 73 ausgebildet, wobei die ersten Kontaktöffnungen 73 in Kontakt mit den Unterstützungskontaktpads 31 sind. Diese Ätzung kann beispielsweise als konisch zulaufende Ätzung, d. h. getaperte Ätzung, durchgeführt werden, so dass dadurch der obere Durchmesser der ersten Kondensatoröffnungen 74 und der ersten Kontaktöffnungen 73 größer ist als deren unterer Durchmesser.
Danach können die geätzten Öffnungen 74, 73 mit einem Opfermaterial 75 aufgefüllt werden. Das Opfermaterial kann aus beliebigen chemischen Verbindungen ausgewählt werden, die sich nach den nächsten Prozessschritten leicht entfernen lassen. Insbesondere sollte das Opfermaterial ein Material sein, das Temperaturen von z. B. mehr als 400°C widerstehen kann, so dass eine noch folgende Abscheidung des isolierenden Materials überstanden wird. Beispiele für das Material der Opferfüllung schließen Polysilizium, SiGe oder ein organisches Polymermaterial ein, das Temperaturen von 450°C standhält. Die Opferfüllung kann ebenso leitfähige Materialien wie Metalle umfassen. Beispielsweise kann die Opferfüllung eine Liner-Schicht 751 sowie eine leitfähige Füllung 75 aufweisen, welche zur Ausbildung der Kontaktstrukturen im Peripherie-Bereich herangezogen werden können. Beispielsweise kann die Liner-Schicht 751 aus TiN oder WN gewählt sein, gefolgt von einer Metallfüllung aus Wolfram. Nach dem Bereitstellen der Opferfüllung 75 wird ein CMP (chemisches mechanisches Polieren) durchgeführt, um eine glatte Oberfläche zu erzielen. Die resultierende Struktur ist in 5 gezeigt.
Wie dargestellt ist, ist die erste Kondensatoröffnung 74 mit einem geeigneten Liner-Material 751 und einer Opferfüllung 75 aufgefüllt. Zusätzlich sind dieselben Materialien im Peripherie-Bereich bereitgestellt. Wie gezeigt ist, ist die erste Kontaktöffnung 73 mit einem Liner 751 und einer Opferfüllung 75 aufgefüllt.
Im nächsten Schritt kann optional eine Trennungsschicht 70 bereitgestellt werden. Die Trennungsschicht 70 kann beispielsweise aus Siliziumnitrid bestehen. Dennoch können beliebige weitere Materialien genutzt werden. Jedoch ist es von Vorteil, ein Material zu wählen, das verschieden ist von dem Material der Siliziumnitridschicht 71 und das selektiv in Bezug auf diese Schicht geätzt werden kann. Danach wird eine zweite Siliziumoxidschicht 76 auf der Oberfläche der Siliziumnitridschicht 70 abgeschieden. Die zweite Siliziumdioxidschicht 76 kann eine Dicke von mehr als 500 nm, z. B. mehr als 750 nm oder 1 μm, oder beispielsweise auch mehr 1.5 μm oder noch mehr aufweisen. Zusätzlich kann die zweite Siliziumdioxidschicht 76 auf dieselbe wie oben beschriebene Weise abgeschieden werden. Die resultierende Struktur ist in 6 gezeigt. Wie gezeigt ist, ist die Siliziumnitridschicht 70 auf der ersten Siliziumoxidschicht 71 abgeschieden, gefolgt von der zweiten Siliziumoxidschicht 76. Im Rahmen dieser Erfindung kann die zweite Schicht 76 aus einem Material gebildet sein, das von demjenigen der ersten Schicht 71 verschieden ist.
Während der nächsten Schritte wird der Peripherie-Bereich von einer Fotolackschicht bedeckt, so dass die nachfolgenden Prozessschritte lediglich im Array-Bereich durchgeführt werden. Dies kann durch Bereitstellen einer Fotolackschicht und Strukturieren der Fotolackschicht mit Hilfe einer geeigneten Fotomaske erzielt werden. Die Fotomaske kann beispielsweise ein Muster aufweisen, so dass das belichtete und entwickelte Fotolackmaterial den Peripherie-Bereich bedeckt. Zusätzlich können im Array-Bereich zweite Kondensatoröffnungen definiert werden. Dann werden die zweiten Kondensatoröffnungen 77 in der Siliziumnitridschicht 70 und einer zweiten Siliziumoxidschicht 76 ausgebildet. Diese Ätzung kann beispielsweise einen ersten selektiven Ätzschritt beinhalten, der Siliziumoxid selektiv zu Siliziumnitrid ätzt, gefolgt von einem zweiten Ätzschritt zum Ätzen des Siliziumnitridmaterials. Trockenätzschritte wie reaktives Ionenätzen können zum Ätzen der zweiten Kondensatoröffnung 77 herangezogen werden.
Diese Ätzung kann unter Einsatz einer Hartmaske, wie oben erläutert, durchgeführt werden. Beispielsweise kann auch diese Ätzung eine konisch zulaufende Ätzung sein. Folglich kann ein oberer Durchmesser der zweiten Kondensatoröffnungen größer sein als der untere Durchmesser der zweiten Kondensatoröffnungen 77. Die zweiten Kondensatoröffnungen 77 werden in Kontakt mit den ersten Kondensatoröffnungen 74 ausgebildet. Dennoch kann die Position der ersten Kondensatoröffnungen 74 lateral in Bezug auf die zweiten Kondensatoröffnungen 77 versetzt sein. Falls auf die Siliziumnitridschicht 70 verzichtet wird, kann die Ätzung als zeitgesteuerter Ätzschritt durchgeführt werden, um auf dem oberen Bereich der ersten Kondensatoröffnung 74 zu enden. Dann werden die verbleibenden Bereiche der Fotolackschicht entfernt. Die resultierende Struktur ist in 7 gezeigt, der die zweiten Kondensatoröffnungen 77 entnommen werden können. Die Opferfüllung 75 wird aus den kombinierten ersten und zweiten Kondensatoröffnungen entfernt. Falls die Opferfüllung eine Liner-Schicht und eine Metallfüllung aufweist, kann die Metallfüllung vollständig aus der ersten Kondensatoröffnung 74 entfernt werden, so dass die Liner-Schicht 751 in der ersten Kondensatoröffnung 74 verbleibt. Die resultierende Struktur ist in 8 gezeigt. Wie der 8 entnommen werden kann, ist eine Liner-Schicht 751 in der ersten Kondensatoröffnung 74 vorgesehen, wobei die Oberfläche der zweiten Kondensatoröffnung 77 freiliegt.
Danach wird das die erste Kondensatorelektrode 21 ausbildende Material abgeschieden. Beispielsweise kann TiN, TaN, TaSiN, Ru oder WN als Material für die erste Kondensatorelektrode gewählt werden. Falls eine Liner-Schicht 751 bereits die Oberflächen der ersten Kondensatoröffnung 74 bedeckt, wird die erste Kondensatorelektrode 21 im ersten Kondensatorbereich 211 eine größere Dicke aufweisen. Dadurch wird der Widerstand der ersten Kondensatorelektrode reduziert. Die erste Kondensatorelektrode weist zusätzlich einen zweiten Kondensatorbereich 212 auf, der oberhalb des ersten Kondensatorbereichs 211 angeordnet ist. Die resultierende Struktur ist in 9 gezeigt.
Danach wird das leitfähige Material der ersten Kondensatorelektrode von der Oberfläche 761 der zweiten Siliziumoxidschicht 76 entfernt. Dies kann beispielsweise über einen besonderen reaktiven Ionenätzprozess erfolgen, durch den lediglich diejenigen horizontalen Bereiche der Metallschicht entfernt werden, die auf der zweiten Schicht 76 angeordnet sind. Alternativ hierzu können die Kondensatoröffnungen 74 und 77 mit einem Opfermaterial gefüllt werden, gefolgt von einem CMP-Schritt zum Entfernen der horizontalen Bereiche der die erste Kondensatorelektrode darstellenden Metallschicht. Danach wird das Opfermaterial aus den ersten und zweiten Kondensatoröffnungen 74, 77 entfernt.
Die resultierende Struktur ist in 10 gezeigt. Wie der Figur entnommen werden kann, bedeckt die erste Kondensatorelektrode 21 nun die Oberfläche der ersten und zweiten Kondensatoröffnungen, wobei die horizontale Oberfläche 761 der zweiten Siliziumoxidschicht 76 unbedeckt verbleibt.
Danach wird ein dielektrisches Material mit herkömmlichen Verfahren abgeschieden. Wie oben erwähnt ist, können Hafniumoxid, Hafniumsilikat (HfSiO), Zirkoniumoxid, Aluminiumoxid, Hafniumaluminiumoxid und ein beliebiges Multischichtsystem aus beliebigen der obigen Materialien als Kondensatordielektrikum genutzt werden. Folglich ist das Kondensatordielektrikum 22, wie in 11 gezeigt ist, auf der horizontalen Oberfläche 761 der zweiten Siliziumoxidschicht als auch auf der ersten Kondensatorelektrode 21 ausgebildet.
Danach wird das Material für die zweite Kondensatorelektrode 23 abgeschieden. Dies kann beispielsweise durch ein erstes Abscheiden einer Liner-Schicht aus z. B. TiN und einem leitfähigen Material aus Wolfram geschehen. Danach wird eine Siliziumnitridabdeckungsschicht 78 abgeschieden. Die resultierende Struktur ist in 12 gezeigt. Wie der Figur entnommen werden kann, ist die Oberfläche 761 der zweiten Siliziumoxidschicht 76 nun mit dem Kondensatordielektrikum 22, der zweiten Kondensatorelektrode 23 und der Siliziumnitridschicht 78 bedeckt. Darüber hinaus sind die ersten und zweiten Kondensatoröffnungen 74, 77 mit dem Material der zweiten Kondensatorelektrode 23 aufgefüllt. Wie zusätzlich dem linken Bereich von 12 entnommen werden kann, sind im Peripherie-Bereich die dielektrische Schicht 22, das die zweite Kondensatorelektrode 23 darstellende Material und die Siliziumnitridschicht 78 auf der zweiten Siliziumoxidschicht 76 angeordnet.
13 zeigt eine Modifikation des Array-Bereichs, falls die zweite Siliziumoxidschicht 76 nach dem in 10 gezeigten Schritt entfernt wird. Genauer gesagt wird, ausgehend von der in 10 gezeigten Struktur, zunächst ein Siliziumoxidätzschritt durchgeführt, um die zweite Siliziumoxidschicht 76 zu entfernen. Folglich wird die erste Kondensatorelektrode 21 aus der resultierenden Oberfläche der Struktur herausragen. Danach wird das Kondensatordielektrikum 22 abgeschieden, gefolgt von einem Schritt zum Abscheiden der zweiten Kondensatorelektrode 23. Dadurch werden die ersten und zweiten Kondensatoröffnungen 74, 77 mit einem die zweite Kondensatorelektrode darstellenden Material aufgefüllt. Zusätzlich liegen die horizontalen Bereiche der zweiten Kondensatorelektrode 23 und das Kondensatordielektrikum direkt benachbart zur Siliziumnitridschicht 70. Danach wird eine Siliziumoxidschicht 79 abgeschieden, gefolgt von einem CMP-Schritt zur Erzielung einer glatten Oberfläche. Dann wird die Siliziumnitridschicht 78 abgeschieden. Die resultierende Struktur ist in 13 gezeigt.
Wie der 13 entnommen werden kann, ist die Kondensatorkapazität aufgrund der vergrößerten Oberfläche der Kondensatorelektroden 21, 23 vergrößert. Wie in 13 gezeigt ist, liegt das Kondensatordielektrikum 22 benachbart zur inneren Oberfläche der ersten Kondensatorelektrode 21. Zusätzlich liegt das Kondensatordielektrikum 22 benachbart zur äußeren Oberfläche des oberen Bereichs der ersten Kondensatorelektrode. Zusätzlich erstreckt sich die zweite Kondensatorelektrode 23 im zweiten Kondensatorbereich 212 entlang der äußeren Oberfläche der ersten Kondensatorelektrode 21. Ein horizontaler Bereich der zweiten Kondensatorelektrode 23 und das Kondensatordielektrikum 22 sind unterhalb der Oberfläche der Siliziumoxidschicht 79 angeordnet.
Danach wird der Unterstützungskontakt 3 im Peripherie-Bereich fertig gestellt und es wird ein Plattenkontakt im Array-Bereich angegeben. Dazu wird zunächst ein Teil des im Peripherie-Bereich II vorhandenen Schichtstapels entfernt. Genauer gesagt werden das Kondensatordielektrikum 22, die zweite Kondensatorelektrode 23 und die Siliziumnitridschicht 78 aus dem Peripherie-Bereich entfernt. Danach wird eine weitere Siliziumoxidschicht 80 abgeschieden, gefolgt von einem CMP-Schritt zur Erzielung einer glatten Oberfläche. Dann erfolgt ein weiterer lithografischer Schritt zur Definition von Öffnungen 81 im Array-Bereich sowie Öffnungen 82 im Peripherie-Bereich. Insbesondere werden die Öffnungen 81 im Array-Bereich die Plattenkontakte bereitstellen. Ein Ätzen der zweiten Kontaktöffnungen kann beispielsweise derart erfolgen, dass ein oberer Durchmesser der zweiten Kontaktöffnungen 82 größer ist als der untere Durchmesser der zweiten Kontaktöffnung. Zusätzlich kann die zweite Kontaktöffnung lateral in Bezug auf die erste Kontaktöffnung 73 versetzt sein. Beispielsweise kann dieser Ätzschritt auf der Siliziumnitridschicht 78 enden. Danach kann der selektive Ätzschritt des Siliziumnitrids durchgeführt werden, so dass die Öffnungen 81 in Kontakt mit der zweiten Kondensatorelektrode 23 sind und die zweite Kontaktöffnung 82 in Kontakt mit der ersten Kontaktöffnung im Peripherie-Bereich ist. Die resultierende Struktur ist in 14 gezeigt.
Danach kann eine ein leitfähiges Material beinhaltende Kontaktfüllung 87 bereitgestellt werden, um die Plattenkontaktöffnung 81 und die zweite Kontaktöffnung 82 zu füllen. Hierzu kann eine geeignete Liner-Schicht wie ein TiN-Liner abgeschieden werden, gefolgt von einer Wolfram-Füllung. Danach wird ein CMP-Schritt durchgeführt, um eine glatte Oberfläche zu erzielen. Die resultierende Struktur ist in 15 gezeigt. Wie der Figur entnommen werden kann, sind Plattenkontakte 811 im Array-Bereich bereitgestellt, wobei die Kontaktstrukturen 3 im Peripherie-Bereich II fertig gestellt sind. Jeder der Unterstützungskontakte 3 kann einen ersten Kontaktstrukturbereich 32 und einen zweiten Kontaktstrukturbereich 33 aufweisen, wobei der zweite Kontaktstrukturbereich 33 oberhalb des ersten Kontaktstrukturbereichs 32 angeordnet ist. In der fertig gestellten Speichervorrichtung werden die Plattenkontakte 811 genutzt, um die zweite Kondensatorelektrode 23 auf einem bestimmen Potenzial zu halten.
Gemäß einer weiteren Ausführungsform der Erfindung werden die zweiten Kondensatoröffnungen 77 gleichzeitig mit der zweiten Kontaktöffnung 82 im Peripherie-Bereich ausgebildet. Hierzu wird ausgehend von der in 6 gezeigten Struktur ein fotolithografischer Schritt ausgeführt, um ein Fotolackmaterial bei Verwendung einer Maske mit Öffnungen im Array-Bereich als auch im Peripherie-Bereich zu belichten. Demnach werden zweite Kondensatoröffnungen 77 im Fotolackmaterial definiert und gleichzeitig werden zweite Kontaktöffnungen 82 im Fotolackmaterial im Peripherie-Bereich II definiert. Danach erfolgt ein Ätzschritt, der den im Zusammenhang mit 7 beschriebenen Ätzschritten ähnelt. Insbesondere kann die Ätzung einen ersten selektiven Ätzschritt zum Ätzen von Siliziumoxid und einen zweiten selektiven Ätzschritt zum Ätzen von Siliziumnitridmaterial aufweisen. Die resultierende Struktur ist in 16 gezeigt.
Wie in 16 gezeigt ist, sind nun die zweiten Kondensatoröffnungen 77 in Kontakt mit den ersten Kondensatoröffnungen 74 und im Peripherie-Bereich sind die zweiten Kontaktöffnungen 82 in Kontakt mit den ersten Kontaktöffnungen 73. Danach wird die Opferfüllung aus dem Peripherie-Bereich und dem Array-Bereich entfernt. Genauer gesagt kann im Falle, dass die Opferfüllung 75 eine Liner-Schicht 751 und eine geeignete Füllung aufweist, ebenso lediglich das Material der geeigneten Füllung entfernt werden, wodurch die Liner-Schicht an den Seitenwänden der ersten Kondensatoröffnungen 74 und der ersten Kontaktöffnung 73 verbleibt. Danach wird das Material der ersten Kondensatorelektrode abgeschieden. Dann wird das Material der ersten Kondensatorelektrode 21 von der horizontalen Oberfläche 761 der zweiten Siliziumoxidschicht 76 im Array-Bereich I und im Peripherie-Bereich II entfernt. Dies kann beispielsweise auf die im Zusammenhang mit 9 beschriebene Weise erfolgen. Nach dem Entfernen der ersten Kondensatorelektrode 21 von der horizontalen Oberfläche 761 wird ein dielektrisches Material 22 abgeschieden. Dadurch wird die in 17 gezeigte Struktur erhalten. Wie gezeigt ist, liegt nun das Material der ersten Kondensatorelektrode im Array-Bereich I als auch im Peripherie-Bereich II vor. Zusätzlich ist die dielektrische Schicht 85 im Peripherie-Bereich als auch im Array-Bereich vorhanden.
Im nächsten Schritt wird der Array-Bereich mit einer geeigneten Lackschicht 86 bedeckt. Beispiele für die Lackschicht 86 schließen Materialien wie ein Fotolackmaterial ein. Danach erfolgt ein fotolithografischer Schritt zur Bedeckung des Array-Bereichs mit einer Blockmaske, wobei der Peripherie-Bereich freigelegt verbleibt. Dann erfolgt ein Ätzschritt zum Entfernen des dielektrischen Materials 85 aus dem Peripherie-Bereich. Dadurch kann die in 18 gezeigte Struktur erzielt werden. Wie der 18 entnommen werden kann, ist der Array-Bereich I mit einer Lackschicht 86 bedeckt, wobei im Peripherie-Bereich II lediglich das die erste Kondensatorelektrode im Array-Bereich darstellende Material, z. B. die TiN-Schicht 84, vorliegt.
Im nächsten Schritt wird das Lackmaterial 86 aus dem Array-Bereich entfernt und das die zweite Kondensatorelektrode ausbildende Material abgeschieden. Dies kann beispielsweise durch Abscheiden eines TiN-Liners, gefolgt von einer Wolfram-Füllung geschehen. Ein weiterer Lithografieschritt wird zur Entfernung des oberen Bereichs der Wolfram-Füllung 23 aus dem Peripherie-Bereich durchgeführt. Dadurch wird die in 19 gezeigte Struktur erzielt. Wie der 19 entnommen werden kann, ist nun die gesamte Oberfläche des Array-Bereichs I mit der die zweite Kondensatorelektrode darstellenden Wolfram-Schicht bedeckt. Zusätzlich weist der Unterstützungskontakt 3 im Peripherie-Bereich II nun eine Kontaktfüllung 87 auf, wobei die Kontaktfüllung in Kontakt mit der TiN-Schicht 84 und dem Unterstützungskontaktpad 31 ist.
Danach wird die Struktur durch Abscheiden einer weiteren Siliziumoxidschicht 80 fertig gestellt. Ein CMP-Schritt erfolgt zur Erzielung einer glatten Oberfläche. Dann wird ein Fotolithografieschritt durchgeführt, um Öffnungen im Peripherie-Bereich zu erhalten, wobei die Öffnungen in Kontakt mit der in 19 gezeigten Kontaktfüllung 87 sind. Zusätzlich werden die Öffnungen im Array-Bereich zur Kontaktierung der zweiten Kondensatorelektrode 23 ausgebildet. Ein leitfähiges Material wird in diese Öffnungen eingebracht. Hierzu kann beispielsweise ein Liner-Material abgeschieden werden, gefolgt von einer Wolfram-Füllung und einem CMP-Schritt.
Folglich wird die in 20 gezeigte Struktur erzielt. Wie der Figur entnommen werden kann, sind im Array-Bereich Plattenkontakte 811 aus leitfähigem Material bereitgestellt, wobei die Plattenkontakte 811 in Kontakt mit der zweiten Kondensatorelektrode sind. Zusätzlich sind im Peripherie-Bereich Unterstützungskontakte 3 durch Bereitstellen von Kontaktstöpseln 83 angegeben, die in Kontakt mit der Kontaktfüllung 87 sind.
Gemäß einer weiteren Ausführungsform wird der Array-Bereich ausgehend von der in 5 gezeigten Struktur mit einem Fotolackmaterial bedeckt. Dies kann beispielsweise durch Auftragen eines Fotolackmaterials und Durchführen eines Fotolithografieschrittes unter Verwendung einer Blockmaske erfolgen. Folglich ist der Array-Bereich mit einem Fotolackmaterial bedeckt, wobei der Peripherie-Bereich unbedeckt verbleibt. Im Peripherie-Bereich wird die Opferfüllung 75, welche in die Kontaktöffnungen 73 gefüllt ist, entfernt und durch eine Kontaktfüllung 87 ersetzt. Die resultierende Struktur ist in 21 gezeigt.
Wie dargestellt ist, liegt nun eine Opferfüllung 75 im Array-Bereich I vor. Optional kann der Liner 751 auf der Oberfläche der ersten Kondensatoröffnung 74 bereitgestellt werden. Im Peripherie-Bereich II ist eine Kontaktfüllung 87 in der ersten Kontaktöffnung 73 bereitgestellt. Danach kann eine Trennungsschicht, die beispielsweise aus Siliziumnitrid 70 hergestellt ist, bereitgestellt werden, gefolgt von einer zweiten Siliziumoxidschicht 76. Die Trennungsschicht 70 kann beispielsweise eine Dicke von 50 bis 100 nm aufweisen, wobei die zweite Siliziumoxidschicht 76 eine Dicke von wenigstens 800 nm, vorzugsweise mehr als I um oder noch mehr aufweist. Die resultierende Struktur ist in 22 gezeigt. Die in 22 gezeigte Struktur ist recht ähnlich zu der in 5 gezeigten Struktur, wobei die Opferfüllung im umgebenden Bereich durch die leitfähige Füllung 87 ersetzt ist.
Danach werden die zweiten Kondensatoröffnungen 77 im Array-Bereich bereitgestellt, während der Peripherie-Bereich unverändert verbleibt. Dies kann durch Verwenden einer geeigneten Fotomaske zum Belichten eines Fotolackmaterials erzielt werden (nicht gezeigt). Nach Definition der Öffnungen 77 im Fotolackmaterial wird ein Ätzschritt durchgeführt zur Ätzung der zweiten Kondensatoröffnungen 77. Diese Ätzung kann dem mit Bezug auf 7 beschriebenen Ätzschritt ähnlich sein. Die resultierende Struktur ist in 23 gezeigt. Wie in 23 dargestellt ist, sind im Array-Bereich I nun zweite Kondensatoröffnungen 77 ausgebildet, die in Kontakt zu den ersten Kondensatoröffnungen 74 sind. Der Peripherie-Bereich verbleibt unverändert, so dass auf eine Darstellung desselben der Einfachheit halber verzichtet wird. Danach wird das Opfermaterial aus dem Array-Bereich entfernt. Falls die Opferfüllung ebenso eine Liner-Schicht 751 beinhaltet, die direkt in Kontakt mit der ersten Kondensatoröffnung ist, verbleibt diese Liner-Öffnung wie in 24 gezeigt. Wie der 24 entnommen werden kann, ist die Oberfläche der ersten Kondensatoröffnung 74 nun mit der Liner-Schicht 751 bedeckt.
Danach wird das die erste Kondensatorelektrode bildende Material abgeschieden. Falls beispielsweise eine Liner-Schicht 751 die erste Kondensatoröffnung 74 bedeckt, weist ein erster Kondensatorbereich 211 eine größere Dicke auf als der zweite Kondensatorbereich 212. Die resultierende Struktur ist in 25 gezeigt.
Danach werden die Bereiche der die horizontale Oberfläche 761 der zweiten Siliziumoxidschicht 76 bedeckenden ersten Kondensatorelektrode 21 auf ähnliche Weise wie in 10 entfernt. Danach werden die die dielektrische Schicht 22 und die zweite Kondensatorelektrode 23 bildenden Materialien auf ähnliche Weise wie oben bereitgestellt. Dann wird eine Siliziumnitridschicht 78 auf die wie oben beschriebene selbe Weise abgeschieden. Danach wird eine Blockmaske auf dem Array-Bereich bereitgestellt, wobei der Peripherie-Bereich unbedeckt verbleibt. Die Siliziumnitridschicht 78, das Material der zweiten Kodensatorelektrode 23 und das Material des Kondensatordielektrikums 22 werden aus dem Peripherie-Bereich entfernt. Danach wird eine Siliziumoxidschicht 80 auf der resultierenden Oberfläche bereitgestellt. Dann werden die Schritte, welche im Zusammenhang mit 14 beschrieben wurden, zur Definition der Plattenkontaktöffnungen 81 und der zweiten Kontaktöffnungen 82 durchgeführt. Beispielsweise wird ein lithografischer Prozess zur Definition der Plattenkontaktöffnungen 81 im Array-Bereich und der zweiten Kontaktöffnungen 82 im Peripherie-Bereich durchgeführt.
Die resultierende Struktur ist in 26 gezeigt. Wie gezeigt ist, sind im Array-Bereich I Plattenkontaktöffnungen 81 bereitgestellt, die in Kontakt mit der zweiten Kondensatorelektrode 23 sind. Zusätzlich sind im Peripherie-Bereich II zweite Kontaktöffnungen 82 bereitgestellt, die in Kontakt zur Kontaktfüllung 87 sind, die in die ersten Kontaktöffnungen 73 gefüllt ist. Danach wird ein leitfähiges Material in den Plattenkontaktöffnungen 81 und den zweiten Kontaktöffnungen 82 bereitgestellt. Dies kann beispielsweise durch Bereitstellen einer Liner-Schicht wie einem TiN-Liner, gefolgt von einem Schritt zum Abscheiden einer Wolfram-Füllung, erfolgen. Dann wird ein CMP-Schritt durchgeführt zur Erzielung einer glatten Oberfläche. Somit wird die in 27 gezeigte Struktur erhalten. Wie gezeigt ist, sind nun im Array-Bereich Plattenkontakte 811 bereitgestellt, die in Kontakt mit der zweiten Kondensatorelektrode 23 sind. Zusätzlich sind im Peripherie-Bereich Unterstützungskontakte 3 fertig gestellt, wobei jeder der Unterstützungskontakte einen ersten Kontaktstrukturbereich 32 und einen zweiten Kontaktstrukturbereich 33 aufweist.
28 zeigt eine beispielhafte Aufsicht auf eine Speichervorrichtung, die ein Speicherzellen-Array I und einen Peripherie-Bereich II aufweist. Das Speicherzellen-Array I weist eine Mehrzahl von Speicherzellen 6 auf, wobei jede der Speicherzellen einen Speicherzellenkondensator 2 und einen Auswahltransistor 5 beinhaltet. Der Speicherkondensator weist erste und zweite Kondensatorelektroden 21, 23 auf, wobei die erste Kondensatorelektrode 21 in Kontakt mit einem ersten Source/Draingebiet 51 des Auswahltransistors 5 ist. Ein Kanal ist zwischen den ersten und zweiten Source/Draingebieten 51, 52 ausgebildet und eine Gateelektrode 53 steuert die Leitfähigkeit des Kanals. Die Gateelektrode 53 ist von dem Kanal durch eine Gateisolationsschicht 57 isoliert. Durch Ansteuern des Auswahltransistors 54 über eine zugehörige Wortleitung 63 wird die in dem Speicherkondensator 2 gespeicherte Information auf eine entsprechende Bitleitung 64 ausgelesen. Das in 28 gezeigte Layout entspricht dem so genannten Folded Bitline Layout.
Der Unterstützungsbereich II betrifft einen Bereich am Rand des Speicherzellen-Arrays, in dem unterstützende Schaltkreise wie Decoder, Leseverstärker 61 und eine Wortleitung 362 zur Aktivierung einer Wortleitung lokalisiert sind. Allgemein beinhaltet der umgebende Bereich einer Speichervorrichtung Schaltkreise zum Ansteuern der Speicherzellen sowie zum Lesen und Verarbeiten der von den einzelnen Speicherzellen empfangenen Signale.

Claims

Speichervorrichtung mit: in einem Speicherzellen-Array angeordneten Speicherzellen (6), die jeweils einen Auswahltransistor (5), der wenigstens teilweise in einem Halbleitersubstrat (1) ausgebildet ist, sowie einen Speicherkondensator (2) umfassen, wobei jeder der Speicherkondensatoren (2) einen ersten Kondensatorbereich (211) und einen zweiten Kondensatorbereich (212) aufweist, wobei der zweite Kondensatorbereich (212) oberhalb des ersten Kondensatorbereichs (211) angeordnet ist und dadurch eine erste Richtung definiert wird, die ersten und zweiten Bereiche (211, 212) jeweils einen Hohlkörper aus einem leitfähigen Material aufweisen und dadurch eine erste Kondensatorelektrode (21) gebildet wird, ein oberer Durchmesser von jedem der Hohlkörper größer ist als ein unterer Durchmesser des Hohlkörpers, der Durchmesser senkrecht zur ersten Richtung bemessen ist, und der Speicherkondensator (2) zusätzlich eine zweite Kondensatorelektrode (23) und ein dielektrisches Material (22), das zwischen den ersten (21) und zweiten (23) Kondensatorelektroden angeordnet ist, aufweist; einem in einem Peripherie-Bereich angeordneten Peripherie-Schaltkreis (37), der mit dem Speicherzellen-Array verbunden ist; und der Peripherie-Bereich zusätzlich Kontaktstrukturen (3) mit jeweils einem ersten Kontaktstrukturbereich (32) und einem zweiten Kontaktstrukturbereich (33) aufweist, wobei der zweite Kontaktstrukturbereich (33) oberhalb des ersten Kontaktstrukturbereichs (32) angeordnet ist, wobei der Durchmesser eines oberen Bereichs des ersten Kontaktstrukturbereichs (32) größer ist als ein unterer Durchmesser des ersten Kontaktstrukturbereichs (32) und ein oberer Durchmesser des zweiten Kontaktstrukturbereichs (33) größer ist als ein unterer Durchmesser des zweiten Kontaktstrukturbereichs (33), und der Durchmesser in einer zur ersten Richtung senkrechten Richtung bemessen ist, wobei die Kontaktstrukturbereiche (32, 33) aus einem leitfähigen Material bestehen, und wobei die zwei Kondensatorbereiche (211, 212) jeder der ersten Kondensatorelektroden (21) zueinander in einer zur ersten Richtung senkrechten Richtung lateral zueinander versetzt sind.
Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die ersten und die zweiten Kontaktstrukturbereiche (32, 33) in einer zur ersten Richtung senkrechten Richtung versetzt sind.
Speichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass außerhalb der ersten und zweiten Kontaktstrukturbereiche (32, 33) und der ersten und zweiten Kondensatorbereiche (211, 212) ein isolierendes Material (71, 76) angeordnet ist.
Speichervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass außerhalb der ersten und zweiten Kontaktstrukturbereiche (32, 33) und der ersten und zweiten Kondensatorbereiche (211, 212) eine isolierende Schicht (70) angeordnet ist, wobei die Unterseite der isolierenden Schicht (70) auf derselben Höhe angeordnet ist wie die Oberseite des ersten Kontaktstrukturbereichs (32).
Speichervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Kontaktstrukturen sich von der Oberfläche (10) des Halbleitersubstrats (1) aus erstrecken, in dem die Auswahltransistoren (5) ausgebildet sind.
Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die ersten Kontaktstrukturbereiche (32) sich bis zur selben Höhe wie die ersten Kondensatorbereiche (211) erstrecken.
Verfahren zum Ausbilden einer Speichervorrichtung, umfassend: Bereitstellen eines Vorrichtungssubstrats, wobei das Vorrichtungssubstrat ein Halbleitersubstrat (1) beinhaltet; Ausbilden einer Mehrzahl von Auswahltransistoren (5) in einem Array-Bereich, wobei jeder der Auswahltransistoren (5) wenigstens teilweise im Halbleitersubstrat (1) ausgebildet ist; Ausbilden eines Peripherie-Schaltkreises in einem Peripherie-Bereich des Vorrichtungssubstrats; Ausbilden von an eine Oberfläche des Vorrichtungssubstrats im Array-Bereich anschließenden Kondensatorkontakten (24) und von im Peripherie-Bereich an die Oberfläche anschließenden Unterstützungskontaktpads (31); danach Aufbringen einer ersten Schicht (71) auf der Oberfläche (10) des Vorrichtungssubstrats; Ätzen der ersten Schicht (71) zur Definition erster Öffnungen (74) durch die erste Schicht (71), wobei eine erste Teilmenge der ersten Öffnungen (74) die Kondensatorkontakte (24) freilegt und eine zweite Teilmenge der ersten Öffnungen (74) die Unterstützungskontaktpads (31) freilegt; danach Aufbringen einer zweiten Schicht (76) über der ersten Schicht (71); Definieren von zweiten Öffnungen (77) in der zweiten Schicht (76), die im Array-Bereich und im Peripherie-Bereich, die ersten Öffnungen (74) freilegen; Vorsehen erster Kondensatorelektroden (21) durch Bereitstellen einer eine Oberfläche der ersten und zweiten Öffnungen (74, 76) im Array-Bereich bedeckenden Schicht; danach Vorsehen einer die ersten Kondensatorelektroden (21) im Array-Bereich bedeckenden dielektrischen Schicht (22); Vorsehen von zweiten Kondensatorelektroden (23), die die dielektrische Schicht (22) bedecken; und Vorsehen einer Kontaktfüllung in den ersten und zweiten Öffnungen im Peripherie-Bereich, wobei Unterstützungskontakte (3) ausgebildet werden.
Verfahren nach Anspruch 7, zusätzlich umfassend das Füllen der ersten Öffnungen (74) mit einer Opferfüllung (75) vor dem Bereitstellen der zweiten Schicht (76).
Verfahren nach Anspruch 8, zusätzlich umfassend die Schritte Vorsehen einer dritten Schicht (70) über der ersten Schicht (71) vor dem Bereitstellen einer zweiten Schicht (76), wobei das Material der dritten Schicht (70) verschieden ist von den Materialien der ersten und zweiten Schichten (71, 76) und wobei die zweite Ätzung ein Ätzen der dritten Schicht (70) beinhaltet.
Verfahren nach Anspruch 9, wobei das Vorsehen der dritten Schicht (70) nach dem Füllen der ersten Öffnung (74) mit einer Opferfüllung (75) ausgeführt wird.
Verfahren nach Anspruch 7, wobei die zweiten Öffnungen (77) über einen Ätzprozess definiert werden, bei dem die zweiten Öffnungen (77) gleichzeitig im Array-Bereich und im Peripherie-Bereich geätzt werden.
Verfahren nach Anspruch 7, wobei die zweiten Öffnungen (77) im Peripherie-Bereich nach dem Bereitstellen der ersten Kondensatorelektrode (21), des Kondensatordielektrikums (22) und der zweiten Kondensatorelektrode (23) im Array-Bereich definiert werden.
Verfahren nach Anspruch 12, zusätzlich umfassend das Vorsehen einer Opferfüllung (75) in den ersten Öffnungen (74) im Array-Bereich und Bereitstellen der Kontaktfüllung in den ersten Öffnungen (74) im Peripherie-Bereich vor dem Bereitstellen der zweiten Schicht (76).