DE3844388C2 - - Google Patents

Description

Die Erfindung betrifft einen dynamischen Direktzugriffspeicher (DRAM) gemäß des Oberbegriffes des Anspruchs 1, wie er aus EP 02 34 891 A2 oder aus EP 02 01 706 A2 bekannt ist.

Auf dem Gebiet der Halbleiterspeichereinrichtungen wurden viele Versuche unternommen, die Speicherkapazität durch Erhöhung der Anzahl der Speicherzellen auf einem einzelnen Baustein bzw. Chip, d. h. den Integrationsgrad, zu steigern. Um dies zu erreichen, ist eine Minimierung des Platzbedarfs der Speicherzellenanordnung wesentlich, wodurch mehrere Speicherzellen auf einer begrenzten Fläche des Chips gebildet werden können. Dabei ist bekannt, daß eine Speicherzelle, bestehend aus einem Transistor und einem Kondensator gebildet ist. Da der Kondensator den größten Platzbedarf bei einer Speicherzelle hat, ist es wesentlich, den Platzbedarf des Kondensators zu minimieren und seine Kapazität zu erhöhen, so daß ein Datenlesevorgang erleichtert wird und Datenfehler durch Fremdkörpereinwirkung, beispielsweise durch α-Partikel, verringert werden.

Um diese Schwierigkeiten zu beheben, wurden verschiedene Verfahren zur Bildung von Kondensatoren vorgeschlagen, welche Gräben auf der Oberfläche des Halbleitersubstrats aufweisen, so daß der vom Kondensator belegte Platz minimiert ist und die Kapazität des Kondensators auf einen Maximalwert gebracht ist. Es ist üblich, bei einer Speicherkapazität von mehr als vier Megabits einen Grabenkondensator bei einem DRAM einzusetzen.

Ein Beispiel für eine Speicherzelle, bei der ein herkömmlicher Grabenaufbau verwendet wird, ist in ISSCC Digest of Technical Papers, Februar 1986, Seiten 272 bis 273 beschrieben.

Aus der EP 02 01 706 ist ein Grabenkondensator bekannt, der aus einem flachen Grabenbereich und einem tiefen Grabenbereich gebildet ist. Die Seitenwände des flachen Grabenbereiches sind maskiert, so daß ein Durchdringen von Dotierungsmitteln verhindert ist. Der tiefere Grabenbereich wird mit Bor-Ionen dotiert und auf diese Weise eine p⁺-Dotierungszone erzeugt. Der Leitfähigkeitstyp der Dotierzone stimmt mit dem Leitfähigkeitstyp des Substrates überein.

Nachteilig bei diesem vorbekannten Grabenkondensator ist, daß zwischen Kondensator und Transistor Kriechströme auftreten können, wodurch der Integrationsgrad der Speichereinrichtung begrenzt ist.

Es ist Aufgabe der Erfindung, eine Speichereinrichtung mit den Merkmalen des Oberbegriffes von Anspruch 1 hinsichtlich einer erhöhten Kapazität des Kondensators und eines erhöhten Integrationsgrades zu verbessern. Gleichzeitig sollen Kriech- bzw. Ladungsleckströme und der Durchgreif-(punch-through)-Effekt zwischen den Grabenkondensatoren und anderen Elementen im Substrat und die Anfälligkeit gegenüber Datenfehlern durch z. B. α-Partikel verringert werden.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruches 1 angegebenen Merkmale gelöst.

Grabenkondensatoren für DRAM's mit den in Kennzeichen des Anspruchs 1 angegebenen Merkmalen sind für sich aus EP 01 69 938 A1 bekannt.

Vorteilhafte Ausführungsformen der Direktzugriffspeichereinrichtung sind durch die Merkmale der Unteransprüche gegeben.

Anhand der Figuren wird die Erfindung noch näher erläutert.

Es zeigt:

Fig. 1 einen Querschnitt durch eine Speicherzelle mit eingebettetem Speicherkondensator als Ausführungsbeispiel der Erfindung;

Fig. 2 einen Querschnitt zur Erläuterung der Ver­ bindung zwischen einer Speicherzelle, die ein Ausführungsbeispiel der Erfindung ist, mit einer benachbarten Speicherzelle;

Fig. 3 eine Draufsicht auf eine Speicherzelle, die ein Ausführungsbeispiel der Erfindung ist;

Fig. 4 einen Querschnitt durch ein Ausführungs­ beispiel der erfindungsgemäßen Speicherzelle, bei der das Anlegen einer Spannung an die Zellenelektrode gezeigt ist; und

Fig. 5(A)-(I) aufeinanderfolgende Schritte zur Herstellung einer Transistorspeicherzelle mit eingebette­ tem Speicherkondensator, die ein Ausführungs­ beispiel der Erfindung ist.

Fig. 1 ist eine Querschnittsansicht, welche einen eingebet­ teten bzw. versenkten Speicherkondensator in einer Transi­ storspeicherzelle, die ein Ausführungsbeispiel der Erfindung ist, darstellt. Mit dem Bezugszeichen 10 ist ein P- oder N-Halbleitersubstrat bezeichnet. In der folgenden Beschrei­ bung wird der Einfachheit halber immer Bezug genommen auf ein Substrat vom P-Typ, jedoch kann die Erfindung auch bei einem Substrat vom N-Typ zur Anwendung kommen. Es ist in einem Graben ein Kon­ densator gebildet. Der Graben besitzt eine im wesentlichen konische Form. Das Grabeninnere erstreckt sich senkrecht zur Oberfläche des Halbleitersubstrats. Der Graben enthält einen flachen und breiten Grabenteil 12a und einen tiefen schmalen Grabenteil 12b. Im peripheren Bereich sind eine N⁺-Zellen­ elektrode 14, die mit Arsen, Phosphor oder dgl. vom zum Substrat entgegengesetzten Leitfähigkeitstyp hochdotiert ist, und eine P⁺-Zone 16, welche mit Bor und dgl. vom glei­ chen Leitfähigkeitstyp wie das Substrat hochdotiert ist, gebildet. Die N⁺-Zellenelektrode 14 bildet eine Elektrode des Kondensators.

Ein harter Polysiliciumkern 18 ist in den Grabenteilen 12a und 12b gebildet. Dieser Kern stellt die andere leitfähige Elektrode des Kondensators dar. Der Kern 18 ist von der N⁺- Zellenelektrode 14 durch eine dielektrische Schicht 20, be­ stehend aus einer Oxidschicht oder aus einer Zusammensetzung eines Oxids und Nitrids, isoliert. Die Dicke der dielektri­ schen Schicht beträgt etwa 10-20 nm.

Die Gräben werden fortlaufend durch den folgenden Herstel­ lungsvorgang gebildet. Während des ersten Schrittes der Her­ stellung wird ein flacher Grabenteil 12a im Substrat durch reaktives Ionenätzen gebildet. Der flache Grabenteil 12a er­ streckt sich etwa 1,5 µm in das Substrat. Wenn der flache Grabenteil gebildet ist, werden Oxidschichten an der Innen­ seite und am Boden niedergeschlagen. Daraufhin wird der Boden des flachen Grabenteils unter Verwendung von anisotropem Ätzen wiederum geätzt. Die gesamte Oxidschicht 22 verbleibt an den Seitenwänden des Grabenteils, so daß eine Diffusion von Störstellen in einem nachfolgenden Störstellendiffusions­ vorgang blockiert wird. In einem zweiten Herstellungsschritt wird der tiefe Grabenteil 12b, welcher eine Tiefe von etwa 3-3,5 µm aufweist, im Boden des flachen Graben­ teils durch Ätzen gebildet. Es werden dann Störstellen in die Seitenwände des tiefen Grabens eingebracht, um eine hochdotierte N⁺-Zone und P⁺-Zone zu bilden. Zu diesem Zeitpunkt wirkt die Oxidschicht 22, welche an den Seiten­ wänden des flachen Grabenteils 12a vorhanden ist, als Barriere während des Störstellendiffusionsvorgangs.

Der Übertragungstransistor enthält ein Gate 24 und Drain- und Sourcezonen 28 und 29, die durch eine Kanalzone 26 un­ terhalb des Gates 24 getrennt sind. Das Gate 24 und der Kanalbereich 26 des Transistors sind voneinander durch eine Gate-Isolationsschicht 30 isoliert, so daß der Strom, wel­ cher zwischen den Drain- und Sourcezonen 28 und 29 fließt, in Abhängigkeit von dem an das Gate 24 gelegten Steuersignal begrenzt ist. Die Sourcezone des Transistors und der Poly­ siliciumkern 18 sind über ein leitfähiges Polysilicium 32 miteinander verbunden, so daß zwischen dem Speicherkonden­ sator und der Schaltung zur Erzeugung der Ladungen ein Ladungstransport stattfinden kann. Isolierschichten 34 und 37 bedecken verschiedene andere Schichten auf dem Halbleiter­ substrat und schützen dabei diese. Ferner sind Leiter vor­ handen, wie beispielsweise ein Leiter 36, der mit der Drain­ zone 28 des Übertragungstransistors verbunden ist und zum Übertragen von Signalen verschiedener Elemente dient. Ein Leiter 39 besteht aus Metall.

Die Fig. 1 zeigt einen Querschnitt durch den versenkten bzw. eingebetteten Speicherkondensator. Eine P⁺-Dotierungsschicht 38 unter der Isolierschicht 34 wird gebildet, um Kriech­ ströme zwischen benachbarten Gräben zu verringern. Ferner isoliert die P⁺-Zone 16 außerhalb der N⁺-Zellenelektrode 14 die N⁺-Zellenelektrode 14 von der Sourcezone 29 des Übertragungstransistors, so daß Kriechströme unterbunden sind. Hierdurch wird die Kapazität des Speicherkondensators erhöht.

Die Fig. 2 zeigt einen Querschnitt zweier benachbarter, miteinander verbundener Zellen. Es werden hierbei die glei­ chen Bezugsziffern wie in Fig. 1 für die gleichen Elemente verwendet. Die beiden benachbarten Zellen sind über die N⁺-Zellenelektrode 14 miteinander verbunden.

Die Fig. 3 zeigt eine Draufsicht auf einen Teil der Spei­ cherzellenanordnung, welche den oben beschriebenen Aufbau hat. Mit 40 ist der Grabenbereich bezeichnet, welcher den Kondensator bildet. 42 bezeichnet eine N⁺-dotierte Zellen­ elektrode 44, einen P⁺-dotierten Bereich und 46 einen Substratbereich vom P-Typ. Wie die Figur zeigt, sind die N⁺-Zellenelektrode (die Zone 14 in Fig. 2) um die jeweili­ gen Gräben angeordnet und miteinander verbunden. An einer bestimmten Anschlußstelle der Speicherzellenanordnung ist eine festgelegte Spannung an die N⁺-Zellenelektrode 42 an­ gelegt, wie es in Fig. 4 dargestellt ist. Für die gleichen Teile wie in den Fig. 1 und 2 sind in der Fig. 4 die gleichen Bezugsziffern verwendet.

In einem Randbereich der Speicherzellenanordnung der Fig. 3 ist eine N-Wanne 47 gebildet, wie es in Fig. 4 dargestellt ist. Diese ist mit der N⁺-Zellenelektrode 14 verbunden. An einem oberen Teil der N-Wanne 47 ist eine N⁺-Dotierungs­ schicht 48 vorhanden, welche mit einem Leiter 49 verbunden ist. Wenn eine festgelegte Spannung an den Leiter 49 ange­ legt wird, wird diese Spannung über die N-Wanne 47 an die N⁺-Zellenelektrode 14 angelegt. Wenn die N⁺-Zellenelektrode 14 über die N-Wanne 47 mit der angelegten Spannung ver­ sorgt ist, werden alle N⁺-Zellenelektroden 14 aufgrund ih­ rer Verbindung miteinander mit dieser Spannung versorgt. In bevorzugter Weise wird eine Versorgungsspannung von Vcc/2 (die Hälfte der Versorgungsspannung Vcc) an die N-Wanne angelegt.

Im folgenden werden anhand der Fig. 5(A)-5(I) die ein­ zelnen Herstellungsschritte zur Bildung der DRAM-Zellen nach der Erfindung erläutert.

Das Ausgangsmaterial einer Siliciumhalbleiterscheibe 50 ist ein Substrat vom N-Typ oder P-Typ. In diesem Substrat ist eine N-Wanne oder P-Wanne 52 mit einem herkömmlichen Verfahren, beispielsweise durch Diffusion oder Ionenimplantation, her­ gestellt. Die Störstellenkonzentration im Substrat im Bereich einer Wanne 52, welche dabei gebildet wird, beträgt etwa 10¹⁴ Atome/cm³.

Im Verfahrensschritt der Fig. 5A wird als Ausgangsmaterial ein Siliciumhalbleitersubstrat 50 vom P-Typ verwendet, wel­ ches eine N-Wanne 52 aufweist. Zunächst wird durch herkömm­ liche thermische Oxidation eine Oxidschicht 54 aus SiO₂ auf dem Substrat 50 mit einer Dicke von 20-40 nm gebildet. Anschließend werden eine Nitridschicht 56 aus Si₃N₄ und dicke Oxidschicht 58 aufeinanderfolgend mit herkömmlichen Verfahren gebildet. Die Nitridschicht 56 besitzt eine Dicke von etwa 100-200 nm und wird als Oxidationsschutzmaske im nachfolgenden Verfahrensschritt verwendet. Die Oxidschicht 58 besitzt eine Dicke von etwa 600-800 nm und wird bei niedriger Temperatur gebildet und wird als Maske während der Grabenbildung verwendet.

Anschließend werden durch Photolitographie die Oxid-Nitrid- und Oxid-Schichten 54, 56, 58 als Ätzmasken bei der Bildung des Grabens hergestellt. Anschließend wird durch reaktives Ionenätzen (RIE) das Siliciumsubstrat 50 geätzt zur Bil­ dung eines Grabens 60. Anschließend werden auf der oberen Oberfläche des Substrats und der Oberfläche des Grabens 60 die Oxidschichten gebildet mit einer Dicke von 200 nm unter Anwendung eines herkömmlichen Niedertemperatur­ oxidationsverfahrens. Ferner werden durch Ätzen ohne eine getrennte Maske die Oxidschichten auf dem Boden des Grabens 60 beseitigt, und es verbleiben auf der Oberfläche des Sub­ strats an den Seitenwänden des Grabens 60 Oxidschichtmasken 62, wie es in Fig. 5(B) dargestellt ist. Am Boden des Grabens 60 wird durch reaktives Ionenätzen der tiefe Grabenteil ge­ bildet, wie es in Fig. 5(C) dargestellt ist.

In der Fig. 5(D) werden in die freiliegenden Seitenwände des Grabens 60, mit Ausnahme der von der Oxidationsmaske 52 be­ deckten Wandteile, im schrägen Winkel Ionen vom P-Typ, wie beispielsweise Bor, und Ionen vom N-Typ, wie beispielsweise Arsen, implantiert, und zwar bei Dosen von 10¹²-10¹³ Ionen/cm² und 10¹⁴-10¹⁵ Ionen/cm² mit einer Energie von etwa 50 keV, so daß ein Halbleiterbereich 65 vom P-Typ und ein Halbleiterbereich 64 vom N-Typ im Substrat außerhalb des Grabens gebildet werden. Anschließend wird ein Halblei­ terbereich 66 vom N-Typ im Substratbereich unterhalb des Bodens des Grabens durch N⁺-Ionenimplantation oder durch herkömmliche Diffusion gebildet. Der Halbleiterbereich 65 vom P-Typ und der Halbleiterbereich 64 vom N-Typ können durch ein herkömmliches Diffusionsverfahren hergestellt sein.

Wie es in Fig. 5(E) dargestellt ist, werden nach Beendigung der Dotierung der Grabenwände Dotierungsmittel diffundiert zur Bildung einer N⁺-Zellenelektrode 67 und eines P⁺-Bereichs 68.

Die N⁺-Zellenelektrode 67 dient als eine Elektrode des Kondensators. Zur Bildung der Kondensatorisolierschicht wird eine dielektrische Schicht 70 gebildet, welche eine Oxid­ schicht und/oder Nitridschicht an den Seitenwänden des Grabens 60 und der Bodenfläche des Substrats aufweist. In den Graben 60 wird ein N⁺-Dotierungs-Polysiliciumkern 72 eingefüllt. Die dielektrische Schicht 70 und der Dotierungs- Polysiliciumkern 72 werden mit herkömmlichen Verfahren ge­ bildet. Der Dotierungs-Polysiliciumkern 72 speichert eine Ladung und bildet eine Elektrode des Kondensators. Nach Be­ seitigung des Polysiliciums auf der Nitridschicht 56 und der anschließenden Beseitigung der Nitridschicht 56 und der Oxidschicht 54 in dem Bereich, in welchem die Feldoxidschicht gebildet werden soll, wird unterhalb dieses Bereichs eine P-Dotierungszone 74 mit hoher Konzentration gebildet und an­ schließend die Feldoxidschicht 76 hergestellt. Anschließend werden die auf dem Substrat verbliebenen Nitridschichten 56 und Oxidschichten 54 alle beseitigt.

Wie die Fig. 5(F) zeigt, wird die Gate-Oxidschicht 80 auf der freigelegten Substratoberfläche 78 durch thermische Oxidation gezüchtet und eine leitfähige Polysiliciumschicht 82 sowie eine Niedertemperatur-Oxidschicht 83 auf der gesam­ ten Oberfläche des Substrats gebildet. Ein Gateelektroden­ muster 84 wird durch herkömmliche Photolitographie gebildet. An den Seitenwänden des Gateelektrodenmusters 84 wird ein Oxidabstandhalter 85 gebildet.

Wie aus der Fig. 5(G) zu ersehen ist, wird die N⁺-Zone als Drain- und Sourcezonen 86 und 87 eines N-Kanal-MOS-Feld­ effekttransistors (N-MOSFET) auf dem Substrat 50 ausgebil­ det. Drain- und Sourcezonen 88 und 89 eines P-MOSFET werden an der N-Wanne 52 gebildet. Anschließend wird eine Isolier­ schicht 91a in Form eines Überzugs aus Niedertemperaturoxid (LTO) oder Phosphorsilicatglas (PSG) aufgebracht. Es wird dann eine Verbindungsschicht 90 durch Ätzen des Verbindungs­ bereichs zwischen dem leitfähigen Polysiliciumkern 72 und der Sourcezone 87 des N-MOSFET als Übertragungstransistor gebildet. Die Source- und Drainzonen des MOSFET werden durch herkömmliche Phosphorionenimplantation gebildet. Der versenkte bzw. eingebettete Polysiliciumkern 72 wird mit dem Übertragungstransistor über eine dünne leitfähige Polysili­ ciumschicht, welche durch Photolitographie gebildet wird oder eine Silicidschicht verbunden.

Gemäß der Fig. 5(H) wird nach dem Aufbringen einer isolie­ renden Überzugsschicht aus LTO oder PSG auf der gesamten Oberfläche eine Polysiliciumschicht 92 auf der Isolierschicht 91 gebildet, so daß die Ladung des Speicherkondensators übertragen werden kann, indem ein Kontaktfenster auf der Drainzone 86 des N-MOSFET gebildet wird.

Schließlich wird, wie es in der Fig. 5(I) gezeigt ist, auf den verschiedenen Elementen des Halbleitersubstrats 50 eine Passivierungsschicht 93 gebildet. Die N⁺-Zellenelektrode 67 ist hochdotiert mit N-Störstellen und dient als Zellen­ elektrode des Grabenkondensators. Durch die Anwendung zweier Schritte zur Bildung der Dotierung der Seitenwände und des Bodens des Grabens 60 gewinnt man eine wirkungsvolle Zellen­ elektrode unterhalb der Oberfläche des Substrats 50, welche den durch die Erfindung gewünschten Vorteil bringt.

Die Erfindung kann auf verschie­ dene Weise ausgestaltet sein. Beispielsweise kann das Halb­ leitersubstrat aus einem anderen Material als Silicium be­ stehen.

Wie oben beschrieben wurde, erfolgt bei der Erfindung - im Unterschied zu der aus der EP 01 69 938 A1 bekannten Speicherzelle - die Ladungsspeicherung im Polysiliciumkern 18 innerhalb des Grabens. Daher ist die Anfälligkeit gegenüber Störungen z. B. durch α-Partikel verringert. Da darüber hinaus die Zellenelektrode unterhalb der Substratoberfläche gebildet ist, treten die Schwierigkeiten, die bei einer Zellenelektrode auf dem Substrat aus Polysilicium möglich sind, nicht mehr auf.

Claims (6)

1. Dynamische Direktzugriffspeichereinrichtung mit einem Halbleitersubstrat eines ersten Leitfähigkeitstyps, wenigstens einem Speicherkondensator zum Speichern von Ladungen im Halbleitersubstrat und einem Übertragungstransistor mit Gate, Source und Drain zur Übertragung der Ladung auf den Kondensator, die aufweist:

• - wenigstens eine Grabenanordnung (12a, 12b) zur Bildung der Kondensatorzone senkrecht zur Oberfläche des Substrats (10), die einen in das Substrat (10) eingeformten flachen Grabenbereich (12a), dessen Seitenwände maskiert sind, so daß ein Durchdringen von Dotierungsmitteln verhindert ist, sowie einen tiefen Grabenbereich (12b), welcher unmittelbar unterhalb vom flachen Grabenbereich (12a) gebildet ist, besitzt;
• - einen in der Grabenanordnung (12a, 12b) gebildeten Stromleiterbereich (18) zur Speicherung der Ladung in Abhängigkeit von einer gegebenen Spannung;
• - eine dielektrische Schicht (20), welche zwischen der Grabenanordnung (12a, 12b) und dem Stromleiterbereich (18) gebildet ist und als Isolator des Kondensators dient; und
• - eine Verbindungsleitung (32) zum Kontaktieren des Stromleiterbereiches (18) mit dem Übertragungstransistor (24, 26, 28, 29) für die Übertragung der Ladungen auf die Kondensatorzone,

gekennzeichnet durch

• - einen ersten Dotierungsbereich (14) eines zweiten Leitfähigkeitstyps um den tiefen Grabenbereich (12b) herum zur Bildung einer Kondensatorelektrode und einen zweiten Dotierungsbereich (16) vom ersten Leitfähigkeitstyp im Substratbereich außerhalb und neben dem ersten Dotierungsbereich (14).

2. Dynamische Direktzugriffspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der flache Grabenbereich (12a) einen größeren Querschnitt aufweist als der tiefe Grabenbereich (12b).

3. Dynamische Direktzugriffspeichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp ein P-Typ ist und daß der zweite Leitfähigkeitstyp ein N-Typ ist.

4. Dynamische Direktzugriffspeichereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die ersten Dotierungsbereiche (14) benachbarter dynamischer Direktzugriffspeicherzellen miteinander verbunden sind.

5. Dynamische Direktzugriffspeichereinrichtung mit einer Vielzahl von Speicherkondensatoren und Übertragungstransistoren nach Anspruch 4, dadurch gekennzeichnet, daß ein Wannenbereich (47) vom zweiten Leitfähigkeitstyp in einem Randbereich der dynamischen Direktzugriffspeichereinrichtung angeordnet und mit dem ersten Dotierungsbereich (14) verbunden ist, wobei die halbe Versorgungsspannung an den Wannenbereich (47) angelegt ist.