DE3930639A1 - Halbleiterspeichervorrichtung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Halbleiterspeicher­ vorrichtung nach dem Oberbegriff der Patentansprüche 1 und 2. Insbesondere bezieht sich die vorliegende Erfindung auf eine Verbesserung in einer Verbindungsstruktur einer Halb­ leiterspeichervorrichtung mit einem gestapelten Kondensator in jeder Speicherzelle.

Bei den meisten Typen von dynamischen Halbleiterspeicher­ vorrichtungen (die nachfolgend als DRAMS bezeichnet werden), umfaßt jede Speicherzelle einen Übertragungsgatetransistor und einen Kondensator. Derartige Schaltungen sind für einen höheren Integrationsgrad geeignet, da die Anzahl der Elemen­ te, die eine Speicherzelle bilden, gering ist. DRAMS mit ge­ stapelten Kondensatoren, bei denen die Kondensatoren drei­ dimensional gestapelt sind, wurden vorgeschlagen, um den Integrationsgrad weiter zu verbessern. Ein Beispiel eines derartigen DRAMS ist in der japanischen Patentveröffentli­ chung Nr. 2784/1985 offenbart. Die Struktur der Speicher­ zelle in einem derartigen DRAM vom gestapelten Typ wird nachfolgend unter Bezugnahme auf die Fig. 4 und 5 erläu­ tert.

Fig. 4 ist eine Draufsicht auf eine Speicherzelle und

Fig. 5 eine Querschnittsstruktur derselben längs der Rich­ tung V-V von Fig. 4.

Wie in diesen Figuren gezeigt ist, sind eine Mehrzahl von Wortleitungen 1 a, 1 b, 1 c und 1 d in einer Reihenrichtung und eine Mehrzahl von Bitleitungen 2 a, 2 b in der Spaltenrichtung eines Speicherzellenfeldes in einem DRAM ausgebildet. Die Bitleitungen 2 a, 2 b, die nebeneinander liegen, bilden ein Bitleitungspaar. Das Bitleitungspaar ist an einen Lesever­ stärker angeschlossen. Ein Transfergatetransistor 3 und ein Kondensator 4 sind in der Nähe einer jeden Schnittstelle zwischen den Wortleitungen und den Bitleitungen ausgebildet. Der Transfergatetransistor 3 umfaßt eine Gateelektrode 1 c (die einen Teil der Wortleitung 1 c bildet) und ist auf einer Oberfläche eines Halbleitersubstrates 5 ausgebildet, wobei ein Gateoxidfilm 6 zwischen diesen Schichten liegt. Abschnitte, um die Gateelektrode 1 c herum sind mit einem isolierenden Film 7 bedeckt. Dotierungsbereiche 8 a, 8 b sind an dem Oberflächenbereich des Halbleitersubstrates 5 in einer selbst-ausrichtenden Anordnung mit der Gateelektrode 1 c ausgebildet. Die Dotierungsbereiche 8 a, 8 b stellen den Source/Drain-Bereich des Transistors dar. Eine untere Elek­ trode 9 des Kondensators 4 ist auf der Oberfläche des Dotie­ rungsbereiches 8 b ausgebildet. Die untere Elektrode 9 er­ streckt sich von oberhalb der Gateelektrode 1 c in Richtung zu einem Bereich oberhalb der Wortleitung 1 d und verläuft über einen Feldoxidfilm 18, wobei isolierende Filme 7, 7 a jeweils dazwischen angeordnet sind. Ein dielektrischer Film 10 mit 2-schichtiger Struktur umfaßt einen Silizium-Nitrit- Film und einen Oxid-Film, der auf der Oberfläche der unteren Elektrode 9 ausgebildet ist. Eine obere Elektrode 11 des Kondensators 4 ist hierauf ausgebildet. Die untere Elektro­ de 9, der dielektrische Film 10 und die obere Elektrode 11 bilden einen Kondensator 4. Ein Zwischenschichtisolations­ film 12, der aus einem Silizium-Oxid-Film oder dergleichen besteht, ist auf dem Kondensator 4 ausgebildet. Die Bit­ leitung 2 b, die aus Aluminium (AL) besteht, ist durch Sput­ tern auf die Oberfläche des Zwischenschichtisolationsfilmes 12 abgeschieden. Die Bitleitung 2 b ist mit einem Dotierungs­ bereich 8 b des Transfergatetransistors 3 durch ein Kontakt­ loch 13 verbunden.

Wie oben bei einem gestapelten DRAM beschrieben ist, hat der Kondensator 4 eine dreidimensional gestapelte Struktur, so daß diese Schaltung in der Stapelrichtung verglichen mit einem planaren DRAM dick ist. Beispielsweise liegt die Bit­ leitung 2 b in einem Bereich, der 3000 bis 6000 Å höher als die Oberfläche des Halbleitersubstrates liegt. Daher verlau­ fen Verbindungsleitungen, wie beispielsweise die Bitleitung 2 b, welche in relativ hohen Bereichen von der Oberfläche des Halbleitersubstrates angeordnet sind, auf Bereichen mit ver­ schiedenen Hügeln und Tälern.

Daher erweist sich die Musterstrukturierung der Verbindungs­ schicht als schwierig, wie nachfolgend unter Bezugnahme auf Fig. 6 erläutert wird. Fig. 6 ist eine schematische Quer­ schnittsdarstellung des Verfahrensschrittes der Musterstruk­ turierung der Bitleitung 2 b, welche auf der Oberfläche des Zwischenschichtisolationsfilmes 12 ausgebildet ist, wobei die Längsrichtung der Bitleitung 2 b der vertikal zur Papier­ ebene liegenden Richtung entspricht. Ein Kontaktloch 13 ist in dem Zwischenschichtisolierfilm 12 ausgebildet. Eine Alu­ miniumschicht 2 b ist auf dessen Oberfläche durch Sputtern abgeschieden. Ein Resist 14 ist auf deren Oberfläche aufge­ bracht. Eine Maske 15 zum Erzeugen von mit dem Halbleiter­ substrat ausgerichteten Mustern liegt oberhalb des Resist 14 mit einem dazwischenliegenden Abstand. Die Maske 15 zur Mustererzeugung hat einen Bereich 17 zum Abfangen von Be­ lichtungslicht. Abschnitte des Resist-Bereiches 14 b und der Aluminiumschicht 2 b sind mit dem das Licht abfangenden Be­ reich 17 bedeckt und bilden diejenigen Bereiche der gewünschten Bitleitung 2 b. Das von einem Belichtungsgerät ausgesandte Belichtungslicht 16 erreicht das Resist 14 durch die Maske 15 zum Festlegen der Musterstruktur. Die vorbe­ stimmten Bereiche 14 a des Resist werden durch das Licht be­ lichtet. Jedoch wird das das Resist 14 durchlaufende Licht durch die Aluminiumschicht 2 b reflektiert, da diese ein hohes Reflexionsvermögen für das Belichtungslicht 16 hat. Ferner gibt es zahlreiche Erhebungen und Absenkungen bzw. Berge und Täler in der auf der oberen Schicht ausgebildeten Bitleitung 2 b, wie dies durch die Gestalt des Kondensators 4 und des Transistors 3 unter dieser Schicht beeinflußt ist. Als Ergebnis hiervon wird ein Teil des Belichtungslichtes 16 unregelmäßig reflektiert, so daß dieses in einen Bereich 14 b des Resist 14 hineingelangt und diesen belichtet, obwohl dieser nicht belichtet werden soll. Als Ergebnis wird das auf dem Resist 14 erzeugte Muster schmaler als die vorgege­ bene Musterbreite. Wenn die Bitleitung 2 b unter Verwenden des Resistmusters als Maske geätzt wird, kann die sich er­ gebende Bitleitung 2 b dünn werden und möglicherweise in manchen Fällen durchtrennt werden.

Fig. 7 ist eine schematische Draufsicht auf die Bitleitung 2 b, deren Breite geringer als die vorgeschriebene Breite ist. Eine derartige Bitleitung 2 b, deren Breite geringer als die vorgeschriebene Breite ist, kann möglicherweise durch Elektromigration oder elektrische Teilchenwanderung durchtrennt werden, wobei auch der Verdrahtungswiderstand möglicherweise erhöht sein kann.

Gegenüber diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, die Zuverlässigkeit von Bit­ leitungen in Halbleiterspeichervorrichtungen mit gestapelten Kondensatoren zu verbessern.

Diese Aufgabe wird bei einer Halbleiterspeichervorrichtung nach dem Oberbegriff der Patentansprüche 1 und 2 durch die im kennzeichnenden Teil dieser Patentansprüche angegebenen Merkmale gelöst.

Ein Vorteil der Erfindung liegt in der Schaffung eines Materiales für Bitleitungen, das für miniaturisierte Ver­ bindungsschichten geeignet ist.

Eine Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung umfaßt ein Feldeffekt-Element mit isoliertem Gate und einen auf einem Halbleitersubstrat ausgebildeten Halb­ leiterkondensator.

Das Feldeffekt-Element mit isoliertem Gate umfaßt eine erste leitfähige Schicht, die eine erste Verbindungsschicht bildet, die auf einem Teil eines Halbleiterbereiches eines ersten Leitfähigkeitstyps ausgebildet ist, der durch einen Oxidfilm zum lsolieren zwischen einzelnen Geräten umgeben ist, mit einem dazwischen angeordneten ersten isolierenden Film, sowie Dotierungsbereiche eines zweiten Leitfähigkeits­ typs, die in dem Halbleiterbereich angeordnet sind, der sandwichartig bezüglich der ersten leitfähigen Schicht ange­ ordnet ist. Der Halbleiterkondensator umfaßt eine zweite leitfähige Schicht, die sich oberhalb der ersten leitfähigen Schicht zu einem oberen Abschnitt des Oxidfilmes für die Isolation erstreckt, und hat einen Teil, der mit einem der Dotierungsbereiche des zweiten Leitfähigkeitstyps verbunden ist, einen darauf ausgebildeten dielektrischen Film und eine darauf ausgebildete dritte leitfähige Schicht. Eine zweite Verbindungsschicht liegt ferner in einer Richtung senkrecht zur ersten Verbindungsschicht oberhalb des Halbleiterkonden­ sators mit einer ersten Zwischenschicht aus isolierendem Film zwischen diesen Schichten. Die zweite Verbindungs­ schicht besteht aus einem Material aus einer Gruppe von Metallen mit hohem Schmelzpunkt, aus Siliziden von Metall mit hohem Schmelzpunkt und aus Polycid.

Die Reflexionskraft des Materials der Verbindungsschichten gemäß der vorliegenden Erfindung gemäß dem Belichtungslicht, das bei den fotolithographischen Erfahrungsschritten verwen­ det wird, ist nicht so hoch wie diejenige von Aluminium, das üblicherweise im Stand der Technik verwendet wird. Daher wird eine Reflexion des das Resist durchlaufenden Belich­ tungslichtes und eine Streuung bei den fotolithographischen Schritten für die Mustererzeugung verhindert. Daher kann die Präzision bei der Musterbelichtung des Resist verbessert werden. Daher können die Verdrahtungen in Vielschichtver­ bindungslagen, wie beispielsweise Bitleitungen, gut ausge­ bildet werden, welche unter Verwendung eines Resistmusters mit hoher Präzision als Maske strukturiert werden.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

Fig. 1 eine Querschnittsdarstellung einer Speicherzelle eines DRAM gemäß einem Ausführungsbeispiel einer Erfindung;

Fig. 2 eine Draufsicht einer Speicherzelle des DRAM mit der Querschnittsstruktur gemäß Fig. 1;

Fig. 3 eine schematische Querschnittsdarstellung zum Dar­ stellen des Herstellungsverfahrens der Struktur in der Nähe der Bitleitung 2 b gemäß Fig. 1;

Fig. 4 eine Draufsicht auf eine übliche Speicherzelle eines DRAM;

Fig. 5 eine Querschnittsdarstellung längs der Linie V-V gemäß Fig. 4;

Fig. 6 eine Querschnittsdarstellung eines Verfahrens zum Herstellen der Bitleitung vor einem üblichen DRAM;

Fig. 7 eine schematische Draufsicht einer planaren Form einer Bitleitung, die durch das Verfahren gemäß Fig. 6 hergestellt wird.

Nachfolgend wird unter Bezugnahme auf die Fig. 1 und 2 eine Struktur eines Speicherzellenfeldes eines DRAM gemäß einem Ausführungsbeispiel der Erfindung erläutert. Das Spei­ cherzellenfeld weist eine Mehrzahl von Wortleitungen 1 a, 1 b, 1 c und 1 d auf, die sich in der Reihenrichtung erstrecken, und umfaßt ferner eine Mehrzahl von Bitleitungen 2 a, 2 b, die sich in der Spaltenrichtung senkrecht zu der Reihenrichtung erstrecken. Zweite Wortleitungen (nachfolgend als Hilfswort­ leitungen bezeichnet) 20 a, 20 b, 20 c, 20 d liegen oberhalb der Wortleitungen 1 a bis 1 d. Eine Speicherzelle ist nahe eines jeden Schnittpunktes zwischen den Wortleitungen 1 a bis 1 d und den Bitleitungen 2 a und 2 b ausgebildet. Jede Speicher­ zelle umfaßt einen Transfergatetransistor 3 und einen Kon­ densator 4. Der Transfergatetransistor 3 beinhaltet eine auf einer Oberfläche eines p-Halbleitersubstrates 5 ausgebildete Gate-Elektrode, wobei ein Gate-Oxidfilm 6 zwischen Substrat und Elektrode angeordnet ist. Die Gate-Elektrode bildet einen Abschnitt der Wortleitungen 1 a bis 1 d. Ein isolieren­ der Film 7 bedeckt die Umgebung der Gate-Elektrode. Dotie­ rungsbereiche 8 a und 8 b sind selbstausrichtend mit der Gate- Elektrode auf dem Oberflächenbereich des p-Halbleitersub­ strates 5 ausgebildet. Die Dotierungsbereiche 8 a, 8 b dienen als Source/Drain-Bereiche mit einer sog. LDD-Struktur (LDD = Light-Doped-Drain, gering dotiertes Drain) mit Dotierungs­ schichten von niedriger Konzentration auf der Seitenfläche des Dotierungsbereiches von hoher Konzentration nahe des Kanales. Der Kondensator 4 umfaßt eine gestapelte Struktur mit einer unteren Elektrode 9, einem dielektrischen Film 10 und einer oberen Elektrode 11. Die untere Elektrode 9 besteht aus Polysilizium mit einer Dotierung, und erstreckt sich oberhalb einer Gate-Elektrode 1 b (1 c) des Transfergate­ transistors 3 zu dem oberen Abschnitt der Wortleitung 1 a (1 d), die oberhalb des Feldoxid-Filmes 18 verläuft, wobei hierzwischen ein isolierender Film 7 angeordnet ist. Ein Abschnitt der unteren Elektrode 9 ist mit dem Dotierungsbe­ reich 8 b verbunden. Der dielektrische Film 10 ist auf der unteren Elektrode 9 ausgebildet und hat eine zweischichtige Struktur eines Siliziumnitritfilmes und eines auf dessen Oberfläche ausgebildeten Oxidfilmes. Die obere Elektrode 11 besteht aus Polysilizium mit Dotierungen. Ein derartiger ge­ stapelter Kondensator 4, der übereinandergelegt auf der Gate-Elektrode des Transfergatetransistors 3 ausgebildet ist und auf dem Feldoxidfilm 18 ausgebildet ist, trägt zur Ver­ minderung des planaren Flächenbedarfes auf der Halbleiter­ oberfläche bei und erhöht den Integrationsgrad unter Beibe­ halten einer hohen Kapazität. Daher ist, verglichen mit einem Kondensator vom planaren Typ, die auf der Substrat­ fläche ausgebildete Schicht dicker. Die Oberfläche des Kon­ densators 4 und dergleichen sind mit einem ersten Zwischen­ schichtisolationsfilm 12 bedeckt, der aus einem Silizium­ oxidfilm oder einem BPSG-Film (Bor-Phosphor-Silicat-Glas) enthält. Die Bitleitung 2 b ist auf der Oberfläche des ersten Zwischenschichtisolationsfilmes 12 ausgebildet. Die Bitlei­ tung 2 b ist an den Dotierungsbereich 8 a des Transfergate­ transistors 3 durch ein Kontaktloch 13 in dem ersten Zwi­ schenschichtisolationsfilm angeschlossen. Die Bitleitung 2 b besteht aus Materialien wie beispielsweise Metallen mit ho­ hen Schmelzpunkten, wie Molybdän (Mo), Wolfram (W), Titan (Ti) und Tantal (Ta), Siliziden dieser Metalle mit hohen Schmelzpunkten oder Polycid mit gestapelter Struktur ein­ schließlich Polysilizium und Silizid aus diesen Metallen mit hohen Schmelzpunkten.

Die Charakteristik der oben beschriebenen Materialien der Bitleitung und somit die Charakteristik der vorliegenden Er­ findung wird nachfolgend erläutert. Der Reflexionsgrad ge­ genüber Belichtungslicht bei den Lithographieschritten dieses Materiales der Bitleitung ist vergleichsweise niedrig mit demjenigen von Aluminium, das beim Stand der Technik verwen­ det wird. Wenn beispielsweise das Belichtungslicht eine Wel­ lenlänge von 435 nm hat, wird 85% des Lichtes durch Alumi­ nium reflektiert, während lediglich 40-50% desselben durch Wolfram oder Molybdän reflektiert wird. Ferner sind die Oberflächen der Verbindungsschichten, die aus diesen Metallen bestehen, welche hohe Schmelzpunkte haben, weich übergehend verglichen mit aus Aluminium bestehenden Verbin­ dungsschichten. Durch diese Charakteristika können unregel­ mäßige Reflexionen des Belichtungslichtes verhindert wer­ den, um die Präzision bei der Resistbelichtung bei dem Schritt der Fotolithographie gemäß Fig. 6 zu verbessern. Die Präzisionsverbesserung bei der Belichtung des Resistmusters ermöglicht eine weitere Verbesserung der Musterpräzision der Verbindungsschicht. Wenn daher die Verbindungsschichten die­ ser Metalle mit hohen Schmelzpunkten erzeugt werden, kann eine Unterbrechung oder eine Reduktion der Abmessung der Verdrahtung beim Herstellungsprozeß verhindert werden, wo­ durch die Zuverlässigkeit der Verbindungsschicht erhöht wird. Da ferner die Breiten der Verdrahtung niedriger ge­ wählt werden kann, verglichen mit aus Aluminium bestehenden üblichen Verbindungsschichten, wird eine Miniaturisierung der Struktur und eine Verbesserung des Integrationsgrades erzielt. Die Reduktion der Breite der Bitleitung 2 b bedeutet eine Verminderung der Bitleitungskapazität. Die Verminderung der Bitleitungskapazität erhöht den Ausgangsstrom an den Leseverstärker beim Auslesen der gespeicherten Daten, wo­ durch die Empfindlichkeit der Leseverstärker verbessert wird.

Die Verdrahtungen mit dem obigen Material werden mit nach­ folgenden Herstellungsschritten erzeugt. Zunächst wird im Falle eines Metalles mit hohem Schmelzpunkt dieses auf einem Zwischenschichtisolierfilm 12 durch Sputtern abgeschieden. lm Falle eines Silizides eines Metalles mit hohem Schmelz­ punkt vird ein Polysilizium auf dem Zwischenschichtisolier­ film 12 durch CVD (chemische Dampfabschaltung) abgeschieden. Dann wird das Metall mit hohem Schmelzpunkt auf dieser Ober­ fläche durch Sputtern aufgebracht. Daraufhin wird eine ther­ mische Verarbeitung ausgeführt, so daß das Metall mit hohem Schmelzpunkt in Silizid umgewandelt wird. Im Falle eines Polycides wird Polysilizium auf dem Zwischenschichtisola­ tionsfilm 12 durch das CVD-Verfahren abgeschieden und ein Metall mit hohem Schmelzpunkt auf dessen Oberfläche durch Sputtern oder das CVD-Verfahren abgeschieden, um die gesta­ pelte Struktur zu erzeugen.

Ein zweiter Zwischenschichtisolationsfilm 21, der auf der Oberfläche der Bitleitung 2 erzeugt wird, wird in der oben beschriebenen Art hergestellt. Hilfswortleitungen 20 a, 20 b, 20 c und 20 d werden weiterhin darauf erzeugt. Die Hilfswort­ leitungen 20 a bis 20 d werden überlappend mit den Wortleitun­ gen 1 a bis 1 d unterhalb derselben in der gleichen Richtung erzeugt. Diese stehen mit den Wortleitungen 1 a bis 1 d an verschiedenen Abschnitten in der Längsrichtung in Verbin­ dung. Die Hilfswortleitungen dienen zum Reduzieren der An­ stiegszeit auf der Wortleitung bei Anlegen einer Spannung unmittelbar an die Wortleitungen 1 a bis 1 d durch die Kon­ taktabschnitte. Daher müssen die Hilfswortleitungen 20 a bis 20 d aus Materialien von überlegener Leitfähigkeit und nied­ rigem Widerstandswert bestehen, wie dies bei Aluminium der Fall ist.

Wenn die Bitleitungen 2 b aus Materialien, wie beispielsweise einem Metall mit hohem Schmelzpunkt, wie oben beschrieben, hergestellt werden, wird auch der nachfolgend unter Bezug­ nahme auf Fig. 3 beschriebene Effekt erzielt. Mit Erhöhung des Integrationsgrades kann die Schaltungsstruktur der Spei­ cherzelle in dem DRAM miniaturisiert werden.

Daher wird der Öffnungsbereich des Kontaktloches 13, das den Kontakt zwischen der Bitleitung 2 b und dem Dotierungsbereich 8 a an der Oberfläche des Halbleitersubstrates herstellt, re­ duziert. Da es schwierig wird, Verdrahtungsmaterialien in dem Kontaktloch 13 von verminderter Größe abzulagern, wird das Kontaktloch 13 in dem ersten Zwischenschichtisolations­ film 12 in der Art erzeugt, daß der obere Bereich des Loches größer als dessen Bodenbereich ist. Der Öffnungsabschnitt 13 a, der sich nach oben erweitert, wird durch isotropes Ätzen, wie beispielsweise Naßätzen, des Oberflächenbereiches des ersten Zwischenschichtisolationsfilmes 12 erzeugt. Daraufhin wird der Kontaktlochabschnitt 13 b mit der beschriebenen Öffnungsweite durch anisotropes Ätzen, wie beispielsweise reaktives Dionenätzen geätzt. Hierdurch kann die Bitleitung einfach bei reduziertem Kontaktbereich zu dem Dotierungsbereich 8 a erzeugt werden. Daraufhin wird der zweite Zwischenschichtisolationsfilm 21 auf der Oberfläche der Bitleitung 2 b abgeschieden. Die Oberfläche des zweiten Zwischenschichtisolationsfilmes 21 ist gewellt in Abhängig­ keit von der Form des Kontaktloches 13 a mit dem vergrößerten Öffnungsflächenbereich. Um eine weich übergehende Fläche zu erzeugen, wird der BPSG-Film, der den zweiten Zwischen­ schichtisolationsfilm 21 bildet, bei einer hohen Temperatur von 850 bis 950°C erneut verflüssigt. Dieser Schritt des erneuten Verflüssigens bei einer derart hohen Temperatur könnte nicht zufriedenstellend auf üblichen Bitleitungen aus Aluminium durchgeführt werden, da diese Bitleitungen schmel­ zen würden. Daher hat beim Stand der Technik die Oberfläche des zweiten Zwischenschichtisolationsfilmes verschiedene aufwärts gerichtete und abwärts gerichtete Stufen bzw. Berge und Täler. Im Gegensatz hierzu verläuft die Oberfläche des zweiten Zwischenschichtisolationsfilmes beim Gegenstand der Erfindung weich, wodurch eine Hilfswortleitung einfach und mit hoher Präzision auf der Oberfläche erzeugt und ausgebil­ det werden kann.

Gemäß der obigen Beschreibung liefert die Erfindung folgende Wirkungen beim Erzeugen von Bitleitungen in einem Speicher­ zellenfeld eines DRAM mit Materialien mit hohen Schmelz­ punkten und dergleichen:

• a) Die Herstellungszuverlässigkeit für die Bitleitungen kann verbessert werden. Die Präzision der Abmessung der Verbindungen kann erhöht werden.
• b) Der Strom der Ausgangssignale, die die gespeicherten Informationen darstellen, kann erhöht werden, da die Bitleitungskapazität vermindert werden kann.
• c) Der Schritt des Abflachens des Zwischenschichtisola­ tionsfilmes, welcher auf der Bitleitung ausgebildet ist, kann in hinreichender Weise durchgeführt werden.

Obwohl bei dem obigen Ausführungsbeispiel Metalle mit hohen Schmelzpunkten für die Bitleitungen des Speicherzellenfeldes eines DRAM verwendet werden, können derartige Materialien auch für die Hilfswortleitungen und ähnliche Strukturen in den höheren Schichten eingesetzt werden.

Obwohl beim Ausführungsbeispiel die vielschichtigen Ver­ bindungen einer Speicherzelle eines gestapelten DRAM be­ schrieben wurden, ist der Anwendungsbereich der Erfindung nicht auf einen derartigen Fall beschränkt, sondern kann ebenfalls auf andere vielschichtige Verbindungsstrukturen und Schaltungen angewendet werden.

Erfindungsgemäß werden Verbindungsschichten in vergleichs­ weise oberen Schichten einer Halbleiterspeichervorrichtung mit einem sogenannten gestapelten Kondensator aus Materia­ lien wie beispielsweise Metallen mit hohen Schmelzpunkten und niedriger Reflektionskraft hergestellt. Die Präzision in der Musterstrukturierung der Verbindungsschicht kann ver­ bessert werden. Daher kann die Zuverlässigkeit der Verbin­ dungsschicht erhöht werden und eine Halbleiterspeichervor­ richtung mit hoher Zuverlässigkeit und hohem Integrations­ grad geschaffen werden.

Claims (4)

1. Speichervorrichtung, gekennzeichnet durch folgende Merkmale:
einen MOS-Transistor (3) mit einer ersten leitfähigen Schicht (1 b, 1 c), die eine erste Verbindungsschicht darstellt, die auf einer Oberfläche eines Halbleiter­ bereiches (5) eines ersten Leitfähigkeitstyps ausge­ bildet ist, der durch einen Oxidfilm (18) zum Isolieren von Elementen umgeben ist, mit einem dazwischen angeord­ neten isolierenden Film (6) und mit Dotierungsbereichen (8 a, 8 b) eines zweiten Leitfähigkeitstyps, die in dem Halbleiterbereich sandwichartig bezüglich der ersten leitfähigen Schicht von beiden Seiten angeordnet sind;
einen Kondensator (4) mit einer zweiten leitfähigen Schicht (9), die sich oberhalb der ersten leitfähigen Schicht zu einem oberen Abschnitt des für die Isolation dienenden Oxidfilmes erstreckt, wobei ein Abschnitt der­ selben mit einem der Dotierungsbereiche des zweiten Leit­ fähigkeitstyps verbunden ist, mit einem dielektrischen Film (10), der auf der zweiten leitfähigen Schicht aus­ gebildet ist, und mit einer dritten leitfähigen Schicht (11), die auf dem dielektrischen Film ausgebildet ist;
eine zweite Verbindungsschicht (2 a, 2 b), die aus einem Material besteht, das aus einer Gruppe ausgewählt ist, die Metalle mit hohem Schmelzpunkt, Silizide von Metallen mit hohem Schmelzpunkt und Polycide umfaßt, und die in einer Richtung senkrecht zur ersten leitfähigen Schicht oberhalb des Kondensators verläuft, wobei ein erster Zwischenschichtisolationsfilm zwischen diesen Schichten liegt.

2. Halbleiterspeichervorrichtung, gekennzeichnet durch folgende Merkmale:
einen MOS-Transistor (3) mit einer ersten leitfähigen Schicht (1 b, 1 c), die eine erste Verbindungsschicht darstellt, die auf einer Oberfläche eines Halbleiter­ bereiches (5) eines ersten Leitfähigkeitstyps ausge­ bildet ist, der durch einen Oxidfilm (18) zum Isolieren von Elementen umgeben ist, mit einem dazwischen angeord­ neten isolierenden Film (6) und mit Dotierungsbereichen (8 a, 8 b) eines zweiten Leitfähigkeitstyps, die in dem Halbleiterbereich sandwichartig bezüglich der ersten leitfähigen Schicht von beiden Seiten angeordnet sind;
einen Kondensator (4) mit einer zweiten leitfähigen Schicht (9), die sich oberhalb der ersten leitfähigen Schicht zu einem oberen Abschnitt des für die Isolation dienenden Oxidfilmes erstreckt, wobei ein Abschnitt der­ selben mit einem der Dotierungsbereiche des zweiten Leit­ fähigkeitstyps verbunden ist, mit einem dielektrischen Film (10), der auf der zweiten leitfähigen Schicht aus­ gebildet ist, und mit einer dritten leitfähigen Schicht (11), die auf dem dielektrischen Film ausgebildet ist;
eine zweite Verbindungsschicht (2 a, 2 b), die aus einem Material besteht, das aus einer Gruppe ausgewählt ist, die Metalle mit hohem Schmelzpunkt, Silizide von Metallen mit hohem Schmelzpunkt und Polycide umfaßt, und die in einer Richtung senkrecht zur ersten leitfähigen Schicht oberhalb des Kondensators verläuft, wobei ein erster Zwischenschichtisolationsfilm zwischen diesen Schichten liegt; und
eine dritte Verbindungsschicht (20 a, 20 b, 20 c, 20 d), die oberhalb der zweiten Verbindungsschicht in Ausrichtung mit der ersten Verbindungsschicht angeordnet ist und mit dieser elektrisch verbunden ist.

3. Halbleiterspeichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die dritte Verbindungsschicht (20 a, 20 b, 20 c, 20 d) aus Aluminium besteht.

4. Halbleiterspeichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die dritte Verbindungsschicht (20 a, 20 b, 20 c, 20 d) aus einem Material besteht, das aus einer Gruppe ausgewählt ist, die Metalle mit hohem Schmelz­ punkt, ein Silizid eines Metalles mit einem hohen Schmelzpunkt und ein Polycid umfaßt.