DE10164049B4 - Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement - Google Patents

Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement Download PDF

Info

Publication number
DE10164049B4
DE10164049B4 DE10164049A DE10164049A DE10164049B4 DE 10164049 B4 DE10164049 B4 DE 10164049B4 DE 10164049 A DE10164049 A DE 10164049A DE 10164049 A DE10164049 A DE 10164049A DE 10164049 B4 DE10164049 B4 DE 10164049B4
Authority
DE
Germany
Prior art keywords
layer
gate electrode
conductive layer
region
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10164049A
Other languages
English (en)
Other versions
DE10164049A1 (de
Inventor
Hong-Soo Kim
Joon-Hee Suwon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10164049A1 publication Critical patent/DE10164049A1/de
Application granted granted Critical
Publication of DE10164049B4 publication Critical patent/DE10164049B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Passive Bauelementstruktur mit
– einer auf einem Halbleitersubstrat (101) gebildeten Isolationsschicht (126),
– benachbart mit lateralem Abstand auf der Isolationsschicht (126) gebildeten Dummy-Strukturen (44a, 44b) aus einer ersten strukturierten leitfähigen Schicht, wobei die Dummy-Strukturen eine Dicke aufweisen, die eine vertikale Höhe über der Isolationsschicht definiert, und dazwischen eine laterale Erstreckung eines freiliegenden Bereichs niedrigerer Höhe der Isolationsschicht definieren,
– einer zweiten strukturierten leitfähigen Schicht (130a, 130b) über den Dummy-Strukturen und der lateralen Erstreckung des freiliegenden Isolationsschichtbereiches, die ein passives Bauelement bildet, und
– benachbarten, über den lateral beabstandeten Dummy-Strukturen angeordneten Elektroden (155a, 155b), die mit der zweiten strukturierten leitfähigen Schicht verbunden sind.

Description

  • Die Erfindung bezieht sich auf eine passive Bauelementstruktur mit einer auf einem Halbleitersubstrat gebildeten Isolationsschicht sowie auf ein integriertes Schaltkreisbauelement und ein Halbleiterbauelement, welche die passive Bauelementstruktur enthalten.
  • Nichtflüchtige Speicherbauelemente beinhalten im allgemeinen einen Speicherzellentransistor mit einer gestapelten Gate-Elektrode, einer Source- und einer Drain-Elektrode sowie in einem peripheren Schaltkreisbereich einen peripheren Schaltkreistransistor mit einlagiger Gate-Elektrode, einer Source- und einer Drain-Elektrode zum Ansteuern des Speicherzellentransistors. Die gestapelte Gate-Elektrode des Speicherzellentransistors umfasst eine floatende, d.h. potentialschwebende Gate-Elektrode zur Datenspeicherung, eine Steuergate-Elektrode zur Steuerung der floatenden Gatelektrode und eine dazwischen gebildete dielektrische Zwischenschicht. Die einlagige Gate-Elektrode ist aus einer einlagigen leitfähigen Schicht gebildet. In jüngerer Zeit wurde vorgeschlagen, auch für den peripheren Schaltkreistransistor im peripheren Schaltkreisbereich ebenso wie für den Speicherzellentransistor eine gestapelte Gatestruktur vorzusehen, siehe beispielsweise Y. Takeuchi et al., Symposium on VLSI technology Digest of Technical papers, 1998, S. 102 bis 103 mit dem Titel „A Self-Aligned STI Process Integration for Low Cost and Highly Reliable 1Gbit Flash Memories".
  • Diese bekannte Technik sieht vor, dass ein erster Teil der Gate-Elektrode des peripheren Schaltkreistransistors und die floatende Gate-Elektrode des Speicherzellentransistors aus einer ersten leitfähigen Schicht und ein zweiter Teil der Gate-Elektrode des peripheren Schaltkreistransistors und die Steuergate-Elektrode des Speicherzellentransistors aus einer zweiten leitfähigen Schicht gebildet sind. Der erste Teil und der zweite Teil der Gate-Elektrode des peripheren Schaltkreistransistors sind miteinander über einen Anstosskontakt miteinander verbunden. Das nichtflüchtige Speicherbauelement benutzt ein passives Bauteil, z.B. eine Schmelzsicherung, zum Reparieren einer defekten Speicherzelle. Die Schmelzsicherung ist nur aus der zweiten leitfähigen Schicht gebildet, ohne die darunter liegende erste leitfähige Schicht zu beeinflussen, um einen Kurzschluss der zweiten leitfähigen Schicht mit der ersten leitfähigen Schicht nach Durchtrennen der Schmelzsicherung z.B. mittels Durchbrennen, d.h. Öffnen durch einen Laser, zu verhindern.
  • Passive Bauelemente, die Widerstände, Induktivitäten und Kapazitäten umfassen, sind in jüngerer Zeit in halbleiterbasierte integrierte Schaltkreise (ICs) integriert worden, siehe Arbuckle et al. in „Processing technology for integrated passive devices", Solid State Technology, November 2000, Bd. 43, Nr. 11, S. 84 bis 90.
  • Ein solches herkömmliches nichtflüchtiges Speicherbauelement mit einer aus einer zweiten leitfähigen Schicht gebildeten Schmelzsicherung ist zusammen mit einem diesbezüglichen Herstellungsverfahren in 1 als Entwurf-Draufsicht und in den 2 bis 5 in Querschnittsansichten veranschaulicht.
  • Die Entwurfsansicht von 1 zeigt einen passiven Bauelementbereich 10 mit einer Schmelzsicherung 11, einen peripheren Schaltkreistransistorbereich 12 mit einem peripheren Transistor 18 und einen Speicherzellenfeldbereich 14 mit einer oder mehreren Speicherzellen 16. Außerdem sind in 1 mehrere Metallkontakte 5a, 5b, 5c für elektrische Zwischenverbindungen gezeigt. Der periphere Schaltkreistransistorbereich 12 kann, wie gezeigt, den peripheren Schaltkreistransistor 18 mit einer Gate-Elektrode enthalten, die aus einer zweiten leitfähigen Schicht 22a und einer ersten leitfähigen Schicht 20a gebildet ist, während der Zellenfeldbereich 14, wie gezeigt, die eine oder mehreren Speicherzellen 16 mit einer Steuergate-Elektrode 22b und einer floatenden Gate-Elektrode 20b enthält.
  • Die 2 bis 5 zeigen diese herkömmliche Bauelementstruktur in aufeinander folgenden Fertigungsschritten in Querschnittsansichten allgemein längs der Linie X-X' von 1. Wie aus 2 ersichtlich, wird die erste leitfähige Schicht aus einer ersten Polysiliziumschicht 24 gebildet, die über einer Feldoxidschicht 26 liegen kann, wie gezeigt, welche ihrerseits über einem Substrat 1 liegt.
  • Wie aus 3 ersichtlich, wird eine zwischenliegende Isolationsschicht 28 typischerweise über der Feldoxidschicht 26 aus einer ONO-Schicht gebildet, d.h. einer Schicht aus einem ersten Oxidfilm, einem Siliziumnitridfilm und einem zweiten Oxidfilm. Eine zweite leitfähige Schicht wird als gestapelte Schicht aus einer zweiten Polysiliziumschicht 30a und einer Wolframsilizidschicht 30b auf der zwischenliegenden Isolationsschicht 28 gebildet. Über der zweiten leitfähigen Schicht wird eine Maskenoxidschicht 32 gebildet. Die Speicherzellen-Gatelektrode 20b, 22b und die Gate-Elektrode 20a, 22a der peripheren Schaltkreistransistoren werden durch Strukturierung der Maskenoxidschicht 32 sowie der zweiten und der ersten leitfähigen Schicht gebildet. Source-/Draingebiete 70, 80 des Speicherzellentransistors 16 werden benachbart zur Speicherzel len-Gateelektrode 20b, 22b gebildet. Nicht gezeigte Source-/Draingebiete des peripheren Schaltkreistransistors 18 werden auf dem Substrat 1 gebildet.
  • Ein Anstoss- oder Kuppenkontakt wird typischerweise als nächstes als Teil eines in 4 veranschaulichten Strukturierungsschrittes gebildet. Der Anstosskontakt ermöglicht ein direktes Anlegen von Spannung an die erste leitfähige Schicht, speziell an deren ersten Teil 20a der Gate-Elektrode 20a, 22a des peripheren Schaltkreistransistors.
  • 4 veranschaulicht einen ersten Schritt zur Bildung der Anstosskontaktzone 34 im peripheren Schaltkreistransistorbereich 12 des Speicherbauelementes, wobei ein vorbestimmter Teil der Maskenoxidschicht 32, der Wolframsilizidschicht 30b und der Polysiliziumschicht 30a selektiv entfernt werden. Gleichzeitig, d.h. während der Bildung des Anstosskontaktes des peripheren Schaltkreistransistorbereiches 12, wird die Schmelzsicherung 11 des passiven Bauelementbereichs 10 durch Strukturierung der zweiten leitfähigen Schicht gebildet.
  • Aus 5 ist ersichtlich, dass eine erste Siliziumnitridschicht 36, eine erste zwischenliegende dielektrische (ILD1-)Schicht 38, eine zweite Siliziumnitridschicht 40, die als Ätzstoppschicht fungiert, und eine zweite zwischenliegende dielektrische (ILD2-)Schicht 42 nacheinander über den passiven Bauelementbereich 10, den peripheren Schaltkreistransistorbereich 12 und den Zellenfeldbereich 14 des Speicherbauelementes aufgebracht werden. Ein oder mehrere Kontaktlöcher werden zwecks Bereitstellung einer elektrischen Verbindung zur Gate-Elektrode und zur Schmelzsicherung durch Ätzen der ILD1- und der ILD2-Schicht 38, 42, der ersten und der zweiten Siliziumnitridschicht 36, 40 und wenigstens teilweise der Maskenoxidschicht 32 erzeugt.
  • Während des Ätzens der ILD1- und ILD2-Schicht 38, 42 und der Siliziumnitridschichten 36, 40 zur Kontaktlochbildung kann es nun passieren, dass sich die Oberfläche der Schmelzsicherung 11 nicht ganz öffnet. Dies liegt am Stufenunterschied zwischen der Schmelzsicherung 11 einerseits und den Gate-Elektroden 22a, 22b andererseits, die in zwei parallelen Ebenen auf unterschiedlicher Höhe über dem Substrat liegen. Dieser Stufenunterschied ist am deutlichsten nahe der Mitte der Struktur von 3 zu erkennen. Die Oberfläche der Wolframsilizidschicht der Gate-Elektrode 22a, die sich auf einer größeren Höhe als diejenige der Schmelzsicherung 11 befindet, wird vor der Freilegung der Oberfläche der Wolframsilizidschicht geöffnet, welche die Schmelzsicherung 11 bildet. Daher kann es passieren, dass das Kontaktloch 5a für die Schmelzsicherung 11 nicht vollständig geöffnet wird. Als Folge davon kann es sein, dass die Elektrode bzw. der leitfähige Pfad 55a, der als Metall im Kontaktloch 5a gebildet wird, keine Verbindung zur Schmelzsicherung 11 herstellt, wie im passiven Bauelementbereich 10 von 5 veranschaulicht. Dies setzt die Zuverlässigkeit des Speicherbauelements herab, wie weiter unten detaillierter erläutert.
  • Des weiteren veranschaulicht 5 die abschließenden Schritte der Bildung weiterer leitfähiger Pfade 55b und 55c bei der herkömmlichen Technik. Diese Schritte können das Abscheiden der ersten Siliziumnitridschicht 36, der ILD1-Schicht 38, der zweiten Siliziumnitridschicht 40, die als Ätzstopp dient, und der ILD2-Schicht 42 ganzflächig auf der Speicherbauelementstruktur mit dem passiven Bauelementbereich 10, dem peripheren Schaltkreistransistorbereich 12 und dem Zellenfeldbereich 14 und das anschließende Füllen von hindurchgeätzten, strukturierten Kontaktlöchern 5b, 5c mit leitfähigem Material umfassen, um die mehreren leitfähigen Pfade 55b, 55c zu erzeugen.
  • Wie aus 5 ersichtlich, kann der Fall auftreten, dass die leitfähigen Pfade 55a im passiven Bauelementbereich 10, in welchem die Schmelz sicherung 11 gebildet ist; nicht bis zur Wolframsilizidschicht 30b reichen. Dies liegt daran, dass eine dünne zwischenliegende Oxidschicht zwischen den leitfähigen Pfaden 55a und der Wolframsilizidschicht 30b verbleibt, welche die Wolframsilizidschicht 30b abdeckt und daher deren vollständiges Öffnen in einem in 5 mit „C" markierten Gebiet verhindert, und zwar wie oben erläutert aufgrund des Stufenunterschieds zwischen der Schmelzsicherung 11 und der Gate-Elektrode 22a.
  • Dementsprechend ist dieser elektrische Kontakt bei den erwähnten herkömmlichen Prozessen und Strukturen häufig gestört und oftmals ganz verhindert. Dies stellt die oben erwähnte Ursache von entsprechenden Zuverlässigkeitsproblemen in solchen Speicherbauelementen und anderen Halbleiterbauelementen dar.
  • Aus der Patentschrift US 4.785.342 ist ein statisches Speicherbauelement mit wahlfreiem Zugriff bekannt, bei dem ein hochohmiger Widerstandsschichtbereich neben und unter teilweiser Überlappung über einem insoweit schulterbildenden niederohmigen Schichtbereich vorgesehen ist, wobei der niederohmige Schichtbereich einen zu metallischen Anschlusselektroden führenden Zwischenverbindungsbereich bildet.
  • Aus der Patentschrift US 5.434.448 A ist ein integrierter Halbleiterschaltkreis bekannt, der eine mehrlagige Kontaktschichtstruktur in einer Kontaktöffnung einer elektrisch isolierenden Schicht beinhaltet, wobei sich die Kontaktschichtstruktur auch auf einen angrenzenden Teil der isolierenden Schicht erstreckt; die insoweit schulterbildend ist. Eine der Schichtlagen der Kontaktschichtstruktur ist eine Pufferschicht aus amorphem Silizium, die als Anti-Schmelzsicherung wirkt, durch welche die Kontaktschichtstruktur programmierbar ist. Weitere Schichtwiderstands elemente, die sich auf schulterbildenden Unterlagenschichten erstrecken, sind z.B. in den Patentschriften US 5.856.702 A und US 4.528.582 gezeigt.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer passiven Bauelementstruktur sowie eines zugehörigen integrierten Schaltkreisbauelementes und Halbleiterbauelementes der eingangs genannten Art zugrunde, bei denen der besagte Kontakt im passiven Bauelementbereich vergleichsweise zuverlässig hergestellt ist.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer Bauelementstruktur mit den Merkmalen des Anspruchs 1, eines integrierten Schaltkreisbauelementes mit den Merkmalen des Anspruchs 7 und eines Halbleiterbauelementes mit den Merkmalen des Anspruchs 10.
  • Erfindungsgemäß werden in den Abschnitten des passiven Bauelements, über denen ein jeweiliges Kontaktloch gebildet wird, benachbarte, beabstandete und erhöhte Struktur-/Schulterbereiche als „Dummy"-Bereiche gebildet, vorzugsweise aus demselben Material wie die erste leitfähige Schicht der Gate-Elektrode des peripheren Transistors. Als Folge dieser Maßnahme können Kontaktlöcher so erzeugt werden, dass sie sich zuverlässig durch zwischenliegende dielektrische Schichten, die sich über dem passiven Bauelement erstrecken, hindurch zum integrierten passiven Bauelement erstrecken. Folglich können Elektroden, die durch diese Kontaktlöcher hindurch gebildet sind, einen zuverlässigen Kontakt zum integrierten passiven Bauelement herstellen.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 eine Draufsicht auf eine Entwurfsstruktur eines herkömmlichen nichtflüchtigen Speicherbauelementes,
  • 2 bis 5 Querschnittansichten entlang allgemein der Linie X-X' von 1 zur Veranschaulichung aufeinanderfolgender Prozessschritte der Herstellung dieses Bauelements,
  • 6 eine Entwurfs-Draufsicht auf ein erfindungsgemäßes nichtflüchtiges Speicherbauelement mit einem passiven Bauelementbereich und
  • 7 bis 11 Querschnittansichten allgemein längs der Linie Y-Y' von 6 zur Veranschaulichung aufeinanderfolgender Prozessschritte bei der Herstellung dieses erfindungsgemäßen Bauelements.
    •
  • Das erfindungsgemäße nichtflüchtige Speicherbauelement ist in einen Speicherzellenbereich mit einer Mehrzahl von Speicherzellen, einen peripheren Schaltkreisbereich mit einem peripheren Schaltkreistransistor bereich und einen passiven Bauelementbereich aufgeteilt. Der periphere Schaltkreistransistorbereich umfasst einen peripheren Schaltkreistransistor zum Ansteuern der Speicherzellen. Dieser Transistor beinhaltet eine gestapelte Gatestruktur. Der passive Bauelementbereich beinhaltet einen Widerstand, eine Induktivität und/oder eine Schmelzsicherung von charakteristischer Struktur und Gestalt.
  • 6 veranschaulicht in der Draufsicht die Entwurfsauslegung eines erfindungsgemäßen nichtflüchtigen Speicherbauelementes, wobei die Linie Y-Y' eine Querschnittlinie zur Darstellung eines passiven Bauelementes, beispielsweise einer Schmelzsicherung, sowie eines peripheren Transistors und einer Speicherzellenstruktur ist. 6 ist analog zu 1, wobei eine etwas breitere Schmelzsicherung 111 vorgesehen ist, da sie ein charakteristisches Merkmal der Erfindung in einer bevorzugten Realisierung beinhaltet. Unter einem Metallkontakt 105a für die Schmelzsicherung 111 sind zwei rechteckförmige, erhabene Schulterbereiche 44 als „Dummy"-Strukturen ausgebildet, d.h. als Attrappen- oder Hilfsstrukturen ohne eigentliche Schaltkreisfunktion. Sie dienen zur Bereitstellung einer Erhöhung dieser Bereiche durch Erzeugung der angehobenen Schultergebiete 44 unter dem jeweiligen Metallkontakt 105a, was einen großen Vorteil gegenüber dem Stand der Technik darstellt, wie im weiteren ersichtlich wird.
  • Aus 10, die eine Ansicht der fertiggestellten Struktur des nichtflüchtigen Speicherbauelementes der Erfindung entlang der Linie Y-Y' von 6 zeigt, ist erkennbar, dass auf einem Halbleitersubstrat 101 eine Feldoxidschicht 126 gebildet ist, um die Substratfläche in einen aktiven Bereich und einen Isolationsbereich aufzuteilen. Die Feldoxidschicht 126 ist in der Oberseite des Substrats 101 mittels eines flachen Grabens gebildet, der mit einem dielektrischen Material oder durch eine Isolation vom LOCOS-Typ gefüllt ist.
  • In einem Zellenfeldgebiet 114 sind eine oder mehrere Speicherzellen 116 vorgesehen, von denen jede eine Source-Elektrode 170 und eine Drain-Elektrode 180, die im Substrat 101 gebildet sind, sowie eine floatende Gate-Elektrode 120b aus einer ersten Polysiliziumschicht beinhaltet. Des weiteren sind, wie aus 10 zu erkennen, eine zwischenliegende Isolationsschicht (ONO-Schicht) 128, eine Steuergate-Elektrode 122b aus einer zweiten Polysiliziumschicht 130a und einer Wolframsilizidschicht 130b, eine Maskenoxidschicht 132, eine erste Siliziumnitridschicht 136, eine erste zwischenliegende dielektrische (ILD1-)Schicht 138, eine zweite Siliziumnitridschicht 140, die als Ätzstoppschicht verwendet wird, und eine zweite zwischenliegende dielektrische (ILD2-)Schicht 142 gebildet. Außerdem ist eine Bitleitungselektrode 155c in gezeigter Weise mit der Drain-Elektrode 180 verbunden.
  • In einem peripheren Schaltkreistransistorbereich 112 beinhaltet ein peripherer Schaltkreistransistor 118 Source-/Drainbereiche im Substrat 101 sowie eine Gate-Elektrode aus einer ersten leitfähigen Schicht als einem ersten Teil 120a, wobei die zwischenliegende ONO-Schicht 128 auf der ersten leitfähigen Schicht 120a gebildet ist, und aus einer zweiten leitfähigen Schicht als einem zweiten Teil 122a auf der zwischenliegenden ONO-Schicht 128 gebildet ist. Die Gate-Elektrode erstreckt sich entlang der Feldoxidschicht 126, um die Bildung eines anstoßenden leitfähigen Pfades 155b zu ermöglichen, der die zweite leitfähige Schicht 122a mit der ersten leitfähigen Schicht 120a wie gezeigt verbindet. Ein Teil der zweiten leitfähigen Schicht 122a liegt durch eine Struktur für den Anstoss- oder Kuppenkontakt frei, um leicht die Erzeugung des Kontaktes zwischen der ersten leitfähigen Schicht 120a und der zweiten leitfähigen Schicht 122a durch den leitfähigen Pfad 155b in einem zugehörigen Kontaktloch 105b zu ermöglichen.
  • Im passiven Bauelementbereich 110 sind über der Feldoxidschicht 126 eine erste und eine davon lateral beabstandete zweite Dummy-Struktur in Form entsprechender Schulterbereiche 44a, 44b, zusammengefasst mit dem Bezugszeichen 44 bezeichnet, aus der ersten leitfähigen Schicht gebildet. Jede dieser Dummy-Strukturen 44 kann aus einer Mehrzahl kleiner Dummy-Strukturen gebildet sein. Die Dummy-Strukturen 44 weisen eine Dicke auf, die eine vertikale Höhe derselben auf der Feldoxidschicht 126 definiert. Dazwischen ist durch die Dummy-Strukturen 44a, 44b eine laterale Erstreckung geringerer Höhe eines freigelegten Bereichs der Feldoxidschicht 126 definiert. Die Schmelzsicherung 111 ist aus der zweiten leitfähigen Schicht gebildet, welche die zweite Polysiliziumschicht 130a und die Wolframsilizidschicht 130b umfasst, wobei sie über den Dummy-Strukturen 44 und der lateralen Erstreckung des freiliegenden Bereichs der Feldoxidschicht 126 liegt. Die Schmelzsicherung 111 umfaßt einen ersten Teil, der über der lateralen Erstreckung des freigelegten Bereichs der Feldoxidschicht 126 liegt, und einen zweiten Teil, der über der ersten Dummy-Struktur 44a liegt, sowie einen dritten Teil, der über der zweiten Dummy-Struktur 44b liegt. Von den Dummy-Strukturen 44 ist die Schmelzsicherung 111 durch die zwischenliegende Isolationsschicht (ONO-Schicht) 128 isoliert. Die Maskenoxidschicht 132 ist als Schutzschicht über der zweiten leitfähigen Schicht gebildet. Über den Dummy-Strukturen 44 sind Kontaktlöcher 105a für leitfähige Pfade 155a durch die ILD2-Schicht 142, die zweite Siliziumnitridschicht 140, die ILD1-Schicht 138, die erste Siliziumnitridschicht 136 und die Maskenoxidschicht 132 hindurch erzeugt.
  • Daher sind die durch die Kontaktlöcher 105a hindurch gebildeten, leitfähigen Pfade 155a weitestgehend zu den Dummy-Strukturen 44 ausgerichtet. Die Dummy-Strukturen 44 sind unter den Elektroden 55a der Schmelzsicherung 155 so gebildet, dass die Schmelzsicherung 111 und die zweite leitfähige Schicht 122a der Gate-Elektrode des peripheren Schaltkreistransistors 118 in etwa auf gleicher Höhe liegen. Dies vermeidet erfindungsgemäß die beim oben erläuterten Stand der Technik auftretende Schwierigkeit eines unvollständigen Freilegens der Oberflä che der Schmelzsicherung 111 während der Erzeugung der Kontaktlöcher 105a für selbige.
  • Ein vorteilhaftes Herstellungsverfahren für das erfindungsgemäße nicht-flüchtige Speicherbauelement ist in den 7 bis 11 veranschaulicht. Dabei zeigt 7 einen Prozessschritt zur Erzeugung der Dummy-Strukturen 44. Dazu wird zunächst die Feldoxidschicht 126 zum Festlegen des aktiven Bereichs auf dem Halbleitersubstrat 101 erzeugt. Auf dem aktiven Bereich des Speicherzellenfeldbereichs 114 wird eine Tunneloxidschicht 106 gebildet, und auf dem aktiven Bereich des peripheren Schaltkreisbereichs 112 wird eine Gateoxidschicht 108 gebildet. Im passiven Bauelementbereich 110 wird, wie aus 7 weiter ersichtlich, die erste Polysiliziumschicht 124 zur Bildung der Dummy-Strukturen 44 strukturiert.
  • 8 veranschaulicht einen Prozessschritt zur Bildung einer gestapelten Gate-Elektrode der Speicherzelle 116 und einer gestapelten Gate-Elektrode des peripheren Schaltkreistransistors 118. Dazu werden nacheinander auf die resultierende Struktur des Substrats 101 die zwischenliegende Isolationsschicht 128, die zweite Polysiliziumschicht 130a, die Wolframsilizidschicht 130b und die als Schutzschicht dienende Maskenoxidschicht 132 aufgebracht. Die Wolframsilizidschicht 130b verringert den elektrischen Widerstand der zweiten Polysiliziumschicht 130a. Die zwischenliegende Isolationsschicht 128 wird wie erwähnt vorzugsweise als ONO-Schicht aus einem ersten Oxidfilm, einem Siliziumnitridfilm und einem zweiten Oxidfilm gebildet.
  • Die Maskenoxidschicht 132, die Wolframsilizidschicht 130b, die zweite Polysiliziumschicht 130a, die zwischenliegende Isolationsschicht 128 und die erste Polysiliziumschicht 124 werden im peripheren Schaltkreistransistorbereich 112 zur Erzeugung der Gate-Elektrode 120a, 122a des peripheren Schaltkreistransistors 118 strukturiert, und zwar derart, dass sich die Gateelektrode 120a, 122a bis über die Feldoxidschicht 126 erstreckt. In das Substrat 101 werden dann durch einen herkömmlichen Ionenimplantationsprozess Störstellen zur Bildung der Source-/Drainbereiche 170, 180 der Speicherzelle 116 und der nicht gezeigten Source-/Drainbereiche des peripheren Schaltkreistransistors 118 eingebracht.
  • Erfindungsgemäß sind die Dicken der verschiedenen Schichten der strukturierten Gategebiete z.B. wie folgt gewählt: etwa 200nm für die erste Polysiliziumschicht, etwa 15,5nm für die ONO-Schicht, jeweils etwa 100nm für die zweite Polysiliziumschicht, die Wolframsilizidschicht und die Maskenoxidschicht, jeweils etwa 50nm für die erste und zweite Ätzstopp-Siliziumnitridschicht, etwa 800nm für die ILD1-Schicht und etwa 250nm für die ILD2-Schicht. Es versteht sich jedoch, dass die Erfindung nicht auf diese angegebenen Werte festgelegt ist, sondern je nach Anwendungsfall und Bedarf die Wahl anderer Dicken für die jeweiligen Schichten möglich ist.
  • 9 veranschaulicht einen Prozessschritt zur Bildung eines Anstoßkontaktgebietes 134 und der Schmelzsicherung 111. Dazu wird der erste Teil 120a der Gate-Elektrode des peripheren Schaltkreistransistors durch Strukturieren der Maskenoxidschicht 132 und des zweiten Teils 122a der Gate-Elektrode unter Verwendung einer Anstoßkontaktmaske strukturiert, um das Anstoßkontaktgebiet 134 so auszubilden, wie dies in 4 gezeigt und oben unter Bezugnahme auf selbige erläutert ist. Während der Bildung des Anstoßkontaktgebietes 134 wird im passiven Bauelementbereich 110 die Schmelzsicherung 111 durch Ätzen der Maskenoxidschicht 132, der zweiten Polysiliziumschicht 130a und der Wolframsilizidschicht 130b auf der Feldoxidschicht 126 gebildet. Bevorzugt überlappen Kantenbereiche der Schmelzsicherung 111 die Dummy-Strukturen 44 in der gezeigten Weise, d.h. sie decken diese ab bzw. umgeben selbige.
  • 10 veranschaulicht einen Prozessschritt zur Erzeugung der Kontaktlöcher 105a, 105b und 105c. Dazu wird auf die Oberfläche der resultierenden Struktur des Substrats die erste Ätzstopp-Siliziumnitridschicht 136 aufgebracht, nachfolgend auch als Ätzstopp- oder einfach Stoppschicht bezeichnet. Dann werden nacheinander auf der ersten Ätzstopp-Siliziumnitridschicht 136 die ILD1-Schicht 138, die zweite Ätzstopp-Siliziumnitridschicht 140 und die zweite ILD2-Schicht 142 aufgebracht. Anschließend werden nacheinander die ILD2-Schicht 142, die zweite Ätzstopp-Siliziumnitridschicht 140, die ILD1-Schicht 138, die erste Ätzstopp-Siliziumnitridschicht 136 und die Maskenoxidschicht 132 geätzt, wobei eine nicht gezeigte Metallkontakt-Maskenstruktur verwendet wird, die als Ätzmaske für die Erzeugung der Kontaktlöcher 105a, 105b und 105c auf der ILD2-Schicht 142 gebildet wird. Die Kontaktlöcher 105a, 105b, 105c werden zur Bildung der leitfähigen Pfade 155a, 155b und 155c mit einem leitfähigen Material gefüllt.
  • Von Bedeutung ist, dass sich die Kontaktlöcher 105a und 105b erfindungsgemäß durch alle genannten Schichten hindurch erstrecken und einen vollständigen elektrischen Kontakt mit der Wolframsilizidschicht 130b im Schmelzsicherungsgebiet des passiven Bauelementbereichs 110 bzw. mit der ersten leitfähigen Schicht 120a im Anstoßkontaktgebiet 134 des peripheren Schaltkreistransistorbereichs 112 ermöglichen. Außerdem ist anzumerken, dass sich das Kontaktloch 105c im Speicherzellenfeldbereich 114 durch alle genannten Schichten hindurch bis zum Substrat 101 erstreckt, ohne eine unerwünschte Ausnehmung im aktiven Bereich zu verursachen.
  • Die Kontaktlöcher 105a, 105b und 105c legen die Drain-Elektrode 180 des Speicherzellentransistors 116, ein Oberflächengebiet der ersten leitfähigen Schicht als erstem Gate-Elektrodenteil 120a und der zweiten leitfähigen Schicht als zweiten Gate-Elektrodenteil 122a der Gate-Elektrode des peripheren Schaltkreistransistors 118 bzw. ein Oberflä chengebiet der Schmelzsicherung 111 frei. Es ist ersichtlich, dass die Kontaktlöcher 105a der Schmelzsicherung 111 in einem Gebiet gebildet werden, in welchem sich die Dummy-Struktur 44 befindet. Somit befinden sich die freigelegten Oberflächengebiete der Schmelzsicherung 111 und der Gate-Elektrode des peripheren Schaltkreistransistors bevorzugt in etwa derselben Ebene, wie in 10 dargestellt. Das beim oben genannten Stand der Technik auftretende Problem einer nicht vollständigen Freilegung der Oberfläche der Schmelzsicherung 111 während des Ätzens des Kontaktlochs 105a wird somit vermieden. Durch Abscheiden eines leitfähigen Films auf der ILD2-Schicht 142 und Planarisieren der resultierenden Struktur unter Verwendung herkömmlicher Techniken werden die Elektroden, d.h. leitfähigen Pfade 155a, 155b und 155c gebildet. Dies realisiert eine mit der Drain-Elektrode 180 des Speicherzellentransistors 116 verbundene Bitleitungselektrode 155c, eine mit der Schmelzsicherung 111 verbundene Schmelzsicherungselektrode 155a und eine mit dem ersten Teil 120a und dem zweiten Teil 122a der Gate-Elektrode des peripheren Schaltkreistransistors 118 verbundene Anschlusselektrode 155b.
  • 11 entspricht weitgehend der 10, wobei sie ein besonders nützliches Ausführungsbeispiel der Erfindung zeigt, bei dem das passive Bauelement eine Schmelzsicherung ist. Wie aus 11 ersichtlich, wird in diesem Beispiel durch gesteuerte Anwendung eines durchtrennenden Laserstrahls auf die Schmelzsicherung 111 innerhalb des passiven Bauelementbereichs 110 des Halbleiterbauelementes eine Öffnung 48 durch Laserbrennen in den relativ dünnen Schmelzsicherungsfilm 111 in einem etwa mittigen Abschnitt zwischen den Dummy-Strukturen 44 erzeugt. Der Fachmann erkennt den damit verbundenen wesentlichen strukturellen Vorteil gegenüber herkömmlichen dicken Schmelzsicherungen, der darin liegt, dass nach einem Durchbrennen solcher herkömmlicher dicker Schmelzsicherungen mittels Laser ein unerwünschtes Wiederverbinden auftreten kann, typischerweise verursacht von zurück fallenden restlichen leitfähigen oder halbleitenden Bruchstücken, was wiederum zu Zuverlässigkeitsproblemen führen kann.

Claims (15)

  1. Passive Bauelementstruktur mit – einer auf einem Halbleitersubstrat (101) gebildeten Isolationsschicht (126), – benachbart mit lateralem Abstand auf der Isolationsschicht (126) gebildeten Dummy-Strukturen (44a, 44b) aus einer ersten strukturierten leitfähigen Schicht, wobei die Dummy-Strukturen eine Dicke aufweisen, die eine vertikale Höhe über der Isolationsschicht definiert, und dazwischen eine laterale Erstreckung eines freiliegenden Bereichs niedrigerer Höhe der Isolationsschicht definieren, – einer zweiten strukturierten leitfähigen Schicht (130a, 130b) über den Dummy-Strukturen und der lateralen Erstreckung des freiliegenden Isolationsschichtbereiches, die ein passives Bauelement bildet, und – benachbarten, über den lateral beabstandeten Dummy-Strukturen angeordneten Elektroden (155a, 155b), die mit der zweiten strukturierten leitfähigen Schicht verbunden sind.
  2. Bauelementstruktur nach Anspruch 1, die des Weiteren eine ONO-Schicht (128) aus einem ersten Oxidfilm, einem Siliziumnitridfilm und einem zweiten Oxidfilm über den beabstandeten Dummy- Strukturen beinhaltet, wobei sich die ONO-Schicht auch zwischen den beabstandeten Dummy-Strukturen erstreckt und über der zweiten strukturierten leitfähigen Schicht liegt.
  3. Bauelementstruktur nach Anspruch 1 oder 2, die des Weiteren ein oder mehrere Paare zusammengesetzter Schichten mit einer Ätzstoppschicht (136) über der zweiten strukturierten leitfähigen Schicht und einer zwischenliegenden dielektrischen Schicht (138) über der Ätzstoppschicht beinhaltet.
  4. Bauelementstruktur nach einem der Ansprüche 1 bis 3, wobei das passive Bauelement ein Widerstand, eine Induktivität oder eine Schmelzsicherung ist.
  5. Bauelementstruktur nach einem der Ansprüche 1 bis 4, wobei die erste strukturierte leitfähige Schicht eine erste Polysiliziumschicht ist.
  6. Bauelementstruktur nach einem der Ansprüche 1 bis 5, wobei die zweite strukturierte leitfähige Schicht eine zusammengesetzte Schicht mit einer zweiten Polysiliziumschicht (130a) und einer über der zweiten Polysiliziumschicht liegenden Silizidschicht (130b) ist.
  7. Integriertes, auf einem Halbleitersubstrat gebildetes Schaltkreisbauelement mit – einem passiven Bauelement nach einem der Ansprüche 1 bis 6 und einem auf dem Substrat (101) gebildeten Transistor mit einem Sourcebereich, einem Drainbereich, einem ersten Gate-Elektrodenteil (120a), einem zweiten Gate-Elektrodenteil (122a) und einem zwischen dem ersten und zweiten Gate-Elektrodenteil liegenden ersten Isolator (128), wobei – die Dummy-Strukturen einen ersten und einen zweiten Schulterbereich (44a, 44b) bilden, – die zweite strukturierte leitfähige Schicht einen über dem Substrat liegenden ersten Teil, einen über der ersten Schulter liegenden zweiten Teil und einen über der zweiten Schulter liegenden dritten Teil beinhaltet, – zwischen der ersten und zweiten Schulter einerseits und der ersten strukturierten leitfähigen Schicht andererseits ein zweiter Isolator (128) eingebracht ist und – die Elektroden (155a, 155b) mit dem zweiten und dritten Teil der über dem Substrat gebildeten zweiten strukturierten leitfähigen Schicht verbunden sind.
  8. Integriertes Schaltkreisbauelement nach Anspruch 7, wobei der erste und der zweite Isolator aus einer ONO-Schicht mit einem ersten Oxidfilm, einem Siliziumnitridfilm und einem zweiten Oxidfilm gebildet sind.
  9. Integriertes Schaltkreisbauelement nach Anspruch 7 oder 8, wobei der erste Teil (120a) der Gate-Elektrode und die Schulterbereiche (44a, 44b) aus einem gleichen, ersten Materialfilm gebildet sind und der zweite Teil (122a) der Gate-Elektrode und die zweite strukturierte leitfähige Schicht (111) aus einem gleichen zweiten Materialfilm gebildet sind.
  10. Halbleiterbauelement mit – einem passiven Bauelement nach einem der Ansprüche 1 bis 6, – einem Speicherzellenfeldbereich (114) und einem peripheren Schaltkreisbereich (110, 112), die auf einem Halbleitersubstrat (101) gebildet sind, – einem Speicherzellentransistor mit Source-/Drainbereichen (170, 180), einer floatenden Gate-Elektrode (120b), einer Steuergate- Elektrode (122b) und einem zwischen der Steuergate-Elektrode und der floatenden Gate-Elektrode vorgesehenen ersten Isolator (128) auf dem Halbleitersubstrat im Speicherzellenfeldbereich und – einem peripheren Schaltkreistransistor mit Source-/Drainbereichen, einem ersten Teil (120a) einer Gate-Elektrode, einem zweiten Teil (122a) der Gate-Elektrode und einem auf dem ersten Teil gebildeten zweiten Isolator auf dem Substrat im peripheren Schaltkreisbereich, wobei der zweite Gate-Elektrodenteil auf dem zweiten Isolator gebildet ist, wobei – die Dummy-Strukturen einen ersten und zweiten Schulterbereich (44a, 44b) bilden, – das passive Bauelement (111), das aus der zweiten strukturierten leitfähigen Schicht über dem Substrat im peripheren Schaltkreisbereich (110, 112) gebildet ist, einen ersten Teil über dem Substrat, einen zweiten Teil über dem ersten Schulterbereich und einen dritten Teil über dem zweiten Schulterbereich umfasst, – zwischen den Schulterbereichen einerseits und dem passiven Bauelement andererseits ein dritter Isolator (128) angeordnet ist und – die Elektroden (155a, 155b) mit dem zweiten und dritten Teil der zweiten strukturierten leitfähigen Schicht im peripheren Schaltkreisbereich verbunden sind.
  11. Halbleiterbauelement nach Anspruch 10, wobei der erste Teil (120a) der Gate-Elektrode und die Schulterbereiche (44a, 44b) aus einem gleichen ersten Materialfilm gebildet sind.
  12. Halbleiterbauelement nach Anspruch 10 oder 11, wobei der zweite Teil (122a) der Gate-Elektrode und die zweite strukturierte leitfähige Schicht (111) aus einem gleichen zweiten Materialfilm gebildet sind.
  13. Halbleiterbauelement nach einem der Ansprüche 10 bis 12, wobei die Isolationsschicht eine Feldoxidschicht ist.
  14. Halbleiterbauelement nach einem der Ansprüche 10 bis 13, wobei der erste Isolator, der zweite Isolator und der dritte Isolator aus einer ONO-Schicht mit einem Oxidfilm, einem Siliziumnitridfilm und einem Oxidfilm gebildet sind.
  15. Halbleiterbauelement nach einem der Ansprüche 10 bis 14, wobei das passive Bauelement eine Schmelzsicherung ist und der erste Teil der Gate-Elektrode, die floatende Gate-Elektrode und die erste strukturierte leitfähige Schicht aus einem gleichen ersten Material gebildet sind und der zweite Teil der Gate-Elektrode, die Steuergate-Elektrode und die zweite strukturierte leitfähige Schicht aus einem gleichen zweiten Material gebildet sind.
DE10164049A 2001-06-06 2001-12-19 Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement Expired - Lifetime DE10164049B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/878,118 US6518642B2 (en) 2001-06-06 2001-06-06 Integrated circuit having a passive device integrally formed therein
US09/878,118 2001-06-06

Publications (2)

Publication Number Publication Date
DE10164049A1 DE10164049A1 (de) 2002-12-19
DE10164049B4 true DE10164049B4 (de) 2006-02-23

Family

ID=25371421

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10164049A Expired - Lifetime DE10164049B4 (de) 2001-06-06 2001-12-19 Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement

Country Status (4)

Country Link
US (1) US6518642B2 (de)
JP (1) JP4249435B2 (de)
KR (1) KR100448922B1 (de)
DE (1) DE10164049B4 (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070190751A1 (en) * 1999-03-29 2007-08-16 Marr Kenneth W Semiconductor fuses and methods for fabricating and programming the same
KR100455378B1 (ko) * 2002-02-09 2004-11-06 삼성전자주식회사 반도체 소자의 퓨즈 오픈방법
JP4647175B2 (ja) * 2002-04-18 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4472232B2 (ja) * 2002-06-03 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US20040038458A1 (en) * 2002-08-23 2004-02-26 Marr Kenneth W. Semiconductor fuses, semiconductor devices containing the same, and methods of making and using the same
KR100954417B1 (ko) * 2002-12-23 2010-04-26 매그나칩 반도체 유한회사 반도체 소자의 퓨즈 형성 방법
KR100718614B1 (ko) 2003-10-24 2007-05-16 야마하 가부시키가이샤 용량 소자와 퓨즈 소자를 구비한 반도체 장치 및 그 제조방법
KR100568514B1 (ko) * 2003-12-24 2006-04-07 삼성전자주식회사 필드 영역들을 덮는 퓨즈를 갖는 비휘발성 메모리소자 및그것을 제조하는 방법
KR100593444B1 (ko) * 2004-02-12 2006-06-28 삼성전자주식회사 모오스 바렉터를 갖는 반도체소자 및 그것을 제조하는 방법
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
JP4058022B2 (ja) * 2004-05-25 2008-03-05 株式会社東芝 半導体装置の製造方法
KR100583609B1 (ko) * 2004-07-05 2006-05-26 삼성전자주식회사 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법
US7235847B2 (en) * 2004-09-17 2007-06-26 Freescale Semiconductor, Inc. Semiconductor device having a gate with a thin conductive layer
JP4583878B2 (ja) 2004-10-29 2010-11-17 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100629357B1 (ko) * 2004-11-29 2006-09-29 삼성전자주식회사 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법
DE102004063277A1 (de) * 2004-12-29 2006-07-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Stützkapazität
US7341958B2 (en) * 2005-01-21 2008-03-11 Intersil Americas Inc. Integrated process for thin film resistors with silicides
US7667289B2 (en) * 2005-03-29 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fuse structure having a tortuous metal fuse line
KR100660604B1 (ko) * 2005-04-21 2006-12-22 (주)웨이브닉스이에스피 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
US20070029576A1 (en) * 2005-08-03 2007-02-08 International Business Machines Corporation Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same
JP4791799B2 (ja) * 2005-11-07 2011-10-12 株式会社東芝 半導体記憶装置及びその製造方法
JP2007311566A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
JP4789754B2 (ja) * 2006-08-31 2011-10-12 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100843206B1 (ko) 2006-10-18 2008-07-02 삼성전자주식회사 퓨즈 패턴과 가드링과의 브리지를 방지할 수 있는 반도체 장치
KR100866960B1 (ko) * 2007-02-16 2008-11-05 삼성전자주식회사 반도체 집적 회로
US7863706B2 (en) * 2007-06-28 2011-01-04 Stats Chippac Ltd. Circuit system with circuit element
US20090085151A1 (en) * 2007-09-28 2009-04-02 International Business Machines Corporation Semiconductor fuse structure and method
KR100909799B1 (ko) 2007-11-01 2009-07-29 주식회사 하이닉스반도체 퓨즈를 포함하는 비휘발성 메모리 소자 및 그 제조방법,퓨즈 리페어 방법
CN102347269B (zh) * 2010-07-30 2014-03-12 上海丽恒光微电子科技有限公司 熔丝结构以及形成熔丝结构的方法
JP2012043856A (ja) * 2010-08-16 2012-03-01 Toshiba Corp 半導体装置およびその製造方法
US8624353B2 (en) * 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
CN102749703B (zh) * 2011-04-18 2014-12-10 京东方科技集团股份有限公司 一种利用电润湿技术实现全彩色显示的方法和装置
US9224475B2 (en) * 2012-08-23 2015-12-29 Sandisk Technologies Inc. Structures and methods for making NAND flash memory
KR102021885B1 (ko) 2012-12-13 2019-09-17 삼성전자주식회사 금속성 저항 구조체를 갖는 반도체 소자
US9837322B2 (en) * 2013-05-28 2017-12-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of forming
WO2016084202A1 (ja) * 2014-11-27 2016-06-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN104486907B (zh) * 2014-12-10 2017-08-11 华进半导体封装先导技术研发中心有限公司 高频ipd模块三维集成晶圆级封装结构及封装方法
US9613971B2 (en) 2015-07-24 2017-04-04 Sandisk Technologies Llc Select gates with central open areas
US9443862B1 (en) 2015-07-24 2016-09-13 Sandisk Technologies Llc Select gates with select gate dielectric first
US9773859B2 (en) * 2015-08-26 2017-09-26 Toshiba Memory Corporation Non-volatile memory device
CN110504240B (zh) 2018-05-16 2021-08-13 联华电子股份有限公司 半导体元件及其制造方法
CN110233147B (zh) * 2019-05-08 2021-03-09 福建省福联集成电路有限公司 一种叠状电感及制作方法
CN116110892A (zh) * 2021-11-09 2023-05-12 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528582A (en) * 1983-09-21 1985-07-09 General Electric Company Interconnection structure for polycrystalline silicon resistor and methods of making same
US4785342A (en) * 1986-01-29 1988-11-15 Hitachi, Ltd. Static random access memory having structure of first-, second- and third-level conductive films
US5434448A (en) * 1992-07-31 1995-07-18 Sgs-Thomson Microelectronics, Inc. Programmable contact structure
US5856702A (en) * 1996-04-19 1999-01-05 Nec Corporation Polysilicon resistor and method of producing same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713962B2 (ja) * 1987-10-21 1995-02-15 日本電気株式会社 多層配線構造を有する半導体装置
JPH08181290A (ja) * 1994-12-22 1996-07-12 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP3135039B2 (ja) * 1995-11-15 2001-02-13 日本電気株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528582A (en) * 1983-09-21 1985-07-09 General Electric Company Interconnection structure for polycrystalline silicon resistor and methods of making same
US4785342A (en) * 1986-01-29 1988-11-15 Hitachi, Ltd. Static random access memory having structure of first-, second- and third-level conductive films
US5434448A (en) * 1992-07-31 1995-07-18 Sgs-Thomson Microelectronics, Inc. Programmable contact structure
US5856702A (en) * 1996-04-19 1999-01-05 Nec Corporation Polysilicon resistor and method of producing same

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Arbuckle et al.: "Processing technology for inte- grated passive devices", in: Solid State Technolo- gy, November 2000, Bd.43, Nr.11, S.84-90
Arbuckle et al.: "Processing technology for inte- grated passive devices", in: Solid State Technolo-gy, November 2000, Bd.43, Nr.11, S.84-90 *
Y.Takeuchi et al.: "Self-Aligned STI Process Inte- gration for Low Cost and Highly Reliable 1 Gbit Flash Memories", in: Symposium on VLSI technology Digest of Technical papers, 1998, S.102-103
Y.Takeuchi et al.: "Self-Aligned STI Process Inte-gration for Low Cost and Highly Reliable 1 Gbit Flash Memories", in: Symposium on VLSI technology Digest of Technical papers, 1998, S.102-103 *

Also Published As

Publication number Publication date
KR20020094889A (ko) 2002-12-18
JP4249435B2 (ja) 2009-04-02
US20020185738A1 (en) 2002-12-12
DE10164049A1 (de) 2002-12-19
JP2003037169A (ja) 2003-02-07
US6518642B2 (en) 2003-02-11
KR100448922B1 (ko) 2004-09-16

Similar Documents

Publication Publication Date Title
DE10164049B4 (de) Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement
DE10310329B4 (de) Verfahren zur Herstellung einer integrierten Schaltungsvorrichtung, nach dem Verfahren hergestellte integrierte Schaltungsvorrichtung und Sicherungsbox
US5670818A (en) Electrically programmable antifuse
DE102006043484B4 (de) Fuse-Struktur und Verfahren zum Herstellen derselben
DE102005063092B3 (de) Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität
US5440167A (en) Antifuse with double via contact and method of manufacture therefor
DE10125407A1 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE102004002659A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE4420365A1 (de) Isolierverfahren bei der Herstellung von Halbleiterkomponenten und eine integrierte Schaltung für eine Speicheranordnung
DE10240405B4 (de) Verfahren zum Ausbilden einer selbstjustierten Antifuse-Verbindung
EP0783182A2 (de) Schmelzsicherung in einer integrierten Halbleiterschaltung
DE102020126631A1 (de) Speicheranordnung enthaltend dummy-bereiche
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE102004020938B3 (de) Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE69632661T2 (de) Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung
DE3930639A1 (de) Halbleiterspeichervorrichtung
DE10039185B4 (de) Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung
DE102004004584A1 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE10107666C1 (de) Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse
DE102021109577A1 (de) Selbstausrichtende aktivzonen und passivierungsschicht und herstellungsverfahren dafür
DE112020006213T5 (de) Selbstausgerichtete Randpassivierung für eine stabile Verbindung eines resistiven Speichers mit wahlfreiem Zugriff
DE102021110834A1 (de) Zweischichtiger Kanaltransistor und Verfahren zum Bilden desselben
DE10121240C1 (de) Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung
DE10057806B4 (de) Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 2708

8364 No opposition during term of opposition
R071 Expiry of right