DE69632661T2 - Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung - Google Patents

Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung Download PDF

Info

Publication number
DE69632661T2
DE69632661T2 DE69632661T DE69632661T DE69632661T2 DE 69632661 T2 DE69632661 T2 DE 69632661T2 DE 69632661 T DE69632661 T DE 69632661T DE 69632661 T DE69632661 T DE 69632661T DE 69632661 T2 DE69632661 T2 DE 69632661T2
Authority
DE
Germany
Prior art keywords
layer
fuse
bond pad
oxide
fuse link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69632661T
Other languages
English (en)
Other versions
DE69632661D1 (de
Inventor
Hideyuki Inashiki-gun Fukuhara
Shigeo Tsuchiura City Ashigaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69632661D1 publication Critical patent/DE69632661D1/de
Application granted granted Critical
Publication of DE69632661T2 publication Critical patent/DE69632661T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/055—Fuse
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/926—Dummy metallization

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft allgemein integrierte Halbleiterschaltungen. Diese Erfindung betrifft insbesondere ein Verfahren zum Trimmen einer Schmelzverbindung in einer integrierten Schaltung, die Schmelzverbindungen enthält, welche verwendet werden, um ausgewählte Merkmale in die integrierte Schaltung zu programmieren, nachdem die Herstellung der betriebswirksamen Schaltungen abgeschlossen ist, jedoch bevor die integrierte Schaltung ihre abschließenden Schutzbeschichtungen empfängt.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Die Schmelzverbindungen programmieren selektiv Merkmale, wie die Redundanz in dynamischen Direktzugriffsspeicherteilen (DRAMs), Spannungsoptionen, Gehäuse-Stiftausgangsoptionen oder andere Optionen, deren Implementation vom Hersteller gewünscht wird, nachdem die betriebswirksamen Schaltungen im wesentlichen fertiggestellt wurden, jedoch bevor die abschließenden Verarbeitungsschritte ausgeführt werden. Dies hilft dem Hersteller, die Ausbeute zu erhöhen, oder dies erleichtert die Verwendung einer Grundkonstruktion für mehrere verschiedene Endprodukte.
  • Die Programmierung geschah häufig unter Verwendung der Strahlungsenergie eines Laserstrahls. Der Laserstrahl wird durch einen verdünnten Abschnitt einer transparenten Oxidmaterialschicht gerichtet, um einen dünnen Schmelzverbindungsabschnitt einer vom Halbleitersubstrat getragenen leitenden Schicht zu erwärmen und zu öffnen. Typischerweise wird das Halbleitersubstrat so verarbeitet, daß es gewünschte Störstellen aufweist und gewünschte Schichten von Isoliermaterial und leitendem Material trägt, um die betriebswirksamen Schaltungen zu bilden. Die betriebswirksamen Schaltungen werden dann elektrisch getestet, und alle gewünschten Optionen, wie die Verwendung redundanter Schaltungen für nicht betriebswirksame Schaltungen, werden unter Verwendung eines Laserstrahls, der eine bestimmte Schmelzverbindung oder bestimmte Schmelzverbindungen öffnet, in das Teil einprogrammiert.
  • Schmelzverbindungen wurden häufig als Teil einer leitenden Schicht innerhalb des über dem Halbleitersubstrat gebildeten Schichtstapel gebildet. Insbesondere wird zwischen dem Substrat und den Schmelzverbindungen eine dicke Oxidschicht gebildet. Die untere Ebene des leitenden Materials wird strukturiert, um gewünschte Leiterbahnen und dünne Schmelzverbindungen zu bilden. Die über der unteren Ebene des leitenden Materials gebildeten Schichten aus leitendem Material vermeiden sorgfältig das Überlagern der Schmelzverbindungsabschnitte, so daß der Laserstrahl von oben Zugang zu den Schmelzverbindungen erhalten kann. Gegenwärtig werden oberhalb der unteren Schicht des leitenden Materials bis zu drei Schichten des leitenden Metallmaterials verwendet.
  • In einem Fall werden als ein letzter Herstellungsschritt die abschließend aufgebrachten Beschichtungen aus schützendem Oxidnitrid und PIXTM über dem ganzen Substrat strukturiert und entfernt, um Zugang zu den Bondkontaktstellen und allen Schmelzverbindungen bereitzustellen. Der Laserstrahl wird auf eine ausgewählte Schmelzverbindung oder auf ausgewählte Schmelzverbindungen heruntergerichtet, um die Verbindungen zu erwärmen und zu öffnen. Es werden über dem zum Zugriff auf alle Schmelzverbindungen geöffneten Bereich keine weiteren Beschichtungen aufgebracht. In diesem Fall wird nur ein teurer Photolithographie-Prozeßschritt verwendet, um auf alle Schmelzverbindungen gleichzeitig zuzugreifen, wobei die Bondkontaktstellen geöffnet werden, jedoch die Schmelzverbindung und die leitenden Materialien von der geöffneten Schmelzverbindung ohne Abdichtungen gegen Feuchtigkeit den Elementen ausgesetzt sind. Das freigelegte leitende Material in der Art eines Metalls kann korrodieren und zu Zuverlässigkeitsproblemen führen. Eine Lösung hierfür besteht darin, eine Schutzstruktur in der Art des Rands einer Ritzlinie bereitzustellen, hierfür sind jedoch größere Schmelzverbindungsbereiche erforderlich, wodurch die Chipgröße und die Herstellungskosten erhöht werden.
  • In einem anderen Fall werden die Oxidschichten über der Schmelzverbindung strukturiert und geätzt, um Zugang zu allen Schmelzverbindungen bereitzustellen, bevor die schützenden Überzüge aufgebracht werden. Der Laserstrahl wird dann verwendet, um die ausgewählten Schmelzverbindungen zu öffnen. Die schützenden Beschichtungen aus Oxidnitrid und PIXTM werden dann aufgebracht, um die geöffneten Schmelzverbindungen abzudichten, und photolithographisch strukturiert, um die Bondkontaktstellen freizulegen. In diesem Fall werden die geöffneten Schmelzverbindungen gegen die Elemente abgedichtet, es ist hierbei jedoch der zusätzliche Prozeßschritt des Strukturierens und Ätzens zum Zugreifen auf die Schmelzverbindungen zusätzlich zum Strukturieren und Ätzen der schützenden Überzüge zum Zugreifen auf die Bondkontaktstellen erforderlich. Hierdurch werden die Herstellungskosten erhöht.
  • In EP-A-0 618 620 ist eine Schmelzverbindungsstruktur offenbart, die durch Durchbrennen mit einem Überstrom programmiert wird. Die Schmelzverbindung, die in Form eines Fadens vorliegt, ist in einer Metallisierungsschicht über einer Isolatorschicht ausgebildet, in der sich ein Höcker befindet. Die Dicke des Fadens ist an der Wand des Höckers geringer, und dies ist die Stelle, an der die Schmelzverbindung durchbrennt. Weiterhin ist die Tendenz der Verbindung, sich mit der Zeit wieder zu bilden, reduziert.
  • US-A-5 025 300 ist eine Schmelzverbindungsstruktur offenbart, bei der die in der ersten oder der zweiten Metallschicht gebildeten Schmelzverbindungen mit Laserlicht durchgebrannt werden. Gemäß einer Ausführungsform wird das Zwischenschichtoxid geätzt, um eine Schmelzverbindung auf der zweiten Metallschicht freizulegen, und es wird über der ganzen Oberfläche des Chips eine dünne Oxidschicht aufwachsen gelassen. Schmelzverbindungen werden dann mit Laserlicht, das durch die dünne Schicht hindurchtritt, durchgebrannt. Der dünne Isolator schützt die Leiter der zweiten Metallschicht vor den gebildeten Rückständen. Die Rückstände werden dann durch Reinigen entfernt, und Siliciumnitrid oder Siliciumdioxid wird aufgebracht, um den Chip zu schützen.
  • In IBM Technical Disclosure Bulletin, Band 31, Nr. 12, Mai 1989, S. 93, "Process and structure for laser fuse blowing" ist ein Verfahren zum Durchbrennen einer Schmelzverbindung auf einer integrierten Schaltung beschrieben, bei dem Schmelzverbindungen auf eine Isolierschicht aufgebracht werden und sie mit einer aufschmelzbaren Glasschicht bedeckt werden. Die aufschmelzbare Glasschicht ist für Laserlicht transparent. Eine erste Metallisierungsschicht wird über dem Glas gebildet und strukturiert, wobei ein Bereich über den Schmelzverbindungen verbleibt. Eine andere Isolatorschicht und eine zweite Metallisierungsschicht werden dann mit weiteren sich darüber befindenden Isolationsschichten aufgebracht. In einem Ätzschritt werden Bondkontaktstellen auf der zweiten Metallisierungsschichtfreilegende Löcher und Löcher über den Schmelzverbindungen gebildet, wobei der Abschnitt der ersten Metallisierungsschicht über den Schmelzverbindungen als ein Ätzstopp wirkt. Dieser Abschnitt der ersten Metallisierungsschicht wird dann entfernt, und die Schmelzverbindungen werden unter Verwendung von Laserlicht, das durch das aufschmelzbare Glas hindurchtritt, durchgebrannt.
  • In US-A-5 252 844 ist eine Schmelzverbindungsstruktur zum Ermöglichen einer freien Wortleitung in einem RAM-Chip offenbart. Die Schmelzverbindung besteht aus Metallsilicid oder Metallpolycid über einem die aktiven Bereiche des Chips bedeckenden Isolator. Die Schmelzverbindung wird dann mit einer zweiten Isolierschicht bedeckt, auf die eine Metallschicht aufgebracht wird, welche zur Bildung von Zwischenverbindungen und der Bondkontaktstellen strukturiert wird. Darüber wird ein Schutzfilm aus Siliciumoxid oder Siliciumnitrid abgeschieden und darin Öffnungen gebildet, wodurch die Bondkontaktstellen und der Bereich der zweiten Isolierschicht, der sich über der Schmelzverbindung befindet, freigelegt werden. Wenn eine Bondkontaktstelle während des Testens geprüft wird, wird die Schaltung durch den schützenden Film vor Metall geschützt, das durch die Sonde von der Bondkontaktstelle abgeschabt wird. Laserlicht wird durch die Öffnung auf die Schmelzverbindungen und die transparente zweite Isolierschicht fallen gelassen, um die Schmelzverbindung durchzubrennen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung ist ein Verfahren zum Trimmen einer Schmelzverbindung auf einer integrierten Schaltung vorgesehen, welches die folgenden Schritte aufweist:
    Bilden einer Schmelzverbindung über einem Halbleitersubstrat,
    Aufbringen einer Schicht aus Oxidmaterial über der Schmelzverbindung, wobei das Oxidmaterial für ausgewählte Strahlungsenergie im wesentlichen transparent ist, und
    selektives Richten der ausgewählten Strahlungsenergie durch das Oxidmaterial auf die Schmelzverbindung, um das Material der Schmelzverbindung zu erwärmen,
    dadurch gekennzeichnet, daß
    die Schmelzverbindung in dem strukturierten Metall der obersten Ebene gebildet wird, das über dem Halbleitersubstrat ausgebildet ist, und
    daß das Verfahren den Schritt des Ausführens eines unstrukturierten Ätzens des Oxidmaterials vor dem Richten der Strahlungsenergie, um eine gewünschte Dicke des die Schmelzverbindung bedeckenden Oxidmaterials zurückzulassen, aufweist.
  • Gemäß einer Ausführungsform macht die Erfindung einen Strukturier- und Ätz-Photolithographieschritt beim Zugreifen auf die Schmelzverbindungen und Öffnen der Bondkontaktstellen überflüssig. Die Schmelzverbindung und die Bondkontaktstelle werden in der obersten Schicht aus leitendem Metallmaterial gebildet. Die Schmelzverbindung tritt am Boden einer während der Verarbeitung hergestellten Stufe in einem isolierenden Material auf, und die Bondkontaktstelle tritt im Isoliermaterial auf einer etwas höheren Ebene über der Schmelzverbindung auf. Ein Verkappungsoxid wird dann sowohl über der Schmelzverbindung als auch über der Bondkontaktstelle aufgebracht. Das Verkappungsoxid wird planarisiert und unstrukturiert geätzt, um die Oberfläche der Bondkontaktstelle freizulegen, während die Schmelzverbindung mit einer gewünschten Dicke des Oxidmaterials bedeckt bleibt. Hierdurch werden ohne einen kostspieligen Prozeßschritt eine freigelegte Bondkontaktstelle und eine abgedeckte Schmelzverbindung erhalten.
  • Das teilweise fertige Teil kann dann elektrisch getestet werden, und es kann durch das Oxid eine Schmelzprogrammierung ausgeführt werden, bevor das schützende Oxidnitrid und das schützende PIXTM aufgebracht, strukturiert und schließlich geätzt werden, um die Bondkontaktstellen freizulegen.
  • Die abwärts gerichtete Stufe in der Isolierschicht, welche die Schmelzverbindung trägt, kann durch Anheben des Bondkontaktstellen-Abschnitts unter Verwendung einer zusätzlichen zugrundeliegenden Schicht gebildet werden. Beispielsweise kann unter dem für die Bondkontaktstelle zu verwendenden Bereich eine Gruppe von Speicherzellen gebildet werden. Alternativ kann eine unter der Schmelzverbindung liegende Schicht entfernt werden.
  • Alternativ können die Schmelzverbindung und die Bondkontaktstelle auf der gleichen Ebene gebildet werden. In einem dieser Fälle wird das auf die Schmelzverbindung und die Bondkontaktstelle aufgebrachte Verkappungsoxid durch die mechanische und elektrische Beanspruchung einer Sondennadel, die die Bondkontaktstelle berührt, um das elektrische Testen auszuführen, von der Bondkontaktstelle entfernt. In einem anderen dieser Fälle wird die Bondkontaktstelle mit feinen Schlitzen versehen und das Verkappungsoxid mit einer ECR-Oxidabscheidungstechnik aufgebracht, wobei das Oxidätzen die Schmelzverbindung bedeckt läßt, während das leitende Material der Bondkontaktstellen freigelegt wird. In diesen beiden Fällen ist die Stufenbildung nicht erforderlich, und das Freilegen der Bondkontaktstelle, während die Schmelzverbindung mit abgeschiedenem Verkappungsoxid bedeckt gehalten wird, kann mit nur einem Abscheidungsprozeß erreicht werden.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die 1a und 1b sind stilisierte vertikale Schnittansichten einer integrierten Schaltung mit einer bekannten Schmelzverbindungskonfiguration während bzw. nach dem Anwenden des Laserstrahls auf die Schmelzverbindung,
  • die 2a und 2b sind stilisierte vertikale Schnittansichten einer integrierten Schaltung mit einer bekannten Schmelzverbindungskonfiguration während bzw. nach dem Anwenden des Laserstrahls auf die Schmelzverbindung,
  • die 3a und 3b sind stilisierte vertikale Schnittansichten einer integrierten Schaltung mit einer Schmelzverbindungskonfiguration gemäß der beanspruchten Erfindung während bzw. nach dem Anwenden des Laserstrahls auf die Schmelzverbindung,
  • die 4a, 4b und 4c sind stilisierte seitliche Schnittansichten, in denen die Prozeßschritte zur Bildung einer Stufe dargestellt sind,
  • die 5a, 5b und 5c sind stilisierte seitliche Schnittansichten, in denen die Prozeßschritte einer ersten Planarisierprozedur dargestellt sind,
  • die 6a, 6b und 6c sind stilisierte seitliche Schnittansichten, in denen die Prozeßschritte einer zweiten Planarisierprozedur dargestellt sind,
  • die 7a und 7b sind stilisierte seitliche Schnittansichten, in denen die Bondkontaktstelle und die Schmelzverbindung auf derselben Ebene dargestellt sind,
  • die 8a und 8b sind stilisierte seitliche Schnittansichten, in denen das Bilden einer Stufe über einer Blind-Speicherzellenstruktur dargestellt ist, und
  • die 9a, 9b und 9c sind stilisierte seitliche Schnittansichten, in denen die Prozeßschritte zum Bilden der Bondkontaktstelle und der Schmelzverbindung auf derselben Ebene dargestellt sind.
  • DETAILLIERTE BESCHREIBUNG
  • In 1 weist die integrierte Schaltung 10 ein Substrat 12 auf, das nach Wunsch gebildete Störstellen 14 enthält. Oberhalb der oberen Fläche des Substrats 12 wird eine erste leitende Schicht aus Polysiliciummaterial strukturiert und geätzt, um eine Schmelzverbindung 16 zu bilden. Geeignete isolierende Materialien werden zwischen der ersten leitenden Polysiliciumschicht und der oberen Fläche des Substrats 12 gebildet, um die Schmelzverbindung 16 vom Substrat 12 zu isolieren. Es werden auch andere Prozeßschritte ausgeführt, um nach Wunsch andere Schaltungsbestandteile zu bilden.
  • Oberhalb der Ebene der Schmelzverbindung 16 wird eine erste Ebene aus Metallmaterial 18 strukturiert und geätzt, um gewünschte Leiterbahnen zu bilden. Wiederum kann zwischen der Ebene der Schmelzverbindung 16 und dem ersten Metallmaterial 18 eine Schicht aus isolierendem Material gebildet werden, um das Polysiliciummaterial der Schmelzverbindung 16 von dem leitenden Metallmaterial 18 zu isolieren. Oberhalb der ersten Ebene aus Metallmaterial 18 wird eine zweite Ebene aus Metallmaterial 20 strukturiert und geätzt, um gewünschte Leiterbahnen in der integrierten Schaltung 10 zu bilden. Eines der in der zweiten Ebene aus Metallmaterial 20 strukturierten und geätzten Merkmale ist eine Bondkontaktstelle 22. Zwischen den Störstellen 14, der ersten Ebene aus Metallmaterial 18 und der zweiten Ebene aus Metallmaterial 20 können nach Wunsch Kontaktlöcher 24 gebildet werden, um die Leiterbahnen in den Ebenen aus leitendem Material, ob Polysilicium oder ein Metall, wie Aluminium, vertikal miteinander zu verbinden.
  • Oberhalb der zweiten Ebene aus Metallmaterial 20 wird ein Verkappungsoxidmaterial 26 gebildet und nachfolgend durch eine schützende Oxidnitridschicht 28 und eine PIXTM-Schicht 30 abgedeckt. Die Verkappungsoxidschicht 26, die schützende Oxidnitridschicht 28 und das PIXTM-Material 30 dienen dem Überziehen und Schützen des oberen Teils der integrierten Schaltung vor solchen Elementen wie Feuchtigkeit.
  • Nachdem diese Schichten auf der integrierten Schaltung 10 gebildet worden sind, werden die Verkappungsoxidschicht 26, die schützende Oxidnitridschicht 28 und die PIXTM-Schicht 30 durch Strukturieren und Ätzen einer Photoverarbeitung unterzogen, um sie von der oberen Fläche der Bondkontaktstelle 22 zu entfernen und eine Öffnung 32 oberhalb der Schmelzverbindung 16 zu bilden. Ein Laserstrahl wird auf ausgewählte Schmelzverbindungen 16 gerichtet, um alle elektrischen Verbindungen zwischen den beiden Enden der Schmelzverbindung zu erwärmen und zu öffnen. Hierdurch wird die integrierte Schaltung für eine zuvor beschriebene gewünschte Arbeitsweise programmiert.
  • In 1b ist die Schmelzverbindung 16 geöffnet, und es werden auf den oberen Teil der integrierten Schaltung 10 keine weiteren Schichten aufgebracht oder darauf gebildet. Hierdurch bleibt die geöffnete Schmelzverbindung 16 dem Eindringen von Feuchtigkeit ausgesetzt, und es können sich die vorstehend erklärten Zuverlässigkeitsprobleme ergeben.
  • Wenngleich dies nicht spezifisch dargestellt ist, wurden in 2a alle vorstehend in 1a beschriebenen Schichten bis zur Verkappungsoxidschicht 26 gebildet. Ein Photoverarbeitungsschritt zum Strukturieren und Ätzen wurde ausgeführt, um eine Öffnung 34 zum Zugreifen auf die Schmelzverbindung 16 zu bilden. Ein Laserstrahl 36 wird dann auf ausgewählte Schmelzverbindungen 16 gerichtet, um sie zu öffnen. In 2b werden die schützende Oxidnitridschicht 28 und die PIXTM-Schicht 30 nach dem Programmieren der Schmelzverbindung 16 auf die integrierte Schaltung 10 aufgebracht und strukturiert und geätzt, um die Bondkontaktstelle 22 freizulegen. Die Bildung der Schmelzverbindung 16 und die in 2 dargestellte Programmierfähigkeit erfordern zwei Strukturier- und Ätzschritte, um zunächst einen Zugang zur Schmelzverbindung 16 bereitzustellen, woraufhin die schützende Oxidnitridschicht 28 und die PIXTM-Beschichtung 30 aufgebracht werden, um Zugang zur Bondkontaktstelle 22 bereitzustellen.
  • Wenngleich dies nicht spezifisch dargestellt ist, wurden in 3a alle vorstehend in 1a beschriebenen Schichten einschließlich der Verkappungsoxidschicht 26 gebildet. Zusätzlich wird der Oberteil der gesamten integrierten Schaltung 10, der mit der Verkappungsoxidschicht 26 bedeckt ist, unstrukturiert geätzt, um die Bondkontaktstelle 22 freizulegen. Die Schmelzverbindung 16 wird am Unterteil der Stufenformation 38 gebildet, die in den darunterliegenden Schichten des auf dem Substrat 12 aufgewachsenen oder darauf aufgebrachten Materials ausgebildet ist. Hierdurch wird die obere Fläche der Schmelzverbindung 16 auf ein Niveau unterhalb der oberen Fläche der Bondkontaktstelle 22 gelegt. Das Ergebnis des unstrukturierten Ätzens beläßt eine ausreichende Dicke der Verkappungsoxidschicht 26, um die obere Fläche der Schmelzverbindung 16 zu bedecken. Nach dem elektrischen Testen kann ein Laserstrahl 36 auf ausgewählte Schmelzverbindungen 16 angewendet werden, um die gewünschte Programmierung bereitzustellen.
  • In 3b wurden die schützende Oxidnitridschicht 28 und die PIXTM-Schicht 30 aufgebracht und photoverarbeitet, um einen Zugang zur oberen Fläche der Bondkontaktstelle 22 zu öffnen.
  • Beim derartigen Bilden der Schmelzverbindung 16 in Schritt 38 legt ein kostengünstiges unstrukturiertes Zurückätzen der Verkappungsoxidschicht 26 die Bondkontaktstelle 22 frei und beläßt die Schmelzverbindung 16 geeignet mit Verkappungsoxidmaterial 26 bedeckt. Die Schmelzverbindung 16 benötigt in der oberen Ebene des leitenden Materials nur eine kleine Fläche. Das Freilegen der Bondkontaktstelle 22 mit dem unstrukturierten Ätzen erleichtert das elektrische Testen der integrierten Schaltung 10. Die Schmelzverbindung kann dann durch die Verkappungsoxidschicht 26 getrimmt werden. Nach dem Trimmen wird die Schmelzverbindung 16 durch die Überzugsmaterialien gegen Feuchtigkeit gedichtet, und es wird auf die Bondkontaktstelle 22 zugegriffen, um einen Bonddraht unter Verwendung nur einer Strukturierungs- und Ätzprozedur einer Photoverarbeitung aufzubringen.
  • Die Verkappungsoxidschicht ist vorgeschlagen, um ein Wachstum von Ätzhügeln und einer Oxidation der oberen Metallebene während des Sinterns, das gewöhnlich nach der Abscheidung von Verkappungsoxid auftritt, zu verhindern.
  • Hierdurch verbleibt das Verkappungsoxid als das erforderliche Abschirmungsmaterial über der Schmelzverbindung für das Trimmen.
  • 4 zeigt eine Prozedur zum Erhalten einer gewünschten Stufenformation. In 4a beginnt die Prozedur mit der Herstellung einer strukturierten Polysiliciumformation 40. In 4b kann eine Oxidschicht aufgebracht, strukturiert und geätzt werden, um zwei Oxidformationen 42 und 44 zu erhalten. Das Polysiliciummaterial 40 wirkte als ein Stopper für den Atzschritt. In 4c werden zwei zusätzliche Oxidschichten 46 und 48 auf die Oxidformationen 42 und 44 und das Polysiliciummaterial 40 aufgebracht oder darüber gebildet, um die gewünschte Stufenformation 38 zu erhalten. Die Stufenformation führt im wesentlichen zu einem flachen Bodenabschnitt 50 mit schrägen Seitenwänden 52.
  • In 5a wurde die Schmelzverbindung 16 im Boden der Stufenformation 38 gebildet, und die Verkappungsoxidschicht 26 wurde gleichmäßig gebildet, um die Schmelzverbindung 16 und die Bondkontaktstelle 22 zu bedecken. In 5b wird die obere Fläche der integrierten Schaltung 10 mit einem Spin-On-Glas (SOG) 39, das gesintert wird, um es zu einem Glasoxidfilm umzuwandeln, planarisiert. In 5c öffnet ein unstrukturiertes Ätzen der gesamten Oberfläche der integrierten Schaltung 10 die Bondkontaktstelle 22, behält die Schmelzverbindung 16 jedoch unter wenigstens einem Abschnitt der Verkappungsoxidschicht 26 bei. Dies ist eine andere Prozedur, die zum Beseitigen eines Strukturierungs- und Ätz-Photoverarbeitungsschritts verwendet werden kann, um die Schmelzverbindung 16 oder die Bondkontaktstelle 22 freizulegen.
  • Wenngleich dies nicht spezifisch dargestellt ist, wurden in 6 alle vorstehend in 1a beschriebenen Schichten bis zur Verkappungsoxidschicht 26 gebildet. In 6a wird die Verkappungsoxidschicht 26 als ein Dickoxid aufgebracht. In 6b wurde die Verkappungsoxidschicht 26 mit einem chemisch-mechanischen Polierschritt planarisiert. In 6c geschieht ein unstrukturiertes Ätzen über die gesamte Oberfläche der integrierten Schaltung 10, um die Bondkontaktstelle 22 freizulegen, während oberhalb der Schmelzverbindung 16 einiges Verkappungsoxidmaterial 26 in der Stufenformation 38 beibehalten wird.
  • Wenngleich dies nicht spezifisch dargestellt ist, wurden in 7 alle vorstehend in 1a beschriebenen Schichten einschließlich der Verkappungsoxidschicht 26 gebildet. In 7a tritt die Schmelzverbindung 16 auf derselben horizontalen Ebene wie die Bondkontaktstelle 22 auf. Die Verkappungsoxidschicht 26 wird gleichermaßen über der Schmelzverbindung 16 und der Bondkontaktstelle 22 abgeschieden. Eine zum elektrischen Testen der auf der integrierten Schaltung 10 vorhandenen Schaltungen verwendete Sondennadel 70 stellt eine ausreichende mechanische und elektrische Beanspruchung bereit, um den Abschnitt der Verkappungsoxidschicht 26 von oberhalb der Bondkontaktstelle 22 physikalisch zu brechen. Hierdurch wird ohne jedes Strukturieren oder Ätzen der Verkappungsoxidschicht 26 ein Zugang zur Bondkontaktstelle 22 bereitgestellt. Der Laserstrahl 36 wird dann zum Öffnen ausgewählter Schmelzverbindungen 16 verwendet.
  • In 7b werden dann die schützende Oxidnitridschicht 28 und die PIXTM-Schicht 30 aufgebracht, strukturiert und geätzt, um Zugang zur Bondkontaktstelle 22 zu erhalten, während die getrimmte Schmelzverbindung 16 gedichtet wird. Die gesamte Verarbeitung in den in 7 dargestellten Strukturen geschieht ohne eine Stufenformation 38.
  • In 8 wird die Wirkung einer Stufenformation 38 durch andere Mittel erhalten. In 8a wird eine Gruppe aktiver Speicherzellen oder Blind-Speicherzellen 80 auf dem Substrat 12 gebildet. Die Bondkontaktstelle 22 wird später über der Speicherzellenstruktur 80 gebildet. Die Schmelzverbindung 16 wird auf der Seite der Speicherzellenstruktur 80 gebildet. Durch das Aufbringen oder die Bildung der zusätzlichen Schichten aus isolierenden und leitenden Materialien zwischen dem Substrat 12 und der Bondkontaktstelle 22 und der Schmelzverbindung 16 wird die Bondkontaktstelle 22 wegen der zusätzlichen Höhe der Speicherzellenstruktur 80 auf einer höheren Ebene als die Schmelzverbindung 16 angeordnet. Die Verkappungsoxidschicht 26 wird dann auf die Bondkontaktstelle 22 und die Schmelzverbindung 16 aufgebracht und planarisiert, um die Bondkontaktstelle 22 freizulegen, während die Schmelzverbindung 16 mit einer gewissen Dicke der Verkappungsoxidschicht 26 bedeckt bleibt. Der Laserstrahl 36 kann dann auf ausgewählte Schmelzverbindungen 16 gerichtet werden, um die Schmelzverbindungen zu öffnen. In 8b werden die schützende Oxidnitridschicht 28 und die PIXTM-Schicht 30 aufgebracht, strukturiert und geätzt, um die Bondkontaktstelle 22 freizulegen.
  • In 9 wird durch ein anderes Mittel eine geringere Dicke des Verkappungsoxids als über der Schmelzverbindung erhalten. In 9a weist eine Bondkontaktstelle 90 ein mit feinen Schlitzen versehenes Metallmaterial auf. Die Verkappungsoxidschicht 26 wird unter Verwendung einer Vorspannungs-Plasma-Elektronenzyklotronresonanz-Prozedur auf der Bondkontaktstelle 90 und der Schmelzverbindung 16 abgeschieden. Hierdurch verbleibt die Verkappungsoxidschicht 26 über der Bondkontaktstelle 90 dünner als über der Schmelzverbindung 16. In 9b legt ein unstrukturiertes Ätzen der gesamten oberen Fläche der integrierten Schaltung 10 die obere Fläche der Bondkontaktstelle 90 frei, während die Schmelzverbindung 16 mit einer gewünschten Dicke der Verkappungsoxidschicht 26 bedeckt bleibt. In 9c werden die schützende Oxidnitridschicht 28 und die PIXTM-Schicht 30 über dem Oberteil der integrierten Schaltung 10 gebildet, strukturiert und geätzt, um die Bondkontaktstelle 90 zum Anbringen eines Bonddrahts freizulegen.
  • Die offenbarte und beanspruchte Erfindung verringert auf diese Weise die Herstellungskosten und Zykluszeiten durch Beseitigen eines vollständigen Photoverarbeitungsschritts des Bildens einer Photoresistschicht, des Strukturierens der Photoresistschicht, des Freilegens der Photoresistschicht, des Abwaschens der unbelichteten Abschnitte des Resists, des Ausführens eines Ätzens des darunterliegenden Materials und des anschließenden Abhebens des Resistmaterials.
  • Stattdessen bildet die beanspruchte Erfindung die Schmelzverbindungen unter der Verkappungsoxidschicht unter Verwendung eines unstrukturierten Ätzschritts zum Freilegen der oberen Fläche der Bondkontaktstelle, während die Schmelzverbindung unter einer gewünschten Dicke der Verkappungsoxidschicht gehalten wird. Später werden die Schichten des schützenden Oxidnitrids 28 und des PIXTM 30 über den Schmelzverbindungen 16 gebildet, um jegliche geöffnete Schmelzverbindungen zu dichten. Das unstrukturierte Ätzen der gesamten oberen Fläche der integrierten Schaltung 10 wird während der Herstellung kostengünstig und schnell ausgeführt.
  • Ein Durchschnittsfachmann wird erkennen, daß die Figuren der Zeichnung stilisiert sind, um die offenbarte und beanspruchte Erfindung hervorzuheben und eine Verwechslung mit den mehreren zwischen dem Substrat 12 und dem Metallmaterial der obersten Ebene, das zur Bildung der Schmelzverbindung 16 und der Bondkontaktstelle 22 verwendet wird, gebildeten Schichten zu vermeiden. Ein Durchschnittsfachmann wird auch verstehen, daß, wenngleich in den Figuren dieser Zeichnung nur eine Schmelzverbindung und eine Bondkontaktstelle dargestellt sind, viele andere Schmelzverbindungen und Bondkontaktstellen nach Wunsch an gewünschten Orten über die integrierte Schaltung 10 angeordnet werden können. Die Bondkontaktstellen können sich distal von einer Schmelzverbindung befinden. Ein Durchschnittsfachmann wird verstehen, daß verschiedene Mittel zum Erhalten einer Stufenformation oder der Vorteile einer Stufenformation, ohne daß eine Stufenformation verwendet wird, verwendet werden können, wie in diesem Patent offenbart ist. Die Bildung der Schmelzverbindung in der obersten Schicht oder Ebene des leitenden Materials vermeidet auch ein tiefes Ätzen der die integrierte Schaltung bedeckenden Schichten. Es können andere Variationen innerhalb des Schutzumfangs der Ansprüche verwendet werden.

Claims (12)

  1. Verfahren zum Trimmen einer Schmelzverbindung auf einer integrierten Schaltung (10), welches die folgenden Schritte aufweist: Bilden einer Schmelzverbindung (16) über einem Halbleitersubstrat (12), Aufbringen einer Schicht aus Oxidmaterial (26) über der Schmelzverbindung, wobei das Oxidmaterial für ausgewählte Strahlungsenergie im wesentlichen transparent ist, und selektives Richten der ausgewählten Strahlungsenergie (36) durch das Oxidmaterial auf die Schmelzverbindung, um das Material der Schmelzverbindung zu erwärmen, dadurch gekennzeichnet, daß die Schmelzverbindung in dem strukturierten Metall der obersten Ebene gebildet wird, das über dem Halbleitersubstrat ausgebildet ist, und daß das Verfahren den Schritt des Ausführens eines unstrukturierten Ätzens des Oxidmaterials vor dem Richten der Strahlungsenergie, um eine gewünschte Dicke des die Schmelzverbindung bedeckenden Oxidmaterials zurückzulassen, aufweist.
  2. Verfahren nach Anspruch 1, bei dem die integrierte Schaltung nach dem Aufbringen des Oxidmaterials gesintert wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem eine schützende Oxidnitridschicht (28) auf die Schmelzverbindung aufgebracht wird, nachdem die Strahlungsenergie auf die Schmelzverbindung gerichtet wurde, und die integrierte Schaltung mit einem Polyimidmaterial (30) beschichtet wird.
  4. Verfahren nach einem der vorstehenden Ansprüche, bei dem die Strahlungsenergie die Schmelzverbindung erwärmt und öffnet.
  5. Verfahren nach einem der vorstehenden Ansprüche, bei dem das strukturierte Metall der obersten Ebene wenigstens einen Bondkontaktstellenabschnitt (28, 90) aufweist, der im wesentlichen frei von einer Oxidschicht gebildet wird.
  6. Verfahren nach Anspruch 5, bei dem die obere Fläche des Bondkontaktstellenabschnitts (22) auf einer Ebene oberhalb der oberen Fläche der Schmelzverbindung gebildet wird.
  7. Verfahren nach Anspruch 6, bei dem eine Isolierschicht gebildet wird, die obere Metallschicht auf dieser Isolierschicht gebildet wird, wobei die Schmelzverbindung am Boden einer Stufe (38) in der Isolierschicht gebildet wird und die Bondkontaktstelle am oberen Teil der Stufe gebildet wird.
  8. Verfahren nach Anspruch 7, bei dem eine Blind-Speicherzellenstruktur (80) unter dem Bondkontaktstellenabschnitt (22) gebildet wird, um den Bondkontaktstellenabschnitt über den Schmelzverbindungsabschnitt anzuheben.
  9. Verfahren nach Anspruch 5, bei dem die Bondkontaktstelle (90) in mehreren parallelen Metallstreifen gebildet wird, die auf derselben Ebene wie die Schmelzverbindung auftreten.
  10. Verfahren nach Anspruch 9, bei dem die Oxidschicht mit einer Vorspannungs-Plasma-Elektronenzyklotronresonanz-Prozedur gebildet wird, bei der das Oxid über dem Bondkontaktstellenabschnitt dünner zurückbleibt als über der Schmelzverbindung.
  11. Verfahren nach einem der Ansprüche 5 bis 10, bei dem das unstrukturierte Ätzen die Bondkontaktstelle (22, 90) freilegt.
  12. Verfahren nach einem der vorstehenden Ansprüche, bei dem vor dem Bilden der Schmelzverbindung (16) eine strukturierte Polysiliciumschicht über dem Halbleitersubstrat und von diesem isoliert gebildet wird, eine erste strukturierte Metallschicht (18) über der strukturierten Polysiliciumschicht und von dieser isoliert gebildet wird und die oberste Schicht aus strukturiertem Metall über der ersten Metallschicht und von dieser isoliert gebildet wird.
DE69632661T 1995-03-30 1996-03-27 Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung Expired - Lifetime DE69632661T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41365195A 1995-03-30 1995-03-30
US413651 1995-03-30

Publications (2)

Publication Number Publication Date
DE69632661D1 DE69632661D1 (de) 2004-07-15
DE69632661T2 true DE69632661T2 (de) 2004-10-14

Family

ID=23638087

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69632661T Expired - Lifetime DE69632661T2 (de) 1995-03-30 1996-03-27 Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung

Country Status (6)

Country Link
US (2) US5650355A (de)
EP (1) EP0735583B1 (de)
JP (1) JPH08274175A (de)
KR (1) KR100422292B1 (de)
DE (1) DE69632661T2 (de)
TW (1) TW315519B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518140B2 (en) * 1998-11-07 2003-02-11 Samsung Electronics Co., Ltd. Manufacturing methods for defect removable semiconductor devices
KR100294346B1 (ko) 1998-11-07 2001-07-12 허인구 제거가능한 토목용 앵커
US6633055B2 (en) 1999-04-30 2003-10-14 International Business Machines Corporation Electronic fuse structure and method of manufacturing
US6124165A (en) * 1999-05-26 2000-09-26 Vanguard International Semiconductor Corporation Method for making openings in a passivation layer over polycide fuses using a single mask while forming reliable tungsten via plugs on DRAMs
DE10123686C1 (de) 2001-05-15 2003-03-20 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Speicherchips und dadurch hergestelltes elektronische Bauelement
DE10344502A1 (de) * 2003-09-24 2005-05-04 Infineon Technologies Ag Verfahren zum Aufbringen von Schutzschichten auf Fuse-Leitbahnen
KR100500458B1 (ko) * 2003-10-07 2005-07-18 삼성전자주식회사 반도체 장치의 퓨즈박스 및 그 제조방법
US20050250256A1 (en) * 2004-05-04 2005-11-10 Bing-Chang Wu Semiconductor device and fabricating method thereof
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
DE102004031465A1 (de) * 2004-06-30 2005-09-08 Infineon Technologies Ag Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung sowie integrierte Schaltung mit einer Umverdrahtung
US20060163734A1 (en) * 2005-01-24 2006-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse structure and method for making the same
KR20090070826A (ko) * 2007-12-27 2009-07-01 주식회사 하이닉스반도체 퓨즈를 구비한 반도체 소자 및 그 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847596Y2 (ja) * 1979-09-05 1983-10-29 富士通株式会社 半導体装置
US4608668A (en) * 1981-09-03 1986-08-26 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device
JPS6122650A (ja) * 1984-07-11 1986-01-31 Hitachi Ltd 欠陥救済方法および装置
US4665295A (en) * 1984-08-02 1987-05-12 Texas Instruments Incorporated Laser make-link programming of semiconductor devices
US4714949A (en) * 1984-09-28 1987-12-22 Texas Instruments Incorporated Electrostatic discharge protection using thin nickel fuse
JPH0719842B2 (ja) * 1985-05-23 1995-03-06 三菱電機株式会社 半導体装置の冗長回路
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
US5017510A (en) * 1987-06-01 1991-05-21 Texas Instruments Incorporated Method of making a scalable fuse link element
US4853758A (en) * 1987-08-12 1989-08-01 American Telephone And Telegraph Company, At&T Bell Laboratories Laser-blown links
JPH02109341A (ja) * 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US5252844A (en) * 1988-11-17 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit and method of manufacturing thereof
US5025300A (en) * 1989-06-30 1991-06-18 At&T Bell Laboratories Integrated circuits having improved fusible links
US5015604A (en) * 1989-08-18 1991-05-14 North American Philips Corp., Signetics Division Fabrication method using oxidation to control size of fusible link
JP2816394B2 (ja) * 1989-10-24 1998-10-27 セイコークロック株式会社 半導体装置
JP2988075B2 (ja) * 1991-10-19 1999-12-06 日本電気株式会社 半導体装置
US5326709A (en) * 1991-12-19 1994-07-05 Samsung Electronics Co., Ltd. Wafer testing process of a semiconductor device comprising a redundancy circuit
US5270251A (en) * 1993-02-25 1993-12-14 Massachusetts Institute Of Technology Incoherent radiation regulated voltage programmable link
DE69421738T2 (de) * 1993-04-01 2000-06-29 Advanced Micro Devices, Inc. Halbleiter-Schmelzsicherungstrukturen
US5430595A (en) * 1993-10-15 1995-07-04 Intel Corporation Electrostatic discharge protection circuit

Also Published As

Publication number Publication date
KR100422292B1 (ko) 2004-06-16
EP0735583A3 (de) 1997-05-21
US5650355A (en) 1997-07-22
EP0735583B1 (de) 2004-06-09
EP0735583A2 (de) 1996-10-02
DE69632661D1 (de) 2004-07-15
US6331739B1 (en) 2001-12-18
TW315519B (de) 1997-09-11
JPH08274175A (ja) 1996-10-18

Similar Documents

Publication Publication Date Title
DE10164049B4 (de) Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement
DE10310329B4 (de) Verfahren zur Herstellung einer integrierten Schaltungsvorrichtung, nach dem Verfahren hergestellte integrierte Schaltungsvorrichtung und Sicherungsbox
DE10125407B4 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE69519967T2 (de) Halbleiteranordnung mit zwei Halbleitersubstrate
DE19531691C2 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE10350510B4 (de) Integrierte Schaltungsvorrichtungen mit Sicherungsstrukturen, die Pufferschichten enthalten, und Verfahren zur Herstellung derselben
DE19619737C2 (de) Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE69632661T2 (de) Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung
DE4319070A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE4234698A1 (de) Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung
DE69838202T2 (de) Endpunktfühlung und Apparat
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE3634167C2 (de)
DE3783404T2 (de) Leitende aktivierungsverbindungen fuer halbleiteranordnungen.
EP0783182A2 (de) Schmelzsicherung in einer integrierten Halbleiterschaltung
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE69119826T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE19721310C2 (de) Verfahren zum Reparieren eines Halbleiterspeichers
DE69514588T2 (de) Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE60121137T2 (de) Passivierungsschicht auf einer Halbleitervorrichtung mit einer ferroelektrischen Schicht
DE4222584A1 (de) Verfahren zur herstellung von halbleiterbausteinen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition