DE10123686C1

DE10123686C1 - Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Speicherchips und dadurch hergestelltes elektronische Bauelement

Info

Publication number: DE10123686C1
Application number: DE10123686A
Authority: DE
Inventors: Harry Hedler; Roland Irsigler; Barbara Vasquez
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2001-05-15
Filing date: 2001-05-15
Publication date: 2003-03-20
Anticipated expiration: 2021-05-16
Also published as: WO2003001588A3; WO2003001588A2; JP2004531082A; KR20040029983A; TW579572B; US7338843B2; EP1388168A2; JP4368677B2; US20050048676A1; KR100605447B1

Abstract

Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Speicherchips, mit einer laserinduzierten Korrektur zum Abgleich einer integrierten Schaltung über ein oder mehrere Laser-Vias, die oberhalb von Laser-Fuse-Leitungen in eine die Schaltung zumindest teilweise abdeckende Schicht eingebracht sind, wobei das Bauelement eine Umverdrahtung der Kontaktpads aufweist, umfassend folgende Schritte in zeitlicher Reihenfolge: DOLLAR A - Verschließen jedes Laser-Vias mittels einer separaten lokal aufzubringenden Deckschicht, DOLLAR A - Erzeugen einer zwischen den lokalen Deckschichten verlaufenden Umverdrahtung, DOLLAR A - Entfernen der lokalen Deckschichten, DOLLAR A - Durchführung der laserinduzierten Korrektur über die geöffneten Laser-Vias.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Speicherchips, mit einer laserinduzierten Korrektur zum Abgleich einer integrierten Schaltung über eine oder mehrere Laser-Vias, die oberhalb von Laser-Fuse-Leitungen in eine die Schaltung zumindest teilweise abdeckende Schicht eingebracht sind, wobei das Bauelement eine Umverdrahtung der Kontaktpads aufweist.

Aus der EP 0735576 A2 ist eine Verfahren zur Herstellung eines elektronischen Bauelements bekannt, das Laser-Fuses zum Durchführen einer laserinduzierten Korrektur aufweist.

Die EP 0735583 A2 offenbart ebenfalls ein elektronisches Bauelement mit Laser-Fuses.

Die US 6,048,741 offenbart ein Verfahren zur Durchführung einer laserinduzierten Korrektur an einem elektronischen Bauelement, wobei eine Passivierungsschicht aus Polyimid entfernt wird und darauf hin eine Schaltungsreparatur unter Verwendung eines Laserprozesses zum Aufschmelzen von Leiterbahnen durchgeführt wird.

Bei einer Vielzahl von elektronischen Bauelementen, insbeson dere in Form von Speicherchips ist ein Abgleich der inte grierten Schaltung zur Einstellung eines Sollwerts erforder lich. Zum Abgleich wird bevorzugt eine laserinduzierte Kor rektur genutzt. Hierbei wird Laserlicht verwendet, um unter halb einer abdeckenden Schicht, in der Regel eine Polyimid schicht angeordnete Laser-Fuse Leitungen aufzutrennen, die über zuvor geöffnete Laser-Vias zugänglich sind. Dieser Ab gleich erfolgt unmittelbar nach der Fertigstellung des Wafers im Frontend. Nach dem Laserabgleich müssen die Via-Öffnungen mit einer zweiten großflächig aufgebrachten Polyimidschicht wieder verschlossen werden, um Kurzschlüsse bei den nachfol genden Prozessen (Metallisierung für die Umverdrahtung) zu vermeiden und um eine Korrosion der Laser-Fuses zu verhin dern. Eine Umverdrahtung ist nötig, da der Abstand der Kon taktpads, die nahe der Laser-Vias liegen, auf dem Frontend- Chip zu klein ist, um Standard-Modulboards verwenden zu kön nen. Diese Umverdrahtung, die durch Elektroplating erzeugt wird, verläuft üblicherweise über den wieder abgedeckten La ser-Vias. Nach dem Erzeugen der Umverdrahtung erfolgt die Häusung und die Voralterung. Da jedoch der Abgleich bereits erfolgte, können diese gegebenenfalls negative Auswirkungen auf den Betrieb oder die Funktionstüchtigkeit der Schaltung bzw. des Bauelements habenden späteren Prozesse beim Abgleich nicht mehr berücksichtigt werden, da ein Lasereingriff nach dem Häusen nicht mehr möglich ist. Infolgedessen können Bau elemente nicht korrekt abgeglichen und gegebenenfalls repa riert werden, welche gerade in diesen letzten Arbeitsschrit ten zusätzliche Fehler zeigen. Hieraus resultiert ein erhöh ter Ausschuss.

Ein weiterer Nachteil neben der eingangs genannten mangelhaf ten Abgleichmöglichkeit und damit Unflexibilität des bisheri gen Verfahrens ist darin zu sehen, dass das eingangs be schriebene Verfahren auch prozesstechnisch sehr aufwendig ist. Bei dem bekannten Verfahren wird zunächst eine erste Ab deckschicht auf den Chip oder Wafer aufgebracht, in der an schließend durch Fototechnik in die fotosensitive Abdeck schicht die Laser-Vias eingebracht werden. Nach erfolgtem Ab gleich wird eine zweite Polyimid-Abdeckschicht aufgebracht. Schließlich ist noch sicherzustellen, dass die Kontaktpads wieder geöffnet werden, damit anschließend die Umverdrahtung aufgebracht werden kann. Dieser Schritt wird üblicherweise mittels einer Fototechnik realisiert welche aufwendig und teu er ist.

Insgesamt ist das bekannte konventionelle Verfahren sehr auf wendig und umständlich.

Der Erfindung liegt damit das Problem zugrunde, ein einfaches und flexibles Verfahren anzugeben, das es ermöglicht, den La ser-Abgleich auch zu einem späteren Zeitpunkt durchzuführen.

Zur Lösung dieses Problems sind bei einem Verfahren der ein gangs genannten Art erfindungsgemäß folgende Schritte vorge sehen:

- Verschließen jedes Laser-Vias mittels einer separaten lo kal aufzubringenden Deckschicht,
- Erzeugen einer zwischen den lokalen Deckschichten verlau fenden Umverdrahtung,
- Entferner der lokalen Deckschichten,
- Durchführung der laserinduzierten Korrektur über die ge öffneten Laser-Vias, und
- Bei Bedarf Verschließen der Laser-Vias mittels einer Ab deckschicht.

Das erfindungsgemäße Verfahren sieht vorteilhaft vor, dass die einzelnen Laser-Vias mittels separater, lokal aufzubrin gender Deckschichten verschlossen werden und nicht mehr wie bisher im Stand der Technik eine großflächige Polyimid- Abdeckung aufgebracht wird. Im Gegensatz zum Stand der Tech nik werden anschließend die Umverdrahtungen derart aufge bracht, dass sie nicht mehr über die abgedeckten Laser-Vias verlaufen, sondern zwischen den Laser-Vias bzw. den lokalen Deckschichten, was den Vorteil bringt, dass die lokalen Deck schichten zu einem beliebigen späteren Zeitpunkt erneut ent fernt werden können, um die laserinduzierte Korrektur vorzu nehmen. Die mit dieser Positionierung der Umverdrahtung gege benenfalls einhergehende nötige Verengung der Umverdrahtungs leiterbahn ist nicht problematisch, da die Wegstrecke der et waigen Verengung nur sehr kurz ist und sich daher nur eine sehr geringe Zunahme des Leiterbahnwiderstandes ergibt. Nach Durchführung der laserinduzierten Korrektur - die wie be schrieben zu einem beliebigen Zeitpunkt eben nach dem Erzeu gen der Umverdrahtung erfolgen kann - werden die Laser-Vias bei Bedarf mittels einer Abdeckschicht letztendlich ver schlossen.

Insgesamt lässt das erfindungsgemäße Verfahren einen Laserab gleich zu einem beliebigen Zeitpunkt zu. D. h., es besteht mit besonderem Vorteil die Möglichkeit, nach dem Erzeugen der Um verdrahtung und damit vor dem Entfernen der die Laser-Vias lokal abdeckenden Abdeckschicht das Bauelement bzw. den Spei cherchip/Wafer zu testen und einen Burn-in durchzuführen, und erst anschließend den Abgleich vorzunehmen. Im Rahmen dieses Abgleichs ist es dann vorteilhaft möglich, beispielweise auch jene Chips zu reparieren und abzugleichen, die erst in den letzten Arbeitsschritten zusätzliche Fehler zeigen.

In Weiterbildung des Erfindungsgedankens kann vorgesehen sein, dass als Deckschicht eine chemisch, thermisch oder durch Bestrahlung, insbesondere durch UV-Bestrahlung zersetz bare Deckschicht verwendet wird. Eine solche Deckschicht lässt sich wenn es erforderlich wird sehr leicht zum Öffnen der Laser-Vias entfernen, ein aufwendiger Ätz-Schritt oder etwaige fotolithografische Schritte sind mit besonderem Vor teil nicht erforderlich.

Eine Erfindungsalternative zum eingangs beschriebenen Verfah ren zur Herstellung eines elektronischen Bauelements sieht erfindungsgemäß folgende Schritte vor:

- Verschließen jedes Laser-Vias mittels einer separaten lo kalen aufzubringenden dünnen Deckschicht,
- Erzeugen einer zwischen den lokalen Deckschichten umlau fenden Umverdrahtung, und
- Durchführung der laserinduzierten Korrektur über die ge schlossenen Laser-Vias.

Nach dieser zweckmäßigen Erfindungsausgestaltung werden die Laser-Vias ebenfalls mittels einer lokalen, jedoch dünnen Deckschicht abgedeckt, wobei auch hier jedes Laser-Via mit einer separaten Deckschicht verschlossen wird. Anschließend wird die zwischen den lokalen Deckschichten verlaufende Um verdrahtung aufgebracht. Anders als beim eingangs beschriebe nen Verfahren wird hier jedoch die Deckschicht nicht mehr entfernt, vielmehr erfolgt hier eine laserinduzierte Korrek tur durch die geschlossenen Laser-Vias hindurch. Da die Deck schicht sehr dünn ist und vorteilhaft eine Dicke von 1 µm aufweist ist es möglich, mit dem Laser durch die Deckschicht hindurch zu dringen.

Auch dieses erfindungsgemäße Verfahren bietet hinsichtlich der Vornahme des Laserabgleichs innerhalb des Fertigungspro zesses weitgehende Freiheit, da die Laser-Vias - wenngleich bei diesem erfindungsgemäßen Verfahren stets verschlossen - aufgrund der Positionierung der Umverdrahtung zu jedem belie bigen Zeitpunkt zugänglich sind. Es besteht also auch hier die Möglichkeit, den Chip oder Wafer zu testen und ein Burn in durchzuführen, und erst anschließend die Korrektur vorzu nehmen.

Die Deckschicht sollte auf jeden Fall gegen einen nachfolgen den, insbesonderen zur Erzeugung der Umverdrahtung erfolgen den Ätzschritt resistent sein. Ein solcher Ätzschritt ist normalerweise zum Abätzen der nach dem Verschließen der La ser-Vias ganzflächig aufgesputterten Plating-Base, die in ei nem nachfolgenden Fotolithografieschritt zur Strukturierung der Umverdrahtung behandelt wurde, erforderlich. Hierbei darf sich die Deckschicht nicht zersetzen.

Weiterhin kann vorgesehen sein, dass - sofern es der Prozess ablauf zulässt - aus Schutzzwecken auf die dünne Deckschicht eine verstärkende Deckschicht nach dem Abgleich aufgebracht wird, was von Fall zu Fall erforderlich sein kann.

Nach einer besonders zweckmäßigen Erfindungsausgestaltung ist vorgesehen, dass die erste und/oder die verstärkende Deck schicht und/oder die Abdeckschicht aufgedruckt werden. Die Anforderungen beim erfindungsgemäßen Verfahren an die Posi tioniergenauigkeit der die Laser-Vias verschließenden Deck schichten oder aber der Abdeckschicht und die Strukturauflö sung sind beim erfindungsgemäßen Verfahren geringer als bei der bekannten Prozessabfolge im Stand der Technik, weshalb auf eine einfache Drucktechnik zum Aufbringen der Deckschicht oder der Abdeckschicht zurückgegriffen werden kann. Zweckmä ßigerweise bedient man sich hierzu eines Schablonen- oder Siebdruckverfahrens, in dem die bevorzugt aus einem Polymer material bestehende Deckschicht oder Abdeckschicht aufgedruckt werden kann. Es entfällt also mit besonderem Vorteil die hochgenaue Fototechnik, wie sie im Stand der Technik be nötigt wird, gleichermaßen sind die teuren fotosensitiven Po lyimide nicht mehr erforderlich, die bei dem bekannten Ver fahren nach dem Stand der Technik aufwendig lithografisch be arbeitet werden müssen, vielmehr ist der Einsatz preiswerter druckbarer Polymere zur jeweiligen Schichterzeugung möglich.

Eine weitere Erfindungsalternative zum eingangs beschriebenen Verfahren zur Herstellung eines elektronischen Bauelements sieht erfindungsgemäß folgende Schritte vor:

- Verschließen oder Beschichten der einzelnen Laser-Fuse Leitungen mittels einer dünnen Passivierungsschicht beste hend aus Siliziumnitrid, Siliziumoxynitrid, Siliziumoxid oder anderer geeigneter Materialien,
- Aufbringen einer abdeckenden Schicht, in der Regel eine Polyimidschicht, auf den gesamten Wafer,
- Öffnen der Laser-Vias und der Kontaktpads
- Erzeugen einer zwischen den Laser-Vias umlaufenden Umver drahtung, und
- Durchführung der laserinduzierten Korrektur an den passi vierten Laser-Fuse Leitungen durch die geöffneten Laser- Vias.

Nach dieser zweckmäßigen Erfindungsausgestaltung werden die Laser-Fuse Leitungen (möglicherweise schon im Frontend) mit einer dünnen Passivierungsschicht abgedeckt und hinterher der gesamte Wafer mit einer abdeckenden Schicht, z. B. Polyimid, beschichtet. Daraufhin werden die Fenster für die Laser-Vias und Kontaktpads geöffnet. Anschließend wird die zwischen den Laser-Vias verlaufende Umverdrahtung aufgebracht. Bei dem Verfahren dieser Erfindungsausgestaltung wird die dünne Pas sivierungsschicht über den Laser-Fuse Leitungen nicht mehr entfernt, sondern erfolgt die laserinduzierte Korrektur an den abgedeckten Laser-Fuse Leitungen in den geöffneten Laser- Vias. Da die Passivierungsschicht der Laser-Fuse Leitungen sehr dünn ist und vorteilhaft eine Dicke von 0,5 µm auf weist ist es möglich, mit dem Laser durch diese dünne Passi vierungsschicht hindurch zu dringen.

Auch dieses erfindungsgemäße Verfahren bietet hinsichtlich der Vornahme des Laserabgleichs innerhalb des Fertigungspro zesses weitgehende Freiheit, da die Laser-Fuses - wenngleich bei diesem erfindungsgemäßen Verfahren stets verschlossen - über die geöffneten Laser-Vias und aufgrund der Positionie rung der Umverdrahtung zu jedem beliebigen Zeitpunkt zugäng lich sind. Es besteht also auch hier die Möglichkeit, den Chip oder Wafer zu testen und ein Burn-in durchzuführen, und erst anschließend die Korrektur vorzunehmen.

Die Passivierungsschicht der Laser-Fuse Leitungen sollte ebenfalls auf jeden Fall gegen einen nachfolgenden, insbeson deren zur Erzeugung der Umverdrahtung erfolgenden Ätzschritt resistent sein. Eine Schichtdicke von unterhalb 0,5 µm ist bei der Verwendung von Siliziumnitrid, Siliziumoxynitrid oder Siliziumoxid in der Regel ausreichend. Bei der Verwendung von anderen Materialien kann die Schichtdicke entsprechend ange glichen werden.

Weiterhin kann vorgesehen sein, dass - sofern es der Prozess ablauf zulässt - die Laser-Vias nach dem Abgleich wieder ab gedeckt werden, was von Fall zu Fall erforderlich sein kann. Diese Deckschicht kann wegen der geringen Anforderungen an die Positioniergenauigkeit auch aufgedruckt werden. Zweckmä ßigerweise bedient man sich hierzu eines Schablonen- oder Siebdruckverfahrens, in dem die bevorzugt aus einem Polymer material bestehende Deckschicht oder Abdeckschicht aufge druckt werden kann. Es entfällt also mit besonderem Vorteil die hochgenaue Fototechnik, wie sie im Stand der Technik be nötigt wird, gleichermaßen sind die teuren fotosensitiven Po lyimide nicht mehr erforderlich, die bei dem bekannten Ver fahren nach dem Stand der Technik aufwendig lithografisch be arbeitet werden müssen, vielmehr ist auch hier der Einsatz preiswerter druckbarer Polymere zur jeweiligen Schichterzeu gung möglich.

Eine weitere Erfindungsalternative zum eben beschriebenen Verfahren zur Herstellung eines elektronischen Bauelements besteht darin, die Kontaktpads separat für die Umverdrahtung zu öffnen und die Laser-Vias erst nach der auf die beschrie nene Weise durchzuführenden Umverdrahtung zu öffnen. Dies hat den Vorteil, daß die abgedeckten Laser-Fuse Leitungen nicht von dem Ätzschritt zur Erzeugung der Umverdrahtung angegrif fen werden kann. In diesem Fall kann die Schichtdicke der La ser-Fuse Passivierungsschicht reduziert werden bzw. vollstän dig darauf verzichtet werden.

Neben den erfindungsgemäßen Verfahren selbst betrifft die Er findung ferner ein elektronisches Bauelement, insbesondere einen Speicherchip, hergestellt nach einem der vorbeschriebe nen Verfahren.

Weitere Vorteile, Merkmale und Einzelheiten der Erfindung er geben sich aus dem im folgenden beschriebenen Ausführungsbei spiel sowie anhand der Zeichnungen. Dabei zeigen:

Fig. 1a, 1b einen Chip oder Wafer in seiner Ausgangskonfi guration in einer Schnittansicht und einer Aufsicht,

Fig. 2a, 2b den Chip/Wafer aus Fig. 1a, b nach dem Auf bringen der die Laser-Vias verschließenden Deckschichten in einer Schnittansicht und ei ner Aufsicht,

Fig. 3a, 3b den Chip/Wafer aus Fig. 2a, b nach der Pro zessierung der Umverdrahtung in einer Schnitt ansicht und einer Aufsicht,

Fig. 4a, 4b den Chip/Wafer aus Fig. 3a, b nach dem Zer setzen der die Laser-Vias abdeckenden Deck schichten in einer Schnittansicht und einer Aufsicht,

Fig. 5a, 5b den Chip/Wafer aus Fig. 4a, b während des Laser-Abgleichs in einer Schnittansicht und einer Aufsicht,

Fig. 6a, 6b den Chip/Wafer aus Fig. 5a, b nach dem Auf bringen der die Laser-Vias abdeckenden Abdeck schicht in einer Schnittansicht und einer Auf sicht,

Fig. 7a, 7b einen Chip/Wafer entsprechend dem gemäß Fig. 1a, b nach dem Aufbringen einer dünnen, die Laser-Vias abdeckenden Deckschicht und ei nem durch die Deckschicht hindurch erfolgenden Laserabgleich in einer Schnittansicht und ei ner Aufsicht, und

Fig. 8a-c in einer Seitenansicht und einer Draufsicht die Details einer Verfahrensalternative, bei der anstelle der Deckschicht eine dünne Passi vierungsschicht auf den Laser-Fuse Leitungen aufgebracht wird.

Fig. 1a, 1b zeigen ein erfindungsgemäßes elektronisches Bauelement 1 in Form eines Chips oder Wafers 2 in einer Schnittansicht und einer Draufsicht. Auf dem Substrat des Chips oder Wafers 2 wurden neben einer nicht näher gezeigten integrierten Schaltung Kontaktpads 3 aufgebracht, an denen wie nachfolgend noch beschrieben wird eine Umverdrahtung an zubringen ist. Die Oberseite des Chips oder Wafers 2 ist mit einer Polyimid-Schicht 4 großflächig abgedeckt. In die Polyi mid-Schicht 4 sind den Kontaktpads 3 zugeordnete Laser-Vias 5 eingebracht, über die mittels Laserlichts zum Abgleich der integrierten Schaltung darunter liegende Leitungen aufge trennt werden können. Sämtliche Figuren zeigen das Bauelement 1 in Form einer Prinzipdarstellung, der eigentliche Aufbau eines solchen Bauelements kann beliebig sein und ist hinläng lich bekannt.

Im nächsten Schritt (Fig. 2a, 2b) werden die Laser-Vias S mittels einer Deckschicht 6 verschlossen. Bei der Deckschicht 6 handelt es sich z. B. um ein einfaches Polymermaterial, das in einem Schablonen- oder Siebdruckverfahren aufgedruckt wer den kann. Wie insbesondere Fig. 2b zeigt ist jeder Laser-Via mit einer eigenen Deckschicht 6 abgedeckt, die Deckschichten 6 benachbarter Laser-Vias sind voneinander beabstandet.

In diesen Zwischenraum zwischen den Deckschichten 6 wird nun, siehe Fig. 3a, 3b, eine Umverdrahtung 7 verlegt, die zum einen das Kontaktpad 3 kontaktiert (siehe Fig. 3a), zum an deren ein Kontaktpad 8 für die Verbindung zum Modulboard oder einem weiteren Chip bildet. Wie aus Fig. 3b ersichtlich ver engt sich die Breite der Verdrahtungsleiterbahn im Bereich zwischen den Deckschichten 6 etwas, die hieraus resultierende Widerstandserhöhung ist jedoch minimal und tolerabel.

Nach dem Prozessieren der Umverdrahtung gemäß Fig. 3a, 3b besteht nun z. B. die Möglichkeit, den Chip oder Wafer zu te sten und einen Burn-in durchzuführen, dies ist in den Figuren nicht näher dargestellt.

Gemäß den Fig. 4a, 4b erfolgt nun zur Ermöglichung eines späteren Abgleiches ein Schritt zur Zersetzung der die ein zelnen Laser-Vias abdeckenden Deckschichten 6. Das als Deck schicht 6 verwendete Polymer ist zweckmäßigerweise chemisch, thermisch oder durch elektromagnetische, insbesondere UV- Bestrahlung zersetzbar, d. h., die Deckschicht kann auf einfa che Weise durch Lösungsmittel, entsprechendes Erwärmen oder Bestrahlen des Chips oder Wafers entfernt und auf diese einfache Weise der jeweilige Laser-Via 5 geöffnet werden, wie die Fig. 4a, 4b anschaulich zeigen.

Anschließend erfolgt, siehe die Fig. 5a, 5b, der Laser- Abgleich, indem über einen Laserstrahl 9 sofern erforderlich über die Laser-Vias 5 darunter liegende Leitungen aufgetrennt werden. Ein solcher Abgleich ist an sich hinlänglich bekannt. Der Abgleich bzw. die Korrektur kann wie ausgeführt zu einem beliebigen Zeitpunkt nach dem Erzeugen der Umverdrahtung er folgen, da die Umverdrahtung erfindungsgemäß nicht mehr über den Laser-Vias, sondern im Bereich dazwischen liegt.

Nach Durchführung der laserinduzierten Korrektur gemäß Fig. 5a, 5b erfolgt in einem letzten Schritt die endgültige Abdeckung der Laser-Vias 5. Hierzu wird eine endgültige Ab deckschicht 10 in diesem Fall großflächig aufgedruckt. Er sichtlich werden auf diese Weise die Laser-Vias vollständig verschlossen. Auch diese Deckschicht wird zweckmäßigerweise in einem Schablonen- oder Siebdruckverfahren unter Verwendung eines geeigneten billigen Polymers aufgedruckt.

Das erfindungsgemäße Verfahren zeichnet sich also durch fol gende Prozessschritte aus, wobei hier nur die wesentlichen verfahrensrelevanten Prozessschritte genannt sind:
Druck der separaten Deckschichten über die offenen Laser-Vias in Polyimid-Abdeckung → Sputtern der Plating-Base (ganzflä chig) → Fotolithografie zur Strukturierung der Umverdrahtung → Elektroplating der Umverdrahtung → Abätzen der Plating- Base → Auflösen oder Zersetzung der Deckschichten → Laser abgleich über offene Laser-Vias in der Polyimid-Abdeckung → Druck der Abdeckschicht über offenes Laser-Via in der Polyi mid-Abdeckung.

Die Fig. 7a, 7b zeigen die einleitend beschriebene Verfah rensalternative, bei der anstelle der Deckschicht 6, die zum Laser-Abgleich zersetzt und entfernt wird und mithin als Opferschicht fungiert, eine wesentlich dünnere Deckschicht 11 über jedes Laser-Via 5 aufgedruckt wird. Die Dicke dieser Deckschicht 11 sollte ≦ 1 µm sein. Die Dicke ist auf jeden Fall so zu wählen, dass die Deckschicht von dem verwendeten Laserlicht durchdrungen werden kann. Durch diese sehr dünne Deckschicht 11 kann der Laser-Abgleich oder die laserindu zierte Korrektur 9 direkt erfolgen. Es ist dazu nicht mehr erforderlich, die Deckschicht 11 zum Abgleich zu entfernen und das Laser-Via nachfolgend erneut zu verschließen. Wie die Fig. 7a, 7b zeigen verlaufen auch hier die Umverdrahtungen zwischen den lokalen Deckschichten 11. Auch bei dieser Erfin dungsausgestaltung ist zu einem beliebigen Zeitpunkt nach der Erzeugung der Umverdrahtung ein Test und ein Burn-in möglich, der Laserabgleich kann auch hier zum Ende des Fertigungspro zesses erfolgen.

Dieser Fertigungsprozess kann durch folgende Schritte charak terisiert werden:

Druck der dünnen Deckschicht mit einer Dicke vorzugsweise ≦ 1 µm über offene Laser-Vias in der Polyimid-Abdeckung → Sput tern der Plating-Base (ganzflächig) → Fotolithografie zur Strukturierung der Umverdrahtung → Elektroplating der Umver drahtung → Abätzen der Plating-Base → Laserabgleich über geschlossene Laser-Vias in der Polyimid-Abdeckung.

Auch bei dieser Verfahrensausgestaltung wird als Deckschicht ein druckbares einfaches und billiges Polymer verwendet. Ge nerell ist darauf zu achten, dass die aufgebrachte Deck schicht hinreichend ätzresistent gegen den im Rahmen der Er zeugung der Umverdrahtung erfolgenden Ätzprozess ist.

Die Fig. 8a und 8b zeigen in einer Seitenansicht und einer Draufsicht die Details der einleitend beschriebene Verfah rensalternative, bei der anstelle der Deckschicht 6, die zum Laser-Abgleich zersetzt und entfernt wird und mithin als Op ferschicht fungiert, eine dünne Passivierungsschicht 12 auf den Laser-Fuse Leitungen 13 aufgebracht wird. Die Dicke die ser Passivierungsschicht 12 sollte ≦ 0,5 µm sein. Die Dicke ist auf jeden Fall so zu wählen, dass die Passivierungs schicht von dem verwendeten Laserlicht durchdrungen werden kann. Durch diese sehr dünne Passivierungsschicht 12 kann der Laser-Abgleich oder die laserinduzierte Korrektur 9 direkt erfolgen. Es ist dazu nicht mehr erforderlich, die Passivie rungsschicht 12 zum Abgleich zu entfernen und das Laser-Via nachfolgend erneut zu verschließen. Wie die Fig. 8c zeigt verlaufen auch hier die Umverdrahtungen zwischen den Laser- Vias 5. Auch bei dieser Erfindungsausgestaltung ist zu einem beliebigen Zeitpunkt nach der Erzeugung der Umverdrahtung ein Test und ein Burn-in möglich, der Laserabgleich kann auch hier zum Ende des Fertigungsprozesses erfolgen.

Dieser Fertigungsprozess kann durch folgende Schritte charak terisiert werden:
Verschließen oder Beschichten der einzelnen Laser-Fuse Lei tungen mittels einer dünnen Passivierungsschicht mit einer Dicke von vorzugsweise ≦ 0,5 µm → Aufbringen einer abdecken den Schicht → Fotolithografie zum Öffnen der Laser-Vias und Kontaktpads → Sputtern der Plating-Base (ganzflächig) → Fo tolithografie zur Strukturierung der Umverdrahtung → Elek troplating der Umverdrahtung → Abätzen der Plating-Base → Laserabgleich an den passivierten Laser-Fuse Leitungen in den Laser-Via Öffnungen.

Bei dieser Verfahrensausgestaltung wird als Passivierungs schicht Siliziumnitrid, Siliziumoxynitrid, Siliziumoxid oder ein anderes geeignetes Material verwendet. Generell ist dar auf zu achten, dass die aufgebrachte Passivierungs hinrei chend ätzresistent gegen den im Rahmen der Erzeugung der Um verdrahtung erfolgenden Ätzprozess ist.

Claims

1. Verfahren zur Herstellung eines elektronischen Bauele ments, insbesondere eines Speicherchips, mit einer laserindu zierten Korrektur zum Abgleich einer integrierten Schaltung über ein oder mehrere Laser-Vias, die oberhalb von Laser-Fuse- Leitungen in eine die Schaltung zumindest teilweise abdecken de Schicht eingebracht sind, wobei das Bauelement eine Um verdrahtung der Kontaktpads aufweist, umfassend folgende Schritte in zeitlicher Reihenfolge:

- Verschließen jedes Laser-Vias mittels einer separaten, lokal aufzubringenden Deckschicht,
- Erzeugen einer zwischen den lokalen Deckschichten verlau fenden Umverdrahtung,
- Entfernen der lokalen Deckschichten,
- Durchführung der laserinduzierten Korrektur über die geöff neten Laser-Vias.

2. Verfahren nach Anspruch 1, dadurch ge kennzeichnet, dass die Laser-Vias nach erfolg tem Laserabgleich mittels einer Abdeckschicht wieder abge deckt werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Deckschicht eine chemisch, thermisch oder durch Bestrahlung, insbesondere durch UV-Bestrahlung zersetzbare Deckschicht verwendet wird.

4. Verfahren zur Herstellung eines elektronischen Bauele ments, insbesondere eines Speicherchips, mit einer laserindu zierten Korrektur zum Abgleich einer integrierten Schaltung über ein oder mehrere Laser-Vias, die oberhalb von Laser-Fuse- Leitungen in eine die Schaltung zumindest teilweise abdecken de Schicht eingebracht sind, wobei das Bauelement eine Umverdrahtung der Kontaktpads aufweist, umfassend folgende Schritte in zeitlicher Reihenfolge:

- Verschließen jedes Laser-Vias mittels einer separaten, lokal aufzubringenden dünnen Deckschicht mit einer Decke ≦ 1 µm,
- Erzeugen einer zwischen den lokalen Deckschichten verlau fenden Umverdrahtung, und
- Durchführung der laserinduzierten Korrektur über die mit der dünnen Deckschicht geschlossenen Laser-Vias.

5. Verfahren nach Anspruch 4, dadurch ge kennzeichnet, dass auf die dünne Deckschicht eine verstärkende Deckschicht nach der Korrektur aufgebracht wird.

6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die dünne Deckschicht eine Dicke von 1 µm aufweist.

7. Verfahren nach einem der Ansprüche 4 bis 6, da durch gekennzeichnet, dass die dün ne Deckschicht gegen einen nachfolgenden, insbesondere zur Erzeugung der Umverdrahtung erfolgenden Ätzschritt resistent ist.

8. Verfahren zur Herstellung eines elektronischen Bauele ments, insbesondere eines Speicherchips, mit einer laserindu zierten Korrektur zum Abgleich einer integrierten Schaltung über ein oder mehrere Laser-Vias, die oberhalb von Laser-Fuse Leitungen in eine die Schaltung zumindest teilweise abdecken de Abdeckschicht eingebracht sind, wobei das Bauelement eine Umverdrahtung der Kontaktpads aufweist, umfassend folgende Schritte in zeitlicher Reihenfolge:

- Verschließen oder Beschichten der einzelnen Laser-Fuse-Lei tungen mittels einer dünnen Passivierungsschicht,
- Aufbringen einer abdeckenden Schicht auf den gesamten Wa fer,
- Öffnen der Laser-Vias und der Kontaktpads,
- Erzeugen einer zwischen den Laser-Vias umlaufenden Um verdrahtung,
- Durchführung der laserinduzierten Korrektur an den passi vierten Laser-Fuse-Leitungen durch die geöffneten Laser-Vias.

9. Verfahren nach Anspruch 8, dadurch ge kennzeichnet, dass die Laser-Vias nach erfolg tem Laserabgleich mittels einer Abdeckschicht wieder abge deckt wird.

10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Passivierungs schicht auf den Laser-Fuse-Leitungen eine Dicke von 0,5 µm aufweist.

11. Verfahren nach einem der Ansprüche 8 bis 10, da durch gekennzeichnet, dass die Pas sivierungsschicht auf den Laser-Fuse-Leitungen gegen einen nachfolgenden, insbesondere zur Erzeugung der Umverdrahtung erfolgenden Ätzschritt resistent ist.

12. Verfahren zur Herstellung eines elektronischen Bauele ments, insbesondere eines Speicherchips, mit einer laserindu zierten Korrektur zum Abgleich einer integrierten Schaltung über ein oder mehrere Laser-Vias, die oberhalb von Laser-Fuse- Leitungen in eine die Schaltung zumindest teilweise abdecken de Abdeckschicht eingebracht sind, wobei das Bauelement eine Umverdrahtung der Kontaktpads aufweist, umfassend folgende Schritte in zeitlicher Reihenfolge:

- Verschließen oder Beschichten der einzelnen Laser-Fuse Lei tungen mittels einer dünnen Passivierungsschicht,

- Aufbringen einer abdeckenden Schicht auf den gesamten Wa fer,
- Öffnen der Kontaktpads,
- Erzeugen einer zwischen den Laser-Vias umlaufenden Um verdrahtung,
- Öffnen der Laser-Vias,
- Durchführung der laserinduzierten Korrektur an den passi vierten Laser-Fuse-Leitungen durch die geöffneten Laser-Vias.

13. Verfahren nach Anspruch 12, dadurch ge kennzeichnet, dass die Laser-Vias nach erfolg tem Laserabgleich mittels einer Abdeckschicht wieder abge deckt wird.

14. Verfahren nach Anspruch 12, dadurch ge kennzeichnet, dass die Passivierungsschicht auf den Laser-Fuse Leitungen eine Dicke ≦ 0,5 µm aufweist.

15. Verfahren nach einem der Ansprüche 12 bis 14, da durch gekennzeichnet, dass das Bau element vor der Durchführung der laserinduzierten Korrektur an den Laser-Fuse-Leitungen getestet und/oder ein Burn-in durchgeführt wird.

16. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die erste und/oder die verstärkende Deckschicht und/oder die Ab deckschicht aufgedruckt werden.

17. Verfahren nach Anspruch 16, dadurch ge kennzeichnet, dass die jeweilige Schicht in einem Schablonen- und Siebdruckverfahren aufgedruckt werden.

18. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Deckschicht und/oder als Abdeckschicht eine Polymerschicht verwendet wird.

19. Verfahren nach einem der Ansprüche 12 bis 18, da durch gekennzeichnet, dass als dün ne Passivierungsschicht Siliziumnitrid, Siliziumoxynitrid oder Siliziumoxid verwendet wird.

20. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Bauelement vor dem Entfernen der die Laser-Vias lokal abde ckenden Deckschichten oder vor der Durchführung der laserin duzierten Korrektur durch die geschlossenen Laser-Vias oder passivierten Laser-Fuse-Leitungen getestet und/oder ein Burn in durchgeführt wird.

21. Elektronisches Bauelement, insbesondere Speicherchip, hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 20.