DE102015100692B4 - Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur - Google Patents
Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur Download PDFInfo
- Publication number
- DE102015100692B4 DE102015100692B4 DE102015100692.8A DE102015100692A DE102015100692B4 DE 102015100692 B4 DE102015100692 B4 DE 102015100692B4 DE 102015100692 A DE102015100692 A DE 102015100692A DE 102015100692 B4 DE102015100692 B4 DE 102015100692B4
- Authority
- DE
- Germany
- Prior art keywords
- method step
- graphene oxide
- electronic structure
- dimensional electronic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 103
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 41
- 238000000576 coating method Methods 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000011241 protective layer Substances 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000010409 thin film Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- -1 polyethylene naphthalate Polymers 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000010327 methods by industry Methods 0.000 description 2
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000002925 chemical effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
- 239000011116 polymethylpentene Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49877—Carbon, e.g. fullerenes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur (1) umfassend wenigstens die folgenden Schritte:• einen Verfahrensschritt A, in welchem elektronische Bauelemente (50, 51) und elektrische Kontakte (40) auf einen Träger (10) aufgebracht werden,• einen Verfahrensschritt B, in welchem ein zumindest teilweises Beschichten mit Graphen-Oxid zur Erzeugung einer Graphen-Oxid-Schicht (20) erfolgt und• einen Verfahrensschritt C, in welchem elektrische Verbindungen zwischen den elektronischen Bauelementen (50,51) erstellt werden, indem die Graphen-Oxid Schicht (20) durch lokale Bestrahlung mit Licht einer Lichtquelle (100) abschnittsweise zu Graphen (30) reduziert wird, wobei der Schritt A zuerst erfolgt und dann der Schritt B und der Verfahrensschritt C nach Verfahrensschritt A und Verfahrensschritt B durchgeführt wird
Description
- Die vorliegende Erfindung betrifft Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und eine zweidimensionale elektronische Struktur. Diese ist insbesondere geeignet für die Realisierung von zweidimensionalen elektronischen Schaltungen.
- Stand der Technik
- Bei der Fertigung elektronischer Bauelemente werden an die Umgebungsbedingungen hohe Anforderungen gestellt (Reinraum, Schutzgas, etc.). Dies gilt insbesondere auch für die Technologie der „gedruckten Elektronik“, bei der organische Halbleitermaterialien zum Einsatz kommen und mehrere Bauelemente auf einem gemeinsamen Substrat integriert werden.
- Üblicherweise erfolgt das Verschalten der Elemente (d.h. das Erstellen der elektrischen Verbindungen) untereinander bereits während des Fertigungsprozesses, wenn die Bauelemente auf einem Träger aufgebracht werden. Hierzu werden leitfähige Schichten in Dünnschichttechnologie aufgebracht und fotolithografisch oder durch Laserablation strukturiert oder in Druckprozessen bereits strukturiert aufgebracht. Alternativ kann durch Verwendung von Schattenmasken bereits beim Aufdampfen der leitfähigen Schicht eine Strukturierung erfolgen. Dielektrika werden in integrierten Schaltkreisen als Isolation zwischen Gate und Kanalbereich von Feldeffekttransistoren und zur Isolation zwischen leitfähigen Verbindungslagen verschiedener Materialien und/oder Schichten aufgebracht.
- Für die Herstellung von Vias (Vertical interconnect access, d.h. senkrechten Durchkontaktierungen zwischen den Schichten einer integrierten Schaltung oder einer Leiterplatte) ist das Dielektrikum im Fertigungsprozess zu strukturieren (durch Lithografie oder Druck oder Schattenmaske).
- Die Schrift „Direct imprinting of microcircuits on graphene oxide films by femtosecond laser reduction“ von Y.Zhang: erschienen in: Nano Today, 5, 2010, 15 - 20 offenbart ein Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur auf einem Substrat. Diese Druckschrift offenbart ein Verfahren umfassend einen Verfahrensschritt, in welchem elektrische Kontakte und elektronische Bauelemente auf einen Träger aufgebracht werden, einen anderen Verfahrensschritt, in welchem ein zumindest teilweises Beschichten mit Graphen-Oxid erfolgt und einen dritten Verfahrensschritt in welchem elektrische Verbindungen zwischen den elektronischen Bauelementen erstellt werden, indem die Graphen- Oxid Schicht durch lokale Bestrahlung mit Licht einer Lichtquelle abschnittsweise zu Graphen reduziert wird, wobei der dritte Verfahrensschritt nach den zuerst genannten Verfahrensschritten durchgeführt wird. In dieser Schrift wird nicht explizit auf das Anordnen weiterer Bauelemente auf dem Substrat hingewiesen.
- Die individuelle Verschaltung muss somit bereits in den technologisch aufwändigen Produktionsprozess elektronischer Bauelemente eingebettet werden. Eine nachträgliche Konfiguration der Verschaltung ist nicht möglich. Verschiedene Schichten für Dielektrikum im Transistor und zwischen leitfähigen Lagen erhöhen die Prozesskomplexität und die Kosten.
- Aufgabe
- Hiervon ausgehend liegt der Erfindung die Aufgabe zugrunde, die genannten Nachteile des Standes der Technik zu vermeiden. Weiterhin soll die Fertigung einer zweidimensionalen elektronischen Struktur mit funktionalen Elementen unabhängig von der Festlegung der elektrischen Verbindungen zwischen den Bauelementen d.h. ihrer Verschaltung durchführbar sein.
- Lösung der Aufgabe
- Diese Aufgabe wird gelöst durch ein verbessertes Verfahren zur Erstellung von zweidimensionalen elektronischen Strukturen.
- Eine zweidimensionale elektronische Struktur
1 ist eine Schichtstruktur bei der sich elektronische Bauelemente50 wie Elektronenröhren, Halbleiterdiode, Transistoren, integrierte Schaltungen, Widerstände, Kondensatoren und Induktivitäten u.Ä., die dazugehörigen elektrischen Kontakte40 und die elektrischen Verbindungen zwischen diesen Bauelementen in einer Ebene üblicherweise auf der Oberfläche eines Trägers10 z.B. aus SiO2 oder einem flexiblen Polymer zum Bsp. Folie aus PEN (Polyethylennaphthalat), befinden. Typische Dicken des Trägers10 sind 10µm bis 100µm. - Mithilfe einer zweidimensionalen elektronischen Struktur lassen sich zweidimensionale elektronische Schaltungen realisieren. Dies ist beispielsweise im Bereich printable Electronics oder funktionalisierte Textilien relevant.
- Das erfindungsgemäße Verfahren umfasst dabei mehrere Schritte:
- Einen Verfahrensschritt A in welchem elektronische Bauelemente
50 ,51 mit den elektrischen Kontakten40 auf einen Träger10 aufgebracht werden. Dazu kann ein Dünnschichtverfahren (insbesondere Aufdampfen, Sputtern, Lithographie, Ätzverfahren, Laserablation, Druckverfahren, Spin-Coating u. a. oder eine Kombination dieser Verfahren) verwendet werden. Die elektrischen Kontakte40 können dabei als eine strukturierte leitfähige Schicht ausgeführt werden. Die elektrischen Kontakte40 können direkt zusammen mit den elektronischen Bauelementen50 ,51 aufgebraucht werden. Eine getrennte Ausbringung ist aber auch möglich. Weiterhin ist es möglich separate elektrische Kontakte40 aufzubringen, die mit keinem elektronischen Bauelement verbunden sind. Bei den elektronischen Bauelementen50 ,51 kann es sich um gleich- oder verschiedenartige elektronische Bauelemente handeln. - Einen Verfahrensschritt B in welchem ein zumindest abschnittsweises Beschichten des Trägers
10 mit Graphen-Oxid zur Erzeugung einer Graphen-Oxid-Schicht20 erfolgt. Geeignet wäre hier verschiedene bekannte Beschichtungsverfahren beispielhaft sei hier Spin-Coating genannt. - Dabei erfolgt dabei zuerst der Verfahrensschritt A und dann erst der Verfahrensschritt B. In diesem Fall erfolgt ein Beschichten nicht nur des Trägers
10 , sondern ein großflächiges aber nicht zwangsläufig vollständiges Beschichten der im Schritt A fertig gestellten Struktur mit Graphen-Oxid zur Erzeugung einer Graphen-Oxid-Schicht20 . - Nach Abschluss der obigen Verfahrensschritt A und B ist die prozesstechnische Herstellung der Schichtstruktur abgeschlossen. Diese ist damit unabhängig von der endgültigen Verschaltung der Bauelemente und kann damit in großer Stückzahl und damit kostengünstig durchgeführt werden.
- Nach Abschluss der Verfahrensschritte A und B erfolgt Verfahrensschritt C, in welchem elektrischen Verbindungen zwischen den elektronischen Bauelementen
50 erstellt werden, indem die Graphen-Oxid-Schicht20 , durch lokale Bestrahlung mit Licht einer Lichtquelle100 abschnittsweise zu Graphen30 reduziert wird. Erst in diesem Schritt wird die eigentliche Verschaltung der Bauelemente festgelegt. Eine Ausführungsvariante einer solchen Struktur1 ist in - Bevorzugt wird als Lichtquelle
100 ein Laser verwendet, dessen Wellenlänge zwischen 350 nm bis 800 nm beträgt. Der Betrieb der Quelle kann hierbei kontinuierlich oder gepulst erfolgen. Ursache der Reduktion ist hier starke Erwärmung des Graphen-Oxids. Die Lichtquelle wird dabei so gewählt, dass sie eine Leistungsdichte auf die Graphen-Oxid Schicht20 Oberfläche aufbringen kann, die groß genug ist um den Sauerstoff von der Graphen-Oberfläche zu entfernen ohne das Graphen selbst zu zerstören. Die Lichtquelle100 umfasst eine Steuerung, so dass nur genau die Stellen bestrahlt werden, welche reduziert werden sollen. Die Steuerung kann analog zu der Steuerung in Anlagen zum Laserschneiden erfolgen. - In einer alternativen Ausführungsform wird zwischen dem Verfahrensschritt A und dem Verfahrensschritt B zumindest teilweise eine Halbleiterschicht
60 aufgebracht. Die Halbleiterschicht60 dient in der fertigen zweidimensionalen elektronischen Struktur1 als Teil eines Halbleiterbauelements z.B. eines Dünnfilmtransistors. Eine Ausführungsvariante einer solchen Struktur1 ist in60 besteht dabei aus einem Halbleitermaterial z.B. einem organischen Halbleitermaterial wie z.B. P3HT (Poly(3-hexylthiophene-2, 5-diyl). - In einer zweiten alternativen Ausführungsform erfolgt nach den Verfahrensschritten A, D und B, und vor dem Verfahrensschritt C ein zusätzlicher Verfahrensschritt E. In diesem Verfahrensschritt wird zumindest abschnittsweise eine zusätzliche elektrische leitfähige Leitungsschicht
70 aufgebracht, sodass in Kombination mit der Halbleiterschicht60 und der Graphen-Oxid Schicht20 ein eigenständiges elektronisches Bauelement52 entsteht, beispielsweise eine Gate-Elektrode für organischen Dünnfilmtransistor (OTFT) und/oder eine weitere Verdrahtungsebene darstellt, welche ein notwendiges Kreuzen verschiedener Leitbahnen möglich macht. Hierbei stellt die Graphen-Oxid-Schicht20 auch das Dielektrikum des OTFT dar. Dieser Verfahrensschritt wird im folgenden E genannt. Die Leitungsschicht70 besteht aus einem leitfähigen bevorzugt chemisch stabilen Material z. B. Gold oder Silber. Sie kann aufgedampft oder aufgedruckt aufgebracht werden - In einer dritten alternativen Ausführungsform erfolgt, nach dem Verfahrensschritt A und dem Verfahrensschritt B, ein zusätzlicher Verfahrensschritt F. In diesem Verfahrensschritt wird eine Schutzschicht
90 auf der Graphen-Oxid-Schicht20 aufgetragen. Die Schutzschicht90 dient der Passivierung der zweidimensionalen elektronischen Struktur1 und erhöht damit deren mechanische und chemische Stabilität. Dies ist auch für eine zweidimensionale elektronische Struktur1 relevant, welche nach einem Verfahren gemäß der zweiten oder dritten Ausführungsform erstellt wird möglich. Bei der Schutzschicht90 handelt es sich bevorzugt um Polymere wie Cytop, PMMA oder PTX (Polymethylpenten). Die Dicke der Schutzschicht90 beträgt typischerweise 1 µm bis 100 µm bevorzugt 10 µm bis 70 µm. - Der Verfahrensschritt F erfolgt dabei in einer ersten Variante dieser Ausführungsform vor dem Verfahrensschritt C. Dazu muss die Schutzschicht
90 für die Laserstrahlung transluzent (d.h. teilweise lichtdurchlässig) und für den bei der Reduktion von Graphen-Oxid entstehenden Sauerstoff durchlässig sein. - Alternativ erfolgt der Verfahrensschritt F in einer zweiten Variante dieser Ausführungsform nach dem Verfahrensschritt C. Die Schutzschicht
90 wird hierbei nach dem Verfahrensschritt C aufgebracht, beispielsweise durch Aufsprühen oder Spin-Coating. Hierfür muss die Schutzschicht nicht sauerstoffdurchlässig und für die Laserstrahlung transluzent sein. - Das erfindungsgemäße Verfahren dient zur Herstellung vorgefertigter Substrate mit elektronischen Bauelemente, welche nach fertiger Prozessierung individuell verschaltet werden können. Besonders vorteilhaft bei diesem Verfahren ist, dass dieser Schritt nach der o.g. Fertigstellung der Schichtstruktur durchgeführt werden kann. Diese Herstellung der elektrischen Verbindungen kann insbesondere für kleine Stückzahlen kostengünstig auch beim Hersteller der Applikation ausgeführt werden. Dies ist besonders vorteilhaft für kostengünstige Fertigung von Substraten in Technologieschritten der „gedruckten Elektronik“, welche dann für eine spezielle Anwendung durch Verschaltung personalisiert werden.
- Vorteilhaft hierbei ist weiterhin, dass das Knowhow im Schaltungsentwurf nicht an den Hersteller der Schichtstruktur weitergegeben werden muss.
- Abbildungsbeschreibung
- In der nachfolgenden Beschreibung sind weitere Aspekte und Ausführungsbeispiele der vorliegenden Erfindung offenbart. Zudem wird auf die beigefügten Zeichnungen Bezug genommen.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nun anhand der beigefügten Zeichnungen näher erläutert.
-
1 . zeigt die zweidimensionale elektronische Struktur1 nach den verschiedenen Verfahrensschritten im Querschnitt. - In der Teilabbildung
1 .a) ist der Träger10 gezeigt. Dieser bildet die Grundlage der zweidimensionalen Struktur1 . Üblicherweise dienen Siliziumwafer als Träger. - Im Verfahrensschritt A werden die elektronischen Bauelemente
50 ,51 und die elektrischem Kontakten40 auf diesen Träger10 aufgebracht. Die Kontakte können als Leiterbahnen oder auch als eine leitfähige Schicht ausgeführt sein. - Das Ergebnis des Verfahrensschritts A ist in Teilabbildung
1 .b) gezeigt. - Wenn die vorgesehenen elektronischen Bauelemente
50 sowie die notwendigen elektrischen Kontakte40 auf dem Träger10 aufgebracht sind, wird in einem Verfahrensschritt B zumindest abschnittsweise die herzustellende Struktur1 mit Graphen-Oxid zur Erzeugung einer Graphen-Oxid-Schicht20 beschichtet. Dabei können die Bauelemente50 beispielsweise Elektronenröhren, Halbleiterdioden, Transistoren, integrierte Schaltungen, Widerstände, Kondensatoren und/oder Induktivitäten sein. Geeignet wären hier verschiedene bekannte Beschichtungsverfahren beispielhaft sei hier Spin-Coating genannt. - Das Ergebnis des Verfahrensschritts B ist in Teilabbildung
1 .c) gezeigt. - Nach diesen Schritten ist die prozesstechnische Herstellung der Schichtstruktur abgeschlossen. Jetzt kann die als Rohling vorliegende zweidimensionale elektronische Struktur
1 individualisiert werden indem die elektrischen Leitungen erzeugt werden. Dies geschieht im Verfahrensschritt C. Hier werden die elektrischen Verbindungen zwischen den elektronischen Bauelementen50 ,51 erstellt, indem die Graphen-Oxid Schicht20 durch lokale Bestrahlung mit Lichtγ einer Lichtquelle100 abschnittsweise zu Graphen30 reduziert wird. Das Graphen30 bildet die Leiterbahnen. - Das Ergebnis des Verfahrensschritts C ist in Teilabbildung
1 .d) gezeigt. - Die unterste Schicht der fertigen zweidimensionalen elektronischen Struktur
1 bildet der Träger10 . Dies kann z.B. ein Silizium Wafer oder auch eine flexible Folie aus einem Polymer sein. Auf dem Träger10 befinden sich die elektronischen Bauelemente50 ,51 , mit elektrischen Kontakten40 . Auf den elektronischen Bauelementen50 ,51 und den Kontakten40 liegt eine Graphen-Oxid-Schicht20 , welche nicht elektrisch leitfähig ist. Mit Hilfe der Lichtquelle100 (z.B. Laser) wurde diese Graphen-Oxid Schicht20 durch lokales Erhitzen abschnittsweise zu Graphen30 reduziert. Diese Bereiche sind elektrisch leitfähig und dienen als Leiterbahnen zwischen den Kontakten40 . -
2 . zeigt eine Draufsicht der nach dem erfindungsgemäßen Verfahren erzeugten zweidimensionalen elektronischen Struktur1 . - Hier wird ein genaues Schaltungsdesign einer zweidimensionalen elektronischen Struktur
1 gezeigt. Dieses wurde durch die abschnittsweise Reduktion der Graphen-Oxid-Schicht20 zu Graphen30 festgelegt. Die genaue Festlegung der elektrischen Verbindung zwischen Bauelementen50 und51 erfolgt dabei erst nachdem die Strukturierung abgeschlossen ist. -
3 . zeigt die nach erfindungsgemäßen Verfahren der ersten alternativen Ausführungsform erzeugte zweidimensionale elektronische Struktur1 nach den verschiedenen Verfahrensschritten im Querschnitt. - Die Teilabbildung
3a) zeigt den Träger10 mit den Bauelementen50 und51 und dazugehörigen Kontakten40 . Auf diese elektronische Struktur1 wird in einem Verfahrensschritt D eine Halbleiterschicht60 (z. B. organischer Halbleiter) aufgebracht. Das Ergebnis des Verfahrensschritts D ist in Teilabbildung3 .b) gezeigt. - Anschließend erfolgt im Verfahrensschritt B eine Beschichtung mit Graphen-Oxid zur Erzeugung einer Graphen-Oxid-Schicht
20 . Das Ergebnis des Verfahrensschritts B ist in Teilabbildung3 .c) gezeigt. - Es ist an dieser Stelle möglich den Verfahrensschritt C durchzuführen und die Graphen-Oxid-Schicht
20 zumindest abschnittsweise oder vollständig mittels einer Lichtquelle100 zu reduzieren. Das Ergebnis ist in Teilabbildung3 .d) gezeigt. Das entspricht der zweiten Ausführungsform des Verfahrens. -
4 . zeigt die nach erfindungsgemäßen Verfahren der zweiten alternativen Ausführungsform erzeugte zweidimensionale elektronische Struktur1 nach den verschiedenen Verfahrensschritten im Querschnitt. - In der hier gezeigten alternativen Ausführungsform wird nach dem Verfahrensschritte A, D und B (siehe
70 wie z. B. Gold oder Silber aufgebracht, sodass in Kombination mit der funktionalen Schicht60 und der Graphen-Oxid Schicht20 ein eigenständiges elektronisches Bauelement52 entsteht beispielsweise eine Gate-Elektrode für organischen Dünnfilmtransistor (OTFT). Das Ergebnis ist in Teilabbildung4a) gezeigt. - Damit ist der Herstellungsprozess für die einzelnen Schichten der zweidimensionale elektronische Struktur
1 abgeschlossen. Anschließend wird wieder Verfahrensschritt C durchgeführt. Das Ergebnis ist in Teilabbildung4b) gezeigt. -
5 . zeigt die nach dem erfindungsgemäßen Verfahren erzeugte zweidimensionale elektronische Struktur1 mit als Via ausgebildetes Graphen30 im Querschnitt. - In den vorigen Ausführungsbeispielen der elektronische Struktur
1 dient diedurch den Einsatz einer Lichtquelle100 zu Graphen30 reduzierte Graphen-Oxid-Schicht20 nur als horizontale elektrische Verbindung zwischen den verschiedenen elektronischen Bauelementen50 ,51 der zweidimensionalen elektronischen Struktur1 . In der hier gezeigten Ausführung bildet das Graphen30 jedoch die vertikale Kontaktierung (Via) zwischen den Kontakten40 und einer Leitungsschicht70 . Die Kontakte40 können z.B. die source/drain Kontakte eines Dünnfilmtransistors sein. Dieser kann bspw. in der in70 ermöglicht. -
6 zeigt die nach dem erfindungsgemäßen Verfahren der dritten alternativen Ausführungsform erzeugte zweidimensionale elektronische Struktur1 im Querschnitt. - Nach den Verfahrensschritten A und B wird in dieser Ausführungsform in einem Verfahrensschritt F noch eine Schutzschicht
90 auf die zweidimensionale elektronische Struktur1 aufgebracht. - Für die dritte alternative Ausführungsform gibt es zwei Varianten:
- In einer ersten, in
6a gezeigten Ausführungsvariante, erfolgt dies vor dem Festlegen der Verbindungen zwischen den Bauelementen50 und51 d.h. vor dem Verfahrensschritt C. Dies hat den Vorteil, dass die Struktur jetzt einen gewissen Schutz z.B. vor mechanischen oder chemischen Einwirkungen hat und z.B. besser transportiert werden kann, falls der Prozessschritt C in einem anderen Werk erfolgt. - In einer zweiten, in
6b gezeigten Ausführungsvariante, erfolgt dies nach dem Festlegen der Verbindungen zwischen den Bauelementen50 und51 d.h. nach dem Verfahrensschritt C. Dies hat den Vorteil, dass die Schutzschicht auch völlig licht- und/oder Sauerstoff undurchlässig sein kann. - Bezugszeichenliste
-
- 1
- Zweidimensionale elektronische Struktur
- 10
- Träger
- 20
- Graphen-Oxid-Schicht
- 30
- Graphen
- 40
- elektrischer Kontakt
- 50,51,52
- elektronisches Bauelement
- 60
- Halbleiterschicht
- 70
- Leitungsschicht
- 90
- Schutzschicht
- 100
- Lichtquelle
- γ
- Licht
Claims (5)
- Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur (1) umfassend wenigstens die folgenden Schritte: • einen Verfahrensschritt A, in welchem elektronische Bauelemente (50, 51) und elektrische Kontakte (40) auf einen Träger (10) aufgebracht werden, • einen Verfahrensschritt B, in welchem ein zumindest teilweises Beschichten mit Graphen-Oxid zur Erzeugung einer Graphen-Oxid-Schicht (20) erfolgt und • einen Verfahrensschritt C, in welchem elektrische Verbindungen zwischen den elektronischen Bauelementen (50,51) erstellt werden, indem die Graphen-Oxid Schicht (20) durch lokale Bestrahlung mit Licht einer Lichtquelle (100) abschnittsweise zu Graphen (30) reduziert wird, wobei der Schritt A zuerst erfolgt und dann der Schritt B und der Verfahrensschritt C nach Verfahrensschritt A und Verfahrensschritt B durchgeführt wird
- Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur (1) gemäß
Anspruch 1 , wobei zwischen dem Verfahrensschritt A und dem Verfahrensschritt B in einem Verfahrensschritt D, zumindest abschnittsweise eine Halbleiterschicht (60) auf den Träger (10) aufgebracht wird. - Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur (1) gemäß
Anspruch 2 , wobei nach Verfahrensschritt A, Verfahrensschritt D und Verfahrensschritt B und vor dem Verfahrensschritt C in einem Verfahrensschritt E zumindest abschnittsweise eine elektrisch leitfähige Leitungsschicht (70) aufgebracht wird, sodass in Kombination mit der Halbleiterschicht (60) und der Graphen-Oxid-Schicht (20) ein elektronisches Bauelement (52) entsteht, wobei das Graphen-Oxid (20) das Dielektrikum des Bauelements (52) bildet. - Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur (1) gemäß einem der
Ansprüche 1 bis3 , wobei nach Verfahrensschritt A und Verfahrensschritt B in einem weiteren Verfahrensschritt F eine Schutzschicht (90) auf der einer Graphen-Oxid-Schicht (20) aufgetragen wird. - Zweidimensionale elektronischen Struktur (1) hergestellt nach einem Verfahren gemäß einem der vorigen Ansprüche.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015100692.8A DE102015100692B4 (de) | 2015-01-19 | 2015-01-19 | Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015100692.8A DE102015100692B4 (de) | 2015-01-19 | 2015-01-19 | Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102015100692A1 DE102015100692A1 (de) | 2016-07-21 |
DE102015100692B4 true DE102015100692B4 (de) | 2021-04-15 |
Family
ID=56293338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102015100692.8A Expired - Fee Related DE102015100692B4 (de) | 2015-01-19 | 2015-01-19 | Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102015100692B4 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10354955B2 (en) * | 2017-06-19 | 2019-07-16 | Qualcomm Incorporated | Graphene as interlayer dielectric |
-
2015
- 2015-01-19 DE DE102015100692.8A patent/DE102015100692B4/de not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
Zhang, Y [u.a.]: Direct imprinting of microcircuits on graphene oxide films by femtosecond laser reduction. In: Nano Today, 5, 2010, 15 - 20. * |
Also Published As
Publication number | Publication date |
---|---|
DE102015100692A1 (de) | 2016-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10212639A1 (de) | Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen | |
DE102004002902A1 (de) | Herstellungsverfahren für ein elektronisches Bauteil | |
DE102004024461A1 (de) | Vorrichtung und Verfahren zur Herstellung eines elektronischen Bauelements mit zumindest einer aktiven organischen Schicht | |
DE102009010845B4 (de) | Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen | |
EP1563553B1 (de) | Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu | |
DE102009060066B4 (de) | Verfahren zum Herstellen eines elektronischen Bauelements sowie elektronisches Bauelement | |
DE102004005247A1 (de) | Imprint-Lithographieverfahren | |
DE102015100692B4 (de) | Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur | |
DE102005035589A1 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
DE102008029107B4 (de) | Verfahren zur Herstellung einer Metallstruktur auf einer Oberfläche eines Halbleitersubstrates | |
DE10340641A1 (de) | Strukturierung von Gate-Dielektrika in organischen Feldeffekt-Transistoren | |
DE102007062944B4 (de) | Elektronische Schaltung | |
EP0931439B1 (de) | Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen | |
DE102004041497A1 (de) | Organisches Elektronik-Bauteil sowie Verfahren zur Herstellung eines solchen | |
DE102015118417A1 (de) | Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements | |
DE102016200062B4 (de) | Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern | |
DE112019002781T5 (de) | Transistoranordnungen | |
DE102013012730B4 (de) | Verfahren zur Strukturierung einer elektrisch leitenden oder halbleitenden Schicht | |
WO2004017439A2 (de) | Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu | |
DE102019112472B3 (de) | Verfahren zur Herstellung eines ein Trägersubstrat aufweisenden Displays sowie ein nach diesem Verfahren hergestelltes Trägersubstrat | |
DE19904571C1 (de) | Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten, wobei die Schaltungsstrukturen des Substrate exakt gegeneinander ausgerichtet sind | |
DE10339036A1 (de) | Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu | |
DE2723254C2 (de) | ||
DE102005005589A1 (de) | Hybrider, organischer Feldeffekttransistor mit oberflächenmodifiziertem Kupfer als Source- und Drain-Elektrode | |
DE10156865A1 (de) | Verfahren zum Ausbilden einer Struktur in einem Halbleitersubstrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |