DE102004002902A1 - Herstellungsverfahren für ein elektronisches Bauteil - Google Patents

Herstellungsverfahren für ein elektronisches Bauteil Download PDF

Info

Publication number
DE102004002902A1
DE102004002902A1 DE102004002902A DE102004002902A DE102004002902A1 DE 102004002902 A1 DE102004002902 A1 DE 102004002902A1 DE 102004002902 A DE102004002902 A DE 102004002902A DE 102004002902 A DE102004002902 A DE 102004002902A DE 102004002902 A1 DE102004002902 A1 DE 102004002902A1
Authority
DE
Germany
Prior art keywords
layer
wiring
hole
electronic component
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004002902A
Other languages
English (en)
Inventor
Yasutaka Nishioka
Junjiro Sakai
Shingo Tomohisa
Susumu Takatsuki Matsumoto
Fumio Uji Iwamoto
Michinari Hirakata Yamanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Publication of DE102004002902A1 publication Critical patent/DE102004002902A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

Es ist eine Aufgabe, ein Halbleiterbauteil mit einer eingebetteten Mehrlagenverdrahtungsstruktur bereitzustellen, bei der die Entstehung eines Auflösungsfehlers einer Resistmarke unterdrückt und die Entstehung einer durch den Auflösungsfehler verursachten fehlerhaften Verdrahtung reduziert ist. Nachdem ein bis zu einer Ätzsperrschicht (4) reichendes Durchkontaktierungsloch (7) ausgebildet wurde, wird ein Ausheizen bei 300 bis 400 DEG C durchgeführt, wobei das Durchkontaktierungsloch (7) offen ist. Als Ausheizverfahren kann sowohl ein Verfahren, das eine Heizplatte einsetzt, als auch ein Verfahren, das einen Wärmebehandlungsofen einsetzt, verwendet werden. Um eine Auswirkung auf eine bereits hergestellte untere Verdrahtung (20) zu unterdrücken, wird die Erwärmung eine kurze Zeit von ca. 5 bis 10 Minuten unter Verwendung der Heizplatte durchgeführt. In der Folge kann ein Nebenprodukt, das in einer Grenzfläche einer oberen Schutzschicht (6) und einer dielektrischen Zwischenlagenschicht (5) mit niedriger dielektrischer Konstante verbleibt, und ein Nebenprodukt, das in einer Grenzfläche der Ätzsperrschicht (4) und der dielektrischen Zwischenlagenschicht (5) mit niedriger dielektrischer Konstante verbleibt, ausgeleitet werden, so dass eine Menge des restlichen Nebenprodukts reduziert werden kann.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Herstellungsverfahren für ein elektronisches Bauteil und insbesondere auf ein Herstellungsverfahren für ein elektronisches Bauteil mit einer eingebetteten Mehrlagenverdrahtungsstruktur.
  • In einem Herstellungsverfahren für ein Halbleiterbauteil mit einer eingebetteten Mehrlagenverdrahtungsstruktur wurde in jüngster Zeit eine als Doppel-Damaszenierungsverfahren bezeichnete Technik eingesetzt, um eine Struktur unterer Schichten elektrisch mit einer oberen Verdrahtung zu verbinden, was dadurch bewerkstelligt wird, dass eine dielektrische Zwischenlagenschicht dazwischen untergebracht wird. Bei diesem Verfahren werden ein Verschlussstopfen, der durch die dielektrische Zwischenlagen schicht bis zur Struktur der unteren Schichten reicht, und die obere Verdrahtung gleichzeitig ausgebildet. Ein Beispiel dieses Verfahrens wurde in der japanischen Patentanmeldung mit der Offenlegungsnummer 2000-269326 (Spalte 4, 1 bis 8) offenbart (die nachstehend als Patentdokument bezeichnet wird).
  • Insbesondere offenbarte das Patentdokument ein Beispiel, bei dem ein Resistmaterial in einem Kontaktloch eingebettet wird, das durch eine dielektrische Zwischenlagenschicht ein Halbleitersubstrat erreicht, und das auszuhärtende Resistmaterial mit ultravioletten Strahlen bestrahlt wird, und ein Verdrahtungsgraben zur Ausbildung einer oberen Verdrahtung durch Ätzen in einer Fläche der dielektrischen Zwischenlagenschicht vorgesehen wird.
  • In einem früheren Herstellungsverfahren für ein Halbleiterbauteil wurden ein KrF-Excimerlaser mit einer Wellenlänge von 248 nm und ein ArF-Excimerlaser mit einer Wellenlänge von 193 nm als Belichtungslichtquelle benutzt, um eine feine Resistmaske mit einer Verdrahtungsbreite von 0,3 μm oder darunter auszubilden, und es wird eine unter Ausnutzung einer katalytischen Reaktion chemisch verstärkte Resistschicht als Resistmaterial verwendet, das in vielen Fällen als Sensibilisator dienen soll.
  • Die chemisch verstärkte Resistschicht besitzt einen Mechanismus, um durch Sensibilisierung ein Wasserstoffion zu erzeugen und das Wasserstoffion als Katalysator zu verwenden, um ein Resistharz thermisch zur Reaktion zu bringen und dadurch ein Bild aufzulösen. In dem Fall, bei dem die chemisch verstärkte Schutzschicht verwendet wird, besteht die Möglichkeit, dass eine sogenannte Resistverunreinigungserscheinung aufgrund einer Neutralisierung eines Wasserstoffions auftreten könnte, d.h., dass ein Leiterbild, das an einem äußersten Loch eines Lochbilds, insbesondere eines isolierten Lochbilds oder eines dicht angeordneten Lochbilds angeschlossen ist, nicht normal aufgelöst werden könnte.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein elektronisches Bauteil mit einer eingebetteten Mehrlagenverdrahtungsstruktur bereitzustellen, bei der ein Auflösungsfehler einer Resistmaske am Entstehen gehindert und eine Entstehung einer durch den Auflösungsfehler verursachten fehlerhaften Verdrahtung reduziert werden kann.
  • Ein erster Aspekt der vorliegenden Erfindung richtet sich auf ein Herstellungsverfahren für ein elektronisches Bauteil, das eine Unterlagenschicht, eine auf der Unterlagenschicht vorgesehene Ätzsperrschicht, eine auf der Ätzsperrschicht vorgesehene dielektrische Zwischenlagenschicht, eine in einer oberen Hauptfläche der Unterlagenschicht eingebettete dielektrische Zwischenlagenschicht, eine in einer oberen Hauptfläche der dielektrischen Zwischenlagenschicht eingebettete obere Verdrahtung und einen Kontaktabschnitt umfasst, um die untere Verdrahtung mit der oberen Verdrahtung zu verbinden, wobei das Verfahren die folgenden Schritte (a) bis (g) umfasst. Im Spezielleren wird bei Schritt (a) die dielektrische Zwischenlagenschicht selektiv entfernt und ein Loch ausgebildet, das die dielektrische Zwischenlagenschicht durchdringt, um die Ätzsperrschicht zu erreichen. Bei Schritt (b) wird eine Wärmebehandlung durchgeführt, wobei das Loch offen ist. Bei Schritt (c) wird das Loch mit einem organischen Harz gefüllt, das bei tiefultraviolettem Licht gehärtet werden kann, und das organische Harz wird mit dem tiefultravioletten Licht gehärtet, um einen eingebetteten Verschlussstopfen zu bilden. Bei Schritt (d) werden die dielektrische Zwischenlagenschicht und der eingebettete Verschlussstopfen unter Verwendung eines chemisch verstärkten Resists als Ätzmaske selektiv entfernt, und es wird ein Grabenmuster zum Einbetten der oberen Verdrahtung in der oberen Hauptfläche der dielektrischen Zwischenlagenschicht ausgebildet. Bei Schritt (e) wird der in dem Loch verbliebene eingebettete Verschlussstopfen entfernt, um eine Struktur zu erhalten, bei der das Grabenmuster mit dem Loch in Verbindung steht. Bei Schritt (f) wird die Ätzsperrschicht selektiv entfernt, um die untere Verdrahtung freizulegen. Bei Schritt (g) werden das Grabenmuster und das Loch mit einem leitfähigen Material gefüllt, um gleichzeitig die obere Verdrahtung und den Kontaktabschnitt auszubilden.
  • Bei dem Herstellungsverfahren für ein elektronisches Bauteil wird die Wärmebehandlung erst nach der Ausbildung des Lochs durchgeführt, das die dielektrische Zwischenlagenschicht durchdringt. Deshalb wird ein Nebenprodukt, das in einer Grenzfläche der Ätzsperrschicht des Isolators und der dielektrischen Zwischenlagenschicht vorhanden ist, ausgeleitet, so dass eine Menge des restlichen Nebenprodukts reduziert werden kann. Folglich kann verhindert werden, dass der chemisch verstärkte Resist, der zur Ausbildung des Grabenmusters zum Einbetten der oberen Verdrahtung verwendet werden soll, durch das Nebenprodukt deaktiviert wird, und es kann eine Resistverunreinigungserscheinung am Entstehen gehindert werden, die einen Auflösungsfehler einer Resistmaske verursacht. Im Ergebnis ist es möglich, ein Halbleiterbauteil mit einer eingebetteten Mehrlagenverdrahtungsstruktur zu erhalten, bei dem das Entstehen des Auflösungsfehlers der Resistmaske unterdrückt und die Entstehung einer durch den Auflösungsfehler verursachten fehlerhaften Verdrahtung reduziert ist. Dabei kann darüber hinaus Wasser, das in eine auf einer Innenwand des Lochs entstandene defekte Schicht eingedrungen ist, ausgeleitet werden, und ein Oberflächenzustand der defekten Schicht kann auch überarbeitet werden. In der Folge ist es auch möglich, zu verhindern, dass der Resistverunreinigungserscheinung durch das Vorhandensein der defekten Schicht Vorschub geleistet wird. Überdies ist der eingebettete Verschlussstopfen in dem Loch vorgesehen. Falls beispielsweise ein Antireflexbelagsmittel auf der dielektrischen Zwischenlagenschicht ausgebildet werden soll, ist es nicht notwendig, das Loch mit eingeschränkten Arten von Antireflexbelagsmitteln zu füllen, und es kann ein organisches Harz mit einer großen Materialauswahl verwendet werden. Deshalb kann eine einfache Handhabung verstärkt werden und der Aufbau des elektronischen Bauteils auch eine größere Auswahl aufweisen. Darüber hinaus ist es nicht notwendig, das Loch mit dem Antireflexbelagsmittel zu füllen. In der Folge ist es möglich, eine Veränderung bei der Dicke des Antireflexbelags in Abhängigkeit von der Lochdichte zu reduzieren.
  • Ein zweiter Aspekt der vorliegenden Erfindung richtet sich auf ein Herstellungsverfahren für ein elektronisches Bauteil mit einer Unterlagenschicht, einer Ätzsperrschicht eines auf der Unterlagenschicht vorgesehenen Isolators, einer auf der Ätzsperrschicht vorgesehenen dielektrischen Zwischenlagenschicht, einer in einer oberen Hauptfläche der Unterlagenschicht eingebetteten unteren Verdrahtung, einer in einer oberen Hauptfläche der dielektrischen Zwischenlagenschicht eingebetteten oberen Verdrahtung, und einem Kontaktabschnitt, um die untere Verdrahtung mit der oberen Verdrahtung elektrisch zu verbinden, wobei das Verfahren die folgenden Schritte (a) bis (g) umfasst. Im Spezielleren wird bei Schritt (a) die dielektrische Zwischenlagenschicht selektiv entfernt und ein Loch ausgebildet, das die dielektrische Zwischenlagenschicht durchdringt, um die Ätzsperrschicht zu erreichen. Bei Schritt (b) wird eine Wärmebehandlung durchgeführt, wobei das Loch offen ist. Bei Schritt (c) wird das Loch mit einem SOG-Material gefüllt und eine Wärmebehandlung bei 50 bis 200°C durchgeführt, um das SOG-Material zu vernetzen, wodurch sich ein eingebetteter Verschlussstopfen in dem Loch bildet. Bei Schritt (d) werden die dielektrische Zwischenlagenschicht und der eingebettete Verschlussstopfen unter Verwendung eines chemisch verstärkten Resists als Ätzmaske selektiv entfernt, und es wird ein Grabenmuster zum Einbetten der oberen Verdrahtung in der oberen Hauptfläche der dielektrischen Zwischenlagenschicht ausgebildet. Bei Schritt (e) wird der in dem Loch verbliebene eingebettete Verschlussstopfen entfernt, um eine Struktur zu erhalten, bei der das Grabenmuster mit dem Loch in Verbindung steht. Bei Schritt (f) wird die Ätzsperrschicht selektiv entfernt, um die untere Verdrahtung freizulegen. Bei Schritt (g) werden das Grabenmuster und das Loch mit einem leitfähigen Material gefüllt, um gleichzeitig die obere Verdrahtung und den Kontaktabschnitt auszubilden.
  • Bei dem Herstellungsverfahren für ein elektronisches Bauteil wird die Wärmebehandlung erst nach der Ausbildung des Lochs durchgeführt, das die dielektrische Zwischenlagenschicht durchdringt. Deshalb wird ein Nebenprodukt, das in einer Grenzfläche der Ätzsperrschicht des Isolators und der dielektrischen Zwischenlagenschicht vorhanden ist, ausgeleitet, so dass eine Menge des restlichen Nebenprodukts reduziert werden kann. Folglich kann verhindert werden, dass der chemisch verstärkte Resist, der zur Ausbildung des Grabenmusters zum Einbetten der oberen Verdrahtung verwendet werden soll, durch das Nebenprodukt deaktiviert wird, und es kann eine Resistverunreinigungserscheinung am Entstehen gehindert werden, die einen Auflösungsfehler einer Resistmaske verursacht. Im Ergebnis ist es möglich, ein Halbleiterbauteil mit einer eingebetteten Mehrlagenverdrahtungsstruktur zu erhalten, bei dem das Entstehen des Auflösungsfehlers der Resistmaske unterdrückt und die Entstehung einer durch den Auflösungsfehler verursachten fehlerhaften Verdrahtung reduziert ist. Dabei kann darüber hinaus Wasser, das in eine auf einer Innenwand des Lochs entstandene defekte Schicht eingedrungen ist, ausgeleitet werden, und ein Oberflächenzustand der defekten Schicht kann auch überarbeitet werden. In der Folge ist es auch möglich, zu verhindern, dass der Resistverunreinigungserscheinung durch das Vorhandensein der defekten Schicht Vorschub geleistet wird. Überdies ist der eingebettete Verschlussstopfen in dem Loch vorgesehen. Falls beispielsweise ein Antireflexbelagsmittel auf der dielektrischen Zwischenlagenschicht ausgebildet werden soll, ist es nicht notwendig, das Loch mit eingeschränkten Arten von Antireflexbelagsmitteln zu füllen, und es kann ein SOG-Material mit einer großen Materialauswahl verwendet werden. Deshalb kann eine einfache Handhabung verstärkt werden und der Aufbau des elektronischen Bauteils auch eine größere Auswahl aufweisen. Darüber hinaus ist es nicht notwendig, das Loch mit dem Antireflexbelagsmittel zu füllen. In der Folge ist es möglich, eine Veränderung bei der Dicke des Antireflexbelags in Abhängigkeit von der Lochdichte zu reduzieren. Darüber hinaus ist der aus dem SOG-Material bestehende Verschlussstopfen hydrophob und darüber hinaus so geartet, dass eine Diffusion des Nebenprodukts durch das Loch wirksamer unterdrückt werden kann. Deshalb ist es möglich, einen durch die Resistverunreinigungserscheinung entstandenen Verdrahtungsfehler wirksamer zu verhindern. Zusätzlich wird der eingebettete Verschlussstopfen durch die Wärmebehandlung bei 50 bis 200°C in einen unvollständigen Vernetzungszustand versetzt, und zusätzlich zu einer geringen Feinheit verbleibt eine aktive Gruppe in der Schicht. Folglich kann der eingebettete Verschlussstopfen einfach mit einem Sauerstoffplasma zersetzt werden, wenn bei der Herstellung des Grabenmusters eine Veraschung über der chemisch verstärkten Resistschicht stattfinden soll, und kann problemlos mit einer verdünnten Fluorwasserstoffsäurelösung, einer chemischen Lösung auf Aminbasis u. dgl. entfernt werden. Somit ist es möglich, zu verhindern, dass die Umgebung bei der Entfernung beeinflusst wird.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung gehen aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung in Zusammenschau mit den beigefügten Zeichnungen deutlicher hervor.
  • 1 ist eine Draufsicht, die ein normales Verdrahtungsbild zeigt,
  • die 2 und 3 sind Draufsichten, die ein Verdrahtungsbild zur Erläuterung einer Resistverunreinigungserscheinung zeigen,
  • die 4 bis 14 sind Schnittansichten, die einen Prozess zur Herstellung eines elektronischen Bauteils nach einer ersten Ausführungsform der vorliegenden Erfindung zeigen,
  • 15 ist eine Schnittansicht zur Erläuterung einer Schwankung bei der Dicke eines Antireflexbelags in Abhängigkeit von einer Lochdichte,
  • die 16 bis 19 sind Schnittansichten, die eine Variante des Prozesses zur Herstellung eines elektronischen Bauteils nach der ersten Ausführungsform der vorliegenden Erfindung zeigen,
  • die 20 bis 29 sind Schnittansichten, die einen Prozess zur Herstellung eines elektronischen Bauteils nach einer zweiten Ausführungsform der vorliegenden Erfindung zeigen,
  • 30 ist eine Schnittansicht, die eine Variante des Prozesses zur Herstellung eines elektronischen Bauteils nach der zweiten Ausführungsform der vorliegenden Erfindung zeigt, und
  • 31 ist eine Schnittansicht, die einen Prozess zur Herstellung eines elektronischen Bauteils nach einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Resistverunreinigungserscheinung
  • Vor der Erläuterung der Ausführungsformen der vorliegenden Erfindung wird eine Resistverunreinigungserscheinung eingehender beschrieben.
  • Bei einem Halbleiterbauelement mit einer eingebetteten Mehrlagenverdrahtungsstruktur ist eine Ätzsperrschicht zwischen einer dielektrischen Zwischenlagenschicht und einer Struktur einer unteren Schicht vorgesehen, und eine obere Schutzschicht ist in vielen Fällen auf der dielektrischen Zwischenlagenschicht vorgesehen. Um eine parasitäre Kapazitanz am Ansteigen zu hindern, indem die Mehrlagenverdrahtungsstruktur zum Durchführen eines Arbeitsvorgangs mit hoher Geschwindigkeit eingesetzt wird, wird oftmals als dielektrische Zwischenlagenschicht eine dielektrische Zwischenlagenschicht mit niedriger dielektrischer Konstante verwendet, die durch den Einbau von Kohlenstoff in Siliziumoxid eine niedrigere dielektrische Konstante hat als gewöhnliches Siliziumoxid.
  • In solch einer Struktur verbleibt manchmal ein Nebenprodukt, das durch die Zersetzung und Verschlechterung einer Oberfläche der dielektrischen Zwischenlagenschicht mit niedriger dielektrischer Konstante in einer Grenzfläche zwischen der oberen Schutzschicht und der dielektrischen Zwischenlagenschicht mit niedriger dielektrischer Konstante während der Ausbildung der oberen Schutzschicht entstand, oder es verbleibt ein Nebenprodukt, das durch die Zersetzung und Verschlechterung der Oberfläche der dielektrischen Zwischenlagenschicht mit niedriger dielektrischer Konstante in einer Grenzfläche der Ätzsperrschicht und der dielektrischen Zwischenlagenschicht mit niedriger dielektrischer Konstante während der Ausbildung der Ätzsperrschicht entstand. In diesen Fällen wird das verbleibende Nebenprodukt durch eine Wärmebehandlung, die in einem photolithographischen Prozess beispielsweise durch Aushärten eines Antireflexbelags stattfindet, intensiv in einen Lochöffnungsabschnitt ausgeleitet.
  • Das Nebenprodukt enthält einen Grundbestandteil. Aus diesem Grunde nimmt man an, dass ein Wasserstoffion, das in einem chemisch verstärkten Resistmaterial entstanden ist, das bei einem nachfolgenden Schritt verwendet werden soll, neutralisiert und deaktiviert wird, was zu einer Resistverunreinigungserscheinung führt, bei der ein Auflösungsfehler einer Resistmaske entsteht.
  • 1 zeigt eine in einer Ebene zu sehende Gestalt eines normal aufgelösten Verdrahtungsbilds, und die 2 und 3 veranschaulichen eine in einer Ebene zu sehende Gestalt des Verdrahtungsbilds im Falle eines Auflösungsfehlers.
  • In 1 sind drei obere Verdrahtungen 13 parallel beabstandet vorgesehen, und die obere Verdrahtung 13 am linken Ende und die obere Verdrahtung 13 in der Mitte der Zeichnung sind über eine Durchkontaktierung 14 elektrisch mit unteren Verdrahtungen verbunden, welche nicht gezeigt sind.
  • Entsteht andererseits ein Auflösungsfehler, wenn ein positives chemisch verstärktes Resistmaterial verwendet wird, wird die obere Verdrahtung 13 um die Durchkontaktierung 14 herum so abgetrennt, dass sich eine nicht durchgehende obere Verdrahtung 13a bildet, wie beispielsweise in 2 gezeigt ist. Eine unterbrochene Linie gibt in der Zeichnung eine Kontur an, wobei die obere Verdrahtung normal ausgebildet ist.
  • Entsteht darüber hinaus der Auflösungsfehler, wenn ein negatives chemisch verstärktes Resistmaterial verwendet wird, verbleibt kein Resistmaterial zwischen den Verdrahtungen, so dass sich eine wie beispielsweise in 3 gezeigte obere Verdrahtung 13b bildet, die einen elektrischen Kurzschluss zwischen benachbarten Verdrahtungen hervorruft.
  • Ferner werden diese Fehler auch durch eine defekte Schicht verursacht, die auf der Oberfläche der dielektrischen Zwischenlagenschicht mit niedriger dielektrischer Konstante in einem Innenwandabschnitt eines Lochs während der Ausbildung des Durchgangslochs oder des Kontaktierungslochs entsteht. Die defekte Schicht bildet sich auch bei einem Entfernungsschritt durch Sauerstoffveraschung eines Resistmaterials, welcher zusätzlich zum Ätzen nachfolgend noch auszuführen ist, und die dielektrische Zwischenlagenschicht mit niedriger dielektrischer Konstante, die direkt dem Ätzen und Veraschen ausgesetzt wird, zersetzt sich und Kohlenstoff entweicht, so dass sich Siliziumoxid einer schlechten Qualität (mit vielen Fehlern) bildet. Die defekte Schicht weist die Eigenschaft auf, stark hygroskopisch und von sehr instabiler Struktur zu sein. Es ist bekannt, dass das Vorhandensein der defekten Schicht einer Resistverunreinigungserscheinung noch mehr Vorschub leistet.
  • A. Erste Ausführungsform
  • Als erste Ausführungsform der vorliegenden Erfindung wird nun nachstehend ein Herstellungsverfahren für ein Halbleiterbauteil 100 mit einer Mehrlagenverdrahtungsstruktur mit Bezug auf die 4 bis 14 beschrieben, die Schnittansichten sind, die einen Herstellungsprozess der Reihe nach zeigen. Ein Aufbau des Halbleiterbauteils 100 ist in 14 gezeigt, die einen abschließenden Schritt darstellt. Darüber hinaus entsprechen die Schnittansichten der 4 bis 14 Schnittansichten entlang eines A-A-Abschnitts in 1.
  • A-1. Herstellungsverfahren
  • Zuerst wird bei einem in 4 gezeigten Schritt eine untere Verdrahtung 20 durch ein gewöhnliches Damaszenierungsverfahren in einer Hauptoberfläche einer Unterlagenschicht (z.B. einem Siliziumsubstrat) 1 ausgebildet. Die untere Verdrahtung 20 wird ausgebildet, indem eine Innenwand eines in der Hauptoberfläche der Unterlagenschicht 1 ausgebildeten Grabens mit einer Metallsperrschicht 2 bedeckt und eine aus Kupfer oder dergleichen bestehende Metallverdrahtungsschicht 3 in einer Zone eingebettet wird, die von der Metallsperrschicht 2 umgeben ist. Die Unterlagenschicht 1 ist nicht auf ein Siliziumsubstrat beschränkt, sondern es kann auch eine dielektrische Zwischenlagenschicht wie Siliziumoxid verwendet werden. Die vorliegende Erfindung kann auf jede Unterlagenschicht angewandt werden.
  • Dann wird eine Ätzsperrschicht 4 mit einer Dicke von 50 bis 100 nm bereitgestellt, um die Hauptoberfläche der Unterlagenschicht 1 abzudecken. Ein Isolatormaterial wie Siliziumnitrid oder Siliziumcarbid wird für die Ätzsperrschicht 4 verwendet, und die Ätzsperrschicht 4 wird beispielsweise durch ein CVD-Verfahren (Verfahren des Abscheidens aus der Gasphase) ausgebildet. Der Grund warum die Ätzsperrschicht 4 aus einem Isolatormaterial besteht ist der, dass die Verdrahtungen durch die Ätzsperrschicht 4 nicht elektrisch leitend gemacht und kurzgeschlossen werden sollen.
  • Danach wird eine eine Siloxanbindung in einer Hauptstruktur umfassende dielektrische Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante in einer Dicke von 500 bis 1000 nm auf der Ätzsperrschicht 4 bereitgestellt. Es wird ein Material mit einer relativen dielektrischen Konstante von 3,0 oder weniger, beispielsweise ein Material wie ein durch das CVD-Verfahren ausgebildeter kohlenstoffdotierter SiO-Film (der auch als SiOC-Film bezeichnet wird) oder durch ein Beschichtungsverfahren ausgebildetes Methylsilsesquioxan (MSQ) für die dielektrische Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante verwendet, um eine parasitäre Kapazitanz am Ansteigen zu hindern, indem die Mehrlagenverdrahtungsstruktur eingesetzt wird, und um einen Arbeitsablauf mit hoher Geschwindigkeit auszuführen.
  • Zum Beispiel wird das Methylsilsesquioxan dargestellt durch HO(-Si(CH3)2-O-)nOH. Da der SiOC-Film Wasserstoff in der Form einer Methylgruppe (CH3) aufweist, wird er manchmal als SiOCH-Film angegeben.
  • Danach wird eine obere Schutzschicht 6 mit einer Dicke von 50 bis 100 nm auf der dielektrischen Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante bereitgestellt, um das Eindringen einer Substanz zu verhindern, die eine Elementeneigenschaft beeinflusst, oder um zu verhindern, dass die dielektrische Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante in einem Herstellungsprozess Schaden nimmt. Es wird beispielsweise eine durch das CVD-Verfahren oder dergleichen ausgebildete Siliziumoxidschicht für die obere Schutzschicht 6 verwendet. In manchen Fällen wird ein Antireflexbelag, der aus einer Siliziumoxidschicht (SiON) oder dergleichen besteht, oder ein Antireflexbelag, der aus einem organischen Harz besteht, als obere Schutzschicht 6 verwendet, oder es wird manchmal eine laminierte Struktur aus Siliziumnitridschicht und Siliziumoxidschicht eingesetzt.
  • Eine Resistmaske RM1 wird zur Ausbildung eines Kontaktierungslochs zum Anschluss an die untere Verdrahtung 20 durch Photolithographie auf der oberen Schutzschicht 6 bereitgestellt. In der Resistmaske RM1 dient ein Abschnitt, der einer Stelle entspricht, an der das Durchkontaktierungsloch gebildet ist, als Öffnungsabschnitt OP1.
  • Bei einem in 5 gezeigten Schritt werden die obere Schutzschicht 6 und die dielektrische Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante in einem Abschnitt, der dem Öffnungsabschnitt OP1 der Resistmaske RM1 entspricht, durch ein Trockenätzverfahren geätzt, wobei die Resistmaske RM1 eine Ätzmaske sein soll, so dass ein Durchkontaktierungsloch 7 entsteht, das bis zur Ätzsperrschicht 4 reicht. Dabei wird eine Ätzbedingung eingehalten, dass die Ätzsperrschicht 4 nicht entfernt wird. Dann wird die Resistmaske RM1 durch Sauerstoffätzen (welches auch als Veraschen bezeichnet wird) unter Verwendung eines Plasmas wie Sauerstoffplasma entfernt.
  • Danach wird ein Ausheizen bei 300 bis 400°C durchgeführt, wobei das Durchkontaktierungsloch 7 offen ist. Für das Ausheizen kann eine Atmosphäre wie eine Sauerstoff- oder Inertgasatmosphäre wie Stickstoff gewählt werden. Darüber hinaus ist auch Ausheizen in einem Vakuum wirksam.
  • Zum Ausheizen ist es möglich, sowohl ein Verfahren, das eine Heizplatte einsetzt, als auch ein Verfahren einzusetzen, das einen Wärmebehandlungsofen verwendet. Um eine Auswirkung auf die untere Verdrahtung 20, die hergestellt wurde, zu unterdrücken, ist es wirkungsvoll, die Wärmebehandlung in einer kurzen Zeit von ca. 5 bis 10 Minuten unter Verwendung der Heizplatte durchzuführen.
  • In der Folge werden ein Nebenprodukt, das in einer Grenzfläche der oberen Schutzschicht 6 und der dielektrischen Zwischenlagenschicht 5 mit niedriger dielektrische Konstante verbleibt, und ein Nebenprodukt, das in einer Grenzfläche der Ätzsperrschicht 4 und der dielektrischen Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante verbleibt, ausgeleitet, so dass eine Menge des restlichen Nebenprodukts gesenkt werden kann.
  • Dabei wird auch Wasser, das in die auf einer Innenwand des Durchkontaktierungslochs 7 entstandene defekte Schicht eingedrungen ist, ausgeleitet, so dass ein Oberflächenzustand der defekten Schicht überarbeitet werden kann.
  • Um die defekte Schicht im Durchkontaktierungsloch 7 noch weiter zu überarbeiten, ist eine hydrophobe Bearbeitung unter Verwendung eines silangebundenen Stoffes wie Hexamethyldisilazan (HMDS) wirksam. Folglich wird die defekte Schicht überarbeitet und gleichzeitig die hydrophobe Bearbeitung durchgeführt. Somit kann verhindert werden, dass nach dem Ausheizen wieder Wasser aufgesaugt wird.
  • Es lässt sich eine allgemein bekannte Technik auf ein hydrophobes Bearbeitungsverfahren anwenden. Beispielsweise kann in dem Fall, bei dem HMDS verwendet soll, die hydrophobe Bearbeitung durchgeführt werden, indem das HMDS mit einem N2-Gas o. dgl. zum Ausgasen gebracht und verdunstet wird, und dabei ein auf 100 bis 120°C erhitztes Substrat einer HMDS-Atmosphäre ausgesetzt wird.
  • Bei einem in 6 gezeigten Schritt wird als Nächstes ein organisches Harz 8 wie ein Resistmaterial auf die ganze Oberfläche des Substrats aufgetragen und auch in das Durchgangskontaktierungsloch 7 eingefüllt. Wünschenswerter Weise sollte das organische Harz 8 aus einem Material bestehen, welches nur durch Bestrahlen mit tiefultraviolettem Licht (DUV: ultraviolettes Licht mit einer Wellenlänge von ca. 300 nm oder darunter) gehärtet wird und sich während der Ausbildung des Antireflexbelags und dem Auftragen des Resists, welche später noch stattfinden sollen, nicht wieder auflöst. Beispielsweise wird ein Novolak- oder Acrylharz verwendet.
  • Bei einem in 7 gezeigten Schritt wird dann die ganze Oberfläche des Substrats durch ein Sauerstoffplasma o. dgl. geätzt, um zumindest das auf der oberen Schutzschicht 6 vorgesehene organische Harz 8 vollständig zu entfernen. Dabei wird eine Ätzbedingung so eingestellt, dass ein Zustand aufrechterhalten wird, bei dem das Durchgangskontaktierungsloch 7 mit dem organischen Harz 8 verfüllt bleibt. Um zu verhindern, dass das organische Harz 8 vom Durchgangskontaktierungsloch 7 vorsteht, und um das auf der oberen Schutzschicht 6 vorgesehene organische Harz 8 vollständig zu entfernen, wird die Ätzbedingung so eingestellt, dass leichtes Überätzen hervorgerufen wird. Deshalb besteht auch dann kein Problem, wenn das organische Harz 8 entsprechend einer Dicke der oberen Schutzschicht 6 über dem Durchgangskontaktierungsloch 7 entfernt wird.
  • Beispielsweise kann ein Rücksprung um 100 bis 150 nm von einer Hauptfläche der oberen Schutzschicht 6 im Hinblick auf eine Veränderung in einem Prozess ausgeführt werden.
  • Überdies wird das auf der oberen Schutzschicht 6 vorgesehene organische Harz 8 aus dem folgenden Grund vollständig entfernt. Wird eine Resistmaske zur Ausbildung einer oberen Verdrahtung, welche nachstehend noch beschrieben wird, bereitgestellt, wobei das unnötige organische Harz 8 auf der oberen Schutzschicht 6 verbleibt, wird die Gestaltung der Resistmaske ungleichmäßig. Um zu verhindern, dass über einer fertigen Gestaltung der oberen Verdrahtung ein Nachteil entsteht, wird das auf der oberen Schutzschicht 6 vorgesehene organische Harz 8 vollständig entfernt. Wenn eine Dicke des verbleibenden organischen Harzes 8 so gesteuert werden kann, dass sie viel kleiner ist als diejenige der Resistmaske, beispielsweise die Dicke des auf der oberen Schutzschicht 6 vorgesehenen organischen Harzes 8 auf 5% oder weniger von derjenigen der Resistmaske eingestellt wird, kann ein Rückätzen des organischen Harzes 8 unterbrochen werden.
  • Danach wird bei einem in 8 gezeigten Schritt die ganze Oberfläche des Substrats mit einem tiefultraviolettem Licht 9 bestrahlt, um das im Durchkontaktierungsloch 7 verbliebene organische Harz 8 auszuhärten. In der Folge bildet sich ein eingebetteter Verschlussstopfen 81. Das tiefultraviolette Licht 9 ist ein ultraviolettes Licht mit einer Wellenlänge von 300 nm oder darunter, und es kann eine gewöhnliche Hochdruckquecksilberlampe als Lichtquelle verwendet werden.
  • Bei einem in 9 gezeigten Schritt wird danach ein Antireflexbelag 18 mit einer Dicke von ca. 80 nm auf der ganzen Oberfläche des Substrats ausgebildet. Der Antireflexbelag 18 wird vorgesehen, um eine Rückstrahlung eines über einem Halbleitersubstrat in einem photolithographischen Prozess ausgestrahlten Lichts zu reduzieren, und es wird zum Beispiel vorzugsweise ein Grundantireflexbelag (BARC) verwendet, der durch ein Spin-Beschichtungsverfahren gebildet wird.
  • Nachdem der Antireflexbelag 18 hergestellt wurde, wird er mit einem chemisch verstärkten Resist beschichtet. Auf diese Weise wird eine Resistmaske RM2 mit einem Öffnungsabschnitt OP2, welcher mit einer vorgesehenen Maske einer später noch auszubildenden oberen Verdrahtung übereinstimmt, durch Photolithographie hergestellt.
  • Bei einem in 10 gezeigten Schritt wird dann der Antireflexbelag 18, die obere Schutzschicht 6, die dielektrische Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante und der eingebettete Verschlussstopfen 81 in einem Abschnitt durch ein Trockenätzverfahren entfernt, der dem Öffnungsabschnitt OP2 der Resistmaske RM2 entspricht. Auf diese Weise entsteht ein Grabenmuster 10 zum Einbetten der oberen Verdrahtung. In diesem Fall wird eine Tiefe des auszubildenden Grabenmusters 10 basierend auf einer Ätzzeit eingestellt.
  • Bei einem in 11 gezeigten Schritt wird danach der im Durchkontaktierungsloch 7 verbliebene eingebettete Verschlussstopfen 81, der auf der oberen Schutzschicht 6 vorgesehene Antireflexbelag 18 und die Resistmaske RM2 durch Sauerstoffveraschen unter Verwendung eines Plasmas wie Sauerstoffplasma entfernt.
  • Bei einem in 12 gezeigten Schritt wird danach die Ätzsperrschicht 4, die zu einem Bodenabschnitt des Durchkontaktierungslochs 7 hin freiliegt, so durch Ätzen entfernt, dass die untere Verdrahtung 20 freiliegt.
  • Bei einem in 13 gezeigten Schritt werden als Nächstes Innenwände des Grabenmusters 10 und des Durchkontaktierungslochs 7 mit einer Metallsperrschicht ML1 mit einer Dicke von 20 bis 40 nm bedeckt, welche beispielsweise aus Tantalnitrid besteht, das durch ein Sputter-Verfahren ausgebildet wurde, und eine Metallschicht ML2, die aus Kupfer besteht, welches durch ein Galvanisierverfahren abgeschieden wird, wird beispielsweise in einer Zone eingebettet, die von der Metallsperrschicht ML1 umgeben ist.
  • Bei einem in 14 gezeigten Schritt werden schließlich die nicht mehr notwendige Metallsperrschicht ML1 und die Metallschicht ML2, die auf der oberen Schutzschicht 6 verblieben, durch ein CMP-Verfahren (chemisch-mechanisches Polierverfahren) o. dgl. entfernt. Folglich wird eine aus einer Metallsperrschicht 21 und einer Metallschicht 31 bestehende obere Verdrahtung 13 erhalten, und gleichzeitig werden die Metallsperrschicht 21 und die Metallschicht 31 auch im Durchkontaktierungsloch 7 eingebettet, so dass eine Durchkontaktierung 14 erhalten werden kann. Die Durchkontaktierung 14 ist mit der unteren Verdrahtung 20 verbunden. Folglich kann eine elektrische Verbindung der oberen Verdrahtung 13 mit der unteren Verdrahtung 20 erzielt werden. Durch die vorstehend beschriebenen Schritte kann das Halbleiterbauteil mit einer Mehrlagenverdrahtungsstruktur erhalten werden.
  • Die Metallsperrschicht ML1 ist nicht auf Tantalnitrid beschränkt, sondern es wird vorzugsweise ein Metall angemessen ausgewählt, das eine Sperre für ein Metall sein soll, das als Metallschicht ML2 verwendet werden soll, beispielsweise Titannitrid, Wolframnitrid oder Titannitridsilicid, und ist darüber hinaus nicht auf eine Art eingeschränkt, sondern es können mehrere Materialien kombiniert werden. Darüber hinaus ist das Ausbildungsverfahren nicht auf das Sputter-Verfahren beschränkt, vielmehr kann auch das CVD-Verfahren eingesetzt werden. In manchen Fällen kann je nach dem Material der Metallschicht ML2 auf die Metallsperrschicht ML1 verzichtet werden. Zusätzlich ist es auch möglich, die obere Verdrahtung 13 und die Durchkontaktierung 14 auszubilden, indem als Metallschicht ML2 anstelle von Kupfer ein leitfähiges Material wie Wolfram, Platin, Ruthenium oder Gold eingebettet wird.
  • A-2. Funktion und Wirkung
  • Wie vorstehend beschrieben wird nach dem Herstellungsverfahren für ein Halbleiterbauteil gemäß der ersten Ausführungsform das Durch kontaktierungsloch 7 auf der dielektrischen Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante ausgebildet, die eine Siloxanbindung in der Hauptstruktur umfasst, und dann wird ein Ausheizen bei 300 bis 400°C durchgeführt. In der Folge wird das Nebenprodukt, das in der Grenzfläche der oberen Schutzschicht 6 und der dielektrischen Zwischenlagenschicht 5 mit niedriger dielektrische Konstante verbleibt, oder das Nebenprodukt, das in der Grenzfläche der Ätzsperrschicht 4 und der dielektrischen Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante verbleibt, ausgeleitet, so dass die Menge des restlichen Nebenprodukts gesenkt werden kann. Demzufolge kann verhindert werden, dass der chemisch verstärkte Resist, der zur Ausbildung des Grabenmusters 10 zum Einbetten der oberen Verdrahtung verwendet werden soll, durch das Nebenprodukt deaktiviert wird, und die Resistverunreinigungserscheinung, die den Auflösungsfehler einer Resistmaske hervorruft, kann am Entstehen gehindert werden. Im Ergebnis ist es möglich, ein Halbleiterbauteil mit einer eingebetteten Mehrlagenverdrahtungsstruktur zu erhalten, bei dem ein Auflösungsfehler der Resistmaske am Entstehen gehindert wird und die Entstehung der durch den Auflösungsfehler hervorgerufenen fehlerhaften Verdrahtung reduziert ist.
  • In diesem Fall kann darüber hinaus Wasser, das in eine auf einer Innenwand des Durchkontaktierungslochs 7 entstandene defekte Schicht eingedrungen ist, ausgeleitet werden, und ein Oberflächenzustand der defekten Schicht kann auch überarbeitet werden. In der Folge ist es auch möglich, zu verhindern, dass der Resistverunreinigungserscheinung durch das Vorhandensein der defekten Schicht Vorschub geleistet wird.
  • Um die defekte Schicht im Durchkontaktierungsloch 7 noch mehr zu überarbeiten wird darüber hinaus das hydrophobe Bearbeiten unter Verwendung des Silanbindungsmaterials wie Hexamethyldisilazan durchgeführt. Demzufolge kann verhindert werden, dass nach dem Ausheizen wieder Wasser aufgesaugt wird, und die Resistverunreinigungserscheinung kann zuverlässiger am Entstehen gehindert werden.
  • Darüber hinaus wird eine dielektrische Schicht mit niedriger dielektrischer Konstante (welche als Material mit niedrigem k-Wert bezeichnet wird), die eine Siloxanbindung in einer Hauptstruktur umfasst, als dielektrische Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante verwendet. Demzufolge ist es möglich, dasselbe Trockenätzen wie für eine Siliziumoxidschicht einzusetzen. Da die dielektrische Schicht mit der Siloxanbindung in der Hauptstruktur bei der Wärmebeständigkeit hervorragender ist und im Vergleich zu anderen organischen Materialien mit niedrigem k-Wert eine höhere mechanische Festigkeit aufweist, ist sie für die dielektrische Zwischenlagenschicht geeignet. Da dieselbe dielektrische Schicht eine Beständigkeit gegen Veraschen durch ein Sauerstoffplasma aufweist, kann darüber hinaus Sauerstoffveraschen zum Entfernen des Resists verwendet werden. Da zusätzlich die dielektrische Schicht durch ein Spin-Beschichtungsverfahren, ein Plasma-CVD-Verfahren o. dgl. ausgebildet werden kann, weist das Ausbildungsverfahren eine große Auswahl auf. Da sich Methylsilsesquioxan nicht in Fluorwasserstoffsäure auflöst, kann darüber hinaus eine Selektivität mit der Siliziumoxidschicht aufrechterhalten werden.
  • Darüber hinaus wird das durch tiefultraviolettes Licht 9 auszuhärtende organische Harz 8 in das Durchkontaktierungsloch 7 gefüllt und ausgehärtet, um den eingebetteten Verschlussstopfen 81 zu bilden. In diesem Stadium wird der Antireflexbelag 18 o. dgl. ausgebildet. Demzufolge ist es möglich, eine von der Durchkontaktierungslochdichte abhängende Schwankung bei der Dicke des Antireflexbelags während der Photolithographie zu reduzieren. Diese Wirkung wird mit Bezug auf 15 noch eingehender beschrieben.
  • 15 ist eine Schnittansicht, die ein Stadium zeigt, in dem der Antireflexbelag 18 ohne Verwendung des eingebetteten Verschlussstopfens 81 ausgebildet wird, und dieselben Strukturen wie diejenigen des in 14 gezeigten Halbleiterbauteils 100 weisen dieselben Bezugszeichen auf und deshalb unterbleibt eine wiederholte Beschreibung.
  • 15 zeigt einen Zustand, bei dem die vorgesehene Dichte der Durchkontaktierungslöcher 7 verändert ist. In der Zeichnung sind mehrere Durchkontaktierungslöcher 7 dicht in einer Zone auf rechten Seite vorgesehen, und ein Durchkontaktierungsloch 7 ist einzeln in einer Zone auf der linken Seite vorgesehen. Wird ein Antireflexbelagsmittel aufgetragen, dringt es in das Durchkontaktierungsloch 7 ein. In der Zone, in welcher das Durchkontaktierungsloch 7 dicht vorgesehen ist, ist die im Durchkontaktierungsloch 7 eingesaugte Menge des Antireflexbelagsmittels pro Einheitsbereich groß, und der Antireflexbelag 18 weist eine Dicke D2 auf. Andererseits ist in der Zone, in welcher die Durchkontaktierungslöcher 7 nicht dichtstehend vorgesehen sind, die im Durchkontaktierungsloch 7 eingesaugte Menge des Antireflexbelagsmittels pro Einheitsbereich klein, und der Antireflexbelag 18 weist eine Dicke D1 auf (D1 > D2). Im Ergebnis erfolgt eine Veränderung der Dicke des Antireflexbelags. Jedoch ist das Durchkontaktierungsloch 7 mit dem eingebetteten Verschlussstopfen 81 gefüllt, so dass verhindert werden kann, dass die Menge des Antireflexbelagsmittels pro Einheitsbereich, welche in das Durchkontaktierungsloch 7 eingesaugt wird, in Abhängigkeit von der vorgesehenen Dichte der Durchkontaktierungslöcher 7 verändert wird. Demzufolge kann die Schwankung bei der Dicke des Antireflexbelags reduziert werden. Indem der Antireflexbelag gleichmäßig ausgebildet wird, kann ein Abstand zwischen dem Durchkontaktierungsloch 7 und der Resistmaske RM2 über die ganze Zone des Substrats konstant gehalten werden, und es kann verhindert werden, dass die Auswirkung der defekten Schicht im Durchkontaktierungsloch 7 und diejenige des Nebenprodukts je nach der Stelle, an der sie sich befinden, schwanken. Im Ergebnis ist es darüber hinaus auch noch möglich, eine Schwankung bei der Dicke der Verdrahtung zu reduzieren.
  • Da es nicht notwendig ist, den eingebetteten Verschlussstopfen 81 eine Antireflexfunktion übernehmen zu lassen, ist der Auswahlbereich für ein Material ausgedehnt. Wird ein Harz verwendet, das durch eine Wärmebehandlung bei einer hohen Temperatur thermisch gehärtet werden soll, wird durch die Wärmebehandlung ein Nebenprodukt abgegeben, so dass eine Resistverunreinigungserscheinung hervorgerufen wird. Demzufolge ist es wesentlich, dass ein Harz nur durch tiefultraviolettes Licht ausgehärtet wird.
  • Um das Grabenmuster 10 zum Einbetten der oberen Verdrahtung auszubilden, wird auch der eingebettete Verschlussstopfen 81 zusammen mit der dielektrischen Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante durch Ätzen entfernt. Aus diesem Grunde ist ferner vorzuziehen, ein Material mit einer Ätzrate zu verwenden, die größer oder gleich derjenigen der dielektrischen Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante ist.
  • Im Vergleich zu dem Fall, bei dem der eingebettete Verschlussstopfen 81 nicht verwendet wird, aber eingeschränkte Arten von Antireflexbelagsmitteln direkt aufgetragen werden, ist es darüber hinaus stärker vorzuziehen, dass irgendeines von verschiedenen Harzen, welches eine hohe Fähigkeit zum Einbetten des Durchkontaktierungslochs 7 und eine Eigenschaft aufweist, zur Unterdrückung der Diffusion eines Nebenprodukts in der Lage zu sein, als Material für den eingebetteten Verschlussstopfen 81 ausgewählt werden sollte. Demzufolge wird es möglich, das Materialauswahlspektrum auszuweiten und auch eine größere Auswahl für die Struktur des Halbleiterbauteils zur Verfügung zu haben.
  • In manchen Fällen, bei denen eine Schicht mit einer Antireflexfunktion verwendet wird, die aus anorganischem Material besteht, wie eine Siliziumnitridoxidschicht, für die obere Schutzschicht 6 verwendet wird, behält sie auch die Antireflexfunktion bei der Photolithographie des Verdrahtungsbilds der oberen Schicht bei. Deshalb kann das Auftragen des Antireflexbelags 18 unterbleiben. Auch in diesem Fall ist es offensichtlich, dass im Wesentlichen dieselben Wirkungen wie vorstehend beschrieben erzielt werden können.
  • A-3. Variante
  • Während die Struktur, bei der der eingebettete Verschlussstopfen 81 durch ein organisches Harz ausgebildet wird, im Herstellungsverfahren für ein Halbleiterbauteil nach der vorstehend beschriebenen ersten Ausführungsform der vorliegenden Erfindung eingesetzt wird, ist es auch möglich, ein SOG-Material (SOG: Spin-On-Glass) wie Wasserstoffsilsesquioxan anstelle des organischen Harzes zu verwenden, wie nachstehend mit Bezug auf die 16 bis 19 beschrieben wird.
  • Genauer ausgedrückt wird ein Durchkontaktierungsloch 7, das eine dielektrische Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante durchdringt, durch dieselben Schritte wie diejenigen, die mit Bezug auf 4 und 5 beschrieben wurden, so ausgebildet, dass es bis zu einer Ätzsperrschicht 4 reicht.
  • Bei einem in 16 gezeigten Schritt wird dann ein SOG-Material in einer Dicke von 100 bis 200 nm über einer ganzen Oberfläche eines Substrats aufgetragen, so dass eine SOG-Schicht 16 entsteht. Dabei füllt das SOG-Material auch das Durchkontaktierungsloch 7. Bei einer Temperatur von 50 bis 200°C wird 10 Minuten lang oder weniger, wünschenswerter Weise 1 bis 2 Minuten lang, eine Wärmebehandlung durchgeführt, um ein in der SOG-Schicht 16 enthaltenes Lösungsmittel verflüchtigen zu lassen und eine schwache Vernetzungsreaktion ablaufen zu lassen, wodurch erneutes Auflösen verhindert wird, wenn bei einem nachfolgenden Schritt ein Resistmaterial aufgetragen wird. Nach diesem Schritt wird die SOG-Schicht 16 im Durchkontaktierungsloch 7 als eingebetteter Verschlussstopfen 161 bezeichnet.
  • Wenn in diesem Fall eine Wärmebehandlung bei einer hohen Temperatur über eine lange Zeit stattfindet, schreitet die Vernetzungsreaktion des SOG-Materials voran und die SOG-Schicht 16 verdichtet sich dadurch, so dass eine Behinderung entsteht, beispielsweise das Entfernen schwierig durchzuführen ist. Aus diesem Grunde ist es wünschenswert, dass die Wärmebehandlung wie zuvor beschrieben kurz (1 bis 2 Minuten) bei einer niedrigen Temperatur auf eine Weise durchgeführt werden sollte, dass kein Wiederauflösen stattfindet. Dann wird die auf einer oberen Schutzschicht 6 vorgesehene SOG-Schicht 16 entfernt, indem eine ganze Oberfläche mit einem auf Fluorkohlenstoff basierenden Ätzmittel abgeätzt wird.
  • Beim Ätzen unter Verwendung des auf Fluorkohlenwasserstoff basierenden Mittels kann die SOG-Schicht 16 schwerlich ein Selektivitätsverhältnis zur oberen Schutzschicht 6 beibehalten. Deshalb wird eine Ätzbedingung wünschenswerter Weise so eingestellt, dass die auf der oberen Schutzschicht 6 vorgesehenen SOG-Schicht 16 nicht vollständig entfernt wird, sondern das Ätzen angehalten wird, wenn die SOG-Schicht 16 auf eine vorbestimmte Dicke abgetragen ist. Alternativ ist es auch möglich, eine Struktur zu verwenden, bei der die SOG-Schicht 16 nicht entfernt wird.
  • Bei einem in 17 gezeigten Schritt, wird als Nächstes ein chemisch verstärkter Resist auf der SOG-Schicht 16 aufgetragen, um eine Resistmaske RM11 mit einem Öffnungsabschnitt OP11 auszubilden, die mit einer vorgesehenen Maske einer oberen Verdrahtung übereinstimmt, die später noch durch Photolithographie ausgebildet werden soll.
  • Bei einem in 18 gezeigten Schritt wird dann die SOG-Schicht 16, die obere Schutzschicht 6, die dielektrische Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante und der eingebettete Verschlussstopfen im Durchkontaktierungsloch 7 in einem Abschnitt, der dem Öffnungsabschnitt OP11 der Resistmaske RM11 entspricht, durch ein Trockenätzverfahren entfernt, und auf diese Weise entsteht ein Grabenmuster 10 zum Einbetten der oberen Verdrahtung. Dabei wird eine Tiefe des auszubildenden Grabenmusters 10 basierend auf einer Ätzzeit eingestellt.
  • Bei einem in 19 gezeigten Schritt, wird danach die Resistmaske RM11 durch Sauerstoffveraschen unter Verwendung eines Sauerstoffplasmas entfernt. Dabei wird eine Bedingung so eingestellt, dass der eingebettete Verschlussstopfen 161 im Durchkontaktierungsloch 7 bleibt. Selbst dann, wenn der eingebettete Verschlussstopfen 161 in einem oberen Teil des Durchkontaktierungslochs 7 etwas entfernt wird, besteht kein Problem.
  • Danach werden der eingebettete Verschlussstopfen 161, der das Durchkontaktierungsloch 7 füllt, und die auf der oberen Schutzschicht vorgesehene SOG-Schicht 16 mit Chemikalien entfernt, die die obere Schutzschicht 6 und die dielektrische Zwischenlagenschicht 5 mit niedriger dielektrischer Konstante kaum ätzen, beispielsweise mit einer verdünnten Fluorwasserstoffsäure, die so verdünnt ist, dass sie ein Verhältnis von Wasser zu Fluorwasserstoffsäure von 100 bis 1 oder darüber aufweist, einer auf Amin basierenden chemischen Lösung, oder dergleichen.
  • Indem danach die mit Bezug auf die 12 bis 14 beschriebenen Schritte durchgeführt werden, ist es möglich, ein Halbleiterbauteil 100 zu erhalten.
  • Der aus dem zuvor beschriebenen Wasserstoffsilsequioxan bestehende eingebettete Verschlussstopfen 161 ist hydrophob und hat die Eigenschaft, dass eine Diffusion eines Nebenprodukts durch das Durchkontaktierungsloch 7 stärker unterdrückt werden kann als in dem Fall, bei dem ein organisches Harz als Verschlussstopfen verwendet wird. Deshalb ist es möglich, wirksamer zu verhindern, dass ein Verdrahtungsfehler durch eine Resistverunreinigungserscheinung hervorgerufen wird.
  • Darüber hinaus hat der eingebettete Verschlussstopfen 161 aufgrund der unvollständigen Vernetzung eine geringe Feinheit, und es bleibt eine aktive Gruppe in einer Schicht zurück. Deshalb kann der eingebettete Verschlussstopfen 161 bei der Veraschung der Resistmaske RM11 einfach mit einem Sauerstoffplasma zersetzt werden, und kann problemlos mit einer verdünnten Fluorwasserstoffsäurelösung, einer chemischen Lösung auf Aminbasis u. dgl. entfernt werden. Somit ist es möglich, zu verhindern, dass die Umgebung bei der Entfernung beeinflusst wird.
  • Es ist auch möglich, als SOG-Material zur Ausbildung des eingebetteten Verschlussstopfens 161 ein Material zu verwenden, das eine solche Struktur hat, dass Methylsilsesquioxan (MSQ) und Wasserstoffsilsesquioxan (HSQ) auf einer chemisch bindenden Basis vermischt werden und eine Methylgruppe (CH3) des MSQ an die Stelle des Wasserstoffs tritt.
  • B. Zweite Ausführungsform
  • Als zweite Ausführungsform der vorliegenden Erfindung, wird nachstehend ein Herstellungsverfahren für ein Halbleiterbauteil 200 mit einer Mehrlagenverdrahtungsstruktur mit Bezug auf die 20 bis 29 beschrieben, die Schnittansichten sind, die einen Herstellungsprozess der Reihe nach zeigen. Ein Aufbau des Halbleiterbauteils 200 ist in 29 gezeigt, die einen abschließenden Schritt darstellt. Darüber hinaus sind dieselben Strukturen wie diejenigen in den 1 bis 14 mit denselben Bezugszeichen versehen, und deshalb unterbleibt die wiederholte Beschreibung.
  • B-1. Herstellungsverfahren
  • Bei einem in 20 gezeigten Schritt wird als Erstes eine dielektrische Zwischenlagenschicht 51 mit niedriger dielektrischer Konstante, welche eine Siloxanbindung in einer Hauptstruktur umfasst, in einer Dicke von 200 bis 1000 nm beispielsweise auf einer Ätzsperrschicht 4 eines Isolators bereitgestellt. Ein Material wie eine durch ein CVD-Verfahren hergestellte kohlenstoffdotierte SiO-Schicht, durch ein Beschichtungsverfahren hergestelltes Methylsilsequioxan (MSQ) oder dergleichen wird für die dielektrische Zwischenlagenschicht 51 mit niedriger dielektrischer Konstante verwendet.
  • Dann wird eine Ätzsperrschicht 41 mit einer Dicke von 50 bis 100 nm bereitgestellt, um eine Hauptoberfläche der dielektrischen Zwischen lagenschicht 51 mit niedriger dielektrischer Konstante zu bedecken. Ein Material wie Siliziumnitrid oder Siliziumcarbid wird für die Ätzsperrschicht 41 verwendet, und die Ätzsperrschicht 41 wird beispielsweise durch das CVD-Verfahren ausgebildet.
  • Darüber hinaus wird eine dielektrische Zwischenlagenschicht 52 mit niedriger dielektrischer Konstante, welche eine Siloxanbindung in einer Hauptstruktur umfasst, in einer Dicke von 200 bis 1000 nm beispielsweise auf der Ätzsperrschicht 41 bereitgestellt, und es wird eine obere Schutzschicht 6 mit einer Dicke von 50 bis 100 nm auf der dielektrischen Zwischenlagenschicht 52 mit niedriger dielektrischer Konstante bereitgestellt. Die Dicken der dielektrischen Zwischenlagenschichten 51 und 52 mit niedrigen dielektrischen Konstanten sind entsprechend eines geforderten Aufbaus eines Elements eingestellt, und die zuvor beschriebenen Werte sollten ein Standard sein. Beispielsweise ist es wünschenswert, dass die Dicke der dielektrischen Zwischenlagenschicht 51 mit niedriger dielektrischer Konstante so eingestellt wird, dass sie einem vorbestimmten Abstand zwischen einer oberen und unteren Verdrahtung entspricht, und diejenige der dielektrischen Zwischenlagenschicht 52 mit niedriger dielektrischer Konstante sollte so eingestellt sein, dass sie einer Dicke einer später noch auszubildenden oberen Verdrahtung entspricht.
  • Dann wird auf der oberen Schutzschicht 6 durch Photolithographie eine Resistmaske RM1 bereitgestellt, um ein Durchkontaktierungsloch zur Verbindung mit einer unteren Verdrahtung 20 auszubilden. Bei der Resistmaske RM1 dient ein Abschnitt, der einer Stelle entspricht, an der das Durchkontaktierungsloch ausgebildet ist, als Öffnungsabschnitt OP1, und es wird ein chemisch verstärkter Resist verwendet.
  • Bei einem in 21 gezeigten Schritt werden als Nächstes die obere Schutzschicht 6 und die dielektrische Zwischenlagenschicht 52 mit niedriger dielektrischer Konstante in einem Abschnitt, der dem Öffnungsabschnitt OP1 der Resistmaske RM1 entspricht, unter Verwendung der Resistmaske RM1 als Ätzmaske durch ein Trockenätzverfahren geätzt, und darüber hinaus wird eine Ätzbedingung so verändert, dass die Ätzsperrschicht 41 entfernt werden kann, und die Ätzsperrschicht 41 wird auf diese Weise entfernt und die Ätzbedingung wieder verändert, um die dielektrische Zwischenlagenschicht 51 mit niedriger dielektrischer Konstante zu ätzen, wodurch ein Durchkontaktierungsloch 7 entsteht, das bis zur Ätzsperrschicht 4 reicht. In diesem Fall wird eine Ätzbedingung eingesetzt, unter der die Ätzsperrschicht 4 nicht entfernt wird. Indem die Ätzbedingung entsprechend ausgewählt wird, ist es darüber hinaus möglich, die dielektrische Zwischenlagenschicht 52 mit niedriger dielektrischer Konstante, die Ätzsperrschicht 41 und die dielektrische Zwischenlagenschicht 51 mit niedriger dielektrischer Konstante mit einer Bedingung kontinuierlich zu bearbeiten. In diesem Fall sollte die Bedingung vor der Belichtung der Ätzsperrschicht 4 verändert werden, um eine Einstellung, beispielsweise Beibehaltung eines Selektivitätsverhältnisses durchzuführen. Dann wird die Resistmaske RM1 unter Verwendung eines Plasmas wie Sauerstoffplasma durch Sauerstoffveraschen entfernt.
  • Danach wird ein Ausheizen bei 300 bis 400°C durchgeführt, wobei das Durchkontaktierungsloch 7 offen ist.
  • Demzufolge werden Nebenprodukte, die in einer Grenzfläche der oberen Schutzschicht 6 und der dielektrischen Zwischenlagenschicht 52 mit niedriger dielektrischer Konstante, einer Grenzfläche der dielektrischen Zwischenlagenschichten 51 und 52 mit niedrigen dielektrischen Konstanten und der Ätzsperrschicht 41, und einer Grenzfläche der Ätzsperrschicht 4 und der dielektrischen Zwischenlagenschicht 51 mit niedriger dielektrischer Konstante verblieben sind, ausgeleitet, so dass eine Menge des restlichen Nebenprodukts gesenkt werden kann.
  • Dabei wird auch Wasser, das in die auf einer Innenwand des Durchkontaktierungslochs 7 entstandene defekte Schicht eingedrungen ist, ausgeleitet, so dass ein Oberflächenzustand der defekten Schicht überarbeitet werden kann. Natürlich kann auch eine hydrophobe Behandlung unter Verwendung eine Silanbindungsmaterials wie Hexamethyldisilazan (HMDS) durchgeführt werden.
  • Bei einem in 22 gezeigten Schritt wird als Nächstes ein organisches Harz 8 wie ein Resistmaterial auf einer ganzen Oberfläche eines Substrats aufgetragen und auch in das Durchkontaktierungsloch 7 gefüllt.
  • Bei einem in 23 gezeigten Schritt wird dann die ganze Oberfläche des Substrats mit einem Sauerstoffplasma o. dgl. geätzt, wodurch zumindest das auf der oberen Schutzschicht 6 vorgesehene organische Harz 8 entfernt wird. Dabei wird eine Ätzbedingung so eingestellt, dass ein Zustand aufrechterhalten bleibt, bei dem das Durchkontaktierungsloch 7 mit dem organischen Harz 8 verfüllt bleibt.
  • Bei einem in 24 gezeigten Schritt wird danach die gesamte Oberfläche des Substrats mit einem tiefultravioletten Licht 9 bestrahlt, um das im Durchkontaktierungsloch 7 verbliebene organische Harz 8 auszuhärten. In der Folge entsteht ein eingebetteter Verschlussstopfen 81. Das tiefultraviolette Licht 9 ist ein ultraviolettes Licht mit einer Wellenlänge von 300 nm oder darunter, und es kann eine gewöhnliche Hochdruckquecksilberlampe als Lichtquelle verwendet werden.
  • Bei einem in 25 gezeigten Schritt wird danach ein Antireflexbelag 18 mit einer Dicke von ca. 80 nm auf der ganzen Oberfläche des Substrats ausgebildet.
  • Nach dem Ausbilden des Antireflexbelags 18 wird ein Resistmaterial auf den Antireflexbelag 18 aufgetragen. Somit wird eine Resistmaske RM2 mit einem Öffnungsabschnitt OP2, welcher mit einer vorgesehenen Maske einer später noch auszubildenden Verdrahtung übereinstimmt, durch Photolithographie bereitgestellt.
  • Bei einem in 26 gezeigten Schritt wird dann der Antireflexbelag 18, die obere Schutzschicht 6, die dielektrische Zwischenlagenschicht 52 mit niedriger dielektrischer Konstante, die Ätzsperrschicht 41 und der eingebettete Verschlussstopfen 81 in einem Bereich, der dem Öffnungsabschnitt OP2 der Resistmaske RM2 entspricht, durch ein Trockenätzverfahren entfernt. Auf diese Weise entsteht ein Grabenmuster 10 zum Einbetten der oberen Verdrahtung. In diesem Fall wird eine Tiefe des auszubildenden Grabenmusters 10 in etwa von einer Dicke der dielektrischen Zwischenlagenschicht 52 mit niedriger dielektrischer Konstante bestimmt.
  • Bei einem in 27 gezeigten Schritt wird danach der im Durchkontaktierungsloch 7 verbliebene eingebettete Verschlussstopfen 81, der auf der oberen Schutzschicht 6 vorgesehene Antireflexbelag 18 und die Resistmaske RM2 unter Verwendung eines Plasmas wie Sauerstoffplasma durch Sauerstoffveraschen entfernt.
  • Bei einem in 28 gezeigten Schritt wird danach die Ätzsperrschicht 4, die zu einem Bodenabschnitt des Durchkontaktierungslochs 7 hin freiliegt, durch Ätzen entfernt, um die untere Verdrahtung 20 freizulegen.
  • Als Nächstes werden Innenwände des Grabenmusters 10 und des Durchkontaktierungslochs 7 mit einer Metallsperrschicht bedeckt, und eine aus Kupfer bestehende Metallschicht wird in einer Zone eingebettet, die von der Metallsperrschicht umgeben ist. Bei einem in 29 gezeigten Schritt wird dann die nicht benötigte Metallsperrschicht und die Metallschicht, die auf der oberen Schutzschicht 6 verbleiben, entfernt. Demzufolge kann eine obere Verdrahtung 13, die aus einer Metallsperrschicht 21 und einer Metallschicht 31 besteht, erhalten werden, und gleichzeitig werden auch die Metallsperrschicht 21 und die Metallschicht 31 im Durchkontaktierungsloch 7 eingebettet, so dass eine Durchkontaktierung 14 erhalten werden kann. Durch die vorstehend beschriebenen Schritte kann das Halbleiterbauteil 200 mit einer eingebetteten Mehrlagenverdrahtungsstruktur erhalten werden.
  • B-2. Funktion und Wirkung
  • Wie vorstehend beschrieben ist es nach dem Herstellungsverfahren für ein Halbleiterbauteil gemäß der zweiten Ausführungsform möglich, ein Halbleiterbauteil mit einer eingebetteten Mehrlagenverdrahtungsstruktur zu erhalten, bei dem die Entstehung eines Auflösungsfehlers einer Resistmaske unterdrückt und die Entstehung einer durch den Auflösungsfehler verursachten fehlerhaften Verdrahtung auf dieselbe Weise reduziert wird wie im Herstellungsverfahren für ein Halbleiterbauteil nach der ersten Ausführungsform.
  • Darüber hinaus ist die Ätzsperrschicht 41 in der Mitte der dielektrischen Zwischenlagenschicht mit niedriger dielektrischer Konstante vorgesehen. Bei der Ausbildung des Grabenmusters 10 zum Einbetten einer oberen Verdrahtung hört folglich das Ätzen an der Ätzsperrschicht 41 auf. Demzufolge kann die Tiefe des Grabenmusters 10 in Selbstausrichtung bestimmt werden, und eine Ätzzeit muss nicht streng gehandhabt werden. Auf diese Weise kann der Herstellungsprozess vereinfacht werden.
  • B-3. Variante
  • Beim Herstellungsverfahren für ein Halbleiterbauteil nach der vorstehend beschriebenen zweiten Ausführungsform der vorliegenden Erfindung ist die Ätzsperrschicht 41 in der Mitte der dielektrischen Zwischenlagenschicht mit niedriger dielektrischer Konstante vorgesehen. Indem eine zweilagige Struktur mit unterschiedlichen Arten von dielektrischen Zwischenlagenschichten verwendet wird, können auf ähnliche Weise dieselben Wirkungen erzielt werden.
  • Genauer ausgedrückt ist bei einem in 30 gezeigten Halbleiterbauteil 300 eine aus einer Siliziumoxidschicht bestehende dielektrische Zwischenlagenschicht 50 auf einer Ätzsperrschicht 4 vorgesehen, und eine dielektrische Zwischenlagenschicht 52 mit niedriger dielektrischer Konstante, die eine Siloxanbindung in einer Hauptstruktur umfasst, ist auf der dielektrischen Zwischenlagenschicht 50 vorgesehen. Eine Dicke der dielektrischen Zwischenlagenschicht 52 mit niedriger dielektrischer Konstante ist so eingestellt, dass sie gleich derjenigen einer später noch auszubildenden oberen Verdrahtung ist.
  • Im Ergebnis kann ein hohes Ätzselektivitätsverhältnis durch die dielektrische Zwischenlagenschicht 52 mit niedriger dielektrischer Konstante und der dielektrischen Zwischenlagenschicht 50 erhalten werden. Wenn ein Grabenmuster 10 zum Einbetten der oberen Verdrahtung ausgebildet werden soll, hört das Ätzen an der dielektrischen Zwischenlagenschicht 50 auf. Demzufolge wird eine Tiefe des Grabenmusters 10 in Selbstausrichtung bestimmt, und eine Ätzzeit muss nicht streng gehandhabt werden. Auf diese Weise kann ein Herstellungsprozess vereinfacht werden.
  • C. Dritte Ausführungsform
  • Während das Beispiel beschrieben wurde, bei dem Siliziumnitrid, Siliziumcarbid o. dgl. im Herstellungsverfahren für ein Halbleiterbauteil nach der ersten bzw. zweiten Ausführungsform der vorliegenden Erfindung als auf der Unterlagenschicht 1 vorzusehende Ätzsperrschicht 4 verwendet wird, haben diese höhere dielektrische Konstanten als Siliziumoxid und sollten so dünn wie möglich eingestellt werden. In Abhängigkeit von einer Ätzbedingung eines Durchkontaktierungslochs kann eine Dicke der Schicht in manchen Fällen nicht so verringert werden, dass sie einen konstanten Wert oder darunter aufweist, um eine Funktion der Ätzsperrschicht ausreichend zu erfüllen.
  • In diesen Fällen wird wie bei einem in 31 gezeigten Halbleiterbauteil 400 eine mehrlagige Ätzsperrschicht in Kombination mit einem anderen Material, das eine niedrigere dielektrische Konstante als die Ätzsperrschicht 4 hat, ausgebildet. Demzufolge ist es möglich, eine Ätzblockierfunktion und eine Schutzschichtfunktion mit einer niedrig zu haltenden effektiven dielektrischen Konstante aufrechtzuerhalten.
  • Genauer ausgedrückt kann bei dem in 31 gezeigten Halbleiterbauteil 400 beispielsweise die aus Siliziumcarbid bestehende Ätzsperrschicht 4 auf einer Unterlagenschicht 1 vorgesehen sein, und eine aus Siliziumoxid bestehende Ätzsperrschicht 17 mit einer Dicke von ca. 50 nm kann auf der Ätzsperrschicht 4 vorgesehen sein, um eine zweilagige Struktur zu ergeben. In 31 haben dieselben Strukturen wie diejenigen des in 14 gezeigten Halbleiterbauteils 100 dieselben Bezugszeichen, und deshalb unterbleibt eine sich wiederholende Beschreibung.
  • Selbstverständlich ist klar, dass die oben erwähnte Struktur auch mit der Struktur des in 29 gezeigten Halbleiterbauteils 200 und der Struktur des in 30 gezeigten Halbleiterbauteils 300 kombiniert werden kann.
  • Während die Beschreibung erfolgte, indem der Fall als Beispiel angegeben wurde, bei dem in der ersten bis dritten Ausführungsform eine Durchkontaktierung zum Verbinden einer oberen mit einer unteren Verdrahtung ausgebildet wird, ist darüber hinaus klar, dass die vorliegende Erfindung in entsprechender Weise auch auf ein Kontaktierungsloch angewandt werden kann, um eine Fremdschicht in einem Halbleitersubstrat mit einer oberen Verdrahtung o. dgl. zu verbinden.
  • 4. Anwendung auf ein elektronisches Bauteil
  • In der vorstehend beschriebenen ersten bis dritten Ausführungsform erfolgte die Beschreibung, indem das Halbleiterbauteil als Beispiel angeführt wurde. Die Anwendung der vorliegenden Erfindung ist jedoch nicht auf das Halbleiterbauteil beschränkt, sondern lässt sich auch auf die Herstellung eines elektronischen Bauteils anwenden, das eine Mehrlagenverdrahtungsstruktur aufweist und einen chemisch verstärkten Resist bei der Ausbildung einer Struktur zum Verbinden von Leitern verwendet, beispielsweise einen Magnetkopf, eine Laserdiode, eine Photodiode, einen Sensor o. dgl.
  • Während die Erfindung ausführlich aufgezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Selbstverständlich können zahlreiche Abwandlungen und Abänderungen angedacht werden, ohne dass dabei der Rahmen der Erfindung verlassen würde.
  • Figure 00340001

Claims (12)

  1. Herstellungsverfahren für ein elektronisches Bauteil mit einer Unterlagenschicht (1), einer Ätzsperrschicht (4) eines auf der Unterlagenschicht vorgesehenen Isolators, einer auf der Ätzsperrschicht vorgesehenen dielektrischen Zwischenlagenschicht (5), einer in einer oberen Hauptfläche der Unterlagenschicht eingebetteten unteren Verdrahtung (20), einer in einer oberen Hauptfläche der dielektrischen Zwischenlagenschicht eingebetteten oberen Verdrahtung (13), und einem Kontaktabschnitt (14), um die untere Verdrahtung mit der oberen Verdrahtung elektrisch zu verbinden, wobei das Verfahren die folgenden Schritte umfasst: (a) die dielektrische Zwischenlagenschicht selektiv zu entfernen und ein Loch (7) auszubilden, das die dielektrische Zwischenlagenschicht durchdringt, um bis zur Ätzsperrschicht zu reichen; (b) eine Wärmebehandlung durchzuführen, wobei das Loch offen ist; (c) das Loch mit einem organischen Harz zu füllen, welches durch ein tiefultraviolettes Licht gehärtet werden kann, und das organische Harz mit dem tiefultravioletten Licht zu härten, um einen eingebetteten Verschlussstopfen (81) auszubilden; (d) die dielektrische Zwischenlagenschicht und den eingebetteten Verschlussstopfen unter Verwendung eines chemisch verstärkten Resists (RM2) als Ätzmaske selektiv zu entfernen und ein Grabenmuster (10) auszubilden, um die obere Verdrahtung in der oberen Hauptfläche der dielektrischen Zwischenlagenschicht einzubetten; (e) den in dem Loch verbliebenen eingebetteten Verschlussstopfen zu entfernen, um eine Struktur zu erhalten, bei der das Grabenmuster mit dem Loch in Verbindung steht; (f) die Ätzsperrschicht selektiv zu entfernen, um die untere Verdrahtung freizulegen; und (g) das Grabenmuster und das Loch mit einem leitfähigen Material zu füllen, um gleichzeitig die obere Verdrahtung und den Kontaktabschnitt auszubilden.
  2. Herstellungsverfahren für ein elektronisches Bauteil mit einer Unterlagenschicht (1), einer Ätzsperrschicht (4) eines auf der Unterlagenschicht vorgesehenen Isolators, einer auf der Ätzsperrschicht vorgesehenen dielektrischen Zwischenlagenschicht (5), einer in einer oberen Hauptfläche der Unterlagenschicht eingebetteten unteren Verdrahtung (20), einer in einer oberen Hauptfläche der dielektrischen Zwischenlagenschicht eingebetteten oberen Verdrahtung (13), und einem Kontaktabschnitt (14), um die untere Verdrahtung mit der oberen Verdrahtung elektrisch zu verbinden, wobei das Verfahren die folgenden Schritte umfasst: (a) die dielektrische Zwischenlagenschicht selektiv zu entfernen und ein Loch (7) auszubilden, das die dielektrische Zwischenlagenschicht durchdringt, um bis zur Ätzsperrschicht zu reichen; (b) eine Wärmebehandlung durchzuführen, wobei das Loch offen ist; (c) das Loch mit einem SOG-Material zu füllen und eine Wärmebehandlung bei 50 bis 200°C durchzuführen, um das SOG-Material zu vernetzen, wodurch ein eingebetteter Verschlussstopfen (161) in dem Loch entsteht; (d) die dielektrische Zwischenlagenschicht und den eingebetteten Verschlussstopfen unter Verwendung eines chemisch verstärkten Resists (RM11) als Ätzmaske selektiv zu entfernen und ein Grabenmuster (10) auszubilden, um die obere Verdrahtung in der oberen Hauptfläche der dielektrischen Zwischenlagenschicht einzubetten; (e) den in dem Loch verbliebenen eingebetteten Verschlussstopfen zu entfernen, um eine Struktur zu erhalten, bei der das Grabenmuster mit dem Loch in Verbindung steht; (f) die Ätzsperrschicht selektiv zu entfernen, um die untere Verdrahtung freizulegen; und (g) das Grabenmuster und das Loch mit einem leitfähigen Material zu füllen, um gleichzeitig die obere Verdrahtung und den Kontaktabschnitt auszubilden.
  3. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 1 oder 2, wobei die dielektrische Zwischenlagenschicht eine dielektrische Schicht ist, die Silizium, Sauerstoff, Kohlenstoff und Wasserstoff enthält und eine relative dielektrische Konstante von 3,0 oder darunter hat, mit einer Siloxanbindung als Hauptstruktur.
  4. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 3, wobei die dielektrische Zwischenlagenschicht eine Methylsilsesquioxanschicht oder eine SiOC-Schicht ist.
  5. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 2, wobei der Schritt (c) einen Schritt umfasst, das Loch mit Wasserstoffsilsequioxan zu füllen.
  6. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 5, wobei der Schritt (c) einen Schritt umfasst, 10 Minuten lang oder weniger eine Wärmebehandlung durchzuführen.
  7. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 1 oder 2, wobei das elektronische Bauteil noch eine obere Schutzschicht (6) umfasst, die auf der oberen Hauptfläche der dielektrischen Zwischenlagenschicht vorgesehen ist, und Schritt (a) einen Schritt umfasst, das Loch so auszubilden, dass es die obere Schutzschicht durchdringt.
  8. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 7, das darüber hinaus einen Schritt umfasst, einen Antireflexbelag (18) zwischen den Schritten (c) und (d) über der oberen Schutzschicht und dem eingebetteten Verschlussstopfen auszubilden, wobei Schritt (d) einen Schritt umfasst, den Antireflexbelag selektiv zu entfernen, um das Grabenmuster auszubilden.
  9. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 1 oder 2, wobei das elektronische Bauteil noch eine Ätzsperrschicht (41) zur Ausbildung des Grabenmusters umfasst, um eine Tiefe des Grabenmuster in der dielektrischen Zwischenlagenschicht zu bestimmen, Schritt (a) einen Schritt umfasst, das Loch so auszubilden, dass es die Ätzsperrschicht zur Ausbildung des Grabenmusters durchdringt, und Schritt (d) einen Schritt umfasst, eine Ätzbedingung so einzustellen, dass das Ätzen an der Ätzsperrschicht zur Ausbildung des Grabenmusters aufhört.
  10. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 1 oder 2, das darüber hinaus einen Schritt umfasst, eine hydrophobe Behandlung unter Verwendung eines Silanbindungsmaterials zwischen den Schritten (b) und (c) durchzuführen.
  11. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 1 oder 2, wobei die dielektrische Zwischenlagenschicht eine zweilagige Struktur hat, die eine auf einer unteren Schichtseite vorgesehene Siliziumoxidschicht (50) umfasst, und eine dielektrische Schicht (52), die Silizium, Sauerstoff, Kohlenstoff und Wasserstoff mit einer dielektrischen Konstante von 3,0 oder darunter hat, mit einer Siloxanbindung als Hauptstruktur, welche auf einer oberen Schichtseite vorgesehen ist, und die dielektrische Schicht eine Dicke hat, die gleich einer Tiefe des Grabenmusters ist.
  12. Herstellungsverfahren für ein elektronisches Bauteil nach Anspruch 1 oder 2, wobei die Ätzsperrschicht eine zweilagige Struktur mit einer ersten Schicht (4) hat, die auf einer unteren Schichtseite vorgesehen ist, und einer zweiten Schicht (17), die auf einer oberen Schichtseite vorgesehen ist und eine niedrigere dielektrische Konstante hat als die erste Schicht.
DE102004002902A 2003-02-21 2004-01-20 Herstellungsverfahren für ein elektronisches Bauteil Withdrawn DE102004002902A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-043662 2003-02-21
JP2003043662A JP4050631B2 (ja) 2003-02-21 2003-02-21 電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
DE102004002902A1 true DE102004002902A1 (de) 2004-10-14

Family

ID=32866458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004002902A Withdrawn DE102004002902A1 (de) 2003-02-21 2004-01-20 Herstellungsverfahren für ein elektronisches Bauteil

Country Status (6)

Country Link
US (1) US6898851B2 (de)
JP (1) JP4050631B2 (de)
KR (1) KR100518700B1 (de)
CN (1) CN1298045C (de)
DE (1) DE102004002902A1 (de)
TW (1) TWI226677B (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
KR100529673B1 (ko) * 2003-12-24 2005-11-17 동부아남반도체 주식회사 듀얼-다마신 패턴을 이용한 반도체 소자의 제조 방법
KR100632473B1 (ko) * 2004-08-03 2006-10-09 삼성전자주식회사 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법
US9318378B2 (en) * 2004-08-21 2016-04-19 Globalfoundries Singapore Pte. Ltd. Slot designs in wide metal lines
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903373B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP2006124407A (ja) * 2004-09-30 2006-05-18 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
US7352064B2 (en) * 2004-11-04 2008-04-01 International Business Machines Corporation Multiple layer resist scheme implementing etch recipe particular to each layer
JP2008522403A (ja) * 2004-11-30 2008-06-26 フリースケール セミコンダクター インコーポレイテッド フォトレジストパターンの形成方法
KR100587636B1 (ko) * 2005-03-03 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
KR100717277B1 (ko) * 2005-03-07 2007-05-15 삼성전자주식회사 이미지 센서 및 그 형성 방법
JP4984408B2 (ja) * 2005-03-17 2012-07-25 ヤマハ株式会社 磁気センサおよびその製法
WO2006098367A1 (ja) * 2005-03-17 2006-09-21 Yamaha Corporation 磁気センサ及びその製造方法
EP1860451B1 (de) * 2005-03-17 2012-06-27 Yamaha Corporation Dreiachsen-magnetsensor und herstellungsverfahren dafür
US20060223309A1 (en) * 2005-03-31 2006-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-damascene process for manufacturing semiconductor devices
JP4701017B2 (ja) * 2005-06-21 2011-06-15 パナソニック株式会社 半導体装置の製造方法及び半導体装置
KR100634004B1 (ko) * 2005-06-27 2006-10-13 동부일렉트로닉스 주식회사 저유전율 절연막을 이용한 반도체 소자의 다층 배선형성방법 및 이 방법에 의하여 형성된 다층 배선
JP5089871B2 (ja) * 2005-08-25 2012-12-05 東京エレクトロン株式会社 半導体装置の製造方法
JP4525534B2 (ja) * 2005-09-02 2010-08-18 ソニー株式会社 半導体装置の製造方法
KR101285575B1 (ko) * 2005-09-29 2013-07-15 다우 코닝 코포레이션 금속성 기판으로부터 고온 필름 및/또는 소자를 박리시키는 방법
US7365025B2 (en) 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics
US7972957B2 (en) * 2006-02-27 2011-07-05 Taiwan Semiconductor Manufacturing Company Method of making openings in a layer of a semiconductor device
US7446058B2 (en) * 2006-05-25 2008-11-04 International Business Machines Corporation Adhesion enhancement for metal/dielectric interface
DE102007019647A1 (de) * 2007-04-26 2008-10-30 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelements mit Auffüllschicht und Maskenschicht
CN101330039B (zh) * 2007-06-18 2010-06-09 中芯国际集成电路制造(上海)有限公司 利用通孔塞消除负载效应的方法
KR100881396B1 (ko) * 2007-06-20 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100831250B1 (ko) * 2007-08-10 2008-05-22 주식회사 동부하이텍 반도체 소자 제조 방법
JP4945460B2 (ja) 2008-01-04 2012-06-06 株式会社東芝 反射防止構造の形成方法および反射防止構造
KR101409840B1 (ko) 2008-06-04 2014-06-20 삼성전자주식회사 반도체 소자 및 그 제조방법
CN102237296A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法
JP2010206226A (ja) * 2010-06-21 2010-09-16 Renesas Electronics Corp 半導体装置の製造方法
US8304916B1 (en) 2011-07-06 2012-11-06 Northrop Grumman Systems Corporation Half-through vias for suppression of substrate modes
CN103107081B (zh) * 2011-11-09 2016-02-10 上海华虹宏力半导体制造有限公司 一种尖角钝化的方法
CN102915959B (zh) * 2012-10-08 2015-06-17 上海华力微电子有限公司 一种简化存储器中字线介电质膜刻蚀成型工艺的方法
CN104103500B (zh) * 2013-04-02 2017-12-01 中芯国际集成电路制造(上海)有限公司 掩膜层的形成方法、互连结构的形成方法和检测方法
KR102062289B1 (ko) 2013-08-02 2020-01-06 삼성디스플레이 주식회사 와이드 그리드 편광자 및 이를 구비한 액정표시장치
US9105636B2 (en) * 2013-08-26 2015-08-11 Micron Technology, Inc. Semiconductor constructions and methods of forming electrically conductive contacts
US9437470B2 (en) 2013-10-08 2016-09-06 Cypress Semiconductor Corporation Self-aligned trench isolation in integrated circuits
US20150097224A1 (en) * 2013-10-08 2015-04-09 Spansion Llc Buried trench isolation in integrated circuits
JP6269467B2 (ja) * 2013-12-27 2018-01-31 富士フイルム株式会社 カラーフィルターの製造方法および固体撮像素子の製造方法
CN104981087B (zh) * 2014-04-03 2018-04-13 瑞昱半导体股份有限公司 信号传输线结构及其应用的电子装置
JP6357891B2 (ja) * 2014-06-06 2018-07-18 富士通セミコンダクター株式会社 半導体装置の製造方法
KR102344900B1 (ko) * 2015-04-12 2021-12-28 도쿄엘렉트론가부시키가이샤 오픈 피처 내에 유전체 절연 구조를 생성하기 위한 차감 방법
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
TWI747956B (zh) * 2016-09-30 2021-12-01 美商道康寧公司 橋接聚矽氧樹脂、膜、電子裝置及相關方法
WO2018180868A1 (ja) * 2017-03-27 2018-10-04 株式会社アルバック 電子部品の製造方法
WO2019190463A1 (en) * 2018-03-26 2019-10-03 Intel Corporation Multifunctional molecules for selective polymer formation on conductive surfaces and structures resulting therefrom
CN116511842B (zh) * 2023-04-27 2023-10-03 寰采星科技(宁波)有限公司 一种精密金属掩模板的制作方法及精密金属掩模板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463979B2 (ja) * 1997-07-08 2003-11-05 富士通株式会社 半導体装置の製造方法
US6291891B1 (en) * 1998-01-13 2001-09-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device
EP1065714A4 (de) * 1998-01-22 2001-03-21 Citizen Watch Co Ltd Verfahren zur herstellen von halbleitergegenständen
JPH11233453A (ja) * 1998-02-12 1999-08-27 Matsushita Electron Corp 半導体装置の製造方法
JP3107047B2 (ja) * 1998-05-28 2000-11-06 日本電気株式会社 半導体装置の製造方法
JP2000269326A (ja) 1999-03-15 2000-09-29 Toshiba Corp 半導体装置の製造方法
JP2000315666A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001077196A (ja) * 1999-09-08 2001-03-23 Sony Corp 半導体装置の製造方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
US6566283B1 (en) * 2001-02-15 2003-05-20 Advanced Micro Devices, Inc. Silane treatment of low dielectric constant materials in semiconductor device manufacturing
JP3946471B2 (ja) * 2001-07-24 2007-07-18 シャープ株式会社 半導体装置の製造方法
JP3914452B2 (ja) * 2001-08-07 2007-05-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6743713B2 (en) * 2002-05-15 2004-06-01 Institute Of Microelectronics Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)

Also Published As

Publication number Publication date
JP4050631B2 (ja) 2008-02-20
JP2004253671A (ja) 2004-09-09
US20040163246A1 (en) 2004-08-26
US6898851B2 (en) 2005-05-31
KR20040075688A (ko) 2004-08-30
TW200416951A (en) 2004-09-01
CN1523658A (zh) 2004-08-25
TWI226677B (en) 2005-01-11
CN1298045C (zh) 2007-01-31
KR100518700B1 (ko) 2005-10-05

Similar Documents

Publication Publication Date Title
DE102004002902A1 (de) Herstellungsverfahren für ein elektronisches Bauteil
DE102009046242B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE69837313T2 (de) Verfahren zur Herstellung von koplanaren Metal/isolierenden mehrlagigen Schichten unter Verwendung eines damaszenen Prozesses mit fliesfähiger Opferoxyd
DE10392412T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102009010845B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
DE102008049727A1 (de) Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
WO2005093832A1 (de) Verfahren zum herstellen einer integrierten schaltungsanordnung mit hilfsvertiefung, insbesondere mit ausrichtmarken, und integrierte schaltungsanordnung
DE112006000811T5 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE102008063417B4 (de) Lokale Silizidierung an Kontaktlochunterseiten in Metallisierungssystemen von Halbleiterbauelementen
DE102009004550B4 (de) Verfahren zur Bildung von Zwischenverbindungen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
DE102004028026A1 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE102010038736A1 (de) Verfahren zum Steuern der kritischen Abmessungen von Gräben in einem Metallisierungssystem eines Halbleiterbauelements während des Ätzens einer Ätzstoppschicht
DE19751086C2 (de) Herstellungsverfahren einer Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur
DE102010004690B4 (de) Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement
DE102004036753A1 (de) Stickstofffreie ARC-Deckschicht und Verfahren zur Herstellung derselben
DE4339466C2 (de) Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
DE10242145A1 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE102010038740B4 (de) Verfahren zum Steuern kritischer Abmessungen von Kontaktdurchführungen in einem Metallisierungssystem eines Halbleiterbauelements während der Ätzung einer Si-Antireflektierungsschicht
DE10255865B4 (de) Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser
DE10314152B4 (de) Herstellung von dielektrischen Zwischenschichtfilmen mit einem niedrigen K-Wert unter Verwendung von Si-haltigen Resists

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal