DE102009004550B4 - Verfahren zur Bildung von Zwischenverbindungen - Google Patents

Verfahren zur Bildung von Zwischenverbindungen Download PDF

Info

Publication number
DE102009004550B4
DE102009004550B4 DE102009004550A DE102009004550A DE102009004550B4 DE 102009004550 B4 DE102009004550 B4 DE 102009004550B4 DE 102009004550 A DE102009004550 A DE 102009004550A DE 102009004550 A DE102009004550 A DE 102009004550A DE 102009004550 B4 DE102009004550 B4 DE 102009004550B4
Authority
DE
Germany
Prior art keywords
openings
size
photoresist layer
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009004550A
Other languages
English (en)
Other versions
DE102009004550A1 (de
Inventor
Hans-Joachim Dr. 81245 Barth
Sergei Postnikov
Thomas Dr. Schulz
Klaus von 80799 Arnim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009004550A1 publication Critical patent/DE102009004550A1/de
Application granted granted Critical
Publication of DE102009004550B4 publication Critical patent/DE102009004550B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Bildung von Zwischenverbindungen, mit den folgenden Schritten: Ätzen einer ersten Menge von Öffnungen in einer Hartmaske unter Verwendung einer ersten Fotoresistschicht mit einer ersten Struktur von Öffnungen mit einer ersten Größe als eine erste Ätzmaske; Ätzen einer zweiten Menge von Öffnungen in einer Hartmaske unter Verwendung einer zweiten Fotoresistschicht mit einer zweiten Struktur von Öffnungen mit einer zweiten Größe, wobei die erste Größe von der zweiten Größe verschieden ist, als eine zweite Ätzmaske; und Verkleinern der Öffnungen in der ersten Struktur in der ersten Fotoresistschicht und/oder der zweiten Struktur in der zweiten Fotoresistschicht vor dem Ätzen der Öffnungen in der Hartmaske.

Description

  • In der Halbleiterindustrie sind das Verkleinern und Skalieren des Designs von Bauelementen Antriebsfaktoren. Mit weiter abnehmender Strukturgröße integrierter Schaltungen wird es schwieriger, bestimmte Strukturen herzustellen. Zum Beispiel kann es sehr schwierig werden, kleine Kontakte und andere Strukturen zu erzeugen, weil beim Erzeugen einer geeigneten Fotomaske, die zum Drucken der Kontakte benutzt werden kann, Schwierigkeiten entstehen können. Beim Erzeugen von kleinen Kontakten werden zum Beispiel kleine Nadellöcher in der Fotomaske erzeugt, was zu Abbildungsschwierigkeiten führen kann. Wenn die kleinen Kontakte dicht beieinander platziert werden, kann ihre dichte Nähe weiterhin Abbildungsprobleme verursachen.
  • Mit der Skalierung der minimalen Strukturgröße wurde zuvor umgegangen, indem man die Wellenlänge der in Lithographiewerkzeugen verwendeten Lichtquelle reduziert (Lichtquellen-Wellenlängen sind z. B.: 436 nm (g-Linie), 365 nm (i-Linie), 248 nm (KrF), 193 nm (ArF)). Bei Wellenlängen von weniger als 193 nm sind geeignete Lichtquellen sehr kostspielig oder nicht ohne weiteres verfügbar, und es werden gerade andere Lithographietechniken der nächsten Generation entwickelt (z. B. Immersionslithographie, Extrem-Ultraviolet (EUV), Elektronenprojektion, Nanoaufdruck usw.). Diese Entwicklungen sind jedoch nicht gut geprüft und können komplex und kostspielig sein.
  • In WO 2009/085598 A2 ist ein Verfahren zum Ätzen einer auf einem Substrat ausgebildeten Ätzschicht beschrieben, bei dem eine erste Fotoresistmaske mit ersten Maskenmerkmalen auf der Ätzschicht bereitgestellt wird. Eine Schutzbeschichtung wird auf der ersten Fotoresistmaske mittels eines Prozesses, der mindestens einen Zyklus aufweist, bereitgestellt. Jeder Zyklus weist (a) eine Abscheidephase auf zum Abscheiden einer Abscheideschicht über der Oberfläche der ersten Maskenmerkmale unter Verwendung eines Abscheidegases, und (b) eine Profilformungsphase zum Formen des Profils der Abscheideschicht unter Verwendung eines Profilformungsgases. Ein flüssiges Fotoresistmaterial wird über der ersten Fotoresistmaske, welche die Schutzbeschichtung aufweist, aufgebracht. Das Fotoresistmaterial wird in zweite Maskenmerkmale strukturiert, wobei die ersten und zweiten Maskenmerkmale eine zweite Fotoresistmaske bilden. Die Ätzschicht wird durch die zweite Fotoresistmaske geätzt.
  • In US 7 271 108 B2 ist ein Verfahren zum Bilden von Ätzmerkmalen in einer Ätzschicht über einem Substrat beschrieben, wobei ein Ätzmaskenstapel über der Ätzschicht gebildet wird, eine erste Maske über dem Ätzmaskenstapel gebildet wird, über der ersten Maske eine Seitenwandschicht, welche die Breite der durch die erste Maske definierten Zwischenräume reduziert, gebildet wird, eine erste Menge von Merkmalen durch die Seitenwandschicht in den Ätzmaskenstapel geätzt wird, die Maske und Seitenwandschicht entfernt werden, ein zusätzlicher Merkmalschritt, welcher Bilden einer zusätzlichen Maske über dem Ätzmaskenstapel, Bilden einer Seitenwandschicht über der zusätzlichen Maske und Ätzen einer zweiten Menge von Merkmalen zumindest teilweise in den Ätzmaskenstapel aufweist, durchgeführt wird und eine Mehrzahl von Merkmalen durch die erste Menge von Merkmalen und die zweite Menge von Merkmalen in dem Ätzmaskenstapel in die Ätzschicht geätzt wird.
  • In WO 2007/064499 A1 ist ein Verfahren zum Bereitstellen von Merkmalen in einer Ätzschicht beschrieben, bei dem eine Opferschicht über der Ätzschicht gebildet wird, eine Menge von Opferschichtmerkmalen in die Opferschicht geätzt wird, eine erste Menge von Ätzschichtmerkmalen durch die Opferschicht in die Ätzschicht geätzt wird, die erste Menge von Ätzschichtmerkmalen und die Menge von Opferschichtmerkmalen mit einem Füllmaterial gefüllt werden, die Opferschicht entfernt wird, die Breite von Zwischenräumen zwischen den Teilen des Füllmaterials mittels einer Schrumpfseitenwandabscheidung geschrumpft werden, eine zweite Menge von Ätzschichtmerkmalen durch die Schrumpfseitenwandabscheidung in die Ätzschicht geätzt wird und das Füllmaterial und die Schrumpfseitenwandabscheidung entfernt werden.
  • In US 6 846 741 B2 ist ein Verfahren für eine Dual-Damascene-Zwischenverbindungsstruktur beschrieben, bei dem Verdrahtungsleitungen in einer Metallisierungsschicht über einem Substrat gebildet werden, ein laminierter Isolatorstapel über der Metallisierungsschicht geformt wird, eine Hartmaske über dem laminierten Isolatorstapel strukturiert wird, Gräben in der Hartmaske gebildet werden, Opferseitenwandspacer aus Wolfram in den Gräben erzeugt werden, der laminierte Isolatorstapel strukturiert wird, die Opferseitenwandspacer entfernt werden, Vias in dem strukturierten laminierten Isolatorstapel gebildet werden und ein Metall-Liner und leitfähiges Material in die Vias und Gräben abgeschieden werden, wobei der laminierte Isolatorstapel eine dielektrische Schicht aufweist, die ferner Oxid und Polyarylen aufweist.
  • In US 5 863 707 A ist beschrieben, dass Submikrometer-Kontakte/Vias und leitfähige Leitungen in einer dielektrischen Schicht gebildet werden mittels Ätzens durch eine Fotoresistmaske, die Öffnungen enthält, deren Größe geringer ist als jene, die durch konventionelle photolithographische Techniken erreichbar ist. Dazu wird zunächst eine übergroße Öffnung mittels konventioneller photolithographischer Techniken gebildet und anschließend die Größe der Öffnung reduziert mittels Bildens eines Seitenwandspacers in der Öffnung. In einem Beispiel wird eine Mehrzahl von Öffnungen in einer ersten Fotoresistschicht gebildet, wobei jede Öffnung mit einem Seitenwandspacer versehen wird. Die Öffnungen werden mit einem zweiten Fotoresistmaterial gefüllt und die Fotoresistmaske und Seitenwandspacer werden entfernt, so dass eine Mehrzahl von maskierenden Teilbereichen, welche das zweite Fotoresistmaterial enthalten, verbleibt. Eine darunter liegende leitfähige Schicht wird durch die maskierenden Teilbereiche geätzt, um leitfähige Leitungen mit Submikrometerabmessungen zu bilden.
  • Der Erfindung liegt das Problem zugrunde, eine von einem Bibliothekselement eingenommene Fläche unter Intakthaltung des ursprünglichen Layouts zu reduzieren.
  • Das Problem wird durch Verfahren zur Bildung von Zwischenverbindungen und durch ein Verfahren zur Bildung einer dritten Menge von Öffnungen mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
  • Beispielhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Patentansprüchen.
  • Eine Ausführungsform stellt ein Verfahren zur Bildung von Zwischenverbindungen bereit. Das Verfahren weist die folgenden Schritte auf: Ätzen einer ersten Menge von Öffnungen in einer Hartmaske unter Verwendung einer ersten Fotoresistschicht mit einer ersten Struktur von Öffnungen mit einer ersten Größe als eine erste Ätzmaske und Ätzen einer zweiten Menge von Öffnungen in der Hartmaske unter Verwendung einer zweiten Fotoresistschicht mit einer zweiten Struktur von Öffnungen mit einer zweiten Größe, wobei die erste Größe von der zweiten Größe verschieden ist, als eine zweite Ätzmaske. Das Verfahren weist auf das Verkleinern der Öffnungen in der ersten Struktur in der ersten Fotoresistschicht und/oder der zweiten Struktur in der zweiten Fotoresistschicht vor dem Ätzen der Öffnungen in der Hartmaske.
  • Die beigefügten Zeichnungen sind vorgesehen, um ein weiteres Verständnis der vorliegenden Erfindung zu geben und sind in vorliegende Beschreibung integriert und bilden einen Teil dieser. Die Zeichnungen zeigen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung werden ohne weiteres erkennbar, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszeichen kennzeichnen entsprechende ähnliche Teile.
  • 1A ist ein Diagramm eines beispielhaften Bibliothekselements.
  • 1B ist ein Diagramm des in 1A gezeigten Bibliothekselements nach einer Bibliotheksflächenverkleinerung von etwa zwanzig Prozent mit Beseitigung redundanter Durchkontaktierungen.
  • 2A ist ein Diagramm des in 1A gezeigten Bibliothekselements nach einer Bibliotheksflächenverkleinerung von etwa zwanzig Prozent ohne Beseitigung redundanter Kontakte gemäß einer Ausführungsform.
  • 2B ist ein Diagramm des in 1A gezeigten Bibliothekselements nach einer Bibliotheksflächenverkleinerung von etwa zwanzig Prozent ohne Beseitigung redundanter Kontakte.
  • 3 ist ein Diagramm eines Verfahrens zur Bildung von Zwischenverbindungen unter Verwendung eines Doppelbelichtungs- bzw. -strukturierungslithographieprozesses und eines plasmaunterstützten Verkleinerungsprozesses.
  • 4 ist ein Diagramm eines Verfahrens zur Bildung von Zwischenverbindungen verschiedener Größen unter Verwendung einer Kombination eines Doppelbelichtungs- bzw. -strukturierungslithographieprozesses und eines plasmaunterstützten Verkleinerungsprozesses gemäß einer Ausführungsform.
  • 5A bis 5F sind Diagramme einer Draufsicht auf eine Struktur und eines Verfahrens zur Bildung von Zwischenverbindungen verschiedener Größen unter Verwendung einer Kombination eines Doppelbelichtungs- bzw. -strukturierungslithographieprozesses und eines plasmaunterstützten Verkleinerungsprozesses gemäß einer Ausführungsform.
  • 6A bis 6F sind Diagramme von Querschnittsansichten der jeweils in 5A bis 5F gezeigten Strukturen gemäß einer Ausführungsform.
  • 7 ist ein Diagramm eines plasmaunterstützten Verkleinerungsprozesses gemäß einer Ausführungsform.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil derselben bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie, wie etwa „oben”, „unten”, „vorne”, „hinten”, „vorderes”, „hinteres” usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen der vorliegenden Erfindung in einer Anzahl verschiedener Orientierungen positioniert werden können, wird die Richtungsterminologie zur Veranschaulichung verwendet und ist auf keinerlei Weise einschränkend.
  • Eine Ausführungsform stellt ein Verfahren zum Verkleinern der eingenommenen Fläche von Bibliothekselementen unter Intakthaltung des ursprünglichen Layouts bereit, wodurch die Platzierung zusätzlicher Kontakte oder redundanter Durchkontaktierungen zur Ausbeuteverbesserung in Bereichen möglich wird, in denen sie aufgrund der Entwurfsregeleinschränkungen, wie z. B. Lithographieeinschränkungen, normalerweise nicht erreicht werden könnten. Das Verfahren gemäß einer Ausführungsform erlaubt eine Lockerung bestimmter Entwurfsregeleinschränkungen oder die Verwendung aggressiverer skalierter Entwürfe für Flächengewinn, Ausbeuteverbesserung und/oder Kostenreduktion.
  • 1A ist ein Diagramm eines beispielhaften Bibliothekselements 100A. Das Bibliothekselement 100A enthält Elemente 101 und 119. Das Element 101 enthält Kontakte 102, 104, 112 und 116, einen aktiven Bereich 108 und Polyleiterbereiche (z. B. Polysilizium-Leiterbereiche) 106 und 114. Das Element 119 enthält dieselben Strukturelemente und ist auf dieselbe Weise wie das Element 101 konfiguriert. Außerdem sind in 1A zwei beispielhafte Entwurfsregeln dargestellt. Der Pfeil 110 repräsentiert einen Standardabstand zwischen Kontakten, und der Pfeil 118 repräsentiert einen Standardabstand zwischen Polyleiterbereiche.
  • 1B ist ein Diagramm des in 1A gezeigten Bibliothekselements 100A nach einer Bibliotheksflächenverkleinerung von etwa zwanzig Prozent. Das Bibliothekselement 100A nach der Verkleinerung wird durch das Bezugszeichen 100B repräsentiert. Die Verkleinerung führt zu einem Flächengewinn von zwanzig Prozent, der, durch den Block 120 repräsentiert wird. Es versteht sich, dass eine Entwurfsverkleinerung nicht auf eine eindimensionale Verkleinerung wie in 1B gezeigt beschränkt ist, sondern dass sie in mehr als einer Dimension erfolgen kann. Um die in 1B gezeigte Verkleinerung zu erzielen, wird gegen bestimmte Entwurfsregeln verstoßen, und die Abstände 110 und 118 werden auf die Fähigkeitsgrenze der Lithographie reduziert. Das Layout selbst wird auch modifiziert, um den Flächengewinn von zwanzig Prozent zu erreichen. Zum Beispiel wird der Kontakt 102 nach oben verschoben, wodurch der Kontakt 102 an die obere Grenze des aktiven Bereichs 108 gebracht wird. Wenn man annimmt, dass bestimmte Kontakte nicht leicht verschoben werden können, wie etwa Polyleiterkontakte (beispielsweise Polysilizium-Leiterkontakte) (z. B. Kontakt 112 und Kontakt 116), können die redundanten Kontakte beseitigt werden. In dem dargestellten Beispiel wurde der zweite Polyleiterkontakt 116 (1A) in der unteren rechten Ecke aus dem in 1B gezeigten Bibliothekselement 100B beseitigt. Ein Problem mit dem Beseitigen redundanter Kontakte in einem kritischen Pfad besteht jedoch darin, dass Zuverlässigkeit und Ausbeute verringert werden.
  • 2A ist ein Diagramm des in 1A gezeigten Bibliothekselements 100A nach einer Bibliotheksflächenverkleinerung von etwa zwanzig Prozent ohne Beseitigung redundanter Kontakte gemäß einer Ausführungsform. Das Bibliothekselement 100A nach der Verkleinerung wird durch das Bezugszeichen 200A repräsentiert. Die Kontakte 102 und 116 des Bibliothekselements 100A wurden in dem Bibliothekselement 200A durch kleinere Kontakte 202 bzw. 204 ersetzt. Die Verwendung verschiedener Kontaktgrößen ermöglicht ein Beibehalten des redundanten Kontakts 116 (1A) (als kleinerer Kontakt 204) und führt zu kleineren Entwurfsregelverstößen oder keinen Entwurfsregelverstößen bei der Erzielung der Layoutverkleinerung. Ein Verfahren zur Bildung von leitfähigen Zwischenverbindungen (z. B. Kontakten oder leitfähigen Durchkontaktierungen, die zwei Metallschichten miteinander verbinden) mit verschiedenen Größen gemäß einer Ausführungsform wird nachfolgend ausführlicher beschrieben.
  • 2B ist ein Diagramm des in 1A gezeigten Bibliothekselements 100A nach einer Bibliotheksflächenverkleinerung von etwa zwanzig Prozent ohne Beseitigung redundanter Kontakte. Das Bibliothekselement 100A nach der Verkleinerung wird durch das Bezugszeichen 200B repräsentiert. Die Kontakte 102, 104, 112 und 116 des Bibliothekselements 100A wurden in dem Bibliothekselement 200B durch kleinere Kontakte 206, 208, 210 bzw. 212 ersetzt. Die Verwendung kleinerer Kontaktgrößen ermöglicht ein Beibehalten des redundanten Kontakts 116 (1A) (als kleinerer Kontakt 212) und führt zu kleineren Entwurfsregelverstößen oder keinen Entwurfsregelverstößen bei der Erzielung der Layoutverkleinerung. Ein Verfahren zur Bildung von Kontakten oder anderen Zwischenverbindungen mit reduzierter Größe wird nachfolgend ausführlicher beschrieben.
  • Wie oben in dem Abschnitt über den Stand der Technik erwähnt, werden die gerade entwickelten Lithographietechniken der nächsten Generation komplex und kostspielig sein. Deshalb ist die Verwendung von derzeit etablierten Verfahren und Werkzeugen von Vorteil. Doppelbelichtungs- und Doppelstrukturierungstechniken sind viel versprechende Kandidaten für 32 nm-Technologien und darüber hinaus. Sogar mit diesen Ansätzen können jedoch die Kontakte oder anderen Zwischenverbindungen (z. B. leitfähige Durchkontaktierungen) typischerweise nicht in Bereichen platziert werden, in denen es von den Entwurfsregeln verboten wird. Eine Ausführungsform verwendet eine Kombination eines Doppelbelichtungs-Lithographieprozesses und eines Verkleinerungsprozesses zur Bereitstellung von Kontakten variierender Größen in einem einzigen Layout. Die Kontakte variierender Größen werden bei einer Ausführungsform in einer einzigen Schicht eines Halbleiterbauelements bereitgestellt.
  • 3 ist ein Diagramm eines Verfahrens zur Bildung von Zwischenverbindungen unter Verwendung einer Kombination eines Doppelbelichtungs-Lithographieprozesses und eines plasmaunterstützten Verkleinerungsprozesses. Das Layout 302 stellt ein gewünschtes Layout von Zwischenverbindungen dar. Das Layout 302 enthält eine erste Menge von Zwischenverbindungen 304A und eine zweite Menge von Zwischenverbindungen 304B in einem Schachbrettmuster. Der minimale Rasterabstand Pmin der Zwischenverbindungen in dem Layout 302 wird durch den Pfeil 306 repräsentiert. Es wird angenommen, dass der minimale Rasterabstand Pmin jenseits der Auflösungsfähigkeiten der Lithographie bei Verwendung einer einzigen Belichtung liegt. Bei der dargestellten Ausführungsform wird somit eine erste Fotomaske verwendet, um die erste Menge von Zwischenverbindungen 304A während eines ersten Belichtungsschritts (repräsentiert durch die Bezugszahl 310) zu bilden, und die erste Menge von Zwischenverbindungen 304A wird gegebenenfalls unter Verwendung eines Verkleinerungsprozesses skaliert. Dann wird eine zweite Fotomaske verwendet, um die zweite Menge von Zwischenverbindungen 304B während eines zweitens Belichtungsschritts (repräsentiert durch das Bezugszeichen 312) zu bilden, und die zweite Menge von Zwischenverbindungen 304B wird dann gegebenenfalls unter Verwendung eines Verkleinerungsprozesses skaliert.
  • Die Doppelbelichtung ermöglicht eine Strukturierung der Zwischenverbindungen 304A und 304B in dem Layout 302 in einem Rasterabstand unterhalb der Auflösung (d. h. jenseits der Auflösungsfähigkeiten der Lithographie bei Verwendung einer einzigen Belichtung). Wie bei 310 in 3 gezeigt, wird der minimale Rasterabstand der ersten Menge von Zwischenverbindungen 304A durch den Pfeil 308 repräsentiert und ist gleich Pmin mal der Wurzel von zwei. Der minimale Rasterabstand der zweiten Menge von Zwischenverbindungen 304B ist auch gleich Pmin mal der Wurzel von zwei. Somit werden die beiden Mengen von Zwischenverbindungen 304A und 304B separat mit einem größeren minimalen Rasterabstand gebildet, um ein Layout 302 zu produzieren, das Zwischenverbindungen mit einem Rasterabstand unterhalb der Auflösung enthält.
  • Entweder nach einem der Belichtungsschritte oder nach beiden kann bei einer Ausführungsform ein Verkleinerungsprozess verwendet werden. Indem man keine Verkleinerung oder eine weniger aggressive Verkleinerung (d. h. eine kleinere Anzahl von Verkleinerungszyklen) nach einem der Belichtungsschritte verwendet und eine aggressivere Verkleinerung (d. h. eine größere Anzahl von Verkleinerungszyklen) nach dem anderen Belichtungsschritt verwendet, können Zwischenverbindungen mit zwei verschiedenen Größen gebildet werden.
  • 4 ist ein Diagramm eines Verfahrens zur Bildung von Zwischenverbindungen verschiedener Größen unter Verwendung einer Kombination eines Doppelbelichtungs-Lithographieprozesses und eines plasmaunterstützten Verkleinerungsprozesses gemäß einer Ausführungsform. Das Layout 402 repräsentiert ein gewünschtes Layout von Zwischenverbindungen. Das Layout 402 enthält eine erste Menge von Zwischenverbindungen 404A mit einer ersten (größeren) Größe und eine zweite Menge von Zwischenverbindungen 404B mit einer zweiten (kleineren) Größe. Die beiden Mengen von Zwischenverbindungen 404A und 404B befinden sich in einem Schachbrettmuster, in anderen Worten, sind in einem Schachbrettmuster angeordnet. Bei der dargestellten Ausführungsform wird eine erste Fotomaske zur Bildung der ersten Menge von Zwischenverbindungen 404A während eines ersten Belichtungsschritts (repräsentiert durch das Bezugszeichen 410) verwendet, und die erste Menge von Zwischenverbindungen 404A wird dann gegebenenfalls unter Verwendung eines Verkleinerungsprozesses skaliert. Zur Bildung der zweiten Menge von Zwischenverbindungen 404B während eines zweiten Belichtungsschritts (repräsentiert durch das Bezugszeichen 412) wird dann eine zweite Fotomaske verwendet, und die zweite Menge von Zwischenverbindungen 404B wird dann unter Verwendung eines Verkleinerungsprozesses skaliert. Bei einer Ausführungsform wird während der Bildung der ersten Menge von Zwischenverbindungen 404A keine Verkleinerung oder eine weniger aggressive Verkleinerung verwendet, und während der Bildung der zweiten Menge von Zwischenverbindungen 404B wird eine aggressivere Verkleinerung verwendet, wodurch eine erste Menge von Zwischenverbindungen 404A mit einer größeren Größe als bei der zweiten Menge von Zwischenverbindungen 404B produziert wird.
  • Ein Verfahren zur Bildung von Zwischenverbindungen mit verschiedenen Größen gemäß einer Ausführungsform benutzt einen Lithographie-Doppelstrukturierungsprozess zur Strukturierung einer ersten Menge von Zwischenverbindungsöffnungen in Fotoresist während einer ersten Belichtung und zum nachfolgenden Verkleinern der Größen der ersten Menge von Öffnungen durch einen Verkleinerungsprozess. Das Bild der Öffnungen in dem Fotoresist wird auf eine Hartmaske übertragen. In einer zweiten Fotoresistschicht wird während einer zweiten Belichtung eine zweite Menge von Zwischenverbindungsöffnungen strukturiert, und die Größe der zweiten Menge von Öffnungen wird durch einen Verkleinerungsprozess reduziert. Das Bild der Öffnungen in der zweiten Fotoresistschicht wird in die Hartmaske übertragen. Bei einer Ausführungsform weisen die Öffnungen in der Hartmaske nach den beiden Lithographieschritten einen Rasterabstand unterhalb der Auflösung auf. Bei einer Ausführungsform können die Öffnungen Löcher sein. Bei einer anderen Ausführungsform können die Öffnungen Gräben sein.
  • 5A bis 5F sind Diagramme einer Draufsicht auf eine Struktur mit einem Halbleitersubstrat und eines Verfahrens zur Bildung von Zwischenverbindungen verschiedener Größen unter Verwendung einer Kombination eines Doppelbelichtungs-Lithographieprozesses und eines plasmaunterstützten Verkleinerungsprozesses gemäß einer Ausführungsform. 6A bis 6F sind Diagramme von Querschnittsansichten entlang jeweils der Teile 6A-6A bis 6F-6F der jeweils in 5A bis 5F gezeigten Strukturen gemäß einer Ausführungsform. Mit Bezug auf 5A und 6A enthält die Struktur 502A eine Halbleitersubstratschicht 512, eine Zwischenebenen-Dielektrikumsschicht (Inter Lager Dielectric, ILD) 510, eine Hartmaskenschicht (HM) 508 und eine strukturierte Fotoresistschicht 506.
  • Bei einer Ausführungsform ist die Halbleitersubstratschicht 512 ein Siliziumwafer mit Schaltkreisen wie etwa Transistoren (z. B. mit Source- und Drainbereichen und Gates) und Isolationsbereichen (z. B. Flache-Grabenisolation (STI) und/oder Silizium-auf-Isolator mit vergrabenem Oxid (SOI-BOX-Isolation)). Bei einer Ausführungsform enthält das ILD 510 eine dielektrische Auskleidung (z. B. Si3N4 in Form einer Einfach- oder Zweifach-Spannungsauskleidung), die die Halbleitersubstratschicht 512 überdeckt, und ein Dielektrikum (z. B. Borphosphorsilikatglas (BPSG), Phosphorsilikatglas (PSG), undotiertes Oxid, ein Low-k-Dielektrikum oder eine beliebige Kombination davon), worin die Zwischenverbindungen eingebettet werden. Bei einer Ausführungsform ist die HM 508 eine Einfach- oder Mehrfachhartmaske (z. B. Si3N4, SiC oder SiCN als eine einzige dielektrische Hartmaske; eine Zweifach-Hartmaske aus Oxid/Nitrid (z. B. SiO2/Si3N4, SiC/SiCN); eine amorphe Kohlenstoff-Hartmaske oder eine Metallhartmaske (z. B. TiN oder TaN)), die über dem ILD 510 abgeschieden wird.
  • Bei einer Ausführungsform wird die Fotoresistschicht 506 auf der HM 508 abgeschieden. Bei einer anderen Ausführungsform wird zuerst eine untere Antireflexbeschichtung (BARC) auf der HM 508 abgeschieden, und dann wird die Fotoresistschicht 506 auf der BARC-Schicht abgeschieden. Die Fotoresistschicht 506 wird unter Verwendung einer ersten Fotomaske belichtet und entwickelt, um die in 5A und 6A gezeigte Struktur von Zwischenverbindungsöffnungen 504A zu bilden. Wie in 5A gezeigt, wird die Größe der Öffnungen 504A in der Resistschicht 506 vor dem Verkleinerungsprozess durch L0 repräsentiert.
  • Mit Bezug auf 5B und 6B wird eine Polymerschicht 520 auf der Resistschicht 506 gebildet und dadurch die Struktur 502B gebildet. Wie in 6B gezeigt, überdeckt die Polymerschicht 520 die horizontalen Oberflächen und vertikalen Oberflächen (d. h. die vertikalen Seitenwände der Öffnungen 504A) der Resistschicht 506 und überdeckt die horizontalen Oberflächen der HM 508 in den Bereichen der Öffnungen 504A. Bei einer Ausführungsform ist die Polymerschicht 520 ein dünner Polymerfilm (z. B. mit einer Schichtdicke in einem Bereich von ungefähr 1 nm bis ungefähr 20 nm), der durch ein Plasma auf der Basis von Kohlenstoff- und Fluorchemie abgeschieden wird (z. B. CHF3, CF4, C2F6, C4F8, gegebenenfalls mit Zusätzen von Ar, He, CO, O2, N2, H2).
  • Nach der plasmaunterstützten Abscheidung der Polymerschicht 520 wird ein kurzes anisotropes Ätzen (z. B. Chemie auf der Basis von O2/CF4, O2, H2/N2, He/N2 oder anderen Kombinationen) durchgeführt, um das Polymer von den horizontalen Oberflächen der Resistschicht 506 und den horizontalen Oberflächen der HM 508 (oder gegebenenfalls der BARC) in den Bereichen der Öffnungen 504A zu entfernen, so dass nur der Polymerfilm 520 an den vertikalen Oberflächen der Resistschicht 506 übrig bleibt. Die Sequenz von Polymerabscheidung und Polymerätzung kann wiederholt werden, bis eine gewünschte Reduktion der Öffnungen 504A für eine erste Menge von Zwischenverbindungen erzielt ist. Wie in 5B gezeigt, wird die Größe der Öffnungen 504A in der Resistschicht 506 nach dem plasmaunterstützten Verkleinerungsprozess durch L1 repräsentiert, das kleiner als L0 ist.
  • Mit Bezug auf 5C und 6C wird nach dem (oben mit Bezug auf 5B und 6B beschriebenen) plasmaunterstützten Verkleinerungsprozess ein anisotroper Ätzprozess durchgeführt, um die Struktur der Öffnungen 504A reduzierter Größe (in 5B gezeigt) unter Verwendung der Resistschicht 506 als Ätzmaske in die HM 508 (und gegebenenfalls BARC) zu ätzen. Die Resistschicht 506 wird dann (wie auch gegebenenfalls die BARC) entfernt, und dadurch wird die in 5C und 6C gezeigte Struktur 502C gebildet.
  • Mit Bezug auf 5D und 6D wird in der dargestellten Ausführungsform eine Fotoresistschicht 532 auf der HM 508 abgeschieden, einschließlich der Zwischenverbindungs-Öffnungsbereiche 504A in der HM 508. Bei einer anderen Ausführungsform wird zuerst eine untere Antireflexbeschichtung (BARC) auf der HM 508 abgeschieden und dann die Fotoresistschicht 532 auf der BARC-Schicht abgeschieden. Die Fotoresistschicht 532 wird unter Verwendung einer zweiten Fotomaske belichtet und entwickelt, um die in 5D und 6D gezeigte Struktur von Zwischenverbindungsöffnungen 504E zu bilden.
  • Auf der Resistschicht 532 wird eine Polymerschicht 530 gebildet und dadurch die Struktur 502D gebildet. Wie in 6D gezeigt, überdeckt die Polymerschicht 530 die horizontalen Oberflächen und vertikalen Oberflächen (d. h. die vertikalen Seitenwände der Öffnungen 504B) der Resistschicht 532 und überdeckt die horizontalen Oberflächen der HM 508 in den Bereichen der Öffnungen 504B. Bei einer Ausführungsform ist die Polymerschicht 530 ein dünner Polymerfilm (z. B. mit einer Schichtdicke in einem Bereich von ungefähr 1 nm bis ungefähr 20 nm), der durch ein Plasma auf der Basis von Kohlenstoff- und Fluorchemie abgeschieden wird (z. B. CHF3, CF4, C2F6, C4F8, gegebenenfalls mit Zusätzen von Ar, He, CO, O2, N2, H2).
  • Nach der plasmaunterstützten Abscheidung der Polymerschicht 530 wird ein kurzes anisotropes Ätzen (z. B. Chemie auf der Basis von O2/CF4, O2, H2/N2, He/N2 oder anderen Kombinationen) durchgeführt, um das Polymer von den horizontalen Oberflächen der Resistschicht 532 und den horizontalen Oberflächen der HM 508 (oder gegebenenfalls BARC) in den Bereichen der Öffnungen 504B zu entfernen, so dass nur der Polymerfilm 530 an den vertikalen Oberflächen der Resistschicht 532 übrig bleibt. Diese Sequenz von Polymerabscheidung und Polymerätzen kann wiederholt werden, bis eine gewünschte Reduktion der Öffnungen 504B für eine zweite Menge von Zwischenverbindungen erzielt ist. Wie in 5D gezeigt, wird die Größe der Öffnungen 504B in der Resistschicht 532 nach dem plasmaunterstützten Verkleinerungsprozess durch L2 repräsentiert, das kleiner als L1 ist (d. h. es wurde ein aggressiverer plasmaunterstützter Verkleinerungsprozess für die zweite Menge von Öffnungen 504B als für die erste Menge von Öffnungen 504A verwendet).
  • Mit Bezug auf 5E und 6E wird nach dem (oben mit Bezug auf 5D und 6D beschriebenen) plasmaunterstützten Verkleinerungsprozess für die zweite Menge von Öffnungen 504B ein anisotroper Ätzprozess durchgeführt, um die Struktur der Öffnungen 504B reduzierter Größe (gezeigt in 5D) unter Verwendung der Resistschicht 532 als Ätzmaske in die HM 508 (und gegebenenfalls BARC) zu ätzen. Die Resistschicht 532 wird dann (wie gegebenenfalls auch die BARC) entfernt und dadurch die in 5E und 6E gezeigte Struktur 502E gebildet.
  • Mit Bezug auf 5F und 6F wird ein anisotroper Ätzprozess durchgeführt, um die Struktur der Zwischenverbindungsöffnungen 504A und 504B von der HM 508 in das ILD 510 (einschließlich der dielektrischen Auskleidung oder Anspannungsauskleidung) unter Verwendung der HM 508 als Ätzmaske zu ätzen. Die HM 508 wird später bei einer Ausführungsform entfernt, wie durch die Struktur 502F gezeigt. Die Öffnungen 504A und 504B in dem ILD 510 werden mit einem leitfähigen Material gefüllt, um Zwischenverbindungen zwei, verschiedener Größen zu bilden. Im Fall einer Metall-HM 508 kann der Metallhartmaskenfilm während eines Schritts des chemisch-mechanischen Polierens (CMP) oder eines Zurückätzschritts nach Zwischenverbindungsfüllung (z. B. W-Plug-Füllung oder Al-Füllung oder Cu-Füllung mit jeweiligen Ti/TiN- oder TaN/Ta-Auskleidungen) entfernt werden. Im Fall einer dielektrischen HM 508 kann die Hartmaske verbleiben oder kann gegebenenfalls auch nach dem CMP-Schritt nach Zwischenverbindungsfüllung entfernt werden.
  • Bei der oben mit Bezug auf 5A bis 5F und 6A bis 6F beschriebenen Ausführungsform werden Zwischenverbindungen zweier verschiedener Größen erzeugt. Bei einer anderen Ausführungsform wird der Prozess erweitert, um Zwischenverbindungen mit drei oder mehr verschiedenen Größen zu erhalten. Bei der oben mit Bezug auf 5A bis 5F und 6A bis 6F beschriebenen Ausführungsform wird für die erste Menge von Zwischenverbindungsöffnungen 504A eine mäßige Verkleinerung durchgeführt, gefolgt von einer aggressiveren Verkleinerung für die zweite Menge von Zwischenverbindungsöffnungen 504B. Bei einer Ausführungsform wird die Sequenz umgekehrt (d. h. zuerst eine aggressive Verkleinerung und dann eine mäßige Verkleinerung). Bei einer weiteren Ausführungsform wird der Verkleinerungsprozess nur bei einem der Lithographieschritte der Doppelbelichtung benutzt. Der Verkleinerungsprozess gemäß einer Ausführungsform wird nachfolgend ausführlicher mit Bezug auf 7 beschrieben.
  • 7 ist ein Diagramm eines plasmaunterstützten Verkleinerungsprozesses gemäß einer Ausführungsform. Der Prozess beginnt mit einer Struktur 702A, die eine Halbleitersubstratschicht (z. B. einen Halbleiterwafer) 712, eine auf der Halbleitersubstratschicht 712 gebildete dielektrische Schicht 710, eine auf der dielektrischen Schicht 710 gebildete Schicht 708 zur unteren Antireflexbeschichtung (BARC) und eine strukturierte Fotoresistschicht 704 auf der BARC 708 enthält. Die Fotoresistschicht 704 wurde strukturiert, um Fotoresistinseln 704A–704C und eine Struktur von Zwischenverbindungsöffnungen 706 zu produzieren. Dann wird an der Struktur 702A ein plasmaunterstützter Verkleinerungsprozess durchgeführt, um eine Struktur 702B zu produzieren, die Zwischenverbindungsöffnungen 706 aufweist, die eine reduzierte Größe aufweisen.
  • Der plasmaunterstützte Verkleinerungsprozess ist in Block 713 in größerem Detail gezeigt. Auf der strukturierten Resistschicht 704 der Struktur 702A wird unter Verwendung einer plasmaunterstützten Abscheidung eine Polymerschicht 712 gebildet und dadurch die Struktur 702B-1 gebildet. Wie in 7 gezeigt, überdeckt die Polymerschicht 712 die horizontalen und vertikalen Oberflächen der strukturierten Resistschicht 704 und überdeckt die horizontalen Oberflächen der BARC 708 in den Bereichen der Öffnungen 706. Nach der plasmaunterstützten Abscheidung der Polymerschicht 712 wird ein kurzes anisotropes Ätzen durchgeführt, um das Polymer in den Bereichen der Öffnungen 706 von den horizontalen Oberflächen der BARC 708 zu entfernen, so dass nur die Polymerfilmteile 712A–712C an den Seitenwänden des Resists 704A–704C übrig bleiben, wodurch die Struktur 702B-2 gebildet wird.
  • Diese Sequenz von Polymerabscheidung und Polymerätzung kann wie durch den Pfeil 714 angegeben wiederholt werden, bis eine spezifizierte Größe der Öffnungen 706 erreicht wurde.
  • Nachdem die plasmaunterstützte Verkleinerung abgeschlossen ist, wird ein anisotroper Ätzprozess durchgeführt, um die Struktur der Öffnungen 706 reduzierter Größe in die BARC 708 und das Dielektrikum 710 zu ätzen. Die Resistschicht 704 und die BARC 708 werden entfernt, wodurch die Struktur 702C mit in dem Dielektrikum 710 gebildeten Zwischenverbindungsöffnungen 706 reduzierter Größe gebildet wird. Die Zwischenverbindungsöffnungen 706 werden dann mit leitfähigem Material gefüllt, um Zwischenverbindungen darin zu bilden.
  • Für Bauelemente- und Schaltungsentwickler wäre es nützlich, wenn zwei oder mehr verschiedene Zwischenverbindungsgrößen verfügbar wären. Eine Ausführungsform stellt ein Verfahren zum Produzieren von Zwischenverbindungen verschiedener Größen in einem Schaltungslayout bereit. Dadurch können Entwickler verschiedene Mengen von Schaltungen erzeugen, die sich mit verschiedenen Anwendungstypen von „Low Power” bis hin zu „High Performance” oder „ultraniedrige Kosten” befassen. Es wird dann erwartet, dass der Kontaktwiderstand mit weiterer Skalierung ein dominanter Teil des Gesamtwiderstands des Transistors sein wird, der stark von der geometrischen Größe abhängt. Das heißt, dass die Fähigkeit zum Ansteuern von Strömen, die eine Kenngröße eines aktiven Bauelements wie eines MOSFET ist, in zukünftigen Technologien, die kleinere geometrische Größen verwenden, verschlechtert werden könnte. Eine Ausführungsform vermeidet dieses Problem durch Ermöglichen der Verwendung kleinerer Kontakte, wenn der Flächenverbrauch wichtig ist, und größerer Kontakte, wenn die Treiberleistungsfähigkeit wichtig ist.
  • Das Verfahren zur Zwischenverbindungsstrukturierung unter Verwendung der oben beschriebenen Zwischenverbindungs-Öffnungsverkleinerungstechnik kann während der Chipherstellungssequenz auf ein oder mehrere Kontakt- oder Durchkontaktierungsstrukturierungsniveaus angewandt werden. Bei einer Ausführungsform kann es auf die Strukturierung von Kontakten für die Source-/Drainbereiche und die Gates von Transistoren eines typischen CMOS-Bauelements angewandt werden. Bei dieser Anwendung können die Kontakte sowohl auf nichtsilizidierten als auch auf silizidierten Gate- und Source-/Drainbereichen landen. Alternativ dazu können die Kontakte auf High-k- bzw. Metall-Gate-Stapeln oder einer beliebigen Version von Multigate-Stapeln, wie zum Beispiel Zweifach-Gate- oder Ein-FET-Strukturen, landen. Bei anderen Ausführungsformen kann es verwendet werden, um Bauelemente mit Einzel- oder Zweifach-Spannungsauskleidungen oder Bauelemente, die SiGe-Spannung benutzen, oder Bauelemente in SOI-Technologien zu kontaktieren. Bei einer anderen Ausführungsform kann es für die Durchkontaktierungs-Strukturierung zwischen aufeinanderfolgenden Metallebenen in dem Zwischenverbindungsstapel einer Mehrebenen-Metallisierung angewandt werden. Bei dieser Anwendung fungieren die Durchkontaktierungen als elektrische Kontakte zwischen den verschiedenen Metallebenen. Bei anderen Ausführungsformen kann es für die Kontaktstrukturierung von Bipolar-, BiCMOS-, Analog-, Mischsignal-, Leistungshalbleiter-, MEMS- oder HF-Bauelementen angewandt werden. Bei anderen Ausführungsformen kann es für die Durchkontaktierungs-Strukturierung in den Zwischenverbindungsstapeln von Bipolar-, BiCMOS-, Analog-, Mischsignal-, Leistungshalbleiter MEMS- oder HF-Bauelementen angewandt werden.

Claims (25)

  1. Verfahren zur Bildung von Zwischenverbindungen, mit den folgenden Schritten: Ätzen einer ersten Menge von Öffnungen in einer Hartmaske unter Verwendung einer ersten Fotoresistschicht mit einer ersten Struktur von Öffnungen mit einer ersten Größe als eine erste Ätzmaske; Ätzen einer zweiten Menge von Öffnungen in einer Hartmaske unter Verwendung einer zweiten Fotoresistschicht mit einer zweiten Struktur von Öffnungen mit einer zweiten Größe, wobei die erste Größe von der zweiten Größe verschieden ist, als eine zweite Ätzmaske; und Verkleinern der Öffnungen in der ersten Struktur in der ersten Fotoresistschicht und/oder der zweiten Struktur in der zweiten Fotoresistschicht vor dem Ätzen der Öffnungen in der Hartmaske.
  2. Verfahren nach Anspruch 1, ferner mit dem folgenden Schritt: Ätzen einer dritten Menge von Öffnungen in einer dielektrischen Schicht unter Verwendung der Hartmaske als Ätzmaske.
  3. Verfahren nach Anspruch 2, ferner mit dem folgenden Schritt: Füllen der dritten Menge von Öffnungen mit einem leitfähigen Material, um dadurch eine erste Mengen von Zwischenverbindungen und eine zweite Mengen von Zwischenverbindungen zu bilden.
  4. Verfahren nach Anspruch 3, wobei die Zwischenverbindungen in der ersten Menge jeweils eine erste Größe aufweisen und die Zwischenverbindungen in der zweiten Menge jeweils eine zweite Größe aufweisen und wobei die erste Größe von der zweiten Größe verschieden ist.
  5. Verfahren nach Anspruch 3 oder 4, wobei die Zwischenverbindungen Kontakte sind.
  6. Verfahren nach einem der Ansprüche 3 bis 5, wobei die Zwischenverbindungen leitfähige Durchkontaktierungen sind.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Öffnungen in nur einer der ersten Struktur oder der zweiten Struktur vor dem Ätzen der Öffnungen in der Hartmaske verkleinert werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Öffnungen sowohl in der ersten Struktur als auch in der zweiten Struktur vor dem Ätzen der Öffnungen in der Hartmaske verkleinert werden.
  9. Verfahren nach Anspruch 8, wobei für die erste Struktur ein anderer Grad der Verkleinerung als für die zweite Struktur durchgeführt wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Verkleinern der Öffnungen die folgenden Schritte aufweist: Abscheiden einer Polymerschicht auf der ersten Fotoresistschicht und/oder der zweiten Fotoresistschicht, um dadurch horizontale Oberflächen und vertikale Oberflächen der mindestens einen Fotoresistschicht mit Polymermaterial zu überdecken; und Ätzen der Polymerschicht, um Polymermaterial von den horizontalen Oberflächen zu entfernen, während Polymermaterial auf den vertikalen Oberflächen der mindestens einen Fotoresistschicht belassen wird.
  11. Verfahren nach Anspruch 10, ferner mit dem folgenden Schritt: Wiederholen der Schritte des Abscheidens einer Polymerschicht und des Ätzens der Polymerschicht, bis eine spezifizierte Öffnungsgröße erzielt wurde.
  12. Verfahren nach Anspruch 10 oder 11, wobei die Polymerschicht unter Verwendung einer plasmaunterstützten Abscheidung abgeschieden wird.
  13. Verfahren zur Bildung von Zwischenverbindungen, mit den folgenden Schritten: Bilden einer ersten Struktur von Öffnungen mit einer ersten Größe in einer ersten Fotoresistschicht unter Verwendung einer ersten Fotomaske; Ätzen einer ersten Menge von Öffnungen in einer Hartmaske unter Verwendung der strukturierten ersten Fotoresistschicht als Ätzmaske; Bilden einer zweiten Struktur von Öffnungen mit einer zweiten Größe, wobei die erste Größe von der zweiten Größe verschieden ist, in einer zweiten Fotoresistschicht unter Verwendung einer zweiten Fotomaske; Ätzen einer zweiten Menge von Öffnungen in einer Hartmaske unter Verwendung der strukturierten zweiten Fotoresistschicht als Ätzmaske; und Verkleinern der Öffnungen in der ersten Struktur in der ersten Fotoresistschicht und/oder der zweiten Struktur in der zweiten Fotoresistschicht vor dem Ätzen der Öffnungen in der Hartmaske.
  14. Verfahren nach Anspruch 13, ferner mit dem folgenden Schritt: Ätzen einer dritten Menge von Öffnungen in einer dielektrischen Schicht unter Verwendung der Hartmaske als Ätzmaske.
  15. Verfahren nach Anspruch 14, ferner mit dem folgenden Schritt: Füllen der dritten Menge von Öffnungen mit einem leitfähigen Material, um dadurch eine erste Menge von Zwischenverbindungen und eine zweite Menge von Zwischenverbindungen zu bilden, wobei die Zwischenverbindungen in der ersten Menge jeweils eine erste Größe aufweisen und die Zwischenverbindungen in der zweiten Menge jeweils eine zweite Größe aufweisen und wobei die erste Größe von der zweiten Größe verschieden ist.
  16. Verfahren nach einem der Ansprüche 13 bis 15, wobei die Öffnungen in nur einer der ersten Struktur oder der zweiten Struktur vor dem Ätzen der Öffnungen in der Hartmaske verkleinert werden.
  17. Verfahren nach einem der Ansprüche 13 bis 16, wobei die Öffnungen sowohl in der ersten Struktur als auch in der zweiten Struktur vor dem Ätzen der Öffnungen in der Hartmaske verkleinert werden.
  18. Verfahren nach Anspruch 17, wobei für die erste Struktur ein anderer Grad der Verkleinerung als für die zweite Struktur durchgeführt wird.
  19. Verfahren nach einem der Ansprüche 13 bis 18, wobei das Verkleinern der Öffnungen die folgenden Schritte aufweist: Abscheiden einer Polymerschicht auf der strukturierten ersten Fotoresistschicht und/oder der strukturierten zweiten Fotoresistschicht, um dadurch horizontale Oberflächen und vertikale Oberflächen der mindestens einen Fotoresistschicht mit Polymermaterial zu überdecken; und Ätzen der Polymerschicht, um Polymermaterial von den horizontalen Oberflächen zu entfernen, während Polymermaterial auf den vertikalen Oberflächen der mindestens einen Fotoresistschicht belassen wird.
  20. Verfahren nach Anspruch 19, ferner mit dem folgenden Schritt: Wiederholen der Schritte des Abscheidens einer Polymerschicht und des Ätzens der Polymerschicht, bis eine spezifizierte Öffnungsgröße erzeugt wurde.
  21. Verfahren nach Anspruch 19 oder 20, wobei die Polymerschicht unter Verwendung einer plasmaunterstützten Abscheidung abgeschieden wird.
  22. Verfahren zur Bildung von Zwischenverbindungen, mit den folgenden Schritten: Bilden einer ersten Struktur von Öffnungen mit einer ersten Größe in einer ersten Fotoresistschicht unter Verwendung einer ersten Fotomaske; Bilden einer zweiten Struktur von Öffnungen mit einer zweiten Größe, wobei die erste Größe von der zweiten Größe verschieden ist, in einer zweiten Fotoresistschicht unter Verwendung einer zweiten Fotomaske; Durchführen einer plasmaunterstützten Verkleinerung der Öffnungen in der ersten Fotoresistschicht und/oder der zweiten Fotoresistschicht; Bilden einer Menge von Öffnungen in einer Schicht auf der Basis der ersten Struktur und der zweiten Struktur; und Füllen der Menge von Öffnungen mit einem leitfähigen Material, um dadurch Zwischenverbindungen mit mehreren Größen zu bilden.
  23. Verfahren zur Bildung einer dritten Menge von Öffnungen, mit den folgenden Schritten: Ätzen einer ersten Menge von Öffnungen in einer Hartmaske unter Verwendung einer ersten Fotoresistschicht mit einer ersten Struktur von Öffnungen mit einer ersten Größe als erste Ätzmaske; Ätzen einer zweiten Menge von Öffnungen in einer Hartmaske unter Verwendung einer zweiten Fotoresistschicht mit einer zweiten Struktur von Öffnungen mit einer zweiten Größe, wobei die erste Größe von der zweiten Größe verschieden ist, als zweite Ätzmaske; Verkleinern der Öffnungen in der ersten Struktur in der ersten Fotoresistschicht und/oder der zweiten Struktur in der zweiten Fotoresistschicht vor dem Ätzen der Öffnungen in der Hartmaske; und Ätzen einer dritten Menge von Öffnungen in einer dielektrischen Schicht unter Verwendung der Hartmaske als Ätzmaske.
  24. Verfahren nach Anspruch 23, wobei die erste Menge von Öffnungen, die zweite Menge von Öffnungen und die dritte Menge von Öffnungen Löcher sind.
  25. Verfahren nach Anspruch 23, wobei die erste Menge von Öffnungen, die zweite Menge von Öffnungen und die dritte Menge von Öffnungen Gräben sind.
DE102009004550A 2008-02-15 2009-01-14 Verfahren zur Bildung von Zwischenverbindungen Active DE102009004550B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/032,295 2008-02-15
US12/032,295 US20090209097A1 (en) 2008-02-15 2008-02-15 Method of forming interconnects

Publications (2)

Publication Number Publication Date
DE102009004550A1 DE102009004550A1 (de) 2009-09-17
DE102009004550B4 true DE102009004550B4 (de) 2011-06-22

Family

ID=40953241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009004550A Active DE102009004550B4 (de) 2008-02-15 2009-01-14 Verfahren zur Bildung von Zwischenverbindungen

Country Status (2)

Country Link
US (1) US20090209097A1 (de)
DE (1) DE102009004550B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838372B2 (en) * 2008-05-22 2010-11-23 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
CN102637590A (zh) * 2012-04-06 2012-08-15 上海华力微电子有限公司 一种双应力薄膜的制备方法
US9158877B2 (en) * 2013-05-02 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell metal structure directly over polysilicon structure
US20180323061A1 (en) * 2017-05-03 2018-11-08 Tokyo Electron Limited Self-Aligned Triple Patterning Process Utilizing Organic Spacers
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10566194B2 (en) 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863707A (en) * 1997-02-11 1999-01-26 Advanced Micro Devices, Inc. Method for producing ultra-fine interconnection features
US6846741B2 (en) * 2002-07-24 2005-01-25 International Business Machines Corporation Sacrificial metal spacer damascene process
WO2007064499A1 (en) * 2005-11-30 2007-06-07 Lam Research Corporation Self-aligned pitch reduction
US7271108B2 (en) * 2005-06-28 2007-09-18 Lam Research Corporation Multiple mask process with etch mask stack
WO2009085598A2 (en) * 2007-12-21 2009-07-09 Lam Research Corporation Photoresist double patterning

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020255A (en) * 1998-07-13 2000-02-01 Taiwan Semiconductor Manufacturing Company Dual damascene interconnect process with borderless contact
US6416933B1 (en) * 1999-04-01 2002-07-09 Advanced Micro Devices, Inc. Method to produce small space pattern using plasma polymerization layer
US20040063001A1 (en) * 2002-09-30 2004-04-01 Wu Wei E. Method of making an integrated circuit using a photomask having a dual antireflective coating
DE10255626A1 (de) * 2002-11-28 2004-06-17 Infineon Technologies Ag Verfahren und Vorrichtung zum Anordnen von Kontaktierungselementen von Bauelementen eines integrierten Schaltkreises, Computerlesbares Speichermedium und Programm-Element
DE102004055248B3 (de) * 2004-11-16 2006-03-02 Infineon Technologies Ag Verfahren zum Ausbilden eines Kontaktes in einer Halbleiterscheibe
US7268080B2 (en) * 2005-11-09 2007-09-11 Infineon Technologies Ag Method for printing contacts on a substrate
US7892982B2 (en) * 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
KR100843236B1 (ko) * 2007-02-06 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863707A (en) * 1997-02-11 1999-01-26 Advanced Micro Devices, Inc. Method for producing ultra-fine interconnection features
US6846741B2 (en) * 2002-07-24 2005-01-25 International Business Machines Corporation Sacrificial metal spacer damascene process
US7271108B2 (en) * 2005-06-28 2007-09-18 Lam Research Corporation Multiple mask process with etch mask stack
WO2007064499A1 (en) * 2005-11-30 2007-06-07 Lam Research Corporation Self-aligned pitch reduction
WO2009085598A2 (en) * 2007-12-21 2009-07-09 Lam Research Corporation Photoresist double patterning

Also Published As

Publication number Publication date
US20090209097A1 (en) 2009-08-20
DE102009004550A1 (de) 2009-09-17

Similar Documents

Publication Publication Date Title
US20200234972A1 (en) Double patterning method
DE102014117338B4 (de) Verfahren zum ausbilden einer verbindungsstruktur für eine halbleitervorrichtung
DE102016116301B4 (de) Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden
DE102014019674B4 (de) Selbstjustierte cut-first-strukturierung durch lithografie und ätzen
DE69837313T2 (de) Verfahren zur Herstellung von koplanaren Metal/isolierenden mehrlagigen Schichten unter Verwendung eines damaszenen Prozesses mit fliesfähiger Opferoxyd
DE112012005734B4 (de) Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske
DE102018115204A1 (de) Strukturierungsverfahren für halbleiter-bauelemente und daraus resultierende strukturen
DE102016123943A1 (de) Halbleiterverfahren und -vorrichtungen
DE102009004550B4 (de) Verfahren zur Bildung von Zwischenverbindungen
DE102013103976B4 (de) Halbleiterbauelement mit selbstausgerichteten Verbindungen und Sperrabschnitten
DE102009046242B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses
DE102008049727A1 (de) Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102019217455B4 (de) Vorrichtung und verfahren zum ausrichten von schichten einer integrierten schaltung unter verwendung mehrerer gittermaterialien
DE102020008064A1 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102018220751A1 (de) Middle-of-line strukturen
DE102011056669A1 (de) Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement
DE102019204967A1 (de) Angeschrägte Austauschgatestrukturen
DE112016006630T5 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE102004025925B4 (de) Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in einem Halbleiterbauelement unter Verwendung einer Opfermaskenschicht
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE112008000100T5 (de) Verfahren zur Bildung von Transistorkontakten und Durchkontaktierungen
DE102017127390B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112006002971B4 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE102017128070B4 (de) Ätzen zum Verringern von Bahnunregelmässigkeiten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20110923