DE102016116301B4 - Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden - Google Patents

Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden Download PDF

Info

Publication number
DE102016116301B4
DE102016116301B4 DE102016116301.5A DE102016116301A DE102016116301B4 DE 102016116301 B4 DE102016116301 B4 DE 102016116301B4 DE 102016116301 A DE102016116301 A DE 102016116301A DE 102016116301 B4 DE102016116301 B4 DE 102016116301B4
Authority
DE
Germany
Prior art keywords
layer
features
mtj
mtj stack
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016116301.5A
Other languages
English (en)
Other versions
DE102016116301A1 (de
Inventor
Ru-Liang Lee
Carlos H. Diaz
Harry-Hak-Lay Chuang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016116301A1 publication Critical patent/DE102016116301A1/de
Application granted granted Critical
Publication of DE102016116301B4 publication Critical patent/DE102016116301B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

Verfahren, umfassend:
Strukturieren einer Metallschicht, um mehrere untere Elektrodenmerkmale auszubilden,
Ausbilden eines magnetischen Tunnelkontakt-Stapels, MTJ-Stapels, mithilfe eines Line-of-Sight-Abscheidungsprozesses, so dass ein erster Abschnitt des MTJ-Stapels auf den unteren Elektrodenmerkmalen ausgebildet wird, und ein zweiter Abschnitt des MTJ-Stapels auf einer Höhe ausgebildet wird, die von einer oberen Fläche der unteren Elektrodenmerkmale verschieden ist,
Durchführen eines Entfernungsprozesses, um den zweiten Abschnitt des MTJ-Stapels zu entfernen, während der erste Abschnitt des MTJ-Stapels im Wesentlichen intakt belassen wird, und nach dem Ausbilden des MTJ-Stapels und vor dem Durchführen des Entfernungsprozesses, konformes Abscheiden einer Ätzstoppschicht sowohl auf dem ersten Abschnitt des MTJ-Stapels als auch dem zweiten Abschnitt des MTJ-Stapels und auf den unteren Elektrodenmerkmalen,
wobei die Höhe niedriger ist als die obere Fläche der unteren Elektrodenmerkmale.

Description

  • STAND DER TECHNIK
  • In der Industrie für integrierte Halbleiterschaltungen (IC) haben technologische Fortschritte in IC-Materialien und -Design Generationen von ICs hervorgebracht, bei denen jede Generation kleinere und komplexere Schaltungen als die vorangegangene Generation aufweist. Die Funktionsdichte (d.h. die Anzahl miteinander verschalteter Bauelemente pro Chipfläche) ist im Laufe der IC-Entwicklung als Folge einer Verringerung der kleinsten Merkmalgröße oder geometrischer Größen (d.h. der kleinsten Komponente (oder Leiterbahn), die unter Verwendung eines Fertigungsverfahrens erzeugt werden kann) grundsätzlich gestiegen. Eine derartige Miniaturisierung erhöhte außerdem die Komplexität der IC-Verarbeitung und -Herstellung.
  • Ein Typ von Merkmal, das ein Teil einer integrierten Schaltung sein kann, ist ein magnetischer Tunnelkontakt (Magnetic Tunnel Junction, MTJ). Ein MTJ ist eine Vorrichtung, die ihren Widerstandszustand auf der Grundlage des Zustands magnetischer Materialien innerhalb der Vorrichtung ändert. Eine MTJ-Vorrichtung umfasst eine dünne Isolationsschicht zwischen zwei ferromagnetischen Schichten. Eine magnetische Schicht kann als die Referenzschicht bezeichnet werden. Die andere magnetische Schicht kann als die freie Schicht bezeichnet werden. Das magnetische Moment der Referenzschicht behält im Allgemeinen dieselbe Richtung bei. Dagegen kann durch Anlegen einer Spannung über dem Kontakt die Richtung des magnetischen Moments der freien Schicht umgekehrt werden. Wenn sowohl die Richtung des magnetischen Moments der freien Schicht als auch der Referenzschicht gleich sind, können Elektronen leichter durch die dünne Isolationsschicht tunneln. In diesem Zustand weist der Kontakt einen verhältnismäßig niedrigen spezifischen Widerstand auf.
  • Durch Anlegen einer Spannung mit der umgekehrten Polarität kann das magnetische Moment der freien Schicht derart umgeschaltet werden, dass es der Richtung des magnetischen Moments der Referenzschicht entgegengerichtet ist. In diesem Zustand ist es für Elektronen schwieriger, durch die Isolationsschicht zu tunneln, was dazu führt, dass der Kontakt einen verhältnismäßig hohen spezifischen Widerstand aufweist. Die verschiedenen Widerstandszustände können zum Speichern logischer Werte verwendet werden. Verbesserungen sind auf diesem Arbeitsgebiet erwünscht.
  • Stand der Technik zum Gegenstand der Erfindung ist beispielsweise zu finden in US 2015 / 0 061 051 A1 , US 2014 / 0 349 413 A1 , US 2013 / 0 119 494 A1 , US 2002 / 0 042 158 A1 , US 2015 / 0 061 052 A1 , JP 2008- 166 633 A , US 2005 / 0 112 902 A1 , US 2005 / 0 148 196 A1 , EP 2 800 159 A1 und JP 2002- 299 724 A.
  • Die Erfindung sieht ein Verfahren gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 6 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
    • 1A, 1B, 1C, 1D, 1E, 1F, 1G, 1H und 1I sind Diagramme, die einen Beispielprozess zum Ausbilden eines MTJ durch Ausbilden von Dummy-Merkmalen unter den wirklichen Merkmalen gemäß einem Beispiel für hier beschriebene Prinzipien darstellen.
    • 2A, 2B, 2C, 2D, 2E, 2F, 2G und 2H sind Diagramme, die einen Beispielprozess zum Ausbilden einer MTJ-Vorrichtung durch Ausbilden von Dummy-Merkmalen über den wirklichen Merkmalen gemäß einem Beispiel für hier beschriebene Prinzipien darstellen.
    • 3 ist ein Diagramm, das Beispielschichten des MTJ-Stapels gemäß einem Beispiel für hier beschriebene Prinzipien darstellt.
    • 4 ist ein Ablaufdiagramm, das ein Beispielverfahren zum Ausbilden einer MTJ-Vorrichtung durch Ausbilden von Dummy-Merkmalen unter den wirklichen Merkmalen gemäß einem Beispiel für hier beschriebene Prinzipien darstellt.
    • 5 ist ein Ablaufdiagramm, das ein Beispielverfahren zum Ausbilden einer MTJ-Vorrichtung durch Ausbilden von Dummy-Merkmalen über den wirklichen Merkmalen gemäß einem Beispiel für hier beschriebene Prinzipien darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des vorliegenden Gegenstands bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z.B. „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Wie vorstehend beschrieben, umfasst eine MTJ-Vorrichtung zwei ferromagnetische Schichten, die durch eine sehr dünne dielektrische Schicht getrennt sind, so dass ein Strom lediglich mittels des Tunneleffekts durch den Kontakt fließen kann. Die Daten werden auf dem MTJ auf der Grundlage von unterschiedlichem Widerstand gespeichert. Wenn die zwei ferromagnetischen Schichten antiparallel sind, ist der Widerstand R1 hoch und repräsentiert einen Zustand, wie z.B. o. Wenn die zwei ferromagnetischen Schichten parallel sind, ist der Widerstand R2 niedrig und repräsentiert einen anderen Zustand, wie z.B. 1.
  • Eine der zwei ferromagnetischen Schichten ist auf eine feste Ausrichtung fixiert (pinned) und wird als eine fixierte ferromagnetische Schicht bezeichnet. Der Fixierungseffekt wird durch eine oder zwei benachbarte Fixierungsschichten erzielt. Eine andere ferromagnetische Schicht kann während eines Schreibens mittels eines polarisierten Stroms oberhalb einer bestimmten Stromhöhe ihre Ausrichtung ändern, weswegen sie als eine freie Schicht bezeichnet wird.
  • Herkömmliche Verfahren zum Ausbilden von MTJ-Vorrichtungen umfassen ein Ausbilden eines flächendeckenden Stapels von MTJ-Schichten. Der flächendeckende Stapel kann die Referenzschicht, die Isolationsschicht, die freie Schicht und die obere Elektrode umfassen. Der flächendeckende Stapel kann dann unter Verwendung herkömmlicher fotolithografischer Techniken strukturiert werden. Auf derartige fotolithografische Techniken folgen Ätzprozesse, die die Struktur in den flächendeckenden Stapel einätzen. Ein derartiges Ätzen kann aber Schäden an den Seiten der verbleibenden oder resultierenden Merkmale, insbesondere am MTJ selbst, verursachen.
  • Die hier offenbarten Verfahren zum Ausbilden von MTJ-Vorrichtungen eliminieren ein Strukturieren und Ätzen solcher Merkmale. Unter Verwendung solcher Techniken können die MTJ-Vorrichtungen im Wesentlichen schadensfrei sein. In einem Beispiel wird ein Satz untere Elektrodenmerkmale auf einem Substrat ausgebildet. Ein MTJ-Stapel wird dann auf den unteren Elektrodenmerkmalen unter Verwendung eines Line-of-Sight-Abscheidungsprozesses ausgebildet. Ein Line-of-Sight-Abscheidungsprozess ist eine richtungsabhängige Abscheidung und weist, wenn sie zum Füllen einer Öffnung angewendet wird, keine Abscheidung (oder keine wesentliche Abscheidung) auf Seitenwänden auf. Der Line-of-Sight-Abscheidungsprozess füllt die Öffnung von unten nach oben und wird daher auch als Bottom-up-Abscheidungsprozess bezeichnet. Zum Beispiel liefert ein physikalischer Gasphasenabscheidungsprozess (PVD) mit einer höheren DC-Bias-Spannung eine Line-of-Sight-Abscheidung. Hierbei ist der Line-of-Sight-Abscheidungsprozess eine anisotrope Abscheidung mit keiner seitlichen Abscheidung oder keiner wesentlichen seitlichen Abscheidung, was hier weiter beschrieben wird. Die Abscheidungsrate zur unteren Fläche hin (in einer Richtung senkrecht zu der oberen Fläche des Substrats) wird als eine normale Abscheidungsrate Dn bezeichnet, und die Abscheidungsrate auf der seitlichen Fläche (horizontal oder parallel zu der oberen Fläche des Substrats) wird als laterale Abscheidungsrate Dr bezeichnet. Das Verhältnis Dr/Dn definiert anisotropes Verhalten des Abscheidungsprozesses. In der vorliegenden Offenbarung ist ein Line-of-Sight-Abscheidungsprozess ein Abscheidungsprozess, in dem das Verhältnis Dr/Dn null beträgt oder wesentlich kleiner ist, wie z.B. kleiner als 5 % oder 1 %. Die unteren Elektrodenmerkmale werden, wenn der Line-of-Sight-Abscheidungsprozess stattfindet, derart ausgebildet, dass die Abschnitte des MTJ-Stapels, die entfernt werden sollen, auf einer anderen Höhe ausgebildet werden als die zu belassenden Abschnitte des MTJ-Stapels. In einem Beispiel sind Gräben zwischen den unteren Elektrodenmerkmalen vorhanden, in denen die zu entfernenden Abschnitte des MTJ-Stapels ausgebildet werden. In einem Beispiel sind Säulen zwischen den unteren Elektrodenmerkmalen vorhanden, auf denen die zu entfernenden Abschnitte des MTJ-Stapels ausgebildet werden. Indem die zu entfernenden Abschnitte des MTJ-Stapels auf einer anderen Höhe vorhanden sind als die zu belassenden Abschnitte des MTJ-Stapels, können Abschnitte entfernt werden, ohne dass MTJ-Material, das benachbart zu den zu belassenden Abschnitten des MTJ-Stapels ist, weggeätzt werden muss.
  • Unter Verwendung von hier beschriebenen Prinzipien können Schäden an dem MTJ-Stapel wesentlich reduziert oder eliminiert werden. Dies ermöglicht eine dichtere Widerstandsverteilung, bessere Leistungs- und Schalteffizienz.
  • 1A, 1B, 1C, 1D, 1E, 1F, 1G, 1H und 1I sind Querschnittsansichten einer Halbleiterstruktur, die eine MTJ-Vorrichtung aufweist, bei verschiedenen Fertigungsstufen gemäß einigen Ausführungsformen. Die MTJ-Vorrichtung und das Verfahren zu deren Ausbildung werden nachstehend zusammen beschrieben. 1A ist ein Diagramm, das ein Substrat 102 zeigt. In einigen Ausführungsformen umfasst das Substrat 102 Silizium. Alternativ kann das Substrat 102 einen anderen Elementhalbleiter, wie z.B. Germanium, gemäß einigen Ausführungsformen umfassen. In einigen Ausführungsformen umfasst das Substrat 102 zusätzlich oder alternativ einen Verbindungshalbleiter, wie z.B. Siliziumkarbid, Galliumarsenid, Indiumarsenid oder Indiumphosphid. In einigen Ausführungsformen umfasst das Substrat 102 einen Legierungshalbleiter, wie z.B. Siliziumgermanium, SiliziumGermanium-Karbid, Galliumarsenidphosphid oder Galliumindiumphosphid. Das Substrat 102 kann außerdem die Form eines SOI (Silizium auf einem Isolator) aufweisen. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial (z.B. Silizium, Germanium und/oder dergleichen), die auf einer Isolationsschicht ausgebildet wird. Die Isolationsschicht kann zum Beispiel eine vergrabene Oxid-Schicht (BOX-Schicht) oder eine Siliziumoxidschicht sein. Außerdem umfassen andere Substrate, die verwendet werden können, mehrschichtige Substrate, Gradientensubstrate, Substrate mit Hybridorientierung, beliebige Kombinationen davon und/oder dergleichen. In verschiedenen Ausführungsformen umfasst das Substrat 102 verschiedene p-Typ-dotierte Gebiete und/oder n-Typ-dotierte Gebiete, wie z.B. p-Typ-Wannen, n-Typ-Wannen, p-Typ-Source-/Drainmerkmale und/oder n-Typ-Source-/Drainmerkmale, die mithilfe eines Prozesses, wie z.B. einer Ionenimplantation und/oder Diffusion, ausgebildet werden. Das Substrat 102 kann andere Funktionsmerkmale, wie z.B. einen Widerstand, einen Kondensator, eine Diode, Transistoren, wie z.B. Feldeffekttransistoren (FETs), umfassen. Das Substrat 102 kann seitliche Isolationsmerkmale umfassen, die derart ausgelegt sind, dass sie verschiedene auf dem Substrat 102 ausgebildete Vorrichtungen trennen. In einigen Ausführungsformen wird die MTJ-Vorrichtung auf oder innerhalb der Verbindungsstruktur ausgebildet. Zum Beispiel wird die MTJ-Vorrichtung zwischen zwei benachbarten Metallschichten ausgebildet. In diesem Fall kann das Substrat 102 ferner einen Abschnitt einer Verbindungsstruktur umfassen, der ferner mehrere Metallschichten und Kontaktmerkmale und Durchkontaktierungsmerkmale umfasst.
  • Eine Schicht aus einem leitfähigen Material wird auf dem Substrat 102 ausgebildet und wird strukturiert, um eine untere Elektrode zu bilden. Andere Materialschicht(en) kann/können zusätzlich aus verschiedenen Fertigungsüberlegungen abgeschieden werden. In der dargestellten Ausführungsform werden jeweils eine dielektrische Schicht 104, eine Abdeckschicht 106 und eine untere Elektrodenschicht 108 auf dem Substrat 102 abgeschieden, wie in 1A dargestellt.
  • Die dielektrische Schicht 104 kann durch Abscheiden eines dielektrischen Materials auf dem Substrat 102 ausgebildet werden. Die dielektrische Schicht 104 kann aus einer Vielzahl von dielektrischen Materialien, wie z.B. Siliziumdioxid (SiO2), Siliziumoxinitrid, einem Low-k-Dielektrikumsmaterial oder einer Kombination davon, gefertigt werden. Das Ausbilden der dielektrischen Schicht 104 kann eine Rotationsbeschichtung, eine chemische Gasphasenabscheidung (CVD), eine andere geeignete Technik oder eine Kombination davon umfassen.
  • Die Abdeckschicht 106 kann dann auf die dielektrische Schicht 104 abgeschieden werden. Die Abdeckschicht 106 kann aus einem Material gefertigt werden, das für eine oder mehrere Funktionen ausgelegt ist, wie z.B. Verhindern einer Diffusion des Metalls innerhalb der unteren Elektrodenschicht 108 in die dielektrische Schicht 104 oder das Substrat 102. Die Abdeckschicht 106 kann zusätzlich oder alternativ eine andere Funktion aufweisen, wie z.B. als eine Ätzstoppschicht funktionieren, und daher im Wesentlichen beständig gegenüber verschieden Ätzprozessen sein. Die Abdeckschicht 106 kann ein dielektrisches Material umfassen, das von jenem der dielektrischen Schicht 104 verschieden ist. In einem Beispiel kann die Barriereschicht 106 aus Siliziumnitrid (Si3N4) gefertigt werden, das mithilfe einer geeigneten Technik, wie z.B. CVD oder PVD, ausgebildet wird. Andere Arten von Materialien werden ebenfalls betrachtet.
  • Die untere Elektrodenschicht 108 kann aus einer Vielzahl von leitfähigen Materialien, wie z.B. Metall- oder Metalllegierungsmaterialien, gefertigt werden. Zum Beispiel kann die untere Elektrodenschicht 108 aus Kupfer (Cu), Wolfram (W), Aluminium (Al), Titan (Ti), Tantal (Ta) oder einem anderen geeigneten leitfähigen Material (anderen geeigneten leitfähigen Materialien) oder einer geschichteten Kombination davon gefertigt werden. Die untere Elektrodenschicht 108 kann mithilfe einer geeigneten Technik, wie z.B. einer physikalischen Gasphasenabscheidung (PVD), eines Plattierens oder einer Verfahrensweise, die ein Ausbilden einer Keimschicht mithilfe von PVD und anschließendes Plattieren, um die untere Elektrodenschicht auf der Keimschicht auszubilden, umfasst, abgeschieden werden.
  • 1B ist ein Diagramm, das ein Beispiel eines Strukturierungsprozesses 110 zum Strukturieren der unteren Elektrodenschicht 108, um die unteren Elektrodenmerkmale 112 auszubilden, darstellt. In einem Beispiel umfasst der Strukturierungsprozess 110 ein Ausbilden einer strukturierten Fotolackschicht auf der unteren Elektrodenschicht 108 mithilfe eines lithografischen Prozesses und ein Ätzen der unteren Elektrodenschicht 108 unter Verwendung der strukturierten Fotolackschicht als einer Ätzmaske. Ein lithografischer Prozess kann ein Beschichten, ein Belichten und ein Entwickeln umfassen. Eine Fotolackschicht wird auf der unteren Elektrodenschicht 108 mithilfe eines geeigneten Prozesses, wie z.B. einer Rotationsbeschichtung, aufgeschichtet. Die Fotolackschicht wird dann mit einer Lichtquelle über eine Fotomaske belichtet. Die belichtete Fotolackschicht wird dann entwickelt, um die strukturierte Fotolackschicht auszubilden. Der lithografische Prozess kann ferner einen oder mehrere Backprozesse, wie z.B. einen Soft-Bake, ein Backen nach dem Belichten und einen Hard-Bake, umfassen. Der lithografische Prozess kann alternativ eine andere Technik umfassen, wie z.B. Elektronenstrahl-Direktschreiben oder eine maskenlose Lithografie. Alternativ kann eine Hartmaske als eine Ätzmaske verwendet werden. In diesem Fall wird eine Hartmaskenschicht zwischen der unteren Elektrodenschicht 108 und der Fotolackschicht abgeschieden; die Fotolackschicht wird mithilfe des lithografischen Prozesses strukturiert, und ein Ätzprozess wird auf die Hartmaske angewendet, um die Struktur von der strukturierten Fotolackschicht auf die Hartmaskenschicht zu übertragen.
  • Der Ätzprozess kann Trockenätzen, Nassätzen oder beides umfassen. In einem Beispiel kann der Ätzprozess ein reaktiver Ionenätzprozess (RIE) sein.
  • In einigen Beispielen kann der Strukturierungsprozess 110 ausgelegt sein, um einen Unterätzprofil für die unteren Elektrodenmerkmale 112 zu erzeugen. Wie in 1B dargestellt, werden die unteren Elektrodenmerkmale 112 derart ausgebildet, dass die Oberseite breiter ist als die Unterseite. Das Unterätzprofil kann durch Einstellen des Winkels des richtungsabhängigen Ätzprozesses, der zum Entfernen von Abschnitten der unteren Elektrodenschicht 108 verwendet wird, erzielt werden. In einigen Beispielen können die unteren Elektrodenmerkmale 112 jedoch mit einem im Wesentlichen geraden Profil ausgebildet werden. In solchen Fällen können die Seitenwände der unteren Elektrodenmerkmale 112 im Wesentlichen senkrecht zu dem Substrat 102 sein.
  • 1C ist ein Diagramm, das ein Beispiel eines Light-of-Sight-Prozesses 114 zum Ausbilden eines MTJ-Stapels 116, 117 darstellt. In der vorliegenden Ausführungsform weist der durch die Line-of-Sight-Abscheidung erzielte MTJ-Stapel keine (oder im Wesentlichen keine) Abscheidung von MTJ-Materialien auf den freigelegten Seitenwänden der unteren Elektrode. Wie nachstehend ausführlicher beschrieben sein wird, umfasst der MTJ-Stapel 116, 117 mehrere Schichten. Insbesondere umfasst ein Ausbilden des MTJ-Stapels ein Ausbilden einer Fixierungsschicht, einer ersten ferromagnetischen Schicht, einer Isolationsschicht, einer zweiten ferromagnetischen Schicht und einer oberen Elektrodenschicht. In einem Beispiel wird der MTJ-Stapel 116, 117 unter Verwendung eines Line-of-Sight-Abscheidungsprozesses, wie z.B. einer PVD mit einer DC-Bias-Spannung, die hinreichend hoch ist, so dass keine seitliche Abscheidung stattfindet, ausgebildet. Daher wird der MTJ-Stapel 116, 117 nicht auf Seitenwänden der unteren Elektrodenmerkmale 112 ausgebildet. Der Abscheidungsprozess 114 erzeugt einen ersten Abschnitt 116 des MTJ-Stapels auf einer Oberseite der unteren Elektrodenmerkmale 112 und einen zweiten Abschnitt 117 des MTJ-Stapels, der zu den unteren Elektrodenmerkmalen 112 benachbart ist. Mit anderen Worten wird der zweite Abschnitt 117 innerhalb der Gräben zwischen den unteren Elektrodenmerkmalen 112 und auf der dielektrischen Schicht 104 und/oder jeglichen verbleibenden Abschnitten der Barriereschicht 106 ausgebildet. Der Line-of-Sight-Abscheidungsprozess 114 und das in 1C dargestellte Unterätzprofil führen zu einem Spalt 107 zwischen dem zweiten Abschnitt 117 des MTJ-Stapels und den unteren Elektrodenmerkmalen 112. Der erste Abschnitt 116 repräsentiert einen Satz wirkliche Merkmale, der auf einer Oberseite der unteren Elektrodenmerkmale 112 ausgebildet wird. Der zweite Abschnitt 117 repräsentiert einen Satz Dummy-Merkmale (Opfer). Die Dummy-Merkmale werden als solche bezeichnet, da sie letztendlich entfernt werden, wie nachstehend ausführlicher beschrieben sein wird.
  • 1D ist ein Diagramm, das einen Abscheidungsprozess 118 zum Ausbilden einer Schutzschicht für die Seitenwände der MTJ-Merkmale 116, die auch als eine Ätzstoppschicht 120 dient, repräsentiert. Der Abscheidungsprozess 118 kann zum Beispiel einen Atomlagenabscheidungsprozess (ALD) oder einen chemischen Gasphasenabscheidungsprozess (CVD) umfassen. Andere geeignete Prozesse können ebenfalls verwendet werden. Die Ätzstoppschicht kann aus einer Vielzahl von Materialien, wie z.B. Siliziumkarbid, Siliziumnitrid oder einem anderen geeigneten Materialfilm(en), gefertigt werden. Solche Materialien werden ausgelegt, um im Wesentlichen gegenüber verschiedenen Ätzprozessen beständig zu sein. In dem vorliegenden Beispiel wird die Ätzstoppschicht 120 auch in den Spalten zwischen den unteren Elektrodenmerkmalen 112 und den Dummy-Merkmalen 117 des MTJ-Stapels ausgebildet und schützt den ersten Abschnitt 116 vor einem anschließenden Ätzen.
  • 1E ist ein Diagramm, das eine strukturierte Maske 122 zeigt, die auf einer Oberseite der wirklichen Merkmale 116 des MTJ-Stapels ausgebildet wird. In einem Beispiel kann die Maske 122 eine strukturierte Fotolackschicht sein, die mithilfe eines lithografischen Prozesses ausgebildet wird. Alternativ kann die strukturierte Maske 122 eine Hartmaske sein, die mithilfe einer Verfahrensweise ausgebildet wird, welche ein Abscheiden einer Hartmaskenschicht (wie z.B. Siliziumoxid oder Siliziumnitrid), ein Ausbilden einer strukturierten Fotolackschicht auf der Hartmaskenschicht, und ein Übertragen der Struktur von der strukturierten Fotolackschicht auf die Hartmaskenschicht durch Ätzen umfasst.
  • 1F ist ein Diagramm, das ein Beispiel eines Entfernungsprozesses 124 zum Entfernen der Dummy-Merkmale 117 zeigt. In dem vorliegenden Beispiel schützt die Maske 122 die wirklichen Merkmale 116 vor dem Entfernungsprozess 124. Daher werden lediglich die Dummy-Merkmale 117 entfernt, da sie dem Entfernungsprozess 124 ausgesetzt sind. In einem Beispiel ist der Entfernungsprozess 124 ein Ätzprozess. Zum Beispiel kann der Entfernungsprozess 124 ein reaktiver Ionenätzprozess sein.
  • 1G zeigt einen Entfernungsprozess 126 zum Entfernen der Maske 122. Der Entfernungsprozess 126 kann ein Nassätzprozess oder ein Trockenätzprozess sein. Der Entfernungsprozess 126 kann derart ausgelegt sein, dass er die Maske 122 selektiv entfernt, während die verbleiben Merkmale im Wesentlichen intakt belassen werden. MTJ-Merkmale 116 sind daher aufgrund des Charakters des Line-of-Sight-MTJ-Abscheidungsprozesses und eines anschließenden Schutzes der Merkmale 116 durch die Schutzschicht 120 in anschließenden Strukturierungs- und Entfernungsprozessen frei von Ätzschäden.
  • 1H ist ein Diagramm, das ein Beispiel einer dielektrischen Schicht 128 zeigt, die auf den wirklichen Merkmalen 116 des MTJ-Stapels angeordnet wird. In einigen Beispielen kann das für die dielektrische Schicht 128 verwendete Material dem für die dielektrische Schicht 104 verwendeten Material gleich sein. Die dielektrische Schicht 128 deckt sowohl die Oberseite als auch die Seiten der wirklichen Merkmale 116 des MTJ-Stapels ab. Außerdem füllt die dielektrische Schicht 120 den Raum zwischen den unteren Elektrodenmerkmalen 112. Zum Beispiel kann die dielektrische Schicht 128 Siliziumoxid, ein Low-k-Dielektrikumsmaterial, ein anderes geeignetes dielektrisches Material oder eine Kombination davon umfassen. Das Verfahren zum Ausbilden der dielektrischen Schicht kann eine geeignete Abscheidungstechnik, wie z.B. CVD, oder eine Verfahrensweise, die eine Rotationsbeschichtung und Härtung umfasst, aufweisen. Das Verfahren kann ferner ein chemisch-mechanisches Polieren (CMP) umfassen, um die obere Fläche zu planarisieren.
  • 1I ist ein Diagramm, das Kontaktmerkmale 130 zeigt, welche innerhalb der dielektrischen Schicht 128 ausgebildet werden. Die Kontaktmerkmale 130 stellen eine elektrische Verbindung zwischen der oberen Schicht der wirklichen Merkmale 116 des MTJ-Stapels und anderen Abschnitten der Schaltung bereit. Nachfolgende Schichten können auf einer Oberseite der Kontaktmerkmale 130 ausgebildet werden, um eine leitfähige Verbindungsleitungsführung für die Schaltung bereitzustellen. Die Kontaktmerkmale 130 werden mithilfe einer geeigneten Verfahrensweise ausgebildet, die der zum Ausbilden von Kontaktmerkmalen oder Durchkontaktierungsmerkmalen der Verbindungsstruktur verwendeten Verfahrensweise ähnlich ist.
  • Das Ausbilden der Kontaktmerkmale 130 wird nachstehend gemäß einem Beispiel beschrieben. Kontaktlöcher werden durch die dielektrische Schicht 128 unter Verwendung eines Strukturierungsprozesses, der einen lithografischen Prozess und ein Ätzen umfasst, ausgebildet, um die obere Schicht der wirklichen Merkmale 116 des MTJ-Stapels freizulegen. Ein leitfähiges Material wird auf das Substrat mithilfe einer geeigneten Technik, wie z.B. einer oder mehrerer PVD-Abscheidungen, abgeschieden, um die Kontaktlöcher zu füllen. Das leitfähige Material kann ein Metall oder eine Metalllegierung, wie z.B. Kupfer, Aluminium oder Wolfram, umfassen und kann zusätzlich eine Liner-Schicht, wie z.B. Titannitrid und Titan, umfassen. Ein Planarisierungsprozess, wie z.B. ein CMP-Prozess, kann dann verwendet werden, um die obere Fläche des Substrats zu planarisieren.
  • In anderen Ausführungsformen werden die Kontaktmerkmale zusammen mithilfe eines Prozesses, wie z.B. eines Damascene-Prozesses oder eines Dual-Damascene-Prozesses, ausgebildet, um eine Metallschicht oder eine Durchkontaktierungsschicht der Verbindungsstruktur auszubilden.
  • 2A, 2B, 2C, 2D, 2E, 2F, 2G und 2H sind Diagramme, die einen Beispielprozess zum Ausbilden einer MTJ-Vorrichtung durch Ausbilden von Dummy-Merkmalen über den wirklichen Merkmalen darstellen. 2A zeigt einen Strukturierungsprozess 201 zum Strukturieren einer unteren Elektrodenschicht, um mehrere untere Elektrodenmerkmale 202 auszubilden. Der Strukturierungsprozess 201 kann dem vorstehend beschriebenen Strukturierungsprozess 110 oder anderen Strukturierungsmaßnahmen nach dem Stand der Technik ähnlich sein. In dem vorliegenden Beispiel ist der Strukturierungsprozess 201 derart ausgelegt, dass er ein im Wesentlichen gerades Profil erzeugt. Insbesondere sind die Seitenwände der unteren Elektrodenmerkmale 202 im Wesentlichen senkrecht zu dem Substrat 102.
  • 2B ist ein Diagramm, das ein Abscheiden einer Ätzstoppschicht 204 auf die unteren Elektrodenmerkmale 202 zeigt. Die Ätzstoppschicht 204 wird auf den oberen Flächen der unteren Elektrodenmerkmale 202 sowie den Seitenwänden der unteren Elektrodenmerkmale 202 abgeschieden. Die Ätzstoppschicht 204 wird außerdem entlang der Fläche der dielektrischen Schicht 104 zwischen den unteren Elektrodenmerkmalen 202 abgeschieden. Die Ätzstoppschicht 204 kann aus einem dielektrischen Material, wie z.B. Siliziumnitrid, Siliziumoxid oder Siliziumoxinitrid, gefertigt werden. Andere geeignete Materialien können ebenfalls verwendet werden.
  • 2C ist ein Diagramm, das ein Abscheiden einer zusätzlichen dielektrischen Schicht 206 und einer Hartmaskenschicht 208 zeigt. Die dielektrische Schicht 206 kann ein beliebiges geeignetes dielektrisches Material umfassen und kann mehr als eine Schicht umfassen, die mithilfe einer geeigneten Technik, wie z.B. CVD oder einer Rotationsbeschichtung, abgeschieden werden. In einigen Beispielen kann die dielektrische Schicht 206 aus demselben Typ von Material gefertigt werden wie die dielektrische Schicht 104. Ein CMP kann zusätzlich auf die dielektrische Schicht angewendet werden, um die obere Fläche zu planarisieren. Die Hartmaskenschicht 208 wird auf die dielektrische Schicht 206 abgeschieden und wird zum Strukturieren der dielektrischen Schicht 206 verwendet. Die Hartmaske kann für eine anschließende Ätzselektivität ein Material umfassen, das von jenem der dielektrischen Schicht 206 verschieden ist. Zum Beispiel umfasst die dielektrische Schicht 206 Siliziumoxid oder ein Low-k-Dielektrikumsmaterial und die Hartmaskenschicht 208 umfasst Siliziumnitrid.
  • 2D ist ein Diagramm, das ein Beispiel eines Entfernungsprozesses 210 zum Freilegen der unteren Elektrodenmerkmale 202 zeigt. Zum Beispiel kann die Hartmaskenschicht 208 strukturiert werden, um die Gebiete des dielektrischen Films über den unteren Elektrodenmerkmalen 202 freizulegen. Die Hartmaskenschicht 208 kann unter Verwendung fotolithografischer Techniken strukturiert werden, wie vorstehend beschrieben. Der Entfernungsprozess 210 kann ein Ätzprozess, insbesondere ein Trockenätzprozess, sein. Nach dem Entfernungsprozess 210 verbleibt ein Satz Säulen 207 zwischen den unteren Elektrodenmerkmalen 202. In dem vorliegenden Beispiel ist der Strukturierungsprozess 210 derart ausgelegt, dass er Säulen mit im Wesentlichen geraden Profilen oder leicht hinterschnittenen Profilen erzeugt (Öffnungsabmessung zwischen benachbarten Säulen ist geringfügig größer, wenn sie in der Nähe der oberen Fläche von 202 gemessen wird, im Vergleich mit der Öffnungsabmessung an der Oberseite des Dielektrikums 206 der Säulen). Insbesondere sind die Seitenwände der Säulenmerkmale 207 im Wesentlichen senkrecht zum Substrat 102.
  • 2E zeigt ein Ausbilden eines Spacer 209 und einen Line-of-Sight-Abscheidungsprozess 212 zum Ausbilden des MTJ-Stapels. Der Spacer 209 kann aus einem dielektrischen Material gefertigt werden. Die Dicke des Spacers 209 kann gewählt werden, um auch die Größe der MTJ-Stapel 214, die auf den unteren Elektrodenmerkmalen 202 ausgebildet werden, einzustellen und zu steuern.
  • Der Abscheidungsprozess 212 kann dem vorstehend beschriebenen Abscheidungsprozess 114 ähnlich sein. Der Abscheidungsprozess 212 umfasst mehrere Abscheidungsschritte, um entsprechende Filme der MTJ-Stapel abzuscheiden. In verschiedenen Beispielen können Spacer-Abscheidungsschritte eine oder mehrere Abscheidungstechniken umfassen, wie z.B. CVD, PVD, eine Atomlagenabscheidung (ALD) oder eine andere Abscheidungstechnik, die derart ausgelegt ist, dass sie konforme Spacer 209 abscheidet, auf die ein Line-of-Sight-Abscheidungsprozess der MTJ-Filme folgt. Die MTJ-Abscheidung im Prozess 212 erzeugt einen ersten Satz MTJ-Merkmale 214 auf den unteren Elektrodenmerkmalen 202 und einen zweiten Satz MTJ-Merkmale 215 auf einer Oberseite der Säulen 207. In einem Beispiel werden die MTJ-Merkmale 214, 215 unter Verwendung eines Line-of-Sight-Abscheidungsprozesses ausgebildet. Daher werden die MTJ-Stapel 214, 215 nicht auf Seitenwänden der Säulen 207 ausgebildet. Da die Säulen 207 vorhanden sind, führt der Abscheidungsprozess 212 dazu, dass der zweite Satz MTJ-Merkmale 215 auf einer anderen Höhe ausgebildet wird als der erste Satz MTJ-Merkmale 214. Der erste Satz MTJ-Merkmale 214 kann als wirkliche Merkmale bezeichnet werden, da sie eine Funktion in der endgültigen Struktur erfüllen werden. Der zweite Satz MTJ-Merkmale 215 kann als Dummy-Merkmale bezeichnet werden und wird anschließend entfernt werden.
  • 2F ist ein Diagramm, das eine Abscheidung einer zusätzlichen dielektrischen Schicht 216 darstellt. Die dielektrische Schicht 216 wird auf der Oberseite von sowohl dem ersten Satz MTJ-Merkmale 214 als auch dem zweiten Satz MTJ-Merkmale 215 ausgebildet. Die dielektrische Schicht 216 füllt daher die Spalte zwischen den Säulen 207. Die dielektrische Schicht 216 kann aus demselben Typ von Material gefertigt werden, das zum Ausbilden anderer dielektrischer Schichten, wie z.B. der dielektrischen Schicht 206 und der dielektrischen Schicht 104, verwendet wird.
  • 2G zeigt einen Planarisierungsprozess 218, der die Dummy-Merkmale 215 entfernt. In einem Beispiel ist der Planarisierungsprozess 218 ein CMP-Prozess. Der CMP-Prozess wird angewendet, um sowohl die Dummy-Merkmale 215 zu entfernen als auch die oberen Flächen der wirklichen Merkmale 214 freizulegen. Daher werden Abschnitte des ursprünglichen abgeschiedenen MTJ-Stapels, die nicht zum Verwenden mit einer MTJ-Vorrichtung bestimmt sind, entfernt, ohne dass der abgeschiedene MTJ-Stapel strukturiert und geätzt werden muss. Daher werden Schäden an den Seiten der MTJ-Merkmale 214 im Wesentlichen eliminiert, da diese Merkmale keinem Ätzprozess in dem Fertigungsprozess unterzogen oder ausgesetzt werden.
  • 2H ist ein Diagramm, das eine zusätzliche Dielektrische Schicht 220 und darin ausgebildete Kontakte 222 darstellt. In einem Beispiel wird die dielektrische Schicht 220 zunächst abgeschieden, um die wirklichen Merkmale 214 und die freigelegten Abschnitte der dielektrischen Schicht 206 abzudecken. Die dielektrische Schicht 220 kann aus demselben Typ von Material gefertigt werden wie die dielektrische Schicht 206. In einigen Beispielen können jedoch verschiedene dielektrische Materialien verwendet werden.
  • Nachdem die dielektrische Schicht 220 abgeschieden wurde, kann sie strukturiert werden, um Kontaktlöcher darin auszubilden. Die dielektrische Schicht 220 kann unter Verwendung eines Strukturierungsprozesses, der einen lithografischen Prozess und ein Ätzen umfasst, strukturiert werden. Der Strukturierungsprozess kann dem vorstehenden Strukturierungsprozess, wie z.B. einem Strukturierungsprozess zum Ausbilden von Kontaktlöchern in 1I, ähnlich sein. Nachdem die Kontaktlöcher ausgebildet wurden, können die Kontaktlöcher mit einem Metallmaterial gefüllt werden, um die Kontakte 222 auszubilden. Dann kann ein CMP-Prozess durchgeführt werden, um die Fläche des Wafers zu planarisieren und Abschnitte der dielektrischen Schicht 220 freizulegen. Die Verfahrensweise zum Ausbilden der Kontakte 220 ist der Verfahrensweise zum Ausbilden der Kontakte 130 in 1I ähnlich.
  • 3 ist ein Diagramm, das Beispielschichten des MTJ-Stapels 300 darstellt. Gemäß dem vorliegenden Beispiel wird der MTJ-Stapel 300 zwischen einem unteren Elektrodenmerkmal 301 und einem Kontakt 303 angeordnet. Das untere Elektrodenmerkmal 301 kann den vorstehend beschriebenen unteren Elektrodenmerkmalen 112, 202 entsprechen. Der Kontakt 303 kann den vorstehend beschriebenen Kontakten 130, 222 entsprechen. Der MTJ-Stapel 300 kann den wirklichen Merkmalen 116, 214 entsprechen, die mithilfe der vorstehend beschriebenen Abscheidungsprozesse 114, 212 ausgebildet werden.
  • Wie vorstehend beschrieben, umfasst der MTJ-Stapel 300 mehrere Schichten, die eine Fixierungsschicht 310, eine erste ferromagnetische Schicht 302, eine Isolationsschicht 304, eine zweite ferromagnetische Schicht 306 und die obere Elektrode 308 umfassen. Die erste ferromagnetische Schicht 302 kann auch als eine fixierte Schicht, eine Referenzschicht oder eine gepinnte Schicht bezeichnet werden. Die zweite ferromagnetische Schicht 306 kann auch als eine freie Schicht bezeichnet werden. In einigen Beispielen umfasst der MTJ-Stapel 300 möglicherweise die obere Elektrodenschicht 308 nicht. Stattdessen kann die Funktion der oberen Elektrode 308 durch den Kontakt 303 ausgeführt werden. In einer alternativen Struktur kann die freie Schicht unter der Tunnelbarriere angeordnet werden und die fixierte und die zugehörigen antiferromagnetischen Schichten können über der Tunnelbarriere angeordnet werden.
  • In einigen Ausführungsformen ist die Fixierungsschicht 310 eine Schicht aus einem antiferromagnetischen (AFM) Material. Antiferromagnetische Materialien sind jene, bei denen sich die magnetischen Momente von Atomen oder Molekülen derart ausrichten, dass ein Muster ausgebildet wird, wobei Spins benachbarter Atome oder Moleküle in entgegengesetzte Richtungen zeigen. Die Fixierungsschicht 310 kann aus einer Vielzahl von Materialien gefertigt werden, die Platinmangan (PtMn), Iridiummangan (IrMn), Rhodiummangan (RhMn) und Eisenmangan (FeMn) umfassen, aber nicht darauf beschränkt sind. Ein solches Material kann unter Verwendung verschiedener Abscheidungstechniken, wie z.B. einer Plasma-Gasphasenabscheidung (PVD), abgeschieden werden.
  • Die erste ferromagnetische Schicht 302, oder die fixierte Schicht, weist ein magnetisches Moment auf, das in einer bestimmten Richtung durch die antiferromagnetische Fixierungsschicht 310 „fixiert“ ist. Daher ändert die erste ferromagnetische Schicht 302 während des Betriebs der MTJ-Vorrichtung ihr magnetisches Moment nicht. Die erste ferromagnetische Schicht 302 kann aus einer Vielzahl von Materialien gefertigt werden, die CoFeB, CoFeTa, NiFe, Co, CoFe, CoPt, CoPd, FePt oder andere Legierungen von Ni, Co und Fe umfassen, nicht aber darauf beschränkt sind. Ein solches Material kann unter Verwendung verschiedener Abscheidungstechniken, wie z.B. einer PVD, abgeschieden werden.
  • Die Isolationsschicht 304 kann aus einem elektrisch resistiven Material, wie z.B. einem Oxidmaterial, ausgebildet werden. In dem vorliegenden Beispiel wird die Isolationsschicht 304 aus Magnesiumoxid (MgO) gefertigt. In alternativen Beispielen kann die Isolationsschicht 304 Magnesium (Mg), MgO, Aluminiumoxid (AlO), Aluminiumnitrid (AlN), Aluminiumoxinitrid (AlON), andere geeignete Materialien oder eine Kombination davon umfassen. Die Isolationsschicht 304 kann mithilfe geeigneter Abscheidungsverfahren, wie z.B. PVD, ausgebildet werden. Die Dicke der Isolationsschicht 304 kann in einem Bereich von ungefähr 5 Ängström bis ungefähr 15 Ängström liegen.
  • Die zweite ferromagnetische Schicht 306, oder die freie Schicht, wird ebenfalls aus einem ferromagnetischen Material gefertigt. Anders als bei der ersten ferromagnetischen Schicht 302 kann sich die Richtung des magnetischen Moments der freien Schicht 306 unter verschiedenen Bedingungen während des Betriebs der MTJ-Vorrichtung ändern, da keine zu der freien Schicht 306 benachbarte Fixierungsschicht vorhanden ist.
  • In einigen Beispielen wird eine obere Elektrodenschicht 308 auf die freie Schicht 306 abgeschieden. Gemäß bestimmten Ausführungsbeispielen kann die obere Elektrode 308 aus einem geeigneten leitfähigen Material gefertigt werden. Derartige Materialien umfassen Titan (Ti), Tantal (Ta), Platin (Pt) oder Ruthenium (Ru), sind aber nicht darauf beschränkt. Die obere Elektrodenschicht 308 kann unter Verwendung einer physikalischen Gasphasenabscheidung (PVD oder Sputtern) oder eines anderen geeigneten Prozesses ausgebildet werden.
  • Wenn das magnetische Moment der freien Schicht 306 in dieselbe Richtung zeigt wie das magnetische Moment der Referenzschicht 302, können Elektronen leichter durch die Isolationsschicht 304 tunneln. Dies veranlasst, dass sich der MTJ in einem Zustand eines verhältnismäßig niedrigen Widerstands befindet. Daher kann beim Anlegen einer geeignet polarisierten Spannung ein elektrischer Strom durch den MTJ-Stapel 300 zwischen den unteren Elektrodenmerkmalen 301 und dem Kontakt 303 fließen.
  • Beim Anlegen einer entgegengesetzt polarisierten Spannung kann das magnetische Moment der freien Schicht 108 eingestellt werden, so dass es zur Richtung des magnetischen Moments der Referenzschicht 104 entgegengerichtet ist. In diesem Zustand ist es für Elektronen schwieriger, durch die Isolationsschicht 304 zu tunneln. Dies veranlasst, dass sich der MTJ in einem Zustand eines verhältnismäßig hohen Widerstands befindet. Die verschiedenen Widerstandszustände können zum Repräsentieren digitaler Werte verwendet werden. Zum Beispiel kann der Zustand hohen Widerstands verwendet werden, um eine digitale ,o' zu repräsentieren, während der Zustand niedrigen Widerstands verwendet werden kann, um eine digitale ,1' zu repräsentieren.
  • 4 ist ein Ablaufdiagramm, das ein Beispielverfahren zum Ausbilden einer MTJ-Vorrichtung durch Ausbilden von Dummy-Merkmalen unter den wirklichen Merkmalen gemäß einigen Ausführungsformen darstellt. Gemäß dem vorliegenden Beispiel umfasst das Verfahren 400 einen Vorgang 402 zum Strukturieren einer Metallschicht, um mehrere untere Elektrodenmerkmale auszubilden. Die unteren Elektrodenmerkmale können dann unter Verwendung verschiedener fotolithografischer Techniken strukturiert werden.
  • Das Verfahren 400 umfasst ferner einen Vorgang 404 zum Ausbilden eines MTJ-Stapels mithilfe einer Line-of-Sight-Abscheidung, so dass ein erster Abschnitt des MTJ-Stapels auf den unteren Elektrodenmerkmalen ausgebildet wird, und ein zweiter Abschnitt (Opfer-Abschnitt) des MTJ-Stapels auf einer Höhe ausgebildet wird, die von einer oberen Fläche der unteren Elektrodenmerkmale verschieden ist, und keine wesentliche Abscheidung von MTJ-Materialien auf den Seitenwänden der unteren Elektrodenmerkmale stattfindet. Zum Beispiel kann der zweite Abschnitt des MTJ-Stapels innerhalb von Gräben zwischen den unteren Elektrodenmerkmalen ausgebildet werden, wie in 1C dargestellt. Daher wird der zweite Abschnitt (Opfer-Abschnitt) des MTJ-Stapels auf einer Höhe ausgebildet, die niedriger ist als die obere Fläche der unteren Elektrodenmerkmale.
  • Das Verfahren 400 umfasst ferner einen Vorgang 406 zum Abscheiden einer Ätzstoppschicht sowohl auf dem ersten Abschnitt des MTJ-Stapels als auch dem zweiten Abschnitt des MTJ-Stapels. Der zweite Abschnitt des MTJ-Stapels entspricht den vorstehend beschriebenen Dummy-Merkmalen 117. Die Ätzstoppschicht kann auch in Spalten zwischen den unteren Elektrodenmerkmalen und den Dummy-Merkmalen ausgebildet werden.
  • Das Verfahren 400 umfasst ferner einen Vorgang 408 zum Ausbilden einer strukturierten Hartmaske über dem MTJ-Stapel, so dass der erste Abschnitt des MTJ-Stapels abgedeckt wird und der zweite Abschnitt des MTJ-Stapels freigelegt wird. Die strukturierte Hartmaske kann durch Abscheiden eines Materials auf den Wafer und anschließendes Strukturieren des Materials unter Verwendung verschiedener fotolithografischer Techniken ausgeführt werden.
  • Das Verfahren 400 umfasst ferner einen Vorgang 410 zum Durchführen eines Entfernungsprozesses, um den zweiten Abschnitt des MTJ-Stapels zu entfernen, wobei der Entfernungsprozess einen Ätzprozess zum Entfernen des zweiten Abschnitts des MTJ-Stapels, der durch die strukturierte Hartmaske freigelegt ist, umfasst. Der Entfernungsprozess 410 entfernt daher lediglich die Dummy-Merkmale, ohne dass die Dummy-Merkmale von den wirklichen Merkmalen weggeätzt werden müssen, wie es der Fall wäre, wenn die Dummy-Merkmale und die wirklichen Merkmale auf einer einzelnen Höhe als eine durchgehende einzelne Schicht ausgebildet worden wären.
  • 5 ist ein Ablaufdiagramm, das ein Beispielverfahren zum Ausbilden einer MTJ-Vorrichtung durch Ausbilden von Dummy-Merkmalen (Opfer-Merkmalen) über den wirklichen Merkmalen gemäß einigen Ausführungsformen darstellt. Gemäß dem vorliegenden Beispiel umfasst das Verfahren 500 einen Vorgang 502 zum Strukturieren einer Metallschicht, um mehrere untere Elektrodenmerkmale auszubilden. Die unteren Elektrodenmerkmale können dann unter Verwendung verschiedener fotolithografischer Techniken strukturiert werden.
  • Das Verfahren 500 umfasst ferner einen Vorgang 504 zum Abscheiden einer dielektrischen Schicht, die die oberen Flächen der unteren Elektrodenmerkmale abdeckt. Die dielektrische Schicht füllt außerdem die Spalte zwischen den unteren Elektrodenmerkmalen.
  • Das Verfahren 500 umfasst ferner einen Vorgang 506 zum Strukturieren der dielektrischen Schicht, um die oberen Flächen der unteren Elektrodenmerkmale freizulegen. Dies erzeugt eine Reihe von Säulen, die zwischen den unteren Elektrodenmerkmalen angeordnet sind.
  • Das Verfahren 500 umfasst ferner einen Vorgang 508 zum Ausbilden eines MTJ-Stapels mithilfe einer Line-of-Sight-Abscheidung, so dass ein erster Abschnitt des MTJ-Stapels auf den unteren Elektrodenmerkmalen ausgebildet wird, und ein zweiter Abschnitt des MTJ-Stapels auf einer Höhe ausgebildet wird, die von einer oberen Fläche des ersten Abschnitts des MTJ-Stapels verschieden ist. Insbesondere wird der zweite Abschnitt des MTJ-Stapels auf einer Oberseite der Säulen ausgebildet, die zwischen den unteren Elektrodenmerkmalen angeordnet sind. Daher wird der zweite Abschnitt des MTJ-Stapels auf einer Höhe ausgebildet, die höher ist als die obere Fläche der unteren Elektrodenmerkmale. Der mithilfe eines Line-of-Sight-Abscheidungsprozesses erzielte MTJ-Stapel weist keine wesentliche Abscheidung von MTJ-Materialien auf den Seitenwänden der Säulen auf.
  • Das Verfahren 500 umfasst ferner einen Vorgang 510 zum Abscheiden einer zusätzlichen dielektrischen Schicht, die sowohl den ersten Abschnitt des MTJ-Stapels als auch den zweiten Abschnitt des MTJ-Stapels abdeckt. Daher füllt die zusätzliche dielektrische Schicht Spalte zwischen den Säulen und über den wirklichen MTJ-Merkmalen, die auf den unteren Elektrodenmerkmalen ausgebildet sind.
  • Das Verfahren 500 umfasst ferner einen Vorgang 512 zum Durchführen eines Entfernungsprozesses, um den zweiten Abschnitt des MTJ-Stapels zu entfernen, wobei der Entfernungsprozess einen CMP-Prozess umfasst, der den zweiten Abschnitt des MTJ-Stapels entfernt. Mit anderen Worten wird der Wafer herunterpoliert, bis die zweiten Abschnitte des MTJ-Stapels, die auf den Säulen ausgebildet sind, vollständig entfernt sind und die obere Schicht der ersten Abschnitte des MTJ-Stapels freigelegt ist.
  • Unter Verwendung von hier beschriebenen Prinzipien können MTJ-Vorrichtungen ausgebildet werden, ohne dass eine MTJ-Stapelschicht direkt strukturiert werden muss, wie es in herkömmlichen Techniken vorgenommen wird. Daher können Schäden an dem MTJ-Stapel wesentlich reduziert oder eliminiert werden. Dies ermöglicht es, dass ein geringer Betriebsstrombereich verwendet wird, wodurch erlaubt wird, dass die Vorrichtung mit einer besseren Leistungseffizienz und verbesserten Speicher- und Haltecharakteristiken arbeitet.
  • Gemäß einem Beispiel umfasst ein Verfahren ein Strukturieren einer Metallschicht, um mehrere untere Elektrodenmerkmale auszubilden, Ausbilden eines MTJ-Stapels (magnetischer Tunnelkontakt), so dass ein erster Abschnitt des MTJ-Stapels auf den unteren Elektrodenmerkmalen ausgebildet wird, und ein zweiter Abschnitt des MTJ-Stapels auf einer Höhe ausgebildet wird, die von einer oberen Fläche der unteren Elektrodenmerkmale verschieden ist, und Durchführen eines Entfernungsprozesses, um den zweiten Abschnitt des MTJ-Stapels zu entfernen, während der erste Abschnitt des MTJ-Stapels im Wesentlichen intakt belassen wird.
  • Gemäß einem Beispiel umfasst ein Verfahren ein Strukturieren einer Metallschicht, um mehrere untere Elektrodenmerkmale auszubilden, Ausbilden eines MTJ-Stapels (magnetischer Tunnelkontakt) unter Verwendung eines Line-of-Sight-Abscheidungsprozesses, so dass ein erster Satz MTJ-Merkmale auf oberen Flächen der unteren Elektrodenmerkmale ausgebildet wird, ein zweiter Satz MTJ-Merkmale auf einer Höhe ausgebildet wird, die von den oberen Flächen der unteren Elektrodenmerkmale verschieden ist, und Durchführen eines Entfernungsprozesses, um den zweiten Satz MTJ-Merkmale zu entfernen, während der erste Satz MTJ-Merkmale im Wesentlichen intakt belassen wird.
  • Gemäß einem Beispiel umfasst eine Vorrichtung mehrere untere Elektrodenmerkmale, die auf einem Substrat angeordnet sind. Die Vorrichtung umfasst ferner MTJ-Stapel (magnetischer Tunnelkontakt), die auf den unteren Elektrodenmerkmalen angeordnet sind. Die MTJ-Stapel umfassen eine fixierte Schicht, eine Barriereschicht, eine freie Schicht und eine obere Elektrodenschicht. Die Vorrichtung umfasst ferner eine Ätzstoppschicht, die auf Seitenwänden der unteren Elektrodenmerkmale und entlang des Substrats zwischen den unteren Elektrodenmerkmalen ausgebildet ist.

Claims (7)

  1. Verfahren, umfassend: Strukturieren einer Metallschicht, um mehrere untere Elektrodenmerkmale auszubilden, Ausbilden eines magnetischen Tunnelkontakt-Stapels, MTJ-Stapels, mithilfe eines Line-of-Sight-Abscheidungsprozesses, so dass ein erster Abschnitt des MTJ-Stapels auf den unteren Elektrodenmerkmalen ausgebildet wird, und ein zweiter Abschnitt des MTJ-Stapels auf einer Höhe ausgebildet wird, die von einer oberen Fläche der unteren Elektrodenmerkmale verschieden ist, Durchführen eines Entfernungsprozesses, um den zweiten Abschnitt des MTJ-Stapels zu entfernen, während der erste Abschnitt des MTJ-Stapels im Wesentlichen intakt belassen wird, und nach dem Ausbilden des MTJ-Stapels und vor dem Durchführen des Entfernungsprozesses, konformes Abscheiden einer Ätzstoppschicht sowohl auf dem ersten Abschnitt des MTJ-Stapels als auch dem zweiten Abschnitt des MTJ-Stapels und auf den unteren Elektrodenmerkmalen, wobei die Höhe niedriger ist als die obere Fläche der unteren Elektrodenmerkmale.
  2. Verfahren nach Anspruch 1, ferner umfassend: Abscheiden einer dielektrischen Schicht auf dem ersten Abschnitt des MTJ-Stapels, und Ausbilden von Kontakten innerhalb der dielektrischen Schicht, die mit dem ersten Abschnitt des MTJ-Stapels verbunden werden.
  3. Verfahren nach Anspruch 1 oder 2, das ferner ein Ausbilden einer strukturierten Hartmaske über dem MTJ-Stapel umfasst, so dass der erste Abschnitt des MTJ-Stapels abgedeckt wird und der zweite Abschnitt des MTJ-Stapels freigelegt wird.
  4. Verfahren nach Anspruch 3, wobei der Entfernungsprozess einen Ätzprozess umfasst, um den zweiten Abschnitt des MTJ-Stapels, der durch die strukturierte Hartmaske freigelegt ist, zu entfernen.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ausbilden des MTJ-Stapels umfasst: Ausbilden einer fixierten Schicht, Ausbilden einer Barriereschicht auf der fixierten Schicht; Ausbilden einer freien Schicht auf der Barriereschicht, und Ausbilden einer oberen Elektrodenschicht auf der freien Schicht.
  6. Verfahren, umfassend: Strukturieren einer Metallschicht, um mehrere untere Elektrodenmerkmale auszubilden, Ausbilden eines magnetischen Tunnelkontakt-Stapels, MTJ-Stapels, unter Verwendung eines Line-of-Sight-Abscheidungsprozesses, so dass ein erster Satz MTJ-Merkmale auf oberen Flächen der unteren Elektrodenmerkmale ausgebildet wird, und ein zweiter Satz MTJ-Merkmale auf einer Höhe ausgebildet wird, die von den oberen Flächen der unteren Elektrodenmerkmale verschieden ist, und Durchführen eines Entfernungsprozesses, um den zweiten Satz MTJ-Merkmale zu entfernen, während der erste Satz MTJ-Merkmale im Wesentlichen intakt belassen wird, wobei die Höhe niedriger ist als die oberen Flächen der unteren Elektrodenmerkmale, wobei das Verfahren ferner umfasst: nach dem Ausbilden des MTJ-Stapels und vor dem Durchführen des Entfernungsprozesses, konformes Abscheiden einer Ätzstoppschicht sowohl auf dem ersten Satz MTJ-Merkmale als auch dem zweiten Satz MTJ-Merkmale und auf den unteren Elektrodenmerkmalen, Ausbilden einer strukturierten Hartmaske über dem MTJ-Stapel, so dass der erste Satz MTJ-Merkmale abgedeckt wird und der zweite Satz MTJ-Merkmale freigelegt wird, und Durchführen des Entfernungsprozesses durch Ätzen des zweiten Abschnitts des MTJ-Stapels, der durch die strukturierte Hartmaske freigelegt ist.
  7. Verfahren nach Anspruch 6, wobei das Ausbilden des MTJ-Stapels umfasst: Ausbilden einer ersten ferromagnetischen Schicht, Ausbilden einer Isolationsschicht auf der ersten ferromagnetischen Schicht, Ausbilden einer zweiten ferromagnetischen Schicht auf der Isolationsschicht, und Ausbilden einer oberen Elektrodenschicht auf der zweiten ferromagnetischen Schicht.
DE102016116301.5A 2015-10-20 2016-09-01 Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden Active DE102016116301B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562243753P 2015-10-20 2015-10-20
US62/243,753 2015-10-20
US14/757,582 US9905751B2 (en) 2015-10-20 2015-12-24 Magnetic tunnel junction with reduced damage
US14/757,582 2015-12-24

Publications (2)

Publication Number Publication Date
DE102016116301A1 DE102016116301A1 (de) 2017-04-20
DE102016116301B4 true DE102016116301B4 (de) 2024-02-15

Family

ID=58524407

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016116301.5A Active DE102016116301B4 (de) 2015-10-20 2016-09-01 Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden

Country Status (5)

Country Link
US (3) US9905751B2 (de)
KR (1) KR101869162B1 (de)
CN (1) CN106601904B (de)
DE (1) DE102016116301B4 (de)
TW (1) TWI612699B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
CN107037644A (zh) * 2017-06-05 2017-08-11 京东方科技集团股份有限公司 显示基板母板及其制作方法、显示基板、面板及装置
US10069064B1 (en) * 2017-07-18 2018-09-04 Headway Technologies, Inc. Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
CN109545744B (zh) * 2017-09-21 2020-08-21 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109560190B (zh) * 2017-09-26 2023-02-07 中电海康集团有限公司 包括低k介电材料的mram与其的制作方法
US10262868B1 (en) * 2017-10-17 2019-04-16 Globalfoundries Singapore Pte. Ltd. Self-aligned planarization of low-K dielectrics and method for producing the same
US10622551B2 (en) 2017-11-29 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and devices for magnetic tunnel junction devices
US10522741B1 (en) 2018-06-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Under-cut via electrode for sub 60nm etchless MRAM devices by decoupling the via etch process
US10741748B2 (en) 2018-06-25 2020-08-11 International Business Machines Corporation Back end of line metallization structures
US10714680B2 (en) * 2018-08-27 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
US10868239B2 (en) * 2018-10-25 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient protection layer in MTJ manufacturing
US11508782B2 (en) 2018-10-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask for MTJ patterning
CN111146334A (zh) * 2018-11-02 2020-05-12 江苏鲁汶仪器有限公司 一种磁隧道结制作方法
US10593728B1 (en) * 2018-12-10 2020-03-17 Globalfoundries Singapore Pte. Ltd. Integrated circuits and methods for fabricating integrated circuits with magnetic tunnel junction (MTJ) structures
US10903417B2 (en) 2019-02-04 2021-01-26 International Business Machines Corporation MTJ containing device with replacement top electrode
CN111613661B (zh) * 2019-02-22 2024-03-26 中国科学院物理研究所 隧道结、其制备方法和应用
CN111697131B (zh) * 2019-03-11 2023-04-07 中电海康集团有限公司 Mram的制备方法
TWI797357B (zh) * 2019-07-17 2023-04-01 聯華電子股份有限公司 半導體元件及其製作方法
US11049537B2 (en) * 2019-07-29 2021-06-29 Applied Materials, Inc. Additive patterning of semiconductor film stacks
CN112820821A (zh) * 2019-11-15 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
US11672180B2 (en) * 2020-08-11 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing
US11856854B2 (en) * 2021-04-09 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device structures and method of fabricating the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020042158A1 (en) 2000-10-10 2002-04-11 Alfred Kersch Method of fabricating a micro-technical structure, and micro-technical component
JP2002299724A (ja) 2001-03-30 2002-10-11 Toshiba Corp 磁気抵抗効果素子およびその製造方法
US20050112902A1 (en) 2003-11-21 2005-05-26 Headway Technologies, Inc. Method to make small isolated features with pseudo-planarization for TMR and MRAM applications
US20050148196A1 (en) 2003-12-26 2005-07-07 Manish Sharma Method and system for patterning material in a thin film device
JP2008166633A (ja) 2006-12-26 2008-07-17 Koshin Denki Kk 磁気センサデバイスの製造方法
US20130119494A1 (en) 2011-11-10 2013-05-16 Qualcomm Incorporated Mtj structure and integration scheme
EP2800159A1 (de) 2008-04-18 2014-11-05 Qualcomm Incorporated Magnettunnelübergangelements
US20140349413A1 (en) 2013-05-22 2014-11-27 Sungyoon CHUNG Semiconductor devices and methods of manufacturing the same
US20150061052A1 (en) 2013-09-03 2015-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed Stack MTJ
US20150061051A1 (en) 2013-08-29 2015-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic Tunnel Junction Device

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358756B1 (en) * 2001-02-07 2002-03-19 Micron Technology, Inc. Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
KR100482370B1 (ko) 2002-09-27 2005-04-13 삼성전자주식회사 게이트 산화막의 두께가 다른 반도체장치
US6943038B2 (en) 2002-12-19 2005-09-13 Freescale Semiconductor, Inc. Method for fabricating a flux concentrating system for use in a magnetoelectronics device
US6784091B1 (en) * 2003-06-05 2004-08-31 International Business Machines Corporation Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices
US7183130B2 (en) * 2003-07-29 2007-02-27 International Business Machines Corporation Magnetic random access memory and method of fabricating thereof
US7109539B2 (en) * 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
US6946698B1 (en) * 2004-04-02 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having low-k inter-metal dielectric
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
CA2644356A1 (en) * 2006-03-16 2007-09-27 Novartis Ag Heterocyclic organic compounds for the treatment of in particular melanoma
US7825000B2 (en) * 2007-09-05 2010-11-02 International Business Machines Corporation Method for integration of magnetic random access memories with improved lithographic alignment to magnetic tunnel junctions
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7781231B2 (en) * 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device
US7885105B2 (en) * 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US9159910B2 (en) * 2008-04-21 2015-10-13 Qualcomm Incorporated One-mask MTJ integration for STT MRAM
US7884433B2 (en) * 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
US9368716B2 (en) * 2009-02-02 2016-06-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ
US7989224B2 (en) 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8169816B2 (en) * 2009-09-15 2012-05-01 Magic Technologies, Inc. Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory
TWI532138B (zh) 2009-11-17 2016-05-01 三星電子股份有限公司 具有導電結構的半導體元件及其形成方法
US8912012B2 (en) * 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8455965B2 (en) 2009-11-30 2013-06-04 Qualcomm Incorporated Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
US8278122B2 (en) * 2010-01-29 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming MTJ cells
US8722543B2 (en) * 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US8674465B2 (en) * 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
US8406045B1 (en) * 2011-01-19 2013-03-26 Grandis Inc. Three terminal magnetic element
KR20130017267A (ko) * 2011-08-10 2013-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP5551129B2 (ja) * 2011-09-07 2014-07-16 株式会社東芝 記憶装置
US8704320B2 (en) * 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
US9847478B2 (en) 2012-03-09 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for resistive random access memory (RRAM)
US8803293B2 (en) * 2012-05-11 2014-08-12 Headway Technologies, Inc. Method to reduce magnetic film stress for better yield
US9053781B2 (en) 2012-06-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a forming free resistive random access memory with multi-level cell
US8901687B2 (en) * 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9019743B2 (en) 2012-11-29 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for resistive switching random access memory with high reliable and high density
US9431604B2 (en) 2012-12-14 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) and method of making
US9023699B2 (en) 2012-12-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) structure and method of making the RRAM structure
CN103928608B (zh) * 2013-01-10 2017-05-17 中芯国际集成电路制造(上海)有限公司 磁阻存储器的形成方法
US9331277B2 (en) 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
US8869436B2 (en) 2013-02-27 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory structure and method to recreate filament and recover resistance window
US9478638B2 (en) 2013-03-12 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory with asymmetric source and drain
US9349953B2 (en) 2013-03-15 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
EP2827395A1 (de) * 2013-07-16 2015-01-21 Imec Verfahren zur Strukturierung eines Magnettunnelübergangsstapels
KR102152145B1 (ko) * 2013-09-09 2020-09-07 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9257636B2 (en) * 2013-09-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method
US9564582B2 (en) 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US9142762B1 (en) * 2014-03-28 2015-09-22 Qualcomm Incorporated Magnetic tunnel junction and method for fabricating a magnetic tunnel junction
KR102175471B1 (ko) * 2014-04-04 2020-11-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9349772B2 (en) * 2014-04-25 2016-05-24 Globalfoundries Singapore Pte. Ltd. Methods for fabricatingintegrated circuits with spin torque transfer magnetic randomaccess memory (STT-MRAM) including a passivation layer formed along lateral sidewalls of a magnetic tunnel junction of the STT-MRAM
US9281168B2 (en) * 2014-06-06 2016-03-08 Everspin Technologies, Inc. Reducing switching variation in magnetoresistive devices
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
KR102259870B1 (ko) * 2014-07-30 2021-06-04 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US9343659B1 (en) * 2014-11-07 2016-05-17 Qualcomm Incorporated Embedded magnetoresistive random access memory (MRAM) integration with top contacts
US9564575B2 (en) * 2014-12-30 2017-02-07 Globalfoundries Singapore Pte. Ltd. Dual encapsulation integration scheme for fabricating integrated circuits with magnetic random access memory structures
US9923137B2 (en) * 2015-03-05 2018-03-20 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US9972775B2 (en) * 2015-03-12 2018-05-15 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device having low-k interconnects
US10510946B2 (en) * 2015-07-23 2019-12-17 Globalfoundries Singapore Pte. Ltd. MRAM chip magnetic shielding
US9847473B2 (en) * 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
US10096768B2 (en) * 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
US10199572B2 (en) * 2015-05-27 2019-02-05 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device
US9786839B2 (en) * 2015-07-23 2017-10-10 Globalfoundries Singapore Pte. Ltd. 3D MRAM with through silicon vias or through silicon trenches magnetic shielding
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020042158A1 (en) 2000-10-10 2002-04-11 Alfred Kersch Method of fabricating a micro-technical structure, and micro-technical component
JP2002299724A (ja) 2001-03-30 2002-10-11 Toshiba Corp 磁気抵抗効果素子およびその製造方法
US20050112902A1 (en) 2003-11-21 2005-05-26 Headway Technologies, Inc. Method to make small isolated features with pseudo-planarization for TMR and MRAM applications
US20050148196A1 (en) 2003-12-26 2005-07-07 Manish Sharma Method and system for patterning material in a thin film device
JP2008166633A (ja) 2006-12-26 2008-07-17 Koshin Denki Kk 磁気センサデバイスの製造方法
EP2800159A1 (de) 2008-04-18 2014-11-05 Qualcomm Incorporated Magnettunnelübergangelements
US20130119494A1 (en) 2011-11-10 2013-05-16 Qualcomm Incorporated Mtj structure and integration scheme
US20140349413A1 (en) 2013-05-22 2014-11-27 Sungyoon CHUNG Semiconductor devices and methods of manufacturing the same
US20150061051A1 (en) 2013-08-29 2015-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic Tunnel Junction Device
US20150061052A1 (en) 2013-09-03 2015-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed Stack MTJ

Also Published As

Publication number Publication date
US20200295254A1 (en) 2020-09-17
DE102016116301A1 (de) 2017-04-20
US11145806B2 (en) 2021-10-12
US20170110649A1 (en) 2017-04-20
US10672975B2 (en) 2020-06-02
TW201715762A (zh) 2017-05-01
KR20170046095A (ko) 2017-04-28
TWI612699B (zh) 2018-01-21
US20180166623A1 (en) 2018-06-14
CN106601904B (zh) 2019-12-20
KR101869162B1 (ko) 2018-06-19
CN106601904A (zh) 2017-04-26
US9905751B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
DE102016116301B4 (de) Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden
DE112004001017B4 (de) Integrationsschema zum Vermeiden von Plasmaschäden in MRAM Technologie für ein Verfahren zur Herstellung eines magnetischen Speicherbauelements und ein magnetisches Speicherbauelement
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102005033916B4 (de) Ausrichtung eines MTJ-Stapels an Leiterbahnen in Abwesenheit von Topographie
DE102005034665B4 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE102005034386B4 (de) Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten
DE102018124716A1 (de) Magnetischer Direktzugriffsspeicher und Herstellungsverfahren dafür
DE10324866B4 (de) Verfahren zum Herstellen eines magnetischen Direktzugriffsspeichers
DE102019112891A1 (de) Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode
DE102006001107B4 (de) Verfahren zum Herstellen von MRAM-Zellen
DE102004027663B4 (de) Maskenlose Array-Schutz-Prozessabfolge zur Bildung von Durchgangsverbindungen in magnetischen Zufallszugriffsspeichern
DE102016100136A1 (de) Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE112013006462T5 (de) Eingebettete Magnettunnelkontakte umfassender Logikchip
DE102004034822A1 (de) MRAM und Verfahren zu dessen Herstellung
DE102005032979A1 (de) Strukturieren eines magnetischen Tunnelübergang-Elements unter Verwendung von Nassätzen einer freien Schicht und unter Verwendung von Lift-Off-Techniken
DE102019104529A1 (de) Herstellung einer metallischen Oberseitenelektrode mit grosser Höhe für unter 60 nm messende magnetoresistive Random-Access-Memory-(MRAM) Vorrichtungen
DE102019130274A1 (de) Halbleiter-mram-vorrichtung und verfahren
DE102006023170A1 (de) Ausbilden von Via-Kontakten in MRAM-Zellen
DE112018005611T5 (de) OXIDATION VON SEITENWÄNDEN EINER FREIEN SCHICHT UND ABSTANDSHALTERUNTERSTÜTZTES ÄTZEN VON MAGNETISCHEN TUNNEL-ÜBERGÄNGEN (MTJs) FÜR MAGNETORESISTIVE HOCHLEISTUNGS-DIREKTZUGRIFFSSPEICHERVORRICHTUNGEN (MRAM)
DE102020132375A1 (de) Halbleitervorrichtungen und herstellungsverfahren
DE102019127079A1 (de) Tunnelkontaktselektor-mram
DE112021005963T5 (de) Einheit mit doppeltem magnetischen tunnelübergang
DE102019124068A1 (de) Halbleitervorrichtung mit magnetischen tunnelübergängen
DE112004001003T5 (de) Verfahren zum Strukturieren einer unteren Elektrode einer magnetischen Speicherzelle vor dem Abscheiden des magnetischen Stapels
DE102021108348A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0043120000

Ipc: H10N0050010000

R016 Response to examination communication
R018 Grant decision by examination section/examining division