DE112021005963T5 - Einheit mit doppeltem magnetischen tunnelübergang - Google Patents

Einheit mit doppeltem magnetischen tunnelübergang Download PDF

Info

Publication number
DE112021005963T5
DE112021005963T5 DE112021005963.7T DE112021005963T DE112021005963T5 DE 112021005963 T5 DE112021005963 T5 DE 112021005963T5 DE 112021005963 T DE112021005963 T DE 112021005963T DE 112021005963 T5 DE112021005963 T5 DE 112021005963T5
Authority
DE
Germany
Prior art keywords
layer
tunnel junction
magnetic tunnel
junction stack
spin conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021005963.7T
Other languages
English (en)
Inventor
Pouya Hashemi
Bruce B. Doris
Chandrasekharan Kothandaraman
Jonathan Zanhong Sun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112021005963T5 publication Critical patent/DE112021005963T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Magnetic Heads (AREA)

Abstract

Ein Verfahren zum Fertigen einer Einheit mit doppeltem magnetischen Tunnelübergang wird bereitgestellt. Das Verfahren enthält ein Ausbilden eines ersten magnetischen Tunnelübergangsstapels, ein Ausbilden einer Spin-Leitungsschicht auf dem ersten magnetischen Tunnelübergangsstapel, ein Ausbilden eines zweiten magnetischen Tunnelübergangsstapels auf der Spin-Leitungsschicht und ein Ausbilden einer dielektrischen Abstandselementschicht auf Flächen der Spin-Leitungsschicht und des zweiten magnetischen Tunnelübergangsstapels. Der zweite magnetische Tunnelübergangsstapel weist eine Breite auf, die geringer als eine Breite des ersten magnetischen Tunnelübergangsstapels ist. Darüber hinaus nimmt eine Breite der Spin-Leitungsschicht in einer Dickenrichtung von einer ersten Seite der Spin-Leitungsschicht angrenzend an den zweiten magnetischen Tunnelübergangsstapel zu einer zweiten Seite der Spin-Leitungsschicht angrenzend an den ersten magnetischen Tunnelübergangsstapel hin zu.

Description

  • HINTERGRUND
  • Die vorliegende Offenbarung bezieht sich auf Einheiten mit magnetischem Tunnelübergang (magnetic tunnel junction, „MTJ“) und auf Verfahren zum Fertigen von MTJ-Einheiten. Der Tunnelmagnetwiderstand (tunnel magnetoresistance, „TMR“) und die Schreibeffizienz sind Faktoren, die sich auf die Leistungsfähigkeit von DMTJs auswirken.
  • KURZDARSTELLUNG
  • Ausführungsformen der vorliegenden Offenbarung beziehen sich auf ein Verfahren zum Fertigen einer Einheit mit doppeltem magnetischen Tunnelübergang und breiter Basis. Das Verfahren enthält ein Ausbilden eines ersten magnetischen Tunnelübergangsstapels, ein Ausbilden einer Spin-Leitungsschicht auf dem ersten magnetischen Tunnelübergangsstapel, ein Ausbilden eines zweiten magnetischen Tunnelübergangsstapels auf der Spin-Leitungsschicht und ein Ausbilden einer dielektrischen Abstandselementschicht auf Flächen der Spin-Leitungsschicht und des zweiten magnetischen Tunnelübergangsstapels. Der zweite magnetische Tunnelübergangsstapel weist eine Breite auf, die geringer als eine Breite des ersten magnetischen Tunnelübergangsstapels ist. Darüber hinaus nimmt eine Breite der Spin-Leitungsschicht in einer Dickenrichtung von einer ersten Seite der Spin-Leitungsschicht angrenzend an den zweiten magnetischen Tunnelübergangsstapel zu einer zweiten Seite der Spin-Leitungsschicht angrenzend an den ersten magnetischen Tunnelübergangsstapel hin zu.
  • Sonstige Ausführungsformen beziehen sich auf eine Einheit mit doppeltem magnetischen Tunnelübergang. Eine Einheit mit doppeltem magnetischen Tunnelübergang enthält einen ersten magnetischen Tunnelübergangsstapel, eine auf dem ersten magnetischen Tunnelübergangsstapel ausgebildete Spin-Leitungsschicht, einen auf der Spin-Leitungsschicht ausgebildeten zweiten magnetischen Tunnelübergangsstapel und eine auf Flächen der Spin-Leitungsschicht und des zweiten magnetischen Tunnelübergangsstapels ausgebildete dielektrische Abstandselementschicht. Der zweite magnetische Tunnelübergangsstapel weist eine Breite auf, die geringer als eine Breite des ersten magnetischen Tunnelübergangsstapels ist. Eine Breite der Spin-Leitungsschicht nimmt in einer Dickenrichtung von einer ersten Seite der Spin-Leitungsschicht angrenzend an den zweiten magnetischen Tunnelübergangsstapel zu einer zweiten Seite der Spin-Leitungsschicht angrenzend an den ersten magnetischen Tunnelübergangsstapel hin zu.
  • Die obige Kurzdarstellung soll nicht jede veranschaulichte Ausführungsform oder jede Implementierung der vorliegenden Offenbarung beschreiben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die in der vorliegenden Anmeldung enthaltenen Zeichnungen sind in die Beschreibung eingeschlossen und bilden einen Teil davon. Sie veranschaulichen Ausführungsformen der vorliegenden Offenbarung und erläutern zusammen mit der Beschreibung die Grundgedanken der Offenbarung. Die Zeichnungen dienen lediglich der Veranschaulichung bestimmter Ausführungsformen und nicht zur Beschränkung der Offenbarung.
    • 1 ist eine Querschnittansicht von bestimmten Basisschichten, die unter einer Einheit mit doppeltem magnetischen Tunnelübergang und breiter Basis ausgebildet sind, gemäß Ausführungsformen.
    • 2 stellt eine Querschnittansicht der Einheit mit doppeltem magnetischen Tunnelübergang von 1 nach zusätzlichen Fertigungsvorgängen gemäß Ausführungsformen dar.
    • 3 stellt eine Querschnittansicht der Einheit mit doppeltem magnetischen Tunnelübergang von 2 nach zusätzlichen Fertigungsvorgängen gemäß Ausführungsformen dar.
    • 4 stellt eine Querschnittansicht der Einheit mit doppeltem magnetischen Tunnelübergang von 3 nach zusätzlichen Fertigungsvorgängen gemäß Ausführungsformen dar.
    • 5 stellt eine Querschnittansicht der Einheit mit doppeltem magnetischen Tunnelübergang von 4 nach zusätzlichen Fertigungsvorgängen gemäß Ausführungsformen dar.
    • 6 stellt eine Querschnittansicht der Einheit mit doppeltem magnetischen Tunnelübergang von 5 nach zusätzlichen Fertigungsvorgängen gemäß Ausführungsformen dar.
    • 7 stellt eine Querschnittansicht der Einheit mit doppeltem magnetischen Tunnelübergang von 6 nach zusätzlichen Fertigungsvorgängen gemäß Ausführungsformen dar.
    • 8 stellt eine Querschnittansicht der Einheit mit doppeltem magnetischen Tunnelübergang von 7 nach zusätzlichen Fertigungsvorgängen gemäß Ausführungsformen dar.
    • 9 stellt eine Querschnittansicht der Einheit mit doppeltem magnetischen Tunnelübergang von 8 nach zusätzlichen Fertigungsvorgängen gemäß Ausführungsformen dar.
    • 10 stellt eine Querschnittansicht der Einheit mit doppeltem magnetischen Tunnelübergang von 9 nach zusätzlichen Fertigungsvorgängen gemäß Ausführungsformen dar.
    • 11 stellt eine Querschnittansicht der Einheit mit doppeltem magnetischen Tunnelübergang von 10 nach zusätzlichen Fertigungsvorgängen gemäß Ausführungsformen dar.
    • 12 stellt eine Querschnittansicht der Einheit mit doppeltem magnetischen Tunnelübergang von 11 nach zusätzlichen Fertigungsvorgängen gemäß Ausführungsformen dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung beschreibt Einheiten mit doppeltem magnetischen Tunnelübergang („DMTJ“) und Verfahren zum Fertigen von DMTJ-Einheiten. Im Besonderen beschreibt die vorliegende Offenbarung eine modifizierte DMJT-Tunnelbarrierenstruktur mit breiter, nichtmagnetischer Basis.
  • Hierin werden verschiedene Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die zugehörigen Zeichnungen beschrieben. Alternative Ausführungsformen können entwickelt werden, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Es ist zu beachten, dass verschiedene Verbindungen und Positionsbeziehungen (z.B. über, unter, angrenzend an usw.) zwischen Elementen in der folgenden Beschreibung und in den Zeichnungen dargelegt werden. Sofern nichts anderes angegeben ist, können diese Verbindungen und/oder Positionsbeziehungen direkt oder indirekt sein, und die vorliegende Offenbarung soll in dieser Hinsicht nicht beschränkend sein. Dementsprechend kann sich eine Kopplung von Entitäten entweder auf eine direkte oder auf eine indirekte Kopplung beziehen, und eine Positionsbeziehung zwischen Entitäten kann eine direkte oder eine indirekte Positionsbeziehung sein. Als Beispiel für eine indirekte Positionsbeziehung zählen zu Bezugnahmen in der vorliegenden Beschreibung auf ein Ausbilden einer Schicht „A“ über einer Schicht „B“ Situationen, in denen sich eine oder mehrere Zwischenschichten (z.B. eine Schicht „C“) zwischen der Schicht „A“ und der Schicht „B“ befinden, sofern die relevanten Eigenschaften und Funktionalitäten der Schicht „A“ und der Schicht „B“ durch die Zwischenschicht(en) nicht wesentlich verändert werden.
  • Die folgenden Definitionen und Abkürzungen sind für die Auslegung der Ansprüche und der Beschreibung zu verwenden. So, wie die Begriffe hierin verwendet werden, sollen „weist auf“, „aufweisend“, „umfasst“, „umfassend“, „verfügt über“, „verfügend über“, „enthält“ oder „enthaltend“ oder jegliche sonstige Variante von diesen eine nichtausschließliche Einbeziehung abdecken. Beispielsweise ist eine Zusammensetzung, ein Gemisch, ein Prozess, ein Verfahren, ein Gegenstand oder eine Vorrichtung, der/die/das eine Auflistung von Elementen aufweist, nicht zwingend auf nur diese Elemente beschränkt, sondern kann sonstige Elemente enthalten, die nicht ausdrücklich aufgeführt oder einer/einem solchen Zusammensetzung, Gemisch, Prozess, Verfahren, Gegenstand oder Vorrichtung inhärent sind.
  • Für Beschreibungszwecke sollen sich im Folgenden die Begriffe „obere(r,s)“, „untere(r,s)“, „rechte(r,s)“, „linke(r,s)“, vertikale(r,s)", „horizonta!e(r,s)“, „oben liegende(r,s)“, „unten liegende(r,s)“ und Ableitungen davon so auf die beschriebenen Strukturen und Verfahren beziehen, wie sie in den Figuren der Zeichnungen ausgerichtet sind. Die Begriffe „darüber liegend“, „über“, „auf“, „positioniert auf“ oder „positioniert über“ bedeuten, dass sich ein erstes Element wie zum Beispiel eine erste Struktur auf einem zweiten Element wie zum Beispiel einer zweiten Struktur befindet, wobei sich dazwischenliegende Elemente wie zum Beispiel eine Grenzflächenstruktur zwischen dem ersten Element und dem zweiten Element befinden können. Der Begriff „direkter Kontakt“ bedeutet, dass ein erstes Element wie zum Beispiel eine erste Struktur und ein zweites Element wie zum Beispiel eine zweite Struktur ohne jegliche dazwischenliegende leitende, isolierende oder Halbleiterschichten an der Grenzfläche der beiden Elemente verbunden sind. Es ist zu beachten, dass der Begriff „selektiv gegenüber“, zum Beispiel „ein erstes Element selektiv gegenüber einem zweiten Element“, bedeutet, dass ein erstes Element geätzt werden kann und das zweite Element als Ätzstopp dienen kann.
  • Der Kürze halber werden herkömmliche Techniken im Zusammenhang mit einer Fertigung von Halbleitereinheiten und integrierten Schaltungen (integrated circuit, „IC“) hierin möglicherweise nicht ausführlich beschrieben. Darüber hinaus können die verschiedenen hierin beschriebenen Aufgaben und Prozessschritte in eine umfassendere Prozedur oder einen umfassenderen Prozess mit zusätzlichen Schritten oder Funktionen integriert werden, die hierin nicht ausführlich beschrieben werden. Im Besonderen sind verschiedene Schritte bei der Fertigung von Halbleitereinheiten und ICs auf Grundlage von Halbleitern allgemein bekannt, und daher werden der Kürze halber zahlreiche herkömmliche Schritte hierin lediglich kurz erwähnt oder vollständig weggelassen, ohne die allgemein bekannten Einzelheiten der Prozesse bereitzustellen.
  • Im Allgemeinen fallen die verschiedenen Prozesse, die zum Ausbilden eines Mikro-Chips verwendet werden, der zu einer IC verkapselt wird, in vier allgemeine Kategorien, und zwar Schichtabscheidung, Entfernen/Ätzen, Halbleiterdotierung und Strukturieren/Lithographie.
  • Bei einer Abscheidung handelt es sich um einen beliebigen Prozess, in dem ein Material aufgewachsen, aufgeschichtet oder auf andere Weise auf den Wafer übertragen wird. Zu verfügbaren Technologien zählen unter anderem physikalische Gasphasenabscheidung (physical vapor deposition, PVD), chemische Gasphasenabscheidung (chemical vapor deposition, CVD), elektrochemische Abscheidung (electrochemical deposition, ECD), Molekularstrahlepitaxie (molecular beam epitaxy, MBE) und in jüngerer Zeit Atomlagenabscheidung (atomic layer deposition, ALD). Eine weitere Beschichtungstechnologie ist die plasmaunterstützte chemische Gasphasenabscheidung (plasma enhanced chemical vapor deposition, „PECVD“), bei der es sich um einen Prozess handelt, der die Energie des Plasmas verwendet, um Reaktionen auf der Wafer-Fläche auszulösen, für die anderenfalls höhere Temperaturen erforderlich wären, die einer herkömmlichen CVD zugehörig sind. Ein energetischer lonenbeschuss während der PECVD-Abscheidung kann darüber hinaus die elektrischen und mechanischen Eigenschaften der Dünnschicht verbessern.
  • Beim Entfernen/Ätzen handelt es sich um einen beliebigen Prozess, der Material von dem Wafer entfernt. Zu Beispielen zählen Ätzprozesse (nass oder trocken), chemischmechanisches Planarisieren („CMP“) und dergleichen. Ein Beispiel für einen Entfernungsprozess ist lonenstrahlätzen (ion beam etching, „IBE“). Im Allgemeinen bezieht sich IBE (oder Fräsen) auf ein Trockenplasma-Ätzverfahren, das eine entfernt angeordnete Breitstrahl-Ionen-/Plasmaquelle verwendet, um Substratmaterial durch physikalische Inertgas- und/oder chemisch reaktive Gasmittel zu entfernen. Wie sonstige Trockenplasma-Ätztechniken bietet ein IBE Vorteile wie zum Beispiel Ätzgeschwindigkeit, Anisotropie, Selektivität, Gleichmäßigkeit, Aspektverhältnis und Minimierung von Substratschäden. Ein weiteres Beispiel für einen Trockenentfernungsprozess ist reaktives lonenätzen (reactive ion etching, „RIE“). Im Allgemeinen wird bei einem RIE ein chemisch reaktives Plasma verwendet, um auf Wafern abgeschiedenes Material zu entfernen. Bei einem RIE wird das Plasma durch ein elektromagnetisches Feld unter Unterdruck (Vakuum) erzeugt. Hochenergetische Ionen aus dem RIE-Plasma greifen die Wafer-Fläche an und reagieren mit ihr, um Material zu entfernen.
  • Bei einer Halbleiterdotierung handelt es sich um die Modifizierung von elektrischen Eigenschaften durch Dotieren zum Beispiel von Sources und Drains von Transistoren im Allgemeinen durch Diffusion und/oder durch Ionenimplantation. Auf diese Dotierungsprozesse folgt eine Ofentemperung oder eine schnelle thermische Temperung (rapid thermal annealing, „RTA“). Das Tempern dient dazu, die implantierten Dotierstoffe zu aktivieren. Dünnschichten sowohl von Leitern (z.B. Polysilicium, Aluminium, Kupfer usw.) als auch von Isolatoren (z.B. verschiedene Formen von Siliciumdioxid, Siliciumnitrid usw.) werden dazu verwendet, Transistoren und ihre Komponenten zu verbinden und zu isolieren. Selektives Dotieren verschiedener Bereiche des Halbleitersubstrats ermöglicht, die Leitfähigkeit des Substrats beim Anlegen einer Spannung zu verändern. Durch Erzeugen von Strukturen dieser verschiedenen Komponenten können Millionen von Transistoren hergestellt und verdrahtet werden, um die komplexen Schaltungen einer modernen Mikroelektronikeinheit auszubilden.
  • Bei einer Halbleiterlithographie handelt es sich um das Ausbilden von dreidimensionalen Reliefbildern oder -strukturen auf dem Halbleitersubstrat für ein nachfolgendes Übertragen der Struktur auf das Substrat. Bei einer Halbleiterlithographie werden die Strukturen durch ein lichtempfindliches Polymer ausgebildet, das als Photolack bezeichnet wird. Zum Aufbauen der komplexen Strukturen, die einen Transistor bilden, und der zahlreichen Drähte, die die Millionen von Transistoren einer Schaltung verbinden, werden Lithographie- und Ätzstruktur-Übertragungsschritte mehrmals wiederholt. Jede auf den Wafer gedruckte Struktur wird auf die zuvor ausgebildeten Strukturen ausgerichtet, und langsam werden die Leiter, Isolatoren und selektiv dotierten Bereiche aufgebaut, um die abschließende Einheit auszubilden.
  • Es folgt ein Überblick über Technologien, die für Aspekte der vorliegenden Offenbarung von größerer Bedeutung sind, wobei ein eingebetteter DRAM („eDRAM“) ein dynamischer Direktzugriffsspeicher (dynamic random-access memory, „DRAM“) ist, der auf demselben Die oder Multi-Chip-Modul („MCM“) einer anwendungsspezifischen integrierten Schaltung (application-specific integrated circuit, „ASIC“) oder Mikroprozessors integriert ist. eDRAM ist in der Silicium-auf-Isolator-(silicon-on-insulator, „SOI“)-Technologie implementiert worden, die sich auf die Verwendung eines geschichteten Silicium-Isolator-Silicium-Substrats anstelle von herkömmlichen Siliciumsubstraten in der Halbleiterfertigung bezieht. Die eDRAM-Technologie war unterschiedlich erfolgreich, und die Nachfrage nach SOI-Technologie als Option für Server-Speicher ist in den letzten Jahren zurückgegangen.
  • Magnetoresistive Direktzugriffsspeicher-(magnetoresistive random-access memory, „MRAM“)-Einheiten, die magnetische Tunnelübergänge („MTJs“) verwenden, sind eine Option, um bestehende eDRAM-Technologien zu ersetzen. Bei einem MRAM handelt es sich um einen nichtflüchtigen Speicher, und dieser Vorteil ist ein treibender Faktor, der die Entwicklung dieser Speichertechnologie beschleunigt. Aktuelle MRAM-MTJ-Strukturen sind relativ langsam, und die einzige Möglichkeit, MTJ-Schreib-Zielgeschwindigkeiten zu erreichen, die mit eDRAM (-5 ns) vergleichbar sind, sind doppelte magnetische Tunnelübergänge („DMTJs“). DMTJ-Einheiten verringern den Schreibstrom um den Faktor zwei.
  • In bestimmten DMTJ-Einheiten wird eine modifizierte DMTJ-Einheit mit breiter, nichtmagnetischer Basis verwendet, um die Schalteffizienz des MTJ zu erhöhen, indem sowohl der Nachteil der Widerstandsfläche (resistance area, „RA“) als auch der Nachteil des Magnetwiderstands (magnetoresistance, „MR“) beseitigt wird, die beide Standard-DMTJs zugehörig sind, die obere und untere MTJs mit ähnlichen kritischen Abmessungen (criticaldimensions, „CD“) aufweisen. Diese Typen von Einheiten mit breiter Basis bieten die Vorteile des Double-Spin-Current-Sourcing („DSTT“). Darüber hinaus kann für diese Typen von Einheiten die untere Barriereschicht eine relativ große RA aufweisen. Diese Einheiten nutzen Spin-Diffusionstransport in der nichtmagnetischen („NM“-)Metallschicht und können eine Verringerung der Ladestromdichte durch die untere MgO-Schicht erreichen. Die untere NM-Schicht kann auch als zusätzlicher Borabflusskanal während des Temperprozesses dienen. In bestimmten dieser Einheiten wird zwischen den beiden MTJ-Stapeln ein nichtmagnetischer Spin-Leiter verwendet (z.B. Cu, CuN, Ag, AgSn usw.). Bei der Fertigung dieser Einheiten ist für die Integrität des Stapels und um einen unerwarteten Verlust an Spin-Leitfähigkeit zu vermeiden, der bei einem Ex-situ-Prozess wie zum Beispiel einer Oxidation oder einem CMP auftreten kann, ein In-situ-Stapelabscheidungsprozess erwünscht. Bei diesen DMTJ-Einheiten mit breiter Basis ist es jedoch erforderlich, eine Stoppätzung zum Beispiel auf einer NM-Schicht vom Typ Ag zu verwenden. Darüber hinaus besteht eine Notwendigkeit, die kubisch-raumzentrierte Keimbildungsfront (z.B. CoFe) zu steuern.
  • Die vorliegenden Ausführungsformen enthalten DMJT-Strukturen und Verfahren zum Fertigen von DMTJ-Strukturen, bei denen einer der MTJ-Stapel eine breitere Basis als der andere aufweist. Bei bestimmten dieser Ausführungsformen wird der DMTJ-Stapel einmalig oben auf die Durchkontaktierung abgeschieden (kein Ex-situ-Bruch). Bei bestimmten Ausführungsformen wird nach dem Strukturieren des oberen Übergangs durch RIE oder IBE ein Seitenwand-Abstandselement ausgebildet, gefolgt von einer Ausbildung eines zweiten Übergangs und einer anschließenden Kapselung. Bei bestimmten Ausführungsformen sind die Verfahren zum Fertigen eines DMTJ mit Verfahren zum Ausbilden von Einheiten mit einem einzelnen MTJ (mit geringen Abweichungen) kompatibel.
  • Die Ablaufpläne und Querschnittschaubilder in den Figuren veranschaulichen Verfahren zum Fertigen von DMTJs gemäß verschiedenen Ausführungsformen. Bei einigen alternativen Implementierungen können die Fertigungsschritte in den Ablaufplänen in einer anderen Reihenfolge als der in den Figuren angegebenen stattfinden. Darüber hinaus können jegliche der in den Figuren dargestellten Schichten mehrere Unterschichten enthalten.
  • Unter Bezugnahme auf die Zeichnungen, in denen gleiche Bezugszeichen dieselben oder ähnliche Elemente darstellen, und zuerst auf 1 wird ein beispielhaftes Verfahren zum Fertigen eines DMTJ-Stapels dargestellt, auf das die vorliegenden Ausführungsformen angewendet werden können. Mehrere Back-End-of-Line(„BEOL“)-Schichten werden ausgebildet. Im Allgemeinen handelt es sich bei dem Back-End-of-Line (BEOL) um den zweiten Abschnitt einer IC-Fertigung, in dem die einzelnen Einheiten (Transistoren, Kondensatoren, Widerstände usw.) mit einer Verdrahtung auf dem Wafer miteinander verbunden werden. Wie in 1 dargestellt, enthält eine erste BEOL-Schicht eine BEOL-Metallschicht 102 und eine BEOL-Dielektrikumschicht 100. Die BEOL-Metallschicht 102 kann zum Beispiel Cu, TaN, Ta, Ti, TiN oder eine Kombination von diesen enthalten. Eine BEOL-Dielektrikumschicht 100 wird auf den Seiten der Metallschicht 102 ausgebildet. Die BEOL-Dielektrikumschicht 100 kann zum Beispiel aus SiOx, SiNx, SiBCN, Low-κ, NBLOK oder einem beliebigen sonstigen geeigneten dielektrischen Material bestehen.
  • Eine weitere BEOL-Schicht wird auf der BEOL-Metallschicht 102 und der BEOL-Dielektrikumschicht 100 ausgebildet. Im Besonderen wird eine Durchkontaktierungs-Füllschicht 104 auf der Metallschicht 102 ausgebildet und wird eine Durchkontaktierungs-Dielektrikumschicht 106 auf den Seiten der Durchkontaktierungs-Füllschicht 104 ausgebildet. Zunächst kann die Durchkontaktierungs-Dielektrikumschicht 106 durch Strukturieren durch Lithographie ausgebildet werden. Dann wird in der Durchkontaktierungs-Dielektrikumschicht 106 zum Beispiel durch RIE ein Durchkontaktloch ausgebildet, um einen Bereich zum nachfolgenden Füllen mit der Durchkontaktierungs-Füllschicht 104 zu entfernen. Bei bestimmten Ausführungsformen kann die Durchkontaktierungs-Füllschicht 104 ein Material wie zum Beispiel W, Cu, TaN, Ta, Ti, TiN, TiOCN, TaOCN oder eine Kombination dieser Materialien enthalten. Die Durchkontaktierungs-Füllschicht 104 kann durch CVD, PVD, ALD oder eine Kombination von diesen ausgebildet werden. Nachdem die Durchkontaktierungs-Füllschicht 104 ausgebildet ist, wird die Struktur zum Beispiel einem CMP unterzogen, um die Fläche zur weiteren Bearbeitung zu planarisieren. Bei der in 1 dargestellten Struktur, die die BEOL-Schichten enthält, handelt es sich um eine Ausgangsstruktur, auf der die MTJ-Stapel auszubilden sind.
  • Unter Bezugnahme auf 2 wird ein erster MTJ-Stapel 204 ausgebildet, gefolgt von einer Spin-Leitungsschicht 208, gefolgt von einem zweiten MTJ-Stapel 210. Der Einfachheit halber und zum leichteren Verständnis werden in den Figuren nicht sämtliche Schichten der MTJ-Stapel dargestellt. Bei bestimmten Ausführungsformen enthalten die MTJ-Stapel 204 und 210 jeweils eine Referenzschicht, eine erste Tunnelbarriereschicht, eine erste freie Schicht, eine Metall-Abstandselementschicht, eine zweite freie Schicht und eine zweite Tunnelbarriereschicht. Es ist zu beachten, dass der MTJ-Stapel zusätzliche Schichten enthalten, bestimmte Schichten weglassen kann und jede der Schichten Unterschichten enthalten kann.
  • Im Allgemeinen werden in Bezug auf die MTJ-Stapel Information in der magnetischen Ausrichtung einer Dünnschicht einer freien Schicht (die hierin näher beschrieben wird) im Verhältnis zu derjenigen der Referenzschicht gespeichert. Bei der Referenzschicht kann es sich um eine einzelne Schicht oder um eine Mehrzahl von Schichten handeln. Bei einer Ausführungsform ist die Referenzschicht des MTJ-Stapels eine synthetische antiferromagnetische Schicht („SAF“). Bei bestimmten Ausführungsformen enthält die Referenzschicht des MTJ-Stapels eine Mehrzahl von Unterschichten (z.B. zwanzig oder mehr Unterschichten).
  • Bei der Ausbildung beider MTJ-Stapel wird eine erste Tunnelbarriereschicht auf der Referenzschicht ausgebildet. Bei einer Ausführungsform handelt es sich bei der ersten Tunnelbarriereschicht um eine Barriere wie zum Beispiel um eine dünne Isolationsschicht oder ein elektrisches Potenzial zwischen zwei elektrisch leitenden Materialien. Elektronen (oder Quasiteilchen) passieren die Tunnelbarriere durch den Prozess des Quantentunnelns. Bei bestimmten Ausführungsformen enthält die erste Tunnelbarriereschicht zumindest eine aus MgO bestehende Unterschicht. Es ist zu beachten, dass andere Materialien als MgO zum Ausbilden der ersten Tunnelbarriereschicht verwendet werden können. Bei der freien Schicht handelt es sich um eine magnetische freie Schicht, die so an die erste Tunnelbarriereschicht angrenzt, dass sie sich gegenüber der Referenzschicht befindet. Die magnetische freie Schicht weist ein magnetisches Moment oder eine Magnetisierung auf, das/die umgedreht werden kann. Die zweite Tunnelbarriereschicht wird auf der freien Schicht ausgebildet. Bei bestimmten Ausführungsformen enthält die zweite Tunnelbarriere eine äußerste Unterschicht (oder eine sonstige Unterschicht), die aus demselben Material (z.B. MgO) wie die erste Tunnelbarriereschicht besteht. Es ist zu beachten, dass beide MTJ-Stapel 204 und 210 zusätzliche Schichten enthalten, bestimmte Schichten weglassen können und jede der Schichten eine beliebige Anzahl von Unterschichten enthalten kann. Darüber hinaus kann sich die Zusammensetzung von Schichten und/oder Unterschichten zwischen dem ersten MTJ-Stapel 204 und dem zweiten MTJ-Stapel 210 unterscheiden. Bei bestimmten Ausführungsformen werden der erste MTJ-Stapel 204 und der zweite MTJ-Stapel 210 durch einen Prozess einer selbstausgerichteten Strukturierung ausgebildet. In bestimmten Beispielen ist der erste MTJ-Stapel 204 jedoch nicht mit dem zweiten MTJ-Stapel 210 selbstausgerichtet.
  • Unter erneuter Bezugnahme auf 2 wird eine Ätzstoppschicht 214 auf dem zweiten MTJ-Stapel 210 ausgebildet. Die Ätzstoppschicht 214 kann zum Beispiel aus Ru bestehen. Bei bestimmten Ausführungsformen wird eine (nicht dargestellte) Abdeckungsschicht zwischen dem zweiten MTJ-Stapel 210 und der Ätzstoppschicht 214 ausgebildet. Eine Metall-Hartmaskenschicht 216 wird auf der Ätzstoppschicht 214 ausgebildet. Die Metall-Hartmaskenschicht 216 kann zum Beispiel aus W, TaN oder TiN bestehen. Darüber hinaus wird eine dielektrische und/oder organische Hartmaskenschicht 218 auf der Metall-Hartmaskenschicht 216 ausgebildet. Die organische Hartmaskenschicht 218 kann zum Beispiel aus einem Material einer organischen Planarisierungsschicht (organic planarization layer, „OPL“), SiNx, SiOx oder einem Photolack bestehen. Die Metall-Hartmaskenschicht 216 und die organische Hartmaskenschicht 218 können durch Lithographie und RIE strukturiert werden.
  • Wie in 3 dargestellt, wird der zweite MTJ-Stapel 210 durch IBE oder RIE (oder eine Kombination von diesen) strukturiert. Dieser Ätzprozess wird im Inneren (in der Nähe der Oberseite) der Spin-Leitungsschicht 208 angehalten. Wie in 3 dargestellt, weist die geätzte Spin-Leitungsschicht 208 ein gekrümmtes Querschnittsprofil in der Nähe der Stelle auf, an der die Spin-Leitungsschicht 208 auf den zweiten MTJ-Stapel 210 trifft. In dieser Phase des Fertigungsprozesses ist die kritische Abmessung (CD) des zweiten MTJ-Stapels 210 geringer als diejenige des ersten MTJ-Stapels 204. Darüber hinaus ändert sich die CD der Spin-Leitungsschicht 210 allmählich über die Dicke der Schicht hinweg. Bei bestimmten Ausführungsformen kann eine Luftunterbrechung oder eine gesteuerte In-situ-Oxidation eingesetzt werden, um partielle elektrische Kurzschlüsse zu verringern. 3 stellt dar, dass die abschließende Form der Kombination aus der Metall-Hartmaskenschicht 216, der Ätzstoppschicht 214 und dem zweiten MTJ-Stapel 210 eine verjüngte Form mit einer recht gleichmäßigen Neigung (d.h., zumindest im Wesentlichen bis zum Erreichen der Spin-Leitungsschicht 208, wo die CD durch deren gekrümmten Abschnitt allmählich zunimmt). Es ist jedoch zu beachten, dass bei sonstigen Ausführungsformen die Seitenwände der Kombination aus der Metall-Hartmaskenschicht 216, der Ätzstoppschicht 214 und dem zweiten MTJ-Stapel 210 ein vertikales (oder nahezu vertikales) Profil aufweisen.
  • Unter Bezugnahme auf 4 wird durch PVD, ALD oder PECVD eine dielektrische Seitenwand-Abstandselementschicht 404 auf der DMTJ-Struktur ausgebildet. Die dielektrische Seitenwand-Abstandselementschicht 404 kann zum Beispiel aus AlOx, TiOx, SiOx, BN, SiN oder SiBCN bestehen. Bei bestimmten Ausführungsformen kann vor der Ausbildung der dielektrischen Seitenwand-Abstandselementschicht 404 die freiliegende Struktur einer optionalen Plasmavorbehandlung zum Beispiel mithilfe von O, H, N oder NH3 unterzogen werden.
  • Unter Bezugnahme auf 5 wird die dielektrische Seitenwand-Abstandselementschicht 404 einem Ätzprozess unterzogen, um einen Abschnitt des Materials zu entfernen und die Form dieser Schicht zu ändern. In bestimmten Beispielen kann ein reaktives lonenätzen („RIE“) oder ein IBE unter hohem Winkel (oder eine Kombination beider Verfahren) zum Entfernen von Abschnitten des Materials verwendet werden. Wie in 5 dargestellt, wird das Ätzen so durchgeführt, dass sämtliches Material der dielektrischen Seitenwand-Abstandselementschicht 404 bis hinunter zu der Fläche der Spin-Leitungsschicht 208 entfernt wird, wohingegen Abschnitte der dielektrischen Seitenwand-Abstandselementschicht 404 verbleiben, um die Seitenwände der Metall-Hartmaskenschicht 216, der Ätzstoppschicht 214, des zweiten MTJ-Stapels 210 und des gekrümmten Abschnitts der Spin-Leitungsschicht 208 zu bedecken. Wie in 5 dargestellt, ist bei bestimmten Ausführungsformen nach dem Ätzprozess auch die Oberseite der Metall-Hartmaskenschicht 216 freigelegt. Die verbleibenden Seitenwände der dielektrischen Abstandselementschicht 404 werden anschließend als Hartmaske zum Strukturieren des ersten MTJ-Stapels 204 verwendet.
  • Unter Bezugnahme auf 6 wird eine weitere Strukturierungsbearbeitung und Entfernung von Material zum Beispiel unter Verwendung von IBE oder RIE (oder einer Kombination dieser Verfahren) eingesetzt. Dieser Ätzprozess wird im Inneren (in der Nähe der Oberseite) der Durchkontaktierungs-Dielektrikumschicht 106 angehalten. Bei bestimmten Ausführungsformen weisen die verbleibenden Abschnitte des ersten MTJ-Stapels 204 und der Durchkontaktierungs-Dielektrikumschicht 106, in gewisser Weise ähnlich wie bei dem oben in Bezug auf 3 beschriebenen Prozess ein leicht gekrümmtes Querschnittprofil auf. In dieser Phase des Fertigungsprozesses ist die kritische Abmessung („CD“) des zweiten MTJ-Stapels 210 trotz der Entfernung von Abschnitten des ersten MTJ-Stapels 204 immer noch geringer als diejenige des ersten MTJ-Stapels 204. Bei bestimmten Ausführungsformen kann eine Luftunterbrechung oder eine gesteuerte In-situ-Oxidation eingesetzt werden, um partielle elektrische Kurzschlüsse zu verringern.
  • Unter Bezugnahme auf 7 wird eine Kapselungs-Dielektrikumschicht 702 durch PVD, ALD oder PECVD ausgebildet. Die Kapselungs-Dielektrikumschicht 702 kann zum Beispiel aus AlOx, TiOx,SiOx, BN, SiN oder SiBCN bestehen. Bei dem Material der Kapselungs-Dielektrikumschicht 702 kann es sich um dasselbe wie oder ein anderes als das Material der Abstandselement-Dielektrikumschicht 404 handeln. Bei bestimmten Ausführungsformen kann vor der Ausbildung der Kapselungs-Dielektrikumschicht 702 die freiliegende Struktur einer optionalen Plasmavorbehandlung zum Beispiel mithilfe von O, H, N oder NH3 unterzogen werden.
  • Unter Bezugnahme auf 8 wird anschließend an die Ausbildung der Kapselungs-Dielektrikumschicht 702 eine Schicht 802 eines Zwischenschichtdielektrikums (interlayer dielectric, „ILD“) ausgebildet, um die Kapselungs-Dielektrikumschicht 702 zu bedecken.
  • Unter Bezugnahme auf 9 wird ein CMP (oder dergleichen) an der DMTJ-Struktur durchgeführt, um die Fläche der Struktur zu planarisieren. Dieser CMP-Prozess legt obere Abschnitte der Kapselungs-Dielektrikumschicht 702, der Metall-Hartmaskenschicht 216 und der dielektrischen Seitenwand-Abstandselementschicht 404 frei.
  • Unter Bezugnahme auf 10 wird im Anschluss an den CMP-Planarisierungsprozess eine zweite ILD-Schicht 1002 durch Lithographie ausgebildet. Unter Bezugnahme auf 11 wird die zweite ILD-Schicht 1002 einem Entfernungsprozess (z.B. einem RIE) unterzogen, um Abschnitte der zweiten ILD-Schicht 1002 zu entfernen, um Abschnitte der Kapselungs-Dielektrikumschicht 702, der Metall-Hartmaskenschicht 216 und der dielektrischen Seitenwand-Abstandselementschicht 404 erneut freizulegen.
  • Unter Bezugnahme auf 12 wird im Anschluss an den RIE-Prozess von 11 eine Bit-Leitung 1202 ausgebildet, gefolgt von einer Füllauskleidung 1204. Bei bestimmten Ausführungsformen besteht die Bit-Leitung aus Ta, TaN, Cu oder einer beliebigen geeigneten Kombination von diesen.
  • Die Beschreibungen der verschiedenen Ausführungsformen erfolgten zur Veranschaulichung und sind nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt gemeint. Zahlreiche Modifizierungen und Varianten sind für Fachleute ersichtlich, ohne vom Umfang der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Grundgedanken der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erläutern oder um anderen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Verfahren zum Fertigen einer Einheit mit doppeltem magnetischen Tunnelübergang, wobei das Verfahren aufweist: Ausbilden eines ersten magnetischen Tunnelübergangsstapels; Ausbilden einer Spin-Leitungsschicht auf dem ersten magnetischen Tunnelübergangsstapel; Ausbilden eines zweiten magnetischen Tunnelübergangsstapels auf der Spin-Leitungsschicht; und Ausbilden einer dielektrischen Abstandselementschicht auf Flächen der Spin-Leitungsschicht und des zweiten magnetischen Tunnelübergangsstapels, wobei der zweite magnetische Tunnelübergangsstapel eine Breite aufweist, die geringer als eine Breite des ersten magnetischen Tunnelübergangsstapels ist, und wobei eine Breite der Spin-Leitungsschicht in einer Dickenrichtung von einer ersten Seite der Spin-Leitungsschicht angrenzend an den zweiten magnetischen Tunnelübergangsstapel zu einer zweiten Seite der Spin-Leitungsschicht angrenzend an den ersten magnetischen Tunnelübergangsstapel hin zunimmt.
  2. Verfahren nach Anspruch 1, wobei das Ausbilden des ersten magnetischen Tunnelübergangsstapels enthält: Ausbilden einer ersten Referenzschicht; Ausbilden einer ersten Tunnelbarriereschicht auf der ersten Referenzschicht; Ausbilden einer ersten magnetischen freien Schicht auf der ersten Tunnelbarriereschicht; und Ausbilden einer zweiten Tunnelbarriereschicht auf der ersten magnetischen freien Schicht.
  3. Verfahren nach Anspruch 2, das des Weiteren aufweist: Ausbilden einer Ätzstoppschicht auf dem zweiten magnetischen Tunnelübergangsstapel; und Ausbilden einer Metall-Hartmaskenschicht auf der Ätzstoppschicht.
  4. Verfahren nach Anspruch 1, wobei die zunehmende Breite der Spin-Leitungsschicht durch teilweises Ätzen durch eine Dicke der Spin-Leitungsschicht ausgebildet wird.
  5. Verfahren nach Anspruch 4, wobei das Ausbilden der dielektrischen Abstandselementschicht nach dem Durchführen des teilweisen Ätzens durch die Spin-Leitungsschicht stattfindet und wobei die dielektrische Abstandselementschicht einen Abschnitt der darunterliegenden Spin-Leitungsschicht bedeckt.
  6. Verfahren nach Anspruch 5, das des Weiteren ein Ätzen durch Abschnitte der Spin-Leitungsschicht und des ersten magnetischen Tunnelübergangsstapels aufweist, die nicht durch die dielektrische Abstandselementschicht bedeckt sind.
  7. Verfahren nach Anspruch 1, wobei eine Breite einer oberen Fläche der Spin-Leitungsschicht zumindest im Wesentlichen mit einer Breite einer unteren Fläche des zweiten magnetischen Tunnelübergangsstapels übereinstimmt und wobei eine Breite einer unteren Fläche der Spin-Leitungsschicht zumindest im Wesentlichen mit einer Breite einer oberen Fläche des ersten magnetischen Tunnelübergangsstapels übereinstimmt.
  8. Verfahren nach Anspruch 1, wobei der erste magnetische Tunnelübergangsstapel durch einen Prozess einer selbstausgerichteten Strukturierung ausgebildet wird.
  9. Verfahren nach Anspruch 1, das des Weiteren ein Ausbilden einer Kapselungs-Dielektrikumschicht auf Seitenflächen der Abstandselement-Dielektrikumschicht und auf Seitenflächen des ersten magnetischen Tunnelübergangsstapels aufweist.
  10. Verfahren nach Anspruch 9, das des Weiteren ein Ausbilden eines Zwischenschichtdielektrikums auf der Kapselungs-Dielektrikumschicht aufweist.
  11. Einheit mit doppeltem magnetischen Tunnelübergang, die aufweist: einen ersten magnetischen Tunnelübergangsstapel; eine auf dem ersten magnetischen Tunnelübergangsstapel ausgebildete Spin-Leitungsschicht; einen auf der Spin-Leitungsschicht ausgebildeten zweiten magnetischen Tunnelübergangsstapel, und ein auf Flächen der Spin-Leitungsschicht und des zweiten magnetischen Tunnelübergangsstapels ausgebildetes dielektrisches Abstandselement, wobei der zweite magnetische Tunnelübergangsstapel eine Breite aufweist, die geringer als eine Breite des ersten magnetischen Tunnelübergangsstapels ist, und wobei eine Breite der Spin-Leitungsschicht in einer Dickenrichtung von einer ersten Seite der Spin-Leitungsschicht angrenzend an den zweiten magnetischen Tunnelübergangstapel zu einer zweiten Seite der Spin-Leitungsschicht angrenzend an den ersten magnetischen Tunnelübergangstapel hin zunimmt.
  12. Einheit mit doppeltem magnetischen Tunnelübergang nach Anspruch 11, wobei der erste magnetische Tunnelübergangsstapel enthält: eine erste Referenzschicht; eine erste Tunnelbarriereschicht auf der ersten Referenzschicht; eine erste magnetische freie Schicht auf der ersten Tunnelbarriereschicht; und eine zweite Tunnelbarriereschicht auf der ersten magnetischen freien Schicht.
  13. Einheit mit doppeltem magnetischen Tunnelübergang nach Anspruch 12, die des Weiteren aufweist: eine Ätzstoppschicht auf dem zweiten magnetischen Tunnelübergangsstapel; und eine Metall-Hartmaskenschicht auf der Ätzstoppschicht.
  14. Einheit mit doppeltem magnetischen Tunnelübergang nach Anspruch 11, wobei eine Breite einer oberen Fläche der Spin-Leitungsschicht zumindest im Wesentlichen mit einer Breite einer unteren Fläche des zweiten magnetischen Tunnelübergangsstapels übereinstimmt und wobei eine Breite einer unteren Fläche der Spin-Leitungsschicht zumindest im Wesentlichen mit einer Breite einer oberen Fläche des ersten magnetischen Tunnelübergangsstapels übereinstimmt.
  15. Einheit mit doppeltem magnetischen Tunnelübergang nach Anspruch 11, wobei der erste magnetische Tunnelübergangsstapel durch einen Prozess einer selbstausgerichteten Strukturierung ausgebildet wird.
  16. Einheit mit doppeltem magnetischen Tunnelübergang nach Anspruch 11, die des Weiteren eine auf Seitenflächen der Abstandselement-Dielektrikumschicht und auf Seitenflächen des ersten magnetischen Tunnelübergangsstapels ausgebildete Kapselungs-Dielektrikumschicht aufweist.
  17. Einheit mit doppeltem magnetischen Tunnelübergang nach Anspruch 11, die des Weiteren ein auf der Kapselungs-Dielektrikumschicht ausgebildetes Zwischenschichtdielektrikum aufweist.
  18. Einheit mit doppeltem magnetischen Tunnelübergang nach Anspruch 17, wobei der erste magnetische Tunnelübergangsstapel auf einer Durchkontaktierungs-Dielektrikumschicht ausgebildet ist und sich die Kapselungs-Dielektrikumschicht unterhalb einer oberen Fläche der Durchkontaktierungs-Dielektrikumschicht erstreckt.
  19. Einheit mit doppeltem magnetischen Tunnelübergang nach Anspruch 11, wobei die Spin-Leitungsschicht nichtmagnetisch ist und zumindest ein Material aufweist, das aus der Gruppe ausgewählt ist, die aus Cu, CuN, Ag und AgSn besteht.
  20. Einheit mit doppeltem magnetischen Tunnelübergang nach Anspruch 11, wobei die dielektrische Abstandselementschicht zumindest ein Material aufweist, das aus der Gruppe ausgewählt ist, die aus AlOx, TiOx,SiOx, BN, SiN und SiBCN besteht.
DE112021005963.7T 2020-12-21 2021-11-17 Einheit mit doppeltem magnetischen tunnelübergang Pending DE112021005963T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/128,330 2020-12-21
US17/128,330 US11778921B2 (en) 2020-12-21 2020-12-21 Double magnetic tunnel junction device
PCT/CN2021/131209 WO2022134953A1 (en) 2020-12-21 2021-11-17 Double magnetic tunnel junction device

Publications (1)

Publication Number Publication Date
DE112021005963T5 true DE112021005963T5 (de) 2023-09-14

Family

ID=82022615

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021005963.7T Pending DE112021005963T5 (de) 2020-12-21 2021-11-17 Einheit mit doppeltem magnetischen tunnelübergang

Country Status (6)

Country Link
US (1) US11778921B2 (de)
JP (1) JP2023554267A (de)
CN (1) CN116649017A (de)
DE (1) DE112021005963T5 (de)
GB (1) GB2617742A (de)
WO (1) WO2022134953A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240090339A1 (en) * 2022-09-13 2024-03-14 International Business Machines Corporation Mram with doped silicon-germanium-tin alloy electrodes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US7727778B2 (en) * 2008-08-28 2010-06-01 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
KR20120058113A (ko) 2010-11-29 2012-06-07 삼성전자주식회사 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법
US9028910B2 (en) 2010-12-10 2015-05-12 Avalanche Technology, Inc. MTJ manufacturing method utilizing in-situ annealing and etch back
US9196825B2 (en) 2013-09-03 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed stack MTJ
CN104134748B (zh) * 2014-07-17 2017-01-11 北京航空航天大学 一种信息传感及存储器件及其制备方法
US10516101B2 (en) 2015-07-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application
US9564577B1 (en) * 2015-11-16 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method
CN105374936A (zh) * 2015-12-01 2016-03-02 中电海康集团有限公司 一种双磁性隧道结的刻蚀方法
US10468455B2 (en) 2016-04-12 2019-11-05 International Business Machines Corporation Simplified double magnetic tunnel junctions
CN107623069B (zh) 2016-07-14 2020-10-09 上海磁宇信息科技有限公司 一种刻蚀磁性隧道结及其底电极的方法
WO2018136003A1 (en) * 2017-01-17 2018-07-26 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
US10153427B1 (en) 2017-12-28 2018-12-11 Headway Technologies, Inc. Magnetic tunnel junction (MTJ) performance by introducing oxidants to methanol with or without noble gas during MTJ etch
US10468456B2 (en) 2018-02-17 2019-11-05 Globalfoundries Inc. Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for differential bit operation and methods for fabricating the same
JP2019161163A (ja) * 2018-03-16 2019-09-19 東芝メモリ株式会社 磁気デバイス
US11043251B2 (en) * 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
EP3664094B1 (de) * 2018-12-06 2022-08-24 IMEC vzw Magnetische tunnelübergangseinheit und speichervorrichtung
US11456100B2 (en) * 2019-05-17 2022-09-27 Taiwan Semiconductor Manufacturing Company Ltd. MRAM stacks, MRAM devices and methods of forming the same

Also Published As

Publication number Publication date
WO2022134953A1 (en) 2022-06-30
US20220199898A1 (en) 2022-06-23
US11778921B2 (en) 2023-10-03
GB2617742A (en) 2023-10-18
JP2023554267A (ja) 2023-12-27
CN116649017A (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US11145806B2 (en) Magnetic tunnel junction with reduced damage
DE112018003714B4 (de) Ätzfreie selbstausgerichtete magnettunnelkontakt- (mtj) gerätestruktur
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE112004001017B4 (de) Integrationsschema zum Vermeiden von Plasmaschäden in MRAM Technologie für ein Verfahren zur Herstellung eines magnetischen Speicherbauelements und ein magnetisches Speicherbauelement
DE60301344T2 (de) Materialkombination für tunnelübergangsdeckschicht, hartmaske und stackkeimschicht in der mram-herstellung
DE102015112860A1 (de) Herstellungstechniken und entsprechedne Vorrichtungen für Magnetic-Tunnel-Junction-Vorrichtungen
US11335850B2 (en) Magnetoresistive random-access memory device including magnetic tunnel junctions
DE112018005611B4 (de) OXIDATION VON SEITENWÄNDEN EINER FREIEN SCHICHT UND ABSTANDSHALTERUNTERSTÜTZTES ÄTZEN VON MAGNETISCHEN TUNNEL-ÜBERGÄNGEN (MTJs) FÜR MAGNETORESISTIVE HOCHLEISTUNGS-DIREKTZUGRIFFSSPEICHERVORRICHTUNGEN (MRAM)
DE102019127070A1 (de) Verfahren zum bilden einer speicherzelle
DE102021100470A1 (de) Magnetischer tunnelübergang mit synthetischer freier schicht für sot-mram
DE102020132375A1 (de) Halbleitervorrichtungen und herstellungsverfahren
DE112021000348T5 (de) Einheit mit doppeltem magnetischen tunnelübergang mit invertierter breiter basis
DE102022100335A1 (de) Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung
DE102021118318A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE112004001003T5 (de) Verfahren zum Strukturieren einer unteren Elektrode einer magnetischen Speicherzelle vor dem Abscheiden des magnetischen Stapels
DE102021108348A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112021005963T5 (de) Einheit mit doppeltem magnetischen tunnelübergang
DE102019115296A1 (de) Techniken für eine verbindung zwischen einer oberen elektrode und durchkontaktierung bei mram-mtj
US20230165155A1 (en) Inverted wide base double magnetic tunnel junction device
US11844284B2 (en) On-chip integration of a high-efficiency and a high-retention inverted wide-base double magnetic tunnel junction device
US11569438B2 (en) Magnetoresistive random-access memory device
KR102672584B1 (ko) 반전된 넓은 베이스 이중 자기 터널 접합 디바이스
DE102018108545B4 (de) Magnetischer direktzugriffsspeicher und herstellungsverfahren dafür
DE102020134663A1 (de) Magnetische Tunnelübergangsstrukturen mit Schutzaussenschichten
DE102021106821A1 (de) Niederohmiger kontakt zu top-elektroden für speicherzellen und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence