DE102020134663A1 - Magnetische Tunnelübergangsstrukturen mit Schutzaussenschichten - Google Patents

Magnetische Tunnelübergangsstrukturen mit Schutzaussenschichten Download PDF

Info

Publication number
DE102020134663A1
DE102020134663A1 DE102020134663.8A DE102020134663A DE102020134663A1 DE 102020134663 A1 DE102020134663 A1 DE 102020134663A1 DE 102020134663 A DE102020134663 A DE 102020134663A DE 102020134663 A1 DE102020134663 A1 DE 102020134663A1
Authority
DE
Germany
Prior art keywords
layer
dielectric layer
tunnel junction
opening
magnetic tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020134663.8A
Other languages
English (en)
Inventor
Sheng-Chang Chen
Harry-Hak-Lay Chuang
Hung Cho Wang
Sheng-Huang Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020134663A1 publication Critical patent/DE102020134663A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Die vorliegende Erfindung betrifft eine magnetoresistive Direktzugriffsspeicher-Zelle (MRAM-Zelle), die eine ausgedehnte obere Elektrode aufweist, und ein Verfahren zu ihrer Herstellung. In einigen Ausführungsformen weist die MRAM-Zelle einen magnetischen Tunnelübergang (MTJ) auf, der über einer leitfähigen unteren Elektrode angeordnet ist. Zwei Schutzschichten umgeben sequentiell eine Seitenwand des MTJ. Die beiden Schutzschichten weisen eine Ätzselektivität gegenüber einander auf.

Description

  • HINTERGRUND
  • Magnetoresistiver Direktzugriffsspeicher (magnetoresistive random-access memory, MRAM) ist eine vielversprechende Technologie zur nichtflüchtigen Datenspeicherung. Das Herzstück einer MRAM-Speicherzelle (oder eines „Bits“) ist ein magnetischer Tunnelübergang (magnetic tunnel junction, MTJ), bei dem eine dielektrische Schicht zwischen einer magnetisch festen Schicht (Referenzschicht) und einer magnetisch freien Schicht (freie Schicht), deren Magnetisierungsorientierung verändert werden kann, angeordnet ist. Aufgrund des Tunnelmagnetowiderstandseffekts ändert sich der Widerstandswert zwischen der Referenzschicht und der freien Schicht mit dem Wechsel der Magnetisierungsorientierung in der freien Schicht. Parallele Magnetisierungen (P-Zustand) führen zu einem geringeren elektrischen Widerstand, während antiparallele Magnetisierungen (AP-Zustand) zu einem höheren elektrischen Widerstand führen. Die beiden Zustände der Widerstandswerte werden als zwei logische Zustände „1“ oder „0“ betrachtet, die in der MRAM-Zelle gespeichert werden.
  • In einer Spin-Transfer-Drehmoment-MRAM-Zelle (spin transfer torque MRAM, STT-MRAM) wird der Schreibstrom so angelegt, dass der Schreibstrom durch den gesamten MTJ, d. h. die Referenzschicht, die dielektrische Schicht und die freie Schicht, fließt, wodurch die Magnetisierungsorientierung der freien Schicht durch den Spin-Transfer-Drehmoment-Effekt (spin transfer torque effect) eingestellt wird. Das heißt, der Schreibstrom fließt durch denselben Pfad wie der Lesepfad des MRAMs. In einer Spin-Bahn-Drehmoment-MRAM-Zelle (spin-orbit torque MRAM, SOT-MRAM) ist eine MTJ-Struktur auf einer Schwermetallschicht mit großer Spin-Bahn-Wechselwirkung angeordnet. Die freie Schicht ist in direktem Kontakt mit der Schwermetallschicht. Ein Spin-Drehmoment wird durch den in der Ebene liegenden Strom, der durch die Schwermetallschicht injiziert wird, mittels des Spin-Bahn-Kopplungseffekts induziert, der im Allgemeinen den Rashba-Effekt und/oder den Spin-Hall-Effekt (SHE-Effekt) umfasst. Der Schreibstrom fließt nicht durch den vertikalen MTJ. Stattdessen fließt der Schreibstrom durch die Schwermetallschicht. Die Magnetisierungsorientierung in der freien Schicht wird durch den Spin-Bahn-Drehmoment-Effekt (spin-orbit torque effect) eingestellt. Genauer gesagt, wenn ein in der Ebene liegender Strom in die Schwermetallschicht injiziert wird, führt die Spin-Bahn-Kopplung zu einem orthogonalen Spinstrom, der ein Spin-Drehmoment erzeugt und eine Magnetisierungsumkehr in der freien Schicht induziert.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Kombination mit den begleitenden Figuren verstehen. In den Zeichnungen bezeichnen identische Bezugszeichen ähnliche Elemente oder Schritte, sofern sich aus dem Zusammenhang nicht etwas anderes ergibt. Die Größen und relativen Positionen der Elemente in den Zeichnungen sind nicht unbedingt maßstabsgetreu gezeichnet. Vielmehr können die Abmessungen der verschiedenen Strukturen zur Veranschaulichung willkürlich vergrößert oder verkleinert sein.
    • 1 ist eine beispielhafte MRAM-Struktur gemäß beispielhaften Ausführungsformen der Erfindung.
    • 2 ist eine beispielhafte MRAM-Zelle gemäß beispielhaften Ausführungsformen der Erfindung.
    • 3A bis 3D zeigen einen Wafer in verschiedenen Stadien eines ersten Herstellungsprozesses gemäß beispielhaften Ausführungsformen der Erfindung.
    • 4A bis 4J zeigen einen Wafer in verschiedenen Stadien eines zweiten Herstellungsprozesses gemäß beispielhaften Ausführungsformen der Erfindung.
    • 5A-5D zeigen einen Wafer in verschiedenen Stadien eines dritten Herstellungsprozesses gemäß beispielhaften Ausführungsformen der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele für die Umsetzung verschiedener Merkmale des beschriebenen Gegenstands bereit. Zur Vereinfachung der vorliegenden Beschreibung werden im Folgenden konkrete Beispiele für Komponenten und Anordnungen beschrieben. Diese sind natürlich nur Beispiele und sind nicht einschränkend zu verstehen. Zum Beispiel kann die Ausbildung eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element ausgebildet sein können, so dass das erste und das zweite Element nicht in direktem Kontakt stehen sein können. Darüber hinaus können sich in der vorliegenden Offenbarung Bezugszeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und bedingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können hier zur Vereinfachung der Beschreibung relative räumliche Begriffe wie „unter“, „unterhalb“, „untere/unterer/unteres“, „oberhalb“, „obere/oberer/oberes“ und dergleichen verwendet werden, um die Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen zu beschreiben wie in den Figuren dargestellt. Die relativen räumlichen Begriffe umfassen neben der in den Figuren dargestellten Ausrichtung auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten relativen räumlichen Bezeichnungen können ebenfalls entsprechend interpretiert werden.
  • In der folgenden Beschreibung werden bestimmte konkrete Einzelheiten dargelegt, um ein gründliches Verständnis verschiedener Ausführungsformen der Erfindung zu ermöglichen. Ein Fachmann wird jedoch verstehen, dass die Erfindung auch ohne diese konkreten Einzelheiten implementiert werden kann. In anderen Fällen werden allgemein bekannte Strukturen, die mit elektronischen Komponenten und Fertigungstechniken verbunden sind, nicht im Detail beschrieben, um die Beschreibungen der Ausführungsformen der vorliegenden Erfindung nicht unnötig zu verschleiern.
  • Sofern der Zusammenhang nicht etwas anderes erfordert, sind in der gesamten Beschreibung und den untenstehenden Ansprüchen das Wort „umfassen“ und Abwandlungen davon, wie z. B. „umfasst“ und „umfassend“, in einem offenen, einschließenden Sinn zu verstehen, d. h. als „einschließlich, aber nicht beschränkt auf”.
  • Die Verwendung von Aufzählungen wie „erste/erster“, „zweite/zweiter“ und „dritte/dritter“ impliziert nicht notwendigerweise eine rangmäßige Reihenfolge, sondern kann vielmehr lediglich zwischen mehreren Instanzen eines Schritts oder einer Struktur unterscheiden.
  • Die Bezugnahme in dieser Beschreibung auf „eine Ausführungsform“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, die im Zusammenhang mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform enthalten ist. Die Formulierung „in einer Ausführungsform“ an verschiedenen Stellen in dieser Beschreibung bezieht sich daher nicht notwendigerweise immer auf dieselbe Ausführungsform. Darüber hinaus können die einzelnen Merkmale, Strukturen oder Eigenschaften in einer oder mehreren Ausführungsformen auf jede geeignete Art und Weise kombiniert werden.
  • Die Verwendung der Singularformen „ein/eine“ und „der/die/das“ in dieser Beschreibung und den beigefügten Ansprüchen schließt die Pluralform mit ein, sofern der Inhalt nicht eindeutig etwas anderes vorschreibt. Es ist auch zu beachten, dass der Begriff „oder“ im Allgemeinen in seiner Bedeutung einschließlich „und/oder“ verwendet wird, sofern der Inhalt nicht eindeutig etwas anderes vorschreibt.
  • Die Anmeldung betrifft ein Verfahren zum Ausbilden von Verbindungsstrukturen zu einer magnetischen Tunnelübergangsstruktur (MTJ-Struktur) und zu einem Verbindungselement einer Logik-Vorrichtung in einem integrierten Prozess. Die MTJ-Struktur ist über einer Metallisierungsebene, zu der das Verbindungselement gehört, ausgebildet. Daher ist eine erste Verbindungsstruktur zu der MTJ-Struktur kürzer als eine zweite Verbindungsstruktur zu dem Verbindungselement der Logik-Vorrichtung und ist im Allgemeinen breiter als die zweite Verbindungsstruktur zu dem Verbindungselement der Logik-Vorrichtung. Bei einem integrierten Öffnungsätzprozess, bei dem z. B. die Öffnung zu der MTJ-Struktur und die Öffnung zu dem Verbindungselement gemeinsam geätzt werden, wird die MTJ-Struktur einer größeren Dosis eines Ätzmittels ausgesetzt.
  • Zwei Schichten aus dielektrischen Materialien werden über der MTJ-Struktur ausgebildet. Die beiden Schichten aus dielektrischen Materialien verhindern, dass die hohe Dosierung des Ätzmittels die MTJ-Struktur beschädigt. In einigen Ausführungsformen umfasst die äußere/obere Schicht der beiden Schichten aus dielektrischen Materialien das gleiche dielektrische Material wie eine Ätzstoppschicht, die zwischen Zwischenschichtdielektrikums-Schichten (inter-level-dielectric layers), z. B. über dem Verbindungselement der Logik-Vorrichtung, angeordnet ist. So kann derselbe Ätzprozess die äußere Schicht aus dielektrischem Material in der Öffnung zu dem MTJ und die Ätzstoppschicht in der Öffnung zu dem Verbindungselement entfernen. Die innere/untere Schicht der beiden Schichten aus dielektrischen Materialien hat eine hohe Ätzselektivität gegenüber der äußeren/oberen Schicht. Daher entfernt der Ätzprozess die innere Schicht aus dielektrischem Material zumindest nicht vollständig. Das heißt, nach dem Ätzprozess, der Öffnungen zu der MTJ-Struktur bzw. zu dem Verbindungselement der Logik-Vorrichtung ausbildet, ist die MTJ-Struktur immer noch von der inneren Schicht bedeckt. Die innere Schicht aus dielektrischem Material ist empfindlich gegenüber einer Säurelösung, die für eine Nassreinigung der Öffnung zu dem Verbindungselement und der Öffnung zu der MTJ-Struktur verwendet wird. Der Nassreinigungsprozess entfernt somit die innere/untere Schicht aus dem dielektrischen Material, die in der Öffnung zu der MTJ-Struktur freigelegt ist, und legt die MTJ-Struktur in der entsprechenden Öffnung frei.
  • Nach der Nassreinigung werden leitfähige Materialien in der Öffnung zu der MTJ-Struktur und in der Öffnung zu dem Verbindungselement in demselben Metallabscheidungsprozess ausgebildet.
  • In einer integrierten Schaltung (integrated circuit, IC) wird eine MTJ-Struktur als Teil eines Back-End-of-Line-Prozesses ausgebildet. Die MTJ-Struktur weist einen vertikalen MTJ-Stapel mit einer freien magnetischen Schicht, einer festen magnetischen Schicht und einer Sperrschicht zwischen der freien magnetischen Schicht und der festen magnetischen Schicht auf. Ein Abstandshalter, z. B. aus SiN, umhüllt den MTJ-Stapel seitlich. Eine obere Elektrode und eine untere Elektrode kontaktieren den MTJ-Stapel von einer oberen Oberfläche bzw. einer unteren Oberfläche des MTJ-Stapels. Zwei Schutzschichten aus dielektrischen Materialien sind außerhalb des Abstandshalters angeordnet. Ein Untere-Elektrode-Via (bottom electrode via, BEVA) kontaktiert die untere Elektrode von unterhalb der unteren Elektrode. Ein Obere-Elektrode-Via (top electrode via, TEVA) kontaktiert die obere Elektrode von oberhalb der oberen Elektrode.
  • In einigen Ausführungsformen umhüllen die beiden Schutzschichten auch zumindest teilweise die Seitenwände der unteren Elektrode und der oberen Elektrode seitlich.
  • Der MTJ-Stapel ist in einer Zwischenschichtdielektrikums-Schicht (ILD-Schicht) ILDx angeordnet, die in vertikaler Richtung über einer Metallisierungsebene in einer ILDX-1-Schicht unterhalb der ILDx-Schicht angeordnet ist. In einigen Ausführungsformen ist die ILDx-Schicht von der ILDX-1-Schicht durch eine Ätzstoppschicht, z. B. aus SiC, und eine sauerstoffreiche Siliziumoxidschicht SRO getrennt. In dem Logikbereich des ICs sind die Verbindungselemente von Logikvorrichtungen in der ILDX-1-Schicht angeordnet. Die Verbindungselemente können Verdrahtungen und/oder Zwischenverbindungselemente, z. B. eine Verbindungsinsel und/oder eine Jumperstruktur, umfassen.
  • In einigen Ausführungsformen enthält die äußere der beiden Schutzschichten, äußere Schutzschicht, das gleiche dielektrische Material wie die Ätzstoppschicht, z. B. SiC. Die innere der beiden Schutzschichten, innere Schutzschicht, enthält ein dielektrisches Material, das eine hohe Selektivität gegenüber der äußeren Schutzschicht und eine Ätzselektivität gegenüber einem Material des Verbindungselements, das Kupfer, Wolfram und/oder Kobalt enthalten kann, aufweist. Die innere und die äußere Schutzschicht sind in dem Logikbereich nicht vorhanden.
  • 1 zeigt einen Ausschnitt einer beispielhaften integrierten Schaltung (integrated circuit, IC) 100 über einem Substrat 102. Der IC 100 weist einen ersten Bereich 110 mit einer Vielzahl von MRAM-Zellen auf, wobei MRAM-Zellen 112, 114 zur Veranschaulichung dargestellt sind. Der IC 100 weist auch einen zweiten Bereich 120 auf, der andere Schaltungselemente (in 1 nicht dargestellt) als MRAM-Zellen aufweist, z. B. logische Schaltungselemente. 1 zeigt die BEOL-Schichten und Strukturen der IC-Schaltung 100. Die MRAM-Zellen 112, 114 sind in dem BEOL-Prozess über einer oder mehreren ILD-Schichten 122 ausgebildet, wobei eine ILD-Schicht 122 zur Veranschaulichung dargestellt ist. In einigen Ausführungsformen sind Metallisierungselemente 116, 118, wie z. B. Metallverbindungsstrukturen oder Metalldrahtstrukturen, in oder zwischen der einen oder den mehreren ILD-Schichten 122 ausgebildet. In einem Beispiel sind die Metallisierungselemente 116 in dem ersten Bereich 110 und unter den MRAM-Zellen 112, 114, angeordnet und das Metallisierungselement 118 ist in dem zweiten Abschnitt 120 angeordnet. Zur Veranschaulichung sind die Metallisierungselemente 116 und das Metallisierungselement 118 in derselben ILD-Schicht 122 angeordnet.
  • Die MRAM-Zellen 112, 114 weisen jeweils eine MTJ-Struktur 124 bzw. 126 auf. Die MTJ-Strukturen 124, 126 sind jeweils in vertikaler Richtung benachbart zu einer unteren Elektrode (bottom electrode, BE) 128 bzw. 130 und einer oberen Elektrode (top electrode, TE) 132 bzw. 134. Verbindungsstrukturen, z. B. Verbindungs-Vias, (BEVA) 136, 138 verbinden die BE 128 bzw. 130 mit den jeweiligen Metallisierungselementen 116 darunter. In einigen Ausführungsformen sind die MTJ-Strukturen 124, 126 und die jeweilige untere Elektrode (BE) 128, 130 und die obere Elektrode (TE) 132, 134 in einer ILD-Schicht 123 ausgebildet, die das gleiche dielektrische Material enthält wie die ILD-Schicht 122 unterhalb der MTJ-Strukturen 124, 126. Die ILD-Schichten 122, 123 sind aus Siliziumoxid oder einem dielektrischen Material mit niedrigem k-Wert oder einem anderen geeigneten dielektrischen Material. Eine Komposit-Ätzstoppschicht 125 ist zwischen der ILD-Schicht 122 und der ILD-Schicht 123 angeordnet. In einigen Ausführungsformen enthält die Komposit-Ätzstoppschicht 125 ein Laminat aus zwei dielektrischen Schichten 127, 129, die eine Ätzselektivität gegeneinander aufweisen. In einigen Ausführungsformen hat die untere 129 der beiden Schichten 127, 129 eine Ätzselektivität gegenüber der ILD-Schicht 123 und fungiert als eine Ätzstoppschicht. In einigen Ausführungsformen enthält die Komposit-Ätzstoppschicht 125 eine Ätzstoppschicht 129 aus SiC und eine siliziumreiche Oxid-SRO-Schicht 127 über der SiC-Schicht 129. Die Schicht 127 kann auch ein TEOS-Material enthalten.
  • In einigen Ausführungsformen sind die BE 128, 130 über der Komposit-Ätzstoppschicht 125 und die BEVA 136, 138 in der Komposit-Ätzstoppschicht 125 ausgebildet. Es sind auch andere Ausführungsformen möglich. Zum Beispiel können die BE 128, 130 in der Komposit-Ätzstoppschicht 125 ausgebildet sein.
  • Ein Laminat 140 aus zwei Schutzschichten 142, 144 umschließt Seitenwände 143, 145 der MTJ-Strukturen 124, 126. Die beiden Schutzschichten 142, 144 enthalten Materialien, die eine Ätzselektivität gegeneinander aufweisen. In einigen Ausführungsformen enthält die äußere 142 der beiden Schutzschichten 142, 144 das gleiche Material wie die Ätzstoppschicht 129 oder ein Material, das ähnliche Ätzselektivitätseigenschaften wie die Ätzstoppschicht 129 aufweist. Wenn die Ätzstoppschicht 129 beispielsweise aus SiC ist, ist die äußere Schutzschicht 142 aus SiC, SiOC, anderen dielektrischen Materialien, die mit einem plasmaunterstützten Atomlagenabscheidungsverfahren (plasma-enhanced atomic layer deposition, „PEALD“) gebildet wurden, oder anderen geeigneten Materialien, die eine ähnliche Ätzeigenschaft wie SiC in Bezug auf ein Ätzmittel aufweisen. In einigen Ausführungsformen ist die innere Schutzschicht 144 aus Aluminiumoxid (AlOx) oder einem anderen geeigneten Material, das eine Ätzselektivität gegenüber der äußeren Schicht 142 aufweist.
  • In einigen Ausführungsformen hat die äußere Schutzschicht 142 eine Dicke im Bereich von etwa 50Å bis etwa 500Å. Die innere Schutzschicht 144 hat eine Dicke zwischen etwa 2Å und etwa 50Å. Die unterschiedlichen Werte der Dicke der äußeren Schutzschicht 142 und der inneren Schutzschicht 144 sind so gewählt, dass sie die Bildung einer Aussparung in der äußeren Schutzschicht 142 und der inneren Schutzschicht 144 erleichtern, um die oberen Elektroden 132, 134 freizulegen. Wie hier im Detail beschrieben werden wird, wird eine Aussparung in der inneren Schutzschicht 144 durch Nassätzen gebildet, um die obere Elektrode 132, 134 freizulegen. Es ist im Allgemeinen schwierig, Aluminiumoxid aus Aluminiumnitrid beim Nassätzen herauszuätzen. Daher ist der Wert der Dicke der inneren Schutzschicht 144 aus Aluminiumoxid oder Aluminiumnitrid so gewählt, dass er relativ klein ist. In einigen Ausführungsformen ist die äußere Schutzschicht 142 aus SiC oder SiOC, genau wie die Schicht 129. Wie hier beschrieben, bildet derselbe Ätzprozess Aussparungen in der äußeren Schutzschicht 142 und in der Schicht 129 aus. Beim SiC-Ätzprozess wird die äußere Schutzschicht 142 einer größeren Ladung von Ätzmitteln ausgesetzt als die Schicht 129, da die äußere Schutzschicht 142 nahe an der Ätzmittelquelle liegt. Daher ist der Wert der Dicke der äußeren Schutzschicht 142 so gewählt, dass er relativ groß ist.
  • In einigen Ausführungsformen umgeben Abstandshalterschichten 146, 148 die Seitenwand 143 bzw. 145 der MTJ-Strukturen 124 bzw. 126. Die Abstandshalterschichten 146, 148 sind seitlich zwischen der Seitenwand 143, 145 und dem Laminat 140 angeordnet. In einigen Ausführungsformen sind die Abstandshalterschichten 146, 148 über den BE 128 bzw. 130 angeordnet. Die Abstandshalterschichten 146, 148 sind aus SiN oder einem anderen geeigneten dielektrischen Material.
  • In einigen Ausführungsformen umschließt das Laminat 140 auch zumindest teilweise die Seitenwand 133, 135 der oberen Elektroden 132, 134. Obere Abschnitte der oberen Elektroden 132, 134, z. B. einschließlich der oberen Oberflächen 137, 139 der oberen Elektroden 132, 134 und, in einigen Ausführungsformen, der oberen Abschnitte der Seitenwände 133, 135, sind nicht von dem Laminat 140 bedeckt. Metallverbindungsstrukturen 152, 154 sind über den oberen Elektroden 132, 134 ausgebildet und kontaktieren die oberen Abschnitte der oberen Elektroden 132, 134, die nicht von dem Laminat 140 bedeckt sind. In einigen Ausführungsformen erstreckt sich das Laminat 140 über die gesamte Oberfläche des ersten Bereichs 110, mit Ausnahme der oberen Abschnitte der oberen Elektroden 132, 134, die nicht von dem Laminat 140 bedeckt sind. Das Laminat erstreckt sich nicht über den zweiten Bereich 120.
  • In einigen Ausführungsformen ist in dem zweiten Bereich 120 eine Metallverbindungsstruktur 156 ausgebildet und kontaktiert das Metallisierungselement 118. Insbesondere erstreckt sich die Metallverbindungsstruktur 156 durch das ILD 123 und die Komposit-Ätzstoppschicht 125 und kontaktiert das Metallisierungselement 118. Die Metallverbindungsstrukturen 152, 154, 156 werden in demselben Prozess ausgebildet und erstrecken sich jeweils von einer oberen Oberfläche 158 des ILD 123 nach unten. Die Metallverbindungsstrukturen 152, 154, 156 sind koplanar zueinander in Bezug auf die obere Oberfläche 158 des ILD 123.
  • In einer Ausführungsform enthalten die BE 128, 130 ein leitfähiges Nitrid, das eine für den Betrieb der jeweiligen MTJ-Strukturen 124, 126 geeignete magnetische Eigenschaft aufweist. Zum Beispiel beeinträchtigt das leitfähige Nitridmaterial der BE 128, 130 nicht das Pinning der magnetischen Polarisation einer Fixschicht der MTJ-Strukturen 124, 126. In einer Ausführungsform sind die BE 128, 130 aus TaN und/oder TiN. Das BEVA 136 enthält ein Material, das an die elektrischen und magnetischen Eigenschaften der BE 128, 130 angepasst ist. In einer Ausführungsform ist das BEVA 136 aus TiN. In einigen Ausführungsformen enthält das BEVA 136 auch eine Sperr- oder Auskleidungsschicht (der Einfachheit halber nicht dargestellt) aus Ta und/oder TaN, die das Eindringen des TiN-Materials in die umgebende SiC-Schicht 129 und die SRO/TEOS-Schicht 127 verhindert.
  • 2 zeigt eine beispielhafte MRAM-Zelle 112. Bezugnehmend auf 2 weist die MRAM-Zelle 112 eine BE 128 auf. Eine anti-ferromagnetische Schicht 204 ist über der leitfähigen unteren Elektrode 128 angeordnet, und eine gepinnte magnetische Schicht 206 ist über der anti-ferromagnetischen Schicht 204 angeordnet. Die anti-ferromagnetische Schicht 204 enthält ein Material mit starker Austauschkopplung, das Atome mit magnetischen Momenten aufweist, die in einem regelmäßigen Muster ausgerichtet sind, wobei benachbarte Spins in entgegengesetzte Richtungen zeigen. Die starke Austauschkopplung ermöglicht es der anti-ferromagnetischen Schicht 204, die magnetische Polarisation der gepinnten magnetischen Schicht 206 zu pinnen (d.h. zu fixieren) und dadurch zu verhindern, dass die magnetische Polarisation der gepinnten magnetischen Schicht 206 wechselt, z.B. während Schreibvorgängen der MRAM-Zelle 112. Insofern wird die gepinnte magnetische Schicht 206 auch als Fixschicht 206 der MTJ-Struktur 124 bezeichnet. In einigen Ausführungsformen kann eine synthetische anti-ferromagnetische (SAF) Schicht (der Einfachheit halber nicht dargestellt) zwischen der anti-ferromagnetischen Schicht 204 und der gepinnten magnetischen Schicht 206 angeordnet sein.
  • In der MTJ-Struktur 124 ist die gepinnte magnetische Schicht 206 durch eine dielektrische Sperrschicht 208 von einer freien magnetischen Schicht 210 in vertikaler Richtung beabstandet. Die freie magnetische Schicht 210 oder freie Schicht 210 weist eine magnetische Polarisation auf, die in der Lage ist, zwischen einer parallelen Konfiguration und einer anti-parallelen Konfiguration in Bezug auf die magnetische Polarisation der gepinnten magnetischen Schicht 206 zu wechseln. Die obere Elektrode 132 ist über der freien magnetischen Schicht 210 angeordnet. Optional ist eine dielektrische Deck- oder Abstandshalterschicht 146, z. B. aus Siliziumnitrid (SiN), um die MTJ-Struktur 124 herum angeordnet. Die Abstandshalterschicht 146 kann auch aus Carbid (SiC), Siliziumdioxid (SiO2), Siliziumoxynitrid (SiON), Siliziumoxycarbid (SiOC) und/oder einem dielektrischen Material mit niedrigem k-Wert sein.
  • Die gepinnte magnetische Schicht 206, die dielektrische Sperrschicht 208 und die freie magnetische Schicht 210 bilden den magnetischen Tunnelübergang (magnetic tunnel junction, MTJ) 124. In dem MTJ 124 können Elektronen bei Anlegen einer Differenzspannung zwischen der leitfähigen unteren Elektrode 128 und der leitfähigen oberen Elektrode 132 durch die dielektrische Sperrschicht 208 tunneln. Wenn die Elektronen durch die dielektrische Sperrschicht 208 tunneln, kann sich die magnetische Polarisation der freien magnetischen Schicht 210 ändern und dadurch einen Widerstandswert des MTJ 124 ändern. Wenn zum Beispiel eine Polarität der freien magnetischen Schicht 210 mit einer Polarität der gepinnten magnetischen Schicht 206 ausgerichtet ist, hat der MTJ 124 einen ersten Widerstandswert, der einem ersten Datenzustand entspricht, z.B. einer logischen „0“. Wenn die Polarität der freien magnetischen Schicht 210 nicht mit der Polarität der gepinnten magnetischen Schicht 206 ausgerichtet ist, hat der MTJ 124 einen zweiten Widerstandswert, der einem zweiten Datenzustand, z. B. einer logischen „1“, entspricht.
  • In einigen Ausführungsformen kann die leitfähige untere Elektrode BE 128 Titannitrid (TiN), Tantalnitrid (TaN), Titan (Ti) und/oder Tantal (Ta) enthalten. In einigen Ausführungsformen kann die BE 128 eine Dicke in einem Bereich zwischen etwa 10 nm und etwa 100 nm aufweisen. In einigen Ausführungsformen kann die anti-ferromagnetische Schicht 204 Iridium-Mangan (IrMn), Eisen-Mangan (FeMn), Ruthenium-Mangan (RuMn), Nickel-Mangan (NiMn) und/oder Palladium-Platin-Mangan (PdPtMn) enthalten. In einigen Ausführungsformen kann die gepinnte magnetische Schicht 206 Kobalt (Co), Eisen (Fe), Bor (B) und/oder Ruthenium (Ru) umfassen. In einigen Ausführungsformen kann die gepinnte magnetische Schicht 206 eine Dicke in einem Bereich zwischen etwa 5 nm und etwa 10 nm aufweisen.
  • In einigen Ausführungsformen kann die dielektrische Sperrschicht 208 Magnesiumoxid (MgO) und/oder Aluminiumoxid (Al2O3) enthalten und eine Dicke in einem Bereich zwischen etwa 0,5 nm und etwa 2 nm aufweisen. In einigen Ausführungsformen kann die freie magnetische Schicht 210 Kobalt (Co), Eisen (Fe) und/oder Bor (B) enthalten und eine Dicke in einem Bereich zwischen etwa 1 nm und etwa 3 nm aufweisen.
  • In einigen Ausführungsformen kann die leitfähige obere Elektrode 132 Titannitrid (TiN), Tantalnitrid (TaN), Titan (Ti), Wolfram (W) und/oder Tantal (Ta) umfassen.
  • In einigen Ausführungsformen sind Querschnitte der leitfähigen oberen Elektrode 132, der freien magnetischen Schicht 210, der dielektrischen Sperrschicht 208, der gepinnten magnetischen Schicht 206, der anti-ferromagnetischen Schicht 204 und der leitfähigen oberen Elektrode 132 im Wesentlichen spitzwinklig trapezförmig, entweder einzeln oder zusammen als Gruppe. Breiten der leitfähigen unteren Elektrode 128, der freien magnetischen Schicht 210, der dielektrischen Sperrschicht 208, der gepinnten magnetischen Schicht 206 und der anti-ferromagnetischen Schicht 204 nehmen in Abwärtsrichtung entlang der z-Achse immer weiter zu. In einigen Ausführungsformen wird die spitzwinklige trapezförmige Querschnittsform durch einen Ionenstrahlätzprozess (ion beam etching, IBE) ausgebildet, der dazu verwendet wird, Seitenwände 143 der MTJ-Struktur 124 und die Seitenwand 133 der oberen Elektrode 132 auszubilden. Mit anderen Worten, die freie magnetische Schicht 210, die dielektrische Sperrschicht 208, die gepinnte magnetische Schicht 206, die anti-ferromagnetische Schicht 204 und die obere Elektrode 132 haben im Wesentlichen zueinander ausgerichtete und schräge Seitenwände.
  • 3A bis 3D zeigen einen Wafer 300 in verschiedenen Fabrikationsstadien bei der Herstellung des IC 100, der MRAM-Zelle 112 oder anderer Halbleiterstrukturen. Bezugnehmend auf 3A wird ein Wafer 300 empfangen. Der Wafer 300 weist ein Halbleitersubstrat 302 auf. Das Halbleitersubstrat 302 kann ein Siliziumsubstrat in kristalliner Struktur und/oder aus anderen elementaren Halbleitern wie Germanium sein. Alternativ oder zusätzlich kann das Halbleitersubstrat 302 einen Verbindungshalbleiter wie Siliziumcarbid, Galliumarsenid, Indiumarsenid und/oder Indiumphosphid enthalten. Ferner kann das Halbleitersubstrat 302 auch eine Silizium-auf-Isolator-Struktur (silicon-on-insulator, SOI) enthalten. Das Halbleitersubstrat 302 kann eine epitaktische Schicht enthalten und/oder zur Leistungsverbesserung verspannt sein. Wie auf diesem technischen Gebiet üblich kann das Halbleitersubstrat 302 abhängig von Entwurfsanforderungen auch verschiedene Dotierungskonfigurationen enthalten, wie z. B. ein p-dotiertes Substrat und/oder ein n-dotiertes Substrat und verschiedene dotierte Bereiche wie p-Wannen und/oder n-Wannen. Ein oder mehrere Auswahltransistoren 304 sind in oder über dem Halbleitersubstrat 302 angeordnet. In einigen Ausführungsformen sind der eine oder die mehreren Auswahltransistoren 304 zwischen Isolationsbereichen 305 (z. B. STI-Bereichen) angeordnet.
  • In einigen Ausführungsformen können der eine oder die mehreren Auswahltransistoren 304 MOSFET-Bauelemente (Metall-Oxid-Halbleiter-Feldeffekttransistor-Bauelemente) umfassen. Die Transistoren 304 können verschiedenen Typs sein, wie z. B. ein planarer Transistor, ein finFET-Transistor, ein Gate-All-Around-Transistor, ein vertikaler Transistor oder andere Transistortypen, ohne dass dadurch der Umfang der Offenbarung eingeschränkt wird. In solchen Ausführungsformen umfassen der eine oder die mehreren Auswahltransistoren 304 jeweils einen Source-Bereich 306 und einen Drain-Bereich 308, die durch einen Kanalbereich 307 getrennt sind. Der Source-Bereich 306 weist einen ersten Dotierungstyp (z.B. einen n-Dotierstoff) auf, der Kanalbereich 307 weist einen zweiten Dotierungstyp auf, der sich von dem ersten Dotierungstyp unterscheidet, und der Drain-Bereich 308 weist den ersten Dotierungstyp auf. In einigen Ausführungsformen umfasst der erste Dotierungstyp eine n-Dotierung, während in anderen Ausführungsformen der erste Dotierungstyp eine p-Dotierung umfasst. Eine Gatestruktur 310, die eine Gateelektrode 311 umfasst, die von dem Kanalbereich 307 durch eine Gateoxidschicht 309 getrennt ist, ist dazu eingerichtet, den Fluss von Ladungsträgern zwischen dem Sourcebereich 306 und dem Drainbereich 308 zu steuern. In verschiedenen Ausführungsformen kann die Gatestruktur 310 ein dotiertes Polysiliziummaterial oder ein Metallmaterial (z.B. TiN, Al, etc.) enthalten. In einigen Ausführungsformen können Seitenwand-Abstandshalter 312 (z. B. SiN-Abstandshalter) auf gegenüberliegenden Seiten der Gate-Elektrode 311 angeordnet sein.
  • Back-End-of-the-Line (BEOL)-Metallstrukturen 318, 320 oder Metallisierungselemente sind über dem Halbleitersubstrat 302 angeordnet, wobei einige die Anschlüsse der Transistoren 304 über Kontakt-Vias 314 (314a, 314b, 314c gezeigt) kontaktieren. Die Metallisierungselemente 318, 320 sind in vertikaler Richtung gestapelt, wobei einige der Metallisierungselemente 318, 320 schließlich zu Metallisierungselementen 116 in dem ersten Bereich 110 und Metallisierungselementen 118 in dem zweiten Bereich 120 führen. Die Metallisierungselemente sind in ILD-Schichten 322 ausgebildet, einschließlich der ILD-Schicht 122, in der die Metallisierungselemente 116 und 118 ausgebildet sind. In einigen Ausführungsformen sind die Zwischenschichtdielektrikums-Schichten (ILD-Schichten, inter-level dielectric layers) 322, 122 durch eine Ätzstoppschicht 329, z. B. aus SiC oder SiN, voneinander getrennt.
  • In 3B wird über der ILD-Schicht 122 eine Komposit-Ätzstoppschicht 125 ausgebildet, die eine Schicht 127 aus SRO oder TEOS und eine Schicht 129 aus SiC umfasst. Eine Komposit-Ätzstoppschicht, die aus einer auf einer herkömmlichen siliziumbasierten SiC-Ätzstoppschicht aufliegenden Tetraethoxysilan-Oxidschicht (TEOS-Oxidschicht) hergestellt ist, kann die Gesamtdicke und die Dielektrizitätskonstante der Komposit-Ätzstoppschicht 125 weiter reduzieren.
  • In 3C wird in der Komposit-Ätzstoppschicht 125 in dem ersten Bereich 110 eine BEVA-Struktur 136 ausgebildet, die das Metallisierungselement 116 in der ILD-Schicht 122 kontaktiert. Die BEVA-Via-Struktur 136 enthält ein anderes Material als das des Metallisierungselements 116. In einigen Ausführungsformen ist die BEVA-Via-Struktur 136 aus TiN und das Metallisierungselement 116 ist aus Kupfer. Die Schicht 127 ist aus einem Material, das für die Abscheidung der BEVA-Via-Struktur 136, die z. B. aus TiN ist, geeignet ist. In einigen Ausführungsformen ist die Schicht 127 aus SRO, TEOS und/oder anderen geeigneten dielektrischen Materialien. In einigen Ausführungsformen wird zwischen der BEVA-Via-Struktur 136 und der umgebenden Komposit-Ätzstoppschicht 125 eine Sperr- oder Auskleidungsschicht 328 ausgebildet. Die Sperrschicht 328 ist aus Ta und/oder TaN. Die Sperrschicht 328 verhindert, dass die TiN-Elemente in die umgebende Komposit-Ätzstoppschicht 125 eindringen. In einigen Ausführungsformen wird die BEVA-Via-Struktur 136 nur in der Schicht 127 und nicht in der Schicht 129 aus SiC ausgebildet. Das heißt, eine weitere Verbindungsstruktur wird in der Schicht 129 zwischen der BEVA-Via-Struktur 136 und dem Metallisierungselement ausgebildet.
  • In 3D wird eine MRAM-Zelle 112 in dem ersten Bereich 110 über der BEVA-Via-Struktur und der Komposit-Ätzstoppschicht 125 gebildet. Die MRAM-Zelle weist eine MTJ-Struktur 124, eine obere Elektrode 132 und eine untere Elektrode 128 auf. In einigen Ausführungsformen umgibt eine Abstandshalterschicht 146 zumindest die MTJ-Struktur 124 der MRAM-Zelle 112.
  • 4A bis 4M zeigen die weitere Herstellung der MRAM-Zelle 112 und des Metallisierungselements über der MRAM-Zelle 112.
  • In 4A wird ein beispielhafter Wafer 400 empfangen. Der beispielhafte Wafer 400 kann derselbe Wafer sein wie der Wafer 300 nach den Prozessen von 3A bis 3D. Der beispielhafte Wafer 400 wie dargestellt weist einen ersten Bereich 110 für MRAM-Zellen und einen zweiten Bereich 120 für andere Schaltkreiselemente, z. B. Logikelemente, auf.
  • In 4B wird ein Laminat aus zwei Schichten 402, 404 global über dem Wafer 400 ausgebildet. Die beiden Schichten 402, 404 haben eine hohe Ätzselektivität gegenüber einander. In einigen Ausführungsformen ist die Schicht 402 aus dem gleichen Material wie die Ätzstoppschicht 129 oder aus einem Material, das ähnliche Ätzeigenschaften wie die Ätzstoppschicht 129 aufweist. Für den Fall, dass die Ätzstoppschicht 129 aus SiC ist, ist die Schicht 402 aus SiC, SiOC oder anderen dielektrischen Materialien, die mittels PEALD ausgebildet sind. Die Schicht 404 ist aus Aluminiumoxid (AlOx) oder Aluminiumnitrid (AiN) oder einem Material, das ähnliche Ätzeigenschaften aufweist. Die Schicht 404 wird mit einer Dicke im Bereich von etwa 50Å bis etwa 500Å abgeschieden. Die Schicht 402 wird mit einer Dicke im Bereich von etwa 2 Å bis etwa 50 Å abgeschieden.
  • In 4C werden die Schichten 402 und 404 durch Ätzen selektiv aus dem zweiten Bereich 120 entfernt, wobei der erste Bereich 110 z. B. durch eine Maskenschicht (der Einfachheit halber nicht dargestellt) begedeckt ist. Ein Teil der Schicht 127 aus SRO oder TEOS kann ebenfalls durch das Ätzen entfernt werden, so dass die Dicke der Schicht 127 in dem zweiten Bereich 120 geringer ist als die Dicke der Schicht 127 in dem ersten Bereich 110. Aufgrund der Ätzselektivität zwischen der Schicht 404 aus Aluminiumoxid (AlOx) oder Aluminiumnitrid (AiN) und der Ätzstoppschicht 129 aus SiC bleibt die Ätzstoppschicht 129 zurück, nachdem die Schichten 402 und 404 aus dem zweiten Bereich 120 entfernt worden sind.
  • In 4D wird eine ILD-Schicht 123 global oder gleichmäßig über dem Wafer 400 ausgebildet. Insbesondere wird die ILD-Schicht 123 sowohl über dem ersten Bereich 110 als auch über dem zweiten Bereich 120 ausgebildet. In einigen Ausführungsformen ist die ILD-Schicht 123 aus einem Material mit extrem niedrigem k-Wert (extremely low-k material, ELK) wie z. B. SiCOH, porösem SiCOH, NanoGlass oder anderen dielektrischen Materialien, die eine Dielektrizitätskonstante k ≤ 3 haben. Zur Planarisierung der Oberfläche 410 der ILD-Schicht 123 wird ein CMP-Polierprozess durchgeführt.
  • 5A-5D zeigen ein beispielhaftes Verfahren zur Planarisierung der Oberfläche 410 des ILD 123. In 5A wird die ILD-Schicht 123 global über dem ersten Bereich 110 und dem zweiten Bereich 120 ausgebildet. Aufgrund der MTJ-Struktur 124 weist die ILD-Schicht 123 einen Vorsprung oder eine Stufenhöhe 510 über der MTJ-Struktur 124 auf. In 5B wird eine Deckschicht 520 aus einem dielektrischen Material mit niedrigem K-Wert auf die ILD-Schicht 123 aufgebracht. Die Deckschicht 520 bedeckt den Vorsprung 510 und hat eine relativ flache Oberfläche 522. In 5C wird ein Rückätzprozess durchgeführt, um die Deckschicht 520 und den Vorsprung 510 zu entfernen. In einigen Ausführungsformen verbleiben nach dem Rückätzprozess Restteile 524 des Vorsprungs 510. In 5D wird ein CMP-Polierprozess durchgeführt, um die Restteile 524 zu entfernen und die Oberfläche 410 der ILD-Schicht 123 zu planarisieren.
  • In 4E werden nacheinander eine Antireflexionsschicht 412 und eine Hartmaskenschicht 414 über der ILD-Schicht 123 ausgebildet. In einigen Ausführungsformen ist die Antireflexionsschicht 412 eine Schicht aus stickstofffreier Antireflexionsbeschichtung (nitrogen-free anti-reflective coating, NFARC), und die Hartmaskenschicht 414 ist eine TiN/TaN-Schicht. Die beiden Schichten 412 und 414 fungieren als Opferschichten. Die Hartmaskenschicht 414 wird so strukturiert, dass sie Aussparungen 420 in dem ersten Bereich 110 und Aussparungen 422 in dem zweiten Bereich 120 aufweist. Die Aussparungen 420, 422 definieren die Stellen zur Ausbildung von Metallisierungselementen, die in der ILD-Schicht 123 in den ersten Bereichen 110 und den zweiten Bereichen 120 ausgebildet werden sollen. In einigen Ausführungsformen können die Aussparungen 420, 422 in dem ersten Bereich 110 bzw. in dem zweiten Bereich 120 eine gleiche Abmessung, z. B. die gleiche Fläche, haben. In einigen Ausführungsformen wird zwischen der ILD-Schicht 123 und der NFARC-Schicht 412 eine dielektrische Opfer-Hartmaskenschicht 416 ausgebildet. Die Schicht 416 hat die Funktion, den Knickdefekt (kink defect) an der Oberfläche der dielektrischen Schicht 123 mit niedrigem k-Wert zu verhindern. Die dielektrische Opfer-Hartmaskenschicht 416 wird beispielsweise aus siliziumhaltigen dielektrischen Materialien wie Siliziumnitrid ausgebildet, wobei Verfahren wie plasmaunterstützte chemische Gasphasenabscheidung (plasma enhanced chemical vapor deposition, PECVD), chemische Gasphasenabscheidung mit hochdichtem Plasma (high density plasma chemical vapor deposition, HDP-CVD) und chemische Gasphasenabscheidung bei Atmosphärendruck (atmospheric pressure chemical vapor deposition, APCVD) verwendet werden.
  • In 4F wird ein partieller Via-Ätzprozess durchgeführt, um partielle Via-Öffnungen oder -Gräben 424, 426 durch die Aussparungen 420, 422 auszubilden. Insbesondere öffnet das partielle Via-Ätzen die NFARC-Schicht 412, um das Material der ILD-Schicht 123 an der Stelle, an der die Via-Öffnung oder der Via-Graben ausgebildet werden soll, der zu der MRAM-Zelle 112 in dem ersten Bereich 110 oder zu den Metallisierungselementen 118 in dem zweiten Bereich 120 führt, teilweise zu entfernen. Die Aussparungen 420, 422 werden zusammen in einem integrierten Ätzprozess ausgebildet. Das heißt, dass weder der erste Bereich 110 noch der zweite Bereich 120 abgedeckt ist, wenn der partielle Via-Ätzprozess in dem jeweils anderen des ersten Bereichs 110 oder des zweiten Bereichs 120 durchgeführt wird. In einigen Ausführungsformen haben die partiellen Via-Öffnungen oder -gräben 424, 426 im Wesentlichen die gleichen Abmessungen, z. B. in Tiefe und Form.
  • In 4G wird ein Hauptätzprozess durch die Aussparungen 420, 422 durchgeführt, um eine Via-Öffnung 430 auszubilden, die zu der MRAM-Zelle 112 führt, und eine Via-Öffnung 432, die zu dem Metallisierungselement 118 führt. Der Ätzprozess entfernt auch die SRO- oder TEOS-Schicht 127 der Komposit-Ätzstoppschicht 125 in dem zweiten Bereich 120. Die Schicht 404 aus SiC, SiOC oder anderen dielektrischen Schichten, die durch plasmaunterstützte ALD (plasma-enhanced ALD, PEALD) ausgebildet sind, und die Schicht 129 aus SiC fungieren somit als Ätzstoppschicht für den Hauptätzprozess. In einigen Ausführungsformen wird in dem Hauptätzprozess ein Trockenplasmaätzprozess verwendet.
  • Aufgrund der partiellen Via-Öffnungen 424, 426 haben die Via-Öffnungen 430, 432 jeweils eine abgestufte Form und weisen einen breiteren Abschnitt 434 bzw. 436 und einen schmaleren Abschnitt 438, 440 auf. Die breiten Abschnitte 434, 436 sind in der Nähe der Oberfläche 410 des ILD 123 angeordnet. Die schmaleren Abschnitte 438, 440 sind unterhalb der breiteren Abschnitte 434, 436 und in der Nähe der MRAM-Zelle 112 bzw. der Metallisierungselemente 118 angeordnet. In einigen Ausführungsformen haben die breiteren Abschnitte 434, 436 gleiche Abmessungen, z. B. in der Fläche, in der Form und in der Tiefe/Länge. Der schmalere Abschnitt 438 in dem ersten Bereich 110 hat eine flachere/kürzere Abmessung 439 als die Abmessung 441 des schmaleren Abschnitts 440 in dem zweiten Bereich 120. Somit ist die SiC-Schicht 404 über der MRAM-Zelle 112 mehr Ätzmitteln ausgesetzt als die SiC-Schicht 129 in dem zweiten Bereich 120. Von der SiC-Schicht 404, die in der Via-Öffnung 430 freigelegt ist, wird mehr SiC-Material entfernt als von der SiC-Schicht 129, die in der Via-Öffnung 432 freigelegt ist. Da die AlOx-Schicht 402 jedoch eine hohe Ätzselektivität gegenüber SiC aufweist, bleibt die AlOx-Schicht 402 zurück und bedeckt die MRAM-Zelle 112 einschließlich der oberen Elektrode 132, der MTJ-Struktur 124 und der unteren Elektrode 128. Da andererseits die SiC-Schicht 404 die AlOx-Schicht 402 umschließt und den Ätzmitteln des Hauptätzprozesses vor der AlOx-Schicht 402 ausgesetzt ist, muss die AlOx-Schicht 402 nicht eine relativ große Dicke beibehalten. Stattdessen hat die AlOx-Schicht 402 eine relativ geringe Dicke von etwa 2Å bis etwa 50Å.
  • In einigen Ausführungsformen haben die breiteren Abschnitte 434, 436 und die schmaleren Abschnitte 438, 440 jeweils eine sich verjüngende Form und stellen die Gräben dar, in die die Metallleitungen gefüllt werden.
  • In 4H wird ein Auskleidungsentfernungsverfahrens-Ätzprozess (liner remove method (LRM) etching process) angewandt, um einen ausgewählten Teil der Ätzstoppschicht 129 aus SiC von der Via-Öffnung 432 aus nach unten zu entfernen und um einen ausgewählten Teil der SiC-Schicht 404 von der Via-Öffnung 430 aus nach unten zu entfernen. Es können auch andere Ätztechniken zum Entfernen der SiC-Schichten 127, 404 verwendet werden. In einigen Ausführungsformen ist das Ätzen stark anisotrop, wobei sehr wenig laterales Ätzen durchgeführt wird. Dies kann durch einen geringeren Druck, z. B. weniger als 40 mTorr, und eine höhere Bias-Leistung, z. B. größer als 100 W, erreicht werden. Da die AlOx-Schicht 402 eine hohe Ätzselektivität gegenüber dem SiC aufweist, bleibt die AlOx-Schicht 402 die MRAM-Zelle 112 bedeckend zurück und wird in der Via-Öffnung 430 freigelegt. In dem zweiten Bereich 120 wird durch Entfernen der SiC-Schicht 129 unter der Via-Öffnung 432 das Metallisierungselement 118 in der Via-Öffnung 432 freigelegt.
  • In 4I wird ein Nassreinigungsverfahren gemeinsam auf den ersten Bereich 110 und den zweiten Bereich 120 angewendet. Die Nassreinigung, z. B. mittels entionisiertem Wasser, entfernt die in der Via-Öffnung 430 freigelegte AlOx-Schicht 402 und entfernt die Ablagerungen und Rückstände in der Via-Öffnung 432. Die Nassreinigung beschädigt oder greift das Metallisierungselement 118, z. B. aus Kupfer, das in der Via-Öffnung 432 freigelegt ist, nicht an und beschädigt oder greift die obere Elektrode 132, z. B. aus Wolfram, nicht an. Aufgrund der relativ geringen Dicke der AlOx-Schicht 402, etwa 2Å bis etwa 50Å, ist es vergleichsweise einfacher oder schneller, den Teil der AlOx-Schicht 402 durch Nassreinigung zu entfernen. So verursacht das Entfernen der AlOx-Schicht 402 keinen zusätzlichen Zeitaufwand in dem Fabrikationsprozess, da die Nassreinigung auch zur Reinigung der Ablagerungen und Rückstände in der Via-Öffnung 432 eingesetzt wird. Nachdem der in der Via-Öffnung 430 freigelegte Teil der AlOx-Schicht 402 entfernt wurde, werden die verbleibenden Schichten 402, 404 zu den Schutzschichten 142, 144 aus 1.
  • In 4J wird ein leitfähiges Material 439, z. B. Kupfer, gemeinsam in die Via-Öffnungen 430, 432 eingebracht, das sich nach unten zu der oberen Elektrode 132 bzw. zu dem Metallisierungselement 118 erstreckt. Da die Seitenwände der MTJ-Struktur 124 und der oberen Elektrode 132 durch die verbleibenden Schichten 402, 404 bedeckt sind, wird die Seitenwand der MTJ-Struktur 124 nicht beschädigt oder angegriffen, selbst wenn die Via-Öffnung 430 falsch ausgerichtet ist und das leitende Material 439 über den Seitenwänden der oberen Elektrode 132 und der MTJ-Struktur 124 abgeschieden wird. So kann die Via-Öffnung 430 höhere Toleranz und Flexibilität bei den Oberflächenabmessungen haben. Da die Via-Öffnungen 430, 432 zusammen ausgebildet werden, kommt eine solche Toleranz und Flexibilität auch dem Prozessentwurf der Via-Öffnung 432 zugute.
  • In 4K wird ein chemisch-mechanisches Polieren angewendet, um Schichten oberhalb der oberen Oberfläche 410 der ILD-Schicht 123 zu entfernen, welche das überschüssige leitfähige Material 440, die Hartmaskenschicht 414, die NFARC-Schicht 412 und die ESLK-Schicht 416 umfassen. Leitfähiges Material in der Via-Öffnung 430 wird zu einer Verbindungsstruktur 442 zu der oberen Elektrode 132 der MRAM-Zelle 112. Leitfähiges Material in der Via-Öffnung 432 wird zu einer Verbindungsstruktur 444 zu dem Metallisierungselement 118 in dem zweiten Bereich 120.
  • Wie hier gezeigt, sind mit den Schichten 402, 404, die die MRAM-Zelle 112 umschließen, die Prozesse zur Ausbildung der Verbindungsstruktur 442 zur MRAM-Zelle 112 in dem ersten Bereich 110 und zur Ausbildung der Verbindungsstruktur 444 zu dem Metallisierungselement 118 in dem zweiten Bereich 120 in denselben Prozess integriert. Weder der erste Bereich 110 noch der zweite Bereich 120 wird während des Prozesses zur Ausbildung der Verbindungsstruktur in dem jeweils anderen Bereich abgedeckt. Ein solcher integrierter Prozess spart Kosten und Zeit bei den BEOL-Prozessen. Außerdem schützen die Schichten 402, 404 die MRAM-Zelle 112 davor, bei dem Prozess zur Ausbildung der Verbindungsstruktur 442 beschädigt zu werden.
  • Die vorliegende Offenbarung kann zudem anhand der Beschreibung der folgenden Ausführungsformen verstanden werden:
  • In einigen Ausführungsformen umfasst eine integrierte Schaltung einen vertikalen magnetischen Tunnelübergangsstapel mit einer ersten magnetischen Schicht, einer zweiten magnetischen Schicht und einer Sperrschicht zwischen der ersten magnetischen Schicht und der zweiten magnetischen Schicht; eine erste Elektrode unterhalb des vertikalen magnetischen Tunnelübergangsstapels; eine zweite Elektrode über dem vertikalen magnetischen Tunnelübergangsstapel; eine erste dielektrische Schicht, die den vertikalen magnetischen Tunnelübergangsstapel seitlich umhüllt; und eine zweite dielektrische Schicht, die die erste dielektrische Schicht seitlich umhüllt.
  • In einigen Ausführungsformen umfasst ein Verfahren das selektive Ausbilden einer ersten dielektrischen Schicht über einem ersten Bereich eines Wafers, wobei der erste Bereich eine vertikale magnetische Tunnelübergangsstruktur über einer Ätzstoppschicht aufweist, wobei die Ätzstoppschicht sich durch einen zweiten Bereich des Wafers erstreckt, der seitlich neben dem ersten Bereich angeordnet ist; das selektive Ausbilden einer zweiten dielektrischen Schicht über dem ersten Bereich des Wafers, die die erste dielektrische Schicht umschließt; Bilden einer dritten dielektrischen Schicht über dem ersten Bereich und dem zweiten Bereich des Wafers, die die zweite dielektrischen Schicht umschließt; in einem ersten Ätzvorgang Ausbilden einer ersten Öffnung in der dritten dielektrischen Schicht, wobei die Öffnung einen ersten Teil der zweiten dielektrischen Schicht über der vertikalen magnetischen Tunnelübergangsstruktur freilegt, zusammen mit einer zweiten Öffnung, die einen zweiten Teil der Ätzstoppschicht in dem zweiten Bereich freilegt; in einem zweiten Ätzvorgang Entfernen des ersten Teils der zweiten dielektrischen Schicht, der von der ersten Öffnung freigelegt ist, und Freilegen eines dritten Teils der ersten dielektrischen Schicht durch die erste Öffnung zusammen mit dem Entfernen des zweiten Teils der Ätzstoppschicht, der von der zweiten Öffnung freigelegt ist; Entfernen des dritten Teils der ersten dielektrischen Schicht durch Nassreinigung; und Ausbilden einer ersten Verbindungsstruktur in der ersten Öffnung, die die vertikale magnetische Tunnelübergangsstruktur kontaktiert, zusammen mit einer zweiten Verbindungsstruktur in der zweiten Öffnung, die sich durch die Ätzstoppschicht erstreckt.
  • In einigen Ausführungsformen umfasst eine integrierte Schaltung ein Substrat; eine erste Zwischenschichtdielektrikums-Schicht über dem Substrat; ein erstes Metallisierungselement und ein zweites Metallisierungselement in der ersten Zwischenschichtdielektrikums-Schicht; eine Ätzstoppschicht über der ersten Zwischenschichtdielektrikums-Schicht; eine zweite Zwischenschichtdielektrikums-Schicht über der Ätzstoppschicht; einen vertikalen magnetischen Tunnelübergangsstapel in der zweiten Zwischenschichtdielektrikums-Schicht, wobei der vertikale magnetische Tunnelübergangsstapel eine erste magnetische Schicht, eine zweite magnetische Schicht und eine Sperrschicht in vertikaler Richtung zwischen der ersten magnetischen Schicht und der zweiten magnetischen Schicht aufweist; eine erste Schutzschicht, die eine Seitenwand des vertikalen magnetischen Tunnelübergangsstapels umgibt; eine zweite Schutzschicht, die die erste Schutzschicht umgibt; eine erste Elektrode unterhalb des vertikalen magnetischen Tunnelübergangsstapels, die sich durch die Ätzstoppschicht erstreckt und das erste Metallisierungselement kontaktiert; eine zweite Elektrode über dem vertikalen magnetischen Tunnelübergangsstapel; eine erste Verbindungsstruktur, die sich von einer Oberfläche der zweiten Zwischenschichtdielektrikums-Schicht zu der zweiten Elektrode erstreckt; und eine zweite Verbindungsstruktur, die sich von der Oberfläche der zweiten Zwischenschichtdielektrikums-Schicht zu dem zweiten Metallisierungselement erstreckt.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen oder Beispiele, damit der Fachmann die Aspekte der vorliegenden Erfindung besser verstehen kann. Der Fachmann sollte verstehen, dass er die vorliegende Erfindung ohne weiteres als Grundlage für die Entwicklung oder Modifizierung anderer Verfahren und Strukturen zur Verwirklichung derselben Zwecke und/oder zum Erreichen derselben Vorteile der hier vorgestellten Ausführungsformen oder Beispiele verwenden kann. Der Fachmann sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Grundgedanken und Umfang der vorliegenden Erfindung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Abwandlungen hierin vornehmen kann, ohne von dem Grundgedanken und Umfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Integrierte Schaltung, umfassend: einen vertikalen magnetischen Tunnelübergangsstapel mit einer ersten magnetischen Schicht, einer zweiten magnetischen Schicht und einer Sperrschicht zwischen der ersten magnetischen Schicht und der zweiten magnetischen Schicht; eine erste Elektrode unterhalb des vertikalen magnetischen Tunnelübergangs stapels; eine zweite Elektrode über dem vertikalen magnetischen Tunnelübergangsstapel; eine erste dielektrische Schicht, die den vertikalen magnetischen Tunnelübergangsstapel seitlich umhüllt; und eine zweite dielektrische Schicht, die die erste dielektrische Schicht seitlich umhüllt.
  2. Integrierte Schaltung nach Anspruch 1, ferner umfassend eine Abstandshalterschicht seitlich zwischen der ersten dielektrischen Schicht und dem vertikalen magnetischen Tunnelübergangsstapel.
  3. Integrierte Schaltung nach Anspruch 2, wobei die Abstandshalterschicht auf der ersten Elektrode angeordnet ist.
  4. Integrierte Schaltung nach Anspruch 2 oder 3, wobei die Abstandshalterschicht die zweite Elektrode zumindest teilweise seitlich umhüllt.
  5. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die erste dielektrische Schicht die erste Elektrode und zumindest teilweise die zweite Elektrode seitlich umhüllt.
  6. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei der vertikale magnetische Tunnelübergangsstapel in einer ersten Zwischenschichtdielektrikums-Schicht und über einer Ätzstoppschicht unterhalb der ersten Zwischenschichtdielektrikums-Schicht angeordnet ist, und wobei die zweite dielektrische Schicht ein dielektrisches Material enthält, das dazu eingerichtet ist, unter Verwendung des gleichen Ätzmittels wie die Ätzstoppschicht herausgeätzt zu werden.
  7. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die zweite dielektrische Schicht Siliziumcarbid und/oder oxidreiches Siliziumcarbid enthält.
  8. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, ferner umfassend eine erste Verbindungsstruktur, die die zweite Elektrode durch eine erste Öffnung in der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht kontaktiert und die zweite dielektrische Schicht in vertikaler Richtung kontaktiert.
  9. Integrierte Schaltung nach Anspruch 8, ferner umfassend eine zweite Verbindungsstruktur, die sich durch die erste Zwischenschichtdielektrikums-Schicht und die Ätzstoppschicht und seitlich des vertikalen magnetischen Tunnelübergangsstapels erstreckt.
  10. Integrierte Schaltung nach Anspruch 8 oder 9, wobei die erste Verbindungsstruktur die erste dielektrische Schicht in vertikaler Richtung kontaktiert.
  11. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, ferner umfassend eine Abstandshalterschicht seitlich zwischen der ersten dielektrischen Schicht und dem vertikalen magnetischen Tunnelübergangsstapel
  12. Verfahren, umfassend: Ausbilden einer ersten dielektrischen Schicht über einem ersten Bereich eines Wafers, wobei der erste Bereich eine vertikale magnetische Tunnelübergangsstruktur über einer Ätzstoppschicht aufweist, wobei die Ätzstoppschicht sich durch einen zweiten Bereich des Wafers erstreckt, der seitlich neben dem ersten Bereich angeordnet ist; Ausbilden einer zweiten dielektrischen Schicht über dem ersten Bereich des Wafers, die die erste dielektrische Schicht umschließt; Ausbilden einer dritten dielektrischen Schicht über dem ersten Bereich und dem zweiten Bereich des Wafers, die die zweite dielektrische Schicht umschließt; in einem ersten Ätzvorgang Ausbilden einer ersten Öffnung in der dritten dielektrischen Schicht, wobei die Öffnung einen ersten Teil der zweiten dielektrischen Schicht über der vertikalen magnetischen Tunnelübergangsstruktur freilegt, zusammen mit einer zweiten Öffnung, die einen zweiten Teil der Ätzstoppschicht in dem zweiten Bereich freilegt; in einem zweiten Ätzvorgang Entfernen des ersten Teils der zweiten dielektrischen Schicht, der von der ersten Öffnung freigelegt ist, und Freilegen eines dritten Teils der ersten dielektrischen Schicht durch die erste Öffnung zusammen mit dem Entfernen des zweiten Teils der Ätzstoppschicht, der von der zweiten Öffnung freigelegt ist; Entfernen des dritten Teils der ersten dielektrischen Schicht durch Nassreinigung; und Ausbilden einer ersten Verbindungsstruktur in der ersten Öffnung, die die vertikale magnetische Tunnelübergangsstruktur kontaktiert, zusammen mit einer zweiten Verbindungsstruktur in der zweiten Öffnung, die sich durch die Ätzstoppschicht erstreckt.
  13. Verfahren nach Anspruch 12, wobei die zweite dielektrische Schicht ein dielektrisches Material enthält, das dazu eingerichtet ist, mit dem gleichen Ätzmittel wie die Ätzstoppschicht herausgeätzt zu werden.
  14. Verfahren nach Anspruch 12 oder 13, wobei die erste dielektrische Schicht Aluminiumoxid und/oder Aluminiumnitrid enthält.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei der erste Ätzvorgang umfasst: einen partiellen Via-Ätzprozess, der eine erste partielle Öffnung in der dritten dielektrischen Schicht in dem ersten Bereich vor Erreichen der vertikalen magnetischen Tunnelübergangsstruktur und eine zweite partielle Öffnung in dem zweiten Bereich ausbildet; und einen Hauptviaätzprozess, der die erste Öffnung durch die erste partielle Öffnung ausbildet und die zweite Öffnung aus der zweiten partiellen Öffnung ausbildet.
  16. Verfahren nach Anspruch 15, wobei die erste Öffnung einen ersten Abschnitt und einen zweiten Abschnitt, der in vertikaler Richtung mit dem ersten Abschnitt verbunden ist, aufweist, wobei der erste Abschnitt breiter als der zweite Abschnitt ist; und wobei die zweite Öffnung einen dritten Abschnitt und einen vierten Abschnitt, der in vertikaler Richtung mit dem dritten Abschnitt verbunden ist, aufweist, wobei der dritte Abschnitt breiter als der vierte Abschnitt ist.
  17. Verfahren nach Anspruch 16, wobei der erste Abschnitt und der dritte Abschnitt eine im Wesentlichen gleiche Abmessung in einer Fläche, einer Form und/oder einer Länge haben.
  18. Integrierte Schaltung, umfassend: ein Substrat; eine erste Zwischenschichtdielektrikums-Schicht über dem Substrat; ein erstes Metallisierungselement und ein zweites Metallisierungselement in der ersten Zwischenschichtdielektrikums-Schicht; eine Ätzstoppschicht über der ersten Zwischenschichtdielektrikums-Schicht; eine zweite Zwischenschichtdielektrikums-Schichtüber der Ätzstoppschicht; einen vertikalen magnetischen Tunnelübergangsstapel in der zweiten Zwischenschichtdielektrikums-Schicht, wobei der vertikale magnetische Tunnelübergangsstapel eine erste magnetische Schicht, eine zweite magnetische Schicht und eine Sperrschicht in vertikaler Richtung zwischen der ersten magnetischen Schicht und der zweiten magnetischen Schicht aufweist; eine erste Schutzschicht, die eine Seitenwand des vertikalen magnetischen Tunnelübergangsstapels umgibt; eine zweite Schutzschicht, die die erste Schutzschicht umgibt; eine erste Elektrode unterhalb des vertikalen magnetischen Tunnelübergangsstapels, die sich durch die Ätzstoppschicht erstreckt und das erste Metallisierungselement kontaktiert; eine zweite Elektrode über dem vertikalen magnetischen Tunnelübergangsstapel; eine erste Verbindungsstruktur, die sich von einer Oberfläche der zweiten Zwischenschichtdielektrikums-Schicht zu der zweiten Elektrode erstreckt; und eine zweite Verbindungsstruktur, die sich von der Oberfläche der zweiten Zwischenschichtdielektrikums-Schicht zu dem zweiten Metallisierungselement erstreckt.
  19. Integrierte Schaltung nach Anspruch 18, wobei die Ätzstoppschicht aus SiC und/oder SiOC ist und die zweite Schutzschicht aus SiC, SiOC und/oder einem dielektrischen Material, das dazu eingerichtet ist, in demselben Ätzprozess wie das SiC und/oder SiOC herausgeätzt zu werden, ist.
  20. Integrierte Schaltung nach Anspruch 18 oder 19, wobei die erste Schutzschicht aus Aluminiumoxid und/oder Aluminiumnitrid ist.
DE102020134663.8A 2020-02-27 2020-12-22 Magnetische Tunnelübergangsstrukturen mit Schutzaussenschichten Pending DE102020134663A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062982551P 2020-02-27 2020-02-27
US62/982,551 2020-02-27
US17/119,958 2020-12-11
US17/119,958 US20210273156A1 (en) 2020-02-27 2020-12-11 Magnetic tunnel junction structures with protection outer layers

Publications (1)

Publication Number Publication Date
DE102020134663A1 true DE102020134663A1 (de) 2021-09-02

Family

ID=77464020

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020134663.8A Pending DE102020134663A1 (de) 2020-02-27 2020-12-22 Magnetische Tunnelübergangsstrukturen mit Schutzaussenschichten

Country Status (5)

Country Link
US (2) US20210273156A1 (de)
KR (2) KR20210110189A (de)
CN (1) CN113314562A (de)
DE (1) DE102020134663A1 (de)
TW (1) TWI760119B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220115645A (ko) * 2021-02-08 2022-08-18 삼성전자주식회사 반도체 소자 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US9847473B2 (en) * 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
US9818935B2 (en) * 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US9666790B2 (en) * 2015-07-17 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and corresponding devices for magnetic tunnel junction devices
US10270025B2 (en) * 2015-12-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having magnetic tunneling junction (MTJ) layer
US10461246B2 (en) * 2017-09-16 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for manufacturing the same
US10163651B1 (en) * 2017-09-28 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to expose memory cells with different sizes
US10490248B2 (en) * 2017-11-30 2019-11-26 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic random access memory structure and manufacturing method of the same
US10522740B2 (en) * 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US10529913B1 (en) * 2018-06-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection

Also Published As

Publication number Publication date
US20230389446A1 (en) 2023-11-30
KR20210110189A (ko) 2021-09-07
KR20230135551A (ko) 2023-09-25
CN113314562A (zh) 2021-08-27
TWI760119B (zh) 2022-04-01
TW202133329A (zh) 2021-09-01
US20210273156A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
DE102016114870B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102016101776A1 (de) Techniken zum Verbinden einer oberen MRAM-MTJ-Elektrode
DE112004001023B4 (de) Verfahren zum Herstellen einer magnetischen Speicherzelle und magnetisches Speicherbauelement
DE112004001017B4 (de) Integrationsschema zum Vermeiden von Plasmaschäden in MRAM Technologie für ein Verfahren zur Herstellung eines magnetischen Speicherbauelements und ein magnetisches Speicherbauelement
DE60301344T2 (de) Materialkombination für tunnelübergangsdeckschicht, hartmaske und stackkeimschicht in der mram-herstellung
DE112018003670T5 (de) Rückseitiges speicherelement mit lokalem speicherauswahltransistor
DE102015112860A1 (de) Herstellungstechniken und entsprechedne Vorrichtungen für Magnetic-Tunnel-Junction-Vorrichtungen
DE102016117034A1 (de) Halbleiterstruktur und Verfahren zur Bildung derselben
DE102016100136A1 (de) Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE102020101299A1 (de) Speichervorrichtung unter verwendung einer dielektrischenätzstoppschicht und verfahren zur bildung derselben
DE102016114823A1 (de) Halbleiter-Speicherbaustein und Verfahren zu dessen Erstellung
DE102019127070A1 (de) Verfahren zum bilden einer speicherzelle
DE102004034822A1 (de) MRAM und Verfahren zu dessen Herstellung
DE102020119132A1 (de) Strukturen mit magnetischem tunnelübergang und verwandte verfahren
DE102004027663B4 (de) Maskenlose Array-Schutz-Prozessabfolge zur Bildung von Durchgangsverbindungen in magnetischen Zufallszugriffsspeichern
DE102019127079B4 (de) Tunnelkontaktselektor-MRAM und Verfahren zu dessen Herstellung
DE102021108319A1 (de) Speicherbauelement und herstellungsverfahren dafür
DE112018002981T5 (de) Siliziumoxynitrid-basierte kapselungsschicht für magnetische tunnelübergänge
DE102020107566A1 (de) Interconnect- und Metallisierungsstrukturen für Logik- und Speichervorrichtungen und Fertigungsverfahren
DE102020132375A1 (de) Halbleitervorrichtungen und herstellungsverfahren
DE112021005963T5 (de) Einheit mit doppeltem magnetischen tunnelübergang
DE102019115296A1 (de) Techniken für eine verbindung zwischen einer oberen elektrode und durchkontaktierung bei mram-mtj
EP1314165B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE112021000348T5 (de) Einheit mit doppeltem magnetischen tunnelübergang mit invertierter breiter basis

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027220000

Ipc: H10B0061000000

R016 Response to examination communication