DE102016101776A1 - Techniken zum Verbinden einer oberen MRAM-MTJ-Elektrode - Google Patents

Techniken zum Verbinden einer oberen MRAM-MTJ-Elektrode Download PDF

Info

Publication number
DE102016101776A1
DE102016101776A1 DE102016101776.0A DE102016101776A DE102016101776A1 DE 102016101776 A1 DE102016101776 A1 DE 102016101776A1 DE 102016101776 A DE102016101776 A DE 102016101776A DE 102016101776 A1 DE102016101776 A1 DE 102016101776A1
Authority
DE
Germany
Prior art keywords
layer
mram
electrode
upper electrode
mtj
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016101776.0A
Other languages
English (en)
Inventor
Harry-Hak-Lay Chuang
Chern-Yow Hsu
Shih-Chang Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016101776A1 publication Critical patent/DE102016101776A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

Einige Ausführungsformen betreffen eine integrierte Schaltung, die eine magnetoresistive Direktzugriffspeicherzelle (MRAM-Zelle) umfasst. Die integrierte Schaltung umfasst ein Halbleitersubstrat und eine über dem Halbleitersubstrat angeordnete Verbindungsstruktur. Die Verbindungsstruktur umfasst mehrere dielektrische Schichten und mehrere Metallschichten, die übereinander auf eine abwechselnde Weise aufgeschichtet sind. Die mehreren Metallschichten umfassen eine untere Metallschicht und eine obere Metallschicht, die über der unteren Metallschicht angeordnet ist. Eine untere Elektrode ist über der unteren Metallschicht angeordnet und steht in elektrischem Kontakt mit ihr. Ein magnetischer Tunnelübergang (MTJ) ist über einer oberen Fläche der unteren Elektrode angeordnet. Eine obere Elektrode ist über einer oberen Fläche des MTJ angeordnet und steht in direktem elektrischem Kontakt mit einer unteren Fläche der oberen Metallschicht.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/184,653, die am 25. Juni 2015 eingereicht wurde und deren Inhalte hier in ihrer Gänze durch Rückbezug aufgenommen sind.
  • ALLGEMEINER STAND DER TECHNIK
  • Viele moderne elektronische Vorrichtungen enthalten elektronische Speicher. Ein elektronischer Speicher kann ein flüchtiger oder ein nicht flüchtiger Speicher sein. Ein nicht flüchtiger Speicher ist in der Lage, seine gespeicherten Daten in Abwesenheit von Strom zu behalten, während ein flüchtiger Speicher seine gespeicherten Daten verliert, wenn die Stromzufuhr unterbrochen wird. Ein magnetoresistiver Direktzugriffspeicher (MRAM) ist aufgrund von Vorteilen gegenüber gegenwärtigen elektronischen Speichern ein vielversprechender Kandidat für nicht flüchtige Speicher nächster Generation. Im Vergleich mit einem gegenwärtigen nicht flüchtigen Speicher, wie z. B. einem Flash-Direktzugriffspeicher, ist ein MRAM typischerweise schneller und weist ein besseres Langzeitverhalten auf. Im Vergleich mit einem gegenwärtigen flüchtigen Speicher, wie z. B. einem dynamischen Direktzugriffspeicher (DRAM) und einem statischen Direktzugriffspeicher (SRAM), weist ein MRAM typischerweise eine vergleichbare Leistungsfähigkeit und Dichte, aber einen niedrigeren Energieverbrauch auf.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Zeichnungen gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
  • 1 zeigt eine Querschnittsansicht einiger Ausführungsformen einer MRAM-Zelle, die einen magnetischen Tunnelübergang (MTJ) umfasst, gemäß der vorliegenden Offenbarung.
  • 2 zeigt eine Querschnittsansicht einiger Ausführungsformen einer integrierten Schaltung, die -MRAM-Zellen umfasst.
  • 3 zeigt eine Draufsicht auf einige Ausführungsformen der integrierten Schaltung von 2, die -MRAM-Zellen umfasst.
  • 4 zeigt eine vergrößerte Querschnittsansicht einer MRAM-Zelle der integrierten Schaltung von 2.
  • 5 bis 20 zeigen eine Reihe von stufenartigen Herstellungsschritten als eine Reihe von Querschnittsansichten.
  • 21 zeigt eine Methodik in einem Ablaufdiagrammformat, das einige Ausführungsformen des vorliegenden Konzepts darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale dieser Offenbarung bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z. B. „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Eine magnetoresistive Direktzugriffspeicherzelle (MRAM-Zelle) umfasst eine obere und eine untere Elektrode und einen magnetischen Tunnelübergang (MTJ), der zwischen der oberen und der unteren Elektrode angeordnet ist. In herkömmlichen MRAM-Zellen ist die obere Elektrode mit einer darüberliegenden Metallschicht (z. B. Metall 1, Metall 2, Metall 3 usw.) mithilfe eines Kontakts oder einer Durchkontaktierung verbunden. Obwohl die Verwendung dieses Kopplungskontaktes oder dieser Kopplungsdurchkontaktierung allgemein eingesetzt wird, ist die Gesamthöhe dieser MRAM-Zelle zusammen mit diesem darüber befindlichen Kontakt oder dieser darüber befindlichen Durchkontaktierung im Verhältnis zu einem typischen vertikalen Abstand zwischen benachbarten Metallschichten (z. B. zwischen einer Schicht aus einem Metall 2 und einer Schicht aus einem Metall 3) groß. Um diese Höhe dem vertikalen Abstand zwischen benachbarten Metallschichten ähnlicher zu gestalten, stellt die vorliegende Offenbarung Techniken zum Koppeln der oberen Elektrode direkt mit einer darüberliegenden Metallleitung ohne eine dazwischen befindliche Durchkontaktierung oder einen Kontakt bereit.
  • Unter Bezugnahme auf 1 ist eine Querschnittsansicht einer MRAM-Zelle 100 gemäß einigen Ausführungsformen bereitgestellt. Die MRAM-Zelle 100 umfasst eine untere Elektrode 102 und eine obere Elektrode 104, die voneinander durch einen magnetischen Tunnelübergang (MTJ) 106 getrennt sind. Die untere und die obere Elektrode 102, 104 sind zwischen einer unteren Metallschicht 114 und einer oberen Metallschicht 116 angeordnet und sind von einem dielektrischen Material, wie z. B. einer dielektrischen Zwischenschicht (ILD) oder einer dielektrischen Zwischenmetallschicht (IMD) 124 umgeben.
  • Der MTJ 106 umfasst eine untere ferromagnetische Elektrode 108 und eine obere ferromagnetische Elektrode 110, die voneinander durch eine Tunnelbarriereschicht 112 getrennt sind. In einigen Ausführungsformen kann die untere ferromagnetische Elektrode 108 eine feste oder eine „fixierte” magnetische Ausrichtung aufweisen, während die obere ferromagnetische Elektrode 110 eine veränderliche oder „freie” magnetische Ausrichtung aufweist, die zwischen zwei oder mehr unterscheidbaren magnetischen Polaritäten, von denen jede einen anderen Datenzustand, wie z. B. einen anderen Binärzustand, repräsentiert, geschaltet werden kann. In anderen Implementierungen kann der MTJ 106 jedoch vertikal „umgedreht” werden, so dass die untere ferromagnetische Elektrode eine „freie” magnetische Ausrichtung aufweist, während die obere ferromagnetische Elektrode 110 eine „fixierte” magnetische Ausrichtung aufweist.
  • Anstatt einer Kontakt- oder Durchkontaktierungskopplung der oberen Elektrode 104 mit der darüberliegenden Metallschicht 116 steht insbesondere vielmehr die obere Elektrode 104 selbst in direktem Kontakt mit der darüberliegenden Metallschicht 116. In einigen Ausführungsformen treffen sich die obere Elektrode 104 und die darüberliegende Metallschicht 116 an einer planen Grenzfläche 122, die sich zwischen benachbarten MRAM-Seitenwandspacern 126 erstreckt. Da keine Durchkontaktierung oder kein Kontakt zwischen der oberen Elektrode 104 und der darüberliegenden Metallschicht 116 besteht, ist die Gesamthöhe der MRAM-Zelle 100 leichter mit Back-End-of-Line-Prozessabläufen vereinbar.
  • In einigen Ausführungsformen weisen die MRAM-Seitenwandspacer 126 obere Abschnitte 127 auf, die nach oben über eine obere Fläche der oberen Elektrode 104 hinaus und in eine Aussparung in einem unteren Flächenbereich der oberen Metallschicht 116 hervorstehen. Die MRAM-Seitenwandspacer 126 können außerdem obere Innenseitenwände 128 aufweisen, die voneinander durch einen ersten Abstand d1 in der Nähe der oberen Elektrode 104 getrennt sind. Die Innenseitenwände der MRAM-Seitenwandspacer können sich nach außen zu ihren unteren Abschnitten hin verjüngen, so dass untere Innenseitenwände 130 voneinander um einen zweiten Abstand d2 in der Nähe der unteren Elektrode 102 beabstandet sind (d2 > d1). Untere Außenseitenwände 132 der MRAM-Seitenwandspacer 126 können vertikal oder im Wesentlichen vertikal sein, und können sich mit oberen Außenseitenwänden 134 der MRAM-Seitenwandspacer 126 an einem Absatz 135 oder einem Schulterbereich treffen. Die oberen Außenseitenwände 134 der MRAM-Seitenwandspacer können sich nach innen verjüngen, und die oberen Flächen 136 der MRAM-Seitenwandspacer 126 können zum Beispiel abgerundet oder verjüngt sein, wie dargestellt. Ein dielektrischer Liner 138, wie z. B. ein Siliziumdioxidliner, kann konform über den unteren und oberen Außenseitenwänden der MRAM-Seitenwandspacer liegen und kann sich über eine Dielektrikumsschutzschicht 140 erstrecken. Der dielektrische Liner 138 kann einen vertikalen Vorsprung 142 aufweisen, der sich nach oben in eine Aussparung zwischen den oberen Außenseitenwänden 134 und der oberen Metallschicht 116 erstreckt. Es versteht sich, dass die Merkmale von 1 aufgrund eines direkten Kontakts zwischen der oberen Elektrode 104 und der oberen Metallschicht 116 einen reduzierten Abstand zwischen der unteren und der oberen Metallschicht 114, 116 bereitstellen können, und außerdem für rationalisierte Herstellungstechniken verfügbar sein können.
  • 2 zeigt eine Querschnittsansicht einiger Ausführungsformen einer integrierten Schaltung 200, die MRAM-Zellen 202a, 202b umfasst, die in einer Verbindungsstruktur 204 der integrierten Schaltung 200 angeordnet sind. Die integrierte Schaltung 200 umfasst ein Substrat 206. Das Substrat 206 kann ein Bulk-Substrat (z. B. ein Bulk-Siliziumsubstrat) oder ein SOI-Substrat (Silizium auf einem Isolator) sein. Die dargestellte Ausführungsform veranschaulicht ein oder mehrere STI-Gebiete (flache Grabenisolation) 208, die einen mit einem Dielektrikum gefüllten Graben innerhalb des Substrats 206 umfassen können.
  • Zwei Wortleitungstransistoren 210, 212 sind zwischen den STI-Gebieten 208 angeordnet. Die Wortleitungstransistoren 210, 212 umfassen jeweils eine Wortleitungs-Gateelektrode 214 bzw. 216, ein Wortleitungs-Gatedielektrikum 218 bzw. 220, Wortleitungs-Seitenwandspacer 222 und Source-/Draingebiete 224. Die Source-/Draingebiete 224 sind innerhalb des Substrats 206 zwischen den Wortleitungs-Gateelektroden 214, 216 und den STI-Gebieten 208 angeordnet, und sind derart dotiert, dass sie einen ersten Leitfähigkeitstyp aufweisen, der einem zweiten Leitfähigkeitstyp eines Kanalgebiets unter den Gatedielektrika 218 bzw. 220 entgegengesetzt ist. Die Wortleitungs-Gateelektroden 214, 216 können zum Beispiel dotiertes Polysilizium oder ein Metall, wie z. B. Aluminium, Kupfer, oder Kombinationen davon sein. Die Wortleitungs-Gatedielektrika 218, 220 können zum Beispiel ein Oxid, wie z. B. ein Siliziumdioxid, oder ein High-k-Dielektrikumsmaterial sein. Die Wortleitungs-Seitenwandspacer 222 können zum Beispiel aus Siliziumnitrid (z. B. Si3N4) gefertigt werden.
  • Die Verbindungsstruktur 204 ist über dem Substrat 206 angeordnet und koppelt Vorrichtungen (z. B. Transistoren 210, 212) miteinander. Die Verbindungsstruktur 204 umfasst mehrere IMD-Schichten 226, 228, 230 und mehrere Metallisierungsschichten 232, 234, 236, die übereinander auf eine abwechselnde Weise aufgeschichtet sind. Die IMD-Schichten 226, 228, 230 können zum Beispiel aus einem Low-k-Dielektrikum, wie z. B. einem undotierten Silikatglas, oder einem Oxid, wie z. B. Siliziumdioxid, oder einer Extreme-Low-k-Dielektrikumsschicht gefertigt werden. Die Metallisierungsschichten 232, 234, 236 umfassen Metallleitungen 238, 240, 241, 242, die innerhalb von Gräben ausgebildet werden, und die aus einem Metall, wie z. B. Kupfer oder Aluminium, gefertigt werden können. Kontakte 244 erstrecken sich von der unteren Metallisierungsschicht 232 zu den Source-/Draingebieten 224 und/oder Gateelektroden 214, 216; und Durchkontaktierungen 246 erstrecken sich zwischen den Metallisierungsschichten 232, 234, 236. Die Kontakte 244 und die Durchkontaktierungen 246 erstrecken sich durch Dielektrikumsschutzschichten 250, 252 (die aus einem dielektrischen Material gefertigt werden können und als eine Ätzstoppschicht während der Herstellung fungieren können). Die Dielektrikumsschutzschichten 250, 252 können zum Beispiel aus einem Extreme-Low-k-Dielektrikumsmaterial, wie z. B. SiC, gefertigt werden. Die Kontakte 244 und die Durchkontaktierungen 246, 248 können zum Beispiel aus einem Metall, wie z. B. Kupfer oder Wolfram, gefertigt werden.
  • MRAM-Zellen 202a, 202b, die derart ausgelegt sind, dass sie jeweilige Datenzustände speichern, sind innerhalb der Verbindungsstruktur 204 zwischen benachbarten Metallschichten angeordnet. Die MRAM-Zelle 202a umfasst eine untere Elektrode 254 und eine obere Elektrode 256, die aus einem leitfähigen Material gefertigt werden. Zwischen ihrer oberen und unteren Elektrode 254, 256 umfasst die MRAM-Zelle 202a einen MTJ 258. Die MRAM-Zelle 202a umfasst außerdem MRAM-Seitenwandspacer 260. Die Metallleitung 242 weist eine unterste Fläche auf, die mit einer oberen Fläche der oberen Elektrode 256 komplanar ist und in direktem elektrischem Kontakt mit ihr steht (z. B. ohmsch mit ihr gekoppelt ist).
  • 3 veranschaulicht einige Ausführungsformen einer Draufsicht auf die integrierte Schaltung 200 von 2, wie in den in 2 bis 3 dargestellten Schnittlinien gezeigt. Wie ersichtlich, können die MRAM-Zellen 202a, 202b bei Betrachtung von oben in einigen Ausführungsformen eine quadratische, rechteckige oder kreisförmige Form aufweisen. in anderen Ausführungsformen können jedoch zum Beispiel aufgrund von Durchführbarkeit mehrerer Ätzprozesse die Ecken der dargestellten quadratischen Form abgerundet werden, was dazu führt, dass die MRAM-Zellen 202a, 202b eine quadratische oder rechteckige Form mit abgerundeten Ecken aufweisen oder eine kreisförmige oder ovale Form aufweisen. Die MRAM-Zellen 202a, 202b werden jeweils über einer Metallleitung 240 bzw. 241 angeordnet, und weisen obere Elektroden 256 auf, die jeweils in direkter elektrischer Verbindung mit Metallleitungen 242 stehen, ohne dass Durchkontaktierungen oder Kontakte dazwischen vorhanden sind.
  • Unter Bezugnahme auf 4 ist eine vergrößerte Querschnittsansicht der MRAM-Zelle 202a von 2 bereitgestellt. Wie dargestellt, umfasst die MRAM-Zelle 202a eine untere Elektrode 254 und eine obere Elektrode 256, wobei der MTJ 258 zwischen der unteren Elektrode 254 und der oberen Elektrode 256 angeordnet ist. Die untere Elektrode 254 erstreckt sich nach unten durch eine Öffnung in der Dielektrikumsschutzschicht 252, um in elektrischen Kontakt mit der darunterliegenden Metallleitung 240 zu kommen.
  • In der dargestellten Ausführungsform umfasst der MTJ 258 eine untere ferromagnetische Elektrode 266 (die eine fixierte magnetische Ausrichtung aufweisen kann), und eine obere ferromagnetische Elektrode 268 (die eine freie magnetische Ausrichtung aufweisen kann). Eine Tunnelbarriereschicht 270 wird zwischen der unteren und der oberen ferromagnetischen Elektrode 266, 268 angeordnet; und eine Abdeckschicht 272 wird über der oberen ferromagnetischen Elektrode 268 angeordnet. Die untere ferromagnetische Elektrode 266 kann eine synthetische antiferromagnetische Struktur (SAF-Struktur) sein, die eine obere fixierte ferromagnetische Schicht 274, eine untere fixierte ferromagnetische Schicht 276 und eine zwischen der oberen und der unteren fixierten ferromagnetischen Schicht 274, 276 angeordnete Metallschicht 278 umfasst.
  • In einigen Ausführungsformen umfasst die obere ferromagnetische Elektrode 268 Fe, Co, Ni, FeCo, CoNi, CoFeB, FeB, FePt, FePd oder dergleichen. In einigen Ausführungsformen umfasst die Abdeckschicht 272 WO2, NiO, MgO, Al2O3, Ta2O5, MoO2, TiO2, GdO, Al, Mg, Ta, Ru oder dergleichen. In einigen Ausführungsformen stellt die Tunnelbarriereschicht 270 eine elektrische Isolation zwischen der oberen ferromagnetischen Elektrode 268 und der unteren ferromagnetische Elektrode 266 bereit, während sie es weiterhin ermöglicht, dass Elektronen bei geeigneten Bedingungen durch die Tunnelbarriereschicht 270 tunneln. Die Tunnelbarriereschicht 270 kann zum Beispiel Magnesiumoxid (MgO), Aluminiumoxid (z. B. Al2O3), NiO, GdO, Ta2O5, MoO2, TiO2, WO2 oder dergleichen umfassen.
  • In Betrieb wird die veränderliche magnetische Polarität der oberen (d. h. der freien) ferromagnetischen Elektrode 268 typischerweise durch Messen des Widerstands des MTJ 258 gelesen. Aufgrund des magnetischen Tunneleffekts ändert sich der Widerstand des MTJ 258 mit der veränderlichen magnetischen Polarität. In Betrieb wird außerdem die veränderliche magnetische Polarität typischerweise unter Verwendung des STT-Effekts (spin-transfer torque) geändert oder hin und her geschaltet. Gemäß dem STT-Effekt wird ein Strom durch den MTJ 258 geleitet, um einen Fluss von Elektronen von der unteren (d. h. der fixierten) ferromagnetischen Elektrode 266 zu der oberen (d. h. der freien) ferromagnetischen Elektrode 268 zu induzieren. Wenn Elektronen durch die untere ferromagnetische Elektrode 266 durchgehen, werden die Spins der Elektronen polarisiert. Wenn die Elektronen mit den polarisierten Spins die obere ferromagnetische Elektrode 268 erreichen, legen die Elektronen mit den polarisierten Spins ein Drehmoment an die veränderliche magnetische Polarität an und schalten den Zustand der freien ferromagnetischen Elektrode (z. B. der oberen Elektrode 268) um. Alternative Ansätze zum Lesen oder Ändern der veränderlichen magnetischen Polarität sind ebenfalls möglich. Zum Beispiel sind in einigen alternativen Ansätzen Magnetisierungspolaritäten der fixierten und/oder der freien ferromagnetischen Elektrode 266/268 senkrecht zu einer Grenzfläche zwischen der Tunnelbarriereschicht 270 und der fixierten und/oder der freien ferromagnetischen Elektrode 266/268, wodurch der MTJ 258 zu einem senkrechten MTJ wird.
  • Da die obere Elektrode 256 selbst in direktem elektrischem Kontakt mit der darüberliegenden Metallleitung 242 steht, kann vorteilhafterweise die Gesamthöhe der MRAM-Zellen 202a, 202b im Vergleich mit vorherigen Ansätzen reduziert werden. Im Vergleich zu vorherigen Ansätzen gestaltet die reduzierte Höhe die MRAM-Zellen 202a, 202b derart, dass sie leichter mit BEOL-Prozessabläufen vereinbar sind. Daher stellt das Ausbilden der MRAM-Zellen 202a, 202b bessere MRAM-Vorgänge mit reduzierten Herstellungskosten bereit.
  • Unter Bezugnahme auf 5 bis 20 sind Querschnittsansichten einiger Ausführungsformen einer Halbleiterstruktur, die eine MRAM-Zelle aufweist, bei verschiedenen Stufen der Herstellung bereitgestellt. Obwohl 5 bis 20 als eine Reihe von Vorgängen beschrieben werden, versteht es sich, dass diese Vorgänge nicht diesbezüglich beschränkt sind, so dass die Reihenfolge der Vorgänge in anderen Ausführungsformen geändert werden kann, und die offenbarten Verfahren auch auf andere Strukturen anwendbar sind. In anderen Ausführungsformen können einige Vorgänge, die veranschaulicht und/oder beschrieben werden, gänzlich oder teilweise ausgelassen werden.
  • 5 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen, die einen Abschnitt einer über einem Substrat (in 5 nicht dargestellt, aber vorstehend in 2 gezeigt) angeordneten Verbindungsstruktur 204 darstellt. Die Verbindungsstruktur 204 umfasst eine IMD-Schicht 228 und eine Metallleitung 240, die sich horizontal durch die IMD-Schicht 228 erstreckt. Die IMD-Schicht 228 kann ein Oxid, wie z. B. Siliziumdioxid, ein Low-k-Dielektrikumsmaterial, oder ein Extreme-Low-k-Dielektrikumsmaterial sein. Die Metallleitung 240 kann aus einem Metall, wie z. B. Aluminium, Kupfer oder Kombinationen davon, gefertigt werden. In einigen Ausführungsformen kann das Substrat ein Bulk-Siliziumsubstrat oder ein SOI-Substrat (Halbleiter auf einem Isolator) (z. B. Silizium auf einem Isolatorsubstrat) sein. Das Substrat kann außerdem zum Beispiel ein binäres Halbleitersubstrat (z. B. GaAs), ein ternäres Halbleitersubstrat (z. B. AlGaAs) oder ein Halbleitersubstrat höherer Ordnung sein. In vielen Fällen umfasst das Substrat einen Halbleiterwafer und kann zum Beispiel einen Durchmesser von 1 Zoll (25 mm), 2 Zoll (51 mm), 3 Zoll (76 mm), 4 Zoll (100 mm), 5 Zoll (130 mm) oder 125 mm (4,9 Zoll); 150 mm (5,9 Zoll, was in der Regel als „6 Zoll” bezeichnet wird), 200 mm (7,9 Zoll, was in der Regel als „8 Zoll” bezeichnet wird), 300 mm (11,8 Zoll, was in der Regel als „12 Zoll” bezeichnet wird), 450 mm (17,7 Zoll, was in der Regel als „18 Zoll” bezeichnet wird) aufweisen. Nachdem die Verarbeitung vollendet ist, zum Beispiel nachdem die MRAM-Zellen ausgebildet wurden, kann ein derartiger Wafer fakultativ mit anderen Wafern oder einem Die gestapelt werden, und wird anschließend in einzelne Dies, die einzelnen ICs entsprechen, vereinzelt.
  • Eine Dielektrikumsschutzschicht 252 wird über der IMD-Schicht 228 und über der Metallleitung 240 ausgebildet. Die Dielektrikumsschutzschicht 252 wird aus einem dielektrischen Material, wie z. B. einem Oxid oder einem ELK-Dielektrikum, gefertigt und fungiert als eine Ätzstoppschicht. In einigen Ausführungsformen umfasst die Dielektrikumsschutzschicht 252 SiC, das eine Dicke von ungefähr 200 Ångström aufweist. Eine untere Elektrodenschicht 254 wird über der Dielektrikumsschutzschicht 252 ausgebildet und erstreckt sich nach unten durch eine Öffnung in der Dielektrikumsschutzschicht 252, so dass sie mit einem oberen Abschnitt der Metallleitung 240 in elektrischen Kontakt kommt. Die untere Elektrodenschicht 254 kann ein leitfähiges Material, wie zum Beispiel Titannitrid, Tantalnitrid, Titan, Tantal oder eine Kombination von einem oder mehreren der Vorstehenden, sein. Außerdem kann in einigen Ausführungsformen die untere Elektrodenschicht 254 zum Beispiel ungefähr 10 bis 100 Nanometer dick sein.
  • Ein magnetischer Tunnelübergangsstapel (MTJ-Stapel) 258' wird über einer oberen Fläche der unteren Elektrodenschicht 254 ausgebildet, und eine obere Elektrodenschicht 256 wird über dem MTJ-Stapel 268' ausgebildet. Die obere Elektrodenschicht 256 kann ein leitfähiges Material, wie zum Beispiel Titannitrid, Tantalnitrid, Titan, Tantal oder eine Kombination von einem oder mehreren der Vorstehenden, sein. Außerdem kann die obere Elektrodenschicht 256 zum Beispiel ungefähr 10 bis 100 Nanometer dick sein. Eine Maske 502 wird über einer oberen Fläche der oberen Elektrodenschicht 256 angeordnet. In einigen Ausführungsformen umfasst die Maske 502 eine Fotolackmaske, aber sie kann auch eine Hartmaske, wie z. B. eine Nitridmaske, sein. In der dargestellten Ausführungsform ist die Maske 502 eine Hartmaske, die eine SiON-Schicht 504, eine SiO2-Schicht 506 und eine Si3N4-Schicht 508 umfasst. Seitenwände des MTJ 258 und/oder der oberen Elektrode 256 können unter einem anderen Winkel als 90 Grad geneigt sein, der in Bezug auf eine Normale gemessen wird, die durch eine obere Fläche der unteren Elektrode 254 durchgeht.
  • Wie in 6 dargestellt, wird eine Seitenwandspacerschicht 260' über seitlichen Abschnitten der unteren Elektrode 254 ausgebildet, die Seitenwände des MTJ 258' auskleidet, Seitenwände der oberen Elektrode 256 auskleidet und sich über Seitenwände und die obere Fläche der Maske 502 erstreckt. In einigen Ausführungsformen kann die Seitenwandspacerschicht 260' mithilfe einer beliebigen geeigneten Abscheidungstechnik ausgebildet werden und wird typischerweise konform ausgebildet. Außerdem kann die Seitenwandspacerschicht 260' zum Beispiel aus Siliziumnitrid, Siliziumkarbid, Si3N4, SiON oder einer Kombination von einem oder mehreren der Vorstehenden ausgebildet werden. Die Seitenwandspacerschicht 260' kann sogar mit einer Dicke von zum Beispiel ungefähr 500 Ångström ausgebildet werden. Ein dielektrischer Liner 602, wie z. B. ein konformes Oxid, wird dann über der Seitenwandspacerschicht 260' ausgebildet.
  • In 7 wurde eine erste Ätzung 700 an der Seitenwandspacerschicht 260' durchgeführt, um die Seitenwandspacerschicht 260' zurückzuätzen, um seitliche Ausdehnungen der Seitenwandspacerschicht 260' zu entfernen, wodurch die Seitenwandspacer 260 ausgebildet werden. In einigen Ausführungsformen ist diese erste Ätzung 700 eine unidirektionale oder vertikale Ätzung. Die erste Ätzung 700 kann außerdem die SiON-Schicht 504 entfernen und auf der SiO2-Schicht 506 anhalten. In vielen Fällen reduziert die erste Ätzung 700 außerdem die Höhe der SiO2-Schicht 506 und daher ist die ursprüngliche Dicke der SiO2-Schicht 506 in 5 hinreichend, um einen geeigneten Spielraum für die erste Ätzung 700 zu ermöglichen.
  • In 8 wird eine zweite Ätzung 800 ausgeführt, um den verbleibenden SiO2-Spacer 506 über der Siliziumnitridschicht 508 zu entfernen. Diese zweite Ätzung 800 kann eine Ätzchemie aufweisen, die sich von der ersten Ätzung 700 unterscheidet, und ist im Allgemeinen gegenüber dem SiO2-Material der SiO2-Schicht 506 selektiv. Daher hinterlässt die zweite Ätzung 800 die Siliziumnitridspacer 260 und die untere Siliziumnitridschicht 508 im Wesentlichen intakt, und kann in manchen Fällen die oberen Flächen der Siliziumnitridspacer 260 „abrunden”. Daher kann eine oberste Fläche jedes MRAM-Seitenwandspacers abgerundet oder verjüngt sein, so dass sie sich nach unten von beiden Seiten einer Spitze 806 in dem jeweiligen MRAM-Spacer erstreckt.
  • In 9 kann ein dielektrischer Liner 138, wie z. B. ein Siliziumdioxidliner, konform über den seitlichen Abschnitten der Dielektrikumsschutzschicht 252, über Seitenwänden und oberen Flächen der MRAM-Seitenwandspacer 260 und über der verbleibenden Siliziumnitridschicht 508 abgeschieden werden. Eine IMD-Schicht 230, wie z. B. eine Extreme-Low-k-Dielektrikumsschicht, wird dann über dem dielektrischen Liner 138 zum Beispiel mithilfe einer chemischen Gasphasenabscheidung (CVD), einer Plasma-Gasphasenabscheidung (PVD), Spin-on-Techniken oder einer thermischen Oxidation ausgebildet.
  • In 10 wird ein chemisch-mechanischer Polier- oder ein chemisch-mechanischer Planarisierungsprozess (CMP-Prozess) ausgeführt, um eine obere Fläche der IMD-Schicht 230 zu planarisieren.
  • In 11 wird eine Fotolithografie ausgeführt, um eine oder mehrere Masken (nicht dargestellt) zu strukturieren, und eine oder mehrere entsprechende Ätzungen werden ausgeführt, um Grabenöffnungen 1100 und Durchkontaktierungsöffnungen 1102 auszubilden. In einigen Ausführungsformen können diese Öffnungen Dual-Damascene-Öffnungen sein.
  • In 12 wird ein Metall, wie z. B. Aluminium oder Kupfer, zum Füllen der Gräben und der Öffnungen verwendet. Daher wird in einem Speichergebiet der Graben mit einer Metallleitung 242 gefüllt, die in direktem Kontakt mit einem oberen Gebiet der oberen Elektrode 256 steht, wodurch eine ohmsche Verbindung ohne einen Kontakt oder eine Durchkontaktierung zwischen der Metallleitung 242 und der oberen Elektrode 256 bereitstellt wird. In einem anderen Bereich der integrierten Schaltung, wie z. B. in einem Logikbereich, in dem CMOS-Logikvorrichtungen ausgebildet werden, wird eine Metallleitung 1200 mit einer darunterliegenden Metallleitung 1204 über eine Durchkontaktierung 1202 gekoppelt. Ein CMP-Vorgang wird dann durchgeführt, um eine obere Fläche der Metallleitungen und eine obere Fläche der IMD-Schicht 230 zu planarisieren, was somit in der Struktur von 12 resultiert.
  • 13 bis 16 veranschaulichen eine alternative Ausführungsform, in der die Maske über der oberen Elektrode eine SiO2-Spacerschicht 1306 und eine SiON-Abdeckschicht 1304 umfasst. Im Vergleich mit vorherigen 5 bis 8 lässt die Ausführungsform von 13 bis 16 die vorstehend dargestellte Siliziumnitrid-Ätzstoppschicht 508 über der oberen Elektrode 256 aus. Diese Auslassung kann die Verarbeitung etwas rationalisieren, was die Kosten reduzieren kann.
  • Insbesondere werden in 13 eine IMD-Schicht 228, eine Metallleitung 240, eine Dielektrikumsschutzschicht 252 und eine untere Elektrodenschicht 254 ausgebildet. Ein magnetischer Tunnelübergangsstapel (MTJ-Stapel) 258 wird auf einer oberen Fläche der unteren Elektrodenschicht 254 ausgebildet, eine Abdeckschicht wird über dem MTJ-Stapel 258' ausgebildet und eine obere Elektrodenschicht 256 wird über der Abdeckschicht ausgebildet. Eine Maske 1302, die eine SiON-Abdeckschicht 1304 und eine SiO2-Spacerschicht 1306 umfasst, wird über einer oberen Fläche der oberen Elektrodenschicht 256 angeordnet.
  • In 14 wird über seitlichen Abschnitten der unteren Elektrode 254 eine Seitenwandspacerschicht 260' ausgebildet, die Seitenwände des MTJ 258', Seitenwände der oberen Elektrode 256 auskleidet und sich über Seitenwände und die obere Fläche der Maske 1302 erstreckt. Ein Oxid-Liner 602, wie z. B. ein konformes Oxid, wird dann über der Seitenwandspacerschicht 260' ausgebildet.
  • In 15 wurde eine erste Ätzung 1500 an der Seitenwandspacerschicht 260' durchgeführt, um die Seitenwandspacerschicht 260' zurückzuätzen, um seitliche Ausdehnungen der Seitenwandspacerschicht 260 zu entfernen, wodurch Seitenwandspacer 260 ausgebildet werden. In einigen Ausführungsformen ist diese erste Ätzung 1500 eine unidirektionale oder vertikale Ätzung. Die erste Ätzung 1500 kann außerdem die SiON-Abdeckschicht 504 entfernen und auf der SiO2-Spacerschicht 1306 anhalten. In vielen Fällen reduziert die erste Ätzung 1500 außerdem die Höhe der SiO2-Spacerschicht 1306 und daher ist die ursprüngliche Dicke der SiO2-Spacerschicht 1306 in 6 hinreichend, um einen geeigneten Spielraum für die erste Ätzung 1500 zu ermöglichen.
  • In 16 wird eine zweite Ätzung 1600 ausgeführt, um den verbleibenden SiO2-Spacer 506 über der oberen Elektrode 256 und über dem Siliziumnitridspacer 260' zu entfernen. Diese zweite Ätzung 1600 kann eine Ätzchemie aufweisen, die sich von der ersten Ätzung 1500 unterscheidet, und ist im Allgemeinen gegenüber dem SiO2-Material der SiO2-Schicht 506 selektiv. Daher hinterlässt die zweite Ätzung 1600 die Siliziumnitridspacer 260 und legt eine obere Fläche der oberen Elektrode 256 frei und kann in manchen Fällen die oberen Flächen der Siliziumnitridspacer 260 „abrunden”. Nach 16 können Prozesse, die 9 bis 12 ähnlich sind, durchgeführt werden, wenn auch dabei der dielektrische Liner 138 von 9 in direktem Kontakt mit einer oberen Fläche der oberen Elektrode 256 steht.
  • 17 bis 20 zeigen eine andere alternative Ausführungsform. Auf die vorstehend beschriebenen 9 bis 17 folgend, wird eine Oxidschicht 1702 über der Struktur von 9 vorstehend ausgebildet. In 18 wird ein CMP-Vorgang ausgeführt, um die Oxidschicht 1702 zu planarisieren; und in 19 werden Grabenöffnungen und Durchkontaktierungsöffnungen ausgebildet. In 20 wird ein Metall abgeschieden, um die Grabenöffnungen und Durchkontaktierungsöffnungen zu füllen, wodurch Metallleitungen 2002, 2004 ausgebildet werden. Die Oxidschicht 1702 ist über dem Logikbereich 2006 dicker und ist über dem Speicherbereich 2008 dünner. Daher weist die endgültige Struktur in 20 sowohl ein Low-k-Dielektrikum 230 als auch ein Oxid 1702 bei verschiedenen Höhen auf Seitenwänden der Metallleitungen auf.
  • 21 stellt eine Methodik 2100 zum Ausbilden einer MRAM-Zelle gemäß einigen Ausführungsformen dar. Obwohl dieses Verfahren und andere Verfahren, die hier dargestellt und/oder beschrieben werden, als eine Reihe von Vorgängen oder Ereignissen dargestellt sind, versteht es sich, dass die vorliegende Offenbarung nicht auf die dargestellte Reihenfolge oder die dargestellten Vorgänge beschränkt ist. Daher können in einigen Ausführungsformen die Vorgänge in anderen Reihenfolgen als dargestellt ausgeführt werden, und/oder sie können gleichzeitig ausgeführt werden. Außerdem können in einigen Ausführungsformen die dargestellten Vorgänge oder Ereignisse in mehrere Vorgänge oder Ereignisse unterteilt werden, die zu verschiedenen Zeitpunkten oder gleichzeitig mit anderen Vorgängen oder Teilvorgängen ausgeführt werden können. In einigen Ausführungsformen können einige dargestellte Vorgänge oder Ereignisse ausgelassen werden und andere nicht dargestellte Vorgänge oder Ereignisse können aufgenommen werden.
  • Vorgänge 2102 bis 2108 können in einigen Ausführungsformen zum Beispiel der vorstehend in 5 dargestellten Struktur entsprechen. Bei 2102 wird eine Ätzstoppschicht über einer oberen Fläche einer dielektrischen Schicht ausgebildet. Die Ätzstoppschicht weist eine Öffnung auf, die mindestens einen Abschnitt einer oberen Fläche einer darunterliegenden Metallleitung freigelegt hinterlässt. Bei 2104 wird eine untere Elektrodenschicht über der Ätzstoppschicht ausgebildet. Die untere Elektrodenschicht erstreckt sich nach unten durch die Öffnung, um in physischen und elektrischen Kontakt mit der darunterliegenden Metallschicht zu kommen. Bei 2106 wird eine magnetische Tunnelübergangsschicht (MTJ-Schicht) über der unteren Elektrodenschicht ausgebildet. Bei 2108 wird eine obere Elektrodenschicht über der magnetischen Tunnelübergangsschicht ausgebildet. Bei 2110, was zum Beispiel der vorstehend dargestellten 12 entsprechen kann, wird eine obere Metallschicht derart ausgebildet, dass sie sich in physischem und elektrischem Kontakt mit der oberen Elektrode befindet.
  • Einige Ausführungsformen betreffen eine integrierte Schaltung, die eine magnetoresistive Direktzugriffspeicherzelle (MRAM-Zelle) umfasst. Die integrierte Schaltung umfasst ein Halbleitersubstrat und eine über dem Halbleitersubstrat angeordnete Verbindungsstruktur. Die Verbindungsstruktur umfasst mehrere dielektrische Schichten und mehrere Metallschichten, die übereinander auf eine abwechselnde Weise aufgeschichtet sind. Die mehreren Metallschichten umfassen eine untere Metallschicht und eine obere Metallschicht, die über der unteren Metallschicht angeordnet ist. Eine untere Elektrode ist über der unteren Metallschicht angeordnet und steht in elektrischem Kontakt mit ihr. Ein magnetischer Tunnelübergang (MTJ) ist über einer oberen Fläche der unteren Elektrode angeordnet. Eine obere Elektrode ist über einer oberen Fläche des MTJ angeordnet und steht in direktem elektrischem Kontakt mit einer unteren Fläche der oberen Metallschicht.
  • Es versteht sich, dass in dieser schriftlichen Beschreibung sowie in den nachstehenden Ansprüchen die Begriffe „erster”, „zweiter”, „dritter” usw. lediglich allgemeine Bezeichnungen sind, die verwendet werden, um die Beschreibung zu vereinfachen und zwischen verschiedenen Elementen einer Figur oder einer Reihe von Figuren zu unterscheiden. In und an sich implizieren diese Begriffe keine zeitliche Reihenfolge oder strukturelle Nähe für diese Elemente, und sind nicht als Beschreibungen von entsprechenden Elementen in anderen dargestellten Ausführungsformen und/oder nicht dargestellten Ausführungsformen gedacht. Zum Beispiel entspricht „eine erste dielektrische Schicht”, die in Verbindung mit einer ersten Figur beschrieben wird, nicht notwendigerweise einer „ersten dielektrischen Schicht”, die in Verbindung mit einer anderen Figur beschreiben wird, und entspricht nicht notwendigerweise einer „ersten dielektrischen Schicht” in einer nicht dargestellten Ausführungsform.
  • Das Vorstehende skizziert Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage zum Entwerfen und Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann soll ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Integrierte Schaltung, umfassend: ein Halbleitersubstrat; eine Verbindungsstruktur, die über dem Halbleitersubstrat angeordnet ist und die mehrere dielektrische Schichten und mehrere Metallschichten, die übereinander auf eine abwechselnde Weise gestapelt sind, umfasst, wobei die mehreren Metallschichten eine untere Metallschicht und eine über der unteren Metallschicht angeordnete obere Metallschicht umfassen; eine untere Elektrode, die über der unteren Metallschicht angeordnet ist und in elektrischem Kontakt mit ihr steht; einen magnetischen Tunnelübergang (MTJ), der über einer oberen Fläche der unteren Elektrode angeordnet ist; und eine obere Elektrode, die über einer oberen Fläche des MTJ angeordnet ist und in direktem elektrischem Kontakt mit einer unteren Fläche der oberen Metallschicht steht.
  2. Integrierte Schaltung nach Anspruch 1, ferner umfassend: MRAM-Seitenwandspacer, die entlang von Außenseitenwänden der oberen Elektrode und des MTJ angeordnet sind, wobei die MRAM-Seitenwandspacer obere Abschnitte aufweisen, die sich nach oben über eine obere Fläche der oberen Elektrode hinaus und in eine Aussparung in einer unteren Fläche der oberen Metallschicht erstrecken.
  3. Integrierte Schaltung nach Anspruch 2, wobei oberste Flächen der MRAM-Seitenwandspacer abgerundet oder verjüngt sind.
  4. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, ferner umfassend: MRAM-Seitenwandspacer, die obere Innenseitenwände aufweisen, die durch einen ersten Abstand in der Nähe der oberen Elektrode getrennt sind, und die untere Innenseitenwände aufweisen, die um einen zweiten Abstand beabstandet sind, wobei der zweite Abstand größer ist als der erste Abstand.
  5. Integrierte Schaltung nach Anspruch 4, wobei untere Außenseitenwände der MRAM-Seitenwandspacer vertikal oder im Wesentlichen vertikal sind und sich mit oberen Außenseitenwänden der MRAM-Seitenwandspacer an einem Absatz oder einem Schulterbereich treffen.
  6. Integrierte Schaltung nach Anspruch 4 oder 5, ferner umfassend: einen dielektrischen Liner, der konform über Außenseitenwänden der MRAM-Seitenwandspacer liegt.
  7. Magnetoresistive Direktzugriffspeicherzelle (MRAM-Zelle), die auf einem Halbleitersubstrat angeordnet ist, wobei die MRAM-Zelle umfasst: eine untere Elektrode, die über dem Halbleitersubstrat angeordnet ist; einen magnetischen Tunnelübergang (MTJ), der über der unteren Elektrode angeordnet ist; eine obere Elektrode, die über einer oberen Fläche des MTJ angeordnet ist; und eine Metallleitung, die über der oberen Elektrode angeordnet ist und in direktem physischem und elektrischem Kontakt mit der oberen Elektrode steht, ohne dass sich eine Durchkontaktierung oder ein Kontakt zwischen der Metallleitung und der oberen Elektrode erstreckt.
  8. MRAM-Zelle nach Anspruch 7, ferner umfassend: MRAM-Seitenwandspacer, die entlang von Außenseitenwänden der oberen Elektrode und des MTJ angeordnet sind, wobei die MRAM-Seitenwandspacer obere Abschnitte aufweisen, die sich nach oben über eine obere Fläche der oberen Elektrode hinaus und in einen unteren Flächenbereich der Metallleitung erstrecken.
  9. MRAM-Zelle nach Anspruch 8, wobei die MRAM-Spacer unterste Flächen aufweisen, die auf einer oberen Fläche der unteren Elektrode aufliegen.
  10. MRAM-Zelle nach Anspruch 8, wobei die MRAM-Seitenwandspacer innerste obere Seitenwände aufweisen, die durch einen ersten Abstand in der Nähe der oberen Elektrode getrennt sind, und innere unterste Seitenwände aufweisen, die um einen zweiten Abstand beabstandet sind, wobei der zweite Abstand größer ist als der erste Abstand.
  11. MRAM-Zelle nach Anspruch 10, wobei die untersten Seitenwände unter einem anderen Winkel als 90 Grad geneigt sind, der in Bezug auf eine Normale gemessen wird, die durch eine obere Fläche der unteren Elektrode durchgeht.
  12. MRAM-Zelle nach Anspruch 11, wobei eine oberste Fläche jedes MRAM-Seitenwandspacers abgerundet oder verjüngt ist, indem sie sich nach unten von beiden Seiten einer Spitze in dem MRAM-Seitenwandspacer erstreckt, und wobei ein dielektrischer Liner konform über Außenseitenwänden der MRAM-Seitenwandspacer liegt.
  13. Verfahren zum Herstellen einer magnetoresistiven Direktzugriffspeicherzelle (MRAM-Zelle), wobei das Verfahren umfasst: Ausbilden einer Ätzstoppschicht, die über einer oberen Fläche einer dielektrischen Schicht angeordnet wird, wobei die Ätzstoppschicht eine Öffnung aufweist, die mindestens einen Abschnitt einer oberen Fläche einer darunterliegenden Metallleitung freigelegt zurücklässt; Ausbilden einer unteren Elektrodenschicht über der Ätzstoppschicht, wobei sich die untere Elektrodenschicht nach unten durch die Öffnung erstreckt, so dass sie in physischer und elektrischer Verbindung mit der darunterliegenden Metallleitung steht; Ausbilden einer magnetischen Tunnelübergangsschicht (MTJ-Schicht) über der unteren Elektrodenschicht; Ausbilden einer oberen Elektrode über der magnetischen Tunnelübergangsschicht; und Ausbilden einer oberen Metallschicht in direktem elektrischem und physischem Kontakt mit einem oberen Abschnitt der oberen Elektrode.
  14. Verfahren nach Anspruch 13, wobei das Ausbilden der oberen Elektrode ferner umfasst: Ausbilden einer oberen Elektrodenschicht über der MTJ-Schicht; Ausbilden einer Hartmaske über der oberen Elektrodenschicht; und Strukturieren der MTJ-Schicht und der oberen Elektrodenschicht, um Abschnitte von sowohl der MTJ-Schicht als auch der oberen Elektrodenschicht, die nicht durch die Hartmaske abgedeckt sind, zu entfernen, um die obere Elektrode und den MTJ auszubilden; Ausbilden einer konformen MRAM-Seitenwandspacerschicht, die entlang von Außenseitenwänden der oberen Elektrode und des MTJ angeordnet wird und sich über eine obere Fläche der Hartmaske erstreckt.
  15. Verfahren nach Anspruch 14, wobei die Hartmaske eine SiO2-Schicht und eine SiON-Schicht über der SiO2-Schicht umfasst.
  16. Verfahren nach Anspruch 15, ferner umfassend: Durchführen einer ersten Ätzung an der MRAM-Seitenwandspacerschicht, um seitliche Abschnitte der MRAM-Seitenwandspacerschicht zu entfernen und die SiO2-Schicht über der oberen Elektrode zurückzulassen und Abschnitte der MRAM-Seitenwandspacerschicht zurückzulassen, die sich nach oben entlang von Seitenwänden der SiO2-Schicht erstrecken.
  17. Verfahren nach Anspruch 15 oder 16, wobei die Hartmaske eine Siliziumnitridschicht zwischen der SiO2-Schicht und der oberen Elektrode umfasst.
  18. Verfahren nach Anspruch 16 oder 17, wobei ein unterster Abschnitt der SiO2-Schicht direkt an einer oberen Fläche der oberen Elektrode anliegt.
  19. Verfahren nach einem der Ansprüche 16 bis 18, ferner umfassend: Durchführen einer zweiten Ätzung, um die SiO2-Schicht selektiv zu entfernen, wobei die Abschnitte der MRAM-Seitenwandspacerschicht zurückgelassen werden, die sie sich nach oben über eine obere Fläche der oberen Elektrode hinaus erstrecken.
  20. Verfahren nach Anspruch 19, ferner umfassend: Ausbilden einer dielektrischen Schicht über den Abschnitten der MRAM-Seitenwandspacerschicht und der oberen Elektrode; und Ausbilden von Graben- und Durchkontaktierungsöffnungen in der dielektrischen Schicht, wobei eine Grabenöffnung obere Flächen der oberen Elektrode und Abschnitte der MRAM-Seitenwandspacerschicht freilegt; und Füllen der Graben- und Durchkontaktierungsöffnungen mit einem leitfähigen Material, das direkt an einer oberen Fläche der oberen Elektrode anliegt.
DE102016101776.0A 2015-06-25 2016-02-02 Techniken zum Verbinden einer oberen MRAM-MTJ-Elektrode Pending DE102016101776A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562184653P 2015-06-25 2015-06-25
US62/184,653 2015-06-25
US15/000,289 US9818935B2 (en) 2015-06-25 2016-01-19 Techniques for MRAM MTJ top electrode connection
US15/000,289 2016-01-19

Publications (1)

Publication Number Publication Date
DE102016101776A1 true DE102016101776A1 (de) 2016-12-29

Family

ID=57537215

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016101776.0A Pending DE102016101776A1 (de) 2015-06-25 2016-02-02 Techniken zum Verbinden einer oberen MRAM-MTJ-Elektrode

Country Status (5)

Country Link
US (4) US9818935B2 (de)
KR (1) KR101849452B1 (de)
CN (1) CN106298831B (de)
DE (1) DE102016101776A1 (de)
TW (1) TWI628817B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145809B2 (en) 2018-10-16 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818935B2 (en) 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US11805703B2 (en) * 2016-09-29 2023-10-31 Arizona Board Of Regents On Behalf Of The University Of Arizona Magnetic tunnel junctions with voltage tunable interlayer coupling for memory and sensor applications
US10270026B2 (en) * 2017-02-24 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Multilayered spacer structure for a magnetic tunneling junction and method of manufacturing
CN108735893B (zh) * 2017-04-14 2022-06-03 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其形成方法
US10164181B2 (en) * 2017-04-18 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall protection of memory cell
US10283700B2 (en) 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10276634B2 (en) * 2017-06-20 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
WO2019005075A1 (en) * 2017-06-29 2019-01-03 Intel Corporation NON-CONFORMING PROTECTIVE LATERAL WALL LAYER FOR INCLINED MAGNETIC TUNNEL JUNCTION DEVICES
CN109216538B (zh) * 2017-06-30 2022-07-15 中电海康集团有限公司 Mram与其的制作方法
US11289651B2 (en) * 2017-09-01 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having via landing protection
CN109560102A (zh) * 2017-09-26 2019-04-02 中电海康集团有限公司 Mram与其制作方法
US10163651B1 (en) 2017-09-28 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to expose memory cells with different sizes
WO2019094545A1 (en) * 2017-11-09 2019-05-16 Everspin Technologies, Inc. Integrated circuit with magnetoresistive devices and fabrication methods therefor
US10727272B2 (en) * 2017-11-24 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
KR102365117B1 (ko) 2017-11-29 2022-02-21 삼성전자주식회사 자기 기억 소자
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
CN115581112A (zh) 2018-01-26 2023-01-06 联华电子股份有限公司 磁阻式随机存取存储器及其制作方法
CN110224059B (zh) 2018-03-02 2022-10-28 联华电子股份有限公司 半导体装置及其形成方法
JP2019160920A (ja) * 2018-03-09 2019-09-19 東芝メモリ株式会社 半導体記憶装置およびその製造方法
US10522740B2 (en) * 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
CN110581215B (zh) 2018-06-07 2022-10-28 联华电子股份有限公司 形成磁阻式随机存取存储器单元的方法
US10541269B2 (en) * 2018-06-26 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10622406B2 (en) 2018-07-03 2020-04-14 International Business Machines Corporation Dual metal nitride landing pad for MRAM devices
CN110707122B (zh) 2018-07-09 2022-03-29 联华电子股份有限公司 半导体元件及其制作方法
US10879455B2 (en) * 2018-07-13 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating magneto-resistive random-access memory (MRAM) devices to avoid damaging magnetic tunnel junction (MTJ) structure
DE102019114256A1 (de) 2018-07-24 2020-01-30 Taiwan Semiconductor Manufacturing Co. Ltd. Speicherzelle mit deckelektrodendurchkontaktierung
US10790439B2 (en) * 2018-07-24 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell with top electrode via
US11189659B2 (en) * 2018-08-29 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for MRAM MTJ top electrode to via interface
US10783313B2 (en) 2018-08-30 2020-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Method for improved cut metal patterning
CN110890461B (zh) * 2018-09-07 2023-05-02 联华电子股份有限公司 嵌入式磁阻式随机存取存储器的制造方法
US11527275B2 (en) 2018-09-26 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crystal seed layer for magnetic random access memory (MRAM)
US10985316B2 (en) * 2018-09-27 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode structure in memory device
CN110970550B (zh) 2018-09-28 2023-06-23 联华电子股份有限公司 磁阻元件及其制作方法
US10937828B2 (en) 2018-10-11 2021-03-02 International Business Machines Corporation Fabricating embedded magnetoresistive random access memory device with v-shaped magnetic tunnel junction profile
US11031543B2 (en) * 2018-10-23 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Via landing enhancement for memory device
US11508782B2 (en) * 2018-10-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask for MTJ patterning
CN111106235B (zh) * 2018-10-29 2023-07-11 联华电子股份有限公司 半导体元件及其制作方法
US11127788B2 (en) * 2018-10-31 2021-09-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having magnetic tunnel junction (MTJ) stack
US10756259B2 (en) * 2018-11-20 2020-08-25 Applied Materials, Inc. Spin orbit torque MRAM and manufacture thereof
US11315870B2 (en) * 2018-11-21 2022-04-26 Globalfoundries U.S. Inc. Top electrode interconnect structures
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
US11043251B2 (en) 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
CN111354849B (zh) * 2018-12-24 2023-06-30 联华电子股份有限公司 半导体元件及其制作方法
CN116940124A (zh) 2018-12-27 2023-10-24 联华电子股份有限公司 半导体元件及其制作方法
US10790001B2 (en) 2019-01-04 2020-09-29 International Business Machines Corporation Tapered VA structure for increased alignment tolerance and reduced sputter redeposition in MTJ devices
CN111435702B (zh) 2019-01-14 2023-05-19 联华电子股份有限公司 磁阻随机存取存储单元
CN111435672B (zh) * 2019-01-14 2024-03-19 联华电子股份有限公司 磁阻式随机存取存储器结构及其制作方法
US10937945B2 (en) 2019-01-22 2021-03-02 International Business Machines Corporation Structured pedestal for MTJ containing devices
CN111477738B (zh) * 2019-01-23 2023-05-12 联华电子股份有限公司 一种制作半导体元件的方法
JP2020155459A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置及びその製造方法
CN111916472B (zh) 2019-05-09 2023-10-13 联华电子股份有限公司 磁阻式随机存取存储器
US11094878B2 (en) * 2019-06-18 2021-08-17 International Business Machines Corporation Short circuit reduction in magnetic tunnel junctions
TWI801609B (zh) 2019-06-19 2023-05-11 聯華電子股份有限公司 磁阻式隨機存取記憶體結構及其製作方法
KR102654937B1 (ko) 2019-07-04 2024-04-04 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
CN117396058A (zh) 2019-07-15 2024-01-12 联华电子股份有限公司 磁阻式随机存取存储器及其制作方法
CN112242483B (zh) * 2019-07-19 2024-05-07 联华电子股份有限公司 磁阻式随机存取存储器
CN112310144A (zh) 2019-07-29 2021-02-02 联华电子股份有限公司 半导体结构及其制作方法
US10944044B2 (en) 2019-08-07 2021-03-09 International Business Machines Corporation MRAM structure with T-shaped bottom electrode to overcome galvanic effect
TWI815948B (zh) 2019-08-14 2023-09-21 聯華電子股份有限公司 半導體元件及其製作方法
CN112466901A (zh) 2019-09-06 2021-03-09 联华电子股份有限公司 半导体元件及其制作方法
US11195993B2 (en) * 2019-09-16 2021-12-07 International Business Machines Corporation Encapsulation topography-assisted self-aligned MRAM top contact
US11088202B2 (en) * 2019-09-23 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming memory cell
CN112670403B (zh) * 2019-10-16 2024-04-30 联华电子股份有限公司 半导体结构
US11380580B2 (en) * 2019-10-30 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer for memory device formation
US20210273156A1 (en) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction structures with protection outer layers
US11374167B2 (en) * 2020-03-05 2022-06-28 International Business Machines Corporation Reducing parasitic bottom electrode resistance of embedded MRAM
US11785860B2 (en) * 2020-04-13 2023-10-10 Globalfoundries U.S. Inc. Top electrode for a memory device and methods of making such a memory device
CN117425390A (zh) 2020-04-16 2024-01-19 联华电子股份有限公司 半导体元件及其制作方法
US11569437B2 (en) * 2020-04-22 2023-01-31 Globalfoundries U.S. Inc. Memory device comprising a top via electrode and methods of making such a memory device
CN113571465A (zh) 2020-04-29 2021-10-29 联华电子股份有限公司 半导体元件及其制作方法
US11309353B2 (en) * 2020-04-30 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer-defined back-end transistor as memory selector
US11594675B2 (en) * 2020-06-04 2023-02-28 Globalfoundries Singapore Pte. Ltd. Magnetic tunnel junction structure and integration schemes
US11991932B2 (en) * 2020-07-17 2024-05-21 Taiwan Semiconductor Manufacturing Company Limited Post-treatment processes for ion beam etching of magnetic tunnel junction and structures formed by the same
US11849647B2 (en) 2021-03-04 2023-12-19 International Business Machines Corporation Nonmetallic liner around a magnetic tunnel junction
US11844291B2 (en) * 2021-06-21 2023-12-12 United Microelectronics Corp. Semiconductor memory device and fabrication method thereof
CN115513367A (zh) * 2021-06-22 2022-12-23 联华电子股份有限公司 存储装置的制作方法
US11887641B2 (en) 2022-06-13 2024-01-30 International Business Machines Corporation Simultaneous electrodes for magneto-resistive random access memory devices

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331568B1 (ko) * 2000-05-26 2002-04-06 윤종용 반도체 메모리 소자 및 그 제조방법
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
US6911156B2 (en) * 2003-04-16 2005-06-28 Freescale Semiconductor, Inc. Methods for fabricating MRAM device structures
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US7445943B2 (en) * 2006-10-19 2008-11-04 Everspin Technologies, Inc. Magnetic tunnel junction memory and method with etch-stop layer
US8110881B2 (en) * 2007-09-27 2012-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM cell structure with a blocking layer for avoiding short circuits
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
JP5012910B2 (ja) 2008-01-30 2012-08-29 富士通株式会社 磁気抵抗効果素子、磁気ヘッド、および、情報記憶装置
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US9368716B2 (en) * 2009-02-02 2016-06-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ
JP5010650B2 (ja) * 2009-08-11 2012-08-29 株式会社東芝 磁気抵抗メモリ
US8735179B2 (en) * 2009-08-27 2014-05-27 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
WO2011033873A1 (ja) * 2009-09-17 2011-03-24 富士電機ホールディングス株式会社 磁気抵抗素子及びそれを用いた不揮発性半導体記憶装置
US20110076784A1 (en) * 2009-09-29 2011-03-31 Grandis Inc. Fabrication of Magnetic Element Arrays
US8674465B2 (en) 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
JP5214691B2 (ja) * 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
KR101812036B1 (ko) * 2011-01-06 2017-12-26 삼성전자 주식회사 금속 실리사이드층을 포함하는 반도체 소자 및 그 제조 방법
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8921959B2 (en) * 2011-07-26 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
US8709956B2 (en) * 2011-08-01 2014-04-29 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
KR101870873B1 (ko) * 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법
US8536063B2 (en) * 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
US8704320B2 (en) * 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
US8866242B2 (en) * 2011-11-10 2014-10-21 Qualcomm Incorporated MTJ structure and integration scheme
JP5514256B2 (ja) * 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
US9276195B2 (en) * 2013-03-22 2016-03-01 Hiroyuki Kanaya Magnetic random access memory
US8872149B1 (en) * 2013-07-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM structure and process using composite spacer
US9196825B2 (en) * 2013-09-03 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed stack MTJ
US9231193B2 (en) * 2013-09-06 2016-01-05 Masayoshi IWAYAMA Magnetic memory and manufacturing method thereof
KR20150102323A (ko) * 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자장치 및 그 제조방법
US9564582B2 (en) * 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US9306152B2 (en) * 2014-03-10 2016-04-05 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9142762B1 (en) * 2014-03-28 2015-09-22 Qualcomm Incorporated Magnetic tunnel junction and method for fabricating a magnetic tunnel junction
US9431602B2 (en) * 2014-06-05 2016-08-30 Everspin Technologies, Inc. Top electrode coupling in a magnetoresistive device using an etch stop layer
US10461245B2 (en) * 2014-09-04 2019-10-29 Toshiba Memory Corporation Magnetic memory device and method of manufacturing the same
US20160072047A1 (en) * 2014-09-08 2016-03-10 Satoshi Seto Semiconductor memory device and manufacturing method thereof
US9343659B1 (en) * 2014-11-07 2016-05-17 Qualcomm Incorporated Embedded magnetoresistive random access memory (MRAM) integration with top contacts
US9190260B1 (en) * 2014-11-13 2015-11-17 Globalfoundries Inc. Topological method to build self-aligned MTJ without a mask
KR102276541B1 (ko) * 2014-11-27 2021-07-13 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법
US9570509B2 (en) * 2015-01-29 2017-02-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) device array
US9543511B2 (en) * 2015-03-12 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US9324937B1 (en) * 2015-03-24 2016-04-26 International Business Machines Corporation Thermally assisted MRAM including magnetic tunnel junction and vacuum cavity
US9583535B2 (en) * 2015-05-01 2017-02-28 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
US10096768B2 (en) * 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
US20160351799A1 (en) * 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
US9818935B2 (en) * 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US10062733B1 (en) * 2017-05-31 2018-08-28 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic tunnel junction memory cells and methods for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145809B2 (en) 2018-10-16 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices

Also Published As

Publication number Publication date
TW201712909A (zh) 2017-04-01
US11683990B2 (en) 2023-06-20
CN106298831A (zh) 2017-01-04
US10535814B2 (en) 2020-01-14
TWI628817B (zh) 2018-07-01
KR101849452B1 (ko) 2018-04-16
US9818935B2 (en) 2017-11-14
US20200127191A1 (en) 2020-04-23
US20160380183A1 (en) 2016-12-29
CN106298831B (zh) 2019-08-16
US20230276713A1 (en) 2023-08-31
KR20170001558A (ko) 2017-01-04
US20180097176A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
DE102016101776A1 (de) Techniken zum Verbinden einer oberen MRAM-MTJ-Elektrode
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102015112860A1 (de) Herstellungstechniken und entsprechedne Vorrichtungen für Magnetic-Tunnel-Junction-Vorrichtungen
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102016114870B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102016116301B4 (de) Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden
DE102019116738B4 (de) Magnetisches tunnelverbindungs- (mtj) element mit amorpher pufferschicht und deren herstellungsverfahren
DE102018124716A1 (de) Magnetischer Direktzugriffsspeicher und Herstellungsverfahren dafür
DE102019112891A1 (de) Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode
DE102013112351B4 (de) Mehrschicht-Halbleitervorrichtungsstruktur
DE102016117034A1 (de) Halbleiterstruktur und Verfahren zur Bildung derselben
DE102016100136A1 (de) Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE102019127070A1 (de) Verfahren zum bilden einer speicherzelle
DE102019114226A1 (de) Techniken zur verbindung von oberseiteneletrodendurchkontaktierungen von mram
DE102015117872A1 (de) Halbleiterstruktur, in die ein magnetischer Tunnelkontakt integriert ist, und Herstellungsverfahren dafür
DE102017117936A1 (de) SRAM-Zelle mit ausgeglichenem Schreibanschluss
DE112013006462T5 (de) Eingebettete Magnettunnelkontakte umfassender Logikchip
DE102019130274A1 (de) Halbleiter-mram-vorrichtung und verfahren
DE102020101299A1 (de) Speichervorrichtung unter verwendung einer dielektrischenätzstoppschicht und verfahren zur bildung derselben
DE102004034822A1 (de) MRAM und Verfahren zu dessen Herstellung
DE102019116497A1 (de) Magnetischer direktzugriffsspeicher und herstellungsverfahren davon
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102020107566A1 (de) Interconnect- und Metallisierungsstrukturen für Logik- und Speichervorrichtungen und Fertigungsverfahren
DE102021108319A1 (de) Speicherbauelement und herstellungsverfahren dafür
DE112020004827T5 (de) Mram-integration in die mol für schnelle 1t1m-zellen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027220000

Ipc: H10B0061000000