CN110581215B - 形成磁阻式随机存取存储器单元的方法 - Google Patents

形成磁阻式随机存取存储器单元的方法 Download PDF

Info

Publication number
CN110581215B
CN110581215B CN201810579866.0A CN201810579866A CN110581215B CN 110581215 B CN110581215 B CN 110581215B CN 201810579866 A CN201810579866 A CN 201810579866A CN 110581215 B CN110581215 B CN 110581215B
Authority
CN
China
Prior art keywords
layer
metal
dielectric layer
forming
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810579866.0A
Other languages
English (en)
Other versions
CN110581215A (zh
Inventor
洪庆文
李昆儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201810579866.0A priority Critical patent/CN110581215B/zh
Priority to US16/004,446 priority patent/US10446745B1/en
Publication of CN110581215A publication Critical patent/CN110581215A/zh
Application granted granted Critical
Publication of CN110581215B publication Critical patent/CN110581215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本发明公开一种形成磁阻式随机存取存储器单元的方法，包含有下述步骤。首先，形成一第一介电层于一基底上，其中第一介电层包含一第一金属线。接着，形成一图案化第二介电层覆盖第一介电层，其中图案化第二介电层包含一凹槽暴露出第一金属线。接续，形成一阻障层顺应覆盖凹槽以及图案化第二介电层。续之，一金属填满凹槽以及覆盖阻障层。继之，以阻障层为一停止层平坦化金属至暴露出阻障层。后续，形成一磁性隧穿接面以及一顶电极覆盖金属，因而形成一磁阻式随机存取存储器单元。

Description

形成磁阻式随机存取存储器单元的方法
技术领域
本发明涉及一种形成随机存取存储器单元的方法，且特别是涉及一种形成磁阻式随机存取存储器单元的方法。
背景技术
磁阻式随机存取存储器(MRAM)是一种包含磁阻式随机存取存储器单元的存储器件，磁阻式随机存取存储器单元利用电阻值代替电荷存储数据。每个磁阻式随机存取存储器单元包含磁性隧穿接面(MTJ)单元，磁性隧穿接面单元的电阻可以被调节为代表逻辑状态“0”或“1”。
按照惯例，磁性隧穿接面单元由固定磁层、自由磁层、和配置在前两者之间的隧穿层组成。磁性隧穿接面单元的电阻可以通过根据固定磁层的磁矩改变自由磁层的磁矩来调节。当自由磁层的磁矩与固定磁层的磁矩平行时，磁性隧穿接面单元的电阻低，然而当自由磁层的磁矩与固定磁层的磁矩反平行时，磁性隧穿接面单元的电阻高。磁性隧穿接面单元连接在顶部电极和底部电极之间，并且从一个电极向另一个电极流经磁性隧穿接面的电流可以被检测以确定电阻，从而确定磁性隧穿接面的逻辑状态。
发明内容
本发明提出一种形成磁阻式随机存取存储器单元的方法，其以阻障层作为停止层，以防止阻障层下方的介电层因平坦化或蚀刻而产生局部缺陷。
本发明提供一种形成磁阻式随机存取存储器单元的方法，包含有下述步骤。首先，形成一第一介电层于一基底上，其中第一介电层包含一第一金属线。接着，形成一图案化第二介电层覆盖第一介电层，其中图案化第二介电层包含一凹槽暴露出第一金属线。接续，形成一阻障层顺应覆盖凹槽以及图案化第二介电层。续之，一金属填满凹槽以及覆盖阻障层。继之，以阻障层为一停止层平坦化金属至暴露出阻障层。后续，形成一磁性隧穿接面以及一顶电极覆盖金属，因而形成一磁阻式随机存取存储器单元。
基于上述，本发明提出一种形成磁阻式随机存取存储器单元的方法，其形成一图案化第二介电层覆盖第一介电层，其中图案化第二介电层包含一凹槽暴露出第一介电层的一第一金属线；形成一阻障层顺应覆盖凹槽以及图案化第二介电层；一金属填满凹槽以及覆盖阻障层。之后，本发明以阻障层为一停止层平坦化金属至暴露出阻障层，然后再形成一磁性隧穿接面以及一顶电极覆盖金属，以形成一磁阻式随机存取存储器单元。由于本发明以阻障层作为停止层，平坦化金属至阻障层，因而可避免直接蚀刻至图案化第二介电层所造成的图案化第二介电层局部凹陷等表面不平坦的缺陷。如此，可防止后续填入的铜等金属因填入不平坦的缺陷或者填入堆叠于不平坦的缺陷上方的介电层所产生的缺陷，而造成短路等问题。
附图说明
图1为本发明优选实施例中形成磁阻式随机存取存储器单元的方法的剖面示意图；
图2为本发明优选实施例中形成磁阻式随机存取存储器单元的方法的剖面示意图；
图3为本发明优选实施例中形成磁阻式随机存取存储器单元的方法的剖面示意图；
图4为本发明优选实施例中形成磁阻式随机存取存储器单元的方法的剖面示意图；
图5为本发明优选实施例中形成磁阻式随机存取存储器单元的方法的剖面示意图；
图6为本发明优选实施例中形成磁阻式随机存取存储器单元的方法的剖面示意图；
图7为本发明优选实施例中形成磁阻式随机存取存储器单元的方法的剖面示意图；
图8为本发明另一实施例中形成磁阻式随机存取存储器单元的方法的剖面示意图。
主要元件符号说明
10：盖层
110：基底
120：第一介电层
130：第一金属内连线结构
132：第一金属线
132a、134a、152、152a、192a、194a：阻障层
134：第二金属线
140、140a：图案化第二介电层
140’：第二介电层
154、154a、154b、192b、194b：金属
162：晶种层
164：磁性隧穿接面
164’：磁性隧穿接面层
166：顶电极
166’：顶电极层
170：盖层
180：第三介电层
190：第二金属内连线结构
192、194：插塞
A：磁阻式随机存取存储器区
B：逻辑区
D、D1：凹陷
P1：平坦化制作工艺
R：凹槽
S：表面
U：磁阻式随机存取存储器单元
具体实施方式
图1-图7绘示本发明优选实施例中形成磁阻式随机存取存储器单元的方法的剖面示意图。如图1所示，一基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator，SOI)基底等半导体基底。在本实施例中，基底110可还包含一层间介电层位于硅基底等半导体基底上，且晶体管等元件位于层间介电层中及硅基底上，但本发明不以此为限。并且，基底110可又包含其他金属层间介电层等。在本实施例中，基底110可包含一磁阻式随机存取存储器区A以及一逻辑区B。磁阻式随机存取存储器区A可包含本发明的磁阻式随机存取存储器单元位于其中。
接着，形成一第一介电层120于基底110上，其中第一介电层120可例如为一氧化层，其可例如为一金属层间介电层，但本发明不以此为限。第一介电层120可包含一第一金属内连线结构130位于其中。第一金属内连线结构130可包含一第一金属线132于磁阻式随机存取存储器区A，以及一第二金属线134于逻辑区B。阻障层132a/134a可再围绕第一金属线132及第二金属线134。阻障层132a/134a可例如为一氮化坦层，而第一金属线132及第二金属线134可例如为铜，但本发明不限于此。
选择性形成一盖层10于第一介电层120上。盖层10可例如为一含碳的氮化硅层，但本发明不以此为限。请参阅图1-图2，形成一图案化第二介电层140覆盖第一介电层120。图案化第二介电层140包含一凹槽R暴露出第一金属线132。图案化第二介电层140可例如为一氧化层。形成图案化第二介电层140覆盖第一介电层120的步骤，可例如为：形成一第二介电层140’全面覆盖第一介电层120(如图1所示)；接着图案化第二介电层140’及盖层10，以暴露出第一金属线132，而形成图案化第二介电层140(如图2所示)。
如图3所示，形成一阻障层152顺应覆盖凹槽R以及图案化第二介电层140。一金属154则填满凹槽R以及覆盖阻障层152。阻障层152可例如为一钛层、一氮化钛层或一钛/氮化钛层，金属154可包含钨，但本发明不限于此。
以阻障层152为一停止层，平坦化金属154至暴露出阻障层152，因而形成一金属154a，如图4所示。本实施例可例如以一平坦化制作工艺P1平坦化金属154，且平坦化制作工艺P1对于金属154及阻障层152具有高选择比。意即，平坦化制作工艺P1对于金属154的移除率远大于对于阻障层152的移除率，因而可完全移除阻障层152上方的金属154，但保留阻障层152。例如，平坦化制作工艺P1对于金属154的移除率大于对于阻障层152的移除率的45倍，视实际需求而定。本发明由于将阻障层152作为停止层，因而可避免现有如图8所示直接蚀刻至一图案化第二介电层140a所造成的图案化第二介电层140a局部凹陷D等表面S不平坦的缺陷，进而防止后续填入的铜等金属因填入不平坦的缺陷或者填入堆叠于不平坦的缺陷上方的介电层所产生的缺陷，而造成短路等问题。
请参阅图5-图6，形成选择性的一晶种层162、一磁性隧穿接面164以及一顶电极166覆盖一金属154b。形成晶种层162、磁性隧穿接面164以及顶电极166覆盖金属154b的方法可例如包含下述步骤。首先，全面沉积一晶种层162’、一磁性隧穿接面层164’以及一顶电极层166’覆盖金属154a以及阻障层152；然后，图案化顶电极层166’、磁性隧穿接面层164’以及晶种层162’，以形成晶种层162、磁性隧穿接面164以及顶电极166，因而形成一磁阻式随机存取存储器单元U。晶种层162可例如为一氮化坦层；磁性隧穿接面164可包含多层，其例如是由两个铁磁材料中间夹着一层绝缘材料而成的三明治结构来构成，称为磁性隧穿接合(MTJ)。而此接合的电阻值主要由两铁磁层的相对磁化方向来做决定，当两磁化方向成平行排列时，元件具有较低的电阻值，相反地当两层的磁化方向是反平行排列时，元件电阻值较高；顶电极166则可例如为钨等金属。
在此强调，本发明在图案化顶电极层166’、磁性隧穿接面层164’以及晶种层162’的同时，移除晶种层162、磁性隧穿接面164以及顶电极166暴露出的阻障层152，因而仅剩环绕金属154b的一阻障层152a。或者，也可在如图4以阻障层152为一停止层，平坦化金属154至暴露出阻障层152之后，再进行一回蚀刻制作工艺，移除(图2的凹槽R外)金属154a旁及图案化第二介电层140上的阻障层152。更甚者，本发明可在图案化顶电极层166’、磁性隧穿接面层164’以及晶种层162’的同时，又再进一步移除晶种层162、磁性隧穿接面164以及顶电极166暴露出的金属154a，因而形成金属154b，其顶部具有凹陷D1。金属154b及阻障层152a较佳平缓连接晶种层162/磁性隧穿接面164以及图案化第二介电层140。
如图6所示，形成一盖层170顺应覆盖晶种层162、磁性隧穿接面164、顶电极166以及图案化第二介电层140。盖层170可例如为一氮化层，但本发明不限于此。
如图7所示，形成一第三介电层180覆盖图案化第二介电层140并暴露出顶电极166，以及形成一第二金属内连线结构190于第三金属层180以及图案化第二介电层140中。详细而言，可先全面沉积一第三介电层(未绘示)并平坦化第三介电层(未绘示)及盖层170而暴露出顶电极166，并形成第三介电层180。可再以例如一双镶嵌制作工艺形成第二金属内连线结构190于第三金属层180以及图案化第二介电层140中。第二金属内连线结构190直接接触第二金属线134。第二金属内连线结构190可例如包含二插塞192/194，且各插塞192/194可包含一阻障层192a/194a围绕一金属192b/194b。阻障层192a/1944a可例如为一氮化坦层，而金属192b/194b可例如为铜，但本发明不限于此。
综上所述，本发明提出一种形成磁阻式随机存取存储器单元的方法，其形成一图案化第二介电层覆盖第一介电层，其中图案化第二介电层包含一凹槽暴露出第一介电层的一第一金属线；形成一阻障层顺应覆盖凹槽以及图案化第二介电层；一金属填满凹槽以及覆盖阻障层。之后，本发明以阻障层为一停止层平坦化金属至暴露出阻障层，然后再形成一磁性隧穿接面以及一顶电极覆盖金属，以形成一磁阻式随机存取存储器单元。由于本发明以阻障层作为停止层，平坦化金属至阻障层，因而可避免直接蚀刻至图案化第二介电层所造成的图案化第二介电层局部凹陷等表面不平坦的缺陷。如此，可防止后续填入的铜等金属因填入不平坦的缺陷或者填入堆叠于不平坦的缺陷上方的介电层所产生的缺陷，而造成短路等问题。
再者，本发明可在图案化磁性隧穿接面层以及顶电极层以形成磁性隧穿接面以及顶电极的同时，移除磁性隧穿接面以及顶电极暴露出的阻障层及金属，因而金属及阻障层较佳可平缓连接磁性隧穿接面以及图案化第二介电层。另外，本发明也可改为在平坦化金属至暴露出阻障层之后，进行一回蚀刻制作工艺，移除金属旁及图案化第二介电层上的阻障层。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (12)

1.一种形成磁阻式随机存取存储器单元的方法，其特征在于，包含有：
形成一第一介电层于一基底上，其中该第一介电层包含一第一金属线；
形成一图案化第二介电层覆盖该第一介电层，其中该图案化第二介电层包含一凹槽暴露出该第一金属线；
形成一阻障层顺应覆盖该凹槽以及该图案化第二介电层；
金属填满该凹槽以及覆盖该阻障层；
以该阻障层为一停止层平坦化该金属至暴露出该阻障层；以及
形成一磁性隧穿接面以及一顶电极覆盖该金属，因而形成一磁阻式随机存取存储器单元，
其中形成该磁性隧穿接面以及该顶电极覆盖该金属的步骤，包含：
全面沉积一磁性隧穿接面层以及一顶电极层覆盖该金属以及该阻障层；以及
图案化该磁性隧穿接面层以及该顶电极层，以形成该磁性隧穿接面以及该顶电极，
其中在图案化该磁性隧穿接面层以及该顶电极层的同时，移除该磁性隧穿接面以及该顶电极暴露出的该阻障层。
2.如权利要求1所述的形成磁阻式随机存取存储器单元的方法，其中形成该图案化第二介电层覆盖该第一介电层的步骤，包含：
形成一第二介电层覆盖该第一介电层；
图案化该第二介电层，以暴露出该第一金属线，并形成该图案化第二介电层。
3.如权利要求1所述的形成磁阻式随机存取存储器单元的方法，其中该阻障层包含钛层、氮化钛层或钛/氮化钛层。
4.如权利要求1所述的形成磁阻式随机存取存储器单元的方法，其中该金属包含钨。
5.如权利要求1所述的形成磁阻式随机存取存储器单元的方法，其中在图案化该磁性隧穿接面层以及该顶电极层的同时，移除该磁性隧穿接面以及该顶电极暴露出的该金属。
6.如权利要求1所述的形成磁阻式随机存取存储器单元的方法，其中在平坦化该金属之后，移除该凹槽外的该阻障层。
7.如权利要求1所述的形成磁阻式随机存取存储器单元的方法，还包含：
形成一盖层顺应覆盖该磁性隧穿接面以及该顶电极。
8.如权利要求1所述的形成磁阻式随机存取存储器单元的方法，还包含：
形成一第三介电层覆盖该图案化第二介电层并暴露出该顶电极。
9.如权利要求8所述的形成磁阻式随机存取存储器单元的方法，其中该基底包含磁阻式随机存取存储器区以及逻辑区，其中该磁阻式随机存取存储器区包含该磁阻式随机存取存储器单元。
10.如权利要求9所述的形成磁阻式随机存取存储器单元的方法，其中该第一介电层包含第一金属内连线结构位于其中，其中该第一金属内连线结构包含该第一金属线于该磁阻式随机存取存储器区，以及第二金属线于该逻辑区。
11.如权利要求10所述的形成磁阻式随机存取存储器单元的方法，还包含：
形成一第二金属内连线结构于该第三介电层以及该图案化第二介电层中，其中该第二金属内连线结构接触该第二金属线。
12.如权利要求1所述的形成磁阻式随机存取存储器单元的方法，其中以一平坦化制作工艺平坦化该金属，且该平坦化制作工艺对于该金属及该阻障层具有高选择性。
CN201810579866.0A 2018-06-07 2018-06-07 形成磁阻式随机存取存储器单元的方法 Active CN110581215B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810579866.0A CN110581215B (zh) 2018-06-07 2018-06-07 形成磁阻式随机存取存储器单元的方法
US16/004,446 US10446745B1 (en) 2018-06-07 2018-06-11 Method of manufacturing magnetoresistive random access memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810579866.0A CN110581215B (zh) 2018-06-07 2018-06-07 形成磁阻式随机存取存储器单元的方法

Publications (2)

Publication Number Publication Date
CN110581215A CN110581215A (zh) 2019-12-17
CN110581215B true CN110581215B (zh) 2022-10-28

Family

ID=68165033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810579866.0A Active CN110581215B (zh) 2018-06-07 2018-06-07 形成磁阻式随机存取存储器单元的方法

Country Status (2)

Country Link
US (1) US10446745B1 (zh)
CN (1) CN110581215B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477738B (zh) * 2019-01-23 2023-05-12 联华电子股份有限公司 一种制作半导体元件的方法
CN114188302B (zh) 2020-02-04 2022-12-13 联芯集成电路制造(厦门)有限公司 具有金属间介电图案的半导体元件及其制作方法
CN113594087B (zh) * 2020-04-30 2023-08-15 联华电子股份有限公司 半导体元件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1430275A (zh) * 2002-01-04 2003-07-16 矽统科技股份有限公司 覆盖有金属阻障层的内连线结构及其制作方法
CN1523648A (zh) * 2002-10-29 2004-08-25 ��������˹�����տ����� 隧道结器件中隧道阻挡层的紫外光处理
JP2008091484A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 磁気抵抗効果素子の製造方法および磁気抵抗効果素子の製造装置
CN107978553A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211057A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 磁気ランダムアクセスメモリ
JP5243746B2 (ja) * 2007-08-07 2013-07-24 ルネサスエレクトロニクス株式会社 磁気記憶装置の製造方法および磁気記憶装置
JP2009295737A (ja) * 2008-06-04 2009-12-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US8866242B2 (en) 2011-11-10 2014-10-21 Qualcomm Incorporated MTJ structure and integration scheme
US9972775B2 (en) * 2015-03-12 2018-05-15 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device having low-k interconnects
US9614143B2 (en) * 2015-06-09 2017-04-04 Qualcomm Incorporated De-integrated trench formation for advanced MRAM integration
US9818935B2 (en) 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
KR20180082709A (ko) * 2017-01-10 2018-07-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1430275A (zh) * 2002-01-04 2003-07-16 矽统科技股份有限公司 覆盖有金属阻障层的内连线结构及其制作方法
CN1523648A (zh) * 2002-10-29 2004-08-25 ��������˹�����տ����� 隧道结器件中隧道阻挡层的紫外光处理
JP2008091484A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 磁気抵抗効果素子の製造方法および磁気抵抗効果素子の製造装置
CN107978553A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN110581215A (zh) 2019-12-17
US10446745B1 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
US9343659B1 (en) Embedded magnetoresistive random access memory (MRAM) integration with top contacts
US9299745B2 (en) Integrated circuits having magnetic tunnel junctions (MTJ) and methods for fabricating the same
TW201806114A (zh) 非連續互連金屬層之間之嵌入式記憶體裝置
US10134807B2 (en) Structure and formation method of integrated circuit structure
KR20070084565A (ko) 자기저항 랜덤 액세스 메모리 디바이스 구조 및 그 제조방법
TWI731275B (zh) 半導體結構及其製造方法
US10629478B2 (en) Dual-damascene formation with dielectric spacer and thin liner
US10580968B1 (en) Integrated circuit with memory cells having reliable interconnection
TWI508339B (zh) 半導體結構與電阻可變記憶結構的形成方法
CN110581215B (zh) 形成磁阻式随机存取存储器单元的方法
TW202129950A (zh) 記憶體裝置、磁性穿隧接面記憶體裝置及其形成方法
CN112054115A (zh) 磁性存储器装置及其制作方法
US9418933B2 (en) Through-substrate via formation with improved topography control
TW201944623A (zh) 在互連中之嵌入ｍｒａｍ及其製造方法
TW202115935A (zh) 磁阻裝置及其製造方法
US7158220B2 (en) Three-dimensional memory system-on-a-chip
CN111435703A (zh) 磁隧穿结装置及其形成方法
US20230136650A1 (en) Mram cell embedded in a metal layer
CN107481995A (zh) 被金属覆盖层覆盖的钴互连
US11672184B2 (en) Magnetic tunnel junction (MTJ) device and manufacturing method thereof
CN104022070A (zh) 互连结构的形成方法
TWI841394B (zh) 半導體裝置及其形成方法
TWI841398B (zh) 半導體裝置及其形成方法
JP2022502844A (ja) 磁気トンネル接合部への上部接点を形成する方法
US20240206345A1 (en) Mram device with wrap-around top electrode contact

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant