DE102020101299A1 - Speichervorrichtung unter verwendung einer dielektrischenätzstoppschicht und verfahren zur bildung derselben - Google Patents

Speichervorrichtung unter verwendung einer dielektrischenätzstoppschicht und verfahren zur bildung derselben Download PDF

Info

Publication number
DE102020101299A1
DE102020101299A1 DE102020101299.3A DE102020101299A DE102020101299A1 DE 102020101299 A1 DE102020101299 A1 DE 102020101299A1 DE 102020101299 A DE102020101299 A DE 102020101299A DE 102020101299 A1 DE102020101299 A1 DE 102020101299A1
Authority
DE
Germany
Prior art keywords
dielectric
layer
etch stop
array
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020101299.3A
Other languages
English (en)
Inventor
Cheng-Tai Hsiao
Yen-Chang Chu
Hsun-Chung KUANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020101299A1 publication Critical patent/DE102020101299A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

Jede der Speicherzellen in einer Anordnung weist einen vertikalen Stapel, welcher eine untere Elektrode, ein Speicherelement und eine obere Elektrode umfasst, auf. Eine dielektrische Ätzstoppschicht wird über der Anordnung von Speicherzellen gebildet. Eine erste dielektrische Matrixschicht wird über der dielektrischen Ätzstoppschicht gebildet. Die obere Fläche der ersten dielektrischen Matrixschicht ist aufgrund der Topografie in einem Speicheranordnungsbereich relativ zu einem Logikbereich erhaben. Die erste dielektrische Matrixschicht wird durch Ausführen eines chemisch-mechanischen Planarisierungsprozesses unter Verwendung oberer Abschnitte der dielektrischen Ätzstoppschicht planarisiert. Eine zweite dielektrische Matrixschicht wird über der ersten dielektrischen Matrixschicht gebildet. Metallzellkontaktstrukturen werden durch die zweite dielektrische Matrixschicht auf einer jeweiligen Untergruppe der oberen Elektroden über vertikal vorstehenden Abschnitten der dielektrischen Ätzstoppschicht, welche die Anordnung von Speicherzellen seitlich umgeben, gebildet.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die vorliegenden Offenbarung richtet sich auf Halbleitervorrichtungen, und im Besonderen auf eine Halbleiterspeichervorrichtung unter Verwendung einer Ätzstopphartmaskenschicht für Kontaktdurchkontaktierungsstrukturen und Verfahren zur Bildung derselben.
  • Halbleiterspeichervorrichtungen werden in modernen elektronischen Vorrichtungen häufig verwendet. Einige Halbleiterspeichervorrichtungen benutzen Speicherzellen, welche einen entsprechenden vertikalen Stapel aus einer unteren Elektrode, einem Speicherelement und einer oberen Elektrode aufweisen. Eine magnetische Tunnelübergangsspeichervorrichtung kann zum Beispiel einen solchen vertikalen Stapel benutzen, in welchem das Speicherelement einen magnetischen Tunnelübergang aufweist. Elektrischer Kontakt mit den oberen Elektroden kann unter Benutzung von Kontaktdurchkontaktierungsstrukturen bereitgestellt sein.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 ist eine vertikale Querschnittsansicht einer beispielhaften Struktur nach der Bildung komplementärer Metalloxidhalbleiter-Transistoren (CMOS-Transistoren) und Metall-Interconnect-Strukturen gebildet in Schichten aus dielektrischem Material gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 2 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung einer dielektrischen Kappenschicht und einer dielektrischen Durchkontaktierungsebenenstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung von Kontaktdurchkontaktierungshohlräumen für untere Elektroden gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung einer durchgehenden metallischen Barriereschicht und von Abschnitten metallischen Durchkontaktierungsfüllmaterials gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 5 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung einer durchgehenden unteren Elektrodenmaterialschicht, einer durchgehenden nichtmagnetischen, metallischen Pufferschicht, einer durchgehenden Selektormaterialschicht, einer durchgehenden synthetischen Antiferromagnetschicht, einer durchgehenden nichtmagnetischen Tunnelbarriereschicht, einer durchgehenden freien Magnetisierungsschicht, mindestens einer durchgehenden Kappenschicht und einer durchgehenden oberen Elektrodenmaterialschicht gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 6 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung einer Anordnung einzelner vertikaler Stapel, welche jeweils ein Selektorelement, eine synthetische Antiferromagnetstruktur, eine nichtmagnetische Tunnelbarriereschicht, eine freie Magnetisierungsschicht, mindestens eine Kappenschicht und eine obere Elektrode aufweisen, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 7 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung einer Anordnung dielektrischer Abstandselemente rund um die gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 8 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung von nichtmagnetischen, metallischen Pufferschichten, unteren Elektroden und Durchkontaktierungsstrukturen zur Verbindung unterer Elektroden gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 9 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung einer dielektrischen Ätzstoppschicht und einer Siliziumoxid-Auskleidungsschicht gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 10 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung einer ersten dielektrischen Matrixschicht und einer Planarisierungstopp-Opfermaterialschicht gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 11 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach einem chemisch-mechanischen Planarisierungsprozess unter Verwendung von Abschnitten der dielektrischen Ätzstoppschicht in einem Speicheranordnungsbereich und Abschnitten der Planarisierungsstopp-Opfermaterialschicht in einem Logikbereich als Stoppstrukturen gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 12 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach einem Korrekturplanarisierungsprozess, welcher Abschnitte der dielektrischen Ätzstoppschicht im Speicheranordnungsbereich und Abschnitte der Planarisierungstopp-Opfermaterialschicht im Logikbereich entfernt, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 13 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung einer zweiten dielektrischen Matrixschicht gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 14 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung von Durchkontaktierungshohlräumen im Logikbereich gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 15 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung von integrierten Leitungs- und Durchkontaktierungshohlräumen im Logikbereich und Zellkontakthohlräumen im Speicheranordnungsbereich gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 16 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach der Bildung von integrierten Leitungs- und Durchkontaktierungshohlräumen im Logikbereich und Metallzellkontaktstrukturen im Speicheranordnungsbereich gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 17 ist eine vertikale Querschnittsansicht einer beispielhaften Struktur nach der Bildung zusätzlicher Metall-Interconnect-Strukturen gebildet in zusätzlichen dielektrischen Materialschichten gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 18 ist ein Flussdiagramm, welches die allgemeinen Bearbeitungsschritte der Verfahren der vorliegenden Offenbarung darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Umsetzen verschiedener Merkmale des bereitgestellten Gegenstands dar. Spezifische Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich nur Beispiele und nicht als Einschränkung auszulegen. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste Merkmal und das zweite Merkmal in direktem Kontakt miteinander gebildet sind, und kann ebenfalls Ausführungsformen umfassen, in welchen zusätzliche Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal gebildet sein können, sodass das erste Merkmal und das zweite Merkmal nicht in direktem Kontakt miteinander sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -Zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Begriffe räumlicher Beziehungen, wie zum Beispiel „unter/e/er/es“, „unterhalb“, „niedriger“, „über“, „obere/er/es“ und dergleichen hierin zum Zweck einer einfacheren Beschreibung der Beziehung eines in den Figuren dargestellten Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) verwendet werden. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden.
  • Im Allgemeinen können die Strukturen und Verfahren der vorliegenden Offenbarung für Speichervorrichtungen verwendet werden, welche eine Anordnung von Speicherzellen, welche über einem Substrat liegen und in einem Speicheranordnungsbereich angeordnet sind, und einen Logikbereich, welcher außerhalb des Speicheranordnungsbereichs angeordnet und frei von Speicherzellen ist, aufweisen. Jede der Speicherzellen kann einen vertikalen Stapel aufweisen, welcher eine untere Elektrode, ein Speicherelement und eine obere Elektrode enthält. Die vertikalen Stapel können als eine eindimensionale Anordnung oder als eine zweidimensionale Anordnung mit hoher Dichte angeordnet sein, welche dazu ausreicht, eine topografische Durchschnittshöhendifferenz für eine dielektrische Matrixschicht, welche in der Folge zu bilden ist, bereitzustellen. Das Erhöhen der Dichte von Speicherzellen zieht jedoch zusätzliche Fertigungsprobleme nach sich. Wenn sich die seitlichen Abmessungen der Speicherzellen verkleinern, schrumpft auch das Prozessfenster zur Bildung von Kontaktdurchkontaktierungsstrukturen. Unterschiede in der Höhe dielektrischer Matrixschichten können zum Überätzen oder Unterätzen der dielektrischen Matrixschicht führen. Eine Überätzung während der Bildung von Durchkontaktierungshohlräumen zum Bilden der Kontaktdurchkontaktierungsstrukturen kann zum Beispiel elektrische Kurzschlüsse (d.h. eine elektrische Verbindung) zu darunterliegenden Materialschichten verursachen. Eine Unterätzung während der Bildung der Durchkontaktierungshohlräume zum Bilden der Kontaktdurchkontaktierungsstrukturen kann elektrische Stromkreisunterbrechungen zwischen den oberen Elektroden und den Kontaktdurchkontaktierungsstrukturen verursachen.
  • Eine dielektrische Ätzstoppschicht kann in Verbindung mit der Anordnung von Speicherzellen vor der Bildung der dielektrischen Matrixschicht gebildet werden. Die dielektrische Ätzstoppschicht kann während der Planarisierung der dielektrischen Matrixschicht als eine Planarisierungsstoppmaterialschicht verwendet werden. Die dielektrische Ätzstoppschicht kann in der Folge auch als eine Ätzstoppschicht während eines anisotropen Ätzprozesses, welcher Zellkontakthohlräume zum Bilden von Kontakten zu den oberen Elektroden bildet, verwendet werden. Das Speicherelement innerhalb jeder der Speicherzellen kann eine beliebige Art von Speicherzelle aufweisend eine planare Schichtstruktur sein. Während die vorliegende Offenbarung unter Verwendung einer Ausführungsform beschrieben wird, in welcher jedes Speicherelement einen magnetischen Tunnelübergang aufweist, welcher Magnetowiderstand bereitstellt, werden hierin ausdrücklich auch Ausführungsformen erwogen, in welchen der magnetische Tunnelübergang durch eine beliebige Schicht oder einen beliebigen Schichtenstapel ersetzt wird, welcher mindestens zwei unterschiedliche Widerstandszustände zwischen der unteren Elektrode und der oberen Elektrode schaffen kann. Daher sind die Patentansprüche der vorliegenden Offenbarung derart auszulegen, dass sie sämtliche derartigen Variationen umfassen, sofern sie nicht anderweitig auf magnetoresistive Speichervorrichtungen, welche einen entsprechenden magnetischen Tunnelübergang aufweisen, beschränkt sind.
  • Ferner versteht sich, dass die Speichervorrichtungen gemäß den Ausführungsformen der vorliegenden Offenbarung eine einzige eigenständige Speicherzelle, eine eindimensionale Anordnung von Speicherzellen oder eine zweidimensionale Anordnung von Speicherzellen umfassen können. Es versteht sich ferner ebenso, dass eine eindimensionale Anordnung von Speicherzellen der vorliegenden Offenbarung als eine periodische eindimensionale Anordnung von Speicherzellen umgesetzt werden kann, und dass eine zweidimensionale Anordnung von Speicherzellen der vorliegenden Offenbarung als eine periodische zweidimensionale Anordnung von Speicherzellen umgesetzt werden kann. Während die vorliegende Offenbarung unter Verwendung einer Ausführungsform beschrieben wird, in welcher eine zweidimensionale Anordnung von Speicherzellen innerhalb fünfter Metall-Interconnect-Ebenen gebildet wird, welche im Allgemeinen als eine fünfte Leitungs-und-Durchkontaktierungs-Ebene (M5 + V4) bezeichnet werden, werden hierin des Weiteren ausdrücklich Ausführungsformen erwogen, in welchen die zweidimensionale Anordnung von Speicherzellen innerhalb verschiedener Metall-Interconnect-Ebenen gebildet wird.
  • Bezugnehmend auf 1 ist eine beispielhafte Struktur gemäß einer Ausführungsform der vorliegenden Offenbarung dargestellt. Die beispielhafte Struktur weist ein Substrat 9 auf, welches ein Halbleitersubstrat, wie zum Beispiel ein im Handel erhältliches Siliziumsubstrat, sein kann. Grabenisolationsstrukturen 720, welche ein dielektrisches Material, wie zum Beispiel Siliziumoxid aufweisen, können in einem oberen Abschnitt des Substrats 9 gebildet werden. Geeignete dotierte Halbleiterwannen, wie zum Beispiel p-Wannen und n-Wannen, können innerhalb jedes der Bereiche gebildet werden, welcher seitlich von einem durchgehenden Abschnitt der Grabenisolationsstrukturen 720 umschlossen ist. Feldeffekttransistoren können über der oberen Fläche des Substrats 9 gebildet werden. Zum Beispiel kann jeder der Feldeffekttransistoren einen Source-Bereich 732, einen Drain-Bereich 738, einen Halbleiterkanal 735, welcher einen Flächenabschnitt des Substrats 9, der sich zwischen dem Source-Bereich 732 und dem Drain-Bereich 738 erstreckt, aufweist, und eine Gate-Struktur 750 aufweisen. Jede der Gate-Strukturen 750 kann ein Gate-Dielektrikum 752, eine Gate-Elektrode 754, ein Gate-Kappendielektrikum 758 und ein dielektrisches Gate-Abstandselement 756 aufweisen. Ein source-seitiger Metall-Halbleiter-Legierungsbereich 742 kann an jedem der Source-Bereiche 732 gebildet werden, und ein drain-seitiger Metall-Halbleiter-Legierungsbereich 748 kann an jedem der Drain-Bereiche 738 gebildet werden.
  • Die beispielhafte Struktur kann einen Speicheranordnungsbereich 100, in welchem in der Folge eine Anordnung von Speicherzellen gebildet wird, und einen Logikbereich 200, in welchem Logikvorrichtungen, welche den Betrieb der Anordnung von Speicherelementen unterstützen, gebildet werden, aufweisen. In einer Ausführungsform können Vorrichtungen/Bauelemente (wie zum Beispiel Feldeffekttransistoren) im Speicheranordnungsbereich 100 untere Elektrodenzugriffstransistoren aufweisen, welche Zugriff auf untere Elektroden von Speicherzellen, welche in der Folge zu bilden sind, bereitstellen. Obere Elektrodenzugriffstransistoren, welche Zugriff auf obere Elektroden von Speicherzellen, welche in der Folge zu bilden sind, bereitstellen, können in diesem Bearbeitungsschritt im Logikbereich 200 gebildet werden. Bauelemente (wie zum Beispiel Feldeffekttransistoren) im Logikbereich 200 können Funktionen bereitstellen, welche dazu erforderlich sind, die Anordnung von Speicherzellen, welche in der Folge zu bilden ist, zu betreiben. Insbesondere können Vorrichtungen/Bauelemente im Logikbereich derart gestaltet sein, dass sie die Programmieroperation, die Löschoperation und die Ausleseoperation (Leseoperation) der Anordnung von Speicherzellen steuern. Zum Beispiel können die Bauelemente im Logikbereich eine Erfassungsschaltung und/oder eine obere Elektroden-Vorspannungsschaltung aufweisen. Die auf der oberen Fläche des Substrats 9 gebildeten Bauelemente können komplementäre Metalloxid-Halbleiter-Transistoren (CMOS-Transistoren) und wahlweise zusätzliche Halbleiterbauelemente (wie zum Beispiel Widerstände, Dioden, Kondensatoren, etc.) aufweisen, und werden zusammen als CMOS-Schaltung 700 bezeichnet.
  • Verschiedene in dielektrischen Materialschichten gebildete Metall-Interconnect-Strukturen können in der Folge über dem Substrat 9 und den Bauelementen (wie zum Beispiel den Feldeffekttransistoren) gebildet werden. Die dielektrischen Materialschichten können zum Beispiel eine dielektrische Kontaktebenen-Materialschicht 601, eine erste dielektrische Metallleitungsebenen-Materialschicht 610, eine zweite dielektrische Leitungs-und-Durchkontaktierungsebenen Materialschicht 620, eine dritte dielektrische Leitungs-und-Durchkontaktierungsebenen-Materialschicht 630 und eine vierte dielektrische Leitungs-und-Durchkontaktierungsebenen-Materialschicht 640 aufweisen. Die Metall-Interconnect-Strukturen können Vorrichtungskontakt-Durchkontaktierungsstrukturen 612, welche in der dielektrischen Kontaktebenen-Materialschicht 601 gebildet werden und eine jeweilige Komponente der CMOS-Schaltung 700 kontaktieren, erste Metallleitungsstrukturen 618, welche in der ersten dielektrischen Metallleitungsebenen-Materialschicht 610 gebildet werden, erste Metalldurchkontaktierungsstrukturen 622, welche in einem unteren Abschnitt der zweiten dielektrischen Leitungs-und-Durchkontaktierungsebenen-Materialschicht 620 gebildet werden, zweite Metallleitungsstrukturen 628, welche in einem oberen Abschnitt der zweiten dielektrischen Leitungs-und-Durchkontaktierungsebenen-Materialschicht 620 gebildet werden, zweite Metalldurchkontaktierungsstrukturen 632, welche in einem unteren Abschnitt der dritten dielektrischen Leitungs-und-Durchkontaktierungsebenen-Materialschicht 630 gebildet werden, dritte Metallleitungsstrukturen 638, welche in einem oberen Abschnitt der dritten dielektrischen Leitungs-und-Durchkontaktierungsebenen-Materialschicht 630 gebildet werden, dritte Metalldurchkontaktierungsstrukturen 642, welche in einem unteren Abschnitt der vierten dielektrischen Leitungs-und-Durchkontaktierungsebenen-Materialschicht 640 gebildet werden, und vierte Metallleitungsstrukturen 648, welche in einem oberen Abschnitt der vierten dielektrischen Leitungs-und-Durchkontaktierungsebenen-Materialschicht 640 gebildet werden, aufweisen. In einer Ausführungsform können die zweiten Metallleitungsstrukturen 628 Source-Leitungen aufweisen, welche mit einer source-seitigen Stromversorgung für eine Anordnung von Speicherelementen verbunden sind. Die durch die Source-Leitungen bereitgestellte Spannung kann durch die Zugriffstransistoren, welche im Speicheranordnungsbereich 100 bereitgestellt sind, an die unteren Elektroden angelegt werden.
  • Jede der dielektrischen Materialschichten (601, 610, 620, 630, 640) kann ein dielektrisches Material, wie zum Beispiel undotiertes Silikatglas, ein dotiertes Silikatglas, Organosilikatglas, amorphen fluorierten Kohlenstoff, poröse Varianten desselben oder Kombinationen davon enthalten. Jede der Metall-Interconnect-Strukturen (612, 618, 622, 628, 632, 638, 642, 648) kann mindestens ein leitfähiges Material enthalten, welches eine Kombination aus einer Metallauskleidungsschicht (wie zum Beispiel einem Metallnitrid oder einem Metallkarbid) und einem Metallfüllmaterial sein kann. Jede der Metallleitungsschichten kann TiN, TaN, WN, TiC, TaC und WC enthalten, und jeder der Metallfüllmaterialabschnitte kann W, Cu, Al, Co, Ru, Mo, Ta, Ti, Legierungen davon und/oder Kombinationen davon enthalten. Andere geeignete Materialien innerhalb des erwogenen Umfangs der Offenbarung können ebenfalls verwendet werden. In einer Ausführungsform können die ersten Metalldurchkontaktierungsstrukturen 622 und die zweiten Metallleitungsstrukturen 628 durch einen Doppeldamaszenerprozess als integrierte Leitungs- und Durchkontaktierungsstrukturen gebildet werden, die zweiten Metalldurchkontaktierungsstrukturen 632 und die dritten Metallleitungsstrukturen 638 können als integrierte Leitungs- und Durchkontaktierungsstrukturen gebildet werden, und/oder die dritten Metalldurchkontaktierungsstrukturen 642 und die vierten Metallleitungsstrukturen 648 können als integrierte Leitungs- und Durchkontaktierungsstrukturen gebildet werden. Während die vorliegende Offenbarung unter Verwendung einer Ausführungsform beschrieben wird, in welcher eine Anordnung von Speicherzellen über der vierten Leitungs-und-Durchkontaktierungsebenen-Materialschicht 640 gebildet wird, werden hierin ausdrücklich auch Ausführungsformen erwogen, in welchen die Anordnung von Speicherzellen in verschiedenen Metall-Interconnect-Ebenen gebildet werden kann.
  • Bezugnehmend auf 2 können eine dielektrische Kappenschicht 108 und eine dielektrische Durchkontaktierungsebenenschicht 110 nacheinander über den Metall-Interconnect-Strukturen und den dielektrischen Materialschichten gebildet werden. Zum Beispiel kann die dielektrische Kappenschicht 108 auf den oberen Flächen der vierten Metallleitungsstrukturen 648 und auf der oberen Fläche der vierten dielektrischen Leitungs-und-Durchkontaktierungs-Materialschicht 640 gebildet werden. Die dielektrische Kappenschicht 108 enthält ein dielektrisches Kappenmaterial, welches darunterliegende Metall-Interconnect-Strukturen, wie zum Beispiel die vierten Metallleitungsstrukturen 648, schützen kann. In einer Ausführungsform kann die dielektrische Kappenschicht 108 ein Material enthalten, welches einen hohen Ätzwiderstand bereitstellen kann, d.h. ein dielektrisches Material, und welches auch während eines nachfolgenden anisotropen Ätzprozesses, welcher die dielektrische Durchkontaktierungsebenenschicht 110 ätzt, als ein Ätzstoppmaterial dienen kann. Zum Beispiel kann die dielektrische Kappenschicht 108 Siliziumkarbid oder Siliziumnitrid enthalten, und kann eine Dicke in einem Bereich von 5 nm bis 30 nm aufweisen, obwohl auch geringere und stärkere Dicken verwendet werden können.
  • Die dielektrische Durchkontaktierungsebenenschicht 110 kann ein beliebiges Material enthalten, welches für die dielektrischen Materialschichten (601, 610, 620, 630, 640) verwendet werden kann. Zum Beispiel kann die dielektrische Durchkontaktierungsebenenschicht 110 undotiertes Silikatglas oder ein dotiertes Silikatglas aufweisen, welches durch Zersetzung von Tetraethylorthosilikat (TEOS) abgeschieden wird. Die Dicke der dielektrischen Durchkontaktierungsebenenschicht 110 kann in einem Bereich von 50 nm bis 200 nm liegen, obwohl auch geringere und stärkere Dicken verwendet werden können. Die dielektrische Kappenschicht 108 und die dielektrische Durchkontaktierungsebenenschicht 110 können als planare (unstrukturierte) Deckschichten gebildet werden, welche eine entsprechende planare obere Fläche und eine entsprechende planare untere Fläche, welche sich durch den gesamten Speicheranordnungsbereich 100 und den Logikbereich 200 erstreckt, aufweisen.
  • Bezugnehmend auf 3 können Durchkontaktierungshohlräume durch die dielektrische Durchkontaktierungsebenenschicht 110 und die dielektrische Kappenschicht 108 gebildet werden. Zum Beispiel kann eine Fotolackschicht (nicht gezeigt) über der dielektrischen Durchkontaktierungsebenenschicht 110 aufgebracht werden, und kann derart strukturiert werden, dass sie innerhalb von Bereichen des Speicheranordnungsbereichs 100, welche über einer jeweiligen der vierten Metallleitungsstrukturen 648 liegen, eine Öffnung bildet. Eine anisotrope Ätzung kann durchgeführt werden, um die Struktur in der Fotolackschicht durch die dielektrische Durchkontaktierungsebenenschicht 110 und die dielektrische Kappenschicht 108 zu übertragen. Die durch den anisotropen Ätzprozess gebildeten Durchkontaktierungshohlräume werden hierin als untere Elektrodenkontakt-Durchkontaktierungshohlräume 121 bezeichnet, da in der Folge untere Elektrodenverbindungs-Durchkontaktierungsstrukturen in den unteren Elektrodenkontakt-Durchkontaktierungshohlräumen 121 gebildet werden. Die unteren Elektrodenkontakt-Durchkontaktierungshohlräume 121 können sich verjüngende Seitenwände aufweisen, welche einen Verjüngungswinkel (in Bezug auf eine vertikale Richtung) in einem Bereich von 1 Grad bis 10 Grad aufweisen. Eine obere Fläche einer vierten Metallleitungsstruktur 648 kann am Boden jedes unteren Elektrodenkontakt-Durchkontaktierungshohlraums 121 physisch freigelegt sein. Die Fotolackschicht kann in der Folge zum Beispiel durch Veraschung entfernt werden.
  • Bezugnehmend auf 4 kann eine durchgehende Metallbarriereschicht 122L als eine durchgehende Materialschicht gebildet werden. Die durchgehende Metallbarriereschicht 122L kann physisch freigelegte obere Flächen der vierten Metallleitungsstrukturen 648, sich verjüngende Seitenwände der unteren Elektrodenkontakt-Durchkontaktierungshohlräume 121 und die obere Fläche der dielektrischen Durchkontaktierungsebenenschicht 110 ohne irgendein Loch durch diese bedecken. Die durchgehende Metallbarriereschicht 122L kann ein leitfähiges Metallnitrid, wie zum Beispiel TiN, TaN und/oder WN, enthalten. Andere geeignete Materialien innerhalb des erwogenen Umfangs der Offenbarung können ebenfalls verwendet werden. Die Dicke der durchgehenden Metallbarriereschicht 122L kann in einem Bereich von 3 nm bis 20 nm liegen, obwohl auch geringere und stärkere Dicken verwendet werden können.
  • Ein Metallfüllmaterial, wie zum Beispiel Wolfram oder Kupfer, kann in verbleibenden Volumina der unteren Elektrodenkontakt-Durchkontaktierungsschichten 121 abgeschieden werden. Abschnitte des Metallfüllmaterials, welche über der horizontalen Ebene, welche die oberste Fläche der durchgehenden Metallbarriereschicht 122L umfasst, liegen, können durch einen Planarisierungsprozess, wie zum Beispiel chemisch-mechanische Planarisierung, entfernt werden, um Metalldurchkontaktierungs-Füllmaterialabschnitte 124 zu bilden. Jeder der Metalldurchkontaktierungs-Füllmaterialabschnitte 124 kann eine obere Fläche aufweisen, welche komplanar mit der obersten Fläche der durchgehenden Metallbarriereschicht 122L ist.
  • Bezugnehmend auf 5 kann ein Schichtenstapel aufweisend eine durchgehende untere Elektrodenmaterialschicht 126L, eine durchgehende nichtmagnetische Metallpufferschicht 128L, eine durchgehende Selektormaterialschicht 130L, eine durchgehende synthetische Antiferromagnetschicht 140L, eine durchgehende nichtmagnetische Tunnelbarriereschicht 146L, eine durchgehende freie Magnetisierungsschicht 148L, mindestens eine durchgehende Kappenschicht 158L und eine durchgehende obere Elektrodenmaterialschicht 160L über der durchgehenden Metallbarriereschicht 122L und den Metalldurchkontaktierungs-Füllmaterialabschnitten 124 gebildet werden. Die Schichten innerhalb des Schichtenstapels können durch einen entsprechenden chemischen Dampfabscheidungsprozess oder einen entsprechenden physikalischen Dampfabscheidungsprozess aufgebracht werden. Jede der Schichten innerhalb des Schichtenstapels kann als planare Deckmaterialschicht aufweisend eine jeweils durchgehende einheitliche Dicke aufgebracht werden.
  • Die durchgehende untere Elektrodenmaterialschicht 126L enthält mindestens einen metallischen Werkstoff, wie zum Beispiel TiN, TaN, WN, W, Cu, Al, Ti, Ta, Ru, Co, Mo, Pt, eine Legierung davon und/oder eine Kombination davon. Andere geeignete Materialien innerhalb des erwogenen Umfangs der Offenbarung können ebenfalls verwendet werden. Zum Beispiel kann die durchgehende untere Elektrodenmaterialschicht 126L Wolfram (W) enthalten und/oder im Wesentlichen daraus gebildet sein. Die Dicke der durchgehenden unteren Elektrodenmaterialschicht 126L kann in einem Bereich von 10 nm bis 100 nm liegen, obwohl auch geringere und stärkere Dicken verwendet werden können.
  • Die durchgehende nichtmagnetische Metallpufferschicht 128L enthält ein nichtmagnetisches Material, welches als eine Impfschicht dienen kann. Insbesondere kann die durchgehende nichtmagnetische Metallpufferschicht 128L eine kristalline Vorlagenstruktur bereitstellen, welche polykristalline Körner der Materialien der durchgehenden synthetischen Antiferromagnetschicht 140L entlang von Richtungen ausrichtet, welche die Magnetisierung einer Referenzschicht innerhalb der durchgehenden synthetischen Antiferromagnetschicht 140L maximieren. Die durchgehende nichtmagnetische Metallpufferschicht 128L kann Ti, eine CoFeB-Legierung, eine NiFe-Legierung, Ruthenium oder eine Kombination davon enthalten. Die Dicke der durchgehenden nichtmagnetischen Metallbarriereschicht 128L kann in einem Bereich von 3 nm bis 30 nm liegen, obwohl auch geringere und stärkere Dicken verwendet werden können.
  • Die durchgehende Selektormaterialschicht 130L weist ein Selektormaterial auf, d.h. ein Material, welches eine spannungsabhängige Schaltcharakteristik zeigt. Die durchgehende Selektormaterialschicht 130L kann ein durch Sauerstoffleerstellen moduliertes Selektormaterial enthalten, wie zum Beispiel Hafniumoxid oder Zirkoniumoxid, ein ovonisches Schwellenwertschaltmaterial, wie zum Beispiel Zinktellurid, oder einen vertikalen Diodenschichtstapel aufweisend eine p-dotierte Halbleiterschicht und eine n-dotierte Halbleiterschicht mit einem horizontalen p-n-Übergang zwischen diesen. Alternativ dazu können andere Materialien, welche sich bei einer hohen Vorspannung einschalten und sich bei einer niedrigen Vorspannung ausschalten, für die durchgehende Selektormaterialschicht 130L verwendet werden.
  • Die durchgehende synthetische Antiferromagnetschicht (SAF-Schicht) 140L kann einen Schichtstapel aus einer ferromagnetischen Hartschicht 141, einer antiferromagnetische Kopplungsschicht 142 und einer Referenzmagnetisierungsschicht 143 aufweisen. Sowohl die ferromagnetische Hartschicht 141 als auch die Referenzmagnetisierungsschicht 143 können jeweils eine festgelegte Magnetisierungsrichtung aufweisen. Die antiferromagnetische Kopplungsschicht 142 stellt eine antiferromagnetische Kopplung zwischen der Magnetisierung der ferromagnetischen Hartschicht 141 und der Magnetisierung der Referenzmagnetisierungsschicht 143 bereit, sodass die Magnetisierungsrichtung der ferromagnetischen Hartschicht 141 und die Magnetisierungsrichtung der Referenzmagnetisierungsschicht 143 während des Betriebs der in der Folge zu bildenden Speicherzellen fixiert bleiben. Die ferromagnetische Hartschicht 141 kann ein hartes ferromagnetisches Material, wie zum Beispiel PtMn, IrMn, RhMn, FeMn, OsMn, etc., enthalten. Die Referenzmagnetisierungsschicht 143 kann ein hartes ferromagnetisches Material, wie zum Beispiel Co, CoFe, CoFeB, CoFeTa, NiFe, CoPt, CoFeNi, etc., enthalten. Andere geeignete Materialien innerhalb des erwogenen Umfangs der Offenbarung können ebenfalls verwendet werden. Die antiferromagnetische Kopplungsschicht 142 kann Ruthenium oder Iridium enthalten. Die Dicke der antiferromagnetischen Kopplungsschicht 142 kann derart ausgewählt werden, dass die durch die antiferromagnetische Kopplungsschicht 142 induzierte Austauschwechselwirkung die relativen Magnetisierungsrichtungen der ferromagnetischen Hartschicht 141 und der Referenzmagnetisierungsschicht 143 in entgegengesetzten Richtungen, d.h. in einer antiparallelen Ausrichtung, stabilisiert. In einer Ausführungsform die Nettomagnetisierung der durchgehenden SAF-Schicht 140L durch Anpassung der Größe der Magnetisierung der ferromagnetischen Hartschicht 141 auf die Größe der Magnetisierung der Referenzmagnetisierungsschicht 143. Die Dicke der durchgehenden SAF-Schicht 140L kann in einem Bereich von 5 nm bis 30 nm liegen, obwohl auch geringere und stärkere Dicken verwendet werden können.
  • Die durchgehende nichtmagnetische Tunnelbarriereschicht 146L kann ein Tunnelbarrierematerial enthalten, welches ein elektrisches Isoliermaterial aufweisend ein Dicke, welche Elektronentunneleffekte ermöglicht, sein kann. Zum Beispiel kann die durchgehende nichtmagnetische Tunnelbarriereschicht 146L Magnesiumoxid (MgO), Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN), Aluminiumoxynitrid (AlON), Hafniumoxid (HfO2) oder Zirkoniumoxid (ZrO2) enthalten. Andere geeignete Materialien innerhalb des erwogenen Umfangs der Offenbarung können ebenfalls verwendet werden. Die Dicke der durchgehenden nichtmagnetischen Tunnelbarriereschicht 146L kann in einem Bereich von 0,7 nm bis 1,3 nm liegen, obwohl auch geringere und stärkere Dicken verwendet werden können.
  • Die durchgehende freie Magnetisierungsschicht 148L enthält ein ferromagnetisches Material aufweisend zwei stabile Magnetisierungsrichtungen, welche parallel oder antiparallel zur Magnetisierungsrichtung der Referenzmagnetisierungsschicht 143 sind. Die durchgehende freie Magnetisierungsschicht 148L enthält ein hartes ferromagnetisches Material, wie zum Beispiel Co, CoFe, CoFeB, CoFeTa, NiFe, CoPt, CoFeNi, etc. Andere geeignete Materialien innerhalb des erwogenen Umfangs der Offenbarung können ebenfalls verwendet werden. Die Dicke der durchgehenden freien Magnetisierungsschicht 148L kann in einem Bereich von 1 nm bis 6 nm liegen, obwohl auch geringere und stärkere Dicken verwendet werden können.
  • Die mindestens eine durchgehende Kappenschicht 158L enthält mindestens ein Kappenmaterial. Beispielhafte Kappenmaterialien, welche für die mindestens eine durchgehende Kappenschicht 158L verwendet werden können, umfassen, sind aber nicht beschränkt auf, ein metallisches Material, wie zum Beispiel Be, Mg, Al, Ti, Ta, W, Ge, Pt, Ru, Cu, eine Legierung davon und einen Schichtenstapel daraus. Andere geeignete Materialien innerhalb des erwogenen Umfangs der Offenbarung können ebenfalls verwendet werden. Zusätzlich oder alternativ dazu kann die mindestens eine durchgehende Kappenschicht 158L ein leitfähiges Metallnitrid und/oder ein leitfähiges Metallnitrid enthalten. Die Gesamtdicke der mindestens einen durchgehenden Kappenschicht 158L kann in einem Bereich von 0,5 nm bis 5 nm liegen, obwohl auch geringere und stärkere Dicken verwendet werden können.
  • Die durchgehende obere Elektrodenmaterialschicht 160L enthält mindestens einen metallischen Werkstoff, wie zum Beispiel TiN, TaN, WN, W, Cu, Al, Ti, Ta, Ru, Co, Mo, Pt, eine Legierung davon und/oder eine Kombination davon. Andere geeignete Materialien innerhalb des erwogenen Umfangs der Offenbarung können ebenfalls verwendet werden. Zum Beispiel kann die durchgehende obere Elektrodenmaterialschicht 160L Wolfram (W) enthalten und/oder im Wesentlichen daraus gebildet sein. Die Dicke der durchgehenden oberen Elektrodenmaterialschicht 160L kann in einem Bereich von 10 nm bis 100 nm liegen, obwohl auch geringere und stärkere Dicken verwendet werden können.
  • Bezugnehmend auf 6 kann eine Fotolackschicht über der durchgehenden oberen Elektrodenmaterialschicht 160L aufgebracht und lithografisch strukturiert werden, um eine Anordnung einzelner Fotolackmaterialabschnitte zu bilden. Jeder einzelne Fotolackmaterialabschnitt in der Anordnung einzelner Fotolackmaterialabschnitte kann über einem jeweiligen der Metalldurchkontaktierungs-Füllmaterialabschnitte 124 liegen. In einer Ausführungsform kann der Metalldurchkontaktierungs-Füllmaterialabschnitt 124 als eine zweidimensionale periodische Anordnung gestaltet sein, welche eine erste Teilung entlang einer ersten horizontalen Richtung und eine zweite Teilung entlang einer zweiten horizontalen Richtung aufweist. Die einzelnen Fotolackmaterialabschnitte können als eine zweidimensionale periodische Anordnung gestaltet sein, welche dieselbe Periodizität aufweist, wie die zweidimensionale periodische Anordnung der Metalldurchkontaktierungs-Füllmaterialabschnitte 124.
  • Ein anisotroper Ätzprozess kann durchgeführt werden, um unmaskierte Bereiche der durchgehenden oberen Elektrodenmaterialschicht 160L, der mindestens einen durchgehenden Kappenschicht 158L, der durchgehenden freien Magnetisierungsschicht 148L, der durchgehenden nichtmagnetischen Tunnelbarriereschicht 146L, der durchgehenden SAF-Schicht 140L und der durchgehenden Selektormaterialschicht 130L zu ätzen. Die Chemie des anisotropen Ätzprozesses kann derart gewählt werden, dass strukturierte Abschnitte der durchgehenden oberen Elektrodenmaterialschicht 160L, der mindestens einen durchgehenden Kappenschicht 158L, der durchgehenden freien Magnetisierungsschicht 148L, der durchgehenden nichtmagnetischen Tunnelbarriereschicht 146L, der durchgehenden SAF-Schicht 140L und der durchgehenden Selektormaterialschicht 130L sich verjüngende Seitenwände aufweisen, welche einen Verjüngungswinkel in einem Bereich von 1 Grad bis 20 Grad, zum Beispiel von 3 Grad bis 10 Grad, in Bezug auf die vertikale Richtung aufweisen. In einer Ausführungsform kann die durchgehende nichtmagnetische Metallpufferschicht 128L als eine Ätzstoppschicht für den anisotropen Ätzprozess verwendet werden.
  • Die strukturierten Abschnitte der durchgehenden oberen Elektrodenmaterialschicht 160L, der mindestens einen durchgehenden Kappenschicht 158L, der durchgehenden freien Magnetisierungsschicht 148L, der durchgehenden nichtmagnetischen Tunnelbarriereschicht 146L, der durchgehenden SAF-Schicht 140L und der durchgehenden Selektormaterialschicht 130L können eine Anordnung einzelner vertikaler Stapel darstellen. Von unten nach oben kann jeder einzelne vertikale Stapel ein Selektorelement 130, eine synthetische Antiferromagnet-Struktur (SAF-Struktur) 140, eine nichtmagnetische Tunnelbarriereschicht 146, eine freie Magnetisierungsschicht 148, mindestens eine Kappenschicht 158 und eine obere Elektrode 160 aufweisen. Jedes Selektorelement 130 ist ein strukturierter Abschnitt der durchgehenden Selektormaterialschicht 130L. Jede SAF-Struktur 140 ist ein strukturierter Abschnitt der durchgehenden SAF-Schicht 140L. Jede nichtmagnetische Tunnelbarriereschicht 146 ist ein strukturierter Abschnitt der durchgehenden nichtmagnetischen Tunnelbarriereschicht 146L. Jede freie Magnetisierungsschicht 148 ist strukturierter Abschnitt der durchgehenden freien Magnetisierungsschicht 148L. Jede Kappenschicht 158 ist ein strukturierter Abschnitt der mindestens einen durchgehenden Kappenschicht 158L. Jede obere Elektrode 160 ist ein strukturierter Abschnitt der durchgehenden oberen Elektrodenmaterialschicht 160L.
  • Die Anordnung einzelner vertikaler Stapel (130, 140, 146, 148, 158, 160) kann über dem Substrat 9 im Speicheranordnungsbereich 100 gebildet werden. Jede SAF-Struktur 140 weist einen Schichtstapel aus einer ferromagnetischen Hartschicht 141, einer antiferromagnetischen Kopplungsschicht 142 und einer Referenzmagnetisierungsschicht 143 auf. Eine Gruppe aus einer Referenzmagnetisierungsschicht 143, einer nichtmagnetischen Tunnelbarriereschicht 146 und einer freien Magnetisierungsschicht 148 innerhalb eines einzelnen vertikalen Stapels (130, 140, 146, 148, 158, 160) stellt einen magnetischen Tunnelübergang (MTJ) dar, welcher als ein magnetoresistives Speicherelement dient. Die Magnetisierung der freien Magnetisierungsschicht 148 und die Magnetisierung der Referenzmagnetisierungsschicht 143 innerhalb jedes einzelnen vertikalen Stapels (130, 140, 146, 148, 158, 160) kann zwei stabile Ausrichtungen aufweisen, welche eine parallele Ausrichtung und eine antiparallele Ausrichtung umfassen. Die bistabile magnetische Kopplung zwischen dem ferromagnetischen Material der freien Magnetisierungsschicht 148 und dem ferromagnetischen Material der Referenzmagnetisierungsschicht 143 innerhalb jedes der magnetischen Tunnelübergange stellt Magnetowiderstand bereit, d.h. eine Änderung des Widerstands zwischen der freien Magnetisierungsschicht 148 und der Referenzmagnetisierungsschicht 143, welche von der Ausrichtung der Magnetisierungsrichtungen der freien Magnetisierungsschicht 148 und der Referenzmagnetisierungsschicht 143 abhängt. Seitenwände jedes Elements innerhalb einzelner vertikaler Stapel (130, 140, 146, 148, 158, 160) können nach dem anisotropen Ätzprozess physisch freigelegt sein. Die Fotolackschicht kann in der Folge zum Beispiel durch Veraschung entfernt werden.
  • Während die vorliegende Offenbarung unter Verwendung einer Ausführungsform beschrieben ist, in welcher die durchgehende Metallbarriereschicht 122L, die durchgehende untere Elektrodenmaterialschicht 126L und die durchgehende nichtmagnetische Metallpufferschicht 128L bei diesem Bearbeitungsschritt nicht strukturiert werden, werden Ausführungsformen, in welchen die durchgehende Metallbarriereschicht 122L, die durchgehende untere Elektrodenmaterialschicht 126L und die durchgehende nichtmagnetische Metallpufferschicht 128L in diesem Bearbeitungsschritt strukturiert werden, hierin ausdrücklich erwogen.
  • Bezugnehmend auf 7 kann mindestens eine dielektrische Abstandselementematerialschicht über der Anordnung einzelner vertikaler Stapel (130, 140, 146, 148, 158, 160) und auf den physisch freigelegten Abschnitten der oberen Fläche der durchgehenden nichtmagnetischen Metallpufferschicht 128L konform aufgebracht werden. Zum Beispiel können eine erste dielektrische Abstandselementematerialschicht aufweisend ein erstes dielektrisches Abstandselementematerial und eine zweite dielektrisches Abstandselementematerialschicht aufweisend ein zweites dielektrisches Abstandselementematerial unter Verwendung eines entsprechenden konformen Abscheidungsprozesses (wie zum Beispiel eines chemischen Dampfabscheidungsprozesses) nacheinander aufgebracht werden. Zum Beispiel kann das erste dielektrische Abstandselementematerial Siliziumnitrid oder ein dielektrisches Metalloxid (wie zum Beispiel Aluminiumoxid) enthalten, und das zweite dielektrische Abstandselementematerial kann Siliziumoxid (wie zum Beispiel TEOS-Oxid) aufweisen. Die Dicke der ersten dielektrischen Abstandselementematerialschicht kann in einem Bereich von 3 nm bis 10 nm liegen, und die Dicke der zweiten dielektrischen Abstandselementematerialschicht kann in einem Bereich von 30 nm bis 100 nm liegen, obwohl sowohl für die erste dielektrische Abstandselementematerialschicht als auch für die zweite dielektrische Abstandselementematerialschicht geringere und stärkere Dicken verwendet werden können.
  • Ein anisotroper Ätzprozess kann durchgeführt werden, um horizontale Abschnitte der mindestens einen dielektrischen Abstandselementematerialschicht zu entfernen. Der anisotrope Ätzprozess, welcher das erste dielektrische Abstandselementematerial und das zweite dielektrische Abstandselementematerial ätzt, kann für die Materialien der durchgehenden nichtmagnetischen Metallpufferschicht 128L und der oberen Elektroden 160 selektiv sein. Jeder verbleibende Abschnitt der ersten dielektrischen Abstandselementematerialschicht stellt ein erstes dielektrisches Abstandselement 162 dar, und jeder verbleibende Abschnitt der zweiten dielektrischen Abstandselementematerialschicht stellt ein zweites dielektrisches Abstandselement 164 dar. Im Allgemeinen kann eine Anordnung dielektrischer Abstandselemente (162, 164) rund um, und auf, einem jeweiligen einzelnen vertikalen Stapel (130, 140, 146, 148, 158, 160) in der Anordnung einzelner vertikaler Stapel (130, 140, 146, 148, 158, 160) gebildet werden. In einer Ausführungsform kann jeder einzelne vertikale Stapel (130, 140, 146, 148, 158, 160) seitlich von einem ersten dielektrischen Abstandselement 162 und einen zweiten dielektrischen Abstandselement 164 umgeben sein. In einer weiteren Ausführungsform können die ersten dielektrischen Abstandselemente 162 weggelassen werden. In einigen Ausführungsform kann jeder einzelne vertikale Stapel (130, 140, 146, 148, 158, 160) seitlich von einem einzigen dielektrischen Abstandselement, d.h. einem zweiten dielektrischen Abstandselement 164, umgeben sein.
  • Bezugnehmend auf 8 kann ein Ätzprozess durchgeführt werden, um die durchgehende nichtmagnetische Metallpufferschicht 128L, die durchgehende untere Elektrodenmaterialschicht 126L und die durchgehende Metallbarriereschicht 122L durch Durchführung eines anisotropen Ätzprozesses zu strukturieren. In solchen Ausführungsformen können Abschnitte der durchgehenden Metallbarriereschicht 122L, der durchgehenden unteren Elektrodenmaterialschicht 126L und der durchgehenden nichtmagnetischen Metallpufferschicht 128L, welche durch die Anordnung dielektrischer Abstandselemente (162, 164) und die oberen Elektroden 160 nicht maskiert sind, durch den Ätzprozess entfernt werden. Der Ätzprozess kann für Material der dielektrischen Durchkontaktierungsebenenschicht 110 selektiv sein. Der Ätzprozess kann einen anisotropen Ätzprozess (wie zum Beispiel einen reaktiven Ionenätzprozess) und/oder einen isotropen Ätzprozess (wie zum Beispiel einen Nassätzprozess) umfassen. Falls die oberen Elektroden 160 ein anderes Material enthalten als die Materialien der durchgehenden Metallbarriereschicht 122L, der durchgehenden unteren Elektrodenmaterialschicht 126L und der durchgehenden nichtmagnetischen Metallpufferschicht 128L, kann der Ätzprozess für das Material der oberen Elektroden 160 selektiv sein (d.h. er ätzt das Material der oberen Elektroden 160 nicht wesentlich).
  • Jeder strukturierte Abschnitt der durchgehenden nichtmagnetischen Metallpufferschicht 128L stellt eine nichtmagnetische Metallpufferschicht 128 dar. Jeder strukturierte Abschnitt der durchgehenden unteren Elektrodenmaterialschicht 126L stellt eine untere Elektrode 126 dar. Jeder strukturierte Abschnitt der durchgehenden Metallbarriereschicht 122L stellt eine Metallbarriereschicht 122 dar. Jeder vertikale Stapel aus einer nichtmagnetischen Metallpufferschicht 128, einer unteren Elektrode 126 und einer Metallbarriereschicht 122 kann vertikal übereinstimmende Seitenwände aufweisen, welche innerhalb einer selben vertikalen Ebene angeordnet sind. Jede durchgehende Kombination aus einem einzelnen vertikalen Stapel (130, 140, 146, 148, 158, 160), einer nichtmagnetischen Metallpufferschicht 128 (welche eine optionale Komponente ist) und einer unteren Elektrode 126 stellt eine Speicherzelle 101 dar, welche eine magnetoresistive Speicherzelle ist. Jede Kombination aus einer Metallbarriereschicht 122 und einem Metalldurchkontaktierungs-Füllmaterialabschnitt 124 stellt eine untere Elektrodenverbindungs-Durchkontaktierungsstruktur (122, 124) dar, welche eine elektrische Verbindung zwischen einer jeweiligen unteren Elektrode 126 und einer jeweiligen vierten Metallleitungsstruktur 648 bereitstellt.
  • Im Allgemeinen kann eine Anordnung unterer Elektrodenverbindungs-Durchkontaktierungsstrukturen (122, 124) auf einer jeweils darunterliegenden der Metall-Interconnect-Strukturen gebildet werden. Eine Anordnung von Speicherzellen 101 kann auf der Anordnung unterer Elektrodenverbindungs-Durchkontaktierungsstrukturen (122, 124) gebildet werden. Die Anordnung von Speicherzellen 101 kann über dem Substrat 9 im Speicheranordnungsbereich 100 gebildet werden. Jede der Speicherzellen 101 kann einen vertikalen Stapel aufweisen, welcher eine untere Elektrode 126, ein Speicherelement (wie zum Beispiel einen magnetischen Tunnelübergang (143, 146, 148)) und eine obere Elektrode 160 umfasst. Jeder magnetische Tunnelübergang (143, 146, 148) kann einen vertikalen Stapel aus einer Referenzmagnetisierungsschicht 143, einer nichtmagnetischen Tunnelbarriereschicht 146 und einer freien Magnetisierungsschicht 148 umfassen. In einer Ausführungsform kann jede der Speicherzellen 101 ein Selektorelement 130 umfassen, welches auf einem jeweiligen magnetischen Tunnelübergang (143, 146, 148) angeordnet ist. Das Selektorelement 130 kann über oder unter dem jeweiligen magnetischen Tunnelübergang (143, 146, 148) liegen.
  • In einer alternativen Ausführungsform können die Strukturierung der durchgehenden nichtmagnetischen Metallpufferschicht 128L, der durchgehenden unteren Elektrodenmaterialschicht 126L und der durchgehenden Metallbarriereschicht 122L nach dem Bilden der Anordnung einzelner vertikaler Stapel (130, 140, 146, 148, 158, 160) und vor der Bildung der Anordnung dielektrischer Abstandselemente (162, 164) durchgeführt werden. In diesem Fall kann der anisotrope Ätzprozess bei den Bearbeitungsschritten von 6 fortgesetzt werden, bis die durchgehende nichtmagnetische Metallpufferschicht 128L, die durchgehende untere Elektrodenmaterialschicht 126L und die durchgehende Metallbarriereschicht 122L strukturiert sind. In diesem Fall können die dielektrischen Abstandselemente (162, 164) an den Seitenwänden der nichtmagnetischen Metallpufferschichten 128, der unteren Elektroden 126 und der Metallbarriereschichten 122 gebildet werden.
  • Bezugnehmend auf 9 können eine dielektrische Ätzstoppschicht 170 und eine optionale Siliziumoxidauskleidungsschicht 172 durch einen betreffenden Abscheidungsprozess nacheinander gebildet werden. Die dielektrische Ätzstoppschicht 170 weist ein dielektrisches Material auf, welches während eines chemisch-mechanischen Planarisierungsprozesses als ein Planarisierungsstoppmaterial verwendet werden kann, und welches in der Folge während eines anisotropen Ätzprozesses als ein Ätzstoppmaterial verwendet werden kann. Die dielektrische Ätzstoppschicht 170 enthält ein nichtreaktives dielektrisches Hartmaskenmaterial. Zum Beispiel kann die dielektrische Ätzstoppschicht 170 Siliziumnitrid (Si3N4), Siliziumoxynitrid (SiON), Siliziumkarbid (SiC), Siliziumkarbidnitrid (SiCN), Siliziumoxykarbid (SiOC) oder eine stickstofffreie Antireflexionsschicht (NFARL) aufweisend ein stickstofffreies anorganisches Polymermaterial enthalten und/oder im Wesentlichen daraus bestehen. Andere geeignete Materialien innerhalb des erwogenen Umfangs der Offenbarung können ebenfalls verwendet werden. Die dielektrische Ätzstoppschicht 170 kann durch plasmagestützte chemische Dampfabscheidung (PECVD), chemische Dampfabscheidung mittels Plasmas hoher Dichte (HDP-CVD) oder chemischer Dampfabscheidung bei Atmosphärendruck (APCVD) aufgebracht werden. Die dielektrische Ätzstoppschicht 170 kann konform oder nicht konform aufgebracht werden.
  • Die dielektrische Ätzstoppschicht 170 kann über, und auf, der Anordnung dielektrischer Abstandselemente (162, 164) und über der Anordnung von Speicherzellen 101 gebildet werden. Die dielektrische Ätzstoppschicht 170 umfasst einen sich horizontal erstreckenden Abschnitt, welcher sich durchgehend durch den Speicheranordnungsbereich 100 erstreckt und sich in den Logikbereich 200 erstreckt, und eine Anordnung vertikal vorstehender Abschnitte, welche jede der Speicherzellen 101 in der Anordnung von Speicherzellen 101 seitlich umgeben. Die Dicke eines sich horizontal erstreckenden Abschnitts der dielektrischen Ätzstoppschicht 170 im Logikbereich 200 oder über den oberen Flächen der oberen Elektroden 160 kann in einem Bereich von 5 nm bis 50 nm liegen, obwohl auch geringere und stärkere Dichten verwendet werden können.
  • Die optionale Siliziumoxidauskleidungsschicht 172, falls vorhanden, kann ein nicht poröses Siliziumoxidmaterial, wie zum Beispiel ein TEOS-Oxidmaterial gebildet durch plasmagestützte chemische Dampfabscheidung (PECVD), enthalten. Die Siliziumoxidauskleidungsschicht 172 kann undotiertes Silikatglas oder ein dotiertes Silikatglas enthalten. Die Siliziumoxidauskleidungsschicht 172 kann durch einen konformen oder nicht konformen Abscheidungsprozess gebildet werden. Die Dicke der sich horizontal erstreckenden Abschnitte der Siliziumoxidauskleidungsschicht 172 im Logikbereich 200 oder über den oberen Flächen der oberen Elektroden 160 kann in einem Bereich von 5 nm bis 50 nm liegen, obwohl auch geringere und stärkere Dichten verwendet werden können.
  • Bezugnehmend auf 10 kann eine erste dielektrische Matrixschicht 176 über der Siliziumoxidauskleidungsschicht 172 und der dielektrischen Ätzstoppschicht 170 gebildet werden. Die erste dielektrische Matrixschicht 176 kann durch einen chemischen Dampfabscheidungsprozess gebildet werden. In einer Ausführungsform weist die erste dielektrische Matrixschicht 176 ein dielektrisches Material mit niedriger Dielektrizitätskonstante (mit niedrigem k) auf, welches eine Dielektrizitätskonstante aufweist, die geringer ist als die Dielektrizitätskonstante thermischen Siliziumoxids (d.h. 3,9). In einer Ausführungsformen enthält die dielektrische Matrixschicht 176 ein dielektrisches Material mit extrem niedriger Dielektrizitätskonstante (mit niedrigem k) (ELK) aufweisend eine Dielektrizitätskonstante von weniger als 2,5. In einer Ausführungsform enthält die erste dielektrische Matrixschicht 176 ein poröses dielektrisches Material auf Siliziumoxidbasis aufweisend eine Dielektrizitätskonstante von weniger als 2,5. In diesem Fall kann das poröse dielektrische Material auf Siliziumoxidbasis ein porogendotiertes SiCO-basiertes Material aufweisend eine poröse Struktur, enthalten. Die poröse Struktur kann gebildet werden, indem ein porenbildendes Material (ein Porogen) unter Verwendung eines chemischen Dampfabscheidungsprozesses in ein kohlenstoff-dotiertes Oxid eingebracht wird. Der chemische Dampfabscheidungsprozess kann einen plasmagestützten chemischen Dampfabscheidungsprozess (PECVD) oder einen thermischchemischen Dampfabscheidungsprozess umfassen. Der Brechungsindex des dielektrischen ELK-Materials in der ersten dielektrischen Matrixschicht 176 kann in einem Bereich von 1,0 bis 1,4 bei der Wellenlänge von 632,8 nm (welche die Wellenlänge im Handel erhältlicher HeNe-Lasermessinstrumente ist) liegen.
  • Ein erster Abschnitt einer oberen Fläche der ersten dielektrischen Matrixschicht 176, welcher im Speicheranordnungsbereich 100 angeordnet ist, kann einen größeren vertikalen Trennabstand vom Substrat 9 aufweisen als ein zweiter Abschnitt der oberen Fläche der ersten dielektrischen Matrixschicht 176, welche im Logikbereich 200 gebildet wird. Mit anderen Worten kann die obere Fläche der ersten dielektrischen Matrixschicht 176 im Speicheranordnungsbereich 100 höher sein als im Logikbereich 200. Der erste Abschnitt der oberen Fläche der ersten dielektrischen Matrixschicht 176 kann den obersten Abschnitt der oberen Fläche der ersten dielektrischen Matrixschicht 176 aufweisen. Die Höhendifferenz zwischen dem ersten Abschnitt einer oberen Fläche der ersten dielektrischen Matrixschicht 176, welcher im Speicheranordnungsbereich 100 angeordnet ist, und dem zweiten Abschnitt der oberen Fläche der ersten dielektrischen Matrixschicht 176, welcher im Logikbereich 200 angeordnet ist, besteht aufgrund der Anwesenheit der Anordnung von Speicherzellen 101 und der Anordnung dielektrischen Abstandselemente (162,164) im Speicheranordnungsbereich 100.
  • Die Kontur der oberen Fläche der ersten dielektrischen Matrixschicht 176 folgt zunächst der Kontur der physisch freigelegten Flächen der Anordnung von Speicherzellen 101 und der Anordnung dielektrischer Abstandselemente (162, 164) im Speicheranordnungsbereich 100 während der Abscheidung der ersten dielektrischen Matrixschicht 176. Beim Verbinden von Materialabschnitten der ersten dielektrischen Matrixschicht 176 auf halbem Weg zwischen jedem benachbarten Paar dielektrischer Abstandselemente (162, 164) flacht die Kontur der oberen Fläche der ersten dielektrischen Matrixschicht 176 allmählich ab, und erhöht sich mit der fortschreitenden Ansammlung des dielektrischen Materials bis zum Abschluss des Abscheidungsprozesses für die erste dielektrische Matrixschicht 176. In einer Ausführungsform kann die Dauer des Abscheidungsprozesses, welcher die erste dielektrische Matrixschicht 176 aufbringt, derart gewählt werden, dass die obere Fläche des Abschnitts der ersten dielektrischen Matrixschicht 176 im Logikbereich 200 innerhalb derselben horizontalen Ebene angeordnet ist, wie die oberen Flächen der oberen Elektroden 160. Mit anderen Worten kann die Dauer des Abscheidungsprozesses, welcher die erste dielektrische Matrixschicht 176 aufbringt, derart gewählt werden, dass die Dicke der ersten dielektrischen Matrixschicht 176 im Logikbereich 200 gleich ist, wie der Abstand, welcher durch Addieren der Höhe einer Speicherzelle 101 und der Dicke einer Metallbarriereschicht 122, anschließendes Subtrahieren der Dicke der Siliziumoxidauskleidungsschicht 172 im Logikbereich 200 und dann Subtrahieren der Dicke der dielektrischen Ätzstoppschicht 170 im Logikbereich 200 erlangt wird.
  • Der Höhenunterschied zwischen dem ersten Abschnitt einer oberen Fläche der ersten dielektrischen Matrixschicht 176, welcher im Speicheranordnungsbereich 100 angeordnet ist, und dem zweiten Abschnitt der oberen Fläche der ersten dielektrischen Matrixschicht 176, welche im Logikbereich 200 gebildet wird, kann in einem Bereich von 40 % bis 100 %, zum Beispiel von 70 % bis 90 %, des vertikalen Abstands zwischen der horizontalen Ebene, welche die obere Fläche der dielektrischen Durchkontaktierungsebenenschicht 110 umfasst, und der horizontalen Ebene, welche die oberen Flächen der oberen Elektroden 160 umfasst, betragen. In einer Ausführungsform kann die erste dielektrische Matrixschicht 176 eine vertikale Welligkeit der Höhe im Speicheranordnungsbereich 100 aufweisen. In einer Ausführungsform kann der Höhenunterschied zwischen dem ersten Abschnitt einer oberen Fläche der ersten dielektrischen Matrixschicht 176, welche im Speicheranordnungsbereich 100 angeordnet ist, und dem zweiten Abschnitt der oberen Fläche der ersten dielektrischen Matrixschicht 176, welche im Logikbereich 200 gebildet wird, in einem Bereich von 40 nm bis 400 nm, zum Beispiel von 80 nm bis 200 nm, liegen, obwohl auch geringere und größere Höhenunterschiede verwendet werden können.
  • Eine Planarisierungsstopp-Opfermaterialschicht 180 kann über der ersten dielektrischen Matrixschicht 176 gebildet werden. Die Planarisierungsstopp-Opfermaterialschicht 180 enthält ein nichtreaktives dielektrisches Hartmaskenmaterial. Zum Beispiel kann die Planarisierungstopp-Opfermaterialschicht 180 Siliziumnitrid (Si3N4), Siliziumoxynitrid (SiON), Siliziumkarbid (SiC), Siliziumkarbidnitrid (SiCN), Siliziumoxykarbid (SiOC) oder eine stickstofffreie Antireflexionsschicht (NFARL) aufweisend ein stickstofffreies anorganisches Polymermaterial enthalten und/oder im Wesentlichen daraus bestehen. Die Planarisierungsstopp-Opfermaterialschicht 180 kann durch plasmagestützte chemische Dampfabscheidung (PECVD), chemische Dampfabscheidung mittels Plasmas hoher Dichte (HDP-CVD) oder chemischer Dampfabscheidung bei Atmosphärendruck (APCVD) aufgebracht werden. Die Planarisierungstopp-Opfermaterialschicht 180 kann konform oder nicht konform aufgebracht werden. Die Dicke der Planarisierungsstopp-Opfermaterialschicht 180 im Logikbereich 200 kann in einem Bereich von 5 nm bis 50 nm liegen, obwohl auch geringere und stärkere Dicken verwendet werden können. In einer Ausführungsform kann die Planarisierungstopp-Opfermaterialschicht 180 dieselbe Materialzusammensetzung und dieselbe Dicke aufweisen, wie die dielektrische Ätzstoppschicht 170.
  • Bezugnehmend auf 11 kann die erste dielektrische Matrixschicht 176 planarisiert werden, indem ein chemisch-mechanischer Planarisierungsprozess durchgeführt wird. Abschnitte der ersten dielektrischen Matrixschicht 176, welche über der horizontalen Ebene, welche die obere Fläche der Planarisierungsstopp-Opfermaterialschicht 180 im Logikbereich 200 umfasst, liegen, können durch den chemisch-mechanischen Planarisierungsprozess vom Speicheranordnungsbereich 100 entfernt werden. Die obere Fläche des Abschnitts der ersten dielektrischen Matrixschicht 176 im Logikbereich 200 kann komplanar mit den oberen Flächen der oberen Elektroden 160 sein, und die Dicke der Planarisierungsstopp-Opfermaterialschicht 180 im Logikbereich 200 kann dieselbe sein, wie die Dicke der horizontalen Abschnitte der dielektrischen Ätzstoppschicht 170, welche über den oberen Elektroden 160 liegen. In derartigen Ausführungsformen kann die obere Fläche der Planarisierungsstopp-Opfermaterialschicht 180 im Logikbereich 200 in derselben, oder ungefähr in derselben, horizontalen Ebene angeordnet sein, wie die horizontale Ebene, welche die oberen Flächen der Abschnitte der dielektrischen Ätzstoppschicht 170, welche über den oberen Elektroden 160 liegen, umfasst. Die Planarisierungsstopp-Opfermaterialschicht 180 im Logikbereich 200 und die Abschnitte der dielektrischen Ätzstoppschicht 170, welche über den oberen Elektroden 160 liegen, können während des chemisch-mechanischen Planarisierungsprozesses zusammen als Planarisierungsstoppstrukturen verwendet werden. Mit anderen Worten kann der chemisch-mechanische Planarisierungsprozess obere Abschnitte der dielektrischen Ätzstoppschicht 170, welche über der Anordnung von Speicherzellen 101 liegen, als Planarisierungsstoppstrukturen verwenden, und kann einen Abschnitt der Planarisierungsstopp-Opfermaterialschicht 180 im Logikbereich 200 als eine zusätzliche Planarisierungsstoppstruktur verwenden. Somit kann die obere Fläche des verbleibenden Abschnitts der ersten dielektrischen Matrixschicht 176 innerhalb derselben horizontalen Ebene angeordnet sein, wie die obere Fläche der Planarisierungsstopp-Opfermaterialschicht 180 im Logikbereich 200 und die oberen Flächen der Abschnitte der dielektrischen Ätzstoppschicht 170, welche über den oberen Elektroden 160 liegen.
  • Bezugnehmend auf 12 kann ein Korrektur-Planarisierungsprozess durchgeführt werden, um Abschnitte der dielektrischen Ätzstoppschicht 170, welche über den oberen Elektroden 160 im Speicheranordnungsbereich 100 liegen, zu entfernen, und um verbleibende Abschnitte der Planarisierungsstopp-Opfermaterialschicht 180 im Logikbereich 200 zu entfernen. Der Korrektur-Planarisierungsprozess kann einen Trockenätzprozess verwenden, welcher einen anisotropen Trockenätzprozess (wie zum Beispiel einen reaktiven Trockenätzprozess) oder einen isotropen Trockenätzprozess (wie zum Beispiel einen chemischen Trockenätzprozess) umfassen kann. In diesem Fall kann die Ätzchemie des Trockenätzprozesses derart gewählt werden, dass sie die Materialien der dielektrischen Ätzstoppschicht 170 und der Planarisierungsstopp-Opfermaterialschicht 180 selektiv für das Material der ersten dielektrischen Matrixschicht 176 oder mit derselben Ätzrate wie für das Material der ersten dielektrischen Matrixschicht 176 entfernt. Alternativ dazu kann der Korrektur-Planarisierungsprozess einen chemisch-mechanischen Korrektur-Planarisierungsprozess verwenden. In diesem Fall kann der chemisch-mechanische Planarisierungsprozess, welcher Abschnitte der ersten dielektrischen Matrixschicht 176 im Speicheranordnungsbereich 100 entfernt, fortgesetzt werden, bis die Abschnitte der dielektrischen Ätzstoppschicht 170, welche über den oberen Elektroden 160 im Speicheranordnungsbereich 100 liegen, und die verbleibenden Abschnitte der Planarisierungsstopp-Opfermaterialschicht 180 im Logikbereit 200 entfernt worden sind.
  • Somit können Abschnitte der dielektrischen Ätzstoppschicht 170, welche über der Anordnung von Speicherzellen 101 liegen (welche jeweils einen vertikalen Stapel aus einer unteren Elektrode 126, einem Speicherelement und einer oberen Elektrode 160 aufweisen), zugleich mit der Entfernung des Abschnitts der Planarisierungsstopp-Opfermaterialschicht 180, welcher im Logikbereich 200 angeordnet ist, entfernt werden. Optional können Abschnitte der ersten dielektrischen Matrixschicht 176, welche über der horizontalen Ebene, welche die oberen Flächen der oberen Elektroden 160 umfasst, angeordnet sind, während des Korrektur-Planarisierungsprozesses zusätzlich entfernt werden. Im Allgemeinen können obere Flächen der oberen Elektroden 160 während des, oder nach dem, chemisch-mechanischen Planarisierungsprozess/es, welcher die erste dielektrische Matrixschicht 176 planarisiert, physisch freigelegt werden.
  • Bezugnehmend auf 13 kann eine zweite dielektrische Matrixschicht 178 über, und direkt auf, der physisch freigelegten horizontalen Fläche des verbleibenden Abschnitts der ersten dielektrischen Matrixschicht 176 aufgebracht werden. Die zweite dielektrische Matrixschicht 178 kann dieselbe Materialzusammensetzung aufweisen, wie die Materialkomposition der ersten dielektrischen Matrixschicht 176, oder kann eine Materialzusammensetzung aufweisen, die sich von jener unterscheidet. In einer Ausführungsformen kann die zweite dielektrische Matrixschicht 178 ein dielektrisches Material mit niedriger Dielektrizitätskonstante (mit niedrigem k) aufweisen, wie zum Beispiel ein dielektrisches ELK-Material aufweisend eine Dielektrizitätskonstante von weniger als 2,5. In einer Ausführungsform enthält die zweite dielektrische Matrixschicht 178 ein poröses dielektrisches Material auf Siliziumoxidbasis auf, welches eine Dielektrizitätskonstante von weniger als 2,5 aufweist. Die Dicke der zweiten dielektrischen Matrixschicht 178 kann gleich der Sollhöhe von Metallzellkontaktstrukturen sein, welche auf den oberen Flächen der oberen Elektroden 160 zu bilden sind. Zum Beispiel kann die zweite dielektrische Matrixschicht 178 eine Dicke in einem Bereich von 20 nm bis 160 nm, zum Beispiel von 40 nm bis 80 nm, aufweisen, obwohl auch geringere und stärkere Dicken verwendet werden können. In einer Ausführungsform kann die gesamte obere Fläche der zweiten dielektrischen Matrixschicht 178 innerhalb einer ersten horizontalen Ebene angeordnet sein, und die gesamte untere Fläche der zweiten dielektrischen Matrixschicht 178 kann innerhalb einer zweiten horizontalen Ebene angeordnet sein. Somit kann die Gesamtheit der zweiten dielektrischen Matrixschicht 178 überall eine einheitliche Dicke aufweisen.
  • Bezugnehmend auf 14 kann eine erste Fotolackschicht (nicht gezeigt) über der zweiten dielektrischen Matrixschicht 178 aufgebracht und lithografisch strukturiert werden, um eine Anordnung von Öffnungen im Logikbereich 200 zu bilden. Die Struktur der Öffnungen in der Fotolackschicht können durch die zweite dielektrische Matrixschicht 178, die erste dielektrische Matrixschicht 176, die Siliziumoxidauskleidungsschicht 172 und die dielektrische Ätzstoppschicht 170 übertragen werden. In einer Ausführungsform kann die dielektrische Ätzstoppschicht 170 als eine Ätzstoppschicht für einen ersten Ätzschritt verwendet werden, welcher die Materialien der zweiten dielektrischen Matrixschicht 178, der ersten dielektrischen Matrixschicht 176 und der Siliziumoxidauskleidungsschicht 172 ätzt, und eine Ätzchemie, welche das Material der dielektrischen Ätzstoppschicht 170 ätzt, kann während eines zweiten Ätzschritts des anisotropen Ätzprozesses verwendet werden. Durchkontaktierungshohlräume 181 werden unter jeder der Öffnungen in der Fotolackschicht gebildet. Eine obere Fläche der dielektrischen Durchkontaktierungsebenenschicht 110 kann am Boden jedes Durchkontaktierungshohlraums 181 physisch freigelegt sein. Die erste Fotolackschicht kann in der Folge zum Beispiel durch Veraschung entfernt werden.
  • Bezugnehmend auf 15 kann eine zweite Fotolackschicht über der zweiten dielektrischen Matrixschicht 178 aufgebracht werden, und kann lithografisch strukturiert werden, um Leitungsstrukturen zu bilden. Die Bereiche der Leitungsstruktur in der Fotolackschicht können sämtliche Bereiche der Durchkontaktierungshohlräume 181 umfassen. Somit kann die zweite Fotolackschicht bei der Entwicklung der zweiten Fotolackschicht von der Innenseite der Durchkontaktierungshohlräume 181 entfernt werden. Ein anisotroper Ätzprozess kann durchgeführt werden, um die Leitungsstrukturen in der zweiten Fotolackschicht in darunterliegende Materialabschnitte zu übertragen. Jeder der Durchkontaktierungshohlräume 181 erstreckt sich vertikal durch die dielektrische Durchkontaktierungsebenenschicht 110 und durch die dielektrische Kappenschicht 108, sodass eine obere Fläche einer betreffenden der vierten Metallleitungsstrukturen 648 unter jedem der Durchkontaktierungshohlräume 181 physisch freigelegt sein kann. Ferner können Abschnitte der zweiten dielektrischen Matrixschicht 178, welche durch die strukturierte zweite Fotolackschicht nicht maskiert sind, durchgeätzt werden, um Leitungshohlräume zu bilden. Integrierte Leitungs- und Durchkontaktierungshohlräume 183 werden im Logikbereich 200 gebildet. Jeder der integrierten Leitungs- und Durchkontaktierungshohlräume 183 kann einen jeweiligen Leitungshohlraum und mindestens einen Durchkontaktierungshohlraum angrenzend an eine Bodenfläche des jeweiligen Leitungshohlraums umfassen. Zellkontakthohlräume 187, welche über jeweils einer der oberen Elektroden 160 liegen, werden im Speicheranordnungsbereich 100 gebildet.
  • Gemäß einem Aspekt der vorliegenden Offenbarung kann der anisotrope Ätzprozess, welcher die Zellkontakthohlräume 187 und die integrierten Leitungs- und Durchkontaktierungshohlräume 183 bildet, für das Material der dielektrischen Ätzstoppschicht 170 selektiv sein. Die Zellkontakthohlräume 187 können durch die zweite dielektrische Matrixschicht 178 gebildet werden, indem der anisotrope Ätzprozess durchgeführt wird, welcher das Material der zweiten dielektrischen Matrixschicht 178 ätzt und für das Material der dielektrischen Ätzstoppschicht 170 selektiv ist. In einer Ausführungsform kann die seitliche Ausdehnung eines aus der Anordnung von Zellkontakthohlräumen 187 gewählten Zellkontakthohlraums 187 (welcher hierin als erster Zellkontakthohlraum bezeichnet wird) größer sein als die seitliche Ausdehnung einer jeweils darunterliegenden oberen Elektrode 160, d.h. größer als die seitliche Ausdehnung der oberen Elektrode, welche unter dem ersten Zellkontakthohlraum liegt. In einer Ausführungsform kann eine Mehrzahl von Zellkontakthohlräumen 187 jeweils eine seitliche Ausdehnung aufweisen, welche größer ist als die seitliche Ausdehnung einer jeweils darunterliegenden oberen Elektrode 160. In einer Ausführungsform kann jeder der Zellkontakthohlräume 187 eine entsprechende seitliche Ausdehnung aufweisen, welche größer ist als die seitliche Ausdehnung einer jeweils darunterliegenden oberen Elektrode 160. In diesem Fall kann sich jeder der Zellkontakthohlräume 187 (wie zum Beispiel der erste Zellkontakthohlraum) aufweisend eine größere seitliche Ausdehnung als die seitliche Ausdehnung einer jeweils darunterliegenden oberen Elektrode 160 in einen oberen Abschnitt der ersten dielektrischen Matrixschicht 176 erstrecken, und kann somit einen nach unten vorstehenden Abschnitt aufweisen, welcher sich unter die horizontale Ebene, welche die oberen Flächen der oberen Elektrode 160 umfasst und über einem sich verjüngenden Abschnitt der dielektrischen Ätzstoppschicht 170 liegt, erstreckt.
  • In einer Ausführungsform können die oberen Flächen der Leitungsgräben innerhalb der integrierten Leitungs- und Durchkontaktierungshohlräume 183 unter der horizontalen Grenzfläche zwischen der ersten dielektrischen Matrixschicht 176 und der zweiten dielektrischen Matrixschicht 178 gebildet werden. Vertikal vorstehende Abschnitte der dielektrischen Ätzstoppschicht 170, welche die Speicherzellen 101 seitlich umgeben, dienen als Ätzstoppmaterialabschnitte, während die Bodenflächen der Leitungsgräben vertikal unter die horizontale Grenzfläche zwischen der ersten dielektrischen Matrixschicht 176 und der zweiten dielektrischen Matrixschicht 178 vertieft sind. Somit erstrecken sich die Zellkontakthohlräume 187 nicht durch die dielektrische Ätzstoppschicht 170, und kontaktieren keines der darunterliegenden dielektrischen Abstandselemente (162, 164). Folglich bleiben Seitenwände der verschiedenen Schichten innerhalb jeder Speicherzelle 101 durch ein jeweiliges der dielektrischen Abstandselemente (162, 164) bedeckt.
  • Bezugnehmend auf 16 kann mindestens ein leitfähiges Material in den Leitungs- und Durchkontaktierungshohlräumen 183 und in den Zellkontakthohlräumen 187 aufgebracht werden. Das mindestens eine leitfähige Material kann zum Beispiel ein Metallauskleidungsmaterial, wie zum Beispiel TiN, TaN oder WN, und ein Metallfüllmaterial, wie zum Beispiel W, Cu, Co, Ru, Mo, Al, Legierungen davon und/oder einen Schichtenstapel daraus, enthalten. Andere geeignete Materialien innerhalb des erwogenen Umfangs der Offenbarung können ebenfalls verwendet werden. Überschüssige Abschnitte des mindestens einen leitfähigen Materials, welche über der horizontalen Ebene, welche die obere Fläche der zweiten dielektrischen Matrixschicht 178 umfasst, liegen, können durch einen Planarisierungsprozess, wie zum Beispiel einen chemisch-mechanischen Polierprozess, entfernt werden. Jeder verbleibende Abschnitt des mindestens einen leitfähigen Materials, welcher einen integrierten Leitungs- und Durchkontaktierungshohlraum 183 füllt, stellt eine integrierte Leitungs- und Durchkontaktierungsstruktur 184 dar. Jeder verbleibende Abschnitt des mindestens einen leitfähigen Materials, welcher einen Zellkontakthohlraum 187 füllt, stellt eine Metallzellkontaktstruktur 188 dar. Die integrierte Leitungs- und Durchkontaktierungsstruktur 184, die Metallzellkontaktstruktur 188 und die untere Elektrodenverbindungs-Durchkontaktierungsstruktur (122, 124) stellen zusammen Speicherzellenebenen-Metall-Interconnect-Strukturen (122, 124, 184, 188) dar, d.h. Metall-Interconnect-Strukturen, welche in der Speicherzellenebene angeordnet sind, welche das Volumen zwischen der horizontalen Ebene, welche die oberen Flächen der vierten Metallleitungsstrukturen 648 umfasst, und der horizontalen Ebene, welche die oberen Flächen der integrierten Leitungs- und Durchkontaktierungsstruktur 184 und der Metallzellkontaktstruktur 188 umfasst.
  • Bezugnehmend auf 17 können in der Folge zusätzliche dielektrische Materialschichten und zusätzliche Metall-Interconnect-Strukturen nach Bedarf gebildet werden. Die Kombination der dielektrischen Kappenschicht 108, der dielektrischen Durchkontaktierungsebenenschicht 110, der dielektrischen Ätzstoppschicht 170, der Siliziumoxidauskleidungsschicht 172, der ersten dielektrischen Matrixschicht 176 und der zweiten dielektrischen Matrixschicht 178 dient gemeinsam als eine fünfte dielektrische Leitungs-und-Durchkontaktierungsebenen-Materialschicht. Eine sechste dielektrische Leitungs-und-Durchkontaktierungsebenen-Materialschicht 660 kann über der zweiten dielektrische Matrixschicht 178 gebildet werden. Fünfte Metalldurchkontaktierungsstrukturen 662 können in einem unteren Abschnitt der sechsten dielektrischen Leitungs-und-Durchkontaktierungsebenen-Materialschicht 660 gebildet werden, und sechste Metallleitungsstrukturen 668 können in einem oberen Abschnitt der sechsten dielektrischen Leitungs-und-Durchkontaktierungsebenen-Materialschicht 640 gebildet werden. Kontaktpads (nicht gezeigt) können über den zusätzlichen Metall-Interconnect-Strukturen gebildet werden.
  • Bezugnehmend auf 18 ist ein allgemeines Verfahren zur Bildung einer Speichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung bereitgestellt. Bezugnehmend auf Schritt 1810 kann eine Anordnung von Speicherzellen 101 über einem Substrat 9 in einem Speicheranordnungsbereich 100 gebildet werden. Jede der Speicherzellen 101 weist einen vertikalen Stapel auf, welcher eine untere Elektrode 126, ein Speicherelement (wie zum Beispiel einen magnetischen Tunnelübergang (143, 146, 148)) und eine obere Elektrode 160 umfasst. Bezugnehmend auf Schritt 1820 kann eine dielektrische Ätzstoppschicht 170 über der Anordnung von Speicherzellen 101 gebildet werden. Die dielektrische Ätzstoppschicht 170 weist einen sich horizontal erstreckenden Abschnitt auf, welcher sich durchgehend durch den Speicheranordnungsbereich 100 erstreckt und sich in einen Logikbereich 200 erstreckt. Bezugnehmend auf Schritt 1830 kann eine erste dielektrische Matrixschicht 176 über der dielektrischen Ätzstoppschicht 170 gebildet werden. Ein erster Abschnitt einer oberen Fläche der ersten dielektrischen Matrixschicht 176 im Speicheranordnungsbereich 100 weist ein größeren vertikalen Trennabstand vom Substrat 9 auf als ein zweiter Abschnitt der oberen Fläche der ersten dielektrischen Matrixschicht 176, welcher im Logikbereich 200 gebildet wird. Bezugnehmend auf Schritt 1840 kann die erste dielektrische Matrixschicht 176 durch Ausführen eines chemisch-mechanischen Planarisierungsprozesses planarisiert werden, indem obere Abschnitte der dielektrischen Ätzstoppschicht 170, welche über der Anordnung von Speicherzellen 101 liegen, als Planarisierungsstoppstrukturen verwendet werden. Bezugnehmend auf Schritt 1850 kann eine zweite dielektrische Matrixschicht 178 über der ersten dielektrischen Matrixschicht 176 gebildet werden. Bezugnehmend auf Schritt 1860 können Metallzellkontaktstrukturen 188 durch die zweite dielektrische Matrixschicht 178 auf einer jeweiligen Untergruppe der oberen Elektroden 160 über vertikal vorstehenden Abschnitten der dielektrischen Ätzstoppschicht 170, welche die Anordnung von Speicherzellen 101 seitlich umgeben, gebildet werden.
  • Bezugnehmend auf sämtliche Zeichnungen und gemäß den verschiedenen Ausführungsformen der vorliegenden Offenbarung ist eine Speichervorrichtung unter Verwendung einer dielektrischen Ätzstoppschicht 170 bereitgestellt. Die dielektrische Ätzstoppschicht 170 weist einen sich horizontal erstreckenden Abschnitt auf, welcher sich durchgehend durch den Speicheranordnungsbereich 100 und den Logikbereich 200 erstreckt, und ferner eine Anordnung vertikal vorstehender Abschnitte aufweist, welche jede der Speicherzellen 101 in der Anordnung von Speicherzellen 101 seitlich umgeben. Jeder der vertikal vorstehenden Abschnitte weist eine entsprechende Öffnung in einem obersten Bereich und eine entsprechende oberste ringförmige Fläche, welche innerhalb einer horizontalen Ebene, welche obere Flächen der oberen Elektroden 160 umfasst, angeordnet ist, auf.
  • Die erste dielektrische Matrixschicht 176 liegt über dem sich horizontal erstreckenden Abschnitt der dielektrische Ätzstoppschicht 170 und umgibt die Anordnung sich seitlich erstreckender Abschnitte der dielektrischen Ätzstoppschicht 170 seitlich. Die zweite dielektrische Matrixschicht 178 liegt über der ersten dielektrischen Matrixschicht 176. Die zweite dielektrische Matrixschicht 178 kann eine untere Fläche aufweisen, welche innerhalb der horizontalen Ebene, welche die oberen Flächen der oberen Elektroden 160 umfasst, angeordnet ist. Ferner kann die zweite dielektrische Matrixschicht 178 eine obere Fläche aufweisen, welche innerhalb einer horizontalen Ebene, welche die oberen Flächen der Metallzellkontaktstrukturen 188 umfasst, angeordnet ist.
  • In einer Ausführungsform kann jede der ringförmigen obersten Flächen der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht 170 einen inneren Umfang aufweisen, welcher mit einem Umfang einer der oberen Flächen der oberen Elektroden 160 übereinstimmt. In einer Ausführungsform kann ein äußerer Umfang jeder der ringförmigen obersten Flächen der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht 170 um einen einheitlichen seitlichen Versatzabstand seitlich vom inneren Umfang versetzt sein. Aufgrund der Verjüngung der vertikal vorstehenden Abschnitt der dielektrischen Ätzstoppschicht 170 über den dielektrischen Abstandselementen (162, 164) kann der einheitliche seitliche Versatzabstand größer sein als die Dicke der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht 170. In einer Ausführungsform können die äußeren Umfänge und die inneren Umfänge der ringförmigen obersten Flächen der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht 170 innerhalb der horizontalen Ebene, welche die oberen Flächen der oberen Elektroden 160 umfasst, angeordnet sein.
  • Die Metallzellkontaktstrukturen 188 erstrecken sich durch die zweite dielektrische Matrixschicht 178 und werden auf einer jeweiligen Untergruppe der oberen Elektroden 160 gebildet. In einer Ausführungsform kann jede der Metallzellkontaktstrukturen 188 eine Reihe oberer Elektroden 160 oder eine Spalte oberer Elektroden 160 innerhalb einer zweidimensionalen Anordnung von Speicherzellen 101 kontaktieren. Alternativ dazu kann jede der Metallzellkontaktstrukturen 188 eine jeweilige obere Einzelelektrode 160 innerhalb einer zweidimensionalen Anordnung von Speicherzellen 101 kontaktieren. In diesem Fall können Metall-Interconnect-Strukturen, welche in der Folge über den Metallzellkontaktstrukturen 188 gebildet werden, dazu verwendet werden, eine Reihe von Metallzellkontaktstrukturen 188 oder eine Spalte von Metallzellkontaktstrukturen 188 elektrisch zu verbinden.
  • Die Metallzellkontaktstrukturen 188 werden über den vertikal vorstehenden Abschnitten der dielektrischen Ätzstoppschicht 170 gebildet, welche die Anordnung von Speicherzellen 101 seitlich umgeben. Die Metallzellkontaktstrukturen 188 können eine jeweilige Untergruppe der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht 170 kontaktieren. Mindestens eine Metallzellkontaktstruktur 188 (wie zum Beispiel eine erste Metallzellkontaktstruktur, welche im ersten Zellkontakthohlraum gebildet worden ist) kann einen nach unten vorstehenden Abschnitt umfassen, welcher einen sich verjüngenden Abschnitt der dielektrischen Ätzstoppschicht 170 kontaktiert, d.h. ein sich verjüngendes konvexes Segment einer äußeren Seitenwand eines seitlich vorstehenden Abschnitts der dielektrischen Ätzstoppschicht 170 kontaktiert.
  • In einer Ausführungsform kann mindestens eine der Metallzellkontaktstrukturen 188 eine planare untere Fläche, welche eine planare obere Fläche einer entsprechenden der oberen Elektroden 160 kontaktiert, und einen sich verjüngenden, nach unten vorstehenden Abschnitt, welcher sich nach unten unter die horizontale Ebene, welche die oberen Flächen der oberen Elektroden 160 umfasst und eine sich verjüngende äußere Seitenwand eines entsprechenden der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht 170 kontaktiert, erstreckt, aufweisen.
  • Jede der integrierten Leitungs- und-Durchkontaktierungsstrukturen 188 kann einen Leitungsabschnitt und mindestens einen Durchkontaktierungsabschnitt aufweisen. Jeder Leitungsabschnitt kann eine planare obere Fläche, welche innerhalb einer horizontalen Ebene, welche obere Flächen der Metallzellkontaktstrukturen 188 umfasst, angeordnet ist, und eine planare untere Fläche, welche unter einer horizontalen Ebene, welche obere Flächen der oberen Elektroden 160 umfasst, angeordnet ist, aufweisen. Jeder Durchkontaktierungsabschnitt kann sich durch den sich horizontal erstreckenden Abschnitt der dielektrischen Ätzstoppschicht 170 erstrecken und eine obere Fläche einer entsprechenden der vierten Metallleitungsstrukturen 648 kontaktieren.
  • In einer Ausführungsform können Metall-Interconnect-Strukturen (612, 618, 622, 628, 632, 638, 642, 648) gebildet in dielektrischen Materialschichten (601, 610, 620, 630, 640) zwischen der dielektrischen Ätzstoppschicht 170 und dem Substrat 9 angeordnet sein. In einer Ausführungsform können Speicherzellenebenen-Metall-Interconnect-Strukturen (wie zum Beispiel die integrierten Leitungs- und Durchkontaktierungsstrukturen 188) im Logikbereich 200 angeordnet sein. Solche Speicherzellenebenen-Metall-Interconnect-Strukturen können sich durch den sich horizontal erstreckenden Abschnitt der dielektrischen Ätzstoppschicht 170 erstrecken, und können obere Flächen innerhalb einer horizontalen Ebene, welche obere Flächen der Metallzellkontaktstrukturen 184 umfasst, aufweisen. In einer Ausführungsform kann mindestens eine der Speicherzellenebenen-Metall-Interconnect-Strukturen eine integrierte Leitungs- und Durchkontaktierungsstruktur 184 umfassen, welche einen Leitungsabschnitt aufweisend eine planare untere Fläche, welche unter der horizontalen Ebene, welche die oberen Flächen der oberen Elektroden 160 umfasst, angeordnet ist, und einen Durchkontaktierungsabschnitt, welcher sich durch den sich horizontal erstreckenden Abschnitt der dielektrische Ätzstoppschicht 170 erstreckt, aufweist.
  • In einer Ausführungsform kann eine Anordnung unterer Elektrodenverbindungs-Durchkontaktierungsstrukturen (122, 124) bereitgestellt sein, welche eine entsprechende der unteren Elektroden 126 der Anordnung von Speicherzellen 101 kontaktieren können und eine entsprechende der Metall-Interconnect-Strukturen (wie zum Beispiel eine vierte Metallleitungsstruktur 648), welche in den dielektrischen Materialschichten gebildet sind, kontaktieren können.
  • In einer Ausführungsform kann jede der unteren Elektroden 126 eine entsprechende Seitenwand aufweisen, welche die dielektrische Ätzstoppschicht 170 kontaktiert, und eine Anordnung dielektrischer Abstandselemente (162, 164) kann eine jeweilige Speicherzelle 101 in der Anordnung von Speicherzellen 101 seitlich umgeben und kontaktieren. Jedes der dielektrischen Abstandselemente (162, 164) in der Anordnung dielektrischer Abstandselemente (162, 164) kann seitlich durch eine jeweilige Seitenwand der dielektrischen Ätzstoppschicht 170 umgeben sein und durch diese kontaktiert werden.
  • In einer Ausführungsform kann jede der Speicherzellen 101 einen vertikalen Stapel aufweisen, welcher eine untere Elektrode 126, ein Speicherelement (wie zum Beispiel einen magnetischen Tunnelübergang (143, 146, 148)) und eine obere Elektrode 160 enthält. In einer Ausführungsform umfasst jeder der magnetischen Tunnelübergänge einen vertikalen Stapel aus einer Referenzmagnetisierungsschicht 143, einer nichtmagnetischen Tunnelbarriereschicht 146 und einer freien Magnetisierungsschicht 148. In einer Ausführungsform kann jede der Speicherzellen 101 ein Selektorelement 130 umfassen, welches an einem jeweiligen magnetischen Tunnelübergang (143, 146, 148) angeordnet ist.
  • Durch Bereitstellen einer dielektrischen Ätzstoppschicht 170 kann die Dicke einer ersten dielektrische Matrixschicht 176 nach einem chemisch-mechanischen Planarisierungsprozess exakter kontrolliert werden. Eine nachfolgende Abscheidung einer zweiten dielektrische Matrixschicht 178, welche über der ersten dielektrischen Matrixschicht 176 liegt, kann dann eine gleichmäßigere Schicht, welche eine Solldicke aufweist, bilden. Somit ist der Dickenbereich der dielektrischen Matrixschicht verbessert worden. Indem sichergestellt wird, dass der chemisch-mechanische Planarisierungsprozess eine exakte Menge der ersten dielektrischen Matrixschicht 176 entfernt, können nachfolgende Ätzprozesse Fehler durch Überätzen oder Unterätzen verhindern. Somit können unerwünschte Probleme durch Kurzschlüsse und offene Stromkreise verhindert werden. Demzufolge können Vorrichtungen, welche unter Verwendung der verschiedenen Verfahrensausführungsformen gebildet werden, die Ausfallsrate durch elektrische Kurzschlüsse und offene Stromkreise, welcher Vorrichtungen bei Verwendung herkömmlicher Prozesse unterliegen, reduzieren. Darüber hinaus kann das Metallgraben-Aufsetzfenster vergrößert werden.
  • Gemäß einem Aspekt der vorliegenden Offenbarung erweitern horizontale Abschnitte der dielektrischen Ätzstoppschicht 170, welche über den Speicherzellen 101 liegen, die Planarisierungsstopp-Opfermaterialschicht 180 als Planarisierungsstoppstrukturen im Speicheranordnungsbereich 100 während der Planarisierung der ersten dielektrischen Matrixschicht 176. Somit weisen sowohl der Speicheranordnungsbereich 100 als auch der Logikbereich 200 Planarisierungsstoppstrukturen mit ausreichend hoher Flächenabdeckung auf, und eine Bombierung der ersten dielektrischen Matrixschicht 176 im Speicheranordnungsbereich 100 kann verhindert werden. Somit kann eine Erosion der oberen Elektroden 160 durch die Verwendung der dielektrischen Ätzstoppschicht 170 vermieden oder miniert werden. Die Entfernung der horizontalen Abschnitte der dielektrischen Ätzstoppschicht 170 kann mit einem kontrollierten Entfernungsprozess selektiv für die oberen Elektroden 160 vorgenommen werden, was eine physische Freilegung der oberen Flächen der oberen Elektroden 160 und das Aufbringen der zweiten dielektrischen Matrixschicht 178 direkt an den oberen Flächen der oberen Elektroden 160 ermöglicht.
  • Ferner können die verbleibenden Abschnitte der dielektrischen Ätzstoppschicht 170 ringförmige horizontale Flächen aufweisend innere Umfänge, welche mit Umfängen der oberen Elektroden 160 übereinstimmen, aufweisen. Somit können die darunterliegenden dielektrischen Abstandselemente (162, 164), nachdem die oberen Flächen der oberen Elektroden 160 nach dem Korrekturplanarisierungsprozess physisch freigelegt worden sind, durch die dielektrische Ätzstoppschicht 170 ohne irgendeinen Spalt zwischen den oberen Elektroden 160 und den verbleibenden Abschnitten der dielektrischen Ätzstoppschicht 170 abgedeckt werden. Die dielektrische Ätzstoppschicht 170 kann in der Folge während der Bildung der Zellkontakthohlräume als eine Ätzstoppstruktur verwendet werden. Somit erstrecken sich die Zellkontakthohlräume 187 und die Metallzellkontaktstrukturen 188 nicht durch die dielektrischen Abstandselemente (162, 164) und kontaktieren daher die Seitenwände der Speicherzellen 101 nicht. Mit anderen Worten stellt die dielektrische Ätzstoppschicht 170 sicher, dass die Metallzellkontaktstrukturen 188 von allen strukturellen Komponenten der Speicherzellen 101 nur obere Flächen der oberen Elektroden 160 kontaktieren.
  • Daher stellt die dielektrische Ätzstoppschicht 170 die Doppelfunktion als eine Planarisierungsstoppstruktur während eines chemisch-mechanischen Planarisierungsprozesses und als eine Ätzstoppstruktur während eines nachfolgenden anisotropen Ätzprozesses, welcher die Zellkontakthohlräume 187 bildet, bereit. Die dielektrische Ätzstoppschicht 170 stellt den Nutzen einer selbstausgerichteten Kontaktkonfiguration zwischen jedem vertikal benachbarten Paar aus einer oberen Elektrode 160 und einer Metallzellkontaktstruktur 188 bereit. Die Kontaktfläche zwischen jeder darunterliegenden oberen Elektrode 160 und einer darüberliegenden Metallzellkontaktstruktur 188 kann dieselbe sein, wie die Oberfläche der oberen Fläche der darunterliegenden oberen Elektrode 160 für jede der Speicherzellen 101. Ferner stellt die dielektrische Ätzstoppschicht 170 sicher, dass sich keiner der nach unten vorstehenden Abschnitte der Metallzellkontaktstrukturen 188 in die dielektrischen Abstandselemente (162, 164) erstreckt und keine der Seitenwände des vertikalen Schichtenstapels, welcher den magnetischen Tunnelübergang (140, 146, 148) aufweist, kontaktiert. Die selbstausgerichtete Kontaktkonfiguration zwischen den oberen Elektroden 160 und den Metallzellkontaktstrukturen 188 ermöglicht das Skalieren seitlicher Abmessungen der oberen Elektroden 160 sogar unter eine kritische Abmessung, d.h. eine Mindestabmessung, welche unter Verwendung eines einzelnen lithografischen Belichtungs- und Entwicklungsprozesses gedruckt werden kann.
  • Die dielektrische Ätzstoppschicht 170 kann das Prozessfenster für den chemisch-mechanischen Planarisierungsprozess, welcher die erste dielektrische Matrixschicht 176 planarisiert, vergrößern, wodurch sie die Dickengleichmäßigkeit der ersten dielektrischen Matrixschicht 176 verbessert. Mit anderen Worten weist der Dickenbereich der Kombination aus der dielektrischen Ätzstoppschicht 170, der Siliziumoxidauskleidungsschicht 172, der ersten dielektrischen Matrixschicht 176 und der zweiten dielektrischen Matrixschicht 178 geringere Dickenabweichungen auf, als ansonsten ohne Verwendung der dielektrischen Ätzstoppschicht 170 möglich wären. In einem nichteinschränkenden veranschaulichenden Beispiel kann die Höhenabweichung der oberen Fläche der zweiten dielektrischen Matrixschicht 178 im Speicheranordnungsbereich 100 weniger als 10 nm betragen.
  • Ferner kann die dielektrische Ätzstoppschicht 170 das Prozessfenster zum Bilden der Zellkontakthohlräume 187 vergrößern, wodurch elektrische Kurzschlüsse zwischen den Metallzellkontaktstrukturen 188 und Komponenten der Speicherzelle 101, welche unter der oberen Elektrode 160 liegen (wie zum Beispiel der magnetische Tunnelübergang (143, 146, 148) und die untere Elektrode 126) , sowie auch elektrische Stromkreisunterbrechungen zwischen den Metallzellkontaktstrukturen 188 und den oberen Elektroden 160 reduziert werden. Die Verbesserung des Prozessfensters ergibt sich zum Teil aus der Verbesserung der Dickengleichmäßigkeit der Kombination aus der ersten dielektrischen Matrixschicht 176 und der zweiten dielektrischen Matrixschicht 178, und zum Teil aus dem Vorhandensein der dielektrischen Ätzstoppschicht 170 als eine Ätzstoppstruktur während der Bildung der Zellkontakt-Durchkontaktierungshohlräume 187.
  • Abschnitte der ersten dielektrischen Matrixschicht 176, welche über den oberen Flächen der oberen Elektroden 160 liegen, werden vollständig aus dem Speicheranordnungsbereich 100 entfernt, und die Höhe der Metallzellkontaktstrukturen 188 wird durch die Dicke der zweiten dielektrischen Matrixschicht 178 bestimmt.
  • Gemäß einem Aspekt der vorliegenden Offenbarung ist eine Speichervorrichtung bereitgestellt, welche Folgendes aufweist: eine Anordnung von Speicherzellen 101, welche über einem Substrat 9 liegen und in einem Speicheranordnungsbereich 100 angeordnet sind. Jede der Speicherzellen 101 kann einen vertikalen Stapel aufweisen, welcher eine untere Elektrode 126, ein Speicherelement (wie zum Beispiel, aber nicht beschränkt auf, einen magnetischen Tunnelübergang (143, 146, 148)) und eine obere Elektrode 160 enthält. Ein Logikbereich 200 kann außerhalb des Speicheranordnungsbereichs 100 angeordnet sein. Der Logikbereich 200 kann frei von Speicherzellen 101 sein, d.h. er enthält keine Speicherzelle 101. Eine dielektrische Ätzstoppschicht 170 kann einen sich horizontal erstreckenden Abschnitt aufweisen, welcher sich durchgehend durch den Speicheranordnungsbereich 100 und den Logikbereich 200 erstreckt, und kann ferner eine Anordnung vertikal vorstehender Abschnitte aufweisen, welche jede der Speicherzellen 101 in der Anordnung von Speicherzellen 101 seitlich umgeben. Jeder der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht 170 weist eine jeweilige Öffnung in einem obersten Bereich auf. Ferner weist jeder der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht 170 eine entsprechende ringförmige oberste Fläche auf, welche innerhalb einer horizontalen Ebene, welche obere Flächen der oberen Elektroden 160 umfasst, angeordnet ist. Die Metallzellkontaktstrukturen 188 können eine jeweilige Untergruppe der oberen Elektroden 160 und eine jeweilige Untergruppe der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht 170 kontaktieren.
  • Gemäß einem weiteren Aspekt der vorliegenden Offenbarung ist eine magnetische Tunnelübergangs-Speichervorrichtung (MTJ-Speichervorrichtung) bereitgestellt, welche eine Anordnung von Speicherzellen 101, welche über einem Substrat 9 liegen und in einem Speicheranordnungsbereich 100 angeordnet sind, aufweist. Jede der Speicherzellen 101 weist einen vertikalen Stapel auf, welcher eine untere Elektrode 126, ein Speicherelement, welches einen magnetischen Tunnelübergang (143, 146, 148) enthält, und eine obere Elektrode 160 enthält. Ein Logikbereich 200, welcher frei von Speicherzellen 101 ist, kann außerhalb des Speicheranordnungsbereichs 100 angeordnet sein. Eine dielektrische Ätzstoppschicht 170 kann jede der Speicherzellen 101 in der Anordnung von Speicherzellen 101 seitlich umgeben und kann sich in den Logikbereich 200 erstrecken. Vertikal vorstehende Abschnitte der dielektrischen Ätzstoppschicht 170 weisen eine entsprechende ringförmige oberste Fläche auf, welche einen inneren Umfang und einen äußeren Umfang aufweist, welche innerhalb einer horizontalen Ebene, welche obere Flächen der oberen Elektroden 160 umfasst, angeordnet sind. Die Metallzellkontaktstrukturen 188 kontaktieren eine jeweilige Untergruppe der oberen Elektroden 160 und eine jeweilige Untergruppe der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht 170.
  • Gemäß noch einem weiteren Aspekt der vorliegenden Offenbarung ist ein Verfahren zum Bilden einer Speichervorrichtung bereitgestellt. Eine Anordnung von Speicherzellen 101 kann über einem Substrat 9 in einem Speicheranordnungsbereich 100 gebildet werden. Jede der Speicherzellen 101 weist einen vertikalen Stapel auf, welcher eine untere Elektrode 126, ein Speicherelement (wie zum Beispiel einen magnetischen Tunnelübergang (143, 146, 148)) und eine obere Elektrode 160 umfasst. Eine dielektrische Ätzstoppschicht 170 kann über der Anordnung von Speicherzellen 101 gebildet werden. Die dielektrische Ätzstoppschicht 170 weist einen sich horizontal erstreckenden Abschnitt auf, welcher sich durchgehend durch den Speicheranordnungsbereich 100 erstreckt und sich in einen Logikbereich 200 erstreckt. Eine erste dielektrische Matrixschicht 176 kann über der dielektrischen Ätzstoppschicht 170 gebildet werden. Ein erster Abschnitt einer oberen Fläche der ersten dielektrischen Matrixschicht 176 im Speicheranordnungsbereich 100 weist ein größeren vertikalen Trennabstand vom Substrat 9 auf als ein zweiter Abschnitt der oberen Fläche der ersten dielektrischen Matrixschicht 176, welcher im Logikbereich 200 gebildet wird. Die erste dielektrische Matrixschicht 176 kann durch Ausführen eines chemisch-mechanischen Planarisierungsprozesses planarisiert werden, indem obere Abschnitte der dielektrischen Ätzstoppschicht 170, welche über der Anordnung von Speicherzellen 101 liegen, als Planarisierungsstoppstrukturen verwendet werden. Eine zweite dielektrische Matrixschicht 178 kann über der ersten dielektrischen Matrixschicht 176 gebildet werden. Metallzellkontaktstrukturen 188 können durch die zweite dielektrische Matrixschicht 178 auf einer jeweiligen Untergruppe der oberen Elektroden 160 über vertikal vorstehenden Abschnitten der dielektrischen Ätzstoppschicht 170, welche die Anordnung von Speicherzellen 101 seitlich umgeben, gebildet werden.
  • Das Vorstehende beschreibt Merkmale mehrerer Ausführungsformen, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage für das Designen oder Modifizieren anderer Prozesse und Strukturen zum Erreichen derselben Zwecke und/oder Erlangen derselben Vorteile der hierein vorgestellten Ausführungsformen verwenden können. Fachleute sollten ferner realisieren, dass solche äquivalenten Konstruktionen nicht vom Gedanken und Umfang der vorliegenden Offenbarung abweichen, und dass sie verschiedenste Änderungen, Ersetzungen und Neugestaltungen vornehmen können, ohne vom Gedanken und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Speichervorrichtung, umfassend: eine Anordnung von Speicherzellen, welche über einem Substrat liegen und in einem Speicheranordnungsbereich angeordnet sind, jede der Speicherzellen aufweisend einen vertikalen Stapel, welcher eine untere Elektrode, ein Speicherelement und eine obere Elektrode enthält; einen Logikbereich angeordnet außerhalb des Speicheranordnungsbereichs und frei von Speicherzellen; eine dielektrische Ätzstoppschicht umfassend einen sich horizontal erstreckenden Abschnitt, welcher sich durchgehend durch den Speicheranordnungsbereich und den Logikbereich erstreckt und eine Anordnung vertikal vorstehender Abschnitte umfasst, welche jede der Speicherzellen in der Anordnung von Speicherzellen seitlich umgeben, wobei jeder der vertikal vorstehenden Abschnitte jeweils eine Öffnung in einem obersten Bereich und eine entsprechende ringförmige oberste Fläche, welche innerhalb einer horizontalen Ebene, welche obere Flächen der oberen Elektroden umfasst, angeordnet ist, aufweist; und Metallzellkontaktstrukturen, welche eine jeweilige Untergruppe der oberen Elektroden und eine jeweilige Untergruppe der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht kontaktieren.
  2. Speichervorrichtung nach Anspruch 1, ferner umfassend: eine erste dielektrische Matrixschicht, welche über dem sich horizontal erstreckenden Abschnitt der dielektrische Ätzstoppschicht liegt und die Anordnung sich seitlich erstreckender Abschnitte der dielektrischen Ätzstoppschicht seitlich umgibt; und eine zweite dielektrische Matrixschicht, welche über der ersten dielektrischen Matrixschicht liegt und eine untere Fläche, welche innerhalb der horizontalen Ebene, welche die oberen Flächen der oberen Elektroden umfasst, angeordnet ist, und eine obere Fläche, welche innerhalb einer horizontalen Ebene, welche obere Flächen der Metallzellkontaktstrukturen umfasst, angeordnet ist, aufweist.
  3. Die Speichervorrichtung nach Anspruch 1 oder 2, wobei jede der ringförmigen obersten Flächen der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht einen inneren Umfang umfasst, welcher mit einem Umfang einer der oberen Flächen der oberen Elektroden übereinstimmt.
  4. Speichervorrichtung nach Anspruch 3, wobei: ein äußerer Umfang jeder der ringförmigen obersten Flächen der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht um einen einheitlichen seitlichen Versatzabstand vom inneren Umfang seitlich versetzt ist; und die äußeren Umfänge und die inneren Umfänge der ringförmigen obersten Flächen der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht innerhalb der horizontalen Ebene, welche die oberen Flächen der oberen Elektroden umfasst, angeordnet sind.
  5. Speichervorrichtung nach irgendeinem der vorstehenden Ansprüche, ferner umfassend Metall-Interconnect-Strukturen gebildet in dielektrischen Materialschichten und angeordnet zwischen der dielektrischen Ätzstoppschicht und dem Substrat.
  6. Speichervorrichtung nach Anspruch 5, ferner umfassend Speicherzellenebenen-Metall-Interconnect-Strukturen angeordnet im Logikbereich, welche sich durch den sich horizontal erstreckenden Abschnitt der dielektrischen Ätzstoppschicht erstrecken und obere Flächen innerhalb einer horizontalen Ebene, welche obere Flächen der Metallzellkontaktstrukturen umfasst, aufweisen.
  7. Speichervorrichtung nach Anspruch 6, wobei mindestens eine der Speicherzellenebenen-Metall-Interconnect-Strukturen eine integrierte Leitungs- und Durchkontaktierungsstruktur umfasst, welche einen Leitungsabschnitt aufweisend eine planare untere Fläche, welche unter der horizontalen Ebene, welche die oberen Flächen der oberen Elektroden 160 umfasst, angeordnet ist, aufweist, und einen Durchkontaktierungsabschnitt, welcher sich durch den sich horizontal erstreckenden Abschnitt der dielektrische Ätzstoppschicht erstreckt, aufweist.
  8. Speichervorrichtung nach Anspruch 5, ferner umfassend eine Anordnung unterer Elektrodenverbindungs-Durchkontaktierungsstrukturen, welche eine entsprechende der unteren Elektroden der Anordnung von Speicherzellen kontaktieren und eine entsprechende der Metall-Interconnect-Strukturen, welche in den dielektrischen Materialschichten gebildet sind, kontaktieren.
  9. Speichervorrichtung nach irgendeinem der vorstehenden Ansprüche, wobei: jede der unteren Elektroden eine jeweilige Seitenwand aufweist, welche die dielektrische Ätzstoppschicht kontaktiert; und die Speichervorrichtung ferner eine Anordnung dielektrischer Abstandselemente umfasst, welche jeweils eine Speicherzelle in der Anordnung von Speicherzellen seitlich umgeben und kontaktieren, wobei jedes der dielektrischen Abstandselemente in der Anordnung dielektrischer Abstandselemente durch eine jeweilige Seitenwand der dielektrischen Ätzstoppschicht seitlich umgeben ist und kontaktiert wird.
  10. Speichervorrichtung nach irgendeinem der vorstehenden Ansprüche, wobei mindestens eine der Metallzellkontaktstrukturen eine planare untere Fläche, welche eine planare obere Fläche einer entsprechenden der oberen Elektroden kontaktiert, und einen sich verjüngenden, nach unten vorstehenden Abschnitt, welcher sich nach unten unter die horizontale Ebene, welche die oberen Flächen der oberen Elektroden umfasst, erstreckt und eine sich verjüngende äußere Seitenwand eines entsprechenden der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht kontaktiert, umfasst.
  11. Magnetische Tunnelübergangs-Speichervorrichtung (MTJ-Speichervorrichtung), umfassend: eine Anordnung von Speicherzellen, welche über einem Substrat liegen und in einem Speicheranordnungsbereich angeordnet sind, jede der Speicherzellen aufweisend einen vertikalen Stapel, welcher eine untere Elektrode, ein Speicherelement, welches einen magnetischen Tunnelübergang enthält, und eine obere Elektrode enthält; einen Logikbereich angeordnet außerhalb des Speicheranordnungsbereichs und frei von Speicherzellen; eine dielektrische Ätzstoppschicht, welche jede der Speicherzellen in der Anordnung von Speicherzellen seitlich umgibt und sich in den Logikbereich erstreckt, wobei vertikal vorstehende Abschnitte der dielektrischen Ätzstoppschicht jeweils eine ringförmige oberste Fläche aufweisend einen inneren Umfang und einen äußeren Umfang, welche innerhalb einer horizontalen Ebene, welche obere Flächen der oberen Elektroden umfasst, angeordnet sind, umfassen; und Metallzellkontaktstrukturen, welche eine jeweilige Untergruppe der oberen Elektroden und eine jeweilige Untergruppe der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht kontaktieren.
  12. MTJ-Speichervorrichtung nach Anspruch 11, ferner umfassend: eine erste dielektrische Matrixschicht, welche über dem sich horizontal erstreckenden Abschnitt der dielektrischen Ätzstoppschicht liegt und die Anordnung sich seitlich erstreckender Abschnitte der dielektrischen Ätzstoppschicht seitlich umgibt; und eine zweite dielektrische Matrixschicht, welche über der ersten dielektrischen Matrixschicht liegt und eine untere Fläche, welche innerhalb der horizontalen Ebene, welche die oberen Flächen der oberen Elektroden umfasst, angeordnet ist, und eine obere Fläche, welche innerhalb einer horizontalen Ebene, welche obere Flächen der Metallzellkontaktstrukturen umfasst, angeordnet ist, aufweist.
  13. MTJ-Speichervorrichtung nach Anspruch 11 oder 12, wobei mindestens eine der Metallzellkontaktstrukturen eine planare untere Fläche, welche eine planare obere Fläche einer entsprechenden der oberen Elektroden kontaktiert, und einen sich verjüngenden, nach unten vorstehenden Abschnitt, welcher sich nach unten unter die horizontale Ebene, welche die oberen Flächen der oberen Elektroden umfasst, erstreckt und eine sich verjüngende äußere Seitenwand eines entsprechenden der vertikal vorstehenden Abschnitte der dielektrischen Ätzstoppschicht kontaktiert, umfasst.
  14. MTJ-Speichervorrichtung nach irgendeinem der vorstehenden Ansprüche 11 bis 13, wobei: jeder der magnetischen Tunnelübergänge einen vertikalen Stapel aus einer Referenzmagnetisierungsschicht, einer nichtmagnetischen Tunnelbarriereschicht und einer freien Magnetisierungsschicht umfasst; und jede der Speicherzellen ein Selektorelement umfasst, welches auf einem jeweiligen magnetischen Tunnelübergang angeordnet ist.
  15. Verfahren zum Bilden einer Speichervorrichtung, umfassend: Bilden einer Anordnung von Speicherzellen über einem Substrat in einem Speicheranordnungsbereich, wobei jede der Speicherzellen einen vertikalen Stapel, welcher eine untere Elektrode, ein Speicherelement und eine obere Elektrode umfasst, aufweist; Bilden einer dielektrischen Ätzstoppschicht über der Anordnung von Speicherzellen, wobei die dielektrische Ätzstoppschicht einen sich horizontal erstreckenden Abschnitt umfasst, welcher sich durchgehend durch den Speicheranordnungsbereich erstreckt und sich in einen Logikbereich erstreckt; Bilden einer ersten dielektrischen Matrixschicht über der dielektrischen Ätzstoppschicht, wobei ein erster Abschnitt einer oberen Fläche der ersten dielektrischen Matrixschicht im Speicheranordnungsbereich einen größeren vertikalen Trennabstand vom Substrat aufweist als ein zweiter Abschnitt der oberen Fläche der ersten dielektrischen Matrixschicht, welcher im Logikbereich gebildet worden ist; Planarisieren der ersten dielektrischen Matrixschicht durch Ausführen eines chemisch-mechanischen Planarisierungsprozesses unter Verwendung oberer Abschnitte der dielektrischen Ätzstoppschicht, welche über der Anordnung von Speicherzellen liegen, als Planarisierungsstoppstrukturen; Bilden einer zweiten dielektrischen Matrixschicht über der ersten dielektrischen Matrixschicht; und Bilden von Metallzellkontaktstrukturen durch die zweite dielektrische Matrixschicht auf einer jeweiligen Untergruppe der oberen Elektroden über vertikal vorstehenden Abschnitten der dielektrischen Ätzstoppschicht, welche die Anordnung von Speicherzellen seitlich umgeben.
  16. Verfahren nach Anspruch 15, ferner umfassend: physisches Freilegen oberer Flächen der oberen Elektroden während des, oder nach dem, chemisch-mechanischen Planarisierungsprozess/es und vor der Bildung der zweiten dielektrischen Matrixschicht; und Bilden von Zellkontakthohlräume durch die zweite dielektrische Matrixschicht durch Ausführen eines anisotropen Ätzprozesses, welcher ein Material der zweiten dielektrischen Matrixschicht ätzt und für das Material der dielektrischen Ätzstoppschicht selektiv ist, wobei die Metallzellkontaktstrukturen in den Zellkontakthohlräumen gebildet werden.
  17. Verfahren nach Anspruch 16, wobei: eine seitliche Ausdehnung eines ersten, aus den Zellkontakthohlräumen gewählten Zellkontakthohlraums größer ist als eine seitliche Ausdehnung einer der oberen Elektroden, welche unter dem ersten Zellkontakthohlraum liegt; der erste Zellkontakthohlraum einen nach unten vorstehenden Abschnitt aufweist, welcher sich unter einer horizontalen Ebene, welche die oberen Flächen der oberen Elektroden aufweist, erstreckt und über einem sich verjüngenden Abschnitt der dielektrische Ätzstoppschicht liegt; und eine erste Metallzellkontaktstruktur, welche im ersten Zellkontakthohlraum gebildet worden ist, einen nach unten vorstehenden Abschnitt umfasst, welcher den sich verjüngenden Abschnitt der dielektrischen Ätzstoppschicht kontaktiert.
  18. Verfahren nach irgendeinem der vorstehenden Ansprüche 15 bis 17, ferner umfassend: Bilden einer Planarisierungstopp-Opfermaterialschicht über der ersten dielektrischen Matrixschicht, wobei der chemisch-mechanische Planarisierungsprozess einen Abschnitt der Planarisierungsstopp-Opfermaterialschicht im Logikbereich als eine zusätzliche Planarisierungsstoppstruktur verwendet; und Entfernen von Abschnitten der dielektrischen Ätzstoppschicht, welche über der Anordnung von Speicherzellen liegen, zugleich mit der Entfernung des Abschnitts der Planarisierungsstopp-Opfermaterialschicht im Logikbereich, wobei die zweite dielektrische Matrixschicht auf einer oberen Fläche eines verbleibenden Abschnitts der ersten dielektrischen Matrixschicht gebildet wird.
  19. Verfahren nach irgendeinem der vorstehenden Ansprüche 15 bis 18, ferner umfassend: Bilden von Metall-Interconnect-Strukturen gebildet in dielektrischen Materialschichten über dem Substrat; Bilden einer Anordnung unterer Elektrodenverbindungs-Durchkontaktierungsstrukturen auf einer entsprechenden der Metall-Interconnect-Strukturen, wobei die Anordnung von Speicherzellen auf der Anordnung unterer Elektrodenverbindungs-Durchkontaktierungsstrukturen gebildet wird; und Bilden einer Anordnung dielektrischer Abstandselemente, wobei jedes der dielektrischen Abstandselemente in der Anordnung dielektrischer Abstandselemente jeweils eine Speicherzelle in der Anordnung von Speicherzellen seitlich umgibt, und wobei die dielektrische Ätzstoppschicht über, und auf, der Anordnung dielektrischer Abstandselemente gebildet wird.
  20. Verfahren nach irgendeinem der vorstehenden Ansprüche 15 bis 19, ferner umfassend Bilden einer integrierten Leitungs- und Durchkontaktierungsstruktur im Logikbereich, wobei die integrierte Leitungs- und Durchkontaktierungsstruktur einen Leitungsabschnitt aufweisend eine planare obere Fläche, welche innerhalb einer horizontalen Ebene, welche obere Flächen der Metallzellkontaktstruktur umfasst, angeordnet ist, und eine planare untere Fläche, welche unter einer horizontalen Ebene, welche obere Flächen der oberen Elektroden umfasst, angeordnet ist, umfasst, und einen Durchkontaktierungsabschnitt, welcher sich durch den sich horizontal erstreckenden Abschnitt der dielektrischen Ätzstoppschicht erstreckt, umfasst.
DE102020101299.3A 2020-01-15 2020-01-21 Speichervorrichtung unter verwendung einer dielektrischenätzstoppschicht und verfahren zur bildung derselben Pending DE102020101299A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/743,267 2020-01-15
US16/743,267 US11152426B2 (en) 2020-01-15 2020-01-15 Memory device using an etch stop dielectric layer and methods for forming the same

Publications (1)

Publication Number Publication Date
DE102020101299A1 true DE102020101299A1 (de) 2021-07-15

Family

ID=76542869

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020101299.3A Pending DE102020101299A1 (de) 2020-01-15 2020-01-21 Speichervorrichtung unter verwendung einer dielektrischenätzstoppschicht und verfahren zur bildung derselben

Country Status (5)

Country Link
US (1) US11152426B2 (de)
KR (1) KR102420727B1 (de)
CN (1) CN113130530B (de)
DE (1) DE102020101299A1 (de)
TW (1) TWI781406B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910722B2 (en) * 2021-12-06 2024-02-20 International Business Machines Corporation Subtractive top via as a bottom electrode contact for an embedded memory

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
US10937945B2 (en) * 2019-01-22 2021-03-02 International Business Machines Corporation Structured pedestal for MTJ containing devices
US11152425B2 (en) * 2019-10-29 2021-10-19 Western Digital Technologies, Inc. Cross-point spin-transfer torque magnetoresistive memory array and method of making the same
US11437431B2 (en) * 2020-01-15 2022-09-06 Taiwan Semiconductor Manufacturing Company Limited Memory device with flat-top bottom electrodes and methods for forming the same
CN113594086B (zh) * 2020-04-30 2023-09-26 联华电子股份有限公司 半导体元件及其制作方法
CN114373861A (zh) * 2020-10-15 2022-04-19 联华电子股份有限公司 半导体装置及其形成方法
KR20220099230A (ko) * 2021-01-06 2022-07-13 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20220115645A (ko) * 2021-02-08 2022-08-18 삼성전자주식회사 반도체 소자 및 그 제조방법
US20230140053A1 (en) * 2021-11-04 2023-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170194557A1 (en) * 2015-12-31 2017-07-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
US20180374901A1 (en) * 2016-04-27 2018-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect landing method for rram technology
US10199566B2 (en) * 2015-10-01 2019-02-05 Samsung Electronics Co., Ltd. Semiconductor device having magnetic tunnel junction structure and method of forming the same
DE102018122524A1 (de) * 2017-09-28 2019-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur und Verfahren zum Freilegen von Speicherzellen mit unterschiedlichen Größen
US20190164584A1 (en) * 2017-11-30 2019-05-30 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic random access memory structure and manufacturing method of the same
US20190165041A1 (en) * 2017-11-24 2019-05-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US20200006638A1 (en) * 2018-06-28 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for mram mtj top electrode connection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102191217B1 (ko) 2014-04-28 2020-12-16 삼성전자주식회사 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
US9502466B1 (en) 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing
US10121964B2 (en) * 2015-09-23 2018-11-06 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device
US10062843B2 (en) 2015-12-11 2018-08-28 Samsung Electronics Co., Ltd. Variable resistive memory device and method of manufacturing the same
US20190013353A1 (en) 2016-03-07 2019-01-10 Intel Corporation Approaches for integrating stt-mram memory arrays into a logic processor and the resulting structures
US10043705B2 (en) * 2016-12-05 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of forming thereof
US10446607B2 (en) * 2016-12-28 2019-10-15 GLOBALFOUNDARIES Singapore Pte. Ltd. Integrated two-terminal device with logic device for embedded application
JP2019057660A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 メモリデバイス
US10438645B2 (en) * 2017-10-27 2019-10-08 Ferroelectric Memory Gmbh Memory cell and methods thereof
US10727401B2 (en) 2017-11-10 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199566B2 (en) * 2015-10-01 2019-02-05 Samsung Electronics Co., Ltd. Semiconductor device having magnetic tunnel junction structure and method of forming the same
US20170194557A1 (en) * 2015-12-31 2017-07-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
US20180374901A1 (en) * 2016-04-27 2018-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect landing method for rram technology
DE102018122524A1 (de) * 2017-09-28 2019-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur und Verfahren zum Freilegen von Speicherzellen mit unterschiedlichen Größen
US20190165041A1 (en) * 2017-11-24 2019-05-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US20190164584A1 (en) * 2017-11-30 2019-05-30 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic random access memory structure and manufacturing method of the same
US20200006638A1 (en) * 2018-06-28 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for mram mtj top electrode connection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910722B2 (en) * 2021-12-06 2024-02-20 International Business Machines Corporation Subtractive top via as a bottom electrode contact for an embedded memory

Also Published As

Publication number Publication date
KR20210092644A (ko) 2021-07-26
KR102420727B1 (ko) 2022-07-15
US20210217812A1 (en) 2021-07-15
CN113130530A (zh) 2021-07-16
CN113130530B (zh) 2024-10-18
TWI781406B (zh) 2022-10-21
US11152426B2 (en) 2021-10-19
TW202129950A (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
DE102020101299A1 (de) Speichervorrichtung unter verwendung einer dielektrischenätzstoppschicht und verfahren zur bildung derselben
DE102016114870B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
KR102290717B1 (ko) Mram 상단 전극 비아 연결을 위한 기법
DE102019116738B4 (de) Magnetisches tunnelverbindungs- (mtj) element mit amorpher pufferschicht und deren herstellungsverfahren
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102015109834B4 (de) Verfahren zur Ausbildung eines Fin-Feldeffekttransistor (Finfet) - Bauelementstruktur mit unebenem Gate
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
DE102016101776A1 (de) Techniken zum Verbinden einer oberen MRAM-MTJ-Elektrode
DE102019112891A1 (de) Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE102018100023A1 (de) Resistive direktzugriffspeicherzelle (rram-zelle) mit ausgesparten seitenwänden der unteren elektrode
DE102017123365A1 (de) Verfahren zur herstellung einer homogenen oberen fläche einer unteren elektroden-durchkonraktierung (beva) für speicher
DE102015112860A1 (de) Herstellungstechniken und entsprechedne Vorrichtungen für Magnetic-Tunnel-Junction-Vorrichtungen
DE102021111318A1 (de) 3d-speicherarray-kontaktstrukturen
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102019127070A1 (de) Verfahren zum bilden einer speicherzelle
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102020126631A1 (de) Speicheranordnung enthaltend dummy-bereiche
DE102021112546A1 (de) Oberseitenzwischenverbindungsmetallleitungen für ein speicherarray-bauelement und verfahren zur herstellung davon
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102021108319A1 (de) Speicherbauelement und herstellungsverfahren dafür
DE102005034667A1 (de) Einkapseln von Leiterbahnen von Halbleiter-Einrichtungen
DE102021113058A1 (de) Nachbehandlungsprozesse für eine ionenstrahlätzung eines magnetischen tunnelkontakts und damit hergestellte strukturen
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027220000

Ipc: H10B0061000000