CN110970550B - 磁阻元件及其制作方法 - Google Patents

磁阻元件及其制作方法 Download PDF

Info

Publication number
CN110970550B
CN110970550B CN201811137949.0A CN201811137949A CN110970550B CN 110970550 B CN110970550 B CN 110970550B CN 201811137949 A CN201811137949 A CN 201811137949A CN 110970550 B CN110970550 B CN 110970550B
Authority
CN
China
Prior art keywords
layer
spacer
dielectric layer
bottom electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811137949.0A
Other languages
English (en)
Other versions
CN110970550A (zh
Inventor
邱久容
陈禹钧
冯雅圣
林宏展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201811137949.0A priority Critical patent/CN110970550B/zh
Priority to US16/175,854 priority patent/US10629802B1/en
Publication of CN110970550A publication Critical patent/CN110970550A/zh
Application granted granted Critical
Publication of CN110970550B publication Critical patent/CN110970550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ

Abstract

本发明公开一种磁阻元件及其制作方法，其于形成底电极材料层、磁隧穿接面材料层和顶电极材料层后，先将顶电极材料层图案化成顶电极，然后于顶电极侧壁形成第一间隙壁，再以顶电极和第一间隙壁为掩模蚀刻磁隧穿接面材料层和底电极材料层，形成磁隧穿接面和底电极。后续，再形成第二间隙壁覆盖住第一间隙壁、磁隧穿接面和底电极的侧壁。

Description

磁阻元件及其制作方法
技术领域
本发明涉及一种磁阻元件及其制作方法，特别是涉及一种磁阻式随机存取存储器及其制作方法。
背景技术
磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)为近年来获得高度关注的一种新式存储器，其整合了目前各式存储器的优点，例如可比拟静态随机存取存储器(SRAM)的存取速度、闪存存储器(flash)的非挥发性与低耗电、动态随机存取存储器(DRAM)的高密度以及耐久性，而且可与目前半导体后段制作工艺整合，因此有潜力成为未半导体芯片主要使用的存储器。
不同于传统存储器是通过存储电荷来存储数据，磁阻式随机存取存储器的存储单元是利用电子自旋特性以及控制磁隧穿接面(magnetic tunneling junction,MTJ)磁化方向来改变隧穿磁阻(tunneling magnetoresistive,TMR)而存储数字数据。磁隧穿接面为夹设在顶电极(例如耦合至位线)和底电极(例如耦合至字符线)的叠层结构，主要包含两磁性层(例如铁磁层)夹设一非常薄且致密的绝缘层(也称为隧穿层)。位于隧穿层一侧的铁磁层具有被固定的磁化方向，因此也称为被固定层(pinned layer)，位于隧穿层另一侧的铁磁层的磁化方向则可随外加磁场方向改变，因此也称为自由层(free layer)。当自由层的磁化方向与固定层的磁化方向相同时，自旋电子自固定层隧穿至自由层的机率较大，为低阻态，可代表数据“0”。相反的，当自由层的磁化方向与固定层的磁化方向相反时，自旋电子自固定层隧穿至自由层的机率较小，为高阻态，可代表数据“1”。
目前磁隧穿接面的制作过程仍具有许多挑战。例如，制作过程中的对准误差或尺寸变异会造成底电极与其正下方的电连接结构(例如导电插塞)接触面积不足而具有升高的串接电阻，导致磁阻式随机存取存储器数据写入或读取异常。另外，制作过程中的对准误差或尺寸变异也很容易造成电连接结构暴露在蚀刻制作工艺中，造成缺陷以及污染机台的风险。
发明内容
有鉴于上述问题，本发明提出一种改良的磁阻元件及其制造方法，其利用顶电极和位于顶电极侧壁的第一间隙壁为蚀刻掩模，蚀刻并图案化其下方的磁隧穿接面材料层和底电极层，制作出宽度大于顶电极宽度的磁隧穿接面和底电极，可确保导电插塞完全被底电极覆盖住，避免由于制作工艺对准误差或尺寸变异造成的串接电阻过高和缺陷问题。
本发明目的之一在于提供一种磁阻元件，包含一底电极、一磁隧穿接面(magnetictunneling junction,MTJ)位于该底电极上、一顶电极位于该磁隧穿接面上、一第一间隙壁位于该磁隧穿接面上并覆盖该顶电极的侧壁，以及一第二间隙壁位于该第一间隙壁上，并沿着该第一间隙壁、该磁隧穿接面以及该底电极的侧壁覆盖。
本发明另一目的在于提供一种磁阻元件制作方法，包含以下步骤。首先提供一介电层，包含一顶面，然后于该第一介电层上依序形成一底电极材料层以及一磁隧穿接面材料层。接着，在该磁隧穿接面材料层上形成一顶电极、一第一间隙壁材料层，共型的覆盖该顶电极以及该磁隧穿接面材料层。然后，进行一第一蚀刻制作工艺，形成一底电极、一磁隧穿接面以及一第一间隙壁位于该磁隧穿接面上并覆盖该顶电极的侧壁。接着，形成一第二间隙壁材料层，再进行一第二蚀刻制作工艺，形成一第二间隙壁覆盖该第一间隙壁、该磁隧穿接面以及该底电极的侧壁。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施例并配合所附的附图作详细说明。所附的附图均为示意图，并未按比例绘制，且相同或类似的特征通常以相同的附图标记描述。文中所述实施例与附图仅供参考与说明用，并非用来对本发明加以限制。本发明涵盖的范围由权利要求界定。与本发明权利要求具同等意义者，也应属本发明涵盖的范围。
附图说明
图1至图10为本发明一优选实施例的磁阻元件制作方法的步骤示意图，其中:
图1为所述优选实施例于磁性元件区的第一介电层中形成一接触孔后的剖面示意图；
图2为所述优选实施例于接触孔中形成一接触插塞后的剖面示意图；
图3为所述优选实施例于形成一底电极材料层、一磁隧穿接面材料层、一盖层以及一顶电极材料层后的剖面示意图；
图4为所述优选实施例于磁性元件区形成一顶电极后的剖面示意图；
图5为所述优选实施例于形成一第一间隙壁材料层后的剖面示意图；
图6为所述优选实施例于形成一第一间隙壁、一磁隧穿接面以及一底电极后的剖面示意图；
图7为所述优选实施例于形成一第二间隙壁材料层后的剖面示意图；
图8为所述优选实施例于形成一第二间隙壁后的剖面示意图；
图9为所述优选实施例于形成一第二介电层后的剖面示意图；以及
图10为所述优选实施例于周边区的第一介电层和第二介电层中形成接触插塞和金属内连线后的剖面示意图。
主要元件符号说明
14 磁性元件区
16 周边区
100 层间介电层
102 下层电连接结构
200 层间介电层
202 蚀刻停止层
204 第一介电层
204' 顶面
204a 第一凹陷表面
204b 第二凹陷表面
206 接触孔
208 接触插塞
210 阻障层
212 导电材料
214 凹陷顶面
302 底电极材料层
322 底电极
322a 边缘部
322b 中间部
304 磁隧穿接面材料层
320 磁隧穿接面
306 固定层
308 被固定层
310 隧穿层
312 自由层
314 盖层
316 顶电极材料层
330 顶电极
402 第一间隙壁材料层
404 第一间隙壁
406 第二间隙壁材料层
408 第二间隙壁
504 第二介电层
508 接触插塞
510 金属内连线
W 宽度
W1 宽度
W2 宽度
T 厚度
具体实施方式
请参考图1至图10，为根据本发明一优选实施例的磁阻元件制作方法的步骤示意图。如图1所示，首先提供一基底10，其上包含一层间介电层100。基底10例如是一硅基底、一硅覆绝缘基底、一三五族半导体基底等，但不限于此。基底10中可包含已制作的半导体结构，例如晶体管、电容、电阻、电感、电连接结构等，为了简化附图并未绘示出来。基底10定义有一磁性元件区14以及一周边区16。层间介电层100材料可包含氧化硅或低介电常数介电材料，例如氟硅玻璃(fluorinated silica glass,FSG)、碳硅氧化物(SiCOH)、旋涂硅玻璃(spin-on glass)、多孔性低介电常数介电材料(porous low-k dielectric material)或有机高分子介电材料，但不限于此。位于磁性元件区14和周边区16的层间介电层100中分别形成有下层电连接结构102。下层电连接结构102例如是金属内连线结构，材料可包含钨(W)、铜(Cu)、铝(Al)或其他金属材料，较佳包含铜(Cu)。接着，在层间介电层100与下层电连接结构102上形成一层间介电层200，较佳包含一蚀刻停止层202以及一第一介电层204位于蚀刻停止层202上。蚀刻停止层202材料例如是氮化硅(SiN)、碳氮化硅(SiCN)或氮氧化硅(SiON)，但不限于此。第一介电层204材料包含氧化硅或低介电常数介电材料，例如氟硅玻璃(fluorinated silica glass，FSG)、碳硅氧化物(SiCOH)、旋涂硅玻璃(spin-on glass)、多孔性低介电常数介电材料(porous low-k dielectric material)或有机高分子介电材料，但不限于此。接着，可进行图案化制作工艺，例如进行一微影暨蚀刻制作工艺以在磁性元件区14的层间介电层200中定义一接触孔206，其贯穿第一介电层204以及蚀刻停止层202并显露出磁性元件区14的下层电连接结构102。
请参考图2。接着，沉积一阻障层210共型地覆盖第一介电层204和接触孔206，然后于阻障层210上形成一导电材料212填满接触孔206，再进行一化学机械研磨制作工艺移除接触孔206外的阻障层210和导电材料212，使剩余的阻障层210和导电材料212仅填充在接触孔206内，形成接触插塞208。阻障层210可以是单层或多层结构，材料可包含钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)，或其组合，但不限于此。导电材料212可包含金属材料，例如钨(W)、铜(Cu)、铝(Al)等，但不限于此。较佳者，导电材料212包含铜。接触插塞208提供了下层电连接结构102与后续形成的磁阻元件的底电极之间的电连接。值得注意的是，接触插塞208较佳具有一往下凹陷的凹陷顶面214，可提供接触插塞208与后续形成的底电极322(参考图6)之间较紧密稳固的接触。自第一介电层204显露出来的接触插塞208具有宽度W。
请参考图3。接着，在第一介电层200上依序形成一底电极材料层302、一磁隧穿接面(magnetic tunneling junction,MTJ)材料层304、一盖层314以及一顶电极材料层316。底电极材料层302和顶电极材料层316可包含相同或不同的导电材料，例如包含钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)，或其组合，但不限于此。盖层314材料可包含铝(Al)、镁(Mg)、钽(Ta)、钌(Ru)、氧化钨(WO2)、氧化镍(NiO)、氧化镁(MgO)、氧化铝(Al2O3)、氧化钽(Ta2O5)、氧化钼(MoO2)、氧化钛(TiO2)、氧化钆(GdO)、氧化锰(MnO)等金属或金属氧化物，但不限于此。磁隧穿接面材料层304为多层结构，包含一固定层306、一被固定层308位于固定层306上、一隧穿层310位于被固定层308上以及一自由层312位于隧穿层310上。固定层306是用来固定或限制邻近层的磁化方向，主要包含反铁磁性(anti-ferromagnetic,AFM)材料，例如铂锰(PtMn)、铱锰(IrMn)、或铂铱(PtIr)等，但不限于此。被固定层308和自由层312包含铁磁性材料(ferromagnetic)材料，例如各可包含铁(Fe)、钴(Co)、镍(Ni)，铁镍(FeNi)、铁钴(FeCo)、钴镍(CoNi)、铁硼(FeB)、铁铂(FePt)、铁钯(FePd)、钴铁硼(CoFeB)等，但不限于此。被固定层308的磁化方向被固定层306固定，而自由层312的磁化方向可通过外加磁场而改变。夹设在被固定层308和自由层312之间的隧穿层310包含绝缘材料，例如氧化镁(MgO)、氧化铝(Al2O3)、氧化镍(NiO)、氧化钆(GdO)、氧化钽(Ta2O5)、氧化钼(MoO2)、氧化钛(TiO2)、氧化钨(WO2)等，但不限于此。上述磁隧穿接面材料层304中的固定层306、被固定层308、隧穿层310和自由层312，各可以是单层或多层结构，厚度分别介于约几埃
Figure BDA0001815102650000061
至几十纳米(nm)之间。
请参考图4。接着，进行一图案化制作工艺，将顶电极材料层316图案化成顶电极330。例如，可于顶电极材料层316上形成包含顶电极330预定图案的图案化掩模层(图未示)，然后进行一蚀刻制作工艺，例如反应性离子蚀刻(reactive ion etching,RIE)制作工艺，以该图案化掩模层为蚀刻掩模移除显露出来的顶电极材料层316，剩余在磁性元件区14磁隧穿接面材料层304上的顶电极材料层316成为顶电极330。自顶电极330暴露出来的盖层314也会在上述蚀刻制作工艺中被移除，暴露出部分磁隧穿接面材料层304。如图4所示，顶电极330和剩余在顶电极330和磁隧穿接面材料层304之间的盖层314具有切齐的侧壁以及相同的宽度W1。宽度W1可等于或略小于宽度W。
请参考图5。接着，全面性的形成第一间隙壁材料层402，共型的覆盖顶电极330顶面、顶电极330侧壁、盖层314侧壁和磁隧穿接面材料层304顶面。第一间隙壁材料层402材料可包含绝缘材料，例如氮化硅(SiN)、氮氧化硅(SiON)或氮碳化硅(SiCN)，但不限于此。
请参考图6。接着，进行一第一蚀刻制作工艺移除部分第一间隙壁材料层402、磁隧穿接面材料层304和底电极材料层302，以形成一底电极322、一磁隧穿接面320，以及一第一间隙壁404位于磁隧穿接面320上并覆盖顶电极330和盖层314的侧壁，但并未覆盖磁隧穿接面320的侧壁，也未覆盖底电极322的侧壁。根据本发明一实施例，第一蚀刻制作工艺例如是一离子束蚀刻(ion beam etching,IBE)制作工艺，其对位于最表层的第一间隙壁材料层402开始蚀刻，先蚀刻移除部分第一间隙壁材料层402，形成自对准于顶电极330侧壁的第一间隙壁404后，以顶电极330和第一间隙壁404作为蚀刻掩模同位(in situ)的继续对下方的磁隧穿接面材料层304、底电极材料层302进行蚀刻，形成磁隧穿接面320和底电极322。值得注意的是，第一蚀刻制作工艺会过蚀刻自底电极322显露出来的第一介电层204，形成低于第一介电层204顶面204’的第一凹陷表面204a。应可理解，在其他实施例中，第一蚀刻制作工艺可包含依序进行不同的蚀刻制作工艺，例如先进行一反应性离子蚀刻(RIE)制作工艺蚀刻移除部分第一间隙壁材料层402以于顶电极330侧壁形成第一间隙壁404后，再进行一离子束蚀刻(IBE)制作工艺，以顶电极330和第一间隙壁404为蚀刻掩模蚀刻磁隧穿接面材料层304、底电极材料层302和第一介电层204，同样可获得如图6所示结构。
请继续参考图6。由于是以顶电极330和第一间隙壁404作为蚀刻掩模对磁隧穿接面材料层304、底电极材料层302和第一介电层204进行蚀刻，因此第一介电层204的第一凹陷表面204a会与第一间隙壁404的侧壁、磁隧穿接面320的侧壁和底电极322的侧壁形成一连续曲面，并且与被底电极322覆盖的顶面204’的边缘连接。磁隧穿接面320和底电极322大致上具有宽度W2，而宽度W2是由顶电极330的宽度W1加上第一间隙壁404的厚度T决定，因此宽度W2会大于宽度W1。较佳者，可通过调整第一间隙壁404的厚度T以补偿顶电极330与接触插塞280之间的对准偏移量或补偿顶电极330宽度W1与接触插塞280宽度W之间的差距，可确保底电极322宽度W2大于接触插塞208的宽度W并可完全覆盖住接触插塞208，避免由于接触插塞208暴露在第一蚀刻制作工艺中而造成缺陷的风险。另外，顺应着接触插塞208的凹陷顶面214，底电极322会具有一碟型(saucer plate shaped)剖面形状，包含一边缘部322a覆盖在接触插塞208周围的第一介电层204的顶面204’上，以及一中间部322b覆盖在底电极208的凹陷顶面214上。较佳者，第一蚀刻制作工艺必须过蚀刻第一介电层204足够的厚度，例如低于介电层204顶面204’0至250埃
Figure BDA0001815102650000081
之间，以使后续自对准形成的第二间隙壁408(参考图8)可往下延伸至低于顶面204’的位置，确保第二间隙壁408可完全覆盖磁隧穿接面320和底电极322的侧壁。
请参考图7。接着，全面性的形成一第二间隙壁材料层406，共型的覆盖顶电极330顶面、第一间隙壁404的侧壁、磁隧穿接面320的侧壁、底电极322的侧壁和第一介电层204的第一凹陷表面204a。第二间隙壁材料层406材料可包含绝缘材料，例如氮化硅(SiN)、氮氧化硅(SiON)或氮碳化硅(SiCN)，但不限于此。第一间隙壁材料层402和第二间隙壁材料层406可包含相同或不同的绝缘材料。
请参考图8。接着，进行一第二蚀刻制作工艺，例如是一反应性离子蚀刻(RIE)制作工艺，移除部分第二间隙壁材料层406，形成自对准于第一间隙壁404侧壁、磁隧穿接面320侧壁和底电极322侧壁的第二间隙壁408，并且再进一步过蚀刻自底第二间隙壁408显露出来的第一介电层204，形成低于第一凹陷表面204a的第二凹陷表面204b。如图8所示，第二间隙壁408较佳是沿着第一间隙壁404侧壁、磁隧穿接面320侧壁和底电极322侧壁往下延伸至低于顶面204’，完全覆盖住剩余的第一凹陷表面204a，显露出第二凹陷表面204b。第二凹陷表面204b与第二间隙壁408的侧壁形成一连续曲面，并且与第一凹陷表面204a的边缘连接。较佳者，第二蚀刻制作工艺必须过蚀刻第一介电层204足够的厚度，例如低于第一凹陷表面204a 0至100埃
Figure BDA0001815102650000082
之间，以确保覆盖周边区16的第二间隙壁材料层406可被完全移除。
请参考图9。接着，全面性的形成一第二介电层504，覆盖顶电极330、第一间隙壁404、第二间隙壁408和第一介电层204，然后对第二介电层504进行一化学机械研磨制作工艺，直到显露出磁性元件区14顶电极330的顶面，较佳与第二介电层504的顶面共平面。值得注意的是，磁隧穿接面320、底电极332以及第一介电层204的第一凹陷表面204a由于被第二间隙壁408覆盖，因此不会与第二介电层504直接接触。第一介电层204的第二凹陷表面204b会与第二介电层504直接接触。
请参考图10。接着，可在周边区16形成与下层电连接结构102电连接的接触插塞508以及与接触插塞508电连接的金属内连线510。较佳者，接触插塞508和金属内连线510为一体成型构成。形成接触插塞508和金属内连线510的方法例如先于周边区16形成贯穿第二介电层504、第一介电层204和蚀刻停止层202并显露出周边区16下层电连接结构102的双镶嵌沟槽(图未示)，接着全面性的沉积一阻障层210，共型的覆盖沟槽侧壁和显露出来的下层电连接结构102的表面，再全面性的沉积一导电材料212填满该双镶嵌沟槽，然后进行一化学机械研磨制作工艺移除双镶嵌沟槽外的阻障层210和导电材料212，使剩余的阻障层210和导电材料212仅填充在双镶嵌沟槽内，形成接触插塞508和金属内连线510。如前所述，阻障层210材料例如是钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)等，但不限于此。导电材料212材料例如是钨(W)、铜(Cu)、铝(Al)或其他金属材料，但不限于此。导电材料212材料较佳包含铜。后续，可于另一层间介电层(图未示)完全覆盖住第二介电层504、顶电极330和金属内连线510，然后于该另一层间介电层中形成电连接至顶电极330的上层电连接结构(图未示)。
综上所述，本发明利用顶电极和位于顶电极侧壁的第一间隙壁为蚀刻掩模对下方的磁隧穿接面材料层和底电极材料层进行蚀刻，可获得宽度大于顶电极宽度的磁隧穿接面和底电极，确保发生对准偏移时导电插塞仍可被底电极完全覆盖住，避免因导电插塞暴露在蚀刻过程中造成的缺陷，也可确保底电极和导电插塞之间较大的接触面积，避免串接电阻过高而影响到磁性元件的效能。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (18)

1.一种磁阻元件，其特征在于，包含
底电极；
磁隧穿接面(magnetic tunneling junction,MTJ)，位于该底电极上；
顶电极，位于该磁隧穿接面上，其中该磁隧穿接面和该底电极的宽度大于该顶电极的宽度；
第一间隙壁，位于该磁隧穿接面上并覆盖该顶电极的侧壁；
第二间隙壁，位于该第一间隙壁上，并沿着该第一间隙壁、该磁隧穿接面以及该底电极的侧壁覆盖。
2.如权利要求1所述的磁阻元件，其中该磁隧穿接面包含被固定层、隧穿层位于该被固定层上、以及自由层位于该隧穿层上。
3.如权利要求2所述的磁阻元件，其中该被固定层以及该自由层分别包含至少一铁磁性(ferromagnetic)材料层，该隧穿层包含绝缘材料。
4.如权利要求2所述的磁阻元件，另包含固定层位于该被固定层与该底电极之间，以及盖层位于该自由层与该顶电极之间。
5.如权利要求1所述的磁阻元件，另包含第一介电层位于该底电极下方，该第一介电层包含:
顶面；
第一凹陷表面，连接该顶面并且低于该顶面；以及
第二凹陷表面，连接该第一凹陷表面并且低于该第一凹陷表面。
6.如权利要求5所述的磁阻元件，其中该第一凹陷表面与该底电极的侧壁为一连续曲面，该第二凹陷表面与该第二间隙壁的侧壁为另一连续曲面。
7.如权利要求5所述的磁阻元件，另包含接触插塞，位于该介电层中并与该底电极电连接。
8.如权利要求7所述的磁阻元件，其中该底电极具有碟型(saucer plate shaped)剖面形状，包含边缘部覆盖在该第一介电层的该顶面上以及中间部覆盖在该接触插塞的凹陷顶面上。
9.如权利要求5所述的磁阻元件，另包含第二介电层位于该第一介电层上，其中该第二介电层的顶面与该顶电极的顶面共平面，该第一凹陷表面不与该第二介电层直接接触，该第二凹陷表面与该第二介电层直接接触。
10.一种磁阻元件制作方法，包含:
提供第一介电层，包含顶面；
在该第一介电层上依序形成底电极材料层以及磁隧穿接面材料层；
在该磁隧穿接面材料层上形成顶电极；
形成第一间隙壁材料层，共型的覆盖该顶电极以及该磁隧穿接面材料层；
进行第一蚀刻制作工艺，蚀刻移除部分该第一间隙壁材料层而于该顶电极的侧壁形成第一间隙壁，再以该顶电极和该第一间隙壁为蚀刻掩模蚀刻移除部分该磁隧穿接面材料层以及部分该底电极材料层，形成磁隧穿接面和底电极；
形成第二间隙壁材料层；以及
进行第二蚀刻制作工艺，形成第二间隙壁覆盖该第一间隙壁、该磁隧穿接面以及该底电极的侧壁。
11.如权利要求10所述的磁阻元件制作方法，其中该磁隧穿接面材料层包含被固定层、隧穿层位于该被固定层上、以及自由层位于该隧穿层上。
12.如权利要求10所述的磁阻元件制作方法，其中该第一间隙壁和该第二间隙壁包含相同材料。
13.如权利要求10所述的磁阻元件制作方法，其中该第一蚀刻制作工艺会过蚀刻该第一介电层，形成第一凹陷表面，该第二蚀刻制作工艺会过蚀刻该第一介电层，形成第二凹陷表面，其中该第二凹陷表面低于该第一凹陷表面，该第一凹陷表面低于该顶面。
14.如权利要求13所述的磁阻元件制作方法，其中该第一凹陷表面与该底电极的侧壁为一连续曲面，该第二凹陷表面与该第二间隙壁的侧壁为另一连续曲面。
15.如权利要求13所述的磁阻元件制作方法，另包含:
形成第二介电层，覆盖该顶电极、该第一间隙壁、该第二间隙壁和该第一介电层；
对该第二介电层进行研磨移除制作工艺直到显露出该顶电极的顶面。
16.如权利要求15所述的磁阻元件制作方法，其中该第一凹陷表面不与该第二介电层直接接触，该第二凹陷表面与该第二介电层直接接触。
17.如权利要求10所述的磁阻元件制作方法，另包含:
在该第一介电层中形成一接触孔；
形成导电材料填满该接触孔；
移除该接触孔外的该导电材料，剩余在该接触孔内的该导电材料形成导电插塞；以及
在该第一介电层以及该导电插塞上形成该底电极材料层。
18.如权利要求17所述的磁阻元件制作方法，其中该底电极包含碟型(saucer plateshaped)剖面形状，包含边缘部覆盖在该第一介电层的该顶面上以及中间部覆盖在该底电极的凹陷顶面上。
CN201811137949.0A 2018-09-28 2018-09-28 磁阻元件及其制作方法 Active CN110970550B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811137949.0A CN110970550B (zh) 2018-09-28 2018-09-28 磁阻元件及其制作方法
US16/175,854 US10629802B1 (en) 2018-09-28 2018-10-31 Magnetoresistance device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811137949.0A CN110970550B (zh) 2018-09-28 2018-09-28 磁阻元件及其制作方法

Publications (2)

Publication Number Publication Date
CN110970550A CN110970550A (zh) 2020-04-07
CN110970550B true CN110970550B (zh) 2023-06-23

Family

ID=69946147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811137949.0A Active CN110970550B (zh) 2018-09-28 2018-09-28 磁阻元件及其制作方法

Country Status (2)

Country Link
US (1) US10629802B1 (zh)
CN (1) CN110970550B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102502165B1 (ko) * 2018-10-19 2023-02-21 삼성전자주식회사 반도체 장치
US11342378B2 (en) * 2019-04-25 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic tunnel junction device with residue-protection sidewall spacer and the method for forming a magnetic tunnel junction device with residue-protection sidewall spacer
US10833257B1 (en) * 2019-05-02 2020-11-10 International Business Machines Corporation Formation of embedded magnetic random-access memory devices with multi-level bottom electrode via contacts
US11043628B2 (en) * 2019-10-08 2021-06-22 International Business Machines Corporation Multi-layer bottom electrode for embedded memory devices
US11302639B2 (en) * 2020-01-16 2022-04-12 International Business Machines Corporation Footing flare pedestal structure
US11239278B2 (en) * 2020-02-04 2022-02-01 International Business Machines Corporation Bottom conductive structure with a limited top contact area
US11594675B2 (en) * 2020-06-04 2023-02-28 Globalfoundries Singapore Pte. Ltd. Magnetic tunnel junction structure and integration schemes
CN111933790A (zh) * 2020-09-07 2020-11-13 浙江驰拓科技有限公司 磁性随机存储器件及其制造方法
TW202239029A (zh) * 2021-03-29 2022-10-01 聯華電子股份有限公司 半導體記憶體元件及其製作方法
US20220406841A1 (en) * 2021-06-16 2022-12-22 International Business Machines Corporation Wide-base magnetic tunnel junction device with sidewall polymer spacer
CN116435250A (zh) * 2021-12-30 2023-07-14 浙江驰拓科技有限公司 Mram存储器的制备方法
CN116761435A (zh) * 2022-03-04 2023-09-15 浙江驰拓科技有限公司 一种存储器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440815B1 (en) * 2001-05-22 2002-08-27 Oki Electric Industry Co., Ltd. Dielectric capacitor and its manufacturing method
TW201503439A (zh) * 2013-07-03 2015-01-16 Taiwan Semiconductor Mfg Co Ltd 磁阻式隨機存取記憶體裝置及其製造方法
CN105977202A (zh) * 2015-03-12 2016-09-28 新加坡商格罗方德半导体私人有限公司 具有低k互连的逻辑装置的整合式磁性随机存取记忆体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949435B2 (en) * 2003-12-08 2005-09-27 Sharp Laboratories Of America, Inc. Asymmetric-area memory cell
US8541247B2 (en) * 2010-12-20 2013-09-24 Seagate Technology Llc Non-volatile memory cell with lateral pinning
US8866242B2 (en) 2011-11-10 2014-10-21 Qualcomm Incorporated MTJ structure and integration scheme
US9818935B2 (en) 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US9847481B2 (en) * 2015-10-27 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing on top electrode of RRAM
US10388852B2 (en) * 2016-06-08 2019-08-20 Globalfoundries Singapore Pte. Ltd. Magnetic tunnel junction element
US9837603B1 (en) * 2016-10-12 2017-12-05 Everspin Technologies, Inc. Post-etch encapsulation for a magnetoresistive device
JP2018078257A (ja) * 2016-11-11 2018-05-17 東芝メモリ株式会社 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ
US10283700B2 (en) * 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10276634B2 (en) * 2017-06-20 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
KR102368033B1 (ko) * 2017-09-20 2022-02-25 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
US10355198B2 (en) * 2017-11-13 2019-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440815B1 (en) * 2001-05-22 2002-08-27 Oki Electric Industry Co., Ltd. Dielectric capacitor and its manufacturing method
TW201503439A (zh) * 2013-07-03 2015-01-16 Taiwan Semiconductor Mfg Co Ltd 磁阻式隨機存取記憶體裝置及其製造方法
CN105977202A (zh) * 2015-03-12 2016-09-28 新加坡商格罗方德半导体私人有限公司 具有低k互连的逻辑装置的整合式磁性随机存取记忆体

Also Published As

Publication number Publication date
CN110970550A (zh) 2020-04-07
US10629802B1 (en) 2020-04-21
US20200106000A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
CN110970550B (zh) 磁阻元件及其制作方法
CN110875352B (zh) 集成电路、mram单元和用于制造存储器件的方法
US7476329B2 (en) Methods for contacting conducting layers overlying magnetoelectronic elements of MRAM devices
US20210359002A1 (en) Magnetic tunneling junction (mtj) element with an amorphous buffer layer and its fabrication process
EP3772117B1 (en) Method for forming a semiconductor structure
US10770652B2 (en) Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition
US10957738B2 (en) Magnetic random access memory (MRAM) structure with small bottom electrode
US10937946B2 (en) Semiconductor structure and method for forming the same
US11189782B2 (en) Multilayered bottom electrode for MTJ-containing devices
CN111564468A (zh) 半导体元件及其制作方法
CN117413627A (zh) 具有低电阻率自旋霍尔效应（she）写入线的自旋轨道扭矩（sot）磁阻随机存取存储器（mram）
US11322682B2 (en) Semiconductor structure and method for forming the same
CN113594353A (zh) 磁隧道结器件及其形成方法
CN108376690B (zh) 一种用于制造高密度mram的自对准互联方法
US20220359820A1 (en) Method for forming mtjs with lithography-variation independent critical dimension
US10062733B1 (en) Integrated circuits with magnetic tunnel junction memory cells and methods for producing the same
CN113594086B (zh) 半导体元件及其制作方法
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
CN113809117A (zh) 半导体元件及其制作方法
US11631805B2 (en) Semiconductor device and method for forming the same
US20220359819A1 (en) Semiconductor Memory Device And Method For Forming The Same
CN116709891A (zh) 一种制作半导体元件的方法
TW202339314A (zh) 半導體元件及其製作方法
CN116981340A (zh) 半导体元件及其制作方法
CN115915904A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant