DE102019130274A1 - Halbleiter-mram-vorrichtung und verfahren - Google Patents

Halbleiter-mram-vorrichtung und verfahren Download PDF

Info

Publication number
DE102019130274A1
DE102019130274A1 DE102019130274.9A DE102019130274A DE102019130274A1 DE 102019130274 A1 DE102019130274 A1 DE 102019130274A1 DE 102019130274 A DE102019130274 A DE 102019130274A DE 102019130274 A1 DE102019130274 A1 DE 102019130274A1
Authority
DE
Germany
Prior art keywords
layer
sot
electrode
over
mtj stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019130274.9A
Other languages
English (en)
Inventor
Shy-Jay Lin
Ming Yuan Song
Hiroki Noguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019130274A1 publication Critical patent/DE102019130274A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein Verfahren umfasst Abscheiden einer ersten dielektrischen Schicht über einem Halbleitersubstrat; Abscheiden einer ersten Elektrodenschicht über der ersten dielektrischen Schicht; Ätzen der ersten Elektrodenschicht, um eine erste Elektrode und eine zweite Elektrode zu bilden, die seitlich von der ersten Elektrode getrennt ist: Abscheiden eines Spin Orbit Torque-Materials (SOT-Materials) auf der ersten Elektrode und der zweiten Elektrode; Abscheiden von Magnetic Tunnel Junction-Schichten (MTJ-Schichten) auf dem SOT-Material; Abscheiden einer zweiten Elektrodenschicht auf den MTJ-Schichten; Ätzen des SOT-Materials, um eine SOT-Schicht zu bilden, die sich von der ersten Elektrode zu der zweiten Elektrode erstreckt; Ätzen der MTJ-Schichten, um einen MTJ-Stapel auf der SOT-Schicht zu bilden; und Ätzen der zweiten Elektrodenschicht, um eine obere Elektrode auf dem MTJ-Stapel zu bilden.

Description

  • TECHNISCHER HINTERGRUND
  • Halbleiterspeicher werden in integrierten Schaltkreisen für elektronische Anwendungen verwendet, darunter Mobiltelefone und persönliche Computergeräte. Eine Art von Halbleiterspeichervorrichtung ist magnetoresistiver Direktzugriffsspeicher (Magneto-Resistive Random Access Memory, MRAM), der Spintronik umfasst, die Halbleitertechnologie mit magnetischen Materialien und Vorrichtungen kombiniert. Die Spins von Elektronen - durch ihre magnetischen Momente und nicht durch die Ladung der Elektronen - werden zum Speichern von Bitwerten verwendet.
  • Herkömmliche MRAM-Zellen sind Spin-Transfer Torque (STT)-MRAM-Zellen. Eine typische STT-MRAM-Zelle kann einen magnetischen Tunnelübergang-Stapel (Magnetic Tunnel Junction- oder MTJ-Stapel) umfassen, der eine pinnende Schicht, eine gepinnte Schicht über der pinnenden Schicht, eine Tunnelschicht über der pinnenden Schicht, und eine freie Schicht über der Tunnelschicht umfasst. Bei der Bildung der MRAM-Zelle werden zunächst mehrere Deckschichten abgeschieden. Die Deckschichten werden dann durch einen Fotolithografie- und Ätzprozess strukturiert, um den MTJ-Stapel zu bilden.
  • Die STT-MRAM-Zellen leiden unter einem Zuverlässigkeitsproblem aufgrund er Tatsache, dass Programmierströme durch die Tunnelschicht fließen müssen, wodurch die Tunnelschicht degradiert oder beschädigt wird. Dementsprechend wurde der Spin Orbit Torque (SOT)-MRAM entwickelt. Bei der Programmierung der SOT-MRAM-Zellen fließt der Programmierstrom nicht durch die Tunnelschicht, wodurch die Zuverlässigkeit des SOT-MRAMs im Vergleich zum STT-MRAM verbessert wird.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Strukturelemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A, 1B, 2A, 2B, 3, 4A, 4B, 5, 6, 7, 8, 9, 10A, 10B, 11A, 11B, 12, 13A, 13B und 14 veranschaulichen die Querschnittsansichten und Draufsichten von Zwischenstufen bei der Bildung einer Spin Orbit Torque (SOT) Magneto-Resistive Random Access Memory (MRAM)-Vorrichtung gemäß einigen Ausführungsformen.
    • 15 und 16 veranschaulichen Lese- und Schreiboperationen von SOT-MRAM-Zellen gemäß einigen Ausführungsformen.
    • 17A, 17B und 18 veranschaulichen die Querschnitts- und Draufsichten von Zwischenstufen bei der Bildung von SOT-MRAM-Vorrichtungen gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen umfassen, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „darunterliegend“, „unter“, „unterer“, „darüberliegend“, „oberer“ und dergleichen, im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den FIG. veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb neben der in den FIG. gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Gemäß verschiedenen Ausführungsformen werden eine Spin Orbit Torque (SOT) Magneto-Resistive Random Access Memory (MRAM)-Zelle und das Verfahren zu ihrer Herstellung bereitgestellt. Gemäß einigen Ausführungsformen werden die Zwischenstufen bei der Bildung der SOT-MRAM-Zelle veranschaulicht. Einige Variationen einiger Ausführungsformen werden besprochen. Die im vorliegenden Text besprochenen Ausführungsformen sollen Beispiele geben, um die Herstellung oder Verwendung des Gegenstandes dieser Offenbarung zu ermöglichen. Dem Durchschnittsfachmann fallen sofort Modifizierungen ein, die vorgenommen werden können, ohne die vorgesehenen Geltungsbereiche verschiedener Ausführungsformen zu verlassen. In den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugszahlen verwendet, um gleiche Elemente zu bezeichnen. Obwohl Verfahrensausführungsformen als in einer bestimmten Reihenfolge ausgeführt besprochen werden können, können andere Verfahrensausführungsformen in jeder beliebigen logischen Reihenfolge ausgeführt werden.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst eine SOT-MRAM-Zelle eine SOT-Schicht, die unter einem MTJ-Stapel gebildet wird. Die SOT-Schicht ist mit zwei Transistoren gekoppelt, und der MTJ-Stapel ist mit einer Lese-Bitleitung gekoppelt. Durch das Bilden einer Zelle auf diese Weise kann die Größe der Zelle reduziert und der Routungsaufwand innerhalb einer Zelle reduziert werden. Dies kann die Geschwindigkeit und die Energieeffizienz einer SOT-MRAM-Vorrichtung verbessern und gleichzeitig die Größe der SOT-MRAM-Vorrichtung verringern. Zusätzlich kann die Anzahl der Prozessschritte zum Bilden einer Zelle reduziert werden, indem die Zelle wie im vorliegenden Text beschrieben gebildet wird.
  • 1A-1B bis 14 veranschaulichen die Querschnitts- und Draufsichten von Zwischenstufen bei der Bildung einer SOT-MRAM-Vorrichtung 100 (siehe zum Beispiel 14) gemäß einigen Ausführungsformen. Die in den 1A, 2A, 4A, 10A, 11A und 13A gezeigte Querschnittsansicht entspricht einem Querschnitt der in den 1B, 2B, 4B, 10B, 11B und 13B gezeigten Draufsicht, wie beispielsweise dem in 1B gekennzeichneten Querschnitt A-A. Die SOT-MRAM-Vorrichtung 100 umfasst mehrere Zellen 160, die in einer Anordnung innerhalb der SOT-MRAM-Vorrichtung 100 angeordnet sind. Jede Zelle 160 der SOT-MRAM-Vorrichtung 100 fungiert als ein Speicher, der ein einzelnes Bit speichert, das gelesen oder geschrieben werden kann. In den 1A, 1B, 2A, 2B, 4A, 4B, 10A, 10B, 11A und 11B ist eine beispielhafte Region, in der anschließend eine Zelle 160 gebildet wird, als Region 160' bezeichnet. In einigen Ausführungsformen umfasst jede Zelle 160 eine SOT-MRAM-Struktur 150 (siehe 8 bis 11A-11B), die mit zwei Transistoren 110 gekoppelt ist, die beispielsweise FinFETs sein können.
  • 1A und 1B zeigen eine Querschnittsansicht, eine Draufsicht auf ein Substrat 102 und mehrere auf dem Substrat 102 gebildete Transistoren 110 gemäß einigen Ausführungsformen. Die Transistoren 110 sind Teil der anschließend gebildeten Zellen 160 der SOT-MRAM-Vorrichtung 100. Einige beispielhafte Transistoren 110 sind in den 1A und 1B veranschaulicht. Das Substrat 102 kann ein Halbleitersubstrat, wie zum Beispiel Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator (Semiconductoron-Insulator, SOI)-Substrats sein. Das Halbleitersubstrat kann andere Halbleitermaterialien umfassen, wie zum Beispiel Germanium; einen Verbundhalbleiter, der Siliziumcarbid, Gallium-Arsen, Galliumphosphid, Galliumnitrid, Indiumphosphid, Indiumarsenid und/oder Indium-Antimonid umfasst; einen Legierungshalbleiter, der Silizium-Germanium (SiGe), GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP umfasst; oder Kombinationen davon. Andere Substrate, wie zum Beispiel mehrschichtige oder Gradientensubstrate, können ebenfalls verwendet werden.
  • In einigen Ausführungsformen sind die Transistoren 110 Finnen-Feldeffekttransistoren (FinFETs), die Finnen 116, Gate-Strukturen 114 und Source-Regionen 112S und Drain-Regionen 112D umfassen. Wie in den 1A und 1B gezeigt, werden die Finnen 116 auf dem Substrat 102 ausgebildet und können das gleiche Material wie das Substrat 102 oder ein anderes Material umfassen. In einigen Ausführungsformen können zwischen einigen Finnen 116D Dummy-Finnen gebildet werden, um die Prozessgleichmäßigkeit zu verbessern. Die Gate-Strukturen 114 werden über mehreren Finnen 116 gebildet und erstrecken sich in einer Richtung senkrecht zu den Finnen 116. In einigen Ausführungsformen können Abstandshalter (in den FIG. nicht gezeigt) an den Seitenwänden der Gate-Strukturen 114 angeordnet sein. In einigen Ausführungsformen können zwischen einigen Gate-Strukturen 114D Dummy-Gate-Strukturen gebildet werden, um die Prozessgleichmäßigkeit zu verbessern. Die Dummy-Gate-Strukturen 114D können in einigen Ausführungsformen als „Dummy-Transistoren“ oder „Dummy-FinFETs“ angesehen werden. Einige Gate-Strukturen 114 werden in der SOT-MRAM-Vorrichtung 100 als Wortleitungen verwendet (was unten noch ausführlicher beschrieben wird) und wurden entsprechend mit „WL“ gekennzeichnet. Die Source-Regionen 112S und die Drain-Regionen 112D werden in den Finnen 116 auf beiden Seiten der Gate-Strukturen 114 ausgebildet. Die Source-Regionen 112S und die Drain-Regionen 112D können beispielsweise implantierte Regionen der Finnen 116 oder epitaxiales Material sein, das in Aussparungen, die in den Finnen 116 ausgebildet sind, gezüchtet wird. In der in den 1A-1B veranschaulichten Ausführungsform befindet sich eine Seite jeder Finne 116 neben Source-Regionen 112S, und die andere Seite jeder Finne 116 befindet sich neben Drain-Regionen 112D.
  • Die in den FIG. gezeigten Transistoren 110 sind repräsentativ, und einige Strukturelemente der Transistoren 110 wurden aus Gründen der besseren Übersichtlichkeit möglicherweise in den FIG. weggelassen. In anderen Ausführungsformen können die Anordnung, die Konfiguration, die Größen oder die Formen von Strukturelementen wie Finnen 116, Dummy-Finnen 116D, Gate-Strukturen 114, Dummy-Gate-Strukturen 114D, Source-Regionen 112S, Drain-Regionen 112D oder anderen Strukturelementen anders als gezeigt sein. In anderen Ausführungsformen können die Transistoren 110 eine andere Art von Transistor sein, wie beispielsweise planare Transistoren.
  • Wie in den 2A-2B gezeigt, wird gemäß einigen Ausführungsformen eine dielektrische Schicht 104 über dem Substrat 102 gebildet und strukturiert, um die Source-Regionen 112S und Drain-Regionen 112D freizulegen. Die dielektrische Schicht 104 kann in einigen Ausführungsformen die Transistoren 110 bedecken und kann als Zwischenschichtdielektrikum (Inter-Layer Dielectric, ILD)-Schicht angesehen werden. Die dielektrische Schicht 104 kann aus jedem geeigneten dielektrischen Material gebildet werden, einschließlich beispielsweise einem Nitrid, wie zum Beispiel Siliziumnitrid, einem Oxid, wie zum Beispiel Siliziumoxid, Phosphosilikatglas (PSG), Borsilikatglas (BSG), bordotiertem Phosphosilikatglas (BPSG), dergleichen, oder Kombinationen davon. Die dielektrische Schicht 104 kann mittels jedes akzeptablen Abscheidungsverfahrens gebildet werden, wie zum Beispiel Schleuderbeschichtung, physikalischer Aufdampfung (PVD), chemischer Aufdampfung (CVD), oder einer Kombination davon. In einigen Ausführungsformen kann die dielektrische Schicht 104 ein dielektrisches Material mit niedrigem k-Wert sein, wie zum Beispiel ein dielektrisches Material mit einer Dielektrizitätskonstante (k-Wert) von weniger als etwa 3,0.
  • Die dielektrische Schicht 104 kann strukturiert werden, um Öffnungen 106 zu bilden, die die Source-Regionen 112S und die Drain-Regionen 112D freilegen, um anschließend Kontaktstecker 118 zu bilden (siehe 3). Die dielektrische Schicht 104 kann mit einem geeigneten Fotolithografie- und Ätzverfahren strukturiert werden. Zum Beispiel kann eine Photoresiststruktur (nicht gezeigt) über der dielektrischen Schicht 104 gebildet und strukturiert werden. Die Öffnungen 106 können durch Ätzen der dielektrischen Schicht 104 unter Verwendung der strukturierten Photoresiststruktur als eine Ätzmaske gebildet werden. Die dielektrische Schicht 104 kann mit einem geeigneten anisotropen Ätzprozess, wie zum Beispiel einem Nassätzprozess oder einem Trockenätzprozess, geätzt werden.
  • In 3 werden gemäß einigen Ausführungsformen Kontaktstecker 118 gebildet, um eine elektrische Verbindung zu den Source-Regionen 112S und den Drain-Regionen 112D herzustellen. In einigen Ausführungsformen werden die Kontaktstecker 118 gebildet, indem eine sich in die Öffnungen 106 erstreckende Decksperrschicht (nicht einzeln gezeigt) abgeschieden wird, ein leitfähiges Material über der Decksperrschicht abgeschieden wird, und ein Planarisierungsprozess, wie zum Beispiel ein chemisch-mechanischer Polier (CMP)-Prozess oder ein Schleifprozess zum Entfernen überschüssiger Abschnitte der Decksperrschicht und des leitfähigen Materials durchgeführt wird. In einigen Ausführungsformen kann die Sperrschicht aus einer oder mehreren Schichten aus Titan, Titannitrid, Tantal, Tantalnitrid, Wolframnitrid, Ruthenium, Rhodium, Platin, anderen Edelmetallen, anderen hochschmelzenden Metallen, deren Nitriden, Kombinationen aus diesen, oder dergleichen gebildet werden. Das leitfähige Material der Kontaktstecker 118 kann ein Metallmaterial, wie zum Beispiel Kupfer, Aluminium, Wolfram, Kobalt, Legierungen davon, dergleichen, oder Kombinationen davon sein. Die Sperrschicht oder das leitfähige Material der Kontaktstecker 118 kann mittels eines geeigneten Prozesses, wie zum Beispiel chemischer Aufdampfung (CVD), physikalischer Aufdampfung (PVD), Atomschichtabscheidung (ALD), Plattieren oder dergleichen gebildet werden.
  • Wie in den 4A-4B gezeigt, werden Leitungen 120 gebildet, um die Kontaktstecker 118 elektrisch zu verbinden und eine elektrische Routung innerhalb der SOT-MRAM-Vorrichtung 100 zu ermöglichen. Die Leitungen 120 können innerhalb einer dielektrischen Schicht 122 gebildet werden, die über der dielektrischen Schicht 104 gebildet ist. Die dielektrische Schicht 122 kann ein Material sein, das denen ähnelt, die oben für die dielektrische Schicht 104 beschrieben wurden (siehe 2A-2B), und kann unter Verwendung ähnlicher Techniken wie die dielektrische Schicht 104 abgeschieden werden. Die dielektrische Schicht 122 kann in einigen Ausführungsformen als Zwischenmetalldielektrikum (Inter-Metal Dielectric, ILD)-Schicht angesehen werden.
  • Die Leitungen 120 können mittels einer geeigneten Technik, wie zum Beispiel Damaszen, Dual-Damaszen, Plattierung, Abscheidung, dergleichen, oder Kombinationen davon gebildet werden. In einigen Ausführungsformen werden die Leitungen 120 gebildet, indem zunächst die dielektrische Schicht 122 abgeschieden und die dielektrische Schicht 122 strukturiert wird, um Öffnungen zu bilden (zum Beispiel unter Verwendung eines geeigneten Fotolithografie- und Ätzprozesses) und dann die Öffnungen in der dielektrischen Schicht 122 mit leitfähigem Material gefüllt werden. Zum Beispiel können die Leitungen 120 gebildet werden, indem eine optionale Decksperrschicht (nicht einzeln gezeigt) über der strukturierten dielektrischen Schicht 122 abgeschieden wird, ein leitfähiges Material über der Decksperrschicht abgeschieden wird, und ein Planarisierungsprozess, wie zum Beispiel ein CMP-Prozess oder ein Schleifprozess ausgeführt wird, um überschüssige Abschnitte der leitfähigen Decksperrschicht und des leitfähigen Materials zu entfernen. Die Sperrschicht oder das leitfähige Material kann denen ähneln, die oben für die Kontaktstecker 118 beschrieben wurden (siehe 3), und kann mittels ähnlicher Techniken abgeschieden werden. In einigen Ausführungsformen kann das leitfähige Material der Kontaktstecker 118 und der Leitungen 120 im selben Schritt abgeschieden werden, zum Beispiel, wenn ein Dual-Damaszen-Prozess verwendet wird, um die Kontaktstecker 118 und die Leitungen 120 zu bilden.
  • In einigen Ausführungsformen werden die Leitungen 120 gebildet, indem zunächst die optionale Decksperrschicht über der dielektrischen Schicht 104 und den Kontaktsteckern 118 abgeschieden wird, ein leitfähiges Material über der Decksperrschicht abgeschieden wird, und dann die Sperrschicht und das leitfähige Material (zum Beispiel unter Verwendung eines geeigneten Fotolithografie- und Ätzprozesses) strukturiert wird, um die Leitungen 120 zu bilden. Die dielektrische Schicht 122 kann über den Leiterbahnen 120 abgeschieden werden, und ein Planarisierungsprozess kann ausgeführt werden, um die Leiterbahnen 120 freizulegen.
  • In einigen Ausführungsformen werden einige Kontaktstecker 118 durch die Leiterbahnen 120 elektrisch miteinander verbunden, wie zum Beispiel in 4B gezeigt. In einigen Ausführungsformen werden Abschnitte von Leitungen 120 als erste Source-Leitung („SL1-Leitung 120“) oder zweite Source-Leitung („SL2-Leitung 120“) in der SOT-MRAM-Vorrichtung 100 (wie unten noch ausführlicher beschrieben) verwendet und wurden entsprechend mit „SL1“ oder „SL2“ gekennzeichnet. Einige Kontaktstecker 118 werden durch SL1-Leitungen 120 verbunden, und andere Kontaktstecker 118 werden durch SL2-Leitungen 120 verbunden. In einigen Ausführungsformen umfasst jede Zelle 160 der SOT-MRAM-Vorrichtung 100 eine SL1-Leitung 120, die mit einer Source-Region 112S eines ersten Transistors 110 verbunden ist, und eine SL2-Leitung 120, die mit einer Source-Region 112S eines zweiten Transistors 110 verbunden ist. In einigen Ausführungsformen ist jede Source-Region 112S der SOT-MRAM-Vorrichtung 100 entweder mit einer SL1-Leitung 120 oder einer SL2-Leitung 120 verbunden. Die Struktur der Leitungen 120 innerhalb der SOT-MRAM-Vorrichtung 100 kann auch anders sein als gezeigt, und die SOT-MRAM-Vorrichtung 100 kann zusätzliche Schichten zur elektrischen Routung (zum Beispiel Leitungen und Durchkontaktierungen) zwischen den Kontaktsteckern 118 und den Leitungen 120 aufweisen (was unten in Bezug auf 6 noch näher beschrieben wird). In einigen Ausführungsformen können die ersten Source-Leitungen oder die zweiten Source-Leitungen der SOT-MRAM-Vorrichtung 100 mit den Transistoren 110 verbunden werden, wobei eine andere Konfiguration von Leitungen als die gezeigte verwendet wird, die eine elektrische Routung umfassen kann, die auf verschiedenen Schichten gebildet wird.
  • In 5 werden gemäß einigen Ausführungsformen Durchkontaktierungen 126A innerhalb einer dielektrischen Schicht 124A gebildet, um eine elektrische Verbindung zu den Leitungen 120 herzustellen. In einigen Ausführungsformen wird die dielektrische Schicht 124A zunächst über den Leitungen 120 und der dielektrischen Schicht 122 gebildet. Die dielektrische Schicht 124A kann ein Material sein, das denen ähnelt, die oben für die dielektrische Schicht 104 beschrieben wurden, und kann mittels ähnlicher Techniken gebildet werden. In der dielektrischen Schicht 124A können mittels eines Fotolithografie- und Ätzprozesses Öffnungen gebildet werden, um die Leitungen 120 freizulegen. Zum Beispiel kann eine Photoresiststruktur über der dielektrischen Schicht 124A gebildet und strukturiert werden, und dann kann ein anisotroper Ätzprozess unter Verwendung der strukturierten Photoresiststruktur als eine Ätzmaske ausgeführt werden. Leitfähiges Material kann innerhalb der Öffnungen abgeschieden werden, um die Durchkontaktierung 126A zu bilden. Ein Planarisierungsprozess kann verwendet werden, um überschüssiges leitfähiges Material zu entfernen. In einigen Ausführungsformen wird vor dem Abscheiden des leitfähigen Materials eine Sperrschicht gebildet. Die Sperrschicht oder das leitfähige Material der Durchkontaktierungen 126A kann denen ähneln, die oben für die Kontaktstecker 118 beschrieben wurden, und kann mittels ähnlicher Techniken gebildet werden.
  • In 6 werden Leitungen 130A gebildet, um eine elektrische Routung innerhalb der SOT-MRAM-Vorrichtung 100 zu ermöglichen. Die Leitungen 130A können innerhalb einer dielektrischen Schicht 128A gebildet werden, die über der dielektrischen Schicht 124A gebildet wird. Die dielektrische Schicht 128A kann ein Material sein, das denen ähnelt, die oben für die dielektrische Schicht 104 beschrieben wurden, und kann mittels ähnlicher Techniken gebildet werden. Die dielektrische Schicht 124A und die dielektrische Schicht 128A können in einigen Ausführungsformen als IMD angesehen werden.
  • Die Leitungen 130A können Materialien umfassen, die denen ähneln, die oben für die Leitungen 120 beschrieben wurden (siehe 4A-4B), und können mittels ähnlicher Techniken gebildet werden. Zum Beispiel können Leitungen 130A mittels einer geeigneten Technik gebildet werden, wie zum Beispiel Damaszen, Dual-Damaszen, Plattierung, Abscheidung oder dergleichen, oder Kombinationen davon. In einigen Ausführungsformen kann ein leitfähiges Material der Durchkontaktierungen 126A und der Leitungen 130A im selben Schritt abgeschieden werden, zum Beispiel, wenn ein Dual-Damaszen-Prozess verwendet wird, um die Durchkontaktierungen 126A und die Leitungen 130A zu bilden. In einigen Ausführungsformen kann die Leitungsbreite der Leitungen 130A größer sein als die Leitungsbreite der Leitungen 120.
  • In einigen Ausführungsformen können zusätzliche Sätze von Durchkontaktierungen und Leitungen ähnlich den Durchkontaktierungen 126A und Leitungen 130A gebildet werden, um eine zusätzliche elektrische Routung innerhalb der SOT-MRAM-Vorrichtung 100 zu ermöglichen. Zum Beispiel können zusätzliche abwechselnde Schichten von Leitungen und Durchkontaktierungen über den Kontaktsteckern 118 gebildet werden, bevor die Leitungen 120 gebildet werden. In einigen Ausführungsformen können zusätzliche abwechselnde Schichten von Durchkontaktierungen und Leitungen über den Leitungen 130A gebildet werden. Auf diese Weise können andere Konfigurationen der elektrischen Routung innerhalb der SOT-MRAM-Vorrichtung 100 verwendet werden, und alle diese Konfigurationen gelten als in den Schutzumfang der vorliegenden Offenbarung fallend.
  • In 7 werden untere Elektroden 132 gebildet, um die anschließend gebildete SOT-MRAM-Struktur 150 elektrisch mit den Leitungen 130A zu verbinden. Die unteren Elektroden 132 können innerhalb einer dielektrischen Schicht 134 gebildet werden, die über der dielektrischen Schicht 128A gebildet wird. Die dielektrische Schicht 134 kann ein Material sein, das denen ähnelt, die oben für die dielektrische Schicht 104 beschrieben wurden (siehe 2A-2B), und kann unter Verwendung ähnlicher Techniken wie die dielektrische Schicht 104 abgeschieden werden.
  • In einigen Ausführungsformen werden die unteren Elektroden 132 aus mehreren Materialschichten gebildet. Das Material der unteren Elektroden 132 kann Cu, Al, Ti, Ta, W, Pt, Ni, Cr, Ru, Co, CoxFeyBzWw, Titannitrid (TiN), Tantalnitrid (TaN), dergleichen, Kombinationen davon, oder mehrere Schichten davon umfassen. Zum Beispiel können die unteren Elektroden 132 eine Tantalnitridschicht und eine Titannitridschicht umfassen, die über der Tantalnitridschicht ausgebildet wird. Das Material der unteren Elektroden 132 kann mittels einer oder mehrerer geeigneter Techniken abgeschieden werden, wie zum Beispiel CVD, ALD, PVD, Sputtern, Plattieren, Beschichten, dergleichen, oder Kombinationen davon.
  • In einigen Ausführungsformen werden die unteren Elektroden 132 gebildet, indem zunächst das Material der unteren Elektroden 132 als eine oder mehrere Deckschichten über der dielektrischen Schicht 128A und den Leitungen 130A abgeschieden wird. Das Material der unteren Elektroden 132 kann dann beispielsweise mittels eines geeigneten Fotolithografie- und Ätzprozesses strukturiert werden, um die unteren Elektroden 132 zu bilden. Die dielektrische Schicht 134 kann dann über den unteren Elektroden 132 abgeschieden werden, und ein Planarisierungsprozess kann ausgeführt werden, um die unteren Elektroden 132 freizulegen.
  • In einigen Ausführungsformen werden die unteren Elektroden 132 gebildet, indem zuerst die dielektrische Schicht 134 abgeschieden wird und die dielektrische Schicht 134 strukturiert wird, um Öffnungen zu bilden (zum Beispiel mittels eines geeigneten Fotolithografie- und Ätzprozesses), und dann die Öffnungen in der dielektrischen Schicht 134 mit dem Material der unteren Elektroden 132 gefüllt werden. In einigen Ausführungsformen kann ein Planarisierungsprozess, wie zum Beispiel ein CMP-Prozess oder ein Schleifprozess, ausgeführt werden, um überschüssige Abschnitte des Materials der unteren Elektroden 132 zu entfernen.
  • In den 8 bis 11A-11B ist die Bildung der SOT-MRAM-Strukturen 150 gemäß einigen Ausführungsformen gezeigt. Die SOT-MRAM-Strukturen 150 (siehe 11A-11B) umfassen mehrere Schichten, die die magnetische Speicherfunktionalität der Zellen 160 der SOT-MRAM-Vorrichtung 100 ermöglichen. Zum Beispiel kann jede Zelle 160 eine einzelne SOT-MRAM-Struktur umfassen. In einigen Ausführungsformen wird die SOT-MRAM-Struktur 150 gebildet, indem mehrere Schichten als Deckschichten abgeschieden werden und dann die Schichten strukturiert werden, um die SOT-MRAM-Strukturen 150 zu bilden, die die gewünschte Form und Konfiguration aufweisen. In einigen Ausführungsformen umfassen die Schichten der SOT-MRAM-Strukturen 150 eine Spin-Orbit Torque (SOT)-Schicht 136, einen Magnetic Tunnel Junction (MTJ)-Stapel 138 und eine obere Elektrode 142. Die SOT-Schicht 136, der MTJ-Stapel 138 und/oder die obere Elektrode 142 der SOT-MRAM-Strukturen 150 können jeweils eine oder mehrere Schichten aus einem oder mehreren Materialien umfassen.
  • In 8 werden die Schichten der SOT-MRAM-Strukturen 150 gemäß einigen Ausführungsformen als Deckschichten abgeschieden. Wie in 8 veranschaulicht, kann die SOT-Schicht 136 zunächst über der dielektrischen Schicht 134 und den unteren Elektroden 132 abgeschieden werden. Der MTJ-Stapel 138 kann dann über der SOT-Schicht 136 abgeschieden werden, und die obere Elektrode 142 kann dann über dem MTJ-Stapel 138 abgeschieden werden. Die SOT-Schicht 136, der MTJ-Stapel 138 und/oder die obere Elektrode 142 können in Abhängigkeit von dem abgeschiedenen Material mittels einer oder mehrerer geeigneter Abscheidungstechniken abgeschieden werden. Die Abscheidungstechniken können Techniken wie zum Beispiel CVD, PVD, ALD, Sputtern, Plattieren, Beschichten, dergleichen oder eine Kombination davon umfassen.
  • In 9 sind die Schichten, die zum Bilden der SOT-Schicht 136, des MTJ-Stapels 138 und der oberen Elektrode 142 einer SOT-MRAM-Struktur 150 abgeschieden werden, gemäß einigen Ausführungsformen gezeigt. Die in 9 beschriebenen Schichten der SOT-MRAM-Struktur 150 sind ein repräsentatives Beispiel, und SOT-MRAM-Strukturen, SOT-Schichten, MTJ-Stapel oder obere Elektroden mit anderen Schichten, Materialien, Anordnungen, Zusammensetzungen oder Abmessungen gelten ebenfalls als in den Schutzumfang der vorliegenden Offenbarung fallend.
  • In einigen Ausführungsformen wird zuerst die SOT-Schicht 136 abgeschieden und stellt einen elektrischen Kontakt zu den unteren Elektroden 132 her. Innerhalb einer Zelle 160 der SOT-MRAM-Vorrichtung 100 fungiert die SOT-Schicht 136 als ein Generator eines spinpolarisierten Stroms. Indem ein Strom durch die SOT-Schicht 136 der Zelle 160 geleitet wird, werden spinpolarisierte Ströme in Querrichtungen erzeugt, und diese spinpolarisierten Ströme werden verwendet, um das magnetische Moment der darüber liegenden freien Schicht 140A des MTJ-Stapels 138 zu steuern. Durch Bilden der SOT-Schicht 136 unter dem MTJ-Stapel 138 anstatt über dem MTJ-Stapel 138 kann die Anzahl der Prozessschritte reduziert werden. Zum Beispiel werden zusätzliche Prozessschritte zum Bilden einer Durchkontaktierung neben dem MTJ-Stapel 138, der mit der SOT-Schicht 136 verbunden ist, vermieden.
  • In einigen Ausführungsformen wird die SOT-Schicht 136 aus einem Schwermetall oder einer Metalllegierung gebildet, wie zum Beispiel W, Ta, Pt, AuPt, W3Ta, BixSey, BiSeTe, Mehrfachschichten davon, Legierungen davon, dergleichen, oder Kombinationen davon. Die Dicke der SOT-Schicht 136 kann zwischen etwa 1 nm und etwa 20 nm, beispielsweise etwa 5 nm, liegen. In einigen Fällen kann die Dicke der SOT-Schicht 136 für die Zusammensetzung oder andere Eigenschaften der SOT-Schicht 136 optimiert werden. Zum Beispiel kann die Verwendung einer dickeren SOT-Schicht 136 den generierten spinpolarisierten Strom erhöhen, aber auch Spindiffusion kann die Effizienz dickerer SOT-Schichten 136 verringern. Der Betrag an Spindiffusion in einer SOT-Schicht 136 kann von der Spindiffusionslänge des Materials der SOT-Schicht 136 abhängen. Auf diese Weise kann eine Dicke der SOT-Schicht 136 so gewählt werden, dass die Leistung der Zelle 160 für eine bestimmte Anwendung und ein bestimmtes Material, das für die SOT-Schicht 136 verwendet wird, maximiert wird.
  • Der MTJ-Stapel 138 wird dann in einigen Ausführungsformen über der SOT-Schicht 136 gebildet, die eine freie Schicht 140A, eine Sperrschicht 140B, eine Referenzschicht 140C, eine Abstandshalterschicht 140D und eine Synthetic Anti-Ferromagnetic (SAF)-Schicht 140E umfasst. Die freie Schicht 140A des MTJ-Stapels 138 kann über der SOT-Schicht 136 abgeschieden werden. Innerhalb des MTJ-Stapels 138 einer Zelle 160 fungiert die freie Schicht 140A als eine Zustandshalteschicht, und ihr magnetischer Zustand bestimmt den Zustand der Zelle 160. Zum Beispiel kann das magnetische Moment der freien Schicht 140A gesteuert werden (zum Beispiel durch Steuern eines in der SOT-Schicht 136 fließenden Stroms), und durch Steuern des magnetischen Moments der freien Schicht 140A in dieser Weise kann der Widerstand der Zelle 160 in einen hochohmigen oder niedrigohmigen Zustand versetzt werden. Ob sich die Zelle 160 in einem hochohmigen oder niedrigohmigen Zustand befindet, hängt von den relativen Ausrichtungen der Spinpolarisationen der freien Schicht 140A und der Referenzschicht 140C ab. Die freie Schicht 140A kann aus einem oder mehreren ferromagnetischen Materialien gebildet sein, wie zum Beispiel einer oder mehreren Schichten aus CoFe, NiFe, CoFeB, CoFeB, Ru, Legierungen davon, dergleichen, oder Kombinationen davon. Die freie Schicht 140A kann mehrere Schichten aus verschiedenen Materialien umfassen, wie zum Beispiel eine Schicht Ru zwischen zwei Schichten CoFeB, obgleich auch andere Konfigurationen von Schichten oder Materialien verwendet werden können. In einigen Ausführungsformen umfasst das Material der freien Schicht 140A ein kristallines Material, das so abgeschieden wird, dass es eine bestimmte kristalline Orientierung hat, wie zum Beispiel eine (100)-Orientierung. Die Dicke der freien Schicht 140A kann zwischen etwa 0,4 nm und etwa 4 nm liegen. In einigen Ausführungsformen kann eine freie Schicht 140A, die eine ebenengleiche magnetische Anisotropie (In-plane Magnetic Anisotropy, IMA) hat, eine Dicke zwischen etwa 1,3 nm und etwa 4 nm aufweisen, oder eine freie Schicht 140A, die eine magnetische Anisotropie senkrecht zur Ebene (Perpendicular-to-plane Magnetic Anisotropy, PMA) hat, kann eine Dicke zwischen etwa 0,4 nm und etwa 1,3 nm aufweisen. Eine geeignete Dicke der freien Schicht 140A kann durch die Zusammensetzung der freien Schicht 140A oder die magnetischen Eigenschaften der freien Schicht 140A bestimmt werden.
  • Die Sperrschicht 140B kann über der freien Schicht 140A abgeschieden werden. In einigen Ausführungsformen wird die Sperrschicht 140B aus einem oder mehreren Materialien, wie zum Beispiel MgO, AlO, AlN, dergleichen, oder Kombinationen davon gebildet. In einigen Ausführungsformen umfasst das Material der Sperrschicht 140B ein kristallines Material, das so abgeschieden wird, dass es eine bestimmte kristalline Orientierung hat, wie zum Beispiel eine (100)-Orientierung. Das Material der Sperrschicht 140B kann so abgeschieden werden, dass es die gleiche kristalline Orientierung wie die freie Schicht 140A aufweist. In einigen Ausführungsformen kann die Sperrschicht 140B eine Dicke zwischen etwa 0,6 nm und etwa 3 nm aufweisen, beispielsweise etwa 1 nm. In einigen Fällen kann die Steuerung der Dicke der Sperrschicht 140B den Widerstand (RMTJ) des MTJ-Stapels 138 steuern. Zum Beispiel kann eine dickere Sperrschicht 140B den Widerstand des MTJ-Stapels 138 erhöhen. In einigen Ausführungsformen kann die Leistung einer Zelle 160 verbessert werden, indem der Widerstand RMTJ des MTJ-Stapels 138 so gesteuert wird, dass er auf den parasitären Widerstand der mit der Zelle 160 verbundenen einen oder mehreren Schaltungen abgestimmt ist. In einigen Fällen kann eine Abstimmung der Widerstände in dieser Weise das Spektrum der Betriebsbedingungen, über die die Zelle 160 gelesen werden kann, erweitern. Die Sperrschicht 140B kann so dünn sein, dass Elektronen durch die Sperrschicht 140B tunneln können.
  • Die Referenzschicht 140C kann über der Sperrschicht 140B abgeschieden werden. Die Referenzschicht 140C kann aus einem ferromagnetischen Material gebildet werden, wie zum Beispiel einer oder mehreren Schichten aus CoFe, NiFe, CoFeB, CoFeB, Legierungen davon, dergleichen, oder Kombinationen davon. In einigen Ausführungsformen umfasst das Material der Referenzschicht 140C ein kristallines Material, das so abgeschieden wird, dass es eine bestimmte kristalline Orientierung hat, wie zum Beispiel eine (100)-Orientierung. Das Material der Referenzschicht 140C kann so abgeschieden werden, dass es die gleiche kristalline Orientierung wie die Sperrschicht 140B aufweist. Die Dicke der Referenzschicht 140C kann in einigen Ausführungsformen zwischen etwa 1 nm und etwa 1,3 nm liegen. In einigen Fällen kann die Steuerung der Dicke der Referenzschicht 140C B den Widerstand (RMTJ) des MTJ-Stapels 138 steuern. Zum Beispiel kann eine dickere Referenzschicht 140C den Widerstand des MTJ-Stapels 138 erhöhen. Die Dicke der Referenzschicht 140C kann auf diese Weise gesteuert werden, um den Widerstand RMTJ des MTJ-Stapels 138 an den parasitären Widerstand der zugehörigen Schaltung anzugleichen, wie zuvor beschrieben.
  • Die Abstandshalterschicht 140D kann über der Referenzschicht 140C abgeschieden werden. In einigen Ausführungsformen wird die Abstandshalterschicht 140D aus einem Material wie zum Beispiel W, Mo, dergleichen, oder Kombinationen davon gebildet. In einigen Ausführungsformen kann die Abstandshalterschicht 140D eine Dicke zwischen etwa 2 Å und etwa 1 nm aufweisen. In einigen Ausführungsformen kann eine dickere Abstandshalterschicht 140D verwendet werden, um die von darüberliegenden Schichten ausgehenden Auswirkungen einer Kristallgitterfehlanpassung auf die Referenzschicht 140C oder die freie Schicht 140A zu reduzieren. Die Abstandshalterschicht 140D kann so dünn sein, dass Elektronen durch die Abstandshalterschicht 140D tunneln können.
  • Die Synthetic Anti-Ferromagnetic (SAF)-Schicht 140E kann über der Abstandshalterschicht 140D gebildet werden. Die SAF-Schicht 140E dient dazu, die Spinpolarisationsrichtung der Referenzschicht 140C in einer festen Richtung zu pinnen. Durch das Pinnen der Spinpolarisationsrichtung der Referenzschicht 140C kann die Zelle 160 der SOT-MRAM-Vorrichtung 100 zwischen einem niedrigohmigen und einem hochohmigen Zustand umgeschaltet werden, indem die Spinpolarisationsrichtung der freien Schicht 140A relativ zu der Referenzschicht 140C geändert wird. Weil die SAF-Schicht 140E und die Referenzschicht 140C über der freien Schicht 140A gebildet werden, kann der in 9 gezeigte beispielhafte MTJ-Stapel 138 als „von oben gepinnter“ MTJ-Stapel angesehen werden.
  • Die SAF-Schicht 140E kann in einigen Ausführungsformen mehrere Schichten aus verschiedenen Materialien umfassen. Zum Beispiel kann die SAF-Schicht 140E einen Stapel aus einer oder mehreren ferromagnetischen Schichten und einer oder mehreren nichtmagnetischen Schichten umfassen. Zum Beispiel kann die SAF-Schicht 140E aus einer nichtmagnetischen Schicht gebildet werden, die zwischen zwei ferromagnetischen Schichten angeordnet ist, oder sie kann ein Stapel aus abwechselnden nichtmagnetischen Schichten und ferromagnetischen Schichten sein. Die ferromagnetischen Schichten können aus einem Material wie zum Beispiel Co, Fe, Ni, CoFe, NiFe, NiFe, CoFeB, CoFeB, Legierungen davon, dergleichen, oder Kombinationen davon gebildet werden. Die nichtmagnetischen Schichten können aus Material wie zum Beispiel Cu, Ru, Ir, Pt, W, Ta, Mg, dergleichen, oder Kombinationen davon gebildet werden. In einigen Ausführungsformen können die eine oder die mehreren ferromagnetischen Schichten der SAF-Schicht 140E eine Dicke zwischen etwa 1 nm und etwa 3 nm aufweisen. In einigen Ausführungsformen kann eine dickere SAF-Schicht 140E ausgeprägtere antiferromagnetische Eigenschaften aufweisen oder robuster gegen äußere Magnetfelder oder Temperaturschwankungen sein. In einigen Ausführungsformen können die eine oder die mehreren nichtmagnetischen Schichten der SAF-Schicht 140E eine Dicke zwischen etwa 2 Å und etwa 1 nm aufweisen. Zum Beispiel kann die SAF-Schicht 140E eine Schicht aus Ru umfassen, die eine Dicke von etwa 0,4 nm oder etwa 0,85 nm aufweist, obwohl auch andere Schichten oder Dicken möglich sind. In einigen Ausführungsformen umfassen eine oder mehrere Schichten der SAF-Schicht 140 E ein kristallines Material, das so abgeschieden wird, dass es eine bestimmte kristalline Orientierung hat, wie zum Beispiel eine (111)-Orientierung.
  • Die obere Elektrode 142 kann eine oder mehrere Schichten umfassen, die über dem MTJ-Stapel 138 abgeschieden werden, um den MTJ-Stapel 138 zu schützen und eine elektrische Verbindung mit der Oberseite des MTJ-Stapels 138 herzustellen. Zum Beispiel kann die obere Elektrode 142 eine oder mehrere Schichten umfassen, die über der SAF-Schicht 140E des MTJ-Stapels 138 abgeschieden sind, wie in 9 gezeigt. Die obere Elektrode 142 kann eine oder mehrere Schichten von Materialien wie zum Beispiel Cu, Al, Ti, Ta, W, Pt, Ni, Cr, Ru, Co, Zr, Titannitrid (TiN), Tantalnitrid (TaN), dergleichen, Kombinationen davon, oder mehrere Schichten davon umfassen. Zum Beispiel kann die obere Elektrode 142 eine Ru-Schicht und eine über der Ru-Schicht gebildete Ta-Schicht umfassen. In einigen Ausführungsformen kann die Abstandshalterschicht 140D eine Dicke zwischen etwa 1 nm und etwa 5 nm aufweisen, beispielsweise etwa 4 nm. Zum Beispiel kann die obere Elektrode 142 eine Ru-Schicht mit einer Dicke von etwa 2 nm und eine Ta-Schicht mit einer Dicke von etwa 2 nm, die über der Ru-Schicht ausgebildet ist, umfassen. In anderen Ausführungsformen kann die obere Elektrode 142 andere Schichten und/oder Schichten mit anderen Dicken als in diesem Beispiel umfassen. In einigen Fällen kann die obere Elektrode 142 als „Kappschicht“ angesehen werden, oder eine oder mehrere Schichten innerhalb der oberen Elektrode 142 können als „Kappschichten“ angesehen werden.
  • Wie in den 10A-10B gezeigt, wird ein erster Strukturierungsprozess ausgeführt, um die SOT-Schicht 136, den MTJ-Stapel 138 und die obere Elektrode 142 zu strukturieren. Der erste Strukturierungsprozess kann einen geeigneten Fotolithografie- und Ätzprozess umfassen. Zum Beispiel kann eine Photoresiststruktur (nicht gezeigt) über der oberen Elektrode 142 gebildet und strukturiert werden, um eine Ätzmaske zu bilden. Die Photoresiststruktur kann beispielsweise einen strukturierten Photoresist umfassen, und kann ferner eine Hartmaske unter dem strukturierten Photoresist umfassen. In einigen Ausführungsformen kann der Photoresist zum Strukturieren der Hartmaske verwendet werden, und dann kann die Hartmaske zum Strukturieren der darunter liegenden Schichten verwendet werden. Die darunterliegende SOT-Schicht 136, der MTJ-Stapel 138 und die obere Elektrode 142 können dann mittels eines oder mehrerer anisotroper Ätzprozesse geätzt werden. Die Ätzprozesse können beispielsweise einen oder mehrere Plasma-Ätzprozesse umfassen. Regionen der dielektrischen Schicht 134 können durch den ersten Strukturierungsprozess freigelegt werden, wie in 10A gezeigt.
  • In einigen Ausführungsformen definiert das durch den ersten Strukturierungsprozess in die SOT-Schicht 136 geätzte Struktur die Form, die Größe oder die seitlichen Abmessungen der SOT-Schicht 136 jeder Zelle 160 innerhalb der SOT-MRAM-Vorrichtung 100. Zum Beispiel kann jede Zelle 160 eine SOT-Schicht 136 mit einer Länge L1 zwischen etwa 50 nm und etwa 500 nm und einer Breite W1 zwischen etwa 10 nm und etwa 100 nm umfassen. In einigen Ausführungsformen kann eine SOT-Schicht 136 eine Fläche zwischen etwa 500 nm2 und etwa 50000 nm2 aufweisen. In einigen Ausführungsformen erstreckt sich die SOT-Schicht 136 innerhalb jeder Zelle 160 über zwei benachbarte untere Elektroden 132 hinweg und ist mit den beiden unteren Elektroden 132 elektrisch verbunden. Auf diese Weise kann der Strom von einer ersten unteren Elektrode 132 durch die SOT-Schicht 136 hindurch zu einer zweiten unteren Elektrode 132 geleitet werden. In der vorliegenden Offenbarung wird die Richtung, in der der Strom durch die SOT-Schicht 136 fließt, als ungefähr parallel zur „x-Achse“ angesehen, und die x-Achse und die entsprechende y-Achse sind in 11B und einigen anderen anschließenden FIG. gekennzeichnet.
  • Wie in den 11A-11B gezeigt, wird ein zweiter Strukturierungsprozess ausgeführt, um den MTJ-Stapel 138 und die obere Elektrode 142 zu strukturieren und so die SOT-MRAM-Strukturen 150 zu bilden. Der zweite Strukturierungsprozess kann einen geeigneten Fotolithografie- und Ätzprozess umfassen. Zum Beispiel kann eine Photoresiststruktur (nicht gezeigt) über der oberen Elektrode 142 und der dielektrischen Schicht 134 gebildet werden. Die Photoresiststruktur kann dann strukturiert werden, um eine Ätzmaske zu bilden. Die Photoresiststruktur kann beispielsweise einen strukturierten Photoresist umfassen, und kann ferner eine Hartmaske unter dem strukturierten Photoresist umfassen. In einigen Ausführungsformen kann der Photoresist zum Strukturieren der Hartmaske verwendet werden, und dann kann die Hartmaske zum Strukturieren der darunter liegenden Schichten verwendet werden. Der darunterliegende MTJ-Stapel 138 und die obere Elektrode 142 können dann mittels eines oder mehrerer anisotroper Ätzprozesse geätzt werden. Die Ätzprozesse können beispielsweise einen oder mehrere Plasma-Ätzprozesse umfassen. In einigen Ausführungsformen wird die SOT-Schicht 136 als eine Ätzstoppschicht verwendet. Auf diese Weise formt der zweite Strukturierungsprozess den MTJ-Stapel 138 und die obere Elektrode 142 so um, dass sie die gewünschte Form und Größe über der SOT-Schicht 136 aufweisen. Zusätzlich kann die Verwendung der SOT-Schicht 136 zum elektrischen Verbinden der unteren Elektroden 132 anstelle der Bildung zusätzlicher Leitungen und Durchkontaktierungen den Routungsaufwand (und damit die Größe) einer Zelle 160 reduzieren.
  • Wie in den 11A-11B gezeigt, ätzt der zweite Strukturierungsprozess den MTJ-Stapel 138 und die obere Elektrode 142 so, dass der MTJ-Stapel 138 und die obere Elektrode 142 eine kleinere Seitenfläche aufweisen als die SOT-Schicht 136. Die resultierende Form des MTJ-Stapels 138 und der oberen Elektrode 142 kann eine ungefähre Kreisform aufweisen, oder kann eine längliche Form, wie zum Beispiel eine elliptische Form, eine runde Rechteckform oder dergleichen haben. Als Beispiel zeigt 11B eine vergrößerte Darstellung des MTJ-Stapels 138 und der oberen Elektrode 142, die eine ungefähr elliptische Form aufweist, wobei sich die längere Abmessung (zum Beispiel die Hauptachse) entlang der y-Achse erstreckt und die kürzere Abmessung (zum Beispiel die Nebenachse) entlang der x-Achse erstreckt. In der in den 11A-11B veranschaulichten Ausführungsform wird der MTJ-Stapel 138 so strukturiert, dass er eine Länge DY in der y-Achse zwischen etwa 10 nm und etwa 100 nm und eine Länge DX in der x-Achse zwischen etwa 50 nm und etwa 500 nm aufweist. In einigen Ausführungsformen kann die längere Abmessung des MTJ-Stapels 138 in einer Richtung (zum Beispiel der y-Achse) senkrecht zur Stromflussrichtung entlang der SOT-Schicht 136 (zum Beispiel der x-Achse) dafür sorgen, dass eine geringere Strommenge benötigt wird, um den Widerstandszustand der Zelle 160 zu wechseln, und kann außerdem eine verbesserte Beibehaltung des Widerstandszustands der Zelle 160 ermöglichen. In einigen Ausführungsformen kann der Umstand, dass die längere Abmessung des MTJ-Stapels 138 in der y-Achse verläuft, es erlauben, das magnetische Moment der freien Schicht 140A des MTJ-Stapels 138 entweder in eine positive y-Richtung oder in eine negative y-Richtung einzustellen. Der MTJ-Stapel 138 kann in anderen Ausführungsformen kreisförmig sein oder eine längere Abmessung in anderen Richtungen aufweisen, und ein Beispiel für eine solche Ausführungsform wird unten in den 17A-17B beschrieben.
  • In 12 werden gemäß einigen Ausführungsformen in einer dielektrischen Schicht 124B Durchkontaktierungen 126B ausgebildet, um eine elektrische Verbindung zu den oberen Elektroden 142 herzustellen. In einigen Ausführungsformen wird zunächst eine dielektrische Schicht 146 über den SOT-MRAM-Strukturen 150 und über der dielektrischen Schicht 134 gebildet. Die dielektrische Schicht 146 kann ein Material sein, das denen ähnelt, die oben für die dielektrische Schicht 104 beschrieben wurden, und kann mittels ähnlicher Techniken gebildet werden. In einigen Ausführungsformen kann ein Planarisierungsprozess (zum Beispiel ein CMP- oder Schleifprozess) ausgeführt werden, nachdem das Material der dielektrischen Schicht 146 abgeschieden wurde, um die oberen Elektroden 146 freizulegen. In einigen Ausführungsformen kann der Planarisierungsprozess unter Verwendung der oberen Elektroden 142 als eine CMP-Stoppschicht ausgeführt werden. Dementsprechend kann die Oberseite des dielektrischen Materials 146 mit den Oberseiten der oberen Elektroden 142 bündig sein.
  • Die dielektrische Schicht 124B kann dann über der dielektrischen Schicht 146 gebildet werden. Die dielektrische Schicht 124B kann ein Material sein, das denen ähnelt, die oben für die dielektrische Schicht 104 oder die dielektrische Schicht 124A beschrieben wurden, und kann mittels ähnlicher Techniken gebildet werden. In einigen Ausführungsformen kann zunächst eine Ätzstoppschicht (in 12 nicht gezeigt) über der dielektrischen Schicht 146 abgeschieden werden, bevor die dielektrische Schicht 124B gebildet wird. Anschließend können mittels eines Fotolithografie- und Ätzprozesses Öffnungen in der dielektrischen Schicht 124B gebildet werden, um die oberen Elektroden 142 freizulegen. Zum Beispiel kann eine Photoresiststruktur über der dielektrischen Schicht 124B gebildet und strukturiert werden, und dann kann ein anisotroper Ätzprozess unter Verwendung der strukturierten Photoresiststruktur als eine Ätzmaske ausgeführt werden. Wenn eine Ätzstoppschicht vorhanden ist, so kann sie während des Ätzprozesses als ein Ätzstopp verwendet werden.
  • Anschließend kann leitfähiges Material innerhalb der Öffnungen abgeschieden werden, um die Durchkontaktierungen 126B zu bilden. Ein Planarisierungsprozess kann verwendet werden, um überschüssiges leitfähiges Material zu entfernen. In einigen Ausführungsformen wird vor dem Abscheiden des leitfähigen Materials eine Sperrschicht gebildet. Die Sperrschicht oder das leitfähige Material der Durchkontaktierungen 126B kann denen ähneln, die oben für die Kontaktstecker 118 oder 124A beschrieben wurden, und kann mittels ähnlicher Techniken gebildet werden.
  • Wie in den 13A-13B gezeigt, werden Leitungen 130B gebildet, um eine elektrische Routung innerhalb der SOT-MRAM-Vorrichtung 100 zu bilden und Zellen 160 innerhalb der SOT-MRAM-Vorrichtung 100 zu bilden. Die Leitungen 130B können innerhalb einer dielektrischen Schicht 128B gebildet werden, die über der dielektrischen Schicht 124B gebildet ist. Die dielektrische Schicht 128B kann ein Material sein, das denen ähnelt, die oben für die dielektrische Schicht 104 oder die dielektrische Schicht 128A beschrieben wurden, und kann mittels ähnlicher Techniken gebildet werden. Die dielektrische Schicht 124B und die dielektrische Schicht 128B können in einigen Ausführungsformen als eine IMD angesehen werden.
  • Die Leitungen 130B können Materialien umfassen, die denen ähneln, die oben für die Leitungen 120 oder die Leitungen 130A beschrieben wurden, und können mittels ähnlicher Techniken gebildet werden. Zum Beispiel können Leitungen 130B mittels einer geeigneten Technik gebildet werden, wie zum Beispiel Damaszen, Dual-Damaszen, Plattierung, Abscheidung oder dergleichen, oder Kombinationen davon. In einigen Ausführungsformen kann ein leitfähiges Material der Durchkontaktierungen 126B und der Leitungen 130B im selben Schritt abgeschieden werden, zum Beispiel, wenn ein Dual-Damaszen-Prozess zum Bilden der Durchkontaktierungen 126B und 130B verwendet wird.
  • Wie in 13A gezeigt, stellen die Leitungen 130B über die Durchkontaktierungen 126B einen elektrischen Kontakt zu den oberen Elektroden 142 her und bilden so Zellen 160 der SOT-MRAM-Vorrichtung 100. Einige beispielhafte Zellen 160 sind in den 13A-13B gekennzeichnet. In einigen Ausführungsformen werden Teile der Leitungen 130B als eine Lesebitleitung (Read Bit Line, RBL) für jede Zelle 160 in der SOT-MRAM-Vorrichtung 100 (wie unten noch ausführlicher beschrieben wird) verwendet und wurden entsprechend als eine „RBL“ bezeichnet. Die Ausführungsformen der vorliegenden Offenbarung können es ermöglichen, Zellen 160 mit kleineren seitlichen Abmessungen zu bilden, was die Speicherdichte einer SOT-MRAM-Vorrichtung 100 erhöhen kann und aufgrund der kürzeren Routungsdistanz innerhalb und zwischen den Zellen 160 eine verbesserte Betriebsgeschwindigkeit ermöglichen kann. In einigen Ausführungsformen kann eine Zelle 160 mit einer Länge L2 zwischen etwa 30 nm und etwa 300 nm und einer Breite W2 zwischen etwa 20 nm und etwa 200 nm gebildet werden. In einigen Ausführungsformen kann eine Zelle 160 eine Fläche zwischen etwa 600 nm2 und etwa 60000 nm2 aufweisen. In einigen Ausführungsformen umfasst eine Zelle 160 Abschnitte von drei benachbarten Gate-Strukturen 114, und die Länge L2 einer Zelle 160 wird mindestens teilweise durch den Abstand zwischen den Gate-Strukturen 114 bestimmt. Zum Beispiel kann die Länge L2 einer Zelle 160 etwa das Dreifache des Abstands zwischen benachbarten Gate-Strukturen 114 betragen. In einigen Ausführungsformen umfasst eine Zelle 160 Abschnitte von drei benachbarten Finnen 116, und die Breite W2 einer Zelle 160 wird mindestens teilweise durch den Abstand zwischen den Finnen 116 bestimmt. Zum Beispiel kann die Breite W2 einer Zelle 160 etwa das Doppelte des Abstands zwischen benachbarten Finnen 116 betragen.
  • Wie in 14 gezeigt, werden gemäß einigen Ausführungsformen zusätzliche Durchkontaktierungen 126C und Leitungen 130C gebildet, um die SOT-MRAM-Vorrichtung 100 zu bilden. 14 zeigt einen einzelnen Satz Durchkontaktierungen (Durchkontaktierungen 126C) und Leitungen (Leitungen 130C), die über den Leitungen 130B gebildet sind, aber in anderen Ausführungsformen können auch mehrere Sätze von Durchkontaktierungen und/oder Leitungen in einem Stapel gebildet werden. Die mehreren Sätze von Durchkontaktierungen und Leitungen können in ähnlicher Weise gebildet werden wie die Durchkontaktierungen 126C und die Leitungen 130C. Die Durchkontaktierungen 124C und die Leitungen 130C können den Durchkontaktierungen 124B und 130B ähneln und können aus ähnlichen Materialien und in ähnlicher Weise gebildet werden. Wie in 14 gezeigt, können die Durchkontaktierungen 126C in einer dielektrischen Schicht 124C gebildet werden, und die Leitungen 130C können in einer dielektrischen Schicht 128C gebildet werden. Die dielektrische Schicht 124C und/oder die dielektrische Schicht 128C können als eine IMD angesehen werden.
  • 15 veranschaulicht einen schematischen Aufbau einer Zelle 160 einer SOT-MRAM-Vorrichtung 100 und Spannungen, die Lese- und Schreiboperationen entsprechen, gemäß einigen Ausführungsformen. Die Zelle 160 umfasst zwei Transistoren 110, deren Drains mit der SOT-Schicht 136 gekoppelt sind. Die Source des ersten Transistors 110 ist mit einer ersten Source-Leitung „SL1“ gekoppelt, die eine SL1-Leitung 120 sein kann, wie in 14 gezeigt. Die Source des zweiten Transistors 110 ist mit einer zweiten Source-Leitung „SL2“ gekoppelt, die eine SL2-Leitung 120 sein kann, wie in 14 gezeigt. Die Gate-Struktur 114 eines ersten Transistors 110 ist mit einer ersten Wortleitung „WL1“ gekoppelt, und die Gate-Struktur 114 eines zweiten Transistors 110 ist mit einer zweiten Wortleitung „WL2“ gekoppelt. Jede Wortleitung WL1 und WL2 kann elektrisch mit einer Gate-Struktur 114 eines Transistors 110 verbunden werden, wie zum Beispiel mit entsprechenden Gate-Strukturen 114, die mit „WL“ bezeichnet sind und zum Beispiel in 14 gezeigt sind. In einigen Ausführungsformen kann eine erste Leitung elektrisch mit der WL1-Gate-Struktur 114 gekoppelt sein, und eine zweite Leitung kann elektrisch mit der WL2-Gate-Struktur 114 gekoppelt sein. Der MTJ-Stapel 138 der Zelle 160 ist mit einer Lesebitleitung „RBL“ gekoppelt, die eine Leitung 130B sein kann, wie beispielsweise in 14 gezeigt. Die im vorliegenden Text beschriebenen Zellen 160 verwenden dieselben Wortleitungen (WL1, WL2) für Lese- und Schreiboperationen, so dass der Routungsaufwand zum Beispiel in Bezug auf eine Zellenkonfiguration reduziert werden kann, die getrennte Wortleitungen für Lese- und Schreiboperationen aufweist. Durch Kombinieren von Wortleitungen für Lese- und Schreiboperationen in dieser Weise kann die Größe der Zellen reduziert werden, und der Widerstand der Wortleitungen kann reduziert werden.
  • Wir wenden uns der Tabelle in 15 zu. Eine Leseoperation der Zelle 160 wird ausgeführt, indem eine Spannung „Vr“ an die RBL angelegt wird, eine Nullspannung (die zum Beispiel als eine Erdung („GND“)) verwendet wird, an SL1 und SL2 angelegt wird, und eine Spannung „Vg“ an WL1 und WL2 angelegt wird. Auf diese Weise werden die Transistoren 110 eingeschaltet, so dass Strom von der RBL durch den MTJ-Stapel 138 und zu SL1/SL2 fließen kann. Der Strombetrag, der zwischen SL1/SL2 und RBL fließt, gibt an, ob sich die Zelle 160 in einem hochohmigen oder einem niedrigohmigen Zustand befindet. Die hochohmigen und niedrigohmigen Zustände der Zelle 160 entsprechen unterschiedlichen Bitzuständen (zum Beispiel „0“ oder „1“), so dass der Strombetrag anzeigt, ob der Bitzustand der Zelle 160 einer „0“ oder einer „1“ entspricht. In einigen Fällen kann die Verwendung von SL1 und SL2 als GND, wie beschrieben, den Widerstand der Leseoperation verringern, was den Stromverbrauch senken und die Lesegeschwindigkeit verbessern kann.
  • Eine Schreiboperation der Zelle 160 wird ausgeführt, indem man einen Strom durch die SOT-Schicht 138 fließen lässt, wodurch in der SOT-Schicht 136 spinpolarisierte Ströme erzeugt werden, die ihren Spin zu der freien Schicht 140A des MTJ-Stapels 138 übertragen und das magnetische Moment der freien Schicht 140A in eine von zwei Richtungen einstellen. Die Stromrichtung innerhalb der SOT-Schicht 136 bestimmt die Richtung, in die das magnetische Moment der freien Schicht 140A eingestellt wird. Die beiden Richtungen des magnetischen Moments der freien Schicht 140A entsprechen den beiden Zuständen (hochohmig oder niedrigohmig) der Zelle 160.
  • In der in 15 gezeigten Zelle 160 wird die Schreiboperation durch Anlegen einer Spannung „Vg“ an WL1 und WL2 und durch Anlegen unterschiedlicher Spannungen an SL1 und SL2 ausgeführt. Welche Spannungen an SL1 und SL2 angelegt werden, hängt davon ab, ob ein hochohmiger Zustand oder ein niedrigohmiger Zustand der Zelle 160 gewünscht wird. Während einer Schreiboperation lässt man die RBL-Spannung floaten, da kein Strom durch den MTJ-Stapel 138 fließt. Als ein Beispiel kann eine „0“ in die Zelle 160 geschrieben werden, indem eine Spannung „Vw“ an SL1 und eine Nullspannung (zum Beispiel GND) an SL2 angelegt wird. Dadurch fließt ein Strom in einer x-Richtung durch die SOT-Schicht 136 (zum Beispiel von links nach rechts in 15) und stellt das magnetische Moment der freien Schicht 140A in eine entsprechende erste Richtung ein. Eine „1“ kann in die Zelle 160 geschrieben werden, indem eine Spannung „Vw“ an SL2 und eine Nullspannung (zum Beispiel GND) an SL1 angelegt wird. Dadurch fließt ein Strom durch die SOT-Schicht 136 in die entgegengesetzte x-Richtung (zum Beispiel von rechts nach links in 15) und stellt das magnetische Moment der freien Schicht 140A in eine entsprechende zweite Richtung ein. Auf diese Weise können die Lese- und Schreiboperationen einer Zelle 160 einer SOT-MRAM-Vorrichtung 100 mit Hilfe von nur zwei Transistoren 110 ausgeführt werden.
  • 16 veranschaulicht einen schematischen Aufbau einer Zelle 160 einer SOT-MRAM-Vorrichtung 100 und Spannungen, die Lese- und Schreiboperationen entsprechen, gemäß einigen Ausführungsformen. Die in 16 gezeigte Zelle 160 ähnelt der, die in 15 gezeigt ist, mit der Ausnahme, dass nur eine einzige Wortleitung „WL“ mit beiden Transistoren 110 gekoppelt ist, anstatt dass jeder Transistor 110 mit einer separaten Wortleitung (zum Beispiel WL1 und WL2) gekoppelt ist. Weil die Gates jedes Transistors 110 während Lese- und Schreiboperationen auf die gleiche Spannung eingestellt werden, können die Gates beider Transistoren 110 mit derselben Wortleitung (WL) gekoppelt werden, wie in 16 gezeigt. Zum Beispiel kann eine einzelne Leitung elektrisch mit den WL-Gate-Strukturen 114 der beiden Transistoren 110 gekoppelt werden. In einigen Fällen kann die Verwendung einer einzelnen Wortleitung (WL) in dieser Weise den Routungsaufwand innerhalb der SOT-MRAM-Vorrichtung 100 reduzieren, was die Gesamtgröße der SOT-MRAM-Vorrichtung 100 reduzieren kann.
  • Wir wenden uns der Tabelle in 16 zu. Eine Leseoperation der Zelle 160 wird ausgeführt, indem eine Spannung „Vr“ an die RBL angelegt wird, eine Nullspannung (die zum Beispiel als eine Erdung („GND“)) verwendet wird, an SL1 und SL2 angelegt wird, und eine Spannung „Vg“ an WL angelegt wird. Die Schreiboperation wird durch Anlegen einer Spannung „Vg“ an WL und Anlegen verschiedener Spannungen an SL1 und SL2 ausgeführt. Während einer Schreiboperation lässt man die RBL-Spannung floaten, da kein Strom durch den MTJ-Stapel 138 fließt. Als ein Beispiel kann eine „0“ in die Zelle 160 geschrieben werden, indem eine Spannung „Vw“ an SL1 und eine Nullspannung (zum Beispiel GND) an SL2 angelegt werden, und eine „1“ kann in die Zelle 160 geschrieben werden, indem eine Spannung „Vw“ an SL2 und eine Nullspannung (zum Beispiel GND) an SL1 angelegt werden. In einigen Fällen kann die Verwendung von SL1 und SL2 als GND, wie beschrieben, den Widerstand der Leseoperation verringern, was den Stromverbrauch senken und die Lesegeschwindigkeit verbessern kann.
  • In den 17A-17B ist ein Zwischenschritt bei der Bildung einer SOT-MRAM-Vorrichtung 100 gemäß einigen Ausführungsformen gezeigt. Die in den 17A-17B gezeigte Struktur ähnelt der, die in den 11A-11B gezeigt ist, mit der Ausnahme, dass der MTJ-Stapel 138 und die obere Elektrode 142 der SOT-MRAM-Struktur 150 so strukturiert wurden, dass sie eine ungefähr elliptische Form haben, deren längere Abmessung (zum Beispiel die Hauptachse) entlang der x-Achse verläuft und deren kürzere Abmessung (zum Beispiel die Nebenachse) entlang der y-Achse verläuft. In einigen Ausführungsformen kann der Umstand, dass die längere Abmessung des MTJ-Stapels 138 in der y-Achse verläuft, es erlauben, das magnetische Moment der freien Schicht 140A des MTJ-Stapels 138 entweder in eine positive x-Richtung oder in eine negative y-Richtung einzustellen. In der in den 17A-17B veranschaulichten Ausführungsform wird der MTJ-Stapel 138 so strukturiert, dass er eine Länge DY in der y-Achse zwischen etwa 10 nm und etwa 100 nm und eine Länge DX in der x-Achse zwischen etwa 50 nm und etwa 500 nm aufweist. In einigen Ausführungsformen kann der MTJ-Stapel 138 kreisförmig sein, wodurch das magnetische Moment der freien Schicht 140A des MTJ-Stapels 138 entweder in eine positive z-Richtung oder in eine negative z-Richtung eingestellt werden kann. In einigen Ausführungsformen kann ein Permanentmagnet oder ein Elektromagnet (nicht gezeigt) in die SOT-MRAM-Vorrichtung 100 integriert werden, um das deterministische Umschalten der freien Schicht zu ermöglichen, wenn der MTJ-Stapel 138 eine längere x-Achsen-Abmessung aufweist oder wenn der MTJ-Stapel 138 kreisförmig ist. Auf diese Weise kann eine SOT-MRAM-Struktur 150 einer SOT-MRAM-Vorrichtung 100 gebildet werden, die unterschiedliche Konfigurationen oder Formen aufweist.
  • In 18 ist eine Draufsicht auf eine SOT-MRAM-Vorrichtung 200 mit Zellen 170 gemäß einigen Ausführungsformen gezeigt. Aus Gründen der besseren Übersichtlichkeit sind einige Strukturelemente der SOT-MRAM-Vorrichtung 200 in 18 nicht gezeigt. Die in 18 gezeigte Draufsicht ähnelt der, die in 11B für die SOT-MRAM-Vorrichtung 100 gezeigt ist, mit der Ausnahme, dass das Layout der Routung (zum Beispiel Leitungen 120), der Finnen 116, der Gate-Strukturen 114 und der SOT-MRAM-Strukturen 150 der SOT-MRAM-Vorrichtung 200 eine andere Konfiguration aufweist als die SOT-MRAM-Vorrichtung 100. Es ist außerdem anzumerken, dass die x-Achse und die y-Achse, die in 18 gezeigt sind, relativ zu der x-Achse und der y-Achse, die in 11B gezeigt sind, um 90 Grad gedreht sind.
  • Jede Zelle 170 der SOT-MRAM-Vorrichtung 200 umfasst zwei Transistoren 110 und arbeitet in ähnlicher Weise, wie es für die SOT-MRAM-Vorrichtung 100 beschrieben wurde. Während der Schreiboperation der Zellen 170 fließt der Strom jedoch durch die SOT-Schicht 136 in einer Richtung, die ungefähr parallel zur y-Achse verläuft. In der in 18 gezeigten SOT-MRAM-Vorrichtung 200 können die Zellen 170 eine kleinere Seitenfläche aufweisen als die Zellen 160 der SOT-MRAM-Vorrichtung 100. In einigen Ausführungsformen kann eine Zelle 170 mit einer Länge L3 zwischen etwa 40 nm und etwa 300 nm, wie zum Beispiel etwa 112 nm, und einer Breite W3 zwischen etwa 40 nm und etwa 300 nm gebildet werden. In einigen Ausführungsformen umfasst eine Zelle 170 Abschnitte von zwei benachbarten Gate-Strukturen 114, und die Länge L3 einer Zelle 170 wird mindestens teilweise durch den Abstand zwischen den Gate-Strukturen 114 bestimmt. Zum Beispiel kann die Länge L3 einer Zelle 170 etwa das Eineinhalbfache des Abstands zwischen benachbarten Gate-Strukturen 114 betragen. In einigen Ausführungsformen umfasst eine Zelle 170 Abschnitte von fünf benachbarten Finnen 116, und die Breite W3 einer Zelle 170 wird mindestens teilweise durch den Abstand zwischen den Finnen 116 bestimmt. Zum Beispiel kann die Breite W3 einer Zelle 170 etwa das Vierfache des Abstands zwischen benachbarten Finnen 116 betragen. Die in 18 gezeigte SOT-MRAM-Vorrichtung 200 ist ein Beispiel, und andere SOT-MRAM-Vorrichtungen mit anderen Konfigurationen oder Layouts fallen ebenfalls in den Geltungsbereich dieser Offenbarung.
  • Die Ausführungsformen der vorliegenden Offenbarung zeichnen sich durch einige vorteilhafte Merkmale aus. Durch das Bilden einer Zelle einer SOT-MRAM-Vorrichtung, die zwei Transistoren verwendet, wie beschrieben, kann die Größe der Zelle reduziert werden. Weil die SOT-Schicht unterhalb des MTJ-Stapels gebildet und mit den Transistoren verbunden wird, müssen beispielsweise keine zusätzlichen Durchkontaktierungen neben dem MTJ-Stapel gebildet werden, um mit einer darüber liegenden SOT-Schicht verbunden zu werden. Der Prozess, der zum Bilden von Zellen in der im vorliegenden Text beschriebenen Weise verwendet wird, kann eine bessere Gleichmäßigkeit und Zuverlässigkeit aufweisen als Prozesse, bei denen die SOT-Schicht über dem MTJ-Stapel gebildet wird. In einigen Fällen kann der erforderliche Mindestabstand zwischen dem MTJ-Stapel und einer benachbarten Durchkontaktierung zu einer größeren Zellgröße führen, was durch die im vorliegenden Text beschriebenen Ausführungsformen vermieden wird. Durch Kombinieren der Lese- und Schreiboperationen zu einer einzigen Wortzeile, die sowohl für Lese- als auch für Schreiboperationen verwendet wird, können die Größe der Zelle und der Routungsaufwand reduziert werden. Zusätzlich wird anstelle einer separaten Lesebitleitung und Schreibbitleitung nur eine einzige Lesebitleitung (RBL) verwendet, was das Routung reduziert und die Vorrichtungsgröße reduziert. Die reduzierte Routung kann die Betriebsgeschwindigkeit verbessern und gleichzeitig den Stromverbrauch reduzieren. Zusätzlich kann die Anzahl der Masken, die zum Bilden der SOT-MRAM-Vorrichtung verwendet werden, reduziert werden. In einigen Fällen kann der im vorliegenden Text beschriebene Prozess eine SOT-MRAM-Vorrichtung bilden, die dünner oder kleiner ist.
  • In einer Ausführungsform umfasst eine Vorrichtung einen ersten Transistor und einen zweiten Transistor auf einem Substrat, wobei der erste Transistor eine erste Gate-Struktur, eine erste Drain-Region und eine erste Source-Region umfasst, und wobei der zweite Transistor eine zweite Gate-Struktur, eine zweite Drain-Region und eine zweite Source-Region umfasst; eine erste untere Elektrode und eine zweite untere Elektrode über dem ersten Transistor und dem zweiten Transistor, wobei die erste untere Elektrode elektrisch mit der ersten Drain-Region gekoppelt ist und die zweite untere Elektrode elektrisch mit der zweiten Drain-Region gekoppelt ist; eine Spin Orbit Torque (SOT)-Schicht über der ersten unteren Elektrode und der zweiten unteren Elektrode, wobei die SOT-Schicht elektrisch mit der ersten unteren Elektrode und der zweiten unteren Elektrode gekoppelt ist; einen Magnetic Tunnel Junction (MTJ)-Stapel über der SOT-Schicht und in elektrischer Kopplung mit ihr; und eine obere Elektrode über dem MTJ-Stapel und in elektrischer Kopplung mit ihm. In einer Ausführungsform umfasst der erste Transistor einen ersten FinFET, und der zweite Transistor umfasst einen zweiten FinFET. In einer Ausführungsform erstreckt sich die SOT-Schicht seitlich von der ersten unteren Elektrode zu der zweiten unteren Elektrode in einer ersten Richtung, und der MTJ-Stapel weist eine längste seitliche Abmessung in einer zweiter Richtung senkrecht zu der ersten Richtung auf. In einer Ausführungsform erstreckt sich die SOT-Schicht seitlich von der ersten unteren Elektrode in einer ersten Richtung zu der zweiten unteren Elektrode, und der MTJ-Stapel hat eine längste seitliche Abmessung in der ersten Richtung. In einer Ausführungsform umfasst die Vorrichtung eine erste Wortleitung, die elektrisch mit der ersten Gate-Struktur gekoppelt ist, und eine zweite Wortleitung, die elektrisch mit der zweiten Gate-Struktur gekoppelt ist. In einer Ausführungsform ist die erste Wortleitung elektrisch mit der zweiten Wortleitung gekoppelt. In einer Ausführungsform umfasst die Vorrichtung eine erste Source-Leitung über, und in elektrischer Kopplung mit, dem ersten Drain und eine zweite Source-Leitung über, und in elektrischer Kopplung mit, dem zweiten Drain. In einer Ausführungsform umfasst der MTJ-Stapel eine ferromagnetische freie Schicht, eine Sperrschicht über der ferromagnetischen freien Schicht, eine ferromagnetische Referenzschicht über der Sperrschicht, und eine Synthetic Anti-Ferromagnetic-Schicht über der ferromagnetischen Referenzschicht.
  • In einer Ausführungsform umfasst eine Vorrichtung ein Substrat; Magneto-Resistive Random Access Memory (MRAM)-Zellen auf dem Substrat, wobei jede MRAM-Zelle ein erstes leitfähiges Strukturelement und ein zweites leitfähiges Strukturelement innerhalb einer dielektrischen Schicht umfasst; eine Spin Orbit Torque (SOT)-Schicht, die sich über das erste leitfähige Strukturelement und das zweite leitfähige Strukturelement erstreckt, wobei die SOT-Schicht elektrisch mit dem ersten leitfähigen Strukturelement und dem zweiten leitfähigen Strukturelement gekoppelt ist; einen Magnetic Tunnel Junction (MTJ)-Stapel über der SOT-Schicht und in elektrischer Kopplung mit ihr; und eine obere Elektrode über dem MTJ-Stapel und in elektrischer Kopplung mit ihm; und ein drittes leitfähiges Strukturelement, das sich über eine erste MRAM-Zelle der MRAM-Zellen und eine zweite MRAM-Zelle der MRAM-Zellen erstreckt, wobei das dritte leitfähige Strukturelement elektrisch mit der oberen Elektrode der ersten MRAM-Zelle und der oberen Elektrode der zweiten MRAM-Zelle gekoppelt ist. In einer Ausführungsform umfasst die Vorrichtung einen ersten FinFET und einen zweiten FinFET auf dem Substrat, wobei das erste leitfähige Strukturelement elektrisch mit dem ersten FinFET gekoppelt ist und das zweite leitfähige Strukturelement elektrisch mit dem zweiten FinFET gekoppelt ist. In einer Ausführungsform umfasst die Vorrichtung einen Dummy-FinFET, der seitlich zwischen dem ersten FinFET und dem zweiten FinFET angeordnet ist. In einer Ausführungsform weist jede MRAM-Zelle eine Fläche zwischen 500 nm2 und 60000 nm2 auf. In einer Ausführungsform umfasst der MTJ-Stapel eine freie Schicht und eine Referenzschicht, wobei die SOT-Schicht zwischen der Referenzschicht und dem Substrat angeordnet ist. In einer Ausführungsform weist der MTJ-Stapel eine Seitenfläche auf, die kleiner ist als die Seitenfläche der SOT-Schicht. In einer Ausführungsform ist der MTJ-Stapel seitlich zwischen dem ersten leitfähigen Strukturelement und dem zweiten leitfähigen Strukturelement angeordnet.
  • In einer Ausführungsform umfasst ein Verfahren Folgendes: Abscheiden einer ersten dielektrischen Schicht über einem Halbleitersubstrat; Abscheiden einer ersten Elektrodenschicht über der ersten dielektrischen Schicht; Ätzen der ersten Elektrodenschicht, um eine erste Elektrode und eine zweite Elektrode, die seitlich von der ersten Elektrode getrennt ist, zu bilden; Abscheiden eines Spin Orbit Torque (SOT)-Materials auf der ersten Elektrode und der zweiten Elektrode; Abscheiden von Magnetic Tunnel Junction (MTJ)-Schichten auf dem SOT-Material; Abscheiden einer zweiten Elektrodenschicht auf den MTJ-Schichten; Ätzen des SOT-Materials, um eine SOT-Schicht zu bilden, die sich von der ersten Elektrode zu der zweiten Elektrode erstreckt; Ätzen der MTJ-Schichten, um einen MTJ-Stapel auf der SOT-Schicht zu bilden; und Ätzen der zweiten Elektrodenschicht, um eine obere Elektrode auf dem MTJ-Stapel zu bilden. In einer Ausführungsform umfasst das Verfahren das Bilden eines ersten FinFET und eines zweiten FinFET in dem Halbleitersubstrat. In einer Ausführungsform umfasst das Verfahren das Bilden erster Leitungen über dem Substrat, wobei die erste Elektrode und die zweite Elektrode elektrisch mit den ersten Leitungen gekoppelt sind. In einer Ausführungsform umfasst das Verfahren das Bilden zweiter Leitungen über dem MTJ-Stapel, wobei eine zweite Leitung elektrisch mit der oberen Elektrode gekoppelt ist. In einer Ausführungsform weisen die zweiten Leitungen eine größere Leitungsbreite auf als die ersten Leitungen.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Vorrichtung aufweisend: einen ersten Transistor und einen zweiten Transistor auf einem Substrat, wobei der erste Transistor eine erste Gate-Struktur, eine erste Drain-Region und eine erste Source-Region aufweist, und wobei der zweite Transistor eine zweite Gate-Struktur, eine zweite Drain-Region und eine zweite Source-Region aufweist; eine erste untere Elektrode und eine zweite untere Elektrode über dem ersten Transistor und dem zweiten Transistor, wobei die erste untere Elektrode elektrisch mit der ersten Drain-Region gekoppelt ist, und die zweite untere Elektrode elektrisch mit der zweiten Drain-Region gekoppelt ist; eine Spin Orbit Torque-Schicht (SOT-Schicht) über der ersten unteren Elektrode und der zweiten unteren Elektrode, wobei die SOT-Schicht elektrisch mit der ersten unteren Elektrode und der zweiten unteren Elektrode gekoppelt ist; einen magnetischen Tunnelübergang-Stapel (MTJ-Stapel) über und in elektrischer Kopplung mit der SOT-Schicht; und eine obere Elektrode über und in elektrischer Kopplung mit dem MTJ-Stapel.
  2. Vorrichtung nach Anspruch 1, wobei der erste Transistor einen ersten FinFET umfasst und der zweite Transistor einen zweiten FinFET aufweist.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei sich die SOT-Schicht seitlich von der ersten unteren Elektrode in einer ersten Richtung zu der zweiten unteren Elektrode erstreckt, und wobei der MTJ-Stapel eine längste seitliche Abmessung in einer zweiten Richtung senkrecht zu der ersten Richtung aufweist.
  4. Vorrichtung nach Anspruch 1 oder 2, wobei sich die SOT-Schicht seitlich von der ersten unteren Elektrode in einer ersten Richtung zu der zweiten unteren Elektrode erstreckt, und wobei der MTJ-Stapel eine längste seitliche Abmessung in der ersten Richtung aufweist.
  5. Vorrichtung nach einem der vorangehenden Ansprüche, die ferner eine erste Wortleitung, die elektrisch mit der ersten Gate-Struktur gekoppelt ist, und eine zweite Wortleitung aufweist, die elektrisch mit der zweiten Gate-Struktur gekoppelt ist.
  6. Vorrichtung nach Anspruch 5, wobei die erste Wortleitung elektrisch mit der zweiten Wortleitung gekoppelt ist.
  7. Vorrichtung nach einem der vorangehenden Ansprüche, die ferner aufweisend: eine erste Source-Leitung über und in elektrischer Kopplung mit dem ersten Drain; und eine zweite Source-Leitung über und in elektrischer Kopplung mit dem zweiten Drain.
  8. Vorrichtung nach einem der vorangehenden Ansprüche, wobei der MTJ-Stapel eine ferromagnetische freie Schicht, eine Sperrschicht über der ferromagnetischen freien Schicht, eine ferromagnetische Referenzschicht über der Sperrschicht und eine Synthetic Anti-Ferromagnetic-Schicht über der ferromagnetischen Referenzschicht aufweist.
  9. Vorrichtung aufweisend: ein Substrat; mehrere MRAM-Zellen auf dem Substrat, wobei jede MRAM-Zelle der Mehreren MRAM-Zellen Folgendes aufweist: - ein erstes leitfähiges Strukturelement und ein zweites leitfähiges Strukturelement innerhalb einer dielektrischen Schicht; - eine SOT-Schicht, die sich über das erste leitfähige Strukturelement und das zweite leitfähige Strukturelement erstreckt, wobei die SOT-Schicht elektrisch mit dem ersten leitfähigen Strukturelement und dem zweiten leitfähigen Strukturelement gekoppelt ist; - einen MTJ-Stapel über und in elektrischer Kopplung mit der SOT-Schicht; und - eine obere Elektrode über und in elektrischer Kopplung mit dem MTJ-Stapel; und ein drittes leitfähiges Strukturelement, das sich über eine erste MRAM-Zelle der mehreren MRAM-Zellen und eine zweite MRAM-Zelle der mehreren MRAM-Zellen erstreckt, wobei das dritte leitfähige Strukturelement elektrisch mit der oberen Elektrode der ersten MRAM-Zelle und der oberen Elektrode der zweiten MRAM-Zelle gekoppelt ist.
  10. Vorrichtung nach Anspruch 9, ferner aufweisend einen ersten FinFET und einen zweiten FinFET auf dem Substrat, wobei das erste leitfähige Strukturelement elektrisch mit dem ersten FinFET gekoppelt ist und das zweite leitfähige Strukturelement elektrisch mit dem zweiten FinFET gekoppelt ist.
  11. Vorrichtung nach Anspruch 10, die ferner einen Dummy-FinFET umfasst, der seitlich zwischen dem ersten FinFET und dem zweiten FinFET angeordnet ist.
  12. Vorrichtung nach einem der vorangehenden Ansprüche 9 bis 11, wobei jede MRAM-Zelle der mehreren MRAM-Zellen eine Fläche zwischen 500 nm2 und 60000 nm2 aufweist.
  13. Vorrichtung nach einem der vorangehenden Ansprüche 9 bis 12, wobei der MTJ-Stapel eine freie Schicht und eine Referenzschicht umfasst, wobei die SOT-Schicht zwischen der Referenzschicht und dem Substrat angeordnet ist.
  14. Vorrichtung nach einem der vorangehenden Ansprüche 9 bis 13, wobei der MTJ-Stapel eine Seitenfläche aufweist, die kleiner als die Seitenfläche der SOT-Schicht ist.
  15. Vorrichtung nach einem der vorangehenden Ansprüche 9 bis 14, wobei der MTJ-Stapel seitlich zwischen dem ersten leitfähigen Strukturelement und dem zweiten leitfähigen Strukturelement angeordnet ist.
  16. Verfahren umfassend: Abscheiden einer ersten dielektrischen Schicht auf einem Halbleitersubstrat; Abscheiden einer ersten Elektrodenschicht über der ersten dielektrischen Schicht; Ätzen der ersten Elektrodenschicht, um eine erste Elektrode und eine zweite Elektrode zu bilden, die seitlich von der ersten Elektrode getrennt ist; Abscheiden eines SOT-Materials auf der ersten Elektrode und der zweiten Elektrode; Abscheiden mehrerer MTJ-Schichten auf dem SOT-Material; Abscheiden einer zweiten Elektrodenschicht auf den mehreren MTJ-Schichten; Ätzen des SOT-Materials, um eine SOT-Schicht zu bilden, die sich von der ersten Elektrode zu der zweiten Elektrode erstreckt; Ätzen der mehreren MTJ-Schichten, um einen MTJ-Stapel auf der SOT-Schicht zu bilden; und Ätzen der zweiten Elektrodenschicht, um eine obere Elektrode auf dem MTJ-Stapel zu bilden.
  17. Verfahren nach Anspruch 16, das ferner das Bilden eines ersten FinFET und eines zweiten FinFET in dem Halbleitersubstrat umfasst.
  18. Verfahren nach Anspruch 16 oder 17, das ferner das Bilden mehrerer erster Leitungen über dem Substrat umfasst, wobei die erste Elektrode und die zweite Elektrode elektrisch mit den mehreren ersten Leitungen gekoppelt sind.
  19. Verfahren nach Anspruch 18, das ferner das Bilden mehrerer zweiter Leitungen über dem MTJ-Stapel umfasst, wobei eine zweite Leitung der mehreren zweiten Leitungen elektrisch mit der oberen Elektrode gekoppelt ist.
  20. Verfahren nach Anspruch 19, wobei die mehreren zweiten Leitungen eine größere Leitungsbreite aufweisen als die mehreren ersten Leitungen.
DE102019130274.9A 2019-10-30 2019-11-11 Halbleiter-mram-vorrichtung und verfahren Pending DE102019130274A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/668,576 2019-10-30
US16/668,576 US11430832B2 (en) 2019-10-30 2019-10-30 Semiconductor MRAM device and method

Publications (1)

Publication Number Publication Date
DE102019130274A1 true DE102019130274A1 (de) 2021-05-06

Family

ID=75485307

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019130274.9A Pending DE102019130274A1 (de) 2019-10-30 2019-11-11 Halbleiter-mram-vorrichtung und verfahren

Country Status (5)

Country Link
US (2) US11430832B2 (de)
KR (2) KR20210053124A (de)
CN (1) CN112750856B (de)
DE (1) DE102019130274A1 (de)
TW (1) TWI774108B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230345738A1 (en) * 2020-06-29 2023-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201280B2 (en) * 2019-08-23 2021-12-14 Western Digital Technologies, Inc. Bottom leads chemical mechanical planarization for TMR magnetic sensors
US11430832B2 (en) * 2019-10-30 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor MRAM device and method
CN113078256A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 磁随机存取存储单元及磁随机存取存储器的形成方法
CN113903764A (zh) 2020-07-07 2022-01-07 联华电子股份有限公司 半导体元件及其制作方法
US20220406992A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Memory Device And Method Of Forming The Same
WO2023017720A1 (ja) * 2021-08-13 2023-02-16 株式会社村田製作所 半導体装置
US12062713B2 (en) 2021-11-26 2024-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and forming method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160225423A1 (en) * 2015-02-02 2016-08-04 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with low switching current density
DE102016117034A1 (de) * 2015-12-31 2017-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur und Verfahren zur Bildung derselben
US20180248110A1 (en) * 2017-02-28 2018-08-30 Spin Transfer Technologies, Inc. Precessional spin current structure for mram
US10411069B1 (en) * 2018-02-17 2019-09-10 GlobalFoundries, Inc. Integrated circuits including magnetic random access memory structures and methods for fabricating the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872640B1 (en) * 2004-03-16 2005-03-29 Micron Technology, Inc. SOI CMOS device with reduced DIBL
JP2013069865A (ja) 2011-09-22 2013-04-18 Toshiba Corp 磁気メモリ
US8917531B2 (en) * 2013-03-14 2014-12-23 International Business Machines Corporation Cell design for embedded thermally-assisted MRAM
KR20150016797A (ko) 2013-08-05 2015-02-13 삼성전자주식회사 가상 분리 소스라인 구조를 갖는 불휘발성 반도체 메모리 장치의 메모리 셀 어레이
EP3104187A1 (de) 2015-06-09 2016-12-14 International Iberian Nanotechnology Laboratory Magnetoresistiver sensor
JP6316474B1 (ja) * 2017-03-21 2018-04-25 株式会社東芝 磁気メモリ
US20190066746A1 (en) * 2017-08-28 2019-02-28 Qualcomm Incorporated VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS
CN107611255B (zh) * 2017-09-11 2019-09-10 北京航空航天大学 一种高密度磁性存储器件
US10541361B2 (en) * 2017-11-30 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US11476408B2 (en) * 2018-09-27 2022-10-18 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication
US11605670B2 (en) * 2018-10-30 2023-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction structures and related methods
CN109585644A (zh) * 2018-11-09 2019-04-05 中国科学院微电子研究所 自旋轨道转矩磁阻式随机存储器及写入方法、装置
KR102604743B1 (ko) * 2018-12-11 2023-11-22 삼성전자주식회사 자기 메모리 장치
US11574666B2 (en) * 2019-01-11 2023-02-07 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11456100B2 (en) * 2019-05-17 2022-09-27 Taiwan Semiconductor Manufacturing Company Ltd. MRAM stacks, MRAM devices and methods of forming the same
US11522009B2 (en) * 2019-07-30 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having self-aligned shunting layer
US11469371B2 (en) * 2019-08-29 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. SOT-MRAM cell in high density applications
US11430832B2 (en) * 2019-10-30 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor MRAM device and method
US11502241B2 (en) * 2019-12-31 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160225423A1 (en) * 2015-02-02 2016-08-04 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with low switching current density
DE102016117034A1 (de) * 2015-12-31 2017-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur und Verfahren zur Bildung derselben
US20180248110A1 (en) * 2017-02-28 2018-08-30 Spin Transfer Technologies, Inc. Precessional spin current structure for mram
US10411069B1 (en) * 2018-02-17 2019-09-10 GlobalFoundries, Inc. Integrated circuits including magnetic random access memory structures and methods for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230345738A1 (en) * 2020-06-29 2023-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same
US12022665B2 (en) * 2020-06-29 2024-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same

Also Published As

Publication number Publication date
US20220359613A1 (en) 2022-11-10
TWI774108B (zh) 2022-08-11
CN112750856A (zh) 2021-05-04
KR102499931B1 (ko) 2023-02-16
US20210134882A1 (en) 2021-05-06
CN112750856B (zh) 2024-03-29
KR20210053124A (ko) 2021-05-11
KR20220025781A (ko) 2022-03-03
TW202123500A (zh) 2021-06-16
US11430832B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
DE102019130274A1 (de) Halbleiter-mram-vorrichtung und verfahren
DE102019116738B4 (de) Magnetisches tunnelverbindungs- (mtj) element mit amorpher pufferschicht und deren herstellungsverfahren
DE102016116301B4 (de) Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102005036073B4 (de) Verfahren zum Herstellen einer Leiterbahn mit ferromagnetischem Liner einer magnetischen Speichereinrichtung
DE102005034665B4 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE60201625T2 (de) Halbleiterspeicheranordnung mit Magnetwiderstandselement und Herstellungsverfahren
DE102018124716A1 (de) Magnetischer Direktzugriffsspeicher und Herstellungsverfahren dafür
DE102016101776A1 (de) Techniken zum Verbinden einer oberen MRAM-MTJ-Elektrode
DE102015112860A1 (de) Herstellungstechniken und entsprechedne Vorrichtungen für Magnetic-Tunnel-Junction-Vorrichtungen
DE112016006556T5 (de) Ansätze zum Einbetten von Spin-Hall-MTJ-Vorrichtungen in einen Logikprozessor und die daraus resultierenden Strukturen
DE102020102256A1 (de) Magnetische vorrichtung und magnetischer direktzugriffspeicher
DE102021100470A1 (de) Magnetischer tunnelübergang mit synthetischer freier schicht für sot-mram
DE102021100773A1 (de) Verspannte ferromagnetische hall-metall-sot-schicht
DE102019125887A1 (de) Magnetdirektzugriffspeicher-gestützte bauelemente und verfahren zur herstellung
DE102019127079B4 (de) Tunnelkontaktselektor-MRAM und Verfahren zu dessen Herstellung
DE102019116497A1 (de) Magnetischer direktzugriffsspeicher und herstellungsverfahren davon
DE102019124068A1 (de) Halbleitervorrichtung mit magnetischen tunnelübergängen
DE102021108348A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112021005997T5 (de) Magnetoresistive zwei-bit-direktzugriffsspeicher-zelle
DE102019115296A1 (de) Techniken für eine verbindung zwischen einer oberen elektrode und durchkontaktierung bei mram-mtj
DE112022003125T5 (de) Magnetoresistives spin-orbit-torque-direktzugriffsspeicher-array
DE102020107566A1 (de) Interconnect- und Metallisierungsstrukturen für Logik- und Speichervorrichtungen und Fertigungsverfahren
DE102021113390A1 (de) Struktur und verfahren für mram-vorrichtungen mit einer slot-durchkontaktierung
DE102021130636B4 (de) Dreidimensionale trichterartige spin-transfer-drehmoment-mram-zelle mit ungleichmässiger dicke in jeder schicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027220000

Ipc: H10B0061000000