TW202123500A - 半導體磁阻隨機存取記憶體元件及其製作方法 - Google Patents

半導體磁阻隨機存取記憶體元件及其製作方法 Download PDF

Info

Publication number
TW202123500A
TW202123500A TW109137978A TW109137978A TW202123500A TW 202123500 A TW202123500 A TW 202123500A TW 109137978 A TW109137978 A TW 109137978A TW 109137978 A TW109137978 A TW 109137978A TW 202123500 A TW202123500 A TW 202123500A
Authority
TW
Taiwan
Prior art keywords
layer
spin
orbit torque
electrode
magnetic tunnel
Prior art date
Application number
TW109137978A
Other languages
English (en)
Other versions
TWI774108B (zh
Inventor
林世杰
宋明遠
野口紘希
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202123500A publication Critical patent/TW202123500A/zh
Application granted granted Critical
Publication of TWI774108B publication Critical patent/TWI774108B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種方法包括：在半導體基板上沈積第一介電層；在第一介電層上沈積第一電極層；蝕刻第一電極層以形成第一電極及自第一電極側向分離的第二電極；在第一電極及第二電極上沈積自旋軌道扭矩材料；在自旋軌道扭矩材料上沈積磁隧道結層；在磁隧道結層上沈積第二電極層；蝕刻自旋軌道扭矩材料以形成自第一電極延伸至第二電極的自旋軌道扭矩層；蝕刻磁隧道結層以在自旋軌道扭矩層上形成磁隧道結堆疊；以及蝕刻第二電極層以在磁隧道結堆疊上形成頂部電極。

Description

半導體磁阻隨機存取記憶體元件及方法
無
半導體記憶體被用於電子應用程式的積體電路中，例如包括手機及個人計算元件。一種半導體記憶體元件係磁阻隨機存取記憶體(Magneto-Resistive Random Access Memory；MRAM)，其涉及結合半導體技術及磁性材料及元件的自旋電子學。電子通過其磁矩，而非電子的電荷的自旋被用來儲存位元值。
習知的磁阻隨機存取記憶體單元係自旋轉移扭矩(Spin-Transfer Torque；STT)-磁阻隨機存取記憶體單元。典型的自旋轉移扭矩-磁阻隨機存取記憶體單元可包括磁隧道結(Magnetic Tunnel Junction；MTJ)堆疊，其包括釘紮層、釘紮層上的被釘紮層、被釘紮層上的隧道層及隧道層上的自由層。在磁阻隨機存取記憶體單元形成過程中，首先沈積了多個毯覆層。然後，通過光微影及蝕刻製程對毯覆層進行圖案化以形成磁隧道結堆疊。
由於程式化電流必須通過隧道層，自而降低或損壞隧道層，因此自旋轉移扭矩磁阻隨機存取記憶體單元存在可靠性問題。據此，開發了自旋軌道扭矩(Spin Orbit Torque；SOT)-磁阻隨機存取記憶體。在自旋軌道扭矩磁阻隨機存取記憶體單元的程式化中，程式化電流不通過隧道層，從而提高了自旋軌道扭矩磁阻隨機存取記憶體的可靠性，優於自旋轉移扭矩磁阻隨機存取記憶體。
無
以下揭示內容提供了許多不同的實施例或實例，用於實現本揭示案的不同特徵。下面描述組件及配置的具體實例以簡化本揭示案。當然，此等僅為實例，並非限制性的。例如，在下面的描述中，在第二特徵上方或在第二特徵之上形成第一特徵可包括第一及第二特徵直接接觸形成的實施例，並且亦可包括可在第一及第二特徵之間形成額外特徵的實施例，使得第一及第二特徵可能不直接接觸。另外，本揭示案可在各種實例中重複附圖標記及/或字母。這種重複係為了簡單及清晰的目的，其本身並不指示所論述的各種實施例及/或組態之間的關係。
此外，為了便於描述，這裡可使用空間相關術語，例如「底層」、「下方」、「下部」、「上覆」、「上部」等，來描述一個元件或特徵與另一個元件或特徵的關係，如圖中所示。除了圖中所示的方向之外，空間相關術語亦意欲涵蓋正在使用或操作的元件的不同方向。裝置可以其他方式定向(旋轉90度或在其他方向)，並且這裡使用的空間相對描述符亦可相應地被解釋。
根據各種實施例提供了自旋軌道扭矩(Spin Orbit Torque；SOT)-磁阻隨機存取記憶體(Magneto-Resistive Random Access Memory；MRAM)單元及其形成方法。根據一些實施例示出了形成自旋軌道扭矩-磁阻隨機存取記憶體單元的中間階段。論述了一些實施例的一些變化。本文所論述的實施例係為了提供實例以使得能夠製作或使用本揭示案的主題，並且熟習此項技術者將容易理解在保持在不同實施例的預期範圍內的同時可進行的修改。在各種視圖及說明性實施例中，相似附圖標記用於指定相似元件。儘管方法實施例可被論述為以特定順序執行，但其他方法實施例可以任何邏輯順序執行。
根據本揭示案的一些實施例，自旋軌道扭矩-磁阻隨機存取記憶體單元包括在磁隧道結堆疊下形成的自旋軌道扭矩層。自旋軌道扭矩層耦合至兩個電晶體，磁隧道結堆疊耦合至讀取位元線。通過以此方式形成單元，單元的大小可減小，單元內的佈線量可減小。這可提高自旋軌道扭矩-磁阻隨機存取記憶體元件的速度及功率效率，同時減小自旋軌道扭矩-磁阻隨機存取記憶體元件的尺寸。另外，如本文所述，可通過形成單元來減少形成單元的製程步驟的數目。
第1A-1B圖至第14圖示出了根據一些實施例的形成自旋軌道扭矩-磁阻隨機存取記憶體元件100的中間階段的橫截面圖及平面圖(參見第14圖)。第1A、2A、4A、10A、11A及13A圖所示的橫截面圖對應於第1B、2B、4B、10B、11B及13B圖所示的平面圖的橫截面，例如第1B圖所示的橫截面A-A。自旋軌道扭矩-磁阻隨機存取記憶體元件100包括配置在自旋軌道扭矩-磁阻隨機存取記憶體元件100內的陣列中的多個單元160。自旋軌道扭矩-磁阻隨機存取記憶體元件100的每個單元160充當儲存可讀取或寫入的單個位元的記憶體。在第1A、1B、2A、2B、4A、4B、10A、10B、11A及11B圖中，隨後形成單元160的實例區被標記為區160’。在一些實施例中，每個單元160包括耦合至例如鰭式場效電晶體的兩個電晶體110的自旋軌道扭矩-磁阻隨機存取記憶體結構150(參見第8圖至第11A-11B圖)。
第1A圖及第1B圖示出了根據一些實施例的基板102及在基板102上形成的多個電晶體110的橫截面圖、平面圖。電晶體110係自旋軌道扭矩-磁阻隨機存取記憶體元件100的隨後形成的單元160的一部分。第1A及1B圖中示出了一些實例電晶體110。基板102可為半導體基板，例如摻雜或未摻雜的矽，或者絕緣半導體(semiconductor-on-insulator；SOI)基板上的主動層。半導體基板可包括其他半導體材料，例如鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、氮化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括矽鍺(SiGe)、GaAsP、AlNiAs、AlGaAs、GaNiAs，GaInP及/或GaInAsP；或其組合。亦可使用其他基板，例如多層或梯度基板。
在一些實施例中，電晶體110係包含鰭片116、閘極結構114、源極區112S及汲極區112D的鰭式場效電晶體(Fin Field-Effect Transistor；FINFET)。如第1A及1B圖所示，鰭片116形成在基板102上，並且可包含與基板102相同的材料或不同的材料。在一些實施例中，可在一些鰭片116之間形成虛設鰭片116D，以改良製程均勻性。閘極結構114形成在多個鰭片116上並沿垂直於鰭片116的方向延伸。在一些實施例中，間隔件(圖中未示出)可設置在閘極結構114的側壁上。在一些實施例中，可在一些閘極結構114之間形成虛設閘極結構114D，以改良製程均勻性。在一些實施例中，虛設閘極結構114D可被視為「虛設電晶體」或「虛設鰭式場效電晶體」。一些閘極結構114被用作自旋軌道扭矩-磁阻隨機存取記憶體元件100中的字線(在下面更詳細地描述)，並且相應地被標記為「WL」。源極區112S及汲極區112D形成在閘極結構114兩側的鰭片116中。源極區112S及汲極區112D可為例如在鰭片116中形成的凹部中生長的鰭片116或磊晶材料的注入區域。在第1A-1B圖所示的實施例中，每個鰭片116的一側係相鄰的源極區112S，每個鰭片116的另一側係相鄰的汲極區112D。
圖中所示的電晶體110僅為示例，為了清楚起見，圖中可省略電晶體110的一些特徵。在其他實施例中，例如鰭片116、虛設鰭片116D、閘極結構114、虛設閘極結構114D、源極區112S、汲極區112D或其他特徵的配置、組態、尺寸或形狀可不同於所示。在其他實施例中，電晶體110可為另一種類型的電晶體，例如平面電晶體。
在第2A-2B圖中，根據一些實施例，在基板102上形成介電層104，並且圖案化以曝露源極區112S及汲極區112D。介電層104可覆蓋電晶體110，並且在一些實施例中可被視為層間介電層(Inter-Layer Dielectric layer；ILD)。介電層104可由任何合適的介電材料形成，包括，例如氮化矽的氮化物、例如氧化矽的氧化物、磷矽酸鹽玻璃(phosphosilicate glass；PSG)、硼矽酸鹽玻璃(borosilicate glass；BSG)、硼摻雜的磷矽酸鹽玻璃(boron-doped phosphosilicate glass；BPSG)等，或其組合。介電層104可使用任何可接受的沈積製程(例如旋塗、物理氣相沈積(physical vapor deposition；PVD)、化學氣相沈積(chemical vapor deposition；CVD)等)或其組合來形成。在一些實施例中，介電層104可為低k介電材料，例如介電常數(k值)小於約3.0的介電材料。
介電層104可被圖案化以形成開口106，開口106曝露源極區112S及汲極區112D以便隨後形成接觸塞118(參見第3圖)。介電層104可使用合適的光微影及蝕刻製程來圖案化。例如，可在介電層104上形成光致抗蝕劑結構(未示出)並圖案化。開口106可通過使用圖案化的光致抗蝕劑結構作為蝕刻光罩來蝕刻介電層104而形成。介電層104可使用適當的非等向性蝕刻製程(例如濕蝕刻製程或乾蝕刻製程)進行蝕刻。
轉到第3圖，根據一些實施例，形成接觸塞118以使電連接至源極區112S及汲極區112D。在一些實施例中，接觸塞118通過以下操作形成：沈積延伸至開口106中的毯覆阻障層(未單獨示出)，將導電材料沈積在毯覆阻障層上，並執行例如化學機械拋光(Chemical Mechanical Polish；CMP)製程或研磨製程的平坦化製程，以移除毯覆導電阻障層及導電材料的過多部分。在一些實施例中，阻障層可由一或多層鈦、氮化鈦、鉭、氮化鉭、氮化鎢、釕、銠、鉑、其他貴金屬、其他難熔金屬、其氮化物、其組合等形成。接觸塞118的導電材料可為金屬材料，例如銅、鋁、鎢、鈷、其合金等或其組合。可使用例如化學氣相沈積(CVD)、物理氣相沈積(PVD)、原子層沈積(Atomic Layer Deposition；ALD)、電鍍等適當的製程來形成接觸塞118的阻障層或導電材料。
轉到第4A-4B圖，形成導電線120以電連接接觸塞118並在自旋軌道扭矩-磁阻隨機存取記憶體元件100內提供電佈線。導電線120可形成在介電層122內，介電層122形成在介電層104上。介電層122可為類似於上述介電層104的材料(參見第2A-2B圖)，並且可使用與介電層104類似的技術來沈積。在一些實施例中，介電層122可被視為金屬間介電層(Inter-Metal Dielectric layer；IMD)。
可使用例如鑲嵌、雙鑲嵌、電鍍、沈積等或其組合等適當技術來形成導電線120。在一些實施例中，通過以下操作形成導電線120：首先沈積介電層122並圖案化介電層122以形成開口(例如，使用合適的光微影及蝕刻製程)，然後用導電材料填充介電層122中的開口。例如，導電線120可通過以下操作形成：在圖案化介電層122上沈積視情況選用之毯覆阻障層(未單獨示出)而形成，將導電材料沈積在毯覆阻障層上，以及執行例如CMP製程或研磨製程的平坦化製程，以移除毯覆導電阻障層及導電材料的多餘部分。阻障層或導電材料可類似於上述用於接觸塞118的材料(參見第3圖)，並且可使用類似的技術沈積。在一些實施例中，例如，若使用雙鑲嵌製程來形成接觸塞118及導電線120，則可在同一步驟中沈積接觸塞118及導電線120的導電材料。
在一些實施例中，導電線120通過以下操作形成：在介電層104及接觸塞118上首先沈積視情況選用之毯覆阻障層，將導電材料沈積在毯覆阻障層上，然後圖案化阻障層及導電材料(例如，使用合適的光微影及蝕刻製程)以形成導電線120。介電層122可沈積在導電線120上，並且執行平坦化製程以曝露導電線120。
在一些實施例中，一些接觸塞118通過導電線120彼此電連接，如第4B圖所示。在一些實施例中，導電線120的部分用作自旋軌道扭矩-磁阻隨機存取記憶體元件100中的第一源極線(「SL1導電線120」)或第二源極線(「SL2導電線120」)(在下面更詳細地描述)，並相應地被標記為「SL1」或「SL2」。一些接觸塞118由SL1導電線120連接，其他接觸塞118由SL2導電線120連接。在一些實施例中，自旋軌道扭矩-磁阻隨機存取記憶體元件100的每個單元160包括連接至第一電晶體110的源極區112S的SL1導電線120及連接至第二電晶體110的源極區112S的SL2導電線120。在一些實施例中，自旋軌道扭矩-磁阻隨機存取記憶體元件100的每個源極區112S連接至SL1導電線120或SL2導電線120。自旋軌道扭矩-磁阻隨機存取記憶體元件100內的導電線120的圖案亦可不同於所示，並且自旋軌道扭矩-磁阻隨機存取記憶體元件100可在接觸塞118及導電線120之間具有額外的電佈線層(例如，導電線及通孔)(下面關於第6圖更詳細地描述)。在一些實施例中，自旋軌道扭矩-磁阻隨機存取記憶體元件100的第一源極線或第二源極線可使用與所示不同的導電線組態連接至電晶體110，所述導電線組態可包括在不同層上形成的電佈線。
在第5圖中，根據一些實施例，在介電層124A內形成通孔126A以與導電線120進行電連接。在一些實施例中，介電層124A首先形成在導電線120及介電層122上。介電層124A可為類似於上述介電層104的材料，並且可使用類似技術形成。可在介電層124A中形成開口，以使用光微影及蝕刻製程來曝露導電線120。例如，可在介電層124A上形成光致抗蝕劑結構並圖案化，然後可使用圖案化光致抗蝕劑結構作為蝕刻光罩來執行非等向性蝕刻製程。導電材料可沈積在開口內形成通孔126A。可使用平坦化製程以移除多餘的導電材料。在一些實施例中，在沈積導電材料之前形成阻障層。通孔126A的阻障層或導電材料可類似於上述用於接觸塞118的阻障層或導電材料，並且可使用類似技術形成。
轉到第6圖，形成導電線130A以在自旋軌道扭矩-磁阻隨機存取記憶體元件100內提供電佈線。導電線130A可形成在介電層128A內，介電層128A形成在介電層124A上。介電層128A可為類似於上述介電層104的材料，並且可使用類似技術形成。在一些實施例中，介電層124A及介電層128A可被視為金屬間介電層。
導電線130A可包含與上述用於導電線120的材料類似的材料(參見第4A-4B圖)，並且可使用類似技術形成。例如，可使用例如鑲嵌、雙鑲嵌、電鍍、沈積等或其組合等適當技術來形成導電線130A。在一些實施例中，通孔126A及導電線130A的導電材料可在相同步驟中沈積，例如，若使用雙鑲嵌製程來形成通孔126A及導電線130A。在一些實施例中，導電線130A的線寬可大於導電線120的線寬。
在一些實施例中，可形成類似於通孔126A及導電線130A的額外通孔及導電線集合，以在自旋軌道扭矩-磁阻隨機存取記憶體元件100內提供額外的電佈線。例如，在形成導電線120之前，可在接觸塞118上形成導電線及通孔的額外交替層。在一些實施例中，可在導電線130A上形成額外的通孔及導電線的交替層。這樣，可使用自旋軌道扭矩-磁阻隨機存取記憶體元件100內的其他電佈線組態，並且所有此類組態都被認為在本揭示案的範圍內。
轉到第7圖，底部電極132形成為將隨後形成的自旋軌道扭矩-磁阻隨機存取記憶體結構150電連接至導電線130A。底部電極132可形成在介電層134內，介電層134形成在介電層128A上。介電層134可為類似於上述介電層104的材料 (見第2A-2B圖)，可使用與介電層104類似的技術沈積。
在一些實施例中，底部電極132由多層材料形成。底部電極132的材料可包括Cu、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、Co、Cox Fey Bz Ww 、氮化鈦(TiN)、氮化鉭(TaN)等、其組合或其多層。例如，底部電極132可包括在鉭氮化物層上形成的鉭氮化物層及鈦氮化物層。底部電極132的材料可使用一或多種合適的技術(例如CVD、ALD、PVD、濺鍍、電鍍等)或其組合來沈積。
在一些實施例中，通過首先將底部電極132的材料作為一或多個毯覆層沈積在介電層128A及導電線130A上而形成底部電極132。然後，可使用例如，適當的光微影及蝕刻製程以形成底部電極132。然後，可將介電層134沈積在底部電極132上，並執行平坦化製程以曝露底部電極132。
在一些實施例中，通過首先沈積介電層134並圖案化介電層134以形成開口(例如，使用合適的光微影及蝕刻製程)，然後用底部電極132的材料填充介電層134中的開口來形成底部電極132。在一些實施例中，可執行例如CMP製程或研磨製程之類的平坦化製程以移除底部電極132的材料的多餘部分。
轉到第8圖到第11A-11B圖，示出了根據一些實施例的自旋軌道扭矩-磁阻隨機存取記憶體結構150的形成。自旋軌道扭矩-磁阻隨機存取記憶體結構150(見第11A-11B圖)包括提供自旋軌道扭矩-磁阻隨機存取記憶體元件100的單元160的磁記憶體功能的多層。例如，每個單元160可包括一個自旋軌道扭矩-磁阻隨機存取記憶體結構。在一些實施例中，自旋軌道扭矩-磁阻隨機存取記憶體結構150係通過將多層沈積為毯覆層，然後將這些層圖案化以形成具有所需形狀及組態的自旋軌道扭矩-磁阻隨機存取記憶體結構150而形成的。在一些實施例中，自旋軌道扭矩-磁阻隨機存取記憶體結構150的層包括自旋軌道扭矩(Spin Orbit Torque；SOT)層136、磁隧道結(Magnetic Tunnel Junction；MTJ)堆疊138及頂部電極142。自旋軌道扭矩-磁阻隨機存取記憶體結構150的自旋軌道扭矩層136、磁隧道結堆疊138及/或頂部電極142可各自包括一或多種材料的一或多個層。
在第8圖中，根據一些實施例，自旋軌道扭矩-磁阻隨機存取記憶體結構150的層沈積為毯覆層。如第8圖所示，自旋軌道扭矩層136可首先沈積在介電層134及底部電極132上。然後，磁隧道結堆疊138可沈積在自旋軌道扭矩層136上，並且頂部電極142可沈積在磁隧道結堆疊138上。自旋軌道扭矩層136、磁隧道結堆疊138及/或頂部電極142可使用一或多種合適的沈積技術沈積，這取決於所沈積的材料。沈積技術可包括例如CVD、PVD、ALD、濺鍍、電鍍等技術或其組合。
參考第9圖，示出了根據一些實施例的沈積以形成自旋軌道扭矩-磁阻隨機存取記憶體結構150的自旋軌道扭矩層136、磁隧道結堆疊138及頂部電極142的層。第9圖中描述的自旋軌道扭矩-磁阻隨機存取記憶體結構150的層係代表性實例，具有其他層、材料、配置、成分或尺寸的自旋軌道扭矩-磁阻隨機存取記憶體結構、自旋軌道扭矩層、磁隧道結堆疊或頂部電極被認為在本揭示案的範圍內。
在一些實施例中，首先沈積自旋軌道扭矩層136，並與底部電極132電接觸。在自旋軌道扭矩-磁阻隨機存取記憶體元件100的單元160內，自旋軌道扭矩層136充當自旋極化電流的發生器。通過單元160的自旋軌道扭矩層136傳導電流，在橫向上產生自旋極化電流，並且此等自旋極化電流用於控制磁隧道結堆疊138的上覆自由層140A的磁矩。通過在磁隧道結堆疊138下方而非磁隧道結堆疊138上方形成自旋軌道扭矩層136，可減少製程步驟的數目。例如，避免了與自旋軌道扭矩層136連接的磁隧道結堆疊138相鄰形成通孔的額外製程步驟。
在一些實施例中，自旋軌道扭矩層136由重金屬或金屬合金形成，例如W、Ta、Pt、AuPt、W3 Ta、Bix Sey 、BiSeTe、其多層、其合金等或其組合。自旋軌道扭矩層136的厚度可在約1 nm到約20 nm之間，例如約5 nm。在一些情況下，自旋軌道扭矩層136的厚度可針對自旋軌道扭矩層136的組成或其他特性而最佳化。例如，使用較厚的自旋軌道扭矩層136可增加所產生的自旋極化電流，但自旋擴散亦可降低較厚的自旋軌道扭矩層136的效率。自旋軌道扭矩層136中的自旋擴散量可取決於自旋軌道扭矩層136的材料的自旋擴散長度。以此方式，可選擇自旋軌道扭矩層136的厚度以最大化單元160對於給定應用程式及用於自旋軌道扭矩層136的給定材料的效能。
然後，在一些實施例中，在包括自由層140A、阻障層140B、參考層140C、間隔層140D及合成反鐵磁(SAF)層140E的自旋軌道扭矩層136上形成磁隧道結堆疊138。磁隧道結堆疊138的自由層140A可沈積在自旋軌道扭矩層136上。在單元160的磁隧道結堆疊138中，自由層140A充當狀態保持層，其磁狀態判定單元160的狀態。例如，自由層140A的磁矩係可控的(例如，通過控制在自旋軌道扭矩層136中流動的電流)，並且通過以此方式控制自由層140A的磁矩，單元160的電阻可被置於高電阻狀態或低電阻狀態。單元160處於高電阻狀態或低電阻狀態取決於自由層140A及參考層140C的自旋極化的相對方向。自由層140A可由一或多種鐵磁性材料形成，例如一或多個層的CoFe、NiFe、CoFeB、CoFeBW、Ru及其合金等，或其組合。自由層140A可包括不同材料的多層，例如兩層CoFeB之間的Ru層，但可使用層或材料的其他組態。在一些實施例中，自由層140A的材料包括沈積以具有特定晶格排列方向(例如(100)取向)的晶體材料。自由層140A的厚度可在約0.4 nm到約4 nm之間。在一些實施例中，具有平面內磁非等向性(in-plane magnetic anisotropy；IMA)的自由層140A的厚度可在約1.3 nm到約4 nm之間，或者具有垂直於平面磁非等向性(perpendicular-to-plane magnetic anisotropy；PMA)的自由層140A的厚度可在約0.4 nm到約1.3 nm之間。自由層140A的適當厚度可由自由層140A的組成或自由層140A的磁性判定。
阻障層140B可沈積在自由層140A上。在一些實施例中，阻障層140B由一或多種材料(例如MgO、AlO、AlN等)或其組合形成。在一些實施例中，阻障層140B的材料包括沈積以具有特定晶格排列方向(例如(100)取向)的晶體材料。阻障層140B的材料可沈積為具有與自由層140A相同的晶格排列方向。在一些實施例中，阻障層140B的厚度可在約0.6 nm到約3 nm之間，例如約1 nm。在一些情況下，控制阻障層140B的厚度可控制磁隧道結堆疊138的電阻(RMTJ )。例如，較厚的阻障層140B可增加磁隧道結堆疊138的電阻。在一些實施例中，可通過控制磁隧道結堆疊138的電阻RMTJ 以匹配連接至單元160的電路的寄生電阻來改良單元160的效能。在某些情況下，以此方式匹配電阻可增加單元160可被讀取的操作條件的範圍。阻障層140B可足夠薄，使得電子能夠通過隧穿阻障層140B。
參考層140C可沈積在阻障層140B上。參考層140C可由鐵磁性材料形成，例如一或多層CoFe、NiFe、CoFeB、CoFeBW、其合金等或其組合。在一些實施例中，參考層140C的材料包括沈積以具有特定晶格排列方向(例如(100)取向)的晶體材料。參考層140C的材料可沈積為具有與阻障層140B相同的晶格排列方向。在一些實施例中，參考層140C的厚度可在約1 nm到約1.3 nm之間。在某些情況下，控制參考層140C的厚度可控制磁隧道結堆疊138的電阻(RMTJ )。例如，較厚的參考層140C可增加磁隧道結堆疊138的電阻。如前所述，可這樣控制參考層140C的厚度，以使磁隧道結堆疊138的電阻RMTJ 匹配相關電路的寄生電阻。
間隔層140D可沈積在參考層140C上。在一些實施例中，間隔層140D由例如W、Mo等材料或其組合形成。在一些實施例中，間隔層140D的厚度可在約2 Å到約1 nm之間。在一些實施例中，較厚的間隔層140D可用於減少來自上覆層的晶格錯位對參考層140C或自由層140A的影響。間隔層140D可足夠薄，使得電子能夠隧穿間隔層140D。
合成反鐵磁(Synthetic Anti-Ferromagnetic；SAF)層140E可形成在間隔層140D上。合成反鐵磁層140E用於在固定方向上釘住參考層140C的自旋極化方向。釘住參考層140C的自旋極化方向允許自旋軌道扭矩-磁阻隨機存取記憶體元件100的單元160通過改變自由層140A相對於參考層140C的自旋極化方向在低電阻狀態及高電阻狀態之間切換。因為合成反鐵磁層140E及參考層140C在自由層140A上形成，第9圖中所示的實例磁隧道結堆疊138可被視為「頂部釘紮的(top-pinned)」磁隧道結堆疊。
在一些實施例中，合成反鐵磁層140E可包括不同材料的多層。例如，合成反鐵磁層140E可包含一或多個鐵磁性層及一或多個非磁性層的堆疊。例如，合成反鐵磁層140E可由夾在兩個鐵磁性層之間的非磁性層形成，或者可為交替的非磁性層及鐵磁性層的堆疊。鐵磁性層可由例如Co、Fe、Ni、CoFe、NiFe、CoFeB、CoFeBW、其合金等材料或其組合形成。非磁性層可由例如Cu、Ru、Ir、Pt、W、Ta、Mg等材料或其組合形成。在一些實施例中，合成反鐵磁層140E的鐵磁層的厚度可在約1 nm到約3 nm之間。在一些實施例中，較厚的合成反鐵磁層140E可具有更強的反鐵磁特性，或者可更有效對抗外部磁場或熱波動。在一些實施例中，合成反鐵磁層140E的非磁性層的厚度可在約2 Å到約1 nm之間。例如，合成反鐵磁層140E可包括厚度約為0.4 nm或約為0.85 nm的Ru層，但其他層或厚度係可能的。在一些實施例中，合成反鐵磁層140E的一或多個層包括沈積以具有特定晶格排列方向(例如(111)取向)的晶體材料。
頂部電極142可包括沈積在磁隧道結堆疊138上以保護磁隧道結堆疊138並提供到磁隧道結堆疊138頂部之電連接的一或多個層。例如，頂部電極142可包括沈積在磁隧道結堆疊138的合成反鐵磁層140E上的一或多個層，如第9圖所示。頂部電極142可包括一或多層材料，例如Cu、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、Co、Zr、氮化鈦(titanium nitride；TiN)、氮化鉭(tantalum nitride；TaN)等、其組合或其多層。例如，頂部電極142可包括在Ru層上形成的Ru層及Ta層。在一些實施例中，間隔層140D可具有約1 nm到約5 nm之間的厚度，例如約4 nm。例如，頂部電極142可包括厚度約2 nm的Ru層及在Ru層上形成的厚度約2 nm的Ta層。在其他實施例中，頂部電極142可包括不同於本實施例的層及/或不同厚度的層。在一些情況下，頂部電極142可被視為「毯覆層」，或者頂部電極142內的一或多個層可被視為「毯覆層」。
轉到第10A-10B圖，執行第一圖案化製程以對自旋軌道扭矩層136、磁隧道結堆疊138及頂部電極142進行圖案化。第一圖案化製程可包括適當的光微影及蝕刻製程。例如，可在頂部電極142上形成光致抗蝕劑結構(未示出)，並將其圖案化以形成蝕刻光罩。光致抗蝕劑結構可包括例如圖案化光致抗蝕劑，並且亦可包括圖案化光致抗蝕劑下面的硬光罩。在一些實施例中，光致抗蝕劑可用於圖案化硬光罩，然後硬光罩可用於圖案化底層。然後，可使用一或多種非等向性蝕刻製程來蝕刻底層自旋軌道扭矩層136、磁隧道結堆疊138及頂部電極142。蝕刻製程可包括例如一或多種電漿蝕刻製程。如第10A圖所示，介電層134的區可通過第一圖案化製程而曝露。
在一些實施例中，由第一圖案化製程蝕刻在自旋軌道扭矩層136中之圖案定義自旋軌道扭矩-磁阻隨機存取記憶體元件100內之每個單元160的自旋軌道扭矩層136的形狀、大小或側向尺寸。例如，每個單元160可包括自旋軌道扭矩層136，其長度L1在約50 nm到約500 nm之間，寬度W1在約10 nm到約100 nm之間。在一些實施例中，自旋軌道扭矩層136的面積可在約500 nm2 到約50000 nm2 之間。在一些實施例中，每個單元160內的自旋軌道扭矩層136延伸穿過兩個相鄰的底部電極132，並且電連接至兩個底部電極132。以此方式，電流可通過自旋軌道扭矩層136自第一底部電極132傳導到第二底部電極132。在本揭示案中，電流流過自旋軌道扭矩層136的方向被認為大致平行於「x軸」，並且x軸及相應的y軸標在第11B圖及一些其他後續圖中。
轉到第11A-11B圖，執行第二圖案化製程以對磁隧道結堆疊138及頂部電極142進行圖案化，從而形成自旋軌道扭矩-磁阻隨機存取記憶體結構150。第二圖案化製程可包括適當的光微影及蝕刻製程。例如，可在頂部電極142及介電層134上形成光致抗蝕劑結構(未示出)。然後，光致抗蝕劑結構可被圖案化以形成蝕刻光罩。光致抗蝕劑結構可包括例如圖案化光致抗蝕劑，並且亦可包括圖案化光致抗蝕劑下面的硬光罩。在一些實施例中，光致抗蝕劑可用於圖案化硬光罩，然後硬光罩可用於圖案化底層。然後，可使用一或多種非等向性蝕刻製程來蝕刻底層磁隧道結堆疊138及頂部電極142。蝕刻製程可包括例如一或多種電漿蝕刻製程。在一些實施例中，自旋軌道扭矩層136用作蝕刻終止層。以此方式，第二圖案化製程重塑磁隧道結堆疊138及頂部電極142，以在自旋軌道扭矩層136上獲得期望的形狀及尺寸。另外，使用自旋軌道扭矩層136來電連接底部電極132而非形成額外的導電線及通孔可減少單元160的佈線量(從而減小尺寸)。
如第11A-11B圖所示，第二圖案化製程蝕刻磁隧道結堆疊138及頂部電極142，使得磁隧道結堆疊138及頂部電極142具有比自旋軌道扭矩層136更小的側向面積。磁隧道結堆疊138及頂部電極142的最終形狀可具有近似圓形形狀，或者可具有長方形形狀，例如橢圓形、圓形矩形形狀等。作為一個實例，第11B圖示出了磁隧道結堆疊138及頂部電極142之放大圖示，其具有大致橢圓形的形狀，沿著y軸具有較長的尺寸(例如，長軸)及沿x軸的較短的尺寸(例如，短軸)。在第11A-11B圖中所示的實施例中，磁隧道結堆疊138被圖案化以在y軸中具有長度DY，該DY在大約10 nm及大約100 nm之間，並且x軸中的長度DX在大約50 nm及大約500 nm之間。在一些實施例中，在沿自旋軌道扭矩層136(例如，x軸)垂直於電流流動方向的方向(例如，y軸)上具有磁隧道結堆疊138的較長尺寸可允許切換單元160的電阻狀態所需的較低的電流量，並且亦可允許改良保持單元160的電阻狀態。在一些實施例中，在y軸中具有磁隧道結堆疊138之較長尺寸可允許磁隧道結堆疊138的自由層140A的磁矩被設置為正y方向或負y方向。在其他實施例中，磁隧道結堆疊138可為圓形的，或者在其他方向上具有更長的尺寸，並且下面在第17A-17B圖中描述此類實施例之實例。
在第12圖中，根據一些實施例，在介電層124B內形成通孔126B，以與頂部電極142進行電連接。在一些實施例中，首先在自旋軌道扭矩-磁阻隨機存取記憶體結構150及介電層134上形成介電層146。介電層146可為類似於上述介電層104的材料，並且可使用類似技術形成。在一些實施例中，可在沈積介電層146的材料以曝露頂部電極142之後執行平坦化製程(例如CMP或研磨製程)。在一些實施例中，可使用頂部電極142作為CMP終止層來執行平坦化製程。因此，介電材料146的頂面可與頂部電極142的頂面水平。
然後可在介電層146上形成介電層124B。介電層124B可為類似於上述用於介電層104或介電層124A的材料，並且可使用類似技術形成。在一些實施例中，在形成介電層124B之前，可首先在介電層146上沈積蝕刻終止層(第12圖中未示出)。然後可在介電層124B中形成開口，以使用光微影及蝕刻製程曝露頂部電極142。例如，可在介電層124B上形成光致抗蝕劑結構並圖案化，然後可使用圖案化光致抗蝕劑結構作為蝕刻光罩來執行非等向性蝕刻製程。若存在蝕刻終止層，則可在蝕刻製程中將其用作蝕刻終止。
然後，導電材料可沈積在開口內，以形成通孔126B。可使用平坦化製程移除多餘的導電材料。在一些實施例中，在沈積導電材料之前形成阻障層。通孔126B的阻障層或導電材料可類似於上述用於接觸塞118或通孔126A的阻障層或導電材料，並且可使用類似技術形成。
轉到第13A-13B圖，形成導電線130B以在自旋軌道扭矩-磁阻隨機存取記憶體元件100內提供電佈線並在自旋軌道扭矩-磁阻隨機存取記憶體元件100內形成單元160。導電線130B可形成在介電層128B內，介電層128B形成在介電層124B上方。介電層128B可為類似於上述介電層104或介電層128A的材料，並且可使用類似技術形成。在一些實施例中，介電層124B及介電層128B可被視為金屬間介電層。
導電線130B可包含與上述用於導電線120或導電線130A的材料相似的材料，並且可使用類似技術形成。例如，可使用例如鑲嵌、雙鑲嵌、電鍍、沈積等或其組合等適當技術來形成導電線130B。在一些實施例中，例如，若使用雙鑲嵌製程來形成通孔126B及導電線130B，則可在同一步驟中沈積通孔126B及導電線130B的導電材料。
如第13A圖所示，導電線130B通過通孔126B與頂部電極142電接觸，從而形成自旋軌道扭矩-磁阻隨機存取記憶體元件100的單元160。在第13A-13B圖中標記了一些實例單元160。在一些實施例中，導電線130B的一部分被用作自旋軌道扭矩-磁阻隨機存取記憶體元件100中每個單元160的讀取位元線(「Read Bit Line；RBL」(下文更詳細地描述)，並相應地被標記為「RBL」。本揭示案的實施例可允許形成具有較小側向尺寸的單元160，其可增加自旋軌道扭矩-磁阻隨機存取記憶體元件100的記憶體密度，並且可允許由於單元160內部及之間的較短佈線距離而提高操作速度。在一些實施例中，可形成長度L2在約30 nm到約300 nm之間、寬度W2在約20 nm到約200 nm之間的單元160。在一些實施例中，單元160的面積可在約600 nm2 到約60000 nm2 之間。在一些實施例中，單元160包含三個相鄰閘極結構114的部分，並且單元160的長度L2至少部分地由閘極結構114之間的間距判定。例如，單元160的長度L2可為相鄰閘極結構114之間的間距的大約三倍。在一些實施例中，單元160包含三個相鄰鰭片116的部分，單元160的寬度W2至少部分地由鰭片116之間的間距判定。例如，單元160的寬度W2可為相鄰鰭片116之間的間距的大約兩倍。
轉到第14圖，根據一些實施例，形成額外通孔126C及導電線130C，以形成自旋軌道扭矩-磁阻隨機存取記憶體元件100。第14圖示出了在導電線130B上形成的單組通孔(通孔126C)及導電線(導電線130C)，但在其他實施例中，可在一個堆疊中形成多組通孔及/或導電線。多組通孔及導電線可以與通孔126C及導電線130C相似的方式形成。通孔126C及導電線130C可類似於通孔126B及導電線130B，並且可由相似的材料以相似的方式形成。如第14圖所示，通孔126C可形成在介電層124C中，而導電線130C可形成在介電層128C中。介電層124C及/或介電層128C可被視為金屬間介電層。
第15圖示出了根據一些實施例的自旋軌道扭矩-磁阻隨機存取記憶體元件100的單元160的示意圖及對應於讀寫操作的電壓。單元160包括兩個電晶體110，其汲極耦合至自旋軌道扭矩層136。第一電晶體110的源極耦合至第一源極線「SL1」，其可為如第14圖所示的SL1導電線120。第二電晶體110的源極耦合至第二源極線「SL2」，其可為如第14圖所示的SL2導電線120。第一電晶體110的閘極結構114耦合至第一字線「WL1」，第二電晶體110的閘極結構114耦合至第二字線「WL2」。每個字線WL1及WL2可電連接至電晶體110的閘極結構114，例如標記為「WL」的對應閘極結構114，如第14圖所示。在一些實施例中，第一導電線可電耦合至WL1閘極結構114，第二導電線可電耦合至WL2閘極結構114。單元160的磁隧道結堆疊138耦合至讀取位元線「RBL」，該讀取位元線可為如第14圖所示的導電線130B。這裡描述的單元160使用相同的字線(WL1、WL2)進行讀取操作及寫入操作，因此，相對於具有用於讀取操作的單獨字線及用於寫入操作的單獨字線的單元組態，佈線量可減少。通過以此方式組合用於讀寫操作的字線，可減小單元的大小，並且可減小字線的電阻。
參考第15圖中之表，通過向RBL施加電壓「Vr」、向SL1及SL2施加零電壓(例如，用作接地(ground；GND))及向WL1及WL2施加電壓「Vg」來執行單元160的讀取操作。以此方式，電晶體110被打開，允許電流自RBL流過磁隧道結堆疊138，並流向SL1/SL2。在SL1/SL2及RBL之間流動的電流量指示單元160處於高電阻狀態還是低電阻狀態。單元160的高電阻及低電阻狀態對應於不同的位元狀態(例如，「0」或「1」)，因此電流量指示單元160的位元狀態是否對應於「0」或「1」。在某些情況下，如前所述，使用SL1及SL2作為GND可降低讀取操作的電阻，從而降低功耗並提高讀取速度。
單元160的寫入操作通過以下操作執行：將電流流過自旋軌道扭矩層136，在自旋軌道扭矩層136中產生自旋極化電流，自旋極化電流將其自旋轉移至磁隧道結堆疊138的自由層140A，並將自由層140A的磁矩設置為兩個方向之一。自旋軌道扭矩層136內的電流方向判定自由層140A的磁矩設置的方向。自由層140A的磁矩的兩個方向對應於單元160的兩種狀態(高電阻或低電阻)。
在第15圖所示的單元160中，通過對WL1及WL2施加電壓「Vg」並對SL1及SL2施加不同的電壓來執行寫入操作。施加到SL1及SL2的電壓取決於單元160的高電阻狀態或低電阻狀態。在寫入操作期間，RBL電壓保持浮動，因為沒有電流流過磁隧道結堆疊138。例如，可通過向SL1施加電壓「Vw」及向SL2施加零電壓(例如，GND)來將「0」寫入單元160。這使得電流沿x方向(例如，第15圖中自左至右)流過自旋軌道扭矩層136，並將自由層140A的磁矩設置為對應的第一方向。通過向SL2施加電壓「Vw」及向SL1施加零電壓(例如，GND)，可將「1」寫入單元160。這使得電流以相反的x方向(例如，第15圖中自右至左)流過自旋軌道扭矩層136，並將自由層140A的磁矩設置為對應的第二方向。以此方式，自旋軌道扭矩-磁阻隨機存取記憶體元件100之單元160的讀寫操作可僅使用兩個電晶體110來執行。
第16圖示出了根據一些實施例的自旋軌道扭矩-磁阻隨機存取記憶體元件100的單元160的示意圖及對應於讀寫操作的電壓。第16圖中所示的單元160與第15圖中所示的單元160相似，惟只有單個字線「WL」耦合至兩個電晶體110，而非每個電晶體110耦合至單獨的字線(例如WL1及WL2)除外。由於在讀取及寫入操作期間將每個電晶體110的閘極設置為相同的電壓，因此兩個電晶體110的閘極可耦合至相同的字線(WL)，如第16圖所示。例如，單個導電線可電耦合至兩個電晶體110的WL閘極結構114。在一些情況下，以此方式使用單字線(WL)可減少自旋軌道扭矩-磁阻隨機存取記憶體元件100內的佈線量，這可減小自旋軌道扭矩-磁阻隨機存取記憶體元件100的總體尺寸。
參考第16圖中之表，通過向RBL施加電壓「Vr」、向SL1及SL2施加零電壓(例如用作接地(GND))及向WL施加電壓「Vg」來執行單元160的讀取操作。寫入操作通過向WL施加電壓「Vg」並向SL1及SL2施加不同的電壓來執行。在寫入操作期間，RBL電壓保持浮動，因為沒有電流流過磁隧道結堆疊138。例如，可通過向SL1施加電壓「Vw」及向SL2施加零電壓(例如，GND)來將「0」寫入單元160，並且可通過向SL2施加電壓「Vw」及向SL1施加零電壓(例如，GND)來將「1」寫入單元160。在某些情況下，如前所述使用SL1及SL2作為GND可降低讀取操作的電阻，這可降低功耗並提高讀取速度。
轉到第17A-17B圖，根據一些實施例，示出了形成自旋軌道扭矩-磁阻隨機存取記憶體元件100的中間步驟。第17A-17B圖中所示的結構與第11A-11B圖中所示的結構相似，惟自旋軌道扭矩-磁阻隨機存取記憶體結構150的磁隧道結堆疊138及頂部電極142已被圖案化為具有大致橢圓形的形狀除外，具有沿x軸之較長尺寸(例如，長軸)及沿y軸之較短尺寸(例如，短軸)。在一些實施例中，在x軸中具有磁隧道結堆疊138的較長尺寸可允許磁隧道結堆疊138的自由層140A的磁矩被設置為正x方向或負x方向。在第17A-17B圖所示之實施例中，磁隧道結堆疊138被圖案化以在y軸中具有長度DY，該DY在大約10 nm及大約100 nm之間，在x軸中具有長度DX，該DX在大約50 nm及大約500 nm之間。在一些實施例中，磁隧道結堆疊138可為圓形的，這可允許將磁隧道結堆疊138的自由層140A的磁矩設置為正z方向或負z方向。在一些實施例中，永磁體或電磁體(未示出)可併入自旋軌道扭矩-磁阻隨機存取記憶體元件100內，以確保磁隧道結堆疊138具有較長的x軸尺寸或磁隧道結堆疊138在形狀上係圓形時確保自由層的判定性切換。以此方式，自旋軌道扭矩-磁阻隨機存取記憶體元件100之自旋軌道扭矩-磁阻隨機存取記憶體結構150可形成具有不同組態或形狀的結構。
轉到第18圖，根據一些實施例，示出了具有單元170的自旋軌道扭矩-磁阻隨機存取記憶體元件200的平面圖。為了清楚起見，第18圖中未示出自旋軌道扭矩-磁阻隨機存取記憶體元件200的一些特徵。第18圖所示的平面圖與第11B圖所示的自旋軌道扭矩-磁阻隨機存取記憶體元件100的平面圖相似，惟自旋軌道扭矩-磁阻隨機存取記憶體元件200的佈線(例如，導電線120)、鰭片116、閘極結構114及自旋軌道扭矩-磁阻隨機存取記憶體結構150的佈局與自旋軌道扭矩-磁阻隨機存取記憶體元件100的組態不同。亦應注意，第18圖所示之x軸及y軸相對於第11B圖所示之x軸及y軸旋轉90度。
自旋軌道扭矩-磁阻隨機存取記憶體元件200的每個單元170包括兩個電晶體110，並且以與自旋軌道扭矩-磁阻隨機存取記憶體元件100所述的類似方式操作。然而，在單元170的寫入操作期間，電流在大致平行於y軸的方向上流過自旋軌道扭矩層136。在第18圖所示的自旋軌道扭矩-磁阻隨機存取記憶體元件200中，單元170的側向面積可小於自旋軌道扭矩-磁阻隨機存取記憶體元件100的單元160。在一些實施例中，可形成長度L3在約40 nm到約300 nm之間(例如約112 nm)及寬度W3在約40 nm到約300 nm之間的單元170。在一些實施例中，單元170包含兩個相鄰閘極結構114的部分，並且單元170的長度L3至少部分地由閘極結構114之間的間距判定。例如，單元170的長度L3可為相鄰閘極結構114之間的間距的大約1.5倍。在一些實施例中，單元170包含五個相鄰鰭片116的部分，並且單元170的寬度W3至少部分地由鰭片116之間的間距判定。例如，單元170的寬度W3可為相鄰鰭片116之間的間距的四倍左右。第18圖所示的自旋軌道扭矩-磁阻隨機存取記憶體元件200係一個實例，具有其他組態或佈局的其他自旋軌道扭矩-磁阻隨機存取記憶體元件在本揭示案的範圍內。
本揭示案之實施例具有一些有利的特徵。如前所述，通過使用兩個電晶體形成自旋軌道扭矩-磁阻隨機存取記憶體元件的單元，可減小單元的尺寸。例如，由於自旋軌道扭矩層形成於磁隧道結堆疊之下並連接至電晶體，因此不需要在磁隧道結堆疊附近形成額外通孔以連接至上覆自旋軌道扭矩層。如本文所述，用於形成單元的製程可比在磁隧道結堆疊上方形成自旋軌道扭矩層的製程具有更好的均勻性及可靠性。在一些情況下，磁隧道結堆疊及相鄰通孔之間所需的最小距離可導致更大的單元大小，此為本文所描述的實施例所避免的。通過將讀寫字線組合成用於讀寫操作的單個字線，可減小單元的大小及佈線量。此外，僅使用單個讀取位元線(Read Bit Line；RBL)而非單獨的讀取位元線及寫入位元線，這減少了佈線並減小了元件大小。減少佈線可提高運行速度並降低功耗。此外，可減少用於形成自旋軌道扭矩-磁阻隨機存取記憶體元件的光罩的數量。在某些情況下，本文所述的製程可形成較薄或較小尺寸的自旋軌道扭矩-磁阻隨機存取記憶體元件。
在一個實施例中，一種元件包括：基板上的第一電晶體及第二電晶體，其中第一電晶體包括第一閘極結構、第一汲極區及第一源極區，並且其中第二電晶體包括第二閘極結構、第二汲極區及第二源極區；第一底部電極以及在第一電晶體及第二電晶體上方的第二底部電極，其中第一底部電極電耦合至第一汲極區，第二底部電極電耦合至第二汲極區；在第一底部電極及第二底部電極上方的自旋軌道扭矩層，其中，自旋軌道扭矩層電耦合至第一底部電極及第二底部電極；在自旋軌道扭矩層上方並電耦合至自旋軌道扭矩層的磁隧道結堆疊；以及在磁隧道結堆疊上方並電耦合至磁隧道結堆疊的頂部電極堆疊。在一個實施例中，第一電晶體包括第一鰭式場效電晶體，第二電晶體包括第二鰭式場效電晶體。在一個實施例中，自旋軌道扭矩層在第一方向上自第一底部電極側向延伸至第二底部電極，並且磁隧道結堆疊在垂直於第一方向的第二方向上具有最長的側向尺寸。在一個實施例中，自旋軌道扭矩層在第一方向上自第一底部電極側向延伸至第二底部電極，並且磁隧道結堆疊在第一方向上具有最長的側向尺寸。在一個實施例中，該元件包括電耦合至第一閘極結構的第一字線及電耦合至第二閘極結構的第二字線。在一個實施例中，第一字線與第二字線電耦合。在一個實施例中，該元件包括在第一汲極上方並電耦合至第一汲極的第一源極線，及在第二汲極上方並電耦合至第二汲極的第二源極線。在一個實施例中，磁隧道結堆疊包括鐵磁自由層、鐵磁自由層上方的阻障層、阻障層上方的鐵磁參考層及鐵磁參考層上方的合成反鐵磁層。
在一個實施例中，一種元件包括：基板；基板上的磁阻隨機存取記憶體(磁阻隨機存取記憶體)單元，其中每個磁阻隨機存取記憶體單元包括介電層內的第一導電特徵及第二導電特徵；在第一導電特徵及第二導電特徵上延伸的自旋軌道扭矩層，其中，所述自旋軌道扭矩層電耦合至該第一導電特徵及該第二導電特徵；在自旋軌道扭矩層上方並電耦合至自旋軌道扭矩層的磁隧道結堆疊；在磁隧道結堆疊上方並電耦合至磁隧道結堆疊的頂部電極；以及在磁阻隨機存取記憶體單元的第一磁阻隨機存取記憶體單元及磁阻隨機存取記憶體單元的第二磁阻隨機存取記憶體單元上延伸的第三導電特徵，其中第三導電特徵電耦合至第一磁阻隨機存取記憶體單元的頂部電極及第二磁阻隨機存取記憶體單元的頂部電極。在一個實施例中，該元件包括基板上的第一鰭式場效電晶體及第二鰭式場效電晶體，其中第一導電特徵電耦合至第一鰭式場效電晶體，第二導電特徵電耦合至第二鰭式場效電晶體。在一個實施例中，該元件包括在第一鰭式場效電晶體及第二鰭式場效電晶體之間側向設置的虛設鰭式場效電晶體。在一個實施例中，每個磁阻隨機存取記憶體單元的面積在500 nm2 到60000 nm2 之間。在一個實施例中，磁隧道結堆疊包括自由層及參考層，其中自旋軌道扭矩層設置在參考層及基板之間。在一個實施例中，磁隧道結堆疊的側向面積小於自旋軌道扭矩層的側向面積。在一個實施例中，磁隧道結堆疊側向設置在第一導電特徵及第二導電特徵之間。
在一個實施例中，一種方法包括：在半導體基板上沈積第一介電層；在第一介電層上沈積第一電極層；蝕刻第一電極層以形成自第一電極側向分離的第一電極及第二電極；在第一電極及第二電極上沈積自旋軌道扭矩材料；在自旋軌道扭矩材料上沈積磁隧道結層；在磁隧道結層上沈積第二電極層；蝕刻自旋軌道扭矩材料以形成自第一電極延伸至第二電極的自旋軌道扭矩層；蝕刻磁隧道結層以在自旋軌道扭矩層上形成磁隧道結堆疊；以及蝕刻第二電極層以在磁隧道結堆疊上形成頂部電極。在一個實施例中，該方法包括在半導體基板中形成第一鰭式場效電晶體及第二鰭式場效電晶體。在一個實施例中，該方法包括在基板上形成第一導電線，其中第一電極及第二電極電耦合至第一導電線。在一個實施例中，該方法包括在磁隧道結堆疊上形成第二導電線，其中第二導電線電耦合至頂部電極。在一個實施例中，第二導電線具有比第一導電線更大的線寬。
上述內容概述了幾個實施例至特徵，以便熟習此項技術者可較佳地理解本揭示案之各個態樣。熟習此項技術者應瞭解，其可容易地使用本揭示案作為設計或修改其他製程及結構的基礎，以實現相同的目的及/或實現本文介紹的實施例的相同優點。熟習此項技術者亦應認識到，此類等效結構不背離本揭示案之精神及範圍，並且其可在不背離本揭示案之精神及範圍的情況下在本揭示案中進行各種改變、替換及更改。
100:自旋軌道扭矩-磁阻隨機存取記憶體元件 102:基板 104:介電層 106:開口 110:電晶體 114:閘極結構 116:鰭片 118:接觸塞 120:導電線 122:介電層 132:底部電極 134:介電層 136:自旋軌道扭矩層 138:磁隧道結堆疊 142:頂部電極 146:介電材料 150:自旋軌道扭矩-磁阻隨機存取記憶體結構 160:單元 160’:區 170:單元 200:自旋軌道扭矩-磁阻隨機存取記憶體元件 112D:汲極區 112S:源極區 114D:虛設閘極結構 116D:虛設鰭片 124A:介電層 124B:介電層 124C:介電層 126A:通孔 126B:通孔 126C:通孔 128A:介電層 128B:介電層 128C:介電層 130A:導電線 130B:導電線 130C:導電線 140A:自由層 140B:阻障層 140C:參考層 140D:間隔層 140E:合成反鐵磁層 146:介電層 160':區 DX:長度 DY:長度 L1:長度 L2:長度 L3:長度 SL1:第一源極線 SL2:第二源極線 W1:寬度 W2:寬度 W3:寬度 WL:字線 WL1:第一字線 WL2:第二字線 RBL:讀取位元線
當與附圖一起閱讀時，自以下詳細描述中最好地理解本揭示案的各個態樣。應注意，根據行業標準慣例，各種特徵並非按比例繪製的。事實上，為了便於論述，可任意增大或減小各種特徵的尺寸。 第1A、1B、2A、2B、3、4A、4B、5、6、7、8、9、10A、10B、11A、11B、12、13A、13B及14圖示出了根據一些實施例的形成自旋軌道扭矩-磁阻隨機存取記憶體元件的中間階段的橫截面圖及平面圖。 第15及16圖示出了根據一些實施例的自旋軌道扭矩-磁阻隨機存取記憶體單元的讀寫操作。 第17A、17B及18圖示出了根據一些實施例的形成自旋軌道扭矩-磁阻隨機存取記憶體元件的中間階段的橫截面圖及平面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:自旋軌道扭矩-磁阻隨機存取記憶體元件
102:基板
104:介電層
110:電晶體
112D:汲極區
112S:源極區
114:閘極結構
118:接觸塞
120:導電線
122:介電層
132:底部電極
134:介電層
136:自旋軌道扭矩層
138:磁隧道結堆疊
142:頂部電極
146:介電材料
160:單元
124A:介電層
124B:介電層
124C:介電層
126C:通孔
128A:介電層
128B:介電層
128C:介電層
130B:導電線
130C:導電線
SL1:第一源極線
SL2:第二源極線
WL:字線
RBL:讀取位元線

Claims (20)

  1. 一種元件，包含： 一第一電晶體及一第二電晶體，在一基板上，其中該第一電晶體包含一第一閘極結構、一第一汲極區及一第一源極區，其中該第二電晶體包含一第二閘極結構、一第二汲極區及一第二源極區； 一第一底部電極及一第二底部電極，在該第一電晶體及該第二電晶體上，其中該第一底部電極電耦合至該第一汲極區，該第二底部電極電耦合至該第二汲極區； 一自旋軌道扭矩層，在該第一底部電極及該第二底部電極上方，其中該自旋軌道扭矩層電耦合至該第一底部電極及該第二底部電極； 一磁隧道結堆疊，在該自旋軌道扭矩層上方並電耦合至該自旋軌道扭矩層；以及 一頂部電極，在該磁隧道結堆疊上方並電耦合至該磁隧道結堆疊。
  2. 如請求項1所述之元件，其中該第一電晶體包含一第一鰭式場效電晶體，該第二電晶體包含一第二鰭式場效電晶體。
  3. 如請求項1所述之元件，其中該自旋軌道扭矩層在一第一方向上自該第一底部電極側向延伸至該第二底部電極，並且其中該磁隧道結堆疊在垂直於該第一方向的一第二方向上具有一最長的側向尺寸。
  4. 如請求項1所述之元件，其中該自旋軌道扭矩層在一第一方向上自該第一底部電極側向延伸至該第二底部電極，並且其中該磁隧道結堆疊在該第一方向上具有一最長的側向尺寸。
  5. 如請求項1所述之元件，更包含電耦合至該第一閘極結構的一第一字線及電耦合至該第二閘極結構的一第二字線。
  6. 如請求項5所述之元件，其中該第一字線電耦合至該第二字線。
  7. 如請求項1所述之元件，更包含在該第一汲極上方並電耦合至該第一汲極的一第一源極線，及在該第二汲極上方並電耦合至該第二汲極的一第二源極線。
  8. 如請求項1所述之元件，其中該磁隧道結堆疊包含一鐵磁自由層、該鐵磁自由層上的一阻障層、該阻障層上的一鐵磁參考層，及該鐵磁參考層上的一合成反鐵磁層。
  9. 一種元件，包含： 一基板； 複數個磁阻隨機存取記憶體單元，在該基板上，其中該些磁阻隨機存取記憶體單元的每個磁阻隨機存取記憶體單元包含： 一第一導電特徵及一第二導電特徵，位在一介電層內； 一自旋軌道扭矩層，在該第一導電特徵及該第二導電特徵上延伸，其中該自旋軌道扭矩層電耦合至該第一導電特徵及該第二導電特徵； 一磁隧道結堆疊，在該自旋軌道扭矩層上方並電耦合至該自旋軌道扭矩層；及 一頂部電極，在該磁隧道結堆疊上方並電耦合至該磁隧道結堆疊；以及 一第三導電特徵，在該些磁阻隨機存取記憶體單元的一第一磁阻隨機存取記憶體單元及該些磁阻隨機存取記憶體單元的一第二磁阻隨機存取記憶體單元上方延伸，其中該第三導電特徵電耦合至該第一磁阻隨機存取記憶體單元的該頂部電極及該第二磁阻隨機存取記憶體單元的該頂部電極。
  10. 如請求項9所述之元件，更包含在該基板上的一第一鰭式場效電晶體及一第二鰭式場效電晶體，其中該第一導電特徵電耦合至該第一鰭式場效電晶體，該第二導電特徵電耦合至該第二鰭式場效電晶體。
  11. 如請求項10所述之元件，更包含側向設置在該第一鰭式場效電晶體及該第二鰭式場效電晶體之間的一虛設鰭式場效電晶體。
  12. 如請求項9所述之元件，其中該些磁阻隨機存取記憶體單元的每個磁阻隨機存取記憶體單元具有500 nm2 到60000 nm2 之間的一面積。
  13. 如請求項9所述之元件，其中該磁隧道結堆疊包含一自由層及一參考層，其中該自旋軌道扭矩層設置於該參考層與該基板之間。
  14. 如請求項9所述之元件，其中該磁隧道結堆疊具有小於該自旋軌道扭矩層之該側向區域的一側向區域。
  15. 如請求項9所述之元件，其中該磁隧道結堆疊側向地佈置在該第一導電特徵及該第二導電特徵之間。
  16. 一種方法，包含以下步驟： 在一半導體基板上沈積一第一介電層； 在該第一介電層上沈積一第一電極層； 蝕刻該第一電極層以形成一第一電極以及自該第一電極側向分離的一第二電極； 在該第一電極及該第二電極上沈積一自旋軌道扭矩材料； 在該自旋軌道扭矩材料上沈積複數個磁隧道結層； 在該些磁隧道結層上沈積一第二電極層； 蝕刻該自旋軌道扭矩材料以形成自該第一電極延伸至該第二電極的一自旋軌道扭矩層； 蝕刻該些磁隧道結層以在該自旋軌道扭矩層上形成一磁隧道結堆疊；及 蝕刻該第二電極層以在該磁隧道結堆疊上形成一頂部電極。
  17. 如請求項16所述之方法，更包含在該半導體基板上形成一第一鰭式場效電晶體及一第二鰭式場效電晶體之步驟。
  18. 如請求項16所述之方法，更包含在該基板上方形成複數個第一導電線之步驟，其中該第一電極及該第二電極電耦合至該些第一導電線。
  19. 如請求項18所述之方法，更包含在該磁隧道結堆疊上方形成複數個第二導電線之步驟，其中該些第二導電線之一第二導電線電耦合至該頂部電極。
  20. 如請求項19所述之方法，其中該些第二導電線具有比該些第一導電線更大的一線寬。
TW109137978A 2019-10-30 2020-10-30 半導體磁阻隨機存取記憶體元件及其製作方法 TWI774108B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/668,576 US11430832B2 (en) 2019-10-30 2019-10-30 Semiconductor MRAM device and method
US16/668,576 2019-10-30

Publications (2)

Publication Number Publication Date
TW202123500A true TW202123500A (zh) 2021-06-16
TWI774108B TWI774108B (zh) 2022-08-11

Family

ID=75485307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137978A TWI774108B (zh) 2019-10-30 2020-10-30 半導體磁阻隨機存取記憶體元件及其製作方法

Country Status (5)

Country Link
US (3) US11430832B2 (zh)
KR (2) KR20210053124A (zh)
CN (1) CN112750856B (zh)
DE (1) DE102019130274A1 (zh)
TW (1) TWI774108B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817845B (zh) * 2021-11-26 2023-10-01 台灣積體電路製造股份有限公司 記憶體裝置及其形成方法
TWI820831B (zh) * 2021-08-13 2023-11-01 日商村田製作所股份有限公司 半導體裝置
TWI822076B (zh) * 2021-06-17 2023-11-11 台灣積體電路製造股份有限公司 記憶體裝置及其製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201280B2 (en) * 2019-08-23 2021-12-14 Western Digital Technologies, Inc. Bottom leads chemical mechanical planarization for TMR magnetic sensors
US11430832B2 (en) 2019-10-30 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor MRAM device and method
CN113078256B (zh) * 2020-01-06 2025-01-24 中芯国际集成电路制造(上海)有限公司 磁随机存取存储单元及磁随机存取存储器的形成方法
US11723218B2 (en) * 2020-06-29 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
CN113903764A (zh) * 2020-07-07 2022-01-07 联华电子股份有限公司 半导体元件及其制作方法
US20240105244A1 (en) * 2022-09-28 2024-03-28 International Business Machines Corporation Stacked fet with three-terminal sot mram

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872640B1 (en) * 2004-03-16 2005-03-29 Micron Technology, Inc. SOI CMOS device with reduced DIBL
JP2013069865A (ja) 2011-09-22 2013-04-18 Toshiba Corp 磁気メモリ
US8917531B2 (en) * 2013-03-14 2014-12-23 International Business Machines Corporation Cell design for embedded thermally-assisted MRAM
KR20150016797A (ko) 2013-08-05 2015-02-13 삼성전자주식회사 가상 분리 소스라인 구조를 갖는 불휘발성 반도체 메모리 장치의 메모리 셀 어레이
US9542987B2 (en) * 2015-02-02 2017-01-10 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with low switching current density
EP3104187A1 (en) 2015-06-09 2016-12-14 International Iberian Nanotechnology Laboratory Magnetoresistive sensor
US10270025B2 (en) 2015-12-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having magnetic tunneling junction (MTJ) layer
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
JP6316474B1 (ja) 2017-03-21 2018-04-25 株式会社東芝 磁気メモリ
US20190066746A1 (en) * 2017-08-28 2019-02-28 Qualcomm Incorporated VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS
CN107611255B (zh) * 2017-09-11 2019-09-10 北京航空航天大学 一种高密度磁性存储器件
US10541361B2 (en) * 2017-11-30 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10411069B1 (en) 2018-02-17 2019-09-10 GlobalFoundries, Inc. Integrated circuits including magnetic random access memory structures and methods for fabricating the same
US11476408B2 (en) * 2018-09-27 2022-10-18 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication
US11605670B2 (en) * 2018-10-30 2023-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction structures and related methods
CN109585644A (zh) * 2018-11-09 2019-04-05 中国科学院微电子研究所 自旋轨道转矩磁阻式随机存储器及写入方法、装置
KR102604743B1 (ko) * 2018-12-11 2023-11-22 삼성전자주식회사 자기 메모리 장치
US11574666B2 (en) * 2019-01-11 2023-02-07 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11456100B2 (en) * 2019-05-17 2022-09-27 Taiwan Semiconductor Manufacturing Company Ltd. MRAM stacks, MRAM devices and methods of forming the same
US11522009B2 (en) * 2019-07-30 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having self-aligned shunting layer
US11469371B2 (en) * 2019-08-29 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. SOT-MRAM cell in high density applications
US11430832B2 (en) * 2019-10-30 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor MRAM device and method
US11502241B2 (en) * 2019-12-31 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI822076B (zh) * 2021-06-17 2023-11-11 台灣積體電路製造股份有限公司 記憶體裝置及其製造方法
TWI820831B (zh) * 2021-08-13 2023-11-01 日商村田製作所股份有限公司 半導體裝置
TWI817845B (zh) * 2021-11-26 2023-10-01 台灣積體電路製造股份有限公司 記憶體裝置及其形成方法
US12062713B2 (en) 2021-11-26 2024-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and forming method thereof

Also Published As

Publication number Publication date
US20210134882A1 (en) 2021-05-06
US20220359613A1 (en) 2022-11-10
KR20210053124A (ko) 2021-05-11
US12225734B2 (en) 2025-02-11
DE102019130274A1 (de) 2021-05-06
CN112750856A (zh) 2021-05-04
US20240381668A1 (en) 2024-11-14
CN112750856B (zh) 2024-03-29
US11430832B2 (en) 2022-08-30
KR20220025781A (ko) 2022-03-03
KR102499931B1 (ko) 2023-02-16
TWI774108B (zh) 2022-08-11

Similar Documents

Publication Publication Date Title
TWI774108B (zh) 半導體磁阻隨機存取記憶體元件及其製作方法
CN113299821B (zh) 磁存储器件
TWI779555B (zh) 磁記憶體裝置及其製造方法
TW202118101A (zh) 磁性記憶體裝置、磁性記憶體及其形成方法
US9847476B2 (en) Armature-clad MRAM device
TW202105384A (zh) 記憶體裝置、磁阻式隨機存取記憶體裝置及其形成方法
US20220358980A1 (en) Magnetoresistive memory device and manufacturing method thereof
US12069965B2 (en) Method for manufacturing memory device
TW202335323A (zh) 記憶體、記憶體裝置及其製造方法
JP7569884B2 (ja) 異なるタイプのメモリ装置の形成方法