DE102005036073B4 - Verfahren zum Herstellen einer Leiterbahn mit ferromagnetischem Liner einer magnetischen Speichereinrichtung - Google Patents
Verfahren zum Herstellen einer Leiterbahn mit ferromagnetischem Liner einer magnetischen Speichereinrichtung Download PDFInfo
- Publication number
- DE102005036073B4 DE102005036073B4 DE102005036073A DE102005036073A DE102005036073B4 DE 102005036073 B4 DE102005036073 B4 DE 102005036073B4 DE 102005036073 A DE102005036073 A DE 102005036073A DE 102005036073 A DE102005036073 A DE 102005036073A DE 102005036073 B4 DE102005036073 B4 DE 102005036073B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- forming
- plating
- memory cell
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000005294 ferromagnetic effect Effects 0.000 title claims description 74
- 239000004020 conductor Substances 0.000 title claims description 45
- 238000003860 storage Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 110
- 238000007747 plating Methods 0.000 claims abstract description 57
- 238000009413 insulation Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 65
- 230000004888 barrier function Effects 0.000 claims description 48
- 230000008569 process Effects 0.000 claims description 42
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000007772 electroless plating Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910002441 CoNi Inorganic materials 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000000992 sputter etching Methods 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 238000001020 plasma etching Methods 0.000 claims 2
- 238000003631 wet chemical etching Methods 0.000 claims 2
- 238000005137 deposition process Methods 0.000 claims 1
- 238000010884 ion-beam technique Methods 0.000 claims 1
- 210000001654 germ layer Anatomy 0.000 description 23
- 239000006117 anti-reflective coating Substances 0.000 description 15
- 239000010949 copper Substances 0.000 description 14
- 230000004907 flux Effects 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 230000008901 benefit Effects 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910004166 TaN Inorganic materials 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- -1 IrMn Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 229920000412 polyarylene Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003289 NiMn Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
- H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
• Bereitstellen eines Substrats mit mindestens einer darauf gebildeten magnetischen Speicherzelle,
• Einkapseln der mindestens einen magnetischen Speicherzelle innerhalb einer ersten Isolationsschicht, wobei die mindestens eine magnetische Speicherzelle einen auf ihr angeordneten elektrischen Kontakt aufweist,
• Freilegen des elektrischen Kontakts der magnetischen Speicherzelle an einer oberen Oberfläche der ersten Isolationsschicht,
• Bilden einer Plattierungs-Keimschicht über der ersten Isolationsschicht und dem elektrischen Kontakt über der mindestens einen magnetischen Speicherzelle,
• Bilden einer Maske über der Plattierungs-Keimschicht, wobei ein unmaskierter Bereich über der mindestens einen magnetischen Speicherzelle verbleibt,
• Plattieren einer ersten Leiterbahn in dem unmaskierten Bereich über der mindestens einen magnetischen Speicherzelle unter Verwendung der Plattierungs-Keimschicht als Plattierungskeim,
• Entfernen der Maske, wobei Bereiche der Plattierungs-Keimschicht freigelegt werden,
• Entfernen der Bereiche der Plattierungs-Keimschicht, welche durch das Entfernen der Maske freigelegt...
Description
- Die Erfindung betrifft allgemein die Herstellung von Halbleitereinrichtungen, und insbesondere die Herstellung von magnetischen Speichereinrichtungen.
- Halbleiter werden in integrierten Schaltungen für elektronische Anwendungen, einschließlich beispielsweise Radios, Fernseher, Mobiltelefone und Personal-Computer-Einrichtungen verwendet. Eine Art von Halbleitereinrichtungen sind Halbleiterspeichereinrichtungen, wie zum Beispiel ein dynamischer Direktzugriffsspeicher ("dynamic random access memory") (DRAM), welcher elektrische Ladungen verwendet, um Informationen zu speichern.
- Eine neuere Entwicklung bei Halbleiterspeichereinrichtungen bezieht die Spinelektronik ein, welche Halbleitertechnologie und Magnetismus miteinander kombiniert. Der Spin eines Elektrons wird anstatt der Ladung verwendet, um das Vorliegen der Binärzustände "1" und "0" anzuzeigen. Ein Beispiel für eine solche Spinelektronik-Einrichtung ist eine magnetische Direktzugriffsspeicher("magnetic random access memory")(MRAM)-Einrichtung, welche Leiterbahnen ("Wortleitungen und Bitleitungen") und einen Magnetstapel ("magnetic stack") oder einen magnetischen Tunnelübergang ("magnetic tunnel junction") (MTJ) enthält, welcher als eine magnetische Speicherzelle arbeitet. Ein ausreichender Stromfluss durch die Leiterbahnen kann ein genügend großes magnetisches Feld erzeugen, um die Polarität des magnetischen Films in der magnetischen Speicherzelle in eine bestimmte Richtung zu orientieren. Digitale Information, dargestellt als eine logische "0" oder logische "1", ist in der Ausrichtung von magnetischen Momenten in den magnetischen Speicherzellen-Filmen speicherbar. Der Widerstand der magnetischen Speicherzelle ist abhängig von der Ausrichtung des magnetischen Moments und wird als ein Indikator des Binärenzustandes der Einrichtung verwendet.
- MRAM-Einrichtungen werden typischerweise in einem Array aus Zeilen und Spalten angeordnet, und die Wortleitungen und Bitleitungen werden aktiviert, um auf jede individuelle Speicherzelle zuzugreifen. In einem Kreuzungspunkt-Zellen("cross-point cell") (XPC)-MRAM-Array fließt Strom durch die jeweiligen Wortleitungen und Bitleitungen, um eine bestimmte magnetische Speicherzelle auszuwählen. In einer Feldeffekttransistor(FET)-Array-Zelle ist jede MTJ benachbart zu einem FET angeordnet und der FET für jede MTJ wird verwendet, um eine bestimmte magnetische Speicherzelle in dem Array auszuwählen. In einer FET-Anordnung ist typischerweise eine Elektrode zwischen dem MTJ und dem FET gebildet, um einen elektrischen Kontakt zwischen dem MTJ und dem FET herzustellen.
- Ein Vorteil von MRAM-Einrichtungen im Vergleich zu herkömmlichen Halbleitereinrichtungen, wie zum Beispiel DRAM-Einrichtungen, ist, dass MRAM-Einrichtungen nicht-flüchtig sind. Beispielsweise würde ein Personal-Computer (PC), der MRAM-Einrichtungen benutzt, eine nicht so lange Hochfahrzeit haben wie ein herkömmlicher PC, der DRAM-Einrichtungen benutzt. Außerdem muss eine MRAM-Einrichtung nicht kontinuierlich betrieben werden, um sich an die gespeicherten Daten zu "erinnern". Daher wird erwartet, dass MRAM-Einrichtungen die Flash-Speicher-, DRAM- und statischen Direktzugriffsspeicher("static random access memory")-Einrichtungen (SRAM) in elektronischen Anwendungen, in denen eine Speichereinrichtung mit hoher Leistung und geringer Stromaufnahme benötigt wird, ersetzen wird.
- Weil MRAM-Einrichtungen unterschiedlich zu herkömmlichen Speichereinrichtungen funktionieren und weil sie relativ neu sind, bringen sie Gestaltungs- und Herstellungs-Herausforderungen mit sich.
-
WO 01/71777 A2 -
WO 03/077258 A2 -
US 2004/0043562 A1 - Ausführungsformen der Erfindung erreichen technische Vorteile, indem sie neue Verfahren zum Bilden von Leiterbahnen und Bilden von ferromagnetischen Linern um diese Leiterbahnen einer MRAM-Einrichtung herum bereitstellen.
- Gemäß einer bevorzugten Ausführungsform der Erfindung weist ein Verfahren zum Herstellen einer Leiterbahn einer magnetischen Speichereinrichtung auf ein Bereitstellen eines Substrats mit mindestens einer darauf gebildeten magnetischen Speicherzelle, ein Einkapseln der mindestens einen magnetischen Speicherzelle innerhalb einer ersten Isolationsschicht, wobei die mindestens eine magnetische Speicherzelle mindestens einen auf ihr angeordneten elektrischen Kontakt aufweist, und ein Freilegen des elektrischen Kontakts der magnetischen Speicherzelle an einer oberen Oberfläche der ersten Isolationsschicht. Eine Plattierungs-Keimschicht wird auf der ersten Isolationsschicht und dem elektrischen Kontakt über der mindestens einen magnetischen Speicherzelle gebildet, eine Maske wird über der Plattierungs-Keimschicht gebildet, wobei ein unmaskierter Bereich über der mindestens einen magnetischen Speicherzelle verbleibt, und eine erste Leiterbahn wird in dem unmaskierten Bereich über der mindestens einen magnetischen Speicherzelle plattiert unter Verwendung der Plattierungs-Keimschicht als Plattierungskeim. Die Maske wird entfernt, wobei Teile der plattierten Keimschicht freigelegt werden. Die Bereiche der plattierten Keimschicht, welche mittels Entfernens der Maske freigelegt wurden, werden entfernt und ein ferromagnetischer Liner wird mindestens über der ersten Leiterbahn gebildet.
- Eine gemäß der bevorzugten Ausführungsform der Erfindung hergestellte magnetische Speichereinrichtung enthält eine Vielzahl von magnetischen Speicherelementen, welche in einem Array-Bereich des Substrats gebildet sind, und eine Vielzahl von leitenden Vias, die in einem peripheren Bereich des Substrats gebildet sind. Eine erste Leiterbahn wird über mindestens einem magnetischen Speicherelement der Vielzahl von magnetischen Speicherelementen angeordnet, wobei die erste Leiterbahn eine obere Oberfläche und Seitenwände aufweist. Eine zweite Leiterbahn wird über mindestens einem Via der Vielzahl von leitenden Vias angeordnet, wobei die zweite Leiterbahn eine obere Oberfläche und Seitenwände aufweist. Ein ferromagnetischer Liner wird auf der oberen Oberfläche und den Seitenwänden der ersten Leiterbahn und auf der oberen Oberfläche und den Seitenwänden der zweiten Leiterbahn angeordnet. Der ferromagnetische Liner wird ferner auf einem oberen Bereich der Seitenwände mindestens eines der Vielzahl von leitenden Vias angeordnet.
- Vorteile von Ausführungsformen der Erfindung weisen auf ein Bereitstellen von Verfahren zum Bilden von Leiterbahnen und Bilden von ferromagnetischen Linern um die Leiterbahnen einer MRAM-Einrichtung herum. Weil ferromagnetische Liner dazu dienen, das magnetische Feld der Leiterbahnen über den Speicherelementen zu fokussieren, kann die Feldstärke zum Schalten der Polarität des Speicherelements mit einem kleineren Strom erzeugt werden als bei Leiterbahnen ohne ferromagnetischen Liner. Der Schreibstrom und der Leistungsverbrauch einer MRAM-Einrichtung kann gemäß den Ausführungsformen der Erfindung, die beschreiben, wie die ferromagnetischen Liner geschaffen werden, reduziert werden. Weil die Leiterbahnen, anstatt mittels eines Damaszener-Verfahrens gebildet zu werden, plattiert werden, sind die Leiterbahnen freistehend und der ferromagnetischen Liner kann leichter auf ihre oberen Oberflächen und Seitenwände in der gewünschten umgedrehten Hufeisenform ausgebildet werden.
- Das Vorhergehende hat eher allgemein die Merkmale und technischen Vorteile der Ausführungsformen der Erfindung umrissen, damit die ausführliche Beschreibung der Erfindung, die folgt, besser verstanden werden kann. Zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung, welche den Gegenstand der Ansprüche der Erfindung bilden, werden nachstehend beschrieben. Es wird von einem Fachmann erkannt werden, dass die Konzeption und bestimmte offenbarte Ausführungsformen leicht als Ausgangspunkt zum Modifizieren oder Gestalten anderer Strukturen oder Verfahren benutzt werden können, um die erfinderischen Ziele auszuführen. Es sollte auch von einem Fachmann erkannt werden, dass solche äquivalenten Konstruktionen nicht über die Lehre und den Bereich der Erfindung, wie sie in den beigefügten Ansprüchen dargelegt ist, hinausgehen.
- Für ein umfassenderes Verständnis der Erfindung und der Vorteile davon wird nun auf die folgenden Beschreibungen Bezug genommen, welche mit den beigefügten Zeichnungen zusammenhängen.
- In der Zeichnung zeigen
-
1 eine perspektivische Ansicht eines MRAM-XPC-Array gemäß dem Stand der Technik und -
2 –5 ,6A ,6B ,7 –9 ,10A und10B Querschnittsansichten eines Verfahrens zum Bilden von ferromagnetischen Linern über der oberen Oberfläche und den Seitenwänden von Leiterbahnen einer magnetischen Speichereinrichtung mit FET-Zellen gemäß einer bevorzugten Ausführungsform der Erfindung. - Insgesamt beziehen sich korrespondierende Ziffern und Symbole in den verschiedenen Figuren auf korrespondierende Teile, solange nicht anderes dargelegt wird. Die Figuren sind gezeichnet, um klar die relevanten Aspekte der bevorzugten Ausführungsformen darzustellen und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
- Die Herstellung und Verwendung der bevorzugten Ausführungsformen werden unten ausführlich diskutiert. Es ist jedoch anzumerken, dass die Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer großen Auswahl von speziellen Zusammenhängen ausgeführt werden können.
- Die Erfindung wird hinsichtlich bevorzugter Ausführungsformen in einem speziellen Zusammenhang, nämlich einer MRAM- Einrichtung, beschrieben. Ausführungsformen der Erfindung können jedoch auch für andere magnetische Einrichtungen, nämlich beispielsweise einer MRAM-Einrichtung, angewandet werden. Ausführungsformen der Erfindung sind ebenso nützlich in anderen Halbleiter-Anwendungen, in denen es wünschenswert ist, den Pfad des mittels leitender Verdrahtungen erzeugten magnetischen Feldes zu ändern.
-
1 stellt eine perspektivische Ansicht eines MRAM-Arrays100 gemäß des Standes der Technik dar mit Bitleitungen122 , welche im Wesentlichen senkrecht zu Wortleitungen112 in benachbarten Metallisierungsschichten angeordnet sind. Magnetstapel110 sind zwischen den Bitleitungen122 und benachbarten Wortleitungen112 positioniert und elektrisch mit den Bitleitungen122 und Wortleitungen112 gekoppelt. Die Magnetstapel110 werden hierin auch als magnetische Speicherelemente, magnetische Speicherzellen oder MTJs bezeichnet. - Als nächstes wird ein typisches Herstellungsverfahren für den MRAM-Array
100 aus1 beschrieben. Ein Substrat (nicht gezeigt) wird bereitgestellt, welches typischerweise zum Beispiel Siliziumoxid über einkristallinem Silizium aufweist. Das Substrat kann andere leitende Schichten oder andere Halbleiterelemente, zum Beispiel Transistoren, Dioden usw. enthalten. Es können Verbindungs-Halbleiter, wie zum Beispiel GaAs, InP, Si/Ge und SiC anstelle von Silizium verwendet werden. - Eine erste Zwischen-Ebenen-Dielektrikumschicht (Inter-Level dielectric layer, ILD) (nicht gezeigt) wird über dem Substrat abgeschieden. Das Zwischenebenen-Dielektrikum kann ein isolierendes Material, wie zum Beispiel Siliziumoxid, aufweisen. Die Zwischen-Ebenen-Dielektrikumschicht wird strukturiert, zum Beispiel für Vias, und geätzt. Die Vias können mit einem Metall, wie zum Beispiel Kupfer, Wolfram oder anderen Metallen, gefüllt werden.
- Als nächstes wird eine Metallisierungsschicht, zum Beispiel eine Aluminium, Kupfer oder andere leitende Materialien aufweisende M1-Schicht, gebildet. Falls Kupfer für die ersten Leiterbahnen
112 verwendet wird, wird typischerweise ein Damaszener-Verfahren verwendet, um die ersten Leiterbahnen112 zu bilden. Ein Dielektrikum (nicht gezeigt) wird über der Zwischen-Ebenen-Dielektrikumschicht und den Vias abgeschieden. Die Dielektrikumschicht wird strukturiert und geätzt, und die Gräben werden mit leitendem Material gefüllt, so dass die ersten Leiterbahnen112 in der M1-Schicht gebildet werden. Alternativ können die ersten Leiterbahnen112 unter Verwendung eines subtraktiven Ätzverfahrens gebildet werden und ein dielektrisches Material kann zwischen den ersten Leiterbahnen112 angeordnet werden. - Als nächstes wird ein Magnetstapel
110 über den ersten Leiterbahnen112 gebildet. Der Magnetstapel110 weist typischerweise eine erste magnetische Schicht116 , die eine oder mehrere magnetische Schichten enthält, auf. Die erste magnetische Schicht116 kann eine Vielzahl von Schichten aus Materialien wie zum Beispiel PtMn, NiMn, IrMn, FeMn, CoFe, Ru, Al, Ta, TaN und NiFe aufweisen oder es können alternativ andere Materialien für die erste magnetische Schicht116 verwendet werden. Die erste magnetische Schicht116 wird auch als harte Schicht, gepinnte Schicht oder festgelegte Schicht bezeichnet, weil ihre magnetische Orientierung festgelegt ist. In einigen Situationen ist es vorteilhaft, die gepinnte Schicht an der Stelle der zweiten magnetischen Schicht120 anzuordnen, aber für die Zwecke dieser Diskussion wird hierin mit116 die gepinnte Schicht bezeichnet. - Der Magnetstapel
110 enthält ferner eine dünne dielektrische Tunnel-Barriereschicht118 , die einen Isolator oder Halbleiter aufweist, zum Beispiel Al2O3, welcher über der ersten magnetischen Schicht116 abgeschieden wird, oder die dielektrische Schicht118 kann alternativ isolierendes oder halbleitendes Material aufweisen. Die dielektrische Schicht118 wird oft als Tunnelschicht oder Barriereschicht bezeichnet. - Der Magnetstapel
110 enthält ferner eine zweite magnetische Schicht120 , die ähnliche Materialien aufweist wie die erste magnetische Schicht116 . Die zweite magnetische Schicht120 wird oft als weiche Schicht oder freie Schicht bezeichnet, weil ihre magnetische Orientierung abhängig vom gewünschten logischen Zustand der magnetischen Speicherzelle geändert wird. - Die erste magnetische Schicht
116 , die dielektrische Schicht118 und die zweite magnetische Schicht120 werden strukturiert, so dass eine Vielzahl von MTJs110 gebildet wird, wobei jeder MTJ110 über einer ersten Leiterbahn112 angeordnet wird. Die strukturierten Magnetstapel oder MTJs110 haben typischerweise im Wesentlichen die Form eines Ovals, wie gezeigt ist, oder können, alternativ, anders geformt sein, zum Beispiel kreisförmig, rechteckig oder asymmetrisch. Die MTJs110 weisen magnetische Speicherelemente auf. Der Bezeichnungen "MTJ", "magnetisches Speicherelement" und "magnetische Speicherzelle" werden hierin untereinander austauschbar verwendet. - Eine Vielzahl von zweiten Leiterbahnen
122 wird über den MTJs110 gebildet. Die zweiten Leiterbahnen122 können beispielsweise innerhalb einer M2-Schicht gebildet sein und werden typischerweise in einer Richtung, welche unterschiedlich zu der Richtung der ersten Leiterbahnen112 ist, positioniert. Falls die zweiten Leiterbahnen122 Kupfer aufweisen, wird typischerweise wieder ein Damaszener-Verfahren verwendet, um sie zu bilden. Eine dielektrische Schicht (nicht gezeigt) wird über den MTJs110 abgeschieden. Die dielektrische Schicht wird strukturiert und geätzt, wodurch Gräben gebildet werden, die mit einem leitenden Material gefüllt werden, so dass die zweiten Leiterbahnen122 zu gebildet werden. Alternativ kann ein Nicht-Damaszener-Verfahren verwendet werden, um die ersten Leiterbahnen112 und die zweiten Leiterbahnen122 zu bilden. Die Leiterbahnen112 und122 können beispielsweise als Wortleitungen bzw. Bitleitungen des MRAM-Arrays100 verwendet werden. - Die Reihenfolge der Schichten des Magnetstapels
110 kann umgekehrt werden, d. h., die gepinnte Schicht116 kann im oberen Teil oder oberhalb der Isolationsschicht118 , und die freie Schicht120 kann im unteren Teil oder unterhalb der Isolationsschicht118 sein. In gleicher Weise können die Wortleitungen112 und Bitleitungen122 entweder oberhalb oder unterhalb des Magnetstapels110 angeordnet sein. - In MRAM-Einrichtungen wird die Information in der freien Schicht
120 des MTJs110 gespeichert. Um die Information zu speichern, wird die Magnetisierung der einen ferromagnetischen Schicht oder Informationsschicht, beispielsweise der freien Schicht120 , entweder parallel oder antiparallel zu einer zweiten magnetischen Schicht oder Referenzschicht, beispielsweise der gepinnten Schicht116 , ausgerichtet. Die Information ist detektierbar aufgrund der Tatsache, dass der Widerstand eines Parallel-Elementes unterschiedlich ist zu dem eines Antiparallel-Elementes. Das Schalten von einem Parallel-Zustand zu einem Antiparallel-Zustand, und umgekehrt, kann erreicht werden mittels Fließens von Strom, der oft als Schaltstrom oder Schreibstrom bezeichnet wird, durch eine oder beide Leiterbahnen112 und122 und durch die gepinnte Schicht116 zu der freien Schicht120 , oder umgekehrt. Der Schaltstrom induziert ein magnetisches Feld an dem Ort des MTJ-Speicherelementes110 , das genügend groß ist, um die Magnetisierung der Informationsschicht oder freien Schicht120 zu wechseln. Um den resistiven Zustand zu lesen, fließt ein relativ kleiner Tunnelstrom durch das Element110 . - Ein Problem mit MRAM-Einrichtungen betrifft die Menge des um die magnetische Polarität des MTJ-Elements
110 zu schalten benötigten Stromes in den Leiterbahnen122 und112 . Es kann ein relativ großer Strom benötigt werden, um einen genügend großen magnetischen Fluss zu induzieren, und dies impliziert eine relativ große Leistung, die benötigt wird, um das Speicher-Array zu betreiben. Es kann ein signifikanter Nutzen erreicht werden, wenn die Betriebsleistung reduziert werden kann. Was daher im Stand der Technik benötigt wird, ist ein Verfahren zum Fokussieren oder Konzentrieren des magnetischen Flusses leitender "Schreib"-Leitungen auf dem magnetischen Speicherelement, so dass der Zustand mit einer geringeren Betriebsleistung geschaltet werden kann. - Ausführungsformen der Erfindung leiten technische Vorteile her, indem ein neues Verfahren zum Bilden von freistehenden Leiterbahnen und Bilden eines Liners von ferromagnetischem Material um die Leiterbahnen (zum Beispiel Bitleitungen oder Wortleitungen) herum, die über eine magnetische Speicherzelle angeordnet sind, bereitgestellt wird. Der ferromagnetische Liner arbeitet als eine Barriereschicht gegen Materialdiffusion und auch als ein Konzentrator des magnetischen Flusses.
- Die
2 –5 ,6A ,6B ,7 –9 ,10A und10B zeigen Querschnittsansichten eines Verfahrens zum Bilden eines ferromagnetischen Liners über der oberen Oberfläche und den Seitenwänden einer Leiterbahn einer magnetischen Speichereinrichtung gemäß einer bevorzugten Ausführungsform der Erfindung. Es werden ähnliche Bezugzeichen für die verschiedenen Elemente in den2 –5 ,6A ,6B ,7 –9 ,10A und10B , welche mit Bezugnahme auf1 beschrieben wurden, verwendet. Um Wiederholungen zu vermeiden, wird hier nicht jedes in dem Diagramm gezeigte Bezugszeichen notwendigerweise wieder ausführlich beschrieben. Stattdessen werden vorzugsweise ähnliche Materialien ×10, ×12, usw. für die gezeigten Materialschichten, wie sie für1 beschrieben wurden, verwendet, wobei in1 x = 1 ist und x = 2 ist. In jeder Figur ist nur ein MTJ210 gezeigt, jedoch können auf einer einzelnen Einrichtung201 eine Vielzahl von MTJs210 und Leiterbahnen gebildet sein. - Die in den
2 –5 ,6A ,6B ,7 –9 ,10A und10B gezeigten Ausführungsformen stellen ein Herstellungsverfahren einer FET-MRAM-Einrichtung dar. Die Ausführungsformen der Erfindung haben jedoch auch in Kreuzungspunkt MRAM-Einrichtungen, wie zum Beispiel dem in1 gezeigten, nützliche Anwendungen. - Als erstes wird unter Bezugnahme auf
10A eine Übersicht über eine Ausführungsform der Erfindung beschrieben. In der in10A gezeigten Querschnittsansicht sind erste Leiterbahnen212a ,212b und212c über einem Substrat202 gebildet und durch eine Isolationsschicht204a voneinander getrennt. Ein MTJ210 ist über der ersten Leiterbahn212a gebildet. Eine leitende Deckelschicht ("cap layer") oder ein elektrischer Kontakt206 kann, wie gezeigt ist, über dem MTJ210 gebildet sein. Der MTJ210 kann beispielsweise ein MTJ210 aus einer Vielzahl von MTJs210 sein, die in einem MRAM-Array, beispielsweise dem in1 gezeigten, gebildet sind. Der MTJ210 ist elektrisch von anderen MTJs (nicht gezeigt) mittels der Isolationsschichten204b und204c isoliert. - Eine zweite Leiterbahn
240a weist leitendes Material auf, welches mittels Plattierens über dem MTJ210 gebildet wird. Es kann auch eine zweite Leiterbahn240b in einem peripheren Bereich des Substrats202 über einem leitenden Via230 gebildet werden. Ein ferromagnetischer Liner250 wird über der zweiten Leiterbahn240a und auch über der zweiten Leiterbahn240b gebildet, wie gezeigt ist. - Weil die zweiten Leiterbahnen
240a und240b unter Verwendung einer Plattierungstechnik gebildet werden, sind diese freistehend und können selektiv mit dem ferromagnetischen Liner250 unter Verwendung eines Plattierbades plattiert werden, was hierin weiter beschrieben werden soll. Ein Verfahren zum Entfernen des Barriere-Materials232 oder des Plattierungs-Keimmaterials234 zwischen benachbarten MTJs210 wird eingestellt, um in der Rundung der oberen Ecken der Leiterbahnen240a und240b zu resultieren, wodurch die Rundung der Form des ferromagnetischen Liners250 resultiert, wodurch eine bessere Fokussierung des magnetischen Flusses, der durch Ströme in den Leiterbahnen240a und240b erzeugt wurde, ermöglicht wird. Der ferromagnetische Liner250 bildet beispielsweise im Querschnitt der Einrichtung201 die Form eines auf dem Kopf stehenden Buchstabens U um die zweiten Leiterbahnen240a und240b herum. Eine Barriereschicht232 kann beispielsweise unter den Leiterbahnen240a und240b angeordnet sein, und eine Keimschicht234 kann zwischen der Barriereschicht232 und den Leiterbahnen240a und240b angeordnet sein, was hierin weiter beschrieben werden soll. - Die zweiten Leiterbahnen
240a und240b können mit einer einkapselnden Isolationsschicht204c bedeckt werden. Die Isolationsschicht204c weist ein dielektrisches Material auf und kann in nachfolgenden Herstellungsschritten strukturiert werden, beispielsweise um einen elektrischen Kontakt (nicht gezeigt) mit den zweiten Leiterbahnen240a und240b herzustellen. - Bezugnehmend auf
2 wird als nächstes ein Herstellungsverfahren für eine MRAM-Einrichtung201 gemäß einem bevorzugten Ausführungsbeispiel der Erfindung beschrieben. Als erstes wird ein Substrat202 , welches ein Halbleitersubstrat aufweist, bereitgestellt. Das Substrat202 kann eine Vielzahl von darin gebildeten FETs203 enthalten, beispielsweise in einem FET-MRAM-Array, wie gezeigt ist. - Es wird eine Vielzahl von Leiterbahnen
212a ,212b und212c über dem Substrat202 gebildet, wie gezeigt ist. Die ersten Leiterbahnen212a und212b können in der Nähe eines MTJ210 in einer ersten Metallisierungsschicht M1 gebildet werden, wobei die ersten Leiterbahnen212a und212b eingerichtet werden, um beispielsweise als Wortleitungen oder Bitleitungen der MRAM-Einrichtung201 zu arbeiten. Die ersten Leiterbahnen212a ,212b und212c weisen vorzugsweise zum Beispiel Kupfer, Silber, Aluminium oder Kombinationen davon auf, obgleich alternativ andere Materialien verwendet werden können. Die ersten Leiterbahnen212a ,212b und212c weisen vorzugsweise eine Dicke von ca. 450 nm oder weniger auf, obgleich die ersten Leiterbahnen212a ,212b und212c alternativ andere Dimensionierungen aufweisen können. Die ersten Leiterbahnen212c können in einem peripheren Bereich der MRAM-Einrichtung201 gebildet werden, beispielsweise in einem Bereich, der Leistung liefert, oder in einer anderen Hilfsschaltung für die Einrichtung201 . Die erste Leiterbahn212c in dem peripheren Bereich kann verwendet werden, um eine elektrische Verbindung zu dem Substrat202 oder zu anderen Schichten der Einrichtung201 zu liefern, was hierin weiter beschrieben werden soll. - Eine Isolationsschicht
204a wird zwischen den ersten Leiterbahnen212a ,212b und212c angeordnet, wie gezeigt ist. Die Isolationsschicht204a kann dielektrisches Material, beispielsweise SiO2 oder Materialien mit einer kleinen Dielektrizitätskonstante (low-k Materialien) aufweisen. Eine leitende Brücke ("strap")208 kann zwischen einer Leiterbahn von den Leiterbahnen212b und dem MTJ210 angeordnet werden, wie gezeigt ist, um einen elektrischen Kontakt zwischen der Leiterbahn212b und dem MTJ210 herzustellen. Es kann beispielsweise eine erste Leiterbahn212a in dem zum MTJ210 benachbarten Array-Bereich eine Schreib-Wortleitung sein und eine andere zum MTJ210 benachbarte erste Leiterbahn212b kann eine Lese-Wortleitung sein. - Eine Deckelschicht
206 , die ein leitendes Material aufweist, kann über dem MTJ210 angeordnet sein. Die Deckelschicht206 kann eine Hartmaske aufweisen, die beispielsweise verwendet wurde, um eine oder mehrere Schichten der MTJ210 zu strukturieren. In der bevorzugten Ausführungsform weist die Deckelschicht206 vorzugsweise eine Dicke von 200 nm oder weniger auf, obgleich die Deckelschicht206 alternativ andere Dimensionierung aufweisen kann. Die Deckelschicht206 weist vorzugsweise ein leitendes Material wie beispielsweise TiN, Ti, Ta, TaN, WN, W oder Cu, oder Kombinationen davon auf, obgleich die Deckelschicht206 alternativ andere Materialien aufweisen kann. Die Dicke der Deckelschicht206 kann gemäß einer anderen Ausführungsform der Erfindung erhöht werden, um ein größeres Verfahrensfenster zum Entfernen einer Keimschicht234 und einer Barriereschicht232 für zweite Leiterbahnen240a und240b (nicht gezeigt in2 , siehe7 ) bereitzustellen, was hierin weiter beschrieben werden soll. Die Deckelschicht206 kann beispielsweise als ein oberer elektrischer Kontakt für den MTJ210 dienen. - Als nächstes wird über der ersten Leiterbahn
212c in dem peripheren Bereich der Einrichtung201 und daran anstoßend ein leitendes Via230 (siehe4 ) gebildet. Das leitende Via230 wird vorzugsweise unter Verwendung eines einfachen Damaszener-Verfahrene gebildet. Um das Via230 zu bilden, wird eine Isolationsschicht204b über der Deckelschicht206 und der Isolationsschicht204a abgeschieden, wie in3 gezeigt ist. Die Isolationsschicht204b weist vorzugsweise zum Beispiel SiO2, low-k-Materialien oder andere Materialien auf. Der Isolationsfilm204b wird dann auf eine Höhe planarisiert, welche entweder den oberen Teil der Deckelschicht206 freilegt oder die Deckelschicht206 mit einem ausreichend kleinen Wert bedeckt, so dass der Deckel206 durch das Damaszener-Polieren, welches verwendet wird, um das Via230 zu strukturieren, freigelegt wird. Eine typische Höhe des dielektrischen Films204b nach dem Planarisieren liegt zwischen ca. 50 nm unter der oberen Oberfläche des Deckels206 und 10 nm über der oberen Oberfläche des Deckels206 , obgleich andere Höhen mittels Variierens nachfolgender Verfahrensschritte eingestellt werden können und eine alternative Ausführungsform, welche eine dickeres Dielektrikum204b benutzt, wird unten erklärt. Die Planarisierung des dielektrischen Film204b kann mittels chemischen Planarisierens oder Polierens (CMP), Rückätz("etchback")-Techniken, der Verwendung von selbstplanarisierenden Aufschleuder("Spin-On")-Dielektrika, oder Kombinationen von diesen Techniken erreicht werden. Die Isolationsschicht204b kann ein selbstplanarisierendes Dielektrikum zum Aufschleudern, wie zum Beispiel SiLKTM, und Materialien, welche beispielsweise auf Methylsilsesquioxan und Hydrogensilsesquioxan basieren, oder andere Dielektrika zum Aufschleudern aufweisen. - In der ersten Ausführungsform wird, nach dem Planarisieren der Isolationsschicht
204b zu naher Nachbarschaft mit der oberen Oberfläche des Deckels206 , die Isolationsschicht204b mit der Struktur eines Vias230 geätzt, und ein leitendes Material wird über die strukturierte Isolationsschicht204b abgeschieden, um das Via zu füllen, wobei ein leitendes Via230 gebildet wird. Überschüssige Teile des leitenden Materials, welche über der Isolationsschicht204b verbleiben, werden entfernt, zum Beispiel unter Verwendung eines Ätz-Verfahrens oder CMP-Verfahrens, wobei die in4 gezeigte Struktur mit einer im Wesentlichen planaren oberen Oberfläche226 zurückgelassen wird, und die leitenden oberen Oberflächen von sowohl dem Deckel206 als auch dem Via230 werden für den nächsten Verfahrenschritt freigelegt. - In einer alternativen Ausführungsform wird das isolierende Material
204b vorzugsweise im Wesentlichen dicker abgeschieden als in3 gezeigt ist, so dass das niedrigste Niveau der oberen Oberfläche von204b vorzugsweise mehr als ca. 100 nm über dem leitenden Deckel206 liegt. Bevor die Isolationsschicht204b mit der Struktur des Vias230 geätzt wird, wird das isolierende Material204b unter Verwendung eines CMP-Verfahrens planarisiert, wodurch vorzugsweise mehr als ca. 25 nm von dem isolierenden Material204b über dem leitenden Deckel206 zurück gelassen wird. An diesem Punkt wird die Struktur des Vias230 in die dielektrische Schicht204b geätzt, das Via wird mit leitenden Material gefüllt und wird gemäß einem Standard-Damaszener-Verfahren poliert. Die obere Oberfläche der dielektrischen Schicht204b ist im Wesentlichen koplanar mit der oberen Oberfläche des Vias230 und beide Oberflächen befinden sich vorzugsweise mehr als ca. 10 nm über der oberen Oberfläche des Deckels206 . Zur Vorbereitung auf die Abscheidung der nächsten leitenden Verdrahtungsschicht muss die obere Oberfläche der Deckelschicht206 freigelegt werden. Dann wird, um dies zu erreichen, die planare obere Oberfläche des Dielektrikums204b mit einem nasschemischen Ätzverfahren oder einem reaktiven Ionen-Ätz("reactive ion etch") (RIE)-Verfahren geätzt, so dass die Deckelschicht206 freigelegt wird. Dies kann mit einer zeitlich angepassten Ätzung erreicht werden, oder für eine bessere Verfahrensteuerung kann ein Endpunktsignal verwendet werden, welches von Nebenprodukten der Deckelschicht206 , die zur Ätzung freigelegt werden, erzeugt wird. Bei dieser alternativen Ausführungsform ist es vorteilhaft, dass Spannungen des CMP, welche durch den MTJ210 gesehen werden, durch die Verwendung eines einkapselnden Dielektrikums, welches den MTJ210 und die Deckelschicht206 während eines CMP-Verfahrens bedeckt, bedeutend reduziert werden können. - Als nächstes werden mittels eines Aufplattier-Verfahrens zweite Leiterbahnen
240a und240b (6A ) gebildet. Es kann, unter Bezugnahme auf5 , vor dem Abscheiden des leitenden Verdrahtungsmaterials (welches Cu oder andere leitende Materialien aufweisen kann) über die strukturierte Isolationsschicht204b ein Barriere-Material232 abgeschieden werden, welches beispielsweise eine Schicht mit einer Dicke von ca. 20 nm oder weniger aus Ta, TaN, WN, TiN, Ru, mehrere Schichten davon oder Kombinationen davon aufweist, um die Migration von leitendem Verdrahtungsmaterial zu verhindern. Die Barriereschicht232 kann alternativ andere Materialien und Dimensionierungen aufweisen. Vorzugsweise ist die Dicke der Barriereschicht232 so klein wie möglich, so dass sie noch effektiv für die Hemmung ("inhibition") der Diffusion der Keimschicht234 oder des leitenden Materials240 verwendet werden kann, da dünnere Barriereschichten232 leichter in nachfolgenden Schritten entfernt werden können. Die effektive Barriereschicht232 kann beispielsweise mit Atomlagenabscheidung ("atomic layer deposition") (ALD) mit einer Dicke von annähernd 5 nm abgeschieden werden. In einer Ausführungsform weist die Barriereschicht232 auf eine erste TaN-Schicht, die über der Deckelschicht206 abgeschieden wird, eine Isolationsschicht204b und ein leitendes Via230 und eine zweite Schicht aus Ta, welche über die erste TaN-Schicht abgeschieden wird. Die Barriereschicht232 verhindert die Diffusion der Keimschicht234 und des leitenden Materials240 (6A ) in benachbarte Materialschichten, wie zum Beispiel206 und204b . - Um eine zufriedenstellende Plattierung des leitenden Materials
240 (6A ) zu begünstigen, wird eine Keimschicht234 über der Barriereschicht232 abgeschieden, wie gezeigt ist. Die Keimschicht234 weist vorzugsweise eine Schicht mit einer Dicke von ca. 50 nm oder weniger aus einem leitenden Material, wie zum Beispiel Ru, Cu, Ag, oder Kombinationen davon auf, obgleich die Keimschicht234 alternativ andere Materialien und Dimensionierungen aufweisen kann. Die Keimschicht234 kann derart gewählt werden, dass sie als Barriereschicht wirkt, in welchem Fall die Schichten232 und234 ein und dieselbe sind. Die Keimschicht234 weist vorzugsweise eine Dicke von ungefähr 20 nm oder weniger auf, so dass das Entfernen der Keimschicht234 in späteren Herstellungsschritten einfacher wird. Das Kombinieren der Barriere-Funktion und der Bekeimungs-Funktion in einem und demselben Material kann dünnere Barriere/Keim-Schichten erlauben und ergibt einfachere nachfolgende Verfahrensschritte. Dies kann beispielsweise mittels der Verwendung einer Barriere/Keim-Schicht aus Ru verwirklicht werden. In einem Ausführungsbeispiel weist die Keimschicht234 beispielsweise dasselbe Material auf wie das leitende Material der zweiten Leiterbahnen240a und240b . Die Keimschicht234 wird hierin auch als eine Plattierungs-Keimschicht234 bezeichnet. - Eine optionale Antireflexionsbeschichtung ("anti-reflective coating") (ARC)
236 kann über der Keimschicht234 abgeschieden sein, wie in5 gezeigt ist. Die ARC236 kann beispielsweise eine Schicht mit einer Dicke von ca. 60 nm aus einem organischen Material, einem Photoresist, welcher Farbstoff enthält, oder andere ARC-Materialien aufweisen. Die ARC236 verhindert von Auswirkungen des lithographischen Strukturierens der Maske238 verursachte Reflektionen von der Keimschicht234 -Oberfläche. Ein Maskenmaterial238 wird über der ARC236 abgeschieden, wie in5 gezeigt ist. Das Maskenmaterial238 weist vorzugsweise eine Schicht mit einer Dicke von ca. 400 nm aus einem Photoresist oder einem isolierenden Material auf, wie zum Beispiel ein Oxid oder ein Nitrid, obgleich alternativ andere isolierende Materialien oder Dimensionierungen verwendet werden können. Das Maskenmaterial238 kann beispielsweise SiOx, SiN, SiCOH, SiCN, fluoriertes SiOx oder low-k-Materialien, wie zum Beispiel Polyarylen (PAE), oder einen aromatischen Kohlenwasserstoff, wie zum Beispiel SILKTM, aufweisen, obgleich auch andere low-k-Materialien oder isolierende Materialien verwendet werden können. - Das Maskenmaterial
238 wird unter Verwendung einer Lithographietechnik mit der Struktur für die zweiten Leiterbahnen240a und240b strukturiert, wobei die zweiten Leiterbahnen240a als Bitleitungen (oder Wortleitungen, abhängig von der Gestaltung der MRAM-Einrichtung) der Einrichtung201 arbeiten. Die ARC236 wird unter Verwendung ein Ätzverfahrens, wie zum Beispiel einem RIE unter Verwendung eines H2-Plasmas geöffnet oder von dem strukturierten Bereich entfernt, obgleich alternativ andere Ätzverfahrens verwendet werden können. - Die zweiten Leiterbahnen
240a und240b werden vorzugsweise unter Verwendung eines elektrochemischen Plattier(ECP)-Verfahrens gebildet, wie in6A gezeigt ist. Beispielsweise kann das Substrat202 in einem Plattierungsbad platziert werden, und das leitende Material240a und240b wird auf die freigelegte Keimschicht234 plattiert. Die leitenden Materialien240a und240b werden nicht auf das Maskenmaterial238 plattiert. Die leitenden Materialien240a und240b werden selektiv auf die Keimschicht234 plattiert. Falls die Plattierungsschicht234 beispielsweise Kupfer aufweist, wird vorzugsweise Kupfer auf die Keimschicht234 plattiert, um die Leiterbahnen240a und240b zu bilden. - Es können verschiedene Plattierungstechniken verwendet werden, um die zweiten Leiterbahnen
240a und240b zu bilden. In einer Ausführungsform ist das Plattierverfahren stromlos und/oder vorzugsweise ein potentiostatisch ausgelöstes ("triggered") stromloses Verfahren, um ein mögliches Überbrücken der stromlosen Abscheidung zwischen den zweiten Leiterbahnen240a und240b aufgrund eines Rückstands von Pd, der aus dem standardmäßigen Aktivierungsverfahren, welches beim stromlosen Plattieren verwendet wird, resultieren kann, zu minimieren oder zu verhindern. Falls ein stromloses Plattierverfahren verwendet wird, kann das Plattierungsbad für den magnetischen Film neutral (zum Beispiel mit einem pH-Wert von ca. 6 bis 8) oder alkalisch (zum Beispiel mit einem pH-Wert von ca. 8 bis 14) sein. Solche stromlosen Plattierverfahren ermöglichen vorteilhafterweise die Verwendung einer dünneren Keimschicht234 mit einer Dicke von zum Beispiel ca. 20 nm oder weniger. - In einer anderen Ausführungsform kann Elektroplattieren verwendet werden, um die zweiten Leiterbahnen
240a und240b zu bilden, obgleich die Keimschicht234 dicker sein sollte, in dieser Ausführungsform beispielsweise ca. 50 nm, um die Gleichmäßigkeit des Plattierens zu erhöhen. Alternativ kann beispielsweise ein potentiostatisches Plattierverfahren verwendet werden. In einer Ausführungsform ist das Plattierungsbad vorzugsweise sauer. - Es können beispielsweise Kombinationen von den hierin beschrieben Plattierverfahren und anderen Plattierverfahren verwendet werden, um die Leiterbahnen
240a und240b zu bilden. - Die selektiv plattierten Leiterbahnen
240a und240b weisen vorzugsweise eine Dicke, die weniger als die Dicke des Maskenmaterials beträgt, ca. 450 nm oder weniger, aus einem leitenden Material, wie zum Beispiel Cu, Ag, Al oder Kombinationen davon, auf, obgleich die Leiterbahnen240a und240b alternativ andere Materialien oder Dimensionierungen aufweisen können. - Es ist anzumerken, dass in den
5 ,6A ,7 ,8 ,9 , und10A die Materialschichten im Bereich228 über der Deckelschicht206 und den Materialschichten212 in den2 bis10B aus Gründen der Klarheit im Querschnitt gezeigt sind. Da die bevorzugte Gestaltung einer MRAM-Schaltung typischerweise Verdrahtungen240a , die senkrecht bzw. in einer anderen Richtung als die Verdrahtungen212a positioniert sind, verlangen würde, können die vereinfachten Figuren nicht exakt mit der physikalischen MRAM-Produktgestaltung korrespondieren. Obgleich einige Gestaltungen Verdrahtungen240a und212a verlangen können, die so orientiert sind, wie in10A gezeigt ist, sind die in den6B und10B gezeigten Darstellungen realistischer (aber weniger anschaulich). Die6B und10B zeigen Leiterbahnen240a ohne die 90-Grad-Drehung der Region228 in den anderen Figuren, wobei dargestellt wird, dass die zweiten Leiterbahnen240a , die Keimschicht234 und die Barriereschicht232 annähernd in einem Winkel von 90 Grad zu den ersten Leiterbahnen212a , benachbart zu den MTJ210 , positioniert werden können. Die genaue Orientierung von diesen Leiterbahnen212a ist für die Erfindung nicht ausschlaggebend, und die hierin offenbarten Verfahren sind für beliebig orientierte Leiterbahnen geeignet. - In Fortsetzung mit einer bevorzugten Ausführungsform des Verfahrens-Schemas, wird das Maskenmaterial
238 und die ARC236 nach dem Plattieren entfernt, wie in7 gezeigt ist. Falls das Maskenmaterial238 beispielsweise einen Resist aufweist, kann der Resist unter Verwendung eines Nass-Strip-Verfahrens oder eines Sauerstoffplasmas entfernt werden. Falls das Maskenmaterial228 ein isolierendes Material aufweist, kann beispielsweise ein Ätzverfahren, das selektiv gegen ein Ätzen der Metallschichten240 und234 ist, verwendet werden, um das Maskenmaterial238 und die ARC236 zu entfernen. - Die Keimschicht
234 wird unter Verwendung eines RIE (zum Beispiel CO/NH3) entfernt, und die Barriereschicht232 wird auch entfernt, wobei ebenfalls ein RIE (zum Beispiel Ar/CF4) verwendet wird. Alternativ können beispielsweise andere nasschemische oder trockenchemische Verfahrene, einschließlich physikalischem Sputtern oder Ionenstrahlätzen ("ion milling") verwendet werden, um die ARC236 , die Keimschicht234 und die Barriereschicht232 aus dem Bereich zwischen den Leiterbahnen240a und240b zu entfernen, wobei die in8 gezeigte Struktur zurückgelassen wird. - Ein oberer Bereich der Isolationsschicht
204b kann beim Entfernen der Barriereschicht232 und/oder der Keimschicht234 und der ARC236 erodiert werden, wie gezeigt ist. Beispielsweise können ca. 10 nm oder mehr von der Isolationsschicht204b entfernt werden, wobei in einer Ausführungsform der obere Bereich der Deckelschicht206 und/oder des leitenden Vias230 freigelegt wird. Das Substrat202 kann in einem optionalen Arbeitsschritt, zum Beispiel unter der Verwendung eines H2-Plasmas oder eines anderen Reinigungsverfahrens, freigelegt werden. - Es ist anzumerken, dass es vorteilhaft ist, dass RIE-Verfahren oder andere Reinigungsverfahren, welche verwendet werden, um die Barriere Schicht
232 und/oder die Keimschicht234 und die ARC236 zu entfernen, eingestellt werden können, um einen oberen Teil242 und die Ecken244 (beispielsweise dort, wo sich die Seitenwände und die obere Oberfläche treffen) der zweiten Leiterbahnen240a und240b zu erodieren. Insbesondere wird in einer bevorzugten Ausführungsform das Ätzverfahren zum Entfernen der Keimschicht234 das Material an den Ecken244 der zweiten Leiterbahnen240a und240b entfernt, weil die Leiterbahnen240 nicht immun gegen die chemischen oder physikalischen Komponenten sind, welche gewählt wurden, um die ARC236 , die Keimschicht234 oder die Barriereschicht232 zu entfernen. Dies ist günstig, weil eine Leiterbahn mit gerundeten Kanten oder Ecken244 in einen ferromagnetischen Liner mit gerundeten Kanten resultiert und eine gerundete Struktur besser funktioniert, um den magnetischen Fluss, der durch den Strom durch die Leiterbahnen240 erzeugt wird, zu fokussieren. - Dann wird ein ferromagnetischer Liner
250 auf den Seitenwänden, der oberen Oberfläche und den gerundeten Ecken der zweiten Leiterbahnen240a und240b gebildet, wie in9 gezeigt ist. Durch die Wahl von Abscheideverfahren, wie zum Beispiel stromloses Plattieren, potentiostatisch ausgelöstes stromloses Plattieren oder potentiostatisches Plattieren, kann der ferromagnetische Liner250 selektiv auf den Oberflächen des leitenden Materials, einschließlich aller freigelegten Kanten der Leiterbahnen240a und240b und den Seitenwänden der Keimschicht234 gebildet werden. Der ferromagnetische Liner250 kann auch auf die freigelegten Bereiche der Seitenwand des leitenden Vias230 gebildet werden, wie in252 gezeigt ist. Vorzugsweise wird der ferromagnetische Liner nicht über die Isolationsschicht204b , die Barriereschicht232 oder die Deckelschicht206 über dem MTJ210 gebildet. - Der ferromagnetische Liner
250 weist vorzugsweise ein magnetisches Material auf. Der ferromagnetische Liner250 weist vorzugsweise zum Beispiel Ni, Fe, Co, Legierungen davon, P, B, oder Kombinationen davon auf, obgleich der ferromagnetische Liner250 alternativ andere Materialien aufweisen kann. In einer Ausführungsform weist der ferromagnetische Liner250 CoWP auf, was vorteilhaft ist, weil beispielsweise eine Diffusionsbarriere zwischen dem Material der zweiten Leiterbahnen240a und240b und dem ferromagnetischen Liner250 nicht benötigt wird. Falls das Material der Leiterbahnen240a und240b beispielsweise Kupfer aufweist, kann CoWB oder CoWCu für das Material des ferromagnetischen Liners250 verwendet werden, falls beispielsweise die Koerzitivität klein ist. Der ferromagnetische Liner250 weist vorzugsweise eine Dicke von beispielsweise ca. 50 nm oder weniger auf, obgleich der ferromagnetische Liner alternativ andere Dimensionierungen aufweisen kann. Der ferromagnetische Liner weist in einer bevorzugten Ausführungsform der Erfindung vorzugsweise CoWP, CoWB, CoWCu, NiFe, NiFeP, NiFeB, CoNi, CoNiP, CoNiB, CoNiFe, CoNiFeP oder CoNiFeB auf, wobei die Koerzitivität und Permeabilität die Hauptfaktoren sind für die Bestimmung, welches Material und welche Abscheidetechniken verwendet werden. Die Koerzitivität und Permeabilität werden eingestellt, um für einen bestmöglichen Betrieb hinsichtlich der elektronischen und magnetischen Funktionen der MRAM-Schaltung geeignet zu sein. - Der ferromagnetische Liner
250 wird vorzugsweise selektiv auf die zweiten Leiterbahnen240a und240b plattiert. Der ferromagnetische Liner250 kann beispielsweise plattiert werden unter Verwendung eines standardmäßigen stromlosen Plattierverfahrens unter Verwendung von Pd-Aktivierung, eines potentiostatisch ausgelösten stromlosen Verfahrens, eines potentiostatischen stromlosen Plattierverfahrens, eines galvanostatischen Verfahrens oder von Kombinationen davon, obgleich alternativ andere Verfahren verwendet werden können, um den ferromagnetischen Liner250 zu bilden. Alternativ kann mit einer geeigneten Verdrahtungs-Anordnung, welche erlaubt, dass Strom zur notwendigen Verdrahtung fließt, Elektroplattieren verwendet werden, um den ferromagnetischen Liner250 nur um bestimmte gewünschte Bereiche der Verdrahtung240 zu bilden. - In einer Ausführungsform wird ein stromloses Plattierverfahren unter Verwendung einer Pd-Aktivierung verwendet, um den ferromagnetischen Liner
250 zu bilden, wobei das Substrat202 in eine Pd-Lösung getaucht wird. Das Pd wechselwirkt mit den Oberflächenatomen der zweiten Leiterbahnen240a und240b : Falls die zweiten Leiterbahnen240a und240b beispielsweise Kupfer aufweisen, Wechselwirken einige Oberflächenatome der zweiten Leiterbahnen240a und240b mit dem Pd, welches edler ist als das Kupfer. Die Kupferatome werden in der Pd-Lösung gelöst. Das Pd arbeitet als ein Katalysator für das stromlose Plattierverfahren, um den ferromagnetischen Liner250 auf den zweiten Leiterbahnen240a und240b zu bilden. In dieser Ausführungsform kann etwas Pd in die obere Oberfläche der Isolationsschicht204b adsorbiert werden, daher wird das Substrat202 vorzugsweise gespült, nachdem es in die Pd-Lösung getaucht wurde, beispielsweise mit einer Wasserspülung, um alles unerwünschte Pd von der oberen Oberfläche der Isolationsschicht204b zu entfernen, so dass der ferromagnetische Liner250 nicht über der Isolationsschicht204b gebildet wird, wodurch die zweiten Leiterbahnen240a und240b kurzgeschlossen werden würden. In einer anderen Ausführungsform wird das Plattierverfahren vorzugsweise katalysiert unter Verwendung von Strom, unter Verwendung von potentiostatischem Auslösen ("triggering") (bei dem Elektronen die stromlose Reaktion initiieren), was vorteilhaft ist, weil dabei keine Möglichkeit besteht, dass Pd auf der oberen Oberfläche der Isolationsschicht204b verbleibt, wodurch beispielsweise ein Überbrücken oder Kurzschließen der Leiterbahnen204a und204b verhindert wird. - Falls Elektroplattieren, potentiostatische, galvanostatische, oder potentiostatisch ausgelöste stromlose Verfahren verwendet werden, um den ferromagnetischen Liner
250 zu bilden, müssen in diesen Ausführungsbeispielen die zweiten Leiterbahnen240a (und andere zweite Leiterbahnen, die über den MTJs210 im Array angeordnet sind, nicht gezeigt) für das Plattierverfahren zusammen kurzgeschlossen sein. Dies erfordert entweder einen zusätzlichen lithographischen Schritt, um das kurzschließende Material abzuscheiden und zu strukturieren, oder es können alternativ die ARC236 und die Keimschicht234 strukturiert werden, nachdem der ferromagnetische Liner250 auf die zweiten Leiterbahnen240a elektroplattiert wurde. Beispielsweise kann die Keimschicht234 als kurzschließendes Material arbeiten (Bereitstellen eines Kurzschluss-Pfades für das Elektroplattierverfahren) und die ARC236 schützt die Keimschicht234 davor, mit dem ferromagnetischen Liner250 plattiert zu werden. In diesem Ausführungsbeispiel ist der ferromagnetische Liner250 jedoch vorzugsweise dicker plattiert als tatsächlich benötigt wird, weil ein Teil des ferromagnetischen Liners250 während des Ätzens der Keimschicht234 verbraucht werden kann. Alternativ kann der ferromagnetische Liner250 selektiv in der gewünschten Dicke gebildet werden, und er kann entweder durch einen zusätzlichen Photoresist oder ein Oxid geschützt werden, während die Keimschicht234 von der Isolationsschicht204b weggeätzt wird. - Falls Elektroplattieren verwendet wird, kann in einem Ausführungsbeispiel keine Kurzschluss-Bahn zu der peripheren Leiterbahn
240b gebildet werden, so dass die periphere Bahn240b nicht mit dem ferromagnetischen Liner250 (nicht gezeigt) plattiert wird. Dies kann vorteilhaft sein, weil später, wenn der Kontakt zum Via230 hergestellt wird, kein magnetisches Material (zum Beispiel ferromagnetischer Liner250 ) vorhanden ist, welches Werkzeuge kontaminieren kann. - Es ist anzumerken, dass der ferromagnetische Liner
250 im Wesentlichen konform mit der unterliegenden zweiten Leiterbahnen240a und240b ist, daher enthält der ferromagnetische Liner250 eine Rundung, wo die obere Oberflächen der zweiten Leiterbahnen240a und240b die Seitenwände trifft, wie gezeigt ist. - Der ferromagnetische Liner
250 kann unter Verwendung anderer Abscheidetechniken, zum Beispiel einer selektiven chemischen Gasphasenabscheidung ("chemical vapor deposition") (CVD) oder anderer selektiver Abscheideverfahren, oder Kombinationen davon mit dem oben erwähnten Plattierverfahren, abgeschieden werden. Es kann beispielsweise eine Diffusionsbarriere (nicht gezeigt) gebildet werden oder über die zweiten Leiterbahnen240a und240b abgeschieden werden, bevor der ferromagnetische Liner250 gebildet wird. Die Diffusionsbarriere weist vorzugsweise ein Material auf, welches die Diffusion des Materials der zweiten Leiterbahnen240a und240b in benachbarte Materialschichten verhindert, wodurch die selektive Bildung des ferromagnetischen Liners250 über den zweiten Leiterbahnen240a und240b unter Verwendung eines Plattierverfahrens erlaubt wird. Die Diffusionsbarriere weist beispielsweise CoWP, CoWB oder andere Co-Legierungen auf, welche mit einer Dicke von ca. 30 nm oder weniger abgeschieden werden, obgleich die Diffusionsbarriere alternativ andere Materialien oder Dimensionierungen aufweisen kann. Eine Diffusionsbarriere kann auch nach dem ferromagnetischen Liner250 abgeschieden werden, falls Bedenken bestehen, dass das Material des ferromagnetischen Liners während der nachfolgenden Abwicklung des Verfahrens und des Betriebs der Einrichtung migrieren kann. - Eine Isolationsschicht
204c wird über dem ferromagnetischen Liner250 , freigelegten Bereichen der Isolationsschicht204b und freigelegten Kantenbereichen der Barriereschicht232 abgeschieden, wie in10A gezeigt ist.10B zeigt als ein noch realistischeres Ausführungsbeispiel den Bereich228 mit einer 90-Grad-Drehung. - Das Herstellungsverfahren der Einrichtung
201 wird mit den Abscheiden der verkapselnden Isolationsschicht204c fortgesetzt. Beispielsweise kann der ferromagnetische Liner250 mit einer nicht-leitenden Diffusionsbarriere, wie zum Beispiel einem auf Si:C:H basierenden CVD-Material oder anderem dielektrischen Material, eingekapselt sein. Andere leitende Strukturen, wie zum Beispiel Vias, können in den Isolationsschichten204c ,204b und204a gebildet werden. Am Ort der Vias230 , zum Beispiel bei der zweiten Leiterbahn240b , ist eine Flusskonzentration nicht notwendig, aber die magnetischen Materialien des ferromagnetischen Liners250 beeinträchtigen die elektrische Leistungsfähigkeit der Vias nicht und können Hohlraumbildungen durch blockierende Materialdiffusion nahe der Vias verhindern. - Die Deckelschicht
206 stellt ein erhöhtes Verfahrensfenster für das neue Verfahren zum Bilden von Leiterbahnen240a und240b und ferromagnetischen Linern250 gemäß einem Ausführungsbeispiel der Erfindung bereit. Zum Beispiel schützt die Deckelschicht206 vorteilhafterweise den MTJ210 während des Bildens der Leiterbahnen240a und240b und des ferromagnetischen Liners250 . Der MTJ210 wird nicht den hierin beschriebenen Plattierungs- oder Ätzverfahren ausgesetzt. - Vorteile der Ausführungsformen der Erfindung enthalten Bereitstellen von Verfahren zum Erhöhen der Flusskonzentration der zweiten Leiterbahnen
240a einer magnetischen Speichereinrichtung201 mittels Bildens von freistehenden Leiterbahnen240a und Bildens eines ferromagnetischen Liners250 auf den Seitenwänden, oberen Oberflächen und gerundeten Kanten der zweiten Leiterbahnen240a . Weil der magnetische Fluss konzentriert wird, kann der Schreibstrom für magnetische Speicherzellen oder MTJs210 gemäß den Ausführungsbeispielen der Erfindung verringert werden, wobei beispielsweise der Leistungsverbrauch für die Speichereinrichtung201 verringert wird. Alternativ wird die bessere Flusskonzentration mit dem Liner250 für die gleiche Menge an Strom in dem Draht240a die Verwendung einer MTJ-Einrichtung210 mit höheren Schaltfeld-Schwellenwerten erlauben. Dies kann Betriebsgrenzen, die Fehlerunempfindlichkeit und die Lebensdauer der Schaltung verbessern. - Ausführungsbeispiele der vorliegenden Anmeldung sind vorteilhaft, wenn sie in einer magnetischen Speichereinrichtung, einschließlich beispielsweise einer MRAM-Einrichtung
201 , implementiert werden. Ausführungsbeispiele der Erfindung können beispielsweise in Kreuzungspunkt-Arrays, FET-MRAM-Arrays und Festplatten-Lese- und Schreibköpfen implementiert werden. Ausführungsbeispiele der Erfindung haben auch nützliche Anwendungen in anderen Halbleiterbauelement-Anwendungen, in denen die Konzentration des magnetischen Flusses einer Leiterbahn benötigt wird, zum Beispiel in der Einstellung einer Verdrahtungsinduktanz. - Obgleich Ausführungsformen der Erfindung und deren Vorteile ausführlich beschrieben wurden, ist es zu verstehen, dass verschiedenartige Wechsel, Ersetzungen und Veränderungen vorgenommen werden können, ohne über die Lehre und den Rahmen der Erfindung, wie sie in den beigefügten Ansprüchen definiert ist, hinauszugehen. Zum Beispiel kann es von einem Fachmann leicht verstanden werden, dass viele der Eigenschaften, Funktionen, Verfahren und Materialien, die hierin beschrieben sind, variiert werden können, obwohl innerhalb des Rahmens der Erfindung verblieben wird. Außerdem ist es nicht beabsichtigt, den Rahmen der Erfindung auf die bestimmten Ausführungsformen der Prozesse, der Einrichtung, der Herstellung, der Zusammensetzung von Materialien, der Mittel, der Verfahren und Schritte, die in der Beschreibung beschrieben sind, zu beschränken. Wie ein Fachmann leicht aus der Offenbarung der Erfindung schätzen wird, können die Prozesse, die Einrichtungen, die Herstellungen, die Zusammensetzungen von Materialien, die Mittel, die Verfahren oder Schritte, welche gegenwärtig existieren oder später entwickelt werden sollten, welche im Wesentlichen dieselbe Funktion durchführen oder im Wesentlichen dasselbe Ergebnis erreichen wie die hierin beschriebenen korrespondierenden Ausführungsbeispiele, gemäß der Erfindung genutzt werden. Demgemäß ist es beabsichtigt, dass die beigefügten Ansprüche innerhalb ihres Rahmens solche Verfahrene, Einrichtungen, Herstellungsverfahren, Materialzusammensetzungen, Mittel, Verfahren oder Schritte enthalten.
Claims (25)
- Verfahren zum Herstellen einer Leiterbahn einer magnetischen Speichereinrichtung, wobei das Verfahren ausweist: • Bereitstellen eines Substrats mit mindestens einer darauf gebildeten magnetischen Speicherzelle, • Einkapseln der mindestens einen magnetischen Speicherzelle innerhalb einer ersten Isolationsschicht, wobei die mindestens eine magnetische Speicherzelle einen auf ihr angeordneten elektrischen Kontakt aufweist, • Freilegen des elektrischen Kontakts der magnetischen Speicherzelle an einer oberen Oberfläche der ersten Isolationsschicht, • Bilden einer Plattierungs-Keimschicht über der ersten Isolationsschicht und dem elektrischen Kontakt über der mindestens einen magnetischen Speicherzelle, • Bilden einer Maske über der Plattierungs-Keimschicht, wobei ein unmaskierter Bereich über der mindestens einen magnetischen Speicherzelle verbleibt, • Plattieren einer ersten Leiterbahn in dem unmaskierten Bereich über der mindestens einen magnetischen Speicherzelle unter Verwendung der Plattierungs-Keimschicht als Plattierungskeim, • Entfernen der Maske, wobei Bereiche der Plattierungs-Keimschicht freigelegt werden, • Entfernen der Bereiche der Plattierungs-Keimschicht, welche durch das Entfernen der Maske freigelegt wurden, und • Bilden eines ferromagnetischen Liners über mindestens der ersten Leiterbahn.
- Verfahren gemäß Anspruch 1, wobei das Bilden des ferromagnetischen Liners über der ersten Leiterbahn unter Verwendung eines stromlosen Plattierverfahrens, eines Elektroplattierverfahrens oder eines selektiven chemischen Gasphasenabscheidungsverfahrens erfolgt.
- Verfahren gemäß Anspruch 1 oder 2, wobei das Bilden der Plattierungs-Keimschicht aufweist: Bilden einer Schicht mit einer Dicke von 50 nm oder weniger aus Ru, Cu oder Ag oder Kombinationen davon.
- Verfahren gemäß einem der Ansprüche 1 bis 3, wobei das Entfernen der Plattierungs-Keimschicht ein reaktives Ionenätzen oder Ionenstrahlätzen aufweist.
- Verfahren gemäß einem der Ansprüche 1 bis 4, • wobei die erste Leiterbahn eine obere Oberfläche und Seitenwände aufweist, sowie Ecken an den Stellen, wo sich die obere Oberfläche und die Seitenwände treffen, • und wobei während des Entfernens der Plattierungs-Keim-Schicht Material an den Ecken der ersten Leiterbahn entfernt wird, so dass gerundete Ecken gebildet werden.
- Verfahren gemäß einem der Ansprüche 1 bis 5, ferner aufweisend: • Bilden einer Barriereschicht über der mindestens einen magnetischen Speicherzelle vor dem Bilden der Plattierungs-Keim-Schicht und ferner aufweisend • Entfernen der Barriereschicht von einem Bereich über der ersten Isolationsschicht vor dem Bilden des ferromagnetischen Liners.
- Verfahren gemäß Anspruch 6, wobei das Bilden der Barriereschicht aufweist: Bilden einer Schicht mit einer Dicke von 20 nm oder weniger aus Ta, TaN, WN, TiN, Ru oder Kombinationen davon.
- Verfahren gemäß einem der Ansprüche 1 bis 7, wobei das Bilden des ferromagnetischen Liners aufweist: Bilden einer Schicht mit einer Dicke von 50 nm oder weniger aus Ni, Fe, Co, oder Legierungen davon, P, B, oder Kombinationen davon.
- Verfahren gemäß einem der Ansprüche 1 bis 8, wobei das Bilden des ferromagnetischen Liners aufweist: Bilden einer Schicht aus CoWP, CoWB, CoWCu, NiFe, NiFeP, NiFeB, CoNi, CoNiP, CoNiB, CoNiFe, CoNiFeP oder CoNiFeB.
- Verfahren gemäß einem der Ansprüche 1 bis 9, ferner aufweisend: • Bilden einer Antireflexionsbeschichtung über der Plattierungs-Keimschicht vor dem Bilden der Maske, und ferner aufweisend • Entfernen der Antireflexionsbeschichtung von einem Bereich über der ersten Isolationsschicht vor dem Bilden des ferromagnetischen Liners.
- Verfahren gemäß einem der Ansprüche 1 bis 10, • wobei das Plattieren der ersten Leiterbahn aufweist Bilden einer ersten Leiterbahn, welche Cu, Ag, Al, oder Kombinationen davon aufweist, und • wobei das Plattieren der ersten Leiterbahn aufweist Bilden einer ersten Leiterbahn, welche eine Dicke von 450 nm oder weniger aufweist.
- Verfahren gemäß einem der Ansprüche 1 bis 11, wobei das Plattieren der ersten Leiterbahn unter Verwendung eines stromlosen Plattierverfahrens oder eines Elektroplattierverfahrens erfolgt.
- Verfahren gemäß einem der Ansprüche 1 bis 12, wobei das Freilegen des elektrischen Kontakts zu der magnetischen Speicherzelle aufweist: Chemisch-mechanisches Polieren der ersten Isolationsschicht.
- Verfahren gemäß einem der Ansprüche 1 bis 13, wobei das Freilegen des elektrischen Kontakts zu der magnetischen Speicherzelle aufweist: Eine Kombination von einem chemisch-mechanischen Polier-Verfahren, um die erste Isolationsschicht zu planarisieren, gefolgt von einem reaktiven Ionenätzen oder nasschemischen Ätzen, um den elektrischen Kontakt zu der magnetischen Speicherzelle freizulegen.
- Verfahren gemäß einem der Ansprüche 1 bis 12, • wobei die erste Isolationsschicht, welche zum Einkapseln der magnetischen Speicherzelle verwendet wird, ein selbst-planarisierendes Material aufweist, und • wobei das Freilegen des oberen elektrischen Kontakts zu der Speicherzelle durch ein reaktives Ionenätzen oder nasschemisches Ätzen eines Bereichs des selbst-planarisierenden Materials erreicht wird.
- Verfahren gemäß einem der Ansprüche 1 bis 12, ferner aufweisend • Planarisieren der ersten Isolationsschicht und • Verwenden eines einfachen Damaszener-Verfahrens zum Bilden eines leitenden Vias in der ersten Isolationsschicht, das Damaszener-Verfahren aufweisend das Bilden eines Vias in der ersten Isolationsschicht nach dem Planarisieren der ersten Isolationsschicht, Füllen des Vias in der ersten Isolationsschicht mit einem leitenden Material und Polieren der ersten Isolationsschicht und des leitenden Materials, so dass das leitende Via in der ersten Isolationsschicht gebildet wird, • wobei das Plattieren der ersten Leiterbahn ferner aufweist Plattieren einer ersten Leiterbahn über dem leitenden Via • und wobei das Bilden des ferromagnetischen Liners ferner aufweist Bilden des ferromagnetischen Liners über der ersten Leiterbahn über dem leitenden Via.
- Verfahren gemäß Anspruch 16, wobei das leitende Via Seitenwände aufweist, ferner aufweisend • Entfernen eines oberen Bereichs der ersten Isolationsschicht vor dem Bilden des ferromagnetischen Liners, und • wobei das Bilden des ferromagnetischen Liners ferner aufweist Bilden des ferromagnetischen Liners auf freigelegten Bereichen der Seitenwände des leitenden Vias.
- Verfahren gemäß einem der Ansprüche 6 oder 7, ferner aufweisend • Planarisieren der ersten Isolationsschicht und • Verwenden eines einfachen Damaszener-Verfahrens zum Bilden eines leitenden Vias, das Damaszener-Verfahren aufweisend das Bilden eines Vias in der ersten Isolationsschicht nach dem Planarisieren der ersten Isolationsschicht, Füllen des Vias mit einem leitenden Material und Polieren der ersten Isolationsschicht und des leitenden Materials, so dass das leitende Via in der ersten Isolationsschicht gebildet wird, • wobei das Plattieren der ersten Leiterbahn ferner aufweist Plattieren einer ersten Leiterbahn über dem leitenden Via.
- Verfahren gemäß einem der Ansprüche 1 bis 18, wobei das Bilden der Maske ferner aufweist: Bilden eines Resists oder Bilden von dielektrischem Material, welches SiOx, SiN, SiCOH, SiCN, fluoriertes SiOx oder Material mit einer kleinen Dielektrizitätskonstanten aufweist.
- Verfahren gemäß einem der Ansprüche 1 bis 19, • wobei die magnetische Speichereinrichtung als eine magnetische Direktzugriffsspeicher-Einrichtung ausgebildet ist, • wobei die magnetische Speichereinrichtung eine Vielzahl von magnetischen Speicherzellen aufweist, welche jeweils einen magnetischen Tunnelübergangaufweisen, wobei die magnetischen Tunnelübergänge in einem Array aus Reihen und Spalten angeordnet sind, und • wobei das Plattieren der ersten Leiterbahn das Bilden einer ersten Leiterbahn über alle magnetischen Tunnelübergänge in einer Reihe oder einer Spalte des Arrays aufweist.
- Verfahren gemäß einem der Ansprüche 1 bis 20, ferner aufweisend: Planarisieren der ersten Isolationsschicht vor dem Bilden der Maske über der ersten Isolationsschicht.
- Verfahren gemäß einem der Ansprüche 1 bis 21, wobei der über die mindestens eine magnetische Speicherzelle angeordnete elektrische Kontakt eine Schicht mit einer Dicke von 200 nm oder weniger aus TiN, Ti, Ta, TaN, WN, W, Cu, oder Kombinationen davon aufweist.
- Verfahren gemäß einem der Ansprüche 1 bis 22, ferner aufweisend: Bilden einer Diffusionsbarriere über der ersten Leiterbahn vor dem Bilden des ferromagnetischen Liners.
- Verfahren gemäß Anspruch 23, wobei das Bilden der Diffusionsbarriere aufweist: Bilden einer Schicht mit einer Dicke von 30 nm oder weniger aus einer Co-Verbindung.
- Verfahren gemäß Anspruch 23, wobei das Bilden der Diffusionsbarriere aufweist: Bilden einer Schicht aus CoWP oder CoWB.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/903,356 US20060022286A1 (en) | 2004-07-30 | 2004-07-30 | Ferromagnetic liner for conductive lines of magnetic memory cells |
US10/903,356 | 2004-07-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005036073A1 DE102005036073A1 (de) | 2006-03-23 |
DE102005036073B4 true DE102005036073B4 (de) | 2008-12-18 |
Family
ID=35731167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005036073A Expired - Fee Related DE102005036073B4 (de) | 2004-07-30 | 2005-08-01 | Verfahren zum Herstellen einer Leiterbahn mit ferromagnetischem Liner einer magnetischen Speichereinrichtung |
Country Status (2)
Country | Link |
---|---|
US (2) | US20060022286A1 (de) |
DE (1) | DE102005036073B4 (de) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006030516A1 (ja) * | 2004-09-17 | 2006-03-23 | Fujitsu Limited | 磁気記憶装置及びその製造方法 |
US7083990B1 (en) * | 2005-01-28 | 2006-08-01 | Infineon Technologies Ag | Method of fabricating MRAM cells |
US7602032B2 (en) * | 2005-04-29 | 2009-10-13 | Altis Semiconductor Snc | Memory having cap structure for magnetoresistive junction and method for structuring the same |
US20070049006A1 (en) * | 2005-08-31 | 2007-03-01 | Gregory Spencer | Method for integration of a low-k pre-metal dielectric |
KR100763921B1 (ko) * | 2006-09-01 | 2007-10-05 | 삼성전자주식회사 | 전류 유도 스위칭을 이용한 자기 메모리 소자 |
US7608538B2 (en) | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
US20080273370A1 (en) * | 2007-05-02 | 2008-11-06 | Jan Keller | Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module |
US20090218644A1 (en) * | 2008-02-29 | 2009-09-03 | Gill Yong Lee | Integrated Circuit, Memory Device, and Method of Manufacturing an Integrated Circuit |
US7760542B2 (en) * | 2008-04-21 | 2010-07-20 | Seagate Technology Llc | Spin-torque memory with unidirectional write scheme |
US7974119B2 (en) | 2008-07-10 | 2011-07-05 | Seagate Technology Llc | Transmission gate-based spin-transfer torque memory unit |
US8233319B2 (en) | 2008-07-18 | 2012-07-31 | Seagate Technology Llc | Unipolar spin-transfer switching memory unit |
US7933146B2 (en) * | 2008-10-08 | 2011-04-26 | Seagate Technology Llc | Electronic devices utilizing spin torque transfer to flip magnetic orientation |
US7933137B2 (en) * | 2008-10-08 | 2011-04-26 | Seagate Teachnology Llc | Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures |
US20100091546A1 (en) * | 2008-10-15 | 2010-04-15 | Seagate Technology Llc | High density reconfigurable spin torque non-volatile memory |
US9030867B2 (en) * | 2008-10-20 | 2015-05-12 | Seagate Technology Llc | Bipolar CMOS select device for resistive sense memory |
US7936580B2 (en) * | 2008-10-20 | 2011-05-03 | Seagate Technology Llc | MRAM diode array and access method |
US7936583B2 (en) * | 2008-10-30 | 2011-05-03 | Seagate Technology Llc | Variable resistive memory punchthrough access method |
US7825478B2 (en) * | 2008-11-07 | 2010-11-02 | Seagate Technology Llc | Polarity dependent switch for resistive sense memory |
US8178864B2 (en) | 2008-11-18 | 2012-05-15 | Seagate Technology Llc | Asymmetric barrier diode |
US8203869B2 (en) | 2008-12-02 | 2012-06-19 | Seagate Technology Llc | Bit line charge accumulation sensing for resistive changing memory |
US8159856B2 (en) | 2009-07-07 | 2012-04-17 | Seagate Technology Llc | Bipolar select device for resistive sense memory |
US8158964B2 (en) | 2009-07-13 | 2012-04-17 | Seagate Technology Llc | Schottky diode switch and memory units containing the same |
US8390283B2 (en) | 2009-09-25 | 2013-03-05 | Everspin Technologies, Inc. | Three axis magnetic field sensor |
US8518734B2 (en) | 2010-03-31 | 2013-08-27 | Everspin Technologies, Inc. | Process integration of a single chip three axis magnetic field sensor |
US8648426B2 (en) | 2010-12-17 | 2014-02-11 | Seagate Technology Llc | Tunneling transistors |
CN103123954B (zh) * | 2011-11-21 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种磁性隧道结器件的制造方法 |
KR102167618B1 (ko) * | 2013-11-27 | 2020-10-19 | 삼성전자주식회사 | 배선 형성 방법 |
US9691971B2 (en) * | 2014-12-30 | 2017-06-27 | GlobalFoundries, Inc. | Integrated circuits including magnetic tunnel junctions for magnetoresistive random-access memory and methods for fabricating the same |
US9865798B2 (en) | 2015-02-24 | 2018-01-09 | Qualcomm Incorporated | Electrode structure for resistive memory device |
US9614143B2 (en) * | 2015-06-09 | 2017-04-04 | Qualcomm Incorporated | De-integrated trench formation for advanced MRAM integration |
KR102465539B1 (ko) | 2015-09-18 | 2022-11-11 | 삼성전자주식회사 | 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법 |
US11114609B2 (en) * | 2017-11-08 | 2021-09-07 | Tdk Corporation | Tunnel magnetoresistive effect element, magnetic memory, and built-in memory |
US10741477B2 (en) * | 2018-03-23 | 2020-08-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices and methods of forming the same |
US11296277B2 (en) | 2018-10-16 | 2022-04-05 | Samsung Electronics Co., Ltd. | Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same |
US20220180911A1 (en) * | 2020-12-07 | 2022-06-09 | International Business Machines Corporation | External magnetic bottom contact structure for mram |
US11942126B2 (en) * | 2021-05-26 | 2024-03-26 | International Business Machines Corporation | Selectively biasing magnetoresistive random-access memory cells |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001071777A2 (en) * | 2000-03-21 | 2001-09-27 | Motorola, Inc. | Method of fabricating flux concentrating layer for use with magnetoresistive random access memories |
WO2003077258A2 (en) * | 2002-03-08 | 2003-09-18 | Freescale Semiconductor, Inc. | Magnetic flux concentrating cladding material on conductive lines of mram |
US20040043562A1 (en) * | 2002-08-30 | 2004-03-04 | Manish Sharma | Magnetic memory cell having an annular data layer and a soft reference layer |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5956267A (en) * | 1997-12-18 | 1999-09-21 | Honeywell Inc | Self-aligned wordline keeper and method of manufacture therefor |
US6413788B1 (en) | 2001-02-28 | 2002-07-02 | Micron Technology, Inc. | Keepers for MRAM electrodes |
US7005691B2 (en) | 2001-06-04 | 2006-02-28 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistance element and magnetoresistance storage element and magnetic memory |
US7072677B2 (en) | 2001-12-29 | 2006-07-04 | Lg Electronics Inc. | Method of operating searcher in a mobile communication system |
JP4215495B2 (ja) * | 2002-01-10 | 2009-01-28 | 三洋電機株式会社 | 配線構造およびその製造方法ならびに配線構造を備えた半導体装置と配線基板 |
JP4053825B2 (ja) * | 2002-01-22 | 2008-02-27 | 株式会社東芝 | 半導体集積回路装置 |
US6815248B2 (en) * | 2002-04-18 | 2004-11-09 | Infineon Technologies Ag | Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing |
US6707083B1 (en) * | 2002-07-09 | 2004-03-16 | Western Digital (Fremont), Inc. | Magnetic tunneling junction with improved power consumption |
US20040032010A1 (en) * | 2002-08-14 | 2004-02-19 | Kools Jacques Constant Stefan | Amorphous soft magnetic shielding and keeper for MRAM devices |
US6885074B2 (en) * | 2002-11-27 | 2005-04-26 | Freescale Semiconductor, Inc. | Cladded conductor for use in a magnetoelectronics device and method for fabricating the same |
US6849465B2 (en) * | 2003-06-20 | 2005-02-01 | Infineon Technologies Ag | Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition |
JP2005044847A (ja) * | 2003-07-23 | 2005-02-17 | Tdk Corp | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイスならびにそれらの製造方法 |
-
2004
- 2004-07-30 US US10/903,356 patent/US20060022286A1/en not_active Abandoned
-
2005
- 2005-08-01 DE DE102005036073A patent/DE102005036073B4/de not_active Expired - Fee Related
-
2006
- 2006-12-22 US US11/644,792 patent/US7259025B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001071777A2 (en) * | 2000-03-21 | 2001-09-27 | Motorola, Inc. | Method of fabricating flux concentrating layer for use with magnetoresistive random access memories |
WO2003077258A2 (en) * | 2002-03-08 | 2003-09-18 | Freescale Semiconductor, Inc. | Magnetic flux concentrating cladding material on conductive lines of mram |
US20040043562A1 (en) * | 2002-08-30 | 2004-03-04 | Manish Sharma | Magnetic memory cell having an annular data layer and a soft reference layer |
Also Published As
Publication number | Publication date |
---|---|
DE102005036073A1 (de) | 2006-03-23 |
US7259025B2 (en) | 2007-08-21 |
US20060022286A1 (en) | 2006-02-02 |
US20070105241A1 (en) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005036073B4 (de) | Verfahren zum Herstellen einer Leiterbahn mit ferromagnetischem Liner einer magnetischen Speichereinrichtung | |
DE102005034665B9 (de) | Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung | |
DE60301344T2 (de) | Materialkombination für tunnelübergangsdeckschicht, hartmaske und stackkeimschicht in der mram-herstellung | |
DE102005034386B4 (de) | Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten | |
DE10324866B4 (de) | Verfahren zum Herstellen eines magnetischen Direktzugriffsspeichers | |
DE102005033916B4 (de) | Ausrichtung eines MTJ-Stapels an Leiterbahnen in Abwesenheit von Topographie | |
DE102016116301B4 (de) | Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden | |
DE112004001017B4 (de) | Integrationsschema zum Vermeiden von Plasmaschäden in MRAM Technologie für ein Verfahren zur Herstellung eines magnetischen Speicherbauelements und ein magnetisches Speicherbauelement | |
DE60308568T2 (de) | Magnetisches Joch in MRAM zur Reduzierung des Programmierungsleistungsverbrauchs und Herstellungsverfahren | |
DE112004001023B4 (de) | Verfahren zum Herstellen einer magnetischen Speicherzelle und magnetisches Speicherbauelement | |
DE102018119672A1 (de) | Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter | |
US6635496B2 (en) | Plate-through hard mask for MRAM devices | |
US20020096775A1 (en) | A method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation | |
DE102006001107B4 (de) | Verfahren zum Herstellen von MRAM-Zellen | |
DE102004034822A1 (de) | MRAM und Verfahren zu dessen Herstellung | |
DE19726852A1 (de) | Magnetischer Speicher mit wahlfreiem Zugriff mit gestapelten Speicherzellen und Herstellungsverfahren desselben | |
DE102019127079B4 (de) | Tunnelkontaktselektor-MRAM und Verfahren zu dessen Herstellung | |
DE102004027663B4 (de) | Maskenlose Array-Schutz-Prozessabfolge zur Bildung von Durchgangsverbindungen in magnetischen Zufallszugriffsspeichern | |
DE112020002984B4 (de) | Mram-struktur mit t-förmiger unterer elektrode zur überwindung des galvanischen effekts | |
DE102005034667A1 (de) | Einkapseln von Leiterbahnen von Halbleiter-Einrichtungen | |
DE102019130274A1 (de) | Halbleiter-mram-vorrichtung und verfahren | |
DE102005032979A1 (de) | Strukturieren eines magnetischen Tunnelübergang-Elements unter Verwendung von Nassätzen einer freien Schicht und unter Verwendung von Lift-Off-Techniken | |
DE102019121676A1 (de) | Speicherzelle mit einpoligen selektoren | |
DE112020003407T5 (de) | Mehrschichtige untere elektrode für mtk-enthaltende einheiten | |
DE10328350A1 (de) | Isolierende Deckschicht und leitende Deckschicht in Halbleiterbauelementen mit magnetischen Materiallagen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US |
|
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES, QIMONDA AG, , US Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES, QIMONDA AG, , US Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |