DE102005036073A1 - Ferromagnetische Liner für Leiterbahnen von magnetischen Speicherzellen - Google Patents

Ferromagnetische Liner für Leiterbahnen von magnetischen Speicherzellen Download PDF

Info

Publication number
DE102005036073A1
DE102005036073A1 DE102005036073A DE102005036073A DE102005036073A1 DE 102005036073 A1 DE102005036073 A1 DE 102005036073A1 DE 102005036073 A DE102005036073 A DE 102005036073A DE 102005036073 A DE102005036073 A DE 102005036073A DE 102005036073 A1 DE102005036073 A1 DE 102005036073A1
Authority
DE
Germany
Prior art keywords
layer
forming
trace
plating
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005036073A
Other languages
English (en)
Other versions
DE102005036073B4 (de
Inventor
Michael C. Gaidis
Rainer Leuschner
Lubomyr Taras Romankiw
Judy M. Rubino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE102005036073A1 publication Critical patent/DE102005036073A1/de
Application granted granted Critical
Publication of DE102005036073B4 publication Critical patent/DE102005036073B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Abstract

Verfahren zum Bilden eines ferromagnetischen Liners auf Leiterbahnen einer magnetischen Speichereinrichtung und einer Struktur davon. Der ferromagnetische Liner erhöht die Konzentration des magnetischen Flusses, der durch den Strom, welcher durch die Leiterbahnen fließt, erzeugt wird, wobei die Menge des zum Schalten der magnetischen Speicherzellen benötigten Schreibstroms verringert wird. Die Leiterbahnen werden mittels eines Aufplattierverfahrens gebildet und der ferromagnetische Liner wird selektiv auf den plattierten Leiterbahnen gebildet. Der ferromagnetische Liner kann auch über den Leiterbahnen und einem oberen Bereich der Vias in einer peripheren Region des Substrats gebildet werden.

Description

  • Die Erfindung betrifft allgemein die Herstellung von Halbleitereinrichtungen, und insbesondere die Herstellung von magnetischen Speichereinrichtungen.
  • Halbleiter werden in integrierten Schaltungen für elektronische Anwendungen, einschließlich beispielsweise Radios, Fernseher, Mobiltelefone und Personal-Computer-Einrichtungen verwendet. Eine Art von Halbleitereinrichtungen sind Halbleiterspeichereinrichtungen, wie zum Beispiel ein dynamischer Direktzugriffsspeicher ("dynamic random access memory") (DRAM), welcher elektrische Ladungen verwendet, um Informationen zu speichern.
  • Eine neuere Entwicklung bei Halbleiterspeichereinrichtungen bezieht die Spinelektronik ein, welche Halbleitertechnologie und Magnetismus miteinander kombiniert. Der Spin eines Elektrons wird anstatt der Ladung verwendet, um das Vorliegen der Binärzustände "1" und "0" anzuzeigen. Ein Beispiel für eine solche Spinelektronik-Einrichtung ist eine magnetische Direktzugriffsspeicher ("magnetic random access memory") (MRRM)-Einrichtung, welche Leiterbahnen ("Wortleitungen und Bitleitungen") und einen Magnetstapel ("magnetic stack") oder einen magnetischen Tunnelübergang ("magnetic tunnel junction") (MTJ) enthält, welcher als eine magnetische Speicherzelle arbeitet. Ein ausreichender Stromfluss durch die Leiterbahnen kann ein genügend großes magnetisches Feld erzeugen, um die Polarität des magnetischen Films in der magnetischen Speicherzelle in eine bestimmte Richtung zu orientieren. Digitale Information, dargestellt als eine logische "0" oder logische "1", ist in der Ausrichtung von magnetischen Momenten in den magnetischen Speicherzellen-Filmen speicherbar. Der Widerstand der magnetischen Speicherzelle ist abhängig von der Ausrichtung des magnetischen Moments und wird als ein Indikator des Binärenzustandes der Einrichtung verwendet.
  • MRAM-Einrichtungen werden typischerweise in einem Array aus Zeilen und Spalten angeordnet, und die Wortleitungen und Bitleitungen werden aktiviert, um auf jede individuelle Speicherzelle zuzugreifen. In einem Kreuzungspunkt-Zellen ("cross-point cell") (XPC)-MRAM-Array fließt Strom durch die jeweiligen Wortleitungen und Bitleitungen, um eine bestimmte magnetische Speicherzelle auszuwählen. In einer Feldeffekttransistor (FET)-Array-Zelle ist jede MTJ benachbart zu einem FET angeordnet und der FET für jede MTJ wird verwendet, um eine bestimmte magnetische Speicherzelle in dem Array auszuwählen. In einer FET-Anordnung ist typischerweise eine Elektrode zwischen dem MTJ und dem FET gebildet, um einen elektrischen Kontakt zwischen dem MTJ und dem FET herzustellen.
  • Ein Vorteil von MRAM-Einrichtungen im Vergleich zu herkömmlichen Halbleitereinrichtungen, wie zum Beispiel DRAM-Einrichtungen, ist, dass MRAM-Einrichtungen nicht-flüchtig sind. Beispielsweise würde ein Personal-Computer (PC), der MRAM-Einrichtungen benutzt, eine nicht so lange Hochfahrzeit haben wie ein herkömmlicher PC, der DRAM-Einrichtungen benutzt. Außerdem muss eine MRAM-Einrichtung nicht kontinuierlich betrieben werden, um sich an die gespeicherten Daten zu "erinnern". Daher wird erwartet, dass MRAM-Einrichtungen die Flash-Speicher-, DRAM- und statischen Direktzugriffsspeicher ("static random access memory")-Einrichtungen (SRAM) in elektronischen Anwendungen, in denen eine Speichereinrichtung mit hoher Leistung und geringer Stromaufnahme benötigt wird, ersetzen wird.
  • Weil MRAM-Einrichtungen unterschiedlich zu herkömmlichen Speichereinrichtungen funktionieren und weil sie relativ neu sind, bringen sie Gestaltungs- und Herstellungs-Herausforderungen mit sich.
    •
  • Ausführungsformen der Erfindung erreichen technische Vorteile, indem sie neue Verfahren zum Bilden von Leiterbahnen und Bilden von ferromagnetischen Linern um diese Leiterbahnen einer MRAM-Einrichtung herum bereitstellen.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung weist ein Verfahren zum Herstellen einer Leiterbahn einer magnetischen Speichereinrichtung auf ein Bereitstellen eines Substrats mit mindestens einer darauf gebildeten magnetischen Zelle, ein Einkapseln der mindestens einen magnetischen Speicherzelle innerhalb einer ersten Isolationsschicht, wobei die mindestens eine magnetische Speicherzelle mindestens einen auf ihr angeordneten elektrischen Kontakt aufweist, und ein Freilegen des elektrischen Kontakts der magnetischen Speicherzelle auf einer oberen Oberfläche der ersten Isolationsschicht. Eine Plattierungs-Keimschicht wird auf der ersten Isolationsschicht und dem elektrischen Kontakt über der mindestens einen magnetischen Zelle gebildet, eine Maske wird über der Plattierungs-Keimschicht gebildet, wobei ein unmaskierter Bereich über der mindestens einen magnetischen Speicherzelle ausgelassen wird, und eine erste Leiterbahn wird in dem unmaskierten Bereich plattiert, einschließlich über der mindestens einen magnetischen Speicherzelle. Die Maske wird entfernt, wobei Teile der plattierten Keimschicht freigelegt werden, die Bereiche der plattierten Keimschicht, welche mittels entfernen der Maske freigelegt wurden, werden entfernt und ein ferromagnetischer Liner wird mindestens über der ersten Leiterbahn gebildet.
  • Gemäß einer anderen bevorzugten Ausführungsform der Erfindung enthält eine magnetische Speichereinrichtung eine Vielzahl von magnetischen Speicherlementen, welche in einem Array-Bereich gebildet sind, und eine Vielzahl von leitenden Vias, die in einem peripheren Bereich gebildet sind. Eine erste Leiterbahn wird über mindestens einem magnetischen Speicherelement der Vielzahl von magnetischen Speicherelementen angeordnet, wobei die erste Leiterbahn eine obere Oberfläche und Seitenwände aufweist. Eine zweite Leiterbahn wird über mindestens einem Via der Vielzahl von leitenden Vias angeordnet, wobei die zweite Leiterbahn eine obere Oberfläche und Seitenwände aufweist. Ein ferromagnetischer Liner wird auf der oberen Oberfläche und den Seitenwänden der ersten Leiterbahn und auf der obere Oberfläche und den Seitenwänden der zweiten Leiterbahn angeordnet. Der ferromagnetische Liner wird ferner auf einem oberen Bereich der Seitenwände eines zur zweiten Leiterbahn benachbarten leitenden Vias angeordnet.
  • Vorteile von Ausführungsformen der Erfindung weisen auf ein Bereitstellen von Verfahren zum Bilden von Leiterbahnen und Bilden von ferromagnetischen Linern um die Leiterbahnen einer MRAM-Einrichtung herum. Weil ferromagnetische Liner dazu dienen, das magnetische Feld der Leiterbahnen über den Speicherelementen zu fokussieren, kann die Feldstärke zum Schalten der Polarität des Speicherelements mit einem kleineren Strom erzeugt werden als bei Leiterbahnen ohne ferromagnetischen Liner. Der Schreibstrom und der Leistungsverbrauch einer MRAM-Einrichtung kann gemäß den Ausführungsformen der Erfindung, die beschreiben, wie die ferromagnetischen Liner geschaffen werden, reduziert werden. Weil die Leiterbahnen, anstatt mittels eines Damaszener-Verfahrens gebildet zu werden, plattiert werden, sind die Leiterbahnen freistehend und der ferromagnetischen Liner kann leichter auf ihre oberen Oberflächen und Seitenwände in der gewünschten umgedrehten Hufeisenform ausgebildet werden.
  • Das Vorhergehende hat eher allgemein die Merkmale und technischen Vorteile der Ausführungsformen der Erfindung umrissen, damit die ausführliche Beschreibung der Erfindung, die folgt, besser verstanden werden kann. Zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung, welche den Gegenstand der Ansprüche der Erfindung bilden, werden nachstehend beschrieben. Es wird von einem Fachmann erkannt werden, dass die Konzeption und bestimmte offenbarte Ausführungsformen leicht als Ausgangspunkt zum Modifizieren oder Gestalten anderer Strukturen oder Verfahren benutzt werden können, um die erfinderischen Ziele auszuführen. Es sollte auch von einem Fachmann erkannt werden, dass solche äquivalenten Konstruktionen nicht über die Lehre und den Bereich der Erfindung, wie sie in den beigefügten Ansprüchen dargelegt ist, hinausgehen.
    •
  • Für ein umfassenderes Verständnis der Erfindung und der Vorteile davon wird nun auf die folgenden Beschreibungen Bezug genommen, welche mit den beigefügten Zeichnungen zusammenhängen.
  • In der Zeichnung zeigen
  • 1 eine perspektivische Ansicht eines MRAM-XPC-Array gemäß dem Stand der Technik und
  • 2-5, 6A, 6B, 7-9, 10A und 10B Querschnittsansichten eines Verfahrens zum Bilden von ferromagnetischen Linern über der oberen Oberfläche und den Seitenwänden von Leiterbahnen einer magnetischen Speichereinrichtung mit FET-Zellen gemäß einer bevorzugten Ausführungsform der Erfindung.
  • Insgesamt beziehen sich korrespondierende Ziffern und Symbole in den verschiedenen Figuren auf korrespondierende Teile, solange nicht anderes dargelegt wird. Die Figuren sind gezeichnet, um klar die relevanten Aspekte der bevorzugten Ausführungsformen darzustellen und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • Die Herstellung und Verwendung der bevorzugten Ausführungsformen werden unten ausführlich diskutiert. Es ist jedoch anzumerken, dass die Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer großen Auswahl von speziellen Zusammenhängen ausgeführt werden können.
  • Die Erfindung wird hinsichtlich bevorzugter Ausführungsformen in einem speziellen Zusammenhang, nämlich einer MRAM- Einrichtung, beschrieben. Ausführungsformen der Erfindung können jedoch auch für andere magnetische Einrichtungen, nämlich beispielsweise einer MRAM-Einrichtung, angewandet werden. Ausführungsformen der Erfindung sind ebenso nützlich in anderen Halbleiter-Anwendungen, in denen es wünschenswert ist, den Pfad des mittels leitender Verdrahtungen erzeugten magnetischen Feldes zu ändern.
  • 1 stellt eine perspektivische Ansicht eines MRAM-Arrays 100 gemäß des Standes der Technik dar mit Bitleitungen 122, welche im Wesentlichen senkrecht zu Wortleitungen 112 in benachbarten Metallisierungsschichten angeordnet sind. Magnetstapel 110 sind zwischen den Bitleitungen 122 und benachbarten Wortleitungen 112 positioniert und elektrisch mit den Bitleitungen 122 und Wortleitungen 112 gekoppelt. Die Magnetstapel 110 werden hierin auch als magnetische Speicherelemente, magnetische Speicherzellen oder MTJs bezeichnet.
  • Als nächstes wird ein typisches Herstellungsverfahren für den MRAM-Array 100 aus 1 beschrieben. Ein Substrat (nicht gezeigt) wird bereitgestellt, welches typischerweise zum Beispiel Siliziumoxid über einkristallinem Silizium aufweist. Das Substrat kann andere leitende Schichten oder andere Halbleiterelemente, zum Beispiel Transistoren, Dioden usw. enthalten. Es können Verbindungs-Halbleiter, wie zum Beispiel GaAs, InP, Si/Ge und SiC anstelle von Silizium verwendet werden.
  • Eine erste Zwischen-Ebenen-Dielektrikumschicht (Inter-Level dielectric layer, ILD) (nicht gezeigt) wird über dem Substrat abgeschieden. Das Zwischenebenen-Dielektrikum kann ein isolierendes Material, wie zum Beispiel Siliziumoxid, aufweisen. Die Zwischen-Ebenen-Dielektrikumschicht wird strukturiert, zum Beispiel für Vias, und geätzt. Die Vias können mit einem Metall, wie zum Beispiel Kupfer, Wolfram oder anderen Metallen, gefüllt werden.
  • Als nächstes wird eine Metallisierungsschicht, zum Beispiel eine Aluminium, Kupfer oder andere leitende Materialien aufweisende M1-Schicht, gebildet. Falls Kupfer für die ersten Leiterbahnen 112 verwendet wird, wird typischerweise ein Damaszener-Verfahren verwendet, um die ersten Leiterbahnen 112 zu bilden. Ein Dielektrikum (nicht gezeigt) wird über der Zwischen-Ebenen-Dielektrikumschicht und den Vias abgeschieden. Die Dielektrikumschicht wird strukturiert und geätzt, und die Gräben werden mit leitendem Material gefüllt, so dass die ersten Leiterbahnen 112 in der M1-Schicht gebildet werden. Alternativ können die ersten Leiterbahnen 112 unter Verwendung eines subtraktiven Ätzverfahrens gebildet werden und ein dielektrisches Material kann zwischen den ersten Leiterbahnen 112 angeordnet werden.
  • Als nächstes wird ein Magnetstapel 110 über den ersten Leiterbahnen 112 gebildet. Der Magnetstapel 110 weist typischerweise eine erste magnetische Schicht 116, die eine oder mehrere magnetische Schichten enthält, auf. Die erste magnetische Schicht 116 kann eine Vielzahl von Schichten aus Materialien wie zum Beispiel PtMn, NiMn, IrMn, FeMn, CoFe, Ru, Al, Ta, TaN und NiFe aufweisen oder es können alternativ andere Materialien für die erste magnetische Schicht 116 verwendet werden. Die erste magnetische Schicht 116 wird auch als harte Schicht, gepinnte Schicht oder festgelegte Schicht bezeichnet, weil ihre magnetische Orientierung festgelegt ist. In einigen Situationen ist es vorteilhaft, die gepinnte Schicht an der Stelle der zweiten magnetischen Schicht 120 anzuordnen, aber für die Zwecke dieser Diskussion wird hierin mit 116 die gepinnte Schicht bezeichnet.
  • Der Magnetstapel 110 enthält ferner eine dünne dielektrische Tunnel-Barriereschicht 118, die einen Isolator oder Halbleiter aufweist, zum Beispiel Al2O3, welcher über der ersten magnetischen Schicht 116 abgeschieden wird, oder die dielektrische Schicht 118 kann alternativ isolierendes oder halbleitendes Material aufweisen. Die dielektrische Schicht 118 wird oft als Tunnelschicht oder Barriereschicht bezeichnet.
  • Der Magnetstapel 110 enthält ferner eine zweite magnetische Schicht 120, die ähnliche Materialien aufweist wie die erste magnetische Schicht 116. Die zweite magnetische Schicht 120 wird oft als weiche Schicht oder freie Schicht bezeichnet, weil ihre magnetische Orientierung abhängig vom gewünschten logischen Zustand der magnetischen Speicherzelle geändert wird.
  • Die erste magnetische Schicht 116, die dielektrische Schicht 118 und die zweite magnetische Schicht 120 werden strukturiert, so dass eine Vielzahl von MTJs 110 gebildet wird, wobei jeder MTJ 110 über einer ersten Leiterbahn 112 angeordnet wird. Die strukturierten Magnetstapel oder MTJs 110 haben typischerweise im Wesentlichen die Form eines Ovals, wie gezeigt ist, oder können, alternativ, anders geformt sein, zum Beispiel kreisförmig, rechteckig oder asymmetrisch. Die MTJs 110 weisen magnetische Speicherelemente auf. Der Bezeichnungen "MTJ", "magnetisches Speicherelement" und "magnetische Speicherzelle" werden hierin untereinander austauschbar verwendet.
  • Eine Vielzahl von zweiten Leiterbahnen 122 wird über den MTJs 110 gebildet. Die zweiten Leiterbahnen 122 können beispielsweise innerhalb einer M2-Schicht gebildet sein und werden typischerweise in einer Richtung, welche unterschiedlich zu der Richtung der ersten Leiterbahnen 112 ist, positioniert. Falls die zweiten Leiterbahnen 122 Kupfer aufweisen, wird typischerweise wieder ein Damaszener-Verfahren verwendet, um sie zu bilden. Eine dielektrische Schicht (nicht gezeigt) wird über den MTJs 110 abgeschieden. Die dielektrische Schicht wird strukturiert und geätzt, wodurch Gräben gebildet werden, die mit einem leitenden Material gefüllt werden, so dass die zweiten Leiterbahnen 122 zu gebildet werden. Alternativ kann ein Nicht-Damaszener-Verfahren verwendet werden, um die ersten Leiterbahnen 112 und die zweiten Leiterbahnen 122 zu bilden. Die Leiterbahnen 112 und 122 können beispielsweise als Wortleitungen bzw. Bitleitungen des MRRM-Arrays 100 verwendet werden.
  • Die Reihenfolge der Schichten des Magnetstapels 110 kann umgekehrt werden, d.h., die gepinnte Schicht 116 kann im oberen Teil oder oberhalb der Isolationsschicht 118, und die freie Schicht 120 kann im unteren Teil oder unterhalb der Isolationsschicht 118 sein. In gleicher Weise können die Wortleitungen 112 und Bitleitungen 122 entweder oberhalb oder unterhalb des Magnetstapels 110 angeordnet sein.
  • In MRAM-Einrichtungen wird die Information in der freien Schicht 120 des MTJs 110 gespeichert. Um die Information zu speichern, wird die Magnetisierung der einen ferromagnetischen Schicht oder Informationsschicht, beispielsweise der freien Schicht 120, entweder parallel oder antiparallel zu einer zweiten magnetischen Schicht oder Referenzschicht, beispielsweise der gepinnten Schicht 116, ausgerichtet. Die Information ist detektierbar aufgrund der Tatsache, dass der Widerstand eines Parallel-Elementes unterschiedlich ist zu dem eines Antiparallel-Elementes. Das Schalten von einem Parallel-Zustand zu einem Antiparallel-Zustand, und umgekehrt, kann erreicht werden mittels Fließens von Strom, der oft als Schaltstrom oder Schreibstrom bezeichnet wird, durch eine oder beide Leiterbahnen 112 und 122 und durch die gepinnte Schicht 116 zu der freien Schicht 120, oder umgekehrt. Der Schaltstrom induziert ein magnetisches Feld an dem Ort des MTJ-Speicherelementes 110, das genügend groß ist, um die Magnetisierung der Informationsschicht oder freien Schicht 120 zu wechseln. Um den resistiven Zustand zu lesen, fließt ein relativ kleiner Tunnelstrom durch das Element 110.
  • Ein Problem mit MRAM-Einrichtungen betrifft die Menge des um die magnetische Polarität des MTJ-Elements 110 zu schalten benötigten Stromes in den Leiterbahnen 122 und 112. Es kann ein relativ großer Strom benötigt werden, um einen genügend großen magnetischen Fluss zu induzieren, und dies impliziert eine relativ große Leistung, die benötigt wird, um das Speicher-Array zu betreiben. Es kann ein signifikanter Nutzen erreicht werden, wenn die Betriebsleistung reduziert werden kann. Was daher im Stand der Technik benötigt wird, ist ein Verfahren zum Fokussieren oder Konzentrieren des magnetischen Flusses leitender "Schreib"-Leitungen auf dem magnetischen Speicherelement, so dass der Zustand mit einer geringeren Betriebsleistung geschaltet werden kann.
  • Ausführungsformen der Erfindung leiten technische Vorteile her, indem ein neues Verfahren zum Bilden von freistehenden Leiterbahnen und Bilden eines Liners von ferromagnetischem Material um die Leiterbahnen (zum Beispiel Bitleitungen oder Wortleitungen) herum, die über eine magnetische Speicherzelle angeordnet sind, bereitgestellt wird. Der ferromagnetische Liner arbeitet als eine Barriereschicht gegen Materialdiffusion und auch als ein Konzentrator des magnetischen Flusses.
  • Die 2-5, 6A, 6B, 7-9, 10A und 10B zeigen Querschnittsansichten eines Verfahrens zum Bilden eines ferromagnetischen Liners über der oberen Oberfläche und den Seitenwänden einer Leiterbahn einer magnetischen Speichereinrichtung gemäß einer bevorzugten Ausführungsform der Erfindung. Es werden ähnliche Bezugzeichen für die verschiedenen Elemente in den 2-5, 6A, 6B, 7-9, 10A und 10B, welche mit Bezugnahme auf 1 beschrieben wurden, verwendet. Um Wiederholungen zu vermeiden, wird hier nicht jedes in dem Diagramm gezeigte Bezugszeichen notwendigerweise wieder ausführlich beschrieben. Stattdessen werden vorzugsweise ähnliche Materialien x10, x12, usw. für die gezeigten Materialschichten, wie sie für 1 beschrieben wurden, verwendet, wobei in 1 x=1 ist und x=2 ist. In jeder Figur ist nur ein MTJ 210 gezeigt, jedoch können auf einer einzelnen Einrichtung 201 eine Vielzahl von MTJs 210 und Leiterbahnen gebildet sein.
  • Die in den 2-5, 6A, 6B, 7-9, 10A und 10B gezeigten Ausführungsformen stellen ein Herstellungsverfahren einer FET-MRAM-Einrichtung dar. Die Ausführungsformen der Erfindung haben jedoch auch in Kreuzungspunkt MRAM-Einrichtungen, wie zum Beispiel dem in 1 gezeigten, nützliche Anwendungen.
  • Als erstes wird unter Bezugnahme auf 10A eine Übersicht über eine Ausführungsform der Erfindung beschrieben. In der in 10A gezeigten Querschnittsansicht sind erste Leiterbahnen 212a, 212b und 212c über einem Substrat 202 gebildet und durch eine Isolationsschicht 204a voneinander getrennt. Ein MTJ 210 ist über der ersten Leiterbahn 212a gebildet. Eine leitende Deckelschicht ("cap layer") oder ein elektrischer Kontakt 206 kann, wie gezeigt ist, über dem MTJ 210 gebildet sein. Der MTJ 210 kann beispielsweise ein MTJ 210 aus einer Vielzahl von MTJs 210 sein, die in einem MRAM-Array, beispielsweise dem in 1 gezeigten, gebildet sind. Der MTJ 210 ist elektrisch von anderen MTJs (nicht gezeigt) mittels der Isolationsschichten 204b und 204c isoliert.
  • Eine zweite Leiterbahn 240a weist leitendes Material auf, welches mittels Plattierens über dem MTJ 210 gebildet wird. Es kann auch eine zweite Leiterbahn 240b in einem peripheren Bereich des Substrats 202 über einem leitenden Via 230 gebildet werden. Ein ferromagnetischer Liner 250 wird über der zweiten Leiterbahn 240a und auch über der zweiten Leiterbahn 240b gebildet, wie gezeigt ist.
  • Weil die zweiten Leiterbahnen 240a und 240b unter Verwendung einer Plattierungstechnik gebildet werden, sind diese freistehend und können selektiv mit dem ferromagnetischen Liner 250 unter Verwendung eines Plattierbades plattiert werden, was hierin weiter beschrieben werden soll. Ein Verfahren zum Entfernen des Barriere-Materials 232 oder des Plattierungs-Keimmaterials 234 zwischen benachbarten MTJs 210 wird eingestellt, um in der Rundung der oberen Ecken der Leiterbahnen 240a und 240b zu resultieren, wodurch die Rundung der Form des ferromagnetischen Liners 250 resultiert, wodurch eine bessere Fokussierung des magnetischen Flusses, der durch Ströme in den Leiterbahnen 240a und 240b erzeugt wurde, ermöglicht wird. Der ferromagnetische Liner 250 bildet beispielsweise im Querschnitt der Einrichtung 201 die Form eines auf dem Kopf stehenden Buchstabens U um die zweiten Leiterbahnen 240a und 240b herum. Eine Barriereschicht 232 kann beispielsweise unter den Leiterbahnen 240a und 240b angeordnet sein, und eine Keimschicht 234 kann zwischen der Barriereschicht 232 und den Leiterbahnen 240a und 240b angeordnet sein, was hierin weiter beschrieben werden soll.
  • Die zweiten Leiterbahnen 240a und 240b können mit einer einkapselnden Isolationsschicht 204c bedeckt werden. Die Isolationsschicht 204c weist ein dielektrisches Material auf und kann in nachfolgenden Herstellungsschritten strukturiert werden, beispielsweise um einen elektrischen Kontakt (nicht gezeigt) mit den zweiten Leiterbahnen 240a und 240b herzustellen.
  • Bezugnehmend auf 2 wird als nächstes ein Herstellungsverfahren für eine MRAM-Einrichtung 201 gemäß einem bevorzugten Ausführungsbeispiel der Erfindung beschrieben. Als erstes wird ein Substrat 202, welches ein Halbleitersubstrat aufweist, bereitgestellt. Das Substrat 202 kann eine Vielzahl von darin gebildeten FETs 203 enthalten, beispielsweise in einem FET-MRAM-Array, wie gezeigt ist.
  • Es wird eine Vielzahl von Leiterbahnen 212a, 212b und 212c über dem Substrat 202 gebildet, wie gezeigt ist. Die ersten Leiterbahnen 212a und 212b können in der Nähe eines MTJ 210 in einer ersten Metallisierungsschicht M1 gebildet werden, wobei die ersten Leiterbahnen 212a und 212b eingerichtet werden, um beispielsweise als Wortleitungen oder Bitleitungen der MRAM-Einrichtung 201 zu arbeiten. Die ersten Leiterbahnen 212a, 212b und 212c weisen vorzugsweise zum Beispiel Kupfer, Silber, Aluminium oder Kombinationen davon auf, obgleich alternativ andere Materialien verwendet werden können. Die ersten Leiterbahnen 212a, 212b und 212c weisen vorzugsweise eine Dicke von ca. 450 nm oder weniger auf, obgleich die ersten Leiterbahnen 212a, 212b und 212c alternativ andere Dimensionierungen aufweisen können. Die ersten Leiterbahnen 212c können in einem peripheren Bereich der MRAM-Einrichtung 201 gebildet werden, beispielsweise in einem Bereich, der Leistung liefert, oder in einer anderen Hilfsschaltung für die Einrichtung 201. Die erste Leiterbahn 212c in dem peripheren Bereich kann verwendet werden, um eine elektrische Verbindung zu dem Substrat 202 oder zu anderen Schichten der Einrichtung 201 zu liefern, was hierin weiter beschrieben werden soll.
  • Eine Isolationsschicht 204a wird zwischen den ersten Leiterbahnen 212a, 212b und 212c angeordnet, wie gezeigt ist. Die Isolationsschicht 204a kann dielektrisches Material, beispielsweise SiO2 oder Materialien mit einer kleinen Dielektrizitätskonstante (low-k Materialien) aufweisen. Eine leitende Brücke ("strap") 208 kann zwischen einer Leiterbahn von den Leiterbahnen 212b und dem MTJ 210 angeordnet werden, wie gezeigt ist, um einen elektrischen Kontakt zwischen der Leiterbahn 212b und dem MTJ 210 herzustellen. Es kann beispielsweise eine erste Leiterbahn 212a in dem zum MTJ 210 benachbarten Array-Bereich eine Schreib-Wortleitung sein und eine andere zum MTJ 210 benachbarte erste Leiterbahn 212b kann eine Lese-Wortleitung sein.
  • Eine Deckelschicht 206, die ein leitendes Material aufweist, kann über dem MTJ 210 angeordnet sein. Die Deckelschicht 206 kann eine Hartmaske aufweisen, die beispielsweise verwendet wurde, um eine oder mehrere Schichten der MTJ 210 zu strukturieren. In der bevorzugten Ausführungsform weist die Deckelschicht 206 vorzugsweise eine Dicke von 200 nm oder weniger auf, obgleich die Deckelschicht 206 alternativ andere Dimensionierung aufweisen kann. Die Deckelschicht 206 weist vorzugsweise ein leitendes Material wie beispielsweise TiN, Ti, Ta, TaN, WN, W oder Cu, oder Kombinationen davon auf, obgleich die Deckelschicht 206 alternativ andere Materialien aufweisen kann. Die Dicke der Deckelschicht 206 kann gemäß einer anderen Ausführungsform der Erfindung erhöht werden, um ein größeres Verfahrensfenster zum Entfernen einer Keimschicht 234 und einer Barriereschicht 232 für zweite Leiterbahnen 240a und 240b (nicht gezeigt in 2, siehe 7) bereitzustellen, was hierin weiter beschrieben werden soll. Die Deckelschicht 206 kann beispielsweise als ein oberer elektrischer Kontakt für den MTJ 210 dienen.
  • Als nächstes wird über der ersten Leiterbahn 212c in dem peripheren Bereich der Einrichtung 201 und daran anstoßend ein leitendes Via 230 (siehe 4) gebildet. Das leitende Via 230 wird vorzugsweise unter Verwendung eines einfachen Damaszener-Verfahrene gebildet. Um das Via 230 zu bilden, wird eine Isolationsschicht 204b über der Deckelschicht 206 und der Isolationsschicht 204a abgeschieden, wie in 3 gezeigt ist. Die Isolationsschicht 204b weist vorzugsweise zum Beispiel SiO2, low-k-Materialien oder andere Materialien auf. Der Isolationsfilm 204b wird dann auf eine Höhe planarisiert, welche entweder den oberen Teil der Deckelschicht 206 freilegt oder die Deckelschicht 206 mit einem ausreichend kleinen Wert bedeckt, so dass der Deckel 206 durch das Damaszener-Polieren, welches verwendet wird, um das Via 230 zu strukturieren, freigelegt wird. Eine typische Höhe des dielektrischen Films 204b nach dem Planarisieren liegt zwischen ca. 50 nm unter der oberen Oberfläche des Deckels 206 und 10 nm über der oberen Oberfläche des Deckels 206, obgleich andere Höhen mittels Variierens nachfolgender Verfahrensschritte eingestellt werden können und eine alternative Ausführungsform, welche eine dickeres Dielektrikum 204b benutzt, wird unten erklärt. Die Planarisierung des dielektrischen Film 204b kann mittels chemischen Planarisierens oder Polierens (CMP), Rückätz ("etchback")-Techniken, der Verwendung von selbstplanarisierenden Aufschleuder ("Spin-On")-Dielektrika, oder Kombinationen von diesen Techniken erreicht werden. Die Isolationsschicht 204b kann ein selbstplanarisierendes Dielektrikum zum Aufschleudern, wie zum Beispiel SiLKTM, erhältlich von DuPont, und Materialien, welche beispielsweise auf Methylsilsesquioxan und Hydrogensilsesquioxan basieren, oder andere Dielektrika zum Aufschleudern aufweisen.
  • In der ersten Ausführungsform wird, nach dem Planarisieren der Isolationsschicht 204b zu naher Nachbarschaft mit der oberen Oberfläche des Deckels 206, die Isolationsschicht 204b mit der Struktur eines Vias 230 geätzt, und ein leitendes Material wird über die strukturierte Isolationsschicht 204b abgeschieden, um das Via zu füllen, wobei ein leitendes Via 230 gebildet wird. Überschüssige Teile des leitenden Materials, welche über der Isolationsschicht 204b verbleiben, werden entfernt, zum Beispiel unter Verwendung eines Ätz-Verfahrens oder CMP-Verfahrens, wobei die in 4 gezeigte Struktur mit einer im Wesentlichen planaren oberen Oberfläche 226 zurückgelassen wird, und die leitenden oberen Oberflächen von sowohl dem Deckel 206 als auch dem Via 230 werden für den nächsten Verfahrenschritt freigelegt.
  • In einer alternativen Ausführungsform wird das isolierende Material 204b vorzugsweise im Wesentlichen dicker abgeschieden als in 3 gezeigt ist, so dass das niedrigste Niveau der oberen Oberfläche von 204b vorzugsweise mehr als ca. 100 nm über dem leitenden Deckel 206 liegt. Bevor die Isolationsschicht 204b mit der Struktur des Vias 230 geätzt wird, wird das isolierende Material 204b unter Verwendung eines CMP-Verfahrens planarisiert, wodurch vorzugsweise mehr als ca. 25 nm von dem isolierenden Material 204b über dem leitenden Deckel 206 zurück gelassen wird. An diesem Punkt wird die Struktur des Vias 230 in die dielektrische Schicht 204b geätzt, das Via wird mit leitenden Material gefüllt und wird gemäß einem Standard-Damaszener-Verfahren poliert. Die obere Oberfläche der dielektrischen Schicht 204b ist im Wesentlichen koplanar mit der oberen Oberfläche des Vias 230 und beide Oberflächen befinden sich vorzugsweise mehr als ca. 10 nm über der oberen Oberfläche des Deckels 206. Zur Vorbereitung auf die Abscheidung der nächsten leitenden Verdrahtungsschicht muss die obere Oberfläche der Deckelschicht 206 freigelegt werden. Dann wird, um dies zu erreichen, die planare obere Oberfläche des Dielektrikums 204b mit einem nasschemischen Ätzverfahren oder einem reaktiven Ionen-Ätz ("reactive ion etch") (RIE)-Verfahren geätzt, so dass die Deckelschicht 206 freigelegt wird. Dies kann mit einer zeitlich angepassten Ätzung erreicht werden, oder für eine bessere Verfahrensteuerung kann ein Endpunktsignal verwendet werden, welches von Nebenprodukten der Deckelschicht 206, die zur Ätzung freigelegt werden, erzeugt wird. Bei dieser alternativen Ausführungsform ist es vorteilhaft, dass Spannungen des CMP, welche durch den MTJ 210 gesehen werden, durch die Verwendung eines einkapselnden Dielektrikums, welches den MTJ 210 und die Deckelschicht 206 während eines CMP-Verfahrens bedeckt, bedeutend reduziert werden können.
  • Als nächstes werden mittels eines Aufplattier-Verfahrens zweite Leiterbahnen 240a und 240b (6A) gebildet. Es kann, unter Bezugnahme auf 5, vor dem Abscheiden des leitenden Verdrahtungsmaterials (welches Cu oder andere leitende Materialien aufweisen kann) über die strukturierte Isolationsschicht 204b ein Barriere-Material 232 abgeschieden werden, welches beispielsweise eine Schicht mit einer Dicke von ca. 20 nm oder weniger aus Ta, TaN, WN, TiN, Ru, mehrere Schichten davon oder Kombinationen davon aufweist, um die Migration von leitendem Verdrahtungsmaterial zu verhindern. Die Barriereschicht 232 kann alternativ andere Materialien und Dimensionierungen aufweisen. Vorzugsweise ist die Dicke der Barriereschicht 232 so klein wie möglich, so dass sie noch effektiv für die Hemmung ("inhibition") der Diffusion der Keimschicht 234 oder des leitenden Materials 240 verwendet werden kann, da dünnere Barriereschichten 232 leichter in nachfolgenden Schritten entfernt werden können. Die effektive Barriereschicht 232 kann beispielsweise mit Atomlagenabscheidung ("atomic layer deposition") (ALD) mit einer Dicke von annähernd 5 nm abgeschieden werden. In einer Ausführungsform weist die Barriereschicht 232 auf eine erste TaN-Schicht, die über der Deckelschicht 206 abgeschieden wird, eine Isolationsschicht 204b und ein leitendes Via 230 und eine zweite Schicht aus Ta, welche über die erste TaN-Schicht abgeschieden wird. Die Barriereschicht 232 verhindert die Diffusion der Keimschicht 234 und des leitenden Materials 240 (6A) in benachbarte Materialschichten, wie zum Beispiel 206 und 204b.
  • Um eine zufriedenstellende Plattierung des leitenden Materials 240 (6A) zu begünstigen, wird eine Keimschicht 234 über der Barriereschicht 232 abgeschieden, wie gezeigt ist. Die Keimschicht 234 weist vorzugsweise eine Schicht mit einer Dicke von ca. 50 nm oder weniger aus einem leitenden Material, wie zum Beispiel Ru, Cu, Ag, oder Kombinationen davon auf, obgleich die Keimschicht 234 alternativ andere Materialien und Dimensionierungen aufweisen kann. Die Keimschicht 234 kann derart gewählt werden, dass sie als Barriereschicht wirkt, in welchem Fall die Schichten 232 und 234 ein und dieselbe sind. Die Keimschicht 234 weist vorzugsweise eine Dicke von ungefähr 20 nm oder weniger auf, so dass das Entfernen der Keimschicht 234 in späteren Herstellungsschritten einfacher wird. Das Kombinieren der Barriere-Funktion und der Bekeimungs-Funktion in einem und demselben Material kann dünnere Barriere/Keim-Schichten erlauben und ergibt einfachere nachfolgende Verfahrensschritte. Dies kann beispielsweise mittels der Verwendung einer Barriere/Keim-Schicht aus Ru verwirklicht werden. In einem Ausführungsbeispiel weist die Keimschicht 234 beispielsweise dasselbe Material auf wie das leitende Material der zweiten Leiterbahnen 240a und 240b. Die Keimschicht 234 wird hierin auch als eine Plattierungs-Keimschicht 234 bezeichnet.
  • Eine optionale Antireflexionsbeschichtung ("anti-reflective coating") (ARC) 236 kann über der Keimschicht 234 abgeschieden sein, wie in 5 gezeigt ist. Die ARC 236 kann beispielsweise eine Schicht mit einer Dicke von ca. 60 nm aus einem organischen Material, einem Photoresist, welcher Farbstoff enthält, oder andere ARC-Materialien aufweisen. Die ARC 236 verhindert von Auswirkungen des lithographischen Strukturierens der Maske 238 verursachte Reflektionen von der Keimschicht 234-Oberfläche. Ein Maskenmaterial 238 wird über der ARC 236 abgeschieden, wie in 5 gezeigt ist. Das Maskenmaterial 238 weist vorzugsweise eine Schicht mit einer Dicke von ca. 400 nm aus einem Photoresist oder einem isolierenden Material auf, wie zum Beispiel ein Oxid oder ein Nitrid, obgleich alternativ andere isolierende Materialien oder Dimensionierungen verwendet werden können. Das Maskenmaterial 238 kann beispielsweise SiOX, SiN, SiCOH, SiCN, fluoriertes SiOX oder low-k-Materialien, wie zum Beispiel Polyarylen (PAE), erhältlich von Schumacher, oder einen aromatischen Kohlenwasserstoff, wie zum Beispiel SiLKTM, erhältlich von DuPont, aufweisen, obgleich auch andere low-k-Materialien oder isolierende Materialien verwendet werden können.
  • Das Maskenmaterial 238 wird unter Verwendung einer Lithographietechnik mit der Struktur für die zweiten Leiterbahnen 240a und 240b strukturiert, wobei die zweiten Leiterbahnen 240a als Bitleitungen (oder Wortleitungen, abhängig von der Gestaltung der MRAM-Einrichtung) der Einrichtung 201 arbeiten. Die ARC 236 wird unter Verwendung ein Ätzverfahrens, wie zum Beispiel einem RIE unter Verwendung eines H2-Plasmas geöffnet oder von dem strukturierten Bereich entfernt, obgleich alternativ andere Ätzverfahrens verwendet werden können.
  • Die zweiten Leiterbahnen 240a und 240b werden vorzugsweise unter Verwendung eines elektrochemischen Plattier (ECP)-Verfahrens gebildet, wie in 6A gezeigt ist. Beispielsweise kann das Substrat 202 in einem Plattierungsbad platziert werden, und das leitende Material 240a und 240b wird auf die freigelegte Keimschicht 234 plattiert. Die leitenden Materialien 240a und 240b werden nicht auf das Maskenmaterial 238 plattiert. Die leitenden Materialien 240a und 240b werden selektiv auf die Keimschicht 234 plattiert. Falls die Plattierungsschicht 234 beispielsweise Kupfer aufweist, wird vorzugsweise Kupfer auf die Keimschicht 234 plattiert, um die Leiterbahnen 240a und 240b zu bilden.
  • Es können verschiedene Plattierungstechniken verwendet werden, um die zweiten Leiterbahnen 240a und 240b zu bilden. In einer Ausführungsform ist das Plattierverfahren stromlos und/oder vorzugsweise ein potentiostatisch ausgelöstes ("triggered") stromloses Verfahren, um ein mögliches Überbrücken der stromlosen Abscheidung zwischen den zweiten Leiterbahnen 240a und 240b aufgrund eines Rückstands von Pd, der aus dem standardmäßigen Aktivierungsverfahren, welches beim stromlosen Plattieren verwendet wird, resultieren kann, zu minimieren oder zu verhindern. Falls ein stromloses Plattierverfahren verwendet wird, kann das Plattierungsbad für den magnetischen Film neutral (zum Beispiel mit einem pH-Wert von ca. 6 bis 8) oder alkalisch (zum Beispiel mit einem pH-Wert von ca. 8 bis 14) sein. Solche stromlosen Plattierverfahren ermöglichen vorteilhafterweise die Verwendung einer dünneren Keimschicht 234 mit einer Dicke von zum Beispiel ca. 20 nm oder weniger.
  • In einer anderen Ausführungsform kann Elektroplattieren verwendet werden, um die zweiten Leiterbahnen 240a und 240b zu bilden, obgleich die Keimschicht 234 dicker sein sollte, in dieser Ausführungsform beispielsweise ca. 50 nm, um die Gleichmäßigkeit des Plattierens zu erhöhen. Alternativ kann beispielsweise ein potentiostatisches Plattierverfahren verwendet werden. In einer Ausführungsform ist das Plattierungsbad vorzugsweise sauer.
  • Es können beispielsweise Kombinationen von den hierin beschrieben Plattierverfahren und anderen Plattierverfahren verwendet werden, um die Leiterbahnen 240a und 240b zu bilden.
  • Die selektiv plattierten Leiterbahnen 240a und 240b weisen vorzugsweise eine Dicke, die weniger als die Dicke des Maskenmaterials beträgt, ca. 450 nm oder weniger, aus einem leitenden Material, wie zum Beispiel Cu, Ag, Al oder Kombinationen davon, auf, obgleich die Leiterbahnen 240a und 240b alternativ andere Materialien oder Dimensionierungen aufweisen können.
  • Es ist anzumerken, dass in den 5, 6A, 7, 8, 9, und 10A die Materialschichten im Bereich 228 über der Deckelschicht 206 und den Materialschichten 212 in den 2 bis 10B aus Gründen der Klarheit im Querschnitt gezeigt sind. Da die bevorzugte Gestaltung einer MRAM-Schaltung typischerweise Verdrahtungen 240a, die senkrecht bzw. in einer anderen Richtung als die Verdrahtungen 212a positioniert sind, verlangen würde, können die vereinfachten Figuren nicht exakt mit der physikalischen MRAM-Produktgestaltung korrespondieren. Obgleich einige Gestaltungen Verdrahtungen 240a und 212a verlangen können, die so orientiert sind, wie in 10A gezeigt ist, sind die in den 6B und 10B gezeigten Darstellungen realistischer (aber weniger anschaulich). Die 6B und 10B zeigen Leiterbahnen 240a ohne die 90-Grad-Drehung der Region 228 in den anderen Figuren, wobei dargestellt wird, dass die zweiten Leiterbahnen 240a, die Keimschicht 234 und die Barriereschicht 232 annähernd in einem Winkel von 90 Grad zu den ersten Leiterbahnen 212a, benachbart zu den MTJ 210, positioniert werden können. Die genaue Orientierung von diesen Leiterbahnen 212a ist für die Erfindung nicht ausschlaggebend, und die hierin offenbarten Verfahren sind für beliebig orientierte Leiterbahnen geeignet.
  • In Fortsetzung mit einer bevorzugten Ausführungsform des Verfahrens-Schemas, wird das Maskenmaterial 238 und die ARC 236 nach dem Plattieren entfernt, wie in 7 gezeigt ist. Falls das Maskenmaterial 238 beispielsweise einen Resist aufweist, kann der Resist unter Verwendung eine Nass-Strip-Verfahrens oder eines Sauerstoffplasmas entfernt werden. Falls das Maskenmaterial 228 ein isolierendes Material aufweist, kann beispielsweise ein Ätzverfahren, das selektiv gegen ein Ätzen der Metallschichten 240 und 234 ist, verwendet werden, um das Maskenmaterial 238 und die ARC 236 zu entfernen.
  • Die Keimschicht 234 wird unter Verwendung eines RIE (zum Beispiel CO/NH3) entfernt, und die Barriereschicht 232 wird auch entfernt, wobei ebenfalls ein RIE (zum Beispiel Ar/CF4) verwendet wird. Alternativ können beispielsweise andere nasschemische oder trockenchemische Verfahrene, einschließlich physikalischem Sputtern oder Ionenstrahlätzen ("ion milling") verwendet werden, um die ARC 236, die Keimschicht 234 und die Barriereschicht 232 aus dem Bereich zwischen den Leiterbahnen 240a und 240b zu entfernen, wobei die in 8 gezeigte Struktur zurückgelassen wird.
  • Ein oberer Bereich der Isolationsschicht 204b kann beim Entfernen der Barriereschicht 232 und/oder der Keimschicht 234 und der ARC 236 erodiert werden, wie gezeigt ist. Beispielsweise können ca. 10 nm oder mehr von der Isolationsschicht 204b entfernt werden, wobei in einer Ausführungsform der obere Bereich der Deckelschicht 206 und/oder des leitenden Vias 230 freigelegt wird. Das Substrat 202 kann in einem optionalen Arbeitsschritt, zum Beispiel unter der Verwendung eines H2-Plasmas oder eines anderen Reinigungsverfahrens, freigelegt werden.
  • Es ist anzumerken, dass es vorteilhaft ist, dass RIE-Verfahren oder andere Reinigungsverfahren, welche verwendet werden, um die Barriere Schicht 232 und/oder die Keimschicht 234 und die ARC 236 zu entfernen, eingestellt werden können, um einen oberen Teil 242 und die Ecken 244 (beispielsweise dort, wo sich die Seitenwände und die obere Oberfläche treffen) der zweiten Leiterbahnen 240a und 240b zu erodieren. Insbesondere wird in einer bevorzugten Ausführungsform das Ätzverfahren zum Entfernen der Keimschicht 234 das Material an den Ecken 244 der zweiten Leiterbahnen 240a und 240b entfernt, weil die Leiterbahnen 240 nicht immun gegen die chemischen oder physikalischen Komponenten sind, welche gewählt wurden, um die ARC 236, die Keimschicht 234 oder die Barriereschicht 232 zu entfernen. Dies ist günstig, weil eine Leiterbahn mit gerundeten Kanten oder Ecken 244 in einen ferromagnetischen Liner mit gerundeten Kanten resultiert und eine gerundete Struktur besser funktioniert, um den magnetischen Fluss, der durch den Strom durch die Leiterbahnen 240 erzeugt wird, zu fokussieren.
  • Dann wird ein ferromagnetischer Liner 250 auf den Seitenwänden, der oberen Oberfläche und den gerundeten Ecken der zweiten Leiterbahnen 240a und 240b gebildet, wie in 9 gezeigt ist. Durch die Wahl von Abscheideverfahren, wie zum Beispiel stromloses Plattieren, potentiostatisch ausgelöstes stromloses Plattieren oder potentiostatisches Plattieren, kann der ferromagnetische Liner 250 selektiv auf den Oberflächen des leitenden Materials, einschließlich aller freigelegten Kanten der Leiterbahnen 240a und 240b und den Seitenwänden der Keimschicht 234 gebildet werden. Der ferromagnetische Liner 250 kann auch auf die freigelegten Bereiche der Seitenwand des leitenden Vias 230 gebildet werden, wie in 252 gezeigt ist. Vorzugsweise wird der ferromagnetische Liner nicht über die Isolationsschicht 204b, die Barriereschicht 232 oder die Deckelschicht 206 über dem MTJ 210 gebildet.
  • Der ferromagnetische Liner 250 weist vorzugsweise ein magnetisches Material auf. Der ferromagnetische Liner 250 weist vorzugsweise zum Beispiel Ni, Fe, Co, Legierungen davon, P, B, oder Kombinationen davon auf, obgleich der ferromagnetische Liner 250 alternativ andere Materialien aufweisen kann. In einer Ausführungsform weist der ferromagnetische Liner 250 CoWP auf, was vorteilhaft ist, weil beispielsweise eine Diffusionsbarriere zwischen dem Material der zweiten Leiterbahnen 240a und 240b und dem ferromagnetischen Liner 250 nicht benötigt wird. Falls das Material der Leiterbahnen 240a und 240b beispielsweise Kupfer aufweist, kann CoWB oder CoWCu für das Material des ferromagnetischen Liners 250 verwendet werden, falls beispielsweise die Koerzitivität klein ist. Der ferromagnetische Liner 250 weist vorzugsweise eine Dicke von beispielsweise ca. 50 nm oder weniger auf, obgleich der ferromagnetische Liner alternativ andere Dimensionierungen aufweisen kann. Der ferromagnetische Liner weist in einer bevorzugten Ausführungsform der Erfindung vorzugsweise CoWP, CoWB, CoWCu, NiFe, NiFeP, NiFeB, CoNi, CoNiP, CoNiB, CoNiFe, CoNiFeP oder CoNiFeB auf, wobei die Koerzitivität und Permeabilität die Hauptfaktoren sind für die Bestimmung, welches Material und welche Abscheidetechniken verwendet werden. Die Koerzitivität und Permeabilität werden eingestellt, um für einen bestmöglichen Betrieb hinsichtlich der elektronischen und magnetischen Funktionen der MRAM-Schaltung geeignet zu sein.
  • Der ferromagnetische Liner 250 wird vorzugsweise selektiv auf die zweiten Leiterbahnen 240a und 240b plattiert. Der ferromagnetische Liner 250 kann beispielsweise plattiert werden unter Verwendung eines standardmäßigen stromlosen Plattierverfahrens unter Verwendung von Pd-Aktivierung, eines potentiostatisch ausgelösten stromlosen Verfahrens, eines potentiostatischen stromlosen Plattierverfahrens, eines galvanostatischen Verfahrens oder von Kombinationen davon, obgleich alternativ andere Verfahren verwendet werden können, um den ferromagnetischen Liner 250 zu bilden. Alternativ kann mit einer geeigneten Verdrahtungs-Anordnung, welche erlaubt, dass Strom zur notwendigen Verdrahtung fließt, Elektroplattieren verwendet werden, um den ferromagnetischen Liner 250 nur um bestimmte gewünschte Bereiche der Verdrahtung 240 zu bilden.
  • In einer Ausführungsform wird ein stromloses Plattierverfahren unter Verwendung einer Pd-Aktivierung verwendet, um den ferromagnetischen Liner 250 zu bilden, wobei das Substrat 202 in eine Pd-Lösung getaucht wird. Das Pd wechselwirkt mit den Oberflächenatomen der zweiten Leiterbahnen 240a und 240b: Falls die zweiten Leiterbahnen 240a und 240b beispielsweise Kupfer aufweisen, wechselwirken einige Oberflächenatome der zweiten Leiterbahnen 240a und 240b mit dem Pd, welches edler ist als das Kupfer. Die Kupferatome werden in der Pd-Lösung gelöst. Das Pd arbeitet als ein Katalysator für das stromlose Plattierverfahren, um den ferromagnetischen Liner 250 auf den zweiten Leiterbahnen 240a und 240b zu bilden. In dieser Ausführungsform kann etwas Pd in die obere Oberfläche der Isolationsschicht 204b adsorbiert werden, daher wird das Substrat 202 vorzugsweise gespült, nachdem es in die Pd-Lösung getaucht wurde, beispielsweise mit einer Wasserspülung, um alles unerwünschte Pd von der oberen Oberfläche der Isolationsschicht 204b zu entfernen, so dass der ferromagnetische Liner 250 nicht über der Isolationsschicht 204b gebildet wird, wodurch die zweiten Leiterbahnen 240a und 240b kurzgeschlossen werden würden. In einer anderen Ausführungsform wird das Plattierverfahren vorzugsweise katalysiert unter Verwendung von Strom, unter Verwendung von potentiostatischem Auslösen ("triggering") (bei dem Elektronen die stromlose Reaktion initiieren), was vorteilhaft ist, weil dabei keine Möglichkeit besteht, dass Pd auf der oberen Oberfläche der Isolationsschicht 204b verbleibt, wodurch beispielsweise ein Überbrücken oder Kurzschließen der Leiterbahnen 204a und 204b verhindert wird.
  • Falls Elektroplattieren, potentiostatische, galvanostatische, oder potentiostatisch ausgelöste stromlose Verfahren verwendet werden, um den ferromagnetischen Liner 250 zu bilden, müssen in diesen Ausführungsbeispielen die zweiten Leiterbahnen 240a (und andere zweite Leiterbahnen, die über den MTJs 210 im Array angeordnet sind, nicht gezeigt) für das Plattierverfahren zusammen kurzgeschlossen sein. Dies erfordert entweder einen zusätzlichen lithographischen Schritt, um das kurzschließende Material abzuscheiden und zu strukturieren, oder es können alternativ die ARC 236 und die Keimschicht 234 strukturiert werden, nachdem der ferromagnetische Liner 250 auf die zweiten Leiterbahnen 240a elektroplattiert wurde. Beispielsweise kann die Keimschicht 234 als kurzschließendes Material arbeiten (Bereitstellen eines Kurzschluss-Pfades für das Elektroplattierverfahren) und die ARC 236 schützt die Keimschicht 234 davor, mit dem ferromagnetischen Liner 250 plattiert zu werden. In diesem Ausführungsbeispiel ist der ferromagnetische Liner 250 jedoch vorzugsweise dicker plattiert als tatsächlich benötigt wird, weil ein Teil des ferromagnetischen Liners 250 während des Ätzens der Keimschicht 234 verbraucht werden kann. Alternativ kann der ferromagnetische Liner 250 selektiv in der gewünschten Dicke gebildet werden, und er kann entweder durch einen zusätzlichen Photoresist oder ein Oxid geschützt werden, während die Keimschicht 234 von der Isolationsschicht 204b weggeätzt wird.
  • Falls Elektroplattieren verwendet wird, kann in einem Ausführungsbeispiel keine Kurzschluss-Bahn zu der peripheren Leiterbahn 240b gebildet werden, so dass die periphere Bahn 240b nicht mit dem ferromagnetischen Liner 250 (nicht gezeigt) plattiert wird. Dies kann vorteilhaft sein, weil später, wenn der Kontakt zum Via 230 hergestellt wird, kein magnetisches Material (zum Beispiel ferromagnetischer Liner 250) vorhanden ist, welches Werkzeuge kontaminieren kann.
  • Es ist anzumerken, dass der ferromagnetische Liner 250 im Wesentlichen konform mit der unterliegenden zweiten Leiterbahnen 240a und 240b ist, daher enthält der ferromagnetische Liner 250 eine Rundung, wo die obere Oberflächen der zweiten Leiterbahnen 240a und 240b die Seitenwände trifft, wie gezeigt ist.
  • Der ferromagnetische Liner 250 kann unter Verwendung anderer Abscheidetechniken, zum Beispiel einer selektiven chemischen Gasphasenabscheidung ("chemical vapor deposition") (CVD) oder anderer selektiver Abscheideverfahren, oder Kombinationen davon mit dem oben erwähnten Plattierverfahren, abgeschieden werden. Es kann beispielsweise eine Diffusionsbarriere (nicht gezeigt) gebildet werden oder über die zweiten Leiterbahnen 240a und 240b abgeschieden werden, bevor der ferromagnetische Liner 250 gebildet wird. Die Diffusionsbarriere weist vorzugsweise ein Material auf, welches die Diffusion des Materials der zweiten Leiterbahnen 240a und 240b in benachbarte Materialschichten verhindert, wodurch die selektive Bildung des ferromagnetischen Liners 250 über den zweiten Leiterbahnen 240a und 240b unter Verwendung eines Plattierverfahrens erlaubt wird. Die Diffusionsbarriere weist beispielsweise CoWP, CoWB oder andere Co-Legierungen auf, welche mit einer Dicke von ca. 30 nm oder weniger abgeschieden werden, obgleich die Diffusionsbarriere alternativ andere Materialien oder Dimensionierungen aufweisen kann. Eine Diffusionsbarriere kann auch nach dem ferromagnetischen Liner 250 abgeschieden werden, falls Bedenken bestehen, dass das Material des ferromagnetischen Liners während der nachfolgenden Abwicklung des Verfahrens und des Betriebs der Einrichtung migrieren kann.
  • Eine Isolationsschicht 204c wird über dem ferromagnetischen Liner 250, freigelegten Bereichen der Isolationsschicht 204b und freigelegten Kantenbereichen der Barriereschicht 232 abgeschieden, wie in 10A gezeigt ist. 10B zeigt als ein noch realistischeres Ausführungsbeispiel den Bereich 228 mit einer 90-Grad-Drehung.
  • Das Herstellungsverfahren der Einrichtung 201 wird mit den Abscheiden der verkapselnden Isolationsschicht 204c fortgesetzt. Beispielsweise kann der ferromagnetische Liner 250 mit einer nicht-leitenden Diffusionsbarriere, wie zum Beispiel einem auf Si:C:H basierenden CVD-Material oder anderem dielektrischen Material, eingekapselt sein. Andere leitende Strukturen, wie zum Beispiel Vias, können in den Isolationsschichten 204c, 204b und 204a gebildet werden. Am Ort der Vias 230, zum Beispiel bei der zweiten Leiterbahn 240b, ist eine Flusskonzentration nicht notwendig, aber die magnetischen Materialien des ferromagnetischen Liners 250 beeinträchtigen die elektrische Leistungsfähigkeit der Vias nicht und können Hohlraumbildungen durch blockierende Materialdiffusion nahe der Vias verhindern.
  • Die Deckelschicht 206 stellt ein erhöhtes Verfahrensfenster für das neue Verfahren zum Bilden von Leiterbahnen 240a und 240b und ferromagnetischen Linern 250 gemäß einem Ausführungsbeispiel der Erfindung bereit. Zum Beispiel schützt die Deckelschicht 206 vorteilhafterweise den MTJ 210 während des Bildens der Leiterbahnen 240a und 240b und des ferromagnetischen Liners 250. Der MTJ 210 wird nicht den hierin beschriebenen Plattierungs- oder Ätzverfahren ausgesetzt.
  • Vorteile der Ausführungsformen der Erfindung enthalten Bereitstellen von Verfahren zum Erhöhen der Flusskonzentration der zweiten Leiterbahnen 240a einer magnetischen Speichereinrichtung 201 mittels Bildens von freistehenden Leiterbahnen 240a und Bildens eines ferromagnetischen Liners 250 auf den Seitenwänden, oberen Oberflächen und gerundeten Kanten der zweiten Leiterbahnen 240a. Weil der magnetische Fluss konzentriert wird, kann der Schreibstrom für magnetische Speicherzellen oder MTJs 210 gemäß den Ausführungsbeispielen der Erfindung verringert werden, wobei beispielsweise der Leistungsverbrauch für die Speichereinrichtung 201 verringert wird. Alternativ wird die bessere Flusskonzentration mit dem Liner 250 für die gleiche Menge an Strom in dem Draht 240a die Verwendung einer MTJ-Einrichtung 210 mit höheren Schaltfeld-Schwellenwerten erlauben. Dies kann Betriebsgrenzen, die Fehlerunempfindlichkeit und die Lebensdauer der Schaltung verbessern.
  • Ausführungsbeispiele der vorliegenden Anmeldung sind vorteilhaft, wenn sie in einer magnetischen Speichereinrichtung, einschließlich beispielsweise einer MRAM-Einrichtung 201, implementiert werden. Ausführungsbeispiele der Erfindung können beispielsweise in Kreuzungspunkt-Arrays, FET-MRAM-Arrays und Festplatten-Lese- und Schreibköpfen implementiert werden. Ausführungsbeispiele der Erfindung haben auch nützliche Anwendungen in anderen Halbleiterbauelement-Anwendungen, in denen die Konzentration des magnetischen Flusses einer Leiterbahn benötigt wird, zum Beispiel in der Einstellung einer Verdrahtungsinduktanz.
  • Obgleich Ausführungsformen der Erfindung und deren Vorteile ausführlich beschrieben wurden, ist es zu verstehen, dass verschiedenartige Wechsel, Ersetzungen und Veränderungen vorgenommen werden können, ohne über die Lehre und den Rahmen der Erfindung, wie sie in den beigefügten Ansprüchen definiert ist, hinauszugehen. Zum Beispiel kann es von einem Fachmann leicht verstanden werden, dass viele der Eigenschaften, Funktionen, Verfahren und Materialien, die hierin beschrieben sind, variiert werden können, obwohl innerhalb des Rahmens der Erfindung verblieben wird. Außerdem ist es nicht beabsichtigt, den Rahmen der Erfindung auf die bestimmten Ausführungsformen der Prozesse, der Einrichtung, der Herstellung, der Zusammensetzung von Materialien, der Mittel, der Verfahren und Schritte, die in der Beschreibung beschrieben sind, zu beschränken. Wie ein Fachmann leicht aus der Offenbarung der Erfindung schätzen wird, können die Prozesse, die Einrichtungen, die Herstellungen, die Zusammensetzungen von Materialien, die Mittel, die Verfahren oder Schritte, welche gegenwärtig existieren oder später entwickelt werden sollten, welche im Wesentlichen dieselbe Funktion durchführen oder im Wesentlichen dasselbe Ergebnis erreichen wie die hierin beschriebenen korrespondierenden Ausführungsbeispiele, gemäß der Erfindung genutzt werden. Demgemäß ist es beabsichtigt, dass die beigefügten Ansprüche innerhalb ihres Rahmens solche Verfahrene, Einrichtungen, Herstellungsverfahren, Materialzusammensetzungen, Mittel, Verfahren oder Schritte enthalten.

Claims (35)

  1. Verfahren zum Herstellen einer Leiterbahn einer magnetischen Speichereinrichtung, wobei das Verfahren ausweist: • Bereitstellen eines Substrats mit mindestens einer darauf gebildeten magnetischen Speicherzelle, • Einkapseln der mindestens einen magnetischen Speicherzelle innerhalb einer ersten Isolationsschicht, wobei die mindestens eine magnetische Speicherzelle einen auf ihr angeordneten elektrischen Kontakt aufweist, • Freilegen des elektrischen Kontakts der magnetischen Speicherzelle auf einer oberen Oberfläche der ersten Isolationsschicht, • Bilden einer Plattierungs-Keimschicht über der ersten Isolationsschicht und dem elektrischen Kontakt über der mindestens einen magnetischen Speicherzelle, • Bilden einer Maske über der Plattierungs-Keimschicht, wobei ein unmaskierter Bereich über der mindestens einen magnetischen Speicherzelle zurückgelassen wird, • Plattieren einer ersten Leiterbahn in dem unmaskierten Bereichen, einschließlich über der mindestens einen magnetischen Speicherzelle, • Entfernen der Maske, Freilegen von Bereichen der Plattierungs-Keimschicht, • Entfernen der Bereiche der Plattierungs-Keimschicht, welche durch das Entfernen der Maske freigelegt wurden, und • Bilden eines ferromagnetischen Liners über mindestens der Leiterbahn.
  2. Verfahren gemäß Anspruch 1, wobei das Bilden des ferromagnetischen Liners über der ersten Leiterbahn aufweist: Bilden des ferromagnetischen Liners unter Verwendung eines stromlosen Plattierverfahrens, eines stromlosen Plattierverfahrens unter Verwendung einer Pd-Aktivierung, eines potentiostatisch ausgelösten stromlosen Verfahrens, eines potentiostatischen Elektroplattierverfahrens, eines galvanostatischen Plattierverfahren, eines Elektroplattierverfahrens, eines selektiven chemisches Gasphasenabscheidungs ("chemical vapor deposition") (CVD)-Verfahrens oder Kombinationen davon.
  3. Verfahren gemäß Anspruch 1 oder 2, wobei das Bilden der Plattierungs-Keimschicht aufweist: Bilden einer Schicht mit einer Dicke von ca. 50 nm oder weniger aus Ru, Cu oder Ag oder Kombinationen davon.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei das Entfernen der Plattierungs-Keimschicht eine reaktives Ionenätzen oder Ionenstrahlätzen aufweist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, • wobei das Plattieren der ersten Leiterbahn aufweist Bilden einer ersten Leiterbahn, welche eine obere Oberfläche und Seitenwände aufweist, wobei die Kanten dort, wo die obere Oberfläche die Seitenwände trifft, freigelegt sind, • und wobei das Entfernen der Plattierungs-Keim-Schicht aufweist Entfernen eines Bereichs der Kanten der ersten Leiterbahn, womit auf der ersten Leiterbahn gerundete Ecken gebildet werden.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, ferner aufweisend: • Bilden einer Barriereschicht über der mindestens einen magnetischen Speicherzelle vor dem Bilden der Plattierungs-Keim-Schicht und ferner aufweisend • Entfernen der Barriereschicht von einem Bereich über der ersten Isolationsschicht vor dem Bilden des ferromagnetischen Liners.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, wobei das Bilden der Barriereschicht aufweist: Bilden einer Schicht mit einer Dicke von 20 nm oder weniger aus Ta, TaN, WN, TiN, Ru oder Kombinationen davon.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei das Bilden des ferromagnetischen Liners aufweist: Bilden einer Schicht mit einer Dicke von 50 nm oder weniger aus Ni, Fe, Co, oder Legierungen davon, P, B, oder Kombinationen davon.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, wobei das Bilden des ferromagnetischen Liners aufweist: Bilden einer Schicht aus CoWP, CoWB, CoWCu, NiFe, NiFeP, NiFeB, CoNi, CoNiP, CoNiB, CoNiFe, CoNiFeP oder CoNiFeB.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, ferner aufweisend: • Bilden einer Antireflexionsbeschichtung über der Plattierungs-Keimschicht vor dem Bilden der Maske, und ferner aufweisend • Entfernen der Antireflexionsbeschichtung von einem Bereich über der ersten Isolationsschicht vor dem Bilden des ferromagnetischen Liners.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, • wobei das Plattieren der ersten Leiterbahn aufweist Bilden einer ersten Leiterbahn, welche Cu, Ag, Al, oder Kombinationen davon aufweist, und • wobei das Plattieren der ersten Leiterbahn aufweist Bilden einer ersten Leiterbahn, welche eine Dicke von 450 nm oder weniger aufweist.
  12. Verfahren gemäß einem der Ansprüche 1 bis 11, wobei das Plattieren der ersten Leiterbahn aufweist: Plattieren der ersten Leiterbahn unter Verwendung eines stromlosen Plattierverfahrens, eines potentiostatisch ausgelösten stromlosen Plattierverfahrens, eines potentiostatisch ausgelösten stromlosen Plattierverfahrens unter Verwendung einer Pd-Aktivierung, eines Elektroplattierverfahrens, eines potentiostatischen Plattierverfahrens oder Kombinationen davon.
  13. Verfahren gemäß einem der Ansprüche 1 bis 12, wobei das Freilegen des elektrischen Kontakts zu der magnetischen Speicherzelle aufweist: chemisch-mechanisches Polieren der ersten Isolationsschicht.
  14. Verfahren gemäß einem der Ansprüche 1 bis 13, wobei das Freilegen des elektrischen Kontakts zu der magnetischen Speicherzelle aufweist: eine Kombination von einem chemisch-mechanischen Polier-Verfahren, um die erste Isolationsschicht zu planarisieren, gefolgt von einem reaktiven Ionenätzen oder nasschemischen Ätzen, um den elektrischen Kontakt zu der magnetischen Speicherzelle freizulegen.
  15. Verfahren gemäß einem der Ansprüche 1 bis 14, • wobei die erste Isolationsschicht, welche zum Einkapseln der magnetischen Speicherzelle verwendet wird, ein selbst-planarisierendes Material aufweist, und • wobei das Freilegen des oberen elektrischen Kontakts zu der Speicherzelle durch ein reaktives Ionenätzen oder nasschemisches Ätzen eines Bereichs des selbstplanarisierenden Materials erreicht wird.
  16. Verfahren gemäß einem der Ansprüche 1 bis 15, ferner aufweisend • Planarisieren der ersten Isolationsschicht und • Verwenden eines einfachen Damaszener-Verfahrens, Bilden eines Vias in der ersten Isolationsschicht nach dem Planarisieren der ersten Isolationsschicht, Füllen des Vias in der ersten Isolationsschicht mit einem leitenden Material und Polieren der ersten Isolationsschicht und des leitenden Materials, so dass ein leitendes Via in der ersten Isolationsschicht gebildet wird, • wobei das Plattieren der ersten Leiterbahn ferner aufweist Plattieren einer ersten Leiterbahn über dem leitenden Via • und wobei das Bilden des ferromagnetischen Liners ferner aufweist Bilden des ferromagnetischen Liners über der ersten Leiterbahn über dem leitenden Via.
  17. Verfahren gemäß Anspruch 16, wobei das leitende Via Seitenwände aufweist, ferner aufweisend • Entfernen eines oberen Bereichs der ersten Isolationsschicht vor dem Bilden des ferromagnetischen Liners, und • wobei das Bilden des ferromagnetischen Liners ferner aufweist Bilden des ferromagnetischen Liners über einen oberen Bereich von den Seitenwänden des leitenden Vias.
  18. Verfahren gemäß einem der Ansprüche 1 bis 17, ferner aufweisend • Planarisieren der ersten Isolationsschicht und • Verwenden eines Einzel-Damaszener-Verfahrens, Bilden eines Vias in der ersten Isolationsschicht nach dem Planarisieren der ersten Isolationsschicht, Füllen des Vias mit einem leitenden Material und Polieren der ersten Isolationsschicht und des leitenden Materials, so dass ein leitendes Via in der ersten Isolationsschicht gebildet wird, • wobei das Plattieren der ersten Leiterbahn ferner aufweist Plattieren einer ersten Leiterbahn über dem leitenden Via und • wobei das Bilden des ferromagnetischen Liners nicht aufweist Bilden des ferromagnetischen Liners über der ersten Leiterbahn über dem leitenden Via.
  19. Verfahren gemäß einem der Ansprüche 1 bis 18, wobei das Bilden der Maske ferner aufweist: Bilden eines Resists oder Bilden von dielektrischem Material, welches SiOX, SiN, SiCOH, SiCN, fluoriertes SiOX oder Material mit einer kleinen Dielektrizitätskonstanten (low-k-Material) aufweist.
  20. Verfahren gemäß einem der Ansprüche 1 bis 19, • wobei die magnetische Speichereinrichtung eine magnetische Direktzugriffsspeicher-Einrichtung aufweist, • wobei die mindestens eine magnetische Speicherzelle eine Vielzahl von magnetischen Tunnelübergängen (MTJs) aufweist, welche in einem Array aus Reihen und Spalten angeordnet sind, und • wobei das Plattieren der ersten Leiterbahn Bilden einer ersten Leiterbahn über alle MTJs in einer Reihe oder einer Spalte des Arrays aufweist.
  21. Verfahren gemäß einem der Ansprüche 1 bis 20, ferner aufweisend: Planarisieren der mindestens einen magnetischen Speicherzelle und der ersten Isolationsschicht vor dem Bilden der Maske über der ersten Isolationsschicht.
  22. Verfahren gemäß Anspruch 21, ferner aufweisend: Abscheiden einer zweiten Isolationsschicht über der mindestens einen magnetischen Speicherzelle und der ersten Isolationsschicht, wobei das Planarisieren der mindestens einen magnetischen Speicherzelle und der ersten Isolationsschicht ferner Planarisieren der zweiten Isolationsschicht aufweist.
  23. Verfahren gemäß einem der Ansprüche 1 bis 22, wobei der über die mindestens eine magnetische Speicherzelle angeordnete elektrische Kontakt eine Schicht mit einer Dicke von 200 nm oder weniger aus TiN, Ti, Ta, TaN, WN, W, Cu, oder Kombinationen davon aufweist.
  24. Verfahren gemäß einem der Ansprüche 1 bis 23, ferner aufweisend: Bilden einer Diffusionsbarriere über der ersten Leiterbahn vor dem Bilden des ferromagnetischen Liners.
  25. Verfahren gemäß Anspruch 24, wobei das Bilden der Diffusionsbarriere aufweist: Bilden einer Schicht mit einer Dicke von 30 nm oder weniger aus einer Co-Verbindung.
  26. Verfahren gemäß Anspruch 24, wobei das Bilden der Diffusionsbarriere aufweist: Bilden einer Schicht aus CoWP oder CoWB.
  27. Magnetische Speichereinrichtung, aufweisend: • eine Vielzahl von in einem Array-Bereich gebildeten magnetischen Speicherelementen, • eine Vielzahl von in einem peripheren Bereich gebildeten leitenden Vias, wobei die Vielzahl der leitenden Vias Seitenwände aufweist, • eine erste Leiterbahn, welche über mindestens einem magnetischen Speicherelement der Vielzahl von magnetischen Speicherelementen angeordnet ist, wobei die erste Leiterbahn eine obere Oberfläche und Seitenwände aufweist, • eine zweite Leiterbahn, welche über mindestens einem leitenden Via der Vielzahl von leitenden Vias angeordnet ist, wobei die zweite Leiterbahn eine obere Oberfläche und Seitenwände aufweist, und • einen ferromagnetischen Liner, welcher auf der oberen Oberfläche und den Seitenwänden der ersten Leiterbahn angeordnet ist und welcher auf der oberen Oberfläche und den Seitenwänden der zweiten Leiterbahn angeordnet ist, wobei der ferromagnetische Liner auch auf einem oberen Bereich von den Seitenwänden eines zur zweiten Leiterbahn benachbarten leitenden Vias angeordnet ist.
  28. Magnetische Speichereinrichtung gemäß Anspruch 27, wobei der ferromagnetische Liner aufweist: eine Schicht mit einer Dicke von 50 nm oder weniger aus Ni, Fe, Co, oder Verbindungen davon, P, B, oder Kombinationen davon.
  29. Magnetische Speichereinrichtung gemäß Anspruch 27 oder 28, wobei der ferromagnetische Liner aufweist: CoWP, CoWB, CoWCu, NiFe, NiFeP, NiFeB, CoNi, CoNiP, CoNiB, CoNiFe, CoNiFeP oder CoNiFeB.
  30. Magnetische Speichereinrichtung gemäß einem der Ansprüche 27 bis 29, wobei die erste Leiterbahn und/oder die zweite Leiterbahn Cu, Ag, Al, oder Kombinationen davon aufweist.
  31. Magnetische Speichereinrichtung gemäß einem der Ansprüche 27 bis 30, ferner aufweisend: • eine Barriereschicht, welche zwischen der ersten Leiterbahn und dem mindestens einem magnetischen Speicherelement der Vielzahl von magnetischen Speicherelementen angeordnet ist und welche zwischen der zweiten Leiterbahn und dem mindestens einem leitenden Via der Vielzahl von leitenden Vias angeordnet ist, und • eine Keimschicht, welche zwischen der Barriereschicht und der ersten Leiterbahn angeordnet ist und welche zwischen der Barriereschicht und der zweiten Leiterbahn angeordnet ist.
  32. Magnetische Speichereinrichtung gemäß Anspruch 31, • wobei die Barriereschicht 20 nm oder weniger aus Ta, TaN, WN, TiN, Ru, oder Kombinationen davon aufweist und • wobei die Keimschicht ca. 50 nm oder weniger aus Ru, Cu, Ag, oder Kombinationen davon aufweist.
  33. Magnetische Speichereinrichtung gemäß einem der Ansprüche 27 bis 32, • wobei die magnetische Speichereinrichtung eine magnetische Direktzugriffsspeicher-Einrichtung aufweist und • wobei die Vielzahl der magnetischen Speichereinrichtungen magnetische Tunnelübergänge aufweist.
  34. Magnetische Speichereinrichtung gemäß einem der Ansprüche 27 bis 33, ferner aufweisend eine Diffusionsbarriere, welche zwischen dem ferromagnetischen Liner und der ersten Leiterbahn angeordnet ist und welche zwischen dem ferromagnetischen Liner und der zweiten Leiterbahn angeordnet ist und welche zwischen dem ferromagnetischen Liner und dem oberen Bereich des mindestens einen leitenden Vias der Vielzahl von leitenden Vias angeordnet ist.
  35. Magnetische Speichereinrichtung gemäß Anspruch 34, wobei die Diffusionsbarrierenschicht 30 nm oder weniger aus CoWP, CoWB, oder Co-Legierungen aufweist.
DE102005036073A 2004-07-30 2005-08-01 Verfahren zum Herstellen einer Leiterbahn mit ferromagnetischem Liner einer magnetischen Speichereinrichtung Expired - Fee Related DE102005036073B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/903,356 2004-07-30
US10/903,356 US20060022286A1 (en) 2004-07-30 2004-07-30 Ferromagnetic liner for conductive lines of magnetic memory cells

Publications (2)

Publication Number Publication Date
DE102005036073A1 true DE102005036073A1 (de) 2006-03-23
DE102005036073B4 DE102005036073B4 (de) 2008-12-18

Family

ID=35731167

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005036073A Expired - Fee Related DE102005036073B4 (de) 2004-07-30 2005-08-01 Verfahren zum Herstellen einer Leiterbahn mit ferromagnetischem Liner einer magnetischen Speichereinrichtung

Country Status (2)

Country Link
US (2) US20060022286A1 (de)
DE (1) DE102005036073B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006001107B4 (de) * 2005-01-28 2009-09-03 Qimonda Ag Verfahren zum Herstellen von MRAM-Zellen

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006030516A1 (ja) * 2004-09-17 2008-05-08 富士通株式会社 磁気記憶装置及びその製造方法
US7602032B2 (en) * 2005-04-29 2009-10-13 Altis Semiconductor Snc Memory having cap structure for magnetoresistive junction and method for structuring the same
US20070049006A1 (en) * 2005-08-31 2007-03-01 Gregory Spencer Method for integration of a low-k pre-metal dielectric
KR100763921B1 (ko) * 2006-09-01 2007-10-05 삼성전자주식회사 전류 유도 스위칭을 이용한 자기 메모리 소자
US7608538B2 (en) 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US20080273370A1 (en) * 2007-05-02 2008-11-06 Jan Keller Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
US20090218644A1 (en) * 2008-02-29 2009-09-03 Gill Yong Lee Integrated Circuit, Memory Device, and Method of Manufacturing an Integrated Circuit
US7760542B2 (en) 2008-04-21 2010-07-20 Seagate Technology Llc Spin-torque memory with unidirectional write scheme
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US8233319B2 (en) 2008-07-18 2012-07-31 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US7933146B2 (en) * 2008-10-08 2011-04-26 Seagate Technology Llc Electronic devices utilizing spin torque transfer to flip magnetic orientation
US7933137B2 (en) * 2008-10-08 2011-04-26 Seagate Teachnology Llc Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
US20100091546A1 (en) * 2008-10-15 2010-04-15 Seagate Technology Llc High density reconfigurable spin torque non-volatile memory
US7936580B2 (en) * 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) * 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8390283B2 (en) 2009-09-25 2013-03-05 Everspin Technologies, Inc. Three axis magnetic field sensor
US8518734B2 (en) 2010-03-31 2013-08-27 Everspin Technologies, Inc. Process integration of a single chip three axis magnetic field sensor
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
CN103123954B (zh) * 2011-11-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种磁性隧道结器件的制造方法
KR102167618B1 (ko) * 2013-11-27 2020-10-19 삼성전자주식회사 배선 형성 방법
US9691971B2 (en) * 2014-12-30 2017-06-27 GlobalFoundries, Inc. Integrated circuits including magnetic tunnel junctions for magnetoresistive random-access memory and methods for fabricating the same
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
US9614143B2 (en) * 2015-06-09 2017-04-04 Qualcomm Incorporated De-integrated trench formation for advanced MRAM integration
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
WO2019092817A1 (ja) * 2017-11-08 2019-05-16 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
US10741477B2 (en) * 2018-03-23 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US11296277B2 (en) * 2018-10-16 2022-04-05 Samsung Electronics Co., Ltd. Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same
US20220180911A1 (en) * 2020-12-07 2022-06-09 International Business Machines Corporation External magnetic bottom contact structure for mram
US11942126B2 (en) * 2021-05-26 2024-03-26 International Business Machines Corporation Selectively biasing magnetoresistive random-access memory cells

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956267A (en) * 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
US6413788B1 (en) 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
WO2002099906A1 (fr) 2001-06-04 2002-12-12 Matsushita Electric Industrial Co., Ltd. Element magnetoresistant, element de memorisation par magnetoresistance et memoire magnetique
US7072677B2 (en) 2001-12-29 2006-07-04 Lg Electronics Inc. Method of operating searcher in a mobile communication system
JP4215495B2 (ja) * 2002-01-10 2009-01-28 三洋電機株式会社 配線構造およびその製造方法ならびに配線構造を備えた半導体装置と配線基板
JP4053825B2 (ja) * 2002-01-22 2008-02-27 株式会社東芝 半導体集積回路装置
US6927072B2 (en) * 2002-03-08 2005-08-09 Freescale Semiconductor, Inc. Method of applying cladding material on conductive lines of MRAM devices
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6707083B1 (en) * 2002-07-09 2004-03-16 Western Digital (Fremont), Inc. Magnetic tunneling junction with improved power consumption
US20040032010A1 (en) * 2002-08-14 2004-02-19 Kools Jacques Constant Stefan Amorphous soft magnetic shielding and keeper for MRAM devices
US6803274B2 (en) * 2002-08-30 2004-10-12 Hewlett-Packard Development Company, L.P. Magnetic memory cell having an annular data layer and a soft reference layer
US6885074B2 (en) * 2002-11-27 2005-04-26 Freescale Semiconductor, Inc. Cladded conductor for use in a magnetoelectronics device and method for fabricating the same
US6849465B2 (en) * 2003-06-20 2005-02-01 Infineon Technologies Ag Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
JP2005044847A (ja) * 2003-07-23 2005-02-17 Tdk Corp 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイスならびにそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006001107B4 (de) * 2005-01-28 2009-09-03 Qimonda Ag Verfahren zum Herstellen von MRAM-Zellen

Also Published As

Publication number Publication date
DE102005036073B4 (de) 2008-12-18
US20060022286A1 (en) 2006-02-02
US20070105241A1 (en) 2007-05-10
US7259025B2 (en) 2007-08-21

Similar Documents

Publication Publication Date Title
DE102005036073B4 (de) Verfahren zum Herstellen einer Leiterbahn mit ferromagnetischem Liner einer magnetischen Speichereinrichtung
DE102005034665B9 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE60301344T2 (de) Materialkombination für tunnelübergangsdeckschicht, hartmaske und stackkeimschicht in der mram-herstellung
DE10324866B4 (de) Verfahren zum Herstellen eines magnetischen Direktzugriffsspeichers
DE102005034386B4 (de) Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten
DE102005033916B4 (de) Ausrichtung eines MTJ-Stapels an Leiterbahnen in Abwesenheit von Topographie
DE102016116301B4 (de) Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden
DE112004001017B4 (de) Integrationsschema zum Vermeiden von Plasmaschäden in MRAM Technologie für ein Verfahren zur Herstellung eines magnetischen Speicherbauelements und ein magnetisches Speicherbauelement
DE60308568T2 (de) Magnetisches Joch in MRAM zur Reduzierung des Programmierungsleistungsverbrauchs und Herstellungsverfahren
DE112004001023B4 (de) Verfahren zum Herstellen einer magnetischen Speicherzelle und magnetisches Speicherbauelement
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
US6635496B2 (en) Plate-through hard mask for MRAM devices
DE102006001107B4 (de) Verfahren zum Herstellen von MRAM-Zellen
DE102004027663B4 (de) Maskenlose Array-Schutz-Prozessabfolge zur Bildung von Durchgangsverbindungen in magnetischen Zufallszugriffsspeichern
DE112013006462T5 (de) Eingebettete Magnettunnelkontakte umfassender Logikchip
DE19726852A1 (de) Magnetischer Speicher mit wahlfreiem Zugriff mit gestapelten Speicherzellen und Herstellungsverfahren desselben
DE102004034822A1 (de) MRAM und Verfahren zu dessen Herstellung
DE102005034667A1 (de) Einkapseln von Leiterbahnen von Halbleiter-Einrichtungen
DE102019130274A1 (de) Halbleiter-mram-vorrichtung und verfahren
DE102005032979A1 (de) Strukturieren eines magnetischen Tunnelübergang-Elements unter Verwendung von Nassätzen einer freien Schicht und unter Verwendung von Lift-Off-Techniken
DE112020002984B4 (de) Mram-struktur mit t-förmiger unterer elektrode zur überwindung des galvanischen effekts
DE112020003407T5 (de) Mehrschichtige untere elektrode für mtk-enthaltende einheiten
DE102019121676A1 (de) Speicherzelle mit einpoligen selektoren
DE102019127079A1 (de) Tunnelkontaktselektor-mram
DE112022003125T5 (de) Magnetoresistives spin-orbit-torque-direktzugriffsspeicher-array

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES, QIMONDA AG, , US

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES, QIMONDA AG, , US

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US

Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee