WO2019092817A1 - トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ - Google Patents

トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ Download PDF

Info

Publication number
WO2019092817A1
WO2019092817A1 PCT/JP2017/040294 JP2017040294W WO2019092817A1 WO 2019092817 A1 WO2019092817 A1 WO 2019092817A1 JP 2017040294 W JP2017040294 W JP 2017040294W WO 2019092817 A1 WO2019092817 A1 WO 2019092817A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
tunnel junction
cap layer
region
magnetic tunnel
Prior art date
Application number
PCT/JP2017/040294
Other languages
English (en)
French (fr)
Inventor
振尭 唐
智生 佐々木
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to US16/082,913 priority Critical patent/US11114609B2/en
Priority to PCT/JP2017/040294 priority patent/WO2019092817A1/ja
Publication of WO2019092817A1 publication Critical patent/WO2019092817A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Definitions

  • the present invention relates to a tunnel magnetoresistive element, a magnetic memory, and a built-in memory.
  • the TMR element using the insulating layer (tunnel barrier layer) as the nonmagnetic spacer layer is generally higher in element resistance than the GMR element using the conductive layer as the nonmagnetic spacer layer, but higher Magnetoresistance (MR ratio) can be realized. Therefore, TMR elements are attracting attention as elements used for magnetic sensors, magnetic heads, magnetoresistive random access memories (MRAMs), and the like (for example, Patent Documents 1 and 2 below).
  • a spin-polarized current is applied to the magnetization free layer, and spin transfer torque (STT) is applied to the magnetization free layer from electron spin.
  • STT spin transfer torque
  • a technique called “inversion” is known (for example, Patent Documents 3 and 4 below). If STT technology is used for the TMR element, wiring for generating a magnetic field for reversing the magnetization direction of the magnetization free layer becomes unnecessary, and from the viewpoint of electric energy, magnetization reversal of the magnetization free layer is efficiently caused. It becomes possible.
  • a cap layer is provided between the magnetic tunnel junction and the upper electrode layer, and the cap layer electrically connects the magnetic tunnel junction and the upper electrode, and the upper electrode.
  • the migration (migration) of the metal element contained in the layer, for example, a metal element such as Al or Cu to the magnetic tunnel junction is suppressed.
  • the cap layer contains, for example, a material such as Ta, TaN, Ti, or TiN (for example, Patent Document 5 below).
  • Patent No. 5586028 gazette Patent No. 5988019 JP, 2015-156501, A U.S. Pat. No. 8,994,131 U.S. Patent No. 8422276
  • the electric field may concentrate on the depression and the electric field may concentrate on the magnetic tunnel junction located immediately below the depression.
  • the concentration of the electric field causes, for example, the migration of the metal element contained in the upper electrode layer due to the high electric field. Migration causes an electrical short in the magnetic tunnel junction, which reduces the reliability of the TMR element. Further improvements are desired to inhibit migration of metallic elements to the magnetic tunnel junction.
  • a tunnel magnetoresistive effect (TMR) element includes a magnetic tunnel junction, a magnetic tunnel junction, and a sidewall provided on the side surface of the magnetic tunnel junction.
  • a cap layer covering surfaces of top and side walls of the magnetic tunnel junction, and an upper electrode layer provided on the cap layer, the cap layer having an upper surface and a lower surface, and the upper surface being a magnetic tunnel
  • the first region located directly above the top surface of the junction has a convex shape projecting in the direction away from the magnetic tunnel junction, and the upper surface is located in the second region located directly above the surface of the sidewall.
  • the lower surface has a portion where the height of the lower surface is higher than that of the first region in the second region, and the height of the upper surface in the first region is: Lower surface height in second region Higher, the cap layer comprises a migration-preventing layer.
  • the upper surface of the cap layer has a recess that is recessed in the direction toward the sidewall in the second region. While the electric field tends to be concentrated in the depression, this depression is located away from the first region located immediately above the top surface of the magnetic tunnel junction, so the electric field is less likely to be concentrated in the magnetic tunnel junction, Metal elements such as Al and Cu contained in the upper electrode layer are less likely to cause migration due to a high electric field.
  • the TMR element according to one aspect of the present invention can maintain stable operation for a long time.
  • the height of the upper surface of the cap layer in the first region is higher than the height of the lower surface of the cap layer in the second region. Due to the difference between the height of the upper surface and the height of the lower surface, the cap layer has a thickness of the cap layer capable of suppressing migration of the elements constituting the upper electrode layer to the magnetic tunnel junction in the first region. be able to.
  • the thickness of the cap layer in the first region can be larger than the thickness of the cap layer in the second region.
  • the cap layer can have a thickness of the cap layer that can further suppress migration of the element constituting the upper electrode layer to the magnetic tunnel junction in the first region.
  • the migration prevention layer can contain a heavy metal of atomic number 39 or more. According to this TMR element, since the migration of these heavy metals is small, the cap layer suppresses the migration of the elements constituting the upper electrode layer to the magnetic tunnel junction, and the magnetic tunnel junction of the elements contained in the cap layer Reduce migration to the department.
  • the cap layer further includes a sublayer, the sublayer forms a laminate of the sublayer and the migration preventing layer, and the sublayer is a magnetic tunnel junction And the migration preventing layer can be in contact with the upper electrode layer.
  • the cap layer since the migration prevention layer is in contact with the upper electrode layer, the cap layer suppresses migration of the elements constituting the upper electrode layer to the magnetic tunnel junction by the migration prevention layer.
  • the capping layer is electrically connected to the magnetic tunnel junction as the sublayer contacts the magnetic tunnel junction.
  • the cap layer has a plurality of stacks, and one sublayer included in the stack is in contact with the magnetic tunnel junction and one migration included in the stack
  • the prevention layer can be in contact with the upper electrode layer. According to this TMR element, migration of elements constituting the upper electrode layer to the magnetic tunnel junction is further suppressed by the plurality of stacked bodies, and the cap layer is electrically connected to the magnetic tunnel junction.
  • the sublayer can include Ta.
  • the cap layer since the sublayer containing Ta is in contact with the magnetic tunnel junction, the cap layer further suppresses migration of the elements constituting the upper electrode layer to the magnetic tunnel junction and is included in the cap layer. Migration of magnetic elements to the magnetic tunnel junction is further reduced.
  • the upper electrode layer can contain heavy metal of atomic number 39 or more. According to this TMR element, the migration of these heavy metals is small, so that the migration of the elements constituting the upper electrode layer to the magnetic tunnel junction is further suppressed.
  • a magnetic memory according to an aspect of the present invention includes any one of the TMR elements described above as a memory element.
  • a built-in memory according to one aspect of the present invention includes the above-described magnetic memory.
  • a TMR element capable of suppressing migration of a metal element to a magnetic tunnel junction. Further, a magnetic memory comprising the TMR element and a built-in memory comprising the magnetic memory are provided.
  • FIG. 1 is a plan sectional view of a magnetic memory (Magnetoresistive Random Access Memory (MRAM)) including a perpendicular magnetization tunnel magnetoresistive element (TMR element) according to the first embodiment
  • FIG. 2 is a first embodiment.
  • FIG. 18 is a schematic view of a longitudinal cross section of the MRAM according to FIG. FIG. 1 corresponds to a cross section taken along line II of the MRAM 100 of FIG. Note that FIG. 1 and the subsequent drawings show a three-dimensional orthogonal coordinate system R as necessary.
  • MRAM Magnetic memory
  • TMR element perpendicular magnetization tunnel magnetoresistive element
  • the thickness direction of each layer is taken as the Z-axis direction, and two orthogonal axes perpendicular to the Z-axis are taken as the X-axis and the Y-axis.
  • the MRAM 100 has a plurality of TMR elements 1 arranged in an array (5 columns and 5 rows in FIG. 1) in the XY plane. Each of the plurality of TMR elements 1 functions as a storage element of the MRAM 100.
  • the TMR element 1 has a stacked portion ST and a side wall portion 17 in which the stacked portion ST is embedded, as described in detail later.
  • the MRAM 100 includes a semiconductor substrate 50, a transistor array 60, a via wiring portion 25, an interlayer insulating layer 27, a word line WL, and a TMR element array 70 including sidewall portions 17.
  • An upper wire UL and an insulator 80 covering the upper surface of the upper wire UL are provided.
  • FIG. 1 and FIG. 2 except for the word line WL, illustration of other electric lines connecting the upper line UL and the transistor array 60 is omitted.
  • the transistor array 60 is provided on the main surface of the semiconductor substrate 50 extending along the XY plane.
  • the MRAM 100 has a plurality of transistors T (see FIG. 3) provided in an array for driving the plurality of TMR elements 1 respectively.
  • a plurality of via interconnections 25 and a plurality of word lines WL are provided on the transistor array 60.
  • Each via wiring portion 25 electrically connects one of the plurality of transistors T of the transistor array 60 and the plurality of TMR elements 1 of the TMR element array 70.
  • the plurality of via wiring portions 25 and the plurality of word lines WL are embedded in the interlayer insulating layer 27 and insulated from each other by the interlayer insulating layer 27.
  • FIG. 3 is a diagram showing the electrical connection of the MRAM of the first embodiment.
  • FIG. 3 shows only the electrical connections associated with the five TMR elements 1 among the plurality of TMR elements 1 of the TMR element array 70.
  • each TMR element 1 is electrically connected to the drain D of each transistor T, and the other end of each TMR element 1 is electrically connected to the bit line BL.
  • the bit line BL is included in the upper wiring UL (see FIG. 2).
  • the gate of each transistor T is electrically connected to each word line WL, and the source S of each transistor T is electrically connected to a source line SL.
  • Each transistor T functions as a storage element of the MRAM 100, and one transistor T and one transistor T electrically connected thereto constitute one memory cell.
  • a selection voltage is applied to the word line WL corresponding to the TMR element 1 to be written, and the data (“1” or “0”) is written.
  • Voltage is applied between bit line BL and source line SL so that a current of the polarity corresponding to “)” flows through TMR element 1.
  • the magnitude of the applied voltage at this time is set to a magnitude that can cause spin injection magnetization reversal as described later in the magnetization free layer 7 (see FIG. 4) of the TMR element 1.
  • the magnetization direction of the magnetization free layer 7 (see FIG. 4) of the TMR element 1 is set to the direction corresponding to the data to be written.
  • a selection voltage is applied to the word line WL corresponding to the TMR element 1 to be read, and the TMR element 1 is turned on, writing between the bit line BL and the source line SL Apply a voltage smaller than time.
  • a current of a magnitude corresponding to the data stored in the TMR element 1 flows between the bit line BL and the source line SL via the TMR element 1, so that the current value is detected.
  • FIG. 4 is a cross-sectional view of the vicinity of a TMR element of the MRAM of the first embodiment.
  • FIG. 4 shows a cross section in the vicinity of one TMR element in the vertical cross section of the MRAM 100 shown in FIG.
  • the TMR element 1 includes a stacked portion ST and a side wall portion 17 provided on the side surface of the stacked portion ST.
  • the stacked portion ST is composed of a plurality of layers stacked in the Z-axis direction, which is the stacking direction, and the magnetic tunnel junction 2 provided on the underlayer 21 on the via wiring 25 and the magnetic tunnel junction And a cap layer 12 provided on the side wall portion 17.
  • the cap layer 12 comprises a conductive material and also comprises a migration prevention layer 14.
  • the cap layer 12 constitutes one end of the TMR element 1, and the upper electrode layer 31 is provided on the cap layer 12.
  • the magnetic tunnel junction 2 is electrically connected to the upper electrode layer 31 via the cap layer 12, and the upper electrode layer 31 is electrically connected to the bit line BL (see FIG. 3).
  • the upper electrode layer 31 can contain, for example, an element such as Al or Cu.
  • An interlayer insulating layer 27 is provided on the side surfaces of the via wiring portion 25 and the base layer 21.
  • the TMR element 1 has a first area A1 and a second area A2 sandwiching the first area A1.
  • the first area A1 is located directly on the top surface of the magnetic tunnel junction, and the second area A2 is located directly on the surface of the side wall.
  • the boundary B1 between the first area A1 and the second area A2 includes a side 4e located at the end of the top surface 4 of the magnetic tunnel junction 2.
  • the cap layer 12 has an upper surface 16 and a lower surface 18.
  • the upper surface 16 has a convex shape protruding in a direction (the Z-axis direction) away from the magnetic tunnel junction 2 in the first region A1. That is, in the first region A1, the height from the top surface 4 increases in the first region A1 from the top of the peripheral region 2E of the top 4 of the magnetic tunnel junction 2 to the top of the central region 2L of the top 4 It has sixteen.
  • the height from the top surface 4 of the top surface 16 indicates, for example, the maximum height H1 in the central portion 4c of the top surface 4 and its vicinity, and the minimum height at the side 4e of the top surface 4 and its vicinity Can indicate H2.
  • the maximum height H1 indicates, for example, a value in the range of 50 to 100 nm
  • the minimum height H2 indicates, for example, a value in the range of 10 to 50 nm.
  • the lower surface 18 of the cap layer 12 has a minimum height substantially the same as the height of the top surface 4 of the magnetic tunnel junction 2 in the first region A1.
  • the minimum height is defined by the minimum distance from the reference surface SP1 including the top surface 4 of the magnetic tunnel junction 2 to the lower surface 18, and the minimum height is approximately 0 nm.
  • the height of the lower surface 18 becomes higher as it gets away from the side 4 e of the top surface 4 in the second region A2.
  • the lower surface 18 exhibits a maximum height H3 in its first lower surface area 30, the maximum height H3 being higher than the reference plane SP1 including the top surface 4 of the magnetic tunnel junction 2.
  • the maximum height H3 is defined by the maximum distance from the reference plane SP1 to the lower surface 18, and the maximum height H3 has a value in the range of 10 to 50 nm, for example.
  • the lower surface 18 has a portion where the height of the lower surface 18 is higher than that of the first region A1 in the second region A2.
  • the lower surface 18 can have a substantially constant height outside the first lower surface area 30.
  • the height from the reference plane SP1 of the upper surface 16 in the first region A1 is higher than the height from the reference plane SP1 of the lower surface 18 on the surface 19 of the side wall portion 17. That is, the height of the upper surface 16 in the first area A1 is higher than the height of the lower surface 18 in the second area A2.
  • the difference between the height of the upper surface 16 and the height of the lower surface 18 is, for example, 20 to 100 nm. More preferably, the difference between the height of the upper surface 16 and the height of the lower surface 18 is, for example, 60 to 100 nm.
  • the upper surface 16 has a recess 20 that is recessed in the direction toward the side wall portion 17 (Z-axis direction) in the second region A 2.
  • the height of the upper surface 16 decreases in the second region A2 as it goes away from the side 4e of the top surface 4, while the height of the top surface 4 from the recess 20 to the first lower surface area 30 located outside the recess 20. It gets higher as you move away from the side 4e of.
  • the height of the upper surface 16 is, for example, substantially constant outside the first upper surface area 22.
  • the distance D1 from the boundary B1 of the recess 20 is, for example, 10 to 20 nm. More preferably, the distance D1 is, for example, 10 to 15 nm.
  • the upper surface 16 of the cap layer 12 has a recess 20 recessed in the direction toward the side wall portion 17 in the second region A 2. While the electric field tends to be concentrated in the depression, this depression 20 exists at a position away from the first region A1 located immediately above the top surface 4 of the magnetic tunnel junction 2, Is difficult to concentrate, and metal elements such as Al and Cu contained in the upper electrode layer 31 do not easily cause migration due to a high electric field.
  • the TMR element 1 can maintain stable operation for a long time.
  • the height of the upper surface 16 of the cap layer 12 in the first region A1 is higher than the height of the lower surface 18 of the cap layer 12 in the second region A2. Due to the difference between the height of the upper surface 16 and the height of the lower surface 18, the cap layer 12 can suppress the migration of the elements constituting the upper electrode layer 31 to the magnetic tunnel junction 2 in the first region A1. It can have a thickness of layer 12.
  • the thickness of the cap layer 12 in the first area A1 can be larger than the thickness of the cap layer 12 in the second area A2.
  • the thickness of the cap layer 12 is, for example, 80 to 150 nm in the first region A1, and is, for example, 20 to 100 nm in the second region A2.
  • the thickness of the cap layer 12 is such that the migration of the elements constituting the upper electrode layer 31 to the magnetic tunnel junction 2 can be further suppressed.
  • the migration prevention layer 14 can contain a heavy metal of atomic number 39 or more, specifically, a heavy metal such as Ta, W, Ru. Since migration of these heavy metals is small, the cap layer 12 suppresses migration of the elements constituting the upper electrode layer 31 to the magnetic tunnel junction 2, and the magnetic tunnel junction 2 of the elements contained in the cap layer 12. Reduce the migration of
  • the cap layer 12 can further include a sublayer 15.
  • the sublayer 15 can form a laminate of the sublayer 15 and the migration preventing layer 14, the sublayer 15 can be in contact with the magnetic tunnel junction 2, and the migration preventing layer 14 can be in contact with the upper electrode layer 31. .
  • the thickness of the sublayer 15 is, for example, 20 to 50 nm in the first region A1, and the sublayer 15 includes, for example, Ru, Ta, W.
  • the thickness of the migration prevention layer 14 is, for example, 20 to 50 nm in the first region A1. According to this TMR element 1, since the migration prevention layer 14 is in contact with the upper electrode layer 31, the cap layer 12 migrates the element constituting the upper electrode layer 31 to the magnetic tunnel junction 2 by the migration prevention layer 14. Suppress. Along with this suppression, since the sublayer 15 contacts the magnetic tunnel junction 2, the cap layer 12 is electrically connected to the magnetic tunnel junction 2.
  • the cap layer 12 can have a plurality of laminates of the sublayer 15 and the migration prevention layer 14. As a result, the cap layer 12 has, for example, a configuration in which the migration prevention layer 14 and the sublayer 15 are alternately stacked.
  • the laminated body is laminated so that the migration preventive layer 14 and the sublayer 15 are not alternately laminated, for example, the migration preventive layer 14 of one laminated body and the sublayer 15 of another laminated body are in contact with each other May be included in part.
  • One migration prevention layer 14 included in the stack can be in contact with the upper electrode layer 31, and one sublayer 15 included in the stack can be in contact with the magnetic tunnel junction 2. According to the TMR element 1, the migration of the elements constituting the upper electrode layer 31 to the magnetic tunnel junction 2 is further suppressed by the plurality of stacked bodies, and the cap layer 12 is electrically connected to the magnetic tunnel junction 2. Connected by
  • the sublayer 15 can include Ta. According to this TMR element 1, since the sublayer 15 containing Ta is in contact with the magnetic tunnel junction 2, the cap layer 12 further suppresses migration of the elements constituting the upper electrode layer 31 to the magnetic tunnel junction 2. In addition, migration of elements contained in the cap layer 12 to the magnetic tunnel junction 2 is further reduced.
  • the upper electrode layer 31 can contain, in addition to Al and Cu, a heavy metal having an atomic number of 39 or more, specifically, a heavy metal such as Ta, W, or Ru. According to this TMR element 1, migration of these heavy metals is small, so migration of elements constituting the upper electrode layer 31 to the magnetic tunnel junction 2 is further suppressed.
  • the magnetic tunnel junction 2 is configured by, for example, stacking a reference layer 3 functioning as a magnetization fixed layer, a tunnel barrier layer 5, a magnetization free layer 7, and a perpendicular magnetization inducing layer 9 in this order. Therefore, the tunnel barrier layer 5 is stacked in the Z-axis direction between the reference layer 3 and the magnetization free layer 7, and the perpendicular magnetization induction layer 9 is on the side opposite to the tunnel barrier layer 5 side of the magnetization free layer 7. Is stacked on. In the TMR element 1, the magnetization direction of the magnetization free layer 7 can be reversed by the spin polarization current flowing to the magnetization free layer 7 via the tunnel barrier layer 5.
  • the side surfaces of the perpendicular magnetization inducing layer 9 are, for example, perpendicular magnetization as it goes from the boundary between the cap layer 12 and the perpendicular magnetization inducing layer 9 to the boundary between the perpendicular magnetization inducing layer 9 and the magnetization free layer 7.
  • the slope is such that the width of the inducing layer 9 monotonously increases.
  • the magnetization free layer 7 can have a width larger than the width of the perpendicular magnetization inducing layer 9.
  • the reference layer 3 is made of a ferromagnetic material such as Co, a Co—Fe alloy, or a Co—Fe—B alloy.
  • the magnetization direction of the reference layer 3 is substantially fixed in the direction along the Z-axis direction.
  • the thickness in the Z-axis direction of the reference layer 3 can be, for example, 3 nm or more and 10 nm or less.
  • the reference layer 3 can have a structure in which a multilayer film of, for example, Co / Pt or Co / Ni is repeatedly laminated so that the magnetization direction of each magnetic layer is perpendicular.
  • the reference layer 3 can have a structure that cancels the magnetic field generated in the reference layer 3 by using RKKY interaction through a thin film such as Ru or Ir.
  • This structure is a synthetic anti-ferromagnetic (SAF) structure, that is, two ferromagnetic layers composed of ferromagnetic materials and a nonmagnetic layer laminated between the two ferromagnetic layers. And the magnetization directions of the two ferromagnetic layers are coupled antiparallel to each other by exchange coupling based on RKKY interaction via the nonmagnetic layer.
  • SAF synthetic anti-ferromagnetic
  • the tunnel barrier layer 5 is made of an insulating material.
  • the tunnel barrier layer 5 is preferably configured to induce perpendicular magnetic anisotropy in the magnetization free layer 7 based on the same principle as the perpendicular magnetization inducing layer 9 described later. This is because the perpendicular magnetization of the magnetization free layer 7 is more stable, and the film thickness of the magnetization free layer 7 can be increased.
  • tunnel barrier layer 5 which can induce perpendicular magnetic anisotropy to magnetization free layer 7, for example, MgO, ZnO, GaO X or a general formula: AB 2 O 4 (wherein, A represents Mg and Zn) And at least one element selected from the group consisting of and B is at least one element selected from the group consisting of Al, Ga and In) Materials can be mentioned.
  • the tunnel barrier layer 5 may be configured not to induce perpendicular magnetic anisotropy in the magnetization free layer 7.
  • the tunnel barrier layer 5 can be made of AlN x , Cu (In 0.8 Ga 0.2 ) Se 2 or the like.
  • the tunnel barrier layer 5 has a small thickness in the Z-axis direction such that a tunnel current flows in the tunnel barrier layer 5 along the Z-axis direction when a voltage is applied between the reference layer 3 and the magnetization free layer 7.
  • the thickness in the Z-axis direction of the tunnel barrier layer 5 can be, for example, 1 nm or more and 3 nm or less.
  • the tunnel barrier layer 5 has magnetic anisotropy (perpendicular to the Z-axis direction) in the region near the interface between the magnetization free layer 7 and the tunnel barrier layer 5 in the magnetization free layer 7.
  • Magnetic anisotropy is made of a material.
  • the magnetic free layer 7 is imparted with magnetic anisotropy in the direction (vertical direction) along the Z-axis, together with the perpendicular magnetization inducing layer 9 described later.
  • the tunnel barrier layer 5 is perpendicular to the magnetization free layer 7. It may be made of a material that does not induce anisotropy.
  • the magnetization free layer 7 is made of a ferromagnetic material such as Fe, Co-Fe, Co-Fe-B and a ferromagnetic Heusler alloy.
  • the magnetization direction of the magnetization free layer 7 is not substantially fixed.
  • the perpendicular magnetization inducing layer 9 is, for example, MgO, ZnO, Ga 2 O 3 or a general formula: AB 2 O 4 (wherein, A is at least one element selected from the group consisting of Mg and Zn, and B is And at least one element selected from the group consisting of Al, Ga, and In), and is made of an oxide material having a spinel structure.
  • the perpendicular magnetization inducing layer 9 is preferably configured to have a resistance value along the Z-axis direction per unit area in the XY plane smaller than that of the tunnel barrier layer 5.
  • the thickness in the Z axis direction of the perpendicular magnetization inducing layer 9 is preferably thinner than the thickness in the Z axis direction of the tunnel barrier layer 5.
  • the perpendicular magnetization inducing layer 9 is formed of a magnetic free layer 7 in the region near the interface between the magnetization free layer 7 and the perpendicular magnetization inducing layer 9 based on the spin-orbit interaction in the direction along the Z axis. It is made of a material that induces anisotropy (perpendicular magnetic anisotropy). Thereby, the magnetic free layer 7 is imparted with magnetic anisotropy in the direction (vertical direction) along the Z-axis together with the above-mentioned tunnel barrier layer 5.
  • the magnetic tunnel junction 2 may not include the perpendicular magnetization inducing layer 9.
  • the magnetization direction of the reference layer 3 is fixed along the direction crossing the stacking direction (in-plane direction, ie, the direction parallel to the XY plane), and the magnetization easy axis of the magnetization free layer 7 is in the in-plane direction. It may be set along.
  • the thickness of the magnetization free layer 7 along the Z-axis direction is such that the magnetization easy axis of the magnetization free layer 7 is stable due to the function to impart the magnetic anisotropy of the tunnel barrier layer 5 and the perpendicular magnetization inducing layer 9 as described above. And thin enough to be in the direction along the Z-axis.
  • the thickness can be, for example, 1 nm or more and 3 nm or less.
  • the magnetization easy axis of the magnetization free layer 7 is set in the direction along the Z axis, and the magnetization direction of the reference layer 3 is substantially fixed in the direction along the Z axis Therefore, when the magnetization free layer 7 is not substantially affected by the external magnetic field or STT, the magnetization direction of the reference layer 3 and the magnetization direction of the magnetization free layer 7 become parallel or antiparallel. Since the stacked portions ST in the antiparallel state to the stacked portion ST in the parallel state have different electric resistance values along the Z-axis direction, these two states are data of the memory cell of the MRAM 100. It corresponds to "1" and "0" respectively.
  • the reversal of the magnetization direction of the magnetization free layer 7 is performed by spin injection magnetization reversal. Specifically, in the case of reversing the magnetization direction of the magnetization free layer 7 from the antiparallel state to the magnetization direction of the reference layer 3 to a parallel state, the tunnel barrier layer 5 is directed in the direction from the magnetization free layer 7 toward the reference layer 3 A voltage is applied between one end and the other in the Z-axis direction of the stacked portion ST so that a tunnel current flows inside (that is, spin-polarized electrons move from the reference layer 3 toward the magnetization free layer 7). Do.
  • the magnetization free layer 7 receives spin transfer torque from spin-polarized electrons in a direction in which the magnetization direction rotates from the antiparallel state to the parallel state from the magnetization direction of the reference layer 3.
  • the magnetization direction of the magnetization free layer 7 is reversed by setting the magnitude of the voltage to a threshold value or more at which spin injection magnetization reversal occurs.
  • the magnetization direction in the tunnel barrier layer 5 is the direction from the reference layer 3 to the magnetization free layer 7
  • a voltage is applied between one end and the other in the Z-axis direction of the stacked portion ST so that a tunnel current flows (that is, spin-polarized electrons move from the magnetization free layer 7 toward the reference layer 3).
  • the magnetization free layer 7 receives spin transfer torque from spin-polarized electrons in the direction in which the magnetization direction rotates from the state parallel to the magnetization direction of the reference layer 3 to the antiparallel state.
  • the magnetization direction of the magnetization free layer 7 is reversed by setting the magnitude of the voltage to a threshold value or more at which spin injection magnetization reversal occurs.
  • the via wiring portion 25 is made of a conductive material, for example, a metal such as Cu.
  • the underlayer 21 is made of a conductive material, and is made of, for example, a conductive oxide, a conductive nitride, a conductive oxynitride, or a silicide. Therefore, the lower surface of the reference layer 3, which is one end of the TMR element 1 of the first embodiment, is electrically connected to the drain D (see FIG. 3) of the transistor T via the underlayer 21 and the via wiring portion 25. .
  • the foundation layer 21 is provided to improve the flatness of each layer of the stacked portion ST, in particular, the tunnel barrier layer 5, so the flatness of the top surface of the foundation layer 21 is better than the flatness of the top surface of the via wiring portion 25. Is also high.
  • the upper surface of the base layer 21 has high flatness and extends along the XY plane, and the stacked portion ST is formed on the upper surface.
  • Via interconnection portion 25 and base layer 21 are embedded in interlayer insulating layer 27, and are electrically insulated from the via wiring portion and the base layer electrically connected to another TMR element 1 by interlayer insulating layer 27. ing.
  • the side wall portion 17 is made of an insulating material and covers the side surface of the stacked portion ST. Thus, the side wall portion 17 electrically insulates the stacked portion ST of the TMR element 1 from the stacked portion of another TMR element.
  • the sidewall portion 17 is made of, for example, a nitride material such as SiN or an oxynitride material such as SiON.
  • FIG. 5 is a cross-sectional view of the vicinity of a TMR element of the MRAM of the second embodiment, and corresponds to FIG. 4 of the first embodiment.
  • the TMR element 1p of the second embodiment has the same configuration as that of the TMR element 1 of the first embodiment except for the cap layer 12p, the sidewall 17p and the upper electrode layer 31p.
  • the side wall portion 17 p and the upper electrode layer 31 p have a configuration matched to the configuration of the cap layer 12 p.
  • the lower surface 18p of the cap layer 12p exhibits a minimum height substantially the same as the height of the top surface 4 of the magnetic tunnel junction 2 in the first region A1, and the lower surface 18p of the top surface 4 in the second region A2. It becomes higher gradually as it gets away from the side 4e.
  • the lower surface 18p exhibits the maximum height H3p in the first lower surface area 30p, and the maximum height H3p is higher than the reference surface SP1.
  • the lower surface 18p has a portion where the height of the lower surface 18p is higher than that of the first region A1 in the second region A2.
  • the height of the lower surface 18p decreases from the first lower surface area 30p to the second lower surface area 32p located outside the first lower surface area 30p with distance from the side 4e of the top surface 4 and is lower than the reference surface SP1 Can be
  • the lower surface 18p can have a substantially constant height outside the second lower surface area 32p.
  • the cap layer 12p has an upper surface 16p similar to the upper surface 16 of the first embodiment in the first region A1.
  • the height of the upper surface 16p in the first area A1 is higher than the height of the lower surface 18p in the second area A2.
  • the thickness of the cap layer 12 in the first area A1 can be greater than the thickness of the cap layer 12 in the second area.
  • the upper surface 16p has a recess 20p recessed in the direction toward the side wall 17p. While the height of the upper surface 16p decreases with distance from the side 4e of the top surface 4, the height of the upper surface 16p gradually increases from the recess 20p to the first upper surface area 22p located outside the recess 20p.
  • the upper surface 16p can be lowered as it goes away from the side 4e of the top surface 4 from the first upper surface area 22p to the second upper surface area 24p located outside the first upper surface area 22p.
  • the upper surface 16p can have a substantially constant height outside the second upper surface area 24p.
  • FIG. 6 is a cross-sectional view of the vicinity of a TMR element of the MRAM of the third embodiment, and corresponds to FIG. 4 of the first embodiment.
  • the TMR element 1 q according to the third embodiment has the same configuration as that of the TMR element 1 according to the first embodiment except for the cap layer 12 q, the sidewall 17 q and the upper electrode layer 31 q.
  • the side wall portion 17 q and the upper electrode layer 31 q have a configuration matched to the configuration of the cap layer 12 q.
  • the lower surface 18q of the cap layer 12q exhibits a minimum height substantially the same as the height of the top surface 4 of the magnetic tunnel junction 2 in the first area A1, and the lower surface 18q of the second area A2. It increases on the side 4e of the top surface 4 until it reaches the first lower surface area 30q.
  • the lower surface 18 q monotonously increases from the first lower surface area 30 q to the second lower surface area 32 q located outside the first lower surface area 30 q, and can show the maximum height H 3 q in the second lower surface area 32 q.
  • the maximum height H3q is higher than the reference plane SP1.
  • the lower surface 18 q has a portion where the height of the lower surface 18 q is higher than that of the first region A 1 in the second region A 2.
  • the lower surface 18 q can have a substantially constant height outside the second lower surface area 32 q.
  • the cap layer 12 q has an upper surface 16 q similar to the upper surface 16 of the first embodiment in the first area A 1 and the second area A 2.
  • the height of the upper surface 16q in the first area A1 is higher than the height of the lower surface 18q in the second area A2.
  • the thickness of the cap layer 12 q in the first region A1 can be greater than the thickness of the cap layer 12 q in the second region.
  • FIG. 7 is a cross-sectional view of the vicinity of a TMR element of the MRAM of the fourth embodiment, and corresponds to FIG. 4 of the first embodiment.
  • the TMR element 1r of the fourth embodiment has the same configuration as the TMR element 1 of the first embodiment except for the cap layer 12r, the side wall 17r and the upper electrode layer 31r.
  • the sidewall portion 17r and the upper electrode layer 31r have a configuration matched to the configuration of the cap layer 12r.
  • the lower surface 18r of the cap layer 12r exhibits a minimum height substantially the same as the height of the top surface 4 of the magnetic tunnel junction 2 in the first region A1, and the lower surface 18r of the top surface 4 in the second region A2. It has approximately the same height as the minimum height from the side 4 e to the first lower surface area 30 r of the lower surface 18 r.
  • the lower surface 18r monotonously increases from the first lower surface area 30r to the second lower surface area 32r located inside the first lower surface area 30r, and can show the maximum height H3r in the second lower surface area 32r.
  • the maximum height H3r is higher than the reference plane SP1.
  • the lower surface 18 r has a portion where the height of the lower surface 18 r is higher than that of the first region A 1 in the second region A 2.
  • the lower surface 18 r can have a substantially constant height outside the second lower surface area 32 r.
  • the cap layer 12r has an upper surface 16r similar to the upper surface 16 of the first embodiment in the first area A1 and the second area A2.
  • the height of the upper surface 16r in the first area A1 is higher than the height of the lower surface 18r in the second area A2.
  • the thickness of the cap layer 12r in the first area A1 can be larger than the thickness of the cap layer 12r in the second area.
  • FIG. 8 is a cross-sectional view of the vicinity of a TMR element of the MRAM of the fifth embodiment, and corresponds to FIG. 4 of the first embodiment.
  • the TMR element 1s according to the fifth embodiment has the same configuration as the TMR element 1 according to the first embodiment except for the cap layer 12s, the sidewall 17s, and the upper electrode layer 31s.
  • the side wall portion 17s and the upper electrode layer 31s have a configuration matched to the configuration of the cap layer 12s.
  • the lower surface 18s of the cap layer 12s exhibits a minimum height substantially the same as the height of the top surface 4 of the magnetic tunnel junction 2 in the first region A1, and the lower surface 18s of the lower surface 18s in the second region A2. It increases on the side 4e of the top surface 4 until it reaches the first lower surface area 30s.
  • the lower surface 18s has, for example, a substantially constant height from the first lower surface area 30s to a second lower surface area 32s located outside the first lower surface area 30s.
  • the lower surface 18s increases on the second lower surface area 32s from the second lower surface area 32s to a third lower surface area 34s located above the second lower surface area 32s.
  • the lower surface 18s is substantially the same in height as the third lower surface area 34s from the third lower surface area 34s to the fourth lower surface area 36s located inside the third lower surface area 34s and above the first lower surface area 30s.
  • Can have a height of The lower surface 18s increases on the fourth lower surface area 36s from the fourth lower surface area 36s to the fifth lower surface area 38s located above the fourth lower surface area 36s, and the maximum height H3s is increased in the fourth lower surface area 36s. Can be shown.
  • the maximum height H3s is higher than the reference plane SP1.
  • the lower surface 18s has a portion in the second region A2 where the height of the lower surface 18s is higher than that of the first region A1.
  • the lower surface 18s can have a substantially constant height outside the fifth lower surface area 38s.
  • the cap layer 12s has an upper surface 16s similar to the upper surface 16 of the first embodiment in the first area A1 and the second area A2.
  • the height of the upper surface 16s in the first area A1 is higher than the height of the lower surface 18s in the second area A2.
  • the thickness of the cap layer 12s in the first area A1 can be larger than the thickness of the cap layer 12s in the second area.
  • FIG. 9 is a schematic view of a longitudinal cross section of the MRAM according to the sixth embodiment.
  • the MRAM 100t according to the seventh embodiment differs from the MRAM 100 according to the basic aspect of the first embodiment in that the MRAM 100t further includes a processor 90.
  • the MRAM portion is also created so as to be incorporated in the circuit creation process of the processor 90, so the processor 90 and the MRAM portion of the MRAM 100b are integrated. Therefore, the MRAM 100t is a built-in memory. This speeds up the exchange of data between the processor 90 and the MRAM part.
  • the MRAM 100t can include the TMR elements shown in the first to sixth embodiments.

Abstract

ＴＭＲ素子は、磁気トンネル接合部と、磁気トンネル接合部と、磁気トンネル接合部の側面に設けられた側壁部と、磁気トンネル接合部の頂面及び側壁部の表面を覆うキャップ層と、キャップ層上に設けられた上部電極層と、を備え、キャップ層は、上面及び下面を有し、上面は、磁気トンネル接合部の頂面の直上に位置する第１領域において、磁気トンネル接合部から離れる方向に突出した凸形状を有しており、上面は、側壁部の表面の直上に位置する第２領域において、側壁部に向かう方向に凹んだ窪みを有し、下面は、第２領域において、第１領域に比べて、当該下面の高さが高い部分を有し、第１領域における上面の高さは、第２領域における下面の高さより高く、キャップ層は、マイグレーション防止層を含む。

Description

トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
　本発明は、トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリに関する。
　磁化固定層としての参照層、非磁性スペーサ層、及び磁化自由層をこの順に積層させた構成を含む磁気トンネル接合部を有する巨大磁気抵抗効果（ＧＭＲ）素子、及びトンネル磁気抵抗効果（ＴＭＲ）素子等の磁気抵抗効果素子が知られている。これらのうち、非磁性スペーサ層として絶縁層（トンネルバリア層）を用いたＴＭＲ素子は、非磁性スペーサ層として導電層を用いたＧＭＲ素子と比較して、一般的に素子抵抗が高いものの、高い磁気抵抗（ＭＲ比）を実現できる。そのため、ＴＭＲ素子は、磁気センサ、磁気ヘッド、及び磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）等に利用される素子として注目されている（例えば、下記特許文献１及び２）。
　ＴＭＲ素子の磁化自由層の磁化方向を反転させる方法として、磁化自由層にスピン偏極電流を流し、電子スピンから磁化自由層にスピントランスファートルク（spin transfer torque, ＳＴＴ）を作用させる「スピン注入磁化反転」と呼ばれる技術が知られている（例えば、下記特許文献３及び４）。ＴＭＲ素子にＳＴＴ技術を利用すると、磁化自由層の磁化方向を反転させるための磁界発生用の配線が不要になり、また、電気エネルギーの観点から見て効率的に磁化自由層の磁化反転を起こすことが可能となる。
　ＴＭＲ素子においては、磁気トンネル接合部と上部電極層と間にキャップ層を設けることが行われており、このキャップ層は、磁気トンネル接合部と上部電極とを電気的に接続すると共に、上部電極層に含まれる金属元素、例えば、Ａｌ、Ｃｕといった金属元素の磁気トンネル接合部へのマイグレーション（移動）を抑制している。キャップ層は、例えば、Ｔａ、ＴａＮ、Ｔｉ、又はＴｉＮといった材料を含む（例えば、下記特許文献５）。
特許第５５８６０２８号公報 特許第５９８８０１９号公報 特開第２０１５－１５６５０１号公報 米国特許第８９９４１３１号明細書 米国特許第８４２２２７６号明細書
　しかしながら、キャップ層の上面が磁気トンネル接合部の頂面上において窪みを有するときには、この窪みに電界が集中して、窪みの直下に位置する磁気トンネル接合部に電界が集中することがある。この電界の集中は、例えば上部電極層に含まれる金属元素が高電界に起因するマイグレーションを引き起こす。マイグレーションは、磁気トンネル接合部内における電気的なショートの原因となり、その結果、ＴＭＲ素子の信頼性が低下する。金属元素の磁気トンネル接合部へのマイグレーションを抑制するための更なる改善が望まれる。
　本発明は上述の課題に鑑みてなされたものであり、金属元素の磁気トンネル接合部へのマイグレーションを抑制できるＴＭＲ素子を提供することを目的とする。また、このＴＭＲ素子を備える磁気メモリ、及び当該磁気メモリを備える内蔵型メモリを提供することを目的とする。
　上述の課題を解決するため、本発明の一態様に係るトンネル磁気抵抗効果（ＴＭＲ）素子は、磁気トンネル接合部と、磁気トンネル接合部と、磁気トンネル接合部の側面に設けられた側壁部と、磁気トンネル接合部の頂面及び側壁部の表面を覆うキャップ層と、キャップ層上に設けられた上部電極層と、を備え、キャップ層は、上面及び下面を有し、上面は、磁気トンネル接合部の頂面の直上に位置する第１領域において、磁気トンネル接合部から離れる方向に突出した凸形状を有しており、上面は、側壁部の表面の直上に位置する第２領域において、側壁部に向かう方向に凹んだ窪みを有し、下面は、第２領域において、第１領域に比べて、当該下面の高さが高い部分を有し、第１領域における上面の高さは、第２領域における下面の高さより高く、キャップ層は、マイグレーション防止層を含む。
　本発明の一態様に係るＴＭＲ素子によれば、キャップ層の上面は、第２領域において側壁部に向かう方向に凹んだ窪みを有する。窪みには電界が集中し易い一方で、この窪みは、磁気トンネル接合部の頂面の直上に位置する第１領域から外れた位置に存在するので、磁気トンネル接合部に電界が集中しにくく、上部電極層に含まれるＡｌ、Ｃｕといった金属元素が、高電界に起因するマイグレーションを起こし難い。本発明の一態様に係るＴＭＲ素子は、安定した動作を長期間持続させることができる。また、第１領域におけるキャップ層の上面の高さは、第２領域におけるキャップ層の下面の高さより高い。この上面の高さと下面の高さとの差によって、キャップ層は、第１領域において、上部電極層を構成する元素の磁気トンネル接合部へのマイグレーションを抑制できるような当該キャップ層の厚さを有することができる。
　さらに、本発明の一態様に係るＴＭＲ素子において、第１領域におけるキャップ層の厚さは、第２領域におけるキャップ層の厚さより大きくなることができる。このＴＭＲ素子によれば、キャップ層は、第１領域において、上部電極層を構成する元素の磁気トンネル接合部へのマイグレーションを更に抑制できるような当該キャップ層の厚さを有することができる。
　さらに、本発明の一態様に係るＴＭＲ素子において、マイグレーション防止層は、原子番号３９番以上の重金属を含むことができる。このＴＭＲ素子によれば、これらの重金属のマイグレーションは小さいので、キャップ層は、上部電極層を構成する元素の磁気トンネル接合部へのマイグレーションを抑制すると共に、キャップ層に含まれる元素の磁気トンネル接合部へのマイグレーションを低減させる。
　さらに、本発明の一態様に係るＴＭＲ素子において、キャップ層は、副層を更に含み、副層は、当該副層とマイグレーション防止層との積層体を成し、副層は、磁気トンネル接合部に接し、マイグレーション防止層は、上部電極層に接することができる。このＴＭＲ素子によれば、マイグレーション防止層が、上部電極層に接するので、キャップ層は、マイグレーション防止層によって、上部電極層を構成する元素の磁気トンネル接合部へのマイグレーションを抑制する。この抑制と共に、副層が磁気トンネル接合部に接するので、キャップ層が、磁気トンネル接合部に電気的により接続される。
　さらに、本発明の一態様に係るＴＭＲ素子において、キャップ層は、積層体を複数有し、積層体に含まれる一つの副層は、磁気トンネル接合部に接し、積層体に含まれる一つのマイグレーション防止層は、上部電極層に接することができる。このＴＭＲ素子によれば、複数の積層体によって、上部電極層を構成する元素の磁気トンネル接合部へのマイグレーションがより抑制されると共に、キャップ層が磁気トンネル接合部に電気的により接続される。
　さらに、本発明の一態様に係るＴＭＲ素子において、副層は、Ｔａを含むことができる。このＴＭＲ素子によれば、Ｔａを含む副層が磁気トンネル接合部に接するので、キャップ層は、上部電極層を構成する元素の磁気トンネル接合部へのマイグレーションをより抑制すると共に、キャップ層に含まれる元素の磁気トンネル接合部へのマイグレーションをより低減させる。
　さらに、本発明の一態様に係るＴＭＲ素子において、上部電極層は、原子番号３９番以上の重金属を含むことができる。このＴＭＲ素子によれば、これらの重金属のマイグレーションは小さいので、上部電極層を構成する元素の磁気トンネル接合部へのマイグレーションがより抑制される。
　また、本発明の一態様に係る磁気メモリは、上述のいずれかのＴＭＲ素子を記憶素子として備える。
　また、本発明の一態様に係る内蔵型メモリは、上述の磁気メモリを備える。
　本発明によれば、金属元素の磁気トンネル接合部へのマイグレーションを抑制できるＴＭＲ素子が提供される。また、このＴＭＲ素子を備える磁気メモリ、及び当該磁気メモリを備える内蔵型メモリが提供される。
第１実施形態のＴＭＲ素子を備えるＭＲＡＭの平面断面図である。 第１実施形態に係るＭＲＡＭの縦断面の模式図である。 第１実施形態のＭＲＡＭの電気接続を示す図である。 第１実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図である。 第２実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図である。 第３実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図である。 第４実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図である。 第５実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図である。 第６実施形態に係るＭＲＡＭの縦断面の模式図である。
　以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
　（第１実施形態）
図１は、第１実施形態に係る垂直磁化型のトンネル磁気抵抗効果素子（ＴＭＲ素子）を備える磁気メモリ（Magnetoresistive Random Access Memory, ＭＲＡＭ）の平面断面図であり、図２は、第１実施形態に係るＭＲＡＭの縦断面の模式図である。図１は、図２のＭＲＡＭ１００のＩ－Ｉ線に沿った断面に対応している。なお、図１及びそれ以降の図には、必要に応じて三次元直交座標系Ｒを示している。三次元直交座標系Ｒを用いる場合には、各層の厚さ方向をＺ軸方向とし、Ｚ軸に垂直な２つの直交軸をＸ軸及びＹ軸とする。
　図１に示すように、第１実施形態のＭＲＡＭ１００は、ＸＹ平面内にアレイ状（図１では５列５行）に配置された複数のＴＭＲ素子１を有する。複数のＴＭＲ素子１は、それぞれＭＲＡＭ１００の記憶素子として機能する。ＴＭＲ素子１は、詳細は後述するように、積層部ＳＴと、積層部ＳＴを埋め込む側壁部１７とを有する。また、図２に示すように、ＭＲＡＭ１００は、半導体基板５０と、トランジスタアレイ６０と、ビア配線部２５と、層間絶縁層２７と、ワード線ＷＬと、側壁部１７を含むＴＭＲ素子アレイ７０と、上部配線ＵＬと、上部配線ＵＬの上面を覆う絶縁体８０と、を備える。なお、図１及び図２において、ワード線ＷＬを除き、上部配線ＵＬとトランジスタアレイ６０とを接続する他の電気配線の図示は省略されている。
　トランジスタアレイ６０は、半導体基板５０のＸＹ平面に沿って延びる主面上に設けられている。ＭＲＡＭ１００は、複数のＴＭＲ素子１をそれぞれ駆動するための、アレイ状に設けられた複数のトランジスタＴ（図３参照）を有する。複数のビア配線部２５及び複数のワード線ＷＬが、トランジスタアレイ６０上に設けられている。各ビア配線部２５は、トランジスタアレイ６０の複数のトランジスタＴの一つと、ＴＭＲ素子アレイ７０の複数のＴＭＲ素子１とを電気的に接続している。複数のビア配線部２５及び複数のワード線ＷＬは、層間絶縁層２７内に埋め込まれており、層間絶縁層２７によって互いに絶縁されている。
　図３は、第１実施形態のＭＲＡＭの電気接続を示す図である。図３では、ＴＭＲ素子アレイ７０の複数のＴＭＲ素子１のうち、５個のＴＭＲ素子１に関連する電気接続のみを示している。
　図３に示すように、各ＴＭＲ素子１の一端は、各トランジスタＴのドレインＤに電気的に接続され、各ＴＭＲ素子１の他端は、ビット線ＢＬに電気的に接続されている。ビット線ＢＬは、上部配線ＵＬ（図２参照）に含まれている。各トランジスタＴのゲートは、各ワード線ＷＬに電気的に接続され、各トランジスタＴのソースＳは、ソース線ＳＬに電気的に接続されている。各トランジスタＴは、ＭＲＡＭ１００の記憶素子として機能し、１つのトランジスタＴと、それに電気的に接続された１つのトランジスタＴが、１つのメモリセルを構成する。
　ＭＲＡＭ１００のメモリセルへのデータの書き込み時には、書き込み対象のＴＭＲ素子１に対応するワード線ＷＬに選択電圧を印加し、そのＴＭＲ素子１をオンにした状態で、書き込むデータ（「１」又は「０」）に対応した極性の電流がそのＴＭＲ素子１を流れるように、ビット線ＢＬとソース線ＳＬ間に電圧を印加する。この際の印加電圧の大きさは、そのＴＭＲ素子１の磁化自由層７（図４参照）に後述のようなスピン注入磁化反転を生じさせ得る大きさに設定する。これにより、そのＴＭＲ素子１の磁化自由層７（図４参照）の磁化方向を書き込むデータに対応した方向に設定する。
　ＭＲＡＭ１００のメモリセルのデータの読み出し時には、読み出し対象のＴＭＲ素子１に対応するワード線ＷＬに選択電圧を印加し、そのＴＭＲ素子１をオンにした状態で、ビット線ＢＬとソース線ＳＬ間に書き込み時よりも小さい電圧を印加する。これにより、そのＴＭＲ素子１を経由してビット線ＢＬとソース線ＳＬ間に、そのＴＭＲ素子１に記憶されているデータに応じた大きさの電流が流れるため、その電流値を検出することによってデータの読み出しを行う。
　続いて、第１実施形態のＴＭＲ素子１のより詳細な構成について説明する。図４は、第１実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図である。図４は、図２に示すＭＲＡＭ１００の縦断面のうち、一つのＴＭＲ素子近傍の断面を示している。
　図４に示すように、ＴＭＲ素子１は、積層部ＳＴと、積層部ＳＴの側面に設けられた側壁部１７とを備える。積層部ＳＴは、積層方向であるＺ軸方向に積層された複数の層で構成されており、ビア配線部２５上の下地層２１上に設けられた磁気トンネル接合部２と、磁気トンネル接合部２上及び側壁部１７上に設けられたキャップ層１２を有する。キャップ層１２は、導電性の材料を含み、また、マイグレーション防止層１４を含む。キャップ層１２は、ＴＭＲ素子１の一端を構成し、キャップ層１２上には、上部電極層３１が設けられる。磁気トンネル接合部２は、キャップ層１２を介して上部電極層３１に電気的に接続され、上部電極層３１は、ビット線ＢＬ（図３参照）に電気的に接続されている。上部電極層３１は、例えば、Ａｌ、Ｃｕといった元素を含むことができる。ビア配線部２５及び下地層２１の側面には、層間絶縁層２７が設けられる。
　ＴＭＲ素子１は、第１領域Ａ１と、第１領域Ａ１を挟む第２領域Ａ２とを有する。第１領域Ａ１は、磁気トンネル接合部の頂面の直上に位置し、第２領域Ａ２は、側壁部の表面の直上に位置する。第１領域Ａ１と第２領域Ａ２との境界Ｂ１は、磁気トンネル接合部２の頂面４の端部に位置する側部４ｅを含む。
　キャップ層１２は、キャップ層は、上面１６及び下面１８を有する。上面１６は、第１領域Ａ１において、磁気トンネル接合部２から離れる方向（Ｚ軸方向）に突出した凸形状を有している。つまり、上面１６は、第１領域Ａ１において、磁気トンネル接合部２の頂面４の周辺領域２Ｅ上から頂面４の中央領域２Ｌ上に向かうに従って、頂面４からの高さが高くなる上面１６を有する。キャップ層１２において、上面１６の頂面４からの高さは、例えば、頂面４の中央部４ｃ及びその近傍において最大高さＨ１を示し、頂面４の側部４ｅ及びその近傍において最小高さＨ２を示すことができる。第１実施形態では、第１領域Ａ１において、最大高さＨ１は、例えば、５０～１００ｎｍの範囲の値を示し、最小高さＨ２は、例えば、１０～５０ｎｍの範囲の値を示す。
　また、キャップ層１２の下面１８は、第１領域Ａ１において、磁気トンネル接合部２の頂面４の高さと略同一の最小高さを示す。最小高さは、磁気トンネル接合部２の頂面４を含む基準面ＳＰ１から下面１８までの最小距離で規定され、この最小高さは、ほぼ０ｎｍである。下面１８の高さは、第２領域Ａ２において、頂面４の側部４ｅから離れるに従って次第に高くなっている。下面１８は、その第１下面エリア３０において最大高さＨ３を示し、最大高さＨ３は、磁気トンネル接合部２の頂面４を含む基準面ＳＰ１より高い。最大高さＨ３は、基準面ＳＰ１から下面１８までの最大距離で規定され、この最大高さＨ３は、例えば、１０～５０ｎｍの範囲の値を示す。この結果、下面１８は、第２領域Ａ２において、第１領域Ａ１に比べて、当該下面１８の高さが高い部分を有する。下面１８は、第１下面エリア３０より外側では略一定の高さを有することができる。
　キャップ層１２では、第１領域Ａ１における上面１６の基準面ＳＰ１からの高さは、側壁部１７の表面１９上における下面１８の基準面ＳＰ１からの高さより高くなっている。つまり、第１領域Ａ１における上面１６の高さは、第２領域Ａ２における下面１８の高さより高くなっている。この上面１６の高さと下面１８の高さとの差は、例えば、２０～１００ｎｍである。より好ましくは、上面１６の高さと下面１８の高さとの差は、例えば、６０～１００ｎｍである。
　また、キャップ層１２では、その上面１６が、第２領域Ａ２において、側壁部１７に向かう方向（Ｚ軸方向）に凹んだ窪み２０を有する。上面１６の高さは、第２領域Ａ２において、頂面４の側部４ｅから離れるに従って低くなる一方で、窪み２０から、当該窪み２０の外側に位置する第１下面エリア３０まで、頂面４の側部４ｅから離れるに従って高くなっている。上面１６の高さは、第１上面エリア２２より外側において、例えば略一定となる。第１実施形態では、窪み２０の境界Ｂ１からの距離Ｄ１は、例えば、１０～２０ｎｍである。より好ましくは、距離Ｄ１は、例えば、１０～１５ｎｍである。
　ＴＭＲ素子１によれば、キャップ層１２の上面１６は、第２領域Ａ２において側壁部１７に向かう方向に凹んだ窪み２０を有する。窪みには電界が集中し易い一方で、この窪み２０は、磁気トンネル接合部２の頂面４の直上に位置する第１領域Ａ１から外れた位置に存在するので、磁気トンネル接合部２に電界が集中しにくく、上部電極層３１に含まれるＡｌ、Ｃｕといった金属元素が、高電界に起因するマイグレーションを起こし難い。ＴＭＲ素子１は、安定した動作を長期間持続させることができる。また、第１領域Ａ１におけるキャップ層１２の上面１６の高さは、第２領域Ａ２におけるキャップ層１２の下面１８の高さより高い。この上面１６の高さと下面１８の高さとの差によって、キャップ層１２は、第１領域Ａ１において、上部電極層３１を構成する元素の磁気トンネル接合部２へのマイグレーションを抑制できるような当該キャップ層１２の厚さを有することができる。
　キャップ層１２では、第１領域Ａ１におけるキャップ層１２の厚さは、第２領域Ａ２におけるキャップ層１２の厚さより大きくなることができる。キャップ層１２の厚さは、第１領域Ａ１において、例えば８０～１５０ｎｍであり、第２領域Ａ２において、例えば２０～１００ｎｍである。このＴＭＲ素子１によれば、キャップ層１２は、第１領域Ａ１おいて、上部電極層３１を構成する元素の磁気トンネル接合部２へのマイグレーションを更に抑制できるような当該キャップ層１２の厚さを有することができる。
　マイグレーション防止層１４は、原子番号３９番以上の重金属、具体的には、Ｔａ、Ｗ、Ｒｕといった重金属を含むことができる。これらの重金属のマイグレーションは小さいので、キャップ層１２は、上部電極層３１を構成する元素の磁気トンネル接合部２へのマイグレーションを抑制すると共に、キャップ層１２に含まれる元素の磁気トンネル接合部２へのマイグレーションを低減させる。
　キャップ層１２は、副層１５を更に含むことができる。副層１５は、当該副層１５とマイグレーション防止層１４との積層体を成し、副層１５は、磁気トンネル接合部２に接し、マイグレーション防止層１４は、上部電極層３１に接することができる。副層１５の厚さは、例えば、第１領域Ａ１において、２０～５０ｎｍであり、副層１５は、例えば、Ｒｕ、Ｔａ、Ｗを含む。マイグレーション防止層１４の厚さは、例えば、第１領域Ａ１において、２０～５０ｎｍである。このＴＭＲ素子１によれば、マイグレーション防止層１４が、上部電極層３１に接するので、キャップ層１２は、マイグレーション防止層１４によって、上部電極層３１を構成する元素の磁気トンネル接合部２へのマイグレーションを抑制する。この抑制と共に、副層１５が磁気トンネル接合部２に接するので、キャップ層１２が、磁気トンネル接合部２に電気的により接続される。
　キャップ層１２は、副層１５とマイグレーション防止層１４との積層体を複数有することができる。その結果、キャップ層１２は、例えば、マイグレーション防止層１４と副層１５とが交互に積層された構成を有する。積層体は、マイグレーション防止層１４と副層１５とが交互に積層されていない構成、例えば、一の積層体のマイグレーション防止層１４と別の積層体の副層１５とが互いに接するように積層される構成を一部分に含んでいてもよい。
　積層体に含まれる一つのマイグレーション防止層１４は、上部電極層３１に接し、積層体に含まれる一つの副層１５は、磁気トンネル接合部２に接することができる。このＴＭＲ素子１によれば、複数の積層体によって、上部電極層３１を構成する元素の磁気トンネル接合部２へのマイグレーションがより抑制されると共に、キャップ層１２が磁気トンネル接合部２に電気的により接続される。
　キャップ層１２において、副層１５は、Ｔａを含むことができる。このＴＭＲ素子１によれば、Ｔａを含む副層１５が磁気トンネル接合部２に接するので、キャップ層１２は、上部電極層３１を構成する元素の磁気トンネル接合部２へのマイグレーションをより抑制すると共に、キャップ層１２に含まれる元素の磁気トンネル接合部２へのマイグレーションをより低減させる。
　上部電極層３１は、Ａｌ、Ｃｕの他に、原子番号３９番以上の重金属、具体的には、Ｔａ、Ｗ、Ｒｕといった重金属を含むことができる。このＴＭＲ素子１によれば、これらの重金属のマイグレーションは小さいので、上部電極層３１を構成する元素の磁気トンネル接合部２へのマイグレーションがより抑制される。
　磁気トンネル接合部２は、例えば、磁化固定層として機能する参照層３、トンネルバリア層５、磁化自由層７、垂直磁化誘起層９がこの順に積層されて構成されている。そのため、トンネルバリア層５は、参照層３と磁化自由層７との間にＺ軸方向に積層されており、垂直磁化誘起層９は、磁化自由層７のトンネルバリア層５側とは反対側に積層されている。ＴＭＲ素子１では、トンネルバリア層５を介して磁化自由層７に流れたスピン偏極電流によって、磁化自由層７の磁化方向を反転させることができる。
　磁気トンネル接合部２では、キャップ層１２と垂直磁化誘起層９との境界から垂直磁化誘起層９と磁化自由層７との境界に向かうに従って、垂直磁化誘起層９の側面は、例えば、垂直磁化誘起層９の幅が単調に増大するような傾斜を有する。磁化自由層７は、垂直磁化誘起層９の幅よりも大きい幅を有することができる。
　磁気トンネル接合部２において、参照層３は、Ｃｏ、Ｃｏ-Ｆｅ合金、Ｃｏ-Ｆｅ-Ｂ合金等の強磁性材料で構成されている。参照層３の磁化方向は、Ｚ軸方向に沿った方向に実質的に固定されている。参照層３のＺ軸方向の厚さは、例えば３ｎｍ以上、１０ｎｍ以下とすることができる。また、参照層３は、各磁性層の磁化方向が垂直方向となるように、例えばＣｏ／ＰｔやＣｏ／Ｎｉなどの多層膜が繰り返し積層された構造を有することができる。
　さらに、参照層３は、ＲｕやＩｒなどの薄膜を介したＲＫＫＹ相互作用を用いて、参照層３内で生じる磁界を相殺する構造を有することができる。この構造は、合成反強磁性（Synthetic Anti-Ferromagnet、ＳＡＦ）構造、即ち、強磁性材料で構成される２つの強磁性層と、当該２つの強磁性層の間に積層された非磁性層を有し、当該非磁性層を介して当該２つの強磁性層の磁化方向がＲＫＫＹ相互作用に基づく交換結合によって互いに反平行に結合している構造である。
　トンネルバリア層５は、絶縁材料で構成されている。トンネルバリア層５は、後述の垂直磁化誘起層９と同様の原理に基づき、磁化自由層７に垂直磁気異方性を誘起するように構成されていることが好ましい。磁化自由層７の垂直磁化がより安定し、磁化自由層７の膜厚を厚くすることが可能となるためである。磁化自由層７に垂直磁気異方性を誘起し得るトンネルバリア層５を構成する材料としては、例えば、ＭｇＯ、ＺｎＯ、ＧａＯＸ又は一般式：ＡＢ２Ｏ４（式中、ＡはＭｇ及びＺｎからなる群より選択される少なくとも一種の元素であり、Ｂは、Ａｌ、Ｇａ及びＩｎからなる群より選択される少なくとも一種の元素である）で表されるスピネル構造を有する酸化物材料等の酸化物材料を挙げることができる。
　ただし、トンネルバリア層５は、磁化自由層７に垂直磁気異方性を誘起しないように構成されていてもよい。この場合、トンネルバリア層５は、ＡｌＮＸ、Ｃｕ（Ｉｎ０．８Ｇａ０．２）Ｓｅ２等で構成することができる。
　トンネルバリア層５は、参照層３及び磁化自由層７間に電圧が印加された際、Ｚ軸方向に沿ってトンネルバリア層５にトンネル電流が流れる程度にＺ軸方向の厚さが薄い。トンネルバリア層５のＺ軸方向の厚さは、例えば、１ｎｍ以上、３ｎｍ以下とすることができる。
　また、第１実施形態では、トンネルバリア層５は、磁化自由層７のうち、磁化自由層７とトンネルバリア層５との界面近傍の領域に、Ｚ軸方向に沿った磁気異方性（垂直磁気異方性）を誘起する材料で構成されている。これにより、後述の垂直磁化誘起層９と共に、磁化自由層７にＺ軸に沿った方向（垂直方向）の磁気異方性を付与する。ただし、垂直磁化誘起層９の働き等によって磁化自由層７の磁化容易軸を十分に安定してＺ軸に沿った方向に向けることができれば、トンネルバリア層５は、磁化自由層７に垂直磁気異方性を誘起しない材料で構成されていてもよい。
　磁化自由層７は、Ｆｅ、Ｃｏ-Ｆｅ、Ｃｏ-Ｆｅ-Ｂ及び強磁性のホイスラー合金等の強磁性材料で構成される。磁化自由層７の磁化方向は、実質的に固定されていない。
　垂直磁化誘起層９は、例えば、ＭｇＯ、ＺｎＯ、Ｇａ２Ｏ３又は一般式：ＡＢ２Ｏ４（式中、ＡはＭｇ及びＺｎからなる群より選択される少なくとも一種の元素であり、Ｂは、Ａｌ、Ｇａ及びＩｎからなる群より選択される少なくとも一種の元素である）で表されるスピネル構造を有する酸化物材料で構成されている。
　垂直磁化誘起層９は、トンネルバリア層５よりも、ＸＹ面内の単位面積当たりのＺ軸方向に沿った抵抗値が小さくなるように構成されていることが好ましい。特に、垂直磁化誘起層９が絶縁材料で構成されている場合、垂直磁化誘起層９のＺ軸方向の厚さは、トンネルバリア層５のＺ軸方向の厚さよりも薄いことが好ましい。
　垂直磁化誘起層９は、磁化自由層７のうち、磁化自由層７と垂直磁化誘起層９との界面近傍の領域に、スピン・軌道相互作用に基づいて、Ｚ軸に沿った方向の磁気異方性（垂直磁気異方性）を誘起する材料で構成されている。これにより、上述のトンネルバリア層５と共に、磁化自由層７にＺ軸に沿った方向（垂直方向）の磁気異方性を付与する。
　なお、磁気トンネル接合部２は、垂直磁化誘起層９を含んでいなくてもよい。その場合、参照層３の磁化方向は、積層方向に交差する方向（面内方向、即ちＸＹ平面に平行な方向）に沿って固定され、磁化自由層７の磁化容易軸は、面内方向に沿って設定されていてもよい。
　磁化自由層７のＺ軸方向に沿った厚さは、上述のようなトンネルバリア層５及び垂直磁化誘起層９の磁気異方性を付与する機能によって、磁化自由層７の磁化容易軸が安定してＺ軸に沿った方向となる程度に薄い。当該厚さは、例えば１ｎｍ以上、３ｎｍ以下とすることができる。
　ＴＭＲ素子１では、上述のように磁化自由層７の磁化容易軸はＺ軸に沿った方向に設定されており、参照層３の磁化方向はＺ軸方向に沿った方向に実質的に固定されているため、磁化自由層７が外部磁場やＳＴＴの影響を実質的に受けていないときには、参照層３の磁化方向と磁化自由層７の磁化方向は、平行又は反平行となる。これらが平行な状態の積層部ＳＴと反平行な状態の積層部ＳＴは、互いにＺ軸方向に沿った電気抵抗値が異なるため、これらの２つの状態が、ＭＲＡＭ１００のメモリセルのデータである「１」及び「０」にそれぞれ対応している。
　磁化自由層７の磁化方向の反転（即ち、ＭＲＡＭ１００においては、メモリセルへのデータの書き込み）は、スピン注入磁化反転によって行われる。具体的には、磁化自由層７の磁化方向を、参照層３の磁化方向と反平行の状態から平行な状態に反転させる場合、磁化自由層７から参照層３に向かう方向にトンネルバリア層５内にトンネル電流が流れるように（即ち、スピン偏極電子が参照層３から磁化自由層７に向かって移動するように）、積層部ＳＴのＺ軸方向の一端と他端間に電圧を印加する。これにより、磁化自由層７は、その磁化方向が参照層３の磁化方向と反平行の状態から平行な状態に向かって回転する方向のスピントランスファートルクをスピン偏極電子から受ける。当該電圧の大きさを、スピン注入磁化反転が起きる閾値以上にすることにより、磁化自由層７の磁化方向が反転する。
　反対に、磁化自由層７の磁化方向を、参照層３の磁化方向と平行の状態から反平行な状態に反転させる場合、参照層３から磁化自由層７に向かう方向にトンネルバリア層５内にトンネル電流が流れるように（即ち、スピン偏極電子が磁化自由層７から参照層３に向かって移動するように）、積層部ＳＴのＺ軸方向の一端と他端間に電圧を印加する。これにより、磁化自由層７は、その磁化方向が参照層３の磁化方向と平行の状態から反平行な状態に向かって回転する方向のスピントランスファートルクをスピン偏極電子から受ける。当該電圧の大きさを、スピン注入磁化反転が起きる閾値以上にすることにより、磁化自由層７の磁化方向が反転する。
　ＴＭＲ素子１では、ビア配線部２５は、導電性の材料で構成されており、例えば、Ｃｕ等の金属で構成されている。下地層２１は、導電性の材料からなり、例えば導電性酸化物、導電性窒化物、導電性酸窒化物、又はシリサイドで構成されている。そのため、第１実施形態のＴＭＲ素子１の一端である参照層３の下面は、下地層２１及びビア配線部２５を介してトランジスタＴのドレインＤ（図３参照）に電気的に接続されている。
　下地層２１は、積層部ＳＴの各層、特にトンネルバリア層５の平坦性を向上させるために設けられているため、下地層２１の上面の平坦性は、ビア配線部２５の上面の平坦性よりも高くなっている。下地層２１の上面は、高い平坦性を有してＸＹ平面に沿って延びており、その上面に積層部ＳＴが形成されている。ビア配線部２５及び下地層２１は、層間絶縁層２７に埋め込まれており、層間絶縁層２７によって、他のＴＭＲ素子１に電気的に接続されたビア配線部及び下地層から電気的に絶縁されている。
　側壁部１７は、絶縁材料で構成され、積層部ＳＴの側面を覆っている。これにより、側壁部１７は、ＴＭＲ素子１の積層部ＳＴと、他のＴＭＲ素子の積層部とを電気的に絶縁している。側壁部１７は、例えば、ＳｉＮ等の窒化物材料や、ＳｉＯＮ等の酸窒化物材料で構成されている。
　（第２実施形態）
図５は、第２実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図であり、第１実施形態の図４に対応する。第２実施形態のＴＭＲ素子１ｐは、キャップ層１２ｐ、側壁部１７ｐ及び上部電極層３１ｐを除いて、第１実施形態のＴＭＲ素子１と同様の構成を有する。側壁部１７ｐ及び上部電極層３１ｐは、キャップ層１２ｐの構成に合わせた構成を有している。
　第２実施形態では、キャップ層１２ｐの下面１８ｐは、第１領域Ａ１において磁気トンネル接合部２の頂面４の高さと略同一の最小高さを示し、第２領域Ａ２において、頂面４の側部４ｅから離れるに従って次第に高くなっている。下面１８ｐは、その第１下面エリア３０ｐにおいて最大高さＨ３ｐを示し、最大高さＨ３ｐは基準面ＳＰ１より高い。この結果、下面１８ｐは、第２領域Ａ２において、第１領域Ａ１に比べて、当該下面１８ｐの高さが高い部分を有する。下面１８ｐの高さは、第１下面エリア３０ｐから、当該第１下面エリア３０ｐの外側に位置する第２下面エリア３２ｐまで、頂面４の側部４ｅから離れるに従って低下し、基準面ＳＰ１より低くなることができる。下面１８ｐは、第２下面エリア３２ｐより外側では、略一定の高さを有することができる。
　キャップ層１２ｐは、第１領域Ａ１において、第１実施形態の上面１６と同様の上面１６ｐを有する。第１領域Ａ１における上面１６ｐの高さは、第２領域Ａ２における下面１８ｐの高さより高くなっている。第１領域Ａ１におけるキャップ層１２の厚さは、第２領域におけるキャップ層１２の厚さより大きくなることができる。
　第２領域Ａ２において、上面１６ｐは、側壁部１７ｐに向かう方向に凹んだ窪み２０ｐを有する。上面１６ｐの高さは、頂面４の側部４ｅから離れるに従って低くなる一方で、窪み２０ｐから、当該窪み２０ｐの外側に位置する第１上面エリア２２ｐまで、次第に高くなっている。上面１６ｐは、その第１上面エリア２２ｐから当該第１上面エリア２２ｐの外側に位置する第２上面エリア２４ｐまで、頂面４の側部４ｅから離れるに従って低くなることができる。上面１６ｐは、第２上面エリア２４ｐより外側では、略一定の高さを有することができる。
　（第３実施形態）
図６は、第３実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図であり、第１実施形態の図４に対応する。第３実施形態のＴＭＲ素子１ｑは、キャップ層１２ｑ、側壁部１７ｑ及び上部電極層３１ｑを除いて、第１実施形態のＴＭＲ素子１と同様の構成を有する。側壁部１７ｑ及び上部電極層３１ｑは、キャップ層１２ｑの構成に合わせた構成を有している。
　第３実施形態では、キャップ層１２ｑの下面１８ｑは、第１領域Ａ１において磁気トンネル接合部２の頂面４の高さと略同一の最小高さを示し、第２領域Ａ２において、当該下面１８ｑの第１下面エリア３０ｑに到達するまで頂面４の側部４ｅ上で増大する。下面１８ｑは、第１下面エリア３０ｑから、第１下面エリア３０ｑの外側に位置する第２下面エリア３２ｑまで単調に増大し、第２下面エリア３２ｑにおいて最大高さＨ３ｑを示すことができる。最大高さＨ３ｑは基準面ＳＰ１より高い。この結果、下面１８ｑは、第２領域Ａ２において、第１領域Ａ１に比べて、当該下面１８ｑの高さが高い部分を有する。下面１８ｑは、第２下面エリア３２ｑより外側では、略一定の高さを有することができる。
　キャップ層１２ｑは、第１領域Ａ１及び第２領域Ａ２において、第１実施形態の上面１６と同様の上面１６ｑを有する。第１領域Ａ１における上面１６ｑの高さは、第２領域Ａ２における下面１８ｑの高さより高くなっている。第１領域Ａ１におけるキャップ層１２ｑの厚さは、第２領域におけるキャップ層１２ｑの厚さより大きくなることができる。
　（第４実施形態）
図７は、第４実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図であり、第１実施形態の図４に対応する。第４実施形態のＴＭＲ素子１ｒは、キャップ層１２ｒ、側壁部１７ｒ及び上部電極層３１ｒを除いて、第１実施形態のＴＭＲ素子１と同様の構成を有する。側壁部１７ｒ及び上部電極層３１ｒは、キャップ層１２ｒの構成に合わせた構成を有している。
　第４実施形態では、キャップ層１２ｒの下面１８ｒは、第１領域Ａ１において磁気トンネル接合部２の頂面４の高さと略同一の最小高さを示し、第２領域Ａ２において、頂面４の側部４ｅから、下面１８ｒの第１下面エリア３０ｒまで最小高さとほぼ同じ高さを有する。下面１８ｒは、第１下面エリア３０ｒから、第１下面エリア３０ｒの内側に位置する第２下面エリア３２ｒまで単調に増大し、第２下面エリア３２ｒにおいて最大高さＨ３ｒを示すことができる。最大高さＨ３ｒは基準面ＳＰ１より高い。この結果、下面１８ｒは、第２領域Ａ２において、第１領域Ａ１に比べて、当該下面１８ｒの高さが高い部分を有する。下面１８ｒは、第２下面エリア３２ｒより外側では、略一定の高さを有することができる。
　キャップ層１２ｒは、第１領域Ａ１及び第２領域Ａ２において、第１実施形態の上面１６と同様の上面１６ｒを有する。第１領域Ａ１における上面１６ｒの高さは、第２領域Ａ２における下面１８ｒの高さより高くなっている。第１領域Ａ１におけるキャップ層１２ｒの厚さは、第２領域におけるキャップ層１２ｒの厚さより大きくなることができる。
　（第５実施形態）
図８は、第５実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図であり、第１実施形態の図４に対応する。第５実施形態のＴＭＲ素子１ｓは、キャップ層１２ｓ、側壁部１７ｓ及び上部電極層３１ｓを除いて、第１実施形態のＴＭＲ素子１と同様の構成を有する。側壁部１７ｓ及び上部電極層３１ｓは、キャップ層１２ｓの構成に合わせた構成を有している。
　第５実施形態では、キャップ層１２ｓの下面１８ｓは、第１領域Ａ１において磁気トンネル接合部２の頂面４の高さと略同一の最小高さを示し、第２領域Ａ２において、当該下面１８ｓの第１下面エリア３０ｓに到達するまで頂面４の側部４ｅ上で増大する。下面１８ｓは、第１下面エリア３０ｓから、当該第１下面エリア３０ｓの外側に位置する第２下面エリア３２ｓまで、例えば、略一定の高さを有する。下面１８ｓは、第２下面エリア３２ｓから、当該第２下面エリア３２ｓの上側に位置する第３下面エリア３４ｓまで、第２下面エリア３２ｓ上で増大する。下面１８ｓは、第３下面エリア３４ｓから、当該第３下面エリア３４ｓの内側で、かつ、第１下面エリア３０ｓの上側に位置する第４下面エリア３６ｓまで、第３下面エリア３４ｓにおける高さと略一定の高さを有することができる。下面１８ｓは、第４下面エリア３６ｓから、当該第４下面エリア３６ｓの上側に位置する第５下面エリア３８ｓまで、第４下面エリア３６ｓ上で増大し、第４下面エリア３６ｓにおいて最大高さＨ３ｓを示すことができる。最大高さＨ３ｓは基準面ＳＰ１より高い。この結果、下面１８ｓは、第２領域Ａ２において、第１領域Ａ１に比べて、当該下面１８ｓの高さが高い部分を有する。下面１８ｓは、第５下面エリア３８ｓより外側では、略一定の高さを有することができる。
　キャップ層１２ｓは、第１領域Ａ１及び第２領域Ａ２において、第１実施形態の上面１６と同様の上面１６ｓを有する。第１領域Ａ１における上面１６ｓの高さは、第２領域Ａ２における下面１８ｓの高さより高くなっている。第１領域Ａ１におけるキャップ層１２ｓの厚さは、第２領域におけるキャップ層１２ｓの厚さより大きくなることができる。
　（第６実施形態）
図９は、第６実施形態に係るＭＲＡＭの縦断面の模式図である。第７実施形態に係るＭＲＡＭ１００ｔは、プロセッサー９０をさらに備える点において、第１実施形態の基本態様のＭＲＡＭ１００と異なる。ＭＲＡＭ１００ｔにおいて、プロセッサー９０の回路作成の工程に組み込まれる形で、ＭＲＡＭ部分も作成されているため、プロセッサー９０とＭＲＡＭ１００ｂのＭＲＡＭ部分とは統合されている。そのため、ＭＲＡＭ１００ｔは、内蔵型メモリとなる。これにより、プロセッサー９０とＭＲＡＭ部分とのデータのやり取りが高速化される。ＭＲＡＭ１００ｔは、第１実施形態から第６実施形態までに示したＴＭＲ素子を含むことができる。
　１…ＴＭＲ素子、２…磁気トンネル接合部、４…頂面、１２…キャップ層、１４…マイグレーション防止層、１５…副層、１６…上面、１７…側壁部、１８…下面、１９…表面、２０…窪み、３１…上部電極層、Ａ１…第１領域、Ａ２…第２領域。

Claims (9)

  1. 　磁気トンネル接合部と、前記磁気トンネル接合部の側面に設けられた側壁部と、前記磁気トンネル接合部の頂面及び前記側壁部の表面を覆うキャップ層と、前記キャップ層上に設けられた上部電極層と、
    を備え、
    　前記キャップ層は、上面及び下面を有し、
    　前記上面は、前記磁気トンネル接合部の前記頂面の直上に位置する第１領域において、前記磁気トンネル接合部から離れる方向に突出した凸形状を有しており、
    　前記上面は、前記側壁部の前記表面の直上に位置する第２領域において、前記側壁部に向かう方向に凹んだ窪みを有し、
    　前記下面は、前記第２領域において、前記第１領域に比べて、当該下面の高さが高い部分を有し、
    　前記第１領域における前記上面の高さは、前記第２領域における前記下面の高さより高く、
    　前記キャップ層は、マイグレーション防止層を含む、トンネル磁気抵抗効果素子。
  2. 　前記第１領域における前記キャップ層の厚さは、前記第２領域における前記キャップ層の厚さより大きい、請求項１に記載のトンネル磁気抵抗効果素子。
  3. 　前記マイグレーション防止層は、原子番号３９番以上の重金属を含む、請求項１又は２に記載のトンネル磁気抵抗効果素子。
  4. 　前記キャップ層は、副層を更に含み、
    　前記副層は、当該副層と前記マイグレーション防止層との積層体を成し、
    　前記副層は、前記磁気トンネル接合部に接し、
    　前記マイグレーション防止層は、前記上部電極層に接する、請求項１～３のいずれか一項に記載のトンネル磁気抵抗効果素子。
  5. 　前記キャップ層は、前記積層体を複数有し、
    　前記積層体に含まれる一つの前記副層は、前記磁気トンネル接合部に接し、
    　前記積層体に含まれる一つの前記マイグレーション防止層は、前記上部電極層に接する、請求項４に記載のトンネル磁気抵抗効果素子。
  6. 　前記副層は、Ｔａを含む、請求項４又は５に記載のトンネル磁気抵抗効果素子。
  7. 　前記上部電極層は、原子番号３９番以上の重金属を含む、請求項１～６のいずれか一項に記載のトンネル磁気抵抗効果素子。
  8. 　請求項１～７のいずれか一項に記載のトンネル磁気抵抗効果素子を記憶素子として備える磁気メモリ。
  9. 　請求項８に記載の磁気メモリを備える内蔵型メモリ。
PCT/JP2017/040294 2017-11-08 2017-11-08 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ WO2019092817A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/082,913 US11114609B2 (en) 2017-11-08 2017-11-08 Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
PCT/JP2017/040294 WO2019092817A1 (ja) 2017-11-08 2017-11-08 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/040294 WO2019092817A1 (ja) 2017-11-08 2017-11-08 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ

Publications (1)

Publication Number Publication Date
WO2019092817A1 true WO2019092817A1 (ja) 2019-05-16

Family

ID=66438342

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/040294 WO2019092817A1 (ja) 2017-11-08 2017-11-08 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ

Country Status (2)

Country Link
US (1) US11114609B2 (ja)
WO (1) WO2019092817A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109937475B (zh) * 2017-10-16 2023-07-18 Tdk株式会社 隧道磁阻效应元件、磁存储器及内置型存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181580A (ja) * 2007-01-23 2008-08-07 Tdk Corp 薄膜磁気ヘッド及びその製造方法
JP2011170955A (ja) * 2010-02-08 2011-09-01 Seagate Technology Llc 磁気読取ヘッド
JP2017084916A (ja) * 2015-10-27 2017-05-18 株式会社日立ハイテクノロジーズ デバイスの製造方法およびプラズマ処理方法
JP2017183560A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 メモリ素子、及びメモリ素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392922B1 (en) 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
US6724674B2 (en) 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US20060022286A1 (en) * 2004-07-30 2006-02-02 Rainer Leuschner Ferromagnetic liner for conductive lines of magnetic memory cells
US7880249B2 (en) 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
JP4876708B2 (ja) * 2006-05-11 2012-02-15 Ｔｄｋ株式会社 トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法及び磁気メモリの製造方法
US8542524B2 (en) 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
WO2010119928A1 (ja) 2009-04-16 2010-10-21 独立行政法人物質・材料研究機構 強磁性トンネル接合体とそれを用いた磁気抵抗効果素子並びにスピントロニクスデバイス
JP5981157B2 (ja) * 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
JP5988019B2 (ja) 2012-02-27 2016-09-07 国立研究開発法人物質・材料研究機構 強磁性トンネル接合体とそれを用いた磁気抵抗効果素子及びスピントロニクスデバイス
JP5571142B2 (ja) 2012-09-25 2014-08-13 株式会社東芝 磁気メモリ
US8670218B1 (en) * 2012-11-28 2014-03-11 HGST Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive (MR) sensor with hard magnet biasing structure having a MgO insulating layer
KR102403731B1 (ko) * 2017-11-01 2022-05-30 삼성전자주식회사 가변 저항 메모리 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181580A (ja) * 2007-01-23 2008-08-07 Tdk Corp 薄膜磁気ヘッド及びその製造方法
JP2011170955A (ja) * 2010-02-08 2011-09-01 Seagate Technology Llc 磁気読取ヘッド
JP2017084916A (ja) * 2015-10-27 2017-05-18 株式会社日立ハイテクノロジーズ デバイスの製造方法およびプラズマ処理方法
JP2017183560A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 メモリ素子、及びメモリ素子の製造方法

Also Published As

Publication number Publication date
US20190214549A1 (en) 2019-07-11
US11114609B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
JP6200471B2 (ja) 磁気メモリ
US10515678B2 (en) Magnetic memory devices
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
US10170694B1 (en) Magnetic memory
KR20170037716A (ko) 자기 메모리 장치 및 그 제조 방법
JP6628015B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP6530527B1 (ja) 磁気記憶装置
JP2008218829A (ja) 磁気抵抗素子及びその製造方法
WO2017169147A1 (ja) 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
WO2016080273A1 (ja) 磁気抵抗素子及び磁気メモリ
US11730001B2 (en) Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
JP6658982B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP2008187048A (ja) 磁気抵抗効果素子
WO2019092817A1 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
US11264290B2 (en) Tunnel magnetoresistive effect element and magnetic memory
JP6648794B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP5050318B2 (ja) 磁気メモリ
JP2006196683A (ja) 磁気抵抗効果素子及び磁気メモリ
JP2006128565A (ja) 磁気記憶装置
JP2006080387A (ja) 磁気メモリ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17931168

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17931168

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP