JP6530527B1 - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP6530527B1
JP6530527B1 JP2018051724A JP2018051724A JP6530527B1 JP 6530527 B1 JP6530527 B1 JP 6530527B1 JP 2018051724 A JP2018051724 A JP 2018051724A JP 2018051724 A JP2018051724 A JP 2018051724A JP 6530527 B1 JP6530527 B1 JP 6530527B1
Authority
JP
Japan
Prior art keywords
region
magnetic layer
intermediate layer
layer
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018051724A
Other languages
English (en)
Other versions
JP2019165099A (ja
Inventor
克彦 鴻井
克彦 鴻井
與田　博明
博明 與田
智明 井口
智明 井口
尚治 下村
尚治 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018051724A priority Critical patent/JP6530527B1/ja
Priority to US16/118,937 priority patent/US10783947B2/en
Application granted granted Critical
Publication of JP6530527B1 publication Critical patent/JP6530527B1/ja
Publication of JP2019165099A publication Critical patent/JP2019165099A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Abstract

【課題】安定した動作が得られる磁気記憶装置を提供する。【解決手段】実施形態によれば、磁気記憶装置は、第１部材、第１メモリセル及び制御部を含む。第１部材は、第１領域と、第２領域と、第１、第２領域の間の第３領域と、を含む。第１メモリセルは、第１磁性層と、第１領域から第２領域への方向と交差する方向において第３領域と第１磁性層との間に設けられた第２磁性層と、第１、第２磁性層の間に設けられた第１非磁性層と、を含む。制御部は、第１領域、第２領域及び前記第１磁性層と電気的に接続される。制御部は、第１領域から第２領域への第１電流を第１部材に供給しつつ、第１磁性層を第１電位に設定して、メモリセルに第１情報を書き込む。制御部は、第１電流を第１部材に供給しつつ、第１磁性層を第１電位とは異なる第２電位に設定して、メモリセルに第１情報とは異なる第２情報を書き込む。【選択図】図１

Description

本発明の実施形態は、磁気記憶装置に関する。
磁気記憶装置において、安定した動作が望まれる。
米国特許出願公開２０１６／０２２５４２３号明細書
本発明の実施形態は、安定した動作が得られる磁気記憶装置を提供する。
本発明の実施形態によれば、磁気記憶装置は、第１部材、第１メモリセル、第２メモリセル、第１中間層及び制御部を含む。前記第１部材は、第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む。前記第１メモリセルは、第１磁性層と、前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、を含む。前記第１中間層は、Ｃｕ、Ａｇ、Ａｌ、Ａｕ及びＩｒよりなる群から選択された少なくとも１つを含む。前記制御部は、前記第１領域、前記第２領域及び前記第１磁性層と電気的に接続される。前記第１部材は、前記第３領域と前記第２領域との間の第４領域と、前記第４領域と前記第２領域との間の第５領域と、をさらに含む。前記第２メモリセルは、第３磁性層と、前記第１方向において前記第５領域と前記第３磁性層との間に設けられた第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた第２非磁性層と、を含む。前記制御部は、前記第１領域から前記第２領域への第１電流を前記第１部材に供給しつつ、前記第１磁性層を第１電位に設定して、前記メモリセルに第１情報を書き込む。前記制御部は、前記第１電流を前記第１部材に供給しつつ、前記第１磁性層を前記第１電位とは異なる第２電位に設定して、前記メモリセルに前記第１情報とは異なる第２情報を書き込む。前記制御部は、前記第３磁性層とさらに電気的に接続される。前記制御部は、前記第１電流を前記第１部材に供給しつつ、前記第３磁性層を第３電位に設定して、前記第２メモリセルに前記第１情報を書き込む。前記制御部は、前記第１電流を前記第１部材に供給しつつ、前記第３磁性層を前記第３電位とは異なる第４電位に設定して、前記第２メモリセルに前記第２情報を書き込む。前記第１中間層の第１中間層領域は、前記第３領域と前記第２磁性層との間に設けられる。前記第１中間層の第２中間層領域は、前記第５領域と前記第４磁性層との間に設けられる。
本発明の実施形態によれば、磁気記憶装置は、第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む第１部材と、第１磁性層と、前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、前記第１方向において前記第３領域と前記第２磁性層との間に設けられ、Ｃｕ、Ａｇ、Ａｌ、Ａｕ及びＩｒよりなる群から選択された少なくとも１つを含む第１中間層領域と、前記第１領域、前記第２領域、前記第１中間層領域と電気的に接続された制御部と、を含む。前記制御部は、第１動作において、前記第１領域から前記第２領域への第１電流を前記第１部材に供給し、前記第１中間層領域を、前記第１部材の電位を規準にした第１電位に設定する。前記制御部は、第２動作において、前記第１領域から前記第２領域への第２電流を前記第１部材に供給し、前記第１中間層領域を前記第１部材の前記電位を規準にした第２電位に設定し、前記第２電位は、前記第１電位とは異なる。前記第１動作の後における前記第１中間層領域と前記第１磁性層との間の第１電気抵抗は、前記第２動作の後における前記第１中間層領域と前記第１磁性層との間の第２電気抵抗とは異なる。
本発明の実施形態によれば、磁気記憶装置は、第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、前記第３領域と前記第２領域との間の第４領域と、前記第４領域と前記第２領域との間の第５領域と、を含む第１部材と、第１磁性層と、前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、第３磁性層と、前記第１方向において前記第５領域と前記第３磁性層との間に設けられた第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた第２非磁性層と、前記第１方向において前記第３領域と前記第２磁性層との間に設けられ、Ｃｕ、Ａｇ、Ａｌ、Ａｕ及びＩｒよりなる群から選択された少なくとも１つを含む第１中間層領域と、前記第１方向において前記第５領域と前記第４磁性層との間に設けられ、Ｃｕ、Ａｇ、Ａｌ、Ａｕ及びＩｒよりなる群から選択された少なくとも１つを含む第２中間層領域と、前記第１領域、前記第２領域、前記第１中間層領域及び前記第２中間層領域と電気的に接続された制御部と、を含む。前記制御部は、第１動作において、前記第１領域から前記第２領域への第１電流を前記第１部材に供給し、前記第１中間層領域を、前記第１部材の電位を規準にした第１電位に設定し、前記第２中間層領域を、前記第１部材の前記電位を規準にした第２電位に設定する。前記第１電位は前記第２電位よりも高い。前記制御部は、第２動作において、前記第１領域から前記第２領域への第２電流を前記第１部材に供給し、前記第１中間層領域を、前記第１部材の前記電位を規準にした第３電位に設定し、前記第２中間層領域を前記第１部材の電位を規準にした第４電位に設定する。前記第４電位は前記第３電位よりも高い。前記第１動作の後における前記第１中間層領域と前記第１磁性層との間の第１電気抵抗は、前記第１動作の後における前記第２中間層領域と前記第３磁性層との間の第２電気抵抗とは異なる。前記第２動作の後における前記第１中間層領域と前記第１磁性層との間の第３電気抵抗は、前記第２動作の後における前記第２中間層領域と前記第３磁性層との間の第４電気抵抗とは異なる。前記第３電気抵抗は、前記第１電気抵抗とは異なる。前記第４電気抵抗は、前記第２電気抵抗とは異なる。
図１（ａ）〜図１（ｄ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。 図２（ａ）〜図２（ｄ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。 図３は、第１実施形態に係る磁気記憶装置を例示する模式図である。 図４は、第１実施形態に係る磁気記憶装置を例示する模式図である。 図５は、第１実施形態に係る磁気記憶装置を例示する模式図である。 図６（ａ）及び図６（ｂ）は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。 図７（ａ）〜図７（ｃ）は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。 図８（ａ）〜図８（ｃ）は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。 図９（ａ）〜図９（ｄ）は、第２実施形態に係る磁気記憶装置を例示する模式図である。 図１０は、第２実施形態に係る磁気記憶装置を例示する模式的断面図である。 図１１（ａ）〜図１１（ｄ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。 図１２は、第２実施形態に係る磁気記憶装置を例示する模式的断面図である。 図１３は、実施形態に係る磁気記憶装置を示す模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）〜図１（ｄ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図１（ａ）は斜視図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線断面図である。図１（ｃ）は、図１（ａ）のＢ１−Ｂ２線断面図である。図１（ｃ）は、図１（ａ）のＣ１−Ｃ２線断面図である。図１（ａ）においては、図を見やすくするために、磁気記憶装置に含まれる絶縁部（後述）が省略されている。
図１（ａ）に示すように、実施形態に係る磁気記憶装置１１０は、第１部材２１、第１磁性層１１、第２磁性層１２、第１非磁性層１１ｉ、第３磁性層１３、第４磁性層１４、第２非磁性層１２ｉ及び制御部７０を含む。
例えば、基体２０ｓの上に、第１部材２１が設けられる。基体２０ｓは、基板の少なくとも一部でも良い。基体２０ｓは、例えば、絶縁性である。基体２０ｓは、例えば、酸化シリコン及び酸化アルミニウムの少なくともいずれかを含んでも良い。この酸化シリコンは、例えば、熱酸化シリコンでも良い。
第１部材２１は、第１〜第５領域２１ａ〜２１ｅを含む。第３領域２１ｃは、第１領域２１ａと第２領域２１ｂとの間に設けられる。第４領域２１ｄは、第３領域２１ｃと第２領域２１ｂとの間に設けられる。第５領域２１ｅは、第４領域２１ｄと第２領域２１ｂとの間に設けられる。これらの領域は互いに連続している。
第１部材２１は、例えば、Ｂｉ、Ｓｂ及びＴｅを含む。第１部材２１は、例えば、（ＢｉＳｂ）２Ｔｅ３を含む。第１部材２１は、例えば、「トポロジカル絶縁体」として機能する。第１部材２１の表面の近傍において、例えば、擬２次元電子系が生じる。例えば、第１部材２１の表面部分の導電性は、第１部材２１の内部の導電性よりも高い。例えば、第１部材２１の表面部分に電流が流れる。第１部材２１の材料の他の例については、後述する。
第１磁性層１１は、第１方向において、第３領域２１ｃから離れる。第２磁性層１２は、第１方向において、第３領域２１ｃ及び第１磁性層１１の間に設けられる。第１非磁性層１１ｉは、第１磁性層１１及び第２磁性層１２の間に設けられる。第１磁性層１１及び第１非磁性層１１ｉの間に、別の層が設けられても良い。第２磁性層１２及び第１非磁性層１１ｉの間に、別の層が設けられても良い。
第１方向は、例えば、Ｚ軸方向である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第１方向は、第１領域２１ａから第２領域２１ｂへの第２方向と交差する。この例では、第２方向は、Ｘ軸方向に対応する。
第３磁性層１３は、第１方向（Ｚ軸方向）において、第５領域２１ｅから離れる。第１磁性層１１から第３磁性層１３への方向は、Ｘ軸方向に沿う。第４磁性層１４は、第１方向において、第５領域２１ｅ及び第３磁性層１３の間に設けられる。第２非磁性層１２ｉは、第３磁性層１３及び第４磁性層１４の間に設けられる。第３磁性層１３及び第２非磁性層１２ｉの間に、別の層が設けられても良い。第４磁性層１４及び第２非磁性層１２ｉの間に、別の層が設けられても良い。
図１（ｂ）〜図１（ｄ）に示すように、第１積層体ＳＢ１及び第２積層体ＳＢ２の周りに絶縁部４１が設けられる。図１（ａ）においては、絶縁部４１は省略されている。
第１磁性層１１及び第３磁性層１３は、例えば、強磁性である。第２磁性層１２及び第４磁性層１４は、例えば、強磁性または軟磁性である。第１〜第４磁性層１１〜１４は、例えば、Ｆｅ及びＣｏからなる群から選択された少なくとも１つを含む。第１非磁性層１１ｉ及び第２非磁性層１２ｉは、例えば、ＭｇＯを含む。これらの非磁性層は、例えば、Ｃｕを含んでも良い。これらの磁性層及び非磁性層の材料の他の例については、後述する。
第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｉは、第１積層体ＳＢ１に含まれる。第１積層体ＳＢ１は、例えば、１つのメモリ部（メモリセル）に対応する。第３磁性層１３、第４磁性層１４及び第２非磁性層１２ｉは、第２積層体ＳＢ２に含まれる。第２積層体ＳＢ２は、例えば、別の１つのメモリ部（メモリセル）に対応する。例えば、第１積層体ＳＢ１は、第１メモリセルに対応する。例えば、第２積層体ＳＢ２は、第２メモリセルに対応する。
第１磁性層１１及び第３磁性層１３は、例えば、磁化固定層である。第２磁性層１２及び第４磁性層１４は、例えば、磁化自由層である。第１磁性層１１の第１磁化１１Ｍは、第２磁性層１２の第２磁化１２Ｍに比べて変化し難い。第３磁性層１３の第３磁化１３Ｍは、第４磁性層１４の第４磁化１４Ｍに比べて変化し難い。第１磁性層１１及び第３磁性層１３は、例えば、参照層として機能する。第２磁性層１２及び第４磁性層１４は、例えば、記憶層として機能する。
第１積層体ＳＢ１及び第２積層体ＳＢ２は、例えば、磁気抵抗変化素子として機能する。これらの積層体において、例えばＴＭＲ（Tunnel Magnetoresistance）効果が生じる。例えば、第１磁性層１１、第１非磁性層１１ｉ及び第２磁性層１２を含む経路の電気抵抗は、第１磁化１１Ｍの向きと、第２磁化１２Ｍの向きと、の間の差異に応じて変化する。第１積層体ＳＢ１は、例えば、磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を有する。第１積層体ＳＢ１は、例えば、ＭＴＪ素子に対応する。第１積層体ＳＢ１は、例えば、ＧＭＲ素子に対応しても良い。
制御部７０は、第１領域２１ａ及び第２領域２１ｂと電気的に接続される。この例では、制御部７０は、さらに、第１磁性層１１及び第３磁性層１３と電気的に接続される。
例えば、制御部７０に駆動回路７５が設けられる。駆動回路７５は、第１配線７０ａにより、第１磁性層１１と電気的に接続される。駆動回路７５は、第２配線７０ｂにより、第３磁性層１３と電気的に接続される。この例では、駆動回路７５と、第１磁性層１１と、の間の電流経路上に、第１スイッチＳｗ１（例えばトランジスタ）が設けられる。一方、駆動回路７５と第３磁性層１３との間の電流経路上に、第２スイッチＳｗ２（例えばトランジスタ）が設けられる。これらのスイッチは、制御部７０に含まれる。
例えば、第１部材２１に流れる電流、及び、第１部材２１の表面に加わる電界の向きにより、第２磁性層１２の第２磁化１２Ｍが変化する。例えば、第１部材２１に流れる電流、及び、第１部材２１の表面に加わる電界の向きにより、第４磁性層１４の第４磁化１４Ｍが変化する。これらの磁化の変化の例については後述する。
例えば、第１磁性層１１と第１領域２１ａとの間の電気抵抗、及び、第３磁性層１３と第１領域２１ａとの間の電気抵抗が変化する。この電気抵抗の差は、例えば、第２磁化１２Ｍの状態の変化、及び、第４磁化１４Ｍの状態の変化に基づく。
制御部７０は、読み出し動作において、第１磁性層１１と第１部材２１との間の電気抵抗に応じた特性（電圧または電流などでも良い）を検出しても良い。制御部７０は、読み出し動作において、第３磁性層１３と第１部材２１との間の電気抵抗に応じた特性（電圧または電流などでも良い）を検出しても良い。
第２磁性層１２は、例えば、情報を記憶する層として機能する。例えば、第２磁化１２Ｍが１つの方向に向く第１状態が、記憶される第１情報に対応する。第２磁化１２Ｍが別の方向に向く第２状態が、記憶される第２情報に対応する。第１情報は、例えば「０」及び「１」の一方に対応する。第２情報は、「０」及び「１」の他方に対応する。
以下、磁気記憶装置１１０における動作の例について説明する。以下の動作は、例えば、制御部７０により行われる。
図２（ａ）〜図２（ｄ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図２（ａ）及び図２（ｂ）に示すように、この例では、第１配線７０ａは、第１磁性層１１と第１電極１１Ｅを介して接続されている。第２配線７０ｂは、第３磁性層１３と第２電極１３Ｅを介して接続されている。
制御部７０は、少なくとも、第１動作ＯＰ１及び第２動作ＯＰ２を実施する。
図２（ａ）に示すように、制御部７０は、第１動作ＯＰ１において、第１電流Ｉｗ１を第１部材２１に供給する。第１電流Ｉｗ１は、第１領域２１ａから第２領域２１ｂへの電流である。制御部７０は、第１動作ＯＰ１において、第１磁性層１１を第１電位Ｖ１に設定し、第３磁性層１３を第２電位Ｖ２に設定する。これらの電位は、第１部材２１の電位Ｖ０を規準にした電位である。第１部材２１の電位Ｖ０は、例えば、第１領域２１ａの電位、または、第２領域２１ｂの電位である。第１電位Ｖ１は、第２電位Ｖ２よりも高い。
図２（ｂ）に示すように、制御部７０は、第２動作ＯＰ２において、第２電流Ｉｗ２を第１部材２１に供給する。第２電流Ｉｗ２は、第１領域２１ａから第２領域２１ｂへの電流である。例えば、第２電流Ｉｗ２の大きさは、第１電流Ｉｗ１の大きさと実質的に同じである。従って、第２電流Ｉｗ２は、第１電流Ｉｗ１と実質的に同じでも良い。制御部７０は、第２動作ＯＰ２において、第１磁性層１１を第３電位Ｖ３に設定し、第３磁性層１３を第４電位Ｖ４に設定する。これらの電位は、第１部材２１の電位Ｖ０（例えば、第１領域２１ａの電位、または、第２領域２１ｂの電位）を基準にした電位である。第４電位Ｖ４は、第３電位Ｖ３よりも高い。例えば、第３電位Ｖ３は、第２電位Ｖ２と実質的に同じでも良い。例えば、第４電位Ｖ４は、第１電位Ｖ１と実質的に同じでも良い。
第１動作ＯＰ１の後における第１部材２１と第１磁性層１１との間の電気抵抗を第１電気抵抗とする。第１動作ＯＰ１の後における第１部材２１と第３磁性層１３との間の電気抵抗を第２電気抵抗とする。第１電気抵抗は、第２電気抵抗とは異なる。例えば、第１電気抵抗は、第２電気抵抗よりも低い。
第２動作ＯＰ２の後における第１部材２１と第１磁性層１１との間の電気抵抗を第３電気抵抗とする。第２動作ＯＰ２の後における第１部材２１と第３磁性層１３との間の電気抵抗を第４電気抵抗とする。第３電気抵抗は、第４電気抵抗とは異なる。例えば、第３電気抵抗は、第４電気抵抗よりも高い。第３電気抵抗は、第１電気抵抗とは異なる。第４電気抵抗は、第２電気抵抗とは異なる。
例えば、第３電気抵抗は、第１電気抵抗よりも高い。第４電気抵抗は、第２電気抵抗よりも低い。
上記において、第１磁化１１Ｍ及び第３磁化１３Ｍに応じて、低抵抗状態と高抵抗状態とは、入れ替わる。従って、実施形態においては、例えば、第１電気抵抗と第２電気抵抗との差の絶対値は、第１電気抵抗と第４電気抵抗との差の第１絶対値よりも大きく、第２電気抵抗と第３電気抵抗の差の第２絶対値よりも大きい。例えば、第２電気抵抗と第４電気抵抗との差の絶対値は、上記の第１絶対値よりも大きく、上記の第２絶対値よりも大きい。
例えば、第１動作ＯＰ１の後において、第１積層体ＳＢ１は、第１状態ＳＴＬ（例えば、低抵抗状態）である。第１動作ＯＰ１の後において、第２積層体ＳＢ２は、第２状態ＳＴＨ（例えば、高抵抗状態）である。例えば、第２動作ＯＰ２の後において、第１積層体ＳＢ１は、第２状態ＳＴＨである。第２動作ＯＰ２の後において、第２積層体ＳＢ２は、第１状態ＳＴＬである。
例えば、第１状態ＳＴＬを「０」状態とする。例えば、第２状態ＳＴＨを「１」状態とする。例えば、第１動作ＯＰ１において、第１積層体ＳＢ１及び第２積層体ＳＢ２の組みに、「０１」の情報が書き込まれる。例えば、第２動作ＯＰ２において、第１積層体ＳＢ１及び第２積層体ＳＢ２の組みに、「１０」の情報が書き込まれる。
このような電気抵抗の差は、第２磁性層１２の第２磁化１２Ｍ、及び、第４磁性層１４の第４磁化１４Ｍの状態の差に基づいている。図２（ａ）の例では、第１動作ＯＰ１において、第２磁化１２Ｍは、第１磁化１１Ｍに対して「平行」である。第１動作ＯＰ１において、第４磁化１４Ｍは、第３磁化１３Ｍに対して「反平行」である。図２（ｂ）の例では、第２動作ＯＰ２において、第２磁化１２Ｍは、第１磁化１１Ｍに対して「反平行」である。第２動作ＯＰ２において、第４磁化１４Ｍは、第３磁化１３Ｍに対して「平行」である。
このように、実施形態においては、第２磁化１２Ｍの向き、及び、第４磁化１４Ｍの向きが、第１磁性層１１の電位、及び、第３磁性層１３の電位により制御される。
この現象は、第１部材２１の特性に基づいている。例えば、第１磁性層１１の電位、及び、第３磁性層１３の電位により、第１部材２１の表面における分極の状態が変化する。分極の状態の変化に応じて、例えば、第１部材２１から第２磁性層１２（及び第４磁性層１４）に加わるスピン軌道トルク（ＳＯＴ：spin-orbit torque )の向きが変化する。これにより、第１磁性層１１の電位、及び、第３磁性層１３の電位により、第２磁化１２Ｍの向き、及び、第４磁化１４Ｍの向きが制御できる。この例では、第１部材２１の表面の電界の向きが、第１磁性層１１の電位、及び、第３磁性層１３の電位により、制御される。
一方、Ｔａなどの金属層を用いる参考例の磁気記憶装置がある。この参考例においては、ＳＯＴの向きは、Ｔａなどの金属層に流れる電流の向きに依存する。磁性層の磁化の向きが、電流の向きにより、変化する。この場合、例えば、第１磁性層１１及び第３磁性層１３に印加される電圧によって、第２磁性層１２及び第４磁性層１４の磁化の変化のし易さが制御される。これにより、例えば、メモリセルの選択または非選択の制御が行われる。この参考例においては、第２磁化１２Ｍの向き及び第４磁化１４Ｍの向きを変えるためには、金属層に流れる電流の向きを変更する。この参考例において、第１磁性層１１及び第３磁性層１３への印加電圧による、選択または非選択の制御のマージンは、必ずしも広くない。例えば、動作が不安定になる場合がある。
これに対して、実施形態に係る磁気記憶装置１１０においては、第１部材２１に流れる電流の向きではなく、第１部材２１に加わる電界の向きにより、第２磁化１２Ｍの向き及び第４磁化１４Ｍの向きが変化する。
実施形態において、例えば、第１部材２１に流れる電流が「＋電流方向」で、第１部材２１に加わる電界の向きが「＋電界方向」のときに、第２磁化１２Ｍが「＋磁化方向」とする。このとき、例えば、第１部材２１に流れる電流が「＋電流方向」で、第１部材２１に加わる電界の向きが「−電界方向」のときに、第２磁化１２Ｍが「−磁化方向」となる。
例えば、第１部材２１に流れる電流が「−電流方向」で、第１部材２１に加わる電界の向きが「＋電界方向」のときに、第２磁化１２Ｍが「−磁化方向」となる。このとき、例えば、第１部材２１に流れる電流が「−電流方向」で、第１部材２１に加わる電界の向きが「−電界方向」のときに、第２磁化１２Ｍが「＋磁化方向」となる。
実施形態においては、第１部材２１に流れる電流の向きを変化させなくても、書き込み動作が実施できる。選択または非選択の制御性が高い。例えば、安定した動作が得られる。実施形態によれば、安定した動作が得られる磁気記憶装置を提供できる。
上記の参考例においては、金属層に１つの向きの電流を流して、複数の積層体（メモリセル）の全てに「０」及び「１」の一方の情報を書き込む。その後、金属層に逆向きの電流を流して、所望の積層体に「０」及び「１」の他方の情報を書き込む動作が行われる。例えば、１つの書き込み動作が２段階の動作（２回の電流供給）を含む。
これに対して、実施形態においては、情報の書き込みの電流の向きを変更しない。このため、１つの書き込み動作は、１段階の動作（１回の電流供給）を含む。例えば、高速の書き込み動作が得られる。実施形態において、２段階の書き込み動作を実施しても良い。この場合は、上記の参考例の場合に比べて、より安定な制御が可能になる。
実施形態においては、第１部材２１に流れる電流の向きを変更しなくても良い。これにより、回路（例えば制御部７０）の構成が簡単になる。
このように、実施形態においては、制御部７０は、第１領域２１ａから第２領域２１ｂへの第１電流を第１部材２１に供給しつつ、第１磁性層１１を第１電位Ｖ１に設定して、第１メモリセル（第１積層体ＳＢ１）に第１情報を書き込む。制御部７０は、上記の第１電流を第１部材２１に供給しつつ、第１磁性層１１を第１電位Ｖ１とは異なる第２電位（図４（ｂ）の例では、第３電位Ｖ３）に設定して、第１メモリセルに第１情報とは異なる第２情報を書き込む。
制御部７０は、上記の第１電流（第１領域２１ａから第２領域２１ｂへの電流）を第１部材２１に供給しつつ、第３磁性層１３を第３電位（図２（ｂ）の例では、第４電位Ｖ４）に設定して、第２メモリセル（第２積層体ＳＢ２）に第１情報を書き込む（図２（ｂ）参照）。制御部７０は、上記の第１電流を第１部材２１に供給しつつ、第３磁性層１３を第３電位とは異なる第４電位（図２（ａ）の例では、第２電位Ｖ２）に設定して、第２メモリセル（第２積層体ＳＢ２）に第２情報を書き込む。
実施形態においては、図２（ａ）に示すように、第１動作ＯＰ１において、第１電流Ｉｗ１は、第４領域２１ｄを、第１領域２１ａから第２領域２１ｂへの向きに流れる。図２（ｂ）に示すように、第２動作ＯＰ２において、第２電流Ｉｗ２は、第４領域２１ｄを第１領域２１ａから第２領域２１ｂへの向きに流れる。
例えば、第１動作ＯＰ１において、第１電流Ｉｗ１は、第３領域２１ｃを第１領域２１ａから第２領域２１ｂへの向きに流れる。第１動作ＯＰ１において、第１電流Ｉｗ１は、第５領域２１ｅを第１領域２１ａから第２領域２１ｂへの向きに流れる。第２動作ＯＰ２において、第２電流Ｉｗ２は、第３領域２１ｃを第１領域２１ａから第２領域２１ｂへの向きに流れる。第２動作ＯＰ２において、第２電流Ｉｗ２は、第５領域２１ｅを第１領域２１ａから第２領域２１ｂへの向きに流れる。
図２（ｃ）及び図２（ｄ）に示すように、制御部７０は、第３動作ＯＰ３及び第４動作ＯＰ４をさらに実施しても良い。例えば、第３動作ＯＰ３において、第１積層体ＳＢ１及び第２積層体ＳＢ２の組みに、「００」の情報が書き込まれる。例えば、第４動作ＯＰ４において、第１積層体ＳＢ１及び第２積層体ＳＢ２の組みに、「１１」の情報が書き込まれる。
図２（ｃ）に示すように、制御部７０は、第３動作ＯＰ３において、第１領域２１ａから第２領域２１ｂへの第３電流Ｉｗ３を第１部材２１に供給する。さらに、制御部７０は、第３動作ＯＰ３において、第１磁性層１１を第１電位Ｖ１に設定し、第３磁性層１３を第４電位Ｖ４に設定する。
図２（ｄ）に示すように、制御部７０は、第４動作ＯＰ４において、第１領域２１ａから第２領域２１ｂへの第４電流Ｉｗ４を第１部材２１に供給する。さらに、制御部７０は、第４動作ＯＰ４において、第１磁性層１１を第３電位Ｖ３に設定し、第３磁性層１３を第２電位Ｖ２に設定する。第３電流Ｉｗ３は、第４電流Ｉｗ４と同じでも良い。
第３動作ＯＰ３の後における第１部材２１と第１磁性層１１との間の第５電気抵抗は、第２電気抵抗よりも低い。第３動作ＯＰ３の後における第１部材２１と第３磁性層１３との間の第６電気抵抗は、第２電気抵抗よりも低い。例えば、第３動作ＯＰ３の後において、第１積層体ＳＢ１は、第１状態ＳＴＬ（例えば、低抵抗状態）である。第３動作ＯＰ３の後において、第２積層体ＳＢ２は、第１状態ＳＴＬである。
一方、第４動作ＯＰ４の後における第１部材２１と第１磁性層１１との間の第７電気抵抗は、第１電気抵抗よりも高い。第４動作ＯＰ４の後における第１部材２１と第３磁性層１３との間の第８電気抵抗は、第１電気抵抗よりも高い。例えば、第４動作ＯＰ４の後において、第１積層体ＳＢ１は、第２状態ＳＴＨ（例えば、高抵抗状態）である。第４動作ＯＰ４の後において、第２積層体ＳＢ２は、第２状態ＳＴＨである。
既に説明したように、低抵抗状態と高抵抗状態とは、入れ替わっても良い。従って、実施形態において、第３動作ＯＰ３の後における第１部材２１と第１磁性層１１との間の第５電気抵抗と、第３電気抵抗と、の差の絶対値は、第１絶対値（第１電気抵抗と第４電気抵抗との差の絶対値）よりも大きく、第２絶対値（第２電気抵抗と第３電気抵抗の差の絶対値）よりも大きい。
第３動作ＯＰ３の後における第１部材２１と第３磁性層１３との間の第６電気抵抗と、第２電気抵抗と、の差の絶対値は、第１絶対値よりも大きく、第２絶対値よりも大きい。
第４動作ＯＰ４の後における第１部材２１と第１磁性層１１との間の第７電気抵抗と、第１電気抵抗と、の差の絶対値は、第１絶対値よりも大きく、第２絶対値よりも大きい。
第４動作ＯＰ４の後における第１部材２１と第３磁性層１３との間の第８電気抵抗と、第４電気抵抗と、の差の絶対値は、第１絶対値よりも大きく、第２絶対値よりも大きい。
このように、実施形態においては、第１磁性層１１の電位、及び、第３磁性層１３の電位により、メモリセルの情報が制御できる。
上記において、電気抵抗は、第１領域２１ａと磁性層との間の電気抵抗でも良い。電気抵抗は、第２領域２１ｂと磁性層との間の電気抵抗でも良い。電気抵抗は、第１部材２１の任意の位置と、磁性層と、の間の電気抵抗でも良い。
図３は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図３に示すように、磁気記憶装置１１１においても、第１部材２１、第１積層体ＳＢ１及び第２積層体ＳＢ２が設けられる。第１磁性層１１に第１配線７０ａが接続される。第１配線７０ａは、第１スイッチＳｗ１により、高電位ＶＨ及び低電位ＶＬに設定される。高電位ＶＨは、例えば、第１電位Ｖ１である。低電位ＶＬは、例えば、第３電位Ｖ３である。
第３磁性層１３に第２配線７０ｂが接続される。第２配線７０ｂは、第２スイッチＳｗ２により、高電位ＶＨまたは低電位ＶＬに設定される。高電位ＶＨは、例えば、第４電位Ｖ４である。低電位ＶＬは、例えば、第２電位Ｖ２である。高電位ＶＨまたは低電位ＶＬは、例えば、駆動回路７５（図１（ａ）参照）により供給される。
この例では、第１部材２１の第１領域２１ａに、電流供給部ＤＲＶが接続される。この例では、第１部材２１の第２領域２１ｂに、センスアンプＳＡが接続される。実施形態にいて、第２領域２１ｂに、電流供給部ＤＲＶが接続され、第１領域２１ａに、センスアンプＳＡが接続されても良い。実施形態において、第１領域２１ａ及び第２領域２１ｂは、互いに入れ替え可能である。
図４は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図４に示すように、磁気記憶装置１１２においても、第１部材２１、第１積層体ＳＢ１及び第２積層体ＳＢ２が設けられる。磁気記憶装置１１２においては、第１領域２１ａに、電流供給部ＤＲＶが接続される。第１部材２１の第１領域２１ａに、センスアンプＳＡが接続される。
図５は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図５に示すように、磁気記憶装置１１３においても、第１部材２１、第１積層体ＳＢ１及び第２積層体ＳＢ２が設けられる。磁気記憶装置１１３においては、第１配線７０ａに、センスアンプＳＡが接続される。第２配線７０ｂに、別のセンスアンプＳＡが接続される。
上記の電流供給部ＤＲＶ及びセンスアンプＳＡは、例えば、制御部７０（図１（ａ）参照）に含まれても良い。
図６（ａ）及び図６（ｂ）は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。
これらの図は、図１（ａ）のＣ１−Ｃ２線に相当する断面図である。
図６（ａ）及び図６（ｂ）に示すように、磁気記憶装置１１４ａ及び１１４ｂにおいては、第１中間層２５が設けられる。第１中間層２５は、Ｃｕ、Ａｇ、Ａｌ、Ａｕ及びＩｒよりなる群から選択された少なくとも１つを含む。第１中間層２５は、例えば、Ｃｕ層である。第１中間層２５は、例えば、Ａｇ層でも良い。第１中間層２５は、例えば、第１中間層領域２５ａ及び第２中間層領域２５ｂを含む。
図６（ａ）に示すように、磁気記憶装置１１４ａにおいては、第１中間層２５の第１中間層領域２５ａは、第３領域２１ｃと第２磁性層１２との間に設けられる。第１中間層２５の第２中間層領域２５ｂは、第５領域２１ｅと第４磁性層１４との間に設けられる。磁気記憶装置１１４ａにおいては、第１中間層領域２５ａは、第２中間層領域２５ｂから離れている。
図６（ｂ）に示すように、磁気記憶装置１１４ｂにおいては、第１中間層領域２５ａは、第２中間層領域２５ｂと連続している。
このような第１中間層２５を設けた場合、第１部材２１と第１中間層２５との間において、スピン軌道トルクが発生する。このスピン軌道トルクは、第１中間層２５中をスピン拡散する。例えば、第２磁性層１２の磁化への作用が強くなる。より安定した動作が得られる。
第１中間層２５の第１方向（Ｚ軸方向）に沿う厚さは、例えば、０．５ｎｍ以上２０ｎｍ以下である。このような厚さのときに、スピン軌道トルクが、良好な状態で、第２磁性層１２に供給される。例えば、第１中間層２５の厚さが０．５ｎｍよりも薄いと、均一な第１中間層２５を得ることが困難になり、安定した特性を得ることが困難になる。第１中間層２５の厚さが２０ｎｍよりも厚いと、電流のうちの、第１中間層２５に分流する電流成分が過度に多くなる。例えば、供給する電流の全体を基準としたときの効率が低下する。
図７（ａ）〜図７（ｃ）は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。
これらの図は、図１（ａ）のＣ１−Ｃ２線に相当する断面図である。
図７（ａ）〜図７（ｃ）に示すように、磁気記憶装置１１５ａ〜１１５ｃにおいては、第２中間層２６が設けられる。これらの例では、既に説明した第１中間層２５が設けられている。第２中間層２６は、Ｍｇ、Ａｌ及びＴｉよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む。例えば、第２中間層２６は、ＭｇＯを含む。第２中間層２６は、第３中間層領域２６ａ及び第４中間層領域２６ｂを含む。
磁気記憶装置１１５ａ〜１１５ｃにおいては、第２中間層２６の第３中間層領域２６ａは、第１中間層領域２５ａと第２磁性層１２との間に設けられる。第２中間層２６の第４中間層領域２６ｂは、第２中間層領域２５ｂと第４磁性層１４との間に設けられる。
磁気記憶装置１１５ａ及び１１５ｂにおいては、第３中間層領域２６ａは、第４中間層領域２６ｂから離れている。磁気記憶装置１１５ｃにおいては、第３中間層領域２６ａは、第４中間層領域２６ｂと連続している。磁気記憶装置１１５ｂ及び１１５ｃにおいては、第１中間層領域２５ａは、第２中間層領域２５ｂと連続している。
第２中間層２６を設けることで、例えば、第１部材２１の表面（他の部材との界面）に有効な電界が印加されやすくなる。これにより、第２磁性層１２の磁化の制御性がさらに向上する。さらに安定した動作が実施できる。
図８（ａ）〜図８（ｃ）は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。
これらの図は、図１（ａ）のＣ１−Ｃ２線に相当する断面図である。
図８（ａ）〜図８（ｃ）に示すように、磁気記憶装置１１６ａ〜１１６ｃにおいても、第２中間層２６が設けられる。これらの例では、既に説明した第１中間層２５が設けられている。
磁気記憶装置１１６ａ〜１１６ｃにおいては、第３中間層領域２６ａは、第１中間層領域２５ａと第３領域２１ｃとの間に設けられる。第４中間層領域２６ｂは、第２中間層領域２５ｂと第５領域２１ｅとの間にけられる。
磁気記憶装置１１６ａ及び１１６ｂにおいては、第１中間層領域２５ａは、第２中間層領域２５ｂから離れている。磁気記憶装置１１６ａにおいて、第３中間層領域２６ａは、第４中間層領域２６ｂから離れている。磁気記憶装置１１６ｂ及び１１６ｃにおいては、第３中間層領域２６ａは、第４中間層領域２６ｂと連続している。磁気記憶装置１１６ｃにおいては、第１中間層領域２５ａは、第２中間層領域２５ｂと連続している。
磁気記憶装置１１６ａ〜１１６ｃにおいても、第２中間層２６を設けることで、例えば、第１部材２１の表面（他の部材との界面）に有効な電界が印加されやすくなる。さらに安定した動作が実施できる。
第２中間層２６の第１方向（Ｚ軸方向）に沿う厚さは、０．５ｎｍ以上２０ｎｍ以下である。このような厚さにおいて、例えば、スピン軌道トルクが、良好な状態で、第２磁性層１２に伝達される。
（第２実施形態）
図９（ａ）〜図９（ｄ）は、第２実施形態に係る磁気記憶装置を例示する模式図である。
図１０は、第２実施形態に係る磁気記憶装置を例示する模式的断面図である。
図９（ａ）は斜視図である。図９（ｂ）は、図９（ａ）のＡ１−Ａ２線断面図である。図９（ｃ）は、図９（ａ）のＢ１−Ｂ２線断面図である。図９（ｄ）は、図９（ａ）のＣ１−Ｃ２線断面図である。図１０は、図９（ａ）のＤ１−Ｄ２線断面図である。図９（ａ）においては、図を見やすくするために、磁気記憶装置に含まれる絶縁部４１が省略されている。
以下において、既に説明した構成と同様の構成についての説明は、適宜省略される。
図９（ａ）〜図９（ｄ）、及び、図１０に示すように、本実施形態に係る磁気記憶装置１２０は、第１部材２１、第１磁性層１１、第２磁性層１２、第１非磁性層１１ｉ、第１中間層領域２５ａ及び制御部７０を含む。この例では、第３磁性層１３、第４磁性層１４、第２非磁性層１２ｉ及び第２中間層領域２５ｂがさらに設けられている。
第１部材２１は、第１〜第３領域２１ａ〜２１ｃを含む。この例では、第１部材２１は、第４領域２１ｄ及び第５領域２１ｅをさらに含む。この場合も、第３領域２１ｃは、第１領域２１ａと第２領域２１ｂとの間に設けられる。第４領域２１ｄは、第３領域２１ｃと第２領域２１ｂとの間に設けられる。第５領域２１ｅは、第４領域２１ｄと第２領域２１ｂとの間に設けられる。
この例においても、第１方向（第１領域２１ａから第２領域２１ｂへの第２方向と交差する方向）において、第２磁性層１２は、第３領域２１ｃと第１磁性層１１との間に設けられる。第１非磁性層１１ｉは、第１磁性層１１と第２磁性層１２との間に設けられる。
この例においても、第４磁性層１４は、第１方向（Ｚ軸方向）において、第５領域２１ｅと第３磁性層１３との間に設けられる。第２非磁性層１２ｉは、第３磁性層１３と第４磁性層１４との間に設けられる。
第１中間層領域２５ａは、第１方向（Ｚ軸方向）において、第３領域２１ｃと第２磁性層１２との間に設けられる。第１中間層領域２５ａは、Ｃｕ、Ａｇ、Ａｌ、Ａｕ及びＩｒよりなる群から選択された少なくとも１つを含む。第２中間層領域２５ｂは、第１方向において、第５領域２１ｅと第４磁性層１４との間に設けられる。第２中間層領域２５ｂは、Ｃｕ、Ａｇ、Ａｌ、Ａｕ及びＩｒよりなる群から選択された少なくとも１つを含む。
制御部７０は、第１領域２１ａ、第２領域２１ｂ、及び、第１中間層領域２５ａと電気的に接続される。この例では、制御部７０は、第２中間層領域２５ｂとさらに電気的に接続される。
例えば、第１配線７０ａにより、制御部７０の駆動回路７５と、第１中間層領域２５ａと、が電気的に接続される。第２配線７０ｂにより、制御部７０の駆動回路７５と、第２中間層領域２５ｂと、が電気的に接続される。この例では、第１配線７０ａの電流経路上に、第１スイッチＳｗ１が設けられる。第２配線７０ｂの電流経路上に、第２スイッチＳｗ２が設けられる。
以下、磁気記憶装置１２０で実施される動作の例について説明する。
図１１（ａ）〜図１１（ｄ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図１１（ａ）及び図１１（ｂ）に示すように、制御部７０は、少なくとも、第１動作ＯＰ１及び第２動作ＯＰ２を実施する。
図１１（ａ）に示すように、制御部７０は、第１動作ＯＰ１において、第１領域２１ａから第２領域２１ｂへの第１電流Ｉｗ１を第１部材２１に供給する。制御部７０は、第１動作ＯＰ１において、第１中間層領域２５ａを第１電位Ｖ１に設定し、第２中間層領域２５ｂを第２電位Ｖ２に設定する。第１電位Ｖ１及び第２電位Ｖ２は、第１部材２１の電位Ｖ０を規準にした電位である。第１電位Ｖ１は、第２電位Ｖ２よりも高い。
図１１（ｂ）に示すように、制御部７０は、第２動作ＯＰ２において、第１領域２１ａから第２領域２１ｂへの第２電流Ｉｗ２を第１部材２１に供給する。第２電流Ｉｗ２は、第１電流Ｉｗ１と同じでも良い。制御部７０は、第２動作ＯＰ２において、第１中間層領域２５ａを第３電位Ｖ３に設定し、第２中間層領域２５ｂを第４電位Ｖ４に設定する。第３電位Ｖ３及び第４電位Ｖ４は、第１部材２１の電位Ｖ０を規準にした電位である。第４電位Ｖ４は第３電位Ｖ３よりも高い。
第１動作ＯＰ１の後における第１中間層領域２５ａと第１磁性層１１との間の第１電気抵抗は、第１動作ＯＰ１の後における第２中間層領域２５ｂと第３磁性層１３との間の第２電気抵抗とは異なる。例えば、第１電気抵抗は、第２電気抵抗よりも低い。
第２動作ＯＰ２の後における第１中間層領域２５ａと第１磁性層１１との間の第３電気抵抗は、第２動作ＯＰ２の後における第２中間層領域２５ｂと第３磁性層１３との間の第４電気抵抗とは異なる。第３電気抵抗は、第１電気抵抗とは異なる。第４電気抵抗は、第２電気抵抗とは異なる。例えば、第３電気抵抗は、第４電気抵抗よりも高い。
例えば、第１動作ＯＰ１の後において、第１積層体ＳＢ１は、第１状態ＳＴＬ（例えば、低抵抗状態）である。第１動作ＯＰ１の後において、第２積層体ＳＢ２は、第２状態ＳＴＨ（例えば、高抵抗状態）である。例えば、第２動作ＯＰ２の後において、第１積層体ＳＢ１は、第２状態ＳＴＨである。第２動作ＯＰ２の後において、第２積層体ＳＢ２は、第１状態ＳＴＬである。
例えば、第１動作ＯＰ１において、第１積層体ＳＢ１及び第２積層体ＳＢ２の組みに、「０１」の情報が書き込まれる。例えば、第２動作ＯＰ２において、第１積層体ＳＢ１及び第２積層体ＳＢ２の組みに、「１０」の情報が書き込まれる。
本実施形態においても、低抵抗状態と高抵抗状態とが、入れ替わっても良い。例えば、第１電気抵抗と第２電気抵抗との差の絶対値は、第１電気抵抗と第４電気抵抗との差の第１絶対値よりも大きく、第２電気抵抗と第３電気抵抗の差の第２絶対値よりも大きい。例えば、第２電気抵抗と第４電気抵抗との差の絶対値は、上記の第１絶対値よりも大きく、上記の第２絶対値よりも大きい。
本実施形態においては、例えば、第１部材２１の表面における電界の向きが、第１中間層領域２５ａの電位及び第２中間層領域２５ｂの電位により制御される。これにより、例えば、第２磁化１２Ｍ及び第４磁化１４Ｍの向きが制御できる。
本実施形態においては、書き込み動作は、第１部材２１に流れる電流と、第１中間層領域２５ａの電位と、第２中間層領域２５ｂの電位と、により行われる。実施形態によれば、安定した動作が得られる磁気記憶装置を提供できる。
磁気記憶装置１２０においては、読み出し動作において、第１磁性層１１に電気的に接続された第１電極１１Ｅ（図１１（ａ）参照）が用いられる。読み出し動作において、第３磁性層１３に電気的に接続された第２電極１３Ｅ（図１１（ａ）参照）が用いられる。
上記の第１動作ＯＰ１において、第１電流Ｉｗ１は、第４領域２１ｄを、第１領域２１ａから第２領域２１ｂへの向きに流れる。第２動作ＯＰ２において、第２電流Ｉｗ２は、第４領域２１ｄを、第１領域２１ａから第２領域２１ｂへの向きに流れる。
例えば、第１動作ＯＰ１において、第１電流Ｉｗ１は、第３領域２１ｃを第１領域２１ａから第２領域２１ｂへの向きに流れる。第１動作ＯＰ１において、第１電流Ｉｗ１は、第５領域２１ｅを第１領域２１ａから第２領域２１ｂへの向きに流れる。第２動作ＯＰ２において、第２電流Ｉｗ２は、第３領域２１ｃを第１領域２１ａから第２領域２１ｂへの向きに流れる。第２動作ＯＰ２において、第２電流Ｉｗ２は、第５領域２１ｅを第１領域２１ａから第２領域２１ｂへの向きに流れる。
図１１（ｃ）及び図１１（ｄ）に示すように、制御部７０は、第３動作ＯＰ３及び第４動作ＯＰ４をさらに実施しても良い。
図１１（ｃ）に示すように、制御部７０は、第３動作ＯＰ３において、第１領域２１ａから第２領域２１ｂへの第３電流Ｉｗ３を第１部材２１に供給する。制御部７０は、第３動作ＯＰ３において、第１中間層領域２５ａを第１電位Ｖ１に設定し、第２中間層領域２５ｂを第４電位Ｖ４に設定する。第４電流Ｉｗ４は、第３電流Ｉｗ３と同じでも良い。
制御部７０は、第４動作ＯＰ４において、第１領域２１ａから第２領域２１ｂへの第４電流Ｉｗ４を第１部材２１に供給する。制御部７０は、第４動作ＯＰ４において、第１中間層領域２５ａを第３電位Ｖ３に設定し、第２中間層領域２５ｂを第２電位Ｖ２に設定する。
例えば、第３動作ＯＰ３の後における第１中間層領域２５ａと第１磁性層１１との間の第５電気抵抗は、第２電気抵抗よりも低い。第３動作ＯＰ３の後における第２中間層領域２５ｂと第３磁性層１３との間の第６電気抵抗は、第２電気抵抗よりも低い。例えば、第３動作ＯＰ３の後において、第１積層体ＳＢ１は、第１状態ＳＴＬ（例えば、低抵抗状態）である。第３動作ＯＰ３の後において、第２積層体ＳＢ２は、第１状態ＳＴＬである。
例えば、第４動作ＯＰ４の後における第１中間層領域２５ａと第１磁性層１１との間の第７電気抵抗は、第１電気抵抗よりも高い。第４動作ＯＰ４の後における第２中間層領域２５ｂと第３磁性層１３との間の第８電気抵抗は第１電気抵抗よりも高い。例えば、第４動作ＯＰ４の後において、第１積層体ＳＢ１は、第２状態ＳＴＨ（例えば、高抵抗状態）である。第４動作ＯＰ４の後において、第２積層体ＳＢ２は、第２状態ＳＴＨである。
既に説明したように、低抵抗状態と高抵抗状態とが、入れ替わっても良い。従って、実施形態において、第３動作ＯＰ３の後における第１部材２１と第１磁性層１１との間の第５電気抵抗と、第３電気抵抗と、の差の絶対値は、第１絶対値（第１電気抵抗と第４電気抵抗との差の絶対値）よりも大きく、第２絶対値（第２電気抵抗と第３電気抵抗の差の絶対値）よりも大きい。
第３動作ＯＰ３の後における第１部材２１と第３磁性層１３との間の第６電気抵抗と、第２電気抵抗と、の差の絶対値は、第１絶対値よりも大きく、第２絶対値よりも大きい。
第４動作ＯＰ４の後における第１部材２１と第１磁性層１１との間の第７電気抵抗と、第１電気抵抗と、の差の絶対値は、第１絶対値よりも大きく、第２絶対値よりも大きい。
第４動作ＯＰ４の後における第１部材２１と第３磁性層１３との間の第８電気抵抗と、第４電気抵抗と、の差の絶対値は、第１絶対値よりも大きく、第２絶対値よりも大きい。
上記の磁気記憶装置１２０においては、複数の積層体が設けられている。実施形態において、１つの積層体（例えば第１積層体ＳＢ１）が設けられる場合には、以下のような動作が行われても良い。
この場合も、制御部７０は、少なくとも、第１動作ＯＰ１及び第２動作ＯＰ２を実施する。図１１（ａ）に示すように、制御部７０は、第１動作ＯＰ１において、第１領域２１ａから第２領域２１ｂへの第１電流Ｉｗ１を第１部材２１に供給する。制御部７０は、第１動作ＯＰ１において、第１中間層領域２５ａを、第１部材２１の電位Ｖ０を規準にした第１電位（図１に示す「Ｖ１」）に設定する。
図１１（ｂ）に示すように、制御部７０は、第２動作ＯＰ２において、第１領域２１ａから第２領域２１ｂへの第２電流Ｉｗ２を第１部材２１に供給する。制御部７０は、第２動作ＯＰ２において、第１中間層領域２５ａを、第１部材２１の電位Ｖ０を規準にした第２電位（図１１（ｂ）に示す「Ｖ３」）に設定する。この第２電位（図１１（ｂ）に示す「Ｖ３」）は、第１電位（図１１（ａ）に示す「Ｖ１」）とは、異なる。第１動作ＯＰ１の後における第１中間層領域２５ａと第１磁性層１１との間の第１電気抵抗は、第２動作ＯＰ２の後における第１中間層領域２５ａと第１磁性層１１との間の第２電気抵抗とは異なる。
図１２は、第２実施形態に係る磁気記憶装置を例示する模式的断面図である。
図１２は、図９（ａ）のＤ１−Ｄ２線に相当する断面図である。
図１２に示すように、磁気記憶装置１２１は、第１部材２１、第１磁性層１１、第２磁性層１２、第１非磁性層１１ｉ、第３磁性層１３、第４磁性層１４、第２非磁性層１２ｉ、第１中間層領域２５ａ及び第２中間層領域２５ｂに加えて、第３中間層領域２６ａ及び第４中間層領域２６ｂをさらに含む。磁気記憶装置１２１は、制御部７０をさらに含んでも良い。図１２では、制御部７０は省略されている。
第３中間層領域２６ａは、第３領域２１ｃと第１中間層領域２５ａとの間に設けられる。第３中間層領域２６ａは、Ｍｇ、Ａｌ及びＴｉよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む。
第４中間層領域２６ｂは、第５領域２１ｅと第２中間層領域２５ｂとの間に設けられる。第４中間層領域２６ｂは、Ｍｇ、Ａｌ及びＴｉよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む。
第３中間層領域２６ａ及び第４中間層領域２６ｂは、例えば、ＭｇＯを含む。第３中間層領域２６ａ及び第４中間層領域２６ｂが設けられることで、第３領域２１ｃの表面、及び、第５領域２１ｅの表面に、効果的に電界を印加できる。より安定した動作が得られる。
以下、第１部材２１、第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｉの例について説明する。これらの説明は、上記の実施形態の任意の例に適用できる。以下の第１磁性層１１に関する説明は、第３磁性層１３に適用できる。以下の第２磁性層１２に関する説明は、第４磁性層１４に適用できる。以下の第１非磁性層１１ｉに関する説明は、第２非磁性層１２ｉに適用できる。
第１部材２１は、例えば、Ｂｉ、Ｓｂ及びＴｅを含む。
第２磁性層１２は、例えば、強磁性材料及び軟磁性材料の少なくともいずれかを含む。第２磁性層１２は、例えば、人工格子を含んでも良い。
第２磁性層１２は、例えば、ＦｅＰｄ、ＦｅＰｔ、ＣｏＰｄ及びＣｏＰｔよりなる群から選択された少なくとも１つを含む。上記の軟磁性材料は、例えば、ＣｏＦｅＢを含む。上記の人工格子は、例えば、第１膜と第２膜を含む積層膜を含む。第１膜は、例えば、ＮｉＦｅ、Ｆｅ及びＣｏの少なくともいずれかを含む。第２膜は、例えば、Ｃｕ、Ｐｄ及びＰｔの少なくともいずれかを含む。第１膜は、例えば、磁性材料であり、第２膜は、非磁性材料である。
第１非磁性層１１ｉは、例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＴｉＯ、ＶＯ、ＮｂＯ及びＡｌ２Ｏ３よりなる群から選択された少なくとも１つを含む。第１非磁性層１１ｉは、例えば、トンネルバリア層である。第１非磁性層１１ｉがＭｇＯを含む場合、第１非磁性層１１ｉの厚さは、例えば、約１ｎｍである。
第１磁性層１１は、例えば、Ｃｏ及びＣｏＦｅＢから選択された少なくとも１つを含む。
第１磁性層１１は、例えば、第１〜第３膜を含んでも良い。第１膜は、第３膜と第１非磁性層１１ｉとの間に設けられる。第２膜は、第１膜と第３膜との間に設けられる。第１膜は、例えば、ＣｏＦｅＢ膜を含む。第２膜は、例えば、Ｒｕ膜を含む。第３膜は、例えば、ＣｏＦｅＢ膜を含む。
例えば、第１磁性層１１及び第２磁性層１２の少なくともいずれかは、面内磁化膜である。これらの磁性層の少なくともいずれかは、垂直磁化膜でも良い。
例えば、第１積層体ＳＢ１において、強磁性または反強磁性の層が設けられても良い。この層と第１非磁性層１１ｉとの間に、第１磁性層１１が設けられる。この層は、例えば、ＩｒＭｎ層である。この層は、第１磁性層１１の第１磁化１１Ｍを固定する。この層の上にＴａ層が設けられても良い。
図１３は、実施形態に係る磁気記憶装置を示す模式図である。
図１３に示すように、磁気記憶装置３１０においては、複数の第１配線（配線ＷＬａ１及び配線ＷＬａ２）、複数の第２配線（配線ＷＬｂ１及び配線ＷＬｂ２）、複数の第３配線（複数の配線ＷＬｓ）、複数の第４配線（配線ＢＬａ１及びＢＬａ２）、及び、複数の第５配線（配線ＢＬｂ１及びＢＬｂ２）が設けられる。例えば、複数の第２配線は、複数の第１配線の沿う方向に沿う。例えば、複数の第３配線は、複数の第１配線の沿う方向に沿う。複数の第１配線の１つと、複数の第２配線の１つと、の間に、複数の第３配線が設けられる。
例えば、複数の第５配線は、複数の第４配線の沿う方向に沿う。複数の第１配線、複数の第２配線及び、複数の第３配線の沿う方向は、複数の第４配線及び複数の第５配線の沿う方向と交差する。
第１部材２１の端（例えば第１領域２１ａ）は、スイッチＳｗａの１つの端子と接続される。スイッチＳｗａの別の端子は、配線ＷＬａ１と接続される。第１部材２１の別の端（例えば第２領域２１ｂ）は、スイッチＳｗｂの１つの端子と接続される。スイッチＳｗｂの別の端子は、配線ＷＬｂ１と接続される。
複数の積層体ＳＢｎのそれぞれの端は、第１部材２１と接続される。複数の積層体ＳＢｎのそれぞれの別の端は、スイッチＳｗｎの１つの端子と接続される。スイッチＳｗｎの１つの端子は、配線ＢＬａ１と接続される。
スイッチＳｗａ及びスイッチＳｗｂのゲートは、配線ＢＬｂ１と接続される。スイッチＳｗｎ（複数のスイッチ）のゲートは、複数の第３配線（複数の配線ＷＬｓ）の１つと接続される。
複数の第１〜第５配線に対応して、複数の第１部材２１が設けられる。例えば、スイッチＳｗａ及びスイッチＳｗｂを配線ＢＬｂ１（及び配線ＢＬｂ２）で動作させることにより、複数の第１部材２１が選択できる。選択された第１部材２１について、スイッチＳｗｎを配線ＷＬｓで動作させることで、複数の積層体ＳＢｎに所望の電圧が印加される。
例えば、複数の積層体ＳＢｎに異なる電圧が印加されることで、第１情報または第２情報が書き込まれる。
上記の各種のスイッチの動作により、複数の積層体ＳＢｎのそれぞれの電気抵抗に対応する特性（電気抵抗、電流または電圧）が検出できる。これにより、書き込まれた情報が、読み出される。上記の各種のスイッチの少なくとも一部は、制御部７０に含まれても良い。
実施形態によれば、より安定した動作が得られる磁気記憶装置が提供できる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、電気的な素子（トランジスタなどのスイッチなど）が挿入されて、これらの複数の導電体の間に電流が流れる状態を形成可能な状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる第１部材、磁性層、非磁性層、及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…第１磁性層、 １１Ｅ…第１電極、 １１Ｍ…第１磁化、 １１ｉ…第１非磁性層、 １２…第２磁性層、 １２Ｍ…第２磁化、 １２ｉ…第２非磁性層、 １３…第３磁性層、 １３Ｅ…第２電極、 １３Ｍ…第３磁化、 １４…第４磁性層、 １４Ｍ…第４磁化、 ２０ｓ…基体、 ２１…第１部材、 ２１ａ〜２１ｅ…第１〜第５領域、 ２５…第１中間層、 ２５ａ、２５ｂ…第１、第２中間層領域、 ２６…第２中間層、 ２６ａ、２６ｂ…第３、第４中間層領域、 ４１…絶縁部、 ７０…制御部、 ７０ａ、７０ｂ…第１、第２配線、 ７５…駆動回路、 １１０〜１１３、１１４ａ、１１４ｂ、１１５ａ〜１１５ｃ、１１６ａ〜１１６ｃ、１２０、１２１、３１０…磁気記憶装置、 ＢＬａ１、ＢＬａ２、ＢＬｂ１、ＢＬｂ２…配線線、 ＤＲＶ…電流供給部、 Ｉｗ１〜Ｉｗ４…第１〜第４電流、 ＯＰ１〜ＯＰ４…第１〜第４動作、 ＳＡ…センスアンプ、 ＳＢ１、ＳＢ２…第１、第２積層体、 ＳＢｎ…積層体、 ＳＢｎ…積層体、 ＳＴＨ…第２状態、 ＳＴＬ…第１状態、 Ｓｗ１、Ｓｗ２…第１、第２スイッチ、 Ｓｗａ、Ｓｗｂ、Ｓｗｎ…スイッチ、 Ｖ０…電位、 Ｖ１〜Ｖ４…第１〜第４電位、 ＶＨ…高電位、 ＨＬ…低電位、 ＷＬａ１、ＷＬａ２、ＷＬｂ１、ＷＬｂ２、ＷＬｓ…配線

Claims (13)

  1. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む第１部材と、
    第１メモリセルであって、第１磁性層と、前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、を含む前記第１メモリセルと、
    第２メモリセルと、
    Ｃｕ、Ａｇ、Ａｌ、Ａｕ及びＩｒよりなる群から選択された少なくとも１つを含む第１中間層と、
    前記第１領域、前記第２領域及び前記第１磁性層と電気的に接続された制御部と、
    を備え、
    前記第１部材は、前記第３領域と前記第２領域との間の第４領域と、前記第４領域と前記第２領域との間の第５領域と、をさらに含み、
    前記第２メモリセルは、
    第３磁性層と、
    前記第１方向において前記第５領域と前記第３磁性層との間に設けられた第４磁性層と、
    前記第３磁性層と前記第４磁性層との間に設けられた第２非磁性層と、
    を含み、
    前記制御部は、前記第１領域から前記第２領域への第１電流を前記第１部材に供給しつつ、前記第１磁性層を第１電位に設定して、前記第１メモリセルに第１情報を書き込み、
    前記制御部は、前記第１電流を前記第１部材に供給しつつ、前記第１磁性層を前記第１電位とは異なる第２電位に設定して、前記第１メモリセルに前記第１情報とは異なる第２情報を書き込み、
    前記制御部は、前記第３磁性層とさらに電気的に接続され、
    前記制御部は、前記第１電流を前記第１部材に供給しつつ、前記第３磁性層を第３電位に設定して、前記第２メモリセルに前記第１情報を書き込み、
    前記制御部は、前記第１電流を前記第１部材に供給しつつ、前記第３磁性層を前記第３電位とは異なる第４電位に設定して、前記第２メモリセルに前記第２情報を書き込み、
    前記第１中間層の第１中間層領域は、前記第３領域と前記第２磁性層との間に設けられ、
    前記第１中間層の第２中間層領域は、前記第５領域と前記第４磁性層との間に設けられた、磁気記憶装置。
  2. 前記第１中間層領域は、前記第２中間層領域から離れている、請求項１記載の磁気記憶装置。
  3. 前記第１中間層の前記第１方向に沿う厚さは、０．５ｎｍ以上２０ｎｍ以下である、請求項１または２に記載の磁気記憶装置。
  4. Ｍｇ、Ａｌ及びＴｉよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む第２中間層をさらに備え、
    前記第２中間層の第３中間層領域は、前記第１中間層領域と前記第２磁性層との間に設けられる、または、前記第１中間層領域と前記第３領域との間に設けられ、
    前記第２中間層の第４中間層領域は、前記第２中間層領域と前記第４磁性層との間に設けられる、または、前記第２中間層領域と前記第５領域との間にけられる、請求項１〜３のいずれか１つに記載の磁気記憶装置。
  5. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む第１部材と、
    第１磁性層と、
    前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
    前記第１方向において前記第３領域と前記第２磁性層との間に設けられ、Ｃｕ、Ａｇ、Ａｌ、Ａｕ及びＩｒよりなる群から選択された少なくとも１つを含む第１中間層領域と、
    前記第１領域、前記第２領域、前記第１中間層領域と電気的に接続された制御部と、
    を備え、
    前記制御部は、第１動作において、前記第１領域から前記第２領域への第１電流を前記第１部材に供給し、前記第１中間層領域を、前記第１部材の電位を規準にした第１電位に設定し、
    前記制御部は、第２動作において、前記第１領域から前記第２領域への第２電流を前記第１部材に供給し、前記第１中間層領域を前記第１部材の前記電位を規準にした第２電位に設定し、前記第２電位は、前記第１電位とは異なり、
    前記第１動作の後における前記第１中間層領域と前記第１磁性層との間の第１電気抵抗は、前記第２動作の後における前記第１中間層領域と前記第１磁性層との間の第２電気抵抗とは異なる、磁気記憶装置。
  6. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、前記第３領域と前記第２領域との間の第４領域と、前記第４領域と前記第２領域との間の第５領域と、を含む第１部材と、
    第１磁性層と、
    前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
    第３磁性層と、
    前記第１方向において前記第５領域と前記第３磁性層との間に設けられた第４磁性層と、
    前記第３磁性層と前記第４磁性層との間に設けられた第２非磁性層と、
    前記第１方向において前記第３領域と前記第２磁性層との間に設けられ、Ｃｕ、Ａｇ、Ａｌ、Ａｕ及びＩｒよりなる群から選択された少なくとも１つを含む第１中間層領域と、
    前記第１方向において前記第５領域と前記第４磁性層との間に設けられ、Ｃｕ、Ａｇ、Ａｌ、Ａｕ及びＩｒよりなる群から選択された少なくとも１つを含む第２中間層領域と、
    前記第１領域、前記第２領域、前記第１中間層領域及び前記第２中間層領域と電気的に接続された制御部と、
    を備え、
    前記制御部は、第１動作において、前記第１領域から前記第２領域への第１電流を前記第１部材に供給し、前記第１中間層領域を、前記第１部材の電位を規準にした第１電位に設定し、前記第２中間層領域を、前記第１部材の前記電位を規準にした第２電位に設定し、前記第１電位は前記第２電位よりも高く、
    前記制御部は、第２動作において、前記第１領域から前記第２領域への第２電流を前記第１部材に供給し、前記第１中間層領域を、前記第１部材の前記電位を規準にした第３電位に設定し、前記第２中間層領域を前記第１部材の電位を規準にした第４電位に設定し、前記第４電位は前記第３電位よりも高く、
    前記第１動作の後における前記第１中間層領域と前記第１磁性層との間の第１電気抵抗は、前記第１動作の後における前記第２中間層領域と前記第３磁性層との間の第２電気抵抗とは異なり、
    前記第２動作の後における前記第１中間層領域と前記第１磁性層との間の第３電気抵抗は、前記第２動作の後における前記第２中間層領域と前記第３磁性層との間の第４電気抵抗とは異なり、
    前記第３電気抵抗は、前記第１電気抵抗とは異なり、
    前記第４電気抵抗は、前記第２電気抵抗とは異なる、磁気記憶装置。
  7. 前記第１電気抵抗と前記第２電気抵抗との差の絶対値は、前記第１電気抵抗と前記第４電気抵抗との差の第１絶対値よりも大きく、前記第２電気抵抗と前記第３電気抵抗の差の第２絶対値よりも大きく、
    前記第２電気抵抗と前記第４電気抵抗との差の絶対値は、前記第１絶対値よりも大きく、前記第２絶対値よりも大きい、請求項６記載の磁気記憶装置。
  8. 前記第１動作において、前記第１電流は、前記第４領域を前記第１領域から前記第２領域への向きに流れ、
    前記第２動作において、前記第２電流は、前記第４領域を前記第１領域から前記第２領域への向きに流れる、請求項６または７に記載の磁気記憶装置。
  9. 前記制御部は、第３動作及び第４動作をさらに実施し、
    前記制御部は、前記第３動作において、前記第１領域から前記第２領域への第３電流を前記第１部材に供給し、前記第１中間層領域を前記第１電位に設定し、前記第２中間層領域を前記第４電位に設定し、
    前記制御部は、前記第４動作において、前記第１領域から前記第２領域への第４電流を前記第１部材に供給し、前記第１中間層領域を前記第３電位に設定し、前記第２中間層領域を前記第２電位に設定し、
    前記第３動作の後における前記第１部材と前記第１磁性層との間の第５電気抵抗と、前記第３電気抵抗と、の差の絶対値は、前記第１絶対値よりも大きく、前記第２絶対値よりも大きく、
    前記第３動作の後における前記第１部材と前記第３磁性層との間の第６電気抵抗と、前記第２電気抵抗と、の差の絶対値は、前記第１絶対値よりも大きく、前記第２絶対値よりも大きく、
    前記第４動作の後における前記第１部材と前記第１磁性層との間の第７電気抵抗と、前記第１電気抵抗と、の差の絶対値は、前記第１絶対値よりも大きく、前記第２絶対値よりも大きく、
    前記第４動作の後における前記第１部材と前記第３磁性層との間の第８電気抵抗と、前記第４電気抵抗と、の差の絶対値は、前記第１絶対値よりも大きく、前記第２絶対値よりも大きい、請求項７記載の磁気記憶装置。
  10. 前記第３領域と前記第１中間層領域との間、または、前記第１中間層領域と前記第２磁性層との間に設けられ、Ｍｇ、Ａｌ及びＴｉよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む第３中間層領域と、
    前記第５領域と前記第２中間層領域との間、または、前記第２中間層領域と前記第４磁性層との間に設けられ、Ｍｇ、Ａｌ及びＴｉよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む第４中間層領域と、
    をさらに備えた請求項６〜９のいずれか１つに記載の磁気記憶装置。
  11. 前記第３中間層領域は、前記第４中間層領域と連続している、請求項１０記載の磁気記憶装置。
  12. 前記第１部材は、Ｂｉ、Ｓｂ及びＴｅを含む、請求項１〜１１のいずれか１つに記載の磁気記憶装置。
  13. 前記第１部材は、（ＢｉＳｂ）２Ｔｅ３を含む、請求項１〜１１のいずれか１つに記載の磁気記憶装置。
JP2018051724A 2018-03-19 2018-03-19 磁気記憶装置 Active JP6530527B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018051724A JP6530527B1 (ja) 2018-03-19 2018-03-19 磁気記憶装置
US16/118,937 US10783947B2 (en) 2018-03-19 2018-08-31 Magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018051724A JP6530527B1 (ja) 2018-03-19 2018-03-19 磁気記憶装置

Publications (2)

Publication Number Publication Date
JP6530527B1 true JP6530527B1 (ja) 2019-06-12
JP2019165099A JP2019165099A (ja) 2019-09-26

Family

ID=66821653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018051724A Active JP6530527B1 (ja) 2018-03-19 2018-03-19 磁気記憶装置

Country Status (2)

Country Link
US (1) US10783947B2 (ja)
JP (1) JP6530527B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022123726A1 (ja) * 2020-12-10 2022-06-16 Tdk株式会社 磁化回転素子、磁気抵抗効果素子、磁気メモリ及び配線の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11387404B2 (en) * 2018-09-13 2022-07-12 Intel Corporation Magnetoelectric spin orbit logic based minority gate
US11489108B2 (en) * 2020-04-28 2022-11-01 Western Digital Technologies, Inc. BiSb topological insulator with seed layer or interlayer to prevent sb diffusion and promote BiSb (012) orientation
US11495741B2 (en) 2020-06-30 2022-11-08 Western Digital Technologies, Inc. Bismuth antimony alloys for use as topological insulators

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5491757B2 (ja) * 2009-03-27 2014-05-14 株式会社東芝 磁気抵抗素子および磁気メモリ
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
EP2741295B1 (en) 2012-12-04 2016-03-02 Imec Spin transfer torque magnetic memory device
US9647032B2 (en) * 2014-08-27 2017-05-09 Avalanche Technology, Inc. Spin-orbitronics device and applications thereof
US9425738B2 (en) * 2014-11-13 2016-08-23 Regents Of The University Of Minnesota Spin current generation with nano-oscillator
US9542987B2 (en) * 2015-02-02 2017-01-10 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with low switching current density
JP6200471B2 (ja) 2015-09-14 2017-09-20 株式会社東芝 磁気メモリ
US10269402B2 (en) 2015-09-15 2019-04-23 Imec Vzw Magnetic topological soliton detection
JP6270934B2 (ja) * 2015-12-14 2018-01-31 株式会社東芝 磁気メモリ
US9881660B2 (en) * 2015-12-14 2018-01-30 Kabushiki Kaisha Toshiba Magnetic memory
US10497417B2 (en) * 2016-06-01 2019-12-03 Tdk Corporation Spin current assisted magnetoresistance effect device
US10283561B2 (en) * 2016-12-14 2019-05-07 Regents Of The University Of Minnesota Two-terminal spintronic devices
EP3343655B1 (en) * 2016-12-29 2022-03-02 IMEC vzw Magnetic tunnel junction device
JP6881148B2 (ja) * 2017-08-10 2021-06-02 Tdk株式会社 磁気メモリ
US10522590B2 (en) * 2018-03-14 2019-12-31 Avalanche Technology, Inc. Magnetic memory incorporating dual selectors
US10447277B1 (en) * 2018-09-04 2019-10-15 University Of Rochester Method of electrical reconfigurability and an electrical reconfigurable logic gate device instrinsically enabled by spin-orbit materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022123726A1 (ja) * 2020-12-10 2022-06-16 Tdk株式会社 磁化回転素子、磁気抵抗効果素子、磁気メモリ及び配線の製造方法

Also Published As

Publication number Publication date
US10783947B2 (en) 2020-09-22
JP2019165099A (ja) 2019-09-26
US20190287597A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
JP6530527B1 (ja) 磁気記憶装置
US10529914B2 (en) Magnetic memory
JP3892736B2 (ja) 半導体記憶装置
JP3576111B2 (ja) 磁気抵抗効果素子
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
US7851840B2 (en) Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
WO2017159432A1 (ja) 磁気メモリ
JP6526860B1 (ja) 磁気記憶装置
JP2005116923A (ja) スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ
US8625327B2 (en) Magnetic random access memory and initializing method for the same
JP5488465B2 (ja) 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法
JP2007005555A (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2007273495A (ja) 磁気メモリ装置及びその駆動方法
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JPWO2009128486A1 (ja) 磁気メモリ素子の記録方法
JP2003188358A (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子
WO2019077661A1 (ja) トンネル磁気抵抗効果素子、磁気メモリ、内蔵型メモリ、及びトンネル磁気抵抗効果素子を作製する方法
KR20080003709A (ko) 기억 장치
JP2020031085A (ja) 磁気記憶装置
JP2020155442A (ja) 磁気デバイス
JP6658982B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP2006295001A (ja) 記憶素子及びメモリ
WO2019092816A1 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
US20030063491A1 (en) Magneto resistive film, method of manufacturing magnetoresistive film, and memory using magnetoresistive film
JP2019057550A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190516

R151 Written notification of patent or utility model registration

Ref document number: 6530527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151