CN110890461B - 嵌入式磁阻式随机存取存储器的制造方法 - Google Patents

嵌入式磁阻式随机存取存储器的制造方法 Download PDF

Info

Publication number
CN110890461B
CN110890461B CN201811050528.4A CN201811050528A CN110890461B CN 110890461 B CN110890461 B CN 110890461B CN 201811050528 A CN201811050528 A CN 201811050528A CN 110890461 B CN110890461 B CN 110890461B
Authority
CN
China
Prior art keywords
dielectric layer
layer
metal nitride
embedded
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811050528.4A
Other languages
English (en)
Other versions
CN110890461A (zh
Inventor
洪庆文
李昆儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201811050528.4A priority Critical patent/CN110890461B/zh
Priority to US16/144,888 priority patent/US10535817B1/en
Publication of CN110890461A publication Critical patent/CN110890461A/zh
Application granted granted Critical
Publication of CN110890461B publication Critical patent/CN110890461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种嵌入式磁阻式随机存取存储器的制造方法，包括以下步骤。在基底结构上形成存储单元堆叠结构。存储单元堆叠结构包括第一电极、第二电极与磁性隧穿接面结构。形成覆盖存储单元堆叠结构的第一介电层。在第一介电层上形成金属氮化物层。在金属氮化物层上形成第二介电层。以金属氮化物层作为终止层，对第二介电层进行第一化学机械研磨制作工艺，以暴露出金属氮化物层。进行回蚀刻制作工艺，以完全移除金属氮化物层，且暴露出第一介电层。进行第二化学机械研磨制作工艺，以暴露出第二电极。上述制造方法可具有较佳的平坦化效果。

Description

嵌入式磁阻式随机存取存储器的制造方法
技术领域
本发明涉及一种半导体结构的制造方法，且特别涉及一种嵌入式磁阻式随机存取存储器(embedded magnetoresistive random access memory，eMRAM)的制造方法。
背景技术
在物联网(internet of things，IOT)终端设备所使用的芯片可包含许多不同功能的元件区块，如嵌入式存储器区、逻辑元件区(logic device region)、射频元件区(RFdevice region)与静态随机存取存储器区(static random access memory(SRAM)region)等。
在使用嵌入式磁阻式随机存取存储器作为芯片中的嵌入式存储器的情况下，由于会在嵌入式存储器区中形成嵌入式磁阻式随机存取存储器的存储单元堆叠结构，加上嵌入式存储器区在芯片上所占的面积较小，因此后续形成于上述存储单元堆叠结构上的介电层会在嵌入式存储器区与其他区域之间形成较大的阶段高度差(step height)。如此一来，在通过化学机械研磨法对上述介电层进行平坦化之后，会产生严重的碟状凹陷(dishing)，而损及平坦化效果。
发明内容
本发明提供一种嵌入式磁阻式随机存取存储器的制造方法，其可具有较佳的平坦化效果。
本发明提出一种嵌入式磁阻式随机存取存储器的制造方法，包括以下步骤。在基底结构上形成存储单元堆叠结构。存储单元堆叠结构包括第一电极、第二电极与磁性隧穿接面(magnetic tunnel junction，MJT)结构。第一电极位于基底结构上。第二电极位于第一电极上。磁性隧穿接面结构位于第一电极与第二电极之间。形成覆盖存储单元堆叠结构的第一介电层。在第一介电层上形成金属氮化物层。在金属氮化物层上形成第二介电层。以金属氮化物层作为终止层，对第二介电层进行第一化学机械研磨制作工艺，以暴露出金属氮化物层。进行回蚀刻制作工艺，以完全移除金属氮化物层，且暴露出第一介电层。进行第二化学机械研磨制作工艺，以暴露出第二电极。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，回蚀刻制作工艺例如是无选择比的干式蚀刻制作工艺。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，存储单元堆叠结构还可包括晶种层(seed layer)。晶种层位于第一电极与磁性隧穿接面结构之间。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，存储单元堆叠结构还可包括阻障层。位于第一电极与基底结构之间。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，还可包括在形成第一介电层之前，形成覆盖存储单元堆叠结构的保护层。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，第一介电层的介电常数与第二介电层的介电常数可为不同。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，第一介电层的介电常数与第二介电层的介电常数可为相同。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，第一介电层的材料例如是超低介电常数(ultra low-k，ULK)材料。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，金属氮化物层的材料例如是氮化钛(TiN)或氮化钽(TaN)。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，第二介电层的材料例如是四乙氧基硅烷(tetraethosiloxane，TEOS)氧化物。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，还可包括在进行第一化学机械研磨制作工艺之后与进行回蚀刻制作工艺之前，进行湿式清洗制作工艺。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，湿式清洗制作工艺的清洗剂例如是超稀释氢氟酸(ultra-dilute hydrofluoric acid，UDHF)。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，还可包括在进行回蚀刻制作工艺之后，进行湿式清洗制作工艺。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，湿式清洗制作工艺的清洗剂例如是超稀释氢氟酸(UDHF)。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，基底结构可定义有彼此相邻的嵌入式存储器区与元件区。存储单元堆叠结构可位于嵌入式存储器区中。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，在进行第一化学机械研磨制作工艺之前，嵌入式存储器区中的第一介电层的高度可高于元件区中的第一介电层的高度，嵌入式存储器区中的金属氮化物层的高度可高于元件区中的金属氮化物层的高度，且嵌入式存储器区中的第二介电层的高度可高于元件区中的第二介电层的高度。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，在进行第一化学机械研磨制作工艺之后，嵌入式存储器区中的金属氮化物层的高度可高于元件区中的金属氮化物层的高度，嵌入式存储器区中的金属氮化物层可被暴露出来，且部分第二介电层可残留在元件区中的金属氮化物层上。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，回蚀刻制作工艺移除更可移除残留在金属氮化物层上的第二介电层且更可移除部分第一介电层。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，在进行回蚀刻制作工艺之后，嵌入式存储器区中的第一介电层的高度与元件区中的第一介电层的高度可为相同。
依照本发明的一实施例所述，在上述的嵌入式磁阻式随机存取存储器的制造方法中，在进行第二化学机械研磨制作工艺之后，嵌入式存储器区中的第一介电层的高度与元件区中的第一介电层的高度可为相同。
基于上述，在本发明所提出的嵌入式磁阻式随机存取存储器的制造方法中，可通过进行以金属氮化物层作为终止层的第一化学机械研磨制作工艺、用于暴露出第一介电层的回蚀刻制作工艺与用于暴露出第二电极的第二化学机械研磨制作工艺，而使得上述嵌入式磁阻式随机存取存储器的制造方法具有较佳的平坦化效果。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1F为本发明一实施例的嵌入式磁阻式随机存取存储器的制造流程剖视图。
符号说明
100：基底结构
102：存储单元堆叠结构
104：基底
106、128、132、136：介电层
108、110、140：导体层
112、114、120b、124、142：阻障层
116、118：电极
120：磁性隧穿接面结构
120a、120c：铁磁层
122：晶种层
126：顶盖层
130：保护层
134：金属氮化物层
138：开口
R1：嵌入式存储器区
R2：元件区
具体实施方式
图1A至图1F为本发明一实施例的嵌入式磁阻式随机存取存储器的制造流程剖视图。
请参照图1A，在基底结构100上形成存储单元堆叠结构102。基底结构100可定义有彼此相邻的嵌入式存储器区R1与元件区R2。元件区R2例如是逻辑元件区、射频元件区或静态随机存取存储器区。在本实施例中，元件区R2是以逻辑元件区为例来进行说明，但本发明并不以此为限。
基底结构100可包括基底104。基底104可为半导体基底，如硅基底。此外，根据产品需求，可在基底104中形成所需的掺杂区(未示出)及/或半导体元件(未示出)。在图1A中，将基底100绘示为单层结构，以简化说明。此外，根据产品需求，基底结构100还可包括所需的半导体元件、介电层及/或内连线结构等构件。举例来说，基底结构100还可包括介电层106、导体层108、导体层110、阻障层112与阻障层114中的至少一者，但本发明并不以此为限。导体层108、导体层110、阻障层112与阻障层114可作为内连线结构。介电层106位于基底104上。介电层106的材料例如是氧化硅。导体层108与导体层110分别位于存储器区R1与元件区R2的介电层106中。导体层108与导体层110的材料例如是铜、铝或钨。阻障层112位于介电层106与导体层108之间。阻障层114位于介电层106与导体层110之间。阻障层112与阻障层114的材料例如是钛(Ti)、氮化钛(TiN)或其组合。
存储单元堆叠结构102可位于嵌入式存储器区R1中。存储单元堆叠结构102包括电极116、电极118与磁性隧穿接面结构120，且还可包括晶种层122与阻障层124中的至少一者。电极116位于基底结构100上。在本实施例中，电极116是以位于导体层108上为例来进行说明。电极116的材料例如是钨(W)。电极118位于电极116上。电极118的材料例如是钽(Ta)。
磁性隧穿接面结构120位于电极116与电极118之间。举例来说，磁性隧穿接面结构120可包括依序位于电极116上的铁磁层120a、阻障层120b与铁磁层120c。阻障层120b将铁磁层120a与铁磁层120c隔开。铁磁层120a的材料例如是钴(Co)、铁(Fe)、硼(B)或其组合。阻障层120b的材料例如是氧化镁、氧化铝或其组合。铁磁层120c的材料例如是钴(Co)、铁(Fe)、硼(B)或其组合。
在一些实施例中，下方的铁磁层120a可具有固定的或被钉扎的(pinned)磁性方向，且上方的铁磁层120c可具有可变的或自由的磁性方向，而可于两个或更多的不同的磁极性(magnetic polarity)间切换，上述不同的磁极性可各自代表不同之资料状态。在其他的实施例中，磁性隧穿接面结构120可垂直地倒装(flipped)，亦即下方的铁磁层可具有自由的磁性方向，而上方的铁磁层可具有被钉扎的磁性方向。虽然磁性隧穿接面结构120是以上述实施例进行说明，但本发明并不以此为限，所述技术领域具有通常知识者可依据产品需求来调整磁性隧穿接面结构120的结构。
晶种层122位于电极116与磁性隧穿接面结构120之间。晶种层122的材料例如是氮化钽(TaN)。阻障层124位于电极116与基底结构100之间，且可位于电极116与介电层128之间。阻障层124的材料例如是钛(Ti)、氮化钛(TiN)或其组合。
此外，磁性隧穿接面结构120的制造方法可包括以下步骤，但本发明并不以此为限。首先，可在基底结构100上依序形成顶盖层126与介电层128。顶盖层126的材料例如是氮碳化硅(SiCN)。顶盖层126的形成方法例如是化学气相沉积法。介电层128的材料例如是氧化硅。介电层128的形成方法例如是化学气相沉积法。接着，可通过金属内连线制作工艺在顶盖层126与介电层128中形成阻障层124与电极116。然后，可通过沉积制作工艺在介电层128与电极116上依序形成晶种材料层(未示出)、磁性隧穿接面材料层(未示出)与电极材料层(未示出)，再通过光刻制作工艺与蚀刻制作工艺对晶种材料层、磁性隧穿接面材料层与电极材料层进行图案化，而形成晶种层122、磁性隧穿接面结构120与电极118。
接着，可形成覆盖存储单元堆叠结构102的保护层130。保护层130的材料例如是氮化硅。保护层130的形成方法例如是化学气相沉积法。
请参照图1B，形成覆盖存储单元堆叠结构102的介电层132。在本实施例中，介电层132可形成在保护层130上，但本发明并不以此为限。介电层132的材料例如是超低介电常数(ULK)材料。介电层132的形成方法例如是化学气相沉积法。
然后，在介电层132上形成金属氮化物层134。金属氮化物层134的材料例如是氮化钛(TiN)或氮化钽(TaN)。金属氮化物层134的形成方法例如是化学气相沉积法或物理气相沉积法。
接下来，在金属氮化物层134上形成介电层136。介电层132的介电常数与介电层136的介电常数可为不同或相同。在本实施例中，以介电层132的介电常数与介电层136的介电常数不同为例来进行说明。介电层136的材料例如是四乙氧基硅烷(TEOS)氧化物。介电层136的形成方法例如是化学气相沉积法。
由于在嵌入式存储器区R1中的基底结构100上形成存储单元堆叠结构102，因此嵌入式存储器区R1中的介电层132的高度可高于元件区R2中的介电层132的高度，嵌入式存储器区R1中的金属氮化物层134的高度可高于元件区R2中的金属氮化物层134的高度，且嵌入式存储器区R1中的介电层136的高度可高于元件区R2中的介电层136的高度。
请参照图1C，以金属氮化物层134作为终止层，对介电层136进行第一化学机械研磨制作工艺，以暴露出金属氮化物层134。在进行第一化学机械研磨制作工艺之后，嵌入式存储器区R1中的金属氮化物层134的高度可高于元件区R2中的金属氮化物层134的高度，嵌入式存储器区R1中的金属氮化物层134可被暴露出来，且部分介电层136可残留在元件区R2中的金属氮化物层134上。此外，嵌入式存储器区R1中的金属氮化物层134的高度与残留在元件区R2中的介电层136的高度可为相同。在本实施例中，所记载的「相同」是指「实质上相同」，且「实质上」是指可允许些微可容忍的误差存在。
在进行第一化学机械研磨制作工艺之后，且在进行后续的回蚀刻制作工艺之前，可进行湿式清洗制作工艺，由此可移除在第一化学机械研磨制作工艺中所产生的副产物，如聚合物(polymer)等。湿式清洗制作工艺的清洗剂例如是超稀释氢氟酸(UDHF)。
请参照图1D，进行回蚀刻制作工艺，以完全移除金属氮化物层134，且暴露出介电层132。回蚀刻制作工艺移除更可移除残留在金属氮化物层134上的介电层136且更可移除部分介电层132。在进行回蚀刻制作工艺之后，嵌入式存储器区R1中的介电层132的高度与元件区R2中的介电层132的高度可为相同。回蚀刻制作工艺例如是无选择比的干式蚀刻制作工艺，其中无选择比的干式蚀刻制作工艺对金属氮化物层134、介电层136与介电层132可具有实质上相同的移除速率。
在本实施例中，在进行回蚀刻制作工艺之后，可保留位于存储单元堆叠结构102上方的部分介电层132，亦即介电层132可覆盖位于存储单元堆叠结构102上方的保护层130，但本发明并不以此为限。在另一实施例中，回蚀刻制作工艺亦可移除位于存储单元堆叠结构102上方的介电层132，而暴露出保护层130。
在进行回蚀刻制作工艺之后，可进行湿式清洗制作工艺，由此可移除在回蚀刻制作工艺中所产生的副产物，如聚合物(polymer)等。湿式清洗制作工艺的清洗剂例如是超稀释氢氟酸(UDHF)。
请参照图1E，可在元件区R2的介电层132、保护层130、介电层128与顶盖层126中形成开口138。开口138可暴露出导体层110。开口138例如是双重金属镶嵌开口。开口138的形成方法例如是通过光刻制作工艺与蚀刻制作工艺对元件区R2中的介电层132进行图案化。
请参照图1F，可在开口138中形成导体层140。导体层140的材料例如是铜、铝或钨。此外，在形成导体层140之前，更可在开口138的表面上形成阻障层142。阻障层142的材料例如是钛(Ti)、氮化钛(TiN)或其组合。阻障层142与导体层140的形成方法例如是依序形成填入开口138中的阻障材料层(未示出)与导体材料层(未示出)，再对导体材料层与阻障材料层进行化学机械研磨制作工艺，以移除开口138外部的导体材料层与阻障材料层，但本发明并不以此为限。
此外，进行第二化学机械研磨制作工艺，以暴露出电极118。详细来说，第二化学机械研磨制作工艺可用以移除部分介电层132与部分保护层130，而暴露出电极118。在本实施例中，第二化学机械研磨制作工艺与上述用于形成导体层140与阻障层142的方法中的化学机械研磨制作工艺可为同一道制作工艺。此外，在进行第二化学机械研磨制作工艺之后，嵌入式存储器区R1中的介电层132的高度与元件区R2中的介电层132的高度可为相同。
基于上述实施例可知，在上述嵌入式磁阻式随机存取存储器的制造方法中，可通过进行以金属氮化物层134作为终止层的第一化学机械研磨制作工艺、用于暴露出介电层132的回蚀刻制作工艺与用于暴露出电极118的第二化学机械研磨制作工艺，而使得上述嵌入式磁阻式随机存取存储器的制造方法具有较佳的平坦化效果。
综上所述，由于上述实施例的嵌入式磁阻式随机存取存储器的制造方法包括第一化学机械研磨制作工艺、回蚀刻制作工艺与第二化学机械研磨制作工艺，因此可获得较佳的平坦化效果。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (18)

1.一种嵌入式磁阻式随机存取存储器的制造方法，其特征在于，包括：
在基底结构上形成存储单元堆叠结构，其中所述存储单元堆叠结构包括：
第一电极，位于所述基底结构上；
第二电极，位于所述第一电极上；以及
磁性隧穿接面结构，位于所述第一电极与所述第二电极之间；
形成覆盖所述存储单元堆叠结构的第一介电层；
在所述第一介电层上形成金属氮化物层；
在所述金属氮化物层上形成第二介电层；
以所述金属氮化物层作为终止层，对所述第二介电层进行第一化学机械研磨制作工艺，以暴露出所述金属氮化物层；
进行回蚀刻制作工艺，以完全移除所述金属氮化物层，且暴露出所述第一介电层；以及
进行第二化学机械研磨制作工艺，以暴露出所述第二电极；
其中，所述基底结构定义有彼此相邻的嵌入式存储器区与元件区，且所述存储单元堆叠结构位于所述嵌入式存储器区中；
在进行所述第一化学机械研磨制作工艺之前，
所述嵌入式存储器区中的所述第一介电层的高度高于所述元件区中的所述第一介电层的高度，
所述嵌入式存储器区中的所述金属氮化物层的高度高于所述元件区中的所述金属氮化物层的高度，且
所述嵌入式存储器区中的所述第二介电层的高度高于所述元件区中的所述第二介电层的高度。
2.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，所述回蚀刻制作工艺包括无选择比的干式蚀刻制作工艺。
3.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，所述存储单元堆叠结构还包括：
晶种层，位于所述第一电极与所述磁性隧穿接面结构之间。
4.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，所述存储单元堆叠结构还包括：
阻障层，位于所述第一电极与所述基底结构之间。
5.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，还包括：
在形成所述第一介电层之前，形成覆盖所述存储单元堆叠结构的保护层。
6.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，所述第一介电层的介电常数与所述第二介电层的介电常数不同。
7.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，所述第一介电层的介电常数与所述第二介电层的介电常数相同。
8.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，所述第一介电层的材料包括超低介电常数材料。
9.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，所述金属氮化物层的材料包括氮化钛或氮化钽。
10.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，所述第二介电层的材料包括四乙氧基硅烷氧化物。
11.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，还包括：
在进行所述第一化学机械研磨制作工艺之后与进行所述回蚀刻制作工艺之前，进行湿式清洗制作工艺。
12.根据权利要求11所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，所述湿式清洗制作工艺的清洗剂包括超稀释氢氟酸。
13.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，还包括：
在进行所述回蚀刻制作工艺之后，进行湿式清洗制作工艺。
14.根据权利要求13所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，所述湿式清洗制作工艺的清洗剂包括超稀释氢氟酸。
15.根据权利要求1所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，在进行所述第一化学机械研磨制作工艺之后，
所述嵌入式存储器区中的所述金属氮化物层的高度高于所述元件区中的所述金属氮化物层的高度，
所述嵌入式存储器区中的所述金属氮化物层被暴露出来，且
部分所述第二介电层残留在所述元件区中的所述金属氮化物层上。
16.根据权利要求15所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，所述回蚀刻制作工艺移除更移除残留在所述金属氮化物层上的所述第二介电层且更移除部分所述第一介电层。
17.根据权利要求15所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，在进行所述回蚀刻制作工艺之后，所述嵌入式存储器区中的所述第一介电层的高度与所述元件区中的所述第一介电层的高度相同。
18.根据权利要求17所述的嵌入式磁阻式随机存取存储器的制造方法，其特征在于，在进行所述第二化学机械研磨制作工艺之后，所述嵌入式存储器区中的所述第一介电层的高度与所述元件区中的所述第一介电层的高度相同。
CN201811050528.4A 2018-09-07 2018-09-07 嵌入式磁阻式随机存取存储器的制造方法 Active CN110890461B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811050528.4A CN110890461B (zh) 2018-09-07 2018-09-07 嵌入式磁阻式随机存取存储器的制造方法
US16/144,888 US10535817B1 (en) 2018-09-07 2018-09-27 Method of manufacturing embedded magnetoresistive random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811050528.4A CN110890461B (zh) 2018-09-07 2018-09-07 嵌入式磁阻式随机存取存储器的制造方法

Publications (2)

Publication Number Publication Date
CN110890461A CN110890461A (zh) 2020-03-17
CN110890461B true CN110890461B (zh) 2023-05-02

Family

ID=69141307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811050528.4A Active CN110890461B (zh) 2018-09-07 2018-09-07 嵌入式磁阻式随机存取存储器的制造方法

Country Status (2)

Country Link
US (1) US10535817B1 (zh)
CN (1) CN110890461B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651373B2 (en) * 2018-09-28 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
CN113571465A (zh) * 2020-04-29 2021-10-29 联华电子股份有限公司 半导体元件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200727394A (en) * 2006-01-11 2007-07-16 Ind Tech Res Inst Method of forming a self-aligned contact via for a magnetic random access memory
CN106298831A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于mram mtj顶部电极连接的技术
CN107017338A (zh) * 2015-12-31 2017-08-04 台湾积体电路制造股份有限公司 半导体结构和其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166506B2 (en) 2004-12-17 2007-01-23 Intel Corporation Poly open polish process
US8722543B2 (en) * 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US8367534B2 (en) 2010-09-17 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniformity reduction in semiconductor planarization
US9299745B2 (en) * 2014-05-08 2016-03-29 GlobalFoundries, Inc. Integrated circuits having magnetic tunnel junctions (MTJ) and methods for fabricating the same
FR3027450B1 (fr) * 2014-10-20 2016-11-04 Commissariat Energie Atomique Dispositif memoire non volatile hybride et procede de fabrication d'un tel dispositif
US9190260B1 (en) * 2014-11-13 2015-11-17 Globalfoundries Inc. Topological method to build self-aligned MTJ without a mask
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US9847473B2 (en) * 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200727394A (en) * 2006-01-11 2007-07-16 Ind Tech Res Inst Method of forming a self-aligned contact via for a magnetic random access memory
CN106298831A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于mram mtj顶部电极连接的技术
CN107017338A (zh) * 2015-12-31 2017-08-04 台湾积体电路制造股份有限公司 半导体结构和其形成方法

Also Published As

Publication number Publication date
CN110890461A (zh) 2020-03-17
US10535817B1 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
US10475999B2 (en) Metal landing on top electrode of RRAM
US10529913B1 (en) Techniques for MRAM MTJ top electrode connection
US9419218B2 (en) Resistance variable memory structure and method of forming the same
US7220652B2 (en) Metal-insulator-metal capacitor and interconnecting structure
US20160268507A1 (en) Resistance Variable Memory Structure and Method of Forming the Same
TWI536563B (zh) 集成電路結構及其製造方法
US11800818B2 (en) Top electrode last scheme for memory cell to prevent metal redeposit
US10276634B2 (en) Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10636698B2 (en) Skip via structures
CN113178520B (zh) 非易失性存储器和制造方法
US9847480B2 (en) Resistance variable memory structure and method of forming the same
US8921818B2 (en) Resistance variable memory structure
US10158069B2 (en) Memory cell having resistance variable film and method of making the same
TWI694622B (zh) 在互連中之嵌入ｍｒａｍ及其製造方法
US9818938B2 (en) Method of forming a semiconductor structure
US20160071791A1 (en) Multimetal interlayer interconnects
US10580968B1 (en) Integrated circuit with memory cells having reliable interconnection
US9299927B2 (en) Memory cell having resistance variable film and method of making the same
CN110890461B (zh) 嵌入式磁阻式随机存取存储器的制造方法
US9799555B1 (en) Cobalt interconnects covered by a metal cap
CN110660902A (zh) 存储器装置、集成电路及制造存储器装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant