CN112242483B - 磁阻式随机存取存储器 - Google Patents

磁阻式随机存取存储器 Download PDF

Info

Publication number
CN112242483B
CN112242483B CN201910653783.6A CN201910653783A CN112242483B CN 112242483 B CN112242483 B CN 112242483B CN 201910653783 A CN201910653783 A CN 201910653783A CN 112242483 B CN112242483 B CN 112242483B
Authority
CN
China
Prior art keywords
layer
dielectric layer
silicon nitride
cell array
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910653783.6A
Other languages
English (en)
Other versions
CN112242483A (zh
Inventor
王慧琳
翁宸毅
刘盈成
李怡慧
谢晋阳
施易安
张境尹
曾奕铭
王裕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201910653783.6A priority Critical patent/CN112242483B/zh
Priority to US16/532,492 priority patent/US11018184B2/en
Publication of CN112242483A publication Critical patent/CN112242483A/zh
Application granted granted Critical
Publication of CN112242483B publication Critical patent/CN112242483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种磁阻式随机存储器结构，其包括多个存储单元阵列区、多个磁阻式随机存取存储器单元设置于该存储单元阵列区中、一氮化硅衬层共形地覆盖在该多个磁阻式随机存取存储器单元之上、一原子层沉积介电层覆盖在该存储单元阵列区中的该氮化硅衬层上，其中该原子层沉积介电层的表面呈曲面型态下凹延伸至该些存储单元阵列区的边界的该氮化硅衬层处、以及一超低介电常数介电层覆盖在该原子层沉积介电层上。

Description

磁阻式随机存取存储器
技术领域
本发明涉及一种磁阻式随机存储器结构，更具体言之，其涉及一种具有特殊介电层外形的磁阻式随机存储器结构。
背景技术
已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义是，在有无磁场下的电阻差除以原先的电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)，其优点是在不通电的情况下可以持续保留存储的数据。
上述磁阻效应还被应用在磁场感测领域，例如，移动电话中搭配全球定位系统的电子罗盘零组件，用来提供使用者移动方位等资讯。目前，市场上已有多种的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(giantmagnetoresistance,GMR)感测元件、磁隧穿结(magnetic tunneling junction,MTJ)感测元件等等。
发明内容
本发明的一方面在于提出一种新颖的磁阻式随机存储器结构，包括一基底，其具有多个存储单元阵列区、多个磁阻式随机存取存储器单元，设置于该存储单元阵列区中、一氮化硅衬层，共形地覆盖在该基底以及该多个磁阻式随机存取存储器单元之上、一原子层沉积介电层，覆盖在该存储单元阵列区中的该氮化硅衬层上，其中该原子层沉积介电层的表面呈曲面型态下凹延伸至该些存储单元阵列区的边界的该氮化硅衬层处、以及一超低介电常数介电层，覆盖在该原子层沉积介电层上。
本发明的另一方面在于提出一种新颖的磁阻式随机存储器结构，包括一基底，具有多个存储单元阵列区以及介于该些存储单元阵列区之间的字符线区、多个磁阻式随机存取存储器单元，设置于该基底的该些存储单元阵列区中、一氮化硅衬层，共形地覆盖在该些存储单元阵列区以及该多个磁阻式随机存取存储器单元之上并延伸至该存储单元阵列区与该字符线区的交界处、一原子层沉积介电层，覆盖在该存储单元阵列区中的该氮化硅衬层上，其中该原子层沉积介电层的表面呈曲面型态下凹延伸至该存储单元阵列区与该字符线区的交界的该氮化硅衬层、一超低介电常数介电层，覆盖在该原子层沉积介电层以及该些字符线区上、以及字符线，形成在该些字符线区上的该超低介电常数介电层之中。
本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。
附图说明
本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：
图1至图7为本发明实施例一磁阻式随机存储器结构的制作方法的截面示意图。
需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
主要元件符号说明
100 基底
100a 存储单元阵列区
100b 字符线区
102 金属间介电层
104 停止层
106 层间介电层
106a 上表面
108 金属层
110 接触洞导体
112 下电极层
114 磁隧穿结叠层
116 上电极层
118 磁阻式随机存储器单元
120 衬层
122 (原子层沉积)介电层
122a 凹陷处
124 介电层
126 字符线凹槽
128 字符线
具体实施方式
现在下文将详细谈述本发明的实施范例，其绘示在随附的图示中让阅者得以了解与施作本发明揭露，并知晓其技术功效。需注意下文仅是以范例的方式来进行说明，其并未要限定本发明的揭露内容。本发明中的多种实施例以及该些实施例中的各种特征在不互相冲突抵触的情况下可以多种不同的方式来加以组合与重设。在不悖离本发明的精神与范畴的原则下，各种对于本发明揭露内容的修改、对应物、或是改良手段等应都能为本技术领域的相关技术人士所理解，且意欲含括在本发明揭露的范畴内。
应该容易理解的是，本文中的「在...上面」、「在...之上」及「在...上方」的含义应该以最宽泛的方式来解释，使得「在...上面」不仅意味着「直接在某物上」，而且还包括在某物上且两者之间具有中间特征或中间层，并且「在...之上」或「在...上方」不仅意味着在某物之上或在某物上方的含义，而且还可以包括两者之间没有中间特征或中间层(即直接在某物上)的含义。
此外，为了便于描述，可以在说明书使用诸如「在...下面」、「在...之下」、「较低」、「在...之上」、「较高」等空间相对术语来描述一个元件或特征与另一个或多个元件或特征的关系，如图式中所表示者。除了图式中描绘的方向之外，这些空间相对术语旨在涵盖使用或操作中的装置的不同方位或方向。该装置可以其他方式定向(例如以旋转90度或以其它方向来定向)，并且同样能相应地以说明书中所使用的空间相关描述来解释。
请参照图1至图7，图1至图7为根据本发明实施例一磁阻式随机存储器结构的制作方法的截面示意图。如图1所示，首先提供一基底100，如以半导体材料所构成的基底100，其中半导体材料可选自由硅、锗、硅锗化合物、硅碳化物、砷化镓等所构成的群组。基底100上较佳界定有多个存储单元阵列区100a，每个存储单元阵列区100a中都设置有多个磁阻式随机存储器单元118。为了图示与说明简明之故，图1至图4所示实施例中仅以单一存储单元阵列区100a以及两个相邻的磁阻式随机存储器单元118为例，于实作中每个存储单元阵列区100a中会包含多个磁阻式随机存储器单元118，且存储单元阵列区100a可能彼此相邻。
基底100上依序形成有金属间介电层102、停止层104、以及层间介电层106，金属间介电层102的材料较佳为超低介电常数(ULK)材料，如多孔性的碳氧化硅(SiOC)。停止层104的材料较佳为氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅或是氮碳化硅(SiCN)等，而层间介电层106的材料较佳为四乙氧基硅烷(tetraethoxysilane,TEOS)，但不局限于此。其中，金属间介电层102与层间介电层106中分别形成有金属层108与接触洞导体110，其可使用单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层102、停止层104、以及层间介电层106中并彼此电连接。金属层108与接触洞导体110的材料可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(CoWP)等所构成的群组，但不局限于此。
复参照图1，层间介电层106上还依序形成有下电极层112、磁隧穿结叠层114、以及上电极层116。下电极层112、磁隧穿结叠层114、以及上电极层116可以使用物理气相沉积(PVD)在同一腔体中临场(in-situ)形成。在本发明实施利中，下电极层112的材料较佳包含导电材料，例如氮化钽(TaN)，但不局限于此，依据本发明其他实施例下电极层112又可包含钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)或其组合。磁隧穿结叠层114为一多层结构，其可能包含晶种层、固定层(pinned layer)、参考层、隧穿阻障层、自由层、以及金属隔层等结构。概略言之，固定层可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者，例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等，用以固定或限制邻层的磁矩方向。隧穿阻障层可由包含氧化物之绝缘材料所构成，例如氧化铝(AlOx)或氧化镁(MgO)，但均不局限于此。自由层可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(CoFeB)，但不限于此。其中，自由层的磁化方向会受外部磁场而「自由」改变。由于磁隧穿结叠层114的结构并非本发明重点，图中一律以磁隧穿结叠层114来概括上述该些多层结构。
上述的下电极层112、磁隧穿结叠层114、以及上电极层116可使用光刻暨蚀刻制作工艺来图案化成个别的磁阻式随机存储器单元118。其中，可先使用反应性离子蚀刻制作工艺(reactive ion etching,RIE)并搭配氧化硅硬掩模层来图案化上电极层116，如此产生的侧壁副产物较少。接着，再使用离子束蚀刻制作工艺(ion beam etching,IBE)图案化磁隧穿结叠层114、下电极层112、以及层间介电层106来界定出磁阻式随机存储器单元118。由于离子束蚀刻制作工艺的特性，蚀刻后剩余的层间介电层106的上表面106a较佳会略低于接触洞导体110的上表面且层间介电层106的上表面106a较佳呈现一弧形或曲面。
接下来如图2所示，在磁阻式随机存储器单元118以及层间介电层106的表面形成一共形的衬层120，其中衬层120的材料较佳包含氮化硅，但又可依据制作工艺需求选用其他介电材料，例如又可包含氧化硅、氮氧化硅或碳氮化硅。接着在衬层120上形成一原子层沉积(atomic layer deposition,ALD)介电层122，其材质可包含但不局限于例如四乙氧基硅烷(Tetraethyl orthosilicate,TEOS)、氧化硅、氮化硅或其组合。相较于现有技术直接使用超低介电常数(ULK)材料来覆盖磁阻式随机存储器单元118的作法，在本实施例中，使用原子层沉积制作工艺来形成额外的介电层122可以有效避免空隙在磁阻式随机存储器单元118之间的介电层122中产生，达到较高的表面覆盖性质。原子层沉积介电层122的表面会随着基底100的表面起伏，其在磁阻式随机存储器单元118之间的位置处会有凹陷处122a存在。
接着如图3所示，对原子层沉积介电层122进行一回蚀刻制作工艺来去除位于存储单元阵列区100a以外的原子层沉积介电层122，并使得位于磁阻式随机存取存储器单元118上方的氮化硅衬层120从原子层沉积介电层122中裸露出来，裸露出的氮化硅衬层120会与原子层沉积介电层122的表面切齐。由于回蚀刻制作工艺的缘故，原子层沉积介电层122的表面会呈曲面型态下凹(concave downward)延伸至存储单元阵列区100a边界的氮化硅衬层120处。回蚀后的原子层沉积介电层122仍会填满磁阻式随机存取存储器单元118之间的空隙并在该处有凹陷处122a存在。
接着如图4所示，在原子层沉积介电层122上形成另一层介电层124来填满存储单元阵列区100a以外的区域，其中会利用平坦化制作工艺如化学机械研磨(CMP)来平坦化介电层124，使其上表面切齐氮化硅衬层120与原子层沉积介电层122，如此可提供一平坦表面来进行后续的制作工艺。位于磁阻式随机存取存储器单元118之间的原子层沉积介电层122的凹陷处122a也会被介电层124填平。在本发明实施例中，介电层124的材料较佳为超低介电常数(ULK)材料，需注意原子层沉积介电层122与介电层124的介电常数不同。
接下来请参照图5。在本发明实施例中，存储单元阵列区100a之间可能有字符线区100b存在，该处会形成字符线来连接到下方的金属层108。对此，在前述的回蚀刻原子层沉积介电层122的制作工艺后，可在施行一光刻蚀刻制作工艺来移除字符线区100b上的层间介电层106与氮化硅衬层120，以裸露出下方的停止层104。如此位于存储单元阵列区100a与字符线区100b的交界处的原子层沉积介电层122会与氮化硅衬层120以及层间介电层106切齐，而在字符线区100b中的介电层124会直接覆盖在停止层104上。
接着如图6所示，再使用另一光刻蚀刻制作工艺在字符线区100b上的介电层124中界定形成字符线凹槽126。在本实施例中，蚀刻制作工艺较佳包含一干蚀刻制作工艺，其较佳以八氟环丁烷(C4F8)以及/或四氟化碳(CF4)为主要蚀刻气体成分，其会移除介电层124与停止层104而裸露出下方的金属层108。
最后如图7所示，在字符线凹槽126中填入所需的金属材料，以形成字符线128。字符线128可包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等的阻障层以及选自钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(CoWP)等低电阻材料或其组合的低阻抗金属层。接着进行一平坦化制作工艺，例如以化学机械研磨制作工艺去除位于字符线凹槽126的金属材料，如此即完成字符线的制作。
在后续制作工艺中，介电层124上可能还会形成其他蚀刻停止层、金属间介电层、或是双镶嵌金属结构等，来电连接磁阻式随机存储器单元118以及字符线128。由于该些部件与制作工艺并非本发明重点，文中与图中将不予示出与说明。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (11)

1.一种磁阻式随机存储器结构，其特征在于，包括：
基底，具有多个存储单元阵列区；
多个磁阻式随机存取存储器单元，设置于该存储单元阵列区中，其中每个该磁阻式随机存取存储器单元包含：
下电极，位于该基底上；
磁性隧穿结，位于该下电极上方；以及
上电极，位于该磁性隧穿结上方；
氮化硅衬层，共形地覆盖在该基底以及该多个磁阻式随机存取存储器单元之上；
原子层沉积介电层，覆盖在该存储单元阵列区中的该氮化硅衬层上并填满该些磁阻式随机存取存储器单元之间的空隙，且该些磁阻式随机存取存储器单元之间的该原子层沉积介电层上形成有凹陷处，该凹陷处位于该磁性隧穿结的上表面之上且位于两个该磁性隧穿结之间，其中该原子层沉积介电层的表面呈曲面型态下凹延伸至该些存储单元阵列区的边界的该氮化硅衬层处；以及
超低介电常数介电层，覆盖在该原子层沉积介电层上。
2.根据权利要求1所述的磁阻式随机存储器结构，其中位于该磁阻式随机存取存储器单元上方的该氮化硅衬层从该原子层沉积介电层中裸露出来，该裸露出的氮化硅衬层与该原子层沉积介电层的表面切齐。
3.根据权利要求1所述的磁阻式随机存储器结构，其中该原子层沉积介电层与该超低介电常数介电层的介电常数不同。
4.根据权利要求1所述的磁阻式随机存储器结构，还包含导电插塞，将该磁阻式随机存取存储器单元的该下电极连接到该基底中的金属层。
5.根据权利要求1所述的磁阻式随机存储器结构，还包含四乙氧基硅烷(TEOS)层，位于该基底与该氮化硅衬层之间。
6.一种磁阻式随机存储器结构，其特征在于，包括：
基底，具有多个存储单元阵列区以及介于该些存储单元阵列区之间的字符线区；
多个磁阻式随机存取存储器单元，设置于该基底的该些存储单元阵列区中，其中每个该磁阻式随机存取存储器单元包含：
下电极，位于该基底上；
磁性隧穿结，位于该下电极上方；以及
上电极，位于该磁性隧穿结上方；
氮化硅衬层，共形地覆盖在该些存储单元阵列区以及该多个磁阻式随机存取存储器单元之上并延伸至该存储单元阵列区与该字符线区的交界处；
原子层沉积介电层，覆盖在该存储单元阵列区中的该氮化硅衬层上并填满该些磁阻式随机存取存储器单元之间的空隙，且该些磁阻式随机存取存储器单元之间的该原子层沉积介电层上形成有凹陷处，该凹陷处位于该磁性隧穿结的上表面之上且位于两个该磁性隧穿结之间，其中该原子层沉积介电层的表面呈曲面型态下凹延伸至该存储单元阵列区与该字符线区的交界的该氮化硅衬层；
超低介电常数介电层，覆盖在该原子层沉积介电层以及该些字符线区上；以及
字符线，形成在该些字符线区上的该超低介电常数介电层之中。
7.根据权利要求6所述的磁阻式随机存储器结构，其中位于该磁阻式随机存取存储器单元上方的该氮化硅衬层从该原子层沉积介电层中裸露出来，该裸露出的氮化硅衬层与该原子层沉积介电层的表面切齐。
8.根据权利要求6所述的磁阻式随机存储器结构，其中位于该存储单元阵列区与该字符线区的交界处的该原子层沉积介电层与该氮化硅衬层切齐。
9.根据权利要求6所述的磁阻式随机存储器结构，其中该原子层沉积介电层与该超低介电常数介电层的介电常数不同。
10.根据权利要求6所述的磁阻式随机存储器结构，还包含导电插塞，将该磁阻式随机存取存储器单元的该下电极连接到该基底中的金属层。
11.根据权利要求6所述的磁阻式随机存储器结构，还包含四乙氧基硅烷(TEOS)层，位于该基底与该氮化硅衬层之间。
CN201910653783.6A 2019-07-19 2019-07-19 磁阻式随机存取存储器 Active CN112242483B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910653783.6A CN112242483B (zh) 2019-07-19 2019-07-19 磁阻式随机存取存储器
US16/532,492 US11018184B2 (en) 2019-07-19 2019-08-06 Magnetoresistive random access memory with particular shape of dielectric layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910653783.6A CN112242483B (zh) 2019-07-19 2019-07-19 磁阻式随机存取存储器

Publications (2)

Publication Number Publication Date
CN112242483A CN112242483A (zh) 2021-01-19
CN112242483B true CN112242483B (zh) 2024-05-07

Family

ID=74167590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910653783.6A Active CN112242483B (zh) 2019-07-19 2019-07-19 磁阻式随机存取存储器

Country Status (2)

Country Link
US (1) US11018184B2 (zh)
CN (1) CN112242483B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132917A (zh) * 2021-03-24 2022-09-30 联华电子股份有限公司 磁阻式随机存取存储器结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798004B1 (en) * 2003-04-22 2004-09-28 Freescale Semiconductor, Inc. Magnetoresistive random access memory devices and methods for fabricating the same
CN106298831A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于mram mtj顶部电极连接的技术
CN109979961A (zh) * 2017-11-30 2019-07-05 台湾积体电路制造股份有限公司 磁阻式随机存取存储器结构及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538067B2 (ja) * 2008-10-23 2010-09-08 株式会社東芝 半導体記憶装置
JP2012069607A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US20170062520A1 (en) * 2015-09-01 2017-03-02 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
US9780301B1 (en) * 2016-04-15 2017-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing mixed-dimension and void-free MRAM structure
US10032828B2 (en) * 2016-07-01 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory device and method for fabricating the same
US10038137B2 (en) * 2016-09-30 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM device and method for fabricating the same
US10163651B1 (en) * 2017-09-28 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to expose memory cells with different sizes
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10580968B1 (en) * 2018-10-15 2020-03-03 Globalfoundries Singapore Pte. Ltd. Integrated circuit with memory cells having reliable interconnection
US10714536B2 (en) * 2018-10-23 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form memory cells separated by a void-free dielectric structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798004B1 (en) * 2003-04-22 2004-09-28 Freescale Semiconductor, Inc. Magnetoresistive random access memory devices and methods for fabricating the same
CN106298831A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于mram mtj顶部电极连接的技术
CN109979961A (zh) * 2017-11-30 2019-07-05 台湾积体电路制造股份有限公司 磁阻式随机存取存储器结构及其制造方法

Also Published As

Publication number Publication date
US11018184B2 (en) 2021-05-25
US20210020691A1 (en) 2021-01-21
CN112242483A (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
CN111969103B (zh) 半导体元件及其制作方法
CN112447788B (zh) 磁阻式随机存取存储器
CN112234139B (zh) 磁阻式随机存取存储器及其制作方法
CN111106235B (zh) 半导体元件及其制作方法
CN111129289B (zh) 半导体元件及其制作方法
CN112466901A (zh) 半导体元件及其制作方法
CN111916472A (zh) 磁阻式随机存取存储器
CN114447023A (zh) 半导体元件及其制作方法
CN115440881A (zh) 半导体元件及其制作方法
CN112242483B (zh) 磁阻式随机存取存储器
CN113571465A (zh) 半导体元件及其制作方法
CN112420918B (zh) 半导体元件及其制作方法
CN113594086B (zh) 半导体元件及其制作方法
CN115915904A (zh) 半导体元件及其制作方法
CN115483344A (zh) 磁阻式随机存取存储器元件及其制作方法
CN111477738B (zh) 一种制作半导体元件的方法
CN113903764A (zh) 半导体元件及其制作方法
CN112768601B (zh) 磁阻式随机存取存储器
CN113539943B (zh) 半导体元件及其制作方法
TWI814856B (zh) 半導體元件及其製作方法
US20230154514A1 (en) Semiconductor structure and manufacturing method thereof
CN117812991A (zh) 磁阻式随机存取存储器及其制作方法
CN115440880A (zh) 磁阻式随机存取存储器元件及其制作方法
CN114792702A (zh) 一种制作半导体元件的方法
CN116867349A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment