-
HINTERGRUND
-
Die vorliegende Erfindung betrifft Zellen von magnetoresistiven Direktzugriffsspeichereinheiten („MRAM“), die Stapel mit doppeltem magnetischen Tunnelübergang („DMTJ“) enthalten, und Verfahren zum Herstellen von MRAM-Einheiten. Der magnetische Tunnelwiderstand („TMR“) und die Schreibeffizienz sind Faktoren, die die Leistung von MRAM-Einheiten beeinflussen, und bestimmte DMTJ-Einheiten können unter einem niedrigen Magnetowiderstandsverhältnis leiden.
-
KURZDARSTELLUNG
-
Ausführungsformen der vorliegenden Erfindung betreffen ein Verfahren zum Herstellen einer Einheit mit doppeltem magnetischen Tunnelübergang. Das Verfahren umfasst ein Ausbilden eines ersten magnetischen Tunnelübergangsstapels, Ausbilden einer Spin-leitenden Schicht auf dem ersten magnetischen Tunnelübergangsstapel und Ausbilden eines zweiten magnetischen Tunnelübergangsstapels auf der Spin-leitenden Schicht. Der zweite magnetische Tunnelübergangsstapel hat eine Breite, die größer als eine Breite des ersten magnetischen Tunnelübergangsstapels ist.
-
Weitere Ausführungsformen betreffen eine Einheit mit doppeltem magnetischen Tunnelübergang. Eine Einheit mit doppeltem magnetischen Tunnelübergang enthält einen ersten magnetischen Tunnelübergangsstapel, eine Spin-leitende Schicht auf dem ersten magnetischen Tunnelübergangsstapel und einen zweiten magnetischen Tunnelübergangsstapel auf der Spin-leitenden Schicht. Der zweite magnetische Tunnelübergangsstapel hat eine Breite, die größer als eine Breite des ersten magnetischen Tunnelübergangsstapels ist.
-
Die obige Zusammenfassung soll nicht jede gezeigte Ausführungsform oder jede Umsetzung der vorliegenden Erfindung beschreiben.
-
Figurenliste
-
Die in der vorliegenden Anmeldung enthaltenen Zeichnungen sind in die Beschreibung aufgenommen und bilden einen Teil derselben. Sie zeigen Ausführungsformen der vorliegenden Erfindung und erläutern zusammen mit der Beschreibung die Grundsätze der Erfindung. Die Zeichnungen sind nur beispielhaft für bestimmte Ausführungsformen und schränken die Erfindung nicht ein.
- 1 ist eine Querschnittsansicht von Back-End-of-Line-Basisschichten, die gemäß Ausführungsformen unter einem Stapel mit doppeltem magnetischen Tunnelübergang (DMTJ) ausgebildet sind.
- 2 ist eine Querschnittsansicht der DMTJ-Einheit von 1 nach zusätzlichen Herstellungsvorgängen gemäß Ausführungsformen.
- 3 ist eine Querschnittsansicht der DMTJ-Einheit von 2 nach zusätzlichen Herstellungsvorgängen gemäß Ausführungsformen.
- 4 ist eine Querschnittsansicht der DMTJ-Einheit von 3 nach zusätzlichen Herstellungsvorgängen gemäß Ausführungsformen.
- 5 ist eine Querschnittsansicht der DMTJ-Einheit von 4 nach zusätzlichen Herstellungsvorgängen gemäß Ausführungsformen.
- 6 ist eine Querschnittsansicht der DMTJ-Einheit von 5 nach zusätzlichen Herstellungsvorgängen gemäß Ausführungsformen.
- 7 ist eine Querschnittsansicht der DMTJ-Einheit von 6 nach zusätzlichen Herstellungsvorgängen gemäß Ausführungsformen.
- 8 ist eine Querschnittsansicht der DMTJ-Einheit von 7 gemäß Ausführungsformen.
- 9 ist eine Querschnittsansicht der DMTJ-Einheit von 8 gemäß Ausführungsformen.
- 10 ist eine Querschnittsansicht der DMTJ-Einheit von 9 gemäß Ausführungsformen.
- 11 ist eine Querschnittsansicht der DMTJ-Einheit von 10 gemäß Ausführungsformen.
- 12 ist eine Querschnittsansicht der DMTJ-Einheit von 11 gemäß Ausführungsformen.
- 13 ist eine Querschnittsansicht der DMTJ-Einheit von 12 gemäß Ausführungsformen.
- 14 ist eine Querschnittsansicht der DMTJ-Einheit von 13 gemäß Ausführungsformen.
-
DETAILLIERTE BESCHREIBUNG
-
Die vorliegende Offenbarung beschreibt MRAM-Einheiten, die Stapel mit doppeltem magnetischen Tunnelübergang („DMTJ“) enthalten, und Verfahren zum Herstellen von MRAM-Einheiten. Insbesondere beschreibt die vorliegende Offenbarung eine Einzelbit-MRAM-Einheit mit zwei vertikal gestapelten MTJs mit einer invertierten breiten Basis (d.h. bei der der obere MTJ-Stapel eine größere kritische Abmessung („CD“) als der untere MTJ-Stapel hat).
-
Verschiedene Ausführungsformen der vorliegenden Erfindung werden hierin unter Bezugnahme auf die zugehörigen Zeichnungen beschrieben. Alternative Ausführungsformen können entwickelt werden, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Es wird angemerkt, dass verschiedene Verbindungen und Positionsbeziehungen (z.B. über, unter, benachbart usw.) zwischen Elementen in der folgenden Beschreibung und den Zeichnungen dargelegt sind. Diese Verbindungen und/oder Positionsbeziehungen können, sofern nicht anders angegeben, direkt oder indirekt sein, und die vorliegende Erfindung soll in dieser Hinsicht nicht einschränkend sein. Dementsprechend kann eine Verbindung von Entitäten entweder eine direkte oder eine indirekte Verbindung bezeichnen, und eine Positionsbeziehung zwischen Entitäten kann eine direkte oder indirekte Positionsbeziehung sein. Als ein Beispiel einer indirekten Positionsbeziehung umfasst eine Bezugnahme in der vorliegenden Beschreibung auf ein Ausbilden einer Schicht „A“ über einer Schicht „B“ Fälle, bei denen eine oder mehrere Zwischenschichten (z.B. eine Schicht „C“) zwischen der Schicht „A“ und der Schicht „B“ liegen, solange die relevanten Eigenschaften und Funktionalitäten von Schicht „A“ und Schicht „B“ durch die eine oder mehreren Zwischenschichten nicht wesentlich verändert werden.
-
Die folgenden Definitionen und Abkürzungen sind für die Interpretation der Ansprüche und der Beschreibung zu verwenden. Wie hierin verwendet, sollen die Begriffe „weist auf“, „aufweisend“, „umfasst“, „umfassend“, „hat“, „mit“, „enthält“ oder „enthaltend“ oder jede andere Abwandlung davon eine nicht-exklusive Einbeziehung abdecken. Zum Beispiel ist eine Zusammensetzung, ein Gemisch, Prozess, Verfahren, einen Gegenstand oder Vorrichtung, die eine Liste von Elementen aufweist, nicht notwendigerweise nur auf diese Elemente beschränkt, sondern kann andere Elemente enthalten, die nicht ausdrücklich aufgeführt sind oder solchen Zusammensetzungen, Gemischen, Prozessen, Verfahren, Gegenstände oder Vorrichtungen inhärent sind.
-
Für die Zwecke der nachfolgenden Beschreibung bezeichnen die Begriffe „obere“, „untere“, „rechts“, „links“, „vertikal“, „horizontal“, „oberste“, „unterste“ und deren Ableitungen die vorliegenden offenbarten Strukturen und Verfahren so, wie sie in den Zeichnungsfiguren orientiert sind. Die Begriffe „darüberliegend“, „über“, „oben auf“, „angeordnet auf“ oder „angeordnet über“ bedeuten, dass ein erstes Element, etwa eine erste Struktur, auf einem zweiten Element vorhanden ist, etwa einer zweiten Struktur, wobei dazwischenliegende Elemente, wie beispielsweise eine Grenzflächenstruktur, zwischen dem ersten Element und dem zweiten Element vorhanden sein können. Der Ausdruck „direkter Kontakt“ bedeutet, dass ein erstes Element, wie eine erste Struktur, und ein zweites Element, wie eine zweite Struktur, ohne irgendwelche dazwischenliegenden leitenden, isolierenden oder halbleitenden Schichten an der Grenzfläche der beiden Elemente verbunden sind. Es sei darauf hingewiesen, dass der Begriff „selektiv zu“, wie zum Beispiel „ein erstes Element selektiv zu einem zweiten Element“, bedeutet, dass ein erstes Element geätzt werden kann und das zweite Element als Ätzstopp wirken kann.
-
Der Kürze halber können, müssen herkömmliche Techniken in Bezug auf die Herstellung von Halbleitereinheiten und integrierten Schaltungen („ICs“) hierin im Detail aber nicht beschrieben werden. Darüber hinaus können die verschiedenen hierin beschriebenen Aufgaben und Prozessschritte in ein umfassenderes Verfahren oder einen umfassenderen Prozess mit zusätzlichen Schritten oder Funktionalitäten aufgenommen werden, die hierin nicht im Detail beschrieben sind. Insbesondere sind verschiedene Schritte bei der Herstellung von Halbleitereinheiten und ICs auf Grundlage von Halbleitern wohlbekannt, und daher werden der Kürze halber viele übliche Schritte hier nur kurz erwähnt oder vollständig weggelassen, ohne die wohlbekannten Prozessdetails anzugeben.
-
Im Allgemeinen fallen die verschiedenen Prozesse, die verwendet werden, um einen Mikrochip auszubilden, der in einen IC verpackt wird, in vier allgemeine Kategorien, nämlich Schichtabscheidung, Entfernung/Ätzen, Halbleiterdotierung und Strukturierung/Lithographie.
-
Eine Abscheidung ist jeder Prozess, der ein Material auf dem Wafer züchtet, beschichtet oder anderweitig überträgt. Zu den verfügbaren Technologien gehören unter anderem physikalische Gasphasenabscheidung („PVD“), chemische Gasphasenabscheidung („CVD“), elektrochemische Abscheidung („ECD“), Molekularstrahlepitaxie („MBE“) und in jüngerer Zeit Atomlagenabscheidung („ALD“) und andere. Eine weitere Abscheidungstechnologie ist die plasmaverstärkte chemische Gasphasenabscheidung („PECVD“), ein Prozess, der die Energie in dem Plasma nutzt, um Reaktionen an der Waferoberfläche auszulösen, die andernfalls höhere Temperaturen erfordern würden, die mit herkömmlicher CVD verbunden sind. Der Beschuss mit energetischen Ionen während der PECVD-Abscheidung kann auch die elektrischen und mechanischen Eigenschaften der Dünnschicht verbessern.
-
Entfernen/Ätzen ist jeder Prozess, der Material von dem Wafer entfernt. Beispiele umfassen Ätzprozesse (entweder nass oder trocken), chemisch-mechanisches Planarisieren („CMP“) und dergleichen. Ein Beispiel für einen Entfernungsprozess ist Ionenstrahlätzen („IBE“). Im Allgemeinen bezeichnet IBE (oder Fräsen) ein Plasma-Trockenätzverfahren, das eine ferne Breitstrahl-Ionen/Plasma-Quelle verwendet, um Substratmaterial durch physikalische Inertgas- und/oder chemisch reaktive Gasmittel zu entfernen. Wie andere Plasma-Trockenätztechniken hat IBE Vorteile wie Ätzrate, Anisotropie, Selektivität, Gleichmäßigkeit, Seitenverhältnis und Minimierung von Substratschäden. Ein weiteres Beispiel für einen Trockenentfernungsprozess ist reaktives lonenätzen („RIE“). Im Allgemeinen verwendet RIE chemisch reaktives Plasma, um auf Wafern abgeschiedenes Material zu entfernen. Beim RIE wird das Plasma unter niedrigem Druck (Vakuum) durch ein elektromagnetisches Feld erzeugt. Hochenergetische Ionen aus dem RIE-Plasma greifen die Waferoberfläche an und reagieren mit ihr, um Material zu entfernen.
-
Halbleiterdotierung ist die Änderung elektrischer Eigenschaften durch Dotierung von beispielsweise Transistor-Sources und -Drains, im Allgemeinen durch Diffusion und/oder Ionenimplantation. Diesen Dotierprozessen folgt ein Ofentempern oder ein schnelles thermisches Tempern („RTA“). Das Tempern dient der Aktivierung der implantierten Dotierstoffe. Dünnschichten aus sowohl Leitern (z.B. Polysilicium, Aluminium, Kupfer usw.) als auch Isolatoren (z.B. verschiedene Formen von Siliciumdioxid, Siliciumnitrid usw.) werden verwendet, um Transistoren und ihre Komponenten zu verbinden und zu isolieren. Durch selektives Dotieren verschiedener Bereiche des Halbleitersubstrats kann die Leitfähigkeit des Substrats bei Anlegen einer Spannung verändert werden. Durch die Schaffung von Strukturen aus diesen verschiedenen Komponenten können Millionen von Transistoren erzeugt und miteinander verdrahtet werden, um die komplexe Schaltung einer modernen mikroelektronischen Einheit auszubilden.
-
Halbleiterlithographie ist die Ausbildung von dreidimensionalen Reliefbildern bzw. -strukturen auf dem Halbleitersubstrat zur anschließenden Übertragung der Struktur auf das Substrat. In der Halbleiterlithographie werden die Strukturen durch ein lichtempfindliches Polymer gebildet, das als Photoresist bezeichnet wird. Um die komplexen Strukturen, aus denen ein Transistor besteht, und die vielen Drähte zu erzeugen, die die Millionen von Transistoren einer Schaltung verbinden, werden die Strukturübertragungsschritte durch Lithographie und Ätzen mehrere Male wiederholt. Jede auf den Wafer gedruckte Struktur wird mit den zuvor ausgebildeten Strukturen ausgerichtet, und langsam werden die Leiter, Isolatoren und selektiv dotierten Bereiche aufgebaut, um die endgültige Einheit auszubilden.
-
Wendet man sich nun einem Überblick über Technologien zu, die spezieller für Aspekte der vorliegenden Erfindung relevant sind, so ist eingebettetes DRAM („eDRAM“) ein dynamischer Direktzugriffsspeicher („DRAM“), der auf demselben Die oder Multi-Chip-Modul („MCM“) eines anwendungsspezifischen integrierten Schaltkreises („ASIC“) oder Mikroprozessors integriert ist. eDRAM wurde in der Silicium-auf-Isolator-(„SOI“) -Technologie implementiert, die die Verwendung eines geschichteten Silicium-Isolator-Silicium-Substrats anstelle herkömmlicher Siliciumsubstrate in der Halbleiterherstellung bezeichnet. Die eDRAM-Technologie war unterschiedlich erfolgreich, und die Nachfrage nach SOI-Technologie als Option für Serverspeicher ist in den letzten Jahren zurückgegangen.
-
Magnetoresistive Direktzugriffsspeicher- („MRAM“) -Einheiten, die magnetische Tunnelübergänge („MTJs“) verwenden, sind eine Option, um bestehende eDRAM-Technologien zu ersetzen. MRAM ist nichtflüchtiger Speicher, und dieser Vorteil ist ein treibender Faktor, der die Entwicklung dieser Speichertechnologie beschleunigt. Aktuelle MRAM-MTJ-Strukturen sind relativ langsam, und die einzige Möglichkeit, MTJ-Schreib-Zielgeschwindigkeiten zu erreichen, die mit eDRAM (~5 ns) vergleichbar sind, sind doppelte magnetische Tunnelübergänge („DMTJs“).
-
In bestimmten DMTJ-Einheiten wird eine modifizierte DMTJ-Einheit mit breiter, nichtmagnetischer Basis verwendet, um die Schalteffizienz des MTJ zu erhöhen, indem sowohl der Verlust bei Widerstandsfläche („RA“) als auch der Verlust beim Magnetowiderstand („MR“) beseitigt werden, die beide mit Standard-DMTJs verbunden sind, die einen oberen und einen unteren MTJ mit ähnlichen kritischen Abmessungen („CDs“) aufweisen. Diese Arten von Einheiten mit breiter Basis bieten die Vorteile des Double-Spin-Current-Sourcing („DSTT“). Außerdem kann für diese Arten von Einheiten die untere Barriereschicht eine relativ hohe RA aufweisen. Bestimmte dieser Einheiten nutzen Spin-Diffusions-Transport in einer nichtmagnetischen („NM-“) Metallschicht, die zwischen den beiden MTJ-Stapeln vorgesehen ist, und sie können eine Verringerung der Ladestromdichte durch die untere MgO-Schicht erreichen. Bei bestimmten dieser DMTJ-Einheiten mit breiter Basis enthält jedoch jeder der MTJ-Stapel eine Referenzschicht. Die Kombination der zwei getrennten Referenzschichten und der NM-Zwischenschicht führt zu einem höheren DMTJ-Stapel, was die Komplexität des Herstellungsprozesses erhöht und zu elektrischen Kurzschlüssen über die Barriere hinweg führen kann.
-
Die vorliegenden Ausführungsformen umfassen DMTJ-Strukturen und Verfahren zum Herstellen von DMTJ-Strukturen, wobei einer der MTJ-Stapel eine breitere Basis als der andere aufweist. In bestimmten dieser Ausführungsformen enthält die MRAM-Einheit eine DMTJ-Struktur mit einer invertierten Struktur (d.h. bei der der obere MTJ-Stapel eine größere kritische Abmessung („CD“) als der untere MTJ-Stapel hat).
-
Bezieht man sich nun auf die Zeichnungen, in denen gleiche Bezugszeichen für die gleichen oder ähnliche Elemente stehen, und zunächst auf 1, ist ein beispielhaftes Verfahren zum Herstellen eines DMTJ-Stapels gezeigt, auf den die vorliegenden Ausführungsformen angewendet werden können. Es werden mehrere Back-End-of-Line-(„BEOL“) -Schichten ausgebildet. Im Allgemeinen ist das BEOL der zweite Abschnitt der IC-Fertigung, bei dem die einzelnen Einheiten (Transistoren, Kondensatoren, Widerstände usw.) durch Verdrahtung auf dem Wafer miteinander verbunden werden. Wie in 1 gezeigt, enthält eine erste BEOL-Schicht eine BEOL-Metallschicht 102 und eine dielektrische BEOL-Schicht 100. Die BEOL-Metallschicht 102 kann beispielsweise Cu, TaN, Ta, Ti, TiN oder eine Kombination davon enthalten. An den Seiten der BEOL-Metallschicht 102 ist eine dielektrische BEOL-Schicht 100 ausgebildet. Die dielektrische BEOL-Schicht 100 kann beispielsweise aus SiOx, SiNx, SiBCN, Low-κ, NBLOK oder jedem anderen geeigneten dielektrischen Material bestehen.
-
Eine weitere BEOL-Schicht wird auf der BEOL-Metallschicht 102 und der dielektrischen BEOL-Schicht 100 ausgebildet. Insbesondere wird eine Durchkontaktierungs-Füllschicht 104 auf der BEOL-Metallschicht 102 ausgebildet, und eine Durchkontaktierungs-Dielektrikumsschicht 106 wird auf den Seiten der Durchkontaktierungs-Füllschicht 104 ausgebildet. Zu Anfang kann durch Strukturieren mittels Lithographie die Durchkontaktierungs-Dielektrikumsschicht 106 ausgebildet werden. Dann wird in der Durchkontaktierungs-Dielektrikumsschicht 106, beispielsweise durch RIE, ein Durchgang ausgebildet, um einen Zwischenraum zu entfernen, der nachfolgend mit der Durchkontaktierungs-Füllschicht 104 gefüllt wird. In bestimmten Ausführungsformen kann die Durchkontaktierungs-Füllschicht 104 ein Material wie W, Cu, TaN, Ta, Ti, TiN, TiOCN, TaOCN oder eine Kombination dieser Materialien enthalten. Die Durchkontaktierungs-Füllschicht 104 kann durch CVD, PVD, ALD oder eine Kombination davon ausgebildet werden. Nachdem die Durchkontaktierungs-Füllschicht 104 ausgebildet ist, wird die Struktur beispielsweise einem CMP unterzogen, um die Oberfläche für die weitere Bearbeitung zu planarisieren. Die in 1 gezeigte Struktur, die die BEOL-Schichten umfasst, ist eine Ausgangsstruktur, auf der die MTJ-Stapel ausgebildet werden.
-
Bezugnehmend nun auf 2 wird eine Keimschicht 202 auf der Durchkontaktierungs-Dielektrikumsschicht 106 ausgebildet. Die Keimschicht 202 weist eine Kristallgitter- und Kornstruktur auf, die als Wachstumsfläche für die freie Schicht des ersten MTJ-Stapels 204 geeignet ist. Die Keimschicht 202 kann eine Metallkeimschicht sein, die beispielsweise aus Ru, Ta, NiCr oder einer Kombination dieser Materialien besteht.
-
Unter erneuter Bezugnahme auf 2 wird ein erster MTJ-Stapel 204 auf der Keimschicht ausgebildet. Im Allgemeinen kann ein MTJ-Stapel eine freie magnetische Schicht, eine Tunnelbarriereschicht und eine Referenzschicht (nicht gezeigt) enthalten. Im Allgemeinen haben die freien magnetischen Schichten ein magnetisches Moment bzw. eine Magnetisierung, die umgedreht werden kann. In bestimmten Ausführungsformen ist die Tunnelbarriereschicht eine Barriere, beispielsweise eine dünne Isolierschicht bzw. ein elektrisches Potential, zwischen zwei elektrisch leitenden Materialien. Elektronen (oder Quasiteilchen) passieren die Tunnelbarriere durch den Prozess des Quantentunnelns. In bestimmten Ausführungsformen enthält die Tunnelbarriereschicht mindestens eine Teilschicht, die aus MgO besteht. In bestimmten Ausführungsformen kann jede Schicht des MTJ-Stapels eine Dicke von weniger als einem Angström bis zu einer Dicke von mehreren Angström oder Nanometern aufweisen. Beispiele für übliche Materialien in einem MTJ-Stapel können MgO für die Tunnelbarriereschicht, CoFeB für die freie Schicht und eine Mehrzahl von Schichten für die Referenzschicht umfassen, die aus unterschiedlichen Materialien bestehen. Es versteht sich, dass der MRAM-Materialstapel (MTJ-Stapel) nicht auf diese Materialien oder die oben beschriebenen Schichten beschränkt ist. Das heißt, dass der MRAM-Materialstapel aus jedem bekannten Stapel von Materialien bestehen kann, die in MRAM-Einheiten verwendet werden. Darüber hinaus sollte beachtet werden, dass sowohl der erste MTJ-Stapel 204 als auch der zweite MTJ-Stapel 704 (siehe 7) zusätzliche Schichten enthalten können, bestimmte Schichten weggelassen werden können und jede der Schichten eine beliebige Anzahl von Teilschichten enthalten kann. Darüber hinaus kann sich die Zusammensetzung von Schichten und/oder Teilschichten zwischen dem ersten MTJ-Stapel 204 und dem zweiten MTJ-Stapel 704 unterscheiden (siehe 7).
-
Wie in 2 gezeigt, wird eine nichtmagnetische Spin-leitende Schicht 206 auf dem ersten MTJ-Stapel 204 ausgebildet. Die Spin-leitende Schicht 206 ist zwischen dem ersten MTJ-Stapel 204 und dem zweiten MTJ-Stapel 704 (siehe 7) ausgebildet und kann in bestimmten Beispielen aus Cu, CuN, Ag, AgSn oder Kombinationen davon bestehen. Im Allgemeinen besteht eine Funktion der Spin-leitenden Schicht 206 darin, den Spin-Strom von der Tunnelbarriereschicht des ersten MTJ-Stapels 204 zu sammeln.
-
Bezugnehmend nun auf 3 wird ein dielektrischer/organischer Opfer-Hartmaskenstapel 302 auf der Spin-leitenden Schicht 206 abgeschieden, und der Hartmaskenstapel 302 wird nachfolgend durch Lithographie und RIE strukturiert. In bestimmten Ausführungsformen besteht der Hartmaskenstapel 302 aus einem Material einer organischen Planarisierungsschicht („OPL“), SiNx, SiOx, Photoresist oder einer Kombination davon.
-
Bezugnehmend nun auf 4 wird der erste MTJ-Stapel 204 mit IBE oder RIE strukturiert, während der dielektrische/organische Opfer-Hartmaskenstapel 302 als Struktur verwendet wird. Wie in 4 gezeigt, wird das Ätzen in (oder nahe der Oberseite) der Durchkontaktierungs-Dielektrikumsschicht 106 angehalten. Somit ist nach dem Ätzvorgang die Breite der Spin-leitenden Schicht 206, des ersten MTJ-Stapels 204 und der Keimschicht 202 verkleinert. In bestimmten Ausführungsformen kann in diesem Stadium des Herstellungsprozesses (d.h. nach der Ausbildung der Spin-leitenden Schicht 206) eine Luftunterbrechung verwendet werden. In bestimmten Ausführungsformen kann eine gesteuerte in-situ-Oxidation verwendet werden, um partielle elektrische Kurzschlüsse aufgrund einer metallischen Wiederabscheidung zu entfernen.
-
Bezugnehmend nun auf 5 wird eine erste dielektrische Schicht 502 abgeschieden. Diese erste dielektrische Schicht 502 kann aus SiN, SiBCN, einer Kombination davon oder irgendeinem anderen geeigneten dielektrischen Material bestehen. Wie in 5 gezeigt, wird die erste dielektrische Schicht 502 bis zu einer ausreichenden Höhe abgeschieden, so dass zumindest die Seitenwände der Spin-leitenden Schicht 206, des ersten MTJ-Stapels 204 und der Keimschicht 202 bedeckt sind. In bestimmten Ausführungsformen wird die erste dielektrische Schicht 502 anfangs bis zu etwa dem Niveau der oberen Fläche des dielektrischen/organischen Opfer-Hartmaskenstapels 302 ausgebildet.
-
Bezugnehmend nun auf 6 wird ein CMP an der Einheit durchgeführt, um einen Teil der Dicke der kürzlich abgeschiedenen ersten dielektrischen Schicht 502 zu entfernen. Das CMP wird bis zu der Stelle ausgeführt, an der der gesamte dielektrische/organische Opfer-Hartmaskenstapel 302 entfernt ist und die im Allgemeinen mit der oberen Fläche der Spin-leitenden Schicht 206 zusammenfällt. Das heißt, dass genug Material entfernt wird, um die obere Fläche der Spin-leitenden Schicht 206 freizulegen.
-
Bezugnehmend nun auf 7 wird das Wachstum der Spin-leitenden Schicht 206 so fortgesetzt, dass sie anfänglich die gesamte Oberfläche der Einheit bedeckt. Es sollte beachtet werden, dass obwohl die Spin-leitende Schicht 206 als eine einzige Schicht gezeigt ist, sie in zwei getrennten Schritten gezüchtet wird. Somit kann das Material des oberen Abschnitts der Spin-leitenden Schicht 206 das gleiche wie das Material des unteren Abschnitts der Spin-leitenden Schicht 206 sein, oder sich von diesem unterscheiden. In bestimmten Ausführungsformen kann vor der Ausbildung des oberen Abschnitts der Spin-leitenden Schicht 206 eine Vor-Sputter-Reinigung durchgeführt werden, um jegliches native Oxidmaterial nach dem oben in Bezug auf 6 beschriebenen CMP zu entfernen. Ein zweiter MTJ-Stapel 704 wird dann oben auf der Spin-leitenden Schicht 206 ausgebildet. Die Anzahl und Art der Schichten des zweiten MTJ-Stapels 704 kann denen der Schichten im ersten MTJ-Stapel 204 gleichen oder sich von diesen unterscheiden. Eine Metallätzstoppschicht 706 wird dann auf dem zweiten MTJ-Stapel 704 ausgebildet. Die Metallätzstoppschicht 706 kann aus Ru oder jedem anderen geeigneten Metall oder jeder anderen geeigneten Legierung bestehen. Eine Metallhartmaskenschicht der oberen Elektrode 708 wird dann auf der Metallätzstoppschicht 706 ausgebildet. Die Metallhartmaskenschicht der oberen Elektrode 708 kann aus W, TaN, TiN, einer Kombination davon oder beliebigen anderen geeigneten Materialien bestehen. Ein zweiter dielektrischer/organischer Opfer-Hartmaskenstapel 710 wird dann auf der Metallhartmaskenschicht der oberen Elektrode 708 ausgebildet. Der zweite dielektrische/organische Opfer-Hartmaskenstapel 710 kann aus den gleichen oder anderen Materialien als der erste dielektrische/organische Opfer-Hartmaskenstapel 302 ausgebildet sein, der oben in Bezug auf 3 beschrieben wurde (z.B. OPL, SiNx, SiOx, Photoresist usw.). Wie in 7 gezeigt, werden schließlich die Metallhartmaskenschicht der oberen Elektrode 708 und der zweite dielektrische/organische Opfer-Hartmaskenstapel 710 durch Lithographie und RIE strukturiert, und die Breite dieser Schichten ist breiter als die Breite des zuvor ausgebildeten ersten MTJ-Stapels 204.
-
Bezugnehmend nun auf 8 wird der zweite MTJ-Stapel 704 durch IBE, RIE oder eine Kombination davon strukturiert, wobei der zweite dielektrische/organische Opfer-Hartmaskenstapel 710 als Maske verwendet wird. Somit wurde die Breite des zweiten MTJ-Stapels 704 und des oberen Abschnitts der Spin-leitenden Schicht 206 auf ungefähr die gleiche Breite wie die des zweiten dielektrischen/organischen Opfer-Hartmaskenstapels 710 verringert. Wie in 8 gezeigt, wird die Einheit bis zu einem Niveau heruntergeätzt, das sich in (z.B. nahe der Oberseite) der ersten dielektrischen Schicht 502 befindet. Selbst nach diesem Entfernungsschritt ist die Breite des zweiten MTJ-Stapels 704 immer noch größer als die Breite des ersten MTJ-Stapels 204. In bestimmten Ausführungsformen kann in diesem Stadium des Herstellungsprozesses eine Luftunterbrechung verwendet werden. In bestimmten Ausführungsformen kann eine gesteuerte In-situ-Oxidation verwendet werden, um partielle elektrische Kurzschlüsse aufgrund einer metallischen Wiederabscheidung nahe der MgO-Tunnelbarriereschicht (nicht gezeigt) des zweiten MTJ-Stapels 704 zu entfernen.
-
Bezugnehmend nun auf 9 wird eine dielektrische Verkapselungsschicht 902 so ausgebildet, dass sie die freiliegenden Oberflächen der Spin-leitenden Schicht 206, des zweiten MTJ-Stapels 704, der Metallätzstoppschicht 706 und der Metallhartmaskenschicht der oberen Elektrode 708 bedeckt. Beispielsweise kann die dielektrische Verkapselungsschicht zumindest eines von PVD, ALD, PECVD, AlOx, TiOx, BN, SiN und/oder SiBCN aufweisen. In bestimmten Ausführungsformen kann die Einheit nach der Ausbildung der dielektrischen Verkapselungsschicht 902 einer optionalen Vorbehandlung unter Verwendung von beispielsweise Plasma-O2, -H2, -N2, -NH3 oder einer Kombination davon unterzogen werden. Dann wird eine Zwischenschicht-Dielektrikumsschicht 904 abgeschieden und so ausgebildet, dass sie die Zwischenräume zwischen benachbarten DMTJ-Einheiten ausfüllt.
-
Bezugnehmend nun auf 10 wird ein CMP-Planarisierungsprozess so an der Einheit durchgeführt, dass obere Flächen der Obere-Elektroden-Hartmaskenschicht 708 und der dielektrischen Verkapselungsschicht 902 freigelegt werden. Bezugnehmend nun auf 11 wird nach dem CMP-Planarisierungsprozess durch Lithographie eine zweite ILD-Schicht 1100 ausgebildet. Unter Bezugnahme auf 12 wird die zweite ILD-Schicht 1100 einem Entfernungsprozess (z.B. RIE) unterzogen, um Teile der zweiten ILD-Schicht 1100 so zu entfernen, dass erneut Teile der Obere-Elektroden-Hartmaskenschicht 708 und der dielektrischen Verkapselungsschicht 902 freigelegt werden. Bezugnehmend nun auf 13 wird nach dem RIE-Prozess von 12 eine Füllauskleidung 1202 ausgebildet, gefolgt von der Ausbildung einer Bitleitung 1402, die in 14 gezeigt ist. In bestimmten Ausführungsformen besteht die Bitleitung aus Ta, TaN, Cu oder irgendeiner geeigneten Kombination davon.
-
In den vorliegenden Ausführungsformen kann die DMTJ-Übergangseinheit eine Erhöhung der Schalteffizienz (die proportional zur Retention und umgekehrt proportional zum Schaltstrom ist) gegenüber verwandten Einzel-MTJ-Einheiten erreichen. Darüber hinaus können die vorliegenden Ausführungsformen ein erhöhtes Magnetowiderstandsverhältnis erreichen, was potentiell den Schaltstrom verringert.
-
Die Beschreibungen der verschiedenen Ausführungsformen wurden zu Erläuterungszwecken angegeben und sind nicht als erschöpfend oder auf die offenbarten Ausführungsformen beschränkt anzusehen. Viele Modifikationen und Varianten sind für Fachleute offensichtlich, ohne vom Umfang der beschriebenen Ausführungsformen abzuweichen. Die hier verwendete Terminologie wurde ausgewählt, um die Grundsätze der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber Technologien, die am Markt vorhanden sind, am besten zu beschreiben oder anderen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.