DE102022100335A1 - Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung - Google Patents

Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102022100335A1
DE102022100335A1 DE102022100335.3A DE102022100335A DE102022100335A1 DE 102022100335 A1 DE102022100335 A1 DE 102022100335A1 DE 102022100335 A DE102022100335 A DE 102022100335A DE 102022100335 A1 DE102022100335 A1 DE 102022100335A1
Authority
DE
Germany
Prior art keywords
dielectric
metal oxide
barrier layer
layer
hydrogen blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022100335.3A
Other languages
English (en)
Inventor
Neil Murray
Hung Wei Li
Mauricio Manfrini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102022100335A1 publication Critical patent/DE102022100335A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Dünnschichttransistor weist Folgendes auf: eine isolierende Matrixschicht mit einer darin befindlichen Öffnung; eine Wasserstoff-blockierende dielektrische Sperrschicht, die sich zusammenhängend über einer Unterseite und Seitenwänden der Öffnung und über einer Oberseite der isolierenden Matrixschicht erstreckt; eine Gateelektrode, die in der Öffnung angeordnet ist; einen Stapel aus einem Gatedielektrikum und einer halbleitenden Metalloxidplatte über der Gateelektrode und über sich horizontal erstreckenden Teilen der Wasserstoff-blockierenden dielektrischen Sperrschicht, die über der isolierenden Matrixschicht angeordnet sind; und eine Source-Elektrode und eine Drain-Elektrode, die einen jeweiligen Teil einer Oberseite der halbleitenden Metalloxidplatte kontaktieren.

Description

  • Verwandte Anmeldung
  • Die vorliegende Anmeldung beansprucht die Priorität der am 2. Februar 2021 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/144.493 und dem Titel „Thin Film Transistor (TFT) with a Barrier Layer“ [„Dünnschichttransistor (TFT) mit einer Sperrschicht“], die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.
  • Hintergrund
  • Dünnschichttransistoren (TFTs), die aus Oxid-Halbleitern hergestellt werden, sind eine interessante Option für eine BEOL-Integration (BEOL: Back End of Line), da TFTs bei niedrigen Temperaturen bearbeitet werden können und daher bereits hergestellte Vorrichtungen nicht beschädigen. Zum Beispiel können bereits hergestellte FEOL- und MEOL-Vorrichtungen (FEOL: Front End of Line; MEOL: Middle End of Line) durch die Herstellungsbedingungen und -verfahren nicht beschädigt werden.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 ist eine vertikale Schnittansicht, die eine erste beispielhafte Struktur nach der Herstellung von CMOS-Transistoren (CMOS: komplementärer Metalloxidhalbleiter), erste metallische Interconnect-Strukturen, die in dielektrischen Untere-Ebene-Materialschichten hergestellt sind, eine planare isolierende Abstandshalterschicht und eine optionale dielektrische Ätzstoppschicht gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
    • 2A ist eine Top-Down-Ansicht eines Teils der ersten beispielhaften Struktur nach der Herstellung einer isolierenden Matrixschicht gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
    • 2B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 2A.
    • 2C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 2A.
    • 3A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Erzeugen einer Öffnung in der isolierenden Matrixschicht gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 3B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 3A.
    • 3C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 3A.
    • 4A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Herstellen einer Wasserstoff-blockierenden dielektrischen Sperrschicht gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 4B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 4A.
    • 4C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 4A.
    • 5A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Herstellen einer unteren Gateelektrode gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 5B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 5A.
    • 5C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 5A.
    • 6A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Herstellen eines unteren Gatedielektrikums und einer halbleitenden Metalloxidplatte gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 6B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 6A.
    • 6C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 6A.
    • 7A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Herstellen einer Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht und einer dielektrischen Elektrode-Ebene-Materialschicht gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 7B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 7A.
    • 7C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 7A.
    • 8A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Erzeugen einer Source-Öffnung, einer Drain-Öffnung und einer Unterer-Gatedurchkontakt-Öffnung gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 8B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 8A.
    • 8C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 8A.
    • 9A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 9B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 9A.
    • 9C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 9A.
    • 10A ist eine Top-Down-Ansicht eines Bereichs einer ersten alternativen Konfiguration der ersten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 10B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 10A.
    • 10C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 10A.
    • 11A ist eine Top-Down-Ansicht eines Bereichs einer zweiten alternativen Konfiguration der ersten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 11B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 11A.
    • 11C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 11A.
    • 12A ist eine Top-Down-Ansicht eines Bereichs einer dritten alternativen Konfiguration der ersten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 12B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 12A.
    • 12C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 12A.
    • 13A ist eine Top-Down-Ansicht eines Bereichs einer vierten alternativen Konfiguration der ersten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 13B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 13A.
    • 13C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 13A.
    • 14A ist eine Top-Down-Ansicht eines Bereichs einer fünften alternativen Konfiguration der ersten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 14B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 14A.
    • 14C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 14A.
    • 15A ist eine Top-Down-Ansicht eines Bereichs einer zweiten beispielhaften Struktur nach dem Herstellen eines unteren Gatedielektrikums und einer halbleitenden Metalloxidplatte gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
    • 15B ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 15A.
    • 15C ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 15A.
    • 16A ist eine Top-Down-Ansicht eines Bereichs der zweiten beispielhaften Struktur nach dem Herstellen eines oberen Gatedielektrikums gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 16B ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 16A.
    • 16C ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 16A.
    • 17A ist eine Top-Down-Ansicht eines Bereichs der zweiten beispielhaften Struktur nach dem Herstellen einer Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht und einer dielektrischen Elektrode-Ebene-Materialschicht gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 17B ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 17A.
    • 17C ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 17A.
    • 18A ist eine Top-Down-Ansicht eines Bereichs der zweiten beispielhaften Struktur nach dem Erzeugen einer Source-Öffnung, einer Drain-Öffnung und einer Unterer-Gatedurchkontakt-Öffnung gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 18B ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 8A.
    • 18C ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 18A.
    • 19A ist eine Top-Down-Ansicht eines Bereichs der zweiten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 19B ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 19A.
    • 19C ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 19A.
    • 20A ist eine Top-Down-Ansicht eines Bereichs einer ersten alternativen Konfiguration der zweiten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 20B ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 20A.
    • 20C ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 20A.
    • 21A ist eine Top-Down-Ansicht eines Bereichs einer zweiten alternativen Konfiguration der zweiten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 21B ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 21A.
    • 21C ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 21A.
    • 22A ist eine Top-Down-Ansicht eines Bereichs einer dritten alternativen Konfiguration der zweiten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 22B ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 22A.
    • 22C ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 22A.
    • 23A ist eine Top-Down-Ansicht eines Bereichs einer vierten alternativen Konfiguration der zweiten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 23B ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 23A.
    • 23C ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 23A.
    • 24A ist eine Top-Down-Ansicht eines Bereichs einer fünften alternativen Konfiguration der zweiten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 24B ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 24A.
    • 24C ist eine vertikale Schnittansicht der zweiten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 24A.
    • 25A ist eine Top-Down-Ansicht eines Bereichs einer dritten beispielhaften Struktur nach dem Herstellen einer Wasserstoff-blockierenden dielektrischen Sperrschicht und einer Gateelektrodenschicht gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
    • 25B ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 25A.
    • 25C ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 25A.
    • 26A ist eine Top-Down-Ansicht eines Bereichs der dritten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der dritten Ausführungsform der vorliegenden Erfindung.
    • 26B ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 26A.
    • 26C ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene C - C` von 26A.
    • 27A ist eine Top-Down-Ansicht eines Bereichs einer alternativen Konfiguration der dritten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der dritten Ausführungsform der vorliegenden Erfindung.
    • 27B ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 27A.
    • 27C ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 27A.
    • 28 ist eine vertikale Schnittansicht einer beispielhaften Struktur nach dem Herstellen von Speicherzellen gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 29 ist ein Ablaufdiagramm, das allgemeine Bearbeitungsschritte zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden. Elemente mit denselben Bezugszahlen beziehen sich auf ein und dasselbe Element, und es wird unterstellt, dass sie dieselbe Materialzusammensetzung und denselben Dickenbereich haben, wenn nicht ausdrücklich anders angegeben.
  • Im Allgemeinen können die Strukturen und Verfahren der vorliegenden Erfindung zum Herstellen einer Halbleiterstruktur mit mindestens einem Dünnschichttransistor, wie etwa mit einer Mehrzahl von Dünnschichttransistoren, verwendet werden. Die Dünnschichttransistoren können über einem Substrat hergestellt werden, das ein isolierendes Substrat, ein leitfähiges Substrat oder ein halbleitendes Substrat sein kann. Bei Ausführungsformen, bei denen ein leitfähiges Substrat oder ein halbleitendes Substrat verwendet wird, kann mindestens eine Isolierschicht zum Bereitstellen einer elektrischen Isolation zwischen den Dünnschichttransistoren und dem darunter befindlichen Substrat verwendet werden. Bei Ausführungsformen, bei denen ein Halbleitersubstrat, wie etwa ein einkristallines Substrat, verwendet wird, können Feldeffekttransistoren, bei denen Teile des Halbleitersubstrats als Halbleiterkanäle verwendet werden, auf dem Halbleitersubstrat hergestellt werden, und über den Feldeffekttransistoren können metallische Interconnect-Strukturen so hergestellt werden, dass sie in dielektrische Interconnect-Ebene-Schichten eingebettet werden. Die Dünnschichttransistoren können über den Feldeffekttransistoren mit einkristallinen Halbleiterkanälen und über den metallischen Interconnect-Strukturen hergestellt werden, die hier als metallische Untere-Ebene-Interconnect-Strukturen bezeichnet werden.
  • Gemäß einem Aspekt der vorliegenden Erfindung kann eine Wasserstoff-blockierende dielektrische Sperrschicht jeweils auf einer Unterseite einer halbleitenden Metalloxidplatte hergestellt werden, die einen polykristallinen Halbleiterkanal eines jeweiligen Dünnschichttransistors aufweist. Insbesondere kann die Wasserstoff-blockierende dielektrische Sperrschicht jeweils auf Seitenwänden einer Öffnung zum Herstellen einer unteren Gateelektrode abgeschieden werden. Die Wasserstoff-blockierende dielektrische Sperrschicht kann auch über einer Oberseite der isolierenden Matrixschicht hergestellt werden, in der Öffnungen erzeugt werden. Optional kann eine Wasserstoff-blockierende dielektrische Verkappungssperrschicht über den halbleitenden Metalloxidplatten hergestellt werden. Die Wasserstoff-blockierende dielektrische Sperrschicht und die optionale Wasserstoff-blockierende dielektrische Verkappungssperrschicht verhindern ein Eindiffundieren von Wasserstoff in die halbleitenden Metalloxidplatten oder in die unteren Gateelektroden, und sie verhindern somit Änderungen von elektronischen Oberflächenzuständen in den halbleitenden Metalloxidplatten und Änderungen von Eigenschaften der Dünnschichttransistoren. Die verschiedenen Aspekte von Ausführungsformen der vorliegenden Erfindung werden nun näher beschrieben.
  • In 1 ist eine erste beispielhafte Struktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung gezeigt. Die erste beispielhafte Struktur weist ein Substrat 8 auf, das ein Halbleitersubstrat, wie etwa ein handelsübliches Siliziumsubstrat, sein kann. Das Substrat 8 kann zumindest auf seinem oberen Teil eine Halbleitermaterialschicht 9 aufweisen. Die Halbleitermaterialschicht 9 kann ein Oberflächenteil eines massiven Halbleitersubstrats sein, oder sie kann eine obere Halbleiterschicht eines Halbleiter-auf-Isolator-Substrats (SOI-Substrats) sein. Bei einer Ausführungsform enthält die Halbleitermaterialschicht 9 ein einkristallines Halbleitermaterial, wie etwa einkristallines Silizium. Bei einer Ausführungsform kann das Substrat 8 ein einkristallines Siliziumsubstrat mit einem einkristallinem Siliziummaterial sein.
  • In einem oberen Teil der Halbleitermaterialschicht 9 können STI-Strukturen 720 (STI: flache Grabenisolation) hergestellt werden, die ein dielektrisches Material wie Siliziumoxid aufweisen. In jedem Bereich, der seitlich von einem Teil der STI-Strukturen 720 umschlossen ist, können geeignete dotierte Halbleiterwannen, wie etwa p- und n-Wannen, erzeugt werden. Über einer Oberseite der Halbleitermaterialschicht 9 können Feldeffekttransistoren 701 hergestellt werden. Jeder Feldeffekttransistor 701 kann zum Beispiel Folgendes aufweisen: eine Source-Elektrode 732; eine Drain-Elektrode 738; einen Halbleiterkanal 735, der einen Oberflächenteil des Substrats 8 aufweist, der sich zwischen der Source-Elektrode 732 und der Drain-Elektrode 738 erstreckt; und eine Gatestruktur 750. Der Halbleiterkanal 735 kann ein einkristallines Halbleitermaterial sein. Jede Gatestruktur 750 kann ein Gatedielektrikum 752, eine Gateelektrode 754, ein Verkappungs-Gatedielektrikum 758 und einen dielektrischen Gate-Abstandshalter 756 aufweisen. Auf jeder Source-Elektrode 732 kann ein Source-seitiger Metall-Halbleiter-Legierungsbereich 742 erzeugt werden, und auf jeder Drain-Elektrode 738 kann ein Drain-seitiger Metall-Halbleiter-Legierungsbereich 748 erzeugt werden.
  • Bei einer Ausführungsform, bei der später in einer Ebene einer dielektrischen Materialschicht eine Matrix von Speicherzellen hergestellt werden kann, können die Feldeffekttransistoren 701 eine Schaltung aufweisen, die Funktionen zum Betreiben der Matrix von Speicherzellen bereitstellt. Insbesondere können Vorrichtungen in einem peripheren Bereich so konfiguriert sein, dass sie eine Programmierungsoperation, eine Löschoperation und eine Abtastoperation (Leseoperation) der Matrix von Speicherzellen steuern. Die Vorrichtungen in dem peripheren Bereich können zum Beispiel eine Sensorschaltung und/oder eine Programmierschaltung aufweisen. Die Vorrichtungen, die auf der Oberseite der Halbleitermaterialschicht 9 hergestellt sind, können CMOS-Transistoren und optional weitere Halbleitervorrichtungen (wie etwa Widerstände, Dioden, Kondensatoren usw.) aufweisen und werden kollektiv als eine CMOS-Schaltung 700 bezeichnet.
  • Ein oder mehrere der Feldeffekttransistoren 701 in der CMOS-Schaltung 700 können einen Halbleiterkanal 735 aufweisen, der einen Teil der Halbleitermaterialschicht 9 in dem Substrat 8 enthält. Wenn die Halbleitermaterialschicht 9 ein einkristallines Halbleitermaterial, wie etwa einkristallines Silizium, aufweist, kann der Halbleiterkanal 735 jedes Feldeffekttransistors 701 in der CMOS-Schaltung 700 ein einkristalliner Halbleiterkanal, wie etwa ein einkristalliner Siliziumkanal, sein. Bei einer Ausführungsform kann eine Mehrzahl von Feldeffekttransistoren 701 in der CMOS-Schaltung 700 einen jeweiligen Knoten aufweisen, der später mit einem Knoten einer jeweiligen später herzustellenden ferroelektrischen Speicherzelle elektrisch verbunden wird. Mehrere Feldeffekttransistoren 701 in der CMOS-Schaltung 700 können zum Beispiel jeweils eine Source-Elektrode 732 oder eine Drain-Elektrode 738 aufweisen, die später mit einem Knoten einer jeweiligen später herzustellenden ferroelektrischen Speicherzelle elektrisch verbunden wird.
  • Bei einer Ausführungsform kann die CMOS-Schaltung 700 eine Programmiersteuerschaltung aufweisen, die so konfiguriert ist, dass sie Gatespannungen einer Gruppe von Feldeffekttransistoren 701, die zum Programmieren einer jeweiligen ferroelektrischen Speicherzelle verwendet werden, und Gatespannungen von später herzustellenden Dünnschichttransistoren steuert. Bei dieser Ausführungsform kann die Programmiersteuerschaltung so konfiguriert sein, dass sie Folgendes bereitstellt: einen ersten Programmierungsimpuls, der eine jeweilige ferroelektrische dielektrische Materialschicht in einer gewählten ferroelektrischen Speicherzelle in einen ersten Polarisationszustand programmiert, in dem eine elektrische Polarisation in dem ferroelektrischen dielektrischen Material auf eine erste Elektrode der gewählten ferroelektrischen Speicherzelle hinweist; und einen zweiten Programmierungsimpuls, der die ferroelektrische dielektrische Materialschicht in der gewählten ferroelektrischen Speicherzelle in einen zweiten Polarisationszustand programmiert, in dem die elektrische Polarisation in dem ferroelektrischen dielektrischen Material auf eine zweite Elektrode der gewählten ferroelektrischen Speicherzelle hinweist.
  • Bei einer Ausführungsform kann das Substrat 8 ein einkristallines Siliziumsubstrat sein, und die Feldeffekttransistoren 701 können einen jeweiligen Teil des einkristallinen Siliziumsubstrats als einen halbleitenden Kanal aufweisen. Der hier verwendete Begriff „halbleitendes Element“ bezieht sich auf ein Element mit einer elektrischen Leitfähigkeit von 1,0 × 10-6 S/cm bis 1,0 × 105 S/cm. Der hier verwendete Begriff „Halbleitermaterial“ bezieht sich auf ein Material mit einer elektrischen Leitfähigkeit von 1,0 × 10-6 S/cm bis 1,0 × 105 S/cm, wenn das Material keine elektrischen Dotanden aufweist und ein dotiertes Material mit einer elektrischen Leitfähigkeit von S/cm bis × 105 S/cm nach einer geeigneten Dotierung mit einem elektrischen Dotanden hergestellt werden kann.
  • Gemäß einem Aspekt der vorliegenden Erfindung können die Feldeffekttransistoren 701 später mit Drainelektroden und Gateelektroden von Zugriffstransistoren elektrisch verbunden werden, die halbleitende Metalloxidplatten aufweisen, die über den Feldeffekttransistoren 701 hergestellt werden. Bei einer Ausführungsform kann eine Teilmenge der Feldeffekttransistoren 701 später mit mindestens einer der Drainelektroden und der Gateelektroden elektrisch verbunden werden. Die Feldeffekttransistoren 701 können zum Beispiel Folgendes aufweisen: erste Wortleitungstreiber, die so konfiguriert sind, dass sie eine erste Gatespannung über eine erste Teilmenge von später herzustellenden metallischen Untere-Ebene-Interconnect-Strukturen an erste Wortleitungen anlegen; und zweite Wortleitungstreiber, die so konfiguriert sind, dass sie eine zweite Gatespannung über eine zweite Teilmenge der metallischen Untere-Ebene-Interconnect-Strukturen an zweite Wortleitungen anlegen. Außerdem können die Feldeffekttransistoren 701 Bitleitungstreiber, die so konfiguriert sind, dass sie eine Bitleitungsvorspannung an später herzustellende Bitleitungen anlegen, und Leseverstärker aufweisen, die so konfiguriert sind, dass sie einen elektrischen Strom detektieren, der während einer Leseoperation durch die Bitleitungen fließt.
  • Anschließend können verschiedene metallische Interconnect-Strukturen, die in dielektrische Materialschichten eingebettet werden, über dem Substrat 8 und den darauf befindlichen Halbleitervorrichtungen (wie etwa den Feldeffekttransistoren 701) hergestellt werden. Als ein erläuterndes Beispiel können die dielektrischen Materialschichten Folgendes umfassen: eine erste dielektrische Materialschicht 601 (die gelegentlich als eine dielektrische Kontaktebene-Materialschicht 601 bezeichnet wird), die eine Schicht sein kann, die eine Kontaktstruktur umschließt, die mit Sources und Drains verbunden ist; eine erste dielektrische Interconnect-Ebene-Materialschicht 610; und eine zweite dielektrische Interconnect-Ebene-Materialschicht 620. Die metallischen Interconnect-Strukturen können Folgendes aufweisen: Vorrichtungsdurchkontaktstrukturen 612, die in der ersten dielektrischen Materialschicht 601 hergestellt sind und eine jeweilige Komponente der CMOS-Schaltung 700 kontaktieren; erste Metallleitungsstrukturen 618, die in der ersten dielektrischen Interconnect-Ebene-Materialschicht 610 hergestellt sind; erste Metalldurchkontaktierungsstrukturen 622, die in einem unteren Teil der zweiten dielektrischen Interconnect-Ebene-Materialschicht 620 hergestellt sind; und zweite Metallleitungsstrukturen 628, die in einem oberen Teil der zweiten dielektrischen Interconnect-Ebene-Materialschicht 620 hergestellt sind.
  • Die dielektrischen Materialschichten (601, 610, 620) können ein dielektrisches Material wie undotiertes Silicatglas, dotiertes Silicatglas, Organosilicatglas, amorphen Fluorkohlenstoff, poröse Varianten davon oder Kombinationen davon aufweisen. Die metallischen Interconnect-Strukturen (612, 618, 622, 628) können jeweils mindestens ein leitfähiges Material aufweisen, das eine Kombination aus einem metallischen Belag (wie etwa einem Metallnitrid oder einem Metallcarbid) und einem metallischen Füllmaterial sein kann. Jeder metallische Belag kann TiN, TaN, WN, TiC, TaC und WC aufweisen, und jeder metallische Füllmaterialteil kann W, Cu, Al, Co, Ru, Mo, Ta, Ti, Legierungen davon und/oder Kombinationen davon aufweisen. Es können auch andere geeignete metallische Belag- und Füllmaterialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Bei einer Ausführungsform können die ersten Metalldurchkontaktierungsstrukturen 622 und die zweiten Metallleitungsstrukturen 628 als integrierte Leitungs- und Durchkontaktierungsstrukturen mit einem Dual-Damascene-Prozess hergestellt werden. Die dielektrischen Materialschichten (601, 610, 620) werden hier als dielektrische Untere-Ebene-Materialschichten bezeichnet. Die metallischen Interconnect-Strukturen (612, 618, 622, 628), die in den dielektrischen Untere-Ebene-Materialschichten hergestellt werden, werden hier als metallische Untere-Ebene-Interconnect-Strukturen bezeichnet.
  • Die vorliegende Erfindung wird zwar anhand einer Ausführungsform beschrieben, bei der Dünnschichttransistoren über der zweiten dielektrischen Interconnect-Ebene-Materialschicht 620 hergestellt werden, aber es werden hier ausdrücklich auch Ausführungsformen in Betracht gezogen, bei denen die Matrix von Speicherzellen auch in einer anderen Metallischer-Interconnect-Ebene erzeugt werden kann. Außerdem wird die vorliegende Erfindung zwar anhand einer Ausführungsform beschrieben, bei der ein Halbleitersubstrat als das Substrat 8 verwendet wird, aber es werden hier ausdrücklich auch Ausführungsformen in Betracht gezogen, bei denen ein isolierendes Substrat oder ein leitfähiges Substrat als das Substrat 8 verwendet wird.
  • Die Gruppe aller dielektrischer Materialschichten, die vor der Herstellung einer Matrix von Dünnschichttransistoren oder einer Matrix von ferroelektrischen Speicherzellen hergestellt werden, wird kollektiv als dielektrische Untere-Ebene-Materialschichten (601, 610, 620) bezeichnet. Die Gruppe aller metallischer Interconnect-Strukturen, die in den dielektrischen Untere-Ebene-Materialschichten (601, 610, 620) hergestellt werden, wird hier kollektiv als erste metallische Interconnect-Strukturen (612, 618, 622, 628) bezeichnet. Im Allgemeinen können die ersten metallischen Interconnect-Strukturen (612, 618, 622, 628), die in mindestens einer dielektrischen Untere-Ebene-Materialschicht (601, 610, 620) hergestellt werden, über der Halbleitermaterialschicht 9 hergestellt werden, die in dem Substrat 8 angeordnet ist.
  • Gemäß einem Aspekt der vorliegenden Erfindung können Dünnschichttransistoren (TFTs) anschließend in einer Metallischer-Interconnect-Ebene hergestellt werden, die sich über den Metallischer-Interconnect-Ebenen befindet, die die dielektrischen Untere-Ebene-Materialschichten (601, 610, 620) und die ersten metallischen Interconnect-Strukturen (612, 618, 622, 628) enthalten. Bei einer Ausführungsform kann eine planare dielektrische Materialschicht mit einer einheitlichen Dicke über den dielektrischen Untere-Ebene-Materialschichten (601, 610, 620) hergestellt werden. Die planare dielektrische Materialschicht wird hier als eine planare isolierende Abstandshalterschicht 635 bezeichnet. Die planare isolierende Abstandshalterschicht 635 weist ein dielektrisches Material wie undotiertes Silicatglas, dotiertes Silicatglas, Organosilicatglas oder ein poröses dielektrisches Material auf und kann durch chemische Aufdampfung abgeschieden werden. Eine Dicke der planaren isolierenden Abstandshalterschicht 635 kann 20 nm bis 300 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • In der Regel können dielektrische Interconnect-Ebene-Schichten, wie etwa die dielektrischen Untere-Ebene-Materialschichten (601, 610, 620), die die metallischen Interconnect-Strukturen, wie etwa die ersten metallischen Interconnect-Strukturen (612, 618, 622, 628), enthalten, über Halbleitervorrichtungen hergestellt werden. Über den dielektrischen Interconnect-Ebene-Schichten kann die planare isolierende Abstandshalterschicht 635 hergestellt werden.
  • Über der planaren isolierenden Abstandshalterschicht 635 kann optional eine Ätzstoppschicht 636 hergestellt werden. Die Ätzstoppschicht 636 weist ein dielektrisches Ätzstoppmaterial auf, das einen höheren Ätzwiderstand gegenüber einer Ätzchemikalie während eines späteren anisotropen Ätzprozesses bietet, mit dem ein dielektrisches Material geätzt wird, das später über der dielektrischen Ätzstoppschicht 636 abgeschieden werden soll. Die dielektrische Ätzstoppschicht 636 kann zum Beispiel Siliziumcarbonitrid, Siliziumnitrid, Siliziumoxidnitrid oder ein dielektrisches Metalloxid wie Aluminiumoxid aufweisen. Auch andere geeignete Ätzstoppmaterialien liegen innerhalb des beabsichtigten Schutzumfangs der Erfindung. Eine Dicke der dielektrischen Ätzstoppschicht 636 kann 2 nm bis 40 nm, z. B. 4 nm bis 20 nm, betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • In den 2A bis 2C ist ein Bereich der ersten beispielhaften Struktur gezeigt, der einem Bereich entspricht, in dem später ein Dünnschichttransistor hergestellt werden soll. Die vorliegende Erfindung wird zwar unter Verwendung nur einer Instanz eines Dünnschichttransistors beschrieben, aber es versteht sich, dass mehrere Instanzen des Dünnschichttransistors gleichzeitig in jeder der beispielhaften Strukturen der vorliegenden Erfindung hergestellt werden können.
  • Über der planaren isolierenden Abstandshalterschicht 635 und der optionalen dielektrischen Ätzstoppschicht 636 kann eine isolierende Matrixschicht 42 hergestellt werden. Die isolierende Matrixschicht 42 kann ein dielektrisches Material wie undotiertes Silicatglas, dotiertes Silicatglas, Organosilicatglas oder ein poröses dielektrisches Material aufweisen und kann durch chemische Aufdampfung abgeschieden werden. Eine Dicke der isolierenden Matrixschicht 42 kann 20 nm bis 300 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden. Über der isolierenden Matrixschicht 42 können anschließend mehrere Dünnschichttransistoren hergestellt werden. Bei einer Ausführungsform können die mehreren Dünnschichttransistoren entlang einer ersten horizontalen Richtung hd1 und einer zweiten horizontalen Richtung hd2 angeordnet werden, die senkrecht zu der ersten horizontalen Richtung hd1 sein kann.
  • In den 3A bis 3C kann über einer Oberseite der isolierenden Matrixschicht 42 eine Fotoresistschicht 47 aufgebracht werden, die lithografisch strukturiert werden kann, um eine Öffnung in dem dargestellten Bereich zu erzeugen. Bei einer Ausführungsform kann die Öffnung eine rechteckige Öffnung sein, die ein Paar Querseitenwände entlang der ersten horizontalen Richtung hd1 und ein Paar Längsseitenwände entlang der zweiten horizontalen Richtung hd2 hat. Ein anisotroper Ätzprozess kann durchgeführt werden, um die Struktur der Öffnung in der Fotoresistschicht 47 in einen oberen Teil der isolierenden Matrixschicht 42 zu übertragen. In dem oberen Teil der isolierenden Matrixschicht 42 kann eine Öffnung 11 erzeugt werden. Die Öffnung 11 wird auch als eine Unteres-Gate-Öffnung bezeichnet.
  • Bei einer Ausführungsform kann eine Breite der Öffnung 11 entlang der ersten horizontalen Richtung hd1 20 nm bis 300 nm betragen, aber es können auch kleinere und größere Breiten verwendet werden. Bei einer Ausführungsform kann eine Länge der Öffnung 11 entlang der zweiten horizontalen Richtung hd2 30 nm bis 3000 nm betragen, aber es können auch kleinere und größere Längen verwendet werden. Eine Tiefe der Öffnung 11 kann gleich der Dicke der isolierenden Matrixschicht 42 sein. Somit ist eine Oberseite der optionalen dielektrischen Ätzstoppschicht 636 oder eine Oberseite der planaren isolierenden Abstandshalterschicht 635 (bei einigen Ausführungsformen, bei denen die dielektrische Ätzstoppschicht 636 nicht verwendet wird) ... (Anm. d. Ü.: englischer Satz ist unvollständig). Die Fotoresistschicht 47 kann dann zum Beispiel durch Ablösung entfernt werden.
  • In den 4A bis 4C kann eine Wasserstoff-blockierende dielektrische Sperrschicht 44 über der isolierenden Matrixschicht 42, der planaren isolierenden Abstandshalterschicht 635 und der optionalen dielektrischen Ätzstoppschicht 636 hergestellt werden. Die Wasserstoff-blockierende dielektrische Sperrschicht 44 weist ein dielektrisches Material auf, das ein Diffundieren von Wasserstoff durch diese Schicht blockiert. Um eine zusammenhängende Wasserstoff-blockierende Struktur bereitzustellen, kann sich die Wasserstoff-blockierende dielektrische Sperrschicht 44 zusammenhängend über einer Unterseite und Seitenwänden der Öffnung 11 und über einer Oberseite der isolierenden Matrixschicht 42 erstrecken.
  • Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Sperrschicht 44 einen dielektrischen Metalloxidbelag auf (oder sie besteht daraus), der ein dielektrisches Metalloxid-Material enthält. Der dielektrische Metalloxidbelag der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 kann auf der Unterseite und den Seitenwänden der Öffnung 11 und über der Oberseite der isolierenden Matrixschicht 42 abgeschieden werden. Bei einer Ausführungsform kann der dielektrische Metalloxidbelag der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 direkt auf physisch freiliegenden Oberflächen der isolierenden Matrixschicht 42 und einer physisch freiliegenden Oberfläche der dielektrischen Ätzstoppschicht 636 (oder einer physisch freiliegenden Oberfläche der planaren isolierenden Abstandshalterschicht 635 bei Ausführungsformen, bei denen keine dielektrische Ätzstoppschicht verwendet wird) abgeschieden werden.
  • Bei einer Ausführungsform weist der dielektrische Metalloxidbelag der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 Aluminiumoxid oder ein dielektrisches Übergangsmetalloxid auf (oder er besteht daraus). Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Sperrschicht 44 ein Material aus der Gruppe Aluminiumoxid, Chromoxid, Titanoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Hafniumoxid und Tantaloxid, eine Verbindung davon, ein homogenisiertes Gemisch davon oder einen Schichtstapel davon auf, oder sie besteht im Wesentlichen daraus. Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Sperrschicht 44 ein Material aus der Gruppe Aluminiumoxid, Chromoxid und Hafniumoxid, ein homogenisiertes Gemisch davon oder einen Schichtstapel davon auf, oder sie besteht im Wesentlichen daraus. Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Sperrschicht 44 ein Material aus der Gruppe Chromoxid und Hafniumoxid, ein homogenisiertes Gemisch davon oder einen Schichtstapel davon auf, oder sie besteht im Wesentlichen daraus. Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Sperrschicht 44 Aluminiumoxid auf, oder sie besteht im Wesentlichen daraus. In der Regel kann eine Dicke der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 in Abhängigkeit von einem restlichen Wasserstoffgehalt in benachbarten dielektrischen Materialschichten, wie etwa der isolierenden Matrixschicht 42, optimiert werden. Bei Ausführungsformen, bei denen die isolierende Matrixschicht 42 durch Atomlagenabscheidung abgeschieden wird, kann die Dicke der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 kleiner sein. Bei Ausführungsformen, bei denen die isolierende Matrixschicht 42 durch chemische Aufdampfung abgeschieden wird, kann die Dicke der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 größer sein.
  • Die Wasserstoff-blockierende dielektrische Sperrschicht 44 kann durch physikalische Aufdampfung (PVD), chemische Aufdampfung (CVD), Atomlagenabscheidung (ALD) oder einer Kombination davon abgeschieden werden. Bei einer Ausführungsform kann die Wasserstoff-blockierende dielektrische Sperrschicht 44 durch PVD abgeschieden werden, um einen Gehalt von restlichen Wasserstoffatomen zu reduzieren, die während des Abscheidungsprozesses in die Wasserstoff-blockierende dielektrische Sperrschicht 44 eingebracht werden. Die Wasserstoff-blockierende dielektrische Sperrschicht 44 kann konform sein, d. h., sie kann durchgehend dieselbe Dicke haben. Bei einigen Ausführungsformen kann für einige Materialien ein CVD- oder ein ALD-Prozess bevorzugt werden, da sie eine Konformität und eine bessere Dickensteuerung ermöglichen. Bei anderen Ausführungsformen kann jedoch ein PVD-Prozess für einige andere Materialien bevorzugt werden, da dadurch ein Einbringen von zusätzlichem Wasserstoff aus einem Vorläufergas vermieden werden kann. Gemäß einem Aspekt der vorliegenden Erfindung kann die Dicke der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 so gewählt werden, dass sie als eine Wasserstoff-blockierende Sperrschicht effektiv sein kann. Wenn die Wasserstoff-blockierende dielektrische Sperrschicht 44 zum Beispiel aus Aluminiumoxid besteht, kann ihre Dicke mindestens 10 nm und vorzugsweise mindestens 12 nm, z. B. mindestens 15 nm, betragen, um effektiv als eine Wasserstoff-blockierende Struktur zu funktionieren. Bei einer Ausführungsform besteht die Wasserstoff-blockierende dielektrische Sperrschicht 44 aus Aluminiumoxid, und ihre Dicke kann 10 nm bis 50 nm, z. B. 12 nm bis 35 nm oder 15 nm bis 25 nm, betragen. In der Regel kann die Wasserstoff-blockierende dielektrische Sperrschicht 44 ein oder mehrere der vorgenannten dielektrischen Metalloxid-Materialien enthalten, und sie kann eine Dicke von 10 nm bis 50 nm, z. B. von 12 nm bis 35 nm oder von 15 nm bis 25 nm, haben.
  • In den 5A bis 5C kann mindestens ein leitfähiges Material in einem Restvolumen der Öffnung 11 abgeschieden werden. Das mindestens eine leitfähige Material kann zum Beispiel ein metallisches Sperrbelagmaterial (wie etwa TiN, TaN und/oder WN) und ein metallisches Füllmaterial (wie etwa Cu, W, Mo, Co, Ru usw.) umfassen. Es können aber auch andere geeignete metallische Belag- und Füllmaterialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Überschüssige Teile des mindestens einen leitfähigen Materials können über der horizontalen Ebene, die die Oberseite der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 enthält, mit einem Planarisierungsprozess entfernt werden, der ein CMP-Prozess (CMP: chemisch-mechanische Polierung) und/oder ein Aussparungsätzprozess sein kann. In der Öffnung 11 kann eine untere Gateelektrode 15 hergestellt werden. Als Planarisierungsprozess kann ein CMP-Prozess oder ein Aussparungsätzprozess verwendet werden. Eine Oberseite der unteren Gateelektrode 15 kann in derselben horizontalen Ebene wie die oberste Seite der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 liegen. Bei einer Ausführungsform kann ein sich horizontal erstreckender Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 über der isolierenden Matrixschicht 42 dieselbe Dicke wie ein sich horizontal erstreckender Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 haben, der sich unter einer Unterseite der unteren Gateelektrode 15 befindet und diese kontaktiert. Alternativ kann der sich horizontal erstreckende Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 über der isolierenden Matrixschicht 42 während des Planarisierungsprozesses kollateral gedünnt werden. Bei dieser Ausführungsform kann der sich horizontal erstreckende Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 über der isolierenden Matrixschicht 42 dünner als der sich horizontal erstreckende Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 sein, der sich unter der Unterseite der unteren Gateelektrode 15 befindet und diese kontaktiert. In der Regel kann die Dicke des sich horizontal erstreckenden Teils der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 über der isolierenden Matrixschicht 42 10 nm bis 50 nm betragen.
  • In den 6A bis 6C können über der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 und der unteren Gateelektrode 15 nacheinander eine zusammenhängende untere dielektrische Gateschicht und eine zusammenhängende halbleitende Metalloxidschicht als zusammenhängende Materialschichten abgeschieden werden. Die zusammenhängende untere dielektrische Gateschicht kann durch Abscheiden mindestens eines dielektrischen Gatematerials über der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 und der unteren Gateelektrode 15 hergestellt werden. Das dielektrische Gatematerial kann unter anderem Siliziumoxid, Siliziumoxidnitrid, ein dielektrisches Metalloxid (wie etwa Aluminiumoxid, Hafniumoxid, Yttriumoxid, Lanthanoxid usw.) oder ein Stapel davon sein. Andere geeignete dielektrische Materialien liegen ebenfalls innerhalb des beabsichtigten Schutzumfangs der Erfindung. Das dielektrische Gatematerial ist von dem Material der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 verschieden. Das dielektrische Gatematerial kann durch ALD oder CVD abgeschieden werden. Eine Dicke der zusammenhängenden unteren dielektrischen Gateschicht kann 1 nm bis 12 nm, z. B. 2 nm bis 6 nm, betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Die zusammenhängende halbleitende Metalloxidschicht kann über der zusammenhängenden unteren dielektrischen Gateschicht abgeschieden werden. Bei einer Ausführungsform ist das halbleitende Material ein Material, das nach einer geeigneten Dotierung mit elektrischen Dotanden (p- oder n-Dotanden) eine elektrische Leitfähigkeit von S/m bis 1,0 × 105 S/m bereitstellt. Beispielhafte halbleitende Materialien, die für die zusammenhängende halbleitende Metalloxidschicht verwendet werden können, sind unter anderem Indiumgalliumzinkoxid (IGZO), Indiumwolframoxid, Indiumzinkoxid, Indiumzinnoxid, Galliumoxid, Indiumoxid, dotiertes Zinkoxid, dotiertes Indiumoxid, dotiertes Cadmiumoxid und verschiedene andere dotierte Varianten, die davon abgeleitet sind. Andere geeignete halbleitende Materialien liegen ebenfalls innerhalb des beabsichtigten Schutzumfangs der Erfindung. Bei einer Ausführungsform kann das halbleitende Material der zusammenhängenden halbleitenden Metalloxidschicht Indiumgalliumzinkoxid sein.
  • Die zusammenhängende halbleitende Metalloxidschicht kann ein polykristallines halbleitendes Material oder ein amorphes halbleitendes Material sein, das später zu einem polykristallinen halbleitenden Material mit einer größeren mittleren Korngröße getempert werden kann. Die zusammenhängende halbleitende Metalloxidschicht kann durch PVD abgeschieden werden, aber es können auch andere geeignete Abscheidungsverfahren verwendet werden. Eine Dicke der zusammenhängenden halbleitenden Metalloxidschicht kann 1 nm bis 100 nm, z. B. 2 nm bis 50 nm oder 4 nm bis 15 nm, betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Über der zusammenhängenden halbleitenden Metalloxidschicht kann eine Fotoresistschicht (nicht dargestellt) aufgebracht werden, die anschließend lithografisch strukturiert werden kann, um diskrete strukturierte Fotoresistmaterialteile herzustellen, die sich über eine jeweilige untere Gateelektrode 15 entlang der ersten horizontalen Richtung hd1 erstrecken. Bei einer Ausführungsform kann eine horizontale Querschnittsform jedes strukturierten Teils der Fotoresistschicht ein Rechteck oder ein abgerundetes Rechteck sein. Die Struktur in der Fotoresistschicht kann über die zusammenhängende halbleitende Metalloxidschicht und die zusammenhängende untere dielektrische Gateschicht durch Durchführen eines anisotropen Ätzprozesses übertragen werden. Jeder strukturierte Teil der zusammenhängenden halbleitenden Metalloxidschicht weist halbleitende Metalloxidplatten 20 auf. Jeder strukturierte Teil der zusammenhängenden unteren dielektrischen Gateschicht weist ein unteres Gatedielektrikum 10 auf.
  • Bei einer Ausführungsform kann eine horizontale Querschnittsform jeder halbleitenden Metalloxidplatte 20 ein Rechteck oder ein abgerundetes Rechteck sein. Bei einer Ausführungsform kann jede halbleitende Metalloxidplatte 20 eine Querabmessung entlang der ersten horizontalen Richtung hd1 von 60 nm bis 1000 nm, z. B. von 100 nm bis 300 nm, haben, aber es können auch kleinere und größere Querabmessungen verwendet werden. Bei einer Ausführungsform kann jede halbleitende Metalloxidplatte 20 eine Querabmessung entlang der zweiten horizontalen Richtung hd2 von 20 nm bis 500 nm, z. B. von 40 nm bis 250 nm, haben, aber es können auch kleinere und größere Querabmessungen verwendet werden. Ein Verhältnis der Querabmessung entlang der ersten Richtung hd1 zu der Querabmessung entlang der zweiten Richtung hd2 in jeder halbleitenden Metalloxidplatte 20 kann 0,5 bis 4, z. B. 1 bis 2, betragen, aber es können auch kleinere und größere Verhältnisse verwendet werden. In der Regel kann ein vertikaler Stapel aus einer unteren Gateelektrode 15, einem unteren Gatedielektrikum 10 und einer halbleitenden Metalloxidplatte 20 über dielektrischen Untere-Ebene-Materialschichten (601, 610, 620) hergestellt werden, die über einem Substrat 8 angeordnet sind. Seitenwände des unteren Gatedielektrikums 10 und der halbleitenden Metalloxidplatte 20 können vertikal zusammenfallen, d. h., sie können in denselben vertikalen Ebenen liegen. Anschließend kann die Fotoresistschicht zum Beispiel durch Ablösung entfernt werden.
  • In den 7A bis 7C kann eine Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 über der halbleitenden Metalloxidplatte 20 hergestellt werden. Die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 kann ein dielektrisches Material aufweisen, das auch für die Wasserstoff-blockierende dielektrische Sperrschicht 44 verwendet werden kann. Um eine zusammenhängende Wasserstoff-blockierende Verkappungsstruktur bereitzustellen, kann sich die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 zusammenhängend über einer Oberseite und Seitenwänden der halbleitenden Metalloxidplatte 20, über Seitenwänden des unteren Gatedielektrikums 10 und direkt auf den physisch freiliegenden Teilen der Oberseite der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 erstrecken.
  • Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 einen dielektrischen Metalloxidbelag auf (oder sie besteht daraus), der ein dielektrisches Metalloxid-Material enthält. Der dielektrische Metalloxidbelag der dielektrischen Wasserstoff-blockierenden Verkappungssperrschicht 46 kann direkt auf physisch freiliegenden Oberflächen der halbleitenden Metalloxidplatte 20, des unteren Gatedielektrikums 10 und der unteren Gateelektrode 15 abgeschieden werden.
  • Bei einer Ausführungsform weist der dielektrische Metalloxidbelag der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 Aluminiumoxid oder ein dielektrisches Übergangsmetalloxid auf (oder er besteht daraus). Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 ein Material aus der Gruppe Aluminiumoxid, Chromoxid, Titanoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Hafniumoxid und Tantaloxid, eine Verbindung davon, ein homogenisiertes Gemisch davon oder einen Schichtstapel davon auf, oder sie besteht im Wesentlichen daraus. Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 ein Material aus der Gruppe Aluminiumoxid, Chromoxid und Hafniumoxid, ein homogenisiertes Gemisch davon oder einen Schichtstapel davon auf, oder sie besteht im Wesentlichen daraus. Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 ein Material aus der Gruppe Chromoxid und Hafniumoxid, ein homogenisiertes Gemisch davon oder einen Schichtstapel davon auf, oder sie besteht im Wesentlichen daraus. Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 Aluminiumoxid auf, oder sie besteht im Wesentlichen daraus.
  • Die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 kann durch PVD, CVD, ALD oder eine Kombination davon abgeschieden werden. Die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 kann konform sein, d. h., sie kann durchgehend dieselbe Dicke haben. Gemäß einem Aspekt der vorliegenden Erfindung kann die Dicke der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 so gewählt werden, dass sie als eine Wasserstoff-blockierende Verkappungssperrschicht effektiv ist. Wenn die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 zum Beispiel aus Aluminiumoxid besteht, kann ihre Dicke mindestens 10 nm und vorzugsweise mindestens 12 nm, z. B. mindestens 15 nm, betragen, um effektiv als eine Wasserstoff-blockierende Verkappungsstruktur zu funktionieren. Bei einer Ausführungsform besteht die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 aus Aluminiumoxid, und ihre Dicke kann 10 nm bis 50 nm, z. B. 12 nm bis 35 nm oder 15 nm bis 25 nm, betragen. In der Regel kann die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 ein oder mehrere der vorgenannten dielektrischen Metalloxid-Materialien enthalten, und sie kann eine Dicke von 10 nm bis 50 nm, z. B. von 12 nm bis 35 nm oder von 15 nm bis 25 nm, haben.
  • Über der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 kann eine dielektrische Materialschicht abgeschieden werden. Die dielektrische Materialschicht wird hier als eine dielektrische Elektroden-Ebene-Materialschicht 48 bezeichnet. Die dielektrische Elektroden-Ebene-Materialschicht 48 kann ein dielektrisches Material wie undotiertes Silicatglas, dotiertes Silicatglas, Organosilicatglas oder einen Stapel daraus aufweisen. Optional kann die Elektroden-Ebene-Materialschicht 48 planarisiert werden, um eine ebene Oberseite zu erzeugen. Eine Dicke der dielektrischen Elektroden-Ebene-Materialschicht 48, die von einer Oberseite eines Teils der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 gemessen wird, der keine Flächenüberdeckung mit der halbleitenden Metalloxidplatte 20 hat, kann 100 nm bis 1000 nm, z. B. 200 nm bis 500 nm, betragen, aber es können auch kleinere und größere Dicken verwendet werden. Die Gruppe aus der isolierenden Matrixschicht 42, der Wasserstoff-blockierenden dielektrischen Sperrschicht 44, der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 und der dielektrischen Elektroden-Ebene-Materialschicht 48 wird hier als eine dielektrische TFT-Ebene-Materialschicht 40 (TFT: Dünnschichttransistor) bezeichnet, d. h., als eine dielektrische Materialschicht, die in der Ebene von Dünnschichttransistoren liegt.
  • In den 8A bis 8C kann über der dielektrischen TFT-Ebene-Materialschicht 40 eine Fotoresistschicht (nicht dargestellt) aufgebracht werden, die anschließend lithografisch strukturiert werden kann, um diskrete Öffnungen darin zu erzeugen. Die Struktur der diskreten Öffnungen in der Fotoresistschicht kann über die dielektrische Elektroden-Ebene-Materialschicht 48 und die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 mit mindestens einem Ätzprozess übertragen werden, um eine Source-Öffnung 51, eine Drain-Öffnung 59 und eine Unterer-Gatedurchkontakt-Öffnung 19 zu erzeugen. Der mindestens eine Ätzprozess kann einen ersten anisotropen Ätzprozess, mit dem das Material der dielektrischen Elektroden-Ebene-Materialschicht 48 selektiv in Bezug auf das Material der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 geätzt wird, und einen isotropen Ätzprozess oder einen zweiten anisotropen Ätzprozess umfassen, mit dem das Material der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 selektiv in Bezug auf das Material der halbleitenden Metalloxidplatte 20 geätzt wird.
  • Die Source-Öffnung 51 und die Drain-Öffnung 59 können an gegenüberliegenden Enden der halbleitenden Metalloxidplatte 20 erzeugt werden und können entlang der ersten horizontalen Richtung hd1 seitlich voneinander beabstandet werden. Bei einer Ausführungsform können eine End-Seitenwand der halbleitenden Metalloxidplatte 20, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstreckt, und ein Paar Seitenwandsegmente der halbleitenden Metalloxidplatte 20, das sich seitlich entlang der ersten horizontalen Richtung hd1 erstreckt, an einer Unterseite der Source-Öffnung 51 und der Drain-Öffnung 59 physisch freiliegen. Bei einer Ausführungsform können eine End-Seitenwand des unteren Gatedielektrikums 10, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstreckt, und ein Paar Seitenwandsegmente des unteren Gatedielektrikums 10, das sich seitlich entlang der ersten horizontalen Richtung hd1 erstreckt, an der Unterseite der Source-Öffnung 51 und der Drain-Öffnung 59 physisch freiliegen. Ein rechteckiger Teil der Oberseite der halbleitenden Metalloxidplatte 20 kann an der Unterseite der Source-Öffnung 51 und der Drain-Öffnung 59 physisch freiliegen. Eine Oberseite der unteren Gateelektrode 15 kann an einer Unterseite einer Rückseitiger-Elektrodendurchkontakt-Öffnung 19 physisch freiliegen. Anschließend kann die Fotoresistschicht zum Beispiel durch Ablösung entfernt werden.
  • In den 9A bis 9C kann mindestens ein leitfähiges Material in den Öffnungen (51,19,59) und über der dielektrischen TFT-Ebene-Materialschicht 40 abgeschieden werden. Das mindestens eine leitfähige Material kann ein metallisches Belagmaterial und ein metallisches Füllmaterial umfassen. Das metallische Belagmaterial kann ein leitfähiges Metallnitrid oder ein leitfähiges Metallcarbid wie TiN, TaN, WN, TiC, TaC und/oder WC sein. Das metallische Füllmaterial kann W, Cu, Al, Co, Ru, Mo, Ta, Ti, eine Legierung davon und/oder eine Kombination davon sein. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden.
  • Überschüssige Teile des mindestens einen leitfähigen Materials können über der horizontalen Ebene, die die Oberseite der TFT-Ebene-Materialschicht 40 enthält, mit einem Planarisierungsprozess entfernt werden, der ein CMP-Prozess und/oder ein Aussparungsätzprozess sein kann. Es können auch andere geeignete Planarisierungsprozesse verwendet werden. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das die Source-Öffnung 51 füllt, bildet eine Source-Elektrode 52. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das die Drain-Öffnung 59, bildet eine Drain-Elektrode 56. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das die Rückseitiger-Elektrodendurchkontakt-Öffnung 19 füllt, bildet eine Rückseitiger-Elektrodendurchkontakt-Struktur 18, die eine Oberseite der unteren Gateelektrode 15 kontaktiert.
  • Bei einer Ausführungsform kann jede Source-Elektrode 52 einen metallischen Source-Belag 53, der ein verbliebener Teil des metallischen Belagmaterials ist, und einen metallischen Source-Füllmaterialteil 54 aufweisen, der ein verbliebener Teil des metallischen Füllmaterials ist. Jede Drain-Elektrode 56 kann einen metallischen Drain-Belag 57, der ein verbliebener Teil des metallischen Belagmaterials ist, und einen metallischen Drain-Füllmaterialteil 58 aufweisen, der ein verbliebener Teil des metallischen Füllmaterials ist. Jede Rückseitiger-Elektrodendurchkontakt-Struktur 18 kann einen metallischen Unterer-Gatekontakt-Belag 16, der ein verbliebener Teil des metallischen Belagmaterials ist, und einen metallischen Unterer-Gatekontakt-Füllmaterialteil 17 aufweisen, der ein verbliebener Teil des metallischen Füllmaterials ist.
  • Die halbleitende Metalloxidplatte 20 und eine Gruppe von Elektrodenstrukturen (52, 15, 56) können in einer dielektrischen TFT-Ebene-Materialschicht 40 hergestellt werden. Oberseiten der Source-Elektrode 52, der Drain-Elektrode 56 und der Untere-Gateelektrode-Kontakt-Struktur 18 können in einer horizontalen Ebene liegen (d. h., koplanar mit dieser sein), die eine Oberseite der dielektrischen TFT-Ebene-Materialschicht 40 enthält.
  • In den 10A bis 10C kann eine erste alternative Konfiguration der ersten beispielhaften Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung von der in den 9A bis 9C gezeigten ersten beispielhaften Struktur durch Weglassen der Herstellung der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 abgeleitet werden. Bei dieser Ausführungsform kann die dielektrische Elektroden-Ebene-Materialschicht 48 direkt auf der halbleitenden Metalloxidplatte 20 und auf physisch freiliegenden Oberflächen des unteren Gatedielektrikums 10, der unteren Gateelektrode 42 und der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 hergestellt werden.
  • In den 11A bis 11C kann eine zweite alternative Konfiguration der ersten beispielhaften Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung von der in den 9A bis 9C gezeigten ersten beispielhaften Struktur durch Verwenden eines Schichtstapels für die Wasserstoff-blockierende dielektrische Sperrschicht 44 abgeleitet werden. Bei dieser Ausführungsform kann die Wasserstoff-blockierende dielektrische Sperrschicht 44 einen Schichtstapel mit (von unten nach oben) einem Siliziumnitridbelag 44A und einem dielektrischen Metalloxidbelag 44B aufweisen. Der Siliziumnitridbelag 44A weist Siliziumnitrid auf (oder besteht im Wesentlichen daraus) und kann eine Dicke von 2 nm bis 20 nm, z. B. von 2 nm bis 10 nm, haben. Der Siliziumnitridbelag 44A ist durch den dielektrischen Metalloxidbelag 44B vertikal von der halbleitenden Metalloxidplatte 20 beabstandet, um ein Entstehen von Ladungeinfangzuständen zu verhindern. Der dielektrische Metalloxidbelag 44B kann ein dielektrisches Metalloxid-Material aufweisen, das auch für den dielektrischen Metalloxidbelag der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 verwendet werden kann, die in den 4A bis 4C gezeigt ist und unter Bezugnahme auf diese beschrieben worden ist.
  • Gemäß einem Aspekt der vorliegenden Erfindung kann eine Dicke des dielektrischen Metalloxidbelags 44B so gewählt werden, dass er als eine Wasserstoff-blockierende Sperrschicht effektiv ist. Wenn der dielektrische Metalloxidbelag 44B zum Beispiel aus Aluminiumoxid besteht, kann seine Dicke mindestens 10 nm und vorzugsweise mindestens 12 nm, z. B. mindestens 15 nm, betragen, um effektiv als eine Wasserstoff-blockierende Struktur zu funktionieren. Bei einer Ausführungsform besteht der dielektrische Metalloxidbelag 44B aus Aluminiumoxid, und seine Dicke kann 10 nm bis 50 nm, z. B. 12 nm bis 35 nm oder 15 nm bis 25 nm, betragen. In der Regel kann der dielektrische Metalloxidbelag 44B ein oder mehrere der vorgenannten dielektrischen Metalloxid-Materialien enthalten, und er kann eine Dicke von 10 nm bis 50 nm, z. B. von 12 nm bis 35 nm oder von 15 nm bis 25 nm, haben. Bei einer Ausführungsform kann der Planarisierungsprozess, mit dem die untere Gateelektrode 15 hergestellt wird, für das Material des dielektrischen Metalloxidbelags 44B selektiv sein, sodass der dielektrische Metalloxidbelag 44B einen sich horizontal erstreckenden Teil des Siliziumnitridbelags 44A außerhalb des Bereichs des unteren Gatedielektrikums 10 bedeckt und über diesem angeordnet ist.
  • In den 12A bis 12C kann eine dritte alternative Konfiguration der ersten beispielhaften Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung von der in den 11A bis 11C gezeigten zweiten alternativen Konfiguration der ersten beispielhaften Struktur durch Weglassen der Herstellung der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 abgeleitet werden. Bei dieser Ausführungsform kann die dielektrische Elektroden-Ebene-Materialschicht 48 direkt auf der halbleitenden Metalloxidplatte 20 und auf physisch freiliegenden Oberflächen des unteren Gatedielektrikums 10, der unteren Gateelektrode 42 und der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 hergestellt werden.
  • In den 13A bis 13C kann eine vierte alternative Konfiguration der ersten beispielhaften Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung von der in den 9A bis 9C gezeigten ersten beispielhaften Struktur durch Verwenden eines Schichtstapels für die Wasserstoff-blockierende dielektrische Sperrschicht 44 abgeleitet werden. Bei dieser Ausführungsform kann die Wasserstoff-blockierende dielektrische Sperrschicht 44 einen Schichtstapel mit (von unten nach oben) einem dielektrischen Metalloxidbelag 44B und einem Siliziumnitridbelag 44A aufweisen. Der dielektrische Metalloxidbelag 44B kann ein dielektrisches Metalloxid-Material aufweisen, das auch für den dielektrischen Metalloxidbelag der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 verwendet werden kann, die in den 4A bis 4C gezeigt ist und unter Bezugnahme auf diese beschrieben worden ist. Der Siliziumnitridbelag 44A weist Siliziumnitrid auf (oder besteht im Wesentlichen daraus) und kann eine Dicke von 2 nm bis 20 nm, z. B. von 2 nm bis 10 nm, haben.
  • Der sich horizontal erstreckende Teil des Siliziumnitridbelags 44A, der sich über der isolierenden Matrixschicht 42 befindet, kann während eines Planarisierungsprozesses entfernt werden, mit dem die untere Gateelektrode 15 hergestellt wird. Zum Beispiel kann der Planarisierungsprozess, der zum Herstellen der unteren Gateelektrode 15 verwendet wird, einen CMP-Schritt enthalten, mit dem der sich horizontal erstreckende Teil des Siliziumnitridbelags 44A während der Polierung des mindestens einen metallischen Materials der unteren Gateelektrode 15 kollateral entfernt wird. Eine Oberseite des sich horizontal erstreckenden Teils des dielektrischen Metalloxidbelags 44B kann nach dem CMP-Prozess außerhalb des Bereichs der unteren Gateelektrode 15 physisch freiliegen. Das untere Gatedielektrikum 10, die Source-Elektrode 52, die Drain-Elektrode 56 und die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 können direkt auf einer Oberseite des dielektrischen Metalloxidbelags 44B hergestellt werden. Ein Kontakt zwischen dem Siliziumnitridbelag 44A und dem unteren Gatedielektrikum 10 kann auf zwei Streifen minimiert werden, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstrecken.
  • Anschließend können die Bearbeitungsschritte der 5A bis 9C ausgeführt werden, um die vierte alternative Konfiguration der ersten beispielhaften Struktur herzustellen, die in den 13A bis 13C gezeigt ist.
  • In den 14A bis 14C kann eine fünfte alternative Konfiguration der ersten beispielhaften Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung von der in den 13A bis 13C gezeigten vierten alternativen Konfiguration der ersten beispielhaften Struktur durch Weglassen der Herstellung der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 abgeleitet werden. Bei dieser Ausführungsform kann die dielektrische Elektroden-Ebene-Materialschicht 48 direkt auf der halbleitenden Metalloxidplatte 20 und auf physisch freiliegenden Oberflächen des unteren Gatedielektrikums 10, der unteren Gateelektrode 42 und der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 hergestellt werden.
  • In den 15A bis 15C ist eine zweite beispielhafte Struktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung gezeigt. Die zweite beispielhafte Struktur der 15A bis 15C kann der ersten beispielhaften Struktur der 6A bis 6C gleichen.
  • In den 16A bis 16C kann ein oberes Gatedielektrikum 30 wie folgt hergestellt werden: Abscheiden einer zusammenhängenden dielektrischen oberen Gateschicht mit einem dielektrischen Gatematerial; Strukturieren der zusammenhängenden oberen dielektrischen Gateschicht zum Beispiel durch Aufbringen einer Fotoresistschicht über der zusammenhängenden oberen dielektrischen Gateschicht und anschließendes Strukturieren der Fotoresistschicht; und Übertragen der Struktur in der Fotoresistschicht in die zusammenhängende obere dielektrische Gateschicht. Unmaskierte Teile der zusammenhängenden oberen dielektrischen Gateschicht können mit einem selektiven Ätzprozess entfernt werden, bei dem das Material der zusammenhängenden oberen dielektrischen Gateschicht selektiv in Bezug auf das Material der halbleitenden Metalloxidplatte 20 geätzt wird. Der selektive Ätzprozess kann ein isotroper oder ein anisotroper Ätzprozess sein. Die Fotoresistschicht kann zum Beispiel durch Ablösung entfernt werden.
  • Das obere Gatedielektrikum 30 erstreckt sich über die halbleitende Metalloxidplatte 20 entlang der zweiten horizontalen Richtung hd2. Das obere Gatedielektrikum 30 kann die Materialien enthalten, die für das untere Gatedielektrikum 10 verwendet werden können, und es kann eine Dicke von 1 nm bis 12 nm, z. B. von 2 nm bis 6 nm, haben, aber es können auch kleinere und größere Dicken verwendet werden.
  • In den 17A bis 17C können die Bearbeitungsschritte der 7A bis 7C ausgeführt werden, um eine Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 und eine dielektrische Elektroden-Ebene-Materialschicht 48 herzustellen. Die Gruppe aus der isolierenden Matrixschicht 42, der Wasserstoff-blockierenden dielektrischen Sperrschicht 44, der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 und der dielektrischen Elektroden-Ebene-Materialschicht 48 wird hier als eine dielektrische TFT-Ebene-Materialschicht 40 bezeichnet, d. h., als eine dielektrische Materialschicht, die in der Ebene von Dünnschichttransistoren liegt.
  • In den 18A bis 18C können die Bearbeitungsschritte der 8A bis 8C mit einer Modifikation der Struktur der Öffnungen in der Fotoresistschicht ausgeführt werden, um eine Source-Öffnung 51, eine Drain-Öffnung 59, eine Rückseitiger-Elektrodendurchkontakt-Öffnung 19 und eine Obere-Gateelektrode-Öffnung 39 zu erzeugen. Die Source-Öffnung 51, die Drain-Öffnung 59 und die Rückseitiger-Elektrodendurchkontakt-Öffnung 19 können jeweils dieselbe Geometrie wie bei der ersten beispielhaften Struktur der 8A bis 8C haben. Die Obere-Gateelektrode-Öffnung 39 kann in dem Bereich des oberen Gatedielektrikums 30 erzeugt werden. Bei einer Ausführungsform kann sich die Obere-Gateelektrode-Öffnung 39 über die halbleitende Metalloxidplatte 20 entlang der zweiten horizontalen Richtung hd2 mit einer einheitlichen Breite entlang der ersten Richtung hd1 erstrecken.
  • Die Source-Öffnung 51 und die Drain-Öffnung 59 können an gegenüberliegenden Enden der halbleitenden Metalloxidplatte 20 erzeugt werden und können entlang der ersten horizontalen Richtung hd1 seitlich voneinander beabstandet werden. Bei einer Ausführungsform können eine End-Seitenwand der halbleitenden Metalloxidplatte 20, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstreckt, und ein Paar Seitenwandsegmente der halbleitenden Metalloxidplatte 20, das sich seitlich entlang der ersten horizontalen Richtung hd1 erstreckt, jeweils an der Unterseite der Source-Öffnung 51 und der Drain-Öffnung 59 physisch freiliegen. Bei einer Ausführungsform können eine End-Seitenwand des unteren Gatedielektrikums 10, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstreckt, und ein Paar Seitenwandsegmente des unteren Gatedielektrikums 10, das sich seitlich entlang der ersten horizontalen Richtung hd1 erstreckt, jeweils an der Unterseite der Source-Öffnung 51 und der Drain-Öffnung 59 physisch freiliegen. Ein rechteckiger Teil der Oberseite der halbleitenden Metalloxidplatte 20 kann jeweils an der Unterseite der Source-Öffnung 51 und der Drain-Öffnung 59 physisch freiliegen. Eine Oberseite der unteren Gateelektrode 15 kann an einer Unterseite einer Rückseitiger-Elektrodendurchkontakt-Öffnung 19 physisch freiliegen. Anschließend kann die Fotoresistschicht zum Beispiel durch Ablösung entfernt werden.
  • In den 19A bis 19C können die Bearbeitungsschritte der 9A bis 9C ausgeführt werden, um mindestens ein leitfähiges Material in den Öffnungen (51,19,39,59) und über der dielektrischen TFT-Ebene-Materialschicht 40 abzuscheiden und überschüssige Teile des mindestens einen leitfähigen Materials über der horizontalen Ebene zu entfernen, die die Oberseite der dielektrischen TFT-Ebene-Materialschicht 40 enthält. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das die Source-Öffnung 51 füllt, bildet eine Source-Elektrode 52. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das die Drain-Öffnung 59, bildet eine Drain-Elektrode 56. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das die Rückseitiger-Elektrodendurchkontakt-Öffnung 19 füllt, bildet eine Rückseitiger-Elektrodendurchkontakt-Struktur 18, die eine Oberseite der unteren Gateelektrode 15 kontaktiert. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das eine Obere-Gateelektrode-Öffnung 39 füllt, bildet eine obere Gateelektrode 35.
  • Bei einer Ausführungsform kann jede Source-Elektrode 52 einen metallischen Source-Belag 53, der ein verbliebener Teil des metallischen Belagmaterials ist, und einen metallischen Source-Füllmaterialteil 54 aufweisen, der ein verbliebener Teil des metallischen Füllmaterials ist. Jede Drain-Elektrode 56 kann einen metallischen Drain-Belag 57, der ein verbliebener Teil des metallischen Belagmaterials ist, und einen metallischen Drain-Füllmaterialteil 58 aufweisen, der ein verbliebener Teil des metallischen Füllmaterials ist. Jede Rückseitiger-Elektrodendurchkontakt-Struktur 18 kann einen metallischen Unterer-Gatekontakt-Belag 16, der ein verbliebener Teil des metallischen Belagmaterials ist, und einen metallischen Unterer-Gatekontakt-Füllmaterialteil 17 aufweisen, der ein verbliebener Teil des metallischen Füllmaterials ist. Jede obere Gateelektrode 35 kann einen metallischen Obere-Gateelektrode-Belag 36, der ein verbliebener Teil des metallischen Belagmaterials ist, und einen metallischen Obere-Gateelektrode-Füllmaterialteil 37 aufweisen, der ein verbliebener Teil des metallischen Füllmaterials ist.
  • Die halbleitende Metalloxidplatte 20 und eine Gruppe von Elektrodenstrukturen (52,15, 35, 56) können in einer dielektrischen TFT-Ebene-Materialschicht 40 hergestellt werden. Oberseiten der Source-Elektrode 52, der Drain-Elektrode 56, der oberen Gateelektrode 35 und der Untere-Gateelektrode-Kontakt-Struktur 18 können in einer horizontalen Ebene liegen (d. h., koplanar mit dieser sein), die eine Oberseite der dielektrischen TFT-Ebene-Materialschicht 40 enthält.
  • In den 20A bis 20C kann eine erste alternative Konfiguration der zweiten beispielhaften Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung von der in den 19A bis 19C gezeigten zweiten beispielhaften Struktur durch Weglassen der Herstellung der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 abgeleitet werden. Bei dieser Ausführungsform kann die dielektrische Elektroden-Ebene-Materialschicht 48 direkt auf der halbleitenden Metalloxidplatte 20 und auf physisch freiliegenden Oberflächen des unteren Gatedielektrikums 10, der unteren Gateelektrode 42 und der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 hergestellt werden.
  • In den 21A bis 21C kann eine zweite alternative Konfiguration der zweiten beispielhaften Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung von der in den 19A bis 19C gezeigten zweiten beispielhaften Struktur durch Verwenden eines Schichtstapels für die Wasserstoff-blockierende dielektrische Sperrschicht 44 abgeleitet werden. Bei dieser Ausführungsform kann die Wasserstoff-blockierende dielektrische Sperrschicht 44 einen Schichtstapel mit (von unten nach oben) einem Siliziumnitridbelag 44A und einem dielektrischen Metalloxidbelag 44B aufweisen. Der Siliziumnitridbelag 44A weist Siliziumnitrid auf (oder besteht im Wesentlichen daraus) und kann eine Dicke von 2 nm bis 20 nm, z. B. von 2 nm bis 10 nm, haben. Der Siliziumnitridbelag 44A ist durch den dielektrischen Metalloxidbelag 44B vertikal von der halbleitenden Metalloxidplatte 20 beabstandet, um ein Entstehen von Ladungeinfangzuständen zu verhindern. Der dielektrische Metalloxidbelag 44B kann ein dielektrisches Metalloxid-Material aufweisen, das für den dielektrischen Metalloxidbelag der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 verwendet werden kann, die in den 4A bis 4C gezeigt ist und unter Bezugnahme auf diese beschrieben worden ist.
  • Gemäß einem Aspekt der vorliegenden Erfindung kann eine Dicke des dielektrischen Metalloxidbelags 44B so gewählt werden, dass er als eine Wasserstoff-blockierende Sperrschicht effektiv ist. Wenn der dielektrische Metalloxidbelag 44B zum Beispiel aus Aluminiumoxid besteht, kann seine Dicke mindestens 10 nm und vorzugsweise mindestens 12 nm, z. B. mindestens 15 nm, betragen, um effektiv als eine Wasserstoff-blockierende Struktur zu funktionieren. Bei einer Ausführungsform besteht der dielektrische Metalloxidbelag 44B aus Aluminiumoxid, und seine Dicke kann 10 nm bis 50 nm, z. B. 12 nm bis 35 nm oder 15 nm bis 25 nm, betragen. In der Regel kann der dielektrische Metalloxidbelag 44B ein oder mehrere der vorgenannten dielektrischen Metalloxid-Materialien enthalten, und er kann eine Dicke von 10 nm bis 50 nm, z. B. von 12 nm bis 35 nm oder von 15 nm bis 25 nm, haben. Bei einer Ausführungsform kann der Planarisierungsprozess, mit dem die untere Gateelektrode 15 hergestellt wird, für das Material des dielektrischen Metalloxidbelags 44B selektiv sein, sodass der dielektrische Metalloxidbelag 44B einen sich horizontal erstreckenden Teil des Siliziumnitridbelags 44A außerhalb des Bereichs des unteren Gatedielektrikums 10 bedeckt und über diesem angeordnet ist.
  • In den 22A bis 22C kann eine dritte alternative Konfiguration der zweiten beispielhaften Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung von der in den 21A bis 21C gezeigten zweiten alternativen Konfiguration der zweiten beispielhaften Struktur durch Weglassen der Herstellung der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 abgeleitet werden. Bei dieser Ausführungsform kann die dielektrische Elektroden-Ebene-Materialschicht 48 direkt auf der halbleitenden Metalloxidplatte 20 und auf physisch freiliegenden Oberflächen des unteren Gatedielektrikums 10, der unteren Gateelektrode 42 und der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 hergestellt werden.
  • In den 23A bis 23C kann eine vierte alternative Konfiguration der zweiten beispielhaften Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung von der in den 19A bis 19C gezeigten zweiten beispielhaften Struktur durch Verwenden eines Schichtstapels für die Wasserstoff-blockierende dielektrische Sperrschicht 44 abgeleitet werden. Bei dieser Ausführungsform kann die Wasserstoff-blockierende dielektrische Sperrschicht 44 einen Schichtstapel mit (von unten nach oben) einem dielektrischen Metalloxidbelag 44B und einem Siliziumnitridbelag 44A aufweisen. Der dielektrische Metalloxidbelag 44B kann ein dielektrisches Metalloxid-Material aufweisen, das auch für den dielektrischen Metalloxidbelag der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 verwendet werden kann, die in den 4A bis 4C gezeigt ist und unter Bezugnahme auf diese beschrieben worden ist. Der Siliziumnitridbelag 44A weist Siliziumnitrid auf (oder besteht im Wesentlichen daraus) und kann eine Dicke von 2 nm bis 20 nm, z. B. von 2 nm bis 10 nm, haben.
  • Der sich horizontal erstreckende Teil des Siliziumnitridbelags 44A, der sich über der isolierenden Matrixschicht 42 befindet, kann während eines Planarisierungsprozesses entfernt werden, mit dem die untere Gateelektrode 15 hergestellt wird. Zum Beispiel kann der Planarisierungsprozess, der zum Herstellen der unteren Gateelektrode 15 verwendet wird, einen CMP-Schritt enthalten, mit dem der sich horizontal erstreckende Teil des Siliziumnitridbelags 44A während der Polierung des mindestens einen metallischen Materials der unteren Gateelektrode 15 kollateral entfernt wird. Eine Oberseite des sich horizontal erstreckenden Teils des dielektrischen Metalloxidbelags 44B kann nach dem CMP-Prozess außerhalb des Bereichs der unteren Gateelektrode 15 physisch freiliegen. Das untere Gatedielektrikum 10, die Source-Elektrode 52, die Drain-Elektrode 56 und die Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 können direkt auf einer Oberseite des dielektrischen Metalloxidbelags 44B hergestellt werden. Ein Kontakt zwischen dem Siliziumnitridbelag 44A und dem unteren Gatedielektrikum 10 kann auf zwei Streifen minimiert werden, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstrecken.
  • Anschließend können die Bearbeitungsschritte der 15A bis 19C ausgeführt werden, um die vierte alternative Konfiguration der zweiten beispielhaften Struktur herzustellen, die in den 23A bis 23C gezeigt ist.
  • In den 24A bis 24C kann eine fünfte alternative Konfiguration der zweiten beispielhaften Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung von der in den 23A bis 23C gezeigten vierten alternativen Konfiguration der zweiten beispielhaften Struktur durch Weglassen der Herstellung der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46 abgeleitet werden. Bei dieser Ausführungsform kann die dielektrische Elektroden-Ebene-Materialschicht 48 direkt auf der halbleitenden Metalloxidplatte 20 und auf physisch freiliegenden Oberflächen des unteren Gatedielektrikums 10, der unteren Gateelektrode 42 und der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 hergestellt werden.
  • In den 25A bis 25C kann eine dritte beispielhafte Struktur gemäß einer dritten Ausführungsform der vorliegenden Erfindung durch Herstellen eines Schichtstapels aus der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 und einer Gateelektrodenschicht 15L abgeleitet werden. Die Wasserstoff-blockierende dielektrische Sperrschicht 44 kann dieselbe Materialzusammensetzung und denselben Dickenbereich wie bei der ersten und der zweiten Ausführungsform haben. Außerdem kann die Wasserstoff-blockierende dielektrische Sperrschicht 44 mit demselben Abscheidungsverfahren wie bei der ersten und der zweiten Ausführungsform hergestellt werden.
  • Die Gateelektrodenschicht 15L weist dasselbe Material wie die Gateelektrode 15 bei der ersten und der zweiten Ausführungsform auf, und sie kann denselben Dickenbereich wie diese haben. Die Gateelektrodenschicht 15L kann mit einem konformen oder einem nichtkonformen Abscheidungsprozess wie CVD, PVD oder ALD abgeschieden werden.
  • In den 26A bis 26C können die Gateelektrodenschicht 15L und die Wasserstoff-blockierende dielektrische Sperrschicht 44 wie folgt hergestellt werden: Aufbringen und lithografisches Strukturieren einer Fotoresistschicht (nicht dargestellt); und Übertragen der Struktur in der Fotoresistschicht durch die Wasserstoff-blockierende dielektrische Sperrschicht 44 und die Gateelektrodenschicht 15L mit einem anisotropen Ätzprozess, wie etwa einem reaktiven Ionenätzprozess (RIE-Prozess). Ein strukturierter Teil der Gateelektrodenschicht 15L bildet eine Gateelektrode 15. In der Regel kann die Gateelektrode 15 in der dritten beispielhaften Struktur dieselbe Größe und dieselbe Form wie eine der Gateelektroden in der ersten und der zweiten beispielhaften Struktur haben. Die Wasserstoff-blockierende dielektrische Sperrschicht 44 kann dieselbe Größe und dieselbe Form wie die Gateelektrode 15 haben. Bei einer Ausführungsform kann eine Peripherie einer Oberseite der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 mit einer Peripherie einer Unterseite der Gateelektrode 15 zusammenfallen.
  • Eine isolierende Matrixschicht 42 kann wie folgt hergestellt werden: Abscheiden eines dielektrischen Materials über dem Stapel aus der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 und der Gateelektrode 15; und Entfernen von Teilen des abgeschiedenen dielektrischen Materials über einer horizontalen Ebene, die die Oberseite der Gateelektrode 15 enthält, mit einem Planarisierungsprozess, wie etwa einem CMP-Prozess. Die Oberseite der isolierenden Matrixschicht 42 kann koplanar mit der Oberseite der Gateelektrode 15 sein. In der Regel kann die Wasserstoff-blockierende dielektrische Sperrschicht 44 dieselbe Fläche wie die Gateelektrode 15 haben, und die Gateelektrode 15 kontaktiert Seitenwände der isolierenden Matrixschicht 42 in der dritten beispielhaften Struktur. Die isolierende Matrixschicht 42 kann eine Öffnung haben, in der ein Stapel aus der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 und der Gateelektrode 15 angeordnet ist.
  • Anschließend können die Bearbeitungsschritte, die unter Bezugnahme auf die 6A bis 14C beschrieben worden sind, zum Bereitstellen der in den 27A bis 27C gezeigten dritten beispielhaften Struktur oder von Varianten verwendet werden, für die einige der Strukturelemente der ersten beispielhaften Struktur verwendet werden, die über der horizontalen Ebene vorgesehen sind, die die Oberseite der isolierenden Matrixschicht 42 enthält.
  • Alternativ können die Bearbeitungsschritte, die unter Bezugnahme auf die 15A bis 24C beschrieben worden sind, zum Bereitstellen der alternativen Ausführungsform der dritten beispielhaften Struktur, die in den 28A bis 28C gezeigt ist, oder von Varianten verwendet werden, für die einige der Strukturelemente der ersten beispielhaften Struktur verwendet werden, die über der horizontalen Ebene vorgesehen sind, die die Oberseite der isolierenden Matrixschicht 42 enthält.
  • In 28 ist eine beispielhafte Struktur nach dem Herstellen von Dünnschichttransistoren gezeigt. Die beispielhafte Struktur kann von den ersten beispielhaften Strukturen, die in den 9A bis 14C gezeigt sind, oder von den zweiten beispielhaften Strukturen abgeleitet werden, die in den 19A bis 24 gezeigt sind. Zum Beispiel können zweite metallische Durchkontaktierungsstrukturen 632 durch die dielektrische TFT-Ebene-Materialschicht 40 und eine planare isolierende Abstandshalterschicht 635 auf einer jeweiligen von zweiten Metallleitungsstrukturen 628 gleichzeitig mit, vor oder nach dem Herstellen der Source-Elektroden 52, der Drain-Elektroden 56, der optionalen oberen Gateelektroden 35 und der Rückseitiger-Elektrodendurchkontakt-Strukturen 18 hergestellt werden.
  • Über der dielektrischen TFT-Ebene-Materialschicht 40 kann eine dielektrische Materialschicht abgeschieden werden, die hier als eine dritte dielektrische Leitungsebene-Materialschicht 637 bezeichnet wird. Dritte Metallleitungsstrukturen 638 können in der dritten dielektrischen Leitungsebene-Materialschicht 637 auf einer jeweiligen der metallischen Strukturen (52, 56, 35,18) abgeschieden werden, die in die dielektrische TFT-Ebene-Materialschicht 40 eingebettet sind.
  • Anschließend können über den Dünnschichttransistoren und der dritten dielektrischen Leitungsebene-Materialschicht 637 weitere metallische Interconnect-Strukturen eingebettet in weitere dielektrische Materialschichten hergestellt werden. In einem erläuternden Beispiel können die dielektrischen Materialschichten zum Beispiel eine vierte dielektrische Interconnect-Ebene-Materialschicht 640, eine fünfte dielektrische Interconnect-Ebene-Materialschicht 650 usw. umfassen. Die weiteren metallischen Interconnect-Strukturen können Folgendes umfassen: dritte metallische Durchkontaktierungsstrukturen (nicht dargestellt) und vierte Metallleitungen 648, die in die vierte dielektrische Interconnect-Ebene-Materialschicht 640 eingebettet sind; vierte metallische Durchkontaktierungsstrukturen 652 und fünfte Metallleitungsstrukturen 658, die in die fünfte dielektrische Interconnect-Ebene-Materialschicht 650 eingebettet sind; usw.
  • Optional können Speicherzellen 150 unter oder über den Dünnschichttransistoren oder in derselben Ebene wie diese hergestellt werden. Bei Ausführungsformen, bei denen die Dünnschichttransistoren als eine zweidimensionale periodische Matrix hergestellt werden, können die Speicherzellen 150 als eine zweidimensionale periodische Matrix von Speicherzellen 150 hergestellt werden. Jede Speicherzelle 150 kann einen magnetischen Tunnelkontakt, einen ferroelektrischen Tunnelkontakt, ein Phasenwechsel-Speichermaterial oder einen Leerstellenmodulierten leitfähigen Oxidmaterialteil aufweisen. Außerdem kann jede Speicherzelle 150 eine erste Elektrode 126 mit einem metallischen Material und eine zweite Elektrode 158 aufweisen, die ein metallisches Material enthält und einen darunter befindlichen Datenspeicherteil der Speicherzelle 150 schützt. Zwischen der ersten Elektrode 126 (d. h., der unteren Elektrode) und der zweiten Elektrode 158 (d. h., der oberen Elektrode) ist ein Speicherelement vorgesehen.
  • In einem erläuternden Beispiel kann bei Ausführungsformen, bei denen die Speicherzelle 150 einen magnetischen Tunnelkontakt aufweist, die Speicherzelle 150 einen Schichtstapel aufweisen, der von unten nach oben Folgendes umfasst: eine erste Elektrode 126; eine metallische Seedschicht 128, die ein Kristallwachstum von darüber befindlichen Materialschichten ermöglicht; eine synthetische antiferromagnetische Struktur (SAF-Struktur) 140; eine Tunnelsperrschicht 146; eine Freie-Magnetisierung-Schicht 148; und eine zweite Elektrode 158. Die vorliegende Erfindung wird zwar anhand einer Ausführungsform beschrieben, bei der die Dünnschichttransistoren als Zugriffstransistoren für Speicherzellen 150 verwendet werden, aber es werden ausdrücklich auch Ausführungsformen in Betracht gezogen, bei denen die Dünnschichttransistoren als Logikvorrichtungen, als Komponenten einer peripheren Schaltung für eine Speichermatrix oder für andere Halbleiterschaltungen verwendet werden.
  • Bei einer Ausführungsform ist das Substrat 8 ein einkristallines Siliziumsubstrat. Zwischen dem einkristallinen Siliziumsubstrat und der isolierenden Matrixschicht 42 können dielektrische Untere-Ebene-Materialschichten (601, 610, 620) angeordnet sein, die metallische Untere-Ebene-Interconnect-Strukturen (612, 618, 622, 628) einbetten. Feldeffekttransistoren 701, die einen jeweiligen Teil des einkristallinen Siliziumsubstrats als einen Kanal aufweisen, können in die dielektrischen Untere-Ebene-Materialschichten (601, 610, 620) eingebettet werden und können mit mindestens einer der Gateelektroden (15, 35), der Source-Elektroden 52 und der Drain-Elektroden 56 elektrisch verbunden werden.
  • 29 ist ein Ablaufdiagramm, das allgemeine Bearbeitungsschritte zum Herstellen der Halbleitervorrichtung der vorliegenden Erfindung zeigt. In den 1 bis 5C, 10A bis 14C, 15A bis 15C, 20A bis 24C und 25A bis 27C kann in einem Schritt 2910 eine Kombination aus einer isolierenden Matrixschicht 42, einer Wasserstoff-blockierenden dielektrischen Sperrschicht 44 und einer Gateelektrode 15 über einem Substrat 8 hergestellt werden. Die Gateelektrode 15 wird über einem sich horizontal erstreckenden Teil der dielektrischen Wasserstoff-blockierenden dielektrischen Sperrschicht 44 angeordnet und wird seitlich von der isolierenden Matrixschicht 42 umschlossen. Zum Beispiel kann eine isolierende Matrixschicht 42 über einem Substrat 8 hergestellt werden. In einem oberen Teil der isolierenden Matrixschicht 42 kann eine Öffnung 11 erzeugt werden. Eine dielektrische Wasserstoff-blockierende dielektrische Sperrschicht 44 kann auf physisch freiliegenden Oberflächen der isolierenden Matrixschicht 42 in der Öffnung 11 und über einer Oberseite der isolierenden Matrixschicht 42 hergestellt werden. Eine Gateelektrode (wie etwa eine untere Gateelektrode 15) kann in der Öffnung 11 auf der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 hergestellt werden. Alternativ kann ein Stapel aus einer Wasserstoff-blockierenden dielektrischen Sperrschicht 44 und einer Gateelektrode 15 über einem Substrat 8 hergestellt werden, und anschließend kann eine isolierende Matrixschicht 42 um den Stapel aus der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 und der Gateelektrode 15 hergestellt werden.
  • In den 6A bis 6C, 10A bis 14C, 15A bis 15C, 20A bis 24C und 26A bis 27C kann in einem Schritt 2920 ein Stapel aus einem Gatedielektrikum (wie etwa einem unteren Gatedielektrikum 10) und einer halbleitenden Metalloxidplatte 20 über einer Gateelektrode (wie etwa der unteren Gateelektrode 15) und über sich horizontal erstreckenden Teilen der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 hergestellt werden, die über der isolierenden Matrixschicht 42 angeordnet sind.
  • In den 7A bis 14C, 16A bis 24C und 26A bis 27C können in einem Schritt 2930 eine Source-Elektrode 52 und eine Drain-Elektrode 56 auf Endteilen der halbleitenden Metalloxidplatte 20 hergestellt werden.
  • Unter gemeinsamer Bezugnahme auf die 1 bis 29 und gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, die Folgendes aufweist: eine isolierende Matrixschicht 42, die eine Öffnung 11 aufweist und über einem Substrat 8 angeordnet ist; eine Wasserstoff-blockierende dielektrische Sperrschicht 44, die sich über einer horizontalen Ebene erstreckt, die eine Unterseite der isolierenden Matrixschicht 42 enthält; eine Gateelektrode (wie etwa eine untere Gateelektrode 15), die über einem Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 angeordnet ist; einen Stapel aus einem Gatedielektrikum (wie etwa einem unteren Gatedielektrikum 10) und einer halbleitenden Metalloxidplatte 20 über einer Oberseite der Gateelektrode (wie etwa der unteren Gateelektrode 15) und über sich horizontal erstreckenden Teilen der Wasserstoff-blockierenden dielektrischen Sperrschicht 44, die über der isolierenden Matrixschicht 42 angeordnet sind; und eine Source-Elektrode 52 und eine Drain-Elektrode 56, die einen jeweiligen Teil einer Oberseite der halbleitenden Metalloxidplatte 20 kontaktieren.
  • Bei einer Ausführungsform wird eine Halbleitervorrichtung bereitgestellt, die einen Dünnschichttransistor aufweist, der über einem Substrat 8 angeordnet ist. Der Dünnschichttransistor weist Folgendes auf: eine isolierende Matrixschicht 42, die eine Öffnung 11 aufweist und über dem Substrat 8 angeordnet ist; eine Wasserstoff-blockierende dielektrische Sperrschicht 44, die sich zusammenhängend über einer horizontalen Ebene, die eine Unterseite der isolierenden Matrixschicht 42 enthält, über Seitenwänden der Öffnung und über einer Oberseite der isolierenden Matrixschicht 42 erstreckt; eine Gateelektrode (wie etwa eine untere Gateelektrode 15), die in der Öffnung 11 auf der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 angeordnet ist; einen Stapel aus einem Gatedielektrikum (wie etwa einem unteren Gatedielektrikum 10) und einer halbleitenden Metalloxidplatte 20 über einer Oberseite der Gateelektrode (wie etwa der unteren Gateelektrode 15) und über sich horizontal erstreckenden Teilen der Wasserstoff-blockierenden dielektrischen Sperrschicht 44, die über der isolierenden Matrixschicht 42 angeordnet sind; und eine Source-Elektrode 52 und eine Drain-Elektrode 56, die einen jeweiligen Teil einer Oberseite der halbleitenden Metalloxidplatte 20 kontaktieren.
  • Bei einer Ausführungsform ist die Source-Elektrode 52 über einem sich horizontal erstreckenden ersten Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 angeordnet, und die Drain-Elektrode 56 ist über einem sich horizontal erstreckenden zweiten Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 angeordnet, der durch einen sich horizontal erstreckenden dazwischen befindlichen Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht 44, der unter der Gateelektrode (wie etwa der unteren Gateelektrode 15) angeordnet ist, von dem sich horizontal erstreckenden ersten Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 seitlich beabstandet ist.
  • Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Sperrschicht 44 einen dielektrischen Metalloxidbelag (44 oder 44B) mit einem dielektrischen Metalloxid-Material auf (oder sie besteht daraus), und sie ist in Kontakt mit einem ersten Bereich einer Unterseite des Gatedielektrikums (wie etwa des unteren Gatedielektrikums 10) unter der Source-Elektrode 52 und in Kontakt mit einem zweiten Bereich der Unterseite des Gatedielektrikums (wie etwa des unteren Gatedielektrikums 10), der unter der Drain-Elektrode 56 angeordnet ist und durch die Gateelektrode (wie etwa die untere Gateelektrode 15) seitlich von dem ersten Bereich der Unterseite des Gatedielektrikums (wie etwa des unteren Gatedielektrikums 10) beabstandet ist.
  • Bei einer Ausführungsform ist der dielektrische Metalloxidbelag (der als die Wasserstoff-blockierende dielektrische Sperrschicht 44 in den 9A bis 10C und 19A bis 20C oder als der dielektrische Metalloxidbelag 44B in den 13A bis 14C und 23A bis 24C verkörpert ist) in direktem Kontakt mit der isolierenden Matrixschicht 42 auf den Seitenwänden der Öffnung 11.
  • Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Sperrschicht 44 einen Siliziumnitridbelag 44A in direktem Kontakt mit der isolierenden Matrixschicht 42 auf den Seitenwänden der Öffnung 11 auf, wie in den 11A bis 12C und 21A bis 22C gezeigt ist.
  • Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Sperrschicht 44 einen Siliziumnitridbelag 44A in Kontakt mit der Gateelektrode (wie etwa der unteren Gateelektrode 15) auf, der durch den dielektrischen Metalloxidbelag 44B von der isolierenden Matrixschicht 42 beabstandet ist, wie in den 13A bis 14C und 23A bis 24C gezeigt ist.
  • Bei einer Ausführungsform weist der dielektrische Metalloxidbelag (44 oder 44B) Aluminiumoxid oder ein dielektrisches Übergangsmetalloxid auf.
  • Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin eine Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 auf, die ein dielektrisches Metalloxid-Verkapselungsmaterial enthält und einen Teil einer Oberseite des Teils der halbleitenden Metalloxidplatte 20 kontaktiert.
  • Bei einer Ausführungsform ist jede Oberfläche der halbleitenden Metalloxidplatte 20 in Kontakt mit einer jeweiligen Oberfläche des Gatedielektrikums (wie etwa des unteren Gatedielektrikums 10), der Source-Elektrode 52 und der Drain-Elektrode 56 und einer Unterseite der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht 46.
  • Bei einer Ausführungsform kontaktiert die Source-Elektrode 52 eine erste Seitenwand des Gatedielektrikums (wie etwa des unteren Gatedielektrikums 10), eine erste End-Seitenwand der halbleitenden Metalloxidplatte 20 und einen ersten Bereich einer Oberseite der halbleitenden Metalloxidplatte 20, und die Drain-Elektrode 56 kontaktiert eine zweite Seitenwand des Gatedielektrikums (wie etwa des unteren Gatedielektrikums 10), eine zweite End-Seitenwand der halbleitenden Metalloxidplatte 20 und einen zweiten Bereich der Oberseite der halbleitenden Metalloxidplatte 20.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, die einen Dünnschichttransistor aufweist, der über einem Substrat angeordnet ist. Der Dünnschichttransistor weist Folgendes auf: eine isolierende Matrixschicht 42, die eine Öffnung 11 aufweist und über einem Substrat 8 angeordnet ist; eine Wasserstoff-blockierende dielektrische Sperrschicht 44, die sich zusammenhängend über einer Unterseite und Seitenwänden der Öffnung 11 und über einer Oberseite der isolierenden Matrixschicht 42 erstreckt; eine untere Gateelektrode 15, die in der Öffnung 11 auf der Wasserstoff-blockierenden dielektrischen Sperrschicht 44 angeordnet ist; einen Stapel aus einem unteren Gatedielektrikum 10 und einer halbleitenden Metalloxidplatte 20 über einer Oberseite der unteren Gateelektrode 15 und über sich horizontal erstreckenden Teilen der Wasserstoff-blockierenden dielektrischen Sperrschicht 44, die über der isolierenden Matrixschicht 42 angeordnet sind; einen Stapel aus einem oberen Gatedielektrikum 30 und einer oberen Gateelektrode 35, der über der unteren Gateelektrode 15 angeordnet ist und in einer Draufsicht (d. h., in einer durchsichtigen Darstellung entlang der vertikalen Richtung, die senkrecht zu der Oberseite des Substrats 8 ist) eine Flächenüberdeckung mit der unteren Gateelektrode 15 hat; und eine Source-Elektrode 52 und eine Drain-Elektrode 56, die einen jeweiligen Teil einer Oberseite der halbleitenden Metalloxidplatte 20 kontaktieren.
  • Bei einer Ausführungsform weist die Halbleitervorrichtung Folgendes auf: eine dielektrische Materialschicht (wie etwa eine dielektrische Elektroden-Ebene-Materialschicht 48), die den Stapel aus dem unteren Gatedielektrikum 10 und der halbleitenden Metalloxidplatte 20 seitlich umschließt; und eine Rückseitiger-Elektrodendurchkontakt-Struktur 18, die eine Oberseite der unteren Gateelektrode 15 kontaktiert, wobei Oberseiten der Source-Elektrode 52, der Drain-Elektrode 56, der oberen Gateelektrode 35 und der Rückseitiger-Elektrodendurchkontakt-Struktur 18 in einer horizontalen Ebene liegen, die eine Oberseite der dielektrischen Materialschicht (wie etwa der dielektrischen Elektroden-Ebene-Materialschicht 48) enthält.
  • Bei einer Ausführungsform weist die Wasserstoff-blockierende dielektrische Sperrschicht 44 einen dielektrischen Metalloxidbelag (44 oder 44B) mit einem dielektrischen Metalloxid-Material in Kontakt mit einem ersten Bereich einer Unterseite des unteren Gatedielektrikums 10 und in Kontakt mit einem zweiten Bereich der Unterseite des unteren Gatedielektrikums 10 auf, der durch die untere Gateelektrode 15 seitlich von dem ersten Bereich der Unterseite des unteren Gatedielektrikums 10 beabstandet ist.
  • Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin eine Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46 auf, die einen ersten Teil einer Oberseite der halbleitenden Metalloxidplatte 20, der zwischen dem oberen Gatedielektrikum 30 und der Source-Elektrode 52 angeordnet ist, und einen zweiten Teil der Oberseite der halbleitenden Metalloxidplatte 20 kontaktiert, der zwischen dem oberen Gatedielektrikum 30 und der Drain-Elektrode 56 angeordnet ist.
  • Die verschiedenen Ausführungsformen der vorliegenden Erfindung können zum Reduzieren eines Eindiffundierens von Wasserstoff in die halbleitende Metalloxidplatte 20 verwendet werden, indem Wasserstoff-Diffusionssperrstrukturen bereitgestellt werden, die die Wasserstoff-blockierende dielektrische Sperrschicht 44, die optionale Wasserstoff-blockierende dielektrische Verkappungssperrschicht 46, die Source-Elektrode 52, die Drain-Elektrode 56 und die optionale obere Gateelektrode 35 aufweisen. Durch Blockieren des Eindiffundierens von Wasserstoff in die halbleitende Metalloxidplatte 20 werden Änderungen von elektronischen Oberflächenzuständen in der halbleitenden Metalloxidplatte 20 verhindert, und somit werden die Eigenschaften des Dünnschichttransistors während seiner gesamten Lebensdauer konstant gehalten.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/144493 [0001]

Claims (20)

  1. Halbleitervorrichtung mit: einer isolierenden Matrixschicht, die eine Öffnung aufweist und über einem Substrat angeordnet ist; einer Wasserstoff-blockierenden dielektrischen Sperrschicht, die sich über einer horizontalen Ebene erstreckt, die eine Unterseite der isolierenden Matrixschicht enthält; einer Gateelektrode, die in der Öffnung auf der Wasserstoff-blockierenden dielektrischen Sperrschicht angeordnet ist; einem Stapel aus einem Gatedielektrikum und einer halbleitenden Metalloxidplatte über einer Oberseite der Gateelektrode und über sich horizontal erstreckenden Teilen der Wasserstoff-blockierenden dielektrischen Sperrschicht, die über der isolierenden Matrixschicht angeordnet sind; und einer Source-Elektrode und einer Drain-Elektrode, die jeweilige Teile einer Oberseite der halbleitenden Metalloxidplatte kontaktieren.
  2. Halbleitervorrichtung nach Anspruch 1, wobei sich die Wasserstoff-blockierende dielektrische Sperrschicht zusammenhängend über Seitenwänden der Öffnung und über einer Oberseite der isolierenden Matrixschicht erstreckt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Source-Elektrode über einem sich horizontal erstreckenden ersten Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht angeordnet ist, und die Drain-Elektrode über einem sich horizontal erstreckenden zweiten Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht angeordnet ist, der durch einen sich horizontal erstreckenden dazwischen befindlichen Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht, der unter der Gateelektrode angeordnet ist, von dem sich horizontal erstreckenden ersten Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht seitlich beabstandet ist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Wasserstoff-blockierende dielektrische Sperrschicht einen dielektrischen Metalloxidbelag mit einem dielektrischen Metalloxid-Material aufweist, in Kontakt mit einem ersten Bereich einer Unterseite des Gatedielektrikums unter der Source-Elektrode ist und in Kontakt mit einem zweiten Bereich der Unterseite des Gatedielektrikums ist, der unter der Drain-Elektrode angeordnet ist und durch die Gateelektrode seitlich von dem ersten Bereich der Unterseite des Gatedielektrikums beabstandet ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die Halbleitervorrichtung eines der folgenden Merkmale aufweist: ein erstes Merkmal, gemäß dem der dielektrische Metalloxidbelag in direktem Kontakt mit der isolierenden Matrixschicht auf den Seitenwänden der Öffnung ist; ein zweites Merkmal, gemäß dem die Wasserstoff-blockierende dielektrische Sperrschicht einen Siliziumnitridbelag in direktem Kontakt mit der isolierenden Matrixschicht auf den Seitenwänden der Öffnung aufweist; und ein drittes Merkmal, gemäß dem die Wasserstoff-blockierende dielektrische Sperrschicht einen Siliziumnitridbelag aufweist, der in Kontakt mit der Gateelektrode ist und durch den dielektrischen Metalloxidbelag von der isolierenden Matrixschicht beabstandet ist.
  6. Halbleitervorrichtung nach Anspruch 4 oder 5, wobei der dielektrische Metalloxidbelag Aluminiumoxid oder ein dielektrisches Übergangsmetalloxid aufweist.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Wasserstoff-blockierende dielektrische Sperrschicht dieselbe Fläche wie die Gateelektrode hat, und die Gateelektrode Seitenwände der isolierenden Matrixschicht kontaktiert.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die weiterhin eine Wasserstoff-blockierende dielektrische Verkappungssperrschicht aufweist, die ein dielektrisches Metalloxid-Verkapselungsmaterial enthält und einen Teil einer Oberseite des Teils der halbleitenden Metalloxidplatte kontaktiert.
  9. Halbleitervorrichtung nach Anspruch 8, wobei jede Oberfläche der halbleitenden Metalloxidplatte in Kontakt mit einer jeweiligen Oberfläche des Gatedielektrikums, der Source-Elektrode und der Drain-Elektrode und mit einer Unterseite der Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht ist.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Source-Elektrode eine erste Seitenwand des Gatedielektrikums und einen ersten Bereich einer Oberseite der halbleitenden Metalloxidplatte kontaktiert, und die Drain-Elektrode eine zweite Seitenwand des Gatedielektrikums und einen zweiten Bereich der Oberseite der halbleitenden Metalloxidplatte kontaktiert.
  11. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Substrat ein einkristallines Siliziumsubstrat umfasst, dielektrische Untere-Ebene-Materialschichten, die metallische Untere-Ebene-Interconnect-Strukturen einbetten, zwischen dem einkristallinen Siliziumsubstrat und der isolierenden Matrixschicht angeordnet sind, und Feldeffekttransistoren, die einen jeweiligen Teil des einkristallinen Siliziumsubstrats als einen Kanal aufweisen, in die dielektrischen Untere-Ebene-Materialschichten eingebettet sind und mit der Gateelektrode, der Source-Elektrode und/oder der Drain-Elektrode elektrisch verbunden sind.
  12. Halbleitervorrichtung mit einem Dünnschichttransistor, der über einem Substrat angeordnet ist, wobei der Dünnschichttransistor Folgendes aufweist: eine isolierende Matrixschicht, die eine Öffnung aufweist und über einem Substrat angeordnet ist; eine Wasserstoff-blockierende dielektrische Sperrschicht, die sich zusammenhängend über einer horizontalen Ebene, die eine Unterseite der isolierenden Matrixschicht enthält, über Seitenwänden der Öffnung und über einer Oberseite der isolierenden Matrixschicht erstreckt; eine untere Gateelektrode, die in der Öffnung auf der Wasserstoff-blockierenden dielektrischen Sperrschicht angeordnet ist; einen Stapel aus einem unteren Gatedielektrikum und einer halbleitenden Metalloxidplatte über einer Oberseite der unteren Gateelektrode und über sich horizontal erstreckenden Teilen der Wasserstoff-blockierenden dielektrischen Sperrschicht, die über der isolierenden Matrixschicht angeordnet sind; einen Stapel aus einem oberen Gatedielektrikum und einer oberen Gateelektrode, der über der unteren Gateelektrode angeordnet ist und in einer Draufsicht eine Flächenüberdeckung mit der unteren Gateelektrode hat; und eine Source-Elektrode und eine Drain-Elektrode, die einen jeweiligen Teil einer Oberseite der halbleitenden Metalloxidplatte kontaktieren.
  13. Halbleitervorrichtung nach Anspruch 12, die weiterhin Folgendes aufweist: eine dielektrische Materialschicht, die den Stapel aus dem unteren Gatedielektrikum und der halbleitenden Metalloxidplatte seitlich umschließt; und eine Rückseitiger-Elektrodendurchkontakt-Struktur, die eine Oberseite der unteren Gateelektrode kontaktiert, wobei Oberseiten der Source-Elektrode, der Drain-Elektrode, der oberen Gateelektrode und der Rückseitiger-Elektrodendurchkontakt-Struktur in einer horizontalen Ebene liegen, die eine Oberseite der dielektrischen Materialschicht enthält.
  14. Halbleitervorrichtung nach Anspruch 12 oder 13, wobei die Wasserstoff-blockierende dielektrische Sperrschicht einen dielektrischen Metalloxidbelag mit einem dielektrischen Metalloxid-Material in Kontakt mit einem ersten Bereich und einem zweiten Bereich einer Unterseite des unteren Gatedielektrikums aufweist, der durch die untere Gateelektrode seitlich von dem ersten Bereich der Unterseite des unteren Gatedielektrikums beabstandet ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, die weiterhin eine Wasserstoff-blockierende dielektrische Verkappungssperrschicht aufweist, die einen ersten Teil einer Oberseite der halbleitenden Metalloxidplatte, der zwischen dem oberen Gatedielektrikum und der Source-Elektrode angeordnet ist, und einen zweiten Teil der Oberseite der halbleitenden Metalloxidplatte, der zwischen dem oberen Gatedielektrikum und der Drain-Elektrode angeordnet ist, kontaktiert.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung mit den folgenden Schritten: Herstellen einer Kombination aus einer isolierenden Matrixschicht, einer Wasserstoff-blockierenden dielektrischen Sperrschicht und einer Gateelektrode über einem Substrat, wobei die Gateelektrode über einem sich horizontal erstreckenden Teil der Wasserstoff-blockierenden dielektrischen Sperrschicht angeordnet wird und seitlich von der isolierenden Matrixschicht umschlossen wird; Herstellen eines Stapels aus einem Gatedielektrikum und einer halbleitenden Metalloxidplatte über der Gateelektrode und über sich horizontal erstreckenden Teilen der Wasserstoff-blockierenden dielektrischen Sperrschicht, die über der isolierenden Matrixschicht angeordnet sind; und Herstellen einer Source-Elektrode und einer Drain-Elektrode auf Endteilen der halbleitenden Metalloxidplatte.
  17. Verfahren nach Anspruch 16, das weiterhin ein Erzeugen einer Öffnung in einem oberen Teil der isolierenden Matrixschicht umfasst, wobei die Wasserstoff-blockierende dielektrische Sperrschicht auf physisch freiliegenden Oberflächen der isolierenden Matrixschicht in der Öffnung und über einer Oberseite der isolierenden Matrixschicht hergestellt wird, und die Gateelektrode in der Öffnung auf der Wasserstoff-blockierenden dielektrischen Sperrschicht hergestellt wird.
  18. Verfahren nach Anspruch 16 oder 17, wobei die Wasserstoff-blockierende dielektrische Sperrschicht einen dielektrischen Metalloxidbelag mit einem dielektrischen Metalloxid-Material aufweist, das Gatedielektrikum direkt auf einer Oberseite der Gateelektrode und direkt auf sich horizontal erstreckenden Teilen des dielektrischen Metalloxidbelags hergestellt wird, und der dielektrische Metalloxidbelag Aluminiumoxid oder ein dielektrisches Übergangsmetalloxid aufweist.
  19. Verfahren nach einem der Ansprüche 16 bis 18, das weiterhin ein Herstellen einer Wasserstoff-blockierenden dielektrischen Verkappungssperrschicht, die ein weiteres dielektrisches Metalloxid-Material aufweist, auf einer Oberseite des Teils der halbleitenden Metalloxidplatte umfasst.
  20. Verfahren nach einem der Ansprüche 16 bis 19, das weiterhin ein Herstellen einer dielektrischen Materialschicht über der halbleitenden Metalloxidplatte direkt auf einem Teil einer Oberseite der Wasserstoff-blockierenden dielektrischen Sperrschicht umfasst, wobei die Source-Elektrode und die Drain-Elektrode durch die dielektrische Materialschicht hergestellt werden.
DE102022100335.3A 2021-02-02 2022-01-10 Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung Pending DE102022100335A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163144493P 2021-02-02 2021-02-02
US63/144,493 2021-02-02
US17/467,478 US11929436B2 (en) 2021-02-02 2021-09-07 Thin transistor including a hydrogen-blocking dielectric barrier and methods for forming the same
US17/467,478 2021-09-07

Publications (1)

Publication Number Publication Date
DE102022100335A1 true DE102022100335A1 (de) 2022-08-04

Family

ID=82235943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022100335.3A Pending DE102022100335A1 (de) 2021-02-02 2022-01-10 Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung

Country Status (5)

Country Link
US (1) US11929436B2 (de)
KR (1) KR20220111670A (de)
CN (1) CN114725203A (de)
DE (1) DE102022100335A1 (de)
TW (1) TWI817310B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856751B2 (en) * 2021-03-12 2023-12-26 Taiwan Semiconductor Manufacturing Company Limited Drain sharing for memory cell thin film access transistors and methods for forming the same
US11966544B2 (en) 2022-07-29 2024-04-23 Apple Inc. Data line shielding for electronic device displays with touch sensors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794612B (zh) 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
TWI702187B (zh) 2014-02-21 2020-08-21 日商半導體能源研究所股份有限公司 半導體膜、電晶體、半導體裝置、顯示裝置以及電子裝置
CN106098784A (zh) 2016-06-13 2016-11-09 武汉华星光电技术有限公司 共平面型双栅电极氧化物薄膜晶体管及其制备方法
US11245040B2 (en) 2018-03-02 2022-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2020002997A (ja) * 2018-06-27 2020-01-09 曙ブレーキ工業株式会社 ディスクブレーキ装置
WO2021140407A1 (ja) * 2020-01-10 2021-07-15 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
US11929436B2 (en) 2024-03-12
US20220246767A1 (en) 2022-08-04
TW202232767A (zh) 2022-08-16
CN114725203A (zh) 2022-07-08
KR20220111670A (ko) 2022-08-09
TWI817310B (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
DE102016114573B4 (de) Dreidimensionale Halbleitervorrichtungen mit einem Hohlraum zwischen einer Kanalstruktur und einer Rückstandsschicht
DE112018003670T5 (de) Rückseitiges speicherelement mit lokalem speicherauswahltransistor
DE102017117845B4 (de) Verfahren zum Bilden einer Anordnung nichtflüchtiger Speicherzellen, Verfahren zum Bilden eines auf einem übergangsfreien Feldeffekttransistor basierenden nichtflüchtigen Speichers und eine auf einem übergangsfreien Feldeffekttransistor basierende nichtflüchtige Speicherstruktur
DE102021100089B4 (de) Dreidimensionale speichervorrichtung und verfahren
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102015213529A1 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
DE102018110017B4 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE112013001404T5 (de) Verhindern eines Kurzschliessens von benachbarten Einheiten
DE102021111163A1 (de) Ferroelektrische tunnelübergangsspeichervorrichtung, welche ein magnesiumoxid-tunnelungsdielektrikum verwendet, und verfahren zur bildung derselben
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102022100335A1 (de) Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung
DE102018110185A1 (de) Speichervorrichtung und Herstellung dergleichen
DE102021110278A1 (de) Ferroelektrische speichervorrichtung unter verwendung von back-end-of-line(beol)-dünnschicht-zugriffstransistoren und verfahren zu deren herstellung
DE102021110748A1 (de) Transistor, der einen wasserstoffdiffusionsbarrierefilm aufweist undverfahren zu dessen ausbildung
DE102021110537A1 (de) Stapelbarer 3D-Speicher und Verfahren zum Herstellen
DE102021111157A1 (de) Halbleitende metalloxid-speichervorrichtung mit wasserstoff-vermittelter schwellspannungsmodulation und deren herstellungsverfahren
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE112021005963T5 (de) Einheit mit doppeltem magnetischen tunnelübergang
DE112021000348T5 (de) Einheit mit doppeltem magnetischen tunnelübergang mit invertierter breiter basis
DE102021118318A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102021105045A1 (de) Speichermatrix und verfahren zu deren herstellung
DE102022100364A1 (de) Dünnschichttransistor mit einem gatedielektrikum mitabgestufter zusammensetzung und verfahren zu dessenherstellung
DE112016007550T5 (de) Amorphe oxid-halbleiter-speicherbauelemente
DE102007031877A1 (de) Integrierter Schaltkreis mit einer Finnenstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027092000

Ipc: H01L0027120000