DE102022100364A1 - Dünnschichttransistor mit einem gatedielektrikum mitabgestufter zusammensetzung und verfahren zu dessenherstellung - Google Patents

Dünnschichttransistor mit einem gatedielektrikum mitabgestufter zusammensetzung und verfahren zu dessenherstellung Download PDF

Info

Publication number
DE102022100364A1
DE102022100364A1 DE102022100364.7A DE102022100364A DE102022100364A1 DE 102022100364 A1 DE102022100364 A1 DE 102022100364A1 DE 102022100364 A DE102022100364 A DE 102022100364A DE 102022100364 A1 DE102022100364 A1 DE 102022100364A1
Authority
DE
Germany
Prior art keywords
active layer
gate dielectric
layer
oxygen atoms
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022100364.7A
Other languages
English (en)
Inventor
Wu-Wei Tsai
Chun-Chieh Lu
Hai-Ching Chen
Yu-Ming Lin
Sai-Hooi Yeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102022100364A1 publication Critical patent/DE102022100364A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Dünnschichttransistor kann wie folgt hergestellt werden: Herstellen einer Gateelektrode in einer Isolierschicht über einem Substrat; Herstellen eines Gatedielektrikums über der Gateelektrode und der Isolierschicht; Herstellen einer aktiven Schicht über der Gateelektrode; und Herstellen einer Source-Elektrode und eine Drain-Elektrode so, dass sie einen jeweiligen Teil einer Oberseite der aktiven Schicht kontaktieren. Eine Sauerstoff-Oberflächenkonzentration in dem Gatedielektrikum und/oder der aktiven Schicht kann durch Einbringen von Sauerstoffatomen in einen Oberflächenbereich des Gatedielektrikums bzw. der aktiven Schicht erhöht werden.

Description

  • Verwandte Anmeldung
  • Die vorliegende Anmeldung beansprucht die Priorität der am 9. Februar 2021 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/147.274 und dem Titel „A Structure of TFT for Avoiding Indium Diffusion“ („TFT-Struktur zum Vermeiden einer Indiumdiffusion“), die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.
  • Hintergrund
  • Dünnschichttransistoren (TFTs), die aus Oxid-Halbleitern hergestellt werden, sind eine interessante Option für eine BEOL-Integration (BEOL: Back End of Line), da TFTs bei niedrigen Temperaturen bearbeitet werden können und daher bereits hergestellte Vorrichtungen nicht beschädigen. Zum Beispiel können bereits hergestellte FEOL- und MEOL-Vorrichtungen (FEOL: Front End of Line; MEOL: Middle End of Line) nicht durch die Herstellungsbedingungen und -verfahren beschädigt werden.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 ist eine vertikale Schnittansicht, die eine erste beispielhafte Struktur nach der Herstellung von CMOS-Transistoren (CMOS: komplementärer Metalloxidhalbleiter), erste metallische Interconnect-Strukturen, die in dielektrischen Untere-Ebene-Schichten hergestellt sind, eine isolierende Abstandshalterschicht und eine optionale dielektrische Ätzstoppschicht gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
    • 2A ist eine Top-Down-Ansicht eines Teils der ersten beispielhaften Struktur nach der Herstellung einer Isolierschicht gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
    • 2B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 2A.
    • 2C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 2A.
    • 3A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Erzeugen eines Aussparungsbereichs in der Isolierschicht gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 3B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 3A.
    • 3C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 3A.
    • 4A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Herstellen einer unteren Gateelektrode gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 4B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 4A.
    • 4C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 4A.
    • 5A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Herstellen einer zusammenhängenden dielektrischen Gateelektrodenschicht gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 5B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 5A.
    • 5C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 5A.
    • 6A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Herstellen einer zusammenhängenden dielektrischen Gateteilschicht mit abgestufter Zusammensetzung und einer zusammenhängenden homogenen dielektrischen Gateteilschicht gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 6B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 6A.
    • 6C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 6A.
    • 7A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Herstellen einer homogenen dielektrischen Gateteilschicht, einer dielektrischen Gateteilschicht mit abgestufter Zusammensetzung und einer aktiven Schicht gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 7B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 7A.
    • 7C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 7A.
    • 8A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Erzeugen eines halbleitenden Metalloxidbereichs mit abgestufter Zusammensetzung gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 8B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 8A.
    • 8C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 8A.
    • 8D zeigt ein beispielhaftes vertikales Atomkonzentrationsprofil von Sauerstoffatomen in einem Stapel mit einer unteren Gateelektrode, einem unteren Gatedielektrikum und einer aktiven Schicht in der ersten beispielhaften Struktur der 8A bis 8C gemäß einem Aspekt der vorliegenden Erfindung.
    • 9A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Herstellen einer dielektrischen Elektrode-Ebene-Schicht gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 9B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 9A.
    • 9C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 9A.
    • 10A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Erzeugen einer Source-Öffnung, einer Drain-Öffnung und einer Unterer-Gatedurchkontakt-Öffnung gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 10B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 10A.
    • 10C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 10A.
    • 11A ist eine Top-Down-Ansicht eines Bereichs der ersten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 11B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 11A.
    • 11C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 11A.
    • 12A ist eine Top-Down-Ansicht eines Bereichs einer zweiten beispielhaften Struktur nach dem Herstellen eines oberen Gatedielektrikums und einer oberen Gateelektrode gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
    • 12B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 12A.
    • 12C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 12A.
    • 13A ist eine Top-Down-Ansicht eines Bereichs der zweiten beispielhaften Struktur nach dem Herstellen einer dielektrischen Elektrode-Ebene-Schicht gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 13B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 13A.
    • 13C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 13A.
    • 14A ist eine Top-Down-Ansicht eines Bereichs der zweiten beispielhaften Struktur nach dem Erzeugen einer Source-Öffnung, einer Drain-Öffnung und einer Unterer-Gatedurchkontakt-Öffnung gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 14B ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 14A.
    • 14C ist eine vertikale Schnittansicht der ersten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 14A.
    • 15A ist eine Top-Down-Ansicht eines Bereichs einer dritten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
    • 15B ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 15A.
    • 15C ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 15A.
    • 16A ist eine Top-Down-Ansicht eines Bereichs der dritten beispielhaften Struktur nach dem Herstellen eines unteren Gatedielektrikums und einer aktiven Schicht gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 16B ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 16A.
    • 16C ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 16A.
    • 17A ist eine Top-Down-Ansicht eines Bereichs der dritten beispielhaften Struktur nach dem Herstellen eines halbleitenden Metalloxidbereichs mit abgestufter Zusammensetzung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
    • 17B ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 17A.
    • 17C ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 17A.
    • 17D zeigt ein beispielhaftes vertikales Atomkonzentrationsprofil von Sauerstoffatomen in einem Stapel mit einer unteren Gateelektrode, einem unteren Gatedielektrikum und einer aktiven Schicht in der dritten beispielhaften Struktur der 17A bis 17C gemäß einem Aspekt der vorliegenden Erfindung.
    • 18A ist eine Top-Down-Ansicht eines Bereichs der dritten beispielhaften Struktur nach dem Herstellen einer dielektrischen Elektrode-Ebene-Schicht sowie einer Source-Öffnung, einer Drain-Öffnung, einer Gate-Öffnung und einer Unterer-Gatedurchkontakt-Öffnung gemäß der dritten Ausführungsform der vorliegenden Erfindung.
    • 18B ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 8A.
    • 18C ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 18A.
    • 19A ist eine Top-Down-Ansicht eines Bereichs der dritten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Unterer-Gatedurchkontakt-Struktur gemäß der dritten Ausführungsform der vorliegenden Erfindung.
    • 19B ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 19A.
    • Fig. i9C ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 19A.
    • 20A ist eine Top-Down-Ansicht eines Bereichs einer alternativen Konfiguration der dritten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Unterer-Gatedurchkontakt-Struktur gemäß der dritten Ausführungsform der vorliegenden Erfindung.
    • 20B ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 20A.
    • 20C ist eine vertikale Schnittansicht der dritten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 20A.
    • 21A ist eine Top-Down-Ansicht eines Bereichs einer vierten beispielhaften Struktur nach dem Herstellen eines Stapels aus einer homogenen dielektrischen Gateteilschicht, einer dielektrischen Gateteilschicht mit abgestufter Zusammensetzung und einer aktiven Schicht gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
    • 21B ist eine vertikale Schnittansicht der vierten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 21A.
    • 21C ist eine vertikale Schnittansicht der vierten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 21A.
    • 22A ist eine Top-Down-Ansicht eines Bereichs der vierten beispielhaften Struktur nach dem Herstellen einer dielektrischen Elektrode-Ebene-Schicht gemäß der vierten Ausführungsform der vorliegenden Erfindung.
    • 22B ist eine vertikale Schnittansicht der vierten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 22A.
    • 22C ist eine vertikale Schnittansicht der vierten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 22A.
    • 23A ist eine Top-Down-Ansicht eines Bereichs der vierten beispielhaften Struktur nach dem Erzeugen einer Source-Öffnung, einer Drain-Öffnung, einer Gate-Öffnung und einer Unterer-Gatedurchkontakt-Öffnung gemäß der vierten Ausführungsform der vorliegenden Erfindung.
    • 23B ist eine vertikale Schnittansicht der vierten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 23A.
    • 23C ist eine vertikale Schnittansicht der vierten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 23A.
    • 24A ist eine Top-Down-Ansicht eines Bereichs der vierten beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der vierten Ausführungsform der vorliegenden Erfindung.
    • 24B ist eine vertikale Schnittansicht der vierten beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 24A.
    • 24C ist eine vertikale Schnittansicht der vierten beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 24A.
    • 25A ist eine Top-Down-Ansicht eines Bereichs einer fünften beispielhaften Struktur nach dem Herstellen eines oberen Gatedielektrikums und einer oberen Gateelektrode gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
    • 25B ist eine vertikale Schnittansicht der fünften beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 25A.
    • 25C ist eine vertikale Schnittansicht der fünften beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 25A.
    • 26A ist eine Top-Down-Ansicht eines Bereichs der fünften beispielhaften Struktur nach dem Herstellen einer dielektrischen Elektrode-Ebene-Schicht, einer Source-Öffnung, einer Drain-Öffnung, einer Gate-Öffnung und einer Unterer-Gatedurchkontakt-Öffnung gemäß der fünften Ausführungsform der vorliegenden Erfindung.
    • 26B ist eine vertikale Schnittansicht der fünften beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 26A.
    • 26C ist eine vertikale Schnittansicht der fünften beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 26A.
    • 27A ist eine Top-Down-Ansicht eines Bereichs der fünften beispielhaften Struktur nach dem Herstellen einer Source-Elektrode, einer Drain-Elektrode und einer Rückseitiger-Elektrodendurchkontakt-Struktur gemäß der fünften Ausführungsform der vorliegenden Erfindung.
    • 27B ist eine vertikale Schnittansicht der fünften beispielhaften Struktur entlang einer vertikalen Ebene B - B' von 27A.
    • 27C ist eine vertikale Schnittansicht der fünften beispielhaften Struktur entlang einer vertikalen Ebene C - C' von 27A.
    • 28 ist eine vertikale Schnittansicht einer beispielhaften Struktur nach dem Herstellen von Speicherzellen gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 29 ist ein Ablaufdiagramm, das allgemeine Bearbeitungsschritte zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden. Elemente mit denselben Bezugszahlen beziehen sich auf ein und dasselbe Element, und es wird unterstellt, dass sie dieselbe Materialzusammensetzung und denselben Dickenbereich haben, wenn nicht ausdrücklich anders angegeben.
  • Im Allgemeinen können die Strukturen und Verfahren der vorliegenden Erfindung zum Herstellen einer Halbleiterstruktur mit mindestens einem Dünnschichttransistor, wie etwa mit einer Mehrzahl von Dünnschichttransistoren, verwendet werden. Die Dünnschichttransistoren können über einem Substrat hergestellt werden, das ein isolierendes Substrat, ein leitfähiges Substrat oder ein halbleitendes Substrat sein kann. Bei Ausführungsformen, bei denen ein leitfähiges Substrat oder ein halbleitendes Substrat verwendet wird, kann mindestens eine Isolierschicht zum Bereitstellen einer elektrischen Isolation zwischen den Dünnschichttransistoren und dem darunter befindlichen Substrat verwendet werden. Bei Ausführungsformen, bei denen ein Halbleitersubstrat, wie etwa ein einkristallines Substrat, verwendet wird, können Feldeffekttransistoren, bei denen Teile des Halbleitersubstrats als Halbleiterkanäle verwendet werden, auf dem Halbleitersubstrat hergestellt werden, und über den Feldeffekttransistoren können metallische Interconnect-Strukturen so hergestellt werden, dass sie in dielektrische Interconnect-Ebene-Schichten eingebettet werden. Die Dünnschichttransistoren können über den Feldeffekttransistoren mit einkristallinen Halbleiterkanälen und über den metallischen Interconnect-Strukturen hergestellt werden, die hier als metallische Untere-Ebene-Interconnect-Strukturen bezeichnet werden.
  • Gemäß einem Aspekt der vorliegenden Erfindung kann mindestens ein sauerstoffgesättigter Oberflächenbereich in einer aktiven Schicht und/oder einem Gatedielektrikum erzeugt werden. Der mindestens eine sauerstoffgesättigte Oberflächenbereich kann durch Oxidieren eines Oberflächenbereichs des Gatedielektrikums und/oder durch Oxidieren eines Oberflächenbereichs der aktiven Schicht erzeugt werden, der einen polykristallinen Halbleiterkanal eines jeweiligen Dünnschichttransistors aufweist. Durch Erhöhen einer Atomkonzentration von Sauerstoffatomen in einem oxidierten Oberflächenteil des Gatedielektrikums und/oder in einem oxidierten Oberflächenteil der aktiven Schicht kann ein Diffundieren von metallischen Elementen (wie etwa Indiumatomen) durch diese Teile verzögert werden. Somit können mit Verfahren und Strukturen der vorliegenden Erfindung Änderungen der Materialzusammensetzung in den aktiven Schichten und ungünstige Eigenschaften von Transistorkennlinien von Dünnschichttransistoren vermieden werden. Nachstehend werden verschiedene Aspekte von Ausführungsformen der vorliegenden Erfindung näher beschrieben.
  • In 1 ist eine erste beispielhafte Struktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung gezeigt. Die erste beispielhafte Struktur weist ein Substrat 8 auf, das ein Halbleitersubstrat, wie etwa ein handelsübliches Siliziumsubstrat, sein kann. Das Substrat 8 kann zumindest auf seinem oberen Teil eine Halbleitermaterialschicht 9 aufweisen. Die Halbleitermaterialschicht 9 kann ein Oberflächenteil eines massiven Halbleitersubstrats sein, oder sie kann eine obere Halbleiterschicht eines Halbleiter-auf-Isolator-Substrats (SOI-Substrats) sein. Bei einer Ausführungsform enthält die Halbleitermaterialschicht 9 ein einkristallines Halbleitermaterial, wie etwa einkristallines Silizium. Bei einer Ausführungsform kann das Substrat 8 ein einkristallines Siliziumsubstrat mit einem einkristallinem Siliziummaterial sein.
  • In einem oberen Teil der Halbleitermaterialschicht 9 können STI-Strukturen 720 (STI: flache Grabenisolation) hergestellt werden, die ein dielektrisches Material wie Siliziumoxid aufweisen. In jedem Bereich, der seitlich von einem Teil der STI-Strukturen 720 umschlossen ist, können geeignete dotierte Halbleiterwannen, wie etwa p- und n-Wannen, erzeugt werden. Über einer Oberseite der Halbleitermaterialschicht 9 können Feldeffekttransistoren 701 hergestellt werden. Jeder Feldeffekttransistor 701 kann zum Beispiel Folgendes aufweisen: eine Source-Elektrode 732; eine Drain-Elektrode 738; einen Halbleiterkanal 735, der einen Oberflächenteil des Substrats 8 aufweist, der sich zwischen der Source-Elektrode 732 und der Drain-Elektrode 738 erstreckt; und eine Gatestruktur 750. Der Halbleiterkanal 735 kann ein einkristallines Halbleitermaterial sein. Jede Gatestruktur 750 kann ein Gatedielektrikum 752, eine Gateelektrode 754, ein Verkappungs-Gatedielektrikum 758 und einen dielektrischen Gate-Abstandshalter 756 aufweisen. Auf jeder Source-Elektrode 732 kann ein Source-seitiger Metall-Halbleiter-Legierungsbereich 742 erzeugt werden, und auf jeder Drain-Elektrode 738 kann ein Drain-seitiger Metall-Halbleiter-Legierungsbereich 748 erzeugt werden.
  • Bei einer Ausführungsform, bei der später in einer Ebene einer dielektrischen Schicht eine Matrix von Speicherzellen hergestellt wird, können die Feldeffekttransistoren 701 eine Schaltung aufweisen, die Funktionen zum Betreiben der Matrix von Speicherzellen bereitstellt. Insbesondere können Vorrichtungen in einem peripheren Bereich so konfiguriert sein, dass sie eine Programmierungsoperation, eine Löschoperation und eine Abtastoperation (Leseoperation) der Matrix von Speicherzellen steuern. Die Vorrichtungen in dem peripheren Bereich können zum Beispiel eine Sensorschaltung und/oder eine Programmierschaltung aufweisen. Die Vorrichtungen, die auf der Oberseite der Halbleitermaterialschicht 9 hergestellt sind, können CMOS-Transistoren und optional weitere Halbleitervorrichtungen (wie etwa Widerstände, Dioden, Kondensatoren usw.) aufweisen, und sie werden kollektiv als eine CMOS-Schaltung 700 bezeichnet.
  • Einer oder mehrere der Feldeffekttransistoren 701 in der CMOS-Schaltung 700 können einen Halbleiterkanal 735 aufweisen, der einen Teil der Halbleitermaterialschicht 9 in dem Substrat 8 enthält. Wenn die Halbleitermaterialschicht 9 ein einkristallines Halbleitermaterial, wie etwa einkristallines Silizium, aufweist, kann der Halbleiterkanal 735 jedes Feldeffekttransistors 701 in der CMOS-Schaltung 700 ein einkristalliner Halbleiterkanal, wie etwa ein einkristalliner Siliziumkanal, sein. Bei einer Ausführungsform kann eine Mehrzahl von Feldeffekttransistoren 701 in der CMOS-Schaltung 700 einen jeweiligen Knoten aufweisen, der später mit einem Knoten einer jeweiligen später herzustellenden ferroelektrischen Speicherzelle elektrisch verbunden wird. Mehrere Feldeffekttransistoren 701 in der CMOS-Schaltung 700 können zum Beispiel jeweils eine Source-Elektrode 732 oder eine Drain-Elektrode 738 aufweisen, die später mit einem Knoten einer jeweiligen später herzustellenden ferroelektrischen Speicherzelle elektrisch verbunden wird.
  • Bei einer Ausführungsform kann die CMOS-Schaltung 700 eine Programmiersteuerschaltung aufweisen, die so konfiguriert ist, dass sie Gatespannungen einer Gruppe von Feldeffekttransistoren 701, die zum Programmieren einer jeweiligen ferroelektrischen Speicherzelle verwendet werden, und Gatespannungen von später herzustellenden Dünnschichttransistoren steuert. Bei dieser Ausführungsform kann die Programmiersteuerschaltung so konfiguriert sein, dass sie Folgendes bereitstellt: einen ersten Programmierungsimpuls, der eine jeweilige ferroelektrische dielektrische Schicht in einer gewählten ferroelektrischen Speicherzelle in einen ersten Polarisationszustand programmiert, in dem eine elektrische Polarisation in der ferroelektrischen dielektrischen Schicht auf eine erste Elektrode der gewählten ferroelektrischen Speicherzelle hinweist; und einen zweiten Programmierungsimpuls, der die ferroelektrische dielektrische Schicht in der gewählten ferroelektrischen Speicherzelle in einen zweiten Polarisationszustand programmiert, in dem die elektrische Polarisation in der ferroelektrischen dielektrischen Schicht auf eine zweite Elektrode der gewählten ferroelektrischen Speicherzelle hinweist.
  • Bei einer Ausführungsform kann das Substrat 8 ein einkristallines Siliziumsubstrat sein, und die Feldeffekttransistoren 701 können einen jeweiligen Teil des einkristallinen Siliziumsubstrats als einen halbleitenden Kanal aufweisen. Der hier verwendete Begriff „halbleitendes Element“ bezieht sich auf ein Element mit einer elektrischen Leitfähigkeit von 1,0 × 10-6 S/cm bis 1,0 × 105 S/cm. Der hier verwendete Begriff „Halbleitermaterial“ bezieht sich auf ein Material mit einer elektrischen Leitfähigkeit von 1,0 × 10-6 S/cm bis 1,0 × 105 S/cm, wenn das Material keine elektrischen Dotanden aufweist und ein dotiertes Material mit einer elektrischen Leitfähigkeit von 1,0 S/cm bis 1,0 × 105 S/cm nach einer geeigneten Dotierung mit einem elektrischen Dotanden hergestellt werden kann.
  • Gemäß einem Aspekt der vorliegenden Erfindung können die Feldeffekttransistoren 701 später mit Drainelektroden und Gateelektroden von Zugriffstransistoren elektrisch verbunden werden, die aktive Schichten aufweisen, die über den Feldeffekttransistoren 701 hergestellt werden. Bei einer Ausführungsform kann eine Teilmenge der Feldeffekttransistoren 701 später mit mindestens einer der Drainelektroden und der Gateelektroden elektrisch verbunden werden. Die Feldeffekttransistoren 701 können zum Beispiel Folgendes aufweisen: erste Wortleitungstreiber, die so konfiguriert sind, dass sie eine erste Gatespannung über eine erste Teilmenge von später herzustellenden metallischen Untere-Ebene-Interconnect-Strukturen an erste Wortleitungen anlegen; und zweite Wortleitungstreiber, die so konfiguriert sind, dass sie eine zweite Gatespannung über eine zweite Teilmenge der metallischen Untere-Ebene-Interconnect-Strukturen an zweite Wortleitungen anlegen. Außerdem können die Feldeffekttransistoren 701 Bitleitungstreiber, die so konfiguriert sind, dass sie eine Bitleitungsvorspannung an später herzustellende Bitleitungen anlegen, und Leseverstärker aufweisen, die so konfiguriert sind, dass sie einen elektrischen Strom detektieren, der während einer Leseoperation durch die Bitleitungen fließt.
  • Anschließend können verschiedene metallische Interconnect-Strukturen, die in dielektrische Schichten eingebettet werden, über dem Substrat 8 und den darauf befindlichen Halbleitervorrichtungen (wie etwa den Feldeffekttransistoren 701) hergestellt werden. Als ein erläuterndes Beispiel können die dielektrischen Schichten Folgendes umfassen: eine erste dielektrische Schicht 601 (die gelegentlich als eine dielektrische Kontaktebene-Schicht 601 bezeichnet wird), die eine Schicht sein kann, die eine Kontaktstruktur umschließt, die mit Sources und Drains verbunden ist; eine erste dielektrische Interconnect-Ebene-Schicht 610; und eine zweite dielektrische Interconnect-Ebene-Schicht 620. Die metallischen Interconnect-Strukturen können Folgendes aufweisen: Vorrichtungsdurchkontaktstrukturen 612, die in der ersten dielektrischen Schicht 601 hergestellt sind und eine jeweilige Komponente der CMOS-Schaltung 700 kontaktieren; erste Metallleitungsstrukturen 618, die in der ersten dielektrischen Interconnect-Ebene-Schicht 610 hergestellt sind; erste Metalldurchkontaktierungsstrukturen 622, die in einem unteren Teil der zweiten dielektrischen Interconnect-Ebene-Schicht 620 hergestellt sind; und zweite Metallleitungsstrukturen 628, die in einem oberen Teil der zweiten dielektrischen Interconnect-Ebene-Schicht 620 hergestellt sind.
  • Die dielektrischen Schichten (601, 610, 620) können ein dielektrisches Material wie undotiertes Silicatglas, dotiertes Silicatglas, Organosilicatglas, amorphen Fluorkohlenstoff, poröse Varianten davon oder Kombinationen davon aufweisen. Die metallischen Interconnect-Strukturen (612, 618, 622, 628) können jeweils mindestens ein leitfähiges Material aufweisen, das eine Kombination aus einem metallischen Belag (wie etwa einem Metallnitrid oder einem Metallcarbid) und einem metallischen Füllmaterial sein kann. Jeder metallische Belag kann TiN, TaN, WN, TiC, TaC und WC aufweisen, und jeder metallische Füllmaterialteil kann W, Cu, Al, Co, Ru, Mo, Ta, Ti, Legierungen davon und/oder Kombinationen davon aufweisen. Es können auch andere geeignete metallische Belag- und Füllmaterialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Bei einer Ausführungsform können die ersten Metalldurchkontaktierungsstrukturen 622 und die zweiten Metallleitungsstrukturen 628 als integrierte Leitungs- und Durchkontaktierungsstrukturen mit einem Dual-Damascene-Prozess hergestellt werden. Die dielektrischen Schichten (601, 610, 620) werden hier als dielektrische Untere-Ebene-Schichten bezeichnet. Die metallischen Interconnect-Strukturen (612, 618, 622, 628), die in den dielektrischen Untere-Ebene-Schichten hergestellt werden, werden hier als metallische Untere-Ebene-Interconnect-Strukturen bezeichnet.
  • Die vorliegende Erfindung wird zwar anhand einer Ausführungsform beschrieben, bei der Dünnschichttransistoren über der zweiten dielektrischen Interconnect-Ebene-Schicht 620 hergestellt werden, aber es werden hier ausdrücklich auch Ausführungsformen in Betracht gezogen, bei denen die Matrix von Speicherzellen auch in einer anderen Metallischer-Interconnect-Ebene erzeugt werden kann. Außerdem wird die vorliegende Erfindung zwar anhand einer Ausführungsform beschrieben, bei der ein Halbleitersubstrat als das Substrat 8 verwendet wird, aber es werden hier ausdrücklich auch Ausführungsformen in Betracht gezogen, bei denen ein isolierendes Substrat oder ein leitfähiges Substrat als das Substrat 8 verwendet wird.
  • Die Gruppe aller dielektrischer Schichten, die vor der Herstellung einer Matrix von Dünnschichttransistoren oder einer Matrix von ferroelektrischen Speicherzellen hergestellt wird, wird hier kollektiv als dielektrische Untere-Ebene-Schichten (601, 610, 620) bezeichnet. Die Gruppe aller metallischer Interconnect-Strukturen, die in den dielektrischen Untere-Ebene-Schichten (601, 610, 620) hergestellt wird, wird hier kollektiv als erste metallische Interconnect-Strukturen (612, 618, 622, 628) bezeichnet. Im Allgemeinen können die ersten metallischen Interconnect-Strukturen (612, 618, 622, 628), die in mindestens einer dielektrischen Untere-Ebene-Schicht (601, 610, 620) hergestellt werden, über der Halbleitermaterialschicht 9 hergestellt werden, die in dem Substrat 8 angeordnet ist.
  • Gemäß einem Aspekt der vorliegenden Erfindung können anschließend Dünnschichttransistoren (TFTs) in einer Metallischer-Interconnect-Ebene hergestellt werden, die sich über den Metallischer-Interconnect-Ebenen befindet, die die dielektrischen Untere-Ebene-Schichten (601, 610, 620) und die ersten metallischen Interconnect-Strukturen (612, 618, 622, 628) enthalten. Bei einer Ausführungsform kann eine planare dielektrische Schicht mit einer einheitlichen Dicke über den dielektrischen Untere-Ebene-Schichten (601, 610, 620) hergestellt werden. Die planare dielektrische Schicht wird hier als eine isolierende Abstandshalterschicht 635 bezeichnet. Die isolierende Abstandshalterschicht 635 weist ein dielektrisches Material wie undotiertes Silicatglas, dotiertes Silicatglas, Organosilicatglas oder ein poröses dielektrisches Material auf und kann durch chemische Aufdampfung abgeschieden werden. Eine Dicke der isolierenden Abstandshalterschicht 635 kann 20 nm bis 300 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • In der Regel können dielektrische Interconnect-Ebene-Schichten, wie etwa die dielektrischen Untere-Ebene-Schichten (601, 610, 620), die die metallischen Interconnect-Strukturen, wie etwa die ersten metallischen Interconnect-Strukturen (612, 618, 622, 628), enthalten, über Halbleitervorrichtungen hergestellt werden. Über den dielektrischen Interconnect-Ebene-Schichten kann die isolierende Abstandshalterschicht 635 hergestellt werden.
  • Bei einer Ausführungsform kann das Substrat 8 ein einkristallines Siliziumsubstrat sein, und dielektrische Untere-Ebene-Schichten (601, 610, 620), die metallische Untere-Ebene-Interconnect-Strukturen (612, 618, 622, 628) einbetten, können über dem einkristallinen Siliziumsubstrat angeordnet werden. Feldeffekttransistoren 701, die einen jeweiligen Teil des einkristallinen Siliziumsubstrats als einen Kanal aufweisen, können in die dielektrischen Untere-Ebene-Schichten (601, 610, 620) eingebettet werden. Anschließend können die Feldeffekttransistoren 701 mit einer Gateelektrode, einer Source-Elektrode und/oder einer Drain-Elektrode einer oder mehrerer oder aller später herzustellen Dünnschichttransistoren elektrisch verbunden werden.
  • Über der isolierenden Abstandshalterschicht 635 kann optional eine dielektrische Ätzstoppschicht 636 hergestellt werden. Die dielektrische Ätzstoppschicht 636 weist ein dielektrisches Ätzstoppmaterial auf, das einen höheren Ätzwiderstand gegenüber einer Ätzchemikalie während eines späteren anisotropen Ätzprozesses bietet, mit dem ein dielektrisches Material geätzt wird, das später über der dielektrischen Ätzstoppschicht 636 abgeschieden wird. Die dielektrische Ätzstoppschicht 636 kann zum Beispiel Siliziumcarbonitrid, Siliziumnitrid, Siliziumoxidnitrid oder ein dielektrisches Metalloxid wie Aluminiumoxid aufweisen. Eine Dicke der dielektrischen Ätzstoppschicht 636 kann 2 nm bis 40 nm, z. B. 4 nm bis 20 nm, betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • In den 2A bis 2C ist ein Bereich der ersten beispielhaften Struktur gezeigt, der einem Bereich entspricht, in dem später ein Dünnschichttransistor hergestellt werden soll. Die vorliegende Erfindung wird zwar unter Verwendung nur einer Instanz eines Dünnschichttransistors beschrieben, aber es versteht sich, dass mehrere Instanzen des Dünnschichttransistors gleichzeitig in jeder der beispielhaften Strukturen der vorliegenden Erfindung hergestellt werden können.
  • Über der isolierenden Abstandshalterschicht 635 und der optionalen dielektrischen Ätzstoppschicht 636 kann eine Isolierschicht 42 hergestellt werden. Die Isolierschicht 42 weist ein dielektrisches Material wie undotiertes Silicatglas, dotiertes Silicatglas, Organosilicatglas oder ein poröses dielektrisches Material auf und kann durch chemische Aufdampfung abgeschieden werden. Andere dielektrische Materialien liegen ebenfalls innerhalb des beabsichtigten Schutzumfangs der Erfindung. Eine Dicke der Isolierschicht 42 kann 20 nm bis 300 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden. Über der Isolierschicht 42 können anschließend mehrere Dünnschichttransistoren hergestellt werden. Bei einer Ausführungsform können die mehreren Dünnschichttransistoren entlang einer ersten horizontalen Richtung hd1 und einer zweiten horizontalen Richtung hd2 angeordnet werden, die senkrecht zu der ersten horizontalen Richtung hd1 sein kann.
  • In den 3A bis 3C kann über einer Oberseite der Isolierschicht 42 eine Fotoresistschicht (nicht dargestellt) aufgebracht werden, die anschließend lithografisch strukturiert werden kann, um eine Öffnung in dem dargestellten Bereich zu erzeugen. Bei einer Ausführungsform kann die Öffnung eine rechteckige Öffnung sein, die ein Paar Querseitenwände entlang der ersten horizontalen Richtung hd1 und ein Paar Längsseitenwände entlang der zweiten horizontalen Richtung hd2 hat. Ein anisotroper Ätzprozess kann durchgeführt werden, um die Struktur der Öffnung in der Fotoresistschicht in einen oberen Teil der Isolierschicht 42 zu übertragen. In dem oberen Teil der Isolierschicht 42 kann ein Aussparungsbereich 11 erzeugt werden. Der Aussparungsbereich 11 wird auch als ein Unteres-Gate-Graben bezeichnet.
  • Bei einer Ausführungsform kann eine Breite des Aussparungsbereichs 11 entlang der ersten horizontalen Richtung hd1 20 nm bis 300 nm betragen, aber es können auch kleinere und größere Breiten verwendet werden. Bei einer Ausführungsform kann eine Länge des Aussparungsbereichs 11 entlang der zweiten horizontalen Richtung hd2 30 nm bis 3000 nm betragen, aber es können auch kleinere und größere Längen verwendet werden. Eine Tiefe des Aussparungsbereichs 11 kann gleich der Dicke der Isolierschicht 42 sein. Somit kann eine Oberseite der optionalen dielektrischen Ätzstoppschicht 636 oder eine Oberseite der isolierenden Abstandshalterschicht 635 (bei Ausführungsformen, bei denen die dielektrische Ätzstoppschicht 636 nicht verwendet wird) in dem Aussparungsbereich 11 freiliegen. Die Fotoresistschicht kann dann zum Beispiel durch Ablösung entfernt werden.
  • In den 4A bis 4C kann mindestens ein leitfähiges Material in dem Aussparungsbereich 11 abgeschieden werden. Das mindestens eine leitfähige Material kann zum Beispiel ein metallisches Sperrbelagmaterial (wie etwa TiN, TaN und/oder WN) und ein metallisches Füllmaterial (wie etwa Cu, W, Mo, Co, Ru usw.) umfassen. Es können aber auch andere geeignete metallische Belag- und Füllmaterialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Überschüssige Teile des mindestens einen leitfähigen Materials können über der horizontalen Ebene, die die Oberseite der Isolierschicht 42 enthält, mit einem Planarisierungsprozess entfernt werden, der ein CMP-Prozess (CMP: chemisch-mechanische Polierung) und/oder ein Aussparungsätzprozess sein kann. Für den Planarisierungsprozess kann ein CMP-Prozess oder ein Aussparungsätzprozess verwendet werden. In dem Aussparungsbereich 11 kann eine untere Gateelektrode 15 hergestellt werden. Die untere Gateelektrode 15 kann die einzige Elektrode eines später herzustellenden Dünnschichttransistors sein, oder sie kann eine von zwei Gateelektroden eines Dünnschichttransistors bei Ausführungsformen sein, bei denen später eine obere Gateelektrode hergestellt wird. Eine Oberseite der unteren Gateelektrode 15 kann in derselben horizontalen Ebene wie eine Oberseite der Isolierschicht 42 liegen.
  • In den 5A bis 5C kann über der Isolierschicht 42 und der unteren Gateelektrode 15 eine zusammenhängende dielektrische Gateschicht 210C als eine zusammenhängende Schicht abgeschieden werden. Bei einigen Ausführungsformen ist die dielektrische Gateschicht 210C eine zusammenhängende homogene dielektrische Gateschicht. Die zusammenhängende dielektrische Gateschicht 210C kann durch Abscheiden mindestens eines dielektrischen Gatematerials hergestellt werden. Das dielektrische Gatematerial kann eine dielektrische Metalloxidschicht (wie etwa Aluminiumoxid, Titanoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Hafniumoxid, Tantaloxid, eine Verbindung davon usw.) oder einen Stapel aus mehreren dielektrischen Metalloxidschichten umfassen. Andere dielektrische Gatematerialien liegen ebenfalls innerhalb des beabsichtigten Schutzumfangs der Erfindung. Das dielektrische Gatematerial kann durch Atomlagenabscheidung oder chemische Aufdampfung abgeschieden werden. Bei einer Ausführungsform kann das dielektrische Gatematerial der zusammenhängenden dielektrischen Gateschicht 210C als ein homogenes dielektrisches Oxidmaterial mit einem Sauerstoffdefizit abgeschieden werden. Eine Atomkonzentration von Sauerstoffatomen in dem dielektrischen Gatematerial der zusammenhängenden dielektrischen Gateschicht 210C kann zum Beispiel 90 % bis 99,9 %, z. B. 95 % bis 99,7 %, einer Atomkonzentration von Sauerstoffatomen betragen, die zum Bereitstellen einer Koordination aller metallischen Elemente in dem dielektrischen Gatematerial der zusammenhängenden dielektrischen Gateschicht 210C erforderlich ist. Mit anderen Worten, das Sauerstoffdefizit in dem dielektrischen Gatematerial der zusammenhängenden dielektrischen Gateschicht 210C kann 0,1 % bis 10 %, z. B. 0,3 % bis 5 %, betragen, aber es können auch kleinere und größere Sauerstoffdefizite verwendet werden. Eine Dicke der zusammenhängenden dielektrischen Gateschicht 210C kann 1,5 nm bis 12 nm, z. B. 2 nm bis 6 nm, betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • In den 6A bis 6C kann ein Oberseitenteil der zusammenhängenden dielektrischen Gateschicht 210C durch Einbringen von Sauerstoffatomen oxidiert werden. Bei einer Ausführungsform kann das Einbringen der Sauerstoffatome mit einem ersten thermischen Temperprozess erfolgen, der bei einer erhöhten Temperatur in einer sauerstoffhaltigen Umgebung durchgeführt wird. Für den ersten thermischen Temperprozess kann zum Beispiel ein Ofen-Temperprozess verwendet werden. Die sauerstoffhaltige Umgebung kann mindestens ein Sauerstoffquellgas mit einem Partialdruck von 1 mTorr bis 760 Torr, z. B. 10 mTorr bis 100 Torr, enthalten. Das sauerstoffhaltige Quellgas kann zum Beispiel 02, O3, NO2, NO, H2O oder eine Kombination davon sein. Während des ersten thermischen Temperprozesses kann ein inertes Gas wie Argon verwendet werden oder auch nicht. Die erhöhte Temperatur kann 300 °C bis 425 °C betragen, und eine Dauer des ersten thermischen Temperprozesses kann 1 min bis 1 h betragen, aber es können auch kürzere und längere Dauern verwendet werden.
  • Bei einer weiteren Ausführungsform kann das Einbringen der Sauerstoffatome mit einem ersten Plasma-Oxidationsprozess unter Verwendung eines sauerstoffhaltigen Plasmas durchgeführt werden, das aus einem sauerstoffhaltigen Quellgas erzeugt wird. Das sauerstoffhaltige Quellgas kann zum Beispiel O2, O3, NO2, NO, H2O oder eine Kombination davon sein.
  • Der Oberseitenteil der zusammenhängenden dielektrischen Gateschicht 210C, in den weitere Sauerstoffatome eingebracht werden, kann in eine zusammenhängende dielektrische Gateteilschicht 12C mit abgestufter Zusammensetzung umgewandelt werden. Der darunter befindliche Teil der zusammenhängenden dielektrischen Gateschicht 210C, in dem die Atomkonzentration von Sauerstoffatomen nicht erhöht wird, hat eine homogene Materialzusammensetzung und wird hier als eine zusammenhängende homogene dielektrische Gateteilschicht 10C bezeichnet. Bei einer Ausführungsform kann eine Sauerstoff-Oberflächenkonzentration in der zusammenhängenden dielektrischen Gateschicht 210C durch Einbringen von Sauerstoffatomen in einen Oberflächenbereich der zusammenhängenden dielektrischen Gateschicht 210C erhöht werden.
  • In der Regel ist die Atomkonzentration von Sauerstoffatomen an der Oberseite der zusammenhängenden dielektrischen Gateteilschicht 12C mit abgestufter Zusammensetzung am höchsten, und sie nimmt mit einem Abwärtsabstand von der horizontalen Ebene, die die Oberseite der zusammenhängenden dielektrischen Gateteilschicht 12C mit abgestufter Zusammensetzung enthält, schrittweise ab. Somit hat das dielektrische Gatematerial mit abgestufter Zusammensetzung in der zusammenhängenden dielektrischen Gateteilschicht 12C mit abgestufter Zusammensetzung einen vertikalen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen in der zusammenhängenden dielektrischen Gateteilschicht 12C mit abgestufter Zusammensetzung mit einem vertikalen Abwärtsabstand von der horizontalen Ebene abnimmt, die die Oberseite der zusammenhängenden dielektrischen Gateteilschicht 12C mit abgestufter Zusammensetzung enthält.
  • Bei einer Ausführungsform weist das dielektrische Gatematerial mit abgestufter Zusammensetzung der zusammenhängenden dielektrischen Gateteilschicht 12C mit abgestufter Zusammensetzung ein dielektrisches Metalloxid-Material mit abgestufter Zusammensetzung auf, oder es besteht im Wesentlichen daraus. Bei einer Ausführungsform wird das dielektrische Metalloxid-Material mit abgestufter Zusammensetzung der zusammenhängenden dielektrischen Gateteilschicht 12C mit abgestufter Zusammensetzung aus der Gruppe Aluminiumoxid, Titanoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Hafniumoxid und Tantaloxid, einer Verbindung davon und einem Schichtstapel davon gewählt. Bei einer Ausführungsform kann der Sauerstoffkonzentrationsgradient in dem gesamten Volumen der zusammenhängenden dielektrischen Gateschicht 210C erzeugt werden. Bei dieser Ausführungsform wird das Volumen der zusammenhängenden homogenen dielektrischen Gateteilschicht 10C null (d. h., die zusammenhängende homogene dielektrische Gateteilschicht 10C verschwindet), und die gesamte zusammenhängende dielektrische Gateschicht 210C kann in die zusammenhängende dielektrische Gateteilschicht 12C mit abgestufter Zusammensetzung umgewandelt werden. Eine Kombination aus der optionalen zusammenhängenden homogenen dielektrischen Gateteilschicht 10C und der zusammenhängenden dielektrischen Gateteilschicht 12C mit abgestufter Zusammensetzung bildet eine zusammenhängende dielektrische Gateschicht (10C, 12C).
  • In den 7A bis 7C kann eine aktive Schicht 20 über der zusammenhängenden dielektrischen Gateteilschicht 12C mit abgestufter Zusammensetzung hergestellt werden. Bei einigen Ausführungsformen kann die aktive Schicht 20 eine halbleitende Metalloxidschicht sein. Bei einer Ausführungsform ist das halbleitende Material ein Material, das nach einer geeigneten Dotierung mit elektrischen Dotanden (die p- oder n-Dotanden sein können) eine elektrische Leitfähigkeit von 1,0 S/m bis 1,0 × 105 S/m bereitstellt. Beispielhafte halbleitende Materialien, die für die halbleitende Metalloxidschicht verwendet werden können, sind unter anderem Indiumgalliumzinkoxid (IGZO), Indiumwolframoxid, Indiumzinkoxid, Indiumzinnoxid, Galliumoxid, Indiumoxid, dotiertes Zinkoxid, dotiertes Indiumoxid, dotiertes Cadmiumoxid und verschiedene andere dotierte Varianten, die davon abgeleitet sind. Andere geeignete halbleitende Materialien liegen ebenfalls innerhalb des beabsichtigten Schutzumfangs der Erfindung. Bei einer Ausführungsform kann das halbleitende Material der zusammenhängenden halbleitenden Metalloxidschicht Indiumgalliumzinkoxid sein.
  • Die aktive Schicht 20 kann ein polykristallines halbleitendes Material oder ein amorphes halbleitendes Material aufweisen, das später zu einem polykristallinen halbleitenden Material mit einer größeren mittleren Korngröße getempert werden kann. Die aktive Schicht 20 kann durch Abscheiden einer zusammenhängenden halbleitenden Metalloxidschicht hergestellt werden, die anschließend strukturiert wird. Die zusammenhängende halbleitende Metalloxidschicht kann zum Beispiel durch physikalische Aufdampfung (PVD) abgeschieden werden, aber es können auch andere geeignete Abscheidungsverfahren verwendet werden. Eine Dicke der zusammenhängenden halbleitenden Metalloxidschicht kann 1 nm bis 100 nm, z. B. 2 nm bis 50 nm oder 4 nm bis 15 nm, betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Über der zusammenhängenden halbleitenden Metalloxidschicht kann eine Fotoresistschicht 27 aufgebracht werden, die anschließend lithografisch strukturiert werden kann, um diskrete strukturierte Fotoresistmaterialteile herzustellen, die sich über eine jeweilige untere Gateelektrode 15 entlang der ersten horizontalen Richtung hd1 erstrecken. Bei einer Ausführungsform kann eine horizontale Querschnittsform jedes strukturierten Teils der Fotoresistschicht 27 ein Rechteck oder ein abgerundetes Rechteck sein. Die Struktur in der Fotoresistschicht 27 kann über die zusammenhängende halbleitende Metalloxidschicht, die zusammenhängende dielektrische Gateteilschicht 12C mit abgestufter Zusammensetzung und die zusammenhängende homogene dielektrische Gateteilschicht 10C durch Durchführen eines anisotropen Ätzprozesses übertragen werden. Jeder strukturierte Teil der zusammenhängenden halbleitenden Metalloxidschicht weist eine aktive Schicht 20 auf. Jeder strukturierte Teil der zusammenhängenden dielektrischen Gateteilschicht 12C mit abgestufter Zusammensetzung weist eine dielektrische Gateteilschicht 12 mit abgestufter Zusammensetzung auf. Jeder strukturierte Teil der zusammenhängenden homogenen dielektrischen Gateteilschicht 10C weist eine homogene dielektrische Gateteilschicht 10 auf. Ein Stapel aus der homogenen dielektrischen Gateteilschicht 10 und der dielektrischen Gateteilschicht 12 mit abgestufter Zusammensetzung weist ein unteres Gatedielektrikum 110 auf. Das Gatedielektrikum 110 kann über und direkt auf der unteren Gateelektrode 15 und der Isolierschicht 42 hergestellt werden. Über der unteren Gateelektrode 15 kann die aktive Schicht 20 hergestellt werden. Anschließend kann die Fotoresistschicht 27 zum Beispiel durch Ablösung entfernt werden.
  • Bei einer Ausführungsform kann eine horizontale Querschnittsform jeder aktiven Schicht 20 ein Rechteck oder ein abgerundetes Rechteck sein. Bei einer Ausführungsform kann jede aktive Schicht 20 eine Querabmessung entlang der ersten horizontalen Richtung hd1 von 60 nm bis 1000 nm, z. B. von 100 nm bis 300 nm, haben, aber es können auch kleinere und größere Querabmessungen verwendet werden. Bei einer Ausführungsform kann jede aktive Schicht 20 eine Querabmessung entlang der zweiten horizontalen Richtung hd2 von 20 nm bis 500 nm, z. B. von 40 nm bis 250 nm, haben, aber es können auch kleinere und größere Querabmessungen verwendet werden. Ein Verhältnis der Querabmessung entlang der ersten Richtung hd1 zu der Querabmessung entlang der zweiten Richtung hd2 in jeder halbleitenden aktiven Schicht 20 kann 0,5 bis 4, z. B. 1 bis 2, betragen, aber es können auch kleinere und größere Verhältnisse verwendet werden. In der Regel kann ein vertikaler Stapel aus einer unteren Gateelektrode 15, einem unteren Gatedielektrikum 110 und einer aktiven Schicht 20 über dielektrischen Untere-Ebene-Schichten (601, 610, 620) hergestellt werden, die über einem Substrat 8 angeordnet sind. Seitenwände des unteren Gatedielektrikums 110 und der aktiven Schicht 20 können vertikal zusammenfallen, d. h., sie können in denselben vertikalen Ebenen liegen.
  • In den 8A bis 8C können Oberflächenteile der aktiven Schicht 20 durch Einbringen von Sauerstoffatomen oxidiert werden. Bei einer Ausführungsform können die Sauerstoffatome mit einem zweiten thermischen Temperprozess eingebracht werden, der bei einer erhöhten Temperatur in einer sauerstoffhaltigen Umgebung durchgeführt wird. Für den zweiten thermischen Temperprozess kann zum Beispiel ein Ofen-Temperprozess verwendet werden. Die sauerstoffhaltige Umgebung kann mindestens ein Sauerstoffquellgas mit einem Partialdruck von 1 mTorr bis 760 Torr, z. B. von 10 mTorr bis 100 Torr, enthalten. Das sauerstoffhaltige Quellgas kann zum Beispiel O2, O3, NO2, NO, H2O oder eine Kombination davon sein. Während des zweiten thermischen Temperprozesses kann ein inertes Gas wie Argon verwendet werden oder auch nicht. Die erhöhte Temperatur kann 300 °C bis 425 °C betragen, und eine Dauer des zweiten thermischen Temperprozesses kann 1 min bis 1 h betragen, aber es können auch kürzere und längere Dauern verwendet werden.
  • Während des zweiten thermischen Temperprozesses können Sauerstoffatome aus dem Oberseitenbereich des unteren Gatedielektrikums 110 in einen Unterseitenteil 20B der aktiven Schicht 20 eindiffundieren. Bei dieser Ausführungsform kann der Unterseitenteil 20B der aktiven Schicht 20 einen Zusammensetzungsgradienten haben, sodass die Atomkonzentration der Sauerstoffatome mit einem vertikalen Abstand von einer Grenzfläche mit dem unteren Gatedielektrikum 110 abnimmt. Bei einer Ausführungsform weist das untere Gatedielektrikum 110 ein dielektrisches Gatematerial mit abgestufter Zusammensetzung (in der dielektrischen Gateteilschicht 12 mit abgestufter Zusammensetzung) auf, wobei eine Atomkonzentration von Sauerstoffatomen in dem unteren Gatedielektrikum 110 mit einem vertikalen Abwärtsabstand von einer Grenzfläche zwischen dem unteren Gatedielektrikum 110 und der aktiven Schicht 20 abnimmt, und der Unterseitenteil 20B der aktiven Schicht 20 hat einen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Aufwärtsabstand von der Grenzfläche mit dem unteren Gatedielektrikum 110 mindestens 20 % einer vertikalen Dicke t der aktiven Schicht 20 beträgt.
  • Bei einer weiteren Ausführungsform kann das Einbringen der Sauerstoffatome mit einem zweiten Plasma-Oxidationsprozess unter Verwendung eines sauerstoffhaltigen Plasmas durchgeführt werden, das aus einem sauerstoffhaltigen Quellgas erzeugt wird. Das sauerstoffhaltige Quellgas kann zum Beispiel O2, O3, NO2, NO, H2O oder eine Kombination davon sein.
  • Die Oberflächenteile der aktiven Schicht 20, in die weitere Sauerstoffatome eingebracht werden, können in einen halbleitenden Metalloxidbereich 20G mit abgestufter Zusammensetzung umgewandelt werden. Der darunter befindliche Teil der aktiven Schicht 20, in dem die Atomkonzentration von Sauerstoffatomen nicht erhöht wird, hat eine homogene Materialzusammensetzung und wird hier als ein homogener halbleitender Metalloxidbereich 20H bezeichnet. Ein Unterseitenteil 20B der aktiven Schicht 20 kann einen Zusammensetzungsgradienten haben, sodass die Atomkonzentration von Sauerstoffatomen mit einem vertikalen Abstand von der Grenzfläche mit dem unteren Gatedielektrikum 110 abnimmt. Bei einer Ausführungsform kann die Sauerstoff-Oberflächenkonzentration in der aktiven Schicht 20 durch Einbringen von Sauerstoffatomen in die Oberflächenbereiche der aktiven Schicht 20 erhöht werden.
  • In der Regel ist die Atomkonzentration von Sauerstoffatomen an physisch freiliegenden Oberflächen des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung am höchsten, und sie nimmt mit einem Abstand von den physisch freiliegenden Oberflächen des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung schrittweise ab. Somit hat das dielektrische Gatematerial mit abgestufter Zusammensetzung in einem sich horizontal erstreckenden Teil des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung einen vertikalen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen in dem sich horizontal erstreckenden Teil des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung mit einem vertikalen Abwärtsabstand von der horizontalen Ebene abnimmt, die die Oberseite des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung enthält. Das dielektrische Gatematerial mit abgestufter Zusammensetzung in sich vertikal erstreckenden Teilen des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung hat einen lateralen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen in den sich vertikal erstreckenden Teilen des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung mit einem seitlichen Abstand von einer jeweiligen Seitenwand des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung abnimmt.
  • Bei einer Ausführungsform weist das dielektrische Gatematerial mit abgestufter Zusammensetzung des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung ein halbleitendes Metalloxid-Material mit abgestufter Zusammensetzung auf, oder es besteht im Wesentlichen daraus. Bei einer Ausführungsform wird das halbleitende Metalloxid-Material mit abgestufter Zusammensetzung des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung aus der Gruppe Indiumgalliumzinkoxid (IGZO), Indiumwolframoxid, Indiumzinkoxid, Indiumzinnoxid, Galliumoxid, Indiumoxid, dotiertes Zinkoxid, dotiertes Indiumoxid und dotiertes Cadmiumoxid und verschiedenen anderen dotierten Varianten gewählt, die davon abgeleitet sind. Eine Kombination aus dem homogenen halbleitenden Metalloxidbereich 20H, dem halbleitenden Metalloxidbereich 20G mit abgestufter Zusammensetzung und dem Unterseitenteil 20B bildet eine aktive Schicht 20.
  • 8D zeigt ein beispielhaftes vertikales Atomkonzentrationsprofil von Sauerstoffatomen in einem Stapel mit einer unteren Gateelektrode 15, einem unteren Gatedielektrikum 110 und einer aktiven Schicht 20. Eine Sauerstoff-Oberflächenkonzentration in einem Gatedielektrikum (wie etwa dem unteren Gatedielektrikum 110) und/oder einer aktiven Schicht 20 kann durch Einbringen von Sauerstoffatomen in einen Oberflächenbereich des Gatedielektrikums (wie etwa des Gatedielektrikums 110) bzw. der aktiven Schicht 20 erhöht werden.
  • Im Allgemeinen können durch Durchführen eines Oberflächen-Oxidationsprozesses, z. B. eines Plasma-Oxidationsprozesses unter Verwendung eines sauerstoffhaltigen Plasmas oder eines thermischen Temperprozesses in einer sauerstoffhaltigen Umgebung, Sauerstoffatome in den Oberseitenteil der aktiven Schicht 20 eingebracht werden. Bei dieser Ausführungsform hat der Oberseitenteil der aktiven Schicht 20 (der ein sich horizontal erstreckender Bereich des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung ist) einen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Abwärtsabstand von einer horizontalen Ebene, die die Oberseite der aktiven Schicht 20 enthält, mindestens 20 % der vertikalen Dicke t der aktiven Schicht 20 beträgt.
  • In einem erläuternden Beispiel weist die aktive Schicht 20 ein Indiumgalliumzinkoxid-Material auf, und ein Sauerstoffdefizit in der aktiven Schicht 20 steigt, wenn der vertikale Abwärtsabstand von der horizontalen Ebene, die die Oberseite der aktiven Schicht 20 enthält, mindestens 20 % der vertikalen Dicke t der aktiven Schicht 20 beträgt. Bei einer Ausführungsform haben Seitenwand-Oberflächenteile der aktiven Schicht 20 (die ein sich vertikal erstreckender Bereich des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung sind) einen lateralen Zusammensetzungsgradienten, sodass die Atomkonzentration von Sauerstoffatomen mit einem seitlichen Abstand nach innen von einer jeweiligen Seitenwand der aktiven Schicht 20 abnimmt. Das untere Gatedielektrikum 110 enthält ein dielektrisches Gatematerial mit abgestufter Zusammensetzung (in der dielektrischen Gateteilschicht 12 mit abgestufter Zusammensetzung), wobei die Atomkonzentration von Sauerstoffatomen in dem unteren Gatedielektrikum 110 mit einem vertikalen Abwärtsabstand von einer Grenzfläche zwischen dem unteren Gatedielektrikum 110 und der aktiven Schicht 20 abnimmt. Die Menge von Sauerstoffatomen, die aus der Oberseite der dielektrischen Gateteilschicht 12 mit abgestufter Zusammensetzung in den Unterseitenteil 20B der aktiven Schicht 20 eindiffundieren, nimmt mit einem Abstand von der Grenzfläche zwischen dem unteren Gatedielektrikum 110 und der aktiven Schicht 20 ab. Daher hat der Unterseitenteil 20B der aktiven Schicht 20 einen Zusammensetzungsgradienten, sodass die Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Aufwärtsabstand von der Grenzfläche mindestens 20 % der vertikalen Dicke t der aktiven Schicht 20 beträgt.
  • Bei einer Ausführungsform weist die aktive Schicht 20 ein Verbindungshalbleitermaterial auf, das mindestens zwei metallische Elemente (wie etwa Indium, Gallium und Zink) und Sauerstoff enthält. Bei einer Ausführungsform weist die aktive Schicht 20 ein Indiumgalliumzinkoxid-Material auf (oder sie besteht daraus), und das Sauerstoffdefizit in der aktiven Schicht 20 steigt, wenn der vertikale Aufwärtsabstand von der Grenzfläche mit dem unteren Gatedielektrikum 110 mindestens 20 % der vertikalen Dicke t der aktiven Schicht 20 beträgt.
  • Eine Peak-Atomkonzentration von Sauerstoffatomen in der aktiven Schicht 20 kann auf den physisch freiliegenden Oberflächen des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung auftreten. Bei einigen Ausführungsformen, bei denen das untere Gatedielektrikum 110 die dielektrische Gateteilschicht 12 mit abgestufter Zusammensetzung aufweist, kann die Peak-Atomkonzentration von Sauerstoffatomen in der aktiven Schicht 20 an dem Unterseitenteil 20B der aktiven Schicht 20 auftreten, der eine Oberseite der dielektrischen Gateteilschicht 12 mit abgestufter Zusammensetzung kontaktiert. Bei dieser Ausführungsform kann die Materialzusammensetzung der aktiven Schicht 20 auf den physisch freiliegenden Oberflächen und an einer Grenzfläche mit der dielektrischen Gateteilschicht 12 mit abgestufter Zusammensetzung stöchiometrisch sein (d. h., ein Sauerstoffdefizit von null haben)
  • In den 9A bis 9C kann eine dielektrische Schicht 48 über der aktiven Schicht 20, der unteren Gateelektrode 15 und der Isolierschicht 42 abgeschieden werden. Die dielektrische Schicht 48 wird auch als eine dielektrische Elektrode-Ebene-Schicht bezeichnet. Die dielektrische Schicht 48 weist ein dielektrisches Material wie undotiertes Silicatglas, dotiertes Silicatglas, Organosilicatglas oder einen Stapel daraus auf. Andere dielektrische Materialien liegen ebenfalls innerhalb des beabsichtigten Schutzumfangs der Erfindung. Optional kann die dielektrische Schicht 48 planarisiert werden, um eine ebene Oberseite zu erzeugen. Das dielektrische Material der dielektrischen Schicht 48 kann so planarisiert werden, dass eine planarisierte horizontale Oberseite der dielektrischen Schicht 48 in der horizontalen Ebene entsteht, die die Oberseite der oberen Gateelektrode 35 enthält. Eine Dicke der Isolierschicht 42, die über der aktiven Schicht 20 gemessen wird, kann 50 nm bis 500 nm, z. B. 100 nm bis 250 nm, betragen, aber es können auch kleinere und größere Dicken verwendet werden. Die Gruppe aus der Isolierschicht 42 und der dielektrischen Schicht 48 wird hier als eine dielektrische TFT-Ebene-Schicht 40 (TFT: Dünnschichttransistor) bezeichnet, d. h., als eine dielektrische Schicht, die in der Ebene von Dünnschichttransistoren liegt.
  • In den 10A bis 10C kann über der dielektrischen TFT-Ebene-Schicht 40 eine Fotoresistschicht (nicht dargestellt) aufgebracht werden, die anschließend lithografisch strukturiert werden kann, um diskrete Öffnungen darin zu erzeugen. Die Struktur der diskreten Öffnungen in der Fotoresistschicht kann mit mindestens einem Ätzprozess über die dielektrische Schicht 48 und ein oberes Gatedielektrikum 30 übertragen werden, um eine Source-Öffnung 51, eine Drain-Öffnung 59 und eine Unterer-Gatedurchkontakt-Öffnung 19 zu erzeugen. Der mindestens eine Ätzprozess kann einen ersten anisotropen Ätzprozess, mit dem das Material der dielektrischen Schicht 48 selektiv in Bezug auf das Material des oberen Gatedielektrikums 30 geätzt wird, und einen isotropen Ätzprozess oder einen zweiten anisotropen Ätzprozess umfassen, mit dem das Material des oberen Gatedielektrikums 30 selektiv in Bezug auf das Material der aktiven Schicht 20 geätzt wird.
  • Die Source-Öffnung 51 und die Drain-Öffnung 59 können an gegenüberliegenden Enden der aktiven Schicht 20 erzeugt werden und können entlang der ersten horizontalen Richtung hd1 seitlich voneinander beabstandet werden. Bei einer Ausführungsform können eine End-Seitenwand der aktiven Schicht 20, die sich seitlich entlang der zweiten horizontalen Richtung hd2 erstreckt, und ein Paar Seitenwandsegmente der aktiven Schicht 20, das sich seitlich entlang der ersten horizontalen Richtung hd1 erstreckt, an jeweils einer Unterseite der Source-Öffnung 51 und der Drain-Öffnung 59 physisch freiliegen. Ein rechteckiger Teil der Oberseite der aktiven Schicht 20 kann jeweils an der Unterseite der Source-Öffnung 51 und der Drain-Öffnung 59 physisch freiliegen. Eine Oberseite der unteren Gateelektrode 15 kann an einer Unterseite der Rückseitiger-Elektrodendurchkontakt-Öffnung 19 physisch freiliegen. Anschließend kann die Fotoresistschicht zum Beispiel durch Ablösung entfernt werden.
  • In den 11A bis 11C kann mindestens ein leitfähiges Material in den Öffnungen (51, 19, 59) und über der dielektrischen TFT-Ebene-Schicht 40 abgeschieden werden. Das mindestens eine leitfähige Material kann ein metallisches Belagmaterial und ein metallisches Füllmaterial umfassen. Das metallische Belagmaterial kann ein leitfähiges Metallnitrid oder ein leitfähiges Metallcarbid wie TiN, TaN, WN, TiC, TaC und/oder WC sein. Das metallische Füllmaterial kann W, Cu, Al, Co, Ru, Mo, Ta, Ti, eine Legierung davon und/oder eine Kombination davon sein. Es können auch andere geeignete metallische Belag- und Füllmaterialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden.
  • Überschüssige Teile des mindestens einen leitfähigen Materials können über der horizontalen Ebene, die die Oberseite der dielektrischen TFT-Ebene-Schicht 40 enthält, mit einem Planarisierungsprozess entfernt werden, der ein CMP-Prozess und/oder ein Aussparungsätzprozess sein kann. Es können auch andere geeignete Planarisierungsprozesse verwendet werden. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das die Source-Öffnung 51 füllt, bildet eine Source-Elektrode 52. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das die Drain-Öffnung 59, bildet eine Drain-Elektrode 56. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das die Rückseitiger-Elektrodendurchkontakt-Öffnung 19 füllt, bildet eine Rückseitiger-Elektrodendurchkontakt-Struktur 18, die eine Oberseite der unteren Gateelektrode 15 kontaktiert.
  • Bei einer Ausführungsform kann jede Source-Elektrode 52 einen metallischen Source-Belag 53, der ein verbliebener Teil des metallischen Belagmaterials ist, und einen metallischen Source-Füllmaterialteil 54 aufweisen, der ein verbliebener Teil des metallischen Füllmaterials ist. Jede Drain-Elektrode 56 kann einen metallischen Drain-Belag 57, der ein verbliebener Teil des metallischen Belagmaterials ist, und einen metallischen Drain-Füllmaterialteil 58 aufweisen, der ein verbliebener Teil des metallischen Füllmaterials ist. Jede Rückseitiger-Elektrodendurchkontakt-Struktur 18 kann einen metallischen Unterer-Gatekontakt-Belag 16, der ein verbliebener Teil des metallischen Belagmaterials ist, und einen metallischen Unterer-Gatekontakt-Füllmaterialteil 17 aufweisen, der ein verbliebener Teil des metallischen Füllmaterials ist.
  • Die aktive Schicht 20 und eine Gruppe von Elektrodenstrukturen (52, 15, 56) können in einer dielektrischen TFT-Ebene-Schicht 40 hergestellt werden. Oberseiten der Source-Elektrode 52, der Drain-Elektrode 56 und der Untere-Gateelektrode-Kontakt-Struktur 18 können in einer horizontalen Ebene liegen (d. h., koplanar mit dieser sein), die eine Oberseite der dielektrischen TFT-Ebene-Schicht 40 enthält. Im Allgemeinen können die Source-Elektrode 52 und die Drain-Elektrode 56 direkt auf Endteilen der aktiven Schicht 20 hergestellt werden.
  • In der Regel bettet die Isolierschicht 42 eine Gateelektrode (wie etwa die untere Gateelektrode 15) ein und ist über dem Substrat 8 angeordnet. Über der Gateelektrode (wie etwa der unteren Gateelektrode 15) ist ein Stapel aus einem Gatedielektrikum (wie etwa dem unteren Gatedielektrikum 110) und einer aktiven Schicht 20 angeordnet. Eine Source-Elektrode 52 und eine Drain-Elektrode 56 können so hergestellt werden, dass sie einen jeweiligen Teil einer Oberseite der aktiven Schicht 20 kontaktieren.
  • In den 12A bis 12C kann eine zweite beispielhafte Struktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung von der in den 8A bis 8C gezeigten ersten beispielhaften Struktur durch Herstellen eines oberen Gatedielektrikums 30 und einer oberen Gateelektrode 35 abgeleitet werden. In der Regel können eine obere dielektrische Gateschicht und eine Obere-Gateelektrode-Schicht über der aktiven Schicht 20 abgeschieden werden. Die obere dielektrische Gateschicht kann ein Material aufweisen, das auch für die zusammenhängende homogene dielektrische Gateteilschicht 10C verwendet werden kann, und sie kann eine Dicke von 1,5 nm bis 12 nm, z. B. von 2 nm bis 6 nm, haben, aber es können auch kleinere und größere Dicken verwendet werden. Die Obere-Gateelektrode-Schicht weist mindestens ein leitfähiges Material auf, das ein Material sein kann, das auch für die untere Gateelektrode 15 verwendet werden kann. Eine Dicke der Obere-Gateelektrode-Schicht kann 50 nm bis 300 nm, z. B. 100 nm bis 200 nm, betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Über der Obere-Gateelektrode-Schicht kann eine Fotoresistschicht (nicht dargestellt) aufgebracht werden, die anschließend lithografisch strukturiert werden kann, um diskrete Fotoresistmaterialteile herzustellen. Die Struktur in den Fotoresistmaterialteilen kann über die Obere-Gateelektrode-Schicht und die obere dielektrische Gateschicht durch Durchführen eines anisotropen Ätzprozesses übertragen werden, der für das Material der aktiven Schicht 20 selektiv sein kann. Jeder strukturierte Teil der Obere-Gateelektrode-Schicht bildet eine obere Gateelektrode 35. Jeder strukturierte Teil der oberen dielektrischen Gateschicht bildet ein oberes Gatedielektrikum 30. Die Fotoresistschicht kann dann zum Beispiel durch Ablösung entfernt werden. Die obere Gateelektrode 35 erstreckt sich über die aktive Schicht 20 entlang der zweiten horizontalen Richtung hd2. Das obere Gatedielektrikum 30 kontaktiert einen Teil einer Oberseite der aktiven Schicht 20, wie etwa eine Oberseite des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung. Die obere Gateelektrode 35 ist über dem oberen Gatedielektrikum 30 angeordnet und kontaktiert dieses.
  • In den 13A bis 13C können die Bearbeitungsschritte der 9A bis 9C zum Herstellen einer dielektrischen Schicht 48 durchgeführt werden. Das dielektrische Material der dielektrischen Schicht 48 kann planarisiert werden, sodass eine planarisierte horizontale Oberseite der dielektrischen Schicht 48 in der horizontalen Ebene entsteht, die die Oberseite der oberen Gateelektrode 35 enthält. Die Gruppe aus der Isolierschicht 42 und der dielektrischen Schicht 48 wird hier als eine dielektrische TFT-Ebene-Schicht 40 bezeichnet, d. h., eine dielektrische Schicht, die in der Ebene von Dünnschichttransistoren liegt.
  • In den 14A bis 14C können die Bearbeitungsschritte der 10A bis 10C zum Erzeugen einer Source-Öffnung 51, einer Drain-Öffnung 59 und einer Rückseitiger-Elektrodendurchkontakt-Öffnung 19 durch die dielektrische Schicht 48 durchgeführt werden.
  • In den 15A bis 15C können die Bearbeitungsschritte der 11A bis 11C zum Herstellen einer Source-Elektrode 52, einer Drain-Elektrode 56 und einer Rückseitiger-Elektrodendurchkontakt-Struktur 18 durchgeführt werden. In einer dielektrischen TFT-Ebene-Schicht 40 können die aktive Schicht 20 und eine Gruppe von Elektrodenstrukturen (52, 15, 35, 56) hergestellt werden. Oberseiten der Source-Elektrode 52, der Drain-Elektrode 56, der oberen Gateelektrode 35 und der Unterer-Gateelektrodenkontakt-Struktur 18 können in einer horizontalen Ebene liegen (d. h., koplanar mit dieser sein), die eine Oberseite der dielektrischen TFT-Ebene-Schicht 40 enthält.
  • In den 16A bis 16C kann eine dritte beispielhafte Struktur gemäß der zweiten Ausführungsform der vorliegenden Erfindung von der in den 5A bis 5C gezeigten ersten beispielhaften Struktur dadurch abgeleitet werden, dass eine zusammenhängende halbleitende Metalloxidschicht hergestellt wird, über der zusammenhängenden halbleitenden Metalloxidschicht eine strukturierte Fotoresistschicht 27 hergestellt wird und die Struktur in der Fotoresistschicht 27 über die zusammenhängende halbleitende Metalloxidschicht und die zusammenhängende dielektrische Gateschicht 210C übertragen wird. Die zusammenhängende halbleitende Metalloxidschicht kann dieselbe Dicke und dieselbe Materialzusammensetzung wie bei der ersten Ausführungsform haben. Somit kann die zusammenhängende halbleitende Metalloxidschicht eine Materialzusammensetzung wie die aktive Schicht 20 in der ersten beispielhaften Struktur der 7A bis 7C haben. Die Struktur in der Fotoresistschicht 27 kann die Gleiche wie bei der ersten Ausführungsform sein. Die Übertragung der Struktur in der Fotoresistschicht 27 über die zusammenhängende halbleitende Metalloxidschicht und die zusammenhängende dielektrische Gateschicht 210C kann mit mindestens einem anisotropen Ätzprozess erfolgen. Jeder strukturierte Teil der zusammenhängenden halbleitenden Metalloxidschicht weist eine aktive Schicht 20 auf. Jeder strukturierte Teil der zusammenhängenden dielektrischen Gateschicht 210C weist ein unteres Gatedielektrikum 210 auf. Anschließend kann die Fotoresistschicht 27 zum Beispiel mit einem Ablösungsprozess entfernt werden. Bei einer Ausführungsform kann das gesamte untere Gatedielektrikum 210 eine homogene Materialzusammensetzung haben.
  • In den 17A bis 17C können die Prozessschritte der 8A bis 8C durchgeführt werden. Dadurch können Oberflächenteile der aktiven Schicht 20 durch Einbringen von Sauerstoffatomen oxidiert werden. Bei einer Ausführungsform können die Sauerstoffatome mit einem thermischen Temperprozess eingebracht werden, der bei einer erhöhten Temperatur in einer sauerstoffhaltigen Umgebung durchgeführt wird, die dieselben wie bei dem vorstehend beschriebenen zweiten thermischen Temperprozess sein können. Bei einer alternativen Ausführungsform können die Sauerstoffatome durch Durchführen eines Plasma-Oxidationsprozesses eingebracht werden, der derselbe wie der vorstehend beschriebene zweite Plasma-Oxidationsprozess sein kann.
  • Die Oberflächenteile der aktiven Schicht 20, in die weitere Sauerstoffatome eingebracht werden, werden in einen halbleitenden Metalloxidbereich 20G mit abgestufter Zusammensetzung umgewandelt. Der darunter befindliche Teil der aktiven Schicht 20, in dem die Atomkonzentration von Sauerstoffatomen nicht erhöht wird, hat eine homogene Materialzusammensetzung und wird hier als ein homogener halbleitender Metalloxidbereich 20H bezeichnet. Bei einer Ausführungsform kann die Sauerstoff-Oberflächenkonzentration in der aktiven Schicht 20 durch Einbringen von Sauerstoffatomen in die Oberflächenbereiche der aktiven Schicht 20 erhöht werden.
  • In der Regel ist die Atomkonzentration von Sauerstoffatomen auf physisch freiliegenden Oberflächen des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung am höchsten, und sie nimmt mit einem Abstand von den physisch freiliegenden Oberflächen des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung schrittweise ab. Somit hat das dielektrische Gatematerial mit abgestufter Zusammensetzung in einem sich horizontal erstreckenden Teil des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung einen vertikalen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen in dem sich horizontal erstreckenden Teil des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung mit einem vertikalen Abwärtsabstand von der horizontalen Ebene abnimmt, die die Oberseite des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung enthält. Das dielektrische Gatematerial mit abgestufter Zusammensetzung in sich vertikal erstreckenden Teilen des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung hat einen lateralen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen in den sich vertikal erstreckenden Teilen des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung mit einem seitlichen Abstand von einer jeweiligen Seitenwand des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung abnimmt.
  • Bei einer Ausführungsform weist das dielektrische Gatematerial mit abgestufter Zusammensetzung des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung ein halbleitendes Metalloxid-Material mit abgestufter Zusammensetzung auf, oder es besteht im Wesentlichen daraus. Bei einer Ausführungsform wird das halbleitende Metalloxid-Material mit abgestufter Zusammensetzung des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung aus der Gruppe Indiumgalliumzinkoxid (IGZO), Indiumwolframoxid, Indiumzinkoxid, Indiumzinnoxid, Galliumoxid, Indiumoxid, dotiertes Zinkoxid, dotiertes Indiumoxid und dotiertes Cadmiumoxid und verschiedenen anderen dotierten Varianten gewählt, die davon abgeleitet sind. Eine Kombination aus dem homogenen halbleitenden Metalloxidbereich 20H und dem halbleitenden Metalloxidbereich 20G mit abgestufter Zusammensetzung bildet eine aktive Schicht 20.
  • 17D zeigt ein beispielhaftes vertikales Atomkonzentrationsprofil von Sauerstoffatomen in einem Stapel mit einer unteren Gateelektrode 15, einem unteren Gatedielektrikum 210 und einer aktiven Schicht 20. Eine Sauerstoff-Oberflächenkonzentration in der aktiven Schicht 20 kann durch Einbringen von Sauerstoffatomen in einen Oberflächenbereich der aktiven Schicht 20 erhöht werden.
  • Im Allgemeinen können durch Durchführen eines Oberflächen-Oxidationsprozesses, z. B. eines Plasma-Oxidationsprozesses unter Verwendung eines sauerstoffhaltigen Plasmas oder eines thermischen Temperprozesses in einer sauerstoffhaltigen Umgebung, Sauerstoffatome in den Oberflächenteil der aktiven Schicht 20 eingebracht werden. Bei dieser Ausführungsform hat der Oberflächenteil der aktiven Schicht 20 (der ein sich horizontal erstreckender Bereich des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung ist) einen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Abwärtsabstand von einer horizontalen Ebene, die die Oberseite der aktiven Schicht 20 enthält, mindestens 20 % einer vertikalen Dicke t der aktiven Schicht 20 beträgt.
  • In einem erläuternden Beispiel weist die aktive Schicht 20 ein Indiumgalliumzinkoxid-Material auf, und ein Sauerstoffdefizit in der aktiven Schicht 20 steigt, wenn der vertikale Abwärtsabstand von der horizontalen Ebene, die die Oberseite der aktiven Schicht 20 enthält, mindestens 20 % der vertikalen Dicke t der aktiven Schicht 20 beträgt. Bei einer Ausführungsform haben Seitenwand-Oberflächenteile der aktiven Schicht 20 (die ein sich vertikal erstreckender Bereich des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung sind) einen lateralen Zusammensetzungsgradienten, sodass die Atomkonzentration von Sauerstoffatomen mit einem seitlichen Abstand nach innen von einer jeweiligen Seitenwand der aktiven Schicht 20 abnimmt.
  • Eine Peak-Atomkonzentration von Sauerstoffatomen in der aktiven Schicht 20 kann auf den physisch freiliegenden Oberflächen des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung auftreten. Bei dieser Ausführungsform kann die Materialzusammensetzung der aktiven Schicht 20 auf den physisch freiliegenden Oberflächen stöchiometrisch sein (d. h., ein Sauerstoffdefizit von null haben)
  • In den 18A bis 18C können die Bearbeitungsschritte der 10A bis 10C zum Erzeugen einer Source-Öffnung 51, einer Drain-Öffnung 59 und einer Rückseitiger-Elektrodendurchkontakt-Öffnung 19 durch die dielektrische Schicht 48 durchgeführt werden.
  • In den 19A bis 19C können die Bearbeitungsschritte der 11A bis 11C zum Herstellen einer Source-Elektrode 52, einer Drain-Elektrode 56 und einer Rückseitiger-Elektrodendurchkontakt-Struktur 18 durchgeführt werden. In einer dielektrischen TFT-Ebene-Schicht 40 können die aktive Schicht 20 und eine Gruppe von Elektrodenstrukturen (52, 15, 56) hergestellt werden. Oberseiten der Source-Elektrode 52, der Drain-Elektrode 56 und der Unterer-Gateelektrodenkontakt-Struktur 18 können in einer horizontalen Ebene liegen (d. h., koplanar mit dieser sein), die eine Oberseite der dielektrischen TFT-Ebene-Schicht 40 enthält.
  • In den 20A bis 20C ist eine alternative Konfiguration der dritten beispielhaften Struktur gezeigt, die durch Herstellen eines Stapels aus einem oberen Gatedielektrikum 30 und einer oberen Gateelektrode 35 von der dritten beispielhaften Struktur abgeleitet werden kann. Die Bearbeitungsschritte der 12A bis 12C können nach den Bearbeitungsschritten der 17A bis 17C durchgeführt werden, um einen Stapel aus dem oberen Gatedielektrikums 30 und der oberen Gateelektrode 35 herzustellen. Anschließend können die Bearbeitungsschritte der 18A bis 19C durchgeführt werden, um die alternative Konfiguration der dritten beispielhaften Struktur herzustellen, die in den 20A bis 20C gezeigt ist.
  • In den 21A bis 21C kann eine vierte beispielhafte Struktur gemäß einer vierten Ausführungsform der vorliegenden Erfindung dadurch von der ersten beispielhaften Struktur der 7A bis 7C abgeleitet werden, dass die Fotoresistschicht 27 entfernt wird und ein Temperprozess durchgeführt wird, der ein Herausdiffundieren von Sauerstoff aus der dielektrischen Gateteilschicht 12 mit abgestufter Zusammensetzung in die aktive Schicht 20 bewirkt. Die Sauerstoffatome diffundieren aus der dielektrischen Gateteilschicht 12 mit abgestufter Zusammensetzung in einen Unterseitenteil 20B der aktiven Schicht 20. Bei dieser Ausführungsform kann der Unterseitenteil 20B der aktiven Schicht 20 einen Zusammensetzungsgradienten haben, sodass die Atomkonzentration von Sauerstoffatomen mit einem vertikalen Abwärtsabstand von der Grenzfläche mit der dielektrischen Gateteilschicht 12 mit abgestufter Zusammensetzung abnimmt. Bei einer Ausführungsform weist das untere Gatedielektrikum 110 ein dielektrisches Gatematerial mit abgestufter Zusammensetzung (in der dielektrischen Gateteilschicht 12 mit abgestufter Zusammensetzung) auf, wobei die Atomkonzentration von Sauerstoffatomen in dem unteren Gatedielektrikum 110 mit einem vertikalen Abwärtsabstand von der Grenzfläche zwischen dem unteren Gatedielektrikum 110 und der aktiven Schicht 20 abnimmt, und der Unterseitenteil 20B der aktiven Schicht 20 hat einen Zusammensetzungsgradienten, sodass die Atomkonzentration von Sauerstoffatomen mit einem vertikalen Aufwärtsabstand von der Grenzfläche mit dem unteren Gatedielektrikum 110 abnimmt, der mindestens 20 % der vertikalen Dicke t der aktiven Schicht 20 beträgt.
  • In den 22A bis 22C können die Bearbeitungsschritte der 9A bis 9C durchgeführt werden, um eine dielektrische Schicht 48 herzustellen. Das dielektrische Material der dielektrischen Schicht 48 kann planarisiert werden, um eine horizontale Oberseite zu erzeugen. Die Gruppe aus der Isolierschicht 42 und der dielektrischen Schicht 48 wird hier als eine dielektrische TFT-Ebene-Schicht 40 bezeichnet, d. h., eine dielektrische Schicht, die in der Ebene von Dünnschichttransistoren liegt.
  • In den 23A bis 23C können die Bearbeitungsschritte der 10A bis 10C durchgeführt werden, um eine Source-Öffnung 51, eine Drain-Öffnung 59 und eine Rückseitiger-Elektrodendurchkontakt-Öffnung 19 durch die dielektrische Schicht 48 zu erzeugen.
  • In den 24A bis 24C können die Bearbeitungsschritte der 11A bis 11C durchgeführt werden, um eine Source-Elektrode 52, eine Drain-Elektrode 56 und eine Rückseitiger-Elektrodendurchkontakt-Struktur 18 herzustellen. In einer dielektrischen TFT-Ebene-Schicht 40 können die aktive Schicht 20 und eine Gruppe von Elektrodenstrukturen (52, 15, 56) hergestellt werden. Oberseiten der Source-Elektrode 52, der Drain-Elektrode 56 und der Unterer-Gateelektrodenkontakt-Struktur 18 können in einer horizontalen Ebene liegen (d. h., koplanar mit dieser sein), die eine Oberseite der dielektrischen TFT-Ebene-Schicht 40 enthält.
  • In den 25A bis 25C kann eine fünfte beispielhafte Struktur gemäß einer fünften Ausführungsform der vorliegenden Erfindung von der in den 21A bis 21C gezeigten vierten beispielhaften Struktur dadurch abgeleitet werden, dass ein oberes Gatedielektrikum 30 und eine obere Gateelektrode 35 hergestellt werden. Im Allgemeinen können eine obere dielektrische Gateschicht und eine Obere-Gateelektrode-Schicht über der aktiven Schicht 20 abgeschieden werden. Die obere dielektrische Gateschicht kann ein Material aufweisen, das auch für die zusammenhängende homogene dielektrische Gateteilschicht 10C verwendet werden kann, und sie kann eine Dicke von 1,5 nm bis 12 nm, z. B. von 2 nm bis 6 nm, haben, aber es können auch kleinere und größere Dicken verwendet werden. Die Obere-Gateelektrode-Schicht weist mindestens ein leitfähiges Material auf, das ein Material sein kann, das auch für die untere Gateelektrode 15 verwendet werden kann. Eine Dicke der Obere-Gateelektrode-Schicht kann 50 nm bis 300 nm, z. B. 100 nm bis 200 nm, betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Über der Obere-Gateelektrode-Schicht kann eine Fotoresistschicht (nicht dargestellt) aufgebracht werden, die anschließend lithografisch strukturiert werden kann, um diskrete Fotoresistmaterialteile herzustellen. Die Struktur in den Fotoresistmaterialteilen kann über die Obere-Gateelektrode-Schicht und die obere dielektrische Gateschicht durch Durchführen eines anisotropen Ätzprozesses übertragen werden, der für das Material der aktiven Schicht 20 selektiv sein kann. Jeder strukturierte Teil der Obere-Gateelektrode-Schicht bildet eine obere Gateelektrode 35. Jeder strukturierte Teil der oberen dielektrischen Gateschicht bildet ein oberes Gatedielektrikum 30. Die Fotoresistschicht kann dann zum Beispiel durch Ablösung entfernt werden. Die obere Gateelektrode 35 erstreckt sich über die aktive Schicht 20 entlang der zweiten horizontalen Richtung hd2. Das obere Gatedielektrikum 30 kontaktiert einen Teil einer Oberseite der aktiven Schicht 20, wie etwa eine Oberseite des halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung. Die obere Gateelektrode 35 ist über dem oberen Gatedielektrikum 30 angeordnet und kontaktiert dieses.
  • In den 26A bis 26C können die Bearbeitungsschritte der 9A bis 9C durchgeführt werden, um eine dielektrische Schicht 48 herzustellen. Die Bearbeitungsschritte der 10A bis 10C können durchgeführt werden, um eine Source-Öffnung 51, eine Drain-Öffnung 59 und eine Rückseitiger-Elektrodendurchkontakt-Öffnung 19 durch die dielektrische Schicht 48 zu erzeugen.
  • In den 27A bis 27C können die Bearbeitungsschritte der 11A bis 11C durchgeführt werden, um eine Source-Elektrode 52, eine Drain-Elektrode 56 und eine Rückseitiger-Elektrodendurchkontakt-Struktur 18 herzustellen. In einer dielektrischen TFT-Ebene-Schicht 40 können die aktive Schicht 20 und eine Gruppe von Elektrodenstrukturen (52, 15, 35, 56) hergestellt werden. Oberseiten der Source-Elektrode 52, der Drain-Elektrode 56, der oberen Gateelektrode 35 und der Unterer-Gateelektrodenkontakt-Struktur 18 können in einer horizontalen Ebene liegen (d. h., koplanar mit dieser sein), die eine Oberseite der dielektrischen TFT-Ebene-Schicht 40 enthält.
  • In 28 ist eine beispielhafte Struktur nach dem Herstellen von Dünnschichttransistoren gezeigt. Die beispielhafte Struktur kann von den folgenden beispielhaften Strukturen abgeleitet werden: den ersten beispielhaften Strukturen, die in den 11A bis 11C gezeigt sind; den zweiten beispielhaften Strukturen, die in den 15A bis 15C gezeigt sind; den dritten beispielhaften Strukturen, die in den 19A bis 20C gezeigt sind; den vierten beispielhaften Strukturen, die in den 24A bis 24C gezeigt sind; oder den fünften beispielhaften Strukturen, die in den 27A bis 27C gezeigt sind. Zum Beispiel können zweite metallische Durchkontaktierungsstrukturen 632 durch die dielektrische TFT-Ebene-Schicht 40 und die isolierende Abstandshalterschicht 635 auf einer jeweiligen von zweiten Metallleitungsstrukturen 628 gleichzeitig mit, vor oder nach dem Herstellen der Source-Elektroden 52, der Drain-Elektroden 56, der optionalen oberen Gateelektroden 35 und der Rückseitiger-Elektrodendurchkontakt-Strukturen 18 hergestellt werden.
  • Über der dielektrischen TFT-Ebene-Schicht 40 kann eine dielektrische Schicht abgeschieden werden, die hier als eine dritte dielektrische Leitungsebene-Schicht 637 bezeichnet wird. Dritte Metallleitungsstrukturen 638 können in der dritten dielektrischen Leitungsebene-Schicht 637 auf einer jeweiligen der metallischen Strukturen (52, 56, 35, 18) hergestellt werden, die in die dielektrische TFT-Ebene-Schicht 40 eingebettet sind.
  • Anschließend können über den Dünnschichttransistoren und der dritten dielektrischen Leitungsebene-Schicht 637 weitere metallische Interconnect-Strukturen eingebettet in weitere dielektrische Schichten hergestellt werden. In einem erläuternden Beispiel können die dielektrischen Schichten zum Beispiel eine vierte dielektrische Interconnect-Ebene-Schicht 640, eine fünfte dielektrische Interconnect-Ebene-Schicht 650 usw. umfassen. Die weiteren metallischen Interconnect-Strukturen können Folgendes umfassen: dritte metallische Durchkontaktierungsstrukturen (nicht dargestellt) und vierte Metallleitungen 648, die in die vierte dielektrische Interconnect-Ebene-Schicht 640 eingebettet sind; vierte metallische Durchkontaktierungsstrukturen 652 und fünfte Metallleitungsstrukturen 658, die in die fünfte dielektrische Interconnect-Ebene-Schicht 650 eingebettet sind; usw.
  • Optional können Speicherzellen 150 unter oder über den Dünnschichttransistoren oder in derselben Ebene wie diese hergestellt werden. Bei Ausführungsformen, bei denen die Dünnschichttransistoren als eine zweidimensionale periodische Matrix hergestellt werden, können die Speicherzellen 150 als eine zweidimensionale periodische Matrix von Speicherzellen 150 hergestellt werden. Jede Speicherzelle 150 kann einen magnetischen Tunnelkontakt, einen ferroelektrischen Tunnelkontakt, ein Phasenwechsel-Speichermaterial oder einen Leerstellenmodulierten leitfähigen Oxidmaterialteil aufweisen. Außerdem kann jede Speicherzelle 150 eine erste Elektrode 126 mit einem metallischen Material und eine zweite Elektrode 158 aufweisen, die ein metallisches Material enthält und einen darunter befindlichen Datenspeicherteil der Speicherzelle 150 schützt. Zwischen der ersten Elektrode 126 (d. h., der unteren Elektrode) und der zweiten Elektrode 158 (d. h., der oberen Elektrode) ist ein Speicherelement vorgesehen.
  • In einem erläuternden Beispiel kann bei Ausführungsformen, bei denen die Speicherzelle 150 einen magnetischen Tunnelkontakt aufweist, die Speicherzelle 150 einen Schichtstapel aufweisen, der von unten nach oben Folgendes umfasst: eine erste Elektrode 126; eine metallische Seedschicht 128, die ein Kristallwachstum von darüber befindlichen Schichten ermöglicht; eine synthetische antiferromagnetische Struktur (SAF-Struktur) 140; eine Tunnelsperrschicht 146; eine Freie-Magnetisierung-Schicht 148; und eine zweite Elektrode 158. Die vorliegende Erfindung wird zwar anhand einer Ausführungsform beschrieben, bei der die Dünnschichttransistoren als Zugriffstransistoren für Speicherzellen 150 verwendet werden, aber es werden ausdrücklich auch Ausführungsformen in Betracht gezogen, bei denen die Dünnschichttransistoren als Logikvorrichtungen, als Komponenten einer peripheren Schaltung für eine Speichermatrix oder für andere Halbleiterschaltungen verwendet werden.
  • Bei einer Ausführungsform ist das Substrat 8 ein einkristallines Siliziumsubstrat. Zwischen dem einkristallinen Siliziumsubstrat und der Isolierschicht 42 können dielektrische Untere-Ebene-Schichten (601, 610, 620) angeordnet werden, die metallische Untere-Ebene-Interconnect-Strukturen (612, 618, 622, 628) einbetten. Feldeffekttransistoren 701, die einen jeweiligen Teil des einkristallinen Siliziumsubstrats als einen Kanal aufweisen, können in die dielektrischen Untere-Ebene-Schichten (601, 610, 620) eingebettet werden und können mit mindestens einer der Gateelektroden (15, 35), der Source-Elektroden 52 und der Drain-Elektroden 56 elektrisch verbunden werden.
  • 29 ist ein Ablaufdiagramm, das allgemeine Bearbeitungsschritte zum Herstellen der Halbleitervorrichtung der vorliegenden Erfindung zeigt. In den 1 bis 4C, 12A bis 12C, 16A bis 16C, 20A bis 20C, 21A bis 21C und 25A bis 25C kann in einem Schritt 2910 eine Gateelektrode 15 (wie etwa eine untere Gateelektrode 15) in einer Isolierschicht 42 über einem Substrat 8 hergestellt werden. In den 5A bis 7C, 12A bis 12C, 16A bis 16C, 20A bis 20C, 21A bis 21C und 25A bis 25C kann in einem Schritt 2920 ein Gatedielektrikum (wie etwa ein unteres Gatedielektrikum 110 oder 210) über der Gateelektrode (wie etwa der unteren Gateelektrode 15) und der Isolierschicht 42 hergestellt werden. In den 6A bis 6C, 12A bis 12C, 20A bis 20C, 21A bis 21C und 25A bis 25C kann in einem optionalen Schritt 2930 eine Sauerstoff-Oberflächenkonzentration in dem Gatedielektrikum (wie etwa dem unteren Gatedielektrikum 110) durch Einbringen von Sauerstoffatomen in einen Oberflächenbereich des Gatedielektrikums erhöht werden (wodurch eine dielektrische Gateteilschicht 12 mit abgestufter Zusammensetzung entsteht).
  • In den 7A bis 8D, 12A bis 12C, 20A bis 20C, 21A bis 21C und 25A bis 25C kann in einem Schritt 2940 eine aktive Schicht 20 über der Gateelektrode (wie etwa der unteren Gateelektrode 15) hergestellt werden. In den 8A bis 8D, 12A bis 12D und 17A bis 17D kann in einem optionalen Schritt 2950 eine Sauerstoff-Oberflächenkonzentration in der aktiven Schicht 20 durch Einbringen von Sauerstoffatomen in einen Oberflächenbereich (wie etwa einen halbleitenden Metalloxidbereich 20G mit abgestufter Zusammensetzung) der aktiven Schicht 20 erhöht werden. In den 8A bis 11C, 12A bis 15C, 16A bis 19C, 20A bis 20C, 22A bis 24C und 26A bis 27C können in einem Schritt 2960 eine Source-Elektrode 52 und eine Drain-Elektrode 56 so hergestellt werden, dass sie einen jeweiligen Teil einer Oberseite der aktiven Schicht 20 kontaktieren. In der Regel wird mindestens einer der Schritte 2930 und 2950 durchgeführt. Bei einer Ausführungsform werden beide Schritte 2930 und 2950 durchgeführt. Bei einer weiteren Ausführungsform wird der Schritt 2930 durchgeführt, während der Schritt 2950 weggelassen wird. Bei einer noch weiteren Ausführungsform wird der Schritt 2930 weggelassen, während der Schritt 2950 durchgeführt wird. Im Allgemeinen kann eine Sauerstoff-Oberflächenkonzentration in dem Gatedielektrikum (wie etwa dem unteren Gatedielektrikum 110) und/oder der aktiven Schicht 20 durch Einbringen von Sauerstoffatomen in einen Oberflächenbereich des Gatedielektrikums bzw. der aktiven Schicht 20 erhöht werden.
  • Unter gemeinsamer Bezugnahme auf die 1 bis 29 und gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung wird eine Halbleitervorrichtung mit einem Dünnschichttransistor bereitgestellt, der über einem Substrat 8 angeordnet ist. Der Dünnschichttransistor weist Folgendes auf: eine Isolierschicht 42, die eine Gateelektrode (wie etwa eine untere Gateelektrode 15) einbettet und über dem Substrat 8 angeordnet ist; einen Stapel aus einem Gatedielektrikum (wie etwa einem unteren Gatedielektrikum 110) und einer aktiven Schicht 20 über der Gateelektrode, wobei das Gatedielektrikum ein dielektrisches Gatematerial mit abgestufter Zusammensetzung (das eine dielektrische Gateteilschicht 12 mit abgestufter Zusammensetzung ist) aufweist, wobei eine Atomkonzentration von Sauerstoffatomen in dem Gatedielektrikum (wie etwa dem unteren Gatedielektrikum 110) mit einem vertikalen Abwärtsabstand von einer Grenzfläche zwischen dem Gatedielektrikum und der aktiven Schicht 20 abnimmt; und eine Source-Elektrode 52 und eine Drain-Elektrode 56, die einen jeweiligen Teil einer Oberseite der aktiven Schicht 20 kontaktieren.
  • Bei einer Ausführungsform hat ein Unterseitenteil 20B der aktiven Schicht 20 einen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Aufwärtsabstand von der Grenzfläche mindestens 20 % einer vertikalen Dicke t der aktiven Schicht 20 beträgt. Bei einer Ausführungsform weist die aktive Schicht 20 ein Verbindungshalbleitermaterial mit mindestens zwei metallischen Elementen und Sauerstoff auf, oder die besteht im Wesentlichen daraus. Bei einer Ausführungsform weist die aktive Schicht 20 ein Indiumgalliumzinkoxid-Material auf, und ein Sauerstoffdefizit in der aktiven Schicht 20 nimmt zu, wenn der vertikale Aufwärtsabstand von der Grenzfläche mindestens 20 % der vertikalen Dicke t der aktiven Schicht 20 beträgt.
  • Bei einer Ausführungsform ist das dielektrische Gatematerial mit abgestufter Zusammensetzung ein dielektrisches Metalloxid-Material mit abgestufter Zusammensetzung. Bei einer Ausführungsform wird das dielektrische Metalloxid-Material mit abgestufter Zusammensetzung aus der Gruppe Aluminiumoxid, Titanoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Hafniumoxid und Tantaloxid, einer Verbindung davon und einem Schichtstapel davon gewählt.
  • Bei einer Ausführungsform hat ein Oberflächenteil der aktiven Schicht 20 einen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Abwärtsabstand von einer horizontalen Ebene, die eine Oberseite der aktiven Schicht 20 enthält, mindestens 20 % der vertikalen Dicke t der aktiven Schicht 20 beträgt.
  • Bei einer Ausführungsform weist die aktive Schicht 20 ein Indiumgalliumzinkoxid-Material auf, und ein Sauerstoffdefizit in der aktiven Schicht 20 nimmt zu, wenn der vertikale Abwärtsabstand von der horizontalen Ebene, die die Oberseite der aktiven Schicht 20 enthält, mindestens 20 % der vertikalen Dicke t der aktiven Schicht 20 beträgt. Bei einer Ausführungsform haben Seitenwandteile der aktiven Schicht 20 (die sich vertikal erstreckende Bereiche eines halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung aufweisen) einen lateralen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen mit einem seitlichen Abstand nach innen von einer jeweiligen Seitenwand der aktiven Schicht 20 abnimmt.
  • Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin Folgendes auf: ein oberes Gatedielektrikum 30, das einen Teil einer Oberseite der aktiven Schicht 20 kontaktiert; und eine obere Gateelektrode 35 über dem oberen Gatedielektrikum 30.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung einen Dünnschichttransistor auf, der über einem Substrat 8 angeordnet ist. Der Dünnschichttransistor weist Folgendes auf: eine Isolierschicht 42, die eine Gateelektrode (wie etwa eine untere Gateelektrode 15) einbettet und über dem Substrat 8 angeordnet ist; einen Stapel aus einem Gatedielektrikum (wie etwa einem unteren Gatedielektrikum 110 oder 220) und einer aktiven Schicht 20 über der Gateelektrode (wie etwa der unteren Gateelektrode 15), wobei ein Oberflächenteil (wie etwa ein halbleitender Metalloxidbereich 20G mit abgestufter Zusammensetzung) der aktiven Schicht 20 einen Zusammensetzungsgradienten hat, sodass eine Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Abwärtsabstand von einer horizontalen Ebene, die eine Oberseite der aktiven Schicht 20 enthält, mindestens 20 % einer vertikalen Dicke t der aktiven Schicht 20 beträgt; und eine Source-Elektrode 52 und eine Drain-Elektrode 56, die einen jeweiligen Teil der Oberseite der aktiven Schicht 20 kontaktieren.
  • Bei einer Ausführungsform weist die aktive Schicht 20 ein Indiumgalliumzinkoxid-Material auf, und ein Sauerstoffdefizit in der aktiven Schicht 20 nimmt zu, wenn der vertikale Abwärtsabstand von der horizontalen Ebene, die die Oberseite der aktiven Schicht 20 enthält, mindestens 20 % der vertikalen Dicke t der aktiven Schicht 20 beträgt.
  • Bei einer Ausführungsform haben Seitenwandteile der aktiven Schicht 20 (die sich vertikal erstreckende Bereiche eines halbleitenden Metalloxidbereichs 20G mit abgestufter Zusammensetzung aufweisen) einen lateralen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen mit einem seitlichen Abstand nach innen von einer jeweiligen Seitenwand der aktiven Schicht 20 abnimmt.
  • Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin Folgendes auf: ein oberes Gatedielektrikum 30, das einen Teil einer Oberseite der aktiven Schicht 20 kontaktiert; und eine obere Gateelektrode 35 über dem oberen Gatedielektrikum 30.
  • Bei einer Ausführungsform weist das Gatedielektrikum (wie etwa ein unteres Gatedielektrikum 110) ein dielektrisches Gatematerial mit abgestufter Zusammensetzung (in einer dielektrischen Gateteilschicht 12 mit abgestufter Zusammensetzung) auf, wobei eine Atomkonzentration von Sauerstoffatomen in dem Gatedielektrikum mit einem vertikalen Abwärtsabstand von einer Grenzfläche zwischen dem Gatedielektrikum (wie etwa dem unteren Gatedielektrikum 110) und der aktiven Schicht 20 abnimmt, und ein Unterseitenteil 20B der aktiven Schicht 20 hat einen Zusammensetzungsgradienten, sodass eine Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Aufwärtsabstand von der Grenzfläche mindestens 20 % der vertikalen Dicke t der aktiven Schicht 20 beträgt.
  • Die verschiedenen Ausführungsformen der vorliegenden Erfindung können zum Reduzieren des Herausdiffundierens eines metallischen Elements, wie etwa Indium, aus der aktiven Schicht 20 durch Bereitstellen einer Oberflächenschicht aus einem stöchiometrischen halbleitenden oder dielektrischen Metalloxid-Material verwendet werden. Eine Dichte von Sauerstoff-Leerstellen in dem stöchiometrischen halbleitenden oder dielektrischen Metalloxid-Material ist sehr niedrig, und somit ist eine Dichte von Hohlräumen, die ein Diffundieren eines metallischen Elements ermöglichen, in der Oberflächenschicht des stöchiometrischen halbleitenden oder dielektrischen Metalloxid-Materials niedrig. Durch Blockieren des Herausdiffundierens aus der aktiven Schicht 20 werden Zusammensetzungsänderungen in der aktiven Schicht 20 verhindert, was dazu beitragen kann, die Vorrichtungseigenschaften des Dünnschichttransistors während seiner gesamten Lebensdauer konstant gehalten
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Halbleitervorrichtung mit einem Dünnschichttransistor, der über einem Substrat angeordnet ist, wobei der Dünnschichttransistor Folgendes aufweist: eine Isolierschicht, die eine Gateelektrode einbettet und über dem Substrat angeordnet ist; einen Stapel aus einem Gatedielektrikum und einer aktiven Schicht über der Gateelektrode, wobei das Gatedielektrikum ein dielektrisches Gatematerial mit abgestufter Zusammensetzung aufweist, wobei eine Atomkonzentration von Sauerstoffatomen in dem Gatedielektrikum mit vertikalen Abstand von einer Grenzfläche zwischen dem Gatedielektrikum und der aktiven Schicht nach unten abnimmt; und eine Source-Elektrode und eine Drain-Elektrode, die einen jeweiligen Teil einer Oberseite der aktiven Schicht kontaktieren.
  2. Halbleitervorrichtung nach Anspruch 1, wobei ein Unterseitenteil der aktiven Schicht einen Zusammensetzungsgradienten hat, sodass die Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Aufwärtsabstand von der Grenzfläche mindestens 20 % einer vertikalen Dicke der aktiven Schicht beträgt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die aktive Schicht ein Verbindungshalbleitermaterial mit mindestens zwei metallischen Elementen und Sauerstoff aufweist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei die aktive Schicht ein Indiumgalliumzinkoxid-Material aufweist, und ein Sauerstoffdefizit in der aktiven Schicht zunimmt, wenn der vertikale Aufwärtsabstand von der Grenzfläche mindestens 20 % der vertikalen Dicke der aktiven Schicht beträgt.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das dielektrische Gatematerial mit abgestufter Zusammensetzung ein dielektrisches Metalloxid-Material mit abgestufter Zusammensetzung umfasst.
  6. Halbleitervorrichtung nach Anspruch 5, wobei das dielektrische Metalloxid-Material mit abgestufter Zusammensetzung aus der Gruppe Aluminiumoxid, Titanoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Hafniumoxid und Tantaloxid, einer Verbindung davon und einem Schichtstapel davon gewählt ist.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Oberseitenteil der aktiven Schicht einen Zusammensetzungsgradienten hat, sodass die Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Abwärtsabstand von einer horizontalen Ebene, die eine Oberseite der aktiven Schicht enthält, mindestens 20 % der vertikalen Dicke der aktiven Schicht beträgt.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die aktive Schicht ein Indiumgalliumzinkoxid-Material aufweist, und ein Sauerstoffdefizit in der aktiven Schicht zunimmt, wenn der vertikale Abwärtsabstand von der horizontalen Ebene, die die Oberseite der aktiven Schicht enthält, mindestens 20 % der vertikalen Dicke der aktiven Schicht beträgt.
  9. Halbleitervorrichtung nach Anspruch 7 oder 8, wobei Seitenwand-Oberflächenteile der aktiven Schicht einen lateralen Zusammensetzungsgradienten haben, sodass die Atomkonzentration von Sauerstoffatomen mit einem seitlichen Abstand nach innen von einer jeweiligen Seitenwand der aktiven Schicht abnimmt.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die weiterhin Folgendes aufweist: ein oberes Gatedielektrikum, das einen Teil der Oberseite der aktiven Schicht kontaktiert; und eine obere Gateelektrode über dem oberen Gatedielektrikum.
  11. Halbleitervorrichtung mit einem Dünnschichttransistor, der über einem Substrat angeordnet ist, wobei der Dünnschichttransistor Folgendes aufweist: eine Gateelektrode, die über einem Substrat angeordnet ist; einen Stapel aus einem Gatedielektrikum und einer aktiven Schicht über der Gateelektrode, wobei ein Oberflächenteil der aktiven Schicht einen Zusammensetzungsgradienten hat, sodass eine Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Abwärtsabstand von einer horizontalen Ebene, die eine Oberseite der aktiven Schicht enthält, mindestens 20 % einer vertikalen Dicke der aktiven Schicht beträgt; und eine Source-Elektrode und eine Drain-Elektrode, die einen jeweiligen Teil der Oberseite der aktiven Schicht kontaktieren.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die aktive Schicht ein Indiumgalliumzinkoxid-Material aufweist, und ein Sauerstoffdefizit in der aktiven Schicht zunimmt, wenn der vertikale Abwärtsabstand von der horizontalen Ebene, die die Oberseite der aktiven Schicht enthält, mindestens 20 % der vertikalen Dicke der aktiven Schicht beträgt.
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, wobei Seitenwand-Oberflächenteile der aktiven Schicht einen lateralen Zusammensetzungsgradienten haben, sodass die Atomkonzentration von Sauerstoffatomen mit einem seitlichen Abstand nach innen von einer jeweiligen Seitenwand der aktiven Schicht abnimmt.
  14. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, die weiterhin Folgendes aufweist: ein oberes Gatedielektrikum, das einen Teil der Oberseite der aktiven Schicht kontaktiert; und eine obere Gateelektrode über dem oberen Gatedielektrikum.
  15. Halbleitervorrichtung nach einem der Ansprüche 11 bis 14, wobei das Gatedielektrikum ein dielektrisches Gatematerial mit abgestufter Zusammensetzung aufweist, wobei die Atomkonzentration von Sauerstoffatomen in dem Gatedielektrikum mit einem vertikalen Abwärtsabstand von einer Grenzfläche zwischen dem Gatedielektrikum und der aktiven Schicht abnimmt, und ein Unterseitenteil der aktiven Schicht einen Zusammensetzungsgradienten hat, sodass die Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Aufwärtsabstand von der Grenzfläche mindestens 20 % der vertikalen Dicke der aktiven Schicht beträgt.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung, die einen Dünnschichttransistor aufweist, mit den folgenden Schritten: Herstellen einer Gateelektrode in einer Isolierschicht über einem Substrat; Herstellen eines Gatedielektrikums über der Gateelektrode und der Isolierschicht; Herstellen einer aktiven Schicht über der Gateelektrode; und Herstellen einer Source-Elektrode und eine Drain-Elektrode so, dass sie einen jeweiligen Teil einer Oberseite der aktiven Schicht kontaktieren, wobei das Verfahren ein Erhöhen einer Sauerstoff-Oberflächenkonzentration in dem Gatedielektrikum und/oder der aktiven Schicht durch Einbringen von Sauerstoffatomen in einen Oberflächenbereich des Gatedielektrikums und/oder der aktiven Schicht umfasst.
  17. Verfahren nach Anspruch 16, wobei das Verfahren vor dem Herstellen der aktiven Schicht auf dem Gatedielektrikum ein Einbringen von Sauerstoffatomen in den Oberseitenbereich des Gatedielektrikums durch Durchführen eines ersten thermischen Temperprozesses in einer sauerstoffhaltigen Umgebung umfasst.
  18. Verfahren nach Anspruch 17, wobei das Verfahren nach dem Herstellen der aktiven Schicht ein Durchführen eines zweiten thermischen Temperprozesses umfasst, wobei Sauerstoffatome aus dem Oberseitenbereich des Gatedielektrikums in einen Unterseitenteil der aktiven Schicht diffundieren, das Gatedielektrikum ein dielektrisches Gatematerial mit abgestufter Zusammensetzung aufweist, wobei eine Atomkonzentration von Sauerstoffatomen in dem Gatedielektrikum mit einem vertikalen Abwärtsabstand von einer Grenzfläche zwischen dem Gatedielektrikum und der aktiven Schicht abnimmt, und der Unterseitenteil der aktiven Schicht einen Zusammensetzungsgradienten hat, sodass die Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Aufwärtsabstand von der Grenzfläche mindestens 20 % einer vertikalen Dicke der aktiven Schicht beträgt.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei das Verfahren ein Einbringen von Sauerstoffatomen in einen Oberseitenteil der aktiven Schicht durch Durchführen eines Oberflächen-Oxidationsprozesses umfasst, der aus der folgenden Gruppe gewählt wird: ein Plasma-Oxidationsprozess unter Verwendung eines sauerstoffhaltigen Plasmas, und ein thermischer Temperprozess in einer sauerstoffhaltigen Umgebung.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei der Oberseitenteil der aktiven Schicht einen Zusammensetzungsgradienten hat, sodass die Atomkonzentration von Sauerstoffatomen abnimmt, wenn ein vertikaler Abwärtsabstand von einer horizontalen Ebene, die eine Oberseite der aktiven Schicht enthält, mindestens 20 % der vertikalen Dicke der aktiven Schicht beträgt.
DE102022100364.7A 2021-02-09 2022-01-10 Dünnschichttransistor mit einem gatedielektrikum mitabgestufter zusammensetzung und verfahren zu dessenherstellung Pending DE102022100364A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163147274P 2021-02-09 2021-02-09
US63/147,274 2021-02-09
US17/467,497 US12113115B2 (en) 2021-02-09 2021-09-07 Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same
US17/467,497 2021-09-07

Publications (1)

Publication Number Publication Date
DE102022100364A1 true DE102022100364A1 (de) 2022-08-11

Family

ID=81945621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022100364.7A Pending DE102022100364A1 (de) 2021-02-09 2022-01-10 Dünnschichttransistor mit einem gatedielektrikum mitabgestufter zusammensetzung und verfahren zu dessenherstellung

Country Status (5)

Country Link
US (2) US12113115B2 (de)
KR (1) KR20220115063A (de)
CN (1) CN114639726A (de)
DE (1) DE102022100364A1 (de)
TW (1) TWI830113B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210399136A1 (en) * 2020-06-18 2021-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US12113115B2 (en) * 2021-02-09 2024-10-08 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR100711000B1 (ko) 2005-11-28 2007-04-24 동부일렉트로닉스 주식회사 이중 게이트를 구비한 모스트랜지스터 및 그 제조방법
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR102187427B1 (ko) * 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102094683B1 (ko) * 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2771287A4 (de) 2011-10-24 2015-07-01 King Technology Inc Stapelbare kassetten für schüttgutzuführer
US8969130B2 (en) * 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI463670B (zh) * 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
KR102254731B1 (ko) * 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230104756A (ko) * 2012-05-10 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6063280B2 (ja) 2013-02-05 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102283814B1 (ko) * 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6488124B2 (ja) * 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
JP6523695B2 (ja) 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
TWI663733B (zh) * 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
JP2016100522A (ja) 2014-11-25 2016-05-30 株式会社ジャパンディスプレイ 薄膜トランジスタ及びその製造方法
US20160155803A1 (en) 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP2016103605A (ja) * 2014-11-28 2016-06-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器
KR102334986B1 (ko) 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
KR20170041433A (ko) 2015-10-07 2017-04-17 경희대학교 산학협력단 듀얼 게이트 박막 트랜지스터 및 그의 제조 방법
US10504925B2 (en) 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7118973B2 (ja) 2017-08-04 2022-08-16 株式会社半導体エネルギー研究所 半導体装置
US10290710B2 (en) * 2017-09-05 2019-05-14 United Microelectronics Corp. Semiconductor device and method for forming the same
JP7268027B2 (ja) * 2018-07-27 2023-05-02 株式会社半導体エネルギー研究所 半導体装置
US12063770B2 (en) 2018-12-28 2024-08-13 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device including the memory device
CN113875152A (zh) 2019-05-24 2021-12-31 株式会社半导体能源研究所 半导体装置及电子设备
US11756987B2 (en) 2020-06-29 2023-09-12 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with discontinuous seed structure and methods for forming the same
US20210408013A1 (en) 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device structure and manufacturing method thereof
US12113115B2 (en) * 2021-02-09 2024-10-08 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same

Also Published As

Publication number Publication date
US12113115B2 (en) 2024-10-08
TWI830113B (zh) 2024-01-21
TW202240654A (zh) 2022-10-16
CN114639726A (zh) 2022-06-17
KR20220115063A (ko) 2022-08-17
US20220254897A1 (en) 2022-08-11
US20230369439A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
DE112016003961B4 (de) Vertikale Transistoren und Verfahren zur Herstellung derselben
DE112018003670T5 (de) Rückseitiges speicherelement mit lokalem speicherauswahltransistor
DE102007032290B3 (de) Transistor, integrierte Schaltung und Verfahren zur Herstellung einer integrierten Schaltung
DE102015213498B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur, die ein ferroelektrisches Material enthält und Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst
DE102015213529A1 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
DE102018110017B4 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE102021111163A1 (de) Ferroelektrische tunnelübergangsspeichervorrichtung, welche ein magnesiumoxid-tunnelungsdielektrikum verwendet, und verfahren zur bildung derselben
DE102017115340A1 (de) Halbleiter-bauelement und herstellungsverfahren dafür
DE112020000190B4 (de) Fin-feldeffekttransistoren mit vertikalem transport kombiniert mit resistiven speicherstrukturen in einer kreuzschienen-anordnung und verfahren zur herstellung
DE112017005474T5 (de) Vertikal-transport-fet-einheiten unter verwendung einer selektiven epitaxie bei niedriger temperatur
DE102022100364A1 (de) Dünnschichttransistor mit einem gatedielektrikum mitabgestufter zusammensetzung und verfahren zu dessenherstellung
DE102022100335A1 (de) Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE102020135119B4 (de) Ferroelektrische speichervorrichtung und verfahren zu deren herstellung
DE112018001590T5 (de) Einheit mit einem extrem langen Kanal innerhalb einer VFET-Bauart
DE102021105045A1 (de) Speichermatrix und verfahren zu deren herstellung
DE102022100082A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE112021005963T5 (de) Einheit mit doppeltem magnetischen tunnelübergang
DE102021101243A1 (de) Speicherblock-kanalregionen
DE112016003929B9 (de) Verfahren zum Herstellen eines ferroelektrischen Direktzugriffsspeichers auf vorstrukturierter Bodenelektrode und Oxidationsbarriere
DE112016007550T5 (de) Amorphe oxid-halbleiter-speicherbauelemente
EP0989603A2 (de) Grabenkondesator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE112021000348T5 (de) Einheit mit doppeltem magnetischen tunnelübergang mit invertierter breiter basis
DE102007031877A1 (de) Integrierter Schaltkreis mit einer Finnenstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed