JP7268027B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7268027B2
JP7268027B2 JP2020531830A JP2020531830A JP7268027B2 JP 7268027 B2 JP7268027 B2 JP 7268027B2 JP 2020531830 A JP2020531830 A JP 2020531830A JP 2020531830 A JP2020531830 A JP 2020531830A JP 7268027 B2 JP7268027 B2 JP 7268027B2
Authority
JP
Japan
Prior art keywords
oxide
insulator
conductor
oxygen
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020531830A
Other languages
English (en)
Other versions
JPWO2020021383A1 (ja
JPWO2020021383A5 (ja
Inventor
大介 松林
悠一 柳澤
正弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020021383A1 publication Critical patent/JPWO2020021383A1/ja
Publication of JPWO2020021383A5 publication Critical patent/JPWO2020021383A5/ja
Priority to JP2023069136A priority Critical patent/JP7420999B2/ja
Application granted granted Critical
Publication of JP7268027B2 publication Critical patent/JP7268027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Description

本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュール、および電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照）。また、例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用して、長期にわたり記憶内容を保持することができる記憶装置などが、開示されている（特許文献２参照）。
また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開２０１２－２５７１８７号公報 特開２０１１－１５１３８３号公報
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、高い周波数特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オフ電流の小さい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１および第２の酸化物と、第１乃至第３の絶縁体と、第１乃至第３の導電体と、第１および第２の酸化物絶縁体と、を有し、第１の導電体は、第１の酸化物の上に配置され、第２の導電体および第３の導電体は、第１の導電体を挟んで、第１の酸化物の上に配置され、第１の酸化物絶縁体は、第２の導電体の上に配置され、第２の酸化物絶縁体は、第３の導電体の上に配置され、第２の酸化物は、第１の酸化物絶縁体の側面、第２の酸化物絶縁体の側面、および第１の酸化物の上面に接して配置され、第１の絶縁体は、第１の導電体と第２の酸化物の間に配置され、第２の絶縁体は、第２の導電体と第１の酸化物絶縁体の間に配置され、第３の絶縁体は、第３の導電体と第２の酸化物絶縁体の間に配置され、第１の酸化物絶縁体および第２の酸化物絶縁体は、第１乃至第３の導電体、第１の絶縁体、および第１の酸化物と、接しない、半導体装置である。
また、本発明の他の一態様は、第１および第２の酸化物と、第１乃至第４の絶縁体と、第１乃至第３の導電体と、第１および第２の酸化物絶縁体と、を有し、第１の導電体は、第１の酸化物の上に配置され、第２の導電体および第３の導電体は、第１の導電体を挟んで、第１の酸化物の上に配置され、第１の酸化物絶縁体は、第２の導電体の上に配置され、第２の酸化物絶縁体は、第３の導電体の上に配置され、第２の酸化物は、第１の酸化物絶縁体の側面、第２の酸化物絶縁体の側面、および第１の酸化物の上面に接して配置され、第１の絶縁体は、第１の導電体と第２の酸化物の間に配置され、第１の導電体、第１の絶縁体、および第２の酸化物の一部が、第１の酸化物絶縁体の一部、および第２の酸化物絶縁体の一部と重畳し、第２の絶縁体は、第２の導電体と第１の酸化物絶縁体の間に配置され、第３の絶縁体は、第３の導電体と第２の酸化物絶縁体の間に配置され、第４の絶縁体は、第１の酸化物絶縁体、第２の酸化物絶縁体、および第１の導電体を覆って配置され、第１の酸化物絶縁体は、第２の絶縁体、第２の酸化物、および第４の絶縁体によって、第１の導電体、第２の導電体、第１の絶縁体、および第１の酸化物と、離隔され、第２の酸化物絶縁体は、第３の絶縁体、第２の酸化物、および第４の絶縁体によって、第１の導電体、第３の導電体、第１の絶縁体、および第１の酸化物と、離隔される、半導体装置である。
また、本発明の他の一態様は、第１および第２の酸化物と、第１乃至第４の絶縁体と、第１乃至第３の導電体と、第１および第２の酸化物絶縁体と、を有し、第１の導電体は、第１の酸化物の上に配置され、第２の導電体および第３の導電体は、第１の導電体を挟んで、第１の酸化物の上に配置され、第１の酸化物絶縁体は、第２の導電体の上に配置され、第２の酸化物絶縁体は、第３の導電体の上に配置され、第２の酸化物は、第１の酸化物絶縁体の側面、第２の酸化物絶縁体の側面、および第１の酸化物の上面に接して配置され、第１の絶縁体は、第１の導電体と第２の酸化物の間に配置され、第１の導電体、第１の絶縁体、および第２の酸化物の一部が、第１の酸化物絶縁体の一部、および第２の酸化物絶縁体の一部と重畳し、第２の絶縁体は、第２の導電体の上面及び側面と、第１の酸化物の側面に接して配置され、第３の絶縁体は、第３の導電体の上面及び側面と、第１の酸化物の側面に接して配置され、第４の絶縁体は、第１の酸化物絶縁体、第２の酸化物絶縁体、および第１の導電体の上に配置され、第１の酸化物絶縁体は、第２の絶縁体、第２の酸化物、および第４の絶縁体によって、第１の導電体、第２の導電体、第１の絶縁体、および第１の酸化物と、離隔され、第２の酸化物絶縁体は、第３の絶縁体、第２の酸化物、および第４の絶縁体によって、第１の導電体、第３の導電体、第１の絶縁体、および第１の酸化物と、離隔される、半導体装置である。
上記において、第１の酸化物絶縁体および第２の酸化物絶縁体の膜厚が、第１の酸化物と重畳する領域では、第１の酸化物と重畳しない領域より薄くてもよい。また、上記において、第１の酸化物絶縁体と第２の酸化物絶縁体が一体化し、第２の導電体と第３の導電体の間の領域と重畳して開口を有し、第２絶縁体と第３の絶縁体が一体化し、第２の導電体と第３の導電体の間の領域と重畳して開口を有してもよい。
上記において、第４の絶縁体は、第１の酸化物絶縁体の上面および第２の酸化物絶縁体の上面に接することが好ましい。また、上記において、第４の絶縁体は、アルミニウムを含む酸化物であることが好ましい。また、上記において、第４の絶縁体は、第１の酸化物絶縁体および第２の酸化物絶縁体より、酸素を拡散させにくい、ことが好ましい。
上記において、第２の絶縁体および第３の絶縁体は、第１の酸化物絶縁体および第２の酸化物絶縁体より、酸素を拡散させにくい、ことが好ましい。
上記において、第１の酸化物、および第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する、ことが好ましい。
上記において、さらに、第１の酸化物の下に第３の酸化物が設けられ、第３の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有し、第３の酸化物における元素Ｍに対するＩｎの原子数比は、第１の酸化物における元素Ｍに対するＩｎの原子数比より小さい、ことが好ましい。
上記において、さらに、第２の酸化物と第１の絶縁体の間に第４の酸化物が設けられ、第４の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有し、第４の酸化物における元素Ｍに対するＩｎの原子数比は、第２の酸化物における元素Ｍに対するＩｎの原子数比より小さい、ことが好ましい。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１は本発明の一態様に係る半導体装置の断面図である。 図２（Ａ）は本発明の一態様に係る半導体装置の上面図である。図２（Ｂ）および図２（Ｃ）は本発明の一態様に係る半導体装置の断面図である。 図３（Ａ）および図３（Ｂ）は本発明の一態様に係る半導体装置の断面図である。 図４（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図４（Ｂ）および図４（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図５（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図５（Ｂ）および図５（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図６（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図６（Ｂ）および図６（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図７（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図７（Ｂ）および図７（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図８（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図８（Ｂ）および図８（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図９（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図９（Ｂ）および図９（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図１０（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図１０（Ｂ）および図１０（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図１１（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図１１（Ｂ）および図１１（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図１２（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図１２（Ｂ）および図１２（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図１３（Ａ）は本発明の一態様に係る半導体装置の上面図である。図１３（Ｂ）および図１３（Ｃ）は本発明の一態様に係る半導体装置の断面図である。 図１４（Ａ）および図１４（Ｂ）は本発明の一態様に係る半導体装置の断面図である。 図１５（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図１５（Ｂ）および図１５（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図１６（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図１６（Ｂ）および図１６（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図１７（Ａ）は本発明の一態様に係る半導体装置の作製方法を示す上面図である。図１７（Ｂ）および図１７（Ｃ）は本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図１８（Ａ）は本発明の一態様に係る半導体装置の上面図である。図１８（Ｂ）および図１８（Ｃ）は本発明の一態様に係る半導体装置の断面図である。 図１９（Ａ）は本発明の一態様に係る半導体装置の上面図である。図１９（Ｂ）および図１９（Ｃ）は本発明の一態様に係る半導体装置の断面図である。 図２０は本発明の一態様に係る記憶装置の構成を示す断面図である。 図２１（Ａ）は本発明の一態様に係る記憶装置の構成例を示すブロック図である。図２１（Ｂ）は本発明の一態様に係る記憶装置の構成例を示す模式図である。 図２２（Ａ）乃至図２２（Ｈ）は本発明の一態様に係る記憶装置の構成例を示す回路図である。 図２３（Ａ）および図２３（Ｂ）は本発明の一態様に係る半導体装置の模式図である。 図２４（Ａ）乃至図２４（Ｅ）は本発明の一態様に係る記憶装置の模式図である。 図２５（Ａ）乃至図２５（Ｆ）は本発明の一態様に係る電子機器を示す図である。 図２６（Ａ）および図２６（Ｂ）は本実施例に係る試料のＴＤＳ分析の結果を示す図である。 図２７は本実施例に係る試料のＴＤＳ分析の結果を示す図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略することがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
なお、本明細書において、バリア膜とは、水、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴあるいはＯＳトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりの電流が、室温において１×１０－２０Ａ以下、８５℃において１×１０－１８Ａ以下、または１２５℃において１×１０－１６Ａ以下であることをいう。
（実施の形態１）
以下では、本発明の一態様に係る半導体装置の構成とその特性について説明する。
図１に、本発明の一態様に係る半導体装置である、トランジスタ２０の断面図を示す。
図１に示すように、トランジスタ２０は、酸化物２２ａと、酸化物２２ａ上の導電体２６と、導電体２６を挟んで離隔して、酸化物２２ａ上に配置される導電体２８ａおよび導電体２８ｂと、導電体２８ａ上の酸化物絶縁体３６ａと、導電体２８ｂ上の酸化物絶縁体３６ｂと、酸化物絶縁体３６ａの側面、酸化物絶縁体３６ｂの側面、および酸化物２２ａの上面に接して配置される、酸化物２２ｂと、導電体２６と酸化物２２ｂの間に配置される絶縁体２４と、導電体２８ａと酸化物絶縁体３６ａの間に配置される絶縁体３４ａと、導電体２８ｂと酸化物絶縁体３６ｂの間に配置される絶縁体３４ｂと、を有する。なお、以下において、酸化物２２ａおよび酸化物２２ｂをまとめて酸化物２２と呼ぶ場合がある。また、導電体２８ａと導電体２８ｂをまとめて導電体２８と呼ぶ場合がある。また、絶縁体３４ａと絶縁体３４ｂをまとめて絶縁体３４と呼ぶ場合がある。また、酸化物絶縁体３６ａと酸化物絶縁体３６ｂをまとめて酸化物絶縁体３６と呼ぶ場合がある。
ここで、導電体２８ａおよび導電体２８ｂは、それぞれトランジスタ２０のソース電極またはドレイン電極として機能する。また、導電体２６はトランジスタ２０のゲート電極として機能し、絶縁体２４はトランジスタ２０のゲート絶縁体として機能する。
また、絶縁体３４は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体３４は、酸化物絶縁体３６より酸素を透過させにくいことが好ましい。このような酸素に対してバリア性を有する絶縁体としては、例えば、アルミニウム、およびハフニウムの一方または両方を含む酸化物を用いればよい。また、酸素に対してバリア性を有する絶縁体としては、例えば、シリコンを含む窒化物、またはシリコンを含む窒化酸化物を用いてもよい。また、酸素に対してバリア性を有する絶縁体としては、例えば、これらの酸化物、または窒化物を積層した絶縁膜を用いてもよい。
また、絶縁体３４は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体３４は、酸化物絶縁体３６より水素を透過させにくいことが好ましい。このような水素に対してバリア性を有する絶縁体としては、例えば、シリコンを含む窒化物、またはシリコンを含む窒化酸化物を用いればよい。
また、酸化物絶縁体３６は、加熱により脱離する酸素を含むことが好ましい。また、酸化物絶縁体３６は、化学量論的組成を満たす酸素よりも多くの酸素を含んでもよい。なお、以下において、加熱により脱離する酸素のことを過剰酸素と呼ぶ場合がある。酸化物絶縁体３６ａおよび酸化物絶縁体３６ｂは、導電体２６、導電体２８ａ、導電体２８ｂ、絶縁体２４、および酸化物２２ａと接しないことが好ましい。
ここで、酸化物絶縁体３６ａの導電体２６側の側面は酸化物２２ｂに接していることが好ましい。さらに、酸化物絶縁体３６ａの上面の一部が、酸化物２２ｂに覆われていてもよい。また、同様に、酸化物絶縁体３６ｂの導電体２６側の側面は酸化物２２ｂに接していることが好ましい。さらに、酸化物絶縁体３６ｂの上面の一部が、酸化物２２ｂに覆われていてもよい。このような構成にすることで、酸化物絶縁体３６に含まれる酸素を、酸化物２２ｂを介して、酸化物２２ａ、および酸化物２２ａと酸化物２２ｂの界面近傍に供給することができる。さらに、このような構成にすることで、酸化物絶縁体３６を、酸化物２２ｂによって、導電体２６および絶縁体２４と離隔することができる。これにより、酸化物絶縁体３６に含まれる酸素が、導電体２６および絶縁体２４に直接的に拡散するのを防ぐことができる。
また、酸化物絶縁体３６ａの下面が絶縁体３４ａに接することが好ましい。ここで、絶縁体３４ａが酸化物２２ｂの側面、および導電体２８ａの上面に接することが好ましい。また、同様に、酸化物絶縁体３６ｂの下面が絶縁体３４ｂに接することが好ましい。ここで、絶縁体３４ｂが酸化物２２ｂの側面、および導電体２８ｂの上面に接することが好ましい。このような構成にすることで、酸化物絶縁体３６を、絶縁体３４によって、導電体２８および酸化物２２ａと離隔することができる。これにより、酸化物絶縁体３６に含まれる酸素が、導電体２８および酸化物２２ａに直接的に拡散するのを防ぐことができる。
なお、図１において、絶縁体３４は、導電体２８ａ側に絶縁体３４ａを、導電体２８ｂ側に絶縁体３４ｂを配置する構成にしたが、これに限られるものではない。例えば、絶縁体３４ａと絶縁体３４ｂが一体化し、導電体２８ａと導電体２８ｂの間の領域と重畳して開口を有する構成にしてもよい。また、同様に、酸化物絶縁体３６も、酸化物絶縁体３６ａと酸化物絶縁体３６ｂが一体化し、導電体２８ａと導電体２８ｂの間の領域と重畳して開口を有する構成にしてもよい。
また、トランジスタ２０上に層間膜として機能する絶縁体を設けてもよい。ただし、層間膜として機能する絶縁体は、酸化物絶縁体３６と接しないことが好ましい。例えば、層間膜として機能する絶縁体と酸化物絶縁体３６の間に、絶縁体３４と同様の絶縁体を配置すればよい。このような構成にすることで、酸化物絶縁体３６に含まれる酸素が、層間膜として機能する絶縁体を介して、導電体２６、導電体２８、絶縁体２４、および酸化物２２ａに拡散するのを防ぐことができる。
酸化物２２ａは、導電体２８ａと導電体２８ｂの間の領域にチャネル形成領域を有し、導電体２８ａ（導電体２８ｂ）と重なる領域近傍に、チャネル形成領域を挟みこむようにソース領域とドレイン領域を有する。なお、ソース領域、および／またはドレイン領域が、導電体２８ａ（導電体２８ｂ）より内側に突出する形状になる場合もある。また、トランジスタ２０のチャネル形成領域は、酸化物２２ａだけでなく、酸化物２２ａと酸化物２２ｂの界面近傍、および／または酸化物２２ｂに形成される場合もある。
ここで、トランジスタ２０において、酸化物２２ａおよび酸化物２２ｂは、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。例えば、酸化物２２ａおよび酸化物２２ｂとなる金属酸化物としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いたトランジスタは、オフ電流（リーク電流）が小さい。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
例えば、酸化物２２ａおよび酸化物２２ｂとして、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物２２ａおよび酸化物２２ｂとして、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
ここで、酸化物２２ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比が、酸化物２２ｂに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きくなってもよい。このように、酸化物２２ａの上に、酸化物２２ｂを配置することで、酸化物２２ｂよりも上方に形成された構造物から、酸化物２２ａに対する不純物の拡散を抑制することができる。また、酸化物２２ａと酸化物２２ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、酸化物２２ａと酸化物２２ｂの界面における欠陥準位密度を低くすることができる。酸化物２２ａと酸化物２２ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
酸化物２２ａは、結晶性を有することが好ましい。特に、酸化物２２ａとして、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。また、酸化物２２ｂも、酸化物２２ａと同様に、結晶性を有する構成にしてもよい。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ここで、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ－ＯＳの例について説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いているということができる。
また、電子回折によって解析したＣＡＡＣ－ＯＳの例について説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、回折パターン（制限視野透過電子回折パターンともいう）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ－ＯＳに含まれる結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させると、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ－ＯＳに含まれる結晶のａ軸およびｂ軸は配向性を有さないということができる。
ここで、本実施の形態に係るトランジスタ２０の作製工程中または作製後に熱処理を行ったときの、酸化物絶縁体３６に含まれる酸素の挙動について、図１を用いて説明する。なお、図１に示す、矢印は酸素（例えば、酸素原子、酸素分子など）の動きの一例を示し、白丸は酸化物２２に形成される酸素欠損を示す。
酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれている、または当該酸素欠損に不純物（代表的には水素）が取り込まれると、トランジスタはノーマリーオン特性となりやすい。酸化物半導体は、熱処理を行うと、酸素が脱離して酸素欠損が形成されるおそれがある。
例えば、トランジスタ２０の作製工程中または作製後の熱処理によって、図１に示すように、酸化物２２ａから導電体２８ａおよび導電体２８ｂに酸素が吸収され、酸化物２２ａに酸素欠損が形成される場合がある。ここで、酸化物２２中の酸素は、上記熱処理によって、酸素欠損の濃度の勾配を低減するように、酸化物２２中に拡散する。言い換えると、酸化物２２ａと導電体２８の界面近傍に形成された酸素欠損は、酸化物２２中に拡散する。これにより、酸化物２２のチャネル形成領域として機能する部分にも、酸素欠損が形成されることになる。
これに対して、酸化物半導体の近傍に過剰酸素を含む絶縁体を設け、熱処理を行うときに、当該絶縁体から酸化物半導体に酸素を供給できる構成にすればよい。上述の通り、本実施の形態に示す半導体装置では、酸化物２２ｂに接して過剰酸素を含む酸化物絶縁体３６を設けている。上記熱処理によって、図１に示すように、酸化物絶縁体３６から酸素が脱離し、酸化物絶縁体３６と酸化物２２ｂの界面近傍の酸素欠損を補填するように、当該酸素が拡散する。上記と同様に、酸化物絶縁体３６から供給された酸素も、酸素欠損の濃度の勾配を低減するように、酸化物２２中に拡散する。これにより、酸化物２２のチャネル形成領域として機能する部分にも、酸素が拡散し、酸素欠損が低減されることになる。
ここで、上記熱処理中に、酸化物絶縁体３６から過剰な量の酸素が奪われないことが好ましい。例えば、酸化物絶縁体３６に接して、導電体２６、導電体２８ａおよび導電体２８ｂが配置されていると、酸化物絶縁体３６に含まれる酸素が、これらの導電体に吸収され、酸化物２２に供給されにくくなる恐れがある。また、例えば、酸化物絶縁体３６に接して、絶縁体２４が配置されていると、酸化物絶縁体３６に含まれる酸素が、絶縁体２４を介して導電体２６に吸収され、酸化物２２に供給されにくくなる恐れがある。
上述の通り、本実施の形態に示す半導体装置では、過剰酸素を含む酸化物絶縁体３６は、酸化物２２ｂによって、導電体２６および絶縁体２４と離隔されている。さらに、過剰酸素を含む酸化物絶縁体３６は、絶縁体３４によって、導電体２８と離隔されている。よって、上記熱処理を行っても、酸化物絶縁体３６に含まれる酸素は、導電体２６、絶縁体２４、導電体２８ａ、および導電体２８ｂに、過剰には拡散しない。これにより、上記熱処理中に、酸化物絶縁体３６中の酸素が過剰に減少しないので、酸化物絶縁体３６から酸化物２２に酸素を供給することができる。
また、酸化物２２のチャネル形成領域と絶縁体２４の界面に過剰酸素が供給されると、チャネル形成領域と絶縁体２４の界面に欠陥準位が形成され、トランジスタ２０の信頼性が低下する場合がある。これに対し、本実施の形態では、酸化物絶縁体３６と絶縁体２４を離隔することで、絶縁体２４に酸素が供給されるのを抑制している。これにより、チャネル形成領域と絶縁体２４の界面に欠陥準位が形成されるのを防ぐことができるので、トランジスタ２０の信頼性が低下するのを抑制することができる。
また、酸化物２２のチャネル形成領域に過剰酸素が供給されると、電圧、高温などのストレスにより、チャネル形成領域の過剰酸素の構造が変化し、トランジスタ２０の信頼性が低下する場合がある。これに対し、本実施の形態では、酸化物絶縁体３６からチャネル形成領域に直接酸素を供給するのではなく、酸化物２２ｂを介してチャネル形成領域に酸素を供給している。これにより、チャネル形成領域に供給される酸素量を酸化物２２ｂで緩和することができるので、チャネル形成領域に過剰酸素が供給され、トランジスタ２０の信頼性が低下するのを抑制することができる。
以上のようにして、トランジスタ２０の作製工程中または作製後の熱処理によって、酸化物２２中に発生した酸素欠損は、酸化物絶縁体３６から供給される酸素によって、低減することができる。また、このとき、酸化物２２のチャネル形成領域近傍、および酸化物２２のチャネル形成領域と絶縁体２４の界面近傍に、過剰な酸素が供給されるのを抑制することができる。以上により、過剰な熱処理（サーマルバジェット）による、トランジスタ２０の電気特性および信頼性の劣化を抑制し、電気特性および信頼性が良好な半導体装置を提供することができる。
なお、酸化物２２ｂは、ＣＡＡＣ－ＯＳであることが好ましい。ＣＡＡＣ－ＯＳは、ｃ軸方向よりもａ－ｂ面方向に酸素を拡散させやすい性質を有する。ここで、酸化物２２ｂは、酸化物２２ａから離れた箇所では、酸化物絶縁体３６、絶縁体３４、および導電体２８を被形成面として成膜される。よって、酸化物絶縁体３６から酸化物２２ｂに供給された酸素は、絶縁体２４の方向より酸化物２２ａの方向に拡散しやすくなる。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
以下では、先の実施の形態に示す半導体装置の具体的な構成の一例について、図２乃至図１９を用いて説明する。
＜半導体装置の構成例＞
図２（Ａ）、図２（Ｂ）、および図２（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。トランジスタ２００は、先の実施の形態に示すトランジスタ２０に対応している。
図２（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図２（Ｂ）、および図２（Ｃ）は、当該半導体装置の断面図である。ここで、図２（Ｂ）は、図２（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図２（Ｃ）は、図２（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体２１４、絶縁体２７４、および絶縁体２８１を有する。また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）とを有する。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられる。
また、絶縁体２４４、酸化物絶縁体２８０、絶縁体２７４、および絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられ、その側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられている。ここで、導電体２４０の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
［トランジスタ２００］
図２に示すように、トランジスタ２００は、基板（図示せず）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６の上および導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄ）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、酸化物２３０ｂの上面と接する導電体２４２ａおよび導電体２４２ｂと、導電体２４２ａの上に配置された絶縁体２４４ａと、導電体２４２ｂの上に配置された絶縁体２４４ｂと、絶縁体２４４ａの上に配置された酸化物絶縁体２８０ａと、絶縁体２４４ｂの上に配置された酸化物絶縁体２８０ｂと、酸化物絶縁体２８０ａ、酸化物絶縁体２８０ｂ、および導電体２６０を覆って配置された絶縁体２７４と、を有する。ここで、図２（Ａ）（Ｂ）に示すように、導電体２６０、絶縁体２５０、酸化物２３０ｃ、および酸化物２３０ｄの一部が、酸化物絶縁体２８０ａの一部、および酸化物絶縁体２８０ｂの一部と重畳する。
なお、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄをまとめて酸化物２３０と呼ぶ場合がある。また、導電体２４２ａおよび導電体２４２ｂをまとめて導電体２４２と呼ぶ場合がある。また、絶縁体２４４ａと絶縁体２４４ｂをまとめて絶縁体２４４と呼ぶ場合がある。また、酸化物絶縁体２８０ａと酸化物絶縁体２８０ｂをまとめて酸化物絶縁体２８０と呼ぶ場合がある。
ここで、酸化物２３０ｂは、先の実施の形態のトランジスタ２０の酸化物２２ａに対応する。また、導電体２４２ａおよび導電体２４２ｂは、先の実施の形態のトランジスタ２０の導電体２８ａおよび導電体２８ｂに対応する。また、絶縁体２４４は、先の実施の形態のトランジスタ２０の絶縁体３４に対応する。また、酸化物絶縁体２８０は、先の実施の形態のトランジスタ２０の酸化物絶縁体３６に対応する。また、酸化物２３０ｃは、先の実施の形態のトランジスタ２０の酸化物２２ｂに対応する。また、絶縁体２５０は、先の実施の形態のトランジスタ２０の絶縁体２４に対応する。また、導電体２６０は、先の実施の形態のトランジスタ２０の導電体２６に対応する。
よって、先の実施の形態に示すトランジスタ２０と同様に、トランジスタ２００では、導電体２６０が酸化物２３０ｂ上に配置され、導電体２４２ａおよび導電体２４２ｂが、導電体２６０を挟んで、酸化物２３０ｂ上に配置され、酸化物絶縁体２８０ａが導電体２４２ａ上に配置され、酸化物絶縁体２８０ｂが導電体２４２ｂ上に配置され、酸化物２３０ｃが酸化物絶縁体２８０ａの側面、酸化物絶縁体２８０ｂの側面、および酸化物２３０ｂの上面に接して配置され、絶縁体２５０が導電体２６０と酸化物２３０ｃの間に配置され、絶縁体２４４ａが導電体２４２ａと酸化物絶縁体２８０ａの間に配置され、絶縁体２４４ｂが導電体２４２ｂと酸化物絶縁体２８０ｂの間に配置される。
また、酸化物絶縁体２８０は、加熱により脱離する酸素を含む領域を有することが好ましい。加熱により酸素が放出される酸化物絶縁体２８０を、酸化物２３０ｃと接して設けることで、酸化物絶縁体２８０中の酸素を、酸化物２３０ｃを通じて、酸化物２３０ｂへと効率良く供給することができる。
絶縁体２２２、絶縁体２４４、および絶縁体２７４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２、絶縁体２４４、および絶縁体２７４は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２４４、および絶縁体２７４は、それぞれ絶縁体２２４よりも酸素および水素の一方または双方の透過性が低いことが好ましい。絶縁体２２２、絶縁体２４４、および絶縁体２７４は、それぞれ絶縁体２５０よりも酸素および水素の一方または双方の透過性が低いことが好ましい。絶縁体２２２、絶縁体２４４、および絶縁体２７４は、それぞれ酸化物絶縁体２８０よりも酸素および水素の一方または双方の透過性が低いことが好ましい。
絶縁体２４４ａは、図２（Ｂ）に示すように、導電体２４２ａの上面、および酸化物絶縁体２８０ａの下面に接することが好ましい。また、絶縁体２４４ｂは、図２（Ｂ）に示すように、導電体２４２ｂの上面、および酸化物絶縁体２８０ｂの下面に接することが好ましい。また、絶縁体２７４は、図２（Ｂ）に示すように、導電体２６０の上面および側面、絶縁体２５０の側面、酸化物２３０ｃ、および酸化物２３０ｄの側面、酸化物絶縁体２８０ａの上面および側面、酸化物絶縁体２８０ｂの上面および側面、絶縁体２４４ａの側面、絶縁体２４４ｂの側面、導電体２４２ａの側面、導電体２４２ｂの側面、酸化物２３０ａおよび酸化物２３０ｂの側面、ならびに絶縁体２２４の上面に接することが好ましい。また、絶縁体２４１ａは、導電体２４０ａと酸化物絶縁体２８０ａの間に設けられることが好ましい。また、絶縁体２４１ｂは、導電体２４０ｂと酸化物絶縁体２８０ｂの間に設けられることが好ましい。
上記のような構成にすることで、酸化物絶縁体２８０ａを、絶縁体２４４ａ、絶縁体２４１ａ、絶縁体２７４、および酸化物２３０ｃによって、絶縁体２８１、導電体２４０ａ、導電体２６０、導電体２４２ａ、絶縁体２５０、および酸化物２３０ｂと離隔することができる。また、酸化物絶縁体２８０ｂを、絶縁体２４４ｂ、絶縁体２４１ｂ、絶縁体２７４、および酸化物２３０ｃによって、絶縁体２８１、導電体２４０ｂ、導電体２６０、導電体２４２ｂ、絶縁体２５０、および酸化物２３０ｂと離隔することができる。これにより、酸化物絶縁体２８０に含まれる酸素が、絶縁体２８１、導電体２６０、導電体２４０、導電体２４２、絶縁体２５０、および酸化物２３０ｂに直接的に拡散するのを防ぐことができる。
ここで、酸化物２３０ｃは、酸化物絶縁体２８０ａの側面および上面の一部と接し、且つ酸化物絶縁体２８０ｂの側面および上面の一部と接することが好ましい。さらに、導電体２６０の一部が、酸化物２３０ｃ、酸化物２３０ｄ、および導電体２６０を介して、酸化物絶縁体２８０ａの一部、および酸化物絶縁体２８０ｂの一部と重畳することが好ましい。このような構成にすることで、酸化物絶縁体２８０ａ（酸化物絶縁体２８０ｂ）と、導電体２６０および絶縁体２５０との間に、より確実に酸化物２３０ｃおよび酸化物２３０ｄを配置させることができる。よって、酸化物絶縁体２８０ａ（酸化物絶縁体２８０ｂ）を導電体２６０および絶縁体２５０とより確実に離隔させることができる。
また、酸化物２３０は、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置され、少なくとも一部が酸化物２３０ｂの上面に接する酸化物２３０ｃと、を有することが好ましい。さらに、酸化物２３０ｃと絶縁体２５０の間に酸化物２３０ｄを設けてもよい。
なお、トランジスタ２００では、チャネルが形成される領域（以下、チャネル形成領域ともいう）と、その近傍において、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃおよび酸化物２３０ｄの４層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂと酸化物２３０ｃの２層構造、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層構造、または５層以上の積層構造を設ける構成にしてもよい。
ここで、導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａおよび導電体２４２ｂは、それぞれソース電極またはドレイン電極として機能する。導電体２６０は、酸化物２３０ｃ、酸化物２３０ｄ、および絶縁体２５０を介して、導電体２４２ａと重なる領域、および導電体２４２ｂと重なる領域を有することが好ましい。導電体２６０をこのような形状にすることにより、導電体２６０に位置合わせのマージンを持たせることができるので、酸化物２３０ｂの導電体２４２ａと導電体２４２ｂの間の領域に、導電体２６０を確実に重畳させることができる。
また、トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃおよび酸化物２３０ｄ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。
チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
例えば、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
また、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。したがって、チャネルが形成される領域中の酸素欠損はできる限り低減されていることが好ましい。例えば、酸化物２３０ｃなどを介して酸化物２３０ｂに酸素を供給し、酸素欠損を補填すればよい。これにより、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させたトランジスタを提供することができる。
また、酸化物２３０上に接するように設けられ、ソース電極やドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）に含まれる元素（例えば、第２の元素）が、酸化物２３０の酸素を吸収する機能を有する場合、酸化物２３０と導電体２４２の間、または酸化物２３０の表面近傍に、部分的に低抵抗領域が形成される場合がある。この場合、当該低抵抗領域には、酸素欠損に入り込んだ不純物（水素、窒素、または金属元素等）がドナーとして機能し、キャリア密度が増加する場合がある。なお、以下において、酸素欠損に入り込んだ水素のことをＶｏＨと呼ぶ場合がある。
また、図２（Ｂ）に示すように、酸化物２３０上に接するように導電体２４２が設けられ、酸化物２３０の、導電体２４２との界面とその近傍には、低抵抗領域として、領域２４３（領域２４３ａ、および領域２４３ｂ）が形成される場合がある。酸化物２３０は、トランジスタ２００のチャネル形成領域として機能する領域と、領域２４３の一部を含み、ソース領域またはドレイン領域として機能する領域と、を有する。
なお、領域２４３ａ、および領域２４３ｂは、酸化物２３０ｂの導電体２４２近傍において、深さ方向に拡散するように設けられる例を示しているが、本発明はこれに限らない。領域２４３ａおよび領域２４３ｂは、求められるトランジスタの電気特性に合わせて適宜形成すればよい。また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう）していてもよい。
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。また、導電体２０５は、一部が絶縁体２１４に埋め込まれてもよい。ここで、導電体２０５の上面の平坦性を良好にすることが好ましい。例えば、導電体２０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体２０５の上に形成される、絶縁体２２４の平坦性を良好にし、酸化物２３０ｂおよび酸化物２３０ｃの結晶性の向上を図ることができる。
ここで、導電体２６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
なお、導電体２０５は、図２（Ａ）に示すように、酸化物２３０ｂよりも、大きく設けるとよい。特に、図２（Ｃ）に示すように、導電体２０５は、酸化物２３０ｂのチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０ｂのチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、酸化物２３０ｂのチャネル形成領域を電気的に取り囲むことができる。
また、図２（Ｃ）に示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にしてもよい。
また、導電体２０５は、絶縁体２１６の開口の内壁に接して導電体２０５ａが形成され、さらに内側に導電体２０５ｂが形成されている。ここで、導電体２０５ａおよび導電体２０５ｂの高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２０５ａと導電体２０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
また、導電体２０５ａとして、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電体を用いてもよい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電体を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一またはすべての拡散を抑制する機能とする。
導電体２０５ａとして、酸素の拡散を抑制する機能を有する導電体を用いることにより、導電体２０５が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５ａとしては、上記導電性材料を単層または積層とすればよい。
また、導電体２０５ｂとして、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。
絶縁体２１４は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。また、絶縁体２１４は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１４として窒化シリコンなどを用いることが好ましい。これにより、水または水素などの不純物が絶縁体２１４よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１４よりも基板側に、拡散するのを抑制することができる。または、絶縁体２１４として、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いてもよい。例えば、絶縁体２１４として、窒化シリコンとその上に酸化アルミニウムを積層した積層膜を用いればよい。
また、絶縁体２１６、および絶縁体２８１は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、および絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを適宜用いればよい。
絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。
ここで、酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離する機能を有してもよい。例えば、絶縁体２２４は、酸化シリコンまたは酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０ａに接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
また、図２（Ｃ）に示すように、絶縁体２２４は、絶縁体２４４と重ならず、且つ酸化物２３０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体２２４において、絶縁体２４４と重ならず、且つ酸化物２３０ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素が、絶縁体２２０側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
さらに、絶縁体２２２は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、および絶縁体２４４によって、絶縁体２２４および酸化物２３０などを囲むことにより、外方から水または水素などの不純物がトランジスタ２００に侵入することを抑制することができる。
絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
また、図２などに示すように、酸化物２３０ｃの上に配置された酸化物２３０ｄを有することが好ましい。酸化物２３０ｃは、酸化物２３０ｂに用いられる金属酸化物を構成する金属元素の少なくとも一つを含むことが好ましく、当該金属元素を全て含むことがより好ましい。これにより、酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。
なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
このように、酸化物２３０ａに含まれるＩｎの原子数比を、酸化物２３０ｂに含まれるＩｎの原子数比より小さくすることで、酸化物２３０ａにおける酸素の拡散速度を、酸化物２３０ｂより小さくすることができる。また、酸化物２３０ａに含まれる元素Ｍ（例えばＧａ）の原子数比を、酸化物２３０ｂに含まれる元素Ｍ（例えばＧａ）の原子数比より大きくすることで、酸化物２３０ａにおける酸素の拡散速度を、酸化物２３０ｂより小さくすることができる。
また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。また、酸化物２３０ｄに用いる金属酸化物において、構成元素中のＩｎの原子数比が、酸化物２３０ｃに用いる金属酸化物における、構成元素中のＩｎの原子数比より小さいことが好ましい。また、酸化物２３０ｄに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より小さいことが好ましい。
このように、酸化物２３０ｄに含まれるＩｎの原子数比を、酸化物２３０ｃに含まれるＩｎの原子数比より小さくすることで、酸化物２３０ｄにおける酸素の拡散速度を、酸化物２３０ｃより小さくすることができる。また、酸化物２３０ｄに含まれる元素Ｍ（例えばＧａ）の原子数比を、酸化物２３０ｃに含まれる元素Ｍ（例えばＧａ）の原子数比より大きくすることで、酸化物２３０ｄにおける酸素の拡散速度を、酸化物２３０ｃより小さくすることができる。また、酸化物２３０ｄによって、Ｉｎが絶縁体２５０側に拡散するのを抑制することができる。
また、酸化物２３０ｂは、結晶性を有することが好ましい。例えば、ＣＡＡＣ－ＯＳを用いることが好ましい。ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを低減することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
また、酸化物２３０ｃ、および酸化物２３０ｄは、結晶性を有することが好ましく、例えば、ＣＡＡＣ－ＯＳを用いることが好ましい。
また、酸化物２３０ａおよび酸化物２３０ｄの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｄの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、酸化物２３０ｂと酸化物２３０ｃ、および酸化物２３０ｃと酸化物２３０ｄとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃと、酸化物２３０ｄの組み合わせの具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造などが挙げられる。
このとき、キャリアの主たる経路は酸化物２３０ｂ、および酸化物２３０ｂと酸化物２３０ｃの界面近傍となる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。
酸化物２３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、領域２３４となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
ここで、本実施の形態に係るトランジスタ２００の作製工程中または作製後に熱処理を行ったときの、酸化物絶縁体２８０に含まれる酸素の挙動について、図３（Ａ）（Ｂ）を用いて説明する。図３（Ａ）は、トランジスタ２００のチャネル長方向の拡大図であり、図３（Ｂ）は、トランジスタ２００のチャネル幅方向の拡大図である。なお、図３（Ａ）では、導電体２４２ｂ側を図示しているが、導電体２４２ａ側も同様である。なお、図３（Ａ）（Ｂ）に示す、実線矢印は熱処理で拡散される酸素の動きの一例を示し、点線矢印は絶縁体２７４の成膜時に添加される酸素の動きの一例を示し、白丸は酸化物２３０に形成される酸素欠損を示す。
トランジスタ２００の作製工程中または作製後の熱処理によって、図３（Ａ）（Ｂ）に示すように、酸化物２３０ｂから導電体２４２ｂ（導電体２４２ａも同様）に酸素が吸収され、酸化物２３０ｂに酸素欠損が形成される場合がある。ここで、酸化物２３０中の酸素は、上記熱処理によって、酸素欠損の濃度の勾配を低減するように、酸化物２３０中に拡散する。言い換えると、酸化物２３０ｂと導電体２４２の界面近傍に形成された酸素欠損は、酸化物２３０中に拡散する。これにより、酸化物２３０のチャネル形成領域として機能する部分にも、酸素欠損が形成されることになる。
上記熱処理によって、図３（Ａ）（Ｂ）に示すように、酸化物絶縁体２８０から酸素が脱離し、酸化物絶縁体２８０と酸化物２３０ｃの界面近傍の酸素欠損を補填するように、当該酸素が拡散する。上記と同様に、酸化物絶縁体２８０から供給された酸素も、酸素欠損の濃度の勾配を低減するように、酸化物２３０中に拡散する。これにより、酸化物２３０のチャネル形成領域として機能する部分にも、酸素が拡散し、酸素欠損が低減されることになる。
このとき、酸化物２３０ｃ上に酸化物２３０ｄを設けることで、酸化物２３０ｃ中の酸素が絶縁体２５０に拡散するのを低減することができる。
なお、図３（Ａ）（Ｂ）に示すように、酸化物絶縁体２８０上に、絶縁体２７４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、酸化物絶縁体２８０に酸素を添加することができる。また、同時に絶縁体２２４に酸素を添加することができる。
上記熱処理中に、酸化物絶縁体２８０から過剰な量の酸素が奪われないことが好ましい。例えば、酸化物絶縁体２８０に接して、導電体２６０、導電体２４２ａおよび導電体２４２ｂが配置されていると、酸化物絶縁体２８０に含まれる酸素が、これらの導電体に吸収され、酸化物２３０に供給されにくくなる恐れがある。また、例えば、酸化物絶縁体２８０に接して、絶縁体２５０または絶縁体２８１が配置されていると、酸化物絶縁体２８０に含まれる酸素が、絶縁体２５０または絶縁体２８１を介して導電体２６０に吸収され、酸化物２３０に供給されにくくなる恐れがある。
上述の通り、本実施の形態に示す半導体装置では、過剰酸素を含む酸化物絶縁体２８０は、酸化物２３０ｃおよび酸化物２３０ｄによって、導電体２６０および絶縁体２５０と離隔されている。さらに、過剰酸素を含む酸化物絶縁体２８０は、絶縁体２４４によって、導電体２４２と離隔されている。さらに、過剰酸素を含む酸化物絶縁体２８０は、絶縁体２７４によって、絶縁体２８１と離隔されている。よって、上記熱処理を行っても、酸化物絶縁体２８０に含まれる酸素は、絶縁体２８１、導電体２６０、絶縁体２５０、導電体２４２ａ、および導電体２４２ｂに、過剰には拡散しない。これにより、上記熱処理中に、酸化物絶縁体２８０中の酸素が過剰に減少しないので、酸化物絶縁体２８０から酸化物２３０に酸素を供給することができる。
また、本実施の形態では、酸化物絶縁体２８０と絶縁体２５０を離隔することで、絶縁体２５０に酸素が供給されるのを抑制している。これにより、チャネル形成領域と絶縁体２５０の界面に欠陥準位が形成されるのを防ぐことができるので、トランジスタ２００の信頼性が低下するのを抑制することができる。
また、本実施の形態では、酸化物絶縁体２８０からチャネル形成領域に直接酸素を供給するのではなく、酸化物２３０ｃを介してチャネル形成領域に酸素を供給している。これにより、チャネル形成領域に供給される酸素量を酸化物２３０ｃで緩和することができるので、チャネル形成領域に過剰酸素が供給され、トランジスタ２００の信頼性が低下するのを抑制することができる。
また、図３（Ａ）（Ｂ）に示すように、絶縁体２２４から酸化物２３０のチャネル形成領域に酸素を供給することもできる。ここで、酸化物２３０ｂと絶縁体２２４の間に酸化物２３０ａおよび酸化物２３０ｃが設けられており、酸化物２３０ａおよび酸化物２３０ｃを介してチャネル形成領域に酸素を供給している。これにより、チャネル形成領域に供給される酸素量を酸化物２３０ａおよび酸化物２３０ｃで緩和することができるので、トランジスタ２００の信頼性が低下するのを抑制することができる。
以上のようにして、トランジスタ２００の作製工程中または作製後の熱処理によって、酸化物２３０中に発生した酸素欠損は、酸化物絶縁体２８０から供給される酸素によって、低減することができる。また、このとき、酸化物２３０のチャネル形成領域近傍、および酸化物２３０のチャネル形成領域と絶縁体２５０の界面近傍に、過剰な酸素が供給されるのを抑制することができる。以上により、過剰な熱処理（サーマルバジェット）による、トランジスタ２００の電気特性および信頼性の劣化を抑制し、電気特性および信頼性が良好な半導体装置を提供することができる。
酸化物２３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設けられる。導電体２４２の膜厚は、例えば、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２５ｎｍ以下、とすればよい。
導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
絶縁体２４４は、絶縁体２２２などと同様に、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２４４は、絶縁体２２４より酸素透過性が低いことが好ましい。さらに、図２（Ｂ）（Ｃ）に示すように、絶縁体２４４ａ（絶縁体２４４ｂ）は、導電体２４２ａ（導電体２４２ｂ）の上面、および酸化物絶縁体２８０ａ（酸化物絶縁体２８０ｂ）の下面に接することが好ましい。このような構成にすることで、酸化物絶縁体２８０に含まれる酸素が、導電体２４２に吸収されるのを抑制することができる。
さらに、水または水素などの不純物が、酸化物絶縁体２８０から導電体２４２に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２４４は、絶縁体２２４より水素透過性が低いことが好ましい。
また、絶縁体２４４は、２層以上の多層構造とすることができる。例えば、絶縁体２４４として、酸素を含む雰囲気でスパッタリング法を用いて１層目を成膜し、次にＡＬＤ法を用いて２層目を成膜し、２層構造としてもよい。ＡＬＤ法は、被覆性の良好な成膜法なので、１層目の凹凸によって、段切れなどが形成されるのを防ぐことができる。
絶縁体２４４としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。また、絶縁体２４４として、窒化シリコンなどのバリア性の高い窒化物を用いてもよい。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｄの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制され、導電体２６０の酸化を防ぐことができる。
また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
導電体２６０は、図２では導電体２６０ａの上に導電体２６０ｂが配置される、２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
導電体２６０は、酸化物２３０ｂのチャネル形成領域として機能する部分の側面および上面を酸化物２３０ｃ、酸化物２３０ｄ、および絶縁体２５０を介して覆う構成であることが好ましい。これにより、導電体２６０の電界を酸化物２３０ｂのチャネル形成領域として機能する部分に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。
酸化物絶縁体２８０ａは、絶縁体２７４、酸化物２３０ｃ、および絶縁体２４４ａに囲まれるように設けられる。また、酸化物絶縁体２８０ｂは、絶縁体２７４、酸化物２３０ｃ、および絶縁体２４４ｂに囲まれるように設けられる。酸化物絶縁体２８０は、加熱により脱離する酸素を含むことが好ましい。また、酸化物絶縁体２８０は、多くの酸素を含むことができるよう、膜厚が厚いことが好ましく、例えば、膜厚３０ｎｍ以上が好ましい。ただし、酸化物絶縁体２８０は、上記膜厚に限られず、十分な量の酸素を供給できればよい。
例えば、酸化物絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
酸化物絶縁体２８０として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、酸化物絶縁体２８０中の水または水素などの不純物濃度が低減されていることが好ましい。また、酸化物絶縁体２８０中の水素の拡散係数が低いことが好ましい。
ここで、酸化物絶縁体２８０ａの側面、絶縁体２４４ａの側面、および導電体２４２ａの側面は、上面視において概略一致していることが好ましい。または、酸化物絶縁体２８０ａの側面、絶縁体２４４ａの側面、および導電体２４２ａの側面は、概略面一であることが好ましい。また、酸化物絶縁体２８０ｂの側面、絶縁体２４４ｂの側面、および導電体２４２ｂの側面も同様である。このような構成にすることで、絶縁体２７４で、酸化物絶縁体２８０、絶縁体２４４、および導電体２４２を被覆性良く覆うことができる。よって、酸化物絶縁体２８０から酸素が拡散するのを防ぐことができる。また、酸化物絶縁体２８０および導電体２４２に不純物が混入するのを防ぐことができる。
絶縁体２７４は、絶縁体２４４などと同様に、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。絶縁体２７４は、酸化物絶縁体２８０より酸素透過性が低いことが好ましい。絶縁体２７４としては、絶縁体２４４等に用いることができる絶縁体を用いればよい。絶縁体２７４として、例えば、スパッタリング法で成膜された酸化アルミニウムを用いればよい。また、例えば、スパッタリング法で成膜された酸化アルミニウムと、その上に成膜された窒化シリコンの積層膜を用いればよい。
さらに、絶縁体２７４は、水または水素などの不純物が、絶縁体２８１側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２７４は、酸化物絶縁体２８０より水素透過性が低いことが好ましい。
絶縁体２７４は、導電体２６０の上面および側面、絶縁体２５０の側面、酸化物２３０ｃ、および酸化物２３０ｄの側面、酸化物絶縁体２８０ａの上面および側面、酸化物絶縁体２８０ｂの上面および側面、絶縁体２４４ａの側面、絶縁体２４４ｂの側面、導電体２４２ａの側面、導電体２４２ｂの側面、酸化物２３０ａおよび酸化物２３０ｂの側面、ならびに絶縁体２２４の上面に接することが好ましい。
上記のような構成にすることで、酸化物絶縁体２８０を、絶縁体２４４、絶縁体２７４、および酸化物２３０ｃによって、導電体２６０、導電体２４２、絶縁体２５０、酸化物２３０ｂ、および絶縁体２８１と離隔することができる。これにより、酸化物絶縁体２８０に含まれる酸素が、導電体２６０、導電体２４２、絶縁体２５０、酸化物２３０ｂ、および絶縁体２８１に直接的に拡散するのを防ぐことができる。
絶縁体２７４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２７４は、酸素を含む雰囲気で、スパッタリング法を用いて成膜されることがより好ましい。絶縁体２７４を、スパッタリング法を用いて成膜することで、酸化物絶縁体２８０の絶縁体２７４と接する領域近傍に過剰酸素を添加することができる。これにより、当該領域から、酸化物２３０ｃを介して酸化物２３０ｂ中に酸素を供給することができる。ここで、絶縁体２７４が、酸素の拡散を抑制する機能を有することで、酸素が酸化物絶縁体２８０の上方および側面方向へ拡散することを防ぐことができる。また、絶縁体２４４が、下方への酸素の拡散を抑制する機能を有することで、酸素が酸化物絶縁体２８０から下方へ拡散することを防ぐことができる。このようにして、酸化物２３０のチャネル形成領域として機能する領域に酸素が供給される。これにより、酸化物２３０のチャネル形成領域として機能する領域の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
また、絶縁体２７４を、スパッタリング法を用いて成膜する際に、絶縁体２２４の絶縁体２７４と接する領域近傍にも過剰酸素を添加することができる。
なお、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２、絶縁体２４４、および酸化物絶縁体２８０のチャネル幅方向側の側面まで、絶縁体２７４に覆われることが好ましい。このような構成にすることで、絶縁体２８１に含まれる不純物が、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２、絶縁体２４４、および酸化物絶縁体２８０に吸収されるのを抑制することができる。
また、絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体２８１、絶縁体２７４、酸化物絶縁体２８０、および絶縁体２４４に形成された開口に、導電体２４０ａおよび導電体２４０ｂを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａおよび導電体２４０ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。
なお、絶縁体２８１、絶縁体２７４、酸化物絶縁体２８０、および絶縁体２４４の開口の内壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４０ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、酸化物絶縁体２８０、および絶縁体２４４の開口の内壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂが位置しており、導電体２４０ｂが導電体２４２ｂと接する。
導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａおよび導電体２４０ｂは積層構造としてもよい。
また、導電体２４０を積層構造とする場合、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２、絶縁体２４４、酸化物絶縁体２８０、絶縁体２７４、および絶縁体２８１と接する導電体には、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、酸化物絶縁体２８０に添加された酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。また、絶縁体２８１より上層から水または水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。
絶縁体２４１ａおよび絶縁体２４１ｂとしては、絶縁体２４４等に用いることができる絶縁体（例えば、酸化アルミニウム、または窒化シリコンなど）を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、絶縁体２４４に接して設けられるので、酸化物絶縁体２８０などから水または水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。また、酸化物絶縁体２８０に含まれる酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。
また、図示しないが、導電体２４０ａの上面、および導電体２４０ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２４４、および絶縁体２７４など）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコンなどの金属窒化物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたは錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜半導体装置の作製方法＞
次に、図２に示す、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図４乃至図１２を用いて説明する。また、図４乃至図１２において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、（Ａ）に示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
まず、基板（図示しない）を準備し、当該基板上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、および低温での成膜が可能、などの効果がある。また、ＡＬＤ法には、プラズマを利用した成膜方法ＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法も含まれる。プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
本実施の形態では、絶縁体２１４として、ＣＶＤ法によって窒化シリコンを成膜する。このように、絶縁体２１４として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、絶縁体２１４より下層（図示せず）の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体２１４より上の層に拡散するのを抑制することができる。
次に絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６として、ＣＶＤ法によって酸化シリコンを成膜する。
次に、リソグラフィー法を用いて、絶縁体２１６に、絶縁体２１４に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成にはウェットエッチング法を用いてもよいが、ドライエッチング法を用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして開口を形成する際のエッチングストッパとして機能する絶縁体を選択することが好ましい。例えば、開口を形成する絶縁体２１６に酸化シリコンを用いた場合は、絶縁体２１４は、エッチングストッパとして機能する絶縁体として、窒化シリコン、酸化アルミニウム、酸化ハフニウムを用いるとよい。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、絶縁体２１６となる絶縁膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。絶縁体２１６となる絶縁膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。絶縁体２１６となる絶縁膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
開口の形成後に、導電体２０５ａとなる導電膜を成膜する。当該導電膜は、不純物や酸素の透過を抑制する機能を有する導電性バリア膜を用いることが好ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体２０５ａとなる導電膜として、窒化タンタル、または、窒化タンタルの上に窒化チタンを積層した膜を成膜する。導電体２０５ａとしてこのような金属窒化物を用いることにより、導電体２０５ｂで銅など拡散しやすい金属を用いても、当該金属が導電体２０５ａから外に拡散するのを抑制することができる。
次に、導電体２０５ａとなる導電膜上に、導電体２０５ｂとなる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２０５ｂとなる導電膜として、タングステン、銅、アルミニウムなどの低抵抗導電性材料を成膜する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、導電体２０５ａとなる導電膜、および導電体２０５ｂとなる導電膜の一部を研磨により除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａとなる導電膜、および導電体２０５ｂとなる導電膜が残存する。これにより、上面が平坦な、導電体２０５ａ、および導電体２０５ｂを含む導電体２０５を形成することができる（図４参照）。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
なお、絶縁体２１６および導電体２０５の作製方法は上記に限られるものではない。例えば、絶縁体２１４の上に導電体２０５となる導電膜を成膜し、リソグラフィー法を用いて当該導電膜加工することで導電体２０５を形成する。次に、導電体２０５を覆うように絶縁体２１６となる絶縁膜を設け、ＣＭＰ処理により当該絶縁膜の一部を、導電体２０５の一部が露出するまで除去することで導電体２０５、および絶縁体２１６を形成してもよい。
上記のようにＣＭＰ処理を用いて導電体２０５、および絶縁体２１６を形成することで、導電体２０５と絶縁体２１６の上面の平坦性を向上させることができ、後工程にて酸化物２３０ａ、酸化物２３０ｂおよび酸化物２３０ｃを構成するＣＡＡＣ－ＯＳの結晶性を向上させることができる。
次に、絶縁体２１６、および導電体２０５上に絶縁体２２２を成膜する。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体２２２上に絶縁体２２４となる絶縁膜を成膜する。絶縁体２２４となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２４に含まれる水、水素などの不純物を除去することなどができる。
また、加熱処理は、絶縁体２２２の成膜後に行ってよい。当該加熱処理は、上述した加熱処理条件を用いることができる。
ここで、絶縁体２２４に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
ここで、絶縁体２２４上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜し、該酸化アルミニウムを絶縁体２２４に達するまで、ＣＭＰを行ってもよい。当該ＣＭＰを行うことで絶縁体２２４表面の平坦化および絶縁体２２４表面の平滑化を行うことができる。当該酸化アルミニウムを絶縁体２２４上に配置してＣＭＰを行うことで、ＣＭＰの終点検出が容易となる。また、ＣＭＰによって、絶縁体２２４の一部が研磨されて、絶縁体２２４の膜厚が薄くなることがあるが、絶縁体２２４の成膜時に膜厚を調整すればよい。絶縁体２２４表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体２２４上に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体２２４に酸素を添加することができるので好ましい。
次に、絶縁体２２４上に、酸化膜２３０Ａ、酸化膜２３０Ｂを順に成膜する。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ、および酸化膜２３０Ｂとなる酸化膜上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
酸化膜２３０Ａおよび、酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットを用いることができる。
特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。したがって、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。ただし、本発明の一態様はこれに限定されない。酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。
本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］（２：２：１［原子数比］）、あるいは１：３：４［原子数比］のターゲットを用いて成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
ここで、絶縁体２２２、絶縁体２２４、酸化膜２３０Ａ、および酸化膜２３０Ｂを、大気に暴露することなく成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水、水素などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、酸化膜２３０Ｂ上に導電膜２４２Ａを成膜する（図４参照）。導電膜２４２Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
次に、導電膜２４２Ａ上に、絶縁膜２４４Ａを成膜する。絶縁膜２４４Ａは、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁膜を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁膜として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁膜は、酸素、水素、および水に対するバリア性を有する。絶縁膜２４４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
次に、絶縁膜２４４Ａ上に、酸化物絶縁膜２８０Ａを成膜する。酸化物絶縁膜２８０Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、酸化物絶縁膜２８０Ａとして、ＰＥＣＶＤ法を用いて酸化窒化シリコン膜を成膜すればよい。また、例えば、酸化物絶縁膜２８０Ａとなる絶縁膜として、スパッタリング法を用いて酸化シリコン膜を成膜すればよい。また、例えば、酸化物絶縁膜２８０Ａとなる絶縁膜として、スパッタリング法を用いて酸化シリコン膜を成膜し、その上にＰＥＣＶＤ法を用いて酸化窒化シリコン膜を成膜してもよい。
次に、酸化物絶縁膜２８０Ａ上に、導電膜２８４Ａを成膜する（図５参照）。導電膜２８４Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。導電膜２８４Ａは導電膜２４２Ａと同様の導電膜を用いることが好ましい。
尚、上述の絶縁体２２２、絶縁体２２４、酸化膜２３０Ａ、酸化膜２３０Ｂ、導電膜２４２Ａ、絶縁膜２４４Ａ、酸化物絶縁膜２８０Ａ、および導電膜２８４Ａを順に連続成膜してもよい。
絶縁体２２２、絶縁体２２４、酸化膜２３０Ａ、酸化膜２３０Ｂ、導電膜２４２Ａ、絶縁膜２４４Ａ、酸化物絶縁膜２８０Ａ、および導電膜２８４Ａを大気にさらすことなく順に連続成膜することで、表面吸着水などが絶縁膜、酸化膜および導電膜のそれぞれの表面に吸着することを防ぐことができる。従って、上記積層膜の各界面は、大気に曝されないため、不純物濃度が低減される。また、水、または水素などの不純物が絶縁膜、酸化膜および導電膜などへ侵入することを抑制できる。
絶縁体２２２、絶縁体２２４、酸化膜２３０Ａ、酸化膜２３０Ｂ、導電膜２４２Ａ、絶縁膜２４４Ａ、および導電膜２８４Ａを大気にさらすことなく順に成膜するためには、異なる膜種が連続成膜可能となる複数の処理室を有する、マルチチャンバー装置を用いることが好ましい。
次に、リソグラフィー法によって、導電膜２８４Ａを加工し、導電体層２８４Ｂを形成する（図６参照）。該加工においては、断面形状がテーパー形状を有することが好ましい。該テーパー角度は、基板底面と平行な面に対して、３０度以上７５度未満、好ましくは３０度以上７０度未満とする。このようなテーパー角度を有することによって、以降の成膜工程における膜の被覆性が向上する。また、該加工はドライエッチング法を用いることが好ましい。ドライエッチング法による加工は微細加工および上述のテーパー形状の加工に適している。
次に、リソグラフィー法を用いて、導電体層２８４Ｂ、酸化物絶縁膜２８０Ａ、絶縁膜２４４Ａおよび導電膜２４２Ａを島状にエッチングし、導電体２８４ａ、導電体２８４ｂ、絶縁体層２８０Ｂ、絶縁体層２４４Ｂ、および導電体層２４２Ｂを形成する（図７参照）。
次に、導電体２８４ａ、導電体２８４ｂ、絶縁体層２８０Ｂ、および絶縁体層２４４Ｂの表面が露出している部分をエッチングマスクとして、酸化膜２３０Ａおよび酸化膜２３０Ｂをエッチングし、酸化物２３０ａおよび酸化物２３０ｂを形成する。同時に、導電体層２４２Ｂ上であって、導電体２８４ａと導電体２８４ｂに挟まれる領域の絶縁体層２８０Ｂおよび絶縁体層２４４Ｂがエッチングされることによって、酸化物絶縁体２８０ａ、酸化物絶縁体２８０ｂ、絶縁体２４４ａおよび絶縁体２４４ｂを形成する（図８参照）。
導電体２８４ａ、導電体２８４ｂおよび導電体層２４２Ｂのエッチング速度に対して、酸化膜２３０Ａおよび酸化膜２３０Ｂのエッチング速度が速いエッチング条件を用いて加工することが好ましい。導電体２８４ａ、導電体２８４ｂおよび導電体層２４２Ｂのエッチング速度を１とすると、酸化膜２３０Ａおよび酸化膜２３０Ｂのエッチング速度は３以上５０以下、好ましくは、５以上３０以下とする。
次に、導電体２８４ａ、導電体２８４ｂ、および導電体層２４２Ｂの表面が露出している部分をエッチングし、導電体２４２ａ、および導電体２４２ｂを形成する（図９参照）。このとき、絶縁体２２４の上部がエッチングによって、除去されることがある。
ここで、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａおよび導電体２４２ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａの側面、酸化物２３０ｂの側面、導電体２４２ａの側面および導電体２４２ｂの側面は、それぞれ、絶縁体２２２の上面に対し、概略垂直であることが好ましい。概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。または、酸化物２３０ａの側面、酸化物２３０ｂの側面、導電体２４２ａの側面および導電体２４２ｂの側面と、それぞれ、絶縁体２２２と、の上面のなす角が低い角度になる構成にしてもよい。その場合、酸化物２３０ａの側面、酸化物２３０ｂの側面、導電体２４２ａの側面および導電体２４２ｂの側面と、それぞれ、絶縁体２２２と、の上面のなす角は６０°以上７０°未満が好ましい。この様な形状とすることで、これより後の工程において、絶縁体２４４などの被覆性が向上し、鬆などの欠陥を低減することができる。
なお、当該酸化膜および導電膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
これまでのドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、および酸化物２３０ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、または熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、シュウ酸、リン酸、またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。
次に加熱処理を行っても良い。加熱処理は、減圧下で行い、大気に暴露することなく、連続して酸化膜２３０Ｃを成膜してもよい。このような処理を行うことによって、酸化物２３０ｂの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａおよび酸化物２３０ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする（図１０参照）。
酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｃに求める特性に合わせて、酸化膜２３０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｃを成膜すればよい。本実施の形態では、酸化膜２３０Ｃを、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。
特に、酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物２３０ａおよび酸化物２３０ｂに供給される場合がある。したがって、酸化膜２３０Ｃのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
さらに連続して、酸化膜２３０Ｄの成膜を、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｄに求める特性に合わせて、酸化膜２３０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｄを成膜すればよい。本実施の形態では、酸化膜２３０Ｄを、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。
次に加熱処理を行っても良い。加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜２５０Ａを成膜してもよい。このような処理を行うことによって、酸化膜２３０Ｄの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ、酸化物２３０ｂ、酸化膜２３０Ｃ、および酸化膜２３０Ｄ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。
絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。絶縁膜２５０Ａとして、ＣＶＤ法により、酸化窒化シリコンを成膜することが好ましい。なお、絶縁膜２５０Ａを成膜する際の成膜温度は、３５０℃以上４５０℃未満、特に４００℃前後とすることが好ましい。絶縁膜２５０Ａを、４００℃で成膜することで、不純物が少ない絶縁体を成膜することができる。
次に、導電膜２６０Ａおよび導電膜２６０Ｂを成膜する。導電膜２６０Ａおよび導電膜２６０Ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＣＶＤ法を用いることが好ましい。本実施の形態では、ＡＬＤ法を用いて、導電膜２６０Ａを成膜し、ＣＶＤ法を用いて導電膜２６０Ｂを成膜する（図１０参照）。
次に、フォトリソグラフィ法を用いて、酸化膜２３０Ｃ、酸化膜２３０Ｄ、絶縁膜２５０Ａ、導電膜２６０Ａ、および導電膜２６０Ｂの一部を選択的に除去して、酸化物２３０ｃ、酸化物２３０ｄ、絶縁体２５０、導電体２６０ａ、および導電体２６０ｂを形成する（図１１参照）。酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａ、および導電膜２６０Ｂのエッチングは、ドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
このように、酸化膜２３０Ｃ、酸化膜２３０Ｄ、絶縁膜２５０Ａ、導電膜２６０Ａ、および導電膜２６０Ｂを同じマスクを用いてエッチングすることで、トランジスタ２００の作製工程の簡略化を図ることができる。この場合、上面視において、酸化物２３０ｃ、酸化物２３０ｄ、絶縁体２５０、導電体２６０ａ、および導電体２６０ｂの端部は、概略一致する場合がある。
次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体２５０および酸化物絶縁体２８０中の水分濃度および水素濃度を低減させることができる。
次に、導電体２６０、絶縁体２５０、酸化物絶縁体２８０、酸化物２３０、絶縁体２４４、導電体２４２、および絶縁体２２４を覆って絶縁体２７４を成膜する（図１２参照）。絶縁体２７４は、スパッタリング法を用いて成膜することが好ましい。また、絶縁体２７４は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましい。例えば、絶縁体２７４は、バリア性を有するアルミニウムおよびハフニウムの一方または双方の酸化物を用いることが好ましい。本実施の形態では、絶縁体２７４として、酸素を含む雰囲気でスパッタリング法を用いて酸化アルミニウム膜を成膜する。また、酸化アルミニウム膜の上に、スパッタリング法を用いて窒化シリコンを成膜してもよい。
スパッタリング法を用いて、酸素を含む雰囲気で絶縁体２７４の成膜を行えばよい。これにより、絶縁体２７４を成膜しながら、酸化物絶縁体２８０に酸素を導入することができる。また、このとき、同時に絶縁体２２４に酸素を導入することができる。ここで、酸素は、例えば、酸素ラジカルとして添加されるが、酸素が添加されるときの状態はこれに限定されない。酸素は、酸素原子、又は酸素イオンなどの状態で添加されてもよい。後の工程の熱処理によって、酸素を拡散させて酸化物２３０に効果的に酸素を供給することができる。
なお、絶縁体２７４を成膜する際に、基板加熱を行うことが好ましい。基板加熱は、１００℃よりも高く、３００℃以下であることが好ましい。より、好ましくは１２０℃以上２５０℃以下で行えばよい。基板温度を、１００℃よりも高くすることで、酸化物２３０中の水を除去することができる。また、形成した膜上に、表面吸着水が付着することを防止することができる。また、このように基板加熱を行いながら絶縁体２７４を成膜することにより、成膜しながら酸素を酸化物絶縁体２８０から、絶縁体２２４および酸化物２３０に拡散させることができる。
また、トランジスタ２００を、絶縁体２７４と絶縁体２２２で挟まれる構造とすることによって、酸素を外方拡散させず、酸化物絶縁体２８０、絶縁体２２４、および酸化物２３０中に多くの酸素を含有させることができる。さらに、絶縁体２７４の上方および絶縁体２２２の下方から水または水素などの不純物が混入するのを防ぎ、酸化物絶縁体２８０、絶縁体２２４、および酸化物２３０中の不純物濃度を低減させることができる。
続いて、加熱処理を行う。当該加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。当該加熱処理は、酸素雰囲気で行えばよい。または、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行えばよい。ここで不活性ガスとしては、例えば窒素ガスまたは希ガスなどを用いることができる。当該加熱処理は減圧状態で行ってもよい。または、当該加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。本実施の形態では、酸素ガス雰囲気中で４００℃、１時間の加熱処理を行う。
本実施の形態では、酸化物絶縁体２８０が酸化物２３０ｃに接して設けられ、且つ酸化物絶縁体２８０は、絶縁体２８１、導電体２６０、絶縁体２５０、導電体２４２、および酸化物２３０ｂと離隔されている。このため、当該熱処理において、酸化物絶縁体２８０に添加された酸素は、図３に示したように、絶縁体２８１、導電体２６０、絶縁体２５０、および導電体２４２に直接拡散せず、酸化物２３０ｃを介して酸化物２３０ｂに拡散する。絶縁体２２４に含まれる酸素は、絶縁体２２２により下方拡散することなく、酸化物２３０ａを介して酸化物２３０ｂに拡散する。これにより、酸化物２３０、特にチャネル形成領域に酸素を供給し、酸素欠損を低減することができる。
なお、絶縁体２７４を透過して、酸化物絶縁体２８０に酸素を添加してもよい。酸素の添加方法として、イオン注入法、イオンドーピング法、プラズマ処理法、およびプラズマイマージョンイオンインプランテーション法から選ばれた一、または複数の方法を用いることができる。このとき、イオン化された原料ガスを質量分離して添加するイオン注入法を用いることで、酸化物絶縁体２８０に制御よく酸素を添加できるため、好ましい。また、酸化物絶縁体２８０への酸素の添加は、絶縁体２７４の成膜前に行ってもよい。
次に絶縁体２７４上に、絶縁体２８１となる絶縁体を成膜してもよい。絶縁体２８１となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体２４４、酸化物絶縁体２８０、絶縁体２７４および絶縁体２８１に、導電体２４２ａおよび導電体２４２ｂに達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
次に、絶縁体２４１となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４１を形成する。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２４１となる絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。また、異方性エッチングは、例えばドライエッチング法などを行えばよい。開口の側壁部をこのような構成とすることで、外方からの酸素の透過を抑制し、次に形成する導電体２４０ａおよび導電体２４０ｂの酸化を防止することができる。また、導電体２４０ａおよび導電体２４０ｂから、水、水素などの不純物が外部に拡散することを防ぐことができる。
次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。導電体２４０ａおよび導電体２４０ｂとなる導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体２４０となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２８１を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図２参照）。なお、当該ＣＭＰ処理により、絶縁体２８１の一部が除去する場合がある。
また、絶縁体２８１の上に、配線、回路素子などを設けてもよい。配線、回路素子などを作製する際に、熱処理を行っても、酸化物２３０中に発生する酸素欠損を、酸化物絶縁体２８０から供給される酸素によって、低減することができる。このように、トランジスタ２００を有する半導体装置は、過剰な熱処理（サーマルバジェット）によって、電気特性及び信頼性が劣化することなく作製することができる。
以上により、図２に示すトランジスタ２００を有する半導体装置を作製することができる。図４乃至図１２に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
＜半導体装置の変形例＞
以下では、図１３乃至図１９を用いて、先の＜半導体装置の構成例＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
また、図１３、図１５乃至図１９において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、各図の（Ａ）に示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、各図の（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
なお、図１３乃至図１９に示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置（図２参照）を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ２００の構成材料については＜半導体装置の構成例＞で詳細に説明した材料を用いることができる。
＜半導体装置の変形例１＞
図１３に示すトランジスタ２００は、絶縁体２４４および酸化物絶縁体２８０が、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、および導電体２４２を覆って設けられている点において、図２に示すトランジスタ２００と異なる。図１３では、絶縁体２４４が、導電体２４２ａの上面および側面と、導電体２４２ｂの上面および側面と、酸化物２３０ｂの側面に接して設けられる。また、酸化物絶縁体２８０が絶縁体２４４の上面に接して設けられる。
図２に示すトランジスタ２００では、導電体２４２ａおよび導電体２４２ｂと重畳する領域のみに酸化物絶縁体２８０が設けられていたが、図１３に示すトランジスタ２００では、導電体２４２ａおよび導電体２４２ｂと重畳しない領域にも酸化物絶縁体２８０を設けることができる。これにより、より多くの酸素を酸化物絶縁体２８０に含有させることができる。よって、サーマルバジェットがより高温、またはより長時間になっても、トランジスタ２００の電気特性及び信頼性の劣化を抑制することができる。
なお、図１３に示すトランジスタ２００では、絶縁体２４４および酸化物絶縁体２８０が、導電体２４２ａ側と導電体２４２ｂ側で一体化し、導電体２４２ａと導電体２４２ｂの間の領域と重畳して開口を有する構成にしている。ただし、本実施の形態はこれに限られるものではなく、図２に示すトランジスタと同様に、絶縁体２４４および酸化物絶縁体２８０が、導電体２４２ａ側の絶縁体２４４ａおよび酸化物絶縁体２８０ａと、導電体２４２ｂ側の絶縁体２４４ｂおよび酸化物絶縁体２８０ｂと、に分割されている構成にしてもよい。
ここで、図１３に示すトランジスタ２００の作製工程中または作製後に熱処理を行ったときの、酸化物絶縁体２８０に含まれる酸素の挙動について、図１４（Ａ）（Ｂ）に示す。図１４（Ａ）は、トランジスタ２００のチャネル長方向の拡大図であり、図１４（Ｂ）は、トランジスタ２００のチャネル幅方向の拡大図である。なお、図１４（Ａ）では、導電体２４２ｂ側を図示しているが、導電体２４２ａ側も同様である。なお、図１４（Ａ）（Ｂ）に示す、実線矢印は熱処理で拡散される酸素の動きの一例を示し、点線矢印は絶縁体２７４の成膜時に添加される酸素の動きの一例を示し、白丸は酸化物２３０に形成される酸素欠損を示す。
図１４（Ａ）（Ｂ）に示すように、導電体２４２と重ならない領域においても、酸化物絶縁体２８０の上に絶縁体２７４が成膜されるので、より多くの酸素を酸化物絶縁体２８０に含有させることができる。また、図１４（Ｂ）に示すように、トランジスタ２００のチャネル幅方向においても、酸化物絶縁体２８０と酸化物２３０ｃが接している領域があり、当該領域から酸素を拡散させることができるので、より多くの酸素を酸化物２３０に供給することができる。
なお、図１４では、絶縁体２７４が絶縁体２２４に接していないので、絶縁体２７４の成膜時に絶縁体２２４に過剰酸素が形成されていない。しかしながら、絶縁体２４４の成膜を、酸素を含む雰囲気でスパッタリング法を用いて行う、またはイオン注入法などで絶縁体２２４に酸素を添加する、ことで絶縁体２２４に過剰酸素を形成することができる。よって、図１３に示すトランジスタ２００においても、絶縁体２２４から酸化物２３０ａおよび酸化物２３０ｃに酸素を拡散させることができる。
ここで、図１３に示すトランジスタ２００の作製方法について、図１５乃至図１７を用いて説明する。
まず、上述の方法を用いて、図４に示す工程まで進め、絶縁体２１４、導電体２０５、絶縁体２１６、絶縁体２２２、絶縁体２２４、酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電膜２４２Ａを形成する。
次に、酸化膜２３０Ａ、酸化膜２３０Ｂおよび導電膜２４２Ａを島状に加工して、酸化物２３０ａ、酸化物２３０ｂおよび導電体層２４２Ｂを形成する。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある（図１５参照）。ここで、酸化物２３０ａ、酸化物２３０ｂおよび導電体層２４２Ｂは、少なくとも一部が導電体２０５と重なるように形成する。
なお、当該酸化膜および導電膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
次に絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂおよび導電体層２４２Ｂの上に、絶縁膜２４４Ａを成膜する（図１６参照）。
絶縁膜２４４Ａは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸素を含むガスを用いて酸化アルミニウム膜を成膜することによって、絶縁体２２４中へ酸素を注入することができる。つまり、絶縁体２２４は過剰酸素を有することができる。
次に、絶縁膜２４４Ａ上に、酸化物絶縁体２８０となる酸化物絶縁膜２８０Ａを成膜する（図１６参照）。酸化物絶縁膜２８０Ａの成膜は上記と同様の方法を用いればよい。
次に、酸化物絶縁膜２８０Ａの一部、絶縁膜２４４Ａの一部、および導電体層２４２Ｂの一部を加工して、酸化物２３０ｂに達する開口を形成する。該開口は、導電体２０５と重なるように形成することが好ましい。該開口によって、導電体２４２ａ、導電体２４２ｂ、絶縁体２４４、および酸化物絶縁体２８０を形成する（図１７参照）。
また、酸化物絶縁体２８０の一部、絶縁膜２４４Ａの一部、および導電体の一部の加工は、それぞれ異なる条件で加工してもよい。例えば、酸化物絶縁膜２８０Ａの一部をドライエッチング法で加工し、絶縁膜２４４Ａの一部をウェットエッチング法で加工し、導電体層２４２Ｂの一部をドライエッチング法で加工してもよい。
上記と同様の方法を用いて、酸化物２３０ｂ表面などに残った不純物を除去することができる。以下、図１０乃至図１２に係る方法を用いてトランジスタ２００を作製することができる。
＜半導体装置の変形例２＞
図１８に示すトランジスタ２００は、酸化物絶縁体２８０の上面が平坦化されている点において、図１３に示すトランジスタ２００と異なる。図１８（Ｂ）に示すように、酸化物絶縁体２８０の膜厚が、酸化物２３０ｂと重畳する領域では、酸化物２３０ｂと重畳しない領域より薄くなる。酸化物絶縁体２８０の上面を平坦化することで、絶縁体２７４の被覆性を良好にし、酸化物絶縁体２８０と絶縁体２８１をより確実に離隔することができる。
図１８に示すトランジスタ２００は、図１６に示す工程において、酸化物絶縁膜２８０Ａを厚く成膜し、ＣＭＰ処理を行えばよい。酸化物絶縁膜２８０Ａを厚く成膜することで、酸化物絶縁体２８０の体積をより大きくすることができるので、より多くの酸素を酸化物絶縁体２８０に含有させることができる。よって、サーマルバジェットがより高温、またはより長時間になっても、トランジスタ２００の電気特性及び信頼性の劣化を抑制することができる。
なお、図１８に示すトランジスタ２００においても、絶縁体２４４および酸化物絶縁体２８０が、導電体２４２ａ側と導電体２４２ｂ側で一体化し、導電体２４２ａと導電体２４２ｂの間の領域と重畳して開口を有する構成にしている。ただし、本実施の形態はこれに限られるものではなく、図２に示すトランジスタと同様に、絶縁体２４４および酸化物絶縁体２８０が、導電体２４２ａ側の絶縁体２４４ａおよび酸化物絶縁体２８０ａと、導電体２４２ｂ側の絶縁体２４４ｂおよび酸化物絶縁体２８０ｂと、に分割されている構成にしてもよい。
また、図１９に示すように、酸化物２３０ｃ、酸化物２３０ｄ、絶縁体２５０、および導電体２６０の酸化物絶縁体２８０より上の部分を除去する構成にすることもできる。ここで、絶縁体２７４は、酸化物２３０ｃ、酸化物２３０ｄ、絶縁体２５０、および導電体２６０のそれぞれの上面と接する。絶縁体２７４と、酸化物２３０ｃの上面および酸化物２３０ｄの上面が接することで、酸化物絶縁体２８０と、導電体２６０および絶縁体２５０と、を離隔することができる。
酸化物２３０ｃ、酸化物２３０ｄ、絶縁体２５０、および導電体２６０の酸化物絶縁体２８０より上の部分は、酸化膜２３０Ｃ、酸化膜２３０Ｄ、絶縁膜２５０Ａ、導電膜２６０Ａおよび導電膜２６０Ｂを酸化物絶縁体２８０が露出するまで研磨することによって、除去すればよい。例えば、ＣＭＰ処理を用いて、酸化物２３０ｃ、酸化物２３０ｄ、絶縁体２５０、および導電体２６０の酸化物絶縁体２８０より上の部分を除去すればよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図２０を用いて説明する。
［記憶装置１］
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図２０に示す。本発明の一態様の半導体装置は、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、本実施の形態に係る半導体装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）またはＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に代表されるロジック回路、あるいはＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）またはＮＶＭ（Ｎｏｎ－Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ）に代表されるメモリ回路に適用することができる。
なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００などを用いることができる。また、図２０において、トランジスタ２００として、図２に記載のトランジスタ２００を用いているが、本実施の形態はこれに限られるものではない。例えば、図１３、図１８、および図１９に示すトランジスタ２００を用いることができる。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。また、半導体層にシリコンを用いるトランジスタと比較して、トランジスタ２００は、高温における電気特性が良好である。例えば、トランジスタ２００は、１２５℃乃至１５０℃の温度範囲においても良好な電気特性を示す。また、１２５℃乃至１５０℃の温度範囲において、トランジスタ２００は、トランジスタのオン／オフ比が１０桁以上を有する。別言すると、半導体層にシリコンを用いるトランジスタと比較して、トランジスタ２００は、トランジスタ特性の一例であるオン電流、周波数特性などが高温になるほど優れた特性を有する。
図２０に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。
図２０に示す半導体装置は、トランジスタ２００のスイッチングによって、容量素子１００の電極の一方に充電された電荷が保持可能という特性を有することで、情報の書き込み、保持、読み出しが可能である。また、トランジスタ２００は、ソース、ゲート（フロントゲート）、ドレインに加え、バックゲートが設けられた素子である。すなわち、４端子素子であるため、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）特性を利用したＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、相変化メモリ（Ｐｈａｓｅ－ｃｈａｎｇｅ ｍｅｍｏｒｙ）などに代表される２端子素子と比較して、入出力の独立制御が簡便に行うことができるといった特徴を有する。また、ＭＲＡＭ、ＲｅＲＡＭ、相変化メモリは、情報の書き換えの際に、原子レベルで構造変化が生じる場合がある。一方で図２０に示す半導体装置は、情報の書き換えの際にトランジスタ及び容量素子を利用した電子のチャージ、またはディスチャージにより動作するため、繰り返し書き換え耐性に優れ、構造変化も少ないといった特徴を有する。
また、図２０に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。この場合、トランジスタ３００は、当該メモリセルアレイに接続される読み出し回路、または駆動回路などとして用いることもできる。また、図２０に示す半導体装置をメモリ素子として用いた場合、例えば、駆動電圧が２．５Ｖ、評価環境温度が－４０℃乃至８５℃の範囲において、２００ＭＨｚ以上の動作周波数を実現することができる。
＜トランジスタ３００＞
トランジスタ３００は、基板３１１上に設けられ、ゲート電極として機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ならびにソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、またはｎチャネル型のいずれでもよい。
ここで、図２０に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図２０に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
また、図２０に示すように半導体装置は、トランジスタ３００と、トランジスタ２００とを、積層して設けている。例えば、トランジスタ３００をシリコン系半導体材料で形成し、トランジスタ２００を酸化物半導体で形成することができる。このように、図２０に示す半導体装置は、シリコン系半導体材料と、酸化物半導体とを、ことなるレイヤーに混載して形成することが可能である。また、図２０に示す半導体装置は、シリコン系半導体材料で用いる製造装置と同様のプロセスで作製することが可能であり、高集積化することも可能である。
＜容量素子１００＞
容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０、第２の電極として機能する導電体１２０、および誘電体として機能する絶縁体１３０を有する。
また、例えば、導電体２４０上に設けた導電体１１２と、導電体１１０は、同時に形成することができる。なお、導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
図２０では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
また、絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体１３０として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率（ｈｉｇｈ－ｋ）材料との積層構造を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ－ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
なお、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。このようなｈｉｇｈ－ｋ材料を用いることで、絶縁体１３０を厚くしても容量素子１００の静電容量を十分確保することができる。絶縁体１３０を厚くすることにより、導電体１１０と導電体１２０の間に生じるリーク電流を抑制することができる。
一方、絶縁耐力が大きい材料（低い比誘電率の材料）としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。例えば、ＡＬＤ法を用いて成膜したＳｉＮｘ、ＰＥＡＬＤ法を用いて成膜したＳｉＯｘ、ＡＬＤ法を用いて成膜したＳｉＮｘの順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
また、トランジスタ２００は、酸化物半導体を用いる構成であるため、容量素子１００との相性が優れている。具体的には、酸化物半導体を用いるトランジスタ２００は、オフ電流が小さいため、容量素子１００と組み合わせて用いることで長期にわたり記憶内容を保持することが可能である。
＜配線層＞
各構造体の間には、層間膜、配線、プラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
例えば、基板３１１上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。なお、絶縁体３１５、および導電体３１６は、絶縁体３２０に埋め込まれるように設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２０において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
絶縁体３５４、および導電体３５６上には、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が順に積層して設けられている。また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。
層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
例えば、絶縁体２１２、絶縁体３５２、絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。
また、導電体１１２、または導電体１２０上に設けられる絶縁体１３０、および絶縁体１５０の一方、または両方を抵抗率が１．０×１０１２Ωｃｍ以上１．０×１０１５Ωｃｍ以下、好ましくは５．０×１０１２Ωｃｍ以上１．０×１０１４Ωｃｍ以下、より好ましくは１．０×１０１３Ωｃｍ以上５．０×１０１３Ωｃｍ以下の絶縁体とすることが好ましい。絶縁体１３０、および絶縁体１５０の一方、または両方を上記のような抵抗率を有する絶縁体とすることで、当該絶縁体は、絶縁性を維持しつつ、トランジスタ２００、トランジスタ３００、容量素子１００、および導電体１１２、導電体１２０等の配線間に蓄積される電荷を分散し、該電荷によるトランジスタ、該トランジスタを有する記憶装置の特性不良や静電破壊を抑制することができ、好ましい。このような絶縁体として、窒化シリコン、または窒化酸化シリコンを用いることができる。
また、上記のような抵抗率を有する絶縁体として、絶縁体１４０を導電体１１２の下層に設けてもよい。この場合、絶縁体２８１上に絶縁体１４０を形成し、絶縁体１４０、絶縁体２８１、絶縁体２７４、酸化物絶縁体２８０、絶縁体２２４、絶縁体２２２などに開口部を形成し、当該開口部内に絶縁体２４１の形成や、トランジスタ２００、導電体２１８などと電気的に接続する導電体２４０の形成を行えばよい。絶縁体１４０は、絶縁体１３０、または絶縁体１５０と同様の材料を用いることができる。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１０、絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンなどを用いることができる。
配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、導電体１１０、導電体１１２、導電体１２０等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
＜＜酸化物半導体が設けられた層の配線、またはプラグ＞＞
なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体が設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
例えば、図２０では、絶縁体２８１、絶縁体２７４、酸化物絶縁体２８０、絶縁体２２４、および絶縁体２２２と、導電体２４０との間に、絶縁体２４１を設けるとよい。絶縁体２４１が、絶縁体２８１、絶縁体２７４、酸化物絶縁体２８０、絶縁体２２４、および絶縁体２２２と、導電体２４０との間に存在することで、導電体２４０による、絶縁体に含まれる酸素の吸収、すなわち導電体２４０の酸化を抑制することができる。
つまり、絶縁体２４１を設けることで、酸化物絶縁体２８０または絶縁体２８１などが有する過剰酸素が、導電体２４０に吸収されることを抑制することができる。また、絶縁体２４１を有することで、不純物である水素が、導電体２４０を介して、トランジスタ２００へ拡散することを抑制することができる。
なお、絶縁体２４１としては、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム、酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンなどを用いることができる。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
本実施の形態は、他の実施の形態および実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、図２１および図２２を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
＜記憶装置の構成例＞
図２１（Ａ）にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、データ信号ＷＤＡＴＡは書き込み回路に入力される。
コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
なお、図２１（Ａ）において、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図２１（Ｂ）に示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
図２２に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
［ＤＯＳＲＡＭ］
図２２（Ａ）乃至（Ｃ）に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭと呼ぶ場合がある。図２２（Ａ）に示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（トップゲートと呼ぶ場合がある）、及びバックゲートを有する。
トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図２２（Ｂ）に示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２２（Ｃ）に示すメモリセル１４７３ように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。
また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
［ＮＯＳＲＡＭ］
図２２（Ｄ）乃至（Ｇ）に、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図２２（Ｄ）に示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、トップゲート（単にゲートと呼ぶ場合がある）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。
トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図２２（Ｅ）に示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２２（Ｆ）に示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図２２（Ｇ）に示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用い、容量素子ＣＢとして容量素子１００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至メモリセル１４７７も同様である。
なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２およびトランジスタＭ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
また、図２２（Ｈ）に３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図２２（Ｈ）に示すメモリセル１４７８は、トランジスタＭ４乃至トランジスタＭ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、配線ＲＷＬ、配線ＷＷＬ、配線ＢＧＬ、および配線ＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、配線ＷＢＬに電気的に接続してもよい。
トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
なお、トランジスタＭ５、トランジスタＭ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至トランジスタＭ６がＯＳトランジスタでもよい、この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用い、トランジスタＭ５、トランジスタＭ６としてトランジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に低くすることができる。
なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
本実施の形態に示す構成は、他の実施の形態、実施例などに示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、図２３を用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
図２３（Ａ）に示すように、チップ１２００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１１、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
チップ１２００には、バンプ（図示しない）が設けられ、図２３（Ｂ）に示すように、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
本実施の形態に示す構成は、他の実施の形態、実施例などに示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図２４にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
図２４（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
図２４（Ｂ）はＳＤカードの外観の模式図であり、図２４（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
図２４（Ｄ）はＳＳＤの外観の模式図であり、図２４（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図２５に、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
本発明の一態様に係るＧＰＵ又はチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係る集積回路又はチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図２５に、電子機器の例を示す。
［携帯電話］
図２５（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
情報端末５５００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５５１１に表示するアプリケーション、表示部５５１１に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５５１１に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
［情報端末］
図２５（Ｂ）には、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３と、を有する。
デスクトップ型情報端末５３００は、先述した情報端末５５００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、デスクトップ型情報端末５３００を用いることで、新規の人工知能の開発を行うことができる。
なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図２５（Ａ）、（Ｂ）に図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーションなどが挙げられる。
［電化製品］
図２５（Ｃ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
［ゲーム機］
図２５（Ｄ）は、ゲーム機の一例である携帯ゲーム機５２００を示している。携帯ゲーム機は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、低消費電力の携帯ゲーム機５２００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
更に、携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、人工知能を有する携帯ゲーム機５２００を実現することができる。
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５２００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
また、携帯ゲーム機５２００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
図２５（Ｄ）では、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様のＧＰＵ又はチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵ又はチップを適用するゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［移動体］
本発明の一態様のＧＰＵ又はチップは、移動体である自動車、及び自動車の運転席周辺に適用することができる。
図２５（Ｅ１）は移動体の一例である自動車５７００を示し、図２５（Ｅ２）は、自動車の室内におけるフロントガラス周辺を示す図である。図２５（Ｅ２）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
表示パネル５７０４には、自動車５７００に設けられた撮像装置（図示しない）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
本発明の一態様のＧＰＵ又はチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車５７００の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
［放送システム］
本発明の一態様のＧＰＵ又はチップは、放送システムに適用することができる。
図２５（Ｆ）は、放送システムにおけるデータ伝送を模式的に示している。具体的には、図２５（Ｆ）は、放送局５６８０から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）５６００に届くまでの経路を示している。ＴＶ５６００は、受信装置を備え（図示しない）、アンテナ５６５０で受信された放送信号は、当該受信装置を介して、ＴＶ５６００に送信される。
図２５（Ｆ）では、アンテナ５６５０は、ＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）アンテナを図示しているが、アンテナ５６５０としては、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなども適用できる。
電波５６７５Ａ、電波５６７５Ｂは地上波放送用の放送信号であり、電波塔５６７０は受信した電波５６７５Ａを増幅して、電波５６７５Ｂの送信を行う。各家庭では、アンテナ５６５０で電波５６７５Ｂを受信することで、ＴＶ５６００で地上波ＴＶ放送を視聴することができる。なお、放送システムは、図２５（Ｆ）に示す地上波放送に限定せず、人工衛星を用いた衛星放送、光回線によるデータ放送などとしてもよい。
上述した放送システムは、本発明の一態様のチップを適用して、人工知能を利用した放送システムとしてもよい。放送局５６８０から各家庭のＴＶ５６００に放送データを送信するとき、エンコーダによって放送データの圧縮が行われ、アンテナ５６５０が当該放送データを受信したとき、ＴＶ５６００に含まれる受信装置のデコーダによって当該放送データの復元が行われる。人工知能を利用することによって、例えば、エンコーダの圧縮方法の一である動き補償予測において、表示画像に含まれる表示パターンの認識を行うことができる。また、人工知能を利用したフレーム内予測などを行うこともできる。また、例えば、解像度の低い放送データを受信して、解像度の高いＴＶ５６００で当該放送データの表示を行うとき、デコーダによる放送データの復元において、アップコンバートなどの画像の補間処理を行うことができる。
上述した人工知能を利用した放送システムは、放送データの量が増大する超高精細度テレビジョン（ＵＨＤＴＶ：４Ｋ、８Ｋ）放送に対して好適である。
また、ＴＶ５６００側における人工知能の応用として、例えば、ＴＶ５６００に人工知能を有する録画装置を設けてもよい。このような構成にすることによって、当該録画装置にユーザの好みを人工知能に学習させることで、ユーザの好みにあった番組を自動的に録画することができる。
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、図１に示す、酸化物絶縁体３６、酸化物２２ｂ、および絶縁体２４に対応する試料１Ａ、試料１Ｂ、試料２Ａ、および試料２Ｂを作製し、これらの試料について分析した結果について説明する。
まず、試料１Ａ、試料１Ｂ、試料２Ａ、および試料２Ｂの作製方法について説明する。
まず、試料１Ａ、試料１Ｂ、試料２Ａ、および試料２Ｂで、シリコンウェハを熱酸化し、シリコンウェハ表面に膜厚１００ｎｍ狙いで酸化シリコン膜を形成した。
次に、試料１Ａ、試料１Ｂ、試料２Ａ、および試料２Ｂに、ＡＬＤ法を用いて膜厚７ｎｍを狙って、酸化アルミニウム膜を成膜した。
次に、試料１Ａ、試料１Ｂ、試料２Ａ、および試料２Ｂに、ＰＥＣＶＤ法を用いて膜厚３５ｎｍを狙って、酸化窒化シリコン膜を成膜した。成膜ガスとしてＳｉＨ４ガス１ｓｃｃｍおよびＮ２Ｏガス８００ｓｃｃｍを用い、成膜圧力を４０Ｐａとし、成膜電力を１５０Ｗ（６０ＭＨｚ）とし、基板温度を４００℃とし、電極間距離を２８ｍｍとした。当該酸化窒化シリコン膜が酸化物絶縁体３６に対応する。
次に、試料１Ａ、試料１Ｂ、試料２Ａ、および試料２Ｂに、ＲＦスパッタリング法を用いて膜厚５０ｎｍを狙って、酸化アルミニウム膜を成膜した。なお、酸化アルミニウム膜の成膜には、Ａｌ２Ｏ３ターゲットを用いた。成膜ガスとしてアルゴンガス２５ｓｃｃｍおよび酸素ガス２５ｓｃｃｍを用い、成膜圧力を０．４Ｐａ（キヤノンアネルバ製Ｂ－ＡゲージＢＲＧ－１Ｂによって計測した）とし、成膜電力を２５００Ｗとし、基板温度を２５０℃とし、ターゲット－基板間距離を６０ｍｍとした。当該酸化アルミニウム膜の成膜によって、酸化物絶縁体３６に酸素を添加した。
次に、試料１Ａ、試料１Ｂ、試料２Ａ、および試料２Ｂに、ＣＭＰ処理を行って、当該酸化アルミニウム膜を除去した。
次に、試料１Ａ、試料１Ｂ、試料２Ａ、および試料２Ｂで、上記酸化窒化シリコン膜上に、Ｉｎ－Ｇａ－Ｚｎ酸化物膜（以下、ＩＧＺＯ膜と呼ぶ）を、ＤＣスパッタリング法を用いて膜厚５ｎｍ狙いで成膜した。
試料１Ａおよび試料１Ｂでは、ＩＧＺＯ膜の成膜に、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］ターゲットを用いた（以下、当該ＩＧＺＯ膜をＩＧＺＯ膜（４２３）と呼ぶ）。成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キヤノンアネルバ製ミニチュアゲージＭＧ－２によって計測した）とし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲット－基板間距離を６０ｍｍとした。当該ＩＧＺＯ膜（４２３）が酸化物２２ｂに対応する。
試料２Ａおよび試料２Ｂでは、ＩＧＺＯ膜の成膜に、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］ターゲットを用いた（以下、当該ＩＧＺＯ膜をＩＧＺＯ膜（１３４）と呼ぶ）。成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キヤノンアネルバ製ミニチュアゲージＭＧ－２によって計測した）とし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲット－基板間距離を６０ｍｍとした。当該ＩＧＺＯ膜（１３４）が酸化物２２ｂに対応する。
次に、試料１Ａ、試料１Ｂ、試料２Ａ、および試料２Ｂに、ＰＥＣＶＤ法を用いて膜厚１０ｎｍを狙って、酸化窒化シリコン膜を成膜した。成膜ガスとしてＳｉＨ４ガス１ｓｃｃｍおよびＮ２Ｏガス８００ｓｃｃｍを用い、成膜圧力を２００Ｐａとし、成膜電力を１５０Ｗ（６０ＭＨｚ）とし、基板温度を４００℃とし、電極間距離を２８ｍｍとした。当該酸化窒化シリコン膜が絶縁体２４に対応する。
次に、試料１Ａおよび試料２Ａに、窒素雰囲気下で４００℃１時間の加熱処理を行った。
次に、試料１Ａ、試料１Ｂ、試料２Ａ、および試料２Ｂに、液温６０℃で、アンモニア過水（過酸化水素水とアンモニア水と水の混合液）を用いて、でウェットエッチングを行って、膜厚１０ｎｍの酸化窒化シリコン膜と、膜厚５ｎｍのＩＧＺＯ膜を除去した。
以上のようにして作製した試料１Ａ及び試料１Ｂに、ＴＤＳ分析を行った結果を図２６（Ａ）に示す。また、試料２Ａ及び試料２Ｂに、ＴＤＳ分析を行った結果を図２６（Ｂ）に示す。なお、当該ＴＤＳ分析においては、酸素分子に相当する質量電荷比ｍ／ｚ＝３２の放出量を測定した。図２６（Ａ）（Ｂ）で横軸は基板の加熱温度［℃］をとり、縦軸は質量電荷比の放出量に比例する強度をとる。
図２６（Ａ）に示すＴＤＳプロファイルから、試料１Ａ及び試料１Ｂの酸素分子の放出量を計算すると、試料１Ａは９．５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２であり、試料１Ｂは１．１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２であった。つまり、加熱処理を行った試料１Ａは、加熱処理を行っていない試料１Ｂより酸素分子の放出量が少ない。よって、加熱処理を行った試料１Ａでは、酸化窒化シリコン膜に含まれていた酸素が、ＩＧＺＯ膜（４２３）に拡散していることが推測される。
また、図２６（Ｂ）に示すＴＤＳプロファイルから、試料２Ａ及び試料２Ｂの酸素分子の放出量を計算すると、試料２Ａは９．３×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２であり、試料２Ｂは１．１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２であった。つまり、加熱処理を行った試料２Ａは、加熱処理を行っていない試料２Ｂより酸素分子の放出量が少ない。よって、加熱処理を行った試料２Ａでは、酸化窒化シリコン膜に含まれていた酸素が、ＩＧＺＯ膜（１３４）に拡散していることが推測される。
以上より、図１に係るモデルに示すように、酸化物絶縁体３６に含まれる過剰酸素が、酸化物２２ｂに拡散すること示唆された。
次に、図１に示す、酸化物絶縁体３６、酸化物２２ｂ、絶縁体２４、および導電体２６に対応する試料２Ｃを作製し、ＴＤＳ分析を行った。
試料２Ｃは、試料２Ａの作製工程において、絶縁体２４に対応する酸化窒化シリコン膜の成膜後に、導電体２６に対応する導電膜を成膜した試料である。当該導電膜は、ＣＶＤ装置を用いて、膜厚１０ｎｍの窒化チタン膜、膜厚１５０ｎｍのタングステン膜の順に成膜した導電膜である。
試料２Ａ及び試料２Ｃに、ＴＤＳ分析を行った結果を図２７に示す。なお、当該ＴＤＳ分析においては、酸素分子に相当する質量電荷比ｍ／ｚ＝３２の放出量を測定した。図２７で横軸は基板の加熱温度［℃］をとり、縦軸は質量電荷比の放出量に比例する強度をとる。
図２７に示すように、試料２Ａおよび試料２Ｃのプロファイルはほぼ同様の形状であり、酸素分子の放出量に大きな差は見られなかった。このことから、導電体２６に対応する導電膜の有無によって、酸化物絶縁体３６に対応する酸化窒化シリコンから吸収される酸素の量は変わらないことが示された。
以上より、図１に係るモデルに示すように、酸化物絶縁体３６が酸化物２２ｂを介して絶縁体２４および導電体２６と離隔されることにより、加熱処理時に、酸化物絶縁体３６から過剰な量の酸素が絶縁体２４を介して導電体２６に吸収されないことが示唆される。
２０：トランジスタ、２２：酸化物、２２ａ：酸化物、２２ｂ：酸化物、２４：絶縁体、２６：導電体、２８：導電体、２８ａ：導電体、２８ｂ：導電体、３４：絶縁体、３４ａ：絶縁体、３４ｂ：絶縁体、３６：酸化物絶縁体、３６ａ：酸化物絶縁体、３６ｂ：酸化物絶縁体、２００：トランジスタ、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１８：導電体、２２０：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０Ａ：酸化膜、２３０ｂ：酸化物、２３０Ｂ：酸化膜、２３０ｃ：酸化物、２３０Ｃ：酸化膜、２３０ｄ：酸化物、２３０Ｄ：酸化膜、２３４：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２：導電体、２４２ａ：導電体、２４２Ａ：導電膜、２４２ｂ：導電体、２４２Ｂ：導電体層、２４３：領域、２４３ａ：領域、２４３ｂ：領域、２４４：絶縁体、２４４ａ：絶縁体、２４４Ａ：絶縁膜、２４４ｂ：絶縁体、２４４Ｂ：絶縁体層、２５０：絶縁体、２５０Ａ：絶縁膜、２６０：導電体、２６０ａ：導電体、２６０Ａ：導電膜、２６０ｂ：導電体、２６０Ｂ：導電膜、２７４：絶縁体、２８０：酸化物絶縁体、２８０ａ：酸化物絶縁体、２８０Ａ：酸化物絶縁膜、２８０ｂ：酸化物絶縁体、２８０Ｂ：絶縁体層、２８１：絶縁体、２８４ａ：導電体、２８４Ａ：導電膜、２８４ｂ：導電体、２８４Ｂ：導電体層

Claims (8)

  1. 第１および第２の酸化物と、第１乃至第３の絶縁体と、第１乃至第３の導電体と、第１および第２の酸化物絶縁体と、を有し、
    前記第１の導電体は、前記第１の酸化物の上に配置され、
    前記第２の導電体および前記第３の導電体は、前記第１の導電体を挟んで、前記第１の酸化物の上に配置され、
    前記第１の酸化物絶縁体は、前記第２の導電体の上に配置され、
    前記第２の酸化物絶縁体は、前記第３の導電体の上に配置され、
    前記第２の酸化物は、前記第１の酸化物絶縁体の側面、前記第２の酸化物絶縁体の側面、および前記第１の酸化物の上面に接して配置され、
    前記第１の絶縁体は、前記第１の導電体と前記第２の酸化物の間に配置され、
    前記第２の絶縁体は、前記第２の導電体と前記第１の酸化物絶縁体の間に配置され、
    前記第３の絶縁体は、前記第３の導電体と前記第２の酸化物絶縁体の間に配置され、
    前記第１の酸化物絶縁体および前記第２の酸化物絶縁体は、前記第１乃至前記第３の導電体、前記第１の絶縁体、および前記第１の酸化物と、接しない、半導体装置。
  2. 第１および第２の酸化物と、第１乃至第４の絶縁体と、第１乃至第３の導電体と、第１および第２の酸化物絶縁体と、を有し、
    前記第１の導電体は、前記第１の酸化物の上に配置され、
    前記第２の導電体および前記第３の導電体は、前記第１の導電体を挟んで、前記第１の酸化物の上に配置され、
    前記第１の酸化物絶縁体は、前記第２の導電体の上に配置され、
    前記第２の酸化物絶縁体は、前記第３の導電体の上に配置され、
    前記第２の酸化物は、前記第１の酸化物絶縁体の側面、前記第２の酸化物絶縁体の側面、および前記第１の酸化物の上面に接して配置され、
    前記第１の絶縁体は、前記第１の導電体と前記第２の酸化物の間に配置され、
    前記第１の導電体は、前記第１の酸化物絶縁体と重なる領域と、前記第２の酸化物絶縁体と重なる領域と、を有し、
    前記第１の絶縁体は、前記第１の酸化物絶縁体と重なる領域と、前記第２の酸化物絶縁体と重なる領域と、を有し、
    前記第２の酸化物は、前記第１の酸化物絶縁体と重なる領域と、前記第２の酸化物絶縁体と重なる領域と、を有し、
    前記第２の絶縁体は、前記第２の導電体と前記第１の酸化物絶縁体の間に配置され、
    前記第３の絶縁体は、前記第３の導電体と前記第２の酸化物絶縁体の間に配置され、
    前記第４の絶縁体は、前記第１の酸化物絶縁体、前記第２の酸化物絶縁体、および前記第１の導電体を覆って配置され、
    前記第１の酸化物絶縁体は、前記第２の絶縁体、前記第２の酸化物、および前記第４の絶縁体によって、前記第１の導電体、前記第２の導電体、前記第１の絶縁体、および前記第１の酸化物と、離隔され、
    前記第２の酸化物絶縁体は、前記第３の絶縁体、前記第２の酸化物、および前記第４の絶縁体によって、前記第１の導電体、前記第３の導電体、前記第１の絶縁体、および前記第１の酸化物と、離隔される、半導体装置。
  3. 第１および第２の酸化物と、第１乃至第４の絶縁体と、第１乃至第３の導電体と、第１および第２の酸化物絶縁体と、を有し、
    前記第１の導電体は、前記第１の酸化物の上に配置され、
    前記第２の導電体および前記第３の導電体は、前記第１の導電体を挟んで、前記第１の酸化物の上に配置され、
    前記第１の酸化物絶縁体は、前記第２の導電体の上に配置され、
    前記第２の酸化物絶縁体は、前記第３の導電体の上に配置され、
    前記第２の酸化物は、前記第１の酸化物絶縁体の側面、前記第２の酸化物絶縁体の側面、および前記第１の酸化物の上面に接して配置され、
    前記第１の絶縁体は、前記第１の導電体と前記第２の酸化物の間に配置され、
    前記第１の導電体は、前記第１の酸化物絶縁体と重なる領域と、前記第２の酸化物絶縁体と重なる領域と、を有し、
    前記第１の絶縁体は、前記第１の酸化物絶縁体と重なる領域と、前記第２の酸化物絶縁体と重なる領域と、を有し、
    前記第２の酸化物は、前記第１の酸化物絶縁体と重なる領域と、前記第２の酸化物絶縁体と重なる領域と、を有し、
    前記第４の絶縁体は、前記第２の導電体の側面と、前記第１の酸化物の側面に接して配置され、
    前記第４の絶縁体は、前記第３の導電体の側面と、前記第１の酸化物の側面に接して配置され、
    前記第４の絶縁体は、前記第１の酸化物絶縁体、前記第２の酸化物絶縁体、および前記第１の導電体の上に配置され、
    前記第１の酸化物絶縁体は、前記第２の絶縁体、前記第２の酸化物、および前記第４の絶縁体によって、前記第１の導電体、前記第２の導電体、前記第１の絶縁体、および前記第１の酸化物と、離隔され、
    前記第２の酸化物絶縁体は、前記第３の絶縁体、前記第２の酸化物、および前記第４の絶縁体によって、前記第１の導電体、前記第３の導電体、前記第１の絶縁体、および前記第１の酸化物と、離隔される、半導体装置。
  4. 請求項２または請求項３において、
    前記第４の絶縁体は、前記第１の酸化物絶縁体の上面および前記第２の酸化物絶縁体の上面に接する、半導体装置。
  5. 請求項２または請求項３において、
    前記第４の絶縁体は、アルミニウムを含む酸化物である、半導体装置。
  6. 請求項１乃至請求項３のいずれか一項において、
    前記第１の酸化物、および前記第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する、半導体装置。
  7. 請求項１乃至請求項３のいずれか一項において、
    さらに、前記第１の酸化物の下に第３の酸化物が設けられ、
    前記第３の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有し、
    前記第３の酸化物における元素Ｍに対するＩｎの原子数比は、前記第１の酸化物における元素Ｍに対するＩｎの原子数比より小さい、半導体装置。
  8. 請求項１乃至請求項３のいずれか一項において、
    さらに、前記第２の酸化物と前記第１の絶縁体の間に第４の酸化物が設けられ、
    前記第４の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有し、
    前記第４の酸化物における元素Ｍに対するＩｎの原子数比は、前記第２の酸化物における元素Ｍに対するＩｎの原子数比より小さい、半導体装置。
JP2020531830A 2018-07-27 2019-07-16 半導体装置 Active JP7268027B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023069136A JP7420999B2 (ja) 2018-07-27 2023-04-20 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018141425 2018-07-27
JP2018141425 2018-07-27
PCT/IB2019/056049 WO2020021383A1 (ja) 2018-07-27 2019-07-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023069136A Division JP7420999B2 (ja) 2018-07-27 2023-04-20 半導体装置

Publications (3)

Publication Number Publication Date
JPWO2020021383A1 JPWO2020021383A1 (ja) 2021-08-12
JPWO2020021383A5 JPWO2020021383A5 (ja) 2022-07-21
JP7268027B2 true JP7268027B2 (ja) 2023-05-02

Family

ID=69182220

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020531830A Active JP7268027B2 (ja) 2018-07-27 2019-07-16 半導体装置
JP2023069136A Active JP7420999B2 (ja) 2018-07-27 2023-04-20 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023069136A Active JP7420999B2 (ja) 2018-07-27 2023-04-20 半導体装置

Country Status (4)

Country Link
US (2) US11804551B2 (ja)
JP (2) JP7268027B2 (ja)
TW (1) TW202025447A (ja)
WO (1) WO2020021383A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594624B2 (en) * 2018-12-13 2023-02-28 Intel Corporation Transistor structures formed with 2DEG at complex oxide interfaces
US20230029141A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company Embedded double side heating phase change random access memory (pcram) device and method of making same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017072627A1 (ja) 2015-10-28 2017-05-04 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法
JP2017130647A (ja) 2015-12-11 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716139B (zh) 2009-12-25 2018-03-30 株式会社半导体能源研究所 半导体装置
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN108305895B (zh) 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
JP2015149414A (ja) * 2014-02-06 2015-08-20 株式会社東芝 半導体装置及び撮像装置
KR20160132982A (ko) 2014-03-18 2016-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
WO2016016761A1 (en) 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
WO2016166628A1 (en) * 2015-04-13 2016-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP6717815B2 (ja) 2015-05-28 2020-07-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102556718B1 (ko) 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
US9954003B2 (en) 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2018073995A (ja) * 2016-10-28 2018-05-10 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11088286B2 (en) 2017-09-15 2021-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017072627A1 (ja) 2015-10-28 2017-05-04 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法
JP2017130647A (ja) 2015-12-11 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器

Also Published As

Publication number Publication date
US20210280718A1 (en) 2021-09-09
JPWO2020021383A1 (ja) 2021-08-12
WO2020021383A1 (ja) 2020-01-30
JP7420999B2 (ja) 2024-01-23
JP2023086839A (ja) 2023-06-22
US11804551B2 (en) 2023-10-31
TW202025447A (zh) 2020-07-01
US20240113226A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
JP7264894B2 (ja) 半導体装置
JP7332480B2 (ja) 半導体装置の作製方法
JP7229669B2 (ja) 半導体装置、および半導体装置の作製方法
JP7240383B2 (ja) 半導体装置
JP7163360B2 (ja) 半導体装置、および半導体装置の作製方法
JP7200121B2 (ja) 半導体装置
JP7420999B2 (ja) 半導体装置
JP2023040194A (ja) 半導体装置
JP2023011801A (ja) 半導体装置
JP7317802B2 (ja) 半導体装置
JP7235418B2 (ja) 半導体装置の作製方法
JP7221216B2 (ja) 半導体装置
JP7254462B2 (ja) 半導体装置の作製方法
JP7132318B2 (ja) 半導体装置
JP2022183244A (ja) 半導体装置
JP7391875B2 (ja) 半導体装置
JP7322008B2 (ja) 半導体装置
WO2020115604A1 (ja) 半導体装置、および半導体装置の作製方法
WO2019145807A1 (ja) 半導体装置、および半導体装置の作製方法
JP7287970B2 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019166914A1 (ja) 半導体装置、および半導体装置の作製方法
JP7237944B2 (ja) 半導体装置、および半導体装置の作製方法
JP7130738B2 (ja) 半導体装置
WO2020075022A1 (ja) トランジスタ、半導体装置、および電子機器
JP2023086851A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230420

R150 Certificate of patent or registration of utility model

Ref document number: 7268027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150