TW202025447A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202025447A
TW202025447A TW108125759A TW108125759A TW202025447A TW 202025447 A TW202025447 A TW 202025447A TW 108125759 A TW108125759 A TW 108125759A TW 108125759 A TW108125759 A TW 108125759A TW 202025447 A TW202025447 A TW 202025447A
Authority
TW
Taiwan
Prior art keywords
oxide
insulator
conductor
oxygen
addition
Prior art date
Application number
TW108125759A
Other languages
English (en)
Inventor
松林大介
柳澤悠一
高橋正弘
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202025447A publication Critical patent/TW202025447A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一種具有良好電特性的半導體裝置。本發明的一個實施方式是一種半導體裝置，其中第一至第三導電體配置在第一氧化物上，第一及第二氧化物絕緣體分別配置在第二及第三導電體上，第二氧化物以與第一氧化物絕緣體的側面、第二氧化物絕緣體的側面及第一氧化物的頂面接觸的方式配置，第一絕緣體配置在第一導電體和第二氧化物之間，並且第一氧化物絕緣體及第二氧化物絕緣體不與第一至第三導電體、第一絕緣體及第一氧化物接觸。

Description

半導體裝置
本發明的一個實施方式係關於一種半導體裝置及半導體裝置的製造方法。此外，本發明的一個實施方式係關於一種半導體晶圓、模組以及電子裝置。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等的半導體元件之外，半導體電路、運算裝置或記憶體裝置也是半導體裝置的一個實施方式。顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、攝像裝置及電子裝置等有時包括半導體裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
近年來，已對半導體裝置進行開發，主要使用LSI、CPU、記憶體。CPU是包括從半導體晶圓分開的半導體積體電路(至少包括電晶體及記憶體)且形成有作為連接端子的電極的半導體元件的集合體。
LSI、CPU、記憶體等的半導體電路(IC晶片)安裝在例如印刷線路板等電路板上，並用作各種電子裝置的部件之一。
此外，藉由使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等電子器件。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。作為其他材料，氧化物半導體受到關注。
另外，已知使用氧化物半導體的電晶體的洩漏電流在非導通狀態下極低。例如，已公開了應用了使用氧化物半導體的電晶體的洩漏電流低的特性的低功耗CPU等(參照專利文獻1)。另外，例如，已公開了利用使用氧化物半導體的電晶體的洩漏電流低的特性實現存儲內容的長期保持的記憶體裝置等(參照專利文獻2)。
另外，近年來，隨著電子裝置的小型化和輕量化，對高密度的積體電路的要求提高。此外，有提高包括積體電路的半導體裝置的生產率的需求。
[專利文獻1] 日本專利申請公開第2012-257187號公報 [專利文獻2] 日本專利申請公開第2011-151383號公報
本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種可靠性良好的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種通態電流高的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種具有高的頻率特性的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種關態電流低的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種功耗得到降低的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種能夠實現微型化或高積體化的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置。
本發明的一個實施方式的目的之一是提供一種能夠長期間保持資料的半導體裝置。本發明的一個實施方式的目的之一是提供一種資料的寫入速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種設計彈性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠抑制功耗的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
注意，這些目的的記載不妨礙其他目的的存在。注意，本發明的一個實施方式並不需要實現所有上述目的。除上述目的外的目的從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並且可以從所述描述中衍生。
本發明的一個實施方式是一種半導體裝置，包括第一及第二氧化物、第一至第三絕緣體、第一至第三導電體以及第一及第二氧化物絕緣體，第一導電體配置在第一氧化物上，第二導電體及第三導電體夾著第一導電體配置在第一氧化物上，第一氧化物絕緣體配置在第二導電體上，第二氧化物絕緣體配置在第三導電體上，第二氧化物以與第一氧化物絕緣體的側面、第二氧化物絕緣體的側面及第一氧化物的頂面接觸的方式配置，第一絕緣體配置在第一導電體和第二氧化物之間，第二絕緣體配置在第二導電體和第一氧化物絕緣體之間，第三絕緣體配置在第三導電體和第二氧化物絕緣體之間，第一氧化物絕緣體及第二氧化物絕緣體不與第一至第三導電體、第一絕緣體及第一氧化物接觸。
另外，本發明的其他一個實施方式是一種半導體裝置，包括第一及第二氧化物、第一至第四絕緣體、第一至第三導電體以及第一及第二氧化物絕緣體，第一導電體配置在第一氧化物上，第二導電體及第三導電體夾著第一導電體配置在第一氧化物上，第一氧化物絕緣體配置在第二導電體上，第二氧化物絕緣體配置在第三導電體上，第二氧化物以與第一氧化物絕緣體的側面、第二氧化物絕緣體的側面及第一氧化物的頂面接觸的方式配置，第一絕緣體配置在第一導電體和第二氧化物之間，第一導電體、第一絕緣體及第二氧化物的一部分與第一氧化物絕緣體的一部分及第二氧化物絕緣體的一部分重疊，第二絕緣體配置在第二導電體和第一氧化物絕緣體之間，第三絕緣體配置在第三導電體和第二氧化物絕緣體之間，第四絕緣體以覆蓋第一氧化物絕緣體、第二氧化物絕緣體及第一導電體的方式配置，第一氧化物絕緣體與第一導電體、第二導電體、第一絕緣體及第一氧化物被第二絕緣體、第二氧化物及第四絕緣體分離，第二氧化物絕緣體與第一導電體、第三導電體、第一絕緣體及第一氧化物被第三絕緣體、第二氧化物及第四絕緣體分離。
另外，本發明的其他一個實施方式是一種半導體裝置，包括第一及第二氧化物、第一至第四絕緣體、第一至第三導電體以及第一及第二氧化物絕緣體，第一導電體配置在第一氧化物上，第二導電體及第三導電體夾著第一導電體配置在第一氧化物上，第一氧化物絕緣體配置在第二導電體上，第二氧化物絕緣體配置在第三導電體上，第二氧化物以與第一氧化物絕緣體的側面、第二氧化物絕緣體的側面及第一氧化物的頂面接觸的方式配置，第一絕緣體配置在第一導電體和第二氧化物之間，第一導電體、第一絕緣體及第二氧化物的一部分與第一氧化物絕緣體的一部分及第二氧化物絕緣體的一部分重疊，第二絕緣體以與第二導電體的頂面及側面、第一氧化物的側面接觸的方式配置，第三絕緣體以與第三導電體的頂面及側面、第一氧化物的側面接觸的方式配置，第四絕緣體配置在第一氧化物絕緣體、第二氧化物絕緣體及第一導電體上，第一氧化物絕緣體與第一導電體、第二導電體、第一絕緣體及第一氧化物被第二絕緣體、第二氧化物及第四絕緣體分離，第二氧化物絕緣體與第一導電體、第三導電體、第一絕緣體及第一氧化物被第三絕緣體、第二氧化物及第四絕緣體分離。
在上述半導體裝置中，第一氧化物絕緣體及第二氧化物絕緣體的與第一氧化物重疊的區域的膜厚度也可以比不與第一氧化物重疊的區域薄。另外，在上述半導體裝置中，第一氧化物絕緣體和第二氧化物絕緣體形成為一體且包括與第二導電體和第三導電體之間的區域重疊的開口，第二絕緣體和第三絕緣體形成為一體且包括與第二導電體與第三導電體之間的區域重疊的開口。
在上述半導體裝置中，第四絕緣體較佳為與第一氧化物絕緣體的頂面及第二氧化物絕緣體的頂面接觸。另外，在上述半導體裝置中，第四絕緣體較佳為含有鋁的氧化物。另外，在上述半導體裝置中，第四絕緣體較佳為與第一氧化物絕緣體及第二氧化物絕緣體相比不容易使氧擴散。
在上述半導體裝置中，第二絕緣體及第三絕緣體較佳為與第一氧化物絕緣體及第二氧化物絕緣體相比不容易使氧擴散。
在上述半導體裝置中，第一氧化物及第二氧化物較佳為包含In、元素M(M是Al、Ga、Y或Sn)、Zn。
在上述半導體裝置中，較佳的是，在第一氧化物之下還設置有第三氧化物，第三氧化物包含In、元素M(M是Al、Ga、Y或Sn)、Zn，第三氧化物中的相對於元素M的In的原子個數比小於第一氧化物中的相對於元素M的In的原子個數比。
在上述半導體裝置中，較佳的是，在第二氧化物和第一絕緣體之間還設置有第四氧化物，第四氧化物包含In、元素M(M是Al、Ga、Y或Sn)、Zn，第四氧化物中的相對於元素M的In的原子個數比小於第二氧化物中的相對於元素M的In的原子個數比。
根據本發明的一個實施方式可以提供一種具有良好的電特性的半導體裝置。此外，根據本發明的一個實施方式可以提供一種可靠性良好的半導體裝置。此外，根據本發明的一個實施方式可以提供一種通態電流高的半導體裝置。另外，根據本發明的一個實施方式可以提供一種具有高的頻率特性的半導體裝置。另外，根據本發明的一個實施方式可以提供一種關態電流低的半導體裝置。另外，根據本發明的一個實施方式可以提供一種功耗得到降低的半導體裝置。另外，根據本發明的一個實施方式可以提供一種能夠實現微型化或高積體化的半導體裝置。另外，根據本發明的一個實施方式可以提供一種生產率高的半導體裝置。
另外，根據本發明的一個實施方式，可以提供一種能夠長期間保持資料的半導體裝置。根據本發明的一個實施方式，可以提供一種資料寫入速度快的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種設計彈性高的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種能夠抑制功耗的半導體裝置。另外，可以提供一種新穎的半導體裝置。
注意，這些效果的記載不妨礙其他效果的存在。注意，本發明的一個實施方式並不需要實現所有上述效果。除上述效果外的效果從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並且可以從所述描述中衍生。
下面，參照圖式對實施方式進行說明。注意，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面所示的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不侷限於圖式中的尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等被非意圖性地蝕刻，但是為了便於理解有時省略圖示。另外，在圖式中，有時在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
另外，尤其在俯視圖(也稱為平面圖)或立體圖等中，為了便於對發明的理解，有時省略部分組件的記載。另外，有時省略部分隱藏線等的記載。
此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等中所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。此外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於說明書中所說明的詞句，根據情況可以適當地換詞句。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，圖式或文中所示的連接關係以外的連接關係也在圖式或文中公開了。
在此，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時互相調換。因此，在本說明書等中，有時源極和汲極可以相互調換。
在本說明書等中，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(以下，也稱為“實效通道寬度”)和電晶體的俯視圖所示的通道寬度(以下，也稱為“外觀上的通道寬度”)不同。例如，在閘極電極覆蓋半導體的側面時，有時因為實效的通道寬度大於外觀上的通道寬度，所以不能忽略其影響。例如，在微型且閘極電極覆蓋半導體的側面的電晶體中，有時形成在半導體的側面上的通道形成區域的比例增高。在此情況下，實效的通道寬度大於外觀上的通道寬度。
在上述情況下，有時難以藉由實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要一個假設，亦即已知半導體的形狀。因此，當半導體的形狀不確定時，難以準確地測定實效通道寬度。
在本說明書中，在簡單地描述為“通道寬度”時，有時是指外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度等的值。
注意，半導體的雜質例如是指半導體的主要成分之外的元素。例如，濃度小於0.1atomic%的元素可以說是雜質。有時由於包含雜質，例如造成半導體的DOS (Density of States：態密度)變高，結晶性降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半導體的主要成分外的過渡金屬等。例如，有氫、鋰、鈉、矽、硼、磷、碳、氮等。在是氧化物半導體的情況下，有時水也作為雜質起作用。此外，在半導體是矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，在本說明書等中，氧氮化矽是指氧含量大於氮含量的物質。此外，氮氧化矽是指氮含量大於氧含量的物質。
注意，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。
在本說明書等中，“平行”是指兩條直線形成的角度為-10˚以上且10˚以下的狀態。因此，也包括該角度為-5˚以上且5˚以下的狀態。“大致平行”是指兩條直線形成的角度為-30˚以上且30˚以下的狀態。另外，“垂直”是指兩條直線的角度為80˚以上且100˚以下的狀態。因此，也包括該角度為85˚以上且95˚以下的狀態。“大致垂直”是指兩條直線形成的角度為60˚以上且120˚以下的狀態。
注意，在本說明書中，障壁膜是指具有抑制水、氫等雜質及氧的透過的功能的膜，在該障壁膜具有導電性的情況下，有時被稱為導電障壁膜。
在本說明書等中，金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor，也可以簡稱為OS)等。例如，在將金屬氧化物用於電晶體的半導體層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，可以將OS FET或OS電晶體稱為包含氧化物或氧化物半導體的電晶體。
注意，在本說明書等中，常關閉是指：在不對閘極供應電位或者對閘極供應接地電位時流過電晶體的每通道寬度1μm的電流在室溫下為1×10-20 A以下，在85℃下為1×10-18 A以下，或在125℃下為1×10-16 A以下。
實施方式1 以下，說明根據本發明的一個實施方式的半導體裝置的結構及其特徵。
在圖1中示出與本發明的一個實施方式有關的半導體裝置的電晶體20的剖面圖。
如圖1所示，電晶體20包括氧化物22a、氧化物22a上的導電體26、夾著導電體26分開地配置在氧化物22a上的導電體28a以及導電體28b、導電體28a上的氧化物絕緣體36a、導電體28b上的氧化物絕緣體36b、以與氧化物絕緣體36a的側面、氧化物絕緣體36b的側面以及22a的頂面接觸的方式配置的氧化物22b、配置在導電體26與氧化物22b之間的絕緣體24、配置在導電體28a與氧化物絕緣體36a之間的絕緣體34a以及配置在導電體28b與氧化物絕緣體36b之間的絕緣體34b。注意，下面有時將氧化物22a與氧化物22b一併稱為氧化物22。另外，有時將導電體28a與導電體28b一併稱為導電體28。另外，有時將絕緣體34a與絕緣體34b一併稱為絕緣體34。另外，有時將氧化物絕緣體36a與氧化物絕緣體36b一併稱為氧化物絕緣體36。
在此，導電體28a及導電體28b分別被用作電晶體20的源極電極或汲極電極。另外，導電體26被用作電晶體20的閘極電極，絕緣體24被用作電晶體20的閘極絕緣體。
絕緣體34較佳為具有抑制氧(例如，氧原子、氧分子等)的擴散的功能(不容易使上述氧透過)。例如，絕緣體34較佳為與氧化物絕緣體36相比不容易使氧透過。作為這樣對氧具有阻擋性的絕緣體，例如使用包含鋁和鉿中的一者或兩者的氧化物即可。另外，作為對氧具有阻擋性的絕緣體，例如也可以使用包含矽的氮化物或包含矽的氮氧化物。另外，作為對氧具有阻擋性的絕緣體，例如也可以將上述氧化物或氮化物層疊的絕緣膜。
另外，絕緣體34較佳為具有抑制氫(例如，氫原子、氫分子等中的至少一個)的擴散的功能。例如，絕緣體34較佳為與氧化物絕緣體36相比不容易使氫透過。作為這樣對氫具有阻擋性的絕緣體，例如可以使用包含矽的氮化物或包含矽的氮氧化物。
另外，氧化物絕緣體36較佳為包含藉由加熱脫離的氧。另外，氧化物絕緣體36也可以包含超過化學計量組成的氧。注意，以下有時將藉由加熱脫離的氧稱為過量氧。氧化物絕緣體36a及氧化物絕緣體36b較佳為不與導電體26、導電體28a、導電體28b、絕緣體24及氧化物22a接觸。
在此，氧化物絕緣體36a的導電體26一側的側面較佳為與氧化物22b接觸。再者，氧化物絕緣體36a的頂面的一部分也可以被氧化物22b覆蓋。同樣地，氧化物絕緣體36b中的導電體26一側的側面較佳為與氧化物22b接觸。再者，氧化物絕緣體36b的頂面的一部分也可以被氧化物22b覆蓋。藉由採用上述結構，可以將包含在氧化物絕緣體36中的氧透過氧化物22b供應到氧化物22a與氧化物22b的介面附近及氧化物22a。並且，藉由採用上述結構，可以將氧化物絕緣體36與導電體26及絕緣體24被氧化物22b分離。由此，可以防止包含在氧化物絕緣體36中的氧直接擴散到導電體26及絕緣體24。
另外，氧化物絕緣體36a的底面較佳為與絕緣體34a接觸。在此，絕緣體34a較佳為與氧化物22b的側面及導電體28a的頂面接觸。同樣地，氧化物絕緣體36b的底面較佳為與絕緣體34b接觸。在此，絕緣體34b較佳為與氧化物22b的側面及導電體28b的頂面接觸。藉由採用上述結構，可以將氧化物絕緣體36與導電體28及氧化物22a被絕緣體34分離。由此，可以防止包含在氧化物絕緣體36中的氧直接擴散到導電體28及氧化物22a。
注意，在圖1中，絕緣體34具有在導電體28a一側配置絕緣體34a且在導電體28b一側配置絕緣體34b的結構，但是不侷限於此。例如，絕緣體34也可以具有絕緣體34a與絕緣體34b形成為一體且包括與導電體28a和導電體28b之間的區域重疊的開口的結構。同樣地，氧化物絕緣體36也可以具有氧化物絕緣體36a與氧化物絕緣體36b形成為一體且包括與導電體28a和導電體28b之間的區域重疊的開口的結構。
另外，也可以在電晶體20上設置被用作層間膜的絕緣體。注意，被用作層間膜的絕緣體較佳為不與氧化物絕緣體36接觸。例如，在用作層間膜的絕緣體和氧化物絕緣體36之間配置與絕緣體34同樣的絕緣體即可。藉由採用上述結構，可以防止包含在氧化物絕緣體36中的氧透過被用作層間膜的絕緣體擴散到導電體26、導電體28、絕緣體24及氧化物22a。
氧化物22a在導電體28a與導電體28b之間的區域具有通道形成區域，並且在與導電體28a(導電體28b)重疊的區域附近以夾著通道形成區域的方式具有源極區域及汲極區域。有時源極區域及/或汲極區域具有向導電體28a(導電體28b)內側突出的形狀。另外，電晶體20的通道形成區域有時除了在氧化物22a以外還在氧化物22a與氧化物22b的介面附近及/或氧化物22b中形成。
在此，在電晶體20中，作為氧化物22a及氧化物22b較佳為使用被用作氧化物半導體的金屬氧化物(以下也稱為氧化物半導體)。例如，作為成為氧化物22a及氧化物22b的金屬氧化物，較佳為使用其能隙為2eV以上，較佳為2.5eV以上的金屬氧化物。如此，使用能隙較寬的金屬氧化物的電晶體的關態電流(洩漏電流)低。藉由使用這種電晶體，可以提供一種低功耗的半導體裝置。
例如，作為氧化物22a及氧化物22b較佳為使用In-M-Zn氧化物(元素M為選自鋁、鎵、釔、錫、銅、釩、鈹、硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種)等金屬氧化物。尤其是，作為元素M較佳為使用鋁、鎵、釔或錫。此外，作為氧化物22a及氧化物22b也可以使用In-Ga氧化物、In-Zn氧化物。
在此，用於氧化物22a的金屬氧化物的相對於元素M的In的原子個數比也可以大於用於氧化物22b的金屬氧化物的相對於元素M的In的原子個數比。像這樣，藉由在氧化物22a上設置氧化物22b，可以抑制雜質從形成在氧化物22b的上方的結構物擴散到氧化物22a。此外，藉由使氧化物22a與氧化物22b包含氧之外的共同元素(為主要成分)，可以降低氧化物22a與氧化物22b的介面的缺陷態密度。因為可以降低氧化物22a與氧化物22b的介面的缺陷態密度，所以介面散射給載子傳導帶來的影響小，從而可以得到高通態電流。
氧化物22a較佳為具有結晶性。尤其是，較佳為使用CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)作為氧化物22a。另外，與氧化物22a同樣，氧化物22b也可以具有結晶性的結構。
CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。
奈米晶基本上為六角形，但是不侷限於正六角形，有時為非正六角形。另外，奈米晶有時在畸變中具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸變附近也觀察不到明確的晶界(也稱為grain boundary)。亦即，可知由於晶格排列畸變，可抑制晶界的形成。這是由於CAAC-OS因為a-b面方向上的氧原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等而能夠包容畸變。
CAAC-OS有具有層狀結晶結構(也稱為層狀結構)的傾向，在該層狀結晶結構中層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M，Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In，M)層。
CAAC-OS是結晶性高的金屬氧化物。另一方面，在CAAC-OS中不容易觀察明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。此外，金屬氧化物的結晶性有時因雜質的進入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷(也稱為VO (oxygen vacancy))等)少的金屬氧化物。因此，包含CAAC-OS的金屬氧化物的物理性質穩定。因此，具有CAAC-OS的金屬氧化物具有耐熱性及高可靠性。
在此，說明使用X射線繞射(XRD：X-Ray Diffraction)進行分析的CAAC-OS的例子。例如，當利用out-of-plane法分析包含InGaZnO4 結晶的CAAC-OS的結構時，在繞射角(2θ)為31˚附近時常出現峰值。由於該峰值來源於InGaZnO4 結晶的(009)面，由此可以說在CAAC-OS中結晶具有c軸配向性，並且c軸沿大致垂直於CAAC-OS的被形成面或頂面的方向配向。
接著，說明利用電子繞射分析的CAAC-OS。例如，當對包含InGaZnO4 結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子束時，可能會獲得繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4 結晶的(009)面的斑點。因此，電子繞射也示出CAAC-OS所包含的結晶具有c軸配向性，並且c軸沿大致垂直於CAAC-OS的被形成面或頂面的方向配向。另一方面，當對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時，確認到環狀繞射圖案。因此，可以說使用電子束的電子繞射也示出CAAC-OS所包含的結晶的a軸和b軸不具有配向性。
在此，使用圖1說明根據本實施方式的電晶體20的製造工程中或製造之後進行加熱處理時的包含在氧化物絕緣體36中的氧的移動。圖1所示的箭頭表示氧(例如，氧原子、氧分子等)的移動例子，白色圓圈表示形成在氧化物22中的氧缺陷。
在使用氧化物半導體的電晶體中，如果氧化物半導體中的形成通道的區域存在雜質及氧缺陷，電特性則容易變動，有時降低可靠性。另外，在氧化物半導體中的形成通道的區域中存在有氧缺陷或者雜質(典型的是氫)被該氧缺陷吸收時，電晶體容易成為常開啟特性。氧化物半導體有在進行加熱處理時其中的氧脫離而形成氧缺陷的擔憂。
例如，如圖1所示，藉由電晶體20的製造工程中或製造電晶體20之後的加熱處理，有時氧從氧化物22a吸收到導電體28a及導電體28b而在氧化物22a中形成氧缺陷。在此，氧化物22中的氧以藉由上述加熱處理擴散到氧化物22中，以便減少氧缺陷的濃度梯度。換言之，形成在氧化物22a與導電體28的介面附近的氧缺陷擴散到氧化物22中。由此，也在氧化物22中的被用作通道形成區域的部分形成氧缺陷。
相對於此，採用在氧化物半導體附近設置包含過量氧的絕緣體且在進行加熱處理時可以從該絕緣體向氧化物半導體供應氧的結構即可。如上所述，在本實施方式所示的半導體裝置中，以與氧化物22b接觸的方式設置包含過量氧的氧化物絕緣體36。如圖1所示，藉由進行上述加熱處理，使氧從氧化物絕緣體36脫離而以填補氧化物絕緣體36與氧化物22b的介面附近的氧缺陷的方式擴散該氧。與上述同樣，從氧化物絕緣體36供應的氧也擴散到氧化物22中，以便減少氧缺陷的濃度梯度。由此，也在氧化物22中的被用作通道形成區域的部分擴散氧而減少氧缺陷。
在此，較佳為在上述加熱處理中從氧化物絕緣體36不奪取過多的氧。例如，在以與氧化物絕緣體36接觸的方式配置導電體26、導電體28a及導電體28b時，有包含在氧化物絕緣體36中的氧被上述導電體吸收而不容易供應到氧化物22的擔憂。另外，例如，在以與氧化物絕緣體36接觸的方式配置絕緣體24時，有包含在氧化物絕緣體36中的氧透過絕緣體24吸收到導電體26而不容易供應到氧化物22的擔憂。
如上所述，在本實施方式所示的半導體裝置中，包含過量氧的氧化物絕緣體36與導電體26及絕緣體24被氧化物22b分離。並且，包含過量氧的氧化物絕緣體36與導電體28被絕緣體34分離。因此，即使進行上述加熱處理，包含在氧化物絕緣體36中的氧不會過多地擴散到導電體26、絕緣體24、導電體28a及導電體28b。由此，由於在上述加熱處理中氧化物絕緣體36中的氧不是顯著地減少，所以可以從氧化物絕緣體36向氧化物22供應氧。
另外，在氧化物22的通道形成區域與絕緣體24的介面供應過量氧時，有時在通道形成區域與絕緣體24的介面形成缺陷態而電晶體20的可靠性降低。相對於此，在本實施方式中，藉由使氧化物絕緣體36與絕緣體24分離，來抑制對絕緣體24供應氧。由此，可以防止在通道形成區域與絕緣體24的介面形成缺陷態，可以抑制電晶體20的可靠性降低。
另外，在向氧化物22的通道形成區域供應過量氧時，有時因電壓、高溫等壓力而通道形成區域的過量氧的結構變化，電晶體20的可靠性降低。相對於此，在本實施方式中，不是從氧化物絕緣體36直接向通道形成區域供應氧，而是透過氧化物22b向通道形成區域供應氧。由此，供應到通道形成區域的氧的量可以在氧化物22b緩和，從而在通道形成區域供應過量氧且可以抑制電晶體20的可靠性降低。
如上所述，藉由進行電晶體20的製造工程中或製造電晶體20之後的加熱處理，由於從氧化物絕緣體36供應的氧，可以減少產生在氧化物22中的氧缺陷。另外，此時，可以抑制氧化物22的通道形成區域附近及氧化物22的通道形成區域與絕緣體24的介面附近供應過量氧。如此，可以抑制過度加熱處理(熱積存：thermal budget)所帶來的電晶體20的電特性及可靠性的降低，從而可以提供電特性及可靠性良好的半導體裝置。
另外，氧化物22b較佳為CAAC-OS。CAAC-OS具有：與c軸方向相比，在a-b面方向更容易使氧擴散的性質。在此，氧化物22b離氧化物22a遠的區域以氧化物絕緣體36、絕緣體34及導電體28為被形成面形成。由此，與絕緣體24的方向相比，從氧化物絕緣體36向氧化物22b供應的氧在氧化物22a的方向更容易擴散。
根據本發明的一個實施方式可以提供一種具有良好的電特性的半導體裝置。此外，根據本發明的一個實施方式可以提供一種可靠性良好的半導體裝置。此外，根據本發明的一個實施方式可以提供一種通態電流高的半導體裝置。另外，根據本發明的一個實施方式可以提供一種具有高的頻率特性的半導體裝置。另外，根據本發明的一個實施方式可以提供一種關態電流低的半導體裝置。另外，根據本發明的一個實施方式可以提供一種功耗得到降低的半導體裝置。另外，根據本發明的一個實施方式可以提供一種能夠實現微型化或高積體化的半導體裝置。另外，根據本發明的一個實施方式可以提供一種生產率高的半導體裝置。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式2 下面參照圖2A至圖19C說明上述實施方式所示的半導體裝置的具體結構的一個例子。
＜半導體裝置的結構例子＞ 圖2A、圖2B及圖2C是根據本發明的一個實施方式的電晶體200及電晶體200附近周圍的俯視圖及剖面圖。電晶體200對應於上述實施方式所示的電晶體20。
圖2A是包括電晶體200的半導體裝置的俯視圖。圖2B和圖2C是該半導體裝置的剖面圖。在此，圖2B是沿著圖2A中的點劃線A1-A2所示的部位的剖面圖，該剖面圖相當於電晶體200的通道長度方向上的剖面圖。圖2C是沿著圖2A中的點劃線A3-A4的剖面圖，該剖面圖相當於電晶體200的通道寬度方向上的剖面圖。注意，在圖2A的俯視圖中，為了明確起見，省略一部分的組件。
本發明的一個實施方式的半導體裝置包括電晶體200、被用作層間膜的絕緣體214、絕緣體274及絕緣體281。另外，該半導體裝置還包括與電晶體200電連接且被用作插頭的導電體240(導電體240a及導電體240b)。此外，還包括與被用作插頭的導電體240的側面接觸的絕緣體241(絕緣體241a及絕緣體241b)。
另外，以與絕緣體244、氧化物絕緣體280、絕緣體274及絕緣體281的開口的內壁接觸的方式設置有絕緣體241，以與其側面接觸的方式設置有導電體240的第一導電體，其內側設置有導電體240的第二導電體。在此，導電體240的頂面的高度與絕緣體281的頂面的高度可以大致相同。另外，在電晶體200中，層疊有導電體240的第一導電體與導電體240的第二導電體，但是本發明不侷限於此。例如，導電體240也可以具有單層結構或者三層以上的疊層結構。另外，在結構體具有疊層結構的情況下，有時按形成順序賦予序數以進行區別。
[電晶體200] 如圖2A至圖2C所示，電晶體200包括配置在基板(未圖示)上的絕緣體214及絕緣體216、以埋入於絕緣體216的方式配置的導電體205、配置在絕緣體216及導電體205上的絕緣體222、配置在絕緣體222上的絕緣體224、配置在絕緣體224上的氧化物230(氧化物230a、氧化物230b、氧化物230c及氧化物230d)、配置在氧化物230上的絕緣體250、配置在絕緣體250上的導電體260(導電體260a及導電體260b)、與氧化物230b的頂面接觸的導電體242a及導電體242b、配置在導電體242a上的絕緣體244a、配置在導電體242b上的絕緣體244b、配置在絕緣體244a上的氧化物絕緣體280a、配置在絕緣體244b上的氧化物絕緣體280b以及以覆蓋氧化物絕緣體280a、氧化物絕緣體280b及導電體260的方式配置的絕緣體274。在此，如圖2A及圖2B所示，導電體260、絕緣體250、氧化物230c及氧化物230d的每一個的一部分與氧化物絕緣體280a的一部分及氧化物絕緣體280b的一部分重疊。
有時將氧化物230a、氧化物230b、氧化物230c及氧化物230d一併稱為氧化物230。另外，有時將導電體242a及導電體242b一併稱為導電體242。另外，有時將絕緣體244a及絕緣體244b一併稱為絕緣體244。另外，有時將氧化物絕緣體280a及氧化物絕緣體280b一併稱為氧化物絕緣體280。
在此，氧化物230b對應於上述實施方式的電晶體20中的氧化物22a。另外，導電體242a及導電體242b對應於上述實施方式的電晶體20中的導電體28a及導電體28b。另外，絕緣體244對應於上述實施方式的電晶體20中的絕緣體34。另外，氧化物絕緣體280對應於上述實施方式的電晶體20中的氧化物絕緣體36。另外，氧化物230c對應於上述實施方式的電晶體20中的氧化物22b。另外，絕緣體250對應於上述實施方式的電晶體20中的絕緣體24。另外，導電體260對應於上述實施方式的電晶體20中的導電體26。
由此，與上述實施方式所示的電晶體20同樣，在電晶體200中，導電體260配置在氧化物230b上，導電體242a及導電體242b夾著導電體260配置在氧化物230b上，氧化物絕緣體280a配置在導電體242a上，氧化物絕緣體280b配置在導電體242b上，氧化物230c以與氧化物絕緣體280a的側面、氧化物絕緣體280b的側面及氧化物230b的頂面接觸的方式配置，絕緣體250配置在導電體260和氧化物230c之間，絕緣體244a配置在導電體242a和氧化物絕緣體280a之間，絕緣體244b配置在導電體242b和氧化物絕緣體280b之間。
另外，氧化物絕緣體280較佳為具有包含藉由加熱脫離的氧的區域。藉由將藉由加熱釋放氧的氧化物絕緣體280以與氧化物230c接觸的方式設置，可以將氧化物絕緣體280中的氧透過氧化物230c高效地供應到氧化物230b。
絕緣體222、絕緣體244及絕緣體274較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能。此外，絕緣體222、絕緣體244及絕緣體274較佳為具有抑制氫(例如，氫原子、氫分子等中的至少一個)的擴散的功能。例如，絕緣體222、絕緣體244及絕緣體274的氫和氧中的一者或兩者的透過性較佳為都比絕緣體224低。絕緣體222、絕緣體244及絕緣體274的氫和氧中的一者或兩者的透過性較佳為都比絕緣體250低。絕緣體222、絕緣體244及絕緣體274的氫和氧中的一者或兩者的透過性較佳為都比氧化物絕緣體280低。
如圖2B所示，絕緣體244a較佳為與導電體242a的頂面及氧化物絕緣體280a的底面接觸。另外，如圖2B所示，絕緣體244b較佳為與導電體242b的頂面及氧化物絕緣體280b的底面接觸。另外，如圖2B所示，絕緣體274較佳為與導電體260的頂面及側面、絕緣體250的側面、氧化物230c及氧化物230d的側面、氧化物絕緣體280a的頂面及側面、氧化物絕緣體280b的頂面及側面、絕緣體244a的側面、絕緣體244b的側面、導電體242a的側面、導電體242b的側面、氧化物230a及氧化物230b的側面以及絕緣體224的頂面接觸。另外，絕緣體241a較佳為設置在導電體240a和氧化物絕緣體280a之間。另外，絕緣體241b較佳為設置在導電體240b和氧化物絕緣體280b之間。
藉由採用上述結構，可以使氧化物絕緣體280a與絕緣體281、導電體240a、導電體260、導電體242a、絕緣體250及氧化物230b由絕緣體244a、絕緣體241a、絕緣體274及氧化物230c分離。另外，可以使氧化物絕緣體280b與絕緣體281、導電體240b、導電體260、導電體242b、絕緣體250及氧化物230b由絕緣體244b、絕緣體241b、絕緣體274及氧化物230c分離。由此，可以防止包含在氧化物絕緣體280中的氧直接擴散到絕緣體281、導電體260、導電體240、導電體242、絕緣體250及氧化物230b。
在此，氧化物230c較佳為與氧化物絕緣體280a的側面及頂面的一部分接觸且與氧化物絕緣體280b的側面及頂面的一部分接觸。再者，導電體260的一部分較佳為隔著氧化物230c、氧化物230d及導電體260與氧化物絕緣體280a的一部分及氧化物絕緣體280b的一部分重疊。藉由採用上述結構，可以在氧化物絕緣體280a(氧化物絕緣體280b)和導電體260及絕緣體250之間更確實地配置氧化物230c及氧化物230d。由此，可以更確實地使氧化物絕緣體280a(氧化物絕緣體280b)與導電體260及絕緣體250分離。
另外，氧化物230較佳為包括配置在絕緣體224上的氧化物230a、配置在氧化物230a上的氧化物230b、配置在氧化物230b上且其至少一部分與氧化物230b的頂面接觸的氧化物230c。再者，也可以在氧化物230c和絕緣體250之間設置氧化物230d。
注意，在此示出電晶體200具有在形成通道的區域(以下，也稱為通道形成區域)及其附近層疊有氧化物230a、氧化物230b、氧化物230c及氧化物230d的四層的結構，但是本發明不侷限於此。例如，可以採用氧化物230b與氧化物230c的兩層結構、氧化物230a、氧化物230b與氧化物230c的三層結構或者五層以上的疊層結構。
在此，導電體260被用作電晶體的閘極電極，導電體242a及導電體242b分別被用作源極電極或汲極電極。導電體260較佳為具有隔著氧化物230c、氧化物230d及絕緣體250與導電體242a重疊的區域及與導電體242b重疊的區域。在導電體260具有上述形狀時，導電體260可以包括對準的餘地，所以可以更確實地重疊於氧化物230b中的導電體242a和導電體242b之間的區域。
另外，較佳為在電晶體200中將被用作氧化物半導體的金屬氧化物(以下，有時稱為氧化物半導體)用於包含通道形成區域的氧化物230(氧化物230a、氧化物230b、氧化物230c及氧化物230d)。
由於將氧化物半導體用於通道形成區域的電晶體200在非導通狀態下的洩漏電流(關態電流)極低，所以可以提供低功耗的半導體裝置。此外，由於氧化物半導體可以利用濺射法等形成，所以可以用於構成高集成型半導體裝置的電晶體200。
例如，作為氧化物230較佳為使用In-M-Zn氧化物(元素M為選自鋁、鎵、釔、錫、銅、釩、鈹、硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種)等金屬氧化物。特別是，作為元素M較佳為使用鋁、鎵、釔或錫。此外，作為氧化物230也可以使用In-Ga氧化物、In-Zn氧化物。
此外，在使用氧化物半導體的電晶體中，如果氧化物半導體中的通道形成區域存在雜質及氧缺陷，電特性則容易變動，有時降低可靠性。另外，在氧化物半導體中的通道形成區域包含氧缺陷的情況下，電晶體趨於具有常開啟特性。因此，較佳為儘可能降低通道形成區域中的氧缺陷。例如，藉由氧化物230c等對氧化物230b供應氧，填充氧缺陷，即可。由此，在抑制電特性的變動以提供具有穩定的電特性的同時提高可靠性的電晶體。
另外，在包含在以與氧化物230上接觸的方式設置並被用作源極電極或汲極電極的導電體242(導電體242a及導電體242b)中的元素(例如，第二元素)具有吸收氧化物230的氧的功能的情況下，可能在氧化物230和導電體242之間或氧化物230的表面附近部分地形成低電阻區域。在此情況下，在該低電阻區域中，進入氧缺陷的雜質(氫、氮、金屬元素等)被用作施體，載子密度會增高。另外，下面有時將進入氧缺陷的氫稱為VO H。
如圖2B所示，以與氧化物230上接觸的方式設置導電體242，有時在氧化物230的與導電體242的介面及其附近形成作為低電阻區域的區域243(區域243a及區域243b)。氧化物230包括用作電晶體200的通道形成區域的區域以及包括區域243的至少一部分且用作源極區域或汲極區域的區域。
另外，雖然示出了在氧化物230b的導電體242附近，區域243a及區域243b以在深度方向上擴散的方式設置的例子，但是本發明不侷限於此。區域243a及區域243b根據所需要的電晶體的電特性適當地形成，即可。在氧化物230中，有時難以明確地觀察各區域的邊界。在各區域中檢測出的元素的濃度不僅限於按每區域分階段地變化，也可以在各區域中逐漸地變化(也稱為漸變(gradation))。
下面，說明包括本發明的一個實施方式的電晶體200的半導體裝置的詳細結構。
導電體205以與氧化物230及導電體260重疊的方式配置。另外，導電體205較佳為以埋入於絕緣體216的方式設置。另外，導電體205的一部分可以埋入於絕緣體214。在此，較佳為使導電體205的頂面的平坦性良好。例如，導電體205的頂面的平均表面粗糙度(Ra)設定為1nm以下，較佳為設定為0.5nm以下，更佳為設定為0.3nm以下即可。由此，可以使形成在導電體205上的絕緣體224的平坦性良好且提高氧化物230b及氧化物230c的結晶性。
在此，導電體260有時被用作第一閘極(也稱為頂閘極)電極。此外，導電體205有時被用作第二閘極(也稱為底閘極)電極。在此情況下，藉由獨立地改變供應到導電體205的電位而不使其與供應到導電體260的電位聯動，可以控制電晶體200的Vth。尤其是，藉由對導電體205供應負電位，可以使電晶體200的Vth大於0V且可以減小關態電流。因此，與不對導電體205供應負電位時相比，在對導電體205供應負電位的情況下，可以減小對導電體260供應的電位為0V時的汲極電流。
另外，如圖2A所示，導電體205較佳為比氧化物230b大。尤其是，如圖2C所示，導電體205較佳為延伸到與通道寬度方向交叉的氧化物230b的端部的外側的區域。就是說，較佳為在氧化物230b的通道寬度方向的側面的外側，導電體205和導電體260隔著絕緣體重疊。
藉由具有上述結構，可以由被用作第一閘極電極的導電體260的電場和被用作第二閘極電極的導電體205的電場電圍繞氧化物230b的通道形成區域。
此外，如圖2C所示，將導電體205延伸來用作佈線。注意，本發明不侷限於此，也可以在導電體205下設置被用作佈線的導電體。此外，不一定需要在每一個電晶體中設置一個導電體205。例如，在多個電晶體中可以共同使用導電體205。
另外，在導電體205中，以與絕緣體216的開口的內壁接觸的方式設置有導電體205a，其內側設置有導電體205b。在此，導電體205a及導電體205b的高度與絕緣體216的頂面的高度可以大致相同。另外，示出電晶體200層疊有導電體205a及導電體205b的結構，但是本發明不侷限於此。例如，導電體205也可以具有單層結構或者三層以上的疊層結構。另外，在結構體具有疊層結構的情況下，有時按形成順序賦予序數以進行區別。
此外，也可以作為導電體205a使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2 O、NO、NO2 等)、銅原子等雜質的擴散的功能(不容易使上述雜質透過)的導電體。此外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)的導電體。在本說明書中，“抑制雜質或氧的擴散的功能”是指抑制上述雜質和上述氧中的至少一個或全部的擴散的功能。
當導電體205a具有抑制氧的擴散的功能的導電體時，可以抑制導電體205被氧化而導致導電率的下降。作為具有抑制氧的擴散的功能的導電材料，例如，較佳為使用鉭、氮化鉭、釕、氧化釕等。由此，作為導電體205a可以採用上述導電材料的單層或疊層。
另外，導電體205b較佳為使用以鎢、銅或鋁為主要成分的導電材料。
絕緣體214較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散(不容易使上述氧透過)的功能的絕緣材料。另外，絕緣體214較佳為被用作抑制水或氫等雜質從基板一側進入電晶體200的阻擋絕緣膜。因此，作為絕緣體214較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2 O、NO、NO2 等)、銅原子等雜質的擴散(不容易使上述雜質透過)的功能的絕緣材料。
例如，作為絕緣體214，較佳為分別使用氮化矽等。由此，可以抑制水或氫等雜質從與絕緣體214相比更靠近基板一側擴散到電晶體200一側。此外，可以抑制包含在絕緣體224等中的氧擴散到與絕緣體214相比更靠近基板一側。另外，作為絕緣體214也可以使用作為絕緣材料的包含鋁和鉿中的一者或兩者的氧化物的絕緣體。例如，作為絕緣體214使用氮化矽與其上方層疊有氧化鋁的疊層膜即可。
此外，絕緣體216及絕緣體281的介電常數較佳為比絕緣體214低。藉由將介電常數低的材料作為層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體216及絕緣體281，適當地使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽等。
絕緣體222及絕緣體224被用作閘極絕緣體。
在此，與氧化物230接觸的絕緣體224也可以具有藉由加熱使氧脫離的功能。例如，作為絕緣體224適當地使用氧化矽、氧氮化矽等，即可。藉由以與氧化物230a接觸的方式設置包含氧的絕緣體，可以減少氧化物230中的氧缺陷，從而可以提高電晶體200的可靠性。
此外，如圖2C所示，有時在絕緣體224中不與絕緣體244重疊並不與氧化物230b重疊的區域的厚度比其他區域的厚度薄。在絕緣體224中，不與絕緣體244重疊並不與氧化物230b重疊的區域較佳為具有足夠使上述氧擴散的厚度。
絕緣體222較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)。例如，絕緣體222的氧透過性較佳為比絕緣體224低。藉由使絕緣體222具有抑制氧或雜質的擴散的功能，可以減少氧化物230所具有的氧擴散到絕緣體220一側，所以是較佳的。此外，可以抑制導電體205與絕緣體224及氧化物230所具有的氧起反應。
再者，絕緣體222較佳為被用作抑制水、氫等雜質從基板一側混入電晶體200的阻擋絕緣膜。例如，絕緣體222的氫透過性較佳為比絕緣體224低。藉由由絕緣體222及絕緣體244圍繞絕緣體224及氧化物230等，可以抑制水、氫等雜質從外部侵入電晶體200。
絕緣體222較佳為使用作為絕緣材料的包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。當使用這種材料形成絕緣體222時，絕緣體222被用作抑制氧從氧化物230釋放或氫等雜質從電晶體200的周圍部混入氧化物230的層。
或者，例如也可以對上述絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對上述絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
此外，作為絕緣體222，例如也可以以單層或疊層使用包含氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3 )或(Ba，Sr)TiO3 (BST)等所謂的high-k材料的絕緣體。當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時降低電晶體工作時的閘極電位。
另外，絕緣體222及絕緣體224也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以具有使用不同材料構成的疊層結構。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化物230c。當在氧化物230b下設置有氧化物230a時，可以抑制雜質從形成在氧化物230a下的結構物擴散到氧化物230b。當在氧化物230b上設置有氧化物230c時，可以抑制雜質從形成在氧化物230c的上方的結構物擴散到氧化物230b。
另外，如圖2A至圖2C等所示，較佳為包括配置在氧化物230c上的氧化物230d。氧化物230c較佳為包含構成用於氧化物230b的金屬氧化物的金屬元素中的至少一個，更佳為包含所有該金屬元素。由此，可以降低氧化物230b與氧化物230c的介面的缺陷態密度。
另外，氧化物230較佳為具有各金屬原子的原子個數比互不相同的氧化物的疊層結構。明確而言，用於氧化物230a的金屬氧化物中的構成元素的元素M的原子個數比較佳為大於用於氧化物230b的金屬氧化物中的構成元素的元素M的原子個數比。另外，用於氧化物230a的金屬氧化物中的相對於In的元素M的原子個數比較佳為大於用於氧化物230b的金屬氧化物中的相對於In的元素M的原子個數比。另外，用於氧化物230b的金屬氧化物中的相對於元素M的In的原子個數比較佳為大於用於氧化物230a的金屬氧化物中的相對於元素M的In的原子個數比。
如此，藉由使包含在氧化物230a中的In的原子個數比小於包含在氧化物230b中的In的原子個數比，可以使氧化物230a中的氧的擴散速度小於氧化物230b。另外，藉由使包含在氧化物230a中的元素M(例如，Ga)的原子個數比大於包含在氧化物230b中的元素M(例如，Ga)的原子個數比，可以使氧化物230a中的氧的擴散速度小於氧化物230b。
另外，作為氧化物230c可以使用可用於氧化物230a或氧化物230b的金屬氧化物。另外，用於氧化物230d的金屬氧化物中的構成元素的In的原子個數比較佳為小於在用於氧化物230c的金屬氧化物中的構成元素的In的原子個數比。另外，在用於氧化物230d的金屬氧化物中，相對於元素M的In的原子個數比較佳為小於用於氧化物230c的金屬氧化物中的相對於元素M的In的原子個數比。
如此，藉由使包含在氧化物230d中的In的原子個數比小於包含在氧化物230c中的In的原子個數比，可以使氧化物230d中的氧的擴散速度小於氧化物230c。另外，包含在氧化物230d中的元素M(例如，Ga)的原子個數比大於包含在氧化物230c中的元素M(例如，Ga)的原子個數比，可以使氧化物230d中的氧的擴散速度小於氧化物230c。另外，氧化物230d可以抑制In擴散到絕緣體250一側。
另外，氧化物230b較佳為具有結晶性。例如，較佳為使用CAAC-OS。CAAC-OS等的具有結晶性的氧化物具有雜質及缺陷(氧缺陷等)少的結晶性高且緻密的結構。因此，可以抑制由源極電極或汲極電極氧從氧化物230b被抽出。因此，即使進行加熱處理也可以減少從氧化物230b被抽出的氧，所以電晶體200對製程中的高溫度(所謂熱積存)也很穩定。
另外，氧化物230c及氧化物230d較佳為具有結晶性，例如氧化物230c及氧化物230d較佳為使用CAAC-OS。
較佳的是，使氧化物230a及氧化物230d的導帶底的能量高於氧化物230b的導帶底的能量。換言之，氧化物230a及氧化物230d的電子親和力較佳為小於氧化物230b的電子親和力。
在此，在氧化物230a、氧化物230b、氧化物230c及氧化物230d的接合部中，導帶底的能量平緩地變化。換言之，也可以將上述情況表達為氧化物230a、氧化物230b、氧化物230c及氧化物230d的接合部的導帶的能量底連續地變化或者連續地接合。為此，較佳為降低形成在氧化物230a與氧化物230b的介面以及氧化物230b與氧化物230c以及氧化物230c與氧化物230d的介面的混合層的缺陷態密度。
明確而言，作為氧化物230a使用In：Ga：Zn=1：3：4[原子個數比]或1：1：0.5[原子個數比]的金屬氧化物，即可。此外，作為氧化物230b使用In：Ga：Zn=4：2：3[原子個數比]或3：1：2[原子個數比]的金屬氧化物，即可。此外，作為氧化物230c使用In：Ga：Zn=1：3：4[原子個數比]、In：Ga：Zn=4：2：3[原子個數比]、Ga：Zn=2：1[原子個數比]或Ga：Zn=2：5[原子個數比]的金屬氧化物，即可。此外，作為氧化物230c與氧化物230d的組合的具體例子，可以舉出In：Ga：Zn=4：2：3[原子個數比]和In：Ga：Zn=1：3：4[原子個數比]的疊層結構、In：Ga：Zn=4：2：3[原子個數比]和Ga：Zn=2：1[原子個數比]的疊層結構、In：Ga：Zn=4：2：3[原子個數比]和Ga：Zn=2：5[原子個數比]的疊層結構、In：Ga：Zn=4：2：3[原子個數比]和氧化鎵的疊層結構等。
此時，載子的主要路徑為氧化物230b以及氧化物230b與氧化物230c的介面附近。藉由使氧化物230a及氧化物230c具有上述結構，可以降低氧化物230a與氧化物230b的介面及氧化物230b與氧化物230c的介面的缺陷態密度。因此，介面散射對載子傳導帶來的影響減少，從而電晶體200可以得到高通態電流及高頻率特性。
作為氧化物230較佳為使用被用作氧化物半導體的金屬氧化物。例如，作為成為區域234的金屬氧化物，較佳為使用其能帶間隙為2eV以上，較佳為2.5eV以上的金屬氧化物。如此，藉由使用能帶間隙較寬的金屬氧化物，可以減小電晶體的關態電流。藉由採用這種電晶體，可以提供低功耗的半導體裝置。
在此，使用圖3A及圖3B說明根據本實施方式的電晶體200的製造工程中或製造電晶體200之後進行加熱處理時的包含在氧化物絕緣體280中的氧的移動。圖3A是電晶體200的通道長度方向的放大圖，圖3B是電晶體200的通道寬度方向的放大圖。圖3A示出導電體242b一側，導電體242a一側也是同樣的。在圖3A及圖3B中，實線箭頭表示藉由加熱處理擴散的氧的移動的一個例子，虛線箭頭表示在形成絕緣體274時添加的氧的移動的一個例子，白色圓圈表示形成在氧化物230中的氧缺陷。
如圖3A及圖3B所示，藉由電晶體200的製造工程中或製造電晶體200之後的加熱處理，氧從氧化物230b被吸收到導電體242b(導電體242a也同樣)，有時在氧化物230b中形成氧缺陷。在此，氧化物230中的氧藉由上述加熱處理擴散到氧化物230中，以便減少氧缺陷的濃度梯度。換言之，形成在氧化物230b與導電體242的介面附近的氧缺陷擴散到氧化物230中。由此，在氧化物230的用作通道形成區域的部分也形成氧缺陷。
藉由進行上述加熱處理，如圖3A及圖3B所示，使氧從氧化物絕緣體280脫離而該氧以填補氧化物絕緣體280與氧化物230c的介面附近的氧缺陷的方式擴散。與上述同樣，從氧化物絕緣體280供應的氧也擴散到氧化物230中，以便減少氧缺陷的濃度梯度。由此，在氧化物230的用作通道形成區域的部分中也擴散氧而減少氧缺陷。
此時，藉由在氧化物230c上設置氧化物230d，可以抑制氧化物230c中的氧擴散到絕緣體250。
注意，如圖3A、圖3B所示，藉由在氧化物絕緣體280上使用濺射法在含氧的氛圍下形成絕緣體274，可以對氧化物絕緣體280添加氧。另外，可以同時對絕緣體224添加氧。
在上述加熱處理中較佳為從氧化物絕緣體280奪取過多的氧。例如，在以與氧化物絕緣體280接觸的方式配置導電體260、導電體242a及導電體242b時，有包含在氧化物絕緣體280中的氧被吸收到導電體而不容易供應到氧化物230的擔憂。另外，例如，在以與氧化物絕緣體280接觸的方式配置絕緣體250或絕緣體281時，有包含在氧化物絕緣體280中的氧藉由絕緣體250或絕緣體281被吸收到導電體260而不容易供應到氧化物230的擔憂。
如上所述，在本實施方式所示的半導體裝置中，包含過量氧的氧化物絕緣體280與導電體260及絕緣體250被氧化物230c及氧化物230d分離。並且，包含過量氧的氧化物絕緣體280與導電體242被絕緣體244分離。並且，包含過量氧的氧化物絕緣體280與絕緣體281被絕緣體274分離。因此，即使進行上述加熱處理，包含在氧化物絕緣體280中的氧不會過多地擴散到絕緣體281、導電體260、絕緣體250、導電體242a及導電體242b。由此，由於在上述加熱處理中氧化物絕緣體280中的氧不是顯著地減少，所以可以從氧化物絕緣體280向氧化物230供應氧。
在本實施方式中，藉由使氧化物絕緣體280與絕緣體250分離，來抑制對絕緣體250供應氧。由此，可以防止在通道形成區域與絕緣體250的介面形成缺陷態，可以抑制電晶體200的可靠性降低。
在本實施方式中，不是從氧化物絕緣體280直接向通道形成區域供應氧，而是藉由氧化物230c向通道形成區域供應氧。由此，供應到通道形成區域的氧的量可以在氧化物230c緩和，從而在通道形成區域供應過量氧且可以抑制電晶體200的可靠性降低。
另外，如圖3A及圖3B所示，也可以從絕緣體224向氧化物230的通道形成區域供應氧。在此，在氧化物230b和絕緣體224之間設置氧化物230a及氧化物230c，藉由氧化物230a及氧化物230c向通道形成區域供應氧。由此，供應到通道形成區域的氧的量可以在氧化物230a及氧化物230c緩和，所以可以抑制電晶體200的可靠性降低。
如上所述，藉由進行電晶體200的製造工程中或製造電晶體200之後的加熱處理，由於從氧化物絕緣體280供應的氧，可以減少產生在氧化物230中的氧缺陷。另外，此時，可以抑制氧化物230的通道形成區域附近及氧化物230的通道形成區域與絕緣體250的介面附近供應過量氧。如此，可以抑制過度加熱處理(熱積存)所帶來的電晶體200的電特性及可靠性的降低，從而可以提供電特性及可靠性良好的半導體裝置。
在氧化物230b上設置被用作源極電極及汲極電極的導電體242(導電體242a及導電體242b)。導電體242的膜厚度例如為1nm以上且50nm以下，較佳為2nm以上且25nm以下，即可。
作為導電體242，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。例如，較佳為使用氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。另外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。
與絕緣體222等同樣，絕緣體244較佳為具有抑制氧(例如，氧原子、氧分子等)的擴散的功能(不容易使上述氧透過)。例如，絕緣體244的氧透過性較佳為低於絕緣體224。再者，如圖2B及圖2C所示，絕緣體244a(絕緣體244b)較佳為與導電體242a(導電體242b)的頂面及氧化物絕緣體280a(氧化物絕緣體280b)的底面接觸。藉由採用上述結構，可以抑制包含在氧化物絕緣體280中的氧被導電體242吸收。
再者，較佳為被用作抑制水、氫等雜質從氧化物絕緣體280混入導電體242的阻擋絕緣膜。例如，絕緣體244的氫透過性較佳為低於絕緣體224。
此外，絕緣體244可以具有兩層以上的多層結構。例如，作為絕緣體244，可以在包含氧的氛圍下使用濺射法形成第一層，然後使用ALD法形成第二層，來形成兩層結構。因為ALD法是覆蓋性良好的成膜方法，所以可以防止因第一層的凹凸而產生斷開等。
絕緣體244例如較佳為形成包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。另外，作為絕緣體244也可以使用氮化矽等阻擋性高的氮化物。
絕緣體250被用作閘極絕緣體。絕緣體250較佳為與氧化物230d的頂面接觸地配置。絕緣體250可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽等。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。
另外，也可以在絕緣體250與導電體260之間設置金屬氧化物。該金屬氧化物較佳為抑制氧從絕緣體250擴散到導電體260。藉由設置抑制氧的擴散的金屬氧化物，從絕緣體250擴散到導電體260的氧被抑制，可以抑制導電體260被氧化。
另外，該金屬氧化物有時被用作閘極絕緣體的一部分。因此，在將氧化矽或氧氮化矽等用於絕緣體250的情況下，作為該金屬氧化物較佳為使用作為相對介電常數高的high-k材料的金屬氧化物。藉由使閘極絕緣體具有絕緣體250與該金屬氧化物的疊層結構，可以形成具有熱穩定性且相對介電常數高的疊層結構。因此，可以在保持閘極絕緣體的物理厚度的同時降低在電晶體工作時供應的閘極電位。另外，可以減少被用作閘極絕緣體的絕緣體的等效氧化物厚度(EOT)。
明確而言，可以使用包含選自鉿、鋁、鎵、釔、鋯、鎢、鈦、鉭、鎳、鍺和鎂等中的一種或兩種以上的金屬氧化物。特別是，較佳為使用作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體的氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。
雖然在圖2A至圖2C中，具有在導電體260a上配置導電體260b的兩層結構，但是也可以具有單層結構或三層以上的疊層結構。
作為導電體260a較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2 O、NO、NO2 等)、銅原子等雜質的擴散的功能的導電材料。另外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。
此外，當導電體260a具有抑制氧的擴散的功能時，可以抑制絕緣體250所包含的氧使導電體260b氧化而導致導電率的下降。作為具有抑制氧的擴散的功能的導電材料，例如，較佳為使用鉭、氮化鉭、釕、氧化釕等。
另外，作為導電體260b較佳為使用鎢、銅、鋁為主要成分的導電材料。另外，導電體260因為也被用作佈線，所以較佳為使用導電性高的導電體。例如，可以使用鎢、銅或鋁為主要成分的導電材料。另外，導電體260b也可以採用疊層結構，例如，鈦、氮化鈦與上述導電材料的疊層結構。
導電體260較佳為具有隔著氧化物230c、氧化物230d及絕緣體250覆蓋氧化物230b中的用作通道形成區域的部分的側面及頂面的結構。該結構容易使導電體260的電場作用於氧化物230b中的用作通道形成區域的部分。從而，可以增大電晶體200的通態電流而提高頻率特性。
氧化物絕緣體280a由絕緣體274、氧化物230c及絕緣體244a圍繞。另外，氧化物絕緣體280b由絕緣體274、氧化物230c及絕緣體244b圍繞。氧化物絕緣體280較佳為包含藉由加熱脫離的氧。另外，為了可以包含大量氧，氧化物絕緣體280的膜厚度較佳為厚，例如較佳為30nm以上。注意，氧化物絕緣體280的膜厚度不侷限於此，只要可以供應充分量的氧就可。
例如，作為氧化物絕緣體280，較佳為具有氧化矽、氧氮化矽、氮氧化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽等。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。特別是，因為氧化矽、氧氮化矽、具有空孔的氧化矽等的材料容易形成包含藉由加熱脫離的氧的區域，所以是較佳的。
明確而言，作為氧化物絕緣體280，較佳為使用藉由加熱使一部分的氧脫離的氧化物材料。藉由加熱使氧脫離的氧化物是指在TDS(Thermal Desorption Spectroscopy：熱脫附譜)分析中換算為氧原子的氧的脫離量為1.0×1018 atoms/cm3 以上，較佳為1.0×1019 atoms/cm3 以上，進一步較佳為2.0×1019 atoms/cm3 以上，或者3.0×1020 atoms/cm3 以上的氧化物膜。另外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下，或者100℃以上且400℃以下的範圍內。
另外，氧化物絕緣體280中的水或氫等雜質濃度較佳為得到降低。另外，氧化物絕緣體280中的氫的擴散係數較佳為低。
在此，在俯視時，氧化物絕緣體280a的側面、絕緣體244a的側面和導電體242a的側面較佳為大致一致。或者，氧化物絕緣體280a的側面、絕緣體244a的側面及導電體242a的側面較佳為大致對齊。另外，氧化物絕緣體280b的側面、絕緣體244b的側面及導電體242b的側面也是同樣的。藉由採用上述結構，可以使用絕緣體274以良好的覆蓋性覆蓋氧化物絕緣體280、絕緣體244及導電體242。因此，可以防止從氧化物絕緣體280擴散氧。另外，可以抑制雜質混入氧化物絕緣體280及導電體242。
與絕緣體244同樣，絕緣體274較佳為具有抑制氧(例如，氧原子、氧分子等)的擴散的功能(不容易使上述氧透過)。絕緣體274的氧透過性較佳為低於氧化物絕緣體280。作為絕緣體274，可以使用能夠用於絕緣體244等的絕緣體。作為絕緣體274，例如可以使用藉由濺射法形成的氧化鋁。另外，例如可以使用藉由濺射法形成的氧化鋁與其上方形成的氮化矽的疊層膜。
再者，絕緣體274較佳為被用作抑制水、氫等雜質從絕緣體281一側混入電晶體200的阻擋絕緣膜。例如，絕緣體274的氫透過性較佳為比絕緣體280低。
絕緣體274較佳為與導電體260的頂面及側面、絕緣體250的側面、氧化物230c及氧化物230d的側面、氧化物絕緣體280a的頂面及側面、氧化物絕緣體280b的頂面及側面、絕緣體244a的側面、絕緣體244b的側面、導電體242a的側面、導電體242b的側面、氧化物230a及氧化物230b的側面以及絕緣體224的頂面分別接觸。
藉由採用上述結構，可以使氧化物絕緣體280與導電體260、導電體242、絕緣體250、氧化物230b及絕緣體281由絕緣體244、絕緣體274及氧化物230c分離。由此，可以防止包含在氧化物絕緣體280中的氧直接擴散到導電體260、導電體242、絕緣體250、氧化物230b及絕緣體281。
絕緣體274較佳為藉由濺射法形成。絕緣體274較佳為在包含氧的氛圍下利用濺射法形成。藉由使用濺射法形成絕緣體274，可以對氧化物絕緣體280的與絕緣體274接觸的區域附近添加過量氧。由此，可以將氧從該區域透過氧化物230c供應到氧化物230b中。在此，藉由使絕緣體274具有抑制氧擴散的功能，可以防止氧在氧化物絕緣體280的上方及側面方向擴散。此外，藉由使絕緣體244具有抑制氧擴散到下方的功能，可以防止氧從氧化物絕緣體280擴散到下方。如此，對氧化物230中的被用作通道形成區域的區域供應氧。由此，可以減少氧化物230的被用作通道形成區域的區域的氧缺陷並抑制電晶體的常開啟化。
在使用濺射法形成絕緣體274時，也可以對絕緣體224的與絕緣體274接觸的區域附近添加過量氧。
另外，氧化物230a、氧化物230b、導電體242、絕緣體244和氧化物絕緣體280的通道寬度方向一側的側面較佳為被絕緣體274覆蓋。藉由採用上述結構，可以抑制包含在絕緣體281中的雜質被氧化物230a、氧化物230b、導電體242、絕緣體244及氧化物絕緣體280吸收。
另外，較佳為在絕緣體274上設置被用作層間膜的絕緣體281。與絕緣體224等同樣，較佳為絕緣體281中的水、氫等雜質的濃度得到降低。
另外，在形成於絕緣體281、絕緣體274、氧化物絕緣體280及絕緣體244中的開口中配置導電體240a及導電體240b。導電體240a及導電體240b以中間夾著導電體260的方式設置。另外，導電體240a及導電體240b的頂面的高度與絕緣體281的頂面可以位於同一平面上。
另外，以與絕緣體281、絕緣體274、氧化物絕緣體280及絕緣體244的開口的內壁接觸的方式設置有絕緣體241a，以與其側面接觸的方式形成有導電體240a的第一導電體。導電體242a位於該開口的底部的至少一部分，導電體240a與導電體242a接觸。同樣，以與絕緣體281、絕緣體274、氧化物絕緣體280及絕緣體244的開口的內壁接觸的方式設置有絕緣體241b，以與其側面接觸的方式形成有導電體240b的第一導電體。導電體242b位於該開口的底部的至少一部分，導電體240b與導電體242b接觸。
導電體240a及導電體240b較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，導電體240a及導電體240b也可以具有疊層結構。
作為導電體240採用疊層結構時，作為與氧化物230a、氧化物230b、導電體242、絕緣體244、氧化物絕緣體280、絕緣體274及絕緣體281接觸的導電體較佳為使用具有抑制水、氫等雜質的透過的功能的導電材料。例如，較佳為使用鉭、氮化鉭、鈦、氮化鈦、釕、氧化釕等。可以以單層或疊層使用具有抑制水、氫等雜質的透過的功能的導電材料。藉由使用該導電材料，可以防止添加到氧化物絕緣體280的氧被吸收到導電體240a及導電體240b。此外，可以防止水、氫等雜質從絕緣體281的上方的層藉由導電體240a及導電體240b混入氧化物230。
作為絕緣體241a及絕緣體241b，例如使用能夠用於絕緣體244等的絕緣體(例如，氧化鋁、氮化矽等)，即可。因為絕緣體241a及絕緣體241b與絕緣體244接觸地設置，所以可以抑制包含在氧化物絕緣體280等中的水、氫等雜質經過導電體240a及導電體240b混入氧化物230。此外，可以防止氧化物絕緣體280所包含的氧被導電體240a及導電體240b吸收。
雖然未圖示，但是可以以與導電體240a的頂面及導電體240b的頂面接觸的方式配置被用作佈線的導電體。被用作佈線的導電體較佳為使用以鎢、銅或鋁為主要成分的導電材料。另外，該導電體可以具有疊層結構，例如，可以具有鈦、氮化鈦與上述導電材料的疊層結構。另外，該導電體可以埋入於絕緣體的開口中。
＜半導體裝置的構成材料＞ 以下，說明可用於半導體裝置的構成材料。
＜＜基板＞＞ 作為形成電晶體200的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。另外，作為半導體基板，例如可以舉出以矽或鍺等為材料的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。再者，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如有SOI(Silicon On Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻器、切換元件、發光元件、記憶元件等。
＜＜絕緣體＞＞ 作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物以及金屬氮氧化物等。
例如，當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時實現電晶體工作時的低電壓化。另一方面，藉由將相對介電常數較低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。
此外，作為相對介電常數較高的絕緣體，可以舉出氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。
另外，作為相對介電常數較低的絕緣體，可以舉出氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。
此外，藉由由具有抑制氫等雜質及氧的透過的功能的絕緣體(絕緣體214、絕緣體222、絕緣體244及絕緣體274等)圍繞使用氧化物半導體的電晶體，可以使電晶體的電特性穩定。作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以以單層或疊層使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體。明確而言，作為具有抑制氫等雜質及氧的透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物、氮化鋁、氮化鋁鈦、氮化鈦、氮氧化矽或氮化矽等金屬氮化物。
此外，被用作閘極絕緣體的絕緣體較佳為具有包含藉由加熱脫離的氧的區域的絕緣體。例如，藉由採用將具有包含藉由加熱脫離的氧的區域的氧化矽或者氧氮化矽接觸於氧化物230的結構，可以填補氧化物230所包含的氧缺陷。
＜＜導電體＞＞ 作為導電體，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。例如，較佳為使用氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。另外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將氧化物用於電晶體的通道形成區域的情況下，作為被用作閘極電極的導電體較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。
尤其是，作為被用作閘極電極的導電體，較佳為使用含有包含在形成通道的金屬氧化物中的金屬元素及氧的導電材料。此外，也可以使用含有上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。此外，可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。此外，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲形成通道的金屬氧化物所包含的氫。或者，有時可以俘獲從外方的絕緣體等進入的氫。
＜＜金屬氧化物＞＞ 作為氧化物230，較佳為使用被用作氧化物半導體的金屬氧化物。以下，將說明可用於根據本發明的氧化物230的金屬氧化物。
金屬氧化物較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。另外，除此之外，較佳為還包含鋁、鎵、釔或錫等。或者，也可以包含硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。
在此，考慮金屬氧化物是包含銦、元素M及鋅的In-M-Zn氧化物的情況。注意，元素M為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。
注意，在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
[金屬氧化物的結構] 氧化物半導體(金屬氧化物)被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
[雜質] 在此，說明金屬氧化物中的各雜質的影響。
當金屬氧化物包含鹼金屬或鹼土金屬時，有時形成缺陷態而形成載子。因此，作為通道形成區域使用包含鹼金屬或鹼土金屬的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為減少金屬氧化物中的鹼金屬或鹼土金屬的濃度。明確而言，使藉由SIMS測得的金屬氧化物中的鹼金屬或鹼土金屬的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)為1×1018 atoms/cm3 以下，較佳為2×1016 atoms/cm3 以下。
包含在金屬氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的金屬氧化物的電晶體容易具有常開啟特性。
由此，較佳為儘可能減少金屬氧化物中的氫。明確而言，在金屬氧化物中，將利用SIMS測得的氫濃度設定為低於1×1020 atoms/cm3 ，較佳為低於1×1019 atoms/cm3 ，更佳為低於5×1018 atoms/cm3 ，進一步較佳為低於1×1018 atoms/cm3 。藉由將雜質被充分降低的金屬氧化物用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
＜半導體裝置的製造方法＞ 接著，參照圖4A至圖12C說明圖2A至圖2C所示的包括根據本發明的電晶體200的半導體裝置的製造方法。在圖4A至圖12C中，每個圖式中的A示出俯視圖。另外，每個圖式中的B示出沿著A中的點劃線A1-A2的部分的剖面圖，該剖面圖相當於電晶體200的通道長度方向上的剖面圖。每個圖式中的C示出沿著A中的點劃線A3-A4的部分的剖面圖，該剖面圖相當於電晶體200的通道寬度方向上的剖面圖。為了明確起見，在每個圖式中的A的俯視圖中省略部分組件而圖示。
首先，準備基板(未圖示)，在該基板上形成絕緣體214。絕緣體214可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法或原子層沉積(ALD：Atomic Layer Deposition)法等形成。
注意，CVD法可以分為利用電漿的電漿CVD (PECVD：Plasma Enhanced CVD)法、利用熱的熱CVD (TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣體分為金屬CVD (MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為不使用電漿，熱CVD法是能夠減少對被處理物造成的電漿損傷的成膜方法。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge up)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生上述電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不產生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。
另外，ALD法可以利用作為原子的性質的自調節性來沉積每一層的原子，從而發揮能夠形成極薄的膜、能夠對縱橫比高的結構形成膜、能夠以針孔等的缺陷少的方式形成膜、能夠形成覆蓋性優良的膜及能夠在低溫下形成膜等的效果。此外，ALD法還包括利用電漿的成膜方法的PEALD(Plasma Enhanced ALD)法。藉由利用電漿，可以在更低溫下進行成膜，所以有時是較佳的。注意，ALD法中使用的前驅物有時包含碳等雜質。因此，利用ALD法形成的膜有時與利用其他的成膜方法形成的膜相比包含更多的碳等雜質。另外，雜質的定量可以利用X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)進行。
不同於使從靶材等中被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的成膜方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆蓋性。尤其是，利用ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於要覆蓋縱橫比高的開口部的表面的情況等。注意，ALD法的沉積速度比較慢，所以有時較佳為與CVD法等沉積速度快的其他成膜方法組合而使用。
CVD法及ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法及ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為不需要傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以縮短成膜時間。因此，有時可以提高半導體裝置的生產率。
在本實施方式中，作為絕緣體214利用CVD法形成氮化矽。如此，藉由作為絕緣體214使用氮化矽等不容易使銅透過的絕緣體，即使作為絕緣體214的下方的層(未圖示)的導電體使用銅等容易擴散的金屬，也可以抑制該金屬擴散到絕緣體214的上方的層。
接著，在絕緣體214上形成絕緣體216。絕緣體216可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。在本實施方式中，作為絕緣體216利用CVD法形成氧化矽。
接著，在絕緣體216中使用光微影法形成到達絕緣體214的開口。開口例如包括槽或狹縫等。此外，有時將形成有開口的區域稱為開口部。在形成該開口時，可以使用濕蝕刻法，但是對微型加工來說乾蝕刻法是較佳的。作為絕緣體214，較佳為選擇在對絕緣體216進行蝕刻以形成開口時用作蝕刻停止的絕緣體。例如，當作為形成開口的絕緣體216使用氧化矽時，絕緣體214作為用作蝕刻停止膜的絕緣體較佳為使用氮化矽、氧化鋁、氧化鉿。
另外，在光微影法中，首先透過遮罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，隔著該光阻遮罩進行蝕刻處理來將導電體、半導體、絕緣體等加工為所希望的形狀。例如，使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩，即可。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。另外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時不需要上述遮罩。另外，在去除光阻遮罩時，可以進行灰化處理等乾蝕刻處理或濕蝕刻處理，也可以在進行乾蝕刻處理之後進行濕蝕刻處理，又可以在進行濕蝕刻處理之後進行乾蝕刻處理。
或者，可以使用由絕緣體或導電體構成的硬遮罩代替光阻遮罩。當使用硬遮罩時，可以在成為絕緣體216的絕緣膜上形成成為硬遮罩材料的絕緣膜或導電膜且在其上形成光阻遮罩，然後對硬遮罩材料進行蝕刻來形成所希望的形狀的硬遮罩。對成為絕緣體216的絕緣膜進行的蝕刻既可以在去除光阻遮罩後進行，又可以不去除光阻遮罩進行。在採用後者的情況下，進行蝕刻時有時光阻遮罩消失。也可以在成為絕緣體216的絕緣膜的蝕刻之後，藉由蝕刻去除硬遮罩。另一方面，在硬遮罩材料沒有影響到後製程或者可以在後製程中使用的情況下，不一定要去除硬遮罩。
作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以採用對平行平板型電極中的一方供應高頻功率的結構。或者，也可以採用對平行平板型電極中的一方供應不同的多個高頻功率的結構。或者，也可以採用對平行平板型電極的各個供應頻率相同的高頻功率的結構。或者，也可以採用對平行平板型電極的各個供應頻率不同的高頻功率的結構。或者，也可以利用具有高密度電漿源的乾蝕刻裝置。例如，作為具有高密度電漿源的乾蝕刻裝置，可以使用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻裝置等。
在形成開口後，形成成為導電體205a的導電膜。該導電膜較佳為包含具有抑制雜質、氧的透過的功能的導電障壁膜。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用該導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。成為導電體205a的導電膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
在本實施方式中，作為成為導電體205a的導電膜，形成氮化鉭或者在該氮化鉭上層疊氮化鈦的膜。藉由作為導電體205a使用這種金屬氮化物，即使作為導電體205b使用銅等容易擴散的金屬，也可以抑制該金屬從導電體205a擴散到外部。
接著，在成為導電體205a的導電膜上形成成為導電體205b的導電膜。該導電膜可以使用濺射法、CVD法、MBE法、PLD法、ALD法等形成。在本實施方式中，作為成為導電體205b的導電膜，形成鎢、銅、鋁等低電阻導電材料。
接著，藉由進行CMP(Chemical Mechanical Polishing)處理，對成為導電體205a的導電膜以及成為導電體205b的導電膜的一部分進行拋光而去除，使絕緣體216露出。其結果是，只在開口部殘留成為導電體205a的導電膜及導電體205b的導電膜。由此，可以形成其頂面平坦的包括導電體205a及成為導電體205b的導電體205(參照圖4A至圖4C)。注意，有時由於該CMP處理而絕緣體216的一部分被去除。
此外，絕緣體216及導電體205的形成方法不侷限於上述方法。例如，在絕緣體214上形成成為導電體205的導電膜並使用光微影法對該導電膜進行加工，來形成導電體205。接著，也可以以覆蓋導電體205的方式設置成為絕緣體216的絕緣膜並使用CMP處理直到導電體205的一部分露出為止去除該絕緣膜的一部分，來形成導電體205及絕緣體216。
如此，藉由使用CMP處理形成導電體205及絕緣體216，可以提高導電體205及絕緣體216的頂面的平坦性，從而可以提高在後製程中構成氧化物230a、氧化物230b及氧化物230c的CAAC-OS的結晶性。
接著，在絕緣體216及導電體205上形成絕緣體222。作為絕緣體222，較佳為形成包含鋁和鉿中的一者或兩者的氧化物的絕緣體。另外，作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。包含鋁和鉿中的一者或兩者的氧化物的絕緣體對氧、氫及水具有阻擋性。當絕緣體222對氫及水具有阻擋性時，可以抑制電晶體200的周圍的結構體所包含的氫及水藉由絕緣體222擴散到電晶體200的內側，從而可以抑制氧化物230中的氧缺陷的生成。
絕緣體222可以藉由濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，在絕緣體222上形成成為絕緣體224的絕緣膜。成為絕緣體224的絕緣膜可以藉由濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，較佳為進行加熱處理。加熱處理以250℃以上且650℃以下，較佳為以300℃以上且500℃以下，更佳為以320℃以上且450℃以下進行即可。加熱處理在氮或惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。加熱處理也可以在減壓狀態下進行。或者，加熱處理也可以在氮或惰性氣體氛圍下進行加熱處理，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行加熱處理。
在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。藉由進行該加熱處理，可以去除絕緣體224所包含的水、氫等雜質。
另外，也可以在形成絕緣體222之後進行加熱處理。該加熱處理可以採用上述加熱處理的條件。
在此，為了在絕緣體224中形成過量氧區域，也可以在減壓狀態下進行包含氧的電漿處理。包含氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者，也可以包括對基板一側供應RF(Radio Frequency：射頻)的電源。藉由使用高密度電漿可以生成高密度氧自由基，且藉由對基板一側供應RF可以將由高密度電漿生成的氧自由基高效地導入絕緣體224中。或者，也可以在使用這種裝置進行包含惰性氣體的電漿處理之後，為填補脫離的氧而進行包含氧的電漿處理。另外，藉由適當地選擇該電漿處理的條件，可以去除絕緣體224所包含的水、氫等雜質。此時，也可以不進行加熱處理。
在此，也可以在絕緣體224上例如藉由濺射法形成氧化鋁，直到該氧化鋁到達絕緣體224為止進行CMP處理。藉由進行該CMP處理，可以進行絕緣體224表面的平坦化及絕緣體224表面的平滑化。藉由將該氧化鋁配置於絕緣體224上進行CMP，容易檢測出CMP的終點。此外，有時由於絕緣體224的一部分藉由CMP被拋光而絕緣體224的厚度變薄，但是在絕緣體224的成膜時調整厚度，即可。藉由進行絕緣體224表面的平坦化及平滑化，有時可以防止下面形成的氧化物的覆蓋率的降低並防止半導體裝置的良率的降低。此外，藉由在絕緣體224上利用濺射法形成氧化鋁，可以對絕緣體224添加氧，所以是較佳的。
接著，在絕緣體224上依次形成氧化膜230A以及氧化膜230B。較佳為在不暴露於大氣環境的情況下連續地形成上述氧化膜。藉由以不暴露於大氣的方式形成氧化膜，可以防止來自大氣環境的雜質或水分附著於氧化膜230A及成為氧化膜230B的氧化膜，所以可以保持氧化膜230A與氧化膜230B的介面附近的清潔。
氧化膜230A及氧化膜230B可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
例如，在利用濺射法形成氧化膜230A以及氧化膜230B的情況下，作為濺射氣體使用氧或者氧和稀有氣體的混合氣體。藉由增高濺射氣體所包含的氧的比率，可以增加在形成的氧化膜中的過量氧。另外，在利用濺射法形成上述氧化膜的情況下，例如可以使用上述In-M-Zn氧化物靶材。
尤其是，在形成氧化膜230A時，有時濺射氣體所包含的氧的一部分供應給絕緣體224。因此，氧化膜230A的濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%。
此外，在利用濺射法形成氧化膜230B的情況下，當在濺射氣體所包含的氧的比率設定為1%以上且30%以下、較佳為5%以上且20%以下的情況下進行成膜時，形成氧缺乏型氧化物半導體。將氧缺乏型氧化物半導體用於通道形成區的電晶體可以具有較高的場效移動率。此外，藉由邊加熱基板邊形成膜，可以提高該氧化膜的結晶性。注意，本發明的一個實施方式不侷限於此。在使用濺射法形成氧化膜230B的情況下，藉由在包含在濺射氣體中的氧的比率為超過30%且100%以下，較佳為70%以上且100%以下的條件下形成膜，形成氧過剩型氧化物半導體。將氧過剩型氧化物半導體用於通道形成區的電晶體可以得到比較高的可靠性。
在本實施方式中，利用濺射法使用In：Ga：Zn=1：1：0.5[原子個數比](2：2：1[原子個數比])或1：3：4[原子個數比]的靶材形成氧化膜230A。另外，利用濺射法使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材形成氧化膜230B。上述氧化膜可以根據氧化物230所需的特性適當地選擇成膜條件及原子個數比來形成。
在此，較佳為以不暴露於大氣的方式形成絕緣體222、絕緣體224、氧化膜230A及氧化膜230B。例如，可以利用多室方式的成膜裝置。
接著，也可以進行加熱處理。作為加熱處理的條件，可以利用上述加熱處理條件。藉由進行加熱處理，可以去除氧化膜230A以及氧化膜230B中的水、氫等雜質。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。
接著，在氧化膜230B上形成導電膜242A(參照圖4A至圖4C)。可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成導電膜242A。
接著，在導電膜242A上形成絕緣膜244A。作為絕緣膜244A，較佳為形成包含鋁和鉿中的一者或兩者的氧化物的絕緣膜。另外，作為包含鋁和鉿中的一者或兩者的氧化物的絕緣膜，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。包含鋁和鉿中的一者或兩者的氧化物的絕緣膜對氧、氫及水具有阻擋性。絕緣膜244A可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，在絕緣膜244A上形成氧化物絕緣膜280A。氧化物絕緣膜280A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。例如，作為氧化物絕緣膜280A可以利用PECVD法形成氧氮化矽膜。另外，例如，作為成為氧化物絕緣膜280A的絕緣膜可以利用濺射法形成氧化矽膜。另外，例如，作為成為氧化物絕緣膜280A的絕緣膜，也可以利用濺射法形成氧化矽膜並其上利用PECVD法形成氧氮化矽膜。
接著，在氧化物絕緣膜280A上形成導電膜284A(參照圖5A至圖5C)。導電膜284A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。導電膜284A較佳為使用與導電膜242A相同的導電膜。
另外，可以連續地形成上述絕緣體222、絕緣體224、氧化膜230A、氧化膜230B、導電膜242A、絕緣膜244A、氧化物絕緣膜280A及導電膜284A。
藉由以不暴露於大氣的方式依次連續地形成絕緣體222、絕緣體224、氧化膜230A、氧化膜230B、導電膜242A、絕緣膜244A、氧化物絕緣膜280A及導電膜284A，可以防止表面吸附水等附著於絕緣膜、氧化膜及導電膜的各表面。由此，上述疊層膜的各介面不暴露於大氣，所以雜質濃度得到降低。另外，可以抑制水、氫等雜質侵入絕緣膜、氧化膜及導電膜等。
為了以不暴露於大氣的方式依次連續地形成絕緣體222、絕緣體224、氧化膜230A、氧化膜230B、導電膜242A、絕緣膜244A及導電膜284A，較佳為使用具有能夠連續地形成不同種類的膜的多個處理室的多室裝置。
接著，藉由光微影法對導電膜284A進行加工來形成導電體層284B(參照圖6A至圖6C)。在該加工中，剖面形狀較佳為錐形形狀。該錐形角度對於與基板底面平行的面為30度以上且小於75度，較佳為30度以上且小於70度。藉由具有這種錐形角度，以後的成膜製程中的膜的覆蓋性得到提高。此外，該加工較佳為利用乾蝕刻法。利用乾蝕刻法的加工適合於微細加工及上述錐形形狀的加工。
接著，利用光微影法將導電體層284B、氧化物絕緣膜280A、絕緣膜244A及導電膜242A蝕刻為島狀，形成導電體284a、導電體284b、絕緣體層280B、絕緣體層244B及導電體層242B(參照圖7A至圖7C)。
接著，以導電體284a、導電體284b、絕緣體層280B及絕緣體層244B的表面露出的部分為蝕刻遮罩對氧化膜230A及氧化膜230B進行蝕刻，來形成氧化物230a及氧化物230b。同時，藉由對位於導電體層242B上且夾在導電體284a與導電體284b之間的區域的絕緣體層280B及絕緣體層244B進行蝕刻，形成氧化物絕緣體280a、氧化物絕緣體280b、絕緣體244a及絕緣體244b(參照圖8A至圖8C)。
較佳為使用如下蝕刻條件進行加工：與導電體284a、導電體284b及導電體層242B的蝕刻速度相比，氧化膜230A及氧化膜230B的蝕刻速度更快。在將導電體284a、導電體284b及導電體層242B的蝕刻速度設定為1時，將氧化膜230A及氧化膜230B的蝕刻速度設定為3以上且50以下，較佳為設定為5以上且30以下。
接著，對導電體284a、導電體284b及導電體層242B的表面露出的部分進行蝕刻，來形成導電體242a及導電體242b(參照圖9A至圖9C)。此時，有時絕緣體224的上表面藉由蝕刻被去除。
在此，氧化物230a、氧化物230b、導電體242a和導電體242b的至少一部分都與導電體205重疊。另外，氧化物230a的側面、氧化物230b的側面、導電體242a的側面和導電體242b的側面較佳為與絕緣體222的頂面大致垂直。由於為大致垂直，在設置多個電晶體200時可以實現小面積化、高密度化。或者，氧化物230a的側面、氧化物230b的側面、導電體242a的側面以及導電體242b的側面分別與絕緣體222的頂面所形成的角度也可以小。此時，氧化物230a的側面、氧化物230b的側面、導電體242a的側面以及導電體242b的側面分別與絕緣體222的頂面所形成的角度較佳為60˚以上且小於70˚。藉由採用上述形狀，在之後的製程中提高絕緣體244等的覆蓋性，可以減少空洞等缺陷。
另外，上述氧化膜及導電膜的加工可以利用光微影法進行。另外，作為該加工可以利用乾蝕刻法或濕蝕刻法。利用乾蝕刻法的加工適用於微型加工。
藉由進行上述乾蝕刻等的處理，有時起因於蝕刻氣體等的雜質附著於或擴散於氧化物230a及氧化物230b等的表面或內部。作為雜質，例如有氟、氯等。
為了去除上述雜質等，進行洗滌。作為洗滌方法，有使用洗滌液等的濕式洗滌、使用電漿的等離子處理、使用加熱處理的洗滌等，也可以適當地組合上述洗滌。
作為濕式洗滌，可以使用用碳酸水或純水稀釋草酸、磷酸、氫氟酸等而成的水溶液進行洗滌處理。或者，可以使用純水或碳酸水進行超聲波洗滌。
接著，也可以進行加熱處理。加熱處理也可以在減壓下進行，並其中以不暴露於大氣的方式連續地形成氧化膜230C。藉由進行這種處理，可以去除附著於氧化物230b的表面等的水分及氫，而且減少氧化物230a及氧化物230b中的水分濃度及氫濃度。加熱處理的溫度較佳為100℃以上且400℃以下。在本實施方式中，加熱處理的溫度為200℃(參照圖10A至圖10C)。
氧化膜230C可以使用濺射法、CVD法、MBE法、PLD法、ALD法等形成。氧化膜230C可以根據氧化膜230C所需的特性利用與氧化膜230A或氧化膜230B相同的成膜方法形成。在本實施方式中，利用濺射法使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材形成氧化膜230C。
尤其是，在形成氧化膜230C時，有時濺射氣體所包含的氧的一部分供應給氧化物230a及氧化物230b。因此，氧化膜230C的濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%。
接著，可以連續地使用濺射法、CVD法、MBE法、PLD法、ALD法等形成氧化膜230D。氧化膜230D可以根據氧化膜230D所需的特性利用與氧化膜230A或氧化膜230B相同的成膜方法形成。在本實施方式中，利用濺射法使用In：Ga：Zn=1：3：4[原子個數比]靶材形成氧化膜230D。
接著，也可以進行加熱處理。加熱處理也可以在減壓下進行，並其中以不暴露於大氣的方式連續地形成絕緣膜250A。藉由進行這種處理，可以去除附著於氧化膜230D的表面等的水分及氫，而且減少氧化物230a、氧化物230b、氧化膜230C及氧化膜230D中的水分濃度及氫濃度。加熱處理的溫度較佳為100℃以上且400℃以下。
絕緣膜250A可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。作為絕緣膜250A，較佳為利用CVD法形成氧氮化矽。形成絕緣膜250A時的成膜溫度較佳為350℃以上且低於450℃，尤其較佳為400℃左右。藉由以400℃的溫度形成絕緣膜250A，可以形成雜質少的絕緣體。
接著，形成導電膜260A及導電膜260B。可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成導電膜260A及導電膜260B。例如，較佳為利用CVD法。在本實施方式中，利用ALD法形成導電膜260A，利用CVD法形成導電膜260B(參照圖10A至圖10C)。
接著，利用光微影法選擇性地去除氧化膜230C、氧化膜230D、絕緣膜250A、導電膜260A及導電膜260B的一部分，來形成氧化物230c、氧化物230d、絕緣體250、導電體260a及導電體260b(參照圖11A至圖11C)。氧化膜230C、絕緣膜250A、導電膜260A及導電膜260B的蝕刻可以利用乾蝕刻法、濕蝕刻法。利用乾蝕刻法的加工適用於微型加工。
如此，藉由使用相同掩膜對氧化膜230C、氧化膜230D、絕緣膜250A、導電膜260A及導電膜260B進行蝕刻，可以使電晶體200的製程簡化。在此情況下，在俯視時氧化物230c、氧化物230d、絕緣體250、導電體260a及導電體260b的端部有時大致一致。
接著，也可以進行加熱處理。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理。藉由該加熱處理，可以減少絕緣體250及氧化物絕緣體280中的水分濃度及氫濃度。
接著，以覆蓋導電體260、絕緣體250、氧化物絕緣體280、氧化物230、絕緣體244、導電體242及絕緣體224的方式形成絕緣體274(參照圖12A至圖12C)。絕緣體274較佳為利用濺射法形成。另外，絕緣體274較佳為使用不容易使水或氫等雜質透過的絕緣材料。例如，絕緣體274較佳為使用具有阻擋性的鋁和鉿的一者或兩者的氧化物。在本實施方式中，作為絕緣體274利用濺射法在包含氧的氛圍下形成氧化鋁膜。另外，也可以在氧化鋁膜上利用濺射法形成氮化矽。
可以利用濺射法在包含氧的氛圍下形成絕緣體274。由此，可以一邊形成絕緣體274一邊對氧化物絕緣體280引入氧。另外，此時，可以同時對絕緣體224引入氧。在此，氧例如作為氧自由基添加，但是被添加時的氧的狀態不侷限於此。氧可以作為氧原子或氧離子等添加。可以利用後面的製程的加熱處理等使氧擴散，由此能夠有效地對氧化物230供應氧。
注意，在形成絕緣體274時，較佳為進行基板加熱。基板加熱的溫度較佳為高於100℃且為300℃以下。更佳為以120℃以上且250℃以下的溫度進行加熱。藉由使基板溫度高於100℃，可以去除氧化物230中的水。此外，可以防止表面吸附水附著在所形成的膜上。另外，如上所述，藉由一邊進行基板加熱一邊形成絕緣體274，可以進行成膜的同時使氧從氧化物絕緣體280擴散到絕緣體224及氧化物230。
另外，藉由將電晶體200夾在絕緣體274與絕緣體222之間，可以不使氧向外方擴散而使氧化物絕緣體280、絕緣體224及氧化物230包含大量氧。並且，可以防止水或氫等雜質從絕緣體274的上方及絕緣體222的下方混入，並減少氧化物絕緣體280、絕緣體224及氧化物230中的雜質濃度。
接著，進行加熱處理。該加熱處理可以以250℃以上且650℃以下，較佳為以300℃以上且500℃以下的溫度進行。該加熱處理可以在氧氛圍下進行。或者，該加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。在此，作為惰性氣體，例如可以使用氮氣體或稀有氣體等。該加熱處理也可以在減壓狀態下進行。或者，也可以以如下方法進行該加熱處理：在惰性氣體氛圍下進行加熱處理之後，為了填補脫離了的氧而在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行另一個加熱處理。在本實施方式中，在氧氣體氛圍下以400℃的溫度進行1小時的加熱處理。
在本實施方式中，氧化物絕緣體280與氧化物230c接觸且與絕緣體281、導電體260、絕緣體250、導電體242及氧化物230b分離。因此，在該加熱處理中，如圖3A及圖3B所示，添加到氧化物絕緣體280的氧不直接擴散到絕緣體281、導電體260、絕緣體250及導電體242，藉由氧化物230c擴散到氧化物230b。包含在絕緣體224中的氧由於絕緣體222不向下方擴散，藉由氧化物230a擴散到氧化物230b。由此，可以對氧化物230，尤其對其通道形成區域供應氧而減少氧缺陷。
另外，也可以透過絕緣體274對氧化物絕緣體280添加氧。作為氧的添加方法，可以使用離子植入法、離子摻雜法、電漿處理法和電漿浸沒離子佈植技術中的一個或多個方法。此時，藉由使用離子化了的源氣體進行質量分離而添加的離子植入法，可以對氧化物絕緣體280以較高控制性供應氧，所以是較佳的。另外，可以在形成絕緣體274之前對氧化物絕緣體280添加氧。
接著，也可以在絕緣體274上形成成為絕緣體281的絕緣體。可以藉由濺射法、CVD法、MBE法、PLD法、ALD法等形成成為絕緣體281的絕緣體。
接著，在絕緣體244、氧化物絕緣體280、絕緣體274及絕緣體281中形成到達導電體242a及導電體242b的開口。使用光微影法形成該開口，即可。
接著，形成成為絕緣體241的絕緣膜，並對該絕緣膜進行各向異性蝕刻來形成絕緣體241。可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成該絕緣膜。作為成為絕緣體241的絕緣膜，較佳為使用具有抑制氧的透過的功能的絕緣膜。例如，較佳為藉由ALD法形成氧化鋁膜。此外，作為各向異性蝕刻，例如進行乾蝕刻法等，即可。藉由使開口的側壁部具有這種結構，可以抑制來自外部的氧的透過，並防止接下來要形成的導電體240a及導電體240b的氧化。此外，可以防止水、氫等雜質從導電體240a及導電體240b擴散到外部。
接著，形成成為導電體240a及導電體240b的導電膜。成為導電體240a及導電體240b的導電膜較佳為具有包含具有抑制水、氫等雜質的透過的功能的導電體的疊層結構。例如，可以是氮化鉭、氮化鈦等和鎢、鉬、銅等的疊層。成為導電體240的導電膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。
接著，藉由進行CMP處理，去除成為導電體240a及導電體240b的導電膜的一部分，使絕緣體281露出。其結果是，只在上述開口殘留該導電膜，由此可以形成其頂面平坦的導電體240a及導電體240b(參照圖2A至圖2C)。注意，有時由於該CMP處理而絕緣體281的一部分被去除。
另外，也可以在絕緣體281上設置佈線、電路元件等。即使在製造佈線、電路元件等時進行加熱處理也可以由從氧化物絕緣體280供應的氧減少產生在氧化物230中的氧缺陷。如此，可以抑制過度加熱處理(熱積存)帶來的電特性及可靠性劣化而可以製造包括電晶體200的半導體。
藉由上述製程，可以製造包括圖2A至圖2C所示的電晶體200的半導體裝置。如圖4A至圖12C所示，藉由本實施方式所示的半導體裝置的製造方法可以製造電晶體200。
根據本發明的一個實施方式可以提供一種具有良好的電特性的半導體裝置。此外，根據本發明的一個實施方式可以提供一種可靠性良好的半導體裝置。此外，根據本發明的一個實施方式可以提供一種通態電流高的半導體裝置。另外，根據本發明的一個實施方式可以提供一種具有高的頻率特性的半導體裝置。另外，根據本發明的一個實施方式可以提供一種關態電流低的半導體裝置。另外，根據本發明的一個實施方式可以提供一種能夠實現微型化或高積體化的半導體裝置。另外，根據本發明的一個實施方式可以提供一種功耗得到降低的半導體裝置。另外，根據本發明的一個實施方式可以提供一種生產率高的半導體裝置。
＜半導體裝置的變形例子＞ 以下，使用圖13A至圖19C說明與上述＜半導體裝置的結構例子＞所示的半導體裝置不同的包括根據本發明的一個實施方式的電晶體200的半導體裝置的一個例子。
另外，在圖13A至圖13C、圖15A至圖19C中，每個圖式中的A示出俯視圖。另外，每個圖式中的B示出對應於每個圖式中的A所示的點劃線A1-A2的部位的剖面圖，該剖面圖相當於電晶體200的通道長度方向的剖面圖。另外，每個圖式中的C示出對應於每個圖式中的A所示的點劃線A3-A4的部位的剖面圖，該剖面圖相當於是電晶體200的通道寬度方向的剖面圖。為了明確起見，在每個圖式中的A的俯視圖中省略部分組件而圖示。
在圖13A至圖19C所示的半導體裝置中，對具有與＜半導體裝置的結構例子＞所示的半導體裝置(參照圖2A至圖2C)的組件相同的功能的組件附加相同的元件符號。在本節中，作為電晶體200的構成材料可以使用在＜半導體裝置的結構例子＞中進行了詳細說明的材料。
＜半導體裝置的變形例子1＞ 圖13A至圖13C所示的電晶體200與圖2A至圖2C所示的電晶體200不同之處是：絕緣體244及氧化物絕緣體280覆蓋絕緣體224、氧化物230a、氧化物230b及導電體242。在圖13A至圖13C中，絕緣體244與導電體242a的頂面及側面、導電體242b的頂面及側面、氧化物230b的側面接觸。另外，氧化物絕緣體280與絕緣體244的頂面接觸。
在圖2A至圖2C所示的電晶體200中，只在重疊於導電體242a及導電體242b的區域設置氧化物絕緣體280，在圖13A至圖13C所示的電晶體200中，不與導電體242a及導電體242b重疊的區域也可以設置氧化物絕緣體280。從而，氧化物絕緣體280可以包含更多氧。由此，即使以更高溫度或更長時間進行熱積存，也可以抑制電晶體200的電特性及可靠性的劣化。
另外，在圖13A至圖13C所示的電晶體200中，絕緣體244及氧化物絕緣體280在導電體242a一側及導電體242b一側成為一體且具有與導電體242a和導電體242b之間的區域重疊的開口。注意，本實施方式不侷限於此，與圖2A至圖2C所示的電晶體同樣，絕緣體244及氧化物絕緣體280也可以分割為導電體242a一側的絕緣體244a和氧化物絕緣體280a以及導電體242b一側的絕緣體244b和氧化物絕緣體280b。
在此，使用圖14A及圖14B說明圖13A至圖13C所示的電晶體200的製造工程中或製造電晶體200之後進行加熱處理時的包含在氧化物絕緣體280中的氧的移動。圖14A是電晶體200的通道長度方向的放大圖，圖14B是電晶體200的通道寬度方向的放大圖。圖14A示出導電體242b一側，導電體242a一側也是同樣的。在圖14A及圖14B中，實線箭頭表示藉由加熱處理擴散的氧的移動的一個例子，虛線箭頭表示在形成絕緣體274時添加的氧的移動的一個例子，白色圓圈表示形成在氧化物230中的氧缺陷。
如圖14A及圖14B所示，也在氧化物絕緣體280中的不與導電體242重疊的區域上形成絕緣體274，所以氧化物絕緣體280可以包含更多氧。另外，如圖14B所示，在電晶體200的通道寬度方向也有氧化物絕緣體280與氧化物230c接觸的區域，可以使氧從該區域擴散，所以可以對氧化物230供應更多氧。
注意，在圖14A及圖14B中，絕緣體274不與絕緣體224接觸，所以在形成絕緣體274時在絕緣體224中沒有形成過量氧。然而，藉由在含氧氛圍下使用濺射法形成絕緣體244或者藉由使用離子植入法等對絕緣體224添加氧，可以在絕緣體224中形成過量氧。由此，也在圖13A至圖13C所示的電晶體200中，也可以從絕緣體224向氧化物230a及氧化物230c擴散氧。
在此，使用圖15A至圖17C說明電晶體200的製造方法。
首先，使用上述方法進行直到圖4A至圖4C所示的製程，形成絕緣體214、導電體205、絕緣體216、絕緣體222、絕緣體224、氧化膜230A、氧化膜230B及導電膜242A。
接著，將氧化膜230A、氧化膜230B及導電膜242A加工為島狀，來形成氧化物230a、氧化物230b及導電體層242B。另外，在該製程中，有時絕緣體224中的不與氧化物230a重疊的區域的厚度變薄(參照圖15A至圖15C)。在此，氧化物230a、氧化物230b和導電體層242B以其至少一部分與導電體205重疊的方式形成。
另外，上述氧化膜及導電膜的加工可以利用光微影法進行。另外，作為該加工可以利用乾蝕刻法或濕蝕刻法。利用乾蝕刻法的加工適用於微型加工。
接著，在絕緣體224、氧化物230a、氧化物230b及導電體層242B上形成絕緣膜244A(參照圖16A至圖16C)。
作為絕緣膜244A，較佳為使用具有抑制氧的透過的功能的絕緣膜。例如，較佳為藉由濺射法形成氧化鋁膜。藉由採用濺射法並使用包含氧的氣體形成氧化鋁膜，可以對絕緣體224中引入氧。換言之，絕緣體224可以具有過量氧。
接著，在絕緣膜244A上形成成為氧化物絕緣體280的氧化物絕緣膜280A(參照圖16A至圖16C)。氧化物絕緣膜280A的成膜使用上述同樣的方法即可。
接著，對氧化物絕緣膜280A的一部分、絕緣膜244A的一部分及導電體層242B的一部分進行加工來形成到達氧化物230b的開口。該開口較佳為以與導電體205重疊的方式形成。由該開口形成導電體242a、導電體242b、絕緣體244及氧化物絕緣體280(參照圖17A至圖17C)。
此外，也可以以不同的條件對氧化物絕緣體280的一部分、絕緣膜244A的一部分及導電體的一部分進行加工。例如，也可以藉由乾蝕刻法對氧化物絕緣膜280A的一部分進行加工，藉由濕蝕刻法對絕緣膜244A的一部分進行加工，並藉由乾蝕刻法對導電體層242B的一部分進行加工。
可以使用與上述同樣的方法去除留在氧化物230b的表面等的雜質。以下，可以使用根據圖10A至圖12C的方法製造電晶體200。
＜半導體裝置的變形例子2＞ 圖18A至圖18C所示的電晶體200與圖13A至圖13C所示的電晶體200不同之處是：氧化物絕緣體280的頂面被平坦化。如圖18B所示，氧化物絕緣體280的重疊於氧化物230b的區域的厚度薄於不重疊於氧化物230b的區域的厚度。藉由使氧化物絕緣體280的頂面平坦化，可以使絕緣體274的覆蓋性良好而使氧化物絕緣體280與絕緣體281更確實地分離。
圖18A至圖18C所示的電晶體200在圖16A至圖16C所示的製程中形成膜厚度厚的氧化物絕緣膜280A而進行CMP處理即可。藉由形成膜厚度厚的氧化物絕緣膜280A，可以增大氧化物絕緣體280的體積，氧化物絕緣體280可以包含更多氧。由此，即使熱積存成為更高溫度或更長時間，也可以抑制電晶體200的電特性及可靠性的劣化。
另外，也在圖18A至圖18C所示的電晶體200中，絕緣體244及氧化物絕緣體280在導電體242a一側及導電體242b一側成為一體且具有與導電體242a和導電體242b之間的區域重疊的開口。注意，本實施方式不侷限於此，與圖2A至圖2C所示的電晶體同樣，絕緣體244及氧化物絕緣體280也可以分割為導電體242a一側的絕緣體244a和氧化物絕緣體280a以及導電體242b一側的絕緣體244b和氧化物絕緣體280b。
另外，如圖19A至圖19C所示，也可以去除氧化物230c、氧化物230d、絕緣體250及導電體260中的高於氧化物絕緣體280的部分。在此，絕緣體274與氧化物230c、氧化物230d、絕緣體250及導電體260的各頂面接觸。在絕緣體274與氧化物230c的頂面及氧化物230d的頂面接觸時，可以使氧化物絕緣體280與導電體260及絕緣體250分離。
氧化物230c、氧化物230d、絕緣體250及導電體260中的高於氧化物絕緣體280的部分藉由直到氧化物絕緣體280露出為止對氧化膜230C、氧化膜230D、絕緣膜250A、導電膜260A及導電膜260B進行拋光而去除，即可。例如，使用CMP處理去除氧化物230c、氧化物230d、絕緣體250及導電體260中的高於氧化物絕緣體280的部分。
如上，本實施方式所示的結構、方法等可以與其他實施方式、實施例所示的結構、方法等適當地組合而實施。
實施方式3 在本實施方式中，參照圖20說明半導體裝置的一個實施方式。
[記憶體裝置1] 圖20示出使用作為本發明的一個實施方式的電容器的半導體裝置(記憶體裝置)的一個例子。在本發明的一個實施方式的半導體裝置中，電晶體200設置在電晶體300的上方，電容器100設置在電晶體300及電晶體200的上方。此外，作為根據本實施方式的半導體裝置例如可以適用於以CPU(Central Processing Unit)或GPU(Graphics Processing Unit)為代表的邏輯電路或者以DRAM(Dynamic Random Access Memory)或NVM(Non-Volatile Memory)為代表的記憶體電路。
作為電晶體200可以使用上述實施方式說明的電晶體200等。另外，在圖20中，作為電晶體200使用圖2A至圖2C所記載的電晶體200，但是本實施方式不侷限於此。例如，可以使用圖13A至圖13C、圖18A至圖18C以及圖19A至圖19C所示的電晶體200。
電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體200的關態電流低，所以藉由將其用於記憶體裝置，可以長期保持存儲內容。換言之，由於不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的功耗。另外，與半導體層使用矽的電晶體相比，電晶體200在高溫度下的電特性良好。例如，電晶體200在125℃至150℃的溫度範圍內呈現良好電特性。另外，在125℃至150℃的溫度範圍內，電晶體200的開啟/關閉之比為10位數以上。換言之，與半導體層使用矽的電晶體相比，電晶體200具有溫度越高電晶體特性的一個例子的通態電流、頻率特性等越良好的特性。
在圖20所示的半導體裝置中，佈線1001與電晶體300的源極電連接，佈線1002與電晶體300的汲極電連接。另外，佈線1003與電晶體200的源極和汲極中的一方電連接，佈線1004與電晶體200的第一閘極電連接，佈線1006與電晶體200的第二閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線1005與電容器100的另一個電極電連接。
圖20所示的半導體裝置由於電晶體200的切換工作具有能夠保持充電到電容器100的一個電極的電荷的特性，可以進行資料的寫入、保持及讀出。另外，電晶體200是除了源極、閘極(前閘極)、汲極以外，還設置有背閘極的元件。亦即，由於四端子的元件，所以與利用以MTJ(Magnetic Tunnel Junction：磁穿隧結)特性的MRAM (Magnetoresistive Random Access Memory：磁阻式隨機存取記憶體)、ReRAM(Resistive Random Access Memory：阻隨機存取記憶體)、相變化記憶體(Phase-change memory)等為代表的二端子元件相比，可以簡單地進行輸入輸出的獨立控制。另外，MRAM、ReRAM、相變化記憶體在改寫資料時有時發生原子級的結構變化。另一方面，在改寫資料時根據利用電晶體及電容器的電子充電或放電而工作，所以圖20所示的半導體裝置具有反復改寫耐性且結構變化較少等的特徵。
另外，圖20所示的記憶體裝置藉由配置為矩陣狀而可以構成記憶單元陣列。在此情況下，電晶體300也可以作為連接到該記憶單元陣列的讀出電路或驅動電路等使用。另外，在將圖20所示的半導體裝置作為記憶元件使用時，例如，在驅動電壓為2.5V且評價環境溫度為-40℃至85℃的範圍內，可以實現200MHz以上的工作頻率。
＜電晶體300＞ 電晶體300設置在基板311上，並包括：用作閘極電極的導電體316、用作閘極絕緣體的絕緣體315、由基板311的一部分構成的半導體區域313以及用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。電晶體300可以是p通道型或n通道型。
在此，在圖20所示的電晶體300中，形成通道的半導體區域313(基板311的一部分)具有凸形狀。另外，以隔著絕緣體315覆蓋半導體區域313的側面及頂面的方式設置導電體316。另外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。另外，也可以以與凸部的上表面接觸的方式具有用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。
注意，圖20所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。
另外，如圖20所示，在半導體裝置中將電晶體300與電晶體200的疊層。例如，電晶體300使用矽系半導體材料形成且電晶體200使用氧化物半導體形成。如此，在圖20所示的半導體裝置中，可以在不同層中混在形成矽系半導體材料和氧化物半導體。另外，圖20所示的半導體裝置可以藉由與矽系半導體材料的製造裝置相同的製程製造，也可以實現高積體化。
＜電容器100＞ 電容器100設置在電晶體200的上方。電容器100包括用作第一電極的導電體110、用作第二電極的導電體120及用作介電質的絕緣體130。
此外，例如，也可以同時形成設置在導電體240上的導電體112及導電體110。另外，導電體112用作與電容器100、電晶體200或電晶體300電連接的插頭或者佈線。
在圖20中，導電體112及導電體110具有單層結構，但是不侷限於該結構，也可以具有兩層以上的疊層結構。例如，也可以在具有阻擋性的導電體與導電性高的導電體之間形成與具有阻擋性的導電體以及導電性高的導電體之間的緊密性高的導電體。
此外，絕緣體130例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等，並以疊層或單層設置。例如，作為絕緣體130可以使用依次層疊有氧化鋯、氧化鋁、氧化鋯的絕緣膜。
例如，絕緣體130較佳為使用氧氮化矽等絕緣耐壓力高的材料和高介電常數(high-k)材料的疊層結構。藉由採用該結構，電容器100可以包括高介電常數(high-k)的絕緣體來確保充分的電容，並可以包括絕緣耐壓力高的絕緣體來提高絕緣耐壓力，從而可以抑制電容器100的靜電破壞。
注意，作為高介電常數(high-k)材料(相對介電常數高的材料)的絕緣體，有氧化鎵、氧化鉿、氧化鋯、具有鋁及鉿的氧化物、具有鋁及鉿的氧氮化物、具有矽及鉿的氧化物、具有矽及鉿的氧氮化物、具有矽及鉿的氮化物等。藉由使用這種high-k材料，即使增厚絕緣體130，也可以充分確保電容器100的靜電電容。藉由增厚絕緣體130，可以抑制在導電體110與導電體120之間產生的洩漏電流。
另一方面，作為絕緣耐壓力高的材料(相對介電常數低的材料)，有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽、樹脂等。例如，可以使用依次層疊有使用ALD法形成的SiNx 、使用PEALD法形成的SiOx 、使用ALD法形成的SiNx 的絕緣膜。藉由使用絕緣耐壓力高的絕緣體，可以提高絕緣耐壓力而可以提高電容器100的靜電破壞。
另外，電晶體200使用氧化物半導體，所以與電容器100的匹配良好。明確而言，使用氧化物半導體的電晶體200的關態電流低，所以藉由組合電容器100，可以長期地保持存儲內容。
＜佈線層＞ 在各結構體之間也可以設置有包括層間膜、佈線、插頭等的佈線層。此外，佈線層可以根據設計而設置為多個層。在此，在具有插頭或佈線的功能的導電體中，有時使用同一元件符號表示多個結構。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
例如，在基板311上，作為層間膜依次層疊地設置有絕緣體320、絕緣體322、絕緣體324及絕緣體326。絕緣體315及導電體316以埋入絕緣體320的方式設置。另外，在絕緣體320、絕緣體322、絕緣體324及絕緣體326中嵌入與電容器100或電晶體200電連接的導電體328、導電體330等。另外，導電體328及導電體330被用作插頭或佈線。
此外，用作層間膜的絕緣體可以被用作覆蓋其下方的凹凸形狀的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，也可以藉由利用化學機械拋光(CMP)法等的平坦化處理實現平坦化。
也可以在絕緣體326及導電體330上設置佈線層。例如，在圖20中，依次層疊有絕緣體350、絕緣體352及絕緣體354。另外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356用作插頭或佈線。
在絕緣體354及導電體356上依次層疊有絕緣體210、絕緣體212、絕緣體214及絕緣體216。在絕緣體210、絕緣體212、絕緣體214及絕緣體216中填充有導電體218及構成電晶體200的導電體(導電體205)等。此外，導電體218用作與電容器100或電晶體300電連接的插頭或佈線。再者，導電體120及絕緣體130上設置有絕緣體150。
作為能夠用作層間膜的絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物、金屬氮氧化物等。
例如，藉由將相對介電常數低的材料用於用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。
例如，絕緣體212、絕緣體352及絕緣體354等較佳為具有相對介電常數低的絕緣體。例如，該絕緣體較佳為含有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽、樹脂等。或者，該絕緣體較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽和樹脂的疊層結構。由於氧化矽及氧氮化矽具有熱穩定性，因此藉由將其與樹脂組合，可以實現具有熱穩定性且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳香族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸等。
另外，設置在導電體112或導電體120上的絕緣體130和絕緣體150的另一者或兩者的電阻率為1.0×1012 Ωcm以上且1.0×1015 Ωcm以下，較佳為5.0×1012 Ωcm以上且1.0×1014 Ωcm以下，更佳為1.0×1013 Ωcm以上且5.0×1013 Ωcm以下。在絕緣體130和絕緣體150的另一者或兩者具有上述電阻率，該絕緣體維持絕緣性的同時使積累電晶體200、電晶體300、電容器100及導電體112、導電體120等的佈線之間的電荷分散，能夠該電荷導致的電晶體及包括該電晶體的記憶體裝置的特性不良、靜電破壞，所以是較佳的。作為上述絕緣體，可以使用氮化矽或氮氧化矽。
另外，作為具有上述電阻率的絕緣體，也可以在導電體112的下層設置絕緣體140。在此情況下，在絕緣體281上形成絕緣體140，在絕緣體140、絕緣體281、絕緣體274、氧化物絕緣體280、絕緣體224、絕緣體222等形成開口部，來在該開口部內形成絕緣體241並形成與電晶體200、導電體218等電連接的導電體240即可。絕緣體140可以使用與絕緣體130或絕緣體150同樣的材料。
此外，藉由由具有抑制氫等雜質及氧透過的功能的絕緣體圍繞使用氧化物半導體的電晶體，可以使電晶體的電特性穩定。因此，作為絕緣體210、絕緣體350等，使用具有抑制氫等雜質及氧的透過的功能的絕緣體，即可。
作為具有抑制氫等雜質及氧透過的功能的絕緣體，例如可以以單層或疊層使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體。明確而言，作為具有抑制氫等雜質及氧透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等金屬氧化物、氮氧化矽、氮化矽等。
作為能夠用於佈線、插頭的導電體較佳為使用包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦以及釕等的金屬元素中的一種以上的材料。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
例如，作為導電體328、導電體330、導電體356、導電體218、導電體110、導電體112、導電體120等，可以以單層或疊層使用由上述材料形成的金屬材料、合金材料、金屬氮化物材料、金屬氧化物材料等的導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料形成。藉由使用低電阻導電材料可以降低佈線電阻。
＜＜設置有氧化物半導體的層的佈線或插頭＞＞ 注意，在將氧化物半導體用於電晶體200時，有時在氧化物半導體附近設置具有過量氧區域的絕緣體。在此情況下，較佳為在該具有過量氧區域的絕緣體和設置於該具有過量氧區域的絕緣體的導電體之間設置具有阻擋性的絕緣體。
例如，在圖20中，較佳為在絕緣體281、絕緣體274、氧化物絕緣體280、絕緣體224及絕緣體222與導電體240之間設置絕緣體241。藉由絕緣體241設置在絕緣體281、絕緣體274、氧化物絕緣體280、絕緣體224及絕緣體222與導電體240之間，可以抑制由於導電體240包含在絕緣體中的氧被吸収，亦即導電體240被氧化。
也就是說，藉由設置絕緣體241，可以抑制氧化物絕緣體280或絕緣體281等所具有的過量氧被導電體240吸收。此外，藉由具有絕緣體241，可以抑制作為雜質的氫經過導電體240擴散到電晶體200。
另外，作為絕緣體241，較佳為使用具有抑制水、氫等雜質及氧的擴散的功能的絕緣材料。例如，較佳為使用氧化鋁、氧化鉿等。此外，例如還可以使用氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉭等的金屬氧化物、氮氧化矽、氮化矽等。
以上是對結構例子的說明。藉由採用本結構，可以在使用具有包含氧化物半導體的電晶體的半導體裝置中抑制電特性變動的同時提高可靠性。另外，可以提供一種包含通態電流高的氧化物半導體的電晶體。此外，可以提供一種包含關態電流低的氧化物半導體的電晶體。另外，可以提供一種功耗得到降低的半導體裝置。
本實施方式可以與其他實施方式及實施例等所記載的結構適當地組合而實施。
實施方式4 在本實施方式中，參照圖21A至圖22H，對根據本發明的一個實施方式的使用將氧化物用於半導體的電晶體(以下有時稱為OS電晶體)及電容器的記憶體裝置(以下有時稱為OS記憶體裝置)進行說明。OS記憶體裝置是至少包括電容器和控制該電容器的充放電的OS電晶體的記憶體裝置。因OS電晶體的關態電流極低所以OS記憶體裝置具有優良的保持特性，從而可以被用作非揮發性記憶體。
＜記憶體裝置的結構例子＞ 圖21A示出OS記憶體裝置的結構的一個例子。記憶體裝置1400包括週邊電路1411及記憶單元陣列1470。週邊電路1411包括行電路1420、列電路1430、輸出電路1440、控制邏輯電路1460。
列電路1430例如包括列解碼器、預充電電路、感測放大器、寫入電路等。預充電電路具有對佈線進行預充電的功能。感測放大器具有放大從記憶單元讀出的資料信號的功能。注意，上述佈線是連接到記憶單元陣列1470所包括的記憶單元的佈線，下面描述其詳細內容。被放大的資料信號作為資料信號RDATA藉由輸出電路1440輸出到記憶體裝置1400的外部。此外，行電路1420例如包括行解碼器、字線驅動器電路等，並可以選擇要存取的行。
對記憶體裝置1400從外部供應作為電源電壓的低電源電壓(VSS)、週邊電路1411用高電源電壓(VDD)及記憶單元陣列1470用高電源電壓(VIL)。此外，對記憶體裝置1400從外部輸入控制信號(CE、WE、RE)、位址信號ADDR及資料信號WDATA。位址信號ADDR被輸入到行解碼器及列解碼器，資料信號WDATA被輸入到寫入電路。
控制邏輯電路1460對來自外部的輸入信號(CE、WE、RE)進行處理來生成行解碼器及列解碼器的控制信號。CE是晶片賦能信號，WE是寫入賦能信號，並且RE是讀出賦能信號。控制邏輯電路1460所處理的信號不侷限於此，根據需要而輸入其他控制信號即可。
記憶單元陣列1470包括配置為行列狀的多個記憶單元MC及多個佈線。注意，連接記憶單元陣列1470和行電路1420的佈線的數量取決於記憶單元MC的結構、包括在一個列中的記憶單元MC的數量等。此外，連接記憶單元陣列1470和列電路1430的佈線的數量取決於記憶單元MC的結構、包括在一個行中的記憶單元MC的數量等。
另外，雖然在圖21A中示出在同一平面上形成週邊電路1411和記憶單元陣列1470的例子，但是本實施方式不侷限於此。例如，如圖21B所示，也可以以重疊於週邊電路1411的一部分上的方式設置記憶單元陣列1470。例如，也可以採用以重疊於記憶單元陣列1470下的方式設置感測放大器的結構。
圖22A至圖22H說明能夠適用於上述記憶單元MC的記憶單元的結構例子。
[DOSRAM] 圖22A至圖22C示出DRAM的記憶單元的電路結構例子。在本說明書等中，有時將使用1OS電晶體1電容器型記憶單元的DRAM稱為DOSRAM。圖22A所示的記憶單元1471包括電晶體M1及電容器CA。另外，電晶體M1包括閘極(有時稱為頂閘極)及背閘極。
電晶體M1的第一端子與電容器CA的第一端子連接，電晶體M1的第二端子與佈線BIL連接，電晶體M1的閘極與佈線WOL連接，電晶體M1的背閘極與佈線BGL連接。電容器CA的第二端子與佈線CAL連接。
佈線BIL被用作位元線，佈線WOL被用作字線。佈線CAL被用作用來對電容器CA的第二端子供應指定的電位的佈線。在資料的寫入及讀出時，較佳為對佈線CAL供應低位準電位。佈線BGL被用作用來對電晶體M1的背閘極供應電位的佈線。藉由對佈線BGL供應任意電位，可以增加或減少電晶體M1的臨界電壓。
此外，記憶單元MC不侷限於記憶單元1471，而可以改變其電路結構。例如，記憶單元MC也可以採用如圖22B所示的記憶單元1472那樣的電晶體M1的背閘極不與佈線BGL連接，而與佈線WOL連接的結構。另外，例如，記憶單元MC也可以是如圖22C所示的記憶單元1473那樣的由單閘極結構的電晶體，亦即不包括背閘極的電晶體M1構成的記憶單元。
在將上述實施方式所示的半導體裝置用於記憶單元1471等的情況下，作為電晶體M1可以使用電晶體200，作為電容器CA可以使用電容器100。藉由作為電晶體M1使用OS電晶體，可以使電晶體M1的洩漏電流為極低。換言之，因為可以由電晶體M1長時間保持寫入的資料，所以可以降低記憶單元的更新頻率。此外，還可以不進行記憶單元的更新工作。此外，由於洩漏電流極低，因此可以將多值資料或類比資料保持在記憶單元1471、記憶單元1472、記憶單元1473中。
此外，在DOSRAM中，在如上所述那樣地採用以重疊於記憶單元陣列1470下的方式設置感測放大器的結構時，可以縮短位元線。由此，位元線電容減小，從而可以減少記憶單元的存儲電容。
[NOSRAM] 圖22D至圖22G示出2電晶體1電容器的增益單元型記憶單元的電路結構例子。圖22D所示的記憶單元1474包括電晶體M2、電晶體M3、電容器CB。另外，電晶體M2包括頂閘極(有時簡稱為閘極)及背閘極。在本說明書等中，有時將包括將OS電晶體用於電晶體M2的增益單元型記憶單元的記憶體裝置稱為NOSRAM(Nonvolatile Oxide Semiconductor RAM)。
電晶體M2的第一端子與電容器CB的第一端子連接，電晶體M2的第二端子與佈線WBL連接，電晶體M2的閘極與佈線WOL連接，電晶體M2的背閘極與佈線BGL連接。電容器CB的第二端子與佈線CAL連接。電晶體M3的第一端子與佈線RBL連接，電晶體M3的第二端子與佈線SL連接，電晶體M3的閘極與電容器CB的第一端子連接。
佈線WBL被用作寫入位元線，佈線RBL被用作讀出位元線，佈線WOL被用作字線。佈線CAL被用作用來對電容器CB的第二端子供應指定的電位的佈線。在資料的寫入、保持及讀出時，較佳為對佈線CAL供應低位準電位。佈線BGL被用作用來對電晶體M2的背閘極供應電位的佈線。藉由對佈線BGL供應任意電位，可以增加或減少電晶體M2的臨界電壓。
此外，記憶單元MC不侷限於記憶單元1474，而可以適當地改變其電路結構。例如，記憶單元MC也可以採用如圖22E所示的記憶單元1475那樣的電晶體M2的背閘極不與佈線BGL連接，而與佈線WOL連接的結構。另外，例如，記憶單元MC也可以是如圖22F所示的記憶單元1476那樣的由單閘極結構的電晶體，亦即不包括背閘極的電晶體M2構成的記憶單元。此外，例如，記憶單元MC也可以具有如圖22G所示的記憶單元1477那樣的將佈線WBL和佈線RBL組合為一個佈線BIL的結構。
在將上述實施方式所示的半導體裝置用於記憶單元1474等的情況下，作為電晶體M2可以使用電晶體200，作為電晶體M3可以使用電晶體300，作為電容器CB可以使用電容器100。藉由作為電晶體M2使用OS電晶體，可以使電晶體M2的洩漏電流為極低。由此，因為可以由電晶體M2長時間保持寫入的資料，所以可以降低記憶單元的更新頻率。此外，還可以不進行記憶單元的更新工作。此外，由於洩漏電流極低，因此可以將多值資料或類比資料保持在記憶單元1474中。記憶單元1475至記憶單元1477也是同樣的。
另外，電晶體M3也可以是在通道形成區域中包含矽的電晶體(以下有時稱為Si電晶體)。Si電晶體的導電型可以是n通道型或p通道型。Si電晶體的場效移動率有時比OS電晶體高。因此，作為用作讀出電晶體的電晶體M3，也可以使用Si電晶體。此外，藉由將Si電晶體用於電晶體M3，可以層疊於電晶體M3上地設置電晶體M2，從而可以減少記憶單元的佔有面積，並可以實現記憶體裝置的高積體化。
此外，電晶體M3也可以是OS電晶體。在將OS電晶體用於電晶體M2、電晶體M3時，在記憶單元陣列1470中可以只使用n型電晶體構成電路。
另外，圖22H示出3電晶體1電容器的增益單元型記憶單元的一個例子。圖22H所示的記憶單元1478包括電晶體M4至電晶體M6及電容器CC。電容器CC可以適當地設置。記憶單元1478與佈線BIL、佈線RWL、佈線WWL、佈線BGL及佈線GNDL電連接。佈線GNDL是供應低位準電位的佈線。另外，也可以將記憶單元1478電連接到佈線RBL、佈線WBL，而不與佈線BIL電連接。
電晶體M4是包括背閘極的OS電晶體，該背閘極與佈線BGL電連接。另外，也可以使電晶體M4的背閘極和閘極互相電連接。或者，電晶體M4也可以不包括背閘極。
另外，電晶體M5、電晶體M6各自可以是n通道型Si電晶體或p通道型Si電晶體。或者，電晶體M4至電晶體M6都是OS電晶體。在此情況下，可以在記憶單元陣列1470中只使用n型電晶體構成電路。
在將上述實施方式所示的半導體裝置用於記憶單元1478時，作為電晶體M4可以使用電晶體200，作為電晶體M5、電晶體M6可以使用電晶體300，作為電容器CC可以使用電容器100。藉由作為電晶體M4使用OS電晶體，可以使電晶體M4的洩漏電流為極低。
注意，本實施方式所示的週邊電路1411、記憶單元陣列1470等的結構不侷限於上述結構。也可以根據需要改變，去除或追加這些電路及連接到該電路的佈線、電路元件等的配置或功能。
本實施方式可以與其他實施方式、實施例等所記載的結構適當地組合而實施。
實施方式5 在本實施方式中，參照圖23A和圖23B說明安裝有本發明的半導體裝置的晶片1200的一個例子。在晶片1200上安裝有多個電路(系統)。如此，在一個晶片上集成有多個電路(系統)的技術有時被稱為系統晶片(System on Chip：SoC)。
如圖23A所示，晶片1200包括CPU(Central Processing Unit：中央處理器)1211、GPU(Graphics Processing Unit：圖形處理器)1212、一個或多個類比運算部1213、一個或多個記憶體控制器1214、一個或多個介面1215、一個或多個網路電路1216等。
在晶片1200上設置有凸塊(未圖示)，該凸塊如圖23B所示那樣與印刷線路板(PCB：Printed Circuit Board)1201的第一面連接。此外，在PCB1201的第一面的背面設置有多個凸塊1202，該凸塊1202與主機板1203連接。
此外，也可以在主機板1203上設置有DRAM1221、快閃記憶體1222等的記憶體裝置。例如，可以將上述實施方式所示的DOSRAM應用於DRAM1221。此外，例如，可以將上述實施方式所示的NOSRAM應用於快閃記憶體1222。
CPU1211較佳為具有多個CPU核。此外，GPU1212較佳為具有多個GPU核。此外，CPU1211和GPU1212可以分別具有暫時儲存資料的記憶體。或者，也可以在晶片1200上設置有CPU1211和GPU1212共同使用的記憶體。可以將上述NOSRAM或DOSRAM應用於該記憶體。此外，GPU1212適合用於多個資料的平行計算，其可以用於影像處理或積和運算。藉由作為GPU1212設置使用本發明的氧化物半導體的影像處理電路或積和運算電路，可以以低功耗執行影像處理及積和運算。
此外，因為在同一晶片上設置有CPU1211和GPU1212，所以可以縮短CPU1211和GPU1212之間的佈線，並可以以高速進行從CPU1211到GPU1212的資料傳送、CPU1211及GPU1212所具有的記憶體之間的資料傳送以及GPU1212中的運算結束之後的從GPU1212到CPU1211的運算結果傳送。
類比運算部1213具有類比/數位(A/D)轉換電路和數位/類比(D/A)轉換電路中的一者或兩者。此外，也可以在類比運算部1213中設置上述積和運算電路。
記憶體控制器1214具有用作DRAM1221的控制器的電路及用作快閃記憶體1222的介面的電路。
介面1215具有與如顯示裝置、揚聲器、麥克風、影像拍攝裝置、控制器等外部連接設備之間的介面電路。控制器包括滑鼠、鍵盤、遊戲機用控制器等。作為上述介面，可以使用USB(Universal Serial Bus：通用序列匯流排)、HDMI(High-Definition Multimedia Interface：高清晰度多媒體介面)(註冊商標)等。
網路電路1216具有LAN(Local Area Network：區域網路)等網路電路。此外，還可以具有網路安全用電路。
上述電路(系統)可以經同一製程形成在晶片1200上。由此，即使晶片1200所需的電路個數增多，也不需要增加製程，可以以低成本製造晶片1200。
可以將包括設置有具有GPU1212的晶片1200的PCB1201、DRAM1221以及快閃記憶體1222的主機板1203稱為GPU模組1204。
GPU模組1204因具有使用SoC技術的晶片1200而可以減少其尺寸。此外，GPU模組1204因具有高影像處理能力而適合用於智慧手機、平板終端、膝上型個人電腦、可攜式(可攜帶)遊戲機等可攜式電子裝置。此外，藉由利用使用GPU1212的積和運算電路，可以執行深度神經網路(DNN)、卷積神經網路(CNN)、遞迴神經網路(RNN)、自編碼器、深度波茲曼機(DBM)、深度置信網路(DBN)等方法，由此可以將晶片1200用作AI晶片，或者，可以將GPU模組1204用作AI系統模組。
本實施方式所示的結構可以與其他實施方式、實施例等所示的結構適當地組合而實施。
實施方式6 在本實施方式中，說明使用上述實施方式所示的半導體裝置的記憶體裝置的應用例子。上述實施方式所示的半導體裝置例如可以應用於各種電子裝置(例如，資訊終端、電腦、智慧手機、電子書閱讀器終端、數位相機(也包括攝影機)、錄影再現裝置、導航系統等)的記憶體裝置。注意，在此，電腦包括平板電腦、筆記型電腦、桌上型電腦以及大型電腦諸如伺服器系統。或者，上述實施方式所示的半導體裝置應用於記憶體卡(例如，SD卡)、USB記憶體、SSD(固態硬碟)等各種卸除式存放裝置。圖24A至圖24E示意性地示出卸除式存放裝置的幾個結構例子。例如，上述實施方式所示的半導體裝置加工為被封裝的記憶體晶片並用於各種記憶體裝置或卸除式記憶體。
圖24A是USB記憶體的示意圖。USB記憶體1100包括外殼1101、蓋子1102、USB連接器1103及基板1104。基板1104被容納在外殼1101中。例如，在基板1104上安裝有記憶體晶片1105及控制器晶片1106。可以將上述實施方式所示的半導體裝置組裝於基板1104的記憶體晶片1105等。
圖24B是SD卡的外觀示意圖，圖24C是SD卡的內部結構的示意圖。SD卡1110包括外殼1111、連接器1112及基板1113。基板1113被容納在外殼1111中。例如，在基板1113上安裝有記憶體晶片1114及控制器晶片1115。藉由在基板1113的背面一側也設置記憶體晶片1114，可以增大SD卡1110的容量。此外，也可以將具有無線通訊功能的無線晶片設置於基板1113。由此，藉由主機裝置與SD卡1110之間的無線通訊，可以進行記憶體晶片1114的資料的讀出及寫入。可以將上述實施方式所示的半導體裝置組裝於基板1113的記憶體晶片1114等。
圖24D是SSD的外觀示意圖，圖24E是SSD的內部結構的示意圖。SSD1150包括外殼1151、連接器1152及基板1153。基板1153被容納在外殼1151中。例如，在基板1153上安裝有記憶體晶片1154、記憶體晶片1155及控制器晶片1156。記憶體晶片1155為控制器晶片1156的工作記憶體，例如，可以使用DOSRAM晶片。藉由在基板1153的背面一側也設置記憶體晶片1154，可以增大SSD1150的容量。可以將上述實施方式所示的半導體裝置組裝於基板1153的記憶體晶片1154等。
本實施方式可以與其他的實施方式、實施例等所記載的結構適當地組合而實施。
實施方式7 根據本發明的一個實施方式的半導體裝置可以應用於如CPU、GPU等處理器或晶片。圖25A至圖25D、圖25E1、圖25E2以及圖25F示出具有根據本發明的一個實施方式的如CPU、GPU等處理器或晶片的電子裝置的具體例子。
＜電子裝置及系統＞ 根據本發明的一個實施方式的GPU或晶片可以安裝在各種各樣的電子裝置。作為電子裝置的例子，例如除了電視機、桌上型或膝上型個人電腦、用於電腦等的顯示器、數位看板(Digital Signage)、彈珠機等大型遊戲機等具有較大的螢幕的電子裝置以外，還可以舉出數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。此外，藉由將根據本發明的一個實施方式的積體電路或晶片設置在電子裝置中，可以使電子裝置具備人工智慧。
本發明的一個實施方式的電子裝置也可以包括天線。藉由由天線接收信號，可以在顯示部上顯示影像或資訊等。此外，在電子裝置包括天線及二次電池時，可以將天線用於非接觸電力傳送。
本發明的一個實施方式的電子裝置也可以包括感測器(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)。
本發明的一個實施方式的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；執行各種軟體(程式)的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料的功能；等。圖25A至圖25D、圖25E1、圖25E2以及圖25F示出電子裝置的例子。
[行動電話機] 圖25A示出資訊終端之一的行動電話機(智慧手機)。資訊終端5500包括外殼5510及顯示部5511，作為輸入介面在顯示部5511中具備觸控面板，並且在外殼5510上設置有按鈕。
藉由將本發明的一個實施方式的晶片應用於資訊終端5500，可以執行利用人工智慧的應用程式。作為利用人工智慧的應用程式，例如，可以舉出識別會話來將該會話的內容顯示在顯示部5511上的應用程式、識別由使用者輸入到顯示部5511所具備的觸控面板的文字或圖形等來將該文字或該圖形顯示在顯示部5511上的應用程式、執行指紋或聲紋等的生物識別的應用程式等。
[資訊終端] 圖25B示出桌上型資訊終端5300。桌上型資訊終端5300包括資訊終端主體5301、顯示器5302及鍵盤5303。
與上述資訊終端5500同樣，藉由將本發明的一個實施方式的晶片應用於桌上型資訊終端5300，可以執行利用人工智慧的應用程式。作為利用人工智慧的應用程式，例如，可以舉出設計支援軟體、文章校對軟體、食譜自動生成軟體等。此外，藉由使用桌上型資訊終端5300，可以研發新穎的人工智慧。
注意，在上述例子中，圖25A及圖25B示出智慧手機及桌上型資訊終端作為電子裝置的例子，但是也可以應用智慧手機及桌上型資訊終端以外的資訊終端。作為智慧手機及桌上型資訊終端以外的資訊終端，例如可以舉出PDA(Personal Digital Assistant：個人數位助理)、筆記本式資訊終端、工作站等。
[電器產品] 圖25C示出電器產品的一個例子的電冷藏冷凍箱5800。電冷藏冷凍箱5800包括外殼5801、冷藏室門5802及冷凍室門5803等。
藉由將本發明的一個實施方式的晶片應用於電冷藏冷凍箱5800，可以實現具備人工智慧的電冷藏冷凍箱5800。藉由利用人工智慧，可以使電冷藏冷凍箱5800具有基於儲存在電冷藏冷凍箱5800中的食品或該食品的消費期限等自動生成功能表的功能、根據所儲存的食品自動調整電冷藏冷凍箱5800的溫度的功能。
在上述例子中，作為電器產品說明了電冷藏冷凍箱，但是作為其他電器產品，例如可以舉出吸塵器、微波爐、電烤箱、電鍋、熱水器、IH炊具、飲水機、包括空氣調節器的冷暖空調機、洗衣機、乾衣機、視聽設備等。
[遊戲機] 圖25D示出遊戲機的一個例子的可攜式遊戲機5200。可攜式遊戲機包括外殼5201、顯示部5202及按鈕5203等。
藉由將本發明的一個實施方式的GPU或晶片應用於可攜式遊戲機5200，可以實現低功耗的可攜式遊戲機5200。此外，借助於低功耗，可以降低來自電路的發熱，由此可以減少因發熱而給電路本身、週邊電路以及模組帶來的負面影響。
此外，藉由將本發明的一個實施方式的GPU或晶片應用於可攜式遊戲機5200，可以實現具備人工智慧的可攜式遊戲機5200。
遊戲的進展、遊戲中出現的生物的言行、遊戲上發生的現象等的表現本來是由該遊戲所具有的程式規定的，但是藉由將人工智慧應用於可攜式遊戲機5200，可以實現不侷限於遊戲的程式的表現。例如，可以實現遊戲玩者提問的內容、遊戲的進展情況、時間、遊戲上出現的人物的言行變化等的表現。
此外，當使用可攜式遊戲機5200玩需要多個人玩的遊戲時，可以利用人工智慧構成擬人的遊戲玩者，由此可以將人工智慧的遊戲玩者當作對手，一個人也可以玩多個人玩的遊戲。
雖然圖25D示出可攜式遊戲機作為遊戲機的一個例子，但是應用本發明的一個實施方式的GPU或晶片的遊戲機不侷限於此。作為應用本發明的一個實施方式的GPU或晶片的遊戲機，例如可以舉出家用固定式遊戲機、設置在娛樂設施(遊戲中心，遊樂園等)的街機遊戲機、設置在體育設施的擊球練習用投球機等。
[移動體] 本發明的一個實施方式的GPU或晶片可以應用於作為移動體的汽車及汽車的駕駛席周邊。
圖25E1是示出移動體的一個例子的汽車5700的圖，圖25E2是示出汽車室內的前擋風玻璃周邊的圖。圖25E2示出安裝在儀表板的顯示面板5701、顯示面板5702、顯示面板5703以及安裝在支柱的顯示面板5704。
顯示面板5701至顯示面板5703可以藉由顯示速度表、轉速計、行駛距離、加油量、排檔狀態、空調的設定而提供各種資訊。此外，使用者可以根據喜好適當地改變顯示面板所顯示的顯示內容及佈局等，可以提高設計性。顯示面板5701至顯示面板5703還可以用作照明設備。
藉由將由設置在汽車5700的攝像裝置(未圖示)拍攝的影像顯示在顯示面板5704上，可以補充被支柱遮擋的視野(死角)。也就是說，藉由顯示由設置在汽車5700外側的攝像裝置拍攝的影像，可以補充死角，從而可以提高安全性。此外，藉由顯示補充看不到的部分的影像，可以更自然、更舒適地確認安全。顯示面板5704還可以用作照明設備。
因為可以將本發明的一個實施方式的GPU或晶片用作人工智慧的組件，例如可以將該晶片用於汽車5700的自動駕駛系統。該晶片也可以用於進行導航、危險預測等的系統。此外，可以在顯示面板5701至顯示面板5704上顯示導航、危險預測等資訊。
雖然在上述例子中作為移動體的一個例子說明了汽車，但是移動體不侷限於汽車。例如，作為移動體，也可以舉出電車、單軌鐵路、船舶、飛行物(直升機、無人駕駛飛機(無人機)、飛機、火箭)等，可以對這些移動體應用本發明的一個實施方式的晶片，以提供利用人工智慧的系統。
[廣播電視系統] 本發明的一個實施方式的GPU或晶片可以應用於廣播電視系統。
圖25F示意性地示出廣播電視系統中的資料傳送。明確而言，圖25F示出從廣播電視臺5680發送的電波(廣播電視信號)到達每個家庭的電視接收機(TV)5600的路徑。TV5600具備接收機(未圖示)，由此天線5650所接收的廣播電視信號藉由該接收機輸入TV5600。
雖然在圖25F中示出超高頻率(UHF：Ultra High Frequency)天線作為天線5650，但是可以使用BS及110度CS天線、CS天線等作為天線5650。
電波5675A及電波5675B為地面廣播電視信號，電波塔5670放大所接收的電波5675A並發送電波5675B。各家庭藉由用天線5650接收電波5675B，就可以用TV5600收看地面TV播放。此外，廣播電視系統可以為利用人造衛星的衛星廣播電視、利用光路線的資料廣播電視等而不侷限於圖25F所示的地面廣播電視。
此外，也可以將本發明的一個實施方式的晶片應用於上述廣播電視系統，以形成利用人工智慧的廣播電視系統。當從廣播電視臺5680向每個家庭的TV5600發送廣播電視資料時，利用編碼器進行廣播電視資料的壓縮；當天線5650接收該廣播電視資料時，利用包括在TV5600中的接收機的解碼器進行該廣播電視資料的恢復。藉由利用人工智慧，例如可以在編碼器的壓縮方法之一的變動補償預測中識別包含在顯示影像中的顯示模型。此外，也可以進行利用人工智慧的幀內預測等。例如，當TV5600接收低解析度的廣播電視資料而進行高解析度的顯示時，可以在解碼器所進行的廣播電視資料的恢復中進行上轉換等影像的補充處理。
上述利用人工智慧的廣播電視系統適合用於廣播電視資料量增大的超高清晰度電視(UHDTV：4K、8K)播放。
此外，作為TV5600一側的人工智慧的應用，例如，可以在TV5600內設置具備人工智慧的錄影裝置。藉由採用這種結構，可以使該具備人工智慧的錄影裝置學習使用者的愛好，而可以自動對符合使用者的愛好的電視節目錄影。
在本實施方式中說明的電子裝置、該電子裝置的功能、人工智慧的應用例子以及其效果等可以與其他的電子裝置的記載適當地組合而實施。
本實施方式可以與其他的實施方式、實施例等所記載的結構適當地組合而實施。 實施例
在本實施例中，說明製造相當於圖1所示的氧化物絕緣體36、氧化物22b及絕緣體24的樣本1A、樣本1B、樣本2A及樣本2B而分析上述樣本的結果。
首先，說明樣本1A、樣本1B、樣本2A及樣本2B的製造方法。
首先，在樣本1A、樣本1B、樣本2A及樣本2B中，使矽晶圓熱氧化，在矽晶圓表面形成目標厚度為100nm的氧化矽膜。
接著，在樣本1A、樣本1B、樣本2A及樣本2B中使用ALD法形成目標厚度為7nm的氧化鋁膜。
接著，在樣本1A、樣本1B、樣本2A及樣本2B上使用PECVD法形成目標厚度為35nm的氧氮化矽膜。作為沉積氣體使用1sccm的SiH4 氣體及800sccm的N2 O氣體，成膜壓力為40Pa，成膜功率為150W(60MHz)，基板溫度為400℃，電極間距離為28mm。該氧氮化矽膜相當於氧化物絕緣體36。
接著，在樣本1A、樣本1B、樣本2A及樣本2B中，使用RF濺射法形成目標厚度為50nm的氧化鋁膜。在氧化鋁膜的成膜中使用Al2 O3 靶材。作為沉積氣體使用25sccm的氬氣體及25sccm的氧氣體，成膜壓力為0.4Pa(由日本佳能-安內華公司製造的B-A真空計BRG-1B測量)，成膜功率2500W，基板溫度為250℃，靶材-基板間距離為60mm。藉由該氧化鋁膜的成膜，對氧化物絕緣體36添加氧。
接著，對樣本1A、樣本1B、樣本2A及樣本2B進行CMP處理而去除該氧化鋁膜。
接著，在樣本1A、樣本1B、樣本2A及樣本2B中，在上述氧氮化矽膜上使用DC濺射法形成目標厚度為5nm的In-Ga-Zn氧化物膜(以下稱為IGZO膜)。
在樣本1A及樣本1B中，在形成IGZO膜時，使用In：Ga：Zn=4：2：4.1[原子個數比]靶材(以下，將該IGZO膜稱為IGZO膜(423))。作為沉積氣體使用45sccm的氧氣體，成膜壓力為0.7Pa(由日本佳能-安內華公司製造的小型真空計MG-2來測量)，成膜功率為500W，基板溫度為200℃，靶材與基板之間的距離為60mm。該IGZO(423)相當於氧化物22b。
在樣本2A及樣本2B中，在形成IGZO膜時，使用In：Ga：Zn=1：3：4[原子個數比]靶材(以下，將該IGZO膜稱為IGZO膜(134))。作為沉積氣體使用45sccm的氧氣體，成膜壓力為0.7Pa(由日本佳能-安內華公司製造的小型真空計MG-2來測量)，成膜功率為500W，基板溫度為200℃，靶材與基板之間的距離為60mm。該IGZO(134)相當於氧化物22b。
接著，在樣本1A、樣本1B、樣本2A及樣本2B中，使用PECVD法形成目標厚度為10nm的氧氮化矽膜。作為沉積氣體使用1sccm的SiH4 氣體及800sccm的N2 O氣體，成膜壓力為200Pa，成膜功率為150W(60MHz)，基板溫度為400℃，電極間距離為28mm。該氧氮化矽膜相當於絕緣體24。
接著，在樣本1A及樣本2A中，在氮氛圍下以400℃進行1小時的加熱處理。
接著，在樣本1A、樣本1B、樣本2A及樣本2B中，以溶液溫度為60℃使用過氧化氫氨水(過氧化氫溶液、氨水和水的混合液)進行濕蝕刻法，去除膜厚度為10nm的氧氮化矽膜及膜厚度為5nm的IGZO膜。
圖26A示出對藉由上述步驟製造的樣本1A及樣本1B進行TDS分析而得到的結果。另外，圖26B示出對樣本2A及樣本2B進行TDS分析而得到的結果。注意，在該TDS分析中，測量相當於氧分子的質荷比m/z=32的釋放量。在圖26A及圖26B中，橫軸表示基板的加熱溫度[℃]，縱軸表示與質荷比的釋放量成正比的強度。
藉由從圖26A所示的TDS分佈計算樣本1A及樣本1B的氧分子的釋放量，可知：樣本1A是9.5×1014 molecules/cm2 ，樣本1B是1.1×1015 molecules/cm2 。換言之，進行加熱處理的樣本1A的氧分子的釋放量比不進行加熱處理的樣本1B少。因此，可估計：在進行加熱處理的樣本1A中，包含在氧氮化矽膜中的氧擴散到IGZO膜(423)。
另外，藉由從圖26B所示的TDS分佈計算樣本2A及樣本2B的氧分子的釋放量，可知：樣本2A是9.3×1014 molecules/cm2 ，樣本2B是1.1×1015 molecules/cm2 。換言之，進行加熱處理的樣本2A的氧分子的釋放量比不進行加熱處理的樣本2B少。因此，可估計：在進行加熱處理的樣本2A中，包含在氧氮化矽膜中的氧擴散到IGZO膜(134)。
如根據圖1的模型所示，藉由上述步驟可知：包含在氧化物絕緣體36中的過量氧擴散到氧化物22b。
接著，製造相當於圖1所示的氧化物絕緣體36、氧化物22b、絕緣體24及導電體26的樣本2C進行TDS分析。
樣本2C是在樣本2A的製程中在形成相當於絕緣體24的氧氮化矽膜之後形成相當於導電體26的導電膜的樣本。該導電膜使用CVD設備依次形成膜厚度為10nm的氮化鈦膜、膜厚度為150nm的鎢膜的導電膜。
圖27示出對樣本2A及樣本2C進行TDS分析的結果。注意，在該TDS分析中，測量相當於氧分子的質荷比m/z=32的釋放量。在圖27中，橫軸表示基板的加熱溫度[℃]，縱軸表示與質荷比的釋放量成正比的強度。
如圖27所示，樣本2A及樣本2C的各分佈具有大致相同的形狀，氧分子的釋放量沒有很大差異。由此可知：從相當於氧化物絕緣體36的氧氮化矽被吸收的氧的量沒有根據相當於導電體26的導電膜的有無變化。
藉由上述步驟，如根據圖1的模型所示，可知：在氧化物絕緣體36與絕緣體24及導電體26隔著氧化物22b分離時，在進行加熱處理時從氧化物絕緣體36過剩量的氧不透過絕緣體24吸收到導電體26。
20:電晶體 22:氧化物 22a:氧化物 22b:氧化物 24:絕緣體 26:導電體 28:導電體 28a:導電體 28b:導電體 34:絕緣體 34a:絕緣體 34b:絕緣體 36:氧化物絕緣體 36a:氧化物絕緣體 36b:氧化物絕緣體 200:電晶體 205:導電體 205a:導電體 205b:導電體 210:絕緣體 212:絕緣體 214:絕緣體 216:絕緣體 218:導電體 220:絕緣體 222:絕緣體 224:絕緣體 230:氧化物 230a:氧化物 230A:氧化膜 230b:氧化物 230B:氧化膜 230c:氧化物 230C:氧化膜 230d:氧化物 230D:氧化膜 234:區域 240:導電體 240a:導電體 240b:導電體 241:絕緣體 241a:絕緣體 241b:絕緣體 242:導電體 242a:導電體 242A:導電膜 242b:導電體 242B:導電體層 243:區域 243a:區域 243b:區域 244:絕緣體 244a:絕緣體 244A:絕緣膜 244b:絕緣體 244B:絕緣體層 250:絕緣體 250A:絕緣膜 260:導電體 260a:導電體 260A:導電膜 260b:導電體 260B:導電膜 274:絕緣體 280:氧化物絕緣體 280a:氧化物絕緣體 280A:氧化物絕緣膜 280b:氧化物絕緣體 280B:絕緣體層 281:絕緣體 284a:導電體 284A:導電膜 284b:導電體 284B:導電體層
在圖式中： 圖1是根據本發明的一個實施方式的半導體裝置的剖面圖； 圖2A是根據本發明的一個實施方式的半導體裝置的俯視圖，圖2B及圖2C是根據本發明的一個實施方式的半導體裝置的剖面圖； 圖3A及圖3B是根據本發明的一個實施方式的半導體裝置的剖面圖； 圖4A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖4B及圖4C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖5A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖5B及圖5C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖6A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖6B及圖6C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖7A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖7B及圖7C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖8A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖8B及圖8C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖9A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖9B及圖9C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖10A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖10B及圖10C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖11A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖11B及圖11C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖12A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖12B及圖12C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖13A是根據本發明的一個實施方式的半導體裝置的俯視圖，圖13B及圖13C是根據本發明的一個實施方式的半導體裝置的剖面圖； 圖14A及圖14B是根據本發明的一個實施方式的半導體裝置的剖面圖； 圖15A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖15B及圖15C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖16A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖16B及圖16C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖17A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖17B及圖17C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖； 圖18A是根據本發明的一個實施方式的半導體裝置的俯視圖，圖18B及圖18C是根據本發明的一個實施方式的半導體裝置的剖面圖； 圖19A是根據本發明的一個實施方式的半導體裝置的俯視圖，圖19B及圖19C是根據本發明的一個實施方式的半導體裝置的剖面圖； 圖20是示出根據本發明的一個實施方式的記憶體裝置的結構的剖面圖； 圖21A是示出根據本發明的一個實施方式的記憶體裝置的結構例子的方塊圖，圖21B是示出根據本發明的一個實施方式的記憶體裝置的結構例子的模式圖； 圖22A至圖22H是示出根據本發明的一個實施方式的記憶體裝置的結構例子的電路圖； 圖23A及圖23B是根據本發明的一個實施方式的半導體裝置的模式圖； 圖24A至圖24E是根據本發明的一個實施方式的記憶體裝置的模式圖； 圖25A至圖25D、圖25E1、圖25E2以及圖25F是示出根據本發明的一個實施方式的電子裝置的圖； 圖26A及圖26B是示出根據本實施例的樣本的TDS分析的結果的圖； 圖27是示出根據本實施例的樣本的TDS分析的結果的圖。
20:電晶體
22:氧化物
22a:氧化物
22b:氧化物
24:絕緣體
26:導電體
28a:導電體
28b:導電體
34a:絕緣體
34b:絕緣體
36a:氧化物絕緣體
36b:氧化物絕緣體

Claims (12)

  1. 一種半導體裝置，包括： 第一及第二氧化物； 第一至第三絕緣體； 第一至第三導電體；以及 第一及第二氧化物絕緣體， 其中，該第一導電體配置在該第一氧化物上， 該第二導電體及該第三導電體夾著該第一導電體配置在該第一氧化物上， 該第一氧化物絕緣體配置在該第二導電體上， 該第二氧化物絕緣體配置在該第三導電體上， 該第二氧化物以與該第一氧化物絕緣體的側面、該第二氧化物絕緣體的側面及該第一氧化物的頂面接觸的方式配置， 該第一絕緣體配置在該第一導電體和該第二氧化物之間， 該第二絕緣體配置在該第二導電體和該第一氧化物絕緣體之間， 該第三絕緣體配置在該第三導電體和該第二氧化物絕緣體之間， 並且，該第一氧化物絕緣體及該第二氧化物絕緣體不與該第一至第三導電體、該第一絕緣體及該第一氧化物接觸。
  2. 一種半導體裝置，包括： 第一及第二氧化物； 第一至第四絕緣體； 第一至第三導電體；以及 第一及第二氧化物絕緣體， 其中，該第一導電體配置在該第一氧化物上， 該第二導電體及該第三導電體夾著該第一導電體配置在該第一氧化物上， 該第一氧化物絕緣體配置在該第二導電體上， 該第二氧化物絕緣體配置在該第三導電體上， 該第二氧化物以與該第一氧化物絕緣體的側面、該第二氧化物絕緣體的側面及該第一氧化物的頂面接觸的方式配置， 該第一絕緣體配置在該第一導電體和該第二氧化物之間， 該第一導電體、該第一絕緣體及該第二氧化物的一部分與該第一氧化物絕緣體的一部分及該第二氧化物絕緣體的一部分重疊， 該第二絕緣體配置在該第二導電體和該第一氧化物絕緣體之間， 該第三絕緣體配置在該第三導電體和該第二氧化物絕緣體之間， 該第四絕緣體以覆蓋該第一氧化物絕緣體、該第二氧化物絕緣體及該第一導電體的方式配置， 該第一氧化物絕緣體與該第一導電體、該第二導電體、該第一絕緣體及該第一氧化物被該第二絕緣體、該第二氧化物及該第四絕緣體分離， 並且，該第二氧化物絕緣體與該第一導電體、該第三導電體、該第一絕緣體及該第一氧化物被該第三絕緣體、該第二氧化物及該第四絕緣體分離。
  3. 一種半導體裝置，包括： 第一及第二氧化物； 第一至第四絕緣體； 第一至第三導電體；以及 第一及第二氧化物絕緣體， 其中，該第一導電體配置在該第一氧化物上， 該第二導電體及該第三導電體夾著該第一導電體配置在該第一氧化物上， 該第一氧化物絕緣體配置在該第二導電體上， 該第二氧化物絕緣體配置在該第三導電體上， 該第二氧化物以與該第一氧化物絕緣體的側面、該第二氧化物絕緣體的側面及該第一氧化物的頂面接觸的方式配置， 該第一絕緣體配置在該第一導電體和該第二氧化物之間， 該第一導電體、該第一絕緣體及該第二氧化物的一部分與該第一氧化物絕緣體的一部分及該第二氧化物絕緣體的一部分重疊， 該第二絕緣體以與該第二導電體的頂面及側面、該第一氧化物的側面接觸的方式配置， 該第三絕緣體以與該第三導電體的頂面及側面、該第一氧化物的側面接觸的方式配置， 該第四絕緣體配置在該第一氧化物絕緣體、該第二氧化物絕緣體及該第一導電體上， 該第一氧化物絕緣體與該第一導電體、該第二導電體、該第一絕緣體及該第一氧化物被該第二絕緣體、該第二氧化物及該第四絕緣體分離， 並且，該第二氧化物絕緣體與該第一導電體、該第三導電體、該第一絕緣體及該第一氧化物被該第三絕緣體、該第二氧化物及該第四絕緣體分離。
  4. 根據申請專利範圍第3項之半導體裝置， 其中該第一氧化物絕緣體及該第二氧化物絕緣體的與該第一氧化物重疊的區域的膜厚度比不與該第一氧化物重疊的區域薄。
  5. 根據申請專利範圍第3或4項之半導體裝置， 其中該第一氧化物絕緣體和該第二氧化物絕緣體形成為一體，包括與該第二導電體和該第三導電體之間的區域重疊的開口， 並且該第二絕緣體和該第三絕緣體形成為一體，包括與該第二導電體與該第三導電體之間的區域重疊的開口。
  6. 根據申請專利範圍第2或3項之半導體裝置， 其中該第四絕緣體與該第一氧化物絕緣體的頂面及該第二氧化物絕緣體的頂面接觸。
  7. 根據申請專利範圍第2或3項之半導體裝置， 其中該第四絕緣體是含有鋁的氧化物。
  8. 根據申請專利範圍第2或3項之半導體裝置， 其中該第四絕緣體比該第一氧化物絕緣體及該第二氧化物絕緣體不容易使氧擴散。
  9. 根據申請專利範圍第1至3中任一項之半導體裝置， 該第二絕緣體及該第三絕緣體比該第一氧化物絕緣體及該第二氧化物絕緣體不容易使氧擴散。
  10. 根據申請專利範圍第1至3中任一項之半導體裝置， 其中該第一氧化物及該第二氧化物包含In、元素M(M是Al、Ga、Y或Sn)、Zn。
  11. 根據申請專利範圍第1至3中任一項之半導體裝置， 其中在該第一氧化物之下還設置有第三氧化物， 該第三氧化物包含In、元素M(M是Al、Ga、Y或Sn)、Zn， 並且該第三氧化物中的相對於元素M的In的原子個數比小於該第一氧化物中的相對於元素M的In的原子個數比。
  12. 根據申請專利範圍第1至3中任一項之半導體裝置， 其中在該第二氧化物和該第一絕緣體之間還設置有第四氧化物， 該第四氧化物包含In、元素M(M是Al、Ga、Y或Sn)、Zn， 並且該第四氧化物中的相對於元素M的In的原子個數比小於該第二氧化物中的相對於元素M的In的原子個數比。
TW108125759A 2018-07-27 2019-07-22 半導體裝置 TW202025447A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-141425 2018-07-27
JP2018141425 2018-07-27

Publications (1)

Publication Number Publication Date
TW202025447A true TW202025447A (zh) 2020-07-01

Family

ID=69182220

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125759A TW202025447A (zh) 2018-07-27 2019-07-22 半導體裝置

Country Status (4)

Country Link
US (2) US11804551B2 (zh)
JP (2) JP7268027B2 (zh)
TW (1) TW202025447A (zh)
WO (1) WO2020021383A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825630B (zh) * 2021-07-23 2023-12-11 台灣積體電路製造股份有限公司 相變化隨機存取記憶體及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594624B2 (en) * 2018-12-13 2023-02-28 Intel Corporation Transistor structures formed with 2DEG at complex oxide interfaces

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077967A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
JP2015149414A (ja) * 2014-02-06 2015-08-20 株式会社東芝 半導体装置及び撮像装置
KR20160132982A (ko) 2014-03-18 2016-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
WO2016016761A1 (en) 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
DE112016001703T5 (de) * 2015-04-13 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren derselben
JP6717815B2 (ja) 2015-05-28 2020-07-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102556718B1 (ko) 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
WO2017072627A1 (ja) 2015-10-28 2017-05-04 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法
JP6887243B2 (ja) 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
US9954003B2 (en) 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2018073995A (ja) * 2016-10-28 2018-05-10 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019053573A1 (ja) 2017-09-15 2019-03-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825630B (zh) * 2021-07-23 2023-12-11 台灣積體電路製造股份有限公司 相變化隨機存取記憶體及其製造方法

Also Published As

Publication number Publication date
WO2020021383A1 (ja) 2020-01-30
US20240113226A1 (en) 2024-04-04
JP7420999B2 (ja) 2024-01-23
US11804551B2 (en) 2023-10-31
US20210280718A1 (en) 2021-09-09
JP7268027B2 (ja) 2023-05-02
JPWO2020021383A1 (ja) 2021-08-12
JP2023086839A (ja) 2023-06-22

Similar Documents

Publication Publication Date Title
TWI794340B (zh) 半導體裝置以及半導體裝置的製造方法
US11869979B2 (en) Semiconductor device
TWI815833B (zh) 半導體裝置及半導體裝置的製造方法
JP7240383B2 (ja) 半導体装置
JP2020053680A (ja) 半導体装置、および半導体装置の作製方法
JP7420999B2 (ja) 半導体装置
JP2023011801A (ja) 半導体装置
CN111788696A (zh) 半导体装置及半导体装置的制造方法
CN111316448A (zh) 半导体装置及半导体装置的制造方法
JP7317802B2 (ja) 半導体装置
JP7391875B2 (ja) 半導体装置
JP7221216B2 (ja) 半導体装置
JP7462712B2 (ja) 半導体装置
JP7322008B2 (ja) 半導体装置
WO2019145807A1 (ja) 半導体装置、および半導体装置の作製方法
JP7287970B2 (ja) 半導体装置、および半導体装置の作製方法
JP7155172B2 (ja) 半導体装置、及び半導体装置の作製方法
WO2020075022A1 (ja) トランジスタ、半導体装置、および電子機器
JP2023063329A (ja) 半導体装置
CN111656530A (zh) 半导体装置及半导体装置的制造方法
JP2019145539A (ja) 半導体装置、および半導体装置の作製方法