DE112016002769T5 - Halbleitervorrichtung, Herstellungsverfahren dafür und elektronisches Gerät - Google Patents

Halbleitervorrichtung, Herstellungsverfahren dafür und elektronisches Gerät Download PDF

Info

Publication number
DE112016002769T5
DE112016002769T5 DE112016002769.9T DE112016002769T DE112016002769T5 DE 112016002769 T5 DE112016002769 T5 DE 112016002769T5 DE 112016002769 T DE112016002769 T DE 112016002769T DE 112016002769 T5 DE112016002769 T5 DE 112016002769T5
Authority
DE
Germany
Prior art keywords
layer
insulating layer
region
metal oxide
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112016002769.9T
Other languages
English (en)
Inventor
Daigo Ito
Daisuke Matsubayashi
Masaharu Nagai
Yoshiaki Yamamoto
Takashi Hamada
Yutaka Okazaki
Shinya Sasagawa
Motomu Kurata
Naoto Yamade
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016101672A external-priority patent/JP6736351B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112016002769T5 publication Critical patent/DE112016002769T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung beinhaltet eine erste Isolierschicht über einem Substrat, eine erste Metalloxidschicht über der ersten Isolierschicht, eine Oxidhalbleiterschicht über der ersten Metalloxidschicht, eine zweite Metalloxidschicht über der Oxidhalbleiterschicht, eine Gate-Isolierschicht über der zweiten Metalloxidschicht, eine zweite Isolierschicht über der zweiten Metalloxidschicht und eine Gate-Elektrodenschicht über der Gate-Isolierschicht. Die Gate-Isolierschicht weist einen Bereich in Kontakt mit einer Seitenfläche der Gate-Elektrodenschicht auf. Die zweite Isolierschicht weist einen Bereich in Kontakt mit der Gate-Isolierschicht auf. Die Oxidhalbleiterschicht weist erste bis dritte Bereiche auf. Der erste Bereich weist einen Bereich auf, der mit der Gate-Elektrodenschicht überlappt. Der zweite Bereich, der zwischen dem ersten und dritten Bereich liegt, weist einen Bereich auf, der mit der Gate-Isolierschicht oder der zweiten Isolierschicht überlappt. Der zweite und dritte Bereich weisen jeweils einen Bereich auf, der ein Element N enthält (N ist Phosphor, Argon oder Xenon).

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Außerdem betrifft die vorliegende Erfindung einen Prozess, eine Maschine, eine Fertigung oder eine Materialzusammensetzung. Im Besonderen betrifft die vorliegende Erfindung beispielsweise eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, eine Abbildungsvorrichtung, ein Betriebsverfahren dafür oder ein Herstellungsverfahren dafür. Insbesondere betrifft eine Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung oder ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • In dieser Beschreibung und dergleichen ist mit einer Halbleitervorrichtung im Allgemeinen eine Vorrichtung gemeint, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Transistor und eine Halbleiterschaltung sind Ausführungsformen von Halbleitervorrichtungen. Eine Speichervorrichtung, eine Anzeigevorrichtung oder ein elektronisches Gerät beinhaltet in einigen Fällen eine Halbleitervorrichtung.
  • Stand der Technik
  • Aufmerksamkeit ist auf eine Technik gelenkt worden, bei der ein Transistor unter Verwendung eines Halbleiterfilms ausgebildet wird, der über einem Substrat mit einer isolierenden Oberfläche ausgebildet ist. Der Transistor findet Anwendung für eine breite Palette elektronischer Geräte, wie z. B. eine integrierte Schaltung (integrated circuit, IC) oder eine Bildanzeigevorrichtung (Anzeigevorrichtung). Ein Halbleitermaterial auf Silizium-Basis ist als Material für einen Halbleiterdünnfilm, der für einen Transistor anwendbar ist, weithin bekannt. Als weiteres Material hat ein Oxidhalbleiter Aufmerksamkeit erregt.
  • Beispielsweise ist ein Transistor, dessen aktive Schicht eine amorphe Oxidhalbleiterschicht beinhaltet, der Indium (In), Gallium (Ga) und Zink (Zn) enthält, in Patentdokument 1 offenbart.
  • [Referenz]
  • [Patentdokument]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2006-165528
  • Offenbarung der Erfindung
  • Die Herstellung von Halbleitervorrichtungen mit hochintegrierten Transistoren benötigt eine Miniaturisierung von Transistoren. Jedoch ist bei der Miniaturisierung von Transistoren eine Zunahme der parasitären Kapazität von Transistoren ein Problem.
  • In dem Fall, in dem beispielsweise eine parasitäre Kapazität in einem Kanal eines Transistors und der Umgebung des Kanals (z. B. zwischen einer Source-Elektrode und einer Drain-Elektrode) vorhanden ist, wird die Zeit zum Aufladen der parasitären Kapazität beim Transistorbetrieb benötigt. Daher werden nicht nur die Ansprechbarkeit des Transistors, sondern auch die Ansprechbarkeit einer Halbleitervorrichtung verschlechtert.
  • Des Weiteren wird es schwieriger, die Formen von Transistoren zu steuern, wenn die Miniaturisierung von Transistoren gefördert wird. Schwankungen aufgrund eines Herstellungsprozesses beeinflussen in hohem Maße die Eigenschaften und Zuverlässigkeit von Transistoren.
  • Daher ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, die parasitäre Kapazität eines Transistors zu verringern. Eine weitere Aufgabe ist, eine Halbleitervorrichtung, die zum Hochgeschwindigkeitsbetrieb geeignet ist, bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitzustellen. Eine weitere Aufgabe ist, Schwankungen der Eigenschaften eines Transistors oder einer Halbleitervorrichtung, die durch einen Herstellungsprozess hervorgerufen werden, zu verringern. Eine weitere Aufgabe ist, eine Halbleitervorrichtung, die eine Oxidhalbleiterschicht mit geringen Sauerstofffehlstellen beinhaltet, bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung, die durch einen einfachen Prozess hergestellt werden kann, bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung mit einer Struktur bereitzustellen, bei der die Grenzflächenzustandsdichte an der Grenzfläche zu einer Oxidhalbleiterschicht verringert werden kann. Eine weitere Aufgabe ist, eine Halbleitervorrichtung mit geringem Stromverbrauch bereitzustellen. Eine weitere Aufgabe ist, eine neuartige Halbleitervorrichtung oder dergleichen bereitzustellen. Eine weitere Aufgabe ist, ein Herstellungsverfahren der Halbleitervorrichtung bereitzustellen.
  • Es sei angemerkt, dass die Beschreibung dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Weg steht. Bei einer Ausführungsform der vorliegenden Erfindung ist es unnötig, sämtliche der Aufgaben zu erfüllen. Weitere Aufgaben werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
    • (1) Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine erste Isolierschicht über einem Substrat, eine erste Metalloxidschicht über der ersten Isolierschicht, eine Oxidhalbleiterschicht über der ersten Metalloxidschicht, eine zweite Metalloxidschicht über der Oxidhalbleiterschicht, eine Gate-Isolierschicht über der zweiten Metalloxidschicht und eine Gate-Elektrodenschicht über der Gate-Isolierschicht beinhaltet. Die Oxidhalbleiterschicht weist einen ersten Bereich, einen zweiten Bereich und einen dritten Bereich auf. Der erste Bereich und der zweite Bereich weisen jeweils einen Bereich auf, der mit der Gate-Elektrodenschicht überlappt. Der zweite Bereich liegt zwischen dem ersten Bereich und dem dritten Bereich. Der zweite Bereich weist einen Bereich auf, der einen niedrigeren Widerstand aufweist als der erste Bereich. Der dritte Bereich weist einen Bereich auf, der einen niedrigeren Widerstand aufweist als der zweite Bereich. Der zweite Bereich und der dritte Bereich weisen jeweils einen Bereich auf, der ein Element N enthält (N ist Phosphor, Argon oder Xenon).
    • (2) Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine erste Isolierschicht über einem Substrat, eine erste Metalloxidschicht über der ersten Isolierschicht, eine Oxidhalbleiterschicht über der ersten Metalloxidschicht, eine zweite Metalloxidschicht über der ersten Isolierschicht und der Oxidhalbleiterschicht, eine erste Gate-Isolierschicht über der zweiten Metalloxidschicht und eine Gate-Elektrodenschicht über der ersten Gate-Isolierschicht beinhaltet. Die zweite Metalloxidschicht und die erste Gate-Isolierschicht weisen jeweils einen Bereich auf, die Seitenflächen der ersten Metalloxidschicht und der Oxidhalbleiterschicht zugewandt ist. Die Oxidhalbleiterschicht weist einen ersten Bereich, einen zweiten Bereich und einen dritten Bereich auf. Der erste Bereich und der zweite Bereich weisen jeweils einen Bereich auf, der mit der Gate-Elektrodenschicht überlappt. Der zweite Bereich liegt zwischen dem ersten Bereich und dem dritten Bereich. Der zweite Bereich weist einen Bereich auf, der einen niedrigeren Widerstand aufweist als der erste Bereich. Der dritte Bereich weist einen Bereich auf, der einen niedrigeren Widerstand aufweist als der zweite Bereich. Der zweite Bereich und der dritte Bereich weisen jeweils einen Bereich auf, der ein Element N enthält (N ist Phosphor, Argon oder Xenon).
    • (3) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung, die bei der Ausführungsform (2) beschrieben worden ist, wobei eine zweite Gate-Isolierschicht zwischen der ersten Gate-Isolierschicht und der Gate-Elektrodenschicht liegt.
    • (4) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung, die bei einer der Ausführungsformen (1) bis (3) beschrieben worden ist, wobei der zweite Bereich einen Bereich aufweist, der das Element N mit einer höheren Konzentration enthält als der erste Bereich, und der dritte Bereich einen Bereich aufweist, der das Element N mit einer höheren Konzentration enthält als der zweite Bereich.
    • (5) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung, die bei einer der Ausführungsformen (1) bis (4) beschrieben worden ist, wobei der dritte Bereich einen Bereich aufweist, der das Element N mit einer Konzentration von höher als oder gleich 1 × 1018 Atome/cm3 und niedriger als oder gleich 1 × 1022 Atome/cm3 enthält.
    • (6) Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine erste Isolierschicht über einem Substrat, eine erste Metalloxidschicht über der ersten Isolierschicht, eine Oxidhalbleiterschicht über der ersten Metalloxidschicht, eine zweite Metalloxidschicht über der Oxidhalbleiterschicht, eine Gate-Isolierschicht über der zweiten Metalloxidschicht, eine zweite Isolierschicht über der zweiten Metalloxidschicht und eine Gate-Elektrodenschicht über der Gate-Isolierschicht beinhaltet. Die Gate-Isolierschicht weist einen Bereich in Kontakt mit einer Seitenfläche der Gate-Elektrodenschicht auf. Die zweite Isolierschicht weist einen Bereich in Kontakt mit der Gate-Isolierschicht auf. Die Oxidhalbleiterschicht weist einen ersten Bereich, einen zweiten Bereich und einen dritten Bereich auf. Der erste Bereich weist einen Bereich auf, der mit der Gate-Elektrodenschicht überlappt. Der zweite Bereich weist einen Bereich auf, der mit der Gate-Isolierschicht oder der zweiten Isolierschicht überlappt. Der zweite Bereich liegt zwischen dem ersten Bereich und dem dritten Bereich. Der zweite Bereich und der dritte Bereich weisen jeweils einen Bereich auf, der ein Element N enthält (N ist Phosphor, Argon oder Xenon).
    • (7) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung, die bei der Ausführungsform (6) beschrieben worden ist, wobei der zweite Bereich einen Bereich aufweist, der einen niedrigeren Widerstand aufweist als der erste Bereich, und der dritte Bereich einen Bereich aufweist, der einen niedrigeren Widerstand aufweist als der zweite Bereich.
    • (8) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung, die bei der Ausführungsform (6) oder (7) beschrieben worden ist und einen Bereich aufweist, in dem ein Winkel zwischen einer Bodenfläche des Substrats und einer Tangente einer Seitenfläche der Gate-Elektrodenschicht größer als oder gleich 60° und kleiner als oder gleich 85° ist.
    • (9) Eine weitere Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung. Bei dem Verfahren wird eine erste Isolierschicht über einem Substrat ausgebildet, eine Schichtanordnung, die eine erste Metalloxidschicht und eine erste Oxidhalbleiterschicht umfasst, wird über der ersten Isolierschicht ausgebildet, die Schichtanordnung, die die erste Metalloxidschicht und die erste Oxidhalbleiterschicht umfasst, wird unter Verwendung einer ersten Maske in eine Inselform geätzt, um eine zweite Metalloxidschicht und eine zweite Oxidhalbleiterschicht auszubilden, eine dritte Metalloxidschicht wird über der zweiten Oxidhalbleiterschicht und der ersten Isolierschicht ausgebildet, eine zweite Isolierschicht wird über der dritten Metalloxidschicht ausgebildet, die zweite Isolierschicht wird einer Planarisierungsbehandlung unterzogen, um eine dritte Isolierschicht auszubilden, ein Teil der dritten Isolierschicht wird unter Verwendung einer zweiten Maske geätzt, um eine vierte Isolierschicht mit einem Nutabschnitt, der die dritte Metalloxidschicht erreicht, auszubilden, eine fünfte Isolierschicht wird über der vierten Isolierschicht und der dritten Metalloxidschicht ausgebildet, eine erste leitende Schicht wird über der fünften Isolierschicht ausgebildet, die erste leitende Schicht und die fünfte Isolierschicht werden einer Planarisierungsbehandlung unterzogen, bis die vierte Isolierschicht freiliegt, um eine Gate-Elektrodenschicht und eine sechste Isolierschicht auszubilden, die vierte Isolierschicht und die sechste Isolierschicht werden unter Verwendung der Gate-Elektrodenschicht als Maske geätzt, so dass eine Gate-Isolierschicht ausgebildet wird, und ein Ion wird der zweiten Oxidhalbleiterschicht unter Verwendung der Gate-Elektrodenschicht als Maske zugesetzt, um einen Source-Bereich und einen Drain-Bereich auszubilden.
    • (10) Eine weitere Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung. Bei dem Verfahren wird eine erste Isolierschicht über einem Substrat ausgebildet, eine Schichtanordnung, die eine erste Metalloxidschicht und eine erste Oxidhalbleiterschicht umfasst, wird über der ersten Isolierschicht ausgebildet, die Schichtanordnung, die die erste Metalloxidschicht und die erste Oxidhalbleiterschicht umfasst, wird unter Verwendung einer ersten Maske in eine Inselform geätzt, um eine zweite Metalloxidschicht und eine zweite Oxidhalbleiterschicht auszubilden, eine dritte Metalloxidschicht wird über der zweiten Oxidhalbleiterschicht und der ersten Isolierschicht ausgebildet, eine erste Gate-Isolierschicht wird über der dritten Metalloxidschicht ausgebildet, eine zweite Isolierschicht wird über der ersten Gate-Isolierschicht ausgebildet, die zweite Isolierschicht wird einer Planarisierungsbehandlung unterzogen, um eine dritte Isolierschicht auszubilden, ein Teil der dritten Isolierschicht wird unter Verwendung einer zweiten Maske geätzt, um eine vierte Isolierschicht mit einem Nutabschnitt, der die erste Gate-Isolierschicht erreicht, auszubilden, eine erste leitende Schicht wird über der vierten Isolierschicht und der ersten Gate-Isolierschicht ausgebildet, die erste leitende Schicht wird einer Planarisierungsbehandlung unterzogen, bis die vierte Isolierschicht freiliegt, um eine Gate-Elektrodenschicht auszubilden, die vierte Isolierschicht wird unter Verwendung der Gate-Elektrodenschicht als Maske geätzt, um einen Bereich bereitzustellen, in dem die erste Gate-Isolierschicht freiliegt, die erste Gate-Isolierschicht wird unter Verwendung der Gate-Elektrodenschicht als Maske geätzt, so dass eine zweite Gate-Isolierschicht ausgebildet wird, und ein Ion wird der zweiten Oxidhalbleiterschicht zugesetzt, um einen Source-Bereich und einen Drain-Bereich auszubilden.
    • (11) Eine weitere Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung. Bei dem Verfahren wird eine erste Isolierschicht über einem Substrat ausgebildet, eine Schichtanordnung, die eine erste Metalloxidschicht und eine erste Oxidhalbleiterschicht umfasst, wird über der ersten Isolierschicht ausgebildet, die Schichtanordnung, die die erste Metalloxidschicht und die erste Oxidhalbleiterschicht umfasst, wird unter Verwendung einer ersten Maske in eine Inselform geätzt, um eine zweite Metalloxidschicht und eine zweite Oxidhalbleiterschicht auszubilden, eine dritte Metalloxidschicht wird über der zweiten Oxidhalbleiterschicht und der ersten Isolierschicht ausgebildet, eine erste Gate-Isolierschicht wird über der dritten Metalloxidschicht ausgebildet, eine zweite Isolierschicht wird über der ersten Gate-Isolierschicht ausgebildet, die zweite Isolierschicht wird einer Planarisierungsbehandlung unterzogen, um eine dritte Isolierschicht auszubilden, ein Teil der dritten Isolierschicht wird unter Verwendung einer zweiten Maske geätzt, um eine vierte Isolierschicht mit einem Nutabschnitt, der die erste Gate-Isolierschicht erreicht, auszubilden, eine fünfte Isolierschicht wird über der vierten Isolierschicht und der ersten Gate-Isolierschicht ausgebildet, eine erste leitende Schicht wird über der fünften Isolierschicht ausgebildet, die erste leitende Schicht und die fünfte Isolierschicht werden einer Planarisierungsbehandlung unterzogen, bis die vierte Isolierschicht freiliegt, um eine Gate-Elektrodenschicht und eine sechste Isolierschicht auszubilden, die vierte Isolierschicht und die sechste Isolierschicht werden unter Verwendung der Gate-Elektrodenschicht als Maske geätzt, um einen Bereich bereitzustellen, in dem die erste Gate-Isolierschicht freiliegt, und ein Ion wird der zweiten Oxidhalbleiterschicht zugesetzt, um einen Source-Bereich und einen Drain-Bereich auszubilden.
    • (12) Eine weitere Ausführungsform der vorliegenden Erfindung ist das Verfahren zum Herstellen einer Halbleitervorrichtung, die bei einer der Ausführungsformen (9) bis (11) beschrieben worden ist, wobei Phosphor, Argon oder Xenon als Ion zugesetzt wird.
    • (13) Eine weitere Ausführungsform der vorliegenden Erfindung ist das Verfahren zum Herstellen einer Halbleitervorrichtung, die bei einer der Ausführungsformen (9) bis (12) beschrieben worden ist, wobei eine Dosierung des zugesetzten Ions mehr als oder gleich 1 × 1014 Ionen/cm2 und weniger als oder gleich 5 × 1016 Ionen/cm2 ist.
    • (14) Eine weitere Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung. Bei dem Verfahren wird eine erste Isolierschicht über einem Substrat ausgebildet, eine Schichtanordnung, die eine erste Metalloxidschicht und eine erste Oxidhalbleiterschicht umfasst, wird über der ersten Isolierschicht ausgebildet, die Schichtanordnung, die die erste Metalloxidschicht und die erste Oxidhalbleiterschicht umfasst, wird unter Verwendung einer ersten Maske in eine Inselform geätzt, um eine zweite Metalloxidschicht und eine zweite Oxidhalbleiterschicht auszubilden, eine dritte Metalloxidschicht wird über der zweiten Oxidhalbleiterschicht und der ersten Isolierschicht ausgebildet, eine zweite Isolierschicht wird über der dritten Metalloxidschicht ausgebildet, die zweite Isolierschicht wird einer Planarisierungsbehandlung unterzogen, um eine dritte Isolierschicht auszubilden, ein Teil der dritten Isolierschicht wird unter Verwendung einer zweiten Maske geätzt, um eine vierte Isolierschicht mit einem Nutabschnitt, der die dritte Metalloxidschicht erreicht, auszubilden, eine fünfte Isolierschicht wird über der vierten Isolierschicht und der dritten Metalloxidschicht ausgebildet, eine erste leitende Schicht wird über der fünften Isolierschicht ausgebildet, die erste leitende Schicht und die fünfte Isolierschicht werden einer Planarisierungsbehandlung unterzogen, bis die vierte Isolierschicht freiliegt, um eine Gate-Elektrodenschicht und eine sechste Isolierschicht auszubilden, die vierte Isolierschicht und die sechste Isolierschicht werden unter Verwendung der Gate-Elektrodenschicht als Maske geätzt, um eine Gate-Isolierschicht mit einem Bereich in Kontakt mit einer Seitenfläche der Gate-Elektrodenschicht und eine siebte Isolierschicht mit einem Bereich in Kontakt mit der Gate-Isolierschicht auszubilden, und ein Ion wird der zweiten Oxidhalbleiterschicht zugesetzt, um einen Source-Bereich und einen Drain-Bereich auszubilden.
    • (15) Eine weitere Ausführungsform der vorliegenden Erfindung ist das Verfahren zum Herstellen einer Halbleitervorrichtung, die bei der Ausführungsform (14) beschrieben worden ist, wobei Phosphor, Argon oder Xenon als Ion zugesetzt wird.
    • (16) Eine weitere Ausführungsform der vorliegenden Erfindung ist das Verfahren zum Herstellen einer Halbleitervorrichtung, die bei der Ausführungsform (14) oder (15) beschrieben worden ist, wobei eine Dosierung des zugesetzten Ions mehr als oder gleich 1 × 1014 Ionen/cm2 und weniger als oder gleich 5 × 1016 Ionen/cm2 ist.
    • (17) Eine weitere Ausführungsform der vorliegenden Erfindung ist das Verfahren zum Herstellen einer Halbleitervorrichtung, die bei einer der Ausführungsformen (14) bis (16) beschrieben worden ist, wobei die Halbleitervorrichtung einen Bereich aufweist, in dem ein Winkel zwischen einer Tangente der Seitenfläche der Gate-Elektrodenschicht und einer Bodenfläche des Substrats größer als oder gleich 60° und kleiner als oder gleich 85° ist.
    • (18) Eine weitere Ausführungsform der vorliegenden Erfindung ist ein elektronisches Gerät, das die Halbleitervorrichtung, die bei einer der Ausführungsformen (1) bis (8) beschrieben worden ist, ein Gehäuse und einen Lautsprecher beinhaltet.
  • Entsprechend einer Ausführungsform der vorliegenden Erfindung kann die parasitäre Kapazität eines Transistors verringert werden, und eine Halbleitervorrichtung, die zum Hochgeschwindigkeitsbetrieb geeignet ist, kann bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden. Alternativ können Schwankungen der Eigenschaften eines Transistors oder einer Halbleitervorrichtung, die durch einen Herstellungsprozess hervorgerufen werden, verringert werden. Alternativ kann eine Halbleitervorrichtung, die eine Oxidhalbleiterschicht mit geringen Sauerstofffehlstellen beinhaltet, bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung, die durch einen einfachen Prozess hergestellt werden kann, bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung mit einer Struktur bereitgestellt werden, bei der die Grenzflächenzustandsdichte an der Grenzfläche zu einer Oxidhalbleiterschicht verringert werden kann. Alternativ kann eine Halbleitervorrichtung mit geringem Stromverbrauch bereitgestellt werden. Alternativ kann eine neuartige Halbleitervorrichtung oder dergleichen bereitgestellt werden. Alternativ kann ein Herstellungsverfahren der Halbleitervorrichtung bereitgestellt werden.
  • Es sei angemerkt, dass die Beschreibung dieser Wirkungen das Vorhandensein weiterer Wirkungen nicht beeinträchtigt. Eine Ausführungsform der vorliegenden Erfindung muss nicht notwendigerweise alle vorstehenden Wirkungen erzielen. Weitere Wirkungen werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Kurze Beschreibung der Zeichnungen
  • 1A bis 1C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor darstellen.
  • 2A und 2B sind eine Querschnittsansicht und ein Banddiagramm eines Transistors.
  • 3A bis 3D stellen einen ALD-Mechanismus dar.
  • 4A und 4B sind schematische Ansichten einer ALD-Einrichtung.
  • 5A bis 5C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 6A bis 6C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 7A bis 7C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 8A bis 8C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 9A bis 9C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 10A bis 10C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 11A bis 11C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 12A bis 12C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 13A bis 13C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 14A bis 14C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor darstellen.
  • 15A bis 15C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor darstellen.
  • 16A bis 16C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 17A bis 17C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 18A bis 18C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 19A bis 19C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor darstellen.
  • 20A bis 20C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 21A bis 21C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 22A bis 22C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor darstellen.
  • 23A bis 23C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 24A bis 24C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 25A bis 25C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 26A bis 26C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 27A bis 27C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor darstellen.
  • 28A bis 28C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 29A bis 29C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 30A bis 30C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 31A bis 31C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 32A bis 32C sind eine Draufsicht und Querschnittsansichten, welche ein Verfahren zum Herstellen eines Transistors darstellen.
  • 33A bis 33C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor darstellen.
  • 34A bis 34C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor darstellen.
  • 35A bis 35C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor darstellen.
  • 36A bis 36C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor darstellen.
  • 37A bis 37E zeigen Ergebnisse der Strukturanalysen durch XRD eines CAAC-OS und eines einkristallinen Oxidhalbleiters und Feinbereichs-(selected-area)Elektronenbeugungsbilder eines CAAC-OS.
  • 38A bis 38E zeigen ein Querschnitts-TEM-Bild und Draufsicht-TEM-Bilder eines CAAC-OS und Bilder, die durch ihre Analysen erhalten werden.
  • 39A bis 39D zeigen Elektronenbeugungsbilder und ein Querschnitts-TEM-Bild eines nc-OS.
  • 40A und 40B zeigen Querschnitts-TEM-Bilder eines a-ähnlichen OS.
  • 41 zeigt eine Veränderung in Kristallteilen eines In-Ga-Zn-Oxides, die durch Elektronenbestrahlung angeregt wird.
  • 42A bis 42D sind Querschnittsansichten und Schaltpläne von Halbleitervorrichtungen.
  • 43A bis 43C sind eine Querschnittsansicht und Schaltpläne von Halbleitervorrichtungen.
  • 44A und 44B sind Draufsichten, die jeweils eine Abbildungsvorrichtung darstellen.
  • 45A und 45B sind Draufsichten, die Pixel einer Abbildungsvorrichtung darstellen.
  • 46A und 46B sind Querschnittsansichten, die jeweils eine Abbildungsvorrichtung darstellen.
  • 47A und 47B sind Querschnittsansichten, die jeweils eine Abbildungsvorrichtung darstellen.
  • 48A bis 48C sind Schaltpläne und ein Zeitdiagramm, welche eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen:
  • 49A bis 49C sind ein Diagramm und Schaltpläne, welche eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
  • 50A und 50B sind ein Schaltplan und ein Zeitdiagramm, welche eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
  • 51A und 51B sind ein Schaltplan und ein Zeitdiagramm, welche eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
  • 52 stellt ein Konfigurationsbeispiel eines RF-Tags dar.
  • 53 stellt ein Konfigurationsbeispiel einer CPU dar.
  • 54 ist ein Schaltplan eines Speicherelements.
  • 55A bis 55C stellen ein Konfigurationsbeispiel einer Anzeigevorrichtung und Schaltpläne von Pixeln dar.
  • 56A und 56B sind eine Draufsicht und eine Querschnittsansicht einer Flüssigkristallanzeigevorrichtung.
  • 57A und 57B sind eine Draufsicht und eine Querschnittsansicht einer Anzeigevorrichtung.
  • 58 stellt ein Anzeigemodul dar.
  • 59A ist eine perspektivische Ansicht, die eine Querschnittsstruktur eines Pakets darstellt, das einen Bilderrahmen-Abstandshalter (lead frame interposer) verwendet, und 59B stellt eine Struktur eines Moduls dar.
  • 60A bis 60E stellen elektronische Geräte dar.
  • 61A bis 61D stellen elektronische Geräte dar.
  • 62A bis 62C stellen elektronische Geräte dar.
  • 63A bis 63F stellen elektronische Geräte dar.
  • 64 ist eine Querschnittsansicht einer Messprobe.
  • 65 zeigt Messergebnisse der Flächenwiderstände von Messproben nach Ionenimplantation.
  • 66 zeigt Messergebnisse der Flächenwiderstände von Messproben nach Ionenimplantation.
  • 67 zeigt Messergebnisse der Flächenwiderstände von Messproben nach Ionenimplantation.
  • 68 zeigt gemessene XRD-Spektren von Proben.
  • 69A und 69B sind TEM-Bilder von Proben und 69C bis 69L sind ihre Elektronenbeugungsbilder.
  • 70A bis 70C zeigen EDX-Mapping-Bilder einer Probe.
  • Beste Methode zum Durchführen der Erfindung
  • Es werden Ausführungsformen anhand der Zeichnungen ausführlich beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die nachstehende Beschreibung beschränkt ist. Es erschließt sich einem Fachmann ohne Weiteres, dass die Modi und Details der vorliegenden Erfindung auf verschiedene Weise verändert werden können, ohne dabei von dem Erfindungsgedanken und dem Schutzbereich der vorliegenden Erfindung abzuweichen. Dementsprechend sollte die vorliegende Erfindung nicht als auf die folgende Beschreibung der Ausführungsformen beschränkt angesehen werden. Bei den Strukturen der nachstehend beschriebenen Erfindung werden die gleichen Abschnitte oder Abschnitte mit ähnlichen Funktionen durch die gleichen Bezugszeichen in unterschiedlichen Zeichnungen gekennzeichnet und die Beschreibung dieser wird in einigen Fällen nicht wiederholt. Die gleichen Komponenten werden durch verschiedene Schraffurmuster in verschiedenen Zeichnungen dargestellt oder die Schraffurmuster werden in einigen Fällen weggelassen.
  • In dieser Beschreibung und dergleichen bedeutet beispielsweise ein deutlicher Ausdruck „X und Y sind verbunden”, dass X und Y elektrisch verbunden sind, dass X und Y funktional verbunden sind und dass X und Y direkt verbunden sind. Folglich ist, ohne auf eine vorbestimmte Verbindungsbeziehung, beispielsweise eine in Zeichnungen oder Texten gezeigte Verbindungsbeziehung beschränkt zu sein, eine weitere Verbindungsbeziehung in den Zeichnungen oder den Texten offenbart.
  • Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • Beispiele für den Fall, in dem X und Y direkt verbunden sind, umfassen den Fall, in dem ein Element, das eine elektrische Verbindung zwischen X und Y ermöglicht (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element oder eine Last), nicht zwischen X und Y angeschlossen ist, und den Fall, in dem X und Y verbunden sind, ohne dass das Element, das eine elektrische Verbindung zwischen X und Y ermöglicht, dazwischen bereitgestellt ist.
  • In dem Fall, in dem beispielsweise X und Y elektrisch verbunden sind, kann/können ein oder mehrere Elemente, das/die eine elektrische Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element oder eine Last), zwischen X und Y angeschlossen sein. Es sei angemerkt, dass der Schalter derart gesteuert wird, dass er eingeschaltet oder ausgeschaltet wird. Das heißt, dass der Schalter leitend oder nicht leitend ist (ein- oder ausgeschaltet wird), um zu bestimmen, ob ein Strom dort hindurch fließt oder nicht. Alternativ weist der Schalter eine Funktion zum Auswählen und Ändern eines Strompfades auf. Es sei angemerkt, dass der Fall, in dem X und Y elektrisch verbunden sind, den Fall umfasst, in dem X und Y direkt verbunden sind.
  • In dem Fall, in dem beispielsweise X und Y funktional verbunden sind, kann/können eine oder mehrere Schaltung/en, die eine funktionale Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. eine Logikschaltung, wie z. B. ein Inverter, eine NAND-Schaltung oder eine NOR-Schaltung; eine Signalwandlerschaltung, wie z. B. eine DA-Wandlerschaltung, eine AD-Wandlerschaltung oder eine Gammakorrekturschaltung; eine Potentialpegel-Wandlerschaltung, wie z. B. eine Stromversorgungsschaltung (z. B. eine Aufwärtstransformationsschaltung oder eine Abwärtstransformationsschaltung) oder eine Pegelumsetzer-Schaltung zum Ändern des Potentialpegels eines Signals; eine Spannungsquelle; eine Stromquelle; eine Umschalt-Schaltung; eine Verstärkerschaltung, wie z. B. eine Schaltung, die eine Signalamplitude, die Strommenge oder dergleichen erhöhen kann, ein Operationsverstärker, eine Differenzialverstärkerschaltung, eine Source-Folgerschaltung oder eine Pufferschaltung; eine Signalerzeugungsschaltung; eine Speicherschaltung; oder eine Steuerschaltung), zwischen X und Y angeschlossen sein. Es sei angemerkt, dass in dem Fall, in dem beispielsweise ein Signal, das von X ausgegeben wird, zu Y übertragen wird, X und Y funktional miteinander verbunden sind, selbst wenn eine andere Schaltung zwischen X und Y angeordnet ist. Der Fall, in dem X und Y funktional verbunden sind, umfasst den Fall, in dem X und Y direkt verbunden sind und X und Y elektrisch verbunden sind.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein deutlicher Ausdruck „X und Y sind elektrisch verbunden” bedeutet, dass X und Y elektrisch verbunden sind (d. h. den Fall, in dem X und Y verbunden sind, wobei ein weiteres Element oder eine weitere Schaltung dazwischen bereitgestellt ist), dass X und Y funktional verbunden sind (d. h. den Fall, in dem X und Y funktional verbunden sind, wobei eine weitere Schaltung dazwischen bereitgestellt ist) und dass X und Y direkt verbunden sind (d. h. den Fall, in dem X und Y verbunden sind, wobei kein weiteres Element oder keine weitere Schaltung dazwischen bereitgestellt ist). Das heißt, dass in dieser Beschreibung und dergleichen der deutliche Ausdruck „X und Y sind elektrisch verbunden” gleich dem deutlichen Ausdruck „X und Y sind verbunden” ist.
  • Beispielsweise kann der Fall, in dem eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors über (oder nicht über) Z1 elektrisch mit X verbunden ist und ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors über (oder nicht über) Z2 elektrisch mit Y verbunden ist, oder der Fall, in dem eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors direkt mit einem Teil von Z1 verbunden ist und ein weiterer Teil von Z1 direkt mit X verbunden ist und ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors direkt mit einem Teil von Z2 verbunden ist und ein weiterer Teil von Z2 direkt mit Y verbunden ist, durch einen beliebigen der folgenden Ausdrücke dargestellt werden.
  • Die Ausdrücke umfassen beispielsweise „X, Y, eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors und ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors sind elektrisch miteinander verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden”, „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist elektrisch mit X verbunden, ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors ist elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden” und „X ist über eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge verbunden”. Wenn die Reihenfolge der Verbindung bei einer Schaltungsstruktur durch einen Ausdruck, der den obigen Beispielen ähnlich ist, definiert wird, kann man eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Einflussbereich zu bestimmen.
  • Weitere Beispiele für die Ausdrücke umfassen „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist über mindestens einen ersten Verbindungspfad elektrisch mit X verbunden, der erste Verbindungspfad weist keinen zweiten Verbindungspfad auf, es handelt sich bei dem zweiten Verbindungspfad um einen Pfad zwischen der Source (oder dem ersten Anschluss oder dergleichen) des Transistors und einem Drain (oder einem zweiten Anschluss oder dergleichen) des Transistors, Z1 liegt auf dem ersten Verbindungspfad, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors ist über mindestens einen dritten Verbindungspfad elektrisch mit Y verbunden, der dritte Verbindungspfad weist den zweiten Verbindungspfad nicht auf, und Z2 liegt auf dem dritten Verbindungspfad”. Es ist auch möglich, den Ausdruck zu verwenden, nämlich „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist über mindestens Z1 auf einem ersten Verbindungspfad elektrisch mit X verbunden, der erste Verbindungspfad weist keinen zweiten Verbindungspfad auf, der zweite Verbindungspfad weist einen Verbindungspfad über den Transistor auf, ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors ist über mindestens Z2 auf einem dritten Verbindungspfad elektrisch mit Y verbunden, und der dritte Verbindungspfad weist den zweiten Verbindungspfad nicht auf”. Ein noch weiteres Beispiel für den Ausdruck ist „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist über mindestens Z1 auf einem ersten elektrischen Pfad elektrisch mit X verbunden, der erste elektrische Pfad weist keinen zweiten elektrischen Pfad auf, es handelt sich bei dem zweiten elektrischen Pfad um einen elektrischen Pfad von der Source (oder dem ersten Anschluss oder dergleichen) des Transistors bis zu einem Drain (oder einem zweiten Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors ist über mindestens Z2 auf einem dritten elektrischen Pfad elektrisch mit Y verbunden, der dritte elektrische Pfad weist keinen vierten elektrischen Pfad auf, und es handelt sich bei dem vierten elektrischen Pfad um einen elektrischen Pfad von dem Drain (oder dem zweiten Anschluss oder dergleichen) des Transistors bis zu der Source (oder dem ersten Anschluss oder dergleichen) des Transistors”. Wenn der Verbindungspfad bei einer Schaltungsstruktur durch einen Ausdruck, der den vorstehenden Beispielen ähnlich ist, definiert wird, kann man eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Einflussbereich zu bestimmen.
  • Es sei angemerkt, dass diese Ausdrücke Beispiele sind und dass es keine Beschränkung bezüglich der Ausdrücke gibt. Hier stellen X, Y, Z1 und Z2 jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • Selbst wenn unabhängige Komponenten in einem Schaltplan elektrisch miteinander verbunden sind, weist eine Komponente in einigen Fällen Funktionen einer Vielzahl von Komponenten auf. Wenn zum Beispiel ein Teil einer Leitung auch als Elektrode dient, dient ein leitender Film als Leitung und als Elektrode. Folglich bedeutet der Begriff „elektrische Verbindung” in dieser Beschreibung auch einen solchen Fall, in dem ein leitender Film Funktionen einer Vielzahl von Komponenten aufweist.
  • <Angaben zu der Beschreibung der Zeichnungen>
  • In dieser Beschreibung werden Begriffe zur Beschreibung der Anordnung, wie z. B. „über” und „unter”, der Einfachheit halber verwendet, um eine Positionsbeziehung zwischen Komponenten anhand von Zeichnungen zu beschreiben. Die Positionsbeziehung zwischen Komponenten wird außerdem nach Bedarf entsprechend einer Richtung verändert, in der jede Komponente beschrieben wird. Deshalb gibt es keine Beschränkung auf die Begriffe in dieser Beschreibung, und die Beschreibung kann je nach den Umständen angemessen vorgenommen werden.
  • Der Begriff „über” oder „unter” bedeutet nicht unbedingt, dass eine Komponente direkt über oder direkt unter und in direktem Kontakt mit einer anderen Komponente platziert ist. Beispielweise bedeutet der Ausdruck „eine Elektrode B über einer Isolierschicht A” nicht unbedingt, dass die Elektrode B über und in direktem Kontakt mit der Isolierschicht A liegt, und kann den Fall bedeuten, in dem eine weitere Komponente zwischen der Isolierschicht A und der Elektrode B bereitgestellt ist.
  • In dieser Beschreibung bedeutet der Begriff „parallel”, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich –10° und kleiner als oder gleich 10° ist, und umfasst daher auch den Fall, in dem der Winkel größer als oder gleich –5° und kleiner als oder gleich 5° ist. Der Begriff „im Wesentlichen parallel” bedeutet, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich –30° und kleiner als oder gleich 30° ist. Der Begriff „senkrecht” bedeutet, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich 80° und kleiner als oder gleich 100° ist, und umfasst daher auch den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist. Der Begriff „im Wesentlichen senkrecht” bedeutet, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich 60° und kleiner als oder gleich 120° ist.
  • In dieser Beschreibung sind trigonale und rhomboedrische Kristallsysteme in einem hexagonalen Kristallsystem mit eingeschlossen.
  • In den Zeichnungen wird die Größe, die Dicke einer Schicht oder der Bereich der einfachen Beschreibung halber beliebig bestimmt. Deshalb ist die Größe, die Dicke einer Schicht oder der Bereich nicht auf das dargestellte Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen der Klarheit halber schematisch gezeigt sind, und dass Ausführungsformen der vorliegenden Erfindung nicht auf die Formen oder die Werte in den Zeichnungen beschränkt sind.
  • In den Zeichnungen, wie z. B. einer Draufsicht (auch als Planansicht oder Layoutansicht bezeichnet) und einer perspektivischen Ansicht, könnten einige Komponenten der Klarheit der Zeichnungen halber nicht dargestellt sein.
  • Der Ausdruck „gleich sein” kann bedeuten, die gleiche Fläche aufzuweisen oder die gleiche Form aufzuweisen. Zudem umfasst der Begriff „gleich sein” einen Fall „im Wesentlichen gleich sein”, da ein Herstellungsprozess einige Unterschiede verursachen könnte.
  • <Angaben zu Ausdrücken, die umformuliert werden können>
  • In dieser Beschreibung und dergleichen werden die Begriffe „eine/einer von Source und Drain” (oder eine erste Elektrode oder ein erster Anschluss) und „die/der andere von Source und Drain” (oder eine zweite Elektrode oder ein zweiter Anschluss) verwendet, um die Verbindung eines Transistors zu beschreiben. Das liegt daran, dass eine Source und ein Drain eines Transistors je nach der Struktur, den Betriebsbedingungen oder dergleichen des Transistors ausgetauscht werden können. Es sei angemerkt, dass die Source oder der Drain des Transistors je nach der Sachlage angemessen auch als Source-(oder Drain-)Anschluss, Source-(oder Drain-)Elektrode oder dergleichen bezeichnet werden kann.
  • Außerdem begrenzt in dieser Beschreibung und dergleichen der Begriff, wie z. B. „Elektrode” oder „Leitung”, eine Funktion der Komponente nicht. Beispielsweise wird eine „Elektrode” in einigen Fällen als Teil einer „Leitung” verwendet und umgekehrt. Darüber hinaus kann der Begriff „Elektrode” oder „Leitung” auch eine Kombination aus mehreren „Elektroden” und „Leitungen” bedeuten, welche auf integrierte Weise ausgebildet sind.
  • In dieser Beschreibung und dergleichen ist ein Transistor ein Element, das mindestens drei Anschlüsse beinhaltet, nämlich ein Gate, einen Drain und eine Source. Der Transistor weist einen Kanalbereich zwischen dem Drain (einem Drain-Anschluss, einem Drain-Bereich oder einer Drain-Elektrode) und der Source (einem Source-Anschluss, einem Source-Bereich oder einer Source-Elektrode) auf, und ein Strom kann durch den Drain, den Kanalbereich und die Source fließen.
  • Da die Source und der Drain des Transistors in Abhängigkeit von der Struktur, den Betriebsbedingungen und dergleichen des Transistors untereinander austauschbar sind, ist es schwer zu definieren, bei welchem Anschluss es sich um eine Source oder um einen Drain handelt. Daher wird in einigen Fällen ein Abschnitt, der als Source dient, oder ein Abschnitt, der als Drain dient, nicht als Source oder Drain bezeichnet. In diesem Fall könnte eine/einer von Source und Drain als erste Elektrode bezeichnet werden, und die/der andere von Source und Drain könnte als zweite Elektrode bezeichnet werden.
  • In dieser Beschreibung werden Ordnungszahlen, wie z. B. „erste”, „zweite” und „dritte”, verwendet, um eine Verwechslung zwischen Komponenten zu vermeiden, und schränken die Anzahl der Komponenten nicht ein.
  • In dieser Beschreibung und dergleichen wird in einigen Fällen eine Struktur, bei der eine flexible gedruckte Schaltung (flexible printed circuit, FPC), ein Tape Carrier Package (TOP) oder dergleichen an einem Substrat eines Anzeigebildschirms angebracht ist, oder eine Struktur, bei der eine integrierte Schaltung (integrated circuit, IC) durch ein Chip-on-Glass-(COG-)Verfahren direkt an einem Substrat montiert ist, als Anzeigevorrichtung bezeichnet.
  • Es sei angemerkt, dass die Begriffe „Film” und „Schicht” je nach der Sachlage oder den Umständen untereinander ausgetauscht werden können. Beispielsweise kann der Begriff „leitende Schicht” gegebenenfalls in den Begriff „leitender Film” umgewandelt werden. Es kann auch der Begriff „Isolierfilm” gegebenenfalls in den Begriff „Isolierschicht” umgewandelt werden.
  • <Angaben zu Definitionen der Begriffe>
  • Die Folgenden sind Definitionen der Begriffe in dieser Beschreibung und dergleichen.
  • In dieser Beschreibung bezeichnet der Begriff „Graben” oder „Nut” eine Vertiefung mit einer schmalen Gürtelform.
  • <Verbindung>
  • In dieser Beschreibung ist dann, wenn beschrieben wird, dass „A und B sind miteinander verbunden”, der Fall, in dem A und B elektrisch miteinander verbunden sind, zusätzlich zu dem Fall, in dem A und B direkt miteinander verbunden sind, mit eingeschlossen. Dabei ist mit dem Ausdruck „A und B sind elektrisch verbunden” der Fall gemeint, in dem elektrische Signale zwischen A und B übertragen und empfangen werden können, wenn ein Gegenstand mit einer elektrischen Funktion zwischen A und B vorhanden ist.
  • Es sei angemerkt, dass der Inhalt (oder ein Teil des Inhalts) einer Ausführungsform auf einen unterschiedlichen Inhalt (oder einen Teil des Inhalts) der Ausführungsform und/oder den Inhalt (oder einen Teil des Inhalts) einer oder mehrerer verschiedener Ausführungsform/en angewendet, mit ihm/ihnen kombiniert oder durch ihn/sie ersetzt werden kann.
  • Es sei angemerkt, dass bei jeder Ausführungsform der Inhalt, der bei der Ausführungsform beschrieben wird, ein anhand verschiedener Schemata beschriebener Inhalt oder ein mit dem Text in dieser Beschreibung beschriebener Inhalt ist.
  • Es sei angemerkt, dass durch Kombinieren eines Schemas (oder eines Teils des Schemas) bei einer Ausführungsform mit einem anderen Teil des Schemas, einem unterschiedlichen Schema (oder einem Teil des unterschiedlichen Schemas) bei der Ausführungsform und/oder einem Schema (oder einem Teil des Schemas) bei einer oder mehreren unterschiedlichen Ausführungsform/en viel mehr Schemata gebildet werden können.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform werden eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung und ein Herstellungsverfahren der Halbleitervorrichtung unter Bezugnahme auf Zeichnungen beschrieben.
  • <Struktur eines Transistors 10>
  • 1A bis 1C sind eine Draufsicht und Querschnittsansichten, die einen Transistor 10 einer Ausführungsform der vorliegenden Erfindung darstellen. 1A ist eine Draufsicht, und 1B und 1C sind Querschnittsansichten entlang der Strichpunktlinie A1-A2 bzw. der Strichpunktlinie A3-A4 in 1A. In 1A sind einige Komponenten vergrößert oder verkleinert dargestellt oder weggelassen, um die Zeichnung zu vereinfachen. In einigen Fällen wird die Richtung der Strichpunktlinie A1-A2 als Kanallängsrichtung bezeichnet, und die Richtung der Strichpunktlinie A3-A4 wird als Kanalbreitenrichtung bezeichnet.
  • Der Transistor 10 beinhaltet ein Substrat 100, eine Isolierschicht 110, eine Metalloxidschicht 121, eine Oxidhalbleiterschicht 122, eine Metalloxidschicht 123, einen niederohmigen Bereich 125, eine Gate-Isolierschicht 150, eine Gate-Elektrodenschicht 160, eine Isolierschicht 180, eine leitende Schicht 190 und eine leitende Schicht 195.
  • Die Isolierschicht 110 ist über dem Substrat 100 bereitgestellt.
  • Die Metalloxidschicht 121 ist über der Isolierschicht 110 bereitgestellt.
  • Die Oxidhalbleiterschicht 122 ist über der Metalloxidschicht 121 bereitgestellt. Die Oxidhalbleiterschicht 122 weist den niederohmigen Bereich 125 auf. Der niederohmige Bereich enthält Wasserstoff, Stickstoff, Helium, Neon, Argon, Krypton, Xenon, Bor, Phosphor, Wolfram und/oder Aluminium. Der niederohmige Bereich 125 dient als Source oder Drain.
  • Die Metalloxidschicht 123 ist über der Oxidhalbleiterschicht 122 bereitgestellt.
  • Die Gate-Isolierschicht 150 ist über der Metalloxidschicht 123 bereitgestellt.
  • Die Gate-Elektrodenschicht 160 ist über der Gate-Isolierschicht 150 bereitgestellt. Es sei angemerkt, dass die Gate-Elektrodenschicht 160, die Gate-Isolierschicht 150, die Metalloxidschicht 123 und die Oxidhalbleiterschicht 122 miteinander überlappen.
  • Die Isolierschicht 180 ist über der Isolierschicht 110 bereitgestellt.
  • Die leitende Schicht 190 ist über dem niederohmigen Bereich 125 bereitgestellt. Die leitende Schicht 190 weist einen Bereich auf, der elektrisch mit dem niederohmigen Bereich 125 verbunden ist.
  • Die leitende Schicht 195 ist über der leitenden Schicht 190 bereitgestellt.
  • Ein Teil des niederohmigen Bereichs 125 kann sich unter der Gate-Elektrodenschicht 160 befinden. Wenn ein Kanalbereich, der mit der Gate-Elektrodenschicht 160 überlappt, ein Teil des niederohmigen Bereichs 125, der mit der Gate-Elektrodenschicht 160 überlappt und in den ein Ion diffundiert, und ein niederohmiger Bereich, der nicht mit der Gate-Elektrodenschicht 160 überlappt, ein erster Bereich, ein zweiter Bereich bzw. ein dritter Bereich sind, weist der zweite Bereich einen Bereich auf, der einen niedrigeren Widerstand aufweist als der erste Bereich, und der dritte Bereich weist einen Bereich auf, der einen niedrigeren Widerstand aufweist als der zweite Bereich. Der Widerstand kann durch die Messung des Widerstandes (z. B. des Flächenwiderstandes) ermittelt und durch die Verunreinigungskonzentration gesteuert werden. Des Weiteren weist der dritte Bereich einen Bereich auf, in dem die Konzentration des vorstehenden Elements höher als oder gleich 1 × 1018 Atome/cm3 und niedriger als oder gleich 1 × 1022 Atome/cm3 ist.
  • <Metalloxidschicht>
  • Eine Metalloxidschicht (z. B. die Metalloxidschicht 121 oder 123) bezeichnet eine Schicht, die prinzipiell ein Isoliervermögen aufweist und in der ein Strom durch die Grenzfläche zu einem Halbleiter und in seiner Umgebung fließen kann, wenn ein elektrisches Feld des Gates oder ein elektrisches Feld des Drains erhöht wird.
  • Die vorstehende Struktur ermöglicht, dass die parasitäre Kapazität zwischen Gate und Source oder zwischen Gate und Drain niedrig wird. Als Ergebnis kann der Transistor mit hoher Geschwindigkeit arbeiten; beispielsweise können die Cutoff-Frequenzeigenschaften des Transistors 10 verbessert werden.
  • Zudem können das Gate, die Source und der Drain des Transistors 10 auf selbstjustierende Weise ausgebildet werden; daher kann die Anpassung vereinfacht werden. Folglich kann ein miniaturisierter Transistor leicht hergestellt werden.
  • Bei dem Transistor 10 weist die Gate-Elektrodenschicht 160, wie in der Querschnittsansicht in 1C entlang der Linie A3-A4 dargestellt, in der Kanalbreitenrichtung einen Bereich auf, der den Seitenflächen der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 zugewandt ist, wobei die Gate-Isolierschicht 150 dazwischen angeordnet ist. Das heißt: Die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 werden von dem elektrischen Feld der Gate-Elektrodenschicht 160 in der Kanalbreitenrichtung umschlossen, wenn eine Spannung an die Gate-Elektrodenschicht 160 angelegt wird. Die Struktur des Transistors, bei der ein Halbleiter von dem elektrischen Feld einer Gate-Elektrodenschicht umschlossen wird, wird als Struktur mit umschlossenem Kanal (surrounded channel structure, s-channel structure bzw. S-Kanal-Struktur) bezeichnet.
  • Hier werden die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 gemeinsam als Oxid bezeichnet. Wenn sich der Transistor 10 in einem Durchlasszustand befindet, wird ein Kanal in dem ganzen Oxid (Bulk) gebildet, so dass der Durchlassstrom erhöht wird. Wenn sich der Transistor in einem Sperrzustand befindet, dient der Kanalbereich in der Oxidhalbleiterschicht 122 mit einer breiten Bandlücke als Potentialbarriere; als Ergebnis kann der Sperrstrom ferner verringert werden.
  • <Kanallänge>
  • Es sei angemerkt, dass sich die Kanallänge eines Transistors beispielsweise auf einen Abstand zwischen einer Source (einem Source-Bereich oder einer Source-Elektrode) und einem Drain (einem Drain-Bereich oder einer Drain-Elektrode) in einem Bereich, in dem in einer Draufsicht auf den Transistor ein Halbleiter (oder ein Abschnitt, in dem ein Strom in einem Halbleiter fließt, wenn der Transistor eingeschaltet ist) und eine Gate-Elektrode miteinander überlappen, oder in einem Bereich bezieht, in dem ein Kanal gebildet wird. Bei einem Transistor sind Kanallängen nicht notwendigerweise in sämtlichen Bereichen gleich. Mit anderen Worten: Die Kanallänge eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert festgelegt. Deshalb handelt es sich bei der Kanallänge in dieser Beschreibung auf einen von Werten, nämlich den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Bereich, in dem ein Kanal gebildet wird.
  • <Kanalbreite>
  • Es sei angemerkt, dass sich die Kanalbreite beispielsweise auf die Länge eines Bereichs bezieht, in dem ein Halbleiter (oder ein Abschnitt, in dem ein Strom in einem Halbleiter fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode miteinander überlappen. Bei einem Transistor sind Kanalbreiten nicht notwendigerweise in sämtlichen Bereichen gleich. Mit anderen Worten: Die Kanalbreite eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert festgelegt. Deshalb handelt es sich bei der Kanalbreite in dieser Beschreibung auf einen von Werten, nämlich den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Bereich, in dem ein Kanal gebildet wird.
  • Es sei angemerkt, dass sich in einigen Fällen in Abhängigkeit von der Struktur des Transistors eine Kanalbreite in einem Bereich, in dem ein Kanal tatsächlich gebildet wird (nachstehend als wirksame Kanalbreite bezeichnet), von einer Kanalbreite, die in einer Draufsicht auf einen Transistor gezeigt ist (nachstehend als scheinbare Kanalbreite bezeichnet), unterscheidet. Bei einem Transistor mit einer dreidimensionalen Struktur ist beispielsweise eine wirksame Kanalbreite größer als eine scheinbare Kanalbreite, die in einer Draufsicht auf den Transistor gezeigt ist, und in einigen Fällen kann man ihren Einfluss nicht ignorieren. Bei einem miniaturisierten Transistor mit einer dreidimensionalen Struktur ist beispielsweise der Anteil eines Kanalbereichs, der in einer Seitenfläche eines Halbleiters gebildet wird, in einigen Fällen hoch. In diesem Fall ist eine wirksame Kanalbreite, die erhalten wird, wenn ein Kanal tatsächlich gebildet wird, größer als eine scheinbare Kanalbreite, die in der Draufsicht gezeigt ist.
  • Bei einem Transistor mit einer dreidimensionalen Struktur ist eine wirksame Kanalbreite unter Umständen schwer zu messen. Die Einschätzung einer wirksamen Kanalbreite aus einem Designwert erfordert beispielsweise eine Annahme, dass die Form eines Halbleiters bekannt ist. Deshalb ist in dem Fall, in dem die Form eines Halbleiters nicht genau bekannt ist, eine genaue wirksame Kanalbreite schwer zu messen.
  • <SCW>
  • In dieser Beschreibung wird deshalb in einigen Fällen in einer Draufsicht auf einen Transistor eine scheinbare Kanalbreite in einem Bereich, in dem ein Halbleiter und eine Gate-Elektrode miteinander überlappen, als Breite eines umschlossenen Kanals (surrounded channel width, SCW) bezeichnet. In dieser Beschreibung kann außerdem in dem Fall, in dem der Begriff „Kanalbreite” einfach verwendet wird, dieser eine Breite eines umschlossenen Kanals oder eine scheinbare Kanalbreite bezeichnen. Alternativ kann in dieser Beschreibung in dem Fall, in dem der Begriff „Kanalbreite” einfach verwendet wird, dieser in einigen Fällen auch eine wirksame Kanalbreite bezeichnen. Es sei angemerkt, dass die Werte einer Kanallänge, einer Kanalbreite, einer wirksamen Kanalbreite, einer scheinbaren Kanalbreite, einer Breite eines umschlossenen Kanals und dergleichen bestimmt werden können, indem ein Querschnitts-TEM-Bild (cross-sectional TEM image) und dergleichen aufgenommen und analysiert werden.
  • Es sei angemerkt, dass in dem Fall, in dem die Feldeffektbeweglichkeit, ein Stromwert pro Kanalbreite und dergleichen eines Transistors durch Berechnung ermittelt werden, eine Breite eines umschlossenen Kanals für die Berechnung genutzt werden kann. In diesem Fall wird ein Wert, der verschieden von dem Wert bei der Verwendung einer wirksamen Kanalbreite für die Berechnung ist, unter Umständen erhalten.
  • <Verbesserung von Eigenschaften bei der Miniaturisierung>
  • Hohe Integration einer Halbleitervorrichtung erfordert eine Miniaturisierung eines Transistors. Es ist jedoch bekannt, dass die Miniaturisierung eines Transistors eine Verschlechterung der elektrischen Eigenschaften des Transistors verursacht. Eine Abnahme der Kanalbreite verursacht eine Reduktion des Durchlassstroms.
  • Bei dem in 1A bis 1C dargestellten Transistor einer Ausführungsform der vorliegenden Erfindung ist, wie oben beschrieben, beispielsweise die Metalloxidschicht 123 derart ausgebildet, dass sie die Oxidhalbleiterschicht 122 bedeckt, in der ein Kanal gebildet wird, und der Kanalbildungsbereich und die Gate-Isolierschicht sind nicht in Kontakt miteinander. Deshalb kann eine Streuung von Ladungsträgern an der Grenzfläche zwischen dem Kanalbildungsbereich und der Gate-Isolierschicht verringert werden, und der Durchlassstrom des Transistors kann erhöht werden.
  • Bei dem Transistor einer Ausführungsform der vorliegenden Erfindung ist die Gate-Elektrodenschicht 160 derart ausgebildet, dass sie in der Kanalbreitenrichtung elektrisch die Oxidhalbleiterschicht 122, die zu einem Kanal wird, umschließt; ein elektrisches Feld des Gates wird daher sowohl senkrecht als auch in der Richtung der Seitenfläche an die Oxidhalbleiterschicht 122 angelegt. Mit anderen Worten: Ein elektrisches Feld des Gates wird an die ganze Oxidhalbleiterschicht 122 angelegt, so dass ein Strom in der ganzen Oxidhalbleiterschicht 122 fließt, was zu einer weiteren Erhöhung des Durchlassstroms führt.
  • Der Transistor einer Ausführungsform der vorliegenden Erfindung weist beispielsweise einen Effekt auf, dass ein Grenzflächenzustand weniger wahrscheinlich gebildet wird, da die Metalloxidschicht 123 über der Metalloxidschicht 121 und der Oxidhalbleiterschicht 122 ausgebildet wird. Zusätzlich kann es verhindert werden, dass Verunreinigungen von oben und unten in die Oxidhalbleiterschicht 122 eindringen, da die Oxidhalbleiterschicht 122 zwischen der Metalloxidschicht 121 und der Metalloxidschicht 123 positioniert ist. Deshalb kann der Transistor nicht nur die Erhöhung des Durchlassstroms, sondern auch eine Stabilisierung der Schwellenspannung und eine Verringerung des S-Werts (Unterschwellenwerts) bzw. S value (subthreshold value) erzielen. Folglich können Icut (Strom bei einer Gate-Spannung VG von 0 V) und der Stromverbrauch verringert werden. Da die Schwellenspannung des Transistors stabil wird, kann ferner die langzeitige Zuverlässigkeit der Halbleitervorrichtung verbessert werden.
  • Bei dem Transistor einer Ausführungsform der vorliegenden Erfindung ist die Gate-Elektrodenschicht 160 derart ausgebildet, dass sie in der Kanalbreitenrichtung elektrisch die Oxidhalbleiterschicht 122, die zu einem Kanal wird, umschließt; ein elektrisches Feld des Gates wird daher sowohl senkrecht als auch in der Richtung der Seitenfläche an die Oxidhalbleiterschicht 122 angelegt. Das heißt: Ein elektrisches Feld des Gates wird an die ganze Oxidhalbleiterschicht 122 angelegt, so dass der Einfluss eines elektrischen Feldes des Drains verringert werden kann und ein Kurzkanaleffekt in hohem Maße unterdrückt werden kann. Deshalb kann der Transistor vorteilhafte Eigenschaften selbst dann aufweisen, wenn er miniaturisiert wird.
  • Alternativ kann dann, wenn der Transistor einer Ausführungsform der vorliegenden Erfindung ein Material mit einer breiten Bandlücke als die Oxidhalbleiterschicht 122, die zum Kanal wird, enthält, der Transistor unter verschiedenen Temperaturbedingungen eine hohe Source-Drain-Spannungsfestigkeit und stabile elektrische Eigenschaften aufweisen.
  • Obwohl ein Beispiel, in dem ein Kanal oder dergleichen in einer Oxidhalbleiterschicht oder dergleichen gebildet wird, bei dieser Ausführungsform beschrieben wird, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann je nach den Umständen oder den Bedingungen, ein Kanal, die Umgebung des Kanals, ein Source-Bereich, ein Drain-Bereich oder dergleichen unter Verwendung eines Materials, das Silizium (darunter auch gestrecktes Silizium), Germanium, Siliziumgermanium, Siliziumcarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, einen organischen Halbleiter oder dergleichen enthält, ausgebildet werden.
  • <Komponenten eines Transistors>
  • Komponenten eines Transistors dieser Ausführungsform werden nachstehend beschrieben.
  • <<Substrat 100>>
  • Als das Substrat 100 kann ein Glassubstrat, ein Keramiksubstrat, ein Quarzsubstrat, ein Saphirsubstrat oder dergleichen verwendet werden. Alternativ kann ein einkristallines Halbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium oder Siliziumcarbid, ein Verbund-Halbleitersubstrat aus Siliziumgermanium, ein Silizium auf Isolator-(silicon on insulator, SOI-)Substrat oder dergleichen verwendet werden. Als weitere Alternative kann eines dieser Substrate, das mit einem Halbleiterelement versehen ist, verwendet werden. Das Substrat 100 ist nicht auf ein einfaches tragendes Substrat beschränkt und kann ein Substrat sein, bei dem eine Vorrichtung, wie z. B. ein Transistor, ausgebildet ist. In diesem Fall können/kann mindestens das Gate, die Source und/oder der Drain des Transistors elektrisch mit der Vorrichtung verbunden sein.
  • Alternativ kann ein flexibles Substrat als das Substrat 100 verwendet werden. Als Verfahren zum Bereitstellen des Transistors über einem flexiblen Substrat gibt es ein Verfahren, bei dem der Transistor über einem nicht-flexiblen Substrat ausgebildet wird und dann der Transistor getrennt und auf das Substrat 100 übertragen wird, das ein flexibles Substrat ist. In diesem Fall wird eine Trennschicht vorzugsweise zwischen dem nicht-flexiblen Substrat und dem Transistor bereitgestellt. Als das Substrat 100 kann beispielsweise ein Blatt, ein Film oder eine Folie, die eine Faser enthalten, verwendet werden. Das Substrat 100 kann eine Elastizität aufweisen. Das Substrat 100 kann eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn man aufhört, es zu biegen oder ziehen. Alternativ kann das Substrat 100 eine Eigenschaft aufweisen, nicht in seine ursprüngliche Form zurückzukehren. Die Dicke des Substrats 100 ist beispielsweise größer als oder gleich 5 μm und kleiner als oder gleich 700 μm, bevorzugt größer als oder gleich 10 μm und kleiner als oder gleich 500 μm, stärker bevorzugt größer als oder gleich 15 μm und kleiner als oder gleich 300 μm. Wenn das Substrat 100 eine kleine Dicke aufweist, kann das Gewicht der Halbleitervorrichtung verringert werden. Wenn das Substrat 100 eine kleine Dicke aufweist, kann auch im Falle der Verwendung von Glas oder dergleichen das Substrat 100 eine Elastizität oder eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn man aufhört, es zu biegen oder ziehen. Deshalb kann ein Stoß verringert werden, der der Halbleitervorrichtung über dem Substrat 100 gegeben wird, wenn sie fallen gelassen wird oder so ähnlich. Das heißt, dass eine dauerhafte Halbleitervorrichtung bereitgestellt werden kann.
  • Für das Substrat 100, das ein flexibles Substrat ist, kann beispielsweise ein Metall, eine Legierung, ein Harz, Glas oder eine Faser dieser verwendet werden. Das flexible Substrat 100 weist vorzugsweise einen niedrigeren Längenausdehnungskoeffizienten auf, damit eine Verformung aufgrund der Umgebung unterdrückt wird. Das flexible Substrat 100 wird beispielsweise unter Verwendung eines Materials ausgebildet, dessen Längenausdehnungskoeffizient niedriger als oder gleich 1 × 10–3/K, niedriger als oder gleich 5 × 10–5/K oder niedriger als oder gleich 1 × 10–5/K ist. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat, Acryl und Polytetrafluorethylen (PTFE). Im Besonderen wird vorzugsweise Aramid für das flexible Substrat 100 verwendet, da sein Längenausdehnungskoeffizient niedrig ist.
  • <<Isolierschicht 110>>
  • Als die Isolierschicht 110 kann ein Isolierfilm, der eines oder mehrere von Silizium (Si), Stickstoff (N), Sauerstoff (O), Fluor (F), Wasserstoff (H), Aluminium (Al), Gallium (Ga), Germanium (Ge), Yttrium (Y), Zirconium (Zr), Lanthan (La), Neodym (Nd), Hafnium (Hf) und Tantal (Ta) enthält, verwendet werden.
  • Die Isolierschicht 110 kann eine Funktion zum Zuführen von Sauerstoff zu der Oxidhalbleiterschicht 122 (oder der Metalloxidschicht 121 oder 123) sowie eine Funktion zum Verhindern einer Diffusion von Verunreinigungen aus dem Substrat 100 aufweisen. Aus diesem Grund handelt es sich bei der Isolierschicht 110 bevorzugt um einen Isolierfilm, der Sauerstoff enthält, stärker bevorzugt um einen Isolierfilm, in dem der Sauerstoffgehalt höher ist als derjenige in der stöchiometrischen Zusammensetzung. Bei der Isolierschicht 110 handelt es sich beispielsweise um einen Film, bei dem die Menge an daraus abgegebenem Sauerstoff, umgerechnet in Sauerstoffatome, 1,0 × 1019 Atome/cm3 oder mehr bei einer TDS-Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche bei der TDS-Analyse vorzugsweise höher als oder gleich 100°C und niedriger als oder gleich 700°C oder höher als oder gleich 100°C und niedriger als oder gleich 500°C ist. In dem Fall, in dem, wie oben beschrieben, das Substrat 100 mit einer weiteren Vorrichtung versehen ist, weist die Isolierschicht 110 auch eine Funktion als Zwischenschicht-Isolierfilm auf. In diesem Fall wird die Isolierschicht 110 vorzugsweise einer Planarisierungsbehandlung, wie z. B. einer chemisch-mechanischen Polier-(chemical mechanical polishing, CMP-)Behandlung, unterzogen, um eine ebene Oberfläche aufzuweisen.
  • Wenn die Isolierschicht 110 Fluor enthält, kann Fluor, das aus der Isolierschicht vergast wird, eine Sauerstofffehlstelle in der Oxidhalbleiterschicht 122 stabilisieren.
  • <<Metalloxidschicht 121, Oxidhalbleiterschicht 122, Metalloxidschicht 123>>
  • Die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 sind Oxidhalbleiterfilme, die In oder Zn enthalten, und enthalten typischerweise ein In-Ga-Oxid, ein In-Zn-Oxid, ein In-Mg-Oxid, ein Zn-Mg-Oxid oder ein In-M-Zn-Oxid (M ist Al, Ti, Ga, Y, Sn, Zr, La, Ce, Mg, Hf oder Nd).
  • Ein Oxid, das für jede der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 verwendet werden kann, enthält vorzugsweise mindestens Indium (In) oder Zink (Zn). Alternativ sind vorzugsweise sowohl In als auch Zn enthalten. Um Schwankungen der elektrischen Eigenschaften der Transistoren, die die Oxidhalbleiterschicht beinhalten, zu verringern, enthält das Oxid vorzugsweise einen Stabilisator zusätzlich zu In und Zn.
  • Als Beispiele für einen Stabilisator können Gallium (Ga), Zinn (Sn), Hafnium (Hf), Aluminium (Al), Zirconium (Zr) und dergleichen angegeben werden. Als weiteres Beispiel für einen Stabilisator kann ein Lanthanoid, wie z. B. Lanthan (La), Cer (Ce), Praseodym (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb) oder Lutetium (Lu), angegeben werden.
  • Man kann den Indium- und den Galliumgehalt in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 durch Flugzeit-Sekundärionen-Massenspektrometrie (time-of-flight secondary ion mass spectrometry, TOF-SIMS), Röntgenphotoelektronenspektrometrie (X-ray photoelectron spectrometry, XPS) oder Massenspektrometrie mit induktiv gekoppeltem Plasma (inductively coupled plasma mass spectrometry, ICP-MS) miteinander vergleichen.
  • Da die Oxidhalbleiterschicht 122 eine Energielücke aufweist, die 2 eV oder mehr, bevorzugt 2,5 eV oder mehr, stärker bevorzugt 3 eV oder mehr ist, kann der Sperrstrom des Transistors 10 niedrig sein.
  • Die Dicke der Oxidhalbleiterschicht 122 ist größer als oder gleich 3 nm und kleiner als oder gleich 200 nm, bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 100 nm, stärker bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 50 nm.
  • Die Dicke der Oxidhalbleiterschicht 122 kann größer als, ebenso groß wie oder kleiner als diejenige von mindestens der Metalloxidschicht 121 sein. Wenn die Dicke der Oxidhalbleiterschicht 122 groß ist, kann der Durchlassstrom des Transistors erhöht werden. Die Dicke der Metalloxidschicht 121 kann zweckmäßig gewählt werden, solange eine Bildung eines Grenzflächenzustandes an der Grenzfläche zu der Oxidhalbleiterschicht 122 vermieden werden kann. Beispielsweise ist die Dicke der Oxidhalbleiterschicht 122 größer als diejenige der Metalloxidschicht 121, bevorzugt doppelt oder mehr, stärker bevorzugt 4-mal oder mehr, noch stärker bevorzugt 6-mal oder mehr so groß wie diejenige der Metalloxidschicht 121. In dem Fall, in dem der Durchlassstrom des Transistors nicht erhöht werden muss, kann die Dicke der Metalloxidschicht 121 größer als oder ebenso groß wie diejenige der Oxidhalbleiterschicht 122 sein. Wenn Sauerstoff der Isolierschicht 110 oder der Isolierschicht 180 zugesetzt wird, können Sauerstofffehlstellen in der Oxidhalbleiterschicht 122 durch eine Wärmebehandlung verringert werden, was zur Stabilisierung von elektrischen Eigenschaften der Halbleitervorrichtung führt.
  • In dem Fall, in dem die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 unterschiedliche Zusammensetzungen aufweisen, können ihre Grenzflächen in einigen Fällen durch Rastertransmissionselektronenmikroskopie (scanning transmission electron microscopy, STEM) beobachtet werden.
  • Der Indiumgehalt in der Oxidhalbleiterschicht 122 ist vorzugsweise höher als diejenigen in den Metalloxidschichten 121 und 123. In einem Oxidhalbleiter trägt das s-Orbital eines Schwermetalls hauptsächlich zur Ladungsträgerleitung bei, und wenn der In-Anteil in der Oxidhalbleiterschicht ansteigt, nimmt die Überlappung der s-Orbitale wahrscheinlich zu. Deshalb weist ein Oxid mit einer Zusammensetzung, bei welcher der In-Anteil höher ist als der M-Anteil, eine höhere Beweglichkeit auf als ein Oxid mit einer Zusammensetzung, bei welcher der In-Anteil gleich oder niedriger ist als der M-Anteil. Daher kann unter Verwendung eines Oxides mit einem hohen Indiumgehalt für die Oxidhalbleiterschicht 122 ein Transistor mit hoher Feldeffektbeweglichkeit erzielt werden.
  • In dem Fall, in dem die Oxidhalbleiterschicht 122 ein In-M-Zn-Oxid (M ist Al, Ti, Ga, Y, Sn, Zr, La, Ce, Mg, Hf oder Nd) ist und ein Target mit dem Atomverhältnis der Metallelemente, In:M:Zn = x2:y2:z2, für die Ausbildung der Oxidhalbleiterschicht 122 durch ein Sputterverfahren verwendet wird, ist x2/(x2 + y2 + z2) bevorzugt größer als oder gleich 1/3. Die Oxidhalbleiterschicht 122 weist das Atomverhältnis der Metallelemente auf, die demjenigen des Targets ähnlich ist. Des Weiteren ist x2/y2 bevorzugt größer als oder gleich 1/3 und kleiner als oder gleich 6, stärker bevorzugt größer als oder gleich 1 und kleiner als oder gleich 6, und z2/y2 ist bevorzugt größer als oder gleich 1/3 und kleiner als oder gleich 6, stärker bevorzugt größer als oder gleich 1 und kleiner als oder gleich 6. Auf diese Weise wird ein Film aus kristallinem Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS) als die Oxidhalbleiterschicht 122 leicht ausgebildet. Typische Beispiele für das Atomverhältnis der Metallelemente des Targets umfassen In:M:Zn = 1:1:1, 1:1:1,2, 2:1:1,5, 2:1:2,3, 2:1:3, 3:1:2, 4:2:3 und 4:2:4,1.
  • Wenn in jeder der Metalloxidschichten 121 und 123 die Menge an Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg, Hf oder Nd im Atomverhältnis höher ist als diejenige an In, könnte eine der folgenden Wirkungen erzielt werden.
    • (1) Die Energielücke jeder der Metalloxidschichten 121 und 123 wird vergrößert.
    • (2) Die Elektronenaffinität jeder der Metalloxidschichten 121 und 123 wird verringert.
    • (3) Verunreinigungen von außen werden gesperrt.
    • (4) Ein Isoliervermögen jeder der Metalloxidschichten 121 und 123 ist besser als dasjenige der Oxidhalbleiterschicht 122.
    • (5) Sauerstofffehlstellen werden weniger wahrscheinlich in den Metalloxidschichten 121 und 123 erzeugt, da Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg, Hf und Nd Metallelemente sind, die stark an Sauerstoff gebunden werden können.
  • Die Metalloxidschicht 121 und die Metalloxidschicht 123 enthalten jeweils ein oder mehre Element/e, das/die in der Oxidhalbleiterschicht 122 enthalten ist/sind. Es ist daher unwahrscheinlich, dass eine Grenzflächenstreuung an den Grenzflächen zwischen der Oxidhalbleiterschicht 122 und der Metalloxidschicht 121 sowie zwischen der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 auftritt. Die Bewegung von Ladungsträgern wird an den Grenzflächen nicht eingeschränkt; folglich kann der Transistor 10 eine hohe Feldeffektbeweglichkeit aufweisen.
  • Die Metalloxidschichten 121 und 123 sind jeweils typischerweise ein In-Ga-Oxid, ein In-Zn-Oxid, ein In-Mg-Oxid, ein Ga-Zn-Oxid, ein Zn-Mg-Oxid oder ein In-M-Zn-Oxid (M ist Al, Ti, Ga, Y, Sn, Zr, La, Ce, Mg, Hf oder Nd) und weisen das Leitungsbandminimum auf, das näher an einem Vakuumniveau liegt als das Leitungsbandminimum der Oxidhalbleiterschicht 122. Typischerweise ist eine Differenz zwischen dem Leitungsbandminimum der Oxidhalbleiterschicht 122 und dem Leitungsbandminimum jeder der Metalloxidschichten 121 und 123 größer als oder gleich 0,05 eV, größer als oder gleich 0,07 eV, größer als oder gleich 0,1 eV, oder größer als oder gleich 0,2 eV und kleiner als oder gleich 2 eV, kleiner als oder gleich 1 eV, kleiner als oder gleich 0,5 eV, oder kleiner als oder gleich 0,4 eV. Das heißt, dass die Differenz zwischen der Elektronenaffinität der Oxidhalbleiterschicht 122 und der Elektronenaffinität jeder der Metalloxidschichten 121 und 123 größer als oder gleich 0,05 eV, größer als oder gleich 0,07 eV, größer als oder gleich 0,1 eV, oder größer als oder gleich 0,2 eV und kleiner als oder gleich 2 eV, kleiner als oder gleich 1 eV, kleiner als oder gleich 0,5 eV, oder kleiner als oder gleich 0,4 eV ist. Es sei angemerkt, dass die Elektronenaffinität eine Differenz zwischen dem Vakuumniveau und dem Leitungsbandminimum bezeichnet.
  • In dem Fall, in dem die Metalloxidschicht 121 und die Metalloxidschicht 123 In-M-Zn-Oxide (M ist Al, Ti, Ga, Y, Sn, Zr, La, Ce, Mg, Hf oder Nd) sind, weisen die Metalloxidschicht 121 und die Metalloxidschicht 123 ein höheres Atomverhältnis von M (Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg, Hf oder Nd) auf als die Oxidhalbleiterschicht 122, die durch ein Sputterverfahren ausgebildet wird, und das Element, das durch M dargestellt wird, wird stärker an Sauerstoff gebunden als Indium; daher kann die Erzeugung von Sauerstofffehlstellen in der Metalloxidschicht 121 und der Metalloxidschicht 123 unterdrückt werden. Das heißt: Bei der Metalloxidschicht 121 und der Metalloxidschicht 123 handelt es sich um Oxidhalbleiterfilme, in denen Sauerstofffehlstellen weniger wahrscheinlich erzeugt werden als in der Oxidhalbleiterschicht 122. Die Metalloxidschicht 121 und die Metalloxidschicht 123 weisen jeweils das Atomverhältnis der Metallelemente auf, die demjenigen des Targets ähnlich ist.
  • In dem Fall, in dem die Metalloxidschicht 121 ein In-M-Zn-Oxid (Mist Al, Ti, Ga, Y, Sn, Zr, La, Ce, Mg, Hf oder Nd) ist und ein Target mit dem Atomverhältnis der Metallelemente, In:M:Zn = x1:y1:z1, für die Ausbildung der Metalloxidschicht 121 verwendet wird, ist x1/y1 bevorzugt kleiner als z1/y1, und z1/y1 ist bevorzugt größer als oder gleich 1/10 und kleiner als oder gleich 6, stärker bevorzugt größer als oder gleich 0,2 und kleiner als oder gleich 3.
  • Da die Metalloxidschichten 121 und 123 jeweils ein besseres Isoliervermögen aufweisen können als die Oxidhalbleiterschicht 122, weisen sie jeweils eine Funktion einer Gate-Isolierschicht auf.
  • Alternativ kann die Metalloxidschicht 123 ein Metalloxid sein, wie z. B. Aluminiumoxid, Galliumoxid, Hafniumoxid, Siliziumoxid, Germaniumoxid oder Zirkonoxid; oder das Metalloxid kann über der Metalloxidschicht 123 bereitgestellt werden.
  • Die Dicke der Metalloxidschicht 123 kann beliebig gewählt werden, solange die Ausbildung eines Grenzflächenzustandes an der Grenzfläche zu der Oxidhalbleiterschicht 122 vermieden wird. Beispielsweise kann die Dicke der Metalloxidschicht 123 derart eingestellt werden, dass sie kleiner als oder ebenso groß wie diejenige der Metalloxidschicht 121 ist. Wenn die Dicke der Metalloxidschicht 123 groß ist, könnte es schwierig werden, dass das elektrische Feld von der Gate-Elektrodenschicht 160 die Oxidhalbleiterschicht 122 erreicht. Aus diesem Grund ist die Dicke der Metalloxidschicht 123 vorzugsweise klein. Beispielsweise ist die Dicke der Metalloxidschicht 123 kleiner als diejenige der Oxidhalbleiterschicht 122. Es sei angemerkt, dass die Dicke der Metalloxidschicht 123 nicht auf die vorstehende Beschreibung beschränkt ist und angemessen in Abhängigkeit von der Betriebsspannung des Transistors unter Berücksichtigung der Spannungsfestigkeit der Gate-Isolierschicht 150 gewählt werden kann.
  • Die Dicke der Metalloxidschicht 123 ist beispielsweise bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 20 nm, oder größer als oder gleich 3 nm und kleiner als oder gleich 10 nm.
  • In dem Fall, in dem die Metalloxidschicht 121 und die Metalloxidschicht 123 jeweils ein In-M-Zn-Oxid (M ist Al, Ti, Ga, Y, Sn, Zr, La, Ce, Mg, Hf oder Nd) sind und ein Target mit dem Atomverhältnis der Metallelemente, In:M:Zn = x3:y3:z3, für die Ausbildung der Metalloxidschicht 121 und der Metalloxidschicht 123 verwendet wird, ist x3/y3 bevorzugt größer als x2/y2, und z3/y3 ist bevorzugt größer als oder gleich 1/3 und kleiner als oder gleich 6, stärker bevorzugt größer als oder gleich 1 und kleiner als oder gleich 6. Es sei angemerkt, dass dann, wenn z3/y3 größer als oder gleich 1 und kleiner als oder gleich 6 ist, CAAC-OS-Filme als die Metalloxidschicht 121 und die Metalloxidschicht 123 leicht ausgebildet werden. Typische Beispiele für das Atomverhältnis der Metallelemente des Targets umfassen In:M:Zn = 1:3:2, 1:3:4, 1:3:6, 1:3:8, 1:4:4, 1:4:5, 1:4:6, 1:4:7, 1:4:8, 1:5:5, 1:5:6, 1:5:7, 1:5:8, 1:6:8, 1:6:4 und 1:9:6. Das Atomverhältnis ist nicht auf das Vorstehende beschränkt und kann in geeigneter Weise entsprechend benötigten Halbleitereigenschaften eingestellt werden.
  • In jeder der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 schwankt in einigen Fällen der Anteil jedes Atoms im oben beschriebenen Atomverhältnis innerhalb eines Fehlerbereichs von ±40%.
  • Beispielsweise ist dann, wenn ein Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, unter Verwendung eines Targets, bei dem das Atomverhältnis der Metallelemente In:Ga:Zn = 1:1:1 ist, ausgebildet wird, das Atomverhältnis der Metallelemente des Oxidhalbleiterfilms ungefähr In:Ga:Zn = 1:1:0,6, was bedeutet, dass das Atomanteil von Zink in einigen Fällen nicht geändert oder verringert wird. Daher umfasst das Atomverhältnis in dieser Beschreibung das Atomverhältnis in der Nähe davon.
  • <Wasserstoffkonzentration>
  • Wasserstoff, der in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, so dass Wasser entsteht, und bewirkt außerdem eine Sauerstofffehlstelle in einem Gitter, aus dem Sauerstoff abgegeben wird (oder einem Teil, aus dem Sauerstoff abgegeben wird). Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle oder der Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, kann ein Elektron, das als Ladungsträger dient, erzeugt werden. Daher ist es wahrscheinlich, dass sich ein Transistor, der eine Wasserstoff enthaltende Oxidhalbleiterschicht beinhaltet, selbstleitend verhält.
  • Demzufolge werden sowohl Wasserstoff als auch die Sauerstofffehlstellen in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sowie an den Grenzflächen zwischen der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 vorzugsweise so weit wie möglich verringert. Die Konzentrationen von Wasserstoff, die durch Sekundärionen-Massenspektrometrie (SIMS) gemessen werden, in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sowie an den Grenzflächen zwischen der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123, sind vorzugsweise höher als oder gleich 1 × 1016 Atome/cm3 und niedriger als oder gleich 2 × 1020 Atome/cm3, bevorzugt höher als oder gleich 1 × 1016 Atome/cm3 und niedriger als oder gleich 5 × 1019 Atome/cm3, stärker bevorzugt höher als oder gleich 1 × 1016 Atome/cm3 und niedriger als oder gleich 1 × 1019 Atome/cm3, noch stärker bevorzugt höher als oder gleich 1 × 1016 Atome/cm3 und niedriger als oder gleich 5 × 1018 Atome/cm3. Als Ergebnis weist der Transistor 10 eine positive Schwellenspannung (selbstsperrende Eigenschaften) auf.
  • <Konzentrationen von Kohlenstoff und Silizium>
  • Wenn Silizium und Kohlenstoff, welche zur Gruppe 14 gehörende Elemente sind, in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sowie an den Grenzflächen zwischen der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 enthalten sind, nehmen Sauerstofffehlstellen zu, und ein n-Typ-Bereich wird in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 gebildet. Deshalb werden vorzugsweise die Konzentrationen von Silizium und Kohlenstoff in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sowie an den Grenzflächen zwischen der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 verringert. Die Konzentrationen von Silizium und Kohlenstoff, die durch SIMS erhalten werden, in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sowie an den Grenzflächen zwischen der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123, sind vorzugsweise höher als oder gleich 1 × 1016 Atome/cm3 und niedriger als oder gleich 1 × 1019 Atome/cm3, bevorzugt höher als oder gleich 1 × 1016 Atome/cm3 und niedriger als oder gleich 5 × 1018 Atome/cm3, stärker bevorzugt höher als oder gleich 1 × 1016 Atome/cm3 und niedriger als oder gleich 2 × 1018 Atome/cm3. Als Ergebnis kann der Transistor 10 eine positive Schwellenspannung aufweisen.
  • <Konzentrationen von Alkalimetall und Erdalkalimetall>
  • Ein Alkalimetall und ein Erdalkalimetall können Ladungsträger erzeugen, wenn sie an einen Oxidhalbleiter gebunden werden, wobei in diesem Fall der Sperrstrom des Transistors ansteigen kann. Deshalb werden vorzugsweise die Konzentrationen von Alkalimetall und Erdalkalimetall in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sowie an den Grenzflächen zwischen der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 verringert. Beispielsweise sind die Konzentrationen von Alkalimetall und Erdalkalimetall, die durch SIMS gemessen werden, in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sowie an den Grenzflächen zwischen der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 vorzugsweise niedriger als oder gleich 1 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1016 Atome/cm3. Als Ergebnis kann der Transistor 10 eine positive Schwellenspannung aufweisen.
  • <Konzentration von Stickstoff>
  • Wenn Stickstoff in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sowie an den Grenzflächen zwischen der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 enthalten ist, wird ein Elektron, das als Ladungsträger dient, erzeugt, und die Ladungsträgerdichte nimmt daher zu, so dass n-Typ-Bereiche gebildet werden. Daher ist es wahrscheinlich, dass sich ein Transistor, der eine Stickstoff enthaltende Oxidhalbleiterschicht beinhaltet, selbstleitend verhält. Demzufolge wird Stickstoff in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sowie an den Grenzflächen zwischen der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 vorzugsweise so weit wie möglich verringert. Beispielsweise sind die Konzentrationen von Stickstoff, die durch SIMS gemessen werden, in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sowie an den Grenzflächen zwischen der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123, bevorzugt höher als oder gleich 1 × 1015 Atome/cm3 und niedriger als oder gleich 5 × 1019 Atome/cm3, stärker bevorzugt höher als oder gleich 1 × 1015 Atome/cm3 und niedriger als oder gleich 5 × 1018 Atome/cm3, noch stärker bevorzugt höher als oder gleich 1 × 1015 Atome/cm3 und niedriger als oder gleich 1 × 1018 Atome/cm3, sogar noch stärker bevorzugt höher als oder gleich 1 × 1015 Atome/cm3 und niedriger als oder gleich 5 × 1017 Atome/cm3. Als Ergebnis kann der Transistor 10 eine positive Schwellenspannung aufweisen.
  • Jedoch sind in dem Fall, in dem überschüssiges Zink in der Oxidhalbleiterschicht 122 vorhanden ist, die Konzentrationen von Stickstoff nicht auf den obigen Bereich beschränkt. Überschüssiges Zink könnte Sauerstofffehlstellen in der Oxidhalbleiterschicht 122 verursachen; wenn die Oxidhalbleiterschicht 122, die überschüssiges Zink enthält, auch Stickstoff mit 0,001 Atom-% bis 3 Atom-% enthält, können die Sauerstofffehlstellen, die durch das überschüssige Zink verursacht werden, in einigen Fällen inaktiviert werden. Daher kann der Stickstoff Schwankungen der Transistoreigenschaften verringern und die Zuverlässigkeit verbessern.
  • <Ladungsträgerdichte>
  • Die Ladungsträgerdichten der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 können verringert werden, indem Verunreinigungen in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 verringert werden. Die Ladungsträgerdichten der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sind 1 × 1015/cm3 oder niedriger, bevorzugt 1 × 1013/cm3 oder niedriger, stärker bevorzugt niedriger als 8 × 1011/cm3, noch stärker bevorzugt niedriger als 1 × 1011/cm3 und sogar noch stärker bevorzugt niedriger als 1 × 1010/cm3 und 1 × 10–9/cm3 oder höher.
  • Wenn als jede der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 ein Oxidhalbleiterfilm mit niedriger Verunreinigungskonzentration und niedriger Dichte der Defektzustände verwendet wird, kann der Transistor ausgezeichnetere elektrische Eigenschaften aufweisen. Hierbei wird der Zustand, in dem die Verunreinigungskonzentration niedrig ist und die Dichte der Defektzustände niedrig ist (die Anzahl der Sauerstofffehlstellen klein ist), als „hochrein intrinsisch” oder „im Wesentlichen hochrein intrinsisch” bezeichnet. Eine hochreine intrinsische oder im Wesentlichen hochreine intrinsische Oxidhalbleiterschicht weist in einigen Fällen nur geringe Ladungsträgererzeugungsquellen und deshalb eine niedrige Ladungsträgerdichte auf. Daher ist es wahrscheinlich, dass ein Transistor, der die Oxidhalbleiterschicht beinhaltet, in der ein Kanalbereich gebildet wird, eine positive Schwellenspannung aufweist. Eine hochreine intrinsische oder im Wesentlichen hochreine intrinsische Oxidhalbleiterschicht weist in einigen Fällen eine niedrige Dichte der Defektzustände und dementsprechend eine niedrige Dichte der Einfangzustände auf. Des Weiteren weist ein Transistor, bei dem eine hochreine intrinsische oder im Wesentlichen hochreine intrinsische Oxidhalbleiterschicht verwendet wird, einen sehr niedrigen Sperrstrom auf. Der Sperrstrom kann bei einer Spannung (Drain-Spannung) zwischen einer Source-Elektrode und einer Drain-Elektrode von 1 V bis 10 V niedriger als oder ebenso hoch wie die Messgrenze eines Halbleiterparameteranalysators, d. h. niedriger als oder gleich 1 × 10–13 A, sein. Deshalb weist der Transistor, dessen Kanalbereich in der Oxidhalbleiterschicht gebildet wird, in einigen Fällen geringe Schwankungen der elektrischen Eigenschaften und eine hohe Zuverlässigkeit auf.
  • Ein Transistor, bei dem eine hochreine Oxidhalbleiterschicht für einen Kanalbildungsbereich verwendet wird, weist einen sehr niedrigen Sperrstrom auf. In dem Fall, in dem die Spannung zwischen Source und Drain beispielsweise auf etwa 0,1 V, 5 V oder 10 V eingestellt wird, kann der Sperrstrom, der durch die Kanalbreite des Transistors normalisiert ist, lediglich mehrere Yoktoampere pro Mikrometer bis mehrere Zeptoampere pro Mikrometer sein.
  • Die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 können beispielsweise eine nicht-einkristalline Struktur aufweisen. Die nicht-einkristalline Struktur umfasst beispielsweise einen CAAC-OS, der später beschrieben wird, eine polykristalline Struktur, eine mikrokristalline Struktur oder eine amorphe Struktur. Unter den nicht-einkristallinen Strukturen weist die amorphe Struktur die höchste Dichte der Defektzustände auf, während der CAAC-OS die niedrigste Dichte der Defektzustände aufweist.
  • Die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 können beispielsweise eine mikrokristalline Struktur aufweisen. Die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123, die die mikrokristalline Struktur aufweisen, enthalten jeweils einen Mikrokristall mit einer Größe von z. B. größer als oder gleich 1 nm und kleiner als 10 nm. Alternativ weisen die Oxidfilme und der Oxidhalbleiterfilm, die die mikrokristalline Struktur aufweisen, jeweils beispielsweise eine Struktur mit einer gemischten Phase auf, bei der sich Kristallteile (deren Größen sind jeweils größer als oder gleich 1 nm und kleiner als 10 nm) in einer amorphen Phase verteilen.
  • Die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 können beispielsweise eine amorphe Struktur aufweisen. Die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123, die die amorphe Struktur aufweisen, weisen beispielsweise jeweils eine ungeordnete Atomanordnung und keine kristalline Komponente auf. Alternativ weisen die Oxidfilme und der Oxidhalbleiterfilm, die die amorphe Struktur aufweisen, jeweils beispielsweise eine vollständig amorphe Struktur und keinen Kristallteil auf.
  • Es sei angemerkt, dass die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 jeweils ein Mischfilm sein können, der Bereiche mit zwei oder mehr der folgenden Strukturen umfasst: einen CAAC-OS, eine mikrokristalline Struktur und eine amorphe Struktur. Der Mischfilm weist beispielsweise eine einschichtige Struktur auf, die einen Bereich mit einer amorphen Struktur, einen Bereich mit einer mikrokristallinen Struktur und einen Bereich eines CAAC-OS umfasst. Alternativ kann der Mischfilm beispielsweise eine mehrschichtige Struktur aufweisen, die einen Bereich mit einer amorphen Struktur, einen Bereich mit einer mikrokristallinen Struktur und einen Bereich eines CAAC-OS umfasst.
  • Es sei angemerkt, dass die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 beispielsweise eine einkristalline Struktur aufweisen können.
  • Indem ein Oxidfilm, in dem Sauerstofffehlstellen mit geringerer Wahrscheinlichkeit erzeugt werden als in der Oxidhalbleiterschicht 122, über und unter sowie in Kontakt mit der Oxidhalbleiterschicht 122 bereitgestellt wird, können Sauerstofffehlstellen in der Oxidhalbleiterschicht 122 verringert werden. Des Weiteren ist, da die Oxidhalbleiterschicht 122 in Kontakt mit den Metalloxidschichten 121 und 123 ist, die ein oder mehrere Metallelement/e enthalten, das/die die Oxidhalbleiterschicht 122 bildet/bilden, die Dichte der Grenzflächenzustände an der Grenzfläche zwischen der Metalloxidschicht 121 und der Oxidhalbleiterschicht 122 sowie an der Grenzfläche zwischen der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 sehr niedrig. Nachdem beispielsweise Sauerstoff der Metalloxidschicht 121, der Metalloxidschicht 123, der Gate-Isolierschicht 150, der Isolierschicht 110 und der Isolierschicht 180 zugesetzt worden ist, wird der Sauerstoff durch die Metalloxidschichten 121 und 123 auf die Oxidhalbleiterschicht 122 durch eine Wärmebehandlung übertragen. Der Sauerstoff wird jedoch dabei selten von den Grenzflächenzuständen eingefangen, und der Sauerstoff in der Metalloxidschicht 121 oder 123 kann effizient auf die Oxidhalbleiterschicht 122 übertragen werden. Dementsprechend können Sauerstofffehlstellen in der Oxidhalbleiterschicht 122 verringert werden. Da Sauerstoff der Metalloxidschicht 121 oder 123 zugesetzt wird, können Sauerstofffehlstellen in den Metalloxidschichten 121 und 123 verringert werden. Mit anderen Worten: Die Dichte von lokalisierten Zuständen von mindestens der Oxidhalbleiterschicht 122 kann verringert werden.
  • Außerdem wird dann, wenn die Oxidhalbleiterschicht 122 in Kontakt mit einem Isolierfilm ist, der ein anderes Bestandselement enthält (z. B. einer Gate-Isolierschicht, die einen Siliziumoxidfilm umfasst), in einigen Fällen ein Grenzflächenzustand gebildet, und der Grenzflächenzustand bildet einen Kanal. Dabei wird ein zweiter Transistor ausgebildet, der eine unterschiedliche Schwellenspannung aufweist, so dass eine scheinbare Schwellenspannung des Transistors schwankt. Jedoch wird, da die Metalloxidschichten 121 und 123, die eine oder mehrere Metallelementart/en enthalten, die die Oxidhalbleiterschicht 122 bildet/bilden, in Kontakt mit der Oxidhalbleiterschicht 122 sind, ein Grenzflächenzustand an der Grenzfläche zwischen der Metalloxidschicht 121 und der Oxidhalbleiterschicht 122 sowie an der Grenzfläche zwischen der Metalloxidschicht 123 und der Oxidhalbleiterschicht 122 nicht leicht gebildet.
  • Die Metalloxidschichten 121 und 123 dienen als Sperrfilme, die verhindern, dass Bestandselemente der Isolierschicht 110 und der Gate-Isolierschicht 150 in die Oxidhalbleiterschicht 122 eindringen und dort einen Verunreinigungszustand bilden.
  • Beispielsweise dringt in dem Fall, in dem ein Silizium enthaltender Isolierfilm als die Isolierschicht 110 oder die Gate-Isolierschicht 150 verwendet wird, Silizium in der Gate-Isolierschicht 150 oder Kohlenstoff, der in der Isolierschicht 110 oder der Gate-Isolierschicht 150 enthalten sein könnte, in einigen Fällen in die Metalloxidschicht 121 oder 123 bis zu einer Tiefe von mehreren Nanometern von der Grenzfläche aus ein. Eine Verunreinigung, wie z. B. Silizium oder Kohlenstoff, die in die Oxidhalbleiterschicht 122 eindringen, bildet einen Verunreinigungszustand. Der Verunreinigungszustand dient als Donator und erzeugt ein Elektron; daher könnte die Oxidhalbleiterschicht 122 n-Typ-Leitfähigkeit aufweisen.
  • Wenn jedoch die Dicken der Metalloxidschichten 121 und 123 jeweils größer als mehrere Nanometer sind, erreicht die Verunreinigung, wie z. B. Silizium oder Kohlenstoff, nicht die Oxidhalbleiterschicht 122, so dass der Einfluss der Verunreinigungszustände verringert wird.
  • Somit können durch die Metalloxidschichten 121 und 123 Schwankungen der elektrischen Eigenschaften des Transistors, wie z. B. der Schwellenspannung, verringert werden.
  • In dem Fall, in dem die Gate-Isolierschicht 150 und die Oxidhalbleiterschicht 122 in Kontakt miteinander sind und ein Kanal an der Grenzfläche dazwischen gebildet wird, tritt eine Grenzflächenstreuung an der Grenzfläche auf und die Feldeffektbeweglichkeit des Transistors wird verringert. Da jedoch die Metalloxidschichten 121 und 123, die jeweils eine oder mehrere Metallelementart/en enthalten, die die Oxidhalbleiterschicht 122 bildet/bilden, in Kontakt mit der Oxidhalbleiterschicht 122 bereitgestellt sind, tritt eine Streuung von Ladungsträgern an den Grenzflächen zwischen der Oxidhalbleiterschicht 122 und der Metalloxidschicht 121 sowie zwischen der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 nicht leicht auf, und somit kann die Feldeffektbeweglichkeit des Transistors erhöht werden.
  • Bei dieser Ausführungsform können die Menge an Sauerstofffehlstellen in der Oxidhalbleiterschicht 122 sowie die Menge an Sauerstofffehlstellen in den Metalloxidschichten 121 und 123, die in Kontakt mit der Oxidhalbleiterschicht 122 sind, verringert werden; somit kann die Dichte von lokalisierten Zuständen der Oxidhalbleiterschicht 122 verringert werden. Daher weist der Transistor 10 dieser Ausführungsform geringe Schwankungen der Schwellenspannung und eine hohe Zuverlässigkeit auf. Des Weiteren weist der Transistor 10 dieser Ausführungsform ausgezeichnete elektrische Eigenschaften auf.
  • Ein Silizium enthaltender Isolierfilm wird oft als Gate-Isolierschicht eines Transistors verwendet. Aus dem zuvor beschriebenen Grund wird es bevorzugt, dass, wie bei dem Transistor einer Ausführungsform der vorliegenden Erfindung, ein als Kanal dienender Bereich der Oxidhalbleiterschicht nicht in Kontakt mit der Gate-Isolierschicht ist. In dem Fall, in dem ein Kanal an der Grenzfläche zwischen der Gate-Isolierschicht und der Oxidhalbleiterschicht gebildet wird, tritt eine Streuung von Ladungsträgern an der Grenzfläche auf, wodurch die Feldeffektbeweglichkeit des Transistors in einigen Fällen abnimmt. Im Hinblick darauf wird es ebenfalls bevorzugt, dass der als Kanal dienende Bereich der Oxidhalbleiterschicht getrennt von der Gate-Isolierschicht liegt.
  • Unter Verwendung einer mehrschichtigen Struktur, die die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 umfasst, kann daher ein Kanal in der Oxidhalbleiterschicht 122 gebildet werden. Demzufolge kann der Transistor eine hohe Feldeffektbeweglichkeit und stabile elektrische Eigenschaften aufweisen.
  • Es sei angemerkt, dass eine dreischichtige Struktur nicht notwendigerweise verwendet wird und dass eine Einzelschicht, zwei Schichten, vier Schichten oder fünf oder mehr Schichten verwendet werden können. Im Falle einer Einzelschicht kann eine Schicht, die der Oxidhalbleiterschicht 122 entspricht, die bei dieser Ausführungsform beschrieben wird, verwendet werden.
  • <Banddiagramm>
  • Hier wird ein Banddiagramm des Transistors einer Ausführungsform der vorliegenden Erfindung anhand von 2A und 2B beschrieben. Zum leichten Verständnis stellt ein Banddiagramm in 2B das Leitungsbandminimum (Ec) und das Valenzbandmaximum (Ev) jeder der Isolierschicht 110, der Metalloxidschicht 121, der Oxidhalbleiterschicht 122, der Metalloxidschicht 123 und der Gate-Isolierschicht 150 dar.
  • Wie in 2B dargestellt, verändert sich das Leitungsbandminimum stetig in der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123. Dies kann auch durch den Umstand erklärt werden, dass der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 die Bestandselemente gemeinsam sind und dass Sauerstoff leicht zwischen ihnen diffundiert. Deshalb weisen die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 eine stetige physikalische Eigenschaft auf, obwohl sie eine Schichtanordnung aus Filmen mit unterschiedlichen Zusammensetzungen sind.
  • Oxidhalbleiterfilme, die die gleichen Hauptkomponenten enthalten und übereinander angeordnet sind, sind nicht einfach übereinander angeordnet, sondern derart ausgebildet, dass sie einen stetigen Übergang (hier im Besonderen eine Wannen-Struktur mit einer U-Form, bei der sich das Leitungsbandminimum stetig zwischen den Schichten ändert (U-förmige Wanne)) aufweisen. Mit anderen Worten: Eine mehrschichtige Struktur ist derart ausgebildet, dass an jeder Grenzfläche keine Verunreinigungen, die einen Defektzustand, wie z. B. ein Einfangzentrum oder ein Rekombinationszentrum, bilden, existieren. Wenn Verunreinigungen zwischen den übereinander angeordneten Schichten des mehrschichtigen Films gemischt werden, geht die Kontinuität des Energiebandes verloren, und Ladungsträger verschwinden durch eine Einfangstelle oder Rekombination an der Grenzfläche.
  • Obwohl Ec der Metalloxidschicht 121 und dasjenige der Metalloxidschicht 123 in 2B einander gleichen, können sie sich voneinander unterscheiden.
  • Wie in 2B dargestellt, dient die Oxidhalbleiterschicht 122 als Wanne, und ein Kanal des Transistors 10 wird in der Oxidhalbleiterschicht 122 gebildet. Es sei angemerkt, dass ein Kanal mit einer U-förmigen Wannen-Struktur, bei der sich das Leitungsbandminimum stetig wie bei der Oxidhalbleiterschicht 122 ändert, auch als eingebetteter Kanal bezeichnet werden kann.
  • Es sei angemerkt, dass Einfangniveaus, die auf Verunreinigungen oder Defekte zurückzuführen sind, in der Nähe der Grenzfläche zwischen einem Isolierfilm, wie z. B. einem Siliziumoxidfilm, und den Metalloxidschichten 121 und 123 gebildet werden können. Die Oxidhalbleiterschicht 122 kann dank der Metalloxidschicht 123 getrennt von den Einfangzuständen positioniert sein. Jedoch könnte dann, wenn der Energieunterschied zwischen Ec der Metalloxidschicht 121 oder 123 und Ec der Oxidhalbleiterschicht 122 klein ist, ein Elektron in der Oxidhalbleiterschicht 122 über den Energieunterschied hinüber den Einfangzustand erreichen. Wenn Elektronen, die zu negativen Ladungen werden, von den Einfangzuständen eingefangen werden, wird eine negative feste Ladung an der Grenzfläche zu dem Isolierfilm erzeugt, wodurch die Schwellenspannung des Transistors in positiver Richtung verschoben wird. Zudem wird in einem Langzeitkonservierungstest eines Transistors eine Einfangstelle nicht fixiert und können Eigenschaften geändert werden.
  • Um Schwankungen der Schwellenspannung des Transistors zu verringern, ist deshalb ein Energieunterschied zwischen dem Ec der Oxidhalbleiterschicht 122 und dem Ec jeder der Metalloxidschichten 121 und 123 nötig. Der Energieunterschied ist bevorzugt größer als oder gleich 0,1 eV, stärker bevorzugt größer als oder gleich 0,2 eV.
  • Die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 enthalten vorzugsweise einen Kristallteil. Wenn im Besonderen ein Kristall, in dem c-Achsen ausgerichtet sind, verwendet wird, kann der Transistor stabile elektrische Eigenschaften aufweisen.
  • In dem in 2B dargestellten Banddiagramm kann ein In-Ga-Oxid (z. B. ein In-Ga-Oxid mit einem Atomverhältnis von In:Ga = 7:93), Galliumoxid oder dergleichen zwischen der Oxidhalbleiterschicht 122 und der Gate-Isolierschicht 150 bereitgestellt werden, ohne dass die Metalloxidschicht 123 bereitgestellt wird. Alternativ kann ein In-Ga-Oxid, Galliumoxid oder dergleichen zwischen der Metalloxidschicht 123 und der Gate-Isolierschicht 150 bereitgestellt werden.
  • Als die Oxidhalbleiterschicht 122 wird ein Oxid verwendet, das eine höhere Elektronenaffinität aufweist als die Metalloxidschichten 121 und 123. Beispielsweise weist das Oxid, das für die Oxidhalbleiterschicht 122 verwendet werden kann, eine Elektronenaffinität auf, die um 0,07 eV oder mehr und 1,3 eV oder weniger, bevorzugt 0,1 eV oder mehr und 0,7 eV oder weniger, stärker bevorzugt 0,2 eV oder mehr und 0,4 eV oder weniger höher ist als diejenige jeder der Metalloxidschichten 121 und 123.
  • Da der bei dieser Ausführungsform beschriebene Transistor die Metalloxidschicht 121 und die Metalloxidschicht 123 beinhaltet, die jeweils eine oder mehrere Metallelementart/en enthalten, die in der Oxidhalbleiterschicht 122 enthalten ist/sind, ist es weniger wahrscheinlich, dass ein Grenzflächenzustand an der Grenzfläche zwischen der Metalloxidschicht 121 und der Oxidhalbleiterschicht 122 sowie an der Grenzfläche zwischen der Metalloxidschicht 123 und der Oxidhalbleiterschicht 122 gebildet wird. Somit können durch Bereitstellen der Metalloxidschicht 121 und der Metalloxidschicht 123 Schwankungen oder Änderungen der elektrischen Eigenschaften des Transistors, wie z. B. der Schwellenspannung, verringert werden.
  • <<Gate-Isolierschicht 150>>
  • Die Gate-Isolierschicht 150 kann Sauerstoff (O), Stickstoff (N), Fluor (F), Aluminium (Al), Magnesium (Mg), Silizium (Si), Gallium (Ga), Germanium (Ge), Yttrium (Y), Zirconium (Zr), Lanthan (La), Neodym (Nd), Hafnium (Hf), Tantal (Ta), Titan (Ti) oder dergleichen enthalten. Beispielsweise kann die Gate-Isolierschicht 150 eines oder mehrere von Aluminiumoxid (AlOx), Magnesiumoxid (MgOx), Siliziumoxid (SiOx), Siliziumoxynitrid (SiOxNy), Siliziumnitridoxid (SiNxOy), Siliziumnitrid (SiNx), Galliumoxid (GaOx), Germaniumoxid (GeOx), Yttriumoxid (YOx), Zirconiumoxid (ZrOx), Lanthanoxid (LaOx), Neodymoxid (NdOx), Hafniumoxid (HfOx) und Tantaloxid (TaOx) enthalten. Die Gate-Isolierschicht 150 kann eine Schichtanordnung aus beliebigen der vorstehenden Materialien sein. Die Gate-Isolierschicht 150 kann Lanthan (La), Stickstoff, Zirconium (Zr) oder dergleichen als Verunreinigung enthalten.
  • Es wird ein Beispiel für eine mehrschichtige Struktur der Gate-Isolierschicht 150 beschrieben. Die Gate-Isolierschicht 150 enthält beispielsweise Sauerstoff, Stickstoff, Silizium oder Hafnium. Insbesondere enthält die Gate-Isolierschicht 150 vorzugsweise Hafniumoxid und Siliziumoxid oder Siliziumoxynitrid.
  • Hafniumoxid weist eine höhere Dielektrizitätskonstante auf als Siliziumoxid und Siliziumoxynitrid. Daher kann die Isolierschicht 150, bei der Hafniumoxid verwendet wird, eine größere Dicke aufweisen als die Isolierschicht 150, bei der Siliziumoxid verwendet wird, so dass ein Leckstrom aufgrund von Tunnelstrom verringert werden kann. Das heißt, dass es möglich ist, einen Transistor mit niedrigem Sperrstrom bereitzustellen. Außerdem weist Hafniumoxid mit einer kristallinen Struktur eine höhere Dielektrizitätskonstante auf als Hafniumoxid mit einer amorphen Struktur. Es wird deshalb bevorzugt, Hafniumoxid mit einer kristallinen Struktur zu verwenden, um einen Transistor mit niedrigem Sperrstrom bereitzustellen. Beispiele für die kristalline Struktur umfassen eine monokline Kristallstruktur und eine kubische Kristallstruktur. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die obigen Beispiele beschränkt ist.
  • Eine Oberfläche, über der das Hafniumoxid mit einer kristallinen Struktur ausgebildet wird, könnte Grenzflächenzustände aufgrund von Defekten aufweisen. Der Grenzflächenzustand dient in einigen Fällen als Einfangzentrum. Deshalb könnten sich wegen des Grenzflächenzustandes die elektrischen Eigenschaften des Transistors verschlechtern, wenn Hafniumoxid in der Nähe eines Kanalbereichs eines Transistors bereitgestellt ist. Um die nachteilige Wirkung des Grenzflächenzustandes zu verringern, wird es gegebenenfalls bevorzugt, den Kanalbereich des Transistors und das Hafniumoxid voneinander zu trennen, indem ein weiterer Film dazwischen angeordnet wird. Der Film weist eine Pufferfunktion auf. Der Film mit einer Pufferfunktion kann in der Gate-Isolierschicht 150 oder in einem Oxidhalbleiterfilm enthalten sein. Das heißt, dass der Film mit einer Pufferfunktion unter Verwendung von Sliziumoxid, Siliziumoxynitrid, einer Oxidhalbleiterschicht oder dergleichen ausgebildet sein kann. Es sei angemerkt, dass der Film mit einer Pufferfunktion unter Verwendung beispielsweise eines Halbleiters oder eines Isolators ausgebildet ist, der eine größere Energielücke aufweist als ein Halbleiter, der zu dem Kanalbereich wird. Als Alternative ist der Film mit einer Pufferfunktion unter Verwendung beispielsweise eines Halbleiters oder eines Isolators ausgebildet, der eine niedrigere Elektronenaffinität aufweist als ein Halbleiter, der zu dem Kanalbereich wird. Als weitere Alternative ist der Film mit einer Pufferfunktion unter Verwendung beispielsweise eines Halbleiters oder eines Isolators ausgebildet, der eine höhere Ionisierungsenergie aufweist als ein Halbleiter, der zu dem Kanalbereich wird.
  • In einigen Fällen kann die Schwellenspannung eines Transistors gesteuert werden, indem eine elektrische Ladung in einem Grenzflächenzustand (Einfangzentrum) an der Oberfläche, über der das Hafniumoxid mit einer kristallinen Struktur ausgebildet wird, eingefangen wird. Damit die elektrische Ladung stabil existieren kann, kann beispielsweise ein Isolator, der eine größere Energielücke aufweist als Hafniumoxid, zwischen dem Kanalbereich und dem Hafniumoxid bereitgestellt sein. Alternativ kann ein Halbleiter oder ein Isolator, der eine niedrigere Elektronenaffinität aufweist als Hafniumoxid, bereitgestellt sein. Der Film mit einer Pufferfunktion kann unter Verwendung eines Halbleiters oder eines Isolators ausgebildet sein, der eine höhere Ionisierungsenergie aufweist als Hafniumoxid. Unter Verwendung eines derartigen Isolators ist weniger wahrscheinlich, dass eine in dem Grenzflächenzustand eingefangene elektrische Ladung abgegeben wird; folglich kann die elektrische Ladung über einen langen Zeitraum gehalten werden.
  • Beispiele für einen derartigen Isolator umfassen Siliziumoxid und Siliziumoxynitrid. Damit der Grenzflächenzustand in der Gate-Isolierschicht 150 eine elektrische Ladung einfangen kann, wird ein Elektron von einem Oxidhalbleiterfilm auf die Gate-Elektrodenschicht 160 übertragen. Als konkretes Beispiel wird das Potential der Gate-Elektrodenschicht 160 für eine Sekunde oder länger, typischerweise für eine Minute oder länger unter Hochtemperatur-Bedingungen (z. B. einer Temperatur von höher als oder gleich 125°C und niedriger als oder gleich 450°C, typischerweise höher als oder gleich 150°C und niedriger als oder gleich 300°C) höher gehalten als das Potential der Source-Elektrodenschicht 130 oder der Drain-Elektrodenschicht 140.
  • Die Schwellenspannung eines Transistors, bei dem eine vorbestimmte Menge an Elektronen in Grenzflächenzuständen in der Gate-Isolierschicht 150 oder dergleichen eingefangen wird, verschiebt sich in positiver Richtung. Die Menge der einzufangenden Elektronen (der Betrag der Veränderung der Schwellenspannung) kann gesteuert werden, indem eine Spannung der Gate-Elektrodenschicht 160 oder die Zeitdauer des Anlegens der Spannung reguliert wird. Es sei angemerkt, dass eine Stelle, in die eine elektrische Ladung eingefangen wird, nicht notwendigerweise auf das Innen der Gate-Isolierschicht 150 beschränkt ist, solange eine elektrische Ladung dorthin eingefangen werden kann. Ein mehrschichtiger Film mit einer ähnlichen Struktur kann als weitere Isolierschicht verwendet werden.
  • In dem Fall, in dem beispielsweise eine leitende Schicht unter dem Transistor 10 bereitgestellt wird, kann die Isolierschicht 110 eine Struktur und eine Funktion, die denjenigen der Gate-Isolierschicht 150 ähnlich sind, aufweisen.
  • <<Gate-Elektrodenschicht 160>>
  • Die Gate-Elektrodenschicht 160 kann beispielsweise Aluminium (Al), Titan (Ti), Chrom (Cr), Cobalt (Co), Nickel (Ni), Kupfer (Cu), Yttrium (Y), Zirconium (Zr), Molybdän (Mo), Ruthenium (Ru), Silber (Ag), Tantal (Ta), Wolfram (W) oder Silizium (Si) enthalten. Die Gate-Elektrodenschicht 160 kann eine mehrschichtige Struktur aufweisen. Wenn eine mehrschichtige Struktur verwendet wird, können die vorstehenden Materialien mit einem stickstoffhaltigen Material, wie z. B. einem Nitrid eines beliebigen der vorstehenden Materialien, kombiniert werden. Beispielsweise können die vorstehenden Materialien alleine oder in Kombination verwendet werden oder können mit einem beliebigen der vorstehenden stickstoffhaltigen Materialien, wie z. B. einem Nitrid eines beliebigen der vorstehenden Materialien, kombiniert werden.
  • <<Isolierschicht 180>>
  • Die Isolierschicht 180 kann unter Verwendung eines Isolierfilms ausgebildet werden, der eines oder mehrere von Magnesiumoxid (MgOx), Siliziumoxid (SiOx), Siliziumoxynitrid (SiOxNy), Siliziumnitridoxid (SiNxOy), Siliziumnitrid (SiNx), Galliumoxid (GaOx), Germaniumoxid (GeOx), Yttriumoxid (YOx), Zirconiumoxid (ZrOx), Lanthanoxid (LaOx), Neodymoxid (NdOx), Hafniumoxid (HfOx), Tantaloxid (TaOx) und Aluminiumoxid (AlOx) enthält. Die Isolierschicht 180 kann eine Schichtanordnung aus beliebigen der vorstehenden Materialien sein. Die Isolierschicht enthält vorzugsweise mehr Sauerstoff als die stöchiometrische Zusammensetzung. Der aus der Isolierschicht 180 abgegebene Sauerstoff kann durch die Gate-Isolierschicht 150 hindurch in den Kanalbildungsbereich in der Oxidhalbleiterschicht 122 diffundieren, so dass Sauerstofffehlstellen, die in dem Kanalbildungsbereich gebildet sind, mit dem Sauerstoff gefüllt werden können. Auf diese Weise kann man stabile elektrische Eigenschaften des Transistors erzielen.
  • <<leitende Schicht 190>>
  • Die leitende Schicht 190 kann unter Verwendung eines Materials, das demjenigen der Gate-Elektrodenschicht 160 ähnlich ist, ausgebildet werden.
  • <<leitende Schicht 195>>
  • Die leitende Schicht 195 kann unter Verwendung eines Materials, das demjenigen der Gate-Elektrodenschicht 160 ähnlich ist, ausgebildet werden.
  • <Herstellungsverfahren eines Transistors>
  • Als Nächstes wird ein Herstellungsverfahren einer Halbleitervorrichtung dieser Ausführungsform anhand von 5A bis 5C, 6A bis 6C, 7A bis 7C, 8A bis 8C, 9A bis 9C, 10A bis 10C, 11A bis 11C, 12A bis 12C und 13A bis 13C beschrieben. Es sei angemerkt, dass hier die gleichen Teile wie diejenigen der vorstehenden Transistorstruktur nicht beschrieben werden. Die Richtung A1-A2 und die Richtung A3-A4 in 5A bis 5C, 6A bis 6C, 7A bis 7C, 8A bis 8C, 9A bis 9C, 10A bis 10C, 11A bis 11C, 12A bis 12C und 13A bis 13C werden in einigen Fällen als Kanallängsrichtung in 1A und 1B bzw. Kanalbreitenrichtung in 1A und 1C bezeichnet.
  • Bei dieser Ausführungsform können die Schichten, die in dem Transistor enthalten sind (d. h. die Isolierschicht, die Oxidhalbleiterschicht, die leitende Schicht und dergleichen), durch ein beliebiges eines Sputterverfahrens, eines chemischen Gasphasenabscheidungs-(chemical vapor deposition, CVD-)Verfahrens, eines Vakuum-Gasphasenabscheidungsverfahrens und eines gepulsten Laserstrahlabscheidungs-(pulsed laser deposition, PLD-)Verfahrens ausgebildet werden. Alternativ kann ein Beschichtungsverfahren oder ein Druckverfahren verwendet werden. Obwohl das Sputterverfahren und ein Plasma-CVD-Verfahren typische Beispiele für das Filmausbildungsverfahren sind, kann ein thermisches CVD-Verfahren verwendet werden. Als thermisches CVD-Verfahren kann beispielsweise ein metallorganisches chemisches Gasphasenabscheidungs-(metal organic chemical vapor deposition, MOCVD-)Verfahren oder ein Atomlagenabscheidungs-(atomic layer deposition, ALD-)Verfahren verwendet werden. Als Sputterverfahren wird eine Kombination aus einem Weitwurf-Sputterverfahren und einem kollimierten Sputterverfahren verwendet, wodurch die Einbettfähigkeit verbessert werden kann.
  • <Thermisches CVD-Verfahren>
  • Ein thermisches CVD-Verfahren hat einen Vorteil, nämlich dass kein Defekt wegen eines Plasmaschadens erzeugt wird, da dabei kein Plasma zum Ausbilden eines Films benutzt wird.
  • Die Abscheidung durch ein thermisches CVD-Verfahren kann derart durchgeführt werden, dass ein Quellengas und ein Oxidationsmittel gleichzeitig in eine Kammer geleitet werden, dass der Druck in der Kammer auf einen atmosphärischen Druck oder reduzierten Druck eingestellt wird, und dass eine Reaktion in der Nähe des Substrats oder über dem Substrat bewirkt wird.
  • Verschiedene Filme, wie z. B. der Metallfilm, der Halbleiterfilm und der anorganische Isolierfilm, die oben beschrieben worden sind, können durch ein thermisches CVD-Verfahren, wie z. B. ein MOCVD-Verfahren oder ein ALD-Verfahren, ausgebildet werden. In dem Fall, in dem beispielsweise ein In-Ga-Zn-O-Film ausgebildet wird, können Trimethylindium, Trimethylgallium und Dimethylzink verwendet werden. Es sei angemerkt, dass die chemische Formel von Trimethylindium In(CH3)3 ist. Die chemische Formel von Trimethylgallium ist Ga(CH3)3. Die chemische Formel von Dimethylzink ist Zn(CH3)2. Ohne Beschränkung auf die vorstehende Kombination kann Triethylgallium (chemische Formel: Ga(C2H5)3) statt Trimethylgallium verwendet werden, und Diethylzink (chemische Formel: Zn(C2H5)2) kann statt Dimethylzink verwendet werden.
  • <ALD-Verfahren>
  • Bei einer herkömmlichen Abscheidungseinrichtung, bei der ein CVD-Verfahren verwendet wird, wird/werden eine oder mehrere Arten von Quellengasen (Vorläufern) zur Reaktion einer Kammer gleichzeitig bei der Abscheidung zugeführt. Bei einer Abscheidungseinrichtung, bei der ein ALD-Verfahren verwendet wird, werden Vorläufer zur Reaktion nacheinander in eine Kammer eingeleitet, und dann wird die Reihenfolge der Gaseinleitung wiederholt. Beispielsweise werden der Kammer zwei oder mehr Arten von Vorläufern nacheinander zugeführt, indem die jeweiligen Umschaltventile (auch als Hochgeschwindigkeitsventile bezeichnet) umgeschaltet werden. Beispielsweise wird ein erster Vorläufer eingeleitet, ein Inertgas (z. B. Argon oder Stickstoff) oder dergleichen wird nach der Einleitung des ersten Vorläufers eingeleitet, damit die mehreren Arten von Vorläufern nicht vermischt werden, und dann wird ein zweiter Vorläufer eingeleitet. Alternativ kann der erste Vorläufer durch Vakuum-Evakuierung anstelle der Einleitung des Inertgases ausgestoßen werden, und dann kann der zweite Vorläufer eingeleitet werden.
  • 3A bis 3D stellen einen Abscheidungsprozess durch ein ALD-Verfahren dar. Erste Vorläufer 601 werden an einer Substratoberfläche adsorbiert (siehe 3A), wodurch eine erste Monoschicht ausgebildet wird (siehe 3B). Dabei können Metallatome und dergleichen, die in den Vorläufern enthalten sind, an Hydroxylgruppen gebunden werden, die an der Substratoberfläche vorhanden sind. Die Metallatome können an Alkylgruppen, wie z. B. Methylgruppen oder Ethylgruppen, gebunden werden. Die erste Monoschicht reagiert mit zweiten Vorläufern 602, die eingeleitet werden, nachdem die ersten Vorläufer 601 entfernt worden sind (siehe 3C), wodurch eine zweite Monoschicht über der ersten Monoschicht angeordnet wird. Daher wird ein Dünnfilm ausgebildet (siehe 3D). Beispielsweise reagiert in dem Fall, in dem ein Oxidationsmittel in den zweiten Vorläufern enthalten ist, das Oxidationsmittel chemisch mit Metallatomen, die in den ersten Vorläufern enthalten sind, oder mit einer Alkylgruppe, die an Metallatome gebunden sind, wodurch ein Oxidfilm ausgebildet werden kann.
  • Ein ALD-Verfahren ist ein Abscheidungsverfahren, das auf einer chemischen Oberflächenreaktion basiert, bei dem Vorläufer an eine Oberfläche adsorbiert werden und eine Adsorption durch einen Selbststopp-Mechanismus gestoppt wird, wodurch eine Schicht ausgebildet wird. Beispielsweise reagieren Vorläufer, wie z. B. Trimethylaluminium, mit Hydroxylgruppen (OH-Gruppen), die an der Oberfläche existieren. Dabei tritt nur eine Oberflächenreaktion infolge der Wärme auf; daher kommen die Vorläufer in Kontakt mit der Oberfläche, und Metallatome oder dergleichen in den Vorläufern können durch eine thermische Energie an die Oberfläche adsorbiert werden. Die Vorläufer weisen beispielsweise die folgenden Merkmale auf: Sie weisen einen hohen Dampfdruck auf, sie sind thermisch stabil, bevor sie abgeschieden werden, und nicht aufgelöst, und sie sind chemisch an ein Substrat mit hoher Geschwindigkeit adsorbiert. Da die Vorläufer in einem Zustand eines Gases eingeleitet werden, kann dann, wenn die Vorläufer, die abwechselnd eingeleitet werden, genug Zeit haben, um zu diffundieren, ein Film mit guter Abdeckung auch in einem Bereich, der uneben ist und ein hohes Seitenverhältnis aufweist, ausgebildet werden.
  • Bei einem ALD-Verfahren wird die Folge der Gaseinleitung mehrfach wiederholt, bis eine gewünschte Dicke erzielt wird, wodurch ein Dünnfilm mit ausgezeichneter Stufenabdeckung ausgebildet werden kann. Die Dicke des Dünnfilms kann durch die Anzahl der Wiederholungen der Abfolge der Gaseinleitung gesteuert werden; daher ermöglicht ein ALD-Verfahren, eine Dicke genau zu steuern. Die Abscheidungsrate kann erhöht werden und die Verunreinigungskonzentration in dem Film kann verringert werden, indem die Evakuierungsfähigkeit verbessert wird.
  • ALD-Verfahren umfassen ein ALD-Verfahren, bei dem Erwärmung verwendet wird (ein thermisches ALD-Verfahren) und ein ALD-Verfahren, bei dem Plasma verwendet wird (ein Plasma-ALD-Verfahren). Bei dem thermischen ALD-Verfahren reagieren Vorläufer unter Verwendung der thermischen Energie, und bei dem Plasma-ALD-Verfahren reagieren Vorläufer in einem Zustand eines Radikals.
  • Durch ein ALD-Verfahren kann ein sehr dünner Film mit hoher Genauigkeit ausgebildet werden. Zudem sind die Abdeckung einer unebenen Oberfläche mit dem Film und die Filmdichte des Films hoch.
  • <Plasma-ALD-Verfahren>
  • Alternativ kann durch ein Plasma-ALD-Verfahren der Film bei niedrigerer Temperatur ausgebildet werden als durch ein thermisches ALD-Verfahren. Durch ein Plasma-ALD-Verfahren kann beispielsweise auch bei 100°C oder niedriger der Film ohne Verringerung der Abscheidungsrate ausgebildet werden. Des Weiteren kann bei einem Plasma-ALD-Verfahren Plasma Stickstoff in ein Radikal umwandeln; daher können ein Nitridfilm sowie ein Oxidfilm ausgebildet werden.
  • Zudem kann die Oxidationsfähigkeit eines Oxidationsmittels durch ein Plasma-ALD-Verfahren erhöht werden. Daher können Vorläufer, die in einem durch ein Plasma-ALD-Verfahren ausgebildeten Film verbleiben, oder organische Komponente, die von Vorläufern abgegeben werden, verringert werden. Zudem können Kohlenstoff, Chlor, Wasserstoff und dergleichen in dem Film verringert werden. Daher kann ein Film mit niedriger Verunreinigungskonzentration ausgebildet werden.
  • Im Falle der Verwendung eines Plasma-ALD-Verfahrens kann dann, wenn Radikalspezies erzeugt werden, ein Plasma, wie induktiv gekoppeltes Plasma (nductively coupled plasma, ICP) oder dergleichen, von einem Bereich, der von dem Substrat getrennt ist, erzeugt werden, so dass Plasmaschäden an dem Substrat oder einem Film, auf dem der Schutzfilm ausgebildet wird, verhindert werden können.
  • Wie oben beschrieben, kann durch ein Plasma-ALD-Verfahren der Film im Vergleich zu anderen Abscheidungsverfahren in dem Zustand abgeschieden werden, in dem die Prozesstemperatur verringert werden kann und die Abdeckung der Oberfläche erhöht werden kann. Daher kann das Eindringen von Wasser und Wasserstoff von außen verhindert werden, was zur Verbesserung der Zuverlässigkeit von Eigenschaften des Transistors führt.
  • <ALD-Einrichtung>
  • 4A stellt ein Beispiel für eine Abscheidungseinrichtung dar, bei der ein ALD-Verfahren verwendet wird. Die Abscheidungseinrichtung, bei der ein ALD-Verfahren verwendet wird, beinhaltet eine Abscheidungskammer (Kammer 1701), Quellenmaterial-Versorgungsabschnitte 1711a und 1711b, Hochgeschwindigkeitsventile 1712a und 1712b, die Durchflussmengensteuerungen sind, Quellenmaterial-Einleitungsabschnitte 1713a und 1713b, eine Quellenmaterial-Auslassöffnung 1714 und eine Evakuierungseinheit 1715. Die Quellenmaterial-Einleitungsabschnitte 1713a und 1713b, die in der Kammer 1701 bereitgestellt sind, sind mit dem Quellenmaterial-Versorgungsabschnitt 1711a bzw. dem Quellenmaterial-Versorgungsabschnitt 1711b über Versorgungsröhren und Ventile verbunden. Die Quellenmaterial-Auslassöffnung 1714 ist mit der Evakuierungseinheit 1715 über eine Auslassröhre, ein Ventil und einen Druckregler verbunden.
  • Ein Substrathalter 1716 mit einer Heizung ist in der Kammer bereitgestellt, und ein Substrat 1700, über dem ein Film ausgebildet wird, ist über dem Substrathalter bereitgestellt.
  • Bei den Quellenmaterial-Versorgungsabschnitten 1711a und 1711b wird ein Quellengas aus einem festen Quellenmaterial oder einem flüssigen Quellenmaterial unter Verwendung eines Verdampfungsgeräts, einer Heizeinheit oder dergleichen ausgebildet. Alternativ können die Quellenmaterial-Versorgungsabschnitte 1711a und 1711b ein Quellengas in einem Gaszustand zuführen.
  • Obwohl in diesem Beispiel zwei Quellenmaterial-Versorgungsabschnitte 1711a und 1711b bereitgestellt sind, ist die Anzahl von Quellenmaterial-Versorgungsabschnitten nicht darauf beschränkt, und drei oder mehr Quellenmaterial-Versorgungsabschnitte können bereitgestellt werden. Die Hochgeschwindigkeitsventile 1712a und 1712b können mit der Zeit genau gesteuert werden und führen ein Quellengas oder ein Inertgas zu. Die Hochgeschwindigkeitsventile 1712a und 1712b sind Durchflussmengensteuerungen für ein Quellengas und können auch als Durchflussmengensteuerungen für ein Inertgas bezeichnet werden.
  • Bei der in 4A dargestellten Abscheidungseinrichtung wird ein Dünnfilm über einer Oberfläche des Substrats 1700 auf die folgende Weise ausgebildet: Das Substrat 1700 wird übertragen, um auf den Substrathalter 1716 gelegt zu werden, die Kammer 1701 wird abgedichtet, das Substrat 1700 wird auf eine gewünschte Temperatur (z. B.
  • höher als oder gleich 100°C oder höher als oder gleich 150°C) erwärmt, indem der Substrathalter 1716 mit einer Heizung erwärmt wird, und die Zufuhr eines Quellengases, die Evakuierung unter Verwendung der Evakuierungseinheit 1715, die Zufuhr eines Inertgases und die Evakuierung unter Verwendung der Evakuierungseinheit 1715 werden wiederholt.
  • Bei der in 4A dargestellten Abscheidungseinrichtung wird, indem ein Quellenmaterial (z. B. eine flüchtige metallorganische Verbindung), das für die Quellenmaterial-Versorgungsabschnitte 1711a und 1711b verwendet wird, angemessen ausgewählt wird, eine Isolierschicht ausgebildet werden, die unter Verwendung eines Oxides (darunter auch eines Verbundoxides) ausgebildet wird, das ein oder mehrere Element/e enthält, das/die aus Hafnium, Aluminium, Tantal, Zirconium und dergleichen ausgewählt wird/werden. Insbesondere kann eine Isolierschicht, die Hafniumoxid enthält, eine Isolierschicht, die Aluminiumoxid enthält, eine Isolierschicht, die Hafniumsilikat enthält, oder eine Isolierschicht, die Aluminiumsilikat enthält, ausgebildet werden. Alternativ kann ein Dünnfilm, z. B. eine Metallschicht, wie z. B. eine Wolframschicht oder eine Titanschicht, oder eine Nitridschicht, wie z. B. eine Titannitridschicht, ausgebildet werden, indem ein Quellenmaterial (z. B. eine flüchtige metallorganische Verbindung), das für die Quellenmaterial-Versorgungsabschnitte 1711a und 1711b verwendet wird, angemessen ausgewählt wird.
  • Beispielsweise werden in dem Fall, in dem eine Hafniumoxidschicht mit einer Abscheidungseinrichtung, bei der ein ALD-Verfahren verwendet wird, ausgebildet wird, zwei Arten von Gasen, d. h. Ozon (O3) als Oxidator und ein Quellengas verwendet, das durch Verdampfen einer Flüssigkeit erhalten wird, die ein Lösungsmittel und eine Hafniumvorläuferverbindung enthält (Hafniumalkoxid oder Hafniumamid, wie z. B. Tetrakis(dimethylamid)hafnium (TDMAH)). In diesem Fall ist das erste Quellengas, das von dem Quellenmaterial-Versorgungsabschnitt 1711a zugeführt wird, TDMAH, und das zweite Quellengas, das von dem Quellenmaterial-Versorgungsabschnitt 1711b zugeführt wird, ist Ozon. Es sei angemerkt, dass die chemische Formel von Tetrakis(dimethylamid)hafnium Hf[N(CH3)2]4 ist. Beispiele für ein weiteres Material umfassen Tetrakis(ethylmethylamid)hafnium. Es sei angemerkt, dass Stickstoff eine Funktion zum Entfernen von Ladungseinfangzuständen aufweist. Deshalb kann dann, wenn das Quellengas Stickstoff enthält, ein Hafniumoxidfilm mit niedriger Dichte von Ladungseinfangzuständen ausgebildet werden.
  • Beispielsweise werden in dem Fall, in dem eine Aluminiumoxidschicht mit einer Abscheidungseinrichtung, bei der ein ALD-Verfahren verwendet wird, ausgebildet wird, zwei Arten von Gasen, z. B. H2O als Oxidationsmittel und ein Quellengas, verwendet, das durch Verdampfen einer Flüssigkeit erhalten wird, die ein Lösungsmittel und eine Aluminiumvorläuferverbindung (z. B. Trimethylaluminium (TMA)) enthält. In diesem Fall ist das erste Quellengas, das von dem Quellenmaterial-Versorgungsabschnitt 1711a zugeführt wird, TMA, und das zweite Quellengas, das von dem Quellenmaterial-Versorgungsabschnitt 1711b zugeführt wird, ist H2O. Es sei angemerkt, dass die chemische Formel von Trimethylaluminium Al(CH3)3 ist. Beispiele für ein weiteres Material umfassen Tris(dimethylamid)aluminium, Triisobutylaluminium und Aluminium-tris(2,2,6,6-tetramethyl-3,5-heptandionat).
  • Beispielsweise wird in dem Fall, in dem ein Siliziumoxidfilm mit einer Abscheidungseinrichtung, bei der ein ALD-Verfahren verwendet wird, ausgebildet wird, Hexachlordisilan an einer Oberfläche adsorbiert, auf der ein Film ausgebildet wird, es wird das in dem Adsorbat enthaltene Chlor entfernt, und Radikale eines Oxidationsgases (z. B. O2 oder Distickstoffmonoxid) werden zugeführt, um mit dem Adsorbat zu reagieren.
  • In dem Fall, in dem beispielsweise ein Wolframfilm unter Verwendung einer Abscheidungseinrichtung, bei der ein ALD-Verfahren verwendet wird, ausgebildet wird, werden mehrfach nacheinander ein WF6-Gas und ein B2H6-Gas eingeleitet, um einen anfänglichen Wolframfilm auszubilden, und anschließend werden ein WF6-Gas und ein H2-Gas mehrfach nacheinander eingeleitet, um einen Wolframfilm auszubilden. Es sei angemerkt, dass ein SiH4-Gas anstelle eines B2H6-Gases verwendet werden kann.
  • Beispielsweise werden in dem Fall, in dem ein Oxidhalbleiterfilm, wie z. B. ein In-Ga-Zn-O-Film, mit einer Abscheidungseinrichtung, bei der ein ALD-Verfahren verwendet wird, ausgebildet wird, ein In(CH3)3-Gas und ein O3-Gas mehrfach nacheinander eingeleitet, um eine In-O-Schicht auszubilden, ein Ga(CH3)3-Gas und ein O3-Gas werden mehrfach nacheinander eingeleitet, um eine GaO-Schicht auszubilden, und dann werden ein Zn(CH3)2-Gas und ein O3-Gas mehrfach nacheinander eingeleitet, um eine ZnO-Schicht auszubilden. Es sei angemerkt, dass die Reihenfolge dieser Schichten nicht auf dieses Beispiel beschränkt ist. Eine Mischverbindungsschicht, wie z. B. eine In-Ga-O-Schicht, eine In-Zn-O-Schicht oder eine Ga-Zn-O-Schicht, kann durch Mischen dieser Gase ausgebildet werden. Es sei angemerkt, dass, obwohl ein H2O-Gas, das durch Bläschenbildung (Sprudeln oder Aufwallen) mit einem Inertgas, wie z. B. Ar, erhalten wird, statt eines O3-Gases verwendet werden kann, es bevorzugt wird, ein O3-Gas zu verwenden, da es keinen H enthält. Statt eines In(CH3)3-Gases kann ein In(C2H5)3-Gas verwendet werden. Statt eines Ga(CH3)3-Gases kann ein Ga(C2H5)3-Gas verwendet werden. Ein Zn(CH3)2-Gas kann verwendet werden.
  • <<Multikammer-Herstellungseinrichtung>>
  • 4B stellt ein Beispiel für eine Multikammer-Herstellungseinrichtung dar, die mindestens eine in 4A dargestellte Abscheidungseinrichtung beinhaltet.
  • Bei der in 4B dargestellten Herstellungseinrichtung kann eine Schichtanordnung von Filmen nacheinander ausgebildet werden, ohne dass sie der Luft ausgesetzt wird, und das Eindringen von Verunreinigungen wird verhindert und die Ausbeute wird verbessert.
  • Die in 4B dargestellte Herstellungseinrichtung beinhaltet mindestens eine Load-Kammer 1702, eine Transferkammer 1720, eine Vorbehandlungskammer 1703, eine Kammer 1701, die eine Abscheidungskammer ist, und eine Unload-Kammer 1706. Es sei angemerkt, dass, damit das Anhaften von Feuchtigkeit verhindert wird, die Kammern der Herstellungseinrichtung (darunter auch die Load-Kammer, die Behandlungskammer, die Transferkammer, die Abscheidungskammer, die Unload-Kammer und dergleichen) bevorzugt mit einem Inertgas (wie z. B. einem Stickstoffgas) gefüllt sind, dessen Taupunkt gesteuert wird, und sie, stärker bevorzugt, einen reduzierten Druck halten.
  • Die Kammern 1704 und 1705 können, wie die Kammer 1701, Abscheidungseinrichtungen, bei denen ein ALD-Verfahren verwendet wird, Abscheidungseinrichtungen, bei denen ein Plasma-CVD-Verfahren verwendet wird, Abscheidungseinrichtungen, bei denen ein Sputterverfahren verwendet wird, oder Abscheidungseinrichtungen sein, bei denen ein metallorganisches chemisches Gasphasenabscheidungs-(metal organic chemical vapor deposition, MOCVD-)Verfahren verwendet wird.
  • Beispielsweise wird ein Beispiel nachstehend beschrieben, in dem eine Schichtanordnung von Filmen unter einer derartigen Bedingung ausgebildet wird, unter der die Kammer 1704 eine Abscheidungseinrichtung ist, bei der ein Plasma-CVD-Verfahren verwendet wird, und die Kammer 1705 eine Abscheidungseinrichtung ist, bei der ein MOCVD-Verfahren verwendet wird.
  • Obwohl 4B ein Beispiel darstellt, in dem eine Draufsicht auf die Transferkammer 1720 sechseckig ist, kann eine Herstellungseinrichtung verwendet werden, bei der die Oberseitenform ein Polygon ist, das mehr als sechs Ecken aufweist, und in Abhängigkeit von der Anzahl von Schichten einer Schichtanordnung mehr Kammern verbunden sind. Die Oberseitenform des Substrats ist in 4B rechteckig; jedoch gibt es keine besondere Beschränkung hinsichtlich der Oberseitenform des Substrats. Obwohl 4B ein Beispiel für den Single-Wafer-Typ darstellt, kann eine Abscheidungseinrichtung vom Batch-Typ, bei der Filme auf einer Vielzahl von Substraten abgeschieden werden, verwendet werden.
  • <Ausbildung der Isolierschicht 110>
  • Zuerst wird die Isolierschicht 110 über dem Substrat 100 ausgebildet. Die Isolierschicht 110 kann durch ein Plasma-CVD-Verfahren, ein thermisches CVD-Verfahren (ein MOCVD-Verfahren, ein ALD-Verfahren), ein Sputterverfahren oder dergleichen unter Verwendung eines Metalloxidfilms aus Aluminiumoxid, Magnesiumoxid, Siliziumoxid, Siliziumoxynitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid, Tantaloxid oder dergleichen; eines Nitridisolierfilms aus Siliziumnitrid, Siliziumnitridoxid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen; oder eines Mischmaterials beliebiger dieser ausgebildet werden. Alternativ können diese Materialien übereinander angeordnet werden, in welchem Falle mindestens eine obere Schicht der Schichtanordnung, die in Kontakt mit einem ersten Metalloxidfilm ist, der später zu der Metalloxidschicht 121 wird, vorzugsweise unter Verwendung eines Materials ausgebildet wird, das überschüssigen Sauerstoff enthält, der als Versorgungsquelle von Sauerstoff zu der Oxidhalbleiterschicht 122 dienen kann.
  • Die Verwendung eines Materials, das keinen Wasserstoff enthält, oder eines Materials, das Wasserstoff bei 1% oder niedriger enthält, für die Isolierschicht 110 kann verhindern, dass Sauerstofffehlstellen in der Oxidhalbleiterschicht erzeugt werden, was zum stabilen Betrieb des Transistors führt.
  • Als die Isolierschicht 110 kann beispielsweise ein 100 nm dicker Siliziumoxynitridfilm durch ein Plasma-CVD-Verfahren ausgebildet werden.
  • Als Nächstes kann eine erste Wärmebehandlung durchgeführt werden, um Wasser, Wasserstoff oder dergleichen, das/der in der Isolierschicht 110 enthalten ist, abzugeben. Dadurch kann die Konzentration von Wasser, Wasserstoff oder dergleichen, das/der in der Isolierschicht 110 enthalten ist, verringert werden. Die Wärmebehandlung kann die Menge an Wasser, Wasserstoff oder dergleichen, das/der in den später auszubildenden ersten Metalloxidfilm diffundiert, verringern.
  • <Ausbildung des ersten Metalloxidfilms und des Oxidhalbleiterfilms, der zu der Oxidhalbleiterschicht 122 wird>
  • Dann werden der erste Metalloxidfilm, der später zu der Metalloxidschicht 121 wird, und der Oxidhalbleiterfilm, der später zu der Oxidhalbleiterschicht 122 wird, über der Isolierschicht 110 ausgebildet. Der erste Metalloxidfilm und der Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, können durch ein Sputterverfahren, ein MOCVD-Verfahren, ein PLD-Verfahren oder dergleichen ausgebildet werden, und insbesondere wird ein Sputterverfahren bevorzugt. Als Sputterverfahren kann ein HF-Sputterverfahren, ein DC-Sputterverfahren, ein AC-Sputterverfahren oder dergleichen verwendet werden. Zudem wird ein Facing-Target-Sputterverfahren (auch als Gegenelektroden-Sputterverfahren, Gasphasen-Sputterverfahren und Verdampfungs-Sputter-(vapor deposition sputtering, VDSP-)Verfahren bezeichnet) verwendet, wodurch Plasmaschäden bei der Abscheidung verringert werden können.
  • Wenn beispielsweise der Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, durch ein Sputterverfahren ausgebildet wird, wird es bevorzugt, dass jede Kammer der Sputtereinrichtung mit einer Adsorptionsvakuumpumpe, wie z. B. einer Kryopumpe, auf ein hohes Vakuum (ungefähr 5 × 10–7 Pa bis 1 × 10–4 Pa) evakuiert werden kann und dass die Kammer ein Substrat, über dem ein Film abgeschieden wird, auf 100°C oder höher, bevorzugt 400°C oder höher erwärmen kann, so dass man Wasser und dergleichen, die sich in dem Oxidhalbleiterfilm als Verunreinigungen verhalten, so weit wie möglich entfernen kann. Alternativ wird vorzugsweise eine Kombination aus einer Turbomolekularpumpe und einer Kältefalle verwendet, um einen Rückfluss eines Gases, das eine Kohlenstoffkomponente, Feuchtigkeit oder dergleichen enthält, aus einem Abgassystem in die Kammer zu verhindern. Alternativ kann auch eine Kombination aus einer Turbomolekularpumpe und einer Kryopumpe als Abgassystem verwendet werden.
  • Nicht nur die Evakuierung einer Kammer auf ein hohes Vakuum, sondern auch eine hohe Reinheit eines Sputtergases wird bevorzugt, um einen hochreinen intrinsischen Oxidhalbleiterfilm zu erhalten. Als Sauerstoffgas oder Argongas, welches für ein Sputtergas verwendet wird, wird ein hochreines Gas verwendet, das einen Taupunkt von –40°C oder niedriger, bevorzugt –80°C oder niedriger, stärker bevorzugt –100°C oder niedriger aufweist; folglich kann das Eindringen von Feuchtigkeit oder dergleichen in einen Oxidhalbleiterfilm so weit wie möglich verhindert werden.
  • Als Sputtergas wird je nach Bedarf ein Edelgas (typischerweise Argon), Sauerstoff oder ein Gasgemisch von einem Edelgas und Sauerstoff verwendet. Im Falle der Verwendung des Gasgemisches von einem Edelgas und Sauerstoff ist der Anteil an Sauerstoff in Bezug auf ein Edelgas erhöht.
  • Es sei angemerkt, dass in dem Fall, in dem beispielsweise der Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, durch ein Sputterverfahren bei einer Substrattemperatur von höher als oder gleich 150°C und niedriger als oder gleich 750°C, bevorzugt höher als oder gleich 150°C und niedriger als oder gleich 450°C, stärker bevorzugt höher als oder gleich 200°C und niedriger als oder gleich 420°C ausgebildet wird, der Oxidhalbleiterfilm ein CAAC-OS-Film sein kann.
  • Das Material für den ersten Metalloxidfilm wird derart ausgewählt, dass der erste Metalloxidfilm eine niedrigere Elektronenaffinität aufweisen kann als der Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird.
  • Wenn ein Sputterverfahren verwendet wird, um den ersten Metalloxidfilm und den Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, auszubilden, können der erste Metalloxidfilm und der Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, nacheinander unter Verwendung einer Multikammer-Sputtereinrichtung ausgebildet werden, ohne dass sie der Luft ausgesetzt werden. In diesem Fall kann das Eindringen von unnötigen Verunreinigungen und dergleichen in die Grenzfläche zwischen dem ersten Metalloxidfilm und dem Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, verhindert werden, und die Dichte der Grenzflächenzustände kann folglich verringert werden. Daher können die elektrischen Eigenschaften eines Transistors, insbesondere bei einem Zuverlässigkeitstest, stabilisiert werden.
  • Falls die Isolierschicht 110 beschädigt wird, kann die Oxidhalbleiterschicht 122, die ein Hauptleitungspfad ist, dank der Metalloxidschicht 121 einen Abstand von dem beschädigten Abschnitt aufrechterhalten. Daher können die elektrischen Eigenschaften eines Transistors, insbesondere bei einem Zuverlässigkeitstest, stabilisiert werden.
  • Beispielsweise kann als erster Metalloxidfilm ein 20 nm dicker Isolatorfilm verwendet werden, der durch ein Sputterverfahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 ausgebildet wird. Des Weiteren kann als Oxidhalbleiterfilm ein 15 nm dicker Oxidhalbleiterfilm verwendet werden, der durch ein Sputterverdahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 ausgebildet wird.
  • Die Menge an Sauerstofffehlstellen in dem ersten Metalloxidfilm und dem Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, kann verringert werden, indem eine zweite Wärmebehandlung durchgeführt wird, nachdem der erste Metalloxidfilm und der Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, ausgebildet worden sind.
  • Die Temperatur der zweiten Wärmebehandlung ist höher als oder gleich 250°C und niedriger als die untere Entspannungsgrenze des Substrats, bevorzugt höher als oder gleich 300°C und niedriger als oder gleich 650°C, stärker bevorzugt höher als oder gleich 350°C und niedriger als oder gleich 550°C.
  • Die zweite Wärmebehandlung wird in einer Inertgasatmosphäre durchgeführt, die Stickstoff oder ein Edelgas, wie z. B. Helium, Neon, Argon, Xenon oder Krypton, enthält. Ferner kann, nachdem eine Wärmebehandlung in einer Inertgasatmosphäre durchgeführt worden ist, eine Wärmebehandlung zusätzlich in einer Sauerstoffatmosphäre oder einer Trockenluftatmosphäre (Luft, deren Taupunkt niedriger als oder gleich –80°C, bevorzugt niedriger als oder gleich –100°C, stärker bevorzugt niedriger als oder gleich –120°C ist) durchgeführt werden. Die Behandlung kann in einem Zustand mit verringertem Druck durchgeführt werden. Es sei angemerkt, dass vorzugsweise Wasserstoff, Wasser und dergleichen nicht in einem Inertgas und Sauerstoff, wie in der Trockenluft, enthalten sind und der Taupunkt bevorzugt niedriger als oder gleich –80°C, stärker bevorzugt niedriger als oder gleich –100°C ist. Die Zeitdauer der Behandlung beträgt 3 Minuten bis 24 Stunden.
  • Bei der Wärmebehandlung kann anstatt eines Elektroofens eine beliebige Einrichtung zum Erwärmen eines Objekts durch Wärmeleitung oder Wärmestrahlung von einem Erhitzer, wie z. B. einem Widerstands-Erhitzer, verwendet werden. Beispielsweise kann eine schnelle thermische Ausheilungs-(rapid thermal anneal, RTA-)Einrichtung, wie z. B. eine GRTA-(gas rapid thermal anneal)Einrichtung oder eine LRTA-(lamp rapid thermal anneal)Einrichtung, verwendet werden. Die LRTA-Einrichtung ist eine Einrichtung zum Erwärmen eines zu verarbeitenden Gegenstandes durch Bestrahlung mit Licht (einer elektromagnetischen Welle), das von einer Lampe emittiert wird, wie z. B. einer Halogenlampe, einer Metall-Halogenid-Lampe, einer Xenonbogenlampe, einer Kohlebogenlampe, einer Hochdruck-Natriumlampe oder einer Hochdruck-Quecksilberlampe. Die GRTA-Einrichtung ist eine Einrichtung zum Durchführen einer Wärmebehandlung unter Verwendung eines Hochtemperaturgases. Als Hochtemperaturgas wird ein Inertgas, wie z. B. Stickstoff, oder ein Edelgas, wie z. B. Argon, verwendet.
  • Es sei angemerkt, dass die zweite Wärmebehandlung nach einem Ätzen zum Ausbilden der Metalloxidschicht 121 und der Oxidhalbleiterschicht 122 durchgeführt werden kann, was später beschrieben wird.
  • Nachdem beispielsweise eine Wärmebehandlung bei 450°C eine Stunde lang in einer Stickstoffatmosphäre durchgeführt worden ist, wird eine Wärmebehandlung bei 450°C eine Stunde lang in einer Sauerstoffatmosphäre durchgeführt.
  • Durch die vorstehend beschriebenen Schritte können Sauerstofffehlstellen und Verunreinigungen, wie z. B. Wasserstoff und Wasser, in dem ersten Metalloxidfilm und dem Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, verringert werden. Der erste Metalloxidfilm und der Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, können eine niedrige Dichte der lokalisierten Zustände aufweisen.
  • Es sei angemerkt, dass durch eine Bestrahlung mit hochdichtem Plasma unter Verwendung von Sauerstoff ein Effekt erhalten werden kann, der demjenigen ähnlich ist, der durch eine Wärmebehandlung erhalten wird. Die Bestrahlungszeit ist länger als oder gleich 1 Minute und kürzer als oder gleich 3 Stunden, bevorzugt länger als oder gleich 3 Minuten und kürzer als oder gleich 2 Stunden, stärker bevorzugt länger als oder gleich 5 Minuten und kürzer als oder gleich 1 Stunde.
  • <Ausbildung des ersten leitenden Films>
  • Als Nächstes wird ein erster leitender Film, der als Hartmaske verwendet wird, über der Oxidhalbleiterschicht 122 ausgebildet. Der erste leitende Film kann durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs-(chemical vapor deposition, CVD-)Verfahren, wie z. B. ein metallorganisches chemisches Gasphasenabscheidungs-(metal organic chemical vapor deposition, MOCVD-)Verfahren, ein chemisches Metall-Gasphasenabscheidungs-(metal chemical vapor deposition)Verfahren, ein Atomlagenabscheidungs-(atomic layer deposition, ALD-)Verfahren oder ein plasmageschütztes chemisches Gasphasenabscheidungs-(plasma-enhanced chemical vapor deposition, PECVD-)Verfahren, ein Verdampfungsverfahren, ein gepulstes Laserstrahlabscheidungs-(pulsed laser deposition, PLD-)Verfahren oder dergleichen ausgebildet werden.
  • Beispielsweise ist der erste leitende Film vorzugsweise ein leitender Film, der eine einschichtige Struktur oder eine mehrschichtige Struktur aufweist und ein Material, das aus Kupfer (Cu), Wolfram (W), Molybdän (Mo), Gold (Au), Aluminium (Al), Mangan (Mn), Titan (Ti), Tantal (Ta), Nickel (Ni), Chrom (Cr), Blei (Pb), Zinn (Sn), Eisen (Fe), Kobalt (Co), Ruthenium (Ru), Platin (Pt), Iridium (Ir) und Strontium (Sr) ausgewählt wird, eine Legierung eines solchen Materials oder eine Verbindung enthält, die ein solches Material als ihre Hauptkomponente enthält.
  • Als der erste leitende Film kann beispielsweise ein Wolframfilm mit einer Dicke von 20 nm bis 100 nm durch ein Sputterverfahren ausgebildet werden.
  • Obwohl bei dieser Ausführungsform der erste leitende Film als Hartmaske ausgebildet wird, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt; ein Isolierfilm kann stattdessen ausgebildet werden.
  • <Ausbildung der Metalloxidschicht 121 und der Oxidhalbleiterschicht 122>
  • Dann wird eine Fotolackmaske durch einen Lithographieprozess ausgebildet. Der erste leitende Film wird unter Verwendung der Fotolackmaske selektiv geätzt, so dass die leitende Schicht 130b ausgebildet wird. Nachdem der Fotolack über der Hartmaske entfernt worden ist, werden der Oxidhalbleiterfilm, der zu der Oxidhalbleiterschicht 122 wird, und der erste Metalloxidfilm selektiv geätzt, wodurch die inselförmige Oxidhalbleiterschicht 122 und die inselförmige Metalloxidschicht 122 ausgebildet werden (siehe 5A bis 5C). Das Trockenätzen kann hier verwendet werden. Es sei angemerkt, dass unter Verwendung der leitenden Schicht 130b als Hartmaske zum Ätzen der Oxidhalbleiterschicht die Rauheit der Kanten der Oxidhalbleiterschicht nach dem Ätzen im Vergleich zu dem Fall der Verwendung einer Fotolackmaske verringert werden kann.
  • <Ausbildung eines Metalloxidfilms 123a>
  • Als Nächstes wird der Metalloxidfilm 123a, der zu der Metalloxidschicht 123 wird, über der Oxidhalbleiterschicht 122 und der Isolierschicht 110 ausgebildet. Der Metalloxidfilm 123a kann in ähnlicher Weise wie der Oxidhalbleiterfilm und der erste Metalloxidfilm ausgebildet werden. Die Materialien können derart ausgewählt werden, dass die Elektronenaffinität des Metalloxidfilms 123a geringer ist als diejenige des Oxidhalbleiterfilms.
  • Des Weiteren kann dann, wenn der Metalloxidfilm 123a durch ein Weitwurf-Sputterverfahren ausgebildet wird, die Einbettfähigkeit des Metalloxidfilms 123a in dem Nutabschnitt 174 verbessert werden.
  • Beispielsweise kann als der Metalloxidfilm 123a ein 5 nm dicker Oxidhalbleiterfilm verwendet werden, der durch ein Sputterverfahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:2 ausgebildet wird.
  • <Ausbildung eines ersten Isolierfilms>
  • Als Nächstes wird ein erster Isolierfilm, der später zu einer Isolierschicht 175 wird, über dem Metalloxidfilm 123a ausgebildet. Der erste Isolierfilm kann in ähnlicher Weise wie die Isolierschicht 110 ausgebildet werden.
  • Der erste Isolierfilm kann durch ein Plasma-CVD-Verfahren, ein thermisches CVD-Verfahren (ein MOCVD-Verfahren, ein ALD-Verfahren), ein Sputterverfahren oder dergleichen unter Verwendung eines Metalloxidfilms aus Aluminiumoxid, Magnesiumoxid, Siliziumoxid, Siliziumoxynitrid, Siliziumoxyfluorid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid, Tantaloxid oder dergleichen; eines Nitridisolierfilms aus Siliziumnitrid, Siliziumnitridoxid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen; oder eines Mischmaterials beliebiger dieser ausgebildet werden. Alternativ kann eine Schichtanordnung aus beliebigen der vorstehenden Materialien verwendet werden.
  • <Planarisierung des ersten Isolierfilms>
  • Dann wird eine Planarisierungsbehandlung an dem ersten Isolierfilm durchgeführt, so dass eine Isolierschicht 175b ausgebildet wird (siehe 6A bis 6C). Die Planarisierungsbehandlung kann durch ein chemisch-mechanisches Polier-(CMP-)Verfahren, ein Trockenätzverfahren, ein Reflow-Verfarhen oder dergleichen durchgeführt werden. In dem Fall, in dem das CMP-Verfahren verwendet wird, wird ein Film, dessen Zusammensetzung sich von derjenigen des ersten Isolierfilms unterscheidet, über dem ersten Isolierfilm ausgebildet, wodurch die Dicke der Isolierschicht 175b in der Substratoberfläche nach der CMP-Behandlung gleichmäßig sein kann.
  • <Ausbildung eines Nutabschnitts>
  • Als Nächstes wird eine Fotolackmaske über der planarisierten Isolierschicht 175b durch einen Lithographieprozess ausgebildet. Es sei angemerkt, dass der Lithographieprozess durchgeführt werden kann, nachdem ein organischer Film auf die Isolierschicht aufgetragen worden ist, oder nachdem ein organischer Film auf die Fotolackmaske aufgetragen worden ist. Die Verwendung des organischen Films führt zu, zusätzlich zu einer Antireflexionswirkung während der Belichtung, einer Verbesserung der Adhäsion zwischen der Fotolackmaske und einem Film, einer Verbesserung der Auflösung und dergleichen. Der organische Film kann auch in einem anderen Prozess verwendet werden.
  • Es sei angemerkt, dass in dem Fall, in dem ein Transistor mit einer sehr kurzen Kanallänge ausgebildet wird, das Ätzen unter Verwendung einer Fotolackmaske durchgeführt wird, die durch ein Verfahren, das für Mikrostrukturierung geeignet ist, wie z. B. Elektronenstrahlbelichtung, Flüssigkeitsimmersionsbelichtung oder extreme Ultraviolettlicht-(EUV-)Belichtung, verarbeitet wird. Es sei angemerkt, dass im Falle der Ausbildung der Fotolackmaske durch Elektronenstrahlbelichtung eine positive Fotolackmaske verwendet wird, so dass ein freiliegender Bereich minimiert werden kann und die Ausbeute verbessert werden kann. Auf die vorstehende Weise kann ein Transistor mit einer Kanallänge von 100 nm oder kleiner, 30 nm oder kleiner oder 20 nm oder kleiner ausgebildet werden. Alternativ kann eine Feinverarbeitung durch eine Belichtungstechnologie durchgeführt werden, bei der Röntgenstrahlen oder dergleichen verwendet werden.
  • Unter Verwendung der Fotolackmaske wird eine Verarbeitung zum Ausbilden einer Nut in der Isolierschicht 175b durch ein Trockenätzverfahren durchgeführt, bis der Metalloxidfilm 123a freiliegt. Als Ergebnis der Verarbeitung werden die Isolierschicht 175 und der Nutabschnitt 174 ausgebildet.
  • Es sei angemerkt, dass der Nutabschnitt 174 vorzugsweise einer Substratoberfläche senkrecht ist.
  • Es sei angemerkt, dass das Verarbeitungsverfahren des Nutabschnitts 174 nicht auf das vorstehende Verfahren beschränkt ist. Beispielsweise können nicht nur die Fotolackmaske, sondern auch eine Hartmaske verwendet werden, oder eine Halbtonmaske kann in einem Lithographieprozess verwendet werden, um die Form der Fotolackmaske zu steuern. Alternativ kann die Form der Maske durch eine Nanoprägelithographie oder dergleichen gesteuert werden. Die Nanoprägelithographie kann in einem anderen Prozess verwendet werden.
  • <Ausbildung eines zweiten Isolierfilms 150a>
  • Als Nächstes wird ein zweiter Isolierfilm 150a, der zu der Gate-Isolierschicht 150 wird, über dem Metalloxidfilm 123a und der Isolierschicht 175 ausgebildet. Der zweite Isolierfilm 150a kann unter Verwendung von Aluminiumoxid (AlOx), Magnesiumoxid (MgOx), Siliziumoxid (SiOx), Siliziumoxynitrid (SiOxNy), Siliziumnitridoxid (SiNxOy), Siliziumnitrid (SiNx), Galliumoxid (GaOx), Germaniumoxid (GeOx), Yttriumoxid (YOx), Zirconiumoxid (ZrOx), Lanthanoxid (LaOx), Neodymoxid (NdOx), Hafniumoxid (HfOx), Tantaloxid (TaOx) oder dergleichen ausgebildet werden. Der zweite Isolierfilm 150a kann eine Schichtanordnung sein, die beliebige dieser Materialien umfasst. Der zweite Isolierfilm 150a kann durch ein Sputterverfahren, ein CVD-Verfahren (z. B. ein Plasma-CVD-Verfahren, ein MOCVD-Verfahren oder ein ALD-Verfahren), ein MBE-Verfahren oder dergleichen ausgebildet werden. Der zweite Isolierfilm 150a kann durch ein Verfahren, das demjenigen der Isolierschicht 110 ähnlich ist, angemessen ausgebildet werden.
  • Beispielsweise kann als der zweite Isolierfilm 150a Siliziumoxynitrid durch ein Plasma-CVD-Verfahren in einer Dicke von 10 nm abgeschieden werden.
  • <Ausbildung eines leitenden Films 160a>
  • Als Nächstes wird ein leitender Film 160a, der zu der Gate-Elektrodenschicht 160 wird, über dem zweiten Isolierfilm 150a ausgebildet (siehe 7A bis 7C). Beispielsweise kann ein beliebiges von Aluminium (Al), Titan (Ti), Chrom (Cr), Cobalt (Co), Nickel (Ni), Kupfer (Cu), Yttrium (Y), Zirconium (Zr), Molybdän (Mo), Ruthenium (Ru), Silber (Ag), Tantal (Ta) und Wolfram (W) oder ein Legierungsmaterial, das ein beliebiges dieser als ihre Hauptkomponente enthält, für den leitenden Film 160a verwendet werden. Der leitende Film 160a kann durch ein Sputterverfahren, ein CVD-Verfahren (z. B. ein Plasma-CVD-Verfahren, ein MOCVD-Verfahren oder ein ALD-Verfahren), ein MBE-Verfahren, ein Verdampfungsverfahren, ein Plattierungsverfahren oder dergleichen ausgebildet werden. Der leitende Film 160a kann unter Verwendung eines stickstoffhaltigen leitenden Films oder einer Schichtanordnung, die den vorstehenden leitenden Film und einen stickstoffhaltigen leitenden Film umfasst, ausgebildet werden.
  • Beispielsweise kann eine Schichtanordnung aus 10 nm dickem Titannitrid, das durch ein ALD-Verfahren abgeschieden wird, und 150 nm dickem Wolfram, das durch ein Metall-CVD-Verfahren abgeschieden wird, für den leitenden Film 160a verwendet werden.
  • <Planarisierungsbehandlung>
  • Eine Planarisierungsbehandlung wird dann durchgeführt. Die Planarisierungsbehandlung kann durch ein CMP-Verfahren, ein Trockenätzverfahren oder dergleichen durchgeführt werden. Die Planarisierungsbehandlung kann zu dem Zeitpunkt, zu dem der zweite Isolierfilm 150a freiliegt, abgeschlossen werden, oder sie kann zu dem Zeitpunkt, zu dem die Isolierschicht 175 freiliegt, abgeschlossen werden. Folglich können die Gate-Elektrodenschicht 160 und die Gate-Isolierschicht 150 ausgebildet werden (siehe 8A bis 8C).
  • <Rückätzbehandlung der Isolierschicht 175>
  • Als Nächstes wird die Isolierschicht 175 einer Rückätzbehandlung durch ein Trockenätzverfahren unterzogen, so dass der Metalloxidfilm 123a freiliegt. Des Weiteren wird der Metalloxidfilm 123a geätzt, um einen Teil zu entfernen, der nicht mit der Gate-Elektrodenschicht 160 überlappt, so dass die Metalloxidschicht 123 ausgebildet wird (siehe 9A bis 9C).
  • Es sei angemerkt, dass ein Verfahren zum Ausbilden einer in 9A bis 9C dargestellten Struktur nicht auf das Obige beschränkt ist.
  • Eine Struktur, bei der eine Metalloxidschicht 123b, eine Gate-Isolierschicht 150b und die Gate-Elektrodenschicht 160 in dem Nutabschnitt 174 bereitgestellt sind, kann beispielsweise wie in 10A bis 10C verwendet werden. Alternativ kann eine Struktur, bei der der zweite Isolierfilm 150a über dem Metalloxidfilm 123a ausgebildet ist, wie in 11A bis 11C verwendet werden.
  • <Ionenzusatzbehandlung>
  • Als Nächstes wird der Oxidhalbleiterschicht 122 ein Ion 167 zugesetzt (siehe 12A bis 12C). Als zuzusetzendes Material kann Wasserstoff (H), Helium (He), Neon (Ne), Argon (Ar), Krypton (Kr), Xenon (Xe), Bor (B), Phosphor (P), Wolfram (W), Aluminium (Al) oder dergleichen verwendet werden. Der Zusatz kann durch ein Ionendotierungsverfahren, ein Ionenimplantationsverfahren, ein Plasmaimmersions-Ionenimplantationsverfahren, eine hochdichte Plasmabehandlung oder dergleichen durchgeführt werden. Es sei angemerkt, dass ein Ionenimplantationsverfahren für die Miniaturisierung bevorzugt wird, da der Zusatz von Verunreinigungen außer dem vorstehenden Ion unterdrückt werden kann. Ein Ionendotierungsverfahren oder ein Plasmaimmersions-Ionenimplantationsverfahren sind für eine große Fläche effektiv.
  • Bei der Ionenzusatzbehandlung wird die Beschleunigungsspannung vorzugsweise entsprechend den Ionenspezies und der Implantationstiefe reguliert, und sie kann beispielsweise höher als oder gleich 1 kV und niedriger als oder gleich 100 kV, oder höher als oder gleich 3 kV und niedriger als oder gleich 60 kV sein. Es wird bevorzugt, dass die Dosierung des Ions mehr als oder gleich 1 × 1012 Ionen/cm2 und weniger als oder gleich 1 × 1017 Ionen/cm2, bevorzugt mehr als oder gleich 1 × 1014 Ionen/cm2 und weniger als oder gleich 5 × 1016 Ionen/cm2 ist.
  • Durch die Ionenzusatzbehandlung werden Sauerstofffehlstellen in der Oxidhalbleiterschicht 122 ausgebildet, so dass der niederohmige Bereich 125 bereitgestellt wird (siehe 13A bis 13C). In der Oxidhalbleiterschicht 122 diffundiert das Ion in einigen Fällen auch zu einem Bereich, der mit der Gate-Elektrodenschicht überlappt, so dass der niederohmige Bereich 125 auch in dem Bereich ausgebildet wird, der mit der Gate-Elektrodenschicht überlappt.
  • Indem eine Wärmebehandlung nach der Ionenzusatzbehandlung durchgeführt wird, kann Schäden an einem Film während der Ionenzusatzbehandlung repariert werden.
  • Dann wird ein dritter Isolierfilm, der später zu der Isolierschicht 180 wird, ausgebildet. Der dritte Isolierfilm kann in ähnlicher Weise wie die Isolierschicht 110 ausgebildet werden. Es wird bevorzugt, eine Planarisierung nach der Ausbildung des dritten Isolierfilms durchzuführen.
  • Danach wird der dritte Isolierfilm durch ein Trockenatzverfahren geätzt, um eine Öffnung auszubilden.
  • Anschließend wird ein dritter leitender Film, der zu der leitenden Schicht 190 wird, in der Öffnung ausgebildet, und dann wird eine Planarisierungsbehandlung durchgeführt, wodurch die leitende Schicht 190 ausgebildet wird.
  • Als Nächstes wird ein vierter leitender Film, der zu der leitenden Schicht 195 wird, über der leitenden Schicht 190 ausgebildet. Um die leitende Schicht 195 auszubilden, wird der vierte leitende Film durch ein Photolithographieverfahren, ein Nanoprägeverfahren oder dergleichen verarbeitet.
  • Der Transistor 10 kann durch das vorstehende Herstellungsverfahren hergestellt werden. Durch das vorstehende Herstellungsverfahren kann ein sehr miniaturisierter Transistor, dessen Kanallänge kleiner als oder gleich 100 nm, kleiner als oder gleich 30 nm, oder kleiner als oder gleich 20 nm ist, stabil hergestellt werden.
  • Es sei angemerkt, dass der Transistor 10 einen Bereich aufweisen kann, in dem die Gate-Isolierschicht 150 in Kontakt mit einer Seitenfläche der Gate-Elektrodenschicht ist (siehe 14A bis 14C).
  • <Modifikationsbeispiel 1 des Transistors 10: Transistor 11>
  • Ein Transistor 11 mit einer Form, die sich von derjenigen des Transistors 10 in 1A bis 1C unterscheidet, wird anhand von 15A bis 15C beschrieben.
  • 15A bis 15C sind eine Draufsicht und Querschnittsansichten des Transistors 11. 15A ist eine Draufsicht auf den Transistor 11, und 15B und 15C sind Querschnittsansichten entlang der Strichpunktlinie B1-B2 bzw. der Strichpunktlinie B3-B4 in 15A.
  • Der Transistor 11 unterscheidet sich von dem Transistor 10 darin, dass eine Isolierschicht 170 und eine Isolierschicht 172 enthalten sind.
  • <<Isolierschicht 170>>
  • Die Isolierschicht 170 kann Sauerstoff, Stickstoff, Fluor, Aluminium (Al), Magnesium (Mg), Silizium (Si), Gallium (Ga), Germanium (Ge), Yttrium (Y), Zirconium (Zr), Lanthan (La), Neodym (Nd), Hafnium (Hf), Tantal (Ta), Titan (Ti) oder dergleichen enthalten. Die Isolierschicht 170 kann eines oder mehrere von Aluminiumoxid (AlOx), Magnesiumoxid (MgOx), Siliziumoxid (SiOx), Siliziumoxynitrid (SiOxNy), Siliziumnitridoxid (SiNxOy), Siliziumnitrid (SiNx), Galliumoxid (GaOx), Germaniumoxid (GeOx), Yttriumoxid (YOx), Zirconiumoxid (ZrOx), Lanthanoxid (LaOx), Neodymoxid (NdOx), Hafniumoxid (HfOx) und Tantaloxid (TaOx) enthalten.
  • Ein Aluminiumoxid-(AlOx)Film ist vorzugsweise in der Isolierschicht 170 enthalten. Der Aluminiumoxidfilm kann den Durchgang von sowohl Sauerstoff als auch Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, verhindern. Deshalb kann während des Herstellungsprozesses und nach demjenigen des Transistors der Aluminiumoxidfilm vorteilhaft als Schutzfilm dienen, der Effekte aufweist, um zu verhindern, dass Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, die Schwankungen der elektrischen Eigenschaften des Transistors verursachen, in die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 eindringen, dass Sauerstoff, der eine Hauptkomponente ist, aus der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 abgegeben wird und dass Sauerstoff unnötigerweise aus der Isolierschicht 110 abgegeben wird.
  • Die Isolierschicht 170 ist vorzugsweise ein Film mit Sauerstoff-Zufuhrfähigkeit. Bei der Ausbildung der Isolierschicht 170 wird eine Mischschicht an einer Grenzfläche zu einer unterschiedlichen Oxidschicht ausgebildet, und Sauerstoff wird der Mischschicht oder der unterschiedlichen Oxidschicht zugeführt. Der Sauerstoff diffundiert durch eine anschließend durchgeführte Wärmebehandlung in die Oxidhalbleiterschicht, und der Sauerstoff kann Sauerstofffehlstellen in der Oxidhalbleiterschicht füllen; daher können die Transistoreigenschaften (z. B. die Schwellenspannung und Zuverlässigkeit) verbessert werden.
  • Außerdem kann es sich bei der Isolierschicht 170 um eine Einzelschicht oder eine Schichtanordnung handeln. Alternativ kann eine andere Isolierschicht über oder unter der Isolierschicht bereitgestellt werden. Beispielsweise kann ein Isolierfilm verwendet werden, der eines oder mehrere von Magnesiumoxid, Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirkoniumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid und Tantaloxid enthält. Die Isolierschicht enthält vorzugsweise mehr Sauerstoff als die stöchiometrische Zusammensetzung. Der aus der Isolierschicht abgegebene Sauerstoff kann durch die Gate-Isolierschicht 150 oder die Isolierschicht 110 hindurch in den Kanalbildungsbereich in der Oxidhalbleiterschicht 122 diffundieren, so dass Sauerstofffehlstellen, die in dem Kanalbildungsbereich gebildet sind, mit dem Sauerstoff gefüllt werden können. Auf diese Weise kann man stabile elektrische Eigenschaften des Transistors erzielen.
  • <<Isolierschicht 172>>
  • Die Isolierschicht 172 kann Sauerstoff (O), Stickstoff (N), Fluor (F), Aluminium (Al), Magnesium (Mg), Silizium (Si), Gallium (Ga), Germanium (Ge), Yttrium (Y), Zirconium (Zr), Lanthan (La), Neodym (Nd), Hafnium (Hf), Tantal (Ta), Titan (Ti) oder dergleichen enthalten. Beispiesweise kann ein Isolierfilm verwendet werden, der eines oder mehrere von Aluminiumoxid (AlOx), Magnesiumoxid (MgOx), Siliziumoxid (SiOx), Siliziumoxynitrid (SiOxNy), Siliziumnitridoxid (SiNxOy), Siliziumnitrid (SiNx), Galliumoxid (GaOx), Germaniumoxid (GeOx), Yttriumoxid (YOx), Zirconiumoxid (ZrOx), Lanthanoxid (LaOx), Neodymoxid (NdOx), Hafniumoxid (HfOx) und Tantaloxid (TaOx) enthält. Die Isolierschicht 172 kann eine Schichtanordnung aus beliebigen der vorstehenden Materialien sein.
  • Ein Aluminiumoxidfilm ist vorzugsweise in der Isolierschicht 172 enthalten. Der Aluminiumoxidfilm kann den Durchgang von sowohl Sauerstoff als auch Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, verhindern. Deshalb kann während und nach dem Herstellungsprozess des Transistors der Aluminiumoxidfilm vorteilhaft als Schutzfilm dienen, der Effekte aufweist, um zu verhindern, dass Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, die Schwankungen der elektrischen Eigenschaften des Transistors verursachen, in die Metalloxidschicht 121, die Oxidhalbleiterschicht 122 und die Metalloxidschicht 123 eindringen, dass Sauerstoff, der eine Hauptkomponente ist, aus der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 abgegeben wird und dass Sauerstoff aus der Isolierschicht 110 abgegeben wird.
  • Die Isolierschicht 172 kann als Schutzfilm dienen. Die Isolierschicht 172 kann die Gate-Isolierschicht 150 vor Plasmaschäden schützen. Als Ergebnis kann verhindert werden, dass eine Einfangstelle für Elektronen in der Nähe eines Kanals gebildet wird.
  • <Herstellungsverfahren des Transistors 11>
  • Ein Herstellungsverfahren des Transistors 11 wird anhand von 16A bis 16C, 17A bis 17C und 18A bis 18C beschrieben. Bezüglich der Schritte, die denjenigen des Herstellungsverfahrens des Transistors 10 ähnlich sind, wird auf die Beschreibung des Herstellungsverfahrens Bezug genommen.
  • <Ausbildung der Isolierschicht 172>
  • Die Isolierschicht 172 wird über der Isolierschicht 110, der Oxidhalbleiterschicht 122 und der Gate-Elektrodenschicht 160 ausgebildet (siehe 16A bis 16C). Damit keine Plasmaschäden an der Oxidhalbleiterschicht 122 und der Gate-Isolierschicht 150 verursacht werden, wird die Isolierschicht 172 vorzugsweise durch ein MOCVD-Verfahren oder ein ALD-Verfahren ausgebildet.
  • Die Dicke der Isolierschicht 172 ist bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 30 nm, stärker bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 10 nm.
  • Ein Ion kann der Oxidhalbleiterschicht 122 zugesetzt werden, nachdem die Isolierschicht 172 ausgebildet worden ist (siehe 16A bis 16C). Folglich kann ein niederohmiger Bereich ausgebildet werden, während Schäden an der Oxidhalbleiterschicht 122 bei der Ionenzusatzbehandlung verringert werden können (siehe 17A bis 17C).
  • Die Isolierschicht 172 kann verwendet werden, wie sie abgeschieden wird, oder kann durch ein Lithographieverfahren, ein Nanoprägeverfahren, ein Trockenätzverfahren oder dergleichen verarbeitet werden.
  • <Ausbildung der Isolierschicht 170>
  • Als Nächstes wird die Isolierschicht 170 über der Isolierschicht 172 ausgebildet. Die Isolierschicht 170 kann eine einschichtige Struktur oder eine mehrschichtige Struktur aufweisen. Die Isolierschicht 170 kann unter Verwendung eines Materials, eines Verfahrens und dergleichen, die denjenigen der Isolierschicht 110 ähnlich sind, ausgebildet werden.
  • Die Isolierschicht 170 ist vorzugsweise ein Aluminiumoxidfilm, der durch ein Sputterverfahren ausgebildet wird. Ein Sputtergas, das zum Ausbilden des Aluminiumoxidfilms verwendet wird, enthält vorzugsweise ein Sauerstoffgas. Das Sauerstoffgas ist bei 1 Vol.-% oder mehr und 100 Vol.-% oder weniger, bevorzugt 4 Vol.-% oder mehr und 100 Vol.-% oder weniger, stärker bevorzugt 10 Vol.-% oder mehr und 100 Vol.-% oder weniger enthalten. Wenn Sauerstoff bei 1 Vol.-% oder mehr enthalten ist, kann überschüssiger Sauerstoff der Isolierschicht oder Isolierschichten, die in Kontakt mit der Isolierschicht sind, zugeführt werden. Des Weiteren kann Sauerstoff den Schichten, die in Kontakt mit der Schicht sind, zugesetzt werden.
  • Beispielsweise kann die Isolierschicht 170 mit einer Dicke von 20 nm bis 40 nm unter Verwendung von Aluminiumoxid als Sputtertarget und einem Sputtergas, das ein Sauerstoffgas bei 50 Vol.-% enthält, ausgebildet werden.
  • Als Nächstes wird vorzugsweise eine Wärmebehandlung durchgeführt. Die Temperatur der Wärmebehandlung ist typischerweise höher als oder gleich 150°C und niedriger als die untere Entspannungsgrenze des Substrats, bevorzugt höher als oder gleich 250°C und niedriger als oder gleich 500°C, stärker bevorzugt höher als oder gleich 350°C und niedriger als oder gleich 450°C. Durch die Wärmebehandlung diffundiert Sauerstoff 173, der einer Isolierschicht (z. B. der Isolierschicht 110) zugesetzt worden ist, und er wird auf die Oxidhalbleiterschicht 122 übertragen, und Sauerstofffehlstellen in der Oxidhalbleiterschicht 122 können mit dem Sauerstoff gefüllt werden (siehe 18A bis 18C).
  • Die Wärmebehandlung kann bei dieser Ausführungsform eine Stunde lang bei 400°C in einer Sauerstoffatmosphäre durchgeführt werden.
  • Es sei angemerkt, dass eine Wärmebehandlung in anderen Prozessen durchgeführt werden kann. Durch eine Wärmebehandlung können Defekte in einem Film repariert werden, und die Dichte der Grenzflächenzustände kann verringert werden.
  • <Sauerstoffzusatz>
  • Sauerstoff wird nicht notwendigerweise durch die Isolierschicht 170 zugesetzt. Sauerstoff kann der Isolierschicht 110 und der Isolierschicht 175, dem ersten Metalloxidfilm und dem Metalloxidfilm 123a oder einer anderen Isolierschicht zugesetzt werden. Als der Sauerstoff, der zugesetzt wird, wird mindestens eine Art, die aus Sauerstoffradikalen, Sauerstoffatomen, Sauerstoffatomionen, Sauerstoffmolekülionen und dergleichen ausgewählt wird, verwendet. Als Verfahren zum Zusetzen des Sauerstoffs kann ein Ionendotierungsverfahren, ein Ionenimplantationsverfahren, ein Plasmaimmersions-Ionenimplantationsverfahren oder dergleichen verwendet werden.
  • Im Falle der Verwendung eines Ionenimplantationsverfahrens als Verfahren zum Zusetzen von Sauerstoff können Sauerstoffatomionen oder Sauerstoffmolekülionen verwendet werden. Die Verwendung von Sauerstoffmolekülionen kann Schäden an einem Film, dem Sauerstoff zugesetzt wird, verringern. Sauerstoffmolekülionen werden an der Oberfläche des Films, dem Sauerstoff zugesetzt worden ist, in Sauerstoffatomionen abgebaut, und die Sauerstoffatomionen werden zugesetzt. Da die Energie verwendet wird, um Sauerstoffmoleküle in Sauerstoffatome abzubauen, ist die Energie pro Sauerstoffatomion im Falle des Zusatzes von Sauerstoffmolekülionen zu dem Film, dem Sauerstoff zugesetzt worden ist, niedriger als diejenige im Falle des Zusatzes von Sauerstoffatomionen zu dem Film, dem Sauerstoff zugesetzt worden ist. Daher können Schäden an dem Film, dem Sauerstoff zugesetzt wird, verringert werden.
  • Unter Verwendung von Sauerstoffmolekülionen wird die Energie jedes Sauerstoffatomions, das in den Film, dem Sauerstoff zugesetzt worden ist, injiziert wird, verringert, wodurch das injizierte Sauerstoffatomion in einem flachen Bereich positioniert ist. Folglich wandern Sauerstoffatome leicht bei einer später durchzuführenden Wärmebehandlung, so dass der Metalloxidschicht 121, der Oxidhalbleiterschicht 122 und der Metalloxidschicht 123 mehr Sauerstoff zugeführt werden kann.
  • In dem Fall, in dem Sauerstoffmolekülionen injiziert werden, ist die Energie pro Sauerstoffatomion im Vergleich zu dem Fall niedrig, in dem Sauerstoffatomionen injiziert werden. Daher kann unter Verwendung von Sauerstoffmolekülionen zur Injektion die Beschleunigungsspannung erhöht werden, und die Ausbeute kann erhöht werden. Darüber hinaus kann unter Verwendung von Sauerstoffmolekülionen zur Injektion die Dosierung die Hälfte der Menge sein, die im Falle der Verwendung von Sauerstoffatomionen nötig ist. Als Ergebnis kann die Ausbeute erhöht werden.
  • In dem Fall, in dem Sauerstoff dem Film, dem Sauerstoff zugesetzt wird, zugesetzt wird, wird vorzugsweise Sauerstoff derart dem Film, dem Sauerstoff zugesetzt wird, zugesetzt, dass ein Peak des Konzentrationsprofils von Sauerstoffatomionen in dem Film, dem Sauerstoff zugesetzt wird, positioniert ist. In diesem Fall kann die Beschleunigungsspannung zur Injektion im Vergleich zu dem Fall, in dem Sauerstoffatomionen injiziert werden, verringert werden, und Schäden an dem Film, dem Sauerstoff zugesetzt wird, können verringert werden. Mit anderen Worten: Defekte in dem Film, dem Sauerstoff zugesetzt wird, können verringert werden, so dass Schwankungen der elektrischen Eigenschaften des Transistors verringert werden können. Des Weiteren kann die Menge an Sauerstoff, der der Isolierschicht 110 zugesetzt wird, in dem Fall verringert werden, in dem Sauerstoff dem Film, dem Sauerstoff zugesetzt wird, derart zugesetzt wird, dass die Menge an zugesetzten Sauerstoffatomen an der Grenzfläche zwischen dem Isolierfilm 110 und der Metalloxidschicht 121 geringer als 1 × 1021 Atome/cm3, geringer als 1 × 1020 Atome/cm3, oder geringer als 1 × 1019 Atome/cm3 ist. Als Ergebnis können Schäden an dem Film, dem Sauerstoff zugesetzt wird, verringert werden, was Schwankungen der elektrischen Eigenschaften des Transistors unterdrückt.
  • Eine Plasmabehandlung (ein Plasmaimmersions-Ionenimplantationsverfahren), bei der der Film, dem Sauerstoff zugesetzt wird, in einer sauerstoffhaltigen Atmosphäre erzeugtem Plasma ausgesetzt wird, kann durchgeführt werden, so dass Sauerstoff dem Film, dem Sauerstoff zugesetzt wird, zugesetzt wird. Als Beispiel für die sauerstoffhaltige Atmosphäre kann eine Atmosphäre, die ein Oxidationsgas, wie z. B. Sauerstoff, Ozon, Distickstoffmonoxid oder Stickstoffdioxid, enthält, angegeben werden. Es sei angemerkt, dass der Film, dem Sauerstoff zugesetzt wird, vorzugsweise einem Plasma, das in einem Zustand erzeugt wird, in dem eine Vorspannung an die Seite des Substrats 100 angelegt wird, ausgesetzt wird, da die Menge an Sauerstoff, der dem Film, dem Sauerstoff zugesetzt wird, zugesetzt wird, erhöht werden kann. Als Beispiel für ein Gerät, mit dem eine derartige Plasmabehandlung durchgeführt wird, wird ein Veraschungsgerät angegeben.
  • Beispielsweise können Sauerstoffatomionen der Isolierschicht 110 durch ein Ionenimplantationsverfahren bei einer Beschleunigungsspannung von 60 kV in einer Dosierung von 2 × 1016/cm2 zugesetzt werden.
  • Der vorstehende Prozess ist für den Transistor 10 und andere Transistoren anwendbar.
  • Auf diese Weise wird die Dichte von lokalisierten Zuständen des Oxidhalbleiterfilms verringert, und daher kann ein Transistor mit ausgezeichneten elektrischen Eigenschaften hergestellt werden. Darüber hinaus kann ein äußerst zuverlässiger Transistor mit geringeren Schwankungen der elektrischen Eigenschaften über die Zeit oder aufgrund eines Belastungstests hergestellt werden.
  • <Modifikationsbeispiel 2 des Transistors 10: Transistor 12>
  • Ein Transistor 12 mit einer Form, die sich von derjenigen des Transistors 10 in 1A bis 1C unterscheidet, wird anhand von 19A bis 19C beschrieben.
  • 19A bis 19C sind eine Draufsicht und Querschnittsansichten des Transistors 12. 19A ist eine Draufsicht auf den Transistor 12, und 19B und 19C sind Querschnittsansichten entlang der Strichpunktlinie C1-C2 bzw. der Strichpunktlinie C3-C4 in 19A.
  • Der Transistor 12 unterscheidet sich von dem Transistor 10 darin, dass die Metalloxidschicht 123 einen Bereich aufweist, der in Kontakt mit Seitenendabschnitten der Oxidhalbleiterschicht 122 und der Metalloxidschicht 121 sind, und dass eine leitende Schicht 165 enthalten ist. Es sei angemerkt, dass bei dem Transistor 12 der Metalloxidfilm 123a ohne Ätzen als die Metalloxidschicht 123 verwendet werden kann.
  • <<leitende Schicht 165>>
  • Die leitende Schicht 165 kann ein Material, wie z. B. Aluminium (Al), Titan (Ti), Chrom (Cr), Cobalt (Co), Nickel (Ni), Kupfer (Cu), Yttrium (Y), Zirconium (Zr), Molybdän (Mo), Ruthenium (Ru), Silber (Ag), Tantal (Ta), Wolfram (W) oder Silizium (Si), enthalten. Die leitende Schicht 165 kann eine mehrschichtige Struktur aufweisen. Wenn eine mehrschichtige Struktur verwendet wird, können die vorstehenden Materialien mit einem stickstoffhaltigen Material, wie z. B. einem Nitrid eines beliebigen der vorstehenden Materialien, kombiniert werden.
  • Die leitende Schicht 165 kann eine Funktion aufweisen, die derjenigen der Gate-Elektrodenschicht 160 ähnlich ist. Die leitende Schicht 165 und die Gate-Elektrodenschicht 160 können dazu konfiguriert werden, dass das gleiche Potential oder unterschiedliche Potentiale daran angelegt werden kann/können.
  • Bei dem Transistor 12, der die leitende Schicht 165 beinhaltet, kann die Isolierschicht 110 eine Struktur und eine Funktion, die denjenigen der Gate-Isolierschicht 150 ähnlich sind, aufweisen.
  • Die vorstehende Struktur kann Schäden an der Oxidhalbleiterschicht bei der Ionenzusatzbehandlung verhindern (siehe 20A bis 20C und 21A bis 21C). Zudem kann der Seitenendabschnitt der Oxidhalbleiterschicht 122 geschützt werden. Folglich kann der Transistor stabile elektrische Eigenschaften aufweisen.
  • <Modifikationsbeispiel 3 des Transistors 10: Transistor 13>
  • Ein Transistor 13 mit einer Form, die sich von derjenigen des Transistors 10 in 1A bis 1C unterscheidet, wird anhand von 22A bis 22C beschrieben.
  • 22A bis 22C sind eine Draufsicht und Querschnittsansichten des Transistors 13. 22A ist eine Draufsicht auf den Transistor 13, und 22B und 22C sind Querschnittsansichten entlang der Strichpunktlinie D1-D2 bzw. der Strichpunktlinie D3-D4 in 22A.
  • Der Transistor 13 unterscheidet sich von dem Transistor 10 darin, dass, wie bei dem Transistor 12, die Metalloxidschicht 123 einen Bereich aufweist, der in Kontakt mit Seitenendabschnitten der Oxidhalbleiterschicht 122 und der Metalloxidschicht 121 in der Kanallängsrichtung und in der Kanalbreitenrichtung sind, und dass eine Gate-Isolierschicht 151 und eine Gate-Isolierschicht 152 enthalten sind.
  • <<Gate-Isolierschicht 151 und Gate-Isolierschicht 152>>
  • Für die Gate-Isolierschicht 151 und die Gate-Isolierschicht 152 kann ein Material verwendet werden, das demjenigen der Gate-Isolierschicht 150 ähnlich ist.
  • Es sei angemerkt, dass die Gate-Isolierschicht 151 und die Gate-Isolierschicht 152 vorzugsweise unter Verwendung von unterschiedlichen Materialien ausgebildet werden.
  • <Herstellungsverfahren des Transistors 13>
  • Ein Herstellungsverfahren des Transistors 13 wird anhand von 23A bis 23C, 24A bis 24C, 25A bis 25C und 26A bis 26C beschrieben. Bezüglich der Schritte, die denjenigen des Herstellungsverfahrens des Transistors 10 ähnlich sind, wird auf die Beschreibung des Herstellungsverfahrens Bezug genommen.
  • <Ausbildung der Gate-Isolierschicht 151>
  • Nachdem die Metalloxidschicht 123 ausgebildet worden ist, wird die Gate-Isolierschicht 151 ausgebildet. Die Gate-Isolierschicht 151 kann durch ein Sputterverfahren, ein CVD-Verfahren (z. B. ein Plasma-CVD-Verfahren, ein MOCVD-Verfahren oder ein ALD-Verfahren), ein MBE-Verfahren oder dergleichen ausgebildet werden.
  • Beispielsweise kann als die Gate-Isolierschicht 151 ein 5 nm dickes Aluminiumoxid durch ein ALD-Verfahren ausgebildet werden.
  • <Ausbildung eines Isolierfilms 152a>
  • Als Nächstes wird ein Isolierfilm 152a und der leitende Film 160a über der Gate-isolierschicht 151 und der Isolierschicht 175 ausgebildet, nachdem der Nutabschnitt 174 ausgebildet worden ist (siehe 23A bis 23C).
  • Der Isolierfilm 152a kann unter Verwendung eines Materials und eines Verfahrens, die denjenigen des zweiten Isolierfilms 150a des Transistors 10 ähnlich sind, ausgebildet werden. Beispielsweise kann als der Isolierfilm 152a ein 5 nm dickes Siliziumoxid durch ein Plasma-CVD-Verfahren ausgebildet werden.
  • Dann werden der Isolierfilm 152a und der leitende Film 160a einer Planarisierungsbehandlung unterzogen, so dass die Gate-Elektrodenschicht 160 und eine Isolierschicht 152b ausgebildet werden (siehe 24A bis 24C).
  • Anschließend wird die Isolierschicht 175 geätzt, bis die Gate-Isolierschicht 151 freiliegt. Die Isolierschicht 152b wird außer einem Teil, der mit der Gate-Elektrodenschicht 160 überlappt, geätzt, wodurch die Gate-Isolierschicht 152 ausgebildet werden kann.
  • Als Nächstes wird das Ion 167 der Oxidhalbleiterschicht 122 durch die Gate-Isolierschicht 151 und die Metalloxidschicht 123 zugesetzt (25A bis 25C), um den niederohmigen Bereich 125 auszubilden (siehe 26A bis 26C).
  • Auf die vorstehende Weise kann beispielsweise eine Abnahme der Dicke der Metalloxidschicht 123 oder dergleichen bei der Herstellung eines miniaturisierten Transistors gemildert werden. Des Weiteren können Schäden während der Verarbeitung verringert werden. Folglich kann der miniaturisierte Transistor eine stabile Form aufweisen. Zudem können die elektrischen Eigenschaften und die Zuverlässigkeit des Transistors verbessert werden.
  • <Modifikationsbeispiel 4 des Transistors 10: Transistor 14>
  • Ein Transistor 14 mit einer Form, die sich von derjenigen des Transistors 10 in 1A bis 1C unterscheidet, wird anhand von 27A bis 27C beschrieben.
  • 27A bis 27C sind eine Draufsicht und Querschnittsansichten des Transistors 14. 27A ist eine Draufsicht auf den Transistor 14, und 27B und 27C sind Querschnittsansichten entlang der Strichpunktlinie E1-E2 bzw. der Strichpunktlinie E3-E4 in 27A.
  • Die Form der Metalloxidschicht 123 des Transistors 14 ist derjenigen des Transistors 12 ähnlich. Der Transistor 14 unterschiedet sich von dem Transistor 10 darin, dass die Gate-Isolierschicht 150 einen Bereich in Kontakt mit einer Seitenfläche der Gate-Elektrodenschicht 160 aufweist und dass eine Isolierschicht 176, die einen Bereich in Kontakt mit einer Seitenfläche der Gate-Isolierschicht 150 aufweist, bereitgestellt ist.
  • Es sei angemerkt, dass ein Winkel zwischen der Bodenfläche des Substrats und einer Tangente der Seitenfläche der Gate-Elektrodenschicht (d. h. Gradient) vorzugsweise größer als oder gleich 30° und kleiner als 90°, bevorzugt größer als oder gleich 60° und kleiner als oder gleich 85° ist.
  • Dank einer derartigen Struktur kann die Größe des niederohmigen Bereichs 125 gesteuert werden. Folglich kann der Durchlassstrom verbessert werden. Folglich kann der Transistor stabile elektrische Eigenschaften aufweisen.
  • <<Isolierschicht 176>>
  • Die Isolierschicht 176 kann unter Verwendung eines Materials, das demjenigen der Isolierschicht 175 ähnlich ist, ausgebildet werden.
  • <Herstellungsverfahren des Transistors 14>
  • Ein Herstellungsverfahren des Transistors 14 wird anhand von 28A bis 28C, 29A bis 29C, 30A bis 30C, 31A bis 31C und 32A bis 32C beschrieben. Bezüglich der Schritte, die denjenigen des Herstellungsverfahrens eines beliebigen der anderen Transistoren ähnlich sind, wird auf die Beschreibung des Herstellungsverfahrens Bezug genommen.
  • Der zweite Isolierfilm 150a und der leitende Film 160a werden in dem Nutabschnitt 174, der über dem Metalloxidfilm 123a bereitgestellt ist, ausgebildet (siehe 28A bis 28C).
  • Der in 28A bis 28C dargestellte Herstellungsprozess ist demjenigen in 7A bis 7C ähnlich. Es sei angemerkt, dass der Nutabschnitt 174 vorzugsweise derart bereitgestellt wird, dass ein Winkel zwischen der Bodenfläche des Substrats und einer Tangente einer Seitenfläche der Isolierschicht 175 (d. h. Gradient) größer als oder gleich 30° und kleiner als 90°, bevorzugt größer als oder gleich 60° und kleiner als oder gleich 85° ist.
  • Das Gleiche kann auch für den Gradienten des leitenden Films 160a gelten, der der Isolierschicht 175 zugewandt ist.
  • Dann werden der zweite Isolierfilm 150a und der leitende Film 160a einer Planarisierungsbehandlung unterzogen, so dass die Gate-Elektrodenschicht 160 und die Gate-Isolierschicht 150 ausgebildet werden (siehe 29A bis 29C).
  • Danach werden die Isolierschicht 175 und die Gate-Isolierschicht 150 durch ein Trockenätzverfahren unter Verwendung der Gate-Elektrodenschicht 160 als Maske geätzt, bis der Metalloxidfilm 123a freiliegt, wodurch die Metalloxidschicht 123 und die Isolierschicht 176 ausgebildet werden (siehe 30A bis 30C). Die Isolierschicht 176 kann als Seitenwand dienen. Durch den vorstehenden Prozess kann die Seitenwand in selbstjustierender Weise ausgebildet werden, was zu einem einfachen Prozess führt.
  • Dann wird das Ion 167 zugesetzt (siehe 31A bis 31C), so dass ein niederohmiger Bereich ausgebildet wird (siehe 32A bis 32C).
  • Mit der Isolierschicht 176 kann die Größe des niederohmigen Bereichs auch dann gesteuert werden, wenn beispielsweise durch eine Wärmebehandlung das Ion in der lateralen Richtung diffundiert und ein Bereich, dem kein Ion zugesetzt worden ist, das Ion enthält. Folglich kann der Transistor auch mit einer Kanallänge von kleiner als oder gleich 100 nm, kleiner als oder gleich 60 nm, kleiner als oder gleich 30 nm, oder kleiner als oder gleich 20 nm stabil arbeiten.
  • Es sei angemerkt, dass der Transistor 14 eine beliebige der folgenden Strukturen aufweisen kann: eine Struktur, bei der die Isolierschicht 170 bereitgestellt wird (siehe 33A bis 33C), eine Struktur, bei der die Metalloxidschicht 123 verarbeitet wird (siehe 34A bis 34C), und eine Struktur, bei der der zweite Isolierfilm 150a, der zu der Gate-Isolierschicht 150 wird, bereitgestellt wird, bevor der Nutabschnitt ausgebildet wird (siehe 35A bis 35C).
  • In dem Fall, in dem ein Winkel zwischen der Bodenfläche des Substrats und einer Tangente einer Seitenfläche der Gate-Elektrodenschicht 160 (d. h. Gradient) groß ist, könnte es einen Bereich geben, in dem die Isolierschicht 176 nicht bereitgestellt wird (siehe 36A bis 36C).
  • Diese Ausführungsform kann mit einer beliebigen der anderen Ausführungsformen und mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 2)
  • <Struktur eines Oxidhalbleiters>
  • Die Struktur eines Oxidhalbleiters wird nachstehend beschrieben.
  • Ein Oxidhalbleiter wird in einen einkristallinen Oxidhalbleiter und in einen nicht einkristallinen Oxidhalbleiter eingeteilt. Beispiele für einen nicht einkristallinen Oxidhalbleiter umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline Oxide semiconductor, CAAC-OS), einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nc-OS), einen amorphähnlichen Oxidhalbleiter (a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
  • Von einer anderen Perspektive aus gesehen, wird ein Oxidhalbleiter in einen amorphen Oxidhalbleiter und in einen kristallinen Oxidhalbleiter eingeteilt. Beispiele für einen kristallinen Oxidhalbleiter umfassen einen einkristallinen Oxidhalbleiter, einen CAAC-OS, einen polykristallinen Oxidhalbleiter und einen nc-OS.
  • Im Allgemeinen wird beispielsweise davon ausgegangen, dass eine amorphe Struktur isotrop ist und keine unregelmäßige Struktur aufweist, metastabil ist und keine festen Atompositionen aufweist, einen flexiblen Bindungswinkel aufweist und eine Nahordnung, jedoch keine Fernordnung, aufweist.
  • Mit anderen Worten: Ein stabiler Oxidhalbleiter kann nicht als vollständig amorpher Oxidhalbleiter angesehen werden. Des Weiteren kann ein Oxidhalbleiter, der nicht isotrop ist (z. B. ein Oxidhalbleiter, der eine periodische Struktur in einem mikroskopischen Bereich aufweist), nicht als vollständig amorpher Oxidhalbleiter angesehen werden. Im Gegensatz dazu weist ein a-ähnlicher OS, der nicht isotrop ist, eine instabile Struktur auf, die einen Hohlraum enthält. Auf Grund seiner Instabilität ist ein a-ähnlicher OS in Bezug auf die physikalischen Eigenschaften nahe an einem amorphen Oxidhalbleiter.
  • <CAAC-OS>
  • Zuerst wird ein CAAC-OS beschrieben.
  • Ein CAAC-OS ist einer der Oxidhalbleiter, die eine Vielzahl von Kristallteilen mit Ausrichtung bezüglich der c-Achse aufweisen (auch als Pellets bezeichnet).
  • Die Analyse eines CAAC-OS durch Röntgenbeugung (X-ray diffraction, XRD) wird beschrieben. Wenn beispielsweise die Struktur eines CAAC-OS, der einen in die Raumgruppe R-3m eingeteilten InGaZnO4-Kristall enthält, durch ein Out-of-Plane-Verfahren analysiert wird, erscheint ein Peak bei einem Beugungswinkel (2θ) von ungefähr 31°, wie in 37A gezeigt. Dieser Peak stammt aus der (009)-Fläche des InGaZnO4-Kristalls, was darauf hindeutet, dass Kristalle in dem CAAC-OS eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung im Wesentlichen senkrecht zu einer Oberfläche, über der der CAAC-OS-Film ausgebildet ist (auch als Bildungsoberfläche bezeichnet), oder der nach oben weisenden Oberfläche des CAAC-OS-Films ausgerichtet sind. Es sei angemerkt, dass manchmal ein Peak bei 2θ von ungefähr 36°, zusätzlich zu dem Peak bei 2θ von ungefähr 31°, erscheint. Der Peak bei 2θ von ungefähr 36° stammt aus einer Kristallstruktur, die in die Raumgruppe Fd-3m eingeteilt ist; daher ist vorzugswiese dieser Peak nicht in einem CAAC-OS gezeigt.
  • Andererseits erscheint bei einer Strukturanalyse des CAAC-OS durch ein In-Plane-Verfahren, bei dem ein Röntgenstrahl auf den CAAC-OS in einer Richtung parallel zur Bildungsoberfläche einfällt, ein Peak bei 2θ von ungefähr 56°. Dieser Peak stammt aus der (110)-Fläche des InGaZnO4-Kristalls. Wenn eine Analyse (ϕ-Scan) durchgeführt wird, wobei 2θ auf ungefähr 56° festgelegt wird und die Probe unter Verwendung eines Normalenvektors der Probenfläche als Achse (Achse) gedreht wird, wird kein deutlicher Peak beobachtet, wie in 37B gezeigt. Im Gegensatz dazu werden in dem Fall, in dem einkristallines InGaZnO4 einem ϕ-Scan unterzogen wird, wobei 2θ auf ungefähr 56° festgelegt wird, wie in 37C gezeigt, sechs Peaks, die aus den der (110)-Fläche entsprechenden Kristallflächen stammen, beobachtet. Also zeigt die Strukturanalyse mit XRD, dass die Richtungen der a-Achsen und b-Achsen in dem CAAC-OS verschieden sind.
  • Als Nächstes wird ein CAAC-OS, der durch Elektronenbeugung analysiert wird, beschrieben. Wenn beispielsweise ein Elektronenstrahl mit einem Probendurchmesser von 300 nm auf einen CAAC-OS, der einen InGaZnO4-Kristall enthält, in einer Richtung parallel zur Bildungsfläche des CAAC-OS einfällt, kann ein in 37D gezeigtes Beugungsbild (auch als Feinbereichs-(selected-area)Elektronenbeugungsbild bezeichnet) erhalten werden. In diesem Beugungsbild sind Punkte enthalten, die auf die (009)-Fläche eines InGaZnO4-Kristalls zurückzuführen sind. Daher deutet die Elektronenbeugung auch darauf hin, dass Pellets, die in dem CAAC-OS enthalten sind, eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung im Wesentlichen senkrecht zu der Bildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS ausgerichtet sind. Währenddessen zeigt 37E ein Beugungsbild, das erhalten wird, indem ein Elektronenstrahl mit einem Probendurchmesser von 300 nm in einer Richtung senkrecht zur Probenfläche auf dieselbe Probe einfällt. Wie in 37E gezeigt, wird ein ringförmiges Beugungsbild beobachtet. Auf diese Weise deutet die Elektronenbeugung unter Verwendung eines Elektronenstrahls mit einem Probendurchmesser von 300 nm auch darauf hin, dass die a-Achsen und b-Achsen der Pellets, die in dem CAAC-OS enthalten sind, keine regelmäßige Orientierung aufweisen. Es wird davon ausgegangen, dass der erste Ring in 37E aus der (010)-Fläche, der (100)-Fläche und dergleichen des InGaZnO4-Kristalls stammt. Es wird davon ausgegangen, dass der zweite Ring in 37E aus der (110)-Fläche und dergleichen stammt.
  • In einem kombinierten Analysebild (auch als hochauflösendes TEM-Bild bezeichnet) aus einem Hellfeldbild und einem Beugungsbild eines CAAC-OS, das mit einem Transmissionselektronenmikroskop (TEM) aufgenommen wird, kann eine Vielzahl von Pellets beobachtet werden. Jedoch wird auch im hochauflösenden TEM-Bild eine Grenze zwischen Pellets, d. h. eine Korngrenze, in einigen Fällen nicht deutlich beobachtet. Folglich ist es weniger wahrscheinlich, dass bei dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit wegen der Korngrenze auftritt.
  • 38A zeigt ein hochauflösendes TEM-Bild eines Querschnitts des CAAC-OS, der aus einer Richtung beobachtet wird, die im Wesentlichen parallel zur Probenoberfläche ist. Das hochauflösende TEM-Bild wird mittels einer Funktion zum Korrigieren einer sphärischen Aberration erhalten. Das hochauflösende TEM-Bild, das mittels einer Funktion zum Korrigieren einer sphärischen Aberration erhalten wird, wird insbesondere als Cs-korrigiertes hochauflösendes TEM-Bild bezeichnet. Das Cs-korrigierte hochauflösende TEM-Bild kann beispielsweise mit einem Analyse-Elektronenmikroskop mit atomarer Auflösung (atomic resolution analytical electron microscope), JEM-ARM200F, hergestellt von JEOL Ltd., aufgenommen werden.
  • 38A zeigt Pellets, in denen Metallatome in einer geschichteten Weise angeordnet sind. 38A beweist, dass die Größe eines Pellets größer als oder gleich 1 nm, oder größer als oder gleich 3 nm ist. Deshalb kann das Pellet auch als Nanokristall (nanocrystal, nc) bezeichnet werden. Des Weiteren kann der CAAC-OS auch als Oxidhalbleiter, der Nanokristalle mit Ausrichtung bezüglich der c-Achse (c-axis aligned nanocrystals, CANC) enthält, bezeichnet werden. Ein Pellet spiegelt eine Unebenheit einer Bildungsoberfläche oder einer nach oben weisenden Oberfläche des CAAC-OS wider und ist parallel zu der Bildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS.
  • 38B und 38C zeigen Cs-korrigierte hochauflösende TEM-Bilder einer Fläche eines CAAC-OS, der in einer Richtung im Wesentlichen senkrecht zur Probenoberfläche beobachtet wird. 38D und 38E sind Bilder, die durch eine Verarbeitung der Bilder in 38B und 38C erhalten werden. Das Verfahren zur Bildverarbeitung ist wie folgt. Das Bild in 38B wird einer schnellen Fourier-Transformation (fast Fourier transformation, FFT) unterzogen, so dass ein FFT-Bild erhalten wird. Dann wird eine Maskenverarbeitung derart durchgeführt, dass ein Bereich von 2,8 nm–1 bis 5,0 nm–1 aus dem Ursprung in dem erhaltenen FFT-Bild verbleibt. Nach der Maskenverarbeitung wird das FFT-Bild durch die Umkehrfunktion zur schnellen Fourier-Transformation (inverse fast Fourier transform, IFFT) verarbeitet, um ein verarbeitetes Bild zu erhalten. Das auf diese Weise erhaltene Bild wird als FFT-Filterung-Bild (FFT filtering image) bezeichnet. Es handelt sich bei dem FFT-Filterung-Bild um ein Cs-korrigiertes hochauflösendes TEM-Bild, aus dem eine periodische Komponente extrahiert wird, wobei eine Gitteranordnung gezeigt ist.
  • In 38D wird ein Abschnitt, in dem eine Gitteranordnung beschädigt ist, durch eine gestrichelte Linie dargestellt. Ein Bereich, der durch eine gestrichelte Linie umgeben ist, entspricht einem Pellet. Der Abschnitt, der durch die gestrichelte Linie dargestellt wird, entspricht einer Verbindungsstelle von Pellets. Die gestrichelte Linie zeichnet ein Sechseck, was bedeutet, dass das Pellet eine sechseckige Form aufweist. Es sei angemerkt, dass die Form des Pellets nicht immer ein regelmäßiges Sechseck, sondern auch in vielen Fällen ein unregelmäßiges Sechseck ist.
  • In 38E stellt eine gepunktete Linie einen Abschnitt zwischen einem Bereich mit einer regelmäßigen Gitteranordnung und einem anderen Bereich mit einer regelmäßigen Gitteranordnung dar, und eine gestrichelte Linie stellt die Richtung der Gitteranordnung dar. Eine deutliche Kristallkorngrenze kann auch in der Nähe der gepunkteten Linie nicht beobachtet werden. Wenn ein Gitterpunkt in der Nähe der gepunkteten Linie als Zentrum angenommen wird und die umgebenden Gitterpunkte verbunden werden, kann ein verzerrtes Sechseck gebildet werden. Das heißt, dass eine Gitteranordnung verzerrt ist, so dass die Bildung einer Kristallkorngrenze verhindert wird. Das liegt wahrscheinlich daran, dass der CAAC-OS eine Verzerrung aufgrund einer niedrigen Dichte der Atomanordnung in einer a-b-Flächenrichtung, eines interatomaren Bindungsabstandes, der durch Ersatz eines Metallelements verändert wird, und dergleichen erlauben kann.
  • Wie oben beschrieben, weist der CAAC-OS eine Ausrichtung bezüglich der c-Achse auf, seine Pellets (Nanokristalle) sind in einer a-b-Flächenrichtung verbunden, und seine Kristallstruktur weist eine Verzerrung auf. Folglich kann der CAAC-OS auch als Oxidhalbleiter, der einen Kristall enthält, der bezüglich der c-Achse ausgerichtet und bezüglich der a-b-Fläche verankert ist (c-axis-aligned a-b-plane-anchored crystal, CAA-Kristall), bezeichnet werden.
  • Der CAAC-OS ist ein Oxidhalbleiter mit hoher Kristallinität. Eindringen von Verunreinigungen, Bildung von Defekten oder dergleichen könnte die Kristallinität eines Oxidhalbleiters verringern. Dies bedeutet, dass der CAAC-OS geringe Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist.
  • Es sei angemerkt, dass die Verunreinigung ein Element, das verschieden von den Hauptkomponenten des Oxidhalbleiters ist, wie z. B. Wasserstoff, Kohlenstoff, Silizium oder ein Übergangsmetallelement, bezeichnet. Beispielsweise extrahiert ein Element (insbesondere Silizium oder dergleichen), das eine höhere Bindungsstärke an Sauerstoff aufweist als ein in einem Oxidhalbleiter enthaltenes Metallelement, Sauerstoff aus dem Oxidhalbleiter, was eine Unordnung der Atomanordnung und eine reduzierte Kristallinität des Oxidhalbleiters zur Folge hat. Ein Schwermetall, wie z. B. Eisen oder Nickel, Argon, Kohlenstoffdioxid oder dergleichen weist einen großen Atomradius (oder molekularen Radius) auf und stört daher die Atomanordnung des Oxidhalbleiters und reduziert die Kristallinität.
  • Die Eigenschaften eines Oxidhalbleiters, der Verunreinigungen oder Defekte aufweist, könnten durch Licht, Hitze oder dergleichen verändert werden. Verunreinigungen, die in dem Oxidhalbleiter enthalten sind, könnten beispielsweise als Einfangstellen für Ladungsträger oder als Ladungsträgererzeugungsquellen dienen. Beispielsweise könnte eine Sauerstofffehlstelle in dem Oxidhalbleiter als Einfangstelle für Ladungsträger oder als Ladungsträgererzeugungsquelle dienen, wenn Wasserstoff darin eingefangen wird.
  • Der CAAC-OS, der eine geringe Menge an Verunreinigungen und eine geringe Menge an Sauerstofffehlstellen aufweist, ist ein Oxidhalbleiter mit niedriger Ladungsträgerdichte. Insbesondere kann ein Oxidhalbleiter mit einer Ladungsträgerdichte von niedriger als 8 × 1011/cm3, bevorzugt niedriger als 1 × 1011/cm3, stärker bevorzugt niedriger als 1 × 1010/cm3, und höher als oder gleich 1 × 10–9/cm3 verwendet werden. Ein derartiger Oxidhalbleiter wird als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiter bezeichnet. Ein CAAC-OS weist eine niedrige Verunreinigungskonzentration und eine niedrige Dichte der Defektzustände auf. Daher kann der CAAC-OS als Oxidhalbleiter mit stabilen Eigenschaften bezeichnet werden.
  • <nc-OS>
  • Als Nächstes wird ein nc-OS beschrieben.
  • Die Analyse eines nc-OS durch XRD wird beschrieben. Wenn die Struktur eines nc-OS durch ein Out-of-Plane-Verfahren analysiert wird, erscheint kein Peak, der eine Orientierung zeigt. Das heißt, dass ein Kristall eines nc-OS keine Orientierung aufweist.
  • Wenn beispielsweise ein Elektronenstrahl mit einem Probendurchmesser von 50 nm in einer Richtung parallel zur Bildungsoberfläche auf einen 34 nm dicken Bereich eines dünnen nc-OS, der einen InGaZnO4-Kristall enthält, einfällt, wird ein ringförmiges Beugungsbild (ein Nanostrahlelektronenbeugungsbild bzw. nanobeam electron diffraction pattern), das in 39A gezeigt ist, beobachtet. 39B zeigt ein Beugungsbild, das aufgenommen wird, indem ein Elektronenstrahl mit einem Probendurchmesser von 1 nm auf dieselbe Probe einfällt. Wie in 39B gezeigt, wird eine Vielzahl von Punkten in einem ringförmigen Bereich beobachtet. Mit anderen Worten: In einem nc-OS wird mit einem Elektronenstrahl mit einem Probendurchmesser von 50 nm keine Ordnung beobachtet, aber wird mit einem Elektronenstrahl mit einem Probendurchmesser von 1 nm eine Ordnung beobachtet.
  • Des Weiteren wird, wie in 39C gezeigt, in einigen Fällen ein Elektronenbeugungsbild, in dem Punkte in Form eines ungefähr regelmäßigen Sechsecks angeordnet sind, beobachtet, wenn ein Elektronenstrahl mit einem Probendurchmesser von 1 nm auf einen Bereich mit einer Dicke von kleiner als 10 nm einfällt. Dies bedeutet, dass ein nc-OS einen gut geordneten Bereich, d. h. einen Kristall, im Dickenbereich von kleiner als 10 nm aufweist. Es sei angemerkt, dass ein Elektronenbeugungsbild mit Regelmäßigkeit in einigen Bereichen nicht beobachtet wird, weil Kristalle in verschiedenen Richtungen ausgerichtet sind.
  • 39D zeigt ein Cs-korrigiertes hochauflösendes TEM-Bild eines Querschnitts eines nc-OS, der aus der Richtung im Wesentlichen parallel zur Bildungsoberfläche beobachtet wird. In einem hochauflösenden TEM-Bild weist ein nc-OS einen Bereich, in dem ein Kristallteil, wie z. B. der in 39D durch Hilfslinien dargestellte Teil, beobachtet wird, und einen Bereich auf, in dem kein Kristallteil deutlich beobachtet wird. In den meisten Fällen ist die Größe eines Kristallteils in dem nc-OS größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere größer als oder gleich 1 nm und kleiner als oder gleich 3 nm. Es sei angemerkt, dass ein Oxidhalbleiter mit einem Kristallteil, dessen Größe größer als 10 nm und kleiner als oder gleich 100 nm ist, manchmal als mikrokristalliner Oxidhalbleiter bezeichnet wird. In einem hochauflösenden TEM-Bild des nc-OS wird beispielsweise eine Korngrenze in einigen Fällen nicht deutlich beobachtet. Es sei angemerkt, dass es eine Möglichkeit gibt, dass der Ursprung des Nanokristalls gleich demjenigen eines Pellets in einem CAAC-OS ist. Ein Kristallteil des nc-OS kann deshalb in der folgenden Beschreibung als Pellet bezeichnet werden.
  • Wie oben beschrieben, weist in dem nc-OS ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, im Besonderen ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine periodische Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallorientierung zwischen verschiedenen Pellets in dem nc-OS. Daher ist die Ausrichtung des gesamten Films nicht in Ordnung. Deshalb kann man den nc-OS von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter in Abhängigkeit von einem Analyseverfahren nicht unterscheiden.
  • Da es, wie zuvor beschrieben, keine Regelmäßigkeit der Kristallorientierung zwischen den Pellets (Nanokristallen) gibt, kann der nc-OS auch als Oxidhalbleiter, der ungeordnet ausgerichtete Nanokristalle (random aligned nanocrystals, RANC) enthält, oder als Oxidhalbleiter, der nicht ausgerichtete Nanokristalle (non-aligned nanocrystals, NANC) enthält, bezeichnet werden.
  • Der nc-OS ist ein Oxidhalbleiter, der im Vergleich zu einem amorphen Oxidhalbleiter eine hohe Regelmäßigkeit aufweist. Deshalb ist es wahrscheinlich, dass der nc-OS eine niedrigere Dichte der Defektzustände aufweist als ein a-ähnlicher OS und ein amorpher Oxidhalbleiter. Es sei angemerkt, dass es keine Regelmäßigkeit der Kristallorientierung zwischen verschiedenen Pellets in dem nc-OS gibt. Daher weist der nc-OS eine höhere Dichte der Defektzustände auf als der CAAC-OS.
  • <a-ähnlicher OS>
  • Ein a-ähnlicher OS ist ein Oxidhalbleiter mit einer Struktur, die zwischen derjenigen des nc-OS und derjenigen des amorphen Oxidhalbleiters liegt.
  • 40A und 40B sind hochauflösende Querschnitts-TEM-Bilder eines a-ähnlichen OS. 40A ist das hochauflösende Querschnitts-TEM-Bild des a-ähnlichen OS am Anfang der Elektronenbestrahlung. 40B ist das hochauflösende Querschnitts-TEM-Bild des a-ähnlichen OS nach der Elektronen-(e–-)Bestrahlung bei 4,3 × 108 e–/nm2. 40A und 40B zeigen, dass streifenförmige helle Bereiche, die sich vertikal erstrecken, in dem a-ähnlichen OS vom Anfang der Elektronenbestrahlung an beobachtet werden. Man kann auch finden, dass sich die Form des hellen Bereichs nach der Elektronenbestrahlung ändert. Es sei angemerkt, dass es sich bei dem hellen Bereich vermutlich um einen Hohlraum oder einen Bereich mit niedriger Dichte handelt.
  • Der a-ähnliche OS weist eine instabile Struktur auf, da er einen Hohlraum enthält. Um zu verifizieren, dass ein a-ähnlicher OS, im Vergleich zu einem CAAC-OS und einem nc-OS, eine instabile Struktur aufweist, wird im Folgenden eine Strukturveränderung beschrieben, die durch die Elektronenbestrahlung verursacht wird.
  • Ein a-ähnlicher OS, ein nc-OS und ein CAAC-OS werden als Proben vorbereitet. Jede der Proben ist ein In-Ga-Zn-Oxid.
  • Zuerst wird ein hochauflösendes Querschnitts-TEM-Bild jeder Probe aufgenommen. Die hochauflösenden Querschnitts-TEM-Bilder zeigen, dass alle Proben Kristallteile aufweisen.
  • Es ist bekannt, dass eine Einheitszelle eines InGaZnO4-Kristalls eine Struktur aufweist, bei der neun Schichten, d. h. drei In-O-Schichten und sechs Ga-Zn-O-Schichten, in der Richtung der c-Achse übereinander angeordnet sind. Der Abstand zwischen den benachbarten Schichten ist gleich dem Gitterabstand auf der (009)-Fläche (auch als d-Wert (d value) bezeichnet). Der Wert berechnet sich aus einer Kristallstrukturanalyse zu 0,29 nm. Daher wird ein Abschnitt, in dem der Abstand zwischen Gitter-Randzonen größer als oder gleich 0,28 nm und kleiner als oder gleich 0,30 nm ist, in der folgenden Beschreibung als Kristallteil von InGaZnO4 angesehen. Jede Gitter-Randzone entspricht der a-b-Fläche des InGaZnO4-Kristalls.
  • 41 zeigt eine Veränderung der durchschnittlichen Größe von Kristallteilen (an 22 Punkten bis 30 Punkten) in jeder Probe. Es sei angemerkt, dass die Größe eines Kristallteils der Länge einer Gitter-Randzone entspricht. 41 deutet darauf hin, dass die Größe eines Kristallteils in dem a-ähnlichen OS mit der Zunahme der kumulativen Elektronendosis bei, z. B., der Aufnahme der TEM-Bilder zunimmt. Wie in 41 gezeigt, wächst ein Kristallteil, der am Anfang der TEM-Beobachtung ungefähr 1,2 nm misst (auch als anfänglicher Kern (initial nucleus) bezeichnet), bis zu einer Größe von ungefähr 1,9 nm bei einer kumulativen Elektronen-(e–-)Dosis von 4,2 × 108 e–/nm2. Die Größe eines Kristallteils in dem nc-OS und dem CAAC-OS verändert sich im Gegensatz dazu in nur geringem Maße vom Anfang der Elektronenbestrahlung bis zu einer kumulativen Elektronendosis von 4,2 × 108 e–/nm2. Wie in 41 gezeigt, sind die Größen der Kristallteile in einem nc-OS und einem CAAC-OS ungefähr 1,3 nm bzw. ungefähr 1,8 nm, unabhängig von der kumulativen Elektronendosis. Für die Elektronenstrahlbestrahlung und TEM-Beobachtung wurde ein Transmissionselektronenmikroskop, Hitachi H-9000NAR, verwendet. Die Bedingungen für die Elektronenstrahlbestrahlung waren wie folgt: Die Beschleunigungsspannung betrug 300 kV; die Stromdichte betrug 6,7 × 105 e–/nm2·s); und der Durchmesser eines Bestrahlungsbereichs betrug 230 nm.
  • Auf diese Weise wird das Wachstum des Kristallteils in dem a-ähnlichen OS in einigen Fällen durch Elektronenbestrahlung angeregt. In dem nc-OS und dem CAAC-OS wird im Gegensatz dazu das Wachstum des Kristallteils durch Elektronenbestrahlung kaum angeregt. Deshalb weist der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine instabile Struktur auf.
  • Der a-ähnliche OS weist eine niedrigere Dichte auf als der nc-OS und der CAAC-OS, da er einen Hohlraum enthält. Die Dichte des a-ähnlichen OS ist insbesondere höher als oder gleich 78,6% und niedriger als 92,3% der Dichte des einkristallinen Oxidhalbleiters mit der gleichen Zusammensetzung. Die Dichte des nc-OS und die Dichte des CAAC-OS sind jeweils höher als oder gleich 92,3% und niedriger als 100% der Dichte des einkristallinen Oxidhalbleiters mit der gleichen Zusammensetzung. Es sei angemerkt, dass es schwierig ist, einen Oxidhalbleiter mit einer Dichte, die niedriger als 78% der Dichte des einkristallinen Oxidhalbleiters ist, abzuscheiden.
  • Im Falle eines Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 ist beispielsweise die Dichte eines Einkristalls InGaZnO4 mit einer rhomboedrischen Kristallstruktur 6,357 g/cm3. Dementsprechend ist im Falle des Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 die Dichte des a-ähnlichen OS höher als oder gleich 5,0 g/cm3 und niedriger als 5,9 g/cm3. Im Falle des Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 sind beispielsweise die Dichte des nc-OS und die Dichte des CAAC-OS jeweils höher als oder gleich 5,9 g/cm3 und niedriger als 6,3 g/cm3.
  • Es sei angemerkt, dass in dem Fall, in dem ein Oxidhalbleiter mit einer bestimmten Zusammensetzung in einer einkristallinen Struktur nicht vorhanden ist, einkristalline Oxidhalbleiter mit verschiedenen Zusammensetzungen in einem angemessenen Verhältnis kombiniert werden, was ermöglicht, die Dichte, die derjenigen eines einkristallinen Oxidhalbleiters mit der gewünschten Zusammensetzung entspricht, zu berechnen. Die Dichte eines einkristallinen Oxidhalbleiters mit der gewünschten Zusammensetzung kann aus einem gewichteten Durchschnitt entsprechend dem Kombinationsverhältnis der einkristallinen Oxidhalbleiter mit verschiedenen Zusammensetzungen berechnet werden. Es sei angemerkt, dass es bevorzugt wird, möglichst wenige Arten von einkristallinen Oxidhalbleitern für die Berechnung der Dichte zu verwenden.
  • Wie oben beschrieben, weisen Oxidhalbleiter verschiedene Strukturen und verschiedene Eigenschaften auf. Es sei angemerkt, dass ein Oxidhalbleiter eine mehrschichtige Schicht, die beispielsweise zwei oder mehr Filme aus einem amorphen Oxidhalbleiter, einem a-ähnlichen OS, einem nc-OS und einem CAAC-OS umfasst, sein kann.
  • <CAC-Zusammensetzung>
  • Die Zusammensetzung eines Komplementär-Oxidhalbleiters mit wolkenartiger Ausrichtung (cloud aligned complementary oxide semiconductor, CAC-OS) wird nachstehend beschrieben, der bei einer Ausführungsform der vorliegenden Erfindung verwendet werden kann.
  • Der CAC-OS bezeichnet beispielsweise eine Zusammensetzung eines Materials, bei der Elemente, die in einem Oxidhalbleiter enthalten sind, ungleichmäßig verteilt sind. Das Material, das ungleichmäßig verteilte Elemente enthält, weist eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 2 nm oder eine ähnliche Größe auf. Es sei angemerkt, dass in der folgenden Beschreibung eines Oxidhalbleiters ein Zustand, in dem ein oder mehrere Metallelement/e ungleichmäßig verteilt ist/sind und Bereiche, die das/die Metallelement/e enthalten, vermischt sind, als Mosaikmuster oder patchartiges Muster bezeichnet wird. Der Bereich weist eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 2 nm oder eine ähnliche Größe auf.
  • Beispielsweise weist hinsichtlich eines In-Ga-Zn-Oxides (nachstehend auch als IGZO bezeichnet) CAC-IGZO eine Zusammensetzung auf, bei der Materialien in Indiumoxid (InOX1, wobei X1 eine reelle Zahl von größer als 0 ist) oder Indiumzinkoxid (InX2ZnY2OZ2, wobei X2, Y2 und Z2 reelle Zahlen von größer als 0 sind) und in Galliumoxid (GaOX3, wobei X3 eine reelle Zahl von größer als 0 ist), Galliumzinkoxid (GaX4ZnY4OZ4, wobei X4, Y4 und Z4 reelle Zahlen von größer als 0 sind) oder dergleichen geteilt werden, und ein Mosaikmuster wird gebildet. Dann werden InOX1 und InX2ZnY2OZ2, welche das Mosaikmuster bilden, in dem Film gleichmäßig verteilt. Diese Zusammensetzung wird auch als wolkenartige Zusammensetzung bezeichnet.
  • Das heißt, dass das CAC-IGZO ein Verbundoxidhalbleiter mit einer Zusammensetzung ist, bei der ein Bereich, der GaOX3 als Hauptkomponente enthält, und ein Bereich, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält, gemischt sind. Es sei angemerkt, dass in dieser Beschreibung, wenn beispielsweise das Atomverhältnis von In zu einem Element M in einem ersten Bereich größer ist als das Atomverhältnis von In zu dem Element M in einem zweiten Bereich, der erste Bereich eine höhere Konzentration von In aufweist als der zweite Bereich.
  • Es sei angemerkt, dass eine Verbindung, die In, Ga, Zn und O enthält, auch als IGZO bekannt ist. Typische Beispiele für IGZO umfassen eine kristalline Verbindung, die durch InGaO3(ZnO)m1 dargestellt wird (m1 ist eine natürliche Zahl) und eine kristalline Verbindung, die durch In(1+x0)Ga(1-x0)O3(ZnO)m0 dargestellt wird (–1 ≤ x0 ≤ 1; m0 ist eine vorgegebene Zahl).
  • Die vorstehenden kristallinen Verbindungen weisen eine einkristalline Struktur, eine polykristalline Struktur oder eine CAAC-Struktur auf. Es sei angemerkt, dass die CAAC-Struktur eine Kristallstruktur ist, bei der eine Vielzahl von IGZO-Nanokristallen eine Ausrichtung hinsichtlich der c-Achse aufweist und in der Richtung der a-b-Ebene ohne Ausrichtung miteinander verbunden ist.
  • Andererseits betrifft der CAC die Materialzusammensetzung. Bei einem CAC-Material, das In, Ga, Zn und O enthält, sind Bereiche, in denen Nanoteilchen, die Ga als Hauptkomponente enthalten, teilweise beobachtet werden, und Bereiche, in denen Nanoteilchen, die In als Hauptkomponente enthalten, teilweise beobachtet werden, unregelmäßig dispergiert, um ein Mosaikmuster zu bilden. Folglich ist die Kristallstruktur für die CAC-Zusammensetzung ein Sekundärelement.
  • Es sei angemerkt, dass bei der CAC-Zusammensetzung eine mehrschichtige Struktur, die zwei oder mehrere Filme mit unterschiedlichen Atomverhältnissen beinhaltet, nicht enthalten ist. Beispielsweise ist eine zweischichtige Struktur aus einem Film, der In als Hauptkomponente enthält, und einem Film, der Ga als Hauptkomponente enthält, nicht enthalten.
  • Eine Grenze zwischen dem Bereich, der GaOX3 als Hauptkomponente enthält, und dem Bereich, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält, wird in einigen Fällen nicht deutlich beobachtet.
  • <Analyse des CAC-IGZO>
  • Als Nächstes werden Messergebnisse eines Oxidhalbleiters über einem Substrat durch verschiedene Verfahren beschrieben.
  • <<Struktur von Proben und Ausbildungsverfahren dafür>>
  • Im Folgenden werden neun Proben einer Ausführungsform der vorliegenden Erfindung beschrieben. Die Proben werden bei verschiedenen Substrattemperaturen und mit verschiedenen Verhältnissen einer Durchflussmenge eines Sauerstoffgases bei der Ausbildung des Oxidhalbleiters ausgebildet. Es sei angemerkt, dass jede Probe ein Substrat und einen Oxidhalbleiter über dem Substrat beinhaltet.
  • Ein Verfahren zum Ausbilden der Probe wird beschrieben.
  • Ein Glassubstrat wird als Substrat verwendet. Über dem Glassubstrat wird ein 100 nm dickes In-Ga-Zn-Oxid als Oxidhalbleiter mit einer Sputtereinrichtung ausgebildet. Die Ausbildungsbedingungen sind wie folgt: Der Druck in einer Kammer ist 0,6 Pa, und ein Oxidtarget (mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1) wird als Target verwendet. Das Oxidtarget, das in der Sputtereinrichtung bereitgestellt wird, wird mit einer AC-Leistung von 2500 W versorgt.
  • Bezüglich der Bedingungen bei der Ausbildung des Oxides der neun Proben wird die Substrattemperatur auf eine Temperatur, die nicht durch eine absichtliche Erwärmung erhöht wird (nachstehend wird eine derartige Temperatur auch als R. T. bezeichnet), 130°C und 170°C eingestellt. Das Verhältnis einer Durchflussmenge eines Sauerstoffgases zu einer Durchflussmenge eines Gasgemisches von Ar und Sauerstoff (auch als Sauerstoffgas-Durchflussmengenverhältnis bezeichnet) wird auf 10%, 30% und 100% eingestellt.
  • <<Analyse durch Röntgenstrahlbeugung>>
  • In diesem Abschnitt werden Messergebnisse der Röntgenstrahlbeugung (X-ray diffraction, XRD) an den neun Proben beschrieben. Als XRD-Einrichtung wird D8 ADVANCE, hergestellt von Bruker AXS, verwendet. Die Bedingungen sind wie folgt: Das Scannen bzw. Abtasten wird durch ein Out-of-Plane-Verfahren bei θ/2θ durchgeführt, der Scan- bzw. Abtastbereich ist 15 Grad bis 50 Grad, die Schrittweite ist 0,02 Grad, und die Scan- bzw. Abtastrate ist 3,0 Grad/Min.
  • 68 zeigt XRD-Spektren, die durch ein Out-of-Plane-Verfahren gemessen wurden. In 68 zeigt die oberste Zeile die Messergebnisse der Proben, die bei einer Substrattemperatur von 170°C ausgebildet wurden; die mittlere Zeile zeigt die Messergebnisse der Proben, die bei einer Substrattemperatur von 130°C ausgebildet wurden; die unterste Zeile zeigt die Messergebnisse der Proben, die bei einer Substrattemperatur von R. T. ausgebildet wurden. Die linke Spalte zeigt die Messergebnisse der Proben, die mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurden; die mittlere Spalte zeigt die Messergebnisse der Proben, die mit einem Sauerstoffgas-Durchflussmengenverhältnis von 30% ausgebildet wurden; die rechte Spalte zeigt die Messergebnisse der Proben, die mit einem Sauerstoffgas-Durchflussmengenverhältnis von 100% ausgebildet wurden.
  • Je höher die Substrattemperatur bei der Ausbildung oder je höher das Sauerstoffgas-Durchflussmengenverhältnis bei der Ausbildung bei den XRD-Spektren in 68 ist, desto höher ist die Intensität des Peaks bei ungefähr 2θ = 31°. Es sei angemerkt, dass es festgelegt wird, dass der Peak bei ungefähr 2θ = 31° auf eine kristalline IGZO-Verbindung zurückzuführen ist, deren c-Achsen in einer Richtung im Wesentlichen senkrecht zu einer Bildungsoberfläche oder einer nach oben weisenden Oberfläche der kristallinen IGZO-Verbindung ausgerichtet sind (eine derartige Verbindung wird auch als IGZO mit Ausrichtung bezüglich der c-Achse (CAAC) bezeichnet).
  • Wie in den XRD-Spektren in 68 gezeigt, wird ein Peak weniger deutlich, wenn die Substrattemperatur bei der Ausbildung niedriger oder das Sauerstoffgas-Durchflussmengenverhältnis bei der Ausbildung niedriger ist. Folglich wird es festgelegt, dass es keine Ausrichtung bezüglich der a-b-Flächenrichtung und der c-Achsenrichtung in den Messbereichen der Proben gibt, die bei einer niedrigeren Substrattemperatur oder mit einem niedrigeren Sauerstoffgas-Durchflussmengenverhältnis ausgebildet wurden.
  • <<Analyse mittels eines Elektronenmikroskops>>
  • In diesem Abschnitt werden die Beobachtungs- und Analysenergebnisse der Proben, die bei einer Substrattemperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurden, mittels eines Rastertransmissionselektronenmikroskops mit ringförmigem Dunkelfeld bei großem Winkel (high-angle annular dark-field scanning transmission electron microscope, HAADF-STEM) beschrieben. Ein Bild, das mit einem HAADF-STEM aufgenommen wird, wird auch als TEM-Bild bezeichnet.
  • Die Ergebnisse der Bildanalyse von Draufsichtbildern und Querschnittsbilden, die mittels eines HAADF-STEM aufgenommen wurden (auch als Draufsicht-TEM-Bilder bzw. Querschnitts-TEM-Bilder bezeichnet), werden beschrieben. Die TEM-Bilder werden mit einer Funktion zum Korrigieren der sphärischen Aberration beobachtet. Die HAADF-STEM-Bilder werden mittels eines Analyse-Elektronenmikroskops mit atomarer Auflösung (atomic resolution analytical electron microscope), JEM-ARM200F, hergestellt von JEOL Ltd., unter den folgenden Bedingungen aufgenommen: Die Beschleunigungsspannung ist 200 kV, und eine Bestrahlung mit einem Elektronenstrahl mit einem Durchmesser von ungefähr 0,1 nm wird durchgeführt.
  • 69A ist ein Draufsicht-TEM-Bild der Probe, die bei einer Substrattemperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurde. 69B ist ein Querschnitts-TEM-Bild der Probe, die bei einer Temperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurde.
  • <<Analyse von Elektronenbeugungsbildern>>
  • In diesem Abschnitt werden Elektronenbeugungsbilder beschrieben, die durch Bestrahlung der Probe, die bei einer Substrattemperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurde, mit einem Elektronenstrahl mit einem Probendurchmesser von 1 nm (auch als Nanostrahl bezeichnet) erhalten wurden.
  • Elektronenbeugungsmuster von Punkten, die durch schwarze Punkte a1, a2, a3, a4 und a5 in dem Draufsicht-TEM-Bild in 69A der Probe dargestellt werden, die bei einer Substrattemperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurde, werden beobachtet. Es sei angemerkt, dass die Elektronenbeugungsmuster beobachtet werden, während die Bestrahlung mit einem Elektronenstrahl bei einer konstanten Rate 35 Sekunden lang durchgeführt wird. 69C, 69D, 69E, 69F und 69G zeigen die Ergebnisse der Punkte, die durch die schwarzen Punkte a1, a2, a3, a4 bzw. a5 dargestellt werden.
  • In 69C, 69D, 69E, 69F und 69G können Bereiche mit hoher Leuchtdichte in Kreisform (Ringform) gezeigt werden. Des Weiteren kann eine Vielzahl von Punkten in einer ringförmigen Form gezeigt werden.
  • Elektronenbeugungsmuster von Punkten, die durch schwarze Punkte b1, b2, b3, b4 und b5 in dem Draufsicht-TEM-Bild in 69B der Probe dargestellt werden, die bei einer Temperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurde, werden beobachtet. 69H, 69I, 69J, 69K und 69L zeigen die Ergebnisse der Punkte, die durch die schwarzen Punkte b1, b2, b3, b4 bzw. b5 dargestellt werden.
  • In 69H, 69I, 69J, 69K und 69L können Bereiche mit hoher Leuchtdichte in Ringform gezeigt werden. Des Weiteren kann eine Vielzahl von Punkten in einer ringförmigen Form gezeigt werden.
  • Wenn beispielsweise ein Elektronenstrahl mit einem Probendurchmesser von 300 nm in einer Richtung, die parallel zur Probenoberfläche ist, auf einen CAAC-OS mit einem InGaZnO4-Kristall einfällt, wird ein Beugungsbild erhalten, das einen Punkt aufweist, der auf die (009)-Fläche eines InGaZnO4-Kristalls zurückzuführen ist. Das heißt, dass der CAAC-OS eine Ausrichtung bezüglich der c-Achse aufweist und dass die c-Achsen in der Richtung im Wesentlichen senkrecht zur Bildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS ausgerichtet sind. Währenddessen wird ein ringförmiges Beugungsbild gezeigt, wenn ein Elektronenstrahl mit einem Probendurchmesser von 300 nm in einer Richtung, die senkrecht zur Probenfläche ist, auf dieselbe Probe einfällt. Das heißt: Es wird festgelegt, dass der CAAC-OS weder eine Ausrichtung bezüglich der a-Achse noch eine Ausrichtung bezüglich der b-Achse aufweist.
  • Außerdem wird ein einem Halo-Muster (halo pattern) ähnliches Beugungsbild beobachtet, wenn ein Oxidhalbleiter mit einem Nanokristall (nanocrystalline oxide semiconductor (nc-OS)) einer Elektronenbeugung mittels eines Elektronenstrahls mit einem großen Probendurchmesser (z. B. 50 nm oder größer) unterzogen wird. Währenddessen werden helle Punkte in einem Nanostrahl-Elektronenbeugungsbild (nanobeam electron diffraction pattern) des nc-OS gezeigt, das aufgenommen wird, indem ein Elektronenstrahl mit einem kleinen Probendurchmesser (z. B. kleiner als 50 nm) angewendet wird. In einem Nanostrahl-Elektronenbeugungsbild des nc-OS werden ferner in einigen Fällen Bereiche mit hoher Leuchtdichte in Kreisform (Ringform) gezeigt. In einem Nanostrahl-Elektronenbeugungsbild des nc-OS wird in einigen Fällen auch eine Vielzahl von hellen Punkten in einer ringförmigen Form gezeigt.
  • Das Elektronenbeugungsbild der Probe, die bei einer Substrattemperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurde, weist Bereiche mit hoher Leuchtdichte in Ringform auf, und eine Vielzahl von hellen Punkten erscheint in der ringförmigen Form. Folglich erstellt die Probe, die bei einer Substrattemperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurde, ein Elektronenbeugungsbild, das demjenigen des nc-OS ähnlich ist, und zeigt keine Ausrichtung in der Richtung der Draufsicht und der Querschnittsrichtung.
  • Entsprechend dem vorstehend beschriebenen Inhalt ist es wahrscheinlich, dass ein Oxidhalbleiter, der bei einer niedrigen Substrattemperatur oder mit einem niedrigen Sauerstoffgas-Durchflussmengenverhältnis ausgebildet wird, Eigenschaften aufweist, die sich deutlich von denjenigen eines Oxidhalbleiterfilms mit einer amorphen Struktur und eines Oxidhalbleiterfilms mit einer einkristallinen Struktur unterscheiden.
  • <<Elementanalyse>>
  • In diesem Abschnitt werden die Analyseergebnisse von Elementen beschrieben, die in der Probe enthalten sind, die bei einer Substrattemperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurde. Für die Analyse werden durch eine energiedispersive Röntgenspektroskopie (energy dispersive X-ray spectroscopy, EDX) EDX-Mappingsbilder erhalten. Ein energiedispersiver Röntgenspektrometer AnalysisStation JED-2300T, hergestellt von JEOL Ltd., wird als Elementanalysegerät bei der EDX-Messung verwendet. Ein Si-Driftdetektor wird verwendet, um einen Röntgenstrahl, der von der Probe emittiert wird, zu detektieren.
  • Bei der EDX-Messung wird ein EDX-Spektrum eines Punktes erhalten, indem die Bestrahlung mit einem Elektronenstrahl an dem Punkt in einem zu detektierenden Bereich einer Probe durchgeführt wird und die Energie des charakteristischen Röntgenstrahls der Probe, der durch die Bestrahlung erzeugt wird, und dessen Frequenz gemessen werden. Bei dieser Ausführungsform werden Peaks eines EDX-Spektrums des Punktes dem Elektronenübergang in die L-Schale bei einem In-Atom, dem Elektronenübergang in die K-Schale bei einem Ga-Atom sowie dem Elektronenübergang in die K-Schale bei einem Zn-Atom und in die K-Schale bei einem O-Atom untergelegt, und die Anteile der Atome in dem Punkt werden berechnet. Ein EDX-Mappingsbild, das Verteilungen der Anteile der Atome darstellt, kann durch diesen Prozess in einem zu analysierenden Bereich einer Probe erhalten.
  • 70A bis 3C zeigen EDX-Mappingsbilder im Querschnitt der Probe, die bei einer Substrattemperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurde. 70A zeigt ein EDX-Mappingsbild von Ga-Atomen. Der Anteil der Ga-Atomen in allen Atomen ist 1,18 Atom-% bis 18,64 Atom-%. 70B zeigt ein EDX-Mappingsbild von In-Atomen. Der Anteil der In-Atomen in allen Atomen ist 9,28 Atom-% bis 33,74 Atom-%. 70C zeigt ein EDX-Mappingsbild von Zn-Atomen. Der Anteil der Zn-Atomen in allen Atomen ist 6,69 Atom-% bis 24,99 Atom-%. 70A bis 70C zeigen den gleichen Bereich im Querschnitt der Probe, die bei einer Substrattemperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurde. In den EDX-Mappingsbildern wird der Anteil eines Elements durch Graustufe dargestellt. Je mehr gemessene Atome in einem Bereich, desto heller der Bereich. Je weniger gemessene Atome in einem Bereich, desto dunkler der Bereich. Die Vergrößerung der EDX-Mappingsbilder in 70A bis 70C ist 7200000-fach.
  • Die EDX-Mappingsbilder in 70A bis 70C zeigen eine relative Verteilung der Helligkeit, die darauf hindeutet, dass jedes Element eine Verteilung in der Probe aufweist, die bei einer Substrattemperatur von R. T. und mit einem Sauerstoffgas-Durchflussmengenverhältnis von 10% ausgebildet wurde. Bereiche, die durch durchgezogene Linien umgeben werden, und Bereiche, die durch gestrichelte Linien umgeben werden, in 70A bis 70C werden untersucht.
  • In 70A nimmt ein relativ dunkler Bereich eine große Fläche in dem Bereich ein, der durch die durchgezogene Linie umgeben wird, während ein relativ heller Bereich eine große Fläche in dem Bereich einnimmt, der durch die gestrichelte Linie umgeben wird. In 70B nimmt ein relativ heller Bereich eine große Fläche in dem Bereich ein, der durch die durchgezogene Linie umgeben wird, während ein relativ dunkler Bereich eine große Fläche in dem Bereich einnimmt, der durch die gestrichelte Linie umgeben wird.
  • Das heißt: Die Bereiche, die durch die durchgezogenen Linien umgeben werden, sind Bereiche, die eine relativ große Anzahl von In-Atomen aufweisen, und die Bereiche, die durch die gestrichelten Linien umgeben werden, sind Bereiche, die eine relativ kleine Anzahl von In-Atomen aufweisen. In 70C ist der rechte Abschnitt des Bereichs, der durch die durchgezogene Linie umgeben wird, ist relativ hell, und der linke Bereich davon ist relativ dunkel. Daher ist der Bereich, der durch die durchgezogene Linie umgeben wird, ein Bereich, der InX2ZnY2OZ2, InOX1 und dergleichen als Hauptkomponenten enthält.
  • Der Bereich, der durch die durchgezogene Linie umgeben wird, ist ein Bereich, die eine relativ große Anzahl von Ga-Atomen aufweist, und der Bereich, der durch die gestrichelte Linie umgeben wird, ist ein Bereich, der eine relativ kleine Anzahl von Ga-Atomen aufweist. In 70C ist der obere linke Abschnitt des Bereichs, der durch die gestrichelte Linie umgeben wird, ist relativ hell, und der untere rechte Bereich davon ist relativ dunkel. Daher ist der Bereich, der durch die gestrichelte Linie umgeben wird, ist ein Bereich, der GaOX3, GaX4ZnY4OZ4 und dergleichen als Hauptkomponenten enthält.
  • Des Weiteren werden wie in 70A bis 70C die In-Atome relativ mehr gleichmäßig verteilt als die Ga-Atome, und Bereiche, die InOX1 als Hauptkomponente enthalten, werden anscheinend durch einen Bereich, der InX2ZnY2OZ2 als Hauptkomponente enthält, miteinander verbunden. Daher erstrecken sich die Bereiche, die InX2ZnY2OZ2 und InOX1 als Hauptkomponente enthalten, wie eine Wolke.
  • Ein In-Ga-Zn-Oxid mit einer Zusammensetzung, bei der die Bereiche, die GaOX3 als Hauptkomponente enthalten, und die Bereiche, die InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthalten, ungleichmäßig verteilt und gemischt werden, kann als CAC-IGZO bezeichnet werden.
  • Die Kristallstruktur von CAC-IGZO umfasst eine nc-Struktur. In einem Elektronenbeugungsbild des CAC-IGZO mit der nc-Struktur erscheinen einige oder mehr helle Punkte, zusätzlich zu hellen Punkten, die auf IGZO mit einem Einkristall, einem Polykristall oder einem CAAC zurückzuführen sind. Alternativ wird, zusätzlich zu den einigen oder mehr hellen Punkten, die Kristallstruktur derart definiert, dass sie Bereiche mit hoher Leuchtdichte aufweist, die in Ringform erscheinen.
  • Wie in 70A bis 70C gezeigt, weist jeder der Bereiche, die GaOX3 als Hauptkomponente enthalten, und der Bereiche, die InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthalten, eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, oder größer als oder gleich 1 nm und kleiner als oder gleich 3 nm auf. Es sei angemerkt, dass eine Größe eines Bereichs, der jedes Metallelement als Hauptkomponente enthält, vorzugsweise größer als oder gleich 1 nm und kleiner als oder gleich 2 nm in den EDX-Mappingsbildern ist.
  • Wie oben beschrieben, weist CAC-IGZO eine Struktur auf, die sich von derjenigen einer IGZO-Verbindung unterscheidet, in der Metallelemente gleichmäßig verteilt sind, und es weist Eigenschaften auf, die sich von denjenigen der IGZO-Verbindung unterscheiden. Das heißt, dass in CAC-IGZO Bereiche, die GaOX3 oder dergleichen als Hauptkomponente enthalten, und Bereiche, die InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthalten, getrennt sind, um ein Mosaikmuster zu bilden. Folglich komplementieren dann, wenn CAC-IGZO für ein Halbleiterelement verwendet wird, die Eigenschaft, die aus GaOX3 oder dergleichen stammt, und die Eigenschaft, die aus InX2ZnY2OZ2 oder InOX1 stammt, wodurch ein hoher Durchlassstrom (Ion) und eine hohe Feldeffektbeweglichkeit (μ) erhalten werden können.
  • Ein Halbleiterelement, das CAC-IGZO enthält, weist eine hohe Zuverlässigkeit auf. Daher wird CAC-IGZO in unterschiedlichen Halbleitervorrichtungen, wie typischerweise einer Anzeige, vorteilhaft verwendet.
  • Diese Ausführungsform kann mit einer beliebigen der anderen Ausführungsformen und mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird ein Beispiel für eine Schaltung, die den Transistor einer Ausführungsform der vorliegenden Erfindung beinhaltet, anhand von Zeichnungen beschrieben.
  • <Querschnittsstruktur>
  • 42A ist eine Querschnittsansicht einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung. In 42A bezeichnen die X1-X2-Richtung und die Y1-Y2-Richtung eine Kanallängsrichtung bzw. Kanalbreitenrichtung. Die Halbleitervorrichtung in 42A beinhaltet in einem unteren Abschnitt einen Transistor 2200, bei dem ein erstes Halbleitermaterial verwendet wird, und in einem oberen Abschnitt einen Transistor 2100, bei dem ein zweites Halbleitermaterial verwendet wird. In 42A wird ein Beispiel beschrieben, in dem der Transistor, der als Beispiel bei der vorstehenden Ausführungsform beschrieben worden ist, als der Transistor 2100, bei dem das zweite Halbleitermaterial verwendet wird, verwendet wird. Eine Querschnittsansicht der Transistoren in einer Kanallängsrichtung ist auf der linken Seite einer Strichpunktlinie gezeigt, und eine Querschnittsansicht der Transistoren in einer Kanalbreitenrichtung ist auf der rechten Seite der Strichpunktlinie gezeigt.
  • Hier wird es bevorzugt, dass es sich bei dem ersten Halbleitermaterial und dem zweiten Halbleitermaterial um Materialien mit verschiedenen Bandlücken handelt. Es kann sich bei dem ersten Halbleitermaterial beispielsweise um ein Halbleitermaterial, das verschieden von einem Oxidhalbleiter ist, handeln (Beispiele für ein derartiges Halbleitermaterial umfassen Silizium (darunter auch gestrecktes Silizium), Germanium, Siliziumgermanium, Siliziumcarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid und einen organischen Halbleiter), und es kann sich bei dem zweiten Halbleitermaterial um einen Oxidhalbleiter handeln. Ein Transistor, bei dem ein Material, das verschieden von einem Oxidhalbleiter ist, wie z. B. einkristallines Silizium, verwendet wird, kann leicht mit hoher Geschwindigkeit arbeiten. Im Gegensatz dazu kann ein Transistor, bei dem ein Oxidhalbleiter verwendet wird und beispielhaft bei der vorstehenden Ausführungsform beschrieben worden ist, einen kleinen Subthreshold-Swing-Wert (S-Wert) und eine sehr kleine Struktur aufweisen. Des Weiteren kann der Transistor aufgrund seiner hohen Umschaltgeschwindigkeit mit hoher Geschwindigkeit arbeiten und weist aufgrund seines niedrigen Sperrstroms einen niedrigen Leckstrom auf.
  • Der Transistor 2200 kann entweder ein n-Kanal-Transistor oder ein p-Kanal-Transistor sein, und ein geeigneter Transistor kann entsprechend einer Schaltung verwendet werden. Des Weiteren ist die konkrete Struktur der Halbleitervorrichtung, wie z. B. das Material oder die Struktur, das/die für die Halbleitervorrichtung verwendet wird, abgesehen von der Verwendung des Transistors einer Ausführungsform der vorliegenden Erfindung, bei dem ein Oxidhalbleiter verwendet wird, nicht notwendigerweise auf die hier beschriebenen Strukturen beschränkt.
  • 42A stellt eine Struktur dar, bei der der Transistor 2100 über dem Transistor 2200 bereitgestellt ist, wobei ein Isolator 2201 und ein Isolator 2207 dazwischen angeordnet sind. Eine Vielzahl von Leitungen 2202 ist zwischen dem Transistor 2200 und dem Transistor 2100 angeordnet. Darüber hinaus sind Leitungen und Elektroden, die über und unter den Isolatoren angeordnet sind, über eine Vielzahl von Steckern 2203, die in den Isolatoren eingebettet sind, elektrisch miteinander verbunden. Ein Isolator 2204, der den Transistor 2100 bedeckt, und eine Leitung 2205 über dem Isolator 2204 sind bereitgestellt.
  • Die Schichtanordnung aus den zwei Arten von Transistoren verringert die Fläche, die von der Schaltung belegt wird, was ermöglicht, dass eine Vielzahl von Schaltungen hochintegriert ist.
  • Hier schließt in dem Fall, in dem ein auf Silizium basierendes Halbleitermaterial für den Transistor 2200 in einem unteren Abschnitt verwendet wird, Wasserstoff in einem Isolator, der in der Nähe des Halbleiterfilms des Transistors 2200 angeordnet ist, offene Bindungen von Silizium ab; folglich kann die Zuverlässigkeit des Transistors 2200 verbessert werden. Währenddessen wird in dem Fall, in dem ein Oxidhalbleiter für den Transistor 2100 in einem oberen Abschnitt verwendet wird, Wasserstoff in einem Isolator, der in der Nähe des Halbleiterfilms des Transistors 2100 angeordnet ist, zu einem Faktor der Erzeugung von Ladungsträgern in dem Oxidhalbleiter; deswegen könnte die Zuverlässigkeit des Transistors 2100 reduziert werden. Deshalb ist in dem Fall, in dem der Transistor 2100, bei dem ein Oxidhalbleiter verwendet wird, über dem Transistor 2200, bei dem ein auf Silizium basierendes Halbleitermaterial verwendet wird, angeordnet ist, besonders wirksam, dass der Isolator 2207 mit einer Funktion zum Verhindern einer Diffusion von Wasserstoff zwischen den Transistoren 2100 und 2200 angeordnet ist. Der Isolator 2207 lässt Wasserstoff im unteren Abschnitt verbleiben, wodurch die Zuverlässigkeit des Transistors 2200 verbessert werden kann. Zusätzlich kann auch die Zuverlässigkeit des Transistors 2100 verbessert werden, da der Isolator 2207 eine Diffusion von Wasserstoff von dem unteren Abschnitt in den oberen Abschnitt unterdrückt.
  • Der Isolator 2207 kann beispielsweise unter Verwendung von Aluminiumoxid, Aluminiumoxynitrid, Galliumoxid, Galliumoxynitrid, Yttriumoxid, Yttriumoxynitrid, Hafniumoxid, Hafniumoxynitrid oder Yttrium-stabilisiertem Zirkonoxid (YSZ) ausgebildet sein.
  • Darüber hinaus ist vorzugsweise ein Sperrfilm mit einer Funktion zum Verhindern einer Diffusion von Wasserstoff über dem Transistor 2100 ausgebildet, um den einen Oxidhalbleiterfilm beinhaltenden Transistor 2100 zu bedecken. Für den Sperrfilm kann ein Material verwendet werden, das demjenigen des Isolators 2207 ähnlich ist, und insbesondere wird ein Aluminiumoxidfilm vorzugsweise verwendet. Der Aluminiumoxidfilm weist einen hohen Sperreffekt auf, um ein Durchdringen sowohl von Sauerstoff als auch von Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, zu verhindern. Auf diese Weise können unter Verwendung des Aluminiumoxidfilms als Sperrfilm, der den Transistor 2100 bedeckt, eine Abgabe von Sauerstoff von dem Oxidhalbleiterfilm, der in dem Transistor 2100 enthalten ist, und ein Eindringen von Wasser und Wasserstoff in den Oxidhalbleiterfilm verhindert werden. Es sei angemerkt, dass als Sperrfilm der Isolator 2204 mit einer mehrschichtigen Struktur verwendet werden kann, oder der Sperrfilm unter dem Isolator 2204 bereitgestellt werden kann.
  • Es sei angemerkt, dass der Transistor 2200, ohne Beschränkung auf einen Planartransistor (planar type transistor), ein Transistor unterschiedlicher Art sein kann. Es kann sich bei dem Transistor 2200 beispielsweise um einen Fin-Transistor (fin-type transistor), einen Tri-Gate-Transistor (tri-gate transistor) oder dergleichen handeln. Ein Beispiel für eine Querschnittsansicht in diesem Fall ist in 42D dargestellt. Ein Isolator 2212 ist über einem Halbleitersubstrat 2211 angeordnet. Das Halbleitersubstrat 2211 weist einen vorspringenden Abschnitt mit einer dünnen Spitze (auch als Flosse (fin) bezeichnet) auf. Es sei angemerkt, dass ein Isolator über dem vorspringenden Abschnitt bereitgestellt sein kann. Der vorspringende Abschnitt weist nicht immer die dünne Spitze auf; es werden beispielsweise ein vorspringender Abschnitt mit einem quaderförmigen vorspringenden Teil und ein vorspringender Abschnitt mit einer dicken Spitze erlaubt. Ein Gate-Isolator 2214 ist über dem vorspringenden Abschnitt des Halbleitersubstrats 2211 bereitgestellt, und eine Gate-Elektrode 2213 ist über dem Gate-Isolator 2214 bereitgestellt. Source- und Drain-Bereiche 2215 sind in dem Halbleitersubstrat 2211 ausgebildet. Es sei angemerkt, dass hier ein Beispiel gezeigt ist, in dem das Halbleitersubstrat 2211 den vorspringenden Abschnitt aufweist; jedoch ist eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Zum Beispiel kann ein Halbleiterbereich mit einem vorspringenden Abschnitt ausgebildet werden, indem ein SOI-Substrat verarbeitet wird.
  • <Schaltungskonfigurationsbeispiel>
  • Bei der vorstehenden Struktur können Elektroden des Transistors 2100 und des Transistors 2200 auf verschiedene Weise verbunden sein; daher können verschiedene Schaltungen ausgebildet sein. Beispiele für Schaltungskonfigurationen, die unter Verwendung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung erzielt werden können, werden im Folgenden beschrieben.
  • <CMOS-Inverterschaltung>
  • Ein Schaltplan in 42B stellt eine Konfiguration eines CMOS-Inverters dar, bei dem der p-Kanal-Transistor 2200 und der n-Kanal-Transistor 2100 in Reihe miteinander geschaltet sind und ihre Gates miteinander verbunden sind.
  • <CMOS-Analogschalter>
  • Ein Schaltplan in 42C stellt eine Konfiguration dar, bei der Sources der Transistoren 2100 und 2200 miteinander verbunden sind und Drains der Transistoren 2100 und 2200 miteinander verbunden sind. Bei einer derartigen Konfiguration können die Transistoren als sogenannter CMOS-Analogschalter dienen.
  • <Beispiel für eine Speichervorrichtung>
  • Ein Beispiel für eine Halbleitervorrichtung (Speichervorrichtung) ist 43A bis 43C dargestellt, die den Transistor einer Ausführungsform der vorliegenden Erfindung beinhaltet, gespeicherte Daten auch ohne Stromversorgung halten kann und keine Beschränkung hinsichtlich der Anzahl der Schreibvorgänge hat.
  • Die Halbleitervorrichtung in 43A beinhaltet einen Transistor 3200, bei dem ein erstes Halbleitermaterial verwendet wird, einen Transistor 3300, bei dem ein zweites Halbleitermaterial verwendet wird, und einen Kondensator 3400. Es sei angemerkt, dass der Transistor der vorstehenden Ausführungsform als der Transistor 3300 verwendet werden kann.
  • 43B ist eine Querschnittsansicht der Halbleitervorrichtung in 43A. Die Halbleitervorrichtung in der Querschnittsansicht weist eine Struktur auf, bei der der Transistor 3300 mit einem Rückgate versehen ist; jedoch kann auch eine Struktur ohne Rückgate zum Einsatz kommen.
  • Bei dem Transistor 3300 handelt es sich um einen Transistor, bei dem ein Kanal in einem Halbleiter, der einen Oxidhalbleiter enthält, gebildet wird. Da der Sperrstrom des Transistors 3300 niedrig ist, können gespeicherte Daten über einen langen Zeitraum gehalten werden. Mit anderen Worten: Der Stromverbrauch kann ausreichend verringert werden, da eine Halbleiterspeichervorrichtung bereitgestellt sein kann, bei der ein Aktualisierungsvorgang unnötig ist oder die Häufigkeit der Aktualisierungsvorgänge äußerst gering ist.
  • In 43A ist eine erste Leitung 3001 elektrisch mit einer Source-Elektrode des Transistors 3200 verbunden. Eine zweite Leitung 3002 ist elektrisch mit einer Drain-Elektrode des Transistors 3200 verbunden. Eine dritte Leitung 3003 ist elektrisch entweder mit einer Source-Elektrode oder einer Drain-Elektrode des Transistors 3300 verbunden. Eine vierte Leitung 3004 ist elektrisch mit einer Gate-Elektrode des Transistors 3300 verbunden. Eine Gate-Elektrode des Transistors 3200 ist elektrisch mit der anderen von Source-Elektrode und Drain-Elektrode des Transistors 3300 und mit einem ersten Anschluss des Kondensators 3400 verbunden. Eine fünfte Leitung 3005 ist elektrisch mit einem zweiten Anschluss des Kondensators 3400 verbunden.
  • Die Halbleitervorrichtung in 43A weist ein Merkmal auf, dass das Potential der Gate-Elektrode des Transistors 3200 gehalten werden kann, und kann somit wie folgt Daten schreiben, halten und lesen.
  • Das Schreiben und das Halten von Daten werden beschrieben. Zunächst wird das Potential der vierten Leitung 3004 auf ein Potential, auf dem der Transistor 3300 eingeschaltet wird, eingestellt, so dass der Transistor 3300 eingeschaltet wird. Dementsprechend wird der Gate-Elektrode des Transistors 3200 und dem Kondensator 3400 das Potential der dritten Leitung 3003 zugeführt. Das heißt, dass der Gate-Elektrode des Transistors 3200 eine vorbestimmte Ladung zugeführt wird (Schreiben). Hier wird eine der zwei Arten von Ladungen zugeführt, die verschiedene Potentialpegel liefern (nachstehend als niedrige Ladung und hohe Ladung bezeichnet). Danach wird das Potential der vierten Leitung 3004 auf ein Potential, auf dem der Transistor 3300 ausgeschaltet wird, eingestellt, so dass der Transistor 3300 ausgeschaltet wird. Auf diese Weise wird die Ladung, die der Gate-Elektrode des Transistors 3200 zugeführt wird, gehalten (Halten).
  • Da der Sperrstrom des Transistors 3300 sehr niedrig ist, wird die Ladung der Gate-Elektrode des Transistors 3200 lange Zeit gehalten.
  • Als Nächstes wird das Lesen von Daten beschrieben. Ein geeignetes Potential (ein Lesepotential) wird der fünften Leitung 3005 zugeführt, während der ersten Leitung 3001 ein vorbestimmtes Potential (ein konstantes Potential) zugeführt wird, wodurch das Potential der zweiten Leitung 3002 je nach der Menge der in der Gate-Elektrode des Transistors 3200 gehaltenen Ladung variiert. Das liegt daran, dass im Falle der Verwendung eines n-Kanal-Transistors als der Transistor 3200 eine scheinbare Schwellenspannung Vth_H zu dem Zeitpunkt, zu dem der Gate-Elektrode des Transistors 3200 die hohe Ladung zugeführt wird, niedriger ist als eine scheinbare Schwellenspannung Vth_L zu dem Zeitpunkt, zu dem der Gate-Elektrode des Transistors 3200 die niedrige Ladung zugeführt wird. Eine scheinbare Schwellenspannung bezieht sich hier auf das Potential der fünften Leitung 3005, das zum Einschalten des Transistors 3200 notwendig ist. Daher wird das Potential der fünften Leitung 3005 auf ein Potential V0 zwischen Vth_H und Vth_L eingestellt, wodurch die der Gate-Elektrode des Transistors 3200 zugeführte Ladung bestimmt werden kann. Beispielsweise wird der Transistor 3200 in dem Fall eingeschaltet, in dem beim Schreiben der Gate-Elektrode des Transistors 3200 die hohe Ladung zugeführt wird und das Potential der fünften Leitung 3005 V0 (> Vth_H) ist. In dem Fall, in dem beim Schreiben der Gate-Elektrode des Transistors 3200 die niedrige Ladung zugeführt wird, bleibt der Transistor 3200 ausgeschaltet, auch wenn das Potential der fünften Leitung 3005 V0 (< Vth_L) ist. Folglich können die Daten, die in der Gate-Elektrode des Transistors 3200 gehalten sind, gelesen werden, indem das Potential der zweiten Leitung 3002 bestimmt wird.
  • Es sei angemerkt, dass es in dem Fall, in dem Speicherzellen als Array angeordnet sind, um verwendet zu werden, notwendig ist, dass nur Daten einer gewünschten Speicherzelle gelesen werden können. Beispielsweise kann die fünfte Leitung 3005 von Speicherzellen, aus welchen keine Daten gelesen werden, mit einem Potential versorgt werden, auf dem der Transistor 3200 ausgeschaltet wird, unabhängig von dem Zustand der Gate-Elektrode, d. h. einem Potential von niedriger als Vth_H, so dass nur Daten einer erwünschten Speicherzelle gelesen werden können. Alternativ kann die fünfte Leitung 3005 der Speicherzellen, aus welchen keine Daten gelesen werden, mit einem Potential versorgt werden, auf dem der Transistor 3200 eingeschaltet wird, unabhängig von dem Zustand der Gate-Elektrode, d. h. einem Potential von höher als Vth_L, so dass nur Daten einer erwünschten Speicherzelle gelesen werden können.
  • Die in 43C dargestellte Halbleitervorrichtung unterscheidet sich von der in 43A dargestellten Halbleitervorrichtung darin, dass der Transistor 3200 nicht bereitgestellt ist. Auch in diesem Fall können das Schreiben und das Halten von Daten auf eine ähnliche Weise wie bei der vorstehenden Halbleitervorrichtung durchgeführt werden.
  • Nachfolgend wird das Lesen von Daten beschrieben. Wenn der Transistor 3300 eingeschaltet wird, sind die dritte Leitung 3003, die sich in einem offenen Zustand (floating state) befindet, und der Kondensator 3400 elektrisch miteinander verbunden, und die Ladung wird zwischen der dritten Leitung 3003 und dem Kondensator 3400 neu verteilt. Folglich wird das Potential der dritten Leitung 3003 verändert. Der Betrag der Änderung des Potentials der dritten Leitung 3003 variiert je nach dem Potential eines ersten Anschlusses des Kondensators 3400 (oder je nach der Ladung, die in dem Kondensator 3400 akkumuliert ist).
  • Das Potential der dritten Leitung 3003 nach der Neuverteilung der Ladung ist beispielsweise (CB × VB0 + C × V)/(CB + C), wobei V das Potential des ersten Anschlusses des Kondensators 3400 ist, C die Kapazität des Kondensators 3400 ist, CB die Kapazitätskomponente der dritten Leitung 3003 ist und VB0 das Potential der dritten Leitung 3003 vor der Neuverteilung der Ladung ist. Daher kann man feststellen, dass unter der Annahme, dass sich die Speicherzelle in einem der zwei Zustände befindet, in denen das Potential des ersten Anschlusses des Kondensators 3400 auf V1 und V0 (V1 > V0) liegt, das Potential der dritten Leitung 3003 in dem Fall, in dem das Potential V1 (= (CB × VB0 + C × V1)/(CB + C)) gehalten wird, höher ist als das Potential der dritten Leitung 3003 in dem Fall, in dem das Potential V0 (= (CB × VB0 + C × V0)/(CB + C)) gehalten wird.
  • Durch Vergleichen des Potentials der dritten Leitung 3003 mit einem vorbestimmten Potential können dann Daten gelesen werden.
  • In diesem Fall kann ein Transistor, der das erste Halbleitermaterial enthält, für eine Treiberschaltung zum Ansteuern einer Speicherzelle verwendet werden, und ein Transistor, der das zweite Halbleitermaterial enthält, kann als der Transistor 3300 über der Treiberschaltung angeordnet sein.
  • Mit einem Transistor, bei dem ein Kanalbildungsbereich unter Verwendung eines Oxidhalbleiters ausgebildet wird und der einen sehr niedrigen Sperrstrom aufweist, kann die bei dieser Ausführungsform beschriebene Halbleitervorrichtung gespeicherte Daten sehr lange Zeit halten. Mit anderen Worten: Ein Aktualisierungsvorgang wird unnötig oder die Häufigkeit der Aktualisierungsvorgänge kann sehr gering sein, was zu einer ausreichenden Verringerung des Stromverbrauchs führt. Ferner können gespeicherte Daten lange Zeit gehalten werden, auch wenn kein Strom zugeführt wird (es sei angemerkt, dass ein Potential vorzugsweise fest ist).
  • Außerdem wird bei der bei dieser Ausführungsform beschriebenen Halbleitervorrichtung keine hohe Spannung zum Schreiben der Daten benötigt, und es gibt kein Problem einer Verschlechterung von Elementen. Im Unterschied beispielsweise zu einem herkömmlichen nichtflüchtigen Speicher ist es nicht notwendig, Elektronen in ein offenes Gate (Floating-Gate) zu injizieren und aus ihm zu extrahieren. Daher wird kein Problem, wie z. B. Verschlechterung einer Gate-Isolierschicht, verursacht. Das heißt, dass die Halbleitervorrichtung der offenbarten Erfindung keine Beschränkung dafür hat, wie viel Mal Daten nochmals geschrieben werden können, was bei einem herkömmlichen nichtflüchtigen Speicher ein Problem darstellt, und dass ihre Zuverlässigkeit erheblich verbessert wird. Des Weiteren werden Daten je nach dem Zustand des Transistors (Durchlasszustand oder Sperrzustand) geschrieben, wodurch ein Hochgeschwindigkeitsbetrieb leicht realisiert werden kann.
  • Unter Verwendung der bei dieser Ausführungsform beschriebenen Halbleitervorrichtung kann eine Speichervorrichtung mit geringem Stromverbrauch und hoher Kapazität (z. B. Tera-Bit oder mehr) hergestellt werden.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Fachmann eine Ausführungsform der Erfindung selbst dann bilden kann, wenn Abschnitte, mit denen sämtliche Anschlüsse eines aktiven Elements (z. B. eines Transistors oder einer Diode), eines passiven Elements (z. B. eines Kondensators oder eines Widerstandes) oder dergleichen verbunden sind, nicht spezifiziert sind. Mit anderen Worten: Eine Ausführungsform der Erfindung kann selbst dann deutlich sein, wenn Verbindungsabschnitte nicht spezifiziert sind. Ferner kann es manchmal in dem Fall, in dem ein Verbindungsabschnitt in dieser Beschreibung und dergleichen offenbart ist, bestimmt werden, dass eine Ausführungsform der Erfindung, in der kein Verbindungsabschnitt spezifiziert ist, in dieser Beschreibung und dergleichen offenbart ist. Insbesondere ist es in dem Fall, in dem die Anzahl der Abschnitte, mit denen der Anschluss verbunden ist, mehr als eins sein kann, nicht erforderlich, die Abschnitte zu spezifizieren, mit denen der Anschluss verbunden ist. Es könnte deshalb möglich sein, eine Ausführungsform der Erfindung zu bilden, indem nur Abschnitte, an die einige Anschlüsse eines aktiven Elements (z. B. eines Transistors oder einer Diode), eines passiven Elements (z. B. eines Kondensators oder eines Widerstandes) oder dergleichen angeschlossen sind, spezifiziert werden.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Fachmann die Erfindung spezifizieren kann, wenn mindestens der Verbindungsabschnitt einer Schaltung spezifiziert ist. Alternativ kann ein Fachmann die Erfindung spezifizieren, wenn mindestens eine Funktion einer Schaltung spezifiziert ist. Mit anderen Worten kann dann, wenn eine Funktion einer Schaltung spezifiziert ist, eine Ausführungsform der vorliegenden Erfindung deutlich sein. Ferner kann bestimmt werden, dass eine Ausführungsform der Erfindung, deren Funktion spezifiziert ist, in dieser Beschreibung und dergleichen offenbart ist. Daher ist dann, wenn ein Verbindungsabschnitt einer Schaltung spezifiziert ist, die Schaltung als eine Ausführungsform der Erfindung offenbart, auch wenn keine Funktion spezifiziert ist, und eine Ausführungsform der Erfindung kann gebildet werden. Alternativ ist dann, wenn eine Funktion einer Schaltung spezifiziert ist, die Schaltung als eine Ausführungsform der Erfindung offenbart, auch wenn kein Verbindungsabschnitt spezifiziert ist, und eine Ausführungsform der Erfindung kann gebildet werden.
  • Es sei angemerkt, dass man aus einem Schema oder einem Text in dieser Beschreibung und dergleichen, das/der bei einer Ausführungsform erläutert wird, einen Teil des Schemas oder des Textes entnehmen und eine Ausführungsform der Erfindung bilden kann. Auf diese Weise ist in dem Fall, in dem ein mit einem gewissen Teil in Zusammenhang stehendes Schema oder in Zusammenhang stehender Text erläutert wird, der Kontext, der aus einem Teil des Schemas oder des Textes entnommen wird, auch als eine Ausführungsform der Erfindung offenbart, und es kann eine Ausführungsform der Erfindung gebildet werden. Deshalb wird zum Beispiel aus einem Schema oder einem Text, in dem ein oder mehrere aktive Elemente (z. B. Transistoren oder Dioden), Leitungen, passive Elemente (z. B. Kondensatoren oder Widerstände), leitende Schichten, Isolierschichten, Halbleiter, organische Materialien, anorganische Materialien, Komponenten, Vorrichtungen, Betriebsverfahren, Herstellungsverfahren oder dergleichen erläutert werden, ein Teil des Schemas oder des Textes entnommen, und es kann eine Ausführungsform der Erfindung gebildet werden. Beispielsweise ist es möglich, eine Ausführungsform der Erfindung zu bilden, indem aus einem Schaltplan, in dem N Schaltungselemente (z. B. Transistoren oder Kondensatoren; N ist eine ganze Zahl) bereitgestellt sind, M Schaltungselemente (z. B. Transistoren oder Kondensatoren; Mist eine ganze Zahl, wobei M < N gilt) entnommen werden. Als weiteres Beispiel ist es möglich, eine Ausführungsform der Erfindung zu bilden, indem aus einer Querschnittsansicht, in der N Schichten (N ist eine ganze Zahl) bereitgestellt sind, M Schichten (M ist eine ganze Zahl, wobei M < N gilt) entnommen werden. Als weiteres Beispiel ist es möglich, eine Ausführungsform der Erfindung zu bilden, indem aus einem Ablaufdiagramm, in dem N Elemente (N ist eine ganze Zahl) bereitgestellt sind, M Elemente (Mist eine ganze Zahl, wobei M < N gilt) entnommen werden.
  • <Abbildungsvorrichtung>
  • Nachstehend wird eine Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung beschrieben.
  • 44A ist eine Draufsicht, die ein Beispiel für eine Abbildungsvorrichtung 200 einer Ausführungsform der vorliegenden Erfindung darstellt. Die Abbildungsvorrichtung 200 beinhaltet einen Pixelabschnitt 210 und Peripherieschaltungen zum Ansteuern des Pixelabschnitts 210 (eine Peripherieschaltung 260, eine Peripherieschaltung 270, eine Peripherieschaltung 280 und eine Peripherieschaltung 290). Der Pixelabschnitt 210 beinhaltet eine Vielzahl von Pixeln 211, die in einer Matrix mit p Zeilen und q Spalten (p und q sind jeweils eine ganze Zahl von größer als oder gleich 2) angeordnet sind. Die Peripherieschaltung 260, die Peripherieschaltung 270, die Peripherieschaltung 280 und die Peripherieschaltung 290 sind jeweils mit einer Vielzahl von Pixeln 211 verbunden und weisen jeweils eine Funktion zum Zuführen eines Signals zum Ansteuern der Vielzahl von Pixeln 211 auf. In dieser Beschreibung und dergleichen bezeichnet „eine Peripherieschaltung” oder „eine Treiberschaltung” in einigen Fällen sämtliche der Peripherieschaltungen 260, 270, 280 und 290. Beispielsweise kann die Peripherieschaltung 260 als Teil der Peripherieschaltung betrachtet werden.
  • Die Peripherieschaltung umfasst mindestens eine Logikschaltung, einen Schalter, einen Puffer, eine Verstärkerschaltung und/oder eine Umwandlungsschaltung. Die Peripherieschaltung kann über einem Substrat bereitgestellt werden, über dem der Pixelabschnitt 210 ausgebildet wird. Eine Halbleitervorrichtung, wie z. B. ein IC-Chip, kann als Teil oder gesamte Peripherieschaltung verwendet werden. Es sei angemerkt, dass als Peripherieschaltung eine oder mehrere der Peripherieschaltungen 260, 270, 280 und 290 weggelassen werden kann.
  • Wie in 44B dargestellt, können die Pixel 211 derart bereitgestellt werden, dass sie in dem in der Abbildungsvorrichtung 200 enthaltenen Pixelabschnitt 210 geneigt sind. Wenn die Pixel 211 schief angeordnet sind, kann der Abstand zwischen Pixeln (Pitch) in der Zeilenrichtung und der Spaltenrichtung verkürzt werden. Demzufolge kann die Qualität eines Bildes, das mit der Abbildungsvorrichtung 200 aufgenommen wird, verbessert werden.
  • <Konfigurationsbeispiel 1 eines Pixels>
  • Das in der Abbildungsvorrichtung 200 enthaltene Pixel 211 wird mit einer Vielzahl von Subpixeln 212 ausgebildet, und jedes Subpixel 212 wird mit einem Filter kombiniert, der Licht in einem bestimmten Wellenlängenbereich durchlässt (Farbfilter), wodurch Daten erhalten werden können, um eine Farbbildanzeige zu erhalten.
  • 45A ist eine Draufsicht, die ein Beispiel für das Pixel 211 zeigt, mit dem ein Farbbild erhalten wird. Das Pixel 211, das in 45A dargestellt wird, beinhaltet ein Subpixel 212, das mit einem Farbfilter bereitgestellt ist, der Licht in einem roten (R) Wellenlängenbereich durchlässt (auch als Subpixel 212R bezeichnet), ein Subpixel 212, das mit einem Farbfilter bereitgestellt ist, der Licht in einem grünen (G) Wellenlängenbereich durchlässt (auch als Subpixel 212G bezeichnet), und ein Subpixel 212, das mit einem Farbfilter bereitgestellt ist, der Licht in einem blauen (B) Wellenlängenbereich durchlässt (auch als Subpixel 212B bezeichnet). Das Subpixel 212 kann als Photosensor dienen.
  • Das Subpixel 212 (das Subpixel 212R, das Subpixel 212G und das Subpixel 212B) ist elektrisch mit einer Leitung 231, einer Leitung 247, einer Leitung 248, einer Leitung 249 und einer Leitung 250 verbunden. Außerdem sind das Subpixel 212R, das Subpixel 212G und das Subpixel 212B mit entsprechenden Leitungen 253 verbunden, die voneinander unabhängig sind. In dieser Beschreibung und dergleichen werden beispielsweise die Leitung 248 und die Leitung 249, die mit dem Pixel 211 in der n-ten Zeile verbunden sind (n ist eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich p), als eine Leitung 248[n] und eine Leitung 249[n] bezeichnet. Die Leitung 253, die mit dem Pixel 211 in der m-ten Spalte verbunden ist (m ist eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich q), wird beispielsweise als eine Leitung 253[m] bezeichnet. Es sei angemerkt, dass in 45A die Leitungen 253, die mit dem Subpixel 212R, dem Subpixel 212G und dem Subpixel 212B in dem Pixel 211 in der m-ten Spalte verbunden sind, als eine Leitung 253[m]R, eine Leitung 253[m]G und eine Leitung 253[m]B bezeichnet werden. Die Subpixel 212 sind über die vorstehenden Leitungen elektrisch mit der Peripherieschaltung verbunden.
  • Die Abbildungsvorrichtung 200 weist eine Struktur auf, bei der das Subpixel 212 über einen Schalter elektrisch mit dem Subpixel 212 in einem benachbarten Pixel 211, das mit einem Farbfilter versehen ist, der Licht in dem gleichen Wellenlängenbereich wie das Subpixel 212 durchlässt, verbunden ist. 45B zeigt ein Verbindungsbeispiel der Subpixel 212: Das Subpixel 212 in dem Pixel 211 ist in einer n-ten (n ist eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich p) Zeile und einer m-ten Spalte angeordnet, und das Subpixel 212 ist in dem benachbarten Pixel 211 in einer (n + 1)-ten Zeile und der m-ten Spalte angeordnet. In 45B sind das Subpixel 212R, das in der n-ten Zeile und der m-ten (m ist eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich q) Spalte angeordnet ist, und das Subpixel 212R, das in der (n + 1)-ten Zeile und der m-ten Spalte angeordnet ist, über einen Schalter 201 miteinander verbunden. Das Subpixel 212G, das in der n-ten Zeile und der m-ten Spalte angeordnet ist, und das Subpixel 212G, das in der (n + 1)-ten Zeile und der m-ten Spalte angeordnet ist, sind über einen Schalter 202 miteinander verbunden. Das Subpixel 212B, das in der n-ten Zeile und der m-ten Spalte angeordnet ist, und das Subpixel 212B, das in der (n + 1)-ten Zeile und der m-ten Spalte angeordnet ist, sind über einen Schalter 203 miteinander verbunden.
  • Der Farbfilter, der in dem Subpixel 212 verwendet wird, ist nicht auf rote (R), grüne (G) und blaue (B) Farbfilter beschränkt, und es können Farbfilter verwendet werden, die Licht von Zyan (C), Gelb (Y) und Magenta (M) durchlassen. Indem die Subpixel 212, die Licht in drei unterschiedlichen Wellenlängenbereichen erfassen, in einem Pixel 211 bereitgestellt sind, kann ein Vollfarbbild erhalten werden.
  • Das Pixel 211, das das Subpixel 212 umfasst, das mit einem Farbfilter versehen ist, der gelbes (Y) Licht durchlässt, kann zusätzlich zu den Subpixeln 212 bereitgestellt werden, die mit den Farbfiltern versehen sind, die rotes (R), grünes (G) und blaues (B) Licht durchlassen. Das Pixel 211, das das Subpixel 212 umfasst, das mit einem Farbfilter versehen ist, der blaues (B) Licht durchlässt, kann zusätzlich zu den Subpixeln 212 bereitgestellt werden, die mit den Farbfiltern versehen sind, die zyanfarbenes (C), gelbes (Y) und magentafarbenes (M) Licht durchlassen. Wenn die Subpixel 212, die Licht in vier unterschiedlichen Wellenlängenbereichen erfassen, in einem Pixel 211 bereitgestellt sind, kann die Reproduzierbarkeit von Farben eines erhaltenen Bildes erhöht werden.
  • Beispielsweise ist in 45A in Bezug auf das Subpixel 212, das Licht in einem roten Wellenlängenbereich erfasst, das Subpixel 212, das Licht in einem grünen Wellenlängenbereich erfasst, und das Subpixel 212, das Licht in einem blauen Wellenlängenbereich erfasst, das Zahlenverhältnis dieser Pixel (oder das Verhältnis des Licht empfangenden Bereichs) nicht notwendigerweise 1:1:1. Beispielsweise kann die Bayer-Anordnung zum Einsatz kommen, bei der das Zahlenverhältnis der Pixel (das Verhältnis des Licht empfangenden Bereichs) auf Rot:Grün:Blau = 1:2:1 eingestellt wird. Alternativ kann das Zahlenverhältnis der Pixel (das Verhältnis des Licht empfangenden Bereichs) von Rot und Grün zu Blau 1:6:1 sein.
  • Obwohl die Anzahl der Subpixel 212, die in dem Pixel 211 bereitgestellt sind, eins sein kann, sind vorzugsweise zwei oder mehr Subpixel bereitgestellt. Wenn beispielsweise zwei oder mehr Subpixel 212, die Licht in dem gleichen Wellenlängenbereich erfassen, bereitgestellt sind, erhöht sich die Redundanz, und die Zuverlässigkeit der Abbildungsvorrichtung 200 kann erhöht werden.
  • Wenn ein Infrarot-(IR-)Filter, der infrarotes Licht durchlässt und sichtbares Licht absorbiert oder reflektiert, als Filter verwendet wird, kann die Abbildungsvorrichtung 200 erhalten werden, die infrarotes Licht erfasst.
  • Wenn ein Neutraldichte-(ND-)Filter (Dunkelfilter) verwendet wird, kann ferner die Ausgangssättigung, die auftritt, wenn eine große Lichtmenge in ein photoelektrisches Umwandlungselement (Licht empfangendes Element) eintritt, verhindert werden. Durch Kombination von ND-Filtern mit unterschiedlichen Dimmungsvermögen kann der Dynamikbereich der Abbildungsvorrichtung vergrößert werden.
  • Neben dem vorstehend beschriebenen Filter kann das Pixel 211 mit einer Linse bereitgestellt werden. Ein Anordnungsbeispiel des Pixels 211, eines Filters 254 und einer Linse 255 wird anhand der Querschnittsansichten in 46A und 46B beschrieben. Mit der Linse 255 kann das photoelektrische Umwandlungselement einfallendes Licht in effizienter Weise empfangen. Insbesondere tritt Licht 256, wie in 46A dargestellt, in ein photoelektrisches Umwandlungselement 220 über die Linse 255, den Filter 254 (einen Filter 254R, einen Filter 254G und einen Filter 254B), eine Pixelschaltung 230 und dergleichen ein, die in dem Pixel 211 bereitgestellt sind.
  • Wie in einem Bereich dargestellt, der von einer Strichpunktlinie umgeben ist, könnte jedoch ein Teil des Lichts 256, der durch Pfeile gekennzeichnet ist, durch einige Leitungen 257 blockiert werden. Eine vorzuziehende Struktur ist demzufolge wie folgt: Die Linse 255 und der Filter 254 werden auf der Seite des photoelektrischen Umwandlungselements 220 bereitgestellt, so dass das photoelektrische Umwandlungselement 220 das Licht 256 in effizienter Weise empfangen kann, wie in 46B dargestellt. Wenn das Licht 256 von der Seite des photoelektrischen Umwandlungselements 220 in das photoelektrische Umwandlungselement 220 einfällt, kann die Abbildungsvorrichtung 200 mit einer hohen Empfindlichkeit bereitgestellt werden.
  • Als das photoelektrische Umwandlungselement 220 in 46A und 46B kann ein photoelektrisches Umwandlungselement verwendet werden, bei dem ein p-n-Übergang oder ein p-i-n-Übergang gebildet wird.
  • Das photoelektrische Umwandlungselement 220 kann unter Verwendung einer Substanz ausgebildet sein, die eine Funktion zum Absorbieren einer Strahlung und zum Erzeugen der elektrischen Ladungen aufweist. Beispiele für die Substanz, die eine Funktion zum Absorbieren einer Strahlung und zum Erzeugen der elektrischen Ladungen aufweist, umfassen Selen, Bleiiodid, Quecksilberiodid, Galliumarsenid, Cadmiumtellurid und eine Cadmium-Zink-Legierung.
  • Wenn beispielsweise Selen für das photoelektrische Umwandlungselement 220 verwendet wird, kann das photoelektrische Umwandlungselement 220 einen Lichtabsorptionskoeffizienten in einem breiten Wellenlängenbereich, wie z. B. von sichtbarem Licht, ultraviolettem Licht, Infrarotlicht, Röntgenstrahlen und Gammastrahlen, aufweisen.
  • Ein Pixel 211 in der Abbildungsvorrichtung 200 kann zusätzlich zu dem Subpixel 212 in 45A und 45B das Subpixel 212 mit einem ersten Filter beinhalten.
  • <Konfigurationsbeispiel 2 eines Pixels>
  • Nachstehend wird ein Beispiel für ein Pixel beschrieben, das einen Transistor, bei dem Silizium eingesetzt wird, und einen Transistor umfasst, bei dem ein Oxidhalbleiter eingesetzt wird.
  • 47A und 47B sind jeweils eine Querschnittsansicht eines Elements in einer Abbildungsvorrichtung.
  • Die Abbildungsvorrichtung in 47A beinhaltet über einem Siliziumsubstrat 300 einen Transistor 351, der Silizium enthält, einen Transistor 353, der einen Oxidhalbleiter enthält und über dem Transistor 351 angeordnet ist, und in einem Siliziumsubstrat 300 eine Photodiode 360, die eine Anode 361 und eine Kathode 362 beinhaltet. Die Transistoren und die Photodiode 360 sind elektrisch mit verschiedenen Steckern 370 und Leitungen 371, 372 und 373 verbunden. Außerdem ist eine Anode 361 der Photodiode 360 elektrisch mit dem Stecker 370 über einen niederohmigen Bereich 363 verbunden.
  • Die Abbildungsvorrichtung beinhaltet eine Schicht 310, die auf dem Siliziumsubstrat 300 den Transistor 351 und in dem Siliziumsubstrat 300 die Photodiode 360 umfasst, eine Schicht 320, die in Kontakt mit der Schicht 310 ist und die Leitungen 371 umfasst, eine Schicht 330, die in Kontakt mit der Schicht 320 ist und den Transistor 353 umfasst, und eine Schicht 340, die in Kontakt mit der Schicht 330 ist und die Leitung 372 sowie die Leitung 373 umfasst.
  • Es sei angemerkt, dass in dem Beispiel für die Querschnittsansicht in 47A eine lichtempfangende Oberfläche der Photodiode 360 auf der Seite bereitgestellt ist, die einer Oberfläche des Siliziumsubstrats 300 zugewandt ist, an der der Transistor 351 ausgebildet ist. Bei dieser Struktur kann ein Lichtweg ohne Beeinflussung der Transistoren, der Leitungen und dergleichen sichergestellt werden. Daher kann ein Pixel mit einem hohen Öffnungsverhältnis ausgebildet werden. Es sei angemerkt, dass die lichtempfangende Oberfläche der Photodiode 360 dieselbe sein kann wie die Oberfläche, an der der Transistor 351 ausgebildet ist.
  • In dem Fall, in dem ein Pixel unter Verwendung von Transistoren, die einen Oxidhalbleiter enthalten, ausgebildet wird, kann die Schicht 310 den Transistor, bei dem ein Oxidhalbleiter eingesetzt wird, umfassen. Alternativ kann die Schicht 310 weggelassen sein, und das Pixel kann lediglich Transistoren, bei denen ein Oxidhalbleiter eingesetzt wird, beinhalten.
  • Außerdem können in der Querschnittsansicht in 47A die Photodiode 360 in der Schicht 310 und der Transistor in der Schicht 330 derart ausgebildet sein, dass sie miteinander überlappen. Daher kann der Integrationsgrad von Pixeln erhöht werden. Mit anderen Worten kann die Auflösung der Abbildungsvorrichtung erhöht werden.
  • Eine Abbildungsvorrichtung in 47B beinhaltet eine Photodiode 365 in der Schicht 340 und über dem Transistor. In 47B umfasst die Schicht 310 den Transistor 351, bei dem Silizium verwendet wird, die Schicht 320 umfasst die Leitung 371, die Schicht 330 umfasst den Transistor 353, bei dem ein Oxidhalbleiter verwendet wird, und eine Isolierschicht 380, und die Schicht 340 umfasst die Photodiode 365. Die Photodiode 365 ist elektrisch mit der Leitung 373 und einer Leitung 374 über den Stecker 370 verbunden.
  • Die in 47B dargestellte Elementstruktur kann das Öffnungsverhältnis erhöhen.
  • Alternativ kann ein pin-Diodenelement, das unter Verwendung eines amorphen Siliziumfilms, eines mikrokristallinen Siliziumfilms oder dergleichen ausgebildet ist, als die Photodiode 365 verwendet werden. Bei der Photodiode 365 sind ein n-Typ-Halbleiter 368, ein i-Typ-Halbleiter 367 und ein p-Typ-Halbleiter 366 in dieser Reihenfolge übereinander angeordnet. Der i-Typ-Halbleiter 367 wird vorzugsweise unter Verwendung von amorphem Silizium ausgebildet. Der p-Typ-Halbleiter 366 und der n-Typ-Halbleiter 368 können jeweils unter Verwendung von amorphem Silizium, mikrokristallinem Silizium oder dergleichen ausgebildet werden, das einen Dotierstoff enthält, der den jeweiligen Leitfähigkeitstyp verleiht. Die Photodiode 365, bei der eine photoelektrische Umwandlungsschicht unter Verwendung von amorphem Silizium ausgebildet wird, weist eine hohe Empfindlichkeit in einem Wellenlängenbereich von sichtbarem Licht auf und kann daher schwaches sichtbares Licht leicht erfassen.
  • Diese Ausführungsform kann mit einer beliebigen der anderen Ausführungsformen und mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform werden Beispiele für Schaltungskonfigurationen, bei denen die bei der vorstehenden Ausführungsform beschriebenen Transistoren, die Oxidhalbleiterschichten beinhalten (OS-Transistoren), verwendet werden können, anhand von 48A bis 48C, 49A bis 49C, 50A und 50B sowie 51A und 51B beschrieben.
  • 48A ist ein Schaltplan eines Inverters, der für einen Speicher, ein FPGA, eine CPU oder dergleichen verwendet werden kann. Ein Inverter 2800 gibt ein Signal, dessen Logik von der Logik eines Signals umgekehrt ist, das einem Eingangsanschluss IN zugeführt wird, an einen Ausgangsanschluss OUT aus. Der Inverter 2800 beinhaltet eine Vielzahl von OS-Transistoren. Ein Signal SBG kann elektrische Eigenschaften der OS-Transistoren umschalten.
  • 48B ist ein Schaltplan, der ein Beispiel für den Inverter 2800 darstellt. Der Inverter 2800 beinhaltet einen OS-Transistor 2810 und einen OS-Transistor 2820. Der Inverter 2800 kann unter Verwendung von n-Kanal-Transistoren ausgebildet werden und kann eine Schaltungskonfiguration aufweisen, bei der alle Transistoren die gleiche Leitfähigkeit aufweisen. Mit der Schaltungskonfiguration, bei der alle Transistoren die gleiche Leitfähigkeit aufweisen, kann der Inverter mit niedrigeren Kosten ausgebildet werden als ein Inverter, der unter Verwendung einer komplementären Metalloxidhalbleiterschaltung ausgebildet wird (d. h. ein CMOS-Inverter).
  • Es sei angemerkt, dass der Inverter 2800, der die OS-Transistoren beinhaltet, über einer CMOS-Schaltung bereitgestellt werden kann, die Si-Transistoren beinhaltet. Da der Inverter 2800 bereitgestellt werden kann, um mit der CMOS-Schaltung zu überlappen, wird keine zusätzliche Fläche für den Inverter 2800 benötigt; daher kann eine Zunahme der Schaltungsfläche unterdrückt werden.
  • Die OS-Transistoren 2810 und 2820 beinhalten jeweils ein erstes Gate, das als Vordergate dient, ein zweites Gate, das als Rückgate dient, einen ersten Anschluss, der als Source oder Drain dient, und einen zweiten Anschluss, der als die/der andere von Source und Drain dient.
  • Das erste Gate des OS-Transistors 2810 ist mit seinem zweiten Anschluss verbunden. Das zweite Gate des OS-Transistors 2810 ist mit einer Leitung, die das Signal SBG überträgt, verbunden. Der erste Anschluss des OS-Transistors 2810 ist mit einer Leitung, die eine Spannung VDD zuführt, verbunden. Der zweite Anschluss des OS-Transistors 2810 ist mit dem Ausgangsanschluss OUT verbunden.
  • Das erste Gate des OS-Transistors 2820 ist mit dem Eingangsanschluss IN verbunden. Das zweite Gate des OS-Transistors 2820 ist mit dem Eingangsanschluss IN verbunden. Der erste Anschluss des OS-Transistors 2820 ist mit dem Ausgangsanschluss OUT verbunden. Der zweite Anschluss des OS-Transistors 2820 ist mit einer Leitung, die eine Spannung VSS zuführt, verbunden.
  • 48C ist ein Zeitdiagramm, das die Arbeitsweise des Inverters 2800 darstellt. Das Zeitdiagramm in 48C stellt Änderungen einer Signalwellenform des Eingangsanschlusses IN, einer Signalwellenform des Ausgangsanschlusses OUT, einer Signalwellenform des Signals SBG und der Schwellenspannung des OS-Transistors 2810 dar.
  • Das Signal SBG, das dem zweiten Gate des OS-Transistors 2810 zugeführt wird, kann die Schwellenspannung des OS-Transistors 2810 steuern.
  • Das Signal SBG umfasst eine Spannung VBG_A zum Verschieben der Schwellenspannung in negativer Richtung und eine Spannung VBG_B zum Verschieben der Schwellenspannung in positiver Richtung. Die Schwellenspannung des OS-Transistors 2810 kann in negativer Richtung zu einer Schwellenspannung VTH_A verschoben werden, wenn die Spannung VBG_A an das zweite Gate angelegt wird. Die Schwellenspannung des OS-Transistors 2810 kann in positiver Richtung zu einer Schwellenspannung VTH_B verschoben werden, wenn die Spannung VBG_B an das zweite Gate angelegt wird.
  • Um die vorstehende Beschreibung zu visualisieren, zeigt 49A eine Vg-Id-Kurve, die eine der elektrischen Eigenschaften eines Transistors ist.
  • Wenn eine hohe Spannung, wie z. B. die Spannung VBG_A, an das zweite Gate angelegt wird, können die elektrischen Eigenschaften des OS-Transistors 2810 verschoben werden, um einer in 49A durch eine gestrichelte Linie 2840 gezeigten Kurve zu passen. Wenn eine niedrige Spannung, wie z. B. die Spannung VBG_B, an das zweite Gate angelegt wird, können die elektrischen Eigenschaften des OS-Transistors 2810 verschoben werden, um einer in 49A durch eine durchgezogene Linie 2841 gezeigten Kurve zu passen. Wie in 49A gezeigt, ermöglicht die Umschaltung des Signals SBG zwischen der Spannung VBG_A und der Spannung VBG_B, dass die Schwellenspannung des OS-Transistors 2810 in positiver Richtung oder negativer Richtung verschoben wird.
  • Durch die Verschiebung der Schwellenspannung in positiver Richtung zu der Schwellenspannung VTH_B kann es weniger wahrscheinlich sein, dass der Strom in dem OS-Transistor 2810 fließt. 49B visualisiert den Zustand. Wie in 49B dargestellt, kann ein Strom IB, der in dem OS-Transistor 2810 fließt, sehr niedrig sein. Daher kann dann, wenn ein Signal, das dem Eingangsanschluss IN zugeführt wird, auf einem hohen Pegel liegt und der OS-Transistor 2820 eingeschaltet wird (ON), die Spannung des Ausgangsanschlusses OUT plötzlich verringert werden.
  • Da wie in 49B ein Zustand, in dem es weniger wahrscheinlich ist, dass ein Strom in dem OS-Transistor 2810 fließt, erhalten werden kann, kann eine Signalwellenform 2831 des Ausgangsanschlusses in dem Zeitdiagramm in 48C scharf sein. Der Durchbruchstrom zwischen der Leitung, die die Spannung VDD zuführt, und der Leitung, die die Spannung VSS zuführt, kann niedrig sein, was zum Betrieb mit geringem Stromverbrauch führt.
  • Durch die Verschiebung der Schwellenspannung in negativer Richtung zu der Schwellenspannung VTH_A kann der Strom in dem OS-Transistor 2810 leicht fließen. 49C visualisiert den Zustand. Wie in 49C dargestellt, kann ein Strom IA, der zu diesem Zeitpunkt fließt, höher als mindestens der Strom IB sein. Daher kann dann, wenn ein Signal, der dem Eingangsanschluss IN zugeführt wird, auf einem niedrigen Pegel liegt und der OS-Transistor 2820 ausgeschaltet wird (OFF), die Spannung des Ausgangsanschlusses OUT plötzlich erhöht werden.
  • Da wie in 49C ein Zustand, in dem es wahrscheinlich ist, dass ein Strom in dem OS-Transistor 2810 fließt, erhalten werden kann, kann eine Signalwellenform 2832 des Ausgangsanschlusses in dem Zeitdiagramm in 48C scharf sein.
  • Es sei angemerkt, dass die Schwellenspannung des OS-Transistors 2810 vorzugsweise durch das Signal SBG gesteuert wird, bevor der Zustand des OS-Transistors 2820 umgeschaltet wird, d. h. vor dem Zeitpunkt T1 oder T2. Beispielsweise wird es wie in 48C bevorzugt, dass die Schwellenspannung des OS-Transistors 2810 von der Schwellenspannung VTH_A in die Schwellenspannung VTH_B vor dem Zeitpunkt T1 umgeschaltet wird, zu dem der Pegel des Signals, das dem Eingangsanschlusses IN zugeführt wird, in einen hohen Pegel umgewandelt wird. Des Weiteren wird es wie in 48C bevorzugt, dass die Schwellenspannung des OS-Transistors 2810 von der Schwellenspannung VTH_B in die Schwellenspannung VTH_A vor dem Zeitpunkt T2 umgeschaltet wird, zu dem der Pegel des Signals, das dem Eingangsanschluss IN zugeführt wird, in einen niedrigen Pegel umgewandelt wird.
  • Obwohl das Zeitdiagramm in 48C die Konfiguration darstellt, bei der der Pegel des Signals SBG entsprechend dem Signal, das dem Eingangsanschluss IN zugeführt wird, umgeschaltet wird, kann eine unterschiedliche Konfiguration verwendet werden, bei der beispielsweise die Spannung zum Steuern der Schwellenspannung von dem zweiten Gate des OS-Transistors 2810 in einem schwebenden Zustand gehalten wird. 50A stellt ein Beispiel für eine derartige Schaltungskonfiguration dar.
  • Die Schaltungskonfiguration in 50A ist gleich derjenigen in 48B, mit der Ausnahme, dass ein OS-Transistor 2850 zugesetzt ist. Ein erster Anschluss des OS-Transistors 2850 ist mit dem zweiten Gate des OS-Transistors 2810 verbunden. Ein zweiter Anschluss des OS-Transistors 2850 ist mit einer Leitung, die die Spannung VBG_B (oder die Spannung VBG_A) zuführt, verbunden. Ein erstes Gate des OS-Transistors 2850 ist mit einer Leitung, die ein Signal SF zuführt, verbunden. Ein zweites Gate des OS-Transistors 2850 ist mit der Leitung, die die Spannung VBG_B (oder die Spannung VBG_A) zuführt, verbunden.
  • Die Arbeitsweise mit der Schaltungskonfiguration in 50A wird anhand des Zeitdiagramms in 50B beschrieben.
  • Die Spannung zum Steuern der Schwellenspannung des OS-Transistors 2810 wird dem zweiten Gate des OS-Transistors 2810 vor dem Zeitpunkt T3 zugeführt, zu dem der Pegel des Signals, das dem Eingangsanschluss IN zugeführt wird, in einen hohen Pegel umgeschaltet wird. Das Signal SF wird auf einen hohen Pegel eingestellt, und der OS-Transistor 2850 wird eingeschaltet, so dass die Spannung VBG_B zum Steuern der Schwellenspannung einem Knoten NBG zugeführt wird.
  • Der OS-Transistor 2850 wird ausgeschaltet, nachdem die Spannung des Knotens NBG zu VBG_B geworden ist. Da der Sperrstrom des OS-Transistors 2850 sehr niedrig ist, kann die Spannung VBG_B, die von dem Knoten NBG gehalten wird, gehalten werden, während der OS-Transistor 2850 ausgeschaltet bleibt. Daher kann die Häufigkeit, wie viel Mal die Spannung VBG_B dem zweiten Gate des OS-Transistors 2850 zugeführt wird, verringert werden; folglich kann der Stromverbrauch zum Neuschreiben der Spannung VBG_B verringert werden.
  • Obwohl 48B und 50A jeweils den Fall darstellen, in dem die Spannung dem zweiten Gate des OS-Transistors 2810 durch Steuerung von außen zugeführt wird, kann eine unterschiedliche Konfiguration verwendet werden, bei der beispielsweise die Spannung zum Steuern der Schwellenspannung aufgrund des Signals, das dem Eingangsanschluss IN zugeführt wird, erzeugt wird und dem zweiten Gate des OS-Transistors 2810 zugeführt wird. 51A stellt ein Beispiel für eine derartige Schaltungskonfiguration dar.
  • Die Schaltungskonfiguration in 51A ist gleich derjenigen in 48B, mit der Ausnahme, dass ein CMOS-Inverter 2860 zwischen dem Eingangsanschluss IN und dem zweiten Gate des OS-Transistors 2810 bereitgestellt ist. Ein Eingangsanschluss des CMOS-Inverters 2860 ist mit dem Eingangsanschluss IN verbunden. Ein Ausgangsanschluss des CMOS-Inverters 2860 ist mit dem zweiten Gate des OS-Transistors 2810 verbunden.
  • Die Arbeitsweise mit der Schaltungskonfiguration in 51A wird anhand eines Zeitdiagramms in 51B beschrieben. Das Zeitdiagramm in 51B stellt Änderungen einer Signalwellenform des Eingangsanschlusses IN, einer Signalwellenform des Ausgangsanschlusses OUT, einer Ausgangswellenform IN_B des CMOS-Inverters 2860 und einer Schwellenspannung des OS-Transistors 2810 dar.
  • Die Ausgangswellenform IN_B, die einem Signal entspricht, dessen Logik von der Logik des Signals umgekehrt ist, das dem Eingangsanschluss IN zugeführt wird, kann als Signal verwendet werden, das die Schwellenspannung des OS-Transistors 2810 steuert. Daher kann die Schwellenspannung des OS-Transistors 2810 gesteuert werden, wie anhand von 49A bis 49C beschrieben. Beispielsweise liegt das Signal, das dem Eingangsanschluss IN zugeführt wird, auf einem hohen Pegel, und der OS-Transistor 2820 wird zu dem Zeitpunkt T4 in 51B eingeschaltet. Dabei liegt die Ausgangswellenform IN_B auf einem niedrigen Pegel. Folglich kann es weniger wahrscheinlich sein, dass der Strom in dem OS-Transistor 2810 fließt; daher kann die Spannung des Ausgangsanschlusses OUT plötzlich verringert werden.
  • Des Weiteren liegt das Signal, das dem Eingangsanschluss IN zugeführt wird, auf einem niedrigen Pegel, und der OS-Transistor 2820 zu dem Zeitpunkt T5 in 51B ausgeschaltet. Dabei liegt die Ausgangswellenform IN_B auf einem hohen Pegel. Folglich kann der Strom leicht in dem OS-Transistor 2810 fließen; daher kann die Spannung des Ausgangsanschlusses OUT plötzlich erhöht werden.
  • Wie oben beschrieben, wird bei der Konfiguration des Inverters, der den OS-Transistor beinhaltet, bei dieser Ausführungsform die Spannung des Rückgates entsprechend der Logik des Signals, das dem Eingangsanschluss IN zugeführt wird, umgeschaltet. Bei einer derartigen Konfiguration kann die Schwellenspannung des OS-Transistors gesteuert werden. Durch Steuerung der Schwellenspannung des OS-Transistors durch das Signal, das dem Eingangsanschluss IN zugeführt wird, kann die Spannung des Ausgangsanschlusses OUT plötzlich geändert werden. Darüber hinaus kann der Durchbruchstrom zwischen den Leitungen, die Stromversorgungsspannungen zuführen, verringert werden. Daher kann der Stromverbrauch verringert werden.
  • (Ausführungsform 5)
  • <RF-Tag>
  • Bei dieser Ausführungsform wird ein RF-Tag, das den bei der vorstehenden Ausführungsform beschriebenen Transistor oder die bei der vorstehenden Ausführungsform beschriebene Speichervorrichtung beinhaltet, anhand von 52 beschrieben.
  • Das RF-Tag dieser Ausführungsform beinhaltet eine Speicherschaltung, speichert notwendige Daten in der Speicherschaltung und sendet und empfängt Daten nach/von außen durch ein kontaktfreies Mittel, beispielsweise drahtlose Kommunikation. Mit diesen Eigenschaften kann das RF-Tag für ein individuelles Authentifizierungssystem verwendet werden, bei dem beispielsweise ein Gegenstand oder dergleichen durch Lesen der individuellen Information erkannt wird. Es sei angemerkt, dass das RF-Tag eine sehr hohe Zuverlässigkeit aufweisen muss, um zu diesem Zweck verwendet zu werden.
  • Eine Konfiguration des RF-Tags wird anhand von 52 beschrieben. 52 ist ein Blockschema, das ein Konfigurationsbeispiel eines RF-Tags darstellt.
  • Ein RF-Tag 800 beinhaltet, wie in 52 gezeigt, eine Antenne 804, die ein Funksignal 803 empfängt, das von einer Antenne 802 gesendet wird, die mit einer Kommunikationsvorrichtung 801 (auch als Abfragegerät, Lese-/Schreibgerät oder dergleichen bezeichnet) verbunden ist. Das RF-Tag 800 beinhaltet eine Gleichrichterschaltung 805, eine Konstantspannungsschaltung 806, eine Demodulationsschaltung 807, eine Modulationsschaltung 808, eine Logikschaltung 809, eine Speicherschaltung 810 und ein ROM 811. Ein Transistor mit einer Gleichrichterfunktion, der in der Demodulationsschaltung 807 enthalten ist, kann unter Verwendung eines Materials, das einen ausreichend niedrigen Rückstrom ermöglicht, beispielsweise eines Oxidhalbleiters hergestellt sein. Dies kann das Phänomen unterdrücken, dass eine Gleichrichterfunktion durch eine Erzeugung eines Rückstroms schwach wird, und eine Sättigung der Ausgabe der Demodulationsschaltung verhindern. Mit anderen Worten: Die Eingabe in die Demodulationsschaltung und die Ausgabe von der Demodulationsschaltung können in einer Beziehung, die näher einer linearen Beziehung liegt, stehen. Es sei angemerkt, dass Datenübertragungsverfahren grob in die folgenden drei Verfahren klassifiziert werden: ein elektromagnetisches Kopplungsverfahren, bei dem ein Paar von Spulen einander zugewandt angeordnet ist und durch eine gegenseitige Induktion miteinander kommuniziert; ein elektromagnetisches Induktionsverfahren, bei dem eine Kommunikation über ein Induktionsfeld durchgeführt wird; und ein Funkwellenverfahren, bei dem eine Kommunikation über eine Funkwelle durchgeführt wird. Ein beliebiges dieser Verfahren kann für das bei dieser Ausführungsform beschriebene RF-Tag 800 verwendet werden.
  • Als Nächstes wird die Struktur jeder Schaltung beschrieben. Die Antenne 804 tauscht das Funksignal 803 mit der Antenne 802 aus, die mit der Kommunikationsvorrichtung 801 verbunden ist. Die Gleichrichterschaltung 805 erzeugt ein Eingangspotential durch Gleichrichtung, beispielsweise Halbwellenspannungsgleichrichtung eines Eingangswechselsignals, das beim Empfang eines Funksignals von der Antenne 804 erzeugt wird, und durch Glättung des gleichgerichteten Signals mit einem Kondensator, der auf einer späteren Stufe bereitgestellt ist. Es sei angemerkt, dass eine Begrenzungsschaltung auf einer Eingangsseite oder einer Ausgangsseite der Gleichrichterschaltung 805 bereitgestellt sein kann. Die Begrenzungsschaltung steuert den elektrische Strom derart, dass kein elektrischer Strom, der höher als oder gleich einem bestimmten elektrischen Strom ist, in eine Schaltung auf einer späteren Stufe eingegeben wird, wenn die Amplitude des Eingangswechselsignals hoch ist und eine intern erzeugte Spannung hoch ist.
  • Die Konstantspannungsschaltung 806 erzeugt eine stabile Stromversorgungsspannung aus einem Eingangspotential und führt sie jeder Schaltung zu. Es sei angemerkt, dass die Konstantspannungsschaltung 806 eine Rücksetzsignal-Erzeugungsschaltung umfassen kann. Bei der Rücksetzsignal-Erzeugungsschaltung handelt es sich um eine Schaltung, die unter Nutzung eines Anstiegs der stabilen Stromversorgungsspannung ein Rücksetzsignal der Logikschaltung 809 erzeugt.
  • Die Demodulationsschaltung 807 demoduliert das Eingangswechselsignal durch Hüllkurvengleichrichtung und erzeugt das demodulierte Signal. Die Modulationsschaltung 808 führt ferner eine Modulation entsprechend den von der Antenne 804 ausgegebenen Daten durch.
  • Die Logikschaltung 809 analysiert und verarbeitet das demodulierte Signal. Die Speicherschaltung 810 hält die eingegebenen Daten und beinhaltet einen Zeilendecoder, einen Spaltendecoder, einen Speicherbereich und dergleichen. Das ROM 811 speichert ferner eine Identifikationsnummer (ID) oder dergleichen und gibt sie entsprechend der Verarbeitung aus.
  • Es sei angemerkt, dass man angemessen wie nötig entscheiden kann, ob jede Schaltung, die oben beschrieben worden ist, bereitgestellt ist oder nicht.
  • Hier kann die Halbleitervorrichtung, die bei der vorstehenden Ausführungsform beschrieben worden ist, für die Speicherschaltung 810 verwendet werden. Da die Speicherschaltung einer Ausführungsform der vorliegenden Erfindung Daten auch ohne Stromversorgung halten kann, kann die Speicherschaltung vorteilhaft für ein RF-Tag verwendet werden. Überdies braucht die Speicherschaltung einer Ausführungsform der vorliegenden Erfindung einen im Wesentlichen niedrigeren Strom (Spannung), der zum Datenschreiben erforderlich ist, als ein herkömmlicher nichtflüchtiger Speicher. Daher kann ein Unterschied zwischen der maximalen Kommunikationsreichweite beim Datenlesen und derjenigen beim Datenschreiben verhindert werden. Zusätzlich kann eine Fehlfunktion oder eine fehlerhafte Schreibung unterdrückt werden, welche durch Strommangel beim Datenschreiben verursacht wird.
  • Da die Speicherschaltung einer Ausführungsform der vorliegenden Erfindung als nichtflüchtiger Speicher verwendet werden kann, kann sie auch als das ROM 811 verwendet werden. In diesem Fall bereitet ein Hersteller vorzugsweise gesondert einen Befehl zum Schreiben von Daten in das ROM 811 vor, so dass ein Benutzer die Daten nicht frei überschreiben kann. Da der Hersteller vor dem Versand Identifikationsnummern vergibt und dann mit dem Versand der Produkte beginnt, kann er nur lieferbare gute Produkte mit Identifikationsnummern versehen, anstatt alle hergestellten RF-Tags mit Identifikationsnummern zu versehen. Auf diese Weise sind die Identifikationsnummern der gelieferten Produkte durchlaufend nummeriert, und man führt das Kundenmanagement entsprechend den gelieferten Produkten leicht durch.
  • Diese Ausführungsform kann mit einer beliebigen der anderen Ausführungsformen und mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform wird eine CPU, welche die bei der verstehenden Ausführungsform beschriebene Speichervorrichtung beinhaltet, beschrieben.
  • 53 ist ein Blockschema, das ein Konfigurationsbeispiel einer CPU darstellt, die mindestens teilweise den bei der vorstehenden Ausführungsform beschriebenen Transistor als Komponente beinhaltet.
  • <Schaltplan der CPU>
  • Die in 53 dargestellte CPU beinhaltet über einem Substrat 1190 eine arithmetische logische Einheit (arithmetic logic unit, ALU) 1191, eine ALU-Steuerung 1192, einen Befehlsdecoder 1193, eine Interrupt-Steuerung 1194, eine Zeitsteuerung 1195, ein Register 1196, eine Registersteuerung 1197, eine Busschnittstelle 1198, ein ROM 1199 und eine wiederbeschreibbare ROM-Schnittstelle 1189. Ein Halbleitersubstrat, ein SOI-Substrat, ein Glassubstrat oder dergleichen wird als das Substrat 1190 verwendet. Das ROM 1199 und die ROM-Schnittstelle 1189 können über einem separaten Chip bereitgestellt sein. Es ist unnötig zu erwähnen, dass die CPU in 53 nur ein Beispiel ist, in dem die Konfiguration vereinfacht worden ist, und dass eine reale CPU je nach der Anwendung verschiedene Konfigurationen aufweisen kann. Beispielsweise kann die CPU die folgende Konfiguration aufweisen: Eine Struktur, die die in 53 dargestellte CPU oder eine arithmetische Schaltung beinhaltet, wird als einzelner Kern betrachtet; eine Vielzahl von solchen Kernen ist enthalten; und die Kerne arbeiten parallel zueinander. Die Anzahl der Bits, die die CPU in einer internen arithmetischen Schaltung oder in einem Datenbus verarbeiten kann, kann beispielsweise 8, 16, 32 oder 64 sein.
  • Ein Befehl, der über die Busschnittstelle 1198 in die CPU eingegeben wird, wird in den Befehlsdecoder 1193 eingegeben, darin decodiert und dann in die ALU-Steuerung 1192, die Interrupt-Steuerung 1194, die Registersteuerung 1197 und die Zeitsteuerung 1195 eingegeben.
  • Die ALU-Steuerung 1192, die Interrupt-Steuerung 1194, die Registersteuerung 1197 und die Zeitsteuerung 1195 führen verschiedene Steuerungen entsprechend dem decodierten Befehl aus. Insbesondere erzeugt die ALU-Steuerung 1192 Signale zum Steuern des Betriebs der ALU 1191. Während die CPU ein Programm ausführt, beurteilt die Interrupt-Steuerung 1194 eine Interrupt-Anforderung aus einer externen Eingabe-/Ausgabevorrichtung oder einer Peripherieschaltung auf Grundlage der Priorität oder eines Maskenzustandes und verarbeitet die Anforderung. Die Registersteuerung 1197 erzeugt eine Adresse des Registers 1196, und entsprechend dem Zustand der CPU liest/schreibt sie Daten aus dem/in das Register 1196.
  • Die Zeitsteuerung 1195 erzeugt Signale zum Steuern der Betriebszeiten der ALU 1191, der ALU-Steuerung 1192, des Befehlsdecoders 1193, der Interrupt-Steuerung 1194 und der Registersteuerung 1197. Die Zeitsteuerung 1195 beinhaltet beispielsweise einen internen Taktgenerator zum Erzeugen eines internen Taktsignals, das auf einem Referenztaktsignal basiert, und führt den vorstehenden Schaltungen das interne Taktsignal zu.
  • Bei der in 53 dargestellten CPU ist eine Speicherzelle in dem Register 1196 bereitgestellt. Für die Speicherzelle des Registers 1196 kann der bei der Ausführungsform 1 beschriebene Transistor verwendet werden.
  • Bei der in 53 dargestellten CPU wählt die Registersteuerung 1197 einen Vorgang aus, bei dem Daten entsprechend einem Befehl der ALU 1191 in dem Register 1196 gehalten werden. Das heißt, dass die Registersteuerung 1197 auswählt, ob Daten von einem Flip-Flop oder einem Kondensator in der Speicherzelle gehalten werden, die in dem Register 1196 enthalten ist. Wenn die Datenhaltung durch das Flip-Flop ausgewählt wird, wird der Speicherzelle des Registers 1196 eine Stromversorgungsspannung zugeführt. Wenn die Datenhaltung durch den Kondensator ausgewählt wird, werden die Daten in dem Kondensator überschrieben, und es kann die Zuführung einer Stromversorgungsspannung zu der Speicherzelle in dem Register 1196 unterbrochen werden.
  • <Speicherschaltung>
  • 54 ist ein Beispiel für einen Schaltplan eines Speicherelements, das als das Register 1196 verwendet werden kann. Ein Speicherelement 1200 beinhaltet eine Schaltung 1201, in der gespeicherte Daten flüchtig sind, wenn die Stromversorgung unterbrochen wird, eine Schaltung 1202, in der gespeicherte Daten nichtflüchtig sind, auch wenn die Stromversorgung unterbrochen wird, einen Schalter 1203, einen Schalter 1204, ein Logikelement 1206, einen Kondensator 1207 und eine Schaltung 1220, die eine Auswahlfunktion aufweist. Die Schaltung 1202 beinhaltet einen Kondensator 1208, einen Transistor 1209 und einen Transistor 1210. Es sei angemerkt, dass das Speicherelement 1200 nach Bedarf weiterhin ein weiteres Element, wie z. B. eine Diode, einen Widerstand oder einen Induktor, beinhalten kann.
  • Hier kann die Speichervorrichtung, die bei der vorstehenden Ausführungsform beschrieben worden ist, als die Schaltung 1202 verwendet werden. Wenn die Zuführung einer Stromversorgungsspannung zu dem Speicherelement 1200 unterbrochen wird, wird ein Erdpotential (0V) oder ein Potential, auf dem der Transistor 1209 in der Schaltung 1202 ausgeschaltet wird, weiterhin in ein Gate des Transistors 1209 eingegeben. Beispielsweise ist ein erstes Gate des Transistors 1209 über eine Last, wie z. B. einen Widerstand, geerdet.
  • Hier wird ein Beispiel gezeigt, in dem es sich bei dem Schalter 1203 um einen Transistor 1213 mit einem Leitungstyp (z. B. einen n-Kanal-Transistor) handelt und es sich bei dem Schalter 1204 um einen Transistor 1214 mit einem Leitungstyp, der dem einen Leitungstyp entgegengesetzt liegt (z. B. einen p-Kanal-Transistor), handelt. Ein erster Anschluss des Schalters 1203 entspricht entweder einer Source oder einem Drain des Transistors 1213, ein zweiter Anschluss des Schalters 1203 entspricht der/dem anderen von Source und Drain des Transistors 1213, und Leiten oder Nichtleiten zwischen dem ersten Anschluss und dem zweiten Anschluss des Schalters 1203 (d. h. der Durchlass-/Sperrzustand des Transistors 1213) wird durch ein Steuersignal RD ausgewählt, das in ein Gate des Transistors 1213 eingegeben wird. Ein erster Anschluss des Schalters 1204 entspricht entweder einer Source oder einem Drain des Transistors 1214, ein zweiter Anschluss des Schalters 1204 entspricht der/dem anderen von Source und Drain des Transistors 1214, und Leiten oder Nichtleiten zwischen dem ersten Anschluss und dem zweiten Anschluss des Schalters 1204 (d. h. der Durchlass-/Sperrzustand des Transistors 1214) wird durch das Steuersignal RD ausgewählt, das in ein Gate des Transistors 1214 eingegeben wird.
  • Entweder eine Source oder ein Drain des Transistors 1209 ist elektrisch mit einem ersten Anschluss des Kondensators 1208 und einem Gate des Transistors 1210 verbunden. Der Verbindungsabschnitt wird hier als Knoten M2 bezeichnet. Entweder eine Source oder ein Drain des Transistors 1210 ist elektrisch mit einer Leitung, die ein niedriges Stromversorgungspotential zuführen kann (z. B. einer GND-Leitung), verbunden, und die/der andere von ihnen ist elektrisch mit dem ersten Anschluss des Schalters 1203 (der/dem einen von Source und Drain des Transistors 1213) verbunden. Der zweite Anschluss des Schalters 1203 (die/der andere von Source und Drain des Transistors 1213) ist elektrisch mit dem ersten Anschluss des Schalters 1204 (der/dem einen von Source und Drain des Transistors 1214) verbunden. Der zweite Anschluss des Schalters 1204 (die/der andere von Source und Drain des Transistors 1214) ist elektrisch mit einer Leitung, die ein Stromversorgungspotential VDD zuführen kann, verbunden. Der zweite Anschluss des Schalters 1203 (die/der andere von Source und Drain des Transistors 1213), der erste Anschluss des Schalters 1204 (die/der eine von Source und Drain des Transistors 1214), ein Eingangsanschluss des Logikelements 1206 und ein erster Anschluss des Kondensators 1207 sind elektrisch miteinander verbunden. Der Verbindungsabschnitt wird hier als Knoten M1 bezeichnet. Ein zweiter Anschluss des Kondensators 1207 kann mit einem konstanten Potential versorgt werden. Beispielsweise kann der zweite Anschluss des Kondensators 1207 mit einem niedrigen Stromversorgungspotential (z. B. GND) oder einem hohen Stromversorgungspotential (z. B. VDD) versorgt werden. Der zweite Anschluss des Kondensators 1207 ist elektrisch mit der Leitung, die ein niedriges Stromversorgungspotential zuführen kann (z. B. einer GND-Leitung), verbunden. Ein zweiter Anschluss des Kondensators 1208 kann mit einem konstanten Potential versorgt werden. Beispielsweise kann der zweite Anschluss des Kondensators 1208 mit einem niedrigen Stromversorgungspotential (z. B. GND) oder einem hohen Stromversorgungspotential (z. B. VDD) versorgt werden. Der zweite Anschluss des Kondensators 1208 ist elektrisch mit der Leitung, die ein niedriges Stromversorgungspotential zuführen kann (z. B. einer GND-Leitung), verbunden.
  • Der Kondensator 1207 und der Kondensator 1208 müssen nicht unbedingt bereitgestellt sein, solange die parasitäre Kapazität des Transistors, der Leitung oder dergleichen aktiv genutzt wird.
  • Ein Steuersignal WE wird in das erste Gate (die erste Gate-Elektrode) des Transistors 1209 eingegeben. Hinsichtlich jedes der Schalter 1203 und 1204 wird ein Leitungszustand oder ein Nichtleitungszustand zwischen dem ersten Anschluss und dem zweiten Anschluss durch das Steuersignal RD ausgewählt, das sich von dem Steuersignal WE unterscheidet. Wenn sich der erste Anschluss und der zweite Anschluss eines der Schalter im Leitungszustand befinden, befinden sich der erste Anschluss und der zweite Anschluss des anderen Schalters im Nichtleitungszustand.
  • Es sei angemerkt, dass der Transistor 1209 in 54 eine Struktur mit einem zweiten Gate (einer zweiten Gate-Elektrode; Rückgate) aufweist. Das Steuersignal WE kann in das erste Gate eingegeben werden, und das Steuersignal WE2 kann in das zweite Gate eingegeben werden. Bei dem Steuersignal WE2 handelt es sich um ein Signal mit einem konstanten Potential. Als konstantes Potential wird beispielsweise ein Erdpotential GND oder ein Potential, das niedriger ist als ein Source-Potential des Transistors 1209, ausgewählt. Bei dem Steuersignal WE2 handelt es sich um ein Potentialsignal zum Steuern der Schwellenspannung des Transistors 1209, und ein Strom mit einer Gate-Spannung VG von 0 V kann weiter verringert werden. Bei dem Steuersignal WE2 kann es sich um ein Signal handeln, welches das gleiche Potential wie das Steuersignal WE aufweist. Es sei angemerkt, dass ein Transistor ohne zweites Gate als der Transistor 1209 verwendet werden kann.
  • Ein Signal, das den in der Schaltung 1201 gehaltenen Daten entspricht, wird in die/den andere/n von Source und Drain des Transistors 1209 eingegeben. 54 stellt ein Beispiel dar, in dem ein von der Schaltung 1201 ausgegebenes Signal in die/den andere/n von Source und Drain des Transistors 1209 eingegeben wird. Der logische Wert eines Signals, das von dem zweiten Anschluss des Schalters 1203 (der/dem anderen von Source und Drain des Transistors 1213) ausgegeben wird, wird durch das Logikelement 1206 invertiert, und das invertierte Signal wird über die Schaltung 1220 in die Schaltung 1201 eingegeben.
  • In dem Beispiel in 54 wird ein Signal, das aus dem zweiten Anschluss des Schalters 1203 (der/dem anderen von Source und Drain des Transistors 1213) ausgegeben wird, über das Logikelement 1206 und die Schaltung 1220 in die Schaltung 1201 eingegeben; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Das Signal, das aus dem zweiten Anschluss des Schalters 1203 (der/dem anderen von Source und Drain des Transistors 1213) ausgegeben wird, kann in die Schaltung 1201 eingegeben werden, ohne dass sein logischer Wert invertiert wird. In dem Fall, in dem die Schaltung 1201 einen Knoten beinhaltet, in dem ein Signal, das durch Inversion des logischen Wertes eines von dem Eingangsanschluss eingegebenen Signals erhalten wird, gehalten wird, kann beispielsweise das Signal, das aus dem zweiten Anschluss des Schalters 1203 (der/dem anderen von Source und Drain des Transistors 1213) ausgegeben wird, in den Knoten eingegeben werden.
  • In 54 können die Transistoren, die in dem Speicherelement 1200 enthalten sind, abgesehen von dem Transistor 1209, jeweils ein Transistor sein, bei dem ein Kanal in einer Schicht aus einem Halbleiter, der verschieden von einem Oxidhalbleiter ist, oder in dem Substrat 1190 gebildet wird. Es kann sich bei dem Transistor beispielsweise um einen Transistor handeln, dessen Kanal in einer Siliziumschicht oder einem Siliziumsubstrat gebildet wird. Als Alternative kann es sich bei allen Transistoren in dem Speicherelement 1200 um einen Transistor handeln, bei dem ein Kanal in einem Oxidhalbleiter gebildet wird. Als weitere Alternative kann das Speicherelement 1200, neben dem Transistor 1209, einen Transistor umfassen, bei dem ein Kanal in einem Oxidhalbleiter gebildet wird, und es kann ein Transistor, bei dem ein Kanal in einer Schicht, die einen anderen Halbleiter als einen Oxidhalbleitern enthält, oder in dem Substrat 1190 gebildet wird, für die sonstigen Transistoren verwendet werden.
  • Als die Schaltung 1201 in 54 kann beispielsweise eine Flip-Flop-Schaltung verwendet werden. Als das Logikelement 1206 kann beispielsweise ein Inverter oder ein getakteter Inverter verwendet werden.
  • In einer Periode, während der das Speicherelement 1200 nicht mit der Stromversorgungsspannung versorgt wird, kann die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung die in der Schaltung 1201 gespeicherten Daten mit dem Kondensator 1208 halten, der in der Schaltung 1202 bereitgestellt ist.
  • Der Sperrstrom eines Transistors, bei dem ein Kanal in einem Oxidhalbleiter gebildet wird, ist sehr niedrig. Zum Beispiel ist der Sperrstrom eines Transistors, bei dem ein Kanal in einem Oxidhalbleiter gebildet wird, im Wesentlichen niedriger als derjenige eines Transistors, bei dem ein Kanal in Silizium mit Kristallinität gebildet wird. Daher wird dann, wenn der Transistor als der Transistor 1209 verwendet wird, ein in dem Kondensator 1208 gehaltenes Signal auch in einer Periode, während der dem Speicherelement 1200 die Stromversorgungsspannung nicht zugeführt wird, lange Zeit gehalten. Das Speicherelement 1200 kann demzufolge den gespeicherten Inhalt (Daten) auch in einer Periode halten, während der die Zuführung der Stromversorgungsspannung unterbrochen ist.
  • Da das oben beschriebene Speicherelement einen Vorladevorgang mit dem Schalter 1203 und dem Schalter 1204 durchführt, kann die Zeit verkürzt werden, welche für die Schaltung 1201 erforderlich ist, um originale Daten wieder zu halten, nachdem die Zuführung der Stromversorgungsspannung nochmals angefangen hat.
  • Bei der Schaltung 1202 wird ein Signal, das durch den Kondensator 1208 gehalten wird, in das Gate des Transistors 1210 eingegeben. Deshalb kann, nachdem die Zuführung der Stromversorgungsspannung zu dem Speicherelement 1200 nochmals angefangen hat, das durch den Kondensator 1208 gehaltene Signal in ein dem Zustand (dem Durchlasszustand oder dem Sperrzustand) des Transistors 1210 entsprechendes Signal umgewandelt werden, um aus der Schaltung 1202 gelesen zu werden. Ein ursprüngliches Signal kann folglich selbst dann genau gelesen werden, wenn ein Potential, das dem durch den Kondensator 1208 gehaltenen Signal entspricht, in einem gewissen Maße variiert.
  • Durch Anwenden des oben beschriebenen Speicherelements 1200 auf eine Speichervorrichtung, wie z. B. ein Register oder einen Cache-Speicher, das/der in einem Prozessor enthalten ist, kann verhindert werden, dass Daten in der Speichervorrichtung infolge der Unterbrechung der Zuführung der Stromversorgungsspannung verloren gehen. Überdies kann, gleich nachdem die Zuführung der Stromversorgungsspannung nochmals angefangen hat, die Speichervorrichtung in einen Zustand zurückkehren, der demjenigen vor der Unterbrechung der Stromversorgung gleich ist. Deshalb kann die Stromversorgung auch für eine kurze Zeit in dem Prozessor oder einer oder mehreren Logikschaltungen, die in dem Prozessor enthalten sind, unterbrochen werden, was geringeren Stromverbrauch zur Folge hat.
  • Obwohl bei dieser Ausführungsform das Speicherelement 1200 für eine CPU verwendet wird, kann das Speicherelement 1200 auch für eine LSI, wie z. B. einen Digitalsignalprozessor (DSP), eine benutzerdefinierte LSI (Custom-LSI) oder eine programmierbare logische Vorrichtung (programmable logic device, PLD), und für ein Funkfrequenz-(radio frequency, RF-)Tag verwendet werden.
  • Diese Ausführungsform kann mit einer beliebigen der anderen Ausführungsformen und mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 7)
  • Bei dieser Ausführungsform werden Konfigurationsbeispiele einer Anzeigevorrichtung, bei der ein Transistor einer Ausführungsform der vorliegenden Erfindung verwendet wird, beschrieben.
  • <Schaltungskonfigurationsbeispiel der Anzeigevorrichtung>
  • 55A ist eine Draufsicht auf die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung. 55B ist ein Schaltplan, der eine Pixelschaltung darstellt, die in dem Fall verwendet werden kann, in dem ein Flüssigkristallelement für ein Pixel in der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird. 55C ist ein Schaltplan, der eine Pixelschaltung darstellt, die in dem Fall verwendet werden kann, in dem ein organisches EL-Element für ein Pixel in der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird.
  • Der Transistor in dem Pixelabschnitt kann entsprechend der Ausführungsform 1 ausgebildet werden. Der Transistor kann leicht als n-Kanal-Transistor ausgebildet werden, und daher kann ein Teil einer Treiberschaltung, die unter Verwendung eines n-Kanal-Transistors ausgebildet werden kann, über demselben Substrat wie der Transistor des Pixelabschnitts ausgebildet werden. Wenn der Transistor, der bei der vorstehenden Ausführungsform beschrieben worden ist, auf diese Weise für den Pixelabschnitt oder die Treiberschaltung verwendet wird, kann eine sehr zuverlässige Anzeigevorrichtung bereitgestellt werden.
  • 55A stellt ein Beispiel für eine Draufsicht auf eine Aktivmatrix-Anzeigevorrichtung dar. Ein Pixelabschnitt 701, eine erste Abtastleitungstreiberschaltung 702, eine zweite Abtastleitungstreiberschaltung 703 und eine Signalleitungstreiberschaltung 704 sind über einem Substrat 700 der Anzeigevorrichtung ausgebildet. In dem Pixelabschnitt 701 sind eine Vielzahl von Signalleitungen, die sich von der Signalleitungstreiberschaltung 704 aus erstrecken, und eine Vielzahl von Abtastleitungen angeordnet, die sich von der ersten Abtastleitungstreiberschaltung 702 und der zweiten Abtastleitungstreiberschaltung 703 aus erstrecken. Es sei angemerkt, dass Pixel, die Anzeigeelemente beinhalten, in einer Matrix in entsprechenden Bereichen bereitgestellt sind, in denen sich die Abtastleitungen und die Signalleitungen kreuzen. Das Substrat 700 der Anzeigevorrichtung ist über einen Verbindungsabschnitt, wie z. B. eine flexible gedruckte Schaltung (flexible printed circuit, FPC), mit einer Zeitsteuerschaltung (auch als Steuerung oder Steuer-IC bezeichnet) verbunden.
  • In 55A sind die erste Abtastleitungstreiberschaltung 702, die zweite Abtastleitungstreiberschaltung 703 und die Signalleitungstreiberschaltung 704 über dem Substrat 700 ausgebildet, über dem der Pixelabschnitt 701 ausgebildet ist. Folglich kann die Anzahl der extern bereitgestellten Komponenten, wie z. B. einer Treiberschaltung, verringert werden, so dass eine Kostenreduktion erzielt werden kann. Wenn die Treiberschaltung außerhalb des Substrats 700 bereitgestellt wäre, müssten ferner Leitungen länger werden, und die Anzahl von Leitungsverbindungen würde zunehmen. Wenn die Treiberschaltung über dem Substrat 700 bereitgestellt ist, kann die Anzahl von Leitungsverbindungen verringert werden. Folglich kann eine Verbesserung der Zuverlässigkeit oder der Ausbeute erzielt werden. Eine oder mehrere von der ersten Abtastleitungstreiberschaltung 702, der zweiten Abtastleitungstreiberschaltung 703 und der Signalleitungstreiberschaltung 704 kann/können an dem Substrat 700 montiert oder außerhalb des Substrats 700 bereitgestellt werden.
  • <Flüssigkristallanzeigevorrichtung>
  • 55B stellt ein Beispiel für eine Schaltungskonfiguration des Pixels dar. Hier ist eine Pixelschaltung beispielshaft dargestellt, die für ein Pixel einer VA-Flüssigkristallanzeigevorrichtung verwendet werden kann.
  • Diese Pixelschaltung kann bei einer Struktur eingesetzt werden, bei der ein Pixel eine Vielzahl von Pixelelektrodenschichten beinhaltet. Die Pixelelektrodenschichten sind mit verschiedenen Transistoren verbunden, und die Transistoren können mit verschiedenen Gate-Signalen angesteuert werden. Folglich können Signale, die an einzelne Pixelelektroden in einem Pixel mit mehreren Bereichen bzw. Mehrbereichs-Pixel (multi-domain pixel) angelegt werden, voneinander unabhängig gesteuert werden.
  • Eine Abtastleitung 712 eines Transistors 716 und eine Abtastleitung 713 eines Transistors 717 sind getrennt, so dass ihnen verschiedene Gate-Signale zugeführt werden können. Im Gegensatz dazu ist eine Datenleitung 714 von den Transistoren 716 und 717 geteilt. Der Transistor, der bei der Ausführungsform 1 beschrieben worden ist, kann nach Bedarf als jeder der Transistoren 716 und 717 verwendet werden. Daher kann eine sehr zuverlässige Flüssigkristallanzeigevorrichtung bereitgestellt werden.
  • Eine erste Pixelelektrodenschicht ist elektrisch mit dem Transistor 716 verbunden, und eine zweite Pixelelektrodenschicht ist elektrisch mit dem Transistor 717 verbunden. Die erste Pixelelektrodenschicht und die zweite Pixelelektrodenschicht sind voneinander getrennt. Es gibt keine besondere Beschränkung hinsichtlich der Formen der ersten Pixelelektrodenschicht und der zweiten Pixelelektrodenschicht. Beispielsweise kann die erste Pixelelektrodenschicht V-förmig sein.
  • Eine Gate-Elektrode des Transistors 716 ist mit der Abtastleitung 712 verbunden, und eine Gate-Elektrode des Transistors 717 ist mit der Abtastleitung 713 verbunden. Wenn verschiedene Gate-Signale der Abtastleitung 712 und der Abtastleitung 713 zugeführt werden, können die Betriebszeiten des Transistors 716 und des Transistors 717 variiert werden. Als Ergebnis kann die Ausrichtung von Flüssigkristallen gesteuert werden.
  • Ferner kann ein Speicherkondensator unter Verwendung einer Kondensatorleitung 710, einer Gate-Isolierschicht, die als Dielektrikum dient, und einer Kondensatorelektrode, die elektrisch mit der ersten Pixel-Elektrodenschicht oder der zweiten Pixel-Elektrodenschicht verbunden ist, ausgebildet sein.
  • Das Pixel mit mehreren Bereichen beinhaltet ein erstes Flüssigkristallelement 718 und ein zweites Flüssigkristallelement 719. Das erste Flüssigkristallelement 718 beinhaltet die erste Pixelelektrodenschicht, eine Gegenelektrodenschicht und eine Flüssigkristallschicht dazwischen. Das zweite Flüssigkristallelement 719 beinhaltet die zweite Pixelelektrodenschicht, eine Gegenelektrodenschicht und eine Flüssigkristallschicht dazwischen.
  • Es sei angemerkt, dass eine Pixelschaltung der vorliegenden Erfindung nicht auf diejenige in 55B beschränkt ist. Beispielsweise kann ein Schalter, ein Widerstand, ein Kondensator, ein Transistor, ein Sensor, eine Logikschaltung oder dergleichen zu der in 55B dargestellten Pixelschaltung hinzugefügt werden.
  • 56A und 56B sind Beispiele für eine Draufsicht und eine Querschnittsansicht einer Flüssigkristallanzeigevorrichtung. Es sei angemerkt, dass 56A eine typische Struktur darstellt, die eine Anzeigevorrichtung 20, einen Anzeigebereich 21, eine Peripherieschaltung 22 und flexible gedruckte Schaltungen (flexible printed circuits, FPCs) 42 umfasst. Bei der in 56A und 56B dargestellten Anzeigevorrichtung wird ein reflektierendes Flüssigkristallelement verwendet.
  • 56B ist eine Querschnittsansicht entlang den gestrichelten Linien A-A', B-B', C-C und D-D' in 56A. Der Querschnitt entlang der gestrichelten Linie A-A' stellt den Peripherieschaltungsabschnitt dar, der Querschnitt entlang der gestrichelten Linie B-B' stellt den Anzeigebereich dar, und der Querschnitt entlang der gestrichelten Linie C-C' stellt einen Abschnitt dar, der mit der FPC verbunden ist.
  • Die Anzeigevorrichtung 20, bei der das Flüssigkristallelement verwendet wird, beinhaltet, zusätzlich zu Transistoren 50 und 52 (dem bei der Ausführungsform 1 beschriebenen Transistor 10), die folgenden Komponenten: die leitende Schicht 165, eine leitende Schicht 197, eine Isolierschicht 420, eine Flüssigkristallschicht 490, ein Flüssigkristallelement 80, einen Kondensator 60, einen Kondensator 62, eine Isolierschicht 430, einen Abstandshalter 440, eine Farbschicht 460, eine Haftschicht 470, eine leitende Schicht 480, eine lichtundurchlässige Schicht 418, ein Substrat 400, eine Haftschicht 473, eine Haftschicht 474, eine Haftschicht 475, eine Haftschicht 476, eine polarisierende Platte 103, eine polarisierende Platte 403, ein Schutzsubstrat 105, ein Schutzsubstrat 402 und eine anisotrope leitende Schicht 510.
  • <Organische EL-Anzeigevorrichtung>
  • 55C stellt ein weiteres Beispiel für eine Schaltungskonfiguration des Pixels dar. Hier ist eine Pixel-Struktur einer Anzeigevorrichtung, bei der ein organisches EL-Element verwendet wird, dargestellt.
  • Bei einem organischen EL-Element werden durch Anlegen einer Spannung an ein Licht emittierendes Element Elektronen aus einer eines Paars von Elektroden und Löcher aus der anderen des Paars von Elektroden in eine Schicht, die eine Licht emittierende organische Verbindung enthält, injiziert; somit fließt ein Strom. Die Elektronen und Löcher rekombinieren, und dadurch wird die Licht emittierende organische Verbindung angeregt. Die Licht emittierende organische Verbindung kehrt vom angeregten Zustand in einen Grundzustand zurück, wodurch Licht emittiert wird. Aufgrund eines derartigen Mechanismus wird dieses Licht emittierende Element als Licht emittierendes Stromanregungselement bezeichnet.
  • 55C stellt ein anwendbares Beispiel für eine Pixelschaltung dar. Ein Pixel beinhaltet hier zwei n-Kanal-Transistoren. Des Weiteren kann eine digitale Zeit-Graustufen-Ansteuerung (digital time grayscale driving) für die Pixelschaltung verwendet werden.
  • Es werden die Konfiguration der anwendbaren Pixelschaltung und die Arbeitsweise eines Pixels, bei dem die digitale Zeit-Graustufen-Ansteuerung zum Einsatz kommt, beschrieben.
  • Ein Pixel 720 beinhaltet einen Schalttransistor 721, einen Treibertransistor 722, ein Licht emittierendes Element 724 und einen Kondensator 723. Eine Gate-Elektrodenschicht des Schalttransistors 721 ist mit einer Abtastleitung 726 verbunden, eine erste Elektrode (entweder eine Source-Elektrodenschicht oder eine Drain-Elektrodenschicht) des Schalttransistors 721 ist mit einer Signalleitung 725 verbunden, und eine zweite Elektrode (die andere von Source-Elektrodenschicht und Drain-Elektrodenschicht) des Schalttransistors 721 ist mit einer Gate-Elektrodenschicht des Treibertransistors 722 verbunden. Die Gate-Elektrodenschicht des Treibertransistors 722 ist über den Kondensator 723 mit einer Stromversorgungsleitung 727 verbunden, eine erste Elektrode des Treibertransistors 722 ist mit der Stromversorgungsleitung 727 verbunden, und eine zweite Elektrode des Treibertransistors 722 ist mit einer ersten Elektrode (einer Pixel-Elektrode) des Licht emittierenden Elements 724 verbunden. Eine zweite Elektrode des Licht emittierenden Elements 724 entspricht einer gemeinsamen Elektrode 728. Die gemeinsame Elektrode 728 ist elektrisch mit einer gemeinsamen Potentialleitung verbunden, die über dem gleichen Substrat wie die gemeinsame Elektrode 728 ausgebildet ist.
  • Als der Schalttransistor 721 und der Treibertransistor 722 kann ein beliebiger der Transistoren, die bei den Ausführungsformen 1 bis 3 beschrieben worden sind, angemessen verwendet werden. Auf diese Weise kann eine sehr zuverlässige organische EL-Anzeigevorrichtung bereitgestellt werden.
  • Das Potential der zweiten Elektrode (der gemeinsamen Elektrode 728) des Licht emittierenden Elements 724 wird auf ein niedriges Stromversorgungspotential eingestellt. Es sei angemerkt, dass das niedrige Stromversorgungspotential niedriger ist als ein hohes Stromversorgungspotential, das der Leistungsversorgungsleitung 727 zugeführt wird. Das niedrige Stromversorgungspotential kann beispielsweise GND, 0 V oder dergleichen sein. Das hohe Stromversorgungspotential und das niedrige Stromversorgungspotential werden derart eingestellt, dass sie höher als oder gleich der Durchlass-Schwellenspannung des Licht emittierenden Elements 724 sind, und der Unterschied zwischen den Potentialen wird an das Licht emittierende Element 724 angelegt, wodurch dem Licht emittierenden Element 724 ein Strom zugeführt wird, was zu einer Lichtemission führt. Die Durchlassspannung des Licht emittierenden Elements 724 bezeichnet eine Spannung, bei der eine gewünschte Leuchtdichte erreicht wird, und umfasst mindestens eine Durchlass-Schwellenspannung.
  • Es sei angemerkt, dass die Gate-Kapazität des Treibertransistors 722 als Ersatz für den Kondensator 723 verwendet werden kann, so dass der Kondensator 723 weggelassen werden kann.
  • Als Nächstes wird ein in den Treibertransistor 722 eingegebenes Signal beschrieben. Im Falle eines Spannungsansteuerverfahrens durch Spannungseingabe (voltage-input voltage driving) wird ein Videosignal, das reicht aus, den Treibertransistor 722 einzuschalten oder auszuschalten, in den Treibertransistor 722 eingegeben. Damit der Treibertransistor 722 in einem linearen Bereich arbeiten kann, wird eine Spannung, die höher ist als die Spannung der Stromversorgungsleitung 727, an die Gate-Elektrodenschicht des Treibertransistors 722 angelegt. Es sei angemerkt, dass eine Spannung, die höher als oder gleich der Gesamtspannung einer Spannung der Stromversorgungsleitung und der Schwellenspannung Vth des Treibertransistors 722 ist, an die Signalleitung 725 angelegt wird.
  • In dem Fall, in dem eine analoge Graustufen-Ansteuerung durchgeführt wird, wird eine Spannung, die höher als oder gleich einer Spannung ist, die die Gesamtspannung der Durchlassspannung des Licht emittierenden Elements 724 und der Schwellenspannung Vth des Treibertransistors 722 ist, an die Gate-Elektrodenschicht des Treibertransistors 722 angelegt. Ein Videosignal, mit dem der Treibertransistor 722 in einem Sättigungsbereich betrieben wird, wird eingegeben, so dass dem Licht emittierenden Element 724 ein Strom zugeführt wird. Damit der Treibertransistor 722 in einem Sättigungsbereich arbeiten kann, wird das Potential der Stromversorgungsleitung 727 höher gewählt als das Gate-Potential des Treibertransistors 722. Wenn ein analoges Videosignal benutzt wird, ist es möglich, einen Strom entsprechend dem Videosignal zu dem Licht emittierenden Element 724 zuzuführen und eine analoge Graustufen-Ansteuerung durchzuführen.
  • Es sei angemerkt, dass die Konfiguration der Pixelschaltung der vorliegenden Erfindung nicht auf diejenige in 55C beschränkt ist. Beispielsweise kann ein Schalter, ein Widerstand, ein Kondensator, ein Sensor, ein Transistor, eine Logikschaltung oder dergleichen zu der Pixelschaltung hinzugefügt werden, die in 55C dargestellt ist.
  • In dem Fall, in dem der bei der vorstehenden Ausführungsform dargestellte Transistor für die Schaltung in 55C verwendet wird, ist die Source-Elektrode (die erste Elektrode) elektrisch mit der Seite des niedrigen Potentials verbunden, und die Drain-Elektrode (die zweite Elektrode) ist elektrisch mit der Seite des hohen Potentials verbunden. Außerdem kann das Potential der ersten Gate-Elektrode durch eine Steuerschaltung oder dergleichen gesteuert werden, und das oben beispielhaft beschriebene Potential, z. B. ein Potential, das niedriger ist als das an die Source-Elektrode angelegte Potential, kann über eine Leitung, die nicht dargestellt ist, in die zweite Gate-Elektrode eingegeben werden.
  • 57A und 57B sind Beispiele für eine Draufsicht und eine Querschnittsansicht einer Anzeigevorrichtung, bei der ein Licht emittierendes Element verwendet wird. Es sei angemerkt, dass 57A eine typische Struktur darstellt, die eine Anzeigevorrichtung 24, den Anzeigebereich 21, die Peripherieschaltung 22 und die flexible gedruckte Schaltung (FPC) 42 umfasst.
  • 57B ist eine Querschnittsansicht entlang den gestrichelten Linien A-A', B-B', C-C' und D-D in 57A. Der Querschnitt entlang der gestrichelten Linie A-A' stellt den Peripherieschaltungsabschnitt dar, der Querschnitt entlang der gestrichelten Linie B-B' stellt den Anzeigebereich dar, und der Querschnitt entlang der gestrichelten Linie C-C' stellt einen Abschnitt dar, der mit der FPC verbunden ist.
  • Die Anzeigevorrichtung 24, bei der das Licht emittierende Element verwendet wird, beinhaltet, zusätzlich zu den Transistoren 50 und 52 (dem bei der Ausführungsform 1 beschriebenen Transistor 10), die folgenden Komponenten: die leitende Schicht 197, eine leitende Schicht 410, eine optische Anpassungsschicht 530, eine EL-Schicht 450, eine leitende Schicht 415, ein Licht emittierendes Element 70, den Kondensator 60, den Kondensator 62, die Isolierschicht 430, den Abstandshalter 440, die Farbschicht 460, die Haftschicht 470, eine Trennwand 445, die lichtundurchlässige Schicht 418, das Substrat 400 und die anisotrope leitende Schicht 510.
  • Beispielsweise können in dieser Beschreibung und dergleichen ein Anzeigeelement, eine Anzeigevorrichtung, die eine ein Anzeigeelement beinhaltende Vorrichtung ist, ein Licht emittierendes Element und eine Licht emittierende Vorrichtung, die eine ein Licht emittierendes Element beinhaltende Vorrichtung ist, verschiedene Modi verwenden oder verschiedene Elemente beinhalten. Ein Anzeigeelement, eine Anzeigevorrichtung, ein Licht emittierendes Element oder eine Licht emittierende Vorrichtung umfasst beispielsweise mindestens eines der folgenden Elemente: ein EL-(Elektrolumineszenz-)Element (z. B. ein EL-Element, das organische und anorganische Materialien enthält, ein organisches EL-Element oder ein anorganisches EL-Element), eine LED (z. B. eine weiße LED, eine rote LED, eine grüne LED oder eine blaue LED), einen Transistor (einen Transistor, der in Abhängigkeit von Strom Licht emittiert), einen Elektronen-Emitter, ein Flüssigkristallelement, elektronische Tinte, ein elektrophoretisches Element, ein Grating Light Valve (GLV), einen Plasmabildschirm (Plasma display panel, PDP), mikroelektromechanische Systeme (MEMS), eine digitale Mikrospiegelvorrichtung (digital micromirror device, DMD), ein Digital Micro Shutter (DMS), MIRASOL (eingetragenes Warenzeichen), ein Element für einen Bildschirm mit interferometrisch arbeitendem Modulator (interferometic modulator display, IMOD), ein Elektrobenetzungselement, eine piezoelektrische Keramikanzeige und ein Anzeigeelement, das eine Kohlenstoffnanoröhre enthält. Abgesehen von den vorstehenden Elementen können Anzeigemedien mit eingeschlossen sein, deren Kontrast, Leuchtdichte, Reflektivität, Transmissionsgrad oder dergleichen durch elektrische oder magnetische Wirkung verändert wird. Es sei angemerkt, dass Beispiele für Anzeigevorrichtungen, die EL-Elemente beinhalten, eine EL-Anzeige umfassen. Beispiele für Anzeigevorrichtungen, die Elektronen-Emitter beinhalten, umfassen einen Feldemissionsbildschirm (field emission display, FED) und einen SED-Typ-Flachbildschirm (SED: surface-conduction electron-emitter display bzw. oberflächenleitender Elektronen-Emitter-Bildschirm). Beispiele für Anzeigevorrichtungen, die Flüssigkristallelemente beinhalten, umfassen eine Flüssigkristallanzeige (eine durchlässige Flüssigkristallanzeige, eine halbdurchlässige Flüssigkristallanzeige, eine reflektierende Flüssigkristallanzeige, eine Direktansicht-Flüssigkristallanzeige oder eine Projektionsflüssigkristallanzeige). Beispiele für Anzeigevorrichtungen, die elektronische Tinte oder elektrophoretische Elemente beinhalten, umfassen elektronisches Papier.
  • Diese Ausführungsform kann mit einer beliebigen der anderen Ausführungsformen und mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 8)
  • Bei dieser Ausführungsform wird ein Anzeigemodul, bei dem eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird, anhand von 58 beschrieben.
  • <Anzeigemodul>
  • Bei einem Anzeigemodul 6000 in 58 sind ein Touchscreen 6004, der mit einer FPC 6003 verbunden ist, ein Anzeigefeld 6006, das mit einer FPC 6005 verbunden ist, eine Hintergrundbeleuchtungseinheit 6007, ein Rahmen 6009, eine gedruckte Leiterplatte 6010 und eine Batterie 6011 zwischen einer oberen Abdeckung 6001 und einer unteren Abdeckung 6002 bereitgestellt. Es sei angemerkt, dass in einigen Fällen die Hintergrundbeleuchtungseinheit 6007, die Batterie 6011, der Touchscreen 6004 und dergleichen nicht bereitgestellt sind.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann beispielsweise für das Anzeigefeld 6006 und eine integrierte Schaltung, die an einer gedruckten Leiterplatte montiert ist, verwendet werden.
  • Die Formen und Größen der oberen Abdeckung 6001 und der unteren Abdeckung 6002 können nach Bedarf entsprechend den Größen des Touchscreens 6004 und des Anzeigefeldes 6006 geändert werden.
  • Der Touchscreen 6004 kann ein resistiver Touchscreen oder ein kapazitiver Touchscreen sein und kann derart ausgebildet sein, dass er mit dem Anzeigebildschirm 6006 überlappt. Ein Gegensubstrat (Dichtungssubstrat) des Anzeigefeldes 6006 kann eine Touchscreen-Funktion aufweisen. Ein Fotosensor kann in jedem Pixel des Anzeigefeldes 6006 bereitgestellt sein, so dass eine optische Touchscreen-Funktion hinzugefügt wird. Eine Elektrode für einen Berührungssensor kann in jedem Pixel des Anzeigefeldes 6006 bereitgestellt sein, so dass eine kapazitive Touchscreen-Funktion hinzugefügt wird.
  • Die Hintergrundbeleuchtungseinheit 6007 beinhaltet eine Lichtquelle 6008. Die Lichtquelle 6008 kann an einem Endabschnitt der Hintergrundbeleuchtungseinheit 6007 bereitgestellt sein, wobei eine Lichtstreuscheibe verwendet werden kann.
  • Der Rahmen 6009 schützt das Anzeigefeld 6006 und dient auch als elektromagnetischer Schild zum Blockieren von elektromagnetischen Wellen, die von der gedruckten Leiterplatte 6010 erzeugt werden. Der Rahmen 6009 kann als Abstrahlplatte dienen.
  • Die gedruckte Leiterplatte 6010 beinhaltet eine Stromversorgungsschaltung und eine Signalverarbeitungsschaltung zum Ausgeben eines Videosignals und eines Taktsignals. Als Stromquelle zum Zuführen von Strom zu der Stromversorgungsschaltung kann eine externe gewerbliche Stromquelle oder die separat bereitgestellte Batterie 6011 verwendet werden. Es sei angemerkt, dass die Batterie 6011 nicht notwendig ist, wenn eine gewerbliche Stromquelle verwendet wird.
  • Das Anzeigemodul 6000 kann zusätzlich mit einer Komponente, wie z. B. einer polarisierenden Platte, einer Retardationsplatte oder einer Prismenfolie, versehen sein.
  • Diese Ausführungsform kann mit einer beliebigen der anderen Ausführungsformen und mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 9)
  • Bei dieser Ausführungsform werden Anwendungsbeispiele der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beschrieben.
  • <Paket, bei dem ein Bilderrahmen-Abstandshalter (lead frame interposer) verwendet wird>
  • 59A ist eine perspektivische Ansicht, die eine Querschnittsstruktur eines Pakets darstellt, bei dem ein Bilderrahmen-Abstandshalter verwendet wird. In dem Paket in 59A ist ein Chip 1751, der der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung entspricht, mit einem Anschluss 1752 über einem Abstandshalter (interposer) 1750 durch Drahtbonden (wire bonding) verbunden. Der Anschluss 1752 ist an einer Oberfläche des Abstandshalters 1750, an dem der Chip 1751 montiert ist, angeordnet. Der Chip 1751 kann mittels eines Bindharzes 1753 abgedichtet werden, in welchem Falle der Chip 1751 derart abgedichtet wird, dass ein Teil jedes der Anschlüsse 1752 freiliegt.
  • 59B stellt die Struktur eines Moduls eines elektronischen Geräts (eines Mobiltelefons) dar, in dem ein Paket auf einer Leiterplatte montiert ist. In dem Modul des Mobiltelefons in 59B sind ein Paket 1802 und eine Batterie 1804 an einer gedruckten Leiterplatte 1801 montiert. Die gedruckte Leiterplatte 1801 ist an einem Anzeigefeld 1800, das ein Anzeigeelement beinhaltet, über eine FPC 1803 montiert.
  • Diese Ausführungsform kann mit einer beliebigen der anderen Ausführungsformen und mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • (Ausführungsform 10)
  • Bei dieser Ausführungsform werden elektronische Geräte und Beleuchtungsvorrichtungen von Ausführungsformen der vorliegenden Erfindung anhand von Zeichnungen beschrieben.
  • <Elektronisches Gerät>
  • Elektronische Geräte und Beleuchtungsvorrichtungen können unter Verwendung der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung hergestellt werden. Elektronische Geräte und Beleuchtungsvorrichtungen mit hoher Zuverlässigkeit können auch unter Verwendung der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung hergestellt werden. Des Weiteren können elektronische Geräte und Beleuchtungsvorrichtungen, die Berührungssensoren mit verbesserter Detektionsempfindlichkeit beinhalten, unter Verwendung der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung hergestellt werden.
  • Beispiele für elektronische Geräte sind Fernsehgeräte (auch als Fernseher oder Fernsehempfänger bezeichnet), Monitore für Computer und dergleichen, Kameras, wie z. B. Digitalkameras und digitale Videokameras, digitale Fotorahmen, Mobiltelefone (auch als Handys oder tragbare Telefongeräte bezeichnet), tragbare Spielkonsolen, tragbare Informationsendgeräte, Audiowiedergabevorrichtungen, große Spielautomaten, wie z. B. Flipperautomaten, und dergleichen.
  • Wenn das elektronische Gerät oder die Beleuchtungsvorrichtung einer Ausführungsform der vorliegenden Erfindung Flexibilität aufweist, kann es/sie entlang einer gekrümmten Innen-/Außenwandfläche eines Hauses oder eines Gebäudes oder entlang einer gekrümmten Innen-/Außenfläche eines Autos integriert werden.
  • Des Weiteren kann das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung eine Sekundärbatterie beinhalten. Vorzugsweise kann die Sekundärbatterie durch kontaktlose Energieübertragung aufgeladen werden.
  • Beispiele für die Sekundärbatterie umfassen eine Lithium-Ionen-Sekundärbatterie, wie z. B. eine Lithium-Polymer-Batterie (Lithium-Ionen-Polymer-Batterie) unter Verwendung eines Gel-Elektrolyts, eine Lithium-Ionen-Batterie, eine Nickel-Hydrid-Batterie, eine Nickel-Cadmium-Batterie, eine organische Radikalbatterie, eine Blei-Säure-Batterie, eine Luftsekundärbatterie, eine Nickel-Zink-Batterie und eine Silber-Zink-Batterie.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann eine Antenne beinhalten. Wenn ein Signal durch die Antenne empfangen wird, kann das elektronische Gerät ein Bild, Daten oder dergleichen auf einem Anzeigeabschnitt anzeigen. Wenn das elektronische Gerät eine Sekundärbatterie beinhaltet, kann die Antenne für kontaktfreie Energieübertragung verwendet werden.
  • 60A stellt eine tragbare Spielkonsole dar, die ein Gehäuse 7101, ein Gehäuse 7102, einen Anzeigeabschnitt 7103, einen Anzeigeabschnitt 7104, ein Mikrofon 7105, Lautsprecher 7106, eine Bedientaste 7107, einen Stift 7108 und dergleichen beinhaltet. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für eine integrierte Schaltung, eine CPU oder dergleichen, die in dem Gehäuse 7101 eingebaut ist, verwendet werden. Wenn eine selbstsperrende CPU als die CPU verwendet wird, kann der Stromverbrauch verringert werden, so dass ein Benutzer ein Spiel länger als vorher genießen kann. Wenn die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung als der Anzeigeabschnitt 7103 oder 7104 verwendet wird, ist es möglich, eine benutzerfreundliche tragbare Spielkonsole mit Qualität, die sich kaum verschlechtert, bereitzustellen. Obwohl die in 60A dargestellte tragbare Spielkonsole zwei Anzeigeabschnitte, d. h. den Anzeigeabschnitt 7103 und den Anzeigeabschnitt 7104, beinhaltet, ist die Anzahl der in der tragbaren Spielekonsole enthaltenen Anzeigeabschnitte nicht auf zwei beschränkt.
  • 60B stellt eine Smartwatch dar, die ein Gehäuse 7302, einen Anzeigeabschnitt 7304, Bedienknöpfe 7311 und 7312, einen Verbindungsanschluss 7313, ein Band 7321, eine Schließe 7322 und dergleichen beinhaltet. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für einen Speicher, eine CPU oder dergleichen, der/die in dem Gehäuse 7302 eingebaut ist, verwendet werden. Es sei angemerkt, dass dann, wenn in 60B die Anzeige ein reflektierendes Flüssigkristallanzeigefeld ist und die CPU eine selbstsperrende CPU ist, kann der Stromverbrauch verringert werden, was zur Verringerung der Häufigkeit der täglichen Ladung führt.
  • 60C stellt ein tragbares Informationsendgerät dar, das einen Anzeigeabschnitt 7502, der in einem Gehäuse 7501 eingebaut ist, Bedienknöpfe 7503, einen externen Verbindungsanschluss 7504, einen Lautsprecher 7505, ein Mikrofon 7506, einen Anzeigeabschnitt 7502 und dergleichen beinhaltet. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für einen tragbaren Speicher, eine CPU oder dergleichen, der/die in dem Gehäuse 7501 eingebaut ist, verwendet werden. Es sei angemerkt, dass dann, wenn eine selbstsperrende CPU verwendet wird, kann die Häufigkeit der Ladung verringert werden. Der Anzeigeabschnitt 7502 ist klein oder mittelgroß, jedoch kann Full High Definition-, 4k- oder 8k-Anzeige durchführen, da er eine sehr hohe Auflösung aufweist; daher kann ein sehr klares Bild erhalten werden.
  • 60D stellt eine Videokamera dar, die ein erstes Gehäuse 7701, ein zweites Gehäuse 7702, einen Anzeigeabschnitt 7703, Bedientasten 7704, eine Linse 7705, ein Gelenk 7706 und dergleichen beinhaltet. Die Bedientasten 7704 und die Linse 7705 sind in dem ersten Gehäuse 7701 bereitgestellt, und der Anzeigeabschnitt 7703 ist in dem zweiten Gehäuse 7702 bereitgestellt. Das erste Gehäuse 7701 und das zweite Gehäuse 7702 sind durch das Gelenk 7706 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 7701 und dem zweiten Gehäuse 7702 kann mit dem Gelenk 7706 verändert werden. Bilder, die auf dem Anzeigeabschnitt 7703 angezeigt werden, können entsprechend dem Winkel an dem Gelenk 7706 zwischen dem ersten Gehäuse 7701 und dem zweiten Gehäuse 7702 umgeschaltet werden. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann in einer Fokusposition der Linse 7705 verwendet werden. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für eine integrierte Schaltung, eine CPU oder dergleichen, die in dem Gehäuse 7701 eingebaut ist, verwendet werden.
  • 60E stellt eine digitale Beschilderung mit einem Anzeigeabschnitt 7902 dar, die an einem Strommast 7901 bereitgestellt ist. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für ein Anzeigefeld des Anzeigeabschnitts 7902 und eine eingebaute Steuerschaltung verwendet werden.
  • 61A stellt einen Laptop dar, der ein Gehäuse 8121, einen Anzeigeabschnitt 8122, eine Tastatur 8123, eine Zeigevorrichtung 8124 und dergleichen beinhaltet. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für eine CPU, einen Speicher oder dergleichen, die/der in dem Gehäuse 8121 eingebaut ist, verwendet werden. Es sei angemerkt, dass der Anzeigeabschnitt 8122 klein oder mittelgroß ist, jedoch eine 8K-Anzeige durchführen kann, da er eine sehr hohe Auflösung aufweist; somit kann ein sehr klares Bild erhalten werden.
  • 61B ist eine Außenansicht eines Fahrzeugs 9700. 61C stellt einen Fahrersitz des Fahrzeugs 9700 dar. Das Fahrzeug 9700 beinhaltet eine Karosserie 9701, Räder 9702, ein Armaturenbrett 9703, Scheinwerfer 9704 und dergleichen. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann in einem Anzeigeabschnitt und einer integrierten Steuerschaltung des Fahrzeugs 9700 verwendet werden. Beispielsweise kann die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung in Anzeigeabschnitten 9710 bis 9715, die in 61C dargestellt sind, verwendet werden.
  • Der Anzeigeabschnitt 9710 und der Anzeigeabschnitt 9711 sind Anzeigevorrichtungen oder Eingabe-/Ausgabevorrichtungen, die in einer Autowindschutzscheibe bereitgestellt sind. Die Anzeigevorrichtung oder die Eingabe-/Ausgabevorrichtung einer Ausführungsform der vorliegenden Erfindung kann eine durchsichtige Anzeigevorrichtung oder Eingabe-/Ausgabevorrichtung sein, durch die die gegenüberliegende Seite gesehen werden kann, indem ein lichtdurchlässiges leitendes Material für ihre Elektroden verwendet wird. Eine derartige durchsichtige Anzeigevorrichtung oder Eingabe-/Ausgabevorrichtung behindert die Sicht des Fahrers während des Fahrens des Fahrzeugs 9700 nicht. Demzufolge kann die Anzeigevorrichtung oder die Eingabe-/Ausgabevorrichtung einer Ausführungsform der vorliegenden Erfindung in der Windschutzscheibe des Fahrzeugs 9700 bereitgestellt werden. Es sei angemerkt, dass in dem Fall, in dem ein Transistor oder dergleichen zum Betreiben der Anzeigevorrichtung oder der Eingabe-/Ausgabevorrichtung in der Anzeigevorrichtung oder der Eingabe-/Ausgabevorrichtung bereitgestellt wird, ein Transistor mit Lichtdurchlässigkeit, wie z. B. ein organischer Transistor, bei dem ein organisches Halbleitermaterial verwendet wird, oder ein Transistor, bei dem ein Oxidhalbleiter verwendet wird, vorzugsweise verwendet wird.
  • Der Anzeigeabschnitt 9712 ist eine Anzeigevorrichtung, die an einem Säulenabschnitt bereitgestellt ist. Beispielsweise kann der Anzeigeabschnitt 9712 die von dem Säulenabschnitt behinderte Sicht kompensieren, indem ein Bild, das von einer Abbildungseinheit aufgenommen wird, die an der Karosserie bereitgestellt ist, angezeigt wird. Der Anzeigeabschnitt 9713 ist eine Anzeigevorrichtung, die auf einem Armaturenbrett bereitgestellt ist. Beispielsweise kann der Anzeigeabschnitt 9713 die von dem Säulenabschnitt behinderte Sicht kompensieren, indem ein Bild, das von einer Abbildungseinheit aufgenommen wird, die an der Karosserie bereitgestellt ist, angezeigt wird. Das heißt, dass tote Winkel beseitigt werden können und die Sicherheit erhöht werden kann, indem ein Bild, das von einer Abbildungseinheit aufgenommen wird, die an der Außenseite der Karosserie bereitgestellt ist, angezeigt wird. Indem ein Bild angezeigt wird, um den Bereich zu kompensieren, den ein Fahrer nicht einsehen kann, kann außerdem der Fahrer leicht und komfortabel die Sicherheit überprüfen.
  • 61D stellt das Innere eines Autos dar, in dem eine Sitzbank als Fahrersitz und Beifahrersitz verwendet wird. Ein Anzeigeabschnitt 9721 ist eine Anzeigevorrichtung oder eine Eingabe-/Ausgabevorrichtung, die in einem Türabschnitt bereitgestellt ist. Beispielsweise kann der Anzeigeabschnitt 9721 die von dem Türabschnitt behinderte Sicht kompensieren, indem ein Bild, das von einer Abbildungseinheit aufgenommen wird, die an der Karosserie bereitgestellt ist, angezeigt wird. Ein Anzeigeabschnitt 9722 ist eine Anzeigevorrichtung, die in einem Lenkrad bereitgestellt ist. Ein Anzeigeabschnitt 9723 ist eine Anzeigevorrichtung, die in der Mitte einer Auflagefläche der Sitzbank bereitgestellt ist. Es sei angemerkt, dass die Anzeigevorrichtung als Sitzwärmer verwendet werden kann, indem die Anzeigevorrichtung auf der Auflagefläche oder dem Rückenpolster bereitgestellt wird und indem die Wärmeerzeugung der Anzeigevorrichtung als Wärmequelle verwendet wird.
  • Der Anzeigeabschnitt 9714, der Anzeigeabschnitt 9715 und der Anzeigeabschnitt 9722 können eine Vielzahl von Arten von Informationen anzeigen, wie z. B. Navigationsdaten, einen Geschwindigkeitsmesser, ein Tachometer, eine Kilometeranzeige, eine Tankanzeige, eine Schaltpunktanzeige und die Einstellung der Klimaanlage. Der Inhalt, das Layout oder dergleichen der Anzeige auf den Anzeigeabschnitten kann von einem Benutzer nach Bedarf frei verändert werden. Die Informationen, die vorstehend aufgeführt worden sind, können auch auf den Anzeigeabschnitten 9710 bis 9713, 9721 und 9723 angezeigt werden. Die Anzeigeabschnitte 9710 bis 9715 und 9721 bis 9723 können auch als Beleuchtungsvorrichtungen verwendet werden. Die Anzeigeabschnitte 9710 bis 9715 und 9721 bis 9723 können auch als Heizgeräte verwendet werden.
  • 62A ist eine Außenansicht einer Kamera 8000. Die Kamera 8000 beinhaltet ein Gehäuse 8001, einen Anzeigeabschnitt 8002, einen Bedienknopf 8003, einen Auslöseknopf 8004, einen Verbindungsabschnitt 8005 und dergleichen. Eine Linse 8006 kann an der Kamera 8000 angebracht sein.
  • Der Verbindungsabschnitt 8005 beinhaltet eine Elektrode, um mit einem Sucher 8100, der nachfolgend beschrieben wird, einem Stroboskop oder dergleichen verbunden zu sein.
  • Obwohl die Linse 8006 der Kamera 8000 hier von dem Gehäuse 8001 zum Auswechseln abnehmbar ist, kann die Linse 8006 in dem Gehäuse 8001 enthalten sein.
  • Bilder können durch Druck des Auslöseknopfs 8004 aufgenommen werden. Außerdem können Bilder durch Berührung des Anzeigeabschnitts 8002, der als Touchscreen dient, aufgenommen werden.
  • Die Anzeigevorrichtung oder die Eingabe-/Ausgabevorrichtung einer Ausführungsform der vorliegenden Erfindung kann bei dem Anzeigeabschnitt 8002 verwendet werden.
  • 62B stellt die Kamera 8000 dar, an der der Sucher 8100 angebracht ist.
  • Der Sucher 8100 beinhaltet ein Gehäuse 8101, einen Anzeigeabschnitt 8102, einen Knopf 8103 und dergleichen.
  • Das Gehäuse 8101 beinhaltet einen Verbindungsabschnitt zum Einrasten mit dem Verbindungsabschnitt 8005 der Kamera 8000, so dass der Sucher 8100 mit der Kamera 8000 verbunden werden kann. Der Verbindungsabschnitt beinhaltet eine Elektrode, und ein Bild oder dergleichen, das von der Kamera 8000 über die Elektrode empfangen wird, kann auf dem Anzeigeabschnitt 8102 angezeigt werden.
  • Der Knopf 8103 weist eine Funktion als Einschaltknopf auf, und der Anzeigeabschnitt 8102 kann mit dem Knopf 8103 ein- und ausgeschaltet werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für eine integrierte Schaltung und einen Bildsensor, die in dem Gehäuse 8101 enthalten sind, verwendet werden.
  • Obwohl die Kamera 8000 und der Sucher 8100 separate und abnehmbare elektronische Geräte in 62A und 62B sind, kann das Gehäuse 8001 der Kamera 8000 einen Sucher mit der Anzeigevorrichtung oder der Eingabe-/Ausgabevorrichtung einer Ausführungsform der vorliegenden Erfindung beinhalten.
  • 62C ist eine Außenansicht einer am Kopf tragbaren Anzeige 8200.
  • Die am Kopf tragbare Anzeige 8200 beinhaltet einen Befestigungsabschnitt 8201, eine Linse 8202, einen Hauptkörper 8203, einen Anzeigeabschnitt 8204, ein Kabel 8205 und dergleichen. Der Befestigungsabschnitt 8201 beinhaltet eine Batterie 8206.
  • Der Strom wird dem Hauptkörper 8203 von der Batterie 8206 über das Kabel 8205 zugeführt. Der Hauptkörper 8203 beinhaltet einen drahtlosen Empfänger oder dergleichen, um Videodaten, wie z. B. Bilddaten, zu empfangen und diese dann auf dem Anzeigeabschnitt 8204 anzuzeigen. Die Bewegung des Augapfels und des Augenlids eines Benutzers wird von einer Kamera in dem Hauptkörper 8203 aufgenommen und dann werden Koordinaten der Punkte, die der Benutzer betrachtet, unter Verwendung der aufgenommenen Daten berechnet, um den Zielpunkt der Betrachtung des Benutzers als Eingabemittel zu verwenden.
  • Der Befestigungsabschnitt 8201 kann eine Vielzahl von Elektroden in Kontakt mit dem Benutzer beinhalten. Der Hauptkörper 8203 kann konfiguriert sein, einen Strom, der durch die Elektroden bei der Bewegung des Augapfels des Benutzers fließt, zu erfassen, um die Richtung von seinen Augen zu erkennen. Der Hauptkörper 8203 kann konfiguriert sein, einen Strom, der durch die Elektroden fließt, zu erfassen, um den Puls des Benutzers zu überwachen. Der Befestigungsabschnitt 8201 kann Sensoren, wie z. B. einen Temperatursensor, einen Drucksensor oder einen Beschleunigungssensor, beinhalten, so dass biologische Informationen des Benutzers auf dem Anzeigeabschnitt 8204 angezeigt werden können. Der Hauptkörper 8203 kann konfiguriert sein, die Bewegung des Kopfes des Benutzers oder dergleichen zu erfassen, um ein Bild, das auf dem Anzeigeabschnitt 8204 angezeigt wird, in Synchronisation mit der Bewegung des Kopfes des Benutzers oder dergleichen zu bewegen.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für eine integrierte Schaltung, die in dem Hauptkörper 8203 enthalten ist, verwendet werden.
  • Mindestens ein Teil dieser Ausführungsform kann gegebenenfalls in Kombination mit einer der Ausführungsformen implementiert werden, die in dieser Beschreibung beschrieben werden.
  • (Ausführungsform 11)
  • Bei dieser Ausführungsform werden Anwendungsbeispiele eines RF-Tags, bei dem die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird, anhand von 63A bis 63F beschrieben.
  • <Anwendungsbeispiele eines RF-Tags>
  • Das RF-Tag wird weithin verwendet und kann beispielsweise für die folgenden Produkte bereitgestellt sein: Geldscheine, Münzen, Wertpapiere, Inhaberobligationen, Dokumente (z. B. Führerscheine oder Aufenthaltskarten, siehe 63A), Fahrzeuge (z. B. Fahrräder, siehe 63B), Verpackungsbehälter (z. B. Packpapier oder Flaschen, siehe 63C), Aufzeichnungsmedien (z. B. DVD oder Fernsehkassetten, siehe 63D), persönliche Habe (z. B. Taschen oder Brillen), Lebensmittel, Pflanzen, Tiere, menschliche Körper, Kleidung, Hausrat, Sanitätsartikel, wie z. B. Medikamente und Chemikalie, und elektronische Geräte (z. B. Flüssigkristallanzeigevorrichtungen, EL-Anzeigevorrichtungen, Fernsehgeräte oder Mobiltelefone) oder Tags auf Produkten (siehe 63E und 63F).
  • Ein RF-Tag 4000 einer Ausführungsform der vorliegenden Erfindung ist an einem Produkt befestigt, indem es an dessen Oberfläche angebracht oder darin eingebettet ist. Das RF-Tag 4000 ist zum Beispiel an jedem Produkt befestigt, indem es in Papier eines Buchs oder in einem organischen Harz einer Verpackung eingebettet ist. Da die Größe, die Dicke und das Gewicht des RF-Tags 4000 einer Ausführungsform der vorliegenden Erfindung verringert werden können, kann es an einem Produkt befestigt sein, ohne das Design des Produkts zu stören. Außerdem können Geldscheine, Münzen, Wertpapiere, Inhaberobligationen, Dokumente oder dergleichen eine Identifikationsfunktion aufweisen, indem sie mit dem RF-Tag 4000 einer Ausführungsform der vorliegenden Erfindung versehen sind, und man kann die Identifikationsfunktion nutzen, um Fälschung zu verhindern. Die Effizienz eines Systems, wie z. B. eines Prüfsystems, kann überdies verbessert werden, indem das RF-Tag einer Ausführungsform der vorliegenden Erfindung für Verpackungsbehälter, Aufzeichnungsmedien, persönliche Habe, Lebensmittel, Kleidung, Hausrat, elektronische Geräte oder dergleichen bereitgestellt ist. Fahrzeuge können auch höhere Sicherheit gegen Diebstahl oder dergleichen aufweisen, indem sie mit dem RF-Tag einer Ausführungsform der vorliegenden Erfindung versehen sind.
  • Wie zuvor beschrieben, kann unter Verwendung des RF-Tags, das die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet, für jede Anwendung, die bei dieser Ausführungsform beschrieben worden ist, der Strom zum Betrieb, wie z. B. zum Schreiben oder Lesen von Daten, verringert werden, was eine Erhöhung der maximalen Kommunikationsreichweite zur Folge hat. Außerdem können Daten über einen sehr langen Zeitraum auch in dem Zustand, in dem kein Strom zugeführt wird, gehalten werden; das RF-Tag kann daher vorteilhaft für eine Anwendung verwendet werden, bei der Daten nicht häufig geschrieben oder gelesen werden.
  • Diese Ausführungsform kann mit einer beliebigen der anderen Ausführungsformen und mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
  • [Beispiel 1]
  • In diesem Beispiel werden Messergebnisse des Widerstandes der Oxidhalbleiterschicht 122 nach einer Ionenzusatzbehandlung beschrieben.
  • Eine Messprobe mit einer in 64 dargestellten Struktur wurde hergestellt. Die Messprobe wurde durch, ist jedoch nicht darauf beschränkt, das bei der Ausführungsform 1 beschriebene Verfahren hergestellt.
  • Als das Substrat 100 wurde ein Si-Wafer mit einer Dicke von ungefähr 700 μm verwendet.
  • Als die Isolierschicht 110 wurde eine Schichtanordnung aus einem Siliziumoxidfilm und einem Siliziumoxynitridfilm ausgebildet.
  • Ein 100 nm dicker thermischer Oxidfilm wurde als Siliziumoxidfilm durch Salzsäureoxidation des Si-Wafers bei 950°C ausgebildet.
  • Der Siliziumoxynitridfilm wurde durch ein Plasma-CVD-Verfahren ausgebildet, um eine Dicke von 300 nm aufzuweisen. Die Abscheidungsbedingungen waren wie folgt: Die Gas-Durchflussmengen von Silan und Distickstoffmonoxid waren 2,3 sccm bzw. 800 sccm; der Druck in einer Kammer wurde unter Verwendung eines Baratron-Sensors vom Diaphragma-Typ und eines APC-Ventils auf 40 Pa gesteuert; die HF-Stromfrequenz war 27 MHz; die Leistung war 50 W; der Abstand zwischen Elektroden war 15 mm; und die Substraterwärmungstemperatur war 400°C.
  • Als die Oxidhalbleiterschicht 122 wurde ein Oxidhalbleiterfilm verwendet, der durch ein Sputterverfahren unter Verwendung eines Oxides mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 als Target in einer Dicke von 50 nm ausgebildet wurde. Die Abscheidungsbedingungen waren wie folgt: Der Druck in einer Kammer war 0,7 Pa; eine DC-Stromquelle wurde verwendet und die Leistung war 0,5 kW; die Sputtergas-Durchflussmengen von einem Ar-Gas und einem Sauerstoffgas waren 30 sccm bzw. 15 sccm; der Abstand zwischen der Probe und dem Target war 60 mm; und die Substraterwärmungstemperatur war 300°C.
  • Nachdem die Oxidhalbleiterschicht 122 ausgebildet worden war, wurde eine Wärmebehandlung bei 450°C eine Stunde lang in einer Stickstoffatmosphäre durchgeführt, und dann wurde eine Wärmebehandlung bei 450°C eine Stunde lang in einer Sauerstoffatmosphäre durchgeführt.
  • Die Ionenzusatzbehandlung wurde durch ein Ionenimplantationsverfahren durchgeführt. Tabelle 1 zeigt die Ionenimplantationsbedingungen, die von Probe zu Probe variieren. [Tabelle 1]
    Ionenspezies Beschleunigungsspannung Dosierung (Ionen/cm2)
    Phosphor (P) 20 kV 5,0E+13
    3,0E+14
    1,0E+15
    5,0E+15
    Argon (Ar) 20 kV 5,0E+13
    3,0E+14
    1,0E+15
    5,0E+15
    Xenon (Xe) 50 kV 5,0E+13
    3,0E+14
    1,0E+15
    5,0E+15
  • Die Messung des Widerstandes wurde an den Proben mittels eines Flächenwiderstand-Messgeräts „VR-200”, hergestellt von Hitachi Kokusai Electric Inc., durchgeführt. 65, 66 und 67 zeigen die Messergebnisse des Flächenwiderstandes.
  • Die Ergebnisse in 65, 66 und 67 bestätigen, dass der spezifische Widerstand einer Probe, der Phosphor, Argon oder Xenon bei einer Dosierung von mehr als oder gleich 3,0 × 1014 Ionen/cm2 zugesetzt worden war, stabil verringert werden konnte.
  • Erläuterung der Bezugszeichen
  • 10: Transistor, 11: Transistor, 12: Transistor, 13: Transistor, 14: Transistor, 20: Anzeigevorrichtung, 21: Anzeigebereich, 22: Peripherieschaltung, 24: Anzeigevorrichtung, 50: Transistor, 52: Transistor, 60: Kondensator, 62: Kondensator, 70: Licht emittierendes Element, 80: Flüssigkristallelement, 100: Substrat, 103: polarisierende Platte, 105: Schutzsubstrat, 110: Isolierschicht, 121: Metalloxidschicht, 122: Oxidhalbleiterschicht, 123: Metalloxidschicht, 123a: Metalloxidfilm, 123b: Metalloxidschicht, 125: niederohmiger Bereich, 130: Source-Elektrodenschicht, 130b: leitende Schicht, 140: Drain-Elektrodenschicht, 150: Gate-Isolierschicht, 150a: Isolierfilm, 150b: Gate-Isolierschicht, 151: Gate-Isolierschicht, 152: Gate-Isolierschicht, 152a: Isolierfilm, 152b: Isolierschicht, 160: Gate-Elektrodenschicht, 160a: leitender Film, 165: leitende Schicht, 167: Ion, 170: Isolierschicht, 172: Isolierschicht, 173: Sauerstoff, 174: Nutabschnitt, 175: Isolierschicht, 175b: Isolierschicht, 176: Isolierschicht, 180: Isolierschicht, 190: leitende Schicht, 195: leitende Schicht, 197: leitende Schicht, 200: Abbildungsvorrichtung, 201: Schalter, 202: Schalter, 203: Schalter, 210: Pixelabschnitt, 211: Pixel, 212: Subpixel, 2126: Subpixel, 212G: Subpixel, 212R: Subpixel, 220: photoelektrisches Umwandlungselement, 230: Pixelschaltung, 231: Leitung, 247: Leitung, 248: Leitung, 249: Leitung, 250: Leitung, 253: Leitung, 254: Filter, 2548: Filter, 254G: Filter, 254R: Filter, 255: Linse, 256: Licht, 257: Leitung, 260: Peripherieschaltung, 270: Peripherieschaltung, 280: Peripherieschaltung, 290: Peripherieschaltung, 300: Siliziumsubstrat, 310: Schicht, 320: Schicht, 330: Schicht, 340: Schicht, 351: Transistor, 353: Transistor, 360: Photodiode, 361: Anode, 362: Kathode, 363: niederohmiger Bereich, 365: Photodiode, 366: Halbleiter, 367: Halbleiter, 368: Halbleiter, 370: Stecker, 371: Leitung, 372: Leitung, 373: Leitung, 374: Leitung, 380: Isolierschicht, 400: Substrat, 402: Schutzsubstrat, 403: polarisierende Platte, 410: leitende Schicht, 415: leitende Schicht, 418: Licht blockierende Schicht, 420: Isolierschicht, 430: Isolierschicht, 440: Abstandshalter, 445: Trennwand, 450: EL-Schicht, 460: Farbschicht, 470: Haftschicht, 473: Haftschicht, 474: Haftschicht, 475: Haftschicht, 476: Haftschicht, 480: leitende Schicht, 490: Flüssigkristallschicht, 510: anisotrope leitende Schicht, 530: optische Anpassungsschicht, 601: Vorläufer, 602: Vorläufer, 700: Substrat, 701: Pixelabschnitt, 702: Abtastleitungstreiberschaltung, 703: Abtastleitungstreiberschaltung, 704: Signalleitungstreiberschaltung, 710: Kondensatorleitung, 712: Abtastleitung, 713: Abtastleitung, 714: Signalleitung, 716: Transistor, 717: Transistor, 718: Flüssigkristallelement, 719: Flüssigkristallelement, 720: Pixel, 721: Schalttransistor, 722: Treibertransistor, 723: Kondensator, 724: Licht emittierendes Element, 725: Signalleitung, 726: Abtastleitung, 727: Stromleitung, 728: gemeinsame Elektrode, 800: RF-Tag, 801: Kommunikationsvorrichtung, 802: Antenne, 803: Funksignal, 804: Antenne, 805: Gleichrichterschaltung, 806: Konstantspannungsschaltung, 807: Demodulationsschaltung, 808: Modulationsschaltung, 809: Logikschaltung, 810: Speicherschaltung, 811: ROM, 1189: ROM-Schnittstelle, 1190: Substrat, 1191: ALU, 1192: ALU-Steuerung, 1193: Befehlsdecoder, 1194: Interrupt-Steuerung, 1195: Zeitsteuerung, 1196: Register, 1197: Registersteuerung, 1198: Busschnittstelle, 1199: ROM, 1200: Speicherelement, 1201: Schaltung, 1202: Schaltung, 1203: Schalter, 1204: Schalter, 1206: Logikelement, 1207: Kondensator, 1208: Kondensator, 1209: Transistor, 1210: Transistor, 1213: Transistor, 1214: Transistor, 1220: Schaltung, 1700: Substrat, 1701: Kammer, 1702: Load-Kammer, 1703: Vorbehandlungskammer, 1704: Kammer, 1705: Kammer, 1706: Unload-Kammer, 1711a: Quellenmaterial-Versorgungsabschnitt, 1711b: Quellenmaterial-Versorgungsabschnitt, 1712a: Hochgeschwindigkeitsventil, 1712b: Hochgeschwindigkeitsventil, 1713a: Quellenmaterial-Einleitungsabschnitt, 1713b: Quellenmaterial-Einleitungsabschnitt, 1714: Quellenmaterial-Auslassöffnung, 1715: Evakuierungseinheit, 1716: Substrathalter, 1720: Transferkammer, 1750: Abstandshalter, 1751: Chip, 1752: Anschluss, 1753: Bindharz, 1800: Anzeigefeld, 1801: gedruckte Leiterplatte, 1802: Paket, 1803: FPC, 1804: Batterie, 2100: Transistor, 2200: Transistor, 2201: Isolator, 2202: Leitung, 2203: Stecker, 2204: Isolator, 2205: Leitung, 2207: Isolator, 2211: Halbleitersubstrat, 2212: Isolator, 2213: Gate-Elektrode, 2214: Gate-Isolator, 2215: Source- und Drain-Bereiche, 2800: Inverter, 2810: OS-Transistor, 2820: OS-Transistor, 2831: Signalwellenform, 2832: Signalwellenform, 2840: gestrichelte Linie, 2841: durchgezogene Linie, 2850: OS-Transistor, 2860: CMOS-Inverter, 3001: Leitung, 3002: Leitung, 3003: Leitung, 3004: Leitung, 3005: Leitung, 3200: Transistor, 3300: Transistor, 3400: Kondensator, 4000: RF-Tag, 6000: Anzeigemodul, 6001: obere Abdeckung, 6002: untere Abdeckung, 6003: FPC, 6004: Touchscreen, 6005: FPC, 6006: Anzeigefeld, 6007: Hintergrundbeleuchtungseinheit, 6008: Lichtquelle, 6009: Rahmen, 6010: gedruckte Platte, 6011: Batterie, 7101: Gehäuse, 7102: Gehäuse, 7103: Anzeigeabschnitt, 7104: Anzeigeabschnitt, 7105: Mikrofon, 7106: Lautsprecher, 7107: Bedientaste, 7108: Stift, 7302: Gehäuse, 7304: Anzeigeabschnitt, 7311: Bedienknopf, 7312: Bedienknopf, 7313: Verbindungsanschluss, 7321: Band, 7322: Schließe, 7501: Gehäuse, 7502: Anzeigeabschnitt, 7503: Bedienknopf, 7504: externer Verbindungsanschluss, 7505: Lautsprecher, 7506: Mikrofon, 7701: Gehäuse, 7702. Gehäuse, 7703: Anzeigeabschnitt, 7704: Bedientaste, 7705: Linse, 7706: Verbindungsabschnitt, 7901: Strommast, 7902: Anzeigeabschnitt, 8000: Kamera, 8001: Gehäuse, 8002: Anzeigeabschnitt, 8003: Bedienknopf, 8004: Auslöseknopf, 8005: Verbindungsabschnitt, 8006: Linse, 8100: Sucher, 8101: Gehäuse, 8102: Anzeigeabschnitt, 8103: Knopf, 8121: Gehäuse, 8122: Anzeigeabschnitt, 8123: Tastatur, 8124: Zeigevorrichtung, 8200: am Kopf tragbare Anzeige, 8201: Befestigungsabschnitt, 8202: Linse, 8203: Hauptkörper, 8204: Anzeigeabschnitt, 8205: Kabel, 8206: Batterie, 9700: Fahrzeug, 9701: Karosserie, 9702: Rad, 9703: Armaturenbrett, 9704: Scheinwerfer, 9710: Anzeigeabschnitt, 9711: Anzeigeabschnitt, 9712: Anzeigeabschnitt, 9713: Anzeigeabschnitt, 9714: Anzeigeabschnitt, 9715: Anzeigeabschnitt, 9721: Anzeigeabschnitt, 9722: Anzeigeabschnitt und 9723: Anzeigeabschnitt.
  • Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2015-123865 , eingereicht beim japanischen Patentamt am 19. Juni 2015, der japanischen Patentanmeldung mit der Seriennr. 2015-124067 , eingereicht beim japanischen Patentamt am 19. Juni 2015, und der japanischen Patentanmeldung mit der Seriennr. 2016-101672 , eingereicht beim japanischen Patentamt am 20. Mai 2016, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.

Claims (18)

  1. Halbleitervorrichtung, die umfasst: eine erste Isolierschicht über einem Substrat; eine erste Metalloxidschicht über der ersten Isolierschicht; eine Oxidhalbleiterschicht über der ersten Metalloxidschicht; eine zweite Metalloxidschicht über der Oxidhalbleiterschicht; eine Gate-Isolierschicht über der zweiten Metalloxidschicht; und eine Gate-Elektrodenschicht über der Gate-Isolierschicht, wobei die Oxidhalbleiterschicht einen ersten Bereich, einen zweiten Bereich und einen dritten Bereich umfasst, wobei der erste Bereich und der zweite Bereich jeweils einen Bereich umfassen, der mit der Gate-Elektrodenschicht überlappt, wobei der zweite Bereich zwischen dem ersten Bereich und dem dritten Bereich liegt, wobei der zweite Bereich einen Bereich umfasst, der einen niedrigeren Widerstand aufweist als der erste Bereich, wobei der dritte Bereich einen Bereich umfasst, der einen niedrigeren Widerstand aufweist als der zweite Bereich, wobei der zweite Bereich und der dritte Bereich jeweils einen Bereich umfassen, der ein Element N enthält, und wobei N Phosphor, Argon oder Xenon ist.
  2. Halbleitervorrichtung, die umfasst: eine erste Isolierschicht über einem Substrat; eine erste Metalloxidschicht über der ersten Isolierschicht; eine Oxidhalbleiterschicht über der ersten Metalloxidschicht; eine zweite Metalloxidschicht über der ersten Isolierschicht und der Oxidhalbleiterschicht; eine erste Gate-Isolierschicht über der zweiten Metalloxidschicht; und eine Gate-Elektrodenschicht über der ersten Gate-Isolierschicht, wobei die zweite Metalloxidschicht und die erste Gate-Isolierschicht jeweils einen Bereich umfassen, die Seitenflächen der ersten Metalloxidschicht und der Oxidhalbleiterschicht zugewandt ist, wobei die Oxidhalbleiterschicht einen ersten Bereich, einen zweiten Bereich und einen dritten Bereich umfasst, wobei der erste Bereich und der zweite Bereich jeweils einen Bereich umfassen, der mit der Gate-Elektrodenschicht überlappt, wobei der zweite Bereich zwischen dem ersten Bereich und dem dritten Bereich liegt, wobei der zweite Bereich einen Bereich umfasst, der einen niedrigeren Widerstand aufweist als der erste Bereich, wobei der dritte Bereich einen Bereich umfasst, der einen niedrigeren Widerstand aufweist als der zweite Bereich, wobei der zweite Bereich und der dritte Bereich jeweils einen Bereich umfassen, der ein Element N enthält, und wobei N Phosphor, Argon oder Xenon ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei eine zweite Gate-Isolierschicht zwischen der ersten Gate-Isolierschicht und der Gate-Elektrodenschicht liegt.
  4. Halbleitervorrichtung nach Anspruch 1, wobei der zweite Bereich einen Bereich umfasst, der das Element N mit einer höheren Konzentration enthält als der erste Bereich, und der dritte Bereich einen Bereich umfasst, der das Element N mit einer höheren Konzentration enthält als der zweite Bereich.
  5. Halbleitervorrichtung nach Anspruch 1, wobei der dritte Bereich einen Bereich umfasst, der das Element N mit einer Konzentration von höher als oder gleich 1 × 1018 Atome/cm3 und niedriger als oder gleich 1 × 1022 Atome/cm3 enthält.
  6. Halbleitervorrichtung, die umfasst: eine erste Isolierschicht über einem Substrat; eine erste Metalloxidschicht über der ersten Isolierschicht; eine Oxidhalbleiterschicht über der ersten Metalloxidschicht; eine zweite Metalloxidschicht über der Oxidhalbleiterschicht; eine Gate-Isolierschicht über der zweiten Metalloxidschicht; eine zweite Isolierschicht über der zweiten Metalloxidschicht; und eine Gate-Elektrodenschicht über der Gate-Isolierschicht, wobei die Gate-Isolierschicht einen Bereich in Kontakt mit einer Seitenfläche der Gate-Elektrodenschicht umfasst, wobei die zweite Isolierschicht einen Bereich in Kontakt mit der Gate-Isolierschicht umfasst, wobei die Oxidhalbleiterschicht einen ersten Bereich, einen zweiten Bereich und einen dritten Bereich umfasst, wobei der erste Bereich einen Bereich umfasst, der mit der Gate-Elektrodenschicht überlappt, wobei der zweite Bereich einen Bereich umfasst, der mit der Gate-Isolierschicht oder der zweiten Isolierschicht überlappt, wobei der zweite Bereich zwischen dem ersten Bereich und dem dritten Bereich liegt, wobei der zweite Bereich und der dritte Bereich jeweils einen Bereich umfassen, der ein Element N enthält, und wobei N Phosphor, Argon oder Xenon ist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei der zweite Bereich einen Bereich umfasst, der einen niedrigeren Widerstand aufweist als der erste Bereich, und der dritte Bereich einen Bereich umfasst, der einen niedrigeren Widerstand aufweist als der zweite Bereich.
  8. Halbleitervorrichtung nach Anspruch 6, die ferner einen Bereich umfasst, in dem ein Winkel zwischen einer Bodenfläche des Substrats und einer Tangente einer Seitenfläche der Gate-Elektrodenschicht größer als oder gleich 60° und kleiner als oder gleich 85° ist.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden einer ersten Isolierschicht über einem Substrat; Ausbilden einer Schichtanordnung, die eine erste Metalloxidschicht und eine erste Oxidhalbleiterschicht umfasst, über der ersten Isolierschicht; Ätzen der Schichtanordnung, die die erste Metalloxidschicht und die erste Oxidhalbleiterschicht umfasst, unter Verwendung einer ersten Maske in eine Inselform, um eine zweite Metalloxidschicht und eine zweite Oxidhalbleiterschicht auszubilden, Ausbilden einer dritten Metalloxidschicht über der zweiten Oxidhalbleiterschicht und der ersten Isolierschicht; Ausbilden einer zweiten Isolierschicht über der dritten Metalloxidschicht; Ausbilden einer dritten Isolierschicht, indem eine Planarisierungsbehandlung an der zweiten Isolierschicht durchgeführt wird; Ätzen eines Teils der dritten Isolierschicht unter Verwendung einer zweiten Maske, um eine vierte Isolierschicht mit einem Nutabschnitt, der die dritte Metalloxidschicht erreicht, auszubilden; Ausbilden einer fünften Isolierschicht über der vierten Isolierschicht und der dritten Metalloxidschicht; Ausbilden einer ersten leitenden Schicht über der fünften Isolierschicht; Ausbilden einer Gate-Elektrodenschicht und einer sechsten Isolierschicht, indem eine Planarisierungsbehandlung an der ersten leitenden Schicht und der fünften Isolierschicht durchgeführt wird, bis die vierte Isolierschicht freiliegt; Ätzen der vierten Isolierschicht und der sechsten Isolierschicht unter Verwendung der Gate-Elektrodenschicht als Maske, um eine Gate-Isolierschicht auszubilden; und Zusetzen eines Ions zu der zweiten Oxidhalbleiterschicht unter Verwendung der Gate-Elektrodenschicht als Maske, um einen Source-Bereich und einen Drain-Bereich auszubilden.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden einer ersten Isolierschicht über einem Substrat; Ausbilden einer Schichtanordnung, die eine erste Metalloxidschicht und eine erste Oxidhalbleiterschicht umfasst, über der ersten Isolierschicht; Ätzen der Schichtanordnung, die die erste Metalloxidschicht und die erste Oxidhalbleiterschicht umfasst, unter Verwendung einer ersten Maske in eine Inselform, um eine zweite Metalloxidschicht und eine zweite Oxidhalbleiterschicht auszubilden, Ausbilden einer dritten Metalloxidschicht über der zweiten Oxidhalbleiterschicht und der ersten Isolierschicht; Ausbilden einer ersten Gate-Isolierschicht über der dritten Metalloxidschicht; Ausbilden einer zweiten Isolierschicht über der ersten Gate-Isolierschicht; Ausbilden einer dritten Isolierschicht, indem eine Planarisierungsbehandlung an der zweiten Isolierschicht durchgeführt wird; Ätzen eines Teils der dritten Isolierschicht unter Verwendung einer zweiten Maske, um eine vierte Isolierschicht mit einem Nutabschnitt, der die erste Gate-Isolierschicht erreicht, auszubilden; Ausbilden einer ersten leitenden Schicht über der vierten Isolierschicht und der ersten Gate-Isolierschicht; Ausbilden einer Gate-Elektrodenschicht, indem eine Planarisierungsbehandlung an der ersten leitenden Schicht durchgeführt wird, bis die vierte Isolierschicht freiliegt; Ätzen der vierten Isolierschicht unter Verwendung der Gate-Elektrodenschicht als Maske, um einen Bereich bereitzustellen, in dem die erste Gate-Isolierschicht freiliegt; Ätzen der ersten Gate-Isolierschicht unter Verwendung der Gate-Elektrodenschicht als Maske, um eine zweite Gate-Isolierschicht auszubilden; und Zusetzen eines Ions zu der zweiten Oxidhalbleiterschicht, um einen Source-Bereich und einen Drain-Bereich auszubilden.
  11. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden einer ersten Isolierschicht über einem Substrat; Ausbilden einer Schichtanordnung, die eine erste Metalloxidschicht und eine erste Oxidhalbleiterschicht umfasst, über der ersten Isolierschicht; Ätzen der Schichtanordnung, die die erste Metalloxidschicht und die erste Oxidhalbleiterschicht umfasst, unter Verwendung einer ersten Maske in eine Inselform, um eine zweite Metalloxidschicht und eine zweite Oxidhalbleiterschicht auszubilden, Ausbilden einer dritten Metalloxidschicht über der zweiten Oxidhalbleiterschicht und der ersten Isolierschicht; Ausbilden einer ersten Gate-Isolierschicht über der dritten Metalloxidschicht; Ausbilden einer zweiten Isolierschicht über der ersten Gate-Isolierschicht; Ausbilden einer dritten Isolierschicht, indem eine Planarisierungsbehandlung an der zweiten Isolierschicht durchgeführt wird; Ätzen eines Teils der dritten Isolierschicht unter Verwendung einer zweiten Maske, um eine vierte Isolierschicht mit einem Nutabschnitt, der die erste Gate-Isolierschicht erreicht, auszubilden; Ausbilden einer fünften Isolierschicht über der vierten Isolierschicht und der ersten Gate-Isolierschicht; Ausbilden einer ersten leitenden Schicht über der fünften Isolierschicht; Ausbilden einer Gate-Elektrodenschicht und einer sechsten Isolierschicht, indem eine Planarisierungsbehandlung an der ersten leitenden Schicht und der fünften Isolierschicht durchgeführt wird, bis die vierte Isolierschicht freiliegt; Ätzen der vierten Isolierschicht und der sechsten Isolierschicht unter Verwendung der Gate-Elektrodenschicht als Maske, um einen Bereich bereitzustellen, in dem die erste Gate-Isolierschicht freiliegt; und Zusetzen eines Ions zu der zweiten Oxidhalbleiterschicht, um einen Source-Bereich und einen Drain-Bereich auszubilden.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 9, wobei Phosphor, Argon oder Xenon als Ion zugesetzt wird.
  13. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 9, wobei eine Dosierung des zugesetzten Ions mehr als oder gleich 1 × 1014 Ionen/cm2 und weniger als oder gleich 5 × 1016 Ionen/cm2 ist.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden einer ersten Isolierschicht über einem Substrat; Ausbilden einer Schichtanordnung, die eine erste Metalloxidschicht und eine erste Oxidhalbleiterschicht umfasst, über der ersten Isolierschicht; Ätzen der Schichtanordnung, die die erste Metalloxidschicht und die erste Oxidhalbleiterschicht umfasst, unter Verwendung einer ersten Maske in eine Inselform, um eine zweite Metalloxidschicht und eine zweite Oxidhalbleiterschicht auszubilden, Ausbilden einer dritten Metalloxidschicht über der zweiten Oxidhalbleiterschicht und der ersten Isolierschicht; Ausbilden einer zweiten Isolierschicht über der dritten Metalloxidschicht; Ausbilden einer dritten Isolierschicht, indem eine Planarisierungsbehandlung an der zweiten Isolierschicht durchgeführt wird; Ätzen eines Teils der dritten Isolierschicht unter Verwendung einer zweiten Maske, um eine vierte Isolierschicht mit einem Nutabschnitt, der die dritte Metalloxidschicht erreicht, auszubilden; Ausbilden einer fünften Isolierschicht über der vierten Isolierschicht und der dritten Metalloxidschicht; Ausbilden einer ersten leitenden Schicht über der fünften Isolierschicht; Ausbilden einer Gate-Elektrodenschicht und einer sechsten Isolierschicht, indem eine Planarisierungsbehandlung an der ersten leitenden Schicht und der fünften Isolierschicht durchgeführt wird, bis die vierte Isolierschicht freiliegt; Ätzen der vierten Isolierschicht und der sechsten Isolierschicht unter Verwendung der Gate-Elektrodenschicht als Maske, um eine Gate-Isolierschicht mit einem Bereich in Kontakt mit einer Seitenfläche der Gate-Elektrodenschicht und eine siebte Isolierschicht mit einem Bereich in Kontakt mit der Gate-Isolierschicht auszubilden; und Zusetzen eines Ions zu der zweiten Oxidhalbleiterschicht, um einen Source-Bereich und einen Drain-Bereich auszubilden.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, wobei Phosphor, Argon oder Xenon als Ion zugesetzt wird.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, wobei eine Dosierung des zugesetzten Ions mehr als oder gleich 1 × 1014 Ionen/cm2 und weniger als oder gleich 5 × 1016 Ionen/cm2 ist.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, wobei die Halbleitervorrichtung einen Bereich umfasst, in dem ein Winkel zwischen einer Tangente einer Seitenfläche der Gate-Elektrodenschicht und einer Bodenfläche des Substrats größer als oder gleich 60° und kleiner als oder gleich 85° ist.
  18. Elektronische Gerät, das umfasst: die Halbleitervorrichtung nach Anspruch 1; ein Gehäuse; und einen Lautsprecher.
DE112016002769.9T 2015-06-19 2016-06-13 Halbleitervorrichtung, Herstellungsverfahren dafür und elektronisches Gerät Withdrawn DE112016002769T5 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2015124067 2015-06-19
JP2015-124067 2015-06-19
JP2015-123865 2015-06-19
JP2015123865 2015-06-19
JP2016-101672 2016-05-20
JP2016101672A JP6736351B2 (ja) 2015-06-19 2016-05-20 半導体装置
PCT/IB2016/053461 WO2016203354A1 (en) 2015-06-19 2016-06-13 Semiconductor device, manufacturing method thereof, and electronic device

Publications (1)

Publication Number Publication Date
DE112016002769T5 true DE112016002769T5 (de) 2018-03-29

Family

ID=57545084

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016002769.9T Withdrawn DE112016002769T5 (de) 2015-06-19 2016-06-13 Halbleitervorrichtung, Herstellungsverfahren dafür und elektronisches Gerät

Country Status (6)

Country Link
US (3) US9691905B2 (de)
JP (1) JP2022009653A (de)
KR (2) KR102556718B1 (de)
DE (1) DE112016002769T5 (de)
TW (1) TWI699835B (de)
WO (1) WO2016203354A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019135383A1 (de) * 2019-12-20 2021-06-24 OSRAM CONTINENTAL GmbH Displayvorrichtung und Fahrzeug
US11183600B2 (en) 2018-01-24 2021-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10575376B2 (en) * 2004-02-25 2020-02-25 Lynk Labs, Inc. AC light emitting diode and AC LED drive methods and apparatus
US8044813B1 (en) * 2006-11-16 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
US8194451B2 (en) * 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
CN107680918B (zh) * 2012-09-19 2021-02-23 应用材料公司 接合基板的方法
US9905657B2 (en) 2016-01-20 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017153862A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Composite and transistor
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
KR102550696B1 (ko) * 2016-04-08 2023-07-04 삼성디스플레이 주식회사 디스플레이 장치
US10461197B2 (en) 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
TW202224189A (zh) * 2016-10-21 2022-06-16 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
US10361697B2 (en) * 2016-12-23 2019-07-23 Skyworks Solutions, Inc. Switch linearization by compensation of a field-effect transistor
KR101910518B1 (ko) * 2017-04-11 2018-10-22 삼성전자주식회사 생체 센서 및 생체 센서를 포함하는 장치
CN110651358A (zh) * 2017-05-19 2020-01-03 株式会社半导体能源研究所 半导体装置、显示装置以及半导体装置的制造方法
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
CN107256871B (zh) * 2017-06-27 2019-09-27 上海天马微电子有限公司 微发光二极管显示面板和显示装置
KR20240042546A (ko) 2017-09-05 2024-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20200044851A (ko) * 2017-09-05 2020-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2019066312A (ja) 2017-09-29 2019-04-25 ミネベアミツミ株式会社 ひずみゲージ
JP2019066453A (ja) 2017-09-29 2019-04-25 ミネベアミツミ株式会社 ひずみゲージ
JP6793103B2 (ja) 2017-09-29 2020-12-02 ミネベアミツミ株式会社 ひずみゲージ
JP2019066454A (ja) 2017-09-29 2019-04-25 ミネベアミツミ株式会社 ひずみゲージ、センサモジュール
US10529749B2 (en) * 2017-09-30 2020-01-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for thin film transistor array substrate
US10381315B2 (en) * 2017-11-16 2019-08-13 Samsung Electronics Co., Ltd. Method and system for providing a reverse-engineering resistant hardware embedded security module
JP2019113411A (ja) * 2017-12-22 2019-07-11 ミネベアミツミ株式会社 ひずみゲージ、センサモジュール
US11133420B2 (en) 2017-12-27 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7308760B2 (ja) * 2017-12-27 2023-07-14 株式会社半導体エネルギー研究所 半導体装置
US20190206691A1 (en) * 2018-01-04 2019-07-04 Applied Materials, Inc. High-k gate insulator for a thin-film transistor
JP2019129320A (ja) 2018-01-19 2019-08-01 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019162807A1 (ja) * 2018-02-23 2019-08-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7163360B2 (ja) * 2018-02-28 2022-10-31 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN111788698A (zh) 2018-03-07 2020-10-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2019175698A1 (ja) 2018-03-12 2019-09-19 株式会社半導体エネルギー研究所 金属酸化物、及び金属酸化物を有するトランジスタ
JP2019184344A (ja) 2018-04-05 2019-10-24 ミネベアミツミ株式会社 ひずみゲージ及びその製造方法
CN108766989B (zh) * 2018-06-01 2021-09-03 京东方科技集团股份有限公司 一种光学传感器件及其制作方法、显示器件、显示设备
CN112335035A (zh) * 2018-07-10 2021-02-05 爱信艾达株式会社 电路模块及电源芯片模块
KR102136579B1 (ko) * 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치
JP7268027B2 (ja) 2018-07-27 2023-05-02 株式会社半導体エネルギー研究所 半導体装置
EP3855148A4 (de) 2018-10-23 2022-10-26 Minebea Mitsumi Inc. Beschleunigerpedal, lenkvorrichtung , 6-achsen-sensor, motor, stossfänger und dergleichen
CN114420762A (zh) * 2020-10-28 2022-04-29 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制作方法和显示装置
FR3123149B1 (fr) * 2021-05-18 2023-12-15 Inst Nat Sante Rech Med Dispositif optoélectronique, générateur de photons uniques, mémoire, multiplexeur, implant et procédé associés
US11513289B1 (en) * 2021-11-24 2022-11-29 Aurora Operations, Inc. Silicon photonics device for LIDAR sensor and method for fabrication
US11415673B1 (en) 2021-11-24 2022-08-16 Aurora Operations, Inc. Silicon photonics device for LIDAR sensor and method for fabrication

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (de) 2001-11-05 2011-09-28 Japan Science and Technology Agency Homologer einkristalliner dünner film mit natürlichem supergitter, herstellungsverfahren dafür und vorrichtung, bei der der einkristalline dünne film verwendet wird
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6660598B2 (en) 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6673683B1 (en) 2002-11-07 2004-01-06 Taiwan Semiconductor Manufacturing Co., Ltd Damascene gate electrode method for fabricating field effect transistor (FET) device with ion implanted lightly doped extension regions
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US8629819B2 (en) * 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (de) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit Halbleiter-Oxidschicht und Herstellungsverfahren
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007134638A (ja) * 2005-11-14 2007-05-31 Canon Inc 撮像素子、半導体装置及びそれらの製造方法
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
KR20230165355A (ko) * 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101949670B1 (ko) * 2009-10-09 2019-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101915251B1 (ko) * 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055626A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5688540B2 (ja) * 2010-02-26 2015-03-25 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6024103B2 (ja) * 2011-06-30 2016-11-09 ソニー株式会社 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
SG11201606536XA (en) 2014-03-18 2016-09-29 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
KR102400212B1 (ko) 2014-03-28 2022-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183600B2 (en) 2018-01-24 2021-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE102019135383A1 (de) * 2019-12-20 2021-06-24 OSRAM CONTINENTAL GmbH Displayvorrichtung und Fahrzeug

Also Published As

Publication number Publication date
US9691905B2 (en) 2017-06-27
WO2016203354A1 (en) 2016-12-22
US10141452B2 (en) 2018-11-27
KR102593883B1 (ko) 2023-10-24
TWI699835B (zh) 2020-07-21
JP2022009653A (ja) 2022-01-14
KR102556718B1 (ko) 2023-07-17
US20160372606A1 (en) 2016-12-22
US9871145B2 (en) 2018-01-16
KR20210103585A (ko) 2021-08-23
KR20180020157A (ko) 2018-02-27
TW201709346A (zh) 2017-03-01
US20180197997A1 (en) 2018-07-12
US20170288064A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
DE112016002769T5 (de) Halbleitervorrichtung, Herstellungsverfahren dafür und elektronisches Gerät
US11469330B2 (en) Semiconductor device and method for manufacturing the same
US11075300B2 (en) Semiconductor device, method for manufacturing the same, and electronic device
US10797180B2 (en) Semiconductor device, method for manufacturing the same, and electronic device
US10615286B2 (en) Semiconductor device, method for manufacturing the same, and electronic device
US10522690B2 (en) Semiconductor device, manufacturing method of the same, and electronic device
JP2021036604A (ja) 半導体装置
JP6850096B2 (ja) 半導体装置の作製方法及び電子機器の作製方法
DE102014225301A1 (de) Halbleitervorrichtung
JP6970249B2 (ja) 半導体装置の作製方法
DE102014220672A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee