DE102014225301A1

DE102014225301A1 - Halbleitervorrichtung

Info

Publication number: DE102014225301A1
Application number: DE102014225301.2A
Authority: DE
Inventors: Shinya Sasagawa; Motomu Kurata; Kazuya Hanaoka; Yoshiyuki Kobayashi; Daisuke Matsubayashi
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2013-12-18
Filing date: 2014-12-09
Publication date: 2015-06-18
Also published as: US9287410B2; US9842940B2; JP2019212916A; KR20150071664A; CN111799335A; JP6880115B2; US20150171222A1; TW201530762A; JP6556446B2; US20160190347A1; JP2015135959A; TWI642186B; CN104733512A; KR102316284B1

Abstract

Eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften wird bereitgestellt. Die Halbleitervorrichtung beinhaltet eine isolierende Schicht, eine Halbleiterschicht über der isolierenden Schicht, eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht, welche elektrisch mit der Halbleiterschicht verbunden sind, einen Gate-Isolierfilm über der Halbleiterschicht, der Source-Elektrodenschicht und der Drain-Elektrodenschicht und eine Gate-Elektrodenschicht, die einen Teil der Halbleiterschicht, einen Teil der Source-Elektrodenschicht und einen Teil der Drain-Elektrodenschicht überlappt, wobei der Gate-Isolierfilm dazwischen liegt. Ein Querschnitt der Halbleiterschicht in der Kanalbreitenrichtung ist im Wesentlichen dreieckig oder im Wesentlichen trapezförmig. Die effektive Kanalbreite ist kürzer als diejenige für einen rechteckigen Querschnitt.

Description

Hintergrund der Erfindung
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Des Weiteren betrifft die vorliegende Erfindung einen Prozess, eine Maschine, Herstellung oder eine Materialzusammensetzung. Im Besonderen betrifft eine Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine lichtemittierende Vorrichtung, eine Speichervorrichtung, eine arithmetische Vorrichtung, eine Abbildungsvorrichtung, ein Ansteuerverfahren dafür oder ein Herstellungsverfahren dafür.
In dieser Beschreibung und dergleichen bezeichnet eine Halbleitervorrichtung allgemein eine Vorrichtung, die durch Anwenden von Halbleitereigenschaften arbeiten kann. Ein Transistor und eine Halbleiterschaltung sind Ausführungsformen der Halbleitervorrichtungen. Eine Speichervorrichtung, eine Anzeigevorrichtung oder ein elektronisches Gerät beinhaltet in einigen Fällen eine Halbleitervorrichtung.
2. Beschreibung des Standes der Technik
In den Fokus gerückt ist eine Technik, mit der Transistoren unter Verwendung von Halbleiterdünnfilmen hergestellt werden, die über einem Substrat mit einer isolierenden Oberfläche ausgebildet sind. Der Transistor wird für eine Vielzahl von elektronischen Geräten verwendet, wie beispielsweise eine integrierte Schaltung (integrated circuit, IC) oder eine Bildanzeigevorrichtung (auch einfach als Anzeigevorrichtung bezeichnet). Als Material für einen Halbleiterdünnfilm, der für einen Transistor verwendbar ist, ist ein auf Silizium basierendes Halbleitermaterial weithin bekannt. Als weiteres Material erregt ein Oxidhalbleiter Aufmerksamkeit.
Beispielsweise wird eine Technik offenbart, mit der ein Transistor unter Verwendung von Zinkoxid oder einem Oxidhalbleiter auf In-Ga-Zn-Basis als Oxidhalbleiter hergestellt wird (siehe Patentdokumente 1 und 2).
In den letzten Jahren ist eine Nachfrage nach integrierten Schaltungen, in denen Halbleiterbauelemente, wie z. B. miniaturisierte Transistoren, mit hoher Dichte integriert sind, mit einer Erhöhung der Leistungsfähigkeit und Verringerungen der Größe und des Gewichts von elektronischen Geräten gestiegen.
[Referenz]
[Patentdokument]

[Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2007-123861
[Patentdokument 2] Japanische Patentoffenlegungsschrift Nr. 2007-96055

Zusammenfassung der Erfindung
Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung bereitzustellen, die zur Miniaturisierung geeignet ist. Eine weitere Aufgabe ist, eine hochintegrierte Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitzustellen. Eine weitere Aufgabe ist, eine hochzuverlässige Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe ist, eine Halbleitervorrichtung bereitzustellen, die Daten halten kann, auch wenn die Stromversorgung unterbrochen wird. Eine weitere Aufgabe ist, eine neuartige Halbleitervorrichtung bereitzustellen.
Es sei angemerkt, dass die Beschreibungen dieser Aufgaben das Vorhandensein weiterer Aufgaben nicht ausschließen. Bei einer Ausführungsform der vorliegenden Erfindung ist es unnötig, alle Aufgaben zu erfüllen. Weitere Aufgaben werden ersichtlich aus der Erläuterung der Beschreibung, den Zeichnungen, den Patentansprüchen und dergleichen und können davon abgeleitet werden.
Eine Ausführungsform der vorliegenden Erfindung betrifft einen Transistor, bei dem eine Oxidhalbleiterschicht für einen Kanalbildungsbereich verwendet wird und der durch eine Querschnittsform der Oxidhalbleiterschicht in einer Kanalbreiten-(W-)Richtung gekennzeichnet ist.
Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die beinhaltet: eine isolierende Schicht; eine Halbleiterschicht über der isolierenden Schicht; eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht, welche elektrisch mit der Halbleiterschicht verbunden sind; einen Gate-Isolierfilm über der Halbleiterschicht, der Source-Elektrodenschicht und der Drain-Elektrodenschicht; und eine Gate-Elektrodenschicht, die einen Teil der Halbleiterschicht, einen Teil der Source-Elektrodenschicht und einen Teil der Drain-Elektrodenschicht überlappt, wobei der Gate-Isolierfilm dazwischen liegt. Wenn in einem Querschnitt in der Kanalbreitenrichtung die Länge einer Seite der Halbleiterschicht, die in Kontakt mit der isolierenden Schicht steht, a ist und die Höhe der Halbleiterschicht b ist, liegt die Länge D eines Bereichs, in dem die Halbleiterschicht und der Gate-Isolierfilm in Kontakt miteinander stehen, in einem Bereich, der durch die folgende Formel (1) dargestellt wird. [Formel 1]
Die Länge a der Seite der Halbleiterschicht, die in Kontakt mit der isolierenden Schicht steht, ist vorzugsweise länger als 10 nm und kürzer als oder gleich 100 nm.
Die Höhe b der Halbleiterschicht ist vorzugsweise größer als oder gleich 10 nm und kleiner als oder gleich 200 nm.
Eine Oxidhalbleiterschicht kann als Halbleiterschicht verwendet werden.
Die Oxidhalbleiterschicht enthält vorzugsweise einen Kristall mit Ausrichtung bezüglich der c-Achse (c-axis alignment).
Bei der vorstehenden Struktur kann eine leitende Schicht derart abgeordnet sein, dass sie die Halbleiterschicht überlappt, wobei die isolierende Schicht dazwischen liegt.
Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die beinhaltet: eine isolierende Schicht; einen Stapel, der eine erste Halbleiterschicht, eine zweite Halbleiterschicht und eine dritte Halbleiterschicht umfasst, welche in dieser Reihenfolge über der isolierenden Schicht ausgebildet sind; eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht, welche elektrisch mit dem Stapel verbunden sind; einen Gate-Isolierfilm über dem Stapel, der Source-Elektrodenschicht und der Drain-Elektrodenschicht; und eine Gate-Elektrodenschicht, die einen Teil des Stapels, einen Teil der Source-Elektrodenschicht und einen Teil der Drain-Elektrodenschicht überlappt, wobei der Gate-Isolierfilm dazwischen liegt. Wenn in einem Querschnitt in der Kanalbreitenrichtung die Länge einer Seite der zweiten Halbleiterschicht, die in Kontakt mit der ersten Halbleiterschicht steht, f ist und die Höhe der zweiten Halbleiterschicht g ist, liegt die Länge J eines Bereichs, in dem die zweite Halbleiterschicht in Kontakt mit dem Gate-Isolierfilm und der dritten Halbleiterschicht steht, in einem Bereich, der durch die folgende Formel (2) dargestellt wird. [Formel 2]
Es sei angemerkt, dass in dieser Beschreibung und dergleichen Ordnungszahlen, wie z. B. „erstes”, „zweites” und dergleichen, verwendet werden, um eine Verwechslung zwischen Komponenten zu vermeiden, und die Zahl nicht einschränken.
Die Länge f der Seite der zweiten Halbleiterschicht, die in Kontakt mit der ersten Halbleiterschicht steht, ist vorzugsweise länger als 10 nm und kürzer als oder gleich 100 nm.
Die Höhe g der zweiten Halbleiterschicht ist vorzugsweise größer als oder gleich 10 nm und kleiner als oder gleich 200 nm.
Bei der vorstehenden Struktur kann eine leitende Schicht derart abgeordnet sein, dass sie den Stapel überlappt, wobei die isolierende Schicht dazwischen liegt.
Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die beinhaltet: eine isolierende Schicht; einen Stapel, der eine erste Halbleiterschicht und eine zweite Halbleiterschicht umfasst, welche in dieser Reihenfolge über der isolierenden Schicht ausgebildet sind; eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht, welche elektrisch mit einem Teil des Stapels verbunden sind; eine dritte Halbleiterschicht, die einen Teil des Stapels, einen Teil der Source-Elektrodenschicht und einen Teil der Drain-Elektrodenschicht bedeckt; und einen Gate-Isolierfilm und eine Gate-Elektrodenschicht, welche jeweils einen Teil des Stapels, einen Teil der Source-Elektrodenschicht, einen Teil der Drain-Elektrodenschicht und die dritte Halbleiterschicht überlappen. Wenn in einem Querschnitt in der Kanalbreitenrichtung die Länge einer Seite der zweiten Halbleiterschicht, die in Kontakt mit der ersten Halbleiterschicht steht, m ist und die Höhe der zweiten Halbleiterschicht n ist, liegt die Länge Q eines Bereichs, in dem die zweite Halbleiterschicht und die dritte Halbleiterschicht in Kontakt miteinander stehen, in einem Bereich, der durch die folgende Formel (3) dargestellt wird. [Formel 3]
Die Länge m der Seite der zweiten Halbleiterschicht, die in Kontakt mit der ersten Halbleiterschicht steht, ist vorzugsweise länger als 10 nm und kürzer als oder gleich 100 nm.
Die Höhe n der zweiten Halbleiterschicht ist vorzugsweise größer als oder gleich 10 nm und kleiner als oder gleich 200 nm.
Bei der vorstehenden Struktur kann eine leitende Schicht derart abgeordnet sein, dass sie den Stapel überlappt, wobei die isolierende Schicht dazwischen liegt.
Bei den vorstehenden zwei Strukturen kann es sich bei der ersten, zweiten und dritten Halbleiterschicht um eine erste, eine zweite bzw. eine dritte Oxidhalbleiterschicht handeln.
Es ist bevorzugt, dass die ersten bis dritten Oxidhalbleiterschichten jeweils ein In-M-Zn-Oxid (M ist Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf) enthalten und dass ein Atomverhältnis von M zu In in jeder der ersten und dritten Oxidhalbleiterschicht höher ist als ein Atomverhältnis von M zu In in der zweiten Oxidhalbleiterschicht.
Jede der ersten bis dritten Oxidhalbleiterschicht enthält vorzugsweise einen Kristall mit Ausrichtung bezüglich der c-Achse.
Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Eine Halbleitervorrichtung, die zur Miniaturisierung geeignet ist, kann bereitgestellt werden. Eine hochintegrierte Halbleitervorrichtung kann bereitgestellt werden. Eine Halbleitervorrichtung mit niedrigem Stromverbrauch kann bereitgestellt werden. Eine hochzuverlässige Halbleitervorrichtung kann bereitgestellt werden. Eine Halbleitervorrichtung kann bereitgestellt werden, die Daten halten kann, auch wenn die Stromversorgung unterbrochen wird. Eine neuartige Halbleitervorrichtung kann bereitgestellt werden.
Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung muss nicht unbedingt alle oben genannten Wirkungen erreichen. Weitere Wirkungen werden ersichtlich aus der Erläuterung der Beschreibung, den Zeichnungen, den Patentansprüchen und dergleichen und können davon abgeleitet werden.
Kurze Beschreibung der Zeichnungen
Bei den begleitenden Zeichnungen:
1A ist eine Draufsicht, die einen Transistor darstellt, und 1B ist eine Querschnittsansicht in einer Kanallängsrichtung des Transistors;
2A und 2B stellen jeweils einen Querschnitt eines Transistors in einer Kanalbreitenrichtung dar;
3A bis 3D stellen jeweils einen Querschnitt eines Transistors in einer Kanalbreitenrichtung dar;
4A und 4B sind Querschnittsansichten, die einen Transistor darstellen;
5A und 5B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt;
6A und 6B stellen jeweils einen Querschnitt eines Transistors in einer Kanalbreitenrichtung dar;
7A bis 7D stellen jeweils einen Querschnitt eines Transistors in einer Kanalbreitenrichtung dar;
8A und 8B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt;
9A und 9B stellen jeweils einen Querschnitt eines Transistors in einer Kanalbreitenrichtung dar;
10A bis 10D stellen jeweils einen Querschnitt eines Transistors in einer Kanalbreitenrichtung dar;
11A bis 11C stellen ein Verfahren zum Herstellen eines Transistors dar;
12A bis 12C stellen ein Verfahren zum Herstellen eines Transistors dar;
13A bis 13C stellen ein Verfahren zum Herstellen eines Transistors dar;
14A bis 14C stellen ein Verfahren zum Herstellen eines Transistors dar;
15 ist eine Querschnittsansicht, die einen Transistor darstellt, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanalbreitenrichtung des Transistors handelt;
16A bis 16C sind Querschnitts-TEM-Bilder (cross-sectional TEM images) und ein lokales Fourier-Transformationsbild (local Fourier transform image) eines Oxidhalbleiters;
17A und 17B zeigen Nanostrahl-Elektronenbeugungsbilder (nanobeam electron diffraction patterns) von Oxidhalbleiterfilmen, und 17C und 17D stellen ein Beispiel für ein Transmissionselektronenbeugungsmessgerät (transmission electron diffraction measurement apparatus) dar;
18A zeigt ein Beispiel für Strukturanalyse durch Messung mit Transmissionselektronenbeugung, und 18B und 18C zeigen Draufsicht-TEM-Bilder (plan-view TEM images);
19A und 19B sind eine Draufsicht und eine Querschnittsansicht, welche ein Gerätemodell darstellen;
20A bis 20C sind Querschnittsansichten, die Gerätemodelle darstellen;
21 zeigt Id-Vg-Eigenschaften von Gerätemodellen;
22A bis 22C sind Querschnittsansichten, die Gerätemodelle darstellen;
23A bis 23C sind Querschnittsansichten, die Gerätemodelle darstellen;
24 zeigt Id-Vg-Eigenschaften von Gerätemodellen;
25 zeigt Id-Vg-Eigenschaften von Gerätemodellen;
26A und 26B zeigen Berechnungsergebnisse der Abhängigkeit eines Durchlassstroms (on-state current) und eines S-Wertes (S value) von einer Kanalbreite;
27A bis 27D sind Querschnittsansichten und Schaltpläne von Halbleitervorrichtungen;
28A bis 28C sind Schaltpläne und eine Querschnittsansicht einer Speichervorrichtung;
29 stellt ein Konfigurationsbeispiel für ein RF-Tag dar;
30 stellt ein Konfigurationsbeispiel für eine CPU dar;
31 ist ein Schaltplan eines Speicherelementes;
32A stellt ein Konfigurationsbeispiel für eine Anzeigevorrichtung dar, und 32B und 32C sind Schaltpläne von Pixeln;
33 stellt ein Anzeigemodul dar;
34A bis 34F sind Diagramme, die elektronische Geräte darstellen;
35A bis 35F stellen Anwendungsbeispiele für ein RF-Tag dar;
36 ist eine Querschnitts-TEM-Fotografie eines Transistors;
37A bis 37D sind Querschnitts-TEM-Fotografien von Proben;
38A und 38B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt;
39A und 39B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt;
40A und 40B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt;
41A und 41B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt;
42A und 42B sind Querschnittsansichten, die Transistoren darstellen;
43A und 43B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt;
44A und 44B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt;
45A und 45B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt;
46A und 46B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt;
47A und 47B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt;
48A und 48B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt; und
49A und 49B sind eine Draufsicht und eine Querschnittsansicht, welche einen Transistor darstellen, wobei es sich bei der Querschnittsansicht um einen Querschnitt in einer Kanallängsrichtung des Transistors handelt.
Detaillierte Beschreibung der Erfindung
Ausführungsformen und ein Beispiel werden unter Bezugnahme auf die Zeichnungen detailliert beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die nachfolgende Beschreibung beschränkt ist und dass sich einem Fachmann ohne Weiteres erschließt, dass Modi und Details auf verschiedene Weisen modifiziert werden können, ohne vom Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Daher soll die vorliegende Erfindung nicht als auf die folgende Beschreibung der Ausführungsformen und des Beispiels beschränkt angesehen werden. Es sei angemerkt, dass bei den Strukturen der im Folgenden beschriebenen vorliegenden Erfindung gleiche Abschnitte oder Abschnitte, die ähnliche Funktionen aufweisen, in verschiedenen Zeichnungen durch gleiche Bezugszeichen bezeichnet werden und dass ihre Beschreibung in einigen Fällen nicht wiederholt wird. Es sei ebenfalls angemerkt, dass gleiche Komponenten in einigen Fällen durch verschiedene Schraffurmuster in verschiedenen Zeichnungen dargestellt sind oder dass die Schraffurmuster weggelassen sind.
In dieser Beschreibung und dergleichen bedeutet beispielsweise ein deutlicher Ausdruck „X und Y sind verbunden”, dass X und Y elektrisch verbunden sind, dass X und Y funktional verbunden sind und dass X und Y direkt verbunden sind. Folglich ist, ohne auf eine vorbestimmte Verbindungsbeziehung, beispielsweise eine in Zeichnungen oder Texten gezeigte Verbindungsbeziehung beschränkt zu sein, eine weitere Verbindungsbeziehung in den Zeichnungen oder den Texten offenbart.
Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Bauelement, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
Beispielsweise können in dem Fall, in dem X und Y direkt verbunden sind, X und Y über ein Bauelement, das eine einzige Funktion einer elektrischen Verbindung aufweist (z. B. eine Verbindungsleitung), verbunden sein, wobei kein zusätzliches Bauelement, das ebenfalls eine elektrische Verbindung zwischen X und Y ermöglicht (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein lichtemittierendes Element oder eine Last), zwischen X und Y liegt.
Beispielsweise kann/können in dem Fall, in dem X und Y elektrisch verbunden sind, ein oder mehrere Bauelemente, die eine elektrische Verbindung zwischen X und Y ermöglichen (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein lichtemittierendes Element oder eine Last), zwischen X und Y angeschlossen sein. Es sei angemerkt, dass der Schalter derart gesteuert wird, dass er eingeschaltet oder ausgeschaltet wird. Das heißt, dass der Schalter leitend oder nichtleitend ist (eingeschaltet oder ausgeschaltet wird), um zu bestimmen, ob ein Strom dort hindurch fließt oder nicht. Alternativ weist der Schalter eine Funktion auf, einen Strompfad auszuwählen oder zu ändern. Es sei angemerkt, dass der Fall, in dem X und Y elektrisch verbunden sind, den Fall umfasst, in dem X und Y direkt verbunden sind.
Beispielsweise kann/können in dem Fall, in dem X und Y funktional verbunden sind, eine oder mehrere Schaltungen, die eine funktionale Verbindung zwischen X und Y ermöglichen (z. B. eine Logikschaltung, wie z. B. ein Inverter, eine NAND-Schaltung oder eine NOR-Schaltung; eine Signalwandlerschaltung, wie z. B. eine D/A-Wandlerschaltung, eine A/D-Wandlerschaltung oder eine Gammakorrekturschaltung; eine Potentialniveau-Wandlerschaltung, wie z. B. eine Stromversorgungsschaltung (z. B. eine Aufwärtsschaltung oder eine Abwärtsschaltung) oder eine Niveauverschiebungsschaltung zum Ändern des Potentialniveaus eines Signals; eine Spannungsquelle; eine Stromquelle; ein Schaltkreis; eine Verstärkerschaltung, wie z. B eine Schaltung, die eine Signalamplitude, die Strommenge oder dergleichen erhöhen kann, ein Operationsverstärker, eine Differentialverstärkerschaltung, eine Source-Folgerschaltung und eine Pufferschaltung; eine Signalerzeugungsschaltung; eine Speicherschaltung; oder eine Steuerschaltung), zwischen X und Y angeschlossen sein. Beispielsweise sind auch dann, wenn eine weitere Schaltung zwischen X und Y liegt, X und Y funktional verbunden, wenn ein Ausgangssignal von X an Y gesendet wird. Es sei angemerkt, dass der Fall, in dem X und Y funktional verbunden sind, den Fall umfasst, in dem X und Y direkt verbunden sind und X und Y elektrisch verbunden sind.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein deutlicher Ausdruck „X und Y sind elektrisch verbunden” bedeutet, dass X und Y elektrisch verbunden sind (d. h. den Fall, in dem X und Y verbunden sind, wobei ein weiteres Bauelement oder eine weitere Schaltung dazwischen angeordnet ist), dass X und Y funktional verbunden sind (d. h. den Fall, in dem X und Y funktional verbunden sind, wobei eine weitere Schaltung dazwischen angeordnet ist) und dass X und Y direkt verbunden sind (d. h. den Fall, in dem X und Y verbunden sind, wobei kein weiteres Bauelement oder keine weitere Schaltung dazwischen angeordnet ist). Das heißt, dass in dieser Beschreibung und dergleichen der deutliche Ausdruck „X und Y sind elektrisch verbunden” gleich dem deutlichen, einfachen Ausdruck „X und Y sind verbunden” ist.
Beispielsweise kann jeder der folgenden Ausdrücke für den Fall, in dem ein Source-Anschluss (oder ein erster Anschluss oder dergleichen) eines Transistors über (oder nicht über) Z1 elektrisch mit X verbunden ist und ein Drain-Anschluss (oder ein zweiter Anschluss oder dergleichen) des Transistors über (oder nicht über) Z2 elektrisch mit Y verbunden ist, oder den Fall verwendet werden, in dem ein Source-Anschluss (oder ein erster Anschluss oder dergleichen) eines Transistors direkt mit einem Teil von Z1 verbunden ist und ein anderer Teil von Z1 direkt mit X verbunden ist, während ein Drain-Anschluss (oder ein zweiter Anschluss oder dergleichen) des Transistors direkt mit einem Teil von Z2 verbunden ist und ein anderer Teil von Z2 direkt mit Y verbunden ist.
Beispiele für die Ausdrücke umfassen „X, Y, ein Source-Anschluss (oder ein erster Anschluss oder dergleichen) eines Transistors und ein Drain-Anschluss (oder ein zweiter Anschluss oder dergleichen) des Transistors sind elektrisch miteinander verbunden, und X, der Source-Anschluss (oder der erste Anschluss oder dergleichen) des Transistors, der Drain-Anschluss (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden”, „ein Source-Anschluss (oder ein erster Anschluss oder dergleichen) eines Transistors ist elektrisch mit X verbunden, ein Drain-Anschluss (oder ein zweiter Anschluss oder dergleichen) des Transistors ist elektrisch mit Y verbunden, und X, der Source-Anschluss (oder der erste Anschluss oder dergleichen) des Transistors, der Drain-Anschluss (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden” und „X ist über einen Source-Anschluss (oder einen ersten Anschluss oder dergleichen) und einen Drain-Anschluss (oder einen zweiten Anschluss oder dergleichen) eines Transistors elektrisch mit Y verbunden, und X, der Source-Anschluss (oder der erste Anschluss oder dergleichen) des Transistors, der Drain-Anschluss (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind derart angeordnet, dass sie in dieser Reihenfolge verbunden sind”. Wenn die Reihenfolge der Verbindung bei einer Schaltungsstruktur durch einen Ausdruck, der den obigen Beispielen ähnlich ist, definiert wird, kann man einen Source-Anschluss (oder einen ersten Anschluss oder dergleichen) und einen Drain-Anschluss (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Einflussbereich zu bestimmen.
Weitere Beispiele für die Ausdrücke umfassen „ein Source-Anschluss (oder ein erster Anschluss oder dergleichen) eines Transistors ist über mindestens einen ersten Verbindungspfad elektrisch mit X verbunden, der erste Verbindungspfad weist keinen zweiten Verbindungspfad auf, es handelt sich bei dem zweiten Verbindungspfad um einen Pfad zwischen dem Source-Anschluss (oder dem ersten Anschluss oder dergleichen) des Transistors und einem Drain-Anschluss (oder einem zweiten Anschluss oder dergleichen) des Transistors, Z1 liegt auf dem ersten Verbindungspfad, der Drain-Anschluss (oder der zweite Anschluss oder dergleichen) des Transistors ist über mindestens einen dritten Verbindungspfad elektrisch mit Y verbunden, der dritte Verbindungspfad weist den zweiten Verbindungspfad nicht auf, und Z2 liegt auf dem dritten Verbindungspfad”, „ein Source-Anschluss (oder ein erster Anschluss oder dergleichen) eines Transistors ist über mindestens Z1 auf einem ersten Verbindungspfad elektrisch mit X verbunden, der erste Verbindungspfad weist keinen zweiten Verbindungspfad auf, der zweite Verbindungspfad weist einen Verbindungspfad über den Transistor auf, ein Drain-Anschluss (oder ein zweiter Anschluss oder dergleichen) des Transistors ist über mindestens Z2 auf einem dritten Verbindungspfad elektrisch mit Y verbunden, und der dritte Verbindungspfad weist den zweiten Verbindungspfad nicht auf” und „ein Source-Anschluss (oder ein erster Anschluss oder dergleichen) eines Transistors ist über mindestens Z1 auf einem ersten elektrischen Pfad elektrisch mit X verbunden, der erste elektrische Pfad weist keinen zweiten elektrischen Pfad auf, es handelt sich bei dem zweiten elektrischen Pfad um einen elektrischen Pfad von dem Source-Anschluss (oder dem ersten Anschluss oder dergleichen) des Transistors bis zu einem Drain-Anschluss (oder einem zweiten Anschluss oder dergleichen) des Transistors, der Drain-Anschluss (oder der zweite Anschluss oder dergleichen) des Transistors ist über mindestens 22 auf einem dritten elektrischen Pfad elektrisch mit Y verbunden, der dritte elektrische Pfad weist keinen vierten elektrischen Pfad auf, und es handelt sich bei dem vierten elektrischen Pfad um einen elektrischen Pfad von dem Drain-Anschluss (oder dem zweiten Anschluss oder dergleichen) des Transistors bis zu dem Source-Anschluss (oder dem ersten Anschluss oder dergleichen) des Transistors”. Wenn der Verbindungspfad bei einer Schaltungsstruktur durch einen Ausdruck, der den obigen Beispielen ähnlich ist, definiert wird, kann man einen Source-Anschluss (oder einen ersten Anschluss oder dergleichen) und einen Drain-Anschluss (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Einflussbereich zu bestimmen.
Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf diese Ausdrücke beschränkt ist, die nur Beispiele sind. Hier stellen X, Y, Z1 und Z2 jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Bauelement, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film, eine Schicht oder dergleichen) dar.
Selbst wenn unabhängige Komponenten in einem Schaltplan elektrisch miteinander verbunden sind, weist eine Komponente in einigen Fällen Funktionen einer Mehrzahl von Komponenten auf. Wenn zum Beispiel ein Teil einer Leitung auch als Elektrode dient, dient ein leitender Film als Leitung und als Elektrode. Folglich umfasst die Kategorie „elektrische Verbindung” in dieser Beschreibung einen solchen Fall, in dem ein leitender Film Funktionen einer Mehrzahl von Komponenten aufweist.
Es sei angemerkt, dass die Begriffe „Film” und „Schicht” je nach der Sachlage oder den Umständen untereinander ausgetauscht werden können. Beispielsweise kann der Begriff „leitende Schicht” gegebenenfalls in den Begriff „leitender Film” umgewandelt werden. Auch der Begriff „isolierender Film” kann gegebenenfalls in den Begriff „isolierende Schicht” umgewandelt werden.
(Ausführungsform 1)
Bei dieser Ausführungsform wird eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf Zeichnungen beschrieben.
Bei einem Transistor einer Ausführungsform der vorliegenden Erfindung kann Silizium (z. B. einkristallines Silizium, polykristallines Silizium oder amorphes Silizium), Germanium, Siliziumgermanium, Siliziumcarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, ein organischer Halbleiter, ein Oxidhalbleiter oder dergleichen für einen Kanalbildungsbereich verwendet werden. Es ist besonders bevorzugt, einen Oxidhalbleiter mit einer größeren Bandlücke als Silizium für den Kanalbildungsbereich zu verwenden.
Beispielsweise enthält der Oxidhalbleiter vorzugsweise mindestens Indium (In) oder Zink (Zn). Der Oxidhalbleiter enthält stärker bevorzugt ein Oxid, das durch ein Oxid auf In-M-Zn-Basis (Mist ein Metall, wie z. B. Al, Ti, Ga, Ge, Y, Zr, Sn, La, Ce oder Hf) repräsentiert wird.
In der folgenden Beschreibung enthält, sofern nicht anders angegeben, eine als Beispiel beschriebene Halbleitervorrichtung einen Oxidhalbleiter in einem Kanalbildungsbereich.
1A und 1B sowie 2A und 2B sind eine Draufsicht und Querschnittsansichten eines Transistors 101 einer Ausführungsform der vorliegenden Erfindung. 1A ist die Draufsicht. 1B stellt einen Querschnitt in der Richtung einer Strichpunktlinie A1-A2 in 1A dar. 2A und 2B stellen jeweils einen Querschnitt in der Richtung einer Strichpunktlinie A3-A4 in 1A dar. In 1A und 1B sowie 2A und 2B sind einige Komponenten zum leichteren Verständnis vergrößert oder verkleinert dargestellt oder weggelassen. In einigen Fällen wird die Richtung der Strichpunktlinie A1-A2 als Kanallängsrichtung bezeichnet, und die Richtung der Strichpunktlinie A3-A4 wird als Kanalbreitenrichtung bezeichnet.
Es sei angemerkt, dass die Kanallänge beispielsweise einen Abstand zwischen einer Source (einem Source-Bereich oder einer Source-Elektrode) und einem Drain (einem Drain-Bereich oder einer Drain-Elektrode) in einem Bereich, in dem in einer Draufsicht auf den Transistor ein Halbleiter (oder ein Teil eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Bereich bezeichnet, in dem ein Kanal gebildet wird. Bei einem Transistor sind Kanallängen nicht notwendigerweise in sämtlichen Bereichen gleich. Mit anderen Worten: die Kanallänge eines Transistors ist in einigen Fällen nicht auf einen Wert beschränkt. Deshalb bezieht sich die Kanallänge in dieser Beschreibung auf einen von Werten, nämlich den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Bereich, in dem ein Kanal gebildet wird.
Die Kanalbreite bezeichnet beispielsweise die Länge eines Abschnitts, in dem eine Source und ein Drain in einem Bereich, in dem ein Halbleiter (oder ein Teil eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Bereich, in dem ein Kanal gebildet wird, einander zugewandt sind. Bei einem Transistor weisen Kanalbreiten nicht notwendigerweise in sämtlichen Bereichen den gleichen Wert auf. Mit anderen Worten: eine Kanalbreite eines Transistors ist in einigen Fällen nicht auf einen Wert festgelegt. Deshalb bezieht sich eine Kanalbreite in dieser Beschreibung auf einen von Werten, nämlich den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Bereich, in dem ein Kanal gebildet wird.
Es sei angemerkt, dass sich in einigen Fällen abhängig von Transistorstrukturen eine Kanalbreite in einem Bereich, in dem ein Kanal eigentlich gebildet wird (nachstehend als effektive Kanalbreite bezeichnet), von einer Kanalbreite unterscheidet, die in einer Draufsicht auf einen Transistor gezeigt ist (nachstehend als scheinbare Kanalbreite bezeichnet). Bei einem Transistor mit einer dreidimensionalen Struktur ist zum Beispiel eine effektive Kanalbreite größer als eine scheinbare Kanalbreite, die in einer Draufsicht auf den Transistor gezeigt ist, und in einigen Fällen kann man ihren Einfluss nicht ignorieren. Bei einem miniaturisierten Transistor mit einer dreidimensionalen Struktur ist zum Beispiel der Anteil eines Kanalbereichs, der in einer Seitenfläche eines Halbleiters gebildet wird, in einigen Fällen höher als der Anteil eines Kanalbereichs, der in einer nach oben weisenden Oberfläche eines Halbleiters gebildet wird. In diesem Fall ist eine effektive Kanalbreite, die erhalten wird, wenn ein Kanal eigentlich gebildet wird, größer als eine scheinbare Kanalbreite, die in der Draufsicht gezeigt ist.
Bei einem Transistor mit einer dreidimensionalen Struktur ist eine effektive Kanalbreite unter Umständen schwer zu messen. Die Schätzung einer effektiven Kanalbreite aus einem Bemessungswert erfordert beispielsweise eine Annahme, dass die Form eines Halbleiters bekannt ist. Deshalb ist in dem Fall, in dem die Form eines Halbleiters nicht genau bekannt ist, eine genaue effektive Kanalbreite schwer zu messen.
In dieser Beschreibung wird daher in einigen Fällen in einer Draufsicht auf einen Transistor eine scheinbare Kanalbreite, die eine Länge eines Abschnitts ist, in dem eine Source und ein Drain einander in einem Bereich zugewandt sind, in dem ein Halbleiter und eine Gate-Elektrode einander überlappen, als Breite eines umschlossenen Kanals (surrounded channel width, SCW) bezeichnet. In dieser Beschreibung kann außerdem in dem Fall, in dem der Begriff „Kanalbreite” einfach verwendet wird, er eine Breite eines umschlossenen Kanals und eine scheinbare Kanalbreite bezeichnen. Alternativ kann in dieser Beschreibung in dem Fall, in dem der Begriff „Kanalbreite” einfach verwendet wird, er in einigen Fällen auch eine effektive Kanalbreite bezeichnen. Es sei angemerkt, dass die Werte einer Kanallänge, einer Kanalbreite, einer effektiven Kanalbreite, einer scheinbaren Kanalbreite, einer Breite eines umschlossenen Kanals und dergleichen bestimmt werden können, indem ein Querschnitts-TEM-Bild (cross-sectional TEM image) und dergleichen erhalten und analysiert werden.
Es sei angemerkt, dass in dem Fall, in dem eine Feldeffektbeweglichkeit, ein Stromwert pro Kanalbreite und dergleichen eines Transistors durch Berechnung ermittelt werden, eine Breite eines umschlossenen Kanals für die Berechnung genutzt werden kann. In diesem Fall wird ein Wert, der verschieden von einem Wert bei der Verwendung einer effektiven Kanalbreite für die Berechnung ist, unter Umständen erhalten.
Der Transistor 101 beinhaltet eine isolierende Schicht 120 über einem Substrat 110; eine Oxidhalbleiterschicht 130 über der isolierenden Schicht 120; eine Source-Elektrodenschicht 140 und eine Drain-Elektrodenschicht 150, welche elektrisch mit der Oxidhalbleiterschicht 130 verbunden sind; einen Gate-Isolierfilm 160 über der Oxidhalbleiterschicht 130, der Source-Elektrodenschicht 140 und der Drain-Elektrodenschicht 150; und eine Gate-Elektrodenschicht 170, die einen Teil der Oxidhalbleiterschicht 130, einen Teil der Source-Elektrodenschicht 140 und einen Teil der Drain-Elektrodenschicht 150 überlappt, wobei der Gate-Isolierfilm 160 dazwischen liegt. Eine isolierende Schicht 180 kann zusätzlich über dem Gate-Isolierfilm 160 und der Gate-Elektrodenschicht 170 angeordnet sein. Ferner kann eine isolierende Schicht 185, die unter Verwendung eines Oxids ausgebildet wird, über der isolierenden Schicht 180 ausgebildet sein. Die isolierenden Schichten 180 und 185 können nach Bedarf bereitgestellt sein, und eine weitere isolierende Schicht kann darüber angeordnet sein.
Es sei angemerkt, dass Funktionen einer „Source” und eines „Drains” eines Transistors mitunter untereinander ausgetauscht werden, wenn beispielsweise ein Transistor mit entgegengesetzter Polarität verwendet wird oder wenn die Richtung eines Stromflusses im Schaltungsbetrieb verändert wird. Deshalb können die Begriffe „Source” und „Drain” in dieser Beschreibung untereinander ausgetauscht werden.
Es sei angemerkt, dass mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) auf mindestens einem Teil (oder dem Ganzen) einer Oberfläche, einer Seitenfläche, einer nach oben weisenden Oberfläche und/oder einer nach unten weisenden Oberfläche einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130, angeordnet ist.
Alternativ steht mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) in Kontakt mit mindestens einem Teil (oder dem Ganzen) einer Oberfläche, einer Seitenfläche, einer nach oben weisenden Oberfläche und/oder einer nach unten weisenden Oberfläche einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130. Alternativ steht mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) in Kontakt mit mindestens einem Teil (oder dem Ganzen) einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130.
Alternativ ist mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) elektrisch mit mindestens einem Teil (oder dem Ganzen) einer Oberfläche, einer Seitenfläche, einer nach oben weisenden Oberfläche und/oder einer nach unten weisenden Oberfläche einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130, verbunden. Alternativ ist mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) elektrisch mit mindestens einem Teil (oder dem Ganzen) einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130, verbunden.
Alternativ ist mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) in der Nähe mindestens eines Teils (oder des Ganzen) einer Oberfläche, einer Seitenfläche, einer nach oben weisenden Oberfläche und/oder einer nach unten weisenden Oberfläche einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130, angeordnet. Alternativ ist mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) in der Nähe mindestens eines Teils (oder des Ganzen) einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130, angeordnet.
Alternativ ist mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) neben mindestens einem Teil (oder dem Ganzen) einer Oberfläche, einer Seitenfläche, einer nach oben weisenden Oberfläche und/oder einer nach unten weisenden Oberfläche einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130, angeordnet. Alternativ ist mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) neben mindestens einem Teil (oder dem Ganzen) einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130, angeordnet.
Alternativ ist mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) schräg über mindestens einem Teil (oder dem Ganzen) einer Oberfläche, einer Seitenfläche, einer nach oben weisenden Oberfläche und/oder einer nach unten weisenden Oberfläche einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130, angeordnet. Alternativ ist mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) schräg über mindestens einem Teil (oder dem Ganzen) einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130, angeordnet.
Alternativ ist mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) oberhalb mindestens eines Teils (oder des Ganzen) einer Oberfläche, einer Seitenfläche, einer nach oben weisenden Oberfläche und/oder einer nach unten weisenden Oberfläche einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130, angeordnet. Alternativ ist mindestens ein Teil (oder das Ganze) der Source-Elektrodenschicht 140 (und/oder der Drain-Elektrodenschicht 150) oberhalb mindestens eines Teils (oder des Ganzen) einer Halbleiterschicht, wie z. B. der Oxidhalbleiterschicht 130, angeordnet.
Der Transistor einer Ausführungsform der vorliegenden Erfindung hat eine Struktur mit oberem Gate, wobei seine Kanallänge größer als oder gleich 10 nm und kleiner als oder gleich 300 nm ist. Der Transistor weist einen Bereich 191 (LovS), in dem die Gate-Elektrodenschicht 170 die Source-Elektrodenschicht 140 überlappt, und einen Bereich 192 (LovD) auf, in dem die Gate-Elektrodenschicht 170 die Drain-Elektrodenschicht 150 überlappt. Zur Verringerung einer parasitären Kapazität ist die Breite jedes der Bereiche 191 und 192 in der Kanallängsrichtung vorzugsweise größer als oder gleich 3 nm und kleiner als 300 nm. Als Alternative kann auch eine in 43A und 43B dargestellte Struktur zum Einsatz kommen, bei der die Bereiche 191 und 192 nicht bereitgestellt sind. Als weitere Alternative können Offset-Bereiche (offset regions) 135 jeweils zwischen der Gate-Elektrodenschicht 170 und der Source-Elektrodenschicht 140 und zwischen der Gate-Elektrodenschicht 170 und der Drain-Elektrodenschicht 150 bereitgestellt sein, was in 44A und 44B dargestellt ist.
2A stellt eine Art eines Querschnitts des Transistors 101 in 1A in der Richtung der Strichpunktlinie A3-A4 (in der Kanalbreitenrichtung) dar. Im Querschnitt in der Kanalbreitenrichtung ist die Oxidhalbleiterschicht 130 im Wesentlichen dreieckig. Es sei angemerkt, dass eine „im Wesentlichen dreieckige” Form auch eine dreieckige Form, deren ein oder mehrere Eckpunkte Krümmungen aufweisen, und eine dreieckige Form umfasst, deren eine oder mehrere Seiten gekrümmte Linien oder gebogene Linien sind.
Der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung kann, wie in 2B dargestellt, im Wesentlichen trapezförmig sein. Es sei angemerkt, dass eine „im Wesentlichen trapezförmige” Form auch eine trapezförmige Form, deren ein oder mehrere Eckpunkte Krümmungen aufweisen, und eine trapezförmige Form umfasst, deren eine oder mehrere Seiten gekrümmte Linien oder gebogene Linien sind.
Der Querschnitt in der Kanalbreitenrichtung der Oxidhalbleiterschicht 130 des Transistors einer Ausführungsform der vorliegenden Erfindung ist, wie in 2A oder 2B dargestellt, im Wesentlichen dreieckig oder im Wesentlichen trapezförmig. Dabei ist dann, wenn die Länge a einer Seite der Oxidhalbleiterschicht 130, die in Kontakt mit der isolierenden Schicht 120 steht, gleich ihrer Höhe b ist, im Querschnitt in der Kanalbreitenrichtung die Länge eines Bereichs der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, kürzer als die Länge in dem Fall, in dem der Querschnitt rechteckig ist. Es ist ebenfalls bevorzugt, dass die Höhe b gleich oder größer als die Länge a (b ≥ a) ist. In dem Fall, in dem b gleich oder größer als a ist, können die effektive Kanalbreite und der Durchlassstrom der Transistoren erhöht werden.
In dem Fall, in dem ein Kanal eines Transistors an einer Oberfläche einer Halbleiterschicht gebildet wird und in dem ein Querschnitt in der Kanalbreitenrichtung der Halbleiterschicht, in welcher der Kanal gebildet wird, im Wesentlichen dreieckig oder im Wesentlichen trapezförmig ist, ist die Oberflächenfläche kleiner als diejenige in dem Fall, in dem der Querschnitt rechteckig ist. Demzufolge wird die effektive Kanalbreite verkürzt und der Durchlassstrom wird geringfügig reduziert. Jedoch ist es, da das Volumen der Halbleiterschicht unter einer Gate-Elektrodenschicht verringert ist, wahrscheinlich, dass ein elektrisches Feld der Gate-Elektrodenschicht an die Innenseite der Halbleiterschicht angelegt wird, und sogenannte Subthreshold-Swing (S-Wert bzw. S value) kann verringert werden. Folglich ist Icut (Strom bei einer Gate-Spannung von 0 V) sehr niedrig, und die allgemeinen elektrischen Eigenschaften des Transistors können verbessert werden. Es sei angemerkt, dass auch die sonstigen Transistoren, die verschiedene Strukturen haben und in dieser Beschreibung beschrieben werden, diese Wirkung erzielen.
Wenn der Querschnitt der Halbleiterschicht in der Kanalbreitenrichtung im Wesentlichen dreieckig oder im Wesentlichen trapezförmig ist, wird die Abdeckung der Halbleiterschicht mit dem Gate-Isolierfilm erhöht; daher kann die Dicke des Gate-Isolierfilms leicht verringert werden. Zudem kann ein Transistor mit hoher Gate-Spannungsfestigkeit erhalten werden, da die Abdeckung mit dem Gate-Isolierfilm erhöht wird.
Damit ein elektrisches Feld der Gate-Elektrode leicht an die Innenseite der Halbleiterschicht angelegt wird, ist der Querschnitt der Halbleiterschicht in der Kanalbreitenrichtung bevorzugt im Wesentlichen trapezförmig, stärker bevorzugt im Wesentlichen trapezförmig, wobei die obere Seite kurz ist, noch stärker bevorzugt im Wesentlichen dreieckig. Die Querschnittsform wird anhand von 3A bis 3D ausführlich beschrieben.
3A bis 3D stellen jeweils einen Teil einer Querschnittsstruktur eines Transistors in der Kanalbreitenrichtung dar. 3A bis 3C stellen jeweils einen Teil eines Transistors einer Ausführungsform der vorliegenden Erfindung dar, der die Oxidhalbleiterschicht 130 mit einem im Wesentlichen dreieckigen oder im Wesentlichen trapezförmigen Querschnitt beinhaltet. 3D stellt einen Teil einer Art eines Transistors dar, der ein Vergleichsbeispiel ist und die Oxidhalbleiterschicht 130 mit einem rechteckigen Querschnitt beinhaltet.
3A stellt den Fall dar, in dem der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung im Wesentlichen dreieckig ist. Wenn die Länge einer Seite der Oxidhalbleiterschicht 130, die in Kontakt mit der isolierenden Schicht 120 steht, a ist und die Höhe der Oxidhalbleiterschicht 130b ist, wird die Länge D eines Bereichs (durch eine dicke Linie in 3A gezeigt) der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, durch die folgende Formel (4) dargestellt. [Formel 4]
3B stellt den Fall dar, in dem der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung im Wesentlichen trapezförmig ist, wobei die obere Seite kurz ist. Wenn die Länge einer Seite (unteren Seite) der Oxidhalbleiterschicht 130, die in Kontakt mit der isolierenden Schicht 120 steht, a ist, die Höhe der Oxidhalbleiterschicht 130b ist und die Länge der oberen Seite der Oxidhalbleiterschicht 130c ist, wird die Länge D eines Bereichs der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, durch die folgende Formel (5) dargestellt. [Formel 5]
Wenn die Länge c der oberen Seite beispielsweise a/3 ist, wird die Länge D des Bereichs der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, durch die folgende Formel (6) dargestellt. [Formel 6]
In dem Fall, in dem, wie in 3C dargestellt, der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung im Wesentlichen trapezförmig ist und die Länge c der oberen Seite beispielsweise a/2 ist, wird die Länge D des Bereichs der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, durch die folgende Formel (7) dargestellt. [Formel 7]
3D stellt den Fall dar, in dem der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung rechteckig ist. Wenn die Länge einer Seite der Oxidhalbleiterschicht 130, die in Kontakt mit der isolierenden Schicht 120 steht, a ist und die Höhe der Oxidhalbleiterschicht 130b ist, wird die Länge D eines Bereichs der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, durch die folgende Formel (8) dargestellt.
[Formel 8]

D ≈ a + 2b (8)

Da, wie oben beschrieben, der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung vorzugsweise eher im Wesentlichen dreieckig ist als rechteckig, ist aus den Formeln (4) und (8) bevorzugt, dass die Länge D des Bereichs der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, in einem Bereich liegt, der durch die folgende Formel (1) dargestellt wird. [Formel 9]
Da der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung vorzugsweise eher im Wesentlichen dreieckig ist als im Wesentlichen trapezförmig, ist des Weiteren aus den Formeln (4) und (7) stärker bevorzugt, dass die Länge D des Bereichs der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, in einem Bereich liegt, der durch die folgende Formel (9) dargestellt wird. [Formel 10]
Da der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung vorzugsweise eher im Wesentlichen dreieckig ist als trapezförmig, wobei die obere Seite kurz ist, ist des Weiteren aus den Formeln (4) und (6) noch stärker bevorzugt, dass die Länge D des Bereichs der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, in einem Bereich liegt, der durch die folgende Formel (10) dargestellt wird. [Formel 11]
Wie zuvor beschrieben, liegt im Querschnitt in der Kanalbreitenrichtung der Oxidhalbleiterschicht 130 des Transistors 101 einer Ausführungsform der vorliegenden Erfindung, wenn die Länge der Seite der Oxidhalbleiterschicht 130, die in Kontakt mit der isolierenden Schicht 120 steht, a ist und die Höhe der Oxidhalbleiterschicht 130b ist, die Länge D des Bereichs der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, in dem Bereich, der durch die Formel (1) dargestellt wird, bevorzugt in dem Bereich, der durch die Formel (9) dargestellt wird, stärker bevorzugt in dem Bereich, der durch die Formel (10) dargestellt wird.
Obwohl die Länge D des Bereichs der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, berechnet werden kann, indem die Querschnittsform an eine ideale dreieckige, trapezförmige oder rechteckige Form angenähert wird, könnten einige Fehler in dem Fall beobachtet werden, in dem ein Eckpunkt oder eine Seite der realen Form eine Krümmung aufweist. Es ist deshalb bei der Berechnung der Länge D des Bereichs der Oxidhalbleiterschicht 130, der in Kontakt mit dem Gate-Isolierfilm 160 steht, bevorzugt, eine Bildverarbeitung einzusetzen, um den Umfang der Oxidhalbleiterschicht 130 zu messen. Es sei angemerkt, dass die Bildverarbeitung ebenfalls eingesetzt werden kann, um den Umfang von Schichten in Transistoren mit verschiedenen Strukturen in dieser Beschreibung zu ermitteln.
Die Länge a der Seite der Oxidhalbleiterschicht 130, die in Kontakt mit der isolierenden Schicht 120 steht, ist vorzugsweise größer als oder gleich 10 nm und kleiner als oder gleich 100 nm. Wenn die Länge a der Seite im obigen Bereich liegt, wird der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung leicht im Wesentlichen dreieckig oder im Wesentlichen trapezförmig, wobei die obere Seite kurz ist. Wenn die Länge a der Seite größer als 100 nm ist, könnten die elektrischen Eigenschaften des Transistors gleich denjenigen eines Transistors sein, der eine Oxidhalbleiterschicht mit einem rechteckigen Querschnitt in der Kanalbreitenrichtung beinhaltet.
Die Höhe b der Oxidhalbleiterschicht 130 ist vorzugsweise größer als oder gleich 10 nm und kleiner als oder gleich 200 nm. Wenn die Höhe b außerhalb des oberen Bereichs liegt, ist es für die Oxidhalbleiterschicht 130 sehr schwierig, in der Kanalbreitenrichtung einen im Wesentlichen dreieckigen Querschnitt oder einen im Wesentlichen trapezförmigen Querschnitt mit einer kurzen oberen Seite aufzuweisen.
Der Transistor 101 einer Ausführungsform der vorliegenden Erfindung kann, wie in 4A dargestellt, einen leitenden Film 172 zwischen der Oxidhalbleiterschicht 130 und dem Substrat 110 beinhalten. Wenn der leitende Film als zweite Gate-Elektrodenschicht (Rückgate) verwendet wird, kann der Durchlassstrom weiter erhöht werden und die Schwellenspannung kann gesteuert werden. Um den Durchlassstrom zu erhöhen, werden beispielsweise die Gate-Elektrodenschicht 170 und der leitende Film 172 derart gesteuert, dass sie das gleiche Potential aufweisen, und der Transistor wird als Doppel-Gate-Transistor (dual-gate transistor) betrieben. In diesem Fall können, wie in 4B gezeigt, die Gate-Elektrodenschicht 170 und der leitende Film 172 durch ein Kontaktloch miteinander verbunden sein. Darüber hinaus wird ein festes Potential, das sich von einem Potential der Gate-Elektrodenschicht 170 unterscheidet, dem leitenden Film 172 zugeführt, um die Schwellenspannung zu steuern.
Der Transistor einer Ausführungsform der vorliegenden Erfindung kann eine Struktur haben, die in 5A und 5B sowie 6A und 6B dargestellt ist. 5A ist eine Draufsicht. 5B stellt einen Querschnitt in der Richtung einer Strichpunktlinie B1-B2 in 5A dar. 6A und 6B stellen jeweils einen Querschnitt in der Richtung einer Strichpunktlinie B3-B4 in 5A dar. In 5A und 5B sowie 6A und 6B sind einige Komponenten zum leichteren Verständnis vergrößert oder verkleinert dargestellt oder weggelassen. In einigen Fällen wird die Richtung der Strichpunktlinie B1-B2 als Kanallängsrichtung bezeichnet, und die Richtung der Strichpunktlinie B3-B4 wird als Kanalbreitenrichtung bezeichnet.
Ein Transistor 102 in 5A und 5B sowie 6A und 6B unterscheidet sich von dem Transistor 101 darin, dass eine erste Oxidhalbleiterschicht 131, eine zweite Oxidhalbleiterschicht 132 und eine dritte Oxidhalbleiterschicht 133 als die Oxidhalbleiterschicht 130 in dieser Reihenfolge von der Seite der isolierenden Schicht 120 aus ausgebildet sind.
Oxidhalbleiterschichten mit verschiedenen Zusammensetzungen können beispielsweise als die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 verwendet werden.
Es ist ebenfalls möglich, die in 4A und 4B gezeigte Struktur für den Transistor 102 zu verwenden.
6A stellt eine Art eines Querschnitts in der Richtung der Strichpunktlinie B3-B4 (in der Kanalbreitenrichtung) in 5A dar. Im Querschnitt in der Kanalbreitenrichtung ist die Oxidhalbleiterschicht 130 im Wesentlichen dreieckig. Zusätzlich ist die zweite Oxidhalbleiterschicht 132, in der ein Kanal gebildet wird, im Wesentlichen trapezförmig, wobei die obere Seite kurz ist.
Der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung kann, wie in 6B dargestellt, im Wesentlichen trapezförmig sein. In diesem Fall ist auch der Querschnitt der zweiten Oxidhalbleiterschicht 132, in der ein Kanal gebildet wird, im Wesentlichen trapezförmig.
Wie in 6A oder 6B dargestellt, ist bei dem Transistor einer Ausführungsform der vorliegenden Erfindung der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung im Wesentlichen dreieckig oder im Wesentlichen trapezförmig, und der Querschnitt der zweiten Oxidhalbleiterschicht 132 in der Kanalbreitenrichtung ist im Wesentlichen trapezförmig. Die Länge eines Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit dem Gate-Isolierfilm 160 und der dritten Oxidhalbleiterschicht 133 steht, ist kürzer als diejenige in dem Fall, in dem der Querschnitt der zweiten Oxidhalbleiterschicht 132 in der Kanalbreitenrichtung rechteckig ist.
7A bis 7D stellen jeweils einen Teil einer Querschnittsstruktur eines Transistors in der Kanalbreitenrichtung dar. 7A bis 7C stellen jeweils einen Teil eines Transistors einer Ausführungsform der vorliegenden Erfindung dar, der die Oxidhalbleiterschicht 130 mit einem im Wesentlichen dreieckigen oder im Wesentlichen trapezförmigen Querschnitt beinhaltet. 7D stellt einen Teil einer Art eines Transistors dar, der ein Vergleichsbeispiel ist und die Oxidhalbleiterschicht 130 mit einem rechteckigen Querschnitt beinhaltet.
7A stellt den Fall dar, in dem der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung im Wesentlichen dreieckig ist und in dem der Querschnitt der zweiten Oxidhalbleiterschicht 132 im Wesentlichen trapezförmig ist, wobei die obere Seite, deren Länge h ist, sehr kurz ist. Wenn die Länge einer Seite der zweiten Oxidhalbleiterschicht 132, die in Kontakt mit der ersten Oxidhalbleiterschicht 131 steht, f ist und die Höhe der zweiten Oxidhalbleiterschicht 132 g ist, wird die Länge J eines Bereichs (durch eine dicke Linie in 7A gezeigt) der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit dem Gate-Isolierfilm 160 und der dritten Oxidhalbleiterschicht 133 steht, durch die folgende Formel (11) dargestellt. Die Länge h der oberen Seite kann beispielsweise in einem Bereich 0 < h ≤ f/4 liegen; das heißt, dass h größer als 0 und kleiner als oder gleich f/4 ist. [Formel 12]
Da die Länge h der oberen Seite größer als 0 ist, erfüllt die Länge J des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit dem Gate-Isolierfilm 160 und der dritten Oxidhalbleiterschicht 133 steht, auch die folgende Formel (12). [Formel 13]
7B stellt den Fall dar, in dem der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung im Wesentlichen trapezförmig ist und in dem der Querschnitt der zweiten Oxidhalbleiterschicht 132 in der Kanalbreitenrichtung im Wesentlichen trapezförmig ist, wobei die obere Seite, deren Länge h ist, kurz ist. Wenn die Länge einer Seite (unteren Seite) der zweiten Oxidhalbleiterschicht 132, die in Kontakt mit der ersten Oxidhalbleiterschicht 131 steht, f ist, die Höhe der zweiten Oxidhalbleiterschicht 132 g ist und die Länge der Seite (oberen Seite) der zweiten Oxidhalbleiterschicht 132, die in Kontakt mit der dritten Oxidhalbleiterschicht 133 steht, h ist, wird die Länge J eines Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit dem Gate-Isolierfilm 160 und der dritten Oxidhalbleiterschicht 133 steht, ebenfalls wie in 7A durch die folgende Formel (11) dargestellt.
Wenn die Länge h der oberen Seite beispielsweise f/2 ist, wird die Länge J des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit dem Gate-Isolierfilm 160 und der dritten Oxidhalbleiterschicht 133 steht, durch die folgende Formel (13) dargestellt. [Formel 14]
In dem Fall, in dem, wie in 7C dargestellt, der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung im Wesentlichen trapezförmig ist, in dem der Querschnitt der zweiten Oxidhalbleiterschicht 132 in der Kanalbreitenrichtung im Wesentlichen trapezförmig ist und in dem die Länge h der oberen Seite beispielsweise 2f/3 ist, wird die Länge J eines Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit dem Gate-Isolierfilm 160 und der dritten Oxidhalbleiterschicht 133 steht, durch die folgende Formel (14) dargestellt. [Formel 15]
7D stellt den Fall dar, in dem der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung rechteckig ist. Wenn die Länge einer Seite der zweiten Oxidhalbleiterschicht 132, die in Kontakt mit der ersten Oxidhalbleiterschicht 131 steht, f ist und die Höhe der zweiten Oxidhalbleiterschicht 132 g ist, wird die Länge J eines Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit dem Gate-Isolierfilm 160 und der dritten Oxidhalbleiterschicht 133 steht, durch die folgende Formel (15) dargestellt.
[Formel 16]

J ≈ f + 2g (15)

Da aus dem gleichen Grund wie bei dem Transistor 101 der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung vorzugsweise eher im Wesentlichen dreieckig ist als rechteckig, ist aus den Formeln (12) und (15) bevorzugt, dass die Länge J des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit dem Gate-Isolierfilm 160 und der dritten Oxidhalbleiterschicht 133 steht, in einem Bereich liegt, der durch die folgende Formel (2) dargestellt wird. [Formel 17]
Da der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung vorzugsweise eher im Wesentlichen dreieckig ist als im Wesentlichen trapezförmig, ist des Weiteren aus den Formeln (12) und (14) stärker bevorzugt, dass die Länge J des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit dem Gate-Isolierfilm 160 und der dritten Oxidhalbleiterschicht 133 steht, in einem Bereich liegt, der durch die folgende Formel (16) dargestellt wird. [Formel 18]
Da der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung vorzugsweise eher im Wesentlichen dreieckig ist als im Wesentlichen trapezförmig, wobei die obere Seite kurz ist, ist des Weiteren aus den Formeln (12) und (13) noch stärker bevorzugt, dass die Länge J des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit dem Gate-Isolierfilm 160 und der dritten Oxidhalbleiterschicht 133 steht, in einem Bereich liegt, der durch die folgende Formel (17) dargestellt wird. [Formel 19]
Wie zuvor beschrieben, liegt im Querschnitt in der Kanalbreitenrichtung der Oxidhalbleiterschicht 130 des Transistors 102 einer Ausführungsform der vorliegenden Erfindung, wenn die Länge der Seite der zweiten Oxidhalbleiterschicht 132, die in Kontakt mit der ersten Oxidhalbleiterschicht 131 steht, f ist und die Höhe der zweiten Oxidhalbleiterschicht 132 g ist, die Länge J des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit dem Gate-Isolierfilm 160 und der dritten Oxidhalbleiterschicht 133 steht, in dem Bereich, der durch die Formel (2) dargestellt wird, bevorzugt in dem Bereich, der durch die Formel (16) dargestellt wird, stärker bevorzugt in dem Bereich, der durch die Formel (17) dargestellt wird.
Die Länge f der Seite der zweiten Oxidhalbleiterschicht 132, die in Kontakt mit der ersten Oxidhalbleiterschicht 131 steht, ist vorzugsweise größer als oder gleich 10 nm und kleiner als oder gleich 100 nm. Wenn die Länge f der Seite im obigen Bereich liegt, wird der Querschnitt der zweiten Oxidhalbleiterschicht 132 in der Kanalbreitenrichtung leicht im Wesentlichen trapezförmig, wobei die obere Seite kurz ist. Wenn die Länge f der Seite größer als 100 nm ist, könnten die elektrischen Eigenschaften des Transistors gleich denjenigen eines Transistors sein, der eine Oxidhalbleiterschicht mit einem rechteckigen Querschnitt in der Kanalbreitenrichtung beinhaltet.
Die Höhe g der zweiten Oxidhalbleiterschicht 132 ist vorzugsweise größer als oder gleich 10 nm und kleiner als oder gleich 200 nm. Wenn die Höhe g außerhalb des oberen Bereichs liegt, ist es für die zweite Oxidhalbleiterschicht 132 sehr schwierig, einen im Wesentlichen trapezförmigen Querschnitt mit einer kurzen oberen Seite in der Kanalbreitenrichtung aufzuweisen.
Der Transistor einer Ausführungsform der vorliegenden Erfindung kann eine Struktur haben, die in 8A und 8B sowie 9A und 9B dargestellt ist. 8A ist eine Draufsicht. 8B stellt einen Querschnitt in der Richtung einer Strichpunktlinie C1-C2 in 8A dar. 9A und 9B stellen jeweils einen Querschnitt in der Richtung einer Strichpunktlinie C3-C4 in 8A dar. In 8A und 8B sowie 9A und 9B sind einige Komponenten zum leichteren Verständnis vergrößert oder verkleinert dargestellt oder weggelassen. In einigen Fällen wird die Richtung der Strichpunktlinie C1-C2 als Kanallängsrichtung bezeichnet, und die Richtung der Strichpunktlinie C3-C4 wird als Kanalbreitenrichtung bezeichnet.
Ein Transistor 103 in 8A und 8B sowie 9A und 9B unterscheidet sich von dem Transistor 101 und dem Transistor 102 darin, dass die Oxidhalbleiterschicht 130 einen Stapel, in dem die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 in dieser Reihenfolge von der Seite der isolierenden Schicht 120 aus ausgebildet sind, und die dritte Oxidhalbleiterschicht 133 umfasst, die einen Teil des Stapels bedeckt.
Oxidhalbleiterschichten mit verschiedenen Zusammensetzungen können beispielsweise als die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 verwendet werden.
Es sei angemerkt, dass auch eine in 45A und 45B dargestellte Struktur zum Einsatz kommen kann, bei der die Bereiche 191 und 192 in 8A und 8B nicht bereitgestellt sind.
Wie in 38A und 38B dargestellt, kann die dritte Oxidhalbleiterschicht 133 eine Inselform haben, und der Gate-Isolierfilm 160 kann derart ausgebildet sein, dass er die dritte Oxidhalbleiterschicht 133 bedeckt. In diesem Fall kann auch eine in 46A und 46B dargestellte Struktur zum Einsatz kommen, bei der die Bereiche 191 und 192 nicht bereitgestellt sind. Als Alternative können Offset-Bereiche 135 jeweils zwischen der Gate-Elektrodenschicht 170 und der Source-Elektrodenschicht 140 und zwischen der Gate-Elektrodenschicht 170 und der Drain-Elektrodenschicht 150 bereitgestellt sein, was in 47A und 47B dargestellt ist.
Alternativ können, wie in 39A und 39B dargestellt, die dritte Oxidhalbleiterschicht 133 und der Gate-Isolierfilm 160 jeweils eine Inselform haben. In diesem Fall kann auch eine in 48A und 48B dargestellte Struktur zum Einsatz kommen, bei der die Bereiche 191 und 192 nicht bereitgestellt sind. Als Alternative können Offset-Bereiche jeweils zwischen der Gate-Elektrodenschicht 170 und der Source-Elektrodenschicht 140 und zwischen der Gate-Elektrodenschicht 170 und der Drain-Elektrodenschicht 150 bereitgestellt sein, was in 49A und 49B dargestellt ist.
Als weitere Alternative können, wie in 40A und 40B dargestellt, die dritte Oxidhalbleiterschicht 133 und der Gate-Isolierfilm 160 derart ausgebildet sein, dass sie die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 bedecken. In diesem Fall kann auch eine Struktur zum Einsatz kommen, bei der die Bereiche 191 und 192 nicht bereitgestellt sind. Als Alternative können Offset-Bereiche 135 jeweils zwischen der Gate-Elektrodenschicht 170 und der Source-Elektrodenschicht 140 und zwischen der Gate-Elektrodenschicht 170 und der Drain-Elektrodenschicht 150 bereitgestellt sein.
Es ist ebenfalls möglich, die in 4A und 4B gezeigte Struktur für den Transistor 103 zu verwenden.
Der Transistor 103 beinhaltet insbesondere die isolierende Schicht 120 über dem Substrat 110; den Stapel, der über der isolierenden Schicht 120 liegt und in dem die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 in dieser Reihenfolge ausgebildet sind; die Source-Elektrodenschicht 140 und die Drain-Elektrodenschicht 150, welche elektrisch mit einem Teil des Stapels verbunden sind; die dritte Oxidhalbleiterschicht 133, die einen Teil des Stapels, einen Teil der Source-Elektrodenschicht 140 und einen Teil der Drain-Elektrodenschicht 150 bedeckt; und den Gate-Isolierfilm 160 und die Gate-Elektrodenschicht 170, welche einen Teil des Stapels, einen Teil der Source-Elektrodenschicht 140, einen Teil der Drain-Elektrodenschicht 150 und die dritte Oxidhalbleiterschicht 133 überlappen. Die isolierende Schicht 180 kann über der Source-Elektrodenschicht 140, der Drain-Elektrodenschicht 150 und der Gate-Elektrodenschicht 170 angeordnet sein. Ferner kann die isolierende Schicht 185, die unter Verwendung eines Oxids ausgebildet wird, über der isolierenden Schicht 180 ausgebildet sein. Es sei angemerkt, dass die isolierenden Schichten 180 und 185 nach Bedarf bereitgestellt sein können und dass eine weitere isolierende Schicht darüber angeordnet sein kann.
9A stellt eine Art eines Querschnitts in der Richtung der Strichpunktlinie C3-C4 (in der Kanalbreitenrichtung) in 8A dar. Im Querschnitt in der Kanalbreitenrichtung ist die Einzelschicht, d. h. die zweite Oxidhalbleiterschicht 132, oder der Stapel, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, im Wesentlichen dreieckig.
Der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung kann, wie in 9B dargestellt, im Wesentlichen trapezförmig sein. In diesem Fall ist auch der Querschnitt der zweiten Oxidhalbleiterschicht 132, in der ein Kanal gebildet wird, im Wesentlichen trapezförmig.
Wie in 9A oder 9B dargestellt, ist bei dem Transistor einer Ausführungsform der vorliegenden Erfindung der Querschnitt der zweiten Oxidhalbleiterschicht 132 in der Kanalbreitenrichtung im Wesentlichen dreieckig oder im Wesentlichen trapezförmig. In diesem Fall ist die Länge eines Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit der dritten Oxidhalbleiterschicht 133 steht, kürzer als diejenige in dem Fall, in dem der Querschnitt der zweiten Oxidhalbleiterschicht 132 in der Kanalbreitenrichtung rechteckig ist.
10A bis 10D stellen jeweils einen Teil einer Querschnittsstruktur eines Transistors in der Kanalbreitenrichtung dar. 10A bis 10C stellen jeweils einen Teil eines Transistors einer Ausführungsform der vorliegenden Erfindung dar, der den Stapel beinhaltet, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst und einen im Wesentlichen dreieckigen oder im Wesentlichen trapezförmigen Querschnitt aufweist. 10D stellt einen Teil einer Art eines Transistors dar, der ein Vergleichsbeispiel ist und den Stapel beinhaltet, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst und einen rechteckigen Querschnitt aufweist.
10A stellt den Fall dar, in dem der Querschnitt in der Kanalbreitenrichtung des Stapels, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, im Wesentlichen dreieckig ist. Wenn die Länge einer Seite der zweiten Oxidhalbleiterschicht 132, die in Kontakt mit der ersten Oxidhalbleiterschicht 131 steht, m ist und die Höhe der zweiten Oxidhalbleiterschicht 132n ist, wird die Länge Q eines Bereichs (durch eine dicke Linie in 10A gezeigt) der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit der dritten Oxidhalbleiterschicht 133 steht, durch die folgende Formel (18) dargestellt. [Formel 20]
10B stellt den Fall dar, in dem der Querschnitt in der Kanalbreitenrichtung des Stapels, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, im Wesentlichen trapezförmig ist, wobei die obere Seite kurz ist. Wenn die Länge einer Seite der zweiten Oxidhalbleiterschicht 132, die in Kontakt mit der ersten Oxidhalbleiterschicht 131 steht, m ist, die Höhe der zweiten Oxidhalbleiterschicht 132 n ist und die Länge der oberen Seite der zweiten Oxidhalbleiterschicht 132 p ist, wird die Länge Q eines Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit der dritten Oxidhalbleiterschicht 133 steht, durch die folgende Formel (19) dargestellt. [Formel 21]
Wenn die Länge p der oberen Seite beispielsweise m/3 ist, wird die Länge Q des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit der dritten Oxidhalbleiterschicht 133 steht, durch die folgende Formel (20) dargestellt. [Formel 22]
In dem Fall, in dem, wie in 10C dargestellt, der Querschnitt in der Kanalbreitenrichtung des Stapels, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, im Wesentlichen trapezförmig ist und in dem die Länge p der oberen Seite beispielsweise m/2 ist, wird die Länge Q des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit der dritten Oxidhalbleiterschicht 133 steht, durch die folgende Formel (21) dargestellt. [Formel 23]
10D stellt den Fall dar, in dem der Querschnitt in der Kanalbreitenrichtung des Stapels, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, rechteckig ist. Wenn die Länge einer Seite der zweiten Oxidhalbleiterschicht 132, die in Kontakt mit der ersten Oxidhalbleiterschicht 131 steht, m ist und die Höhe der zweiten Oxidhalbleiterschicht 132 n ist, wird die Länge Q eines Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit der dritten Oxidhalbleiterschicht 133 steht, durch die folgende Formel (22) dargestellt.
[Formel 24]

Q ≈ m + 2n (22)

Da aus dem gleichen Grund wie bei dem Transistor 101 der Querschnitt in der Kanalbreitenrichtung des Stapels, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, vorzugsweise eher im Wesentlichen dreieckig ist als rechteckig, ist aus den Formeln (18) und (22) bevorzugt, dass die Länge Q des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit der dritten Oxidhalbleiterschicht 133 steht, in einem Bereich liegt, der durch die folgende Formel (3) dargestellt wird. [Formel 25]
Da der Querschnitt in der Kanalbreitenrichtung des Stapels, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, vorzugsweise eher im Wesentlichen dreieckig ist als im Wesentlichen trapezförmig, ist des Weiteren aus den Formeln (18) und (21) stärker bevorzugt, dass die Länge Q des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit der dritten Oxidhalbleiterschicht 133 steht, in einem Bereich liegt, der durch die folgende Formel (23) dargestellt wird. [Formel 26]
Da der Querschnitt in der Kanalbreitenrichtung des Stapels, der die erste Oxidhalbleiterschicht 131 und die zweite Oxidhalbleiterschicht 132 umfasst, vorzugsweise eher im Wesentlichen dreieckig ist als im Wesentlichen trapezförmig, wobei die obere Seite kurz ist, ist des Weiteren aus den Formeln (18) und (20) noch stärker bevorzugt, dass die Länge Q des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit der dritten Oxidhalbleiterschicht 133 steht, in einem Bereich liegt, der durch die folgende Formel (24) dargestellt wird. [Formel 27]
Wie zuvor beschrieben, liegt im Querschnitt in der Kanalbreitenrichtung der Oxidhalbleiterschicht 130 des Transistors 103 einer Ausführungsform der vorliegenden Erfindung, wenn die Länge der Seite der zweiten Oxidhalbleiterschicht 132, die in Kontakt mit der ersten Oxidhalbleiterschicht 131 steht, m ist und die Höhe der zweiten Oxidhalbleiterschicht 132n ist, die Länge Q des Bereichs der zweiten Oxidhalbleiterschicht 132, der in Kontakt mit der dritten Oxidhalbleiterschicht 133 steht, in dem Bereich, der durch die Formel (3) dargestellt wird, bevorzugt in dem Bereich, der durch die Formel (23) dargestellt wird, stärker bevorzugt in dem Bereich, der durch die Formel (24) dargestellt wird.
Die Länge m der Seite der zweiten Oxidhalbleiterschicht 132, die in Kontakt mit der ersten Oxidhalbleiterschicht 131 steht, ist vorzugsweise größer als oder gleich 10 nm und kleiner als oder gleich 100 nm. Wenn die Länge m der Seite im obigen Bereich liegt, wird der Querschnitt der zweiten Oxidhalbleiterschicht 132 in der Kanalbreitenrichtung leicht im Wesentlichen trapezförmig, wobei die obere Seite kurz ist. Wenn die Länge m der Seite größer als 100 nm ist, könnten die elektrischen Eigenschaften des Transistors gleich denjenigen eines Transistors sein, der eine Oxidhalbleiterschicht mit einem rechteckigen Querschnitt in der Kanalbreitenrichtung beinhaltet.
Die Höhe n der zweiten Oxidhalbleiterschicht 132 ist vorzugsweise größer als oder gleich 10 nm und kleiner als oder gleich 200 nm. Wenn die Höhe n außerhalb des oberen Bereichs liegt, ist es für die zweite Oxidhalbleiterschicht 132 sehr schwierig, einen im Wesentlichen trapezförmigen Querschnitt mit einer kurzen oberen Seite in der Kanalbreitenrichtung aufzuweisen.
Der Transistor einer Ausführungsform der vorliegenden Erfindung kann eine Struktur haben, die in 41A und 41B dargestellt ist. 41A ist eine Draufsicht. 41B stellt einen Querschnitt in der Richtung einer Strichpunktlinie D1-D2 in 41A dar. In 41A und 41B sind einige Komponenten zum leichteren Verständnis vergrößert oder verkleinert dargestellt oder weggelassen. In einigen Fällen wird die Richtung der Strichpunktlinie D1-D2 als Kanallängsrichtung bezeichnet, und die Richtung einer Strichpunktlinie D3-D4 wird als Kanalbreitenrichtung bezeichnet.
Ein Transistor 104 in 41A und 41B hat eine selbst ausgerichtete Struktur (self-aligned structure) und beinhaltet die Oxidhalbleiterschicht 130, die beispielhaft eine dreischichtige Struktur hat. Es sei angemerkt, dass die Oxidhalbleiterschicht 130 auch eine einschichtige Struktur haben kann. Hinsichtlich eines Querschnitts des Transistors 104 in der Kanalbreitenrichtung kann man auf die Beschreibung des Transistors 101 oder des Transistors 102 Bezug nehmen.
Ein Source-Bereich 141 und ein Drain-Bereich 151, welche niederohmige n-Typ-Bereiche sind, sind in einem Teil der Oxidhalbleiterschicht 130 ausgebildet. Die niederohmigen Bereiche können durch Zusatz einer Verunreinigung unter Verwendung der Gate-Elektrodenschicht 170 als Maske ausgebildet werden. Beispiele für das Verfahren zum Zusetzen der Verunreinigung umfassen ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren und ein Plasma-Immersions-Ionenimplantationsverfahren.
Als Verunreinigung zur Verbesserung der Leitfähigkeit der Oxidhalbleiterschicht 130 kann/können beispielsweise eines oder mehrere, die aus den folgenden Materialien ausgewählt werden, verwendet werden: Phosphor (P), Arsen (As), Antimon (Sb), Bor (B), Aluminium (Al), Stickstoff (N), Argon (Ar), Helium (He), Neon (Ne), Indium (In), Fluor (F), Chlor (Cl), Titan (Ti), Zink (Zn) und Kohlenstoff (C).
Eine Leitung 142 und eine Leitung 152 stehen in Kontakt mit dem Source-Bereich 141 bzw. dem Drain-Bereich 151.
Wie in 42A dargestellt, kann der Transistor 104 eine Struktur haben, bei der Bereiche des Gate-Isolierfilms 160, die über dem Source-Bereich 141 und dem Drain-Bereich 151 liegen, entfernt sind. Wie in 42B dargestellt, kann der Transistor 104 eine Struktur haben, bei welcher der Source-Bereich 141 und der Drain-Bereich 151 teilweise entfernt sind.
Es ist ebenfalls möglich, die in 4A und 4B gezeigte Struktur für den Transistor 104 zu verwenden.
Bei dem Transistor 101 in 1A und 1B sowie 2A und 2B handelt es sich bei der Oxidhalbleiterschicht 130 in dem Kanalbildungsbereich um eine Einzelschicht. Bei dem Transistor 102 in 5A und 5B sowie 6A und 6B hat die Oxidhalbleiterschicht 130 in dem Kanalbildungsbereich eine dreischichtige Struktur, bei der die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 in dieser Reihenfolge von der Seite des Substrats 110 aus gestapelt sind. Bei dem Transistor 103 in 8A und 8B sowie 9A und 9B hat, wie bei dem Transistor 102, die Oxidhalbleiterschicht 130 eine dreischichtige Struktur; in dem Kanalbildungsbereich ist jedoch die zweite Oxidhalbleiterschicht 132 von der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 umschlossen. Der Kanalbildungsbereich des Transistors 104 in 41A und 41B hat eine Struktur, die derjenigen des Transistors 102 ähnlich ist.
Bei jeder der vorstehenden Strukturen umschließt die Gate-Elektrodenschicht 170 in der Kanalbreitenrichtung elektrisch die Oxidhalbleiterschicht 130. Diese Struktur erhöht den Durchlassstrom. Diese Transistorstruktur wird als Struktur mit umschlossenem Kanal (surrounded channel, s-channel) bezeichnet. Bei jeder der Strukturen des Transistors 102 und des Transistors 103 kann ein Strom in der ganzen zweiten Oxidhalbleiterschicht 132 fließen, indem geeignete Materialien für die drei Schichten, welche die Oxidhalbleiterschicht 130 bilden, gewählt werden. Da ein Strom in der zweiten Oxidhalbleiterschicht 132 in einem inneren Teil der Oxidhalbleiterschicht 130 fließt, wird der Strom kaum durch Grenzflächenstreuung beeinflusst, was zu einem hohen Durchlassstrom führt. Es sei angemerkt, dass eine Zunahme der Dicke der zweiten Oxidhalbleiterschicht 132 den Durchlassstrom erhöhen kann.
Eine Halbleitervorrichtung, bei der ein Transistor mit einer der vorstehenden Strukturen verwendet wird, kann vorteilhafte elektrische Eigenschaften aufweisen.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 2)
Bei dieser Ausführungsform werden Bestandteile der Transistoren, die bei der Ausführungsform 1 beschrieben worden sind, ausführlich beschrieben.
Das Substrat 110 ist nicht auf ein einfaches tragendes Substrat beschränkt und kann ein Substrat sein, bei dem eine weitere Vorrichtung, wie z. B. ein Transistor, ausgebildet ist. In diesem Fall kann mindestens eine der Gate-Elektrodenschicht 170, der Source-Elektrodenschicht 140 und der Drain-Elektrodenschicht 150 des Transistors elektrisch mit der obigen Vorrichtung verbunden sein.
Die isolierende Schicht 120 kann eine Funktion zum Zuführen von Sauerstoff zu der Oxidhalbleiterschicht 130 sowie eine Funktion zum Verhindern einer Diffusion von Verunreinigungen aus dem Substrat 110 aufweisen. Aus diesem Grund handelt es sich bei der isolierenden Schicht 120 bevorzugt um einen Sauerstoff enthaltenden isolierenden Film. Es ist stärker bevorzugt, dass es sich bei der isolierenden Schicht 120 um einen Sauerstoff enthaltenden isolierenden Film handelt, in dem der Sauerstoffgehalt höher ist als derjenige in der stöchiometrischen Zusammensetzung. Bei der isolierenden Schicht 120 handelt es sich beispielsweise um einen Film, bei dem die durch eine thermische Desorptionsspektroskopie-(TDS-)Analyse erhaltene Menge an daraus abgegebenem Sauerstoff, umgerechnet in Sauerstoffatome, 1,0 × 10¹⁹ Atome/cm³ oder mehr ist. Es sei angemerkt, dass die Oberflächentemperatur des Films bei der TDS-Analyse vorzugsweise höher als oder gleich 100°C und niedriger als oder gleich 700°C oder höher als oder gleich 100°C und niedriger als oder gleich 500°C ist. In dem Fall, in dem, wie oben beschrieben, das Substrat 110 mit einer weiteren Vorrichtung versehen ist, weist die isolierende Schicht 120 auch eine Funktion als isolierender Zwischenschichtfilm auf. In diesem Fall wird die isolierende Schicht 120 vorzugsweise einer Planarisierungsbehandlung, wie z. B. chemisch-mechanischem Polieren (chemical mechanical polishing, CMP), unterzogen, um eine ebene Oberfläche aufzuweisen.
Bei dieser Ausführungsform wird hauptsächlich der Fall, in dem die Oxidhalbleiterschicht 130 eine dreischichtige Struktur hat, ausführlich beschrieben; jedoch gibt es keine Beschränkung hinsichtlich der Anzahl der gestapelten Schichten. In dem Fall, in dem, wie bei dem Transistor 101, die Oxidhalbleiterschicht 130 eine Einzelschicht ist, wird eine Schicht verwendet, die der bei dieser Ausführungsform beschriebenen zweiten Oxidhalbleiterschicht 132 entspricht. In dem Fall, in dem die Oxidhalbleiterschicht 130 eine zweischichtige Struktur hat, kommt beispielsweise eine Struktur der Oxidhalbleiterschicht 130 in dem Transistor 102 oder dem Transistor 103 ohne die dritte Oxidhalbleiterschicht 133 zum Einsatz. In einem solchen Fall können die zweite Oxidhalbleiterschicht 132 und die erste Oxidhalbleiterschicht 131 untereinander ausgetauscht werden. In dem Fall, in dem die Oxidhalbleiterschicht 130 eine mehrschichtige Struktur aus vier oder mehr Schichten hat, kann beispielsweise eine Struktur, bei der eine weitere Oxidhalbleiterschicht über dem bei dieser Ausführungsform beschriebenen dreischichtigen Stapel gestapelt ist, oder eine Struktur zum Einsatz kommen, bei der eine weitere Oxidhalbleiterschicht in einer beliebigen Grenzfläche des dreischichtigen Stapels eingefügt ist.
Für die zweite Oxidhalbleiterschicht 132 wird beispielsweise ein Oxidhalbleiter verwendet, dessen Elektronenaffinität (ein Energieunterschied zwischen einem Vakuumniveau und dem Minimum des Leitungsbandes) höher ist als diejenige der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133. Die Elektronenaffinität kann durch Abziehen eines Energieunterschiedes zwischen dem Minimum des Leitungsbandes und dem Maximum des Valenzbandes (der eine Energielücke genannt) ausgehend von einem Energieunterschied zwischen dem Vakuumniveau und dem Maximum des Valenzbandes (der ein Ionisierungspotential genannt) ermittelt werden.
Die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 enthalten jeweils eine oder mehrere Arten von Metallelementen, die in der zweiten Oxidhalbleiterschicht 132 enthalten sind. Beispielsweise werden die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 vorzugsweise unter Verwendung eines Oxidhalbleiters ausgebildet, dessen Minimum des Leitungsbandes um 0,05 eV oder mehr, 0,07 eV oder mehr, 0,1 eV oder mehr oder 0,15 eV oder mehr und 2 eV oder weniger, 1 eV oder weniger, 0,5 eV oder weniger oder 0,4 eV oder weniger näher an einem Vakuumniveau liegt als dasjenige der zweiten Oxidhalbleiterschicht 132.
Bei einer derartigen Struktur wird dann, wenn ein elektrisches Feld an die Gate-Elektrodenschicht 170 angelegt wird, ein Kanal in der zweiten Oxidhalbleiterschicht 132 gebildet, deren Minimum des Leitungsbandes in der Oxidhalbleiterschicht 130 am tiefsten liegt.
Des Weiteren ist es, da die erste Oxidhalbleiterschicht 131 eine oder mehrere Arten von Metallelementen enthält, die in der zweiten Oxidhalbleiterschicht 132 enthalten sind, unwahrscheinlich, dass ein Grenzflächenzustand (interface state) an der Grenzfläche zwischen der zweiten Oxidhalbleiterschicht 132 und der ersten Oxidhalbleiterschicht 131 gebildet wird, im Vergleich zu an der Grenzfläche zwischen der zweiten Oxidhalbleiterschicht 132 und der isolierenden Schicht 120, wobei man davon ausgeht, dass die zweite Oxidhalbleiterschicht 132 in Kontakt mit der isolierenden Schicht 120 steht. Der Grenzflächenzustand bildet manchmal einen Kanal; deswegen wird die Schwellenspannung des Transistors in einigen Fällen verändert. Mit der ersten Oxidhalbleiterschicht 131 können daher Schwankungen der elektrischen Eigenschaften des Transistors, wie z. B. einer Schwellenspannung, verringert werden. Überdies kann die Zuverlässigkeit des Transistors verbessert werden.
Außerdem ist es, da die dritte Oxidhalbleiterschicht 133 eine oder mehrere Arten von Metallelementen enthält, die in der zweiten Oxidhalbleiterschicht 132 enthalten sind, unwahrscheinlich, dass eine Streuung von Ladungsträgern an der Grenzfläche zwischen der zweiten Oxidhalbleiterschicht 132 und der dritten Oxidhalbleiterschicht 133 auftritt, im Vergleich zu an der Grenzfläche zwischen der zweiten Oxidhalbleiterschicht 132 und dem Gate-Isolierfilm 160, wobei man davon ausgeht, dass die zweite Oxidhalbleiterschicht 132 in Kontakt mit dem Gate-Isolierfilm 160 steht. Mit der dritten Oxidhalbleiterschicht 133 kann daher die Feldeffektbeweglichkeit des Transistors erhöht werden.
Für die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 kann beispielsweise ein Material verwendet werden, das Al, Ti, Ga, Ge, Y, Zr, Sn, La, Ce oder Hf mit einem höheren Atomverhältnis enthält als ein Material, das für die zweite Oxidhalbleiterschicht 132 verwendet wird. Insbesondere beträgt ein Atomverhältnis eines der obigen Metallelemente in der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 1,5- oder mehrfach, bevorzugt doppelt oder mehrfach, stärker bevorzugt Brei- oder mehrfach so groß wie dasjenige in der zweiten Oxidhalbleiterschicht 132. Jedes der obigen Metallelemente wird stark an Sauerstoff gebunden und weist daher eine Funktion auf, eine Erzeugung einer Sauerstofffehlstelle in einer Oxidhalbleiterschicht zu unterdrücken. Das heißt, dass eine Sauerstofffehlstelle in der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 weniger wahrscheinlich erzeugt wird als in der zweiten Oxidhalbleiterschicht 132.
Es sei angemerkt, dass dann, wenn die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 jeweils ein In-M-Zn-Oxid, das mindestens Indium, Zink und M (M ist ein Metall, wie z. B. Al, Ti, Ga, Ge, Y, Zr, Sn, La, Ce oder Hf) enthält, sind und wenn die erste Oxidhalbleiterschicht 131 ein Atomverhältnis von In zu M und Zn von x₁:y₁:z₁ aufweist, die zweite Oxidhalbleiterschicht 132 ein Atomverhältnis von In zu M und Zn von x₂:y₂:z₂ aufweist und die dritte Oxidhalbleiterschicht 133 ein Atomverhältnis von In zu M und Zn von x₃:y₃:z₃ aufweist, vorzugsweise sowohl y₁/x₁ als auch y₃/x₃ größer sind als y₂/x₂. Sowohl y₁/x₁ als auch y₃/x₃ sind 1,5- oder mehrfach, bevorzugt doppelt oder mehrfach, stärker bevorzugt drei- oder mehrfach so groß wie y₂/x₂. Dabei kann der Transistor stabile elektrische Eigenschaften aufweisen, wenn bei der zweiten Oxidhalbleiterschicht 132 y₂ größer als oder gleich x₂ ist. Jedoch wird dann, wenn y₂ drei- oder mehrfach so groß wie x₂ ist, die Feldeffektbeweglichkeit des Transistors verringert; folglich ist y₂ bevorzugt kleiner als das Dreifache von x₂.
In dem Fall, in dem Zn und O außer Acht gelassen werden, betragen der In-Anteil und der M-Anteil in jeder der ersten und dritten Oxidhalbleiterschicht 131 und 133 bevorzugt niedriger als 50 Atom-% bzw. höher als oder gleich 50 Atom-%, stärker bevorzugt niedriger als 25 Atom-% bzw. höher als oder gleich 75 Atom-%. Des Weiteren betragen in dem Fall, in dem Zn und O außer Acht gelassen werden, der In-Anteil und der M-Anteil in der zweiten Oxidhalbleiterschicht 132 bevorzugt höher als oder gleich 25 Atom-% bzw. niedriger als 75 Atom-%, stärker bevorzugt höher als oder gleich 34 Atom-% bzw. niedriger als 66 Atom-%.
Die Dicken der ersten Oxidhalbleiterschicht 131 und der dritten Oxidhalbleiterschicht 133 sind jeweils größer als oder gleich 3 nm und kleiner als oder gleich 100 nm, bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 50 nm. Die Dicke der zweiten Oxidhalbleiterschicht 132 ist größer als oder gleich 3 nm und kleiner als oder gleich 200 nm, bevorzugt größer als oder gleich 10 nm und kleiner als oder gleich 150 nm, stärker bevorzugt größer als oder gleich 20 nm und kleiner als oder gleich 100 nm. Zudem ist die zweite Oxidhalbleiterschicht 132 vorzugsweise dicker als die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133.
Es sei angemerkt, dass es wirksam ist, die Verunreinigungskonzentration in einer Oxidhalbleiterschicht zu verringern, um die Oxidhalbleiterschicht intrinsisch (i-Typ) oder im Wesentlichen intrinsisch zu machen, damit ein Transistor, bei dem eine Oxidhalbleiterschicht als Kanal dient, stabile elektrische Eigenschaften aufweist. Der Begriff „im Wesentlichen intrinsisch” bezeichnet den Zustand, in dem eine Oxidhalbleiterschicht eine Ladungsträgerdichte von niedriger als 1 × 10¹⁷/cm³, bevorzugt niedriger als 1 × 10¹⁵/cm³, stärker bevorzugt niedriger als 1 × 10¹³/cm³ aufweist.
In der Oxidhalbleiterschicht sind Wasserstoff, Stickstoff, Kohlenstoff, Silizium und ein Metallelement, das verschieden von Hauptkomponenten der Oxidhalbleiterschicht ist, Verunreinigungen. Wasserstoff und Stickstoff bilden beispielsweise Donatorniveaus, was die Ladungsträgerdichte erhöht. Silizium in der Oxidhalbleiterschicht bildet zusätzlich ein Verunreinigungsniveau (impurity level). Das Verunreinigungsniveau dient als Einfangstelle und könnte eine Verschlechterung der elektrischen Eigenschaften des Transistors verursachen. Folglich wird vorzugsweise die Verunreinigungskonzentration in der ersten Oxidhalbleiterschicht 131, der zweiten Oxidhalbleiterschicht 132 und der dritten Oxidhalbleiterschicht 133 und an Grenzflächen zwischen diesen Schichten verringert.
Um die Oxidhalbleiterschicht intrinsisch oder im Wesentlichen intrinsisch zu machen, ist beispielsweise bei der Sekundärionen-Massenspektrometrie (SIMS) die Siliziumkonzentration in einer gewissen Tiefe der Oxidhalbleiterschicht oder in einem Bereich der Oxidhalbleiterschicht niedriger als 1 × 10¹⁹ Atome/cm³, bevorzugt niedriger als 5 × 10¹⁸ Atome/cm³, stärker bevorzugt niedriger als 1 × 10¹⁸ Atome/cm³. Ferner ist die Wasserstoffkonzentration in einer gewissen Tiefe der Oxidhalbleiterschicht oder in einem Bereich der Oxidhalbleiterschicht niedriger als oder gleich 2 × 10²⁰ Atome/cm³, bevorzugt niedriger als oder gleich 5 × 10¹⁹ Atome/cm³, stärker bevorzugt niedriger als oder gleich 1 × 10¹⁹ Atome/cm³, noch stärker bevorzugt niedriger als oder gleich 5 × 10¹⁸ Atome/cm³. Ferner ist die Stickstoffkonzentration in einer gewissen Tiefe der Oxidhalbleiterschicht oder in einem Bereich der Oxidhalbleiterschicht niedriger als 5 × 10¹⁹ Atome/cm³, bevorzugt niedriger als oder gleich 5 × 10¹⁸ Atome/cm³, stärker bevorzugt niedriger als oder gleich 1 × 10¹⁸ Atome/cm³, noch stärker bevorzugt niedriger als oder gleich 5 × 10¹⁷ Atome/cm³.
In dem Fall, in dem die Oxidhalbleiterschicht Kristalle enthält, könnte eine hohe Silizium- oder Kohlenstoffkonzentration die Kristallinität der Oxidhalbleiterschicht reduzieren. Damit die Kristallinität der Oxidhalbleiterschicht nicht verringert wird, kann die Siliziumkonzentration in einer gewissen Tiefe der Oxidhalbleiterschicht oder in einem Bereich der Oxidhalbleiterschicht beispielsweise niedriger als 1 × 10¹⁹ Atome/cm³, bevorzugt niedriger als 5 × 10¹⁸ Atome/cm³, stärker bevorzugt niedriger als 1 × 10¹⁸ Atome/cm³ sein. Des Weiteren kann die Kohlenstoffkonzentration in einer gewissen Tiefe der Oxidhalbleiterschicht oder in einem Bereich der Oxidhalbleiterschicht beispielsweise niedriger als 1 × 10¹⁹ Atome/cm³, bevorzugt niedriger als 5 × 10¹⁸ Atome/cm³, stärker bevorzugt niedriger als 1 × 10¹⁸ Atome/cm³ sein.
Ein Transistor, bei dem, wie oben beschrieben, ein hochreiner Oxidhalbleiterfilm für einen Kanalbildungsbereich verwendet wird, weist einen sehr niedrigen Sperrstrom (off-state current) auf. Beispielsweise kann in dem Fall, in dem die Spannung zwischen dem Source-Anschluss und dem Drain-Anschluss auf zirka 0,1 V, 5 V oder 10 V eingestellt wird, der Sperrstrom, der hinsichtlich der Kanalbreite des Transistors standardisiert ist, so klein wie mehrere Yoktoampere pro Mikrometer bis mehrere Zeptoampere pro Mikrometer sein.
Es sei angemerkt, dass ein Silizium enthaltender isolierender Film in vielen Fällen als Gate-Isolierfilm des Transistors verwendet wird; es ist also aus dem zuvor beschriebenen Grund bevorzugt, dass, wie bei dem Transistor einer Ausführungsform der vorliegenden Erfindung, ein als Kanal dienender Bereich der Oxidhalbleiterschicht nicht in Kontakt mit dem Gate-Isolierfilm steht. In dem Fall, in dem ein Kanal an der Grenzfläche zwischen dem Gate-Isolierfilm und der Oxidhalbleiterschicht gebildet wird, tritt eine Streuung von Ladungsträgern an der Grenzfläche auf, wodurch die Feldeffektbeweglichkeit des Transistors in einigen Fällen abnimmt. Im Hinblick darauf ist ebenfalls bevorzugt, dass der als Kanal dienende Bereich der Oxidhalbleiterschicht getrennt von dem Gate-Isolierfilm liegt.
Mit der Oxidhalbleiterschicht 130 mit einer mehrschichtigen Struktur, welche die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 umfasst, kann daher ein Kanal in der zweiten Oxidhalbleiterschicht 132 gebildet werden. Demzufolge kann der Transistor eine hohe Feldeffektbeweglichkeit und stabile elektrische Eigenschaften aufweisen.
In einem Banddiagramm sind die Minima der Leitungsbänder der ersten Oxidhalbleiterschicht 131, der zweiten Oxidhalbleiterschicht 132 und der dritten Oxidhalbleiterschicht 133 stetig miteinander verbunden. Man kann dies auch aus der Tatsache verstehen, dass die Zusammensetzungen der ersten Oxidhalbleiterschicht 131, der zweiten Oxidhalbleiterschicht 132 und der dritten Oxidhalbleiterschicht 133 nahe beieinander liegen und dass Sauerstoff leicht zwischen der ersten Oxidhalbleiterschicht 131, der zweiten Oxidhalbleiterschicht 132 und der dritten Oxidhalbleiterschicht 133 diffundiert. Deshalb weisen die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 eine stetige physikalische Eigenschaft auf, obwohl sie verschiedene Zusammensetzungen aufweisen und einen Stapel bilden. In den Zeichnungen in dieser Beschreibung sind Grenzflächen zwischen den Oxidhalbleiterschichten des Stapels durch Punktlinien gezeigt.
Die Oxidhalbleiterschicht 130, in der Schichten aus den gleichen Hauptkomponenten gestapelt sind, ist derart ausgebildet, dass sie nicht nur eine einfache mehrschichtige Struktur der Schichten, sondern auch ein stetiges Energieband (hier besonders eine U-förmige Wanne-Struktur, bei der die Minima der Leitungsbänder stetig miteinander verbunden sind (U-förmige Wanne)) aufweist. Mit anderen Worten: die mehrschichtige Struktur ist derart ausgebildet, dass an jeder Grenzfläche keine Verunreinigung existiert, die ein Defektniveau (defect level), wie z. B. ein Einfangzentrum (trap center) oder ein Rekombinationszentrum (recombination center) bildet. Wenn Verunreinigungen zwischen den gestapelten Oxidhalbleiterschichten existieren, geht die Stetigkeit des Energiebandes verloren und Ladungsträger verschwinden durch Einfangen oder Rekombination an der Grenzfläche.
Beispielsweise kann ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:3:2, 1:3:3, 1:3:4, 1:3:6, 1:6:4 oder 1:9:6 ist, für die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 verwendet werden, und ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:1:1, 5:5:6 oder 3:1:2 ist, kann für die zweite Oxidhalbleiterschicht 132 verwendet werden. Alternativ ist es auch möglich, ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:6:4 oder 1:9:6 ist, für die erste Oxidhalbleiterschicht 131 und ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:3:2, 1:3:3 oder 1:3:4 ist, für die dritte Oxidhalbleiterschicht 133 zu verwenden. Es sei angemerkt, dass das Atomverhältnis jeder der ersten, zweiten und dritten Oxidhalbleiterschicht 131, 132 und 133 innerhalb einer Fehlerspanne von ±20% des obigen Atomverhältnisses schwankt.
Die zweite Oxidhalbleiterschicht 132 der Oxidhalbleiterschicht 130 dient als Wanne, so dass ein Kanal in der zweiten Oxidhalbleiterschicht 132 in einem Transistor gebildet wird, der die Oxidhalbleiterschicht 130 beinhaltet. Es sei angemerkt, dass, da die Minima der Leitungsbänder stetig miteinander verbunden sind, die Oxidhalbleiterschicht 130 auch als U-förmige Wanne bezeichnet werden kann. Außerdem kann ein Kanal, der in einer derartigen Struktur gebildet wird, auch als vergrabener Kanal (buried channel) bezeichnet werden.
Es sei angemerkt, dass Haftterme (trap levels) aufgrund von Verunreinigungen oder Defekten in der Nähe der Grenzfläche zwischen einem isolierenden Film, wie z. B. einem Siliziumoxidfilm, und jeder der ersten und dritten Oxidhalbleiterschicht 131 und 133 gebildet werden könnten. Die zweite Oxidhalbleiterschicht 132 kann von den Hafttermen getrennt sein, da die erste Oxidhalbleiterschicht 131 und die dritte Oxidhalbleiterschicht 133 vorhanden sind.
Wenn die Energieunterschiede zwischen dem Minimum des Leitungsbandes der zweiten Oxidhalbleiterschicht 132 und dem Minimum des Leitungsbandes jeder der ersten und dritten Oxidhalbleiterschicht 131 und 133 klein sind, könnte jedoch ein Elektron in der zweiten Oxidhalbleiterschicht 132 über die Energieunterschiede hinüber den Haftterm erreichen. Wenn Elektronen, die zu negativen Ladungen werden, von dem Haftterm eingefangen werden, wird eine negative feste Ladung an der Grenzfläche zu dem isolierenden Film erzeugt, wodurch die Schwellenspannung des Transistors in positiver Richtung verschoben wird.
Um Schwankungen der Schwellenspannung des Transistors zu verringern, benötigt man deshalb Energieunterschiede von mindestens einer gewissen Größe zwischen dem Minimum des Leitungsbandes der zweiten Oxidhalbleiterschicht 132 und dem Minimum des Leitungsbandes jeder der ersten und dritten Oxidhalbleiterschicht 131 und 133. Jeder der Energieunterschiede beträgt bevorzugt größer als oder gleich 0,1 eV, stärker bevorzugt größer als oder gleich 0,15 eV.
Die erste Oxidhalbleiterschicht 131, die zweite Oxidhalbleiterschicht 132 und die dritte Oxidhalbleiterschicht 133 enthalten vorzugsweise Kristallteile. Wenn Kristalle mit Ausrichtung bezüglich der c-Achse verwendet werden, kann der Transistor besonders stabile elektrische Eigenschaften aufweisen. Außerdem sind Kristalle mit Ausrichtung bezüglich der c-Achse biegesteif; deshalb kann die Verwendung derartiger Kristalle die Zuverlässigkeit einer Halbleitervorrichtung verbessern, bei der ein flexibles Substrat verwendet wird.
Als die Source-Elektrodenschicht 140 und die Drain-Elektrodenschicht 150 wird vorzugsweise ein leitender Film verwendet, der Sauerstoff aus einem Oxidhalbleiterfilm extrahieren kann. Beispielsweise kann Al, Cr, Cu, Ta, Ti, Mo, W, Ni, Mn, Nd oder Sc verwendet werden. Es ist auch möglich, eine Legierung oder ein leitfähiges Nitrid eines dieser Materialien zu verwenden. Es ist auch möglich, einen Stapel aus einer Mehrzahl von Materialien zu verwenden, die aus diesen Materialien, Legierungen dieser Materialien und leitfähigen Nitriden dieser Materialien ausgewählt werden. Typischerweise ist es zu bevorzugen, Ti, welches besonders leicht an Sauerstoff gebunden wird, oder W zu verwenden, welches einen hohen Schmelzpunkt aufweist und daher ermöglicht, dass der nachfolgende Prozess bei relativ hohen Temperaturen durchgeführt wird. Es ist auch möglich, Cu oder eine Legierung, wie z. B. Cu-Mn, welches einen niedrigen Widerstand aufweist, oder einen Stapel aus einem der obigen Materialien und Cu oder einer Legierung, wie z. B. Cu-Mn, zu verwenden.
Durch den leitenden Film, der Sauerstoff aus dem Oxidhalbleiterfilm extrahieren kann, wird Sauerstoff aus dem Oxidhalbleiterfilm abgegeben, um Sauerstofffehlstellen in dem Oxidhalbleiterfilm zu bilden. Wasserstoff, der in geringem Maße in dem Film enthalten ist, und die Sauerstofffehlstelle werden miteinander verbunden, wodurch der Bereich merklich in einen n-Typ-Bereich umgewandelt wird. Demzufolge kann der n-Typ-Bereich als Source oder Drain des Transistors dienen.
Der Gate-Isolierfilm 160 kann unter Verwendung eines isolierenden Films ausgebildet werden, der eines oder mehrere von Aluminiumoxid, Magnesiumoxid, Siliziumoxid, Siliziumoxynitirid, Siliziumnitridoxid, Siliziumnitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid und Tantaloxid enthält. Der Gate-Isolierfilm 160 kann ein Stapel aus beliebigen der vorstehenden Materialien sein. Der Gate-Isolierfilm 160 kann Lanthan (La), Stickstoff, Zirconium (Zr) oder dergleichen als Verunreinigung enthalten.
Es wird ein Beispiel für eine mehrschichtige Struktur des Gate-Isolierfilms 160 beschrieben. Der Gate-Isolierfilm 160 enthält beispielsweise Sauerstoff, Stickstoff, Silizium oder Hafnium. Insbesondere enthält der Gate-Isolierfilm 160 vorzugsweise Hafniumoxid und Siliziumoxid oder Hafniumoxid und Siliziumoxynitrid.
Hafniumoxid weist eine höhere Dielektrizitätskonstante auf als Siliziumoxid und Siliziumoxynitrid. Unter Verwendung von Hafniumoxid kann deshalb eine physikalische Dicke größer gemacht werden als eine äquivalente Oxiddicke; auf diese Weise kann auch in dem Fall, in dem die äquivalente Oxiddicke kleiner als oder gleich 10 nm oder kleiner als oder gleich 5 nm ist, ein Leckstrom aufgrund eines Tunnelstroms niedrig sein. Das heißt, dass es möglich ist, einen Transistor mit einem niedrigen Sperrstrom bereitzustellen. Außerdem weist Hafniumoxid mit einer kristallinen Struktur eine höhere Dielektrizitätskonstante auf als Hafniumoxid mit einer amorphen Struktur. Es ist deshalb bevorzugt, Hafniumoxid mit einer kristallinen Struktur zu verwenden, um einen Transistor mit einem niedrigen Sperrstrom bereitzustellen. Beispiele für die kristalline Struktur umfassen eine monokline Kristallstruktur und eine kubische Kristallstruktur. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die obigen Beispiele beschränkt ist.
In einigen Fällen existiert ein Grenzflächenzustand aufgrund eines Defekts in Hafniumoxid mit einer kristallinen Struktur. Die Grenzflächenzustände könnten als Einfangzentren dienen. Deshalb könnten sich in dem Fall, in dem das Hafniumoxid in der Nähe des Kanalbereichs des Transistors vorhanden ist, die elektrischen Eigenschaften des Transistors wegen der Grenzflächenzustände verschlechtern. Um die nachteilige Wirkung des Grenzflächenzustandes zu verringern, ist es gegebenenfalls bevorzugt, den Kanalbereich des Transistors und das Hafniumoxid voneinander zu trennen, indem ein weiterer Film dazwischen angeordnet wird. Der Film weist eine Pufferfunktion auf. Der Film mit einer Pufferfunktion kann in dem Gate-Isolierfilm 160 oder in dem Oxidhalbleiterfilm enthalten sein. Das heißt, dass der Film mit einer Pufferfunktion unter Verwendung von Sliziumoxid, Siliziumoxynitrid, einem Oxidhalbleiter oder dergleichen ausgebildet werden kann. Es sei angemerkt, dass der Film mit einer Pufferfunktion unter Verwendung beispielsweise eines Halbleiters oder eines Isolators ausgebildet wird, der eine größere Energielücke aufweist als ein Halbleiter, der zu dem Kanalbereich wird. Als Alternative wird der Film mit einer Pufferfunktion unter Verwendung beispielsweise eines Halbleiters oder eines Isolators ausgebildet, der eine niedrigere Elektronenaffinität aufweist als ein Halbleiter, der zu dem Kanalbereich wird. Als weitere Alternative wird der Film mit einer Pufferfunktion unter Verwendung beispielsweise eines Halbleiters oder eines Isolators ausgebildet, der eine höhere Ionisierungsenergie aufweist als ein Halbleiter, der zu dem Kanalbereich wird.
Währenddessen wird eine Ladung von den Grenzflächenzuständen (Einfangzentren) des Hafniumoxids mit der kristallinen Struktur eingefangen, wodurch die Schwellenspannung des Transistors gesteuert werden kann. Damit die elektrische Ladung stabil existieren kann, kann beispielsweise ein Isolator, der eine größere Energielücke aufweist als Hafniumoxid, zwischen dem Kanalbereich und dem Hafniumoxid bereitgestellt sein. Alternativ kann ein Halbleiter oder ein Isolator, der eine niedrigere Elektronenaffinität aufweist als Hafniumoxid, bereitgestellt sein. Der Film mit einer Pufferfunktion kann unter Verwendung eines Halbleiters oder eines Isolators ausgebildet werden, der eine höhere Ionisierungsenergie aufweist als Hafniumoxid. Die Verwendung eines derartigen Halbleiters oder eines derartigen Isolators verhindert eine Abgabe der Ladung, die von den Grenzflächenzuständen eingefangen worden ist, so dass die Ladung lange Zeit gehalten werden kann.
Beispiele für einen derartigen Isolator umfassen Siliziumoxid und Siliziumoxynitrid. Damit der Grenzflächenzustand in dem Gate-Isolierfilm 160 eine elektrische Ladung einfangen kann, kann ein Elektron von der Oxidhalbleiterschicht 130 auf die Gate-Elektrodenschicht 170 übertragen werden. Als konkretes Beispiel wird das Potential der Gate-Elektrodenschicht 170 für eine Sekunde oder länger, typischerweise für eine Minute oder länger, unter Hochtemperatur-Bedingungen (z. B. einer Temperatur von höher als oder gleich 125°C und niedriger als oder gleich 450°C, typischerweise höher als oder gleich 150°C und niedriger als oder gleich 300°C) höher gehalten als das Potential der Source-Elektrode oder der Drain-Elektrode.
Die Schwellenspannung eines Transistors, in dem eine vorbestimmte Menge an Elektronen in Grenzflächenzuständen in dem Gate-Isolierfilm 160 oder dergleichen eingefangen ist, verschiebt sich in positiver Richtung. Die Menge der eingefangenen Elektronen (der Betrag der Veränderung der Schwellenspannung) kann gesteuert werden, indem eine Spannung der Gate-Elektrodenschicht 170 oder die Zeit des Anlegens der Spannung reguliert wird. Es sei angemerkt, dass eine Stelle, in die eine elektrische Ladung eingefangen wird, nicht notwendigerweise auf die Innenseite des Gate-Isolierfilms 160 beschränkt ist, solange eine elektrische Ladung dorthin eingefangen werden kann. Ein mehrschichtiger Film mit einer ähnlichen Struktur kann als weitere isolierende Schicht verwendet werden.
Für die Gate-Elektrodenschicht 170 kann beispielsweise ein leitender Film verwendet werden, der unter Verwendung von Al, Ti, Cr, Co, Ni, Cu, Y, Zr, Mo, Ru, Ag, Mn, Nd, Sc, Ta, W oder dergleichen ausgebildet wird. Es ist auch möglich, eine Legierung oder ein leitfähiges Nitrid eines dieser Materialien zu verwenden. Es ist auch möglich, einen Stapel aus einer Mehrzahl von Materialien zu verwenden, die aus diesen Materialien, Legierungen dieser Materialien und leitfähigen Nitriden dieser Materialien ausgewählt werden. Typischerweise kann Wolfram, ein Stapel aus Wolfram und Titannitrid, ein Stapel aus Wolfram und Tantalnitrid oder dergleichen verwendet werden. Es ist auch möglich, Cu oder eine Legierung, wie z. B. Cu-Mn, welches einen niedrigen Widerstand aufweist, oder einen Stapel aus einem der obigen Materialien und Cu oder einer Legierung, wie z. B. Cu-Mn, zu verwenden.
Ein Aluminiumoxidfilm ist vorzugsweise in der isolierenden Schicht 180 über dem Gate-Isolierfilm 160 und der Gate-Elektrodenschicht 170 enthalten. Der Aluminiumoxidfilm weist einen hohen Sperreffekt auf, was Durchdringung sowohl von Sauerstoff als auch von Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, verhindert. Deshalb kann während und nach dem Herstellungsprozess des Transistors der Aluminiumoxidfilm vorteilhaft als Schutzfilm dienen, der Effekte aufweist, um zu verhindern, dass Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, die Schwankungen der elektrischen Eigenschaften des Transistors verursachen, in die Oxidhalbleiterschicht 130 eindringen, dass Sauerstoff, der eine Hauptkomponente der Oxidhalbleiterschicht 130 ist, aus der Oxidhalbleiterschicht abgegeben wird und dass Sauerstoff unnötigerweise aus der isolierenden Schicht 120 abgegeben wird. Außerdem kann Sauerstoff, der in dem Aluminiumoxidfilm enthalten ist, in die Oxidhalbleiterschicht diffundieren.
Des Weiteren ist die isolierende Schicht 185 vorzugsweise über der isolierenden Schicht 180 ausgebildet. Die isolierende Schicht 185 kann unter Verwendung eines isolierenden Films ausgebildet werden, der eines oder mehrere von Magnesiumoxid, Siliziumoxid, Siliziumoxynitirid, Siliziumnitridoxid, Siliziumnitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid und Tantaloxid enthält. Die isolierende Schicht 185 kann ein Stapel aus beliebigen der vorstehenden Materialien sein.
Hier enthält, ähnlich wie die isolierende Schicht 120, die isolierende Schicht 185 vorzugsweise mehr Sauerstoff als die stöchiometrische Zusammensetzung. Der aus der isolierenden Schicht 185 abgegebene Sauerstoff kann durch den Gate-Isolierfilm 160 hindurch in den Kanalbildungsbereich in der Oxidhalbleiterschicht 130 diffundieren, so dass Sauerstofffehlstellen, die in dem Kanalbildungsbereich gebildet werden, mit dem Sauerstoff gefüllt werden können. Auf diese Weise kann man stabile elektrische Eigenschaften des Transistors erzielen.
Hohe Integration einer Halbleitervorrichtung erfordert eine Miniaturisierung eines Transistors. Es ist jedoch bekannt, dass die Miniaturisierung eines Transistors eine Verschlechterung der elektrischen Eigenschaften des Transistors verursacht. Eine Abnahme der Kanalbreite verursacht eine Reduktion des Durchlassstroms.
Bei dem in 8A und 8B sowie 9A und 9B gezeigten Transistor einer Ausführungsform der vorliegenden Erfindung ist, wie oben beschrieben, beispielsweise die dritte Oxidhalbleiterschicht 133 derart ausgebildet, dass sie die zweite Oxidhalbleiterschicht 132 bedeckt, in der ein Kanal gebildet wird, und die Kanalbildungsschicht und der Gate-Isolierfilm stehen nicht in Kontakt miteinander. Deshalb kann eine Streuung von Ladungsträgern an der Grenzfläche zwischen der Kanalbildungsschicht und dem Gate-Isolierfilm verringert werden, und der Durchlassstrom des Transistors kann erhöht werden.
Bei dem Transistor einer Ausführungsform der vorliegenden Erfindung ist, wie oben beschrieben, die Gate-Elektrodenschicht 170 derart ausgebildet, dass sie in der Kanalbreitenrichtung elektrisch die Oxidhalbleiterschicht 130 umschließt; ein elektrisches Feld des Gates wird daher sowohl senkrecht als auch in der Richtung der Seitenfläche an die Oxidhalbleiterschicht 130 angelegt. Mit anderen Worten: ein elektrisches Feld des Gates wird an die ganze Oxidhalbleiterschicht 130 angelegt, so dass ein Strom in der ganzen als Kanal dienenden zweiten Oxidhalbleiterschicht 132 fließt, was zu einer weiteren Erhöhung des Durchlassstroms führt.
Bei dem Transistor einer Ausführungsform der vorliegenden Erfindung ist die zweite Oxidhalbleiterschicht 132 über der ersten Oxidhalbleiterschicht 131 ausgebildet, so dass es weniger wahrscheinlich ist, dass ein Grenzflächenzustand gebildet wird. Zusätzlich dringt keine Verunreinigung von oben und unten in die zweite Oxidhalbleiterschicht 132 ein, da die zweite Oxidhalbleiterschicht 132 in der Mitte der dreischichtigen Struktur positioniert ist. Deshalb kann der Transistor nicht nur die Erhöhung des Durchlassstroms des Transistors, sondern auch eine Stabilisierung der Schwellenspannung und eine Verringerung des S-Wertes (Unterschwellenwertes) bzw. S value (subthreshold value) erzielen. Folglich können Icut (Strom bei einer Gate-Spannung VG von 0 V) und der Stromverbrauch verringert werden. Da die Schwellenspannung des Transistors stabil wird, kann ferner die langzeitige Zuverlässigkeit der Halbleitervorrichtung verbessert werden.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 3)
Bei dieser Ausführungsform werden Verfahren zum Herstellen der Transistoren 101, 102 und 103 beschrieben, die bei der Ausführungsform 1 beschrieben worden sind.
Zuerst wird das Verfahren zum Herstellen des Transistors 102 anhand von 11A bis 11C sowie 12A bis 12C beschrieben. Zusätzlich wird das Verfahren zum Herstellen des Transistors 101 beschrieben, der sich nur durch die Struktur der Oxidhalbleiterschicht 130 von dem Transistor 102 unterscheidet. In jeder der 11A bis 11C sowie 12A bis 12C ist ein Querschnitt des Transistors in der Kanallängsrichtung auf der linken Seite gezeigt, und ein Querschnitt des Transistors in der Kanalbreitenrichtung ist auf der rechten Seite gezeigt. Die Querschnittsansichten in der Kanalbreitenrichtung sind vergrößerte Ansichten; die scheinbaren Dicken der Komponenten auf der linken Seite unterscheiden sich deshalb von denjenigen der Komponenten auf der rechten Seite.
Für das Substrat 110 kann ein Glassubstrat, ein Keramiksubstrat, ein Quarzsubstrat, ein Saphirsubstrat oder dergleichen verwendet werden. Alternativ kann ein einkristallines Halbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium, Siliziumcarbid oder dergleichen, ein Verbund-Halbleitersubstrat aus Siliziumgermanium oder dergleichen, ein Halbleiter auf Isolator-(semiconductor an insulator, SOI-)Substrat oder dergleichen verwendet werden. Als weitere Alternative kann eines dieser Substrate, das mit einem Halbleiterbauelement versehen ist, verwendet werden.
Die isolierende Schicht 120 kann durch ein Plasma-CVD-Verfahren, ein Sputterverfahren oder dergleichen unter Verwendung eines isolierenden Oxidfilms, der Aluminiumoxid, Magnesiumoxid, Siliziumoxid, Siliziumoxynitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid, Tantaloxid oder dergleichen enthält; eines isolierenden Nitridfilms, der Siliziumnitrid, Siliziumnitridoxid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen enthält; oder eines Films ausgebildet werden, in dem einige der obigen Materialien gemischt sind. Alternativ kann ein Stapel verwendet werden, der beliebige der obigen Materialien enthält, wobei mindestens eine obere Schicht der isolierenden Schicht 120, die in Kontakt mit der Oxidhalbleiterschicht 130 steht, vorzugsweise unter Verwendung eines überschüssigen Sauerstoff enthaltenden Materials ausgebildet wird, das als Versorgungsquelle von Sauerstoff zu der Oxidhalbleiterschicht 130 dienen kann.
Sauerstoff kann der isolierenden Schicht 120 durch ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen zugesetzt werden. Der Zusatz von Sauerstoff ermöglicht es der isolierenden Schicht 120, der Oxidhalbleiterschicht 130 Sauerstoff sehr leicht zuzuführen.
In dem Fall, in dem eine Oberfläche des Substrats 110 aus einem Isolator ausgebildet ist und in dem es keinen Einfluss der Verunreinigungsdiffusion in die Oxidhalbleiterschicht 130 gibt, die später ausgebildet wird, wird die isolierende Schicht 120 nicht notwendigerweise bereitgestellt.
Als nächstes werden ein erster Oxidhalbleiterfilm 131a, der zu der ersten Oxidhalbleiterschicht 131 wird, ein zweiter Oxidhalbleiterfilm 132a, der zu der zweiten Oxidhalbleiterschicht 132 wird, und ein dritter Oxidhalbleiterfilm 133a, der zu der dritten Oxidhalbleiterschicht 133 wird, durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren oder dergleichen über der isolierenden Schicht 120 ausgebildet (siehe 11A).
Es sei angemerkt, dass in dem Fall, in dem der Transistor 101 in 1A und 1B hergestellt wird, ein Einzelfilm bereitgestellt wird, nämlich der zweite Oxidhalbleiterfilm 132a.
In dem Fall, in dem die Oxidhalbleiterschicht 130 eine mehrschichtige Struktur hat, ist zu bevorzugen, dass Oxidhalbleiterfilme nacheinander unter Verwendung einer Abscheidungsvorrichtung (z. B. einer Sputtervorrichtung) mit mehreren Kammern einschließlich einer Schleusenkammer ausgebildet werden, ohne der Luft ausgesetzt zu sein. Es ist bevorzugt, dass jede Kammer der Sputtervorrichtung mit einer Adsorptionsvakuumpumpe, wie z. B. einer Kryopumpe, auf ein hohes Vakuum (zirka 5 × 10^–7 Pa bis 1 × 10^–4 Pa) evakuiert werden kann und dass die Kammer geeignet ist, ein Substrat, über dem ein Film abgeschieden wird, auf 100°C oder höher, bevorzugt 500°C oder höher zu erwärmen. Folglich werden Wasser und dergleichen, die sich als Verunreinigungen gegen einen Oxidhalbleiter verhalten, so weit wie möglich entfernt. Alternativ wird vorzugsweise eine Kombination von einer Turbomolekularpumpe und einer Kältefalle verwendet, um einen Rückfluss eines Gases, das eine Kohlenstoffkomponente, Feuchtigkeit oder dergleichen enthält, aus einem Abgassystem in die Kammer zu verhindern. Alternativ kann auch eine Kombination von einer Turbomolekularpumpe und einer Kryopumpe als Abgassystem verwendet werden.
Nicht nur die Evakuierung der Kammer auf Hochvakuum, sondern auch eine hohe Reinheit eines Sputtergases wird benötigt, um einen hochreinen intrinsischen Oxidhalbleiter zu erhalten. Als Sauerstoffgas oder Argongas, das als Sputtergas verwendet wird, wird ein Gas, das auf einen Taupunkt von –40°C oder niedriger, bevorzugt –80°C oder niedriger, stärker bevorzugt –100°C oder niedriger hoch gereinigt ist, verwendet, wodurch ein Eindringen von Feuchtigkeit oder dergleichen in den Oxidhalbleiterfilm möglichst verhindert werden kann.
Für den ersten Oxidhalbleiterfilm 131a, den zweiten Oxidhalbleiterfilm 132a und den dritten Oxidhalbleiterfilm 133a kann eines der bei der Ausführungsform 2 beschriebenen Materialien verwendet werden. Beispielsweise kann ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:3:6, 1:3:4, 1:3:3 oder 1:3:2 ist, für den ersten Oxidhalbleiterfilm 131a verwendet werden, ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:1:1, 3:1:2 oder 5:5:6 ist, kann für den zweiten Oxidhalbleiterfilm 132a verwendet werden, und ein In-Ga-Zn-Oxid, dessen Atomverhältnis von In zu Ga und Zn 1:3:6, 1:3:4, 1:3:3 oder 1:3:2 ist, kann für den dritten Oxidhalbleiterfilm 133a verwendet werden. Es sei angemerkt, dass das Atomverhältnis jedes des ersten, zweiten und dritten Oxidhalbleiterfilms 131a, 132a und 133a innerhalb einer Fehlerspanne von ±20% des obigen Atomverhältnisses schwankt. In dem Fall, in dem ein Sputterverfahren zur Abscheidung verwendet wird, kann das obige Material als Target verwendet werden.
Ein Oxidhalbleiter, der für jeweils den ersten Oxidhalbleiterfilm 131a, den zweiten Oxidhalbleiterfilm 132a und den dritten Oxidhalbleiterfilm 133a verwendet werden kann, enthält vorzugsweise mindestens Indium (In) oder Zink (Zn). Vorzugsweise sind sowohl In als auch Zn enthalten. Um Schwankungen der elektrischen Eigenschaften des den Oxidhalbleiter enthaltenden Transistors zu verringern, enthält der Oxidhalbleiter vorzugsweise einen Stabilisator zusätzlich zu In und Zn.
Als Stabilisator können Gallium (Ga), Zinn (Sn), Hafnium (Hf), Aluminium (Al), Zirconium (Zr) und dergleichen angegeben werden. Als weiterer Stabilisator kann ein Lanthanoid, wie z. B. Lanthan (La), Cer (Ce), Praseodym (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb) oder Lutetium (Lu), genannt werden.
Als Oxidhalbleiter kann beispielsweise eines der folgenden Oxide verwendet werden: Indiumoxid, Zinnoxid, Zinkoxid, ein In-Zn-Oxid, ein Sn-Zn-Oxid, ein Al-Zn-Oxid, ein Zn-Mg-Oxid, ein Sn-Mg-Oxid, ein In-Mg-Oxid, ein In-Ga-Oxid, ein In-Ga-Zn-Oxid, ein In-Al-Zn-Oxid, ein In-Sn-Zn-Oxid, ein Sn-Ga-Zn-Oxid, ein Al-Ga-Zn-Oxid, ein Sn-Al-Zn-Oxid, ein In-Hf-Zn-Oxid, ein In-La-Zn-Oxid, ein In-Ce-Zn-Oxid, ein In-Pr-Zn-Oxid, ein In-Nd-Zn-Oxid, ein In-Sm-Zn-Oxid, ein In-Eu-Zn-Oxid, ein In-Gd-Zn-Oxid, ein In-Tb-Zn-Oxid, ein In-Dy-Zn-Oxid, ein In-Ho-Zn-Oxid, ein In-Er-Zn-Oxid, ein In-Tm-Zn-Oxid, ein In-Yb-Zn-Oxid, ein In-Lu-Zn-Oxid, ein In-Sn-Ga-Zn-Oxid, ein In-Hf-Ga-Zn-Oxid, ein In-Al-Ga-Zn-Oxid, ein In-Sn-Al-Zn-Oxid, ein In-Sn-Hf-Zn-Oxid und ein In-Hf-Al-Zn-Oxid.
Beispielsweise bezeichnet „In-Ga-Zn-Oxid” ein Oxid, das In, Ga und Zn als seine Hauptkomponenten enthält. Das In-Ga-Zn-Oxid kann ein weiteres Metallelement zusätzlich zu In, Ga und Zn enthalten. Es sei angemerkt, dass in dieser Beschreibung ein Film, der das In-Ga-Zn-Oxid enthält, auch als IGZO-Film bezeichnet wird.
Ein Material kann verwendet werden, das durch InMO₃(ZnO)_m (m > 0 wird erfüllt, wobei m keine ganze Zahl ist) repräsentiert wird. Es sei angemerkt, dass Mein oder mehrere Metallelemente repräsentiert, die aus Ga, Y, Zr, La, Ce und Nd ausgewählt werden. Als Alternative kann ein Material verwendet werden, das durch In₂SnO₅(ZnO)_n (n > 0 wird erfüllt, wobei n eine ganze Zahl ist) repräsentiert wird.
Es sei angemerkt, dass, wie ausführlich bei der Ausführungsform 2 beschrieben, Materialien derart ausgewählt werden, dass der erste Oxidhalbleiterfilm 131a und der dritte Oxidhalbleiterfilm 133a jeweils eine Elektronenaffinität aufweisen, die niedriger ist als diejenige des zweiten Oxidhalbleiterfilms 132a.
Es sei angemerkt, dass die Oxidhalbleiterfilme vorzugsweise durch ein Sputterverfahren ausgebildet werden. Als Sputterverfahren kann ein HF-Sputterverfahren, ein DC-Sputterverfahren, ein AC-Sputterverfahren oder dergleichen verwendet werden.
In dem Fall, in dem ein Target aus einem In-Ga-Zn-Oxid verwendet wird, um jeden des ersten, zweiten und dritten Oxidhalbleiterfilms 131a, 132a und 133a durch ein Sputterverfahren auszubilden, kann das Target verwendet werden, dessen Atomverhältnis von In zu Ga und Zn 1:1:1, 2:2:1, 3:1:2, 5:5:6, 1:3:2, 1:3:3, 1:3:4, 1:3:6, 1:4:3, 1:5:4, 1:6:6, 2:1:3, 1:6:4, 1:9:6, 1:1:4 oder 1:1:2 ist.
Der Indiumgehalt in dem zweiten Oxidhalbleiterfilm 132a ist vorzugsweise höher als derjenige in dem ersten und dritten Oxidhalbleiterfilm 131a und 133a. In einem Oxidhalbleiter trägt das s-Orbital eines Schwermetalls hauptsächlich zur Ladungsträgerleitung bei, und wenn der In-Anteil in dem Oxidhalbleiter ansteigt, nimmt die Überlappung der s-Orbitale wahrscheinlich zu. Deshalb weist ein Oxid mit einer Zusammensetzung, bei welcher der In-Anteil höher ist als der Ga-Anteil, eine höhere Beweglichkeit auf als ein Oxid mit einer Zusammensetzung, bei welcher der In-Anteil gleich oder niedriger ist als der Ga-Anteil. Daher kann unter Verwendung eines Oxids mit einem hohen Indiumgehalt für die zweite Oxidhalbleiterschicht 132 ein Transistor mit hoher Beweglichkeit erzielt werden.
Eine erste Wärmebehandlung kann durchgeführt werden, nachdem der dritte Oxidhalbleiterfilm 133a ausgebildet worden ist. Die erste Wärmebehandlung kann bei einer Temperatur von höher als oder gleich 250°C und niedriger als oder gleich 650°C, bevorzugt höher als oder gleich 300°C und niedriger als oder gleich 500°C in einer Inertgasatmosphäre, in einer Atmosphäre, die 10 ppm oder mehr Oxidationsgas enthält, oder in einem Zustand mit verringertem Druck durchgeführt werden. Alternativ kann die erste Wärmebehandlung derart durchgeführt werden, dass eine Wärmebehandlung in einer Inertgasatmosphäre durchgeführt wird und dann eine weitere Wärmebehandlung in einer Atmosphäre, die 10 ppm oder mehr Oxidationsgas enthält, durchgeführt wird, um abgegebenen Sauerstoff zu kompensieren. Die erste Wärmebehandlung kann die Kristallinität des ersten bis dritten Oxidhalbleiterfilms 131a bis 133a erhöhen und Verunreinigungen, wie z. B. Wasser und Wasserstoff, aus der isolierenden Schicht 120 und den ersten bis dritten Oxidhalbleiterfilmen 131a bis 133a entfernen. Es sei angemerkt, dass die erste Wärmebehandlung nach einem Ätzen zum Ausbilden der ersten bis dritten Oxidhalbleiterschichten 131 bis 133 durchgeführt werden kann, was später beschrieben wird.
Als nächstes wird eine erste Fotolackmaske über dem dritten Oxidhalbleiterfilm 133a ausgebildet. Es ist bevorzugt, dass die erste Fotolackmaske beispielsweise durch ein Lithographieverfahren mittels Elektronenstrahlbelichtung, Flüssigkeitsimmersions-Belichtung oder EUV-Belichtung ausgebildet wird. Dabei kann man unter Verwendung eines negativen Fotolackmaterials zum Ausbilden der ersten Fotolackmaske die Zeit für den Belichtungsschritt verkürzen. Alternativ kann die erste Fotolackmaske durch ein Nanoprägelithografie-Verfahren ausgebildet werden. Der dritte Oxidhalbleiterfilm 133a, der zweite Oxidhalbleiterfilm 132a und der erste Oxidhalbleiterfilm 131a werden unter Verwendung der ersten Fotolackmaske selektiv geätzt, wodurch die Oxidhalbleiterschicht 130 ausgebildet wird, die unter Verwendung des Stapels ausgebildet wird, der die dritte Oxidhalbleiterschicht 133, die zweite Oxidhalbleiterschicht 132 und die erste Oxidhalbleiterschicht 131 umfasst (siehe 11B). Es ist auch möglich, eine harte Maske zu verwenden, um die Oxidhalbleiterschicht 130 auszubilden. Die harte Maske wird erhalten, indem ein Metallfilm, ein isolierender Film oder dergleichen über dem dritten Oxidhalbleiterfilm 133a ausgebildet wird und indem der Film unter Verwendung der ersten Fotolackmaske selektiv geätzt wird. In diesem Fall kann dann, wenn ein Metallfilm oder ein isolierender Film mit einer geeigneten Dicke als harte Maske verwendet wird, der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung im Wesentlichen dreieckig oder im Wesentlichen trapezförmig sein, wobei die obere Seite sehr kurz ist. Es sei angemerkt, dass in dem Fall, in dem der Transistor 101 in 1A und 1B hergestellt wird, ein einschichtiger Oxidhalbleiterfilm durch eines der vorstehenden Verfahren geätzt wird, wodurch die Oxidhalbleiterschicht 130 ausgebildet wird.
In diesem Schritt kann, wie in 11B gezeigt, die isolierende Schicht 120 teilweise geätzt werden. Wenn die isolierende Schicht 120 teilweise geätzt ist, kann die später ausgebildete Gate-Elektrodenschicht 170 leicht die zweite Oxidhalbleiterschicht 132, in der ein Kanal gebildet wird, bedecken, wobei der Gate-Isolierfilm 160 dazwischen liegt.
Als nächstes wird ein erster leitender Film über der Oxidhalbleiterschicht 130 ausgebildet. Für den ersten leitenden Film kann Al, Cr, Cu, Ta, Ti, Mo, W, Ni, Mn, Nd, Sc oder dergleichen verwendet werden. Es ist auch möglich, eine Legierung oder ein leitfähiges Nitrid eines dieser Materialien zu verwenden. Es ist auch möglich, einen Stapel aus einer Mehrzahl von Materialien zu verwenden, die aus diesen Materialien, Legierungen dieser Materialien und leitfähigen Nitriden dieser Materialien ausgewählt werden. Zum Beispiel wird ein Wolframfilm mit einer Dicke von 100 nm durch ein Sputterverfahren, ein CVD-Verfahren oder dergleichen ausgebildet.
Als nächstes wird eine zweite Fotolackmaske über dem ersten leitenden Film ausgebildet. Der erste leitende Film wird dann unter Verwendung der zweiten Fotolackmaske als Maske selektiv geätzt, so dass die Source-Elektrodenschicht 140 und die Drain-Elektrodenschicht 150 ausgebildet werden (siehe 11C).
Es sei angemerkt, dass in dem Fall, in dem die Oxidhalbleiterschicht 130 einen im Wesentlichen trapezförmigen Querschnitt in der Kanalbreitenrichtung aufweist, die Source-Elektrodenschicht 140 und die Drain-Elektrodenschicht 150 unter Verwendung des Metallfilms, der als harte Maske verwendet wird, ausgebildet werden können. In diesem Fall weist der Beriech 191 oder der Beriech 192 einen in 15 dargestellten Querschnitt in der Kanalbreitenrichtung auf. Da bei dieser Struktur die Source-Elektrodenschicht 140 und die Drain-Elektrodenschicht 150 nicht auf Seitenflächen der Oxidhalbleiterschicht 130 ausgebildet sind, kann ein elektrisches Feld des Gates leicht an die Oxidhalbleiterschicht 130 angelegt werden, und der S-Wert kann verringert werden.
Als nächstes wird der Gate-Isolierfilm 160 über der Oxidhalbleiterschicht 130, der Source-Elektrodenschicht 140 und der Drain-Elektrodenschicht 150 ausgebildet (siehe 12A). Der Gate-Isolierfilm 160 kann unter Verwendung von Aluminiumoxid, Magnesiumoxid, Siliziumoxid, Siliziumoxynitirid, Siliziumnitridoxid, Siliziumnitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid, Tantaloxid oder dergleichen ausgebildet werden. Der Gate-Isolierfilm 160 kann ein Stapel sein, der beliebige der obigen Materialien enthält. Der Gate-Isolierfilm 160 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren oder dergleichen ausgebildet werden.
Dann wird ein zweiter leitender Film, der zu der Gate-Elektrodenschicht 170 wird, über dem Gate-Isolierfilm 160 ausgebildet. Als zweiter leitender Film kann ein leitender Film verwendet werden, der unter Verwendung von Al, Ti, Cr, Co, Ni, Cu, Y, Zr, Mo, Ru, Ag, Mn, Nd, Sc, Ta, W oder dergleichen ausgebildet wird. Es ist auch möglich, eine Legierung oder ein leitfähiges Nitrid eines dieser Materialien zu verwenden. Es ist auch möglich, einen Stapel aus einer Mehrzahl von Materialien zu verwenden, die aus diesen Materialien, Legierungen dieser Materialien und leitfähigen Nitriden dieser Materialien ausgewählt werden. Beispielsweise wird ein mehrschichtiger Film aus einem Wolframfilm und einem Titannitridfilm durch ein Sputterverfahren, ein CVD-Verfahren oder dergleichen ausgebildet.
Danach wird eine dritte Fotolackmaske über dem zweiten leitenden Film ausgebildet, und der zweite leitende Film wird unter Verwendung der dritten Fotolackmaske selektiv geätzt, um die Gate-Elektrodenschicht 170 auszubilden (siehe 12B).
Die isolierende Schicht 180 und die isolierende Schicht 185 werden dann über dem Gate-Isolierfilm 160 und der Gate-Elektrodenschicht 170 ausgebildet (siehe 12C). Die isolierende Schicht 180 und die isolierende Schicht 185 können jeweils unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen der isolierenden Schicht 120 ähnlich sind. Es sei angemerkt, dass es besonders bevorzugt ist, Aluminiumoxid für die isolierende Schicht 180 zu verwenden.
Sauerstoff kann der isolierenden Schicht 180 und/oder der isolierenden Schicht 185 durch ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen zugesetzt werden. Der Zusatz von Sauerstoff ermöglicht es der isolierenden Schicht 180 und/oder der isolierenden Schicht 185, der Oxidhalbleiterschicht 130 Sauerstoff sehr leicht zuzuführen.
Danach kann eine zweite Wärmebehandlung durchgeführt werden. Die zweite Wärmebehandlung kann unter einer Bedingung durchgeführt werden, die derjenigen der ersten Wärmebehandlung ähnlich ist. Durch die zweite Wärmebehandlung wird überschüssiger Sauerstoff leicht aus der isolierenden Schicht 120, der isolierenden Schicht 180 und der isolierenden Schicht 185 abgegeben, so dass Sauerstofffehlstellen in der Oxidhalbleiterschicht 130 verringert werden können.
Durch die vorstehenden Schritte kann der Transistor 102 in 5A und 5B sowie 6A und 6B hegestellt werden. Zudem kann, wie oben beschrieben, der Transistor 101 in 1A und 1B sowie 2A und 2B hergestellt werden, wenn eine Einzelschicht als die Oxidhalbleiterschicht 130 verwendet wird.
Als nächstes wird das Verfahren zum Herstellen des Transistors 103 in 8A und 8B sowie 9A und 9B beschrieben. Es sei angemerkt, dass Beschreibung der Schritte, die denjenigen zum Herstellen des Transistors 101 und des Transistors 102 ähnlich sind, weggelassen ist.
Die isolierende Schicht 120 wird über dem Substrat 110 ausgebildet, und der erste Oxidhalbleiterfilm 131a, der zu der ersten Oxidhalbleiterschicht 131 wird, und der zweite Oxidhalbleiterfilm 132a, der zu der zweiten Oxidhalbleiterschicht 132 wird, werden durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren oder dergleichen über der isolierenden Schicht 120 ausgebildet (siehe 13A).
Als nächstes wird eine erste Fotolackmaske über dem zweiten Oxidhalbleiterfilm 132a ausgebildet. Der zweite Oxidhalbleiterfilm 132a und der erste Oxidhalbleiterfilm 131a werden unter Verwendung der ersten Fotolackmaske selektiv geätzt, wodurch ein Stapel ausgebildet wird, der die zweite Oxidhalbleiterschicht 132 und die erste Oxidhalbleiterschicht 131 umfasst (siehe 13B). Wie in den Fällen der Transistoren 101 und 102 kann dann, wenn dabei ein Metallfilm oder ein isolierender Film mit einer geeigneten Dicke als harte Maske verwendet wird, der Querschnitt der Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung im Wesentlichen dreieckig oder im Wesentlichen trapezförmig sein, wobei die obere Seite sehr kurz ist. Wie in 13B dargestellt, ist es bevorzugt, während des Ätzprozesses des zweiten Oxidhalbleiterfilms 132a und des ersten Oxidhalbleiterfilms 131a die isolierende Schicht 120 zu überätzen. Des Weiteren ist, wie im rechten Bild in 13B dargestellt, bei einer bevorzugten Konfiguration keine Stufe zwischen den Seiten der zweiten Oxidhalbleiterschicht 132 und der ersten Oxidhalbleiterschicht 131 und zwischen den Seiten der ersten Oxidhalbleiterschicht 131 und dem übergeätzten Bereich der isolierenden Schicht 120 gebildet ist. Dank einer derartigen Konfiguration kann die Abdeckung des Stapels, der von dem zweiten Oxidhalbleiterfilm 132a und dem ersten Oxidhalbleiterfilm 131 gebildet wird, mit einer Gate-Isolierschicht und einer Gate-Elektrode verbessert werden.
Als nächstes wird ein erster leitender Film über dem Stapel ausgebildet, der die zweite Oxidhalbleiterschicht 132 und die erste Oxidhalbleiterschicht 131 umfasst. Bezüglich dieses Schrittes kann man auf die Beschreibung des ersten leitenden Films Bezug nehmen, der zum Herstellen des Transistors 101 oder des Transistors 102 verwendet wird.
Als nächstes wird eine zweite Fotolackmaske über dem ersten leitenden Film ausgebildet. Der erste leitende Film wird dann unter Verwendung der zweiten Fotolackmaske als Maske selektiv geätzt, so dass die Source-Elektrodenschicht 140 und die Drain-Elektrodenschicht 150 ausgebildet werden (siehe 13C).
Als nächstes wird der dritte Oxidhalbleiterfilm 133a, der zu der dritten Oxidhalbleiterschicht 133 wird, durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren oder dergleichen über dem Stapel, der die zweite Oxidhalbleiterschicht 132 und die erste Oxidhalbleiterschicht 131 umfasst, der Source-Elektrodenschicht 140 und der Drain-Elektrodenschicht 150 ausgebildet.
Als nächstes wird der Gate-Isolierfilm 160 über dem dritten Oxidhalbleiterfilm 133a ausgebildet. Bezüglich dieses Schrittes kann man auf die Beschreibung des Gate-Isolierfilms 160 des Transistors 101 oder des Transistors 102 Bezug nehmen.
Dann wird ein zweiter leitender Film 170a, der zu der Gate-Elektrodenschicht 170 wird, über dem Gate-Isolierfilm 160 ausgebildet. Bezüglich dieses Schrittes kann man auf die Beschreibung des zweiten leitenden Films Bezug nehmen, der zum Herstellen des Transistors 101 oder des Transistors 102 verwendet wird.
Als nächstes wird eine vierte Fotolackmaske 190 über dem zweiten leitenden Film 170a ausgebildet (siehe 14A). Dann wird der zweite leitende Film 170a unter Verwendung der vierten Fotolackmaske 190 selektiv geätzt, um die Gate-Elektrodenschicht 170 auszubilden.
Der Gate-Isolierfilm 160 wird dann unter Verwendung der Gate-Elektrodenschicht 170 als Maske selektiv geätzt.
Danach wird der dritte Oxidhalbleiterfilm 133a unter Verwendung der Gate-Elektrodenschicht 170 oder des Gate-Isolierfilms 160 als Maske geätzt, um die dritte Oxidhalbleiterschicht 133 auszubilden (siehe 14B).
Der zweite leitende Film 170a, der Gate-Isolierfilm 160 und der dritte Oxidhalbleiterfilm 133a können getrennt oder nacheinander geätzt werden. Man kann entweder Trockenätzen oder Nassätzen als Ätzverfahren verwenden und ein jeweils geeignetes Ätzverfahren auswählen.
Als nächstes werden die isolierende Schicht 180 und die isolierende Schicht 185 über der Source-Elektrodenschicht 140, der Drain-Elektrodenschicht 150 und der Gate-Elektrodenschicht 170 ausgebildet (siehe 14C). Bezüglich dieses Schrittes kann man auf die Beschreibung der isolierenden Schicht 180 und der isolierenden Schicht 185 des Transistors 101 oder des Transistors 102 Bezug nehmen.
Durch die vorstehenden Schritte kann der Transistor 103 in 8A und 8B sowie 9A und 9B hegestellt werden.
Obwohl die Vielfalt der Filme, wie z. B. die Metallfilme, die Halbleiterfilme und die anorganischen isolierenden Filme, welche bei dieser Ausführungsform beschrieben werden, typischerweise durch ein Sputterverfahren oder ein Plasma-CVD-Verfahren ausgebildet werden kann, können derartige Filme auch durch ein anderes Verfahren, z. B. ein thermisches CVD-Verfahren, ausgebildet werden. Ein metallorganisches chemisches Gasphasenabscheidungs-(metal organic chemical vapor deposition, MOCVD-)Verfahren oder ein Atomlagenabscheidungs-(atomic layer deposition, ALD-)Verfahren kann als Beispiel für ein thermisches CVD-Verfahren verwendet werden.
Ein thermisches CVD-Verfahren hat einen Vorteil, nämlich dass kein Defekt wegen eines Plasmaschadens erzeugt wird, da dabei kein Plasma zum Ausbilden eines Films benutzt wird.
Die Abscheidung durch ein thermisches CVD-Verfahren kann derart durchgeführt werden, dass ein Quellengas und ein Oxidator gleichzeitig zu der Kammer zugeführt werden, dass der Druck in der Kammer auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt wird und dass eine Reaktion in der Nähe des Substrats oder über dem Substrat bewirkt wird.
Die Abscheidung durch ein ALD-Verfahren kann derart durchgeführt werden, dass der Druck in einer Kammer auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt wird, dass Quellengase zur Reaktion nacheinander in die Kammer eingeführt werden und dass dann die Folge der Gaseinführung wiederholt wird. Beispielsweise werden zwei oder mehr Arten von Quellengasen nacheinander zu der Kammer zugeführt, indem die jeweiligen Umschaltventile (auch als Hochgeschwindigkeitsventile bezeichnet) umgeschaltet werden. Zum Beispiel wird ein erstes Quellengas eingeführt, ein Inertgas (z. B. Argon oder Stickstoff) oder dergleichen wird gleichzeitig mit oder nach dem Einführen des ersten Quellengases eingeführt, damit die Quellengase nicht gemischt werden, und dann wird ein zweites Quellengas eingeführt. Es sei angemerkt, dass in dem Fall, in dem das erste Quellengas und das Inertgas gleichzeitig eingeführt werden, das Inertgas als Trägergas dient und dass das Inertgas auch gleichzeitig mit dem Einführen des zweiten Quellengases eingeführt werden kann. Alternativ kann das erste Quellengas durch Evakuierung statt der Einführung des Inertgases abgesaugt werden, und dann kann das zweite Quellengas eingeführt werden. Das erste Quellengas wird an die Oberfläche des Substrats adsorbiert, um eine erste Schicht auszubilden; dann wird das zweite Quellengas eingeführt, um mit der ersten Schicht zu reagieren; als Ergebnis wird eine zweite Schicht über der ersten Schicht gestapelt, so dass ein dünner Film ausgebildet wird. Die Folge der Gaseinführung wird mehrfach wiederholt, bis eine gewünschte Dicke erzielt wird, wodurch ein dünner Film mit ausgezeichneter Stufenabdeckung ausgebildet werden kann. Die Dicke des dünnen Films kann durch die Anzahl der Wiederholungen der Folge der Gaseinführung reguliert werden. Deshalb ermöglicht ein ALD-Verfahren, dass die Dicke genau reguliert wird, und ist also zum Herstellen eines feinen FET geeignet.
Die Vielfalt der Filme, wie z. B. die Metallfilme, die Halbleiterfilme und die anorganischen isolierenden Filme, welche bei den Ausführungsformen offenbart worden sind, kann durch ein thermisches CVD-Verfahren, wie z. B. ein MOCVD-Verfahren oder ein ALD-Verfahren, ausgebildet werden. In dem Fall, in dem ein In-Ga-Zn-O-Film ausgebildet wird, kann beispielsweise Trimethylindium, Trimethylgallium und Dimethylzink verwendet werden. Es sei angemerkt, dass die chemische Formel von Trimethylindium In(CH₃)₃ ist. Die chemische Formel von Trimethylgallium ist Ga(CH₃)₃. Die chemische Formel von Dimethylzink ist Zn(CH₃)₂. Ohne Beschränkung auf die obige Kombination kann Triethylgallium (chemische Formel: Ga(C₂H₅)₃) statt des Trimethylgalliums verwendet werden, und Diethylzink (chemische Formel: Zn(C₂H₅)₂) kann statt des Dimethylzinks verwendet werden.
Zum Beispiel werden in dem Fall, in dem ein Hafniumoxidfilm mit einer Abscheidungsvorrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, zwei Arten von Gasen, d. h. Ozon (O₃) als Oxidator und ein Quellengas verwendet, das durch Verdampfen einer Flüssigkeit erhalten wird, die ein Lösungsmittel und eine Hafniumvorläuferverbindung enthält (eine Hafniumalkoxidlösung, typischerweise Tetrakis(dimethylamid)hafnium (TDMAH)). Es sei angemerkt, dass die chemische Formel von Tetrakis(dimethylamid)hafnium Hf[N(CH₃)₂]₄ ist. Beispiele für ein weiteres flüssiges Material umfassen Tetrakis(ethylmethylamid)hafnium.
Zum Beispiel werden in dem Fall, in dem ein Aluminiumoxidfilm mittels einer Abscheidungsvorrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, zwei Arten von Gasen, z. B. H₂O als Oxidator und ein Quellengas verwendet, das durch Verdampfen einer Flüssigkeit erhalten wird, die ein Lösungsmittel und eine Aluminiumvorläuferverbindung enthält (z. B. Trimethylaluminium (TMA)). Es sei angemerkt, dass die chemische Formel von Trimethylaluminium Al(CH₃)₃ ist. Beispiele für ein weiteres flüssiges Material umfassen Tris(dimethylamid)aluminium, Triisobutylaluminium und Aluminium-tris(2,2,6,6-tetramethyl-3,5-heptandionat).
Zum Beispiel wird in dem Fall, in dem ein Siliziumoxidfilm mittels einer Abscheidungsvorrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, Hexachlordisilan an eine Oberfläche adsorbiert, auf der ein Film ausgebildet wird, das in dem Adsorbat enthaltene Chlor wird entfernt, und Radikale eines Oxidationsgas (z. B. O₂ oder Distickstoffmonoxid) werden zugeführt, um mit dem Adsorbat zu reagieren.
Zum Beispiel werden in dem Fall, in dem ein Wolframfilm mittels einer Abscheidungsvorrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, ein WF₆-Gas und ein B₂H₆-Gas nacheinander mehrfach eingeführt, um einen anfänglichen Wolframfilm auszubilden, und dann werden ein WF₆-Gas und ein H₂-Gas gleichzeitig eingeführt, so dass ein Wolframfilm ausgebildet wird. Es sei angemerkt, dass ein SiH₄-Gas anstelle eines B₂H₆-Gases verwendet werden kann.
Zum Beispiel werden in dem Fall, in dem ein Oxidhalbleiterfilm, z. B. ein In-Ga-Zn-O-Film, mittels einer Abscheidungsvorrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, ein In(CH₃)₃-Gas und ein O₃-Gas nacheinander mehrfach eingeführt, um eine InO-Schicht auszubilden, ein Ga(CH₃)₃-Gas und ein O₃-Gas werden gleichzeitig eingeführt, um eine GaO-Schicht auszubilden, und dann werden ein Zn(CH₃)₂-Gas und ein O₃-Gas gleichzeitig eingeführt, um eine ZnO-Schicht auszubilden. Es sei angemerkt, dass die Reihenfolge dieser Schichten nicht auf dieses Beispiel beschränkt ist. Eine Mischverbindungsschicht, wie z. B. eine In-Ga-O-Schicht, eine In-Zn-O-Schicht oder eine Ga-Zn-O-Schicht, kann durch Mischen dieser Gase ausgebildet werden. Es sei angemerkt, dass ein H₂O-Gas, das durch Bubbling (Sprudeln oder Aufwallen) mit einem Inertgas, wie z. B. Ar, erhalten wird, statt eines O₃-Gases verwendet werden kann; es ist jedoch bevorzugt, ein O₃-Gas zu verwenden, da es keinen H enthält. Statt eines In(CH₃)₃-Gases kann ein In(C₂H₅)₃-Gas verwendet werden. Statt eines Ga(CH₃)₃-Gases kann ein Ga(C₂H₅)₃-Gas verwendet werden. Darüber hinaus kann ein Zn(CH₃)₂-Gas verwendet werden.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 4)
Bei dieser Ausführungsform wird ein Oxidhalbleiterfilm beschrieben, der für einen Transistor einer Ausführungsform der vorliegenden Erfindung verwendet werden kann.
In dieser Beschreibung bedeutet der Begriff „parallel”, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich –10° und kleiner als oder gleich 10° ist, und umfasst daher auch den Fall, in dem der Winkel größer als oder gleich –5° und kleiner als oder gleich 5° ist. Zusätzlich bedeutet der Begriff „senkrecht”, dass ein Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich 80° und kleiner als oder gleich 100° ist, und umfasst daher auch den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist.
In dieser Beschreibung sind trigonale und rhomboedrische Kristallsysteme in einem hexagonalen Kristallsystem enthalten.
Ein Oxidhalbleiterfilm wird grob in einen einkristallinen Oxidhalbleiterfilm und in einen nicht-einkristallinen Oxidhalbleiterfilm klassifiziert. Der nicht-einkristalline Oxidhalbleiterfilm umfasst einen kristallinen Oxidhalbleiterfilm mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor film, CAAC-OS-Film), einen polykristallinen Oxidhalbleiterfilm, einen mikrokristallinen Oxidhalbleiterfilm, einen amorphen Oxidhalbleiterfilm und dergleichen.
Zuerst wird ein CAAC-OS-Film beschrieben.
Der CAAC-OS-Film ist einer von Oxidhalbleiterfilmen, der eine Mehrzahl von Kristallteilen mit Ausrichtung bezüglich der c-Achse aufweist.
In einem Transmissionselektronenmikroskop-(TEM-)Bild des CAAC-OS-Films wird eine Grenze zwischen Kristallteilen, das heißt eine Korngrenze, nicht deutlich beobachtet. Folglich ist es weniger wahrscheinlich, dass in dem CAAC-OS-Film eine Verringerung der Elektronenbeweglichkeit wegen der Korngrenze auftritt.
Nach dem TEM-Bild des CAAC-OS-Films, der in einer Richtung im Wesentlichen parallel zu einer Probenoberfläche beobachtet wird (Querschnitts-TEM-Bild (cross-sectional TEM image)), sind Metallatome auf eine geschichtete Weise in den Kristallteilen angeordnet. Jede Lage der Metallatome weist eine Gestalt auf, die eine Oberfläche, über welcher der CAAC-OS-Film ausgebildet ist (eine Oberfläche, über welcher der CAAC-OS-Film ausgebildet ist, wird nachstehend als Bildungsoberfläche bezeichnet), oder eine nach oben weisende Oberfläche des CAAC-OS-Films widergespiegelt, und jede Lage ist parallel zu der Bildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS-Films angeordnet.
Andererseits sind nach dem TEM-Bild des CAAC-OS-Films, der in einer Richtung im Wesentlichen senkrecht zur Probenoberfläche beobachtet wird (Draufsicht-TEM-Bild (plan-view TEM image)), Metallatome in einer dreieckigen oder hexagonalen Konfiguration in den Kristallteilen angeordnet. Zwischen verschiedenen Kristallteilen gibt es jedoch keine Regelmäßigkeit der Anordnung der Metallatome.
16A ist ein Querschnitts-TEM-Bild eines CAAC-OS-Films. 16B ist ein Querschnitts-TEM-Bild, das durch Vergrößerung des Bildes in 16A erhalten wird. In 16B ist eine Atomanordnung zum leichteren Verständnis markiert.
16C ist lokale Fourier-Transformationsbilder (local Fourier transform images) der Bereiche, die in 16A zwischen A und O und zwischen O und A' liegen und jeweils von einem Kreis (dessen Durchmesser etwa 4 nm ist) umgeben sind. Eine Ausrichtung bezüglich der c-Achse kann in jedem Bereich in 16C beobachtet werden. Die Richtung der c-Achse zwischen A und O unterscheidet sich von derjenigen zwischen O und A', was darauf hindeutet, dass sich ein Korn in dem Bereich zwischen A und O von demjenigen zwischen O und A' unterscheidet. Zusätzlich verändert sich der Winkel der c-Achse zwischen A und O stetig und allmählich: zum Beispiel 14,3°, 16,6° und 26,4°. In ähnlicher Weise verändert sich der Winkel der c-Achse zwischen O und A' stetig: zum Beispiel –18,3°, –17,6° und –15,9°.
Es sei angemerkt, dass in einem Elektronenbeugungsbild (electron diffraction pattern) des CAAC-OS-Films Punkte (helle Punkte), die eine Ausrichtung darstellen, gezeigt sind. Wenn beispielsweise eine Elektronenbeugung mit einem Elektronenstrahl, der einen Durchmesser von 1 nm oder mehr und 30 nm oder weniger aufweist (eine solche Elektronenbeugung wird auch als Nanostrahl-Elektronenbeugung bezeichnet), an der nach oben weisenden Oberfläche des CAAC-OS-Films durchgeführt wird, werden Punkte beobachtet (siehe 17A).
Aus den Ergebnissen des Querschnitts-TEM-Bildes und des Draufsicht-TEM-Bildes findet man eine Ausrichtung in den Kristallteilen in dem CAAC-OS-Film.
Die meisten Kristallteile in dem CAAC-OS-Film passen jeweils in einen Würfel mit einer Kantenlänge von weniger als 100 nm. Deshalb gibt es einen Fall, in dem ein Kristallteil in dem CAAC-OS-Film in einen Würfel mit einer Kantenlänge von weniger als 10 nm, weniger als 5 nm oder weniger als 3 nm passt. Es sei angemerkt, dass dann, wenn eine Mehrzahl von Kristallteilen in dem CAAC-OS-Film miteinander verbunden wird, ein großer Kristallbereich mitunter gebildet wird. Zum Beispiel wird ein Kristallbereich mit einer Fläche von 2500 nm² oder mehr, 5 μm² oder mehr oder 1000 μm² oder mehr in einigen Fällen im Draufschicht-TEM-Bild beobachtet.
Ein CAAC-OS-Film wird einer Strukturanalyse mittels einer Röntgenbeugungs-(X-ray diffraction, XRD-)Vorrichtung unterzogen. Wenn beispielsweise der CAAC-OS-Film, der einen InGaZnO₄-Kristall enthält, durch ein Out-of-Plane-Verfahren (out-of-plane method) analysiert wird, erscheint ein Peak oft bei einem Beugungswinkel (2θ) von zirka 31°. Dieser Peak stammt aus der (009)-Ebene des InGaZnO₄-Kristalls, was darauf hindeutet, dass Kristalle in dem CAAC-OS-Film eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung im Wesentlichen senkrecht zu der Bildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS-Films ausgerichtet sind.
Andererseits erscheint dann, wenn der CAAC-OS-Film durch ein In-Plane-Verfahren (in-plane method) analysiert wird, bei dem ein Röntgenstrahl auf eine Probe in einer Richtung im Wesentlichen senkrecht zur c-Achse einfällt, oft ein Peak bei 2θ von zirka 56°. Dieser Peak stammt aus der (110)-Ebene des InGaZnO₄-Kristalls. Hier wird die Analyse (ϕ-Scan) unter Bedingungen durchgeführt, wobei die Probe um einen Normalenvektor einer Probenoberfläche als Achse (ϕ-Achse) gedreht wird, wobei 2θ auf zirka 56° festgelegt wird. In dem Fall, in dem die Probe ein einkristalliner Oxidhalbleiterfilm aus InGaZnO₄ ist, erscheinen sechs Peaks. Die sechs Peaks stammen aus Kristallebenen, die der (110)-Ebene entsprechen. Dagegen wird im Fall eines CAAC-OS-Films ein Peak nicht deutlich beobachtet, auch wenn ein ϕ-Scan durchgeführt wird, wobei 2θ auf zirka 56° festgelegt wird.
Nach den obigen Ergebnissen sind in dem CAAC-OS-Film mit Ausrichtung bezüglich der c-Achse die c-Achsen in einer Richtung parallel zu einem Normalenvektor einer Bildungsoberfläche oder einem Normalenvektor einer nach oben weisenden Oberfläche ausgerichtet, während die Richtungen der a-Achsen und b-Achsen zwischen Kristallteilen verschieden sind. Jede Metallatomlage, die im Querschnitts-TEM-Bild als auf eine geschichtete Weise angeordnet beobachtet wird, entspricht daher einer Ebene parallel zur a-b-Ebene des Kristalls.
Es sei angemerkt, dass der Kristallteil gleichzeitig mit einer Abscheidung des CAAC-OS-Films gebildet wird oder durch eine Kristallisierungsbehandlung, wie z. B. eine Wärmebehandlung, gebildet wird. Wie zuvor beschrieben, ist die c-Achse des Kristalls in einer Richtung parallel zu einem Normalenvektor einer Bildungsoberfläche oder einem Normalenvektor einer nach oben weisenden Oberfläche ausgerichtet. Deshalb könnte beispielsweise in dem Fall, in dem die Form des CAAC-OS-Films durch Ätzen oder dergleichen verändert wird, die c-Achse nicht immer parallel zu einem Normalenvektor einer Bildungsoberfläche oder einem Normalenvektor einer nach oben weisenden Oberfläche des CAAC-OS-Films sein.
In dem CAAC-OS-Film ist die Verteilung der Kristallteile mit Ausrichtung bezüglich der c-Achse nicht unbedingt gleichmäßig. Zum Beispiel ist in dem Fall, in dem das Kristallwachstum zum Ausbilden der Kristallteile des CAAC-OS-Films von der Nachbarschaft der nach oben weisenden Oberfläche des Films aus beginnt, der Anteil der Kristallteile mit Ausrichtung bezüglich der c-Achse in der Nähe der nach oben weisenden Oberfläche unter Umständen höher als derjenige in der Nähe der Bildungsoberfläche. Ferner kann bei einem Verunreinigungszusatz zu dem CAAC-OS-Film ein Bereich, dem die Verunreinigung zugesetzt wird, verändert werden, und es könnte der Anteil der Kristallteile mit Ausrichtung bezüglich der c-Achse in dem CAAC-OS-Film in Abhängigkeit von Orten variieren.
Es sei angemerkt, dass dann, wenn der einen InGaZnO₄-Kristall enthaltende CAAC-OS-Film durch ein Out-of-Plane-Verfahren analysiert wird, auch ein Peak zusätzlich zu dem Peak bei 2θ von zirka 31° beobachtet werden kann, wenn 2θ bei zirka 36° liegt. Der Peak bei 2θ von zirka 36° deutet darauf hin, dass ein Kristall ohne Ausrichtung bezüglich der c-Achse in einem Teil des CAAC-OS-Films enthalten ist. Es ist bevorzugt, dass bei dem CAAC-OS-Film ein Peak bei 2θ von zirka 31° erscheint und dass kein Peak bei 2θ von zirka 36° erscheint.
Der CAAC-OS-Film ist ein Oxidhalbleiterfilm mit einer niedrigen Verunreinigungskonzentration. Die Verunreinigung ist ein Element, das verschieden von den Hauptkomponenten des Oxidhalbleiterfilms ist, wie z. B. Wasserstoff, Kohlenstoff, Silizium oder ein Übergangsmetallelement. Im Besonderen stört ein Element, das höhere Bindungsstärke an Sauerstoff aufweist als ein in dem Oxidhalbleiterfilm enthaltenes Metallelement, wie z. B. Silizium, die Atomanordnung des Oxidhalbleiterfilms, indem es Sauerstoff von dem Oxidhalbleiterfilm entzieht, und reduziert die Kristallinität. Außerdem hat ein Schwermetall, wie z. B. Eisen oder Nickel, Argon, Kohlendioxid oder dergleichen einen großen Atomradius (molekularen Radius) und stört daher die Atomanordnung des Oxidhalbleiterfilms und reduziert die Kristallinität, wenn es in dem Oxidhalbleiterfilm enthalten ist. Es sei angemerkt, dass die Verunreinigung, die in dem Oxidhalbleiterfilm enthalten ist, als Einfangstelle für Ladungsträger oder als Ladungsträgererzeugungsquelle dienen könnte.
Der CAAC-OS-Film ist ein Oxidhalbleiterfilm mit einer niedrigen Dichte der Defektzustände (defect states). In einigen Fällen dienen Sauerstofffehlstellen in dem Oxidhalbleiterfilm als Einfangstellen für Ladungsträger oder als Ladungsträgererzeugungsquellen, wenn Wasserstoff dorthin eingefangen wird.
Der Zustand, in dem die Verunreinigungskonzentration und die Dichte der Defektzustände niedrig sind (die Anzahl der Sauerstofffehlstellen klein ist), wird als „hochreiner intrinsischer” oder „im Wesentlichen hochreiner intrinsischer” Zustand bezeichnet. Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist nur wenige Ladungsträgererzeugungsquellen auf und kann deshalb eine niedrige Ladungsträgerdichte aufweisen. Deshalb hat ein Transistor, der den Oxidhalbleiterfilm beinhaltet, selten eine negative Schwellenspannung (er verhält sich kaum „normalerweise eingeschaltet” (normally on)). Der hochreine intrinsische oder im Wesentlichen hochreine intrinsische Oxidhalbleiterfilm weist nur wenige Einfangstellen für Ladungsträger auf. Folglich weist der Transistor, der den Oxidhalbleiterfilm beinhaltet, geringe Schwankungen der elektrischen Eigenschaften und hohe Zuverlässigkeit auf. Elektrische Ladungen, die von den Einfangstellen für Ladungsträger in dem Oxidhalbleiterfilm eingefangen werden, brauchen lange Zeit, bis sie freigegeben werden, und könnten sich wie feste elektrische Ladungen verhalten. Daher weist in einigen Fällen der Transistor, der den Oxidhalbleiterfilm mit einer hohen Verunreinigungskonzentration und einer hohen Dichte der Defektzustände beinhaltet, instabile elektrische Eigenschaften auf.
Unter Verwendung des CAAC-OS-Films für einen Transistor sind Schwankungen der elektrischen Eigenschaften des Transistors, die auf eine Bestrahlung mit sichtbarem Licht oder UV-Licht zurückzuführen sind, gering.
Als nächstes wird ein mikrokristalliner Oxidhalbleiterfilm beschrieben.
In einem Bild, das mit dem TEM aufgenommen wird, kann man in einigen Fällen keinen deutlichen Kristallteil in dem mikrokristallinen Oxidhalbleiterfilm finden. In den meisten Fällen ist die Größe eines Kristallteils, der in dem mikrokristallinen Oxidhalbleiterfilm enthalten ist, größer als oder gleich 1 nm und kleiner als oder gleich 100 nm oder größer als oder gleich 1 nm und kleiner als oder gleich 10 nm. Ein Mikrokristall mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm oder einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm wird insbesondere als Nanokristall (nanocrystal, nc) bezeichnet. Ein Oxidhalbleiterfilm, der einen Nanokristall enthält, wird als nc-OS-(nanokristalliner Oxidhalbleiter-)Film bezeichnet. In einem Bild des nc-OS-Films, das beispielsweise mit dem TEM aufgenommen wird, wird in einigen Fällen eine Kristallkorngrenze nicht deutlich erkannt.
In dem nc-OS-Film weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, im Besonderen ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen verschiedenen Kristallteilen in dem nc-OS-Film. Daher wird die Ausrichtung des ganzen Films nicht beobachtet. Deshalb kann man in einigen Fällen in Abhängigkeit von einem Analyseverfahren den nc-OS-Film von einem amorphen Oxidhalbleiterfilm nicht unterscheiden. Wenn beispielsweise der nc-OS-Film einer Strukturanalyse durch ein Out-of-Plane-Verfahren mittels einer XRD-Vorrichtung unterzogen wird, wobei ein Röntgenstrahl mit einem Durchmesser verwendet wird, der größer ist als der Durchmesser eines Kristallteils, erscheint kein Peak, der eine Kristallebene darstellt. Ferner ist ein Halo-Muster (halo pattern) in einem Feinbereichs-(selected-area)Elektronenbeugungsbild des nc-OS-Films gezeigt, welches unter Verwendung eines Elektronstrahls mit einem Probendurchmesser (z. B. 50 nm oder größer), der größer ist als der Durchmesser eines Kristallteils, aufgenommen wird. Indessen sind Punkte in einem Nanostrahl-Elektronenbeugungsbild des nc-OS-Films gezeigt, welches unter Verwendung eines Elektronstrahls mit einem Probendurchmesser, der nahe oder kleiner als die Größe eines Kristallteils ist, aufgenommen wird. In einem Nanostrahl-Elektronenbeugungsbild des nc-OS-Films sind ferner in einigen Fällen Bereiche mit hoher Leuchtdichte in Kreisform (Ringform) gezeigt. In einem Nanostrahl-Elektronenbeugungsbild des nc-OS-Films ist außerdem in einigen Fällen eine Mehrzahl von Punkten in einem ringförmigen Bereich gezeigt (siehe 17B).
Der nc-OS-Film ist ein Oxidhalbleiterfilm, der im Vergleich zu einem amorphen Oxidhalbleiterfilm hohe Regelmäßigkeit aufweist. Deshalb weist der nc-OS-Film eine niedrigere Dichte der Defektzustände auf als ein amorpher Oxidhalbleiterfilm. Es sei angemerkt, dass es keine Regelmäßigkeit der Kristallausrichtung zwischen verschiedenen Kristallteilen in dem nc-OS-Film gibt. Daher weist der nc-OS-Film eine höhere Dichte der Defektzustände auf als der CAAC-OS-Film.
Es sei angemerkt, dass ein Oxidhalbleiterfilm ein mehrschichtiger Film sein kann, der beispielsweise zwei oder mehr Filme aus einem amorphen Oxidhalbleiterfilm, einem mikrokristallinen Oxidhalbleiterfilm und einem CAAC-OS-Film umfasst.
In dem Fall, in dem ein Oxidhalbleiterfilm eine Mehrzahl von Strukturen hat, können die Strukturen in einigen Fällen unter Verwendung einer Nanostrahl-Elektronenbeugung analysiert werden.
17C stellt ein Transmissionselektronenbeugungsmessgerät dar, das beinhaltet: eine Elektronenkanonenkammer 10; ein optisches System 12 unterhalb der Elektronenkanonenkammer 10; eine Probenkammer 14 unterhalb des optischen Systems 12; ein optisches System 16 unterhalb der Probenkammer 14; eine Beobachtungskammer 20 unterhalb des optischen Systems 16; eine Kamera 18, die in der Beobachtungskammer 20 installiert ist; und eine Filmkammer 22 unterhalb der Beobachtungskammer 20. Die Kamera 18 ist derart angeordnet, dass sie sich auf die Innenseite der Beobachtungskammer 20 richtet. Es sei angemerkt, dass die Filmkammer 22 nicht notwendigerweise bereitgestellt ist.
17D stellt eine Innenstruktur des Transmissionselektronenbeugungsmessgerät in 17C dar. Bei dem Transmissionselektronenbeugungsmessgerät wird eine Substanz 28, die in der Probenkammer 14 positioniert ist, mit Elektronen, die von einer in der Elektronenkanonenkammer 10 installierten Elektronenkanone emittiert werden, über das optische System 12 bestrahlt. Elektronen, die durch die Substanz 28 hindurch treten, fallen über das optische System 16 auf eine fluoreszierende Platte 32 ein, die in der Beobachtungskammer 20 angeordnet ist. Auf der fluoreszierenden Platte 32 erscheint ein Muster, das der Intensität der einfallenden Elektronen entspricht, was eine Messung eines Transmissionselektronenbeugungsbildes ermöglicht.
Die Kamera 18 ist derart installiert, dass sie der fluoreszierenden Platte 32 zugewandt ist, und kann ein Bild eines Musters aufnehmen, das auf der fluoreszierenden Platte 32 erscheint. Ein Winkel, der von einer geraden Linie, die durch das Zentrum einer Linse der Kamera 18 und das Zentrum der fluoreszierenden Platte 32 verläuft, und einer oberen Oberfläche der fluoreszierenden Platte 32 gebildet ist, ist beispielsweise 15° oder mehr und 80° oder weniger, 30° oder mehr und 75° oder weniger oder 45° oder mehr und 70° oder weniger. Mit der Verringerung des Winkels wird eine Verzerrung des Transmissionselektronenbeugungsbildes größer, das mit der Kamera 18 aufgenommen wird. Es sei angemerkt, dass die Verzerrung eines erhaltenen Transmissionselektronenbeugungsbildes korrigiert werden kann, wenn der Winkel im Voraus ermittelt wird. Es sei angemerkt, dass die Filmkammer 22 mit der Kamera 18 versehen sein kann. Die Kamera 18 kann beispielsweise in der Filmkammer 22 derart eingesetzt sein, dass sie der Einfallsrichtung von Elektronen 24 entgegengesetzt liegt. In diesem Fall kann ein Transmissionselektronenbeugungsbild mit weniger Verzerrung von der Rückseite der fluoreszierenden Platte 32 aufgenommen werden.
Ein Halter zum Befestigen der Substanz 28, die eine Probe ist, ist in der Probenkammer 14 angeordnet. Der Halter lässt Elektronen durch, die durch die Substanz 28 hindurch treten. Der Halter kann beispielsweise eine Funktion zum Bewegen der Substanz 28 in die Richtung der X-, Y- und Z-Achse aufweisen. Die Bewegungsfunktion des Halters kann eine Genauigkeit der Bewegung der Substanz aufweisen, die beispielsweise im Bereich von 1 nm bis 10 nm, 5 nm bis 50 nm, 10 nm bis 100 nm, 50 nm bis 500 nm und 100 nm bis 1 μm liegt. Der Bereich wird vorzugsweise auf einen optimalen Bereich für die Struktur der Substanz 28 eingestellt.
Anschließend wird ein Messverfahren eines Transmissionselektronenbeugungsbildes einer Substanz durch das oben beschriebene Messgerät mit Transmissionselektronenbeugung beschrieben.
Zum Beispiel können Veränderungen der Struktur einer Substanz beobachtet werden, indem, wie in 17D dargestellt, die Bestrahlungsposition der Elektronen 24, d. h. eines Nanostrahls, auf der Substanz verändert (abgetastet) wird. Dabei wird dann, wenn die Substanz 28 ein CAAC-OS-Film ist, ein Beugungsbild in 17A beobachtet. Wenn die Substanz 28 ein nc-OS-Film ist, wird ein Beugungsbild in 17B beobachtet.
Auch wenn die Substanz 28 ein CAAC-OS-Film ist, wird in einigen Fällen ein Beugungsbild, das demjenigen eines nc-OS-Films oder dergleichen ähnlich ist, teilweise beobachtet. Ob ein CAAC-OS-Film günstig ist, kann man deshalb aus dem Anteil eines Bereichs, in dem ein Beugungsbild eines CAAC-OS-Films beobachtet wird, in einer vorbestimmten Fläche (auch als CAAC-Anteil bezeichnet) bestimmen. Im Fall eines hochqualitativen CAAC-OS-Films ist der CAAC-Anteil beispielsweise höher als oder gleich 50%, bevorzugt höher als oder gleich 80%, stärker bevorzugt höher als oder gleich 90%, noch stärker bevorzug höher als oder gleich 95%. Es sei angemerkt, dass der Anteil eines Bereichs, in dem ein Beugungsbild, das sich von demjenigen eines CAAC-OS-Films unterscheidet, beobachtet wird, als Nicht-CAAC-Anteil bezeichnet wird.
Transmissionselektronenbeugungsbilder wurden beispielhaft erhalten, indem eine nach oben weisende Oberfläche einer Probe mit einem CAAC-OS-Film, der gleich nach der Abscheidung erhalten wurde (als „wie gesputtert” dargestellt), und eine nach oben weisende Oberfläche einer Probe mit einem CAAC-OS-Film abgetastet wurden, der einer Wärmebehandlung bei 450°C in einer Sauerstoff enthaltenden Atmosphäre unterzogen wurde. Der CAAC-Anteil wurde hier derart ermittelt, dass Beugungsbilder durch Abtasten für 60 Sekunden mit einer Rate von 5 nm/s beobachtet wurden und dass die erhaltenen Beugungsbilder alle 0,5 Sekunden in Standbilder umgewandelt wurden. Es sei angemerkt, dass als Elektronenstrahl ein Nanostrahl mit einem Probendurchmesser von 1 nm verwendet wurde. Die vorstehende Messung wurde an sechs Proben durchgeführt. Der CAAC-Anteil wurde unter Verwendung des Durchschnittswertes der sechs Proben berechnet.
18A zeigt den CAAC-Anteil in jeder Probe. Der CAAC-Anteil des CAAC-OS-Films, der gleich nach der Abscheidung erhalten wurde, betrug 75,7% (der Nicht-CAAC-Anteil betrug 24,3%). Der CAAC-Anteil des CAAC-OS-Films, welcher der Wärmebehandlung bei 450°C unterzogen wurde, betrug 85,3% (der Nicht-CAAC-Anteil betrug 14,7%). Diese Ergebnisse zeigen, dass der CAAC-Anteil, der nach der Wärmebehandlung bei 450°C erhalten wird, höher ist als der CAAC-Anteil, der gleich nach der Abscheidung erhalten wird. Das heißt, dass eine Wärmebehandlung bei einer hohen Temperatur (z. B. höher als oder gleich 400°C) den Nicht-CAAC-Anteil verringert (den CAAC-Anteil erhöht). Darüber hinaus deuten die obigen Ergebnisse auch darauf hin, dass der CAAC-OS-Film einen hohen CAAC-Anteil selbst dann aufweisen kann, wenn die Temperatur der Wärmebehandlung niedriger als 500°C ist.
Hier handelt es sich bei den meisten Beugungsbildern, die verschieden von dem Beugungsbild eines CAAC-OS-Films sind, um Beugungsbilder, die dem Beugungsbild eines nc-OS-Films ähnlich sind. Außerdem konnte kein amorpher Oxidhalbleiterfilm im Messbereich beobachtet werden. Deshalb legen die obigen Ergebnisse nahe, dass der Bereich mit einer Struktur, die derjenigen eines nc-OS-Films ähnlich ist, durch die Wärmebehandlung unter dem Einfluss der Struktur des angrenzenden Bereichs neu angeordnet wird, wodurch der Bereich zu CAAC wird.
18B und 18C sind Draufsicht-TEM-Bilder des CAAC-OS-Films, der gleich nach der Abscheidung erhalten wurde, bzw. des CAAC-OS-Films, welcher der Wärmebehandlung bei 450°C unterzogen wurde. Ein Vergleich zwischen 18B und 18C zeigt, dass der CAAC-OS-Film, welcher der Wärmebehandlung bei 450°C unterzogen wurde, eine gleichmäßigere Filmqualität aufweist. Das heißt, dass die Wärmebehandlung bei einer hohen Temperatur die Filmqualität des CAAC-OS-Films verbessert.
Durch ein derartiges Messverfahren kann in einigen Fällen die Struktur eines Oxidhalbleiterfilms mit mehreren Strukturen analysiert werden.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 5)
Bei dieser Ausführungsform werden Querschnittsformen in der Kanalbreitenrichtung von Transistoren nach Ausführungsformen der vorliegenden Erfindung und Berechnungsergebnisse ihrer elektrischen Eigenschaften beschrieben.
19A und 19B sowie 20A bis 20C stellen Gerätemodelle dar, die für die Berechnung verwendet werden. 19A ist eine Draufsicht, und ein Querschnitt entlang einer Strichpunktlinie E1-E2 in 19A entspricht 19B. Ein Querschnitt entlang einer Strichpunktlinie E3-E4 in 19A entspricht einer von 20A bis 20C. In einigen Fällen wird die Richtung der Strichpunktlinie E1-E2 als Kanallängsrichtung bezeichnet, und die Richtung der Strichpunktlinie E3-E4 wird als Kanalbreitenrichtung bezeichnet.
Die Gerätemodelle in 19A und 19B sowie 20A bis 20C beinhalten jeweils insbesondere einen Stapel, der über einer isolierenden Schicht 520 liegt und in dem eine erste Oxidhalbleiterschicht 531 und eine zweite Oxidhalbleiterschicht 532 in dieser Reihenfolge ausgebildet sind; eine Source-Elektrodenschicht 540 und eine Drain-Elektrodenschicht 550, welche elektrisch mit einem Teil des Stapels verbunden sind; eine dritte Oxidhalbleiterschicht 533, die einen Teil des Stapels, einen Teil der Source-Elektrodenschicht 540 und einen Teil der Drain-Elektrodenschicht 550 bedeckt; und einen Gate-Isolierfilm 560 und eine Gate-Elektrodenschicht 570, welche einen Teil des Stapels, einen Teil der Source-Elektrodenschicht 540, einen Teil der Drain-Elektrodenschicht 550 und die dritte Oxidhalbleiterschicht 533 überlappen.
Man geht davon aus, dass die Gerätemodelle die Struktur des bei den vorstehenden Ausführungsformen beschriebenen Transistors 103 haben, und die Materialien, die für den Transistor 103 verwendet werden, können als Materialien der entsprechenden Bestandteile der Gerätemodelle verwendet werden. Es sei angemerkt, dass n⁺-Bereiche, die als Source-Bereich 541 und Drain-Bereich 551 dienen, in der zweiten Oxidhalbleiterschicht 532 bereitgestellt sind.
20A stellt ein Gerätemodell (DM1) dar, bei dem ein Querschnitt der zweiten Oxidhalbleiterschicht 532 in der Kanalbreitenrichtung rechteckig ist. 20B stellt ein Gerätemodell (DM2) dar, bei dem ein Querschnitt der zweiten Oxidhalbleiterschicht 532 in der Kanalbreitenrichtung trapezförmig ist. 20C stellt ein Gerätemodell (DM3) dar, bei dem ein Querschnitt der zweiten Oxidhalbleiterschicht 532 in der Kanalbreitenrichtung dreieckig ist. Bei jedem der drei Gerätemodelle ist die Höhe H der zweiten Oxidhalbleiterschicht 532 gleich der Breite eines Bereichs, in dem die zweite Oxidhalbleiterschicht 532 in Kontakt mit der ersten Oxidhalbleiterschicht 531 steht (Kanalbreite (W)).

Die gemeinsamen Werte in Tabelle 1 werden für die Berechnung der drei Gerätemodelle verwendet. Für die Berechnung wird eine Sentaurus Device verwendet, die von Synopsys Inc. hergestellt wird. Die Berechnung wird unter der Annahme durchgeführt, dass es weder einen Haftterm noch einen Gate-Leckstrom gibt. [Tabelle 1]

Struktur	Kanallänge (L)	60	nm
	Länge der zweiten Oxidhalbleiterschicht (L-Richtung)	160	nm
	Kanalbreite (W)	40	nm
	Querschnittsform in Kanalbreitenrichtung	Rechteckig, trapezförmig oder dreieckig	-
Gate-Isolierfilm (560)	Relative Permittivität	4,1	-
Gate-Isolierfilm (560)	Filmdicke	10	nm
Dritte Oxidhalbleiterschicht (533)	Zusammensetzung	IGZO (1:3:2)	-
	Elektronenaffinität	4,4	eV
	Eg	3,6	eV
	Relative Permittivität	15	-
	Donatordichte	6,6E–09	cm^–3
	Elektronenbeweglichkeit	0,1	cm²/Vs
	Löcherbeweglichkeit	0,01	cm²/Vs
	Effektive Zustandsdichte im Leitungsband (Nc)	5,0E+18	cm^–3
	Effektive Zustandsdichte im Valenzband (Nv)	5,0E+18	cm^–3
	Filmdicke	5	nm
Zweite	Zusammensetzung	IGZO (1:1:1)	-
	Elektronenaffinität	4,6	eV
	Eg	3,2	eV
	Relative Permittivität	15	-
	Donatordichte	6,6E–09	cm^–3
	Donatordichte (n⁺-Schicht)	5,0E+18	cm^–3
Oxidhalbleiterschicht (532)	Elektronenbeweglichkeit	15	cm²/Vs
	Löcherbeweglichkeit	0,01	cm²/Vs
	Effektive Zustandsdichte im Leitungsband (Nc)	5,0E+18	cm^–3
	Effektive Zustandsdichte im Valenzband (Nv)	5,0E+18	cm^–3
	Filmdicke	60	nm
Erste Oxidhalbleiterschicht (531)	Zusammensetzung	IGZO (1:3:2)	-
Erste Oxidhalbleiterschicht (531)	Filmdicke	10	nm
Isolierende Schicht (520)	Relative Permittivität	4,1	-
Isolierende Schicht (520)	Filmdicke	400	nm
Gate-Elektrodenschicht (570)	Austrittsarbeit	5	eV
Source-Elektrodenschicht (540) und Drain-Elektrodenschicht (550)	Austrittsarbeit	4,6	eV
	Breite	> W	-
Tiefe der n⁺-Schichten (541, 551)		Gesamte Filmdicke in Richtung der zweiten Oxidhalbleiterschicht	nm

Bei jedem der Gerätemodelle bedeckt, ähnlich wie bei dem Transistor einer Ausführungsform der vorliegenden Erfindung, die Gate-Elektrodenschicht 570 die zweite Oxidhalbleiterschicht 532, in der ein Kanal gebildet wird. Die Differenz X zwischen dem Niveau einer Ebene, an der die zweite Oxidhalbleiterschicht 532 in Kontakt mit der ersten Oxidhalbleiterschicht 531 steht, und dem Niveau einer Ebene, an der die Gate-Elektrodenschicht 570 in Kontakt mit dem Gate-Isolierfilm 560 in der Nähe einer Seitenfläche der ersten Oxidhalbleiterschicht 531 steht, ist 20 nm.
Man geht auch davon aus, dass es sich bei jeder der ersten und dritten Oxidhalbleiterschicht 531 und 533 um einen IGZO-Film handelt, der ein Atomverhältnis von In zu Ga und Zn von 1:3:2 aufweist, und dass es sich bei der zweiten Oxidhalbleiterschicht 532 um einen IGZO-Film handelt, der ein Atomverhältnis von In zu Ga und Zn von 1:1:1 aufweist.
21 zeigt Id-Vg-Eigenschaften der Gerätemodelle, die durch die Berechnung unter den vorstehenden Bedingungen erhalten werden. Nach 21 weist DM1 den höchsten Durchlassstrom (Stromwert bei Vg = Vth + 1,5 V) auf; DM2, den zweithöchsten; und DM3, den dritthöchsten (DM3 < DM2 < DM1). Bezüglich des S-Wertes und der Schwellenspannung (Vth) werden die Tendenzen gezeigt, die der Tendenz des Durchlassstroms gegenläufig sind.
Tabelle 2 zeigt die relativen Werte der Querschnittsfläche eines Kanals, der effektiven Kanalbreite und des Durchlassstroms von DM2 und DM3, wobei die Werte von DM1 als 1 angenommen werden. Es sei angemerkt, dass die Querschnittsfläche des Kanals der Querschnittsfläche der zweiten Oxidhalbleiterschicht 532 entspricht und dass die effektive Kanalbreite der Länge eines Bereichs der zweiten Oxidhalbleiterschicht 532 entspricht, der in Kontakt mit der dritten Oxidhalbleiterschicht 533 steht. [Tabelle 2]

Querschnittsfläche des Kanals effektive Kanalbreite Durchlassstrom (Vg = Vth + 1,5 V)

DM1 (rechteckig) 1 1 1

DM2 (trapezförmig) 0,75 0,89 0,94

DM3 (dreieckig) 0,5 0,79 0,84
Tabelle 2 zeigt, dass das Verhältnis des Durchlassstroms nahe am Verhältnis der effektiven Kanalbreite liegt. Das liegt daran, dass der Anteil des Stroms, der an einer Oberfläche der zweiten Oxidhalbleiterschicht 532 fließt, zusammen mit der Gate-Spannung zunimmt, die den Durchlassstrom definiert.
Für die detaillierte Untersuchung wird eine Berechnung mit Gerätemodellen, welche die gleiche Querschnittsfläche eines Kanals aufweisen, und mit Gerätemodellen durchgeführt, welche die gleiche effektive Kanalbreite aufweisen. Es sei angemerkt, dass jedes der Gerätemodelle einen rechteckigen, trapezförmigen oder dreieckigen Querschnitt in der Kanalbreitenrichtung aufweist.
Gerätemodelle in 22A bis 22C weisen die gleiche Querschnittsfläche eines Kanals auf. 22A stellt ein Gerätemodell (DM4) dar, bei dem ein Querschnitt der zweiten Oxidhalbleiterschicht 532 in der Kanalbreitenrichtung rechteckig ist. 22B stellt ein Gerätemodell (DM5) dar, bei dem ein Querschnitt der zweiten Oxidhalbleiterschicht 532 in der Kanalbreitenrichtung trapezförmig ist. 22C stellt ein Gerätemodell (DM6) dar, bei dem ein Querschnitt der zweiten Oxidhalbleiterschicht 532 in der Kanalbreitenrichtung dreieckig ist. Wenn die Querschnittsflächen der Kanäle von DM4, DM5 und DM6 S1, S2 bzw. S3 sind, ist die Gleichung S1 = S2 = S3 erfüllt. Die drei Gerätemodelle weisen die gleiche Breite eines Bereichs auf, in dem die zweite Oxidhalbleiterschicht 532 in Kontakt mit der ersten Oxidhalbleiterschicht 531 steht (Kanalbreite (W)); jedoch weisen sie verschiedene Höhen H der zweiten Oxidhalbleiterschicht 532 auf, nämlich DM4 < DM5 < DM6. In diesem Fall wird die Beziehung zwischen den effektiven Kanalbreiten von DM4, DM5 und DM6 durch die Ungleichung DM4 < DM5 < DM6 dargestellt.
Gerätemodelle in 23A bis 23C weisen die gleiche effektive Kanalbreite auf. 23A stellt ein Gerätemodell (DM7) dar, bei dem ein Querschnitt der zweiten Oxidhalbleiterschicht 532 in der Kanalbreitenrichtung rechteckig ist. 23B stellt ein Gerätemodell (DM8) dar, bei dem ein Querschnitt der zweiten Oxidhalbleiterschicht 532 in der Kanalbreitenrichtung trapezförmig ist. 23C stellt ein Gerätemodell (DM9) dar, bei dem ein Querschnitt der zweiten Oxidhalbleiterschicht 532 in der Kanalbreitenrichtung dreieckig ist. Wenn die effektiven Kanalbreiten von DM7, DM8 und DM9 R1, R2 bzw. R3 sind, ist die Gleichung R1 = R2 = R3 erfüllt. Die drei Gerätemodelle weisen die gleiche Breite eines Bereichs auf, in dem die zweite Oxidhalbleiterschicht 532 in Kontakt mit der ersten Oxidhalbleiterschicht 531 steht (Kanalbreite (W)); jedoch weisen sie verschiedene Höhen H der zweiten Oxidhalbleiterschicht 532 auf, nämlich DM7 < DM8 < DM9. In diesem Fall wird die Beziehung zwischen den Querschnittsflächen der Kanäle von DM7, DM8 und DM9 durch die Ungleichung DM9 < DM8 < DM7 dargestellt.
Die Berechnungen werden unter den gleichen Bedingungen für die Werte wie DM1, DM2 und DM3 mit Ausnahme der Bedingung für die Filmdicke der zweiten Oxidhalbleiterschicht 532 durchgeführt.
24 zeigt die durch die Berechnung erhaltenen Id-Vg-Eigenschaften der Gerätemodelle mit der gleichen Querschnittsfläche des Kanals. Tabelle 3 zeigt die relativen Werte der effektiven Kanalbreite und des Durchlassstroms von DM5 und DM6, wobei die Werte von DM4 als 1 angenommen werden. [Tabelle 3]

Querschnittsfläche des Kanals effektive Kanalbreite Durchlassstrom (Vg = Vth + 1,5 V)

DM4 (rechteckig) 1 1 1

DM5 (trapezförmig) 1 1,13 1,19

DM6 (dreieckig) 1 1,52 1,40
Nach 24 und Tabelle 3 verbessern sich der S-Wert und die Vth, während sich die Querschnittsform einem Dreieck nähert. Es wird zusätzlich gezeigt, dass der Durchlassstrom nicht von der Querschnittsfläche des Kanals, sondern von der effektiven Kanalbreite abhängt.
25 zeigt die durch die Berechnung erhaltenen Id-Vg-Eigenschaften der Gerätemodelle mit der gleichen effektiven Kanalbreite. Tabelle 4 zeigt die relativen Werte der Querschnittsfläche des Kanals und des Durchlassstroms von DM8 und DM9, wobei die Werte von DM7 als 1 angenommen werden. [Tabelle 4]

Querschnittsfläche des Kanals effektive Kanalbreite Durchlassstrom (Vg = Vth + 1,5 V)

DM7 (rechteckig) 1 1 1

DM8 (trapezförmig) 0,87 1 1,05

DM9 (dreieckig) 0,65 1 1,04
Nach 25 und Tabelle 4 verbessern sich der S-Wert und die Vth, während sich die Querschnittsform einem Dreieck nähert. Es wird zusätzlich gezeigt, dass der Durchlassstrom nicht von der Querschnittsfläche des Kanals, sondern von der effektiven Kanalbreite abhängt.
Es wird aus den Berechnungsergebnissen herausgefunden, dass die elektrischen Eigenschaften (Durchlassstrom, S-Wert und Vth) eines Transistors verbessert werden können, indem die effektive Kanalbreite vergrößert wird und indem die Querschnittsfläche eines Kanals verkleinert wird. Mit anderen Worten: ein Querschnitt in der Kanalbreitenrichtung ist bevorzugt eher trapezförmig als rechteckig, stärker bevorzugt dreieckig.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 6)
Bei dieser Ausführungsform werden Einflüsse der Kanalbreite eines Transistors einer Ausführungsform der vorliegenden Erfindung auf die elektrischen Eigenschaften berechnet.
Die Berechnungen dieser Ausführungsform werden mit DM1 (rechteckig) und DM3 (dreieckig) der Ausführungsform 5 durchgeführt, welche statt der Kanalbreite (W) in Tabelle 1 eine Kanalbreite (W) von 10 nm bis 100 nm aufweisen. Die sonstigen Berechnungsbedingungen sind gleich denjenigen von DM1 und DM3 der Ausführungsform 5.
Den Berechnungsergebnissen zufolge zeigen 26A und 26B die Abhängigkeit des Durchlassstroms (Vg = Vth + 1,5 V) und des S-Wertes von der Kanalbreite (W).
Sowohl bei DM1 als auch bei DM3 werden die Transistor-Eigenschaften mit der Abnahme der Kanalbreite (W) verbessert; jedoch nimmt der Durchlassstrom ab, wenn die Kanalbreite 10 nm ist.
Deshalb ist die Kanalbreite (W) eines Transistors einer Ausführungsform der vorliegenden Erfindung vorzugsweise größer als 10 nm und kleiner als oder gleich 100 nm.
Um einen im Wesentlichen dreieckigen oder im Wesentlichen trapezförmigen Querschnitt einer Oxidhalbleiterschicht in der Kanalbreitenrichtung zu erzielen, muss eine Maske gleichzeitig geätzt werden. Im Fall einer großen Kanalbreite (W) ist es schwierig, einen im Wesentlichen dreieckigen oder im Wesentlichen trapezförmigen Querschnitt zu erzielen. Folglich ist die Kanalbreite (W) stärker bevorzugt größer als 10 nm und kleiner als oder gleich 60 nm, noch stärker bevorzugt größer als 10 nm und kleiner als oder gleich 40 nm.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 7)
Bei dieser Ausführungsform wird ein Beispiel für eine Schaltung, die den Transistor einer Ausführungsform der vorliegenden Erfindung beinhaltet, unter Bezugnahme auf Zeichnungen beschrieben.
[Querschnittsstruktur]
27A ist eine Querschnittsansicht einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung in 27A beinhaltet in einem unteren Abschnitt einen Transistor 2200, der ein erstes Halbleitermaterial enthält, und in einem oberen Abschnitt einen Transistor 2100, der ein zweites Halbleitermaterial enthält. In 27A ist ein Beispiel veranschaulicht, in dem der Transistor 103, der als Beispiel bei der vorstehenden Ausführungsform beschrieben worden ist, als der das zweite Halbleitermaterial enthaltende Transistor 2100 verwendet wird. Eine Querschnittsansicht der Transistoren in einer Kanallängsrichtung ist auf der linken Seite einer Strichpunktlinie gezeigt, und eine Querschnittsansicht der Transistoren in einer Kanalbreitenrichtung ist auf der rechten Seite der Strichpunktlinie gezeigt.
Hier ist bevorzugt, dass es sich bei dem ersten Halbleitermaterial und dem zweiten Halbleitermaterial um Materialien mit verschiedenen Bandlücken handelt. Es kann sich bei dem ersten Halbleitermaterial beispielsweise um ein Halbleitermaterial handeln, das verschieden von einem Oxidhalbleiter ist (Beispiele für ein derartiges Halbleitermaterial umfassen Silizium (darunter auch gestrecktes Silizium), Germanium, Siliziumgermanium, Siliziumcarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid und einen organischen Halbleiter), und es kann sich bei dem zweiten Halbleitermaterial um einen Oxidhalbleiter handeln. Ein Transistor, bei dem ein Material, das verschieden von einem Oxidhalbleiter ist, wie z. B. einkristallines Silizium, verwendet wird, kann leicht mit hoher Geschwindigkeit arbeiten. Im Gegensatz dazu weist ein Transistor, bei dem ein Oxidhalbleiter verwendet wird, einen niedrigen Sperrstrom auf.
Der Transistor 2200 kann entweder ein n-Kanal-Transistor oder ein p-Kanal-Transistor sein, und ein angemessener Transistor kann entsprechend einer Schaltung verwendet werden. Des Weiteren ist die konkrete Struktur der Halbleitervorrichtung, wie z. B. das Material oder die Struktur, das/die für die Halbleitervorrichtung verwendet wird, abgesehen von der Verwendung des Transistors einer Ausführungsform der vorliegenden Erfindung, bei dem ein Oxidhalbleiter verwendet wird, nicht notwendigerweise auf die hier beschriebenen Strukturen beschränkt.
27A stellt eine Struktur dar, bei welcher der Transistor 2100 über dem Transistor 2200 angeordnet ist, wobei ein isolierender Film 2201 und ein isolierender Film 2207 dazwischen angeordnet sind. Eine Mehrzahl von Leitungen 2202 ist zwischen dem Transistor 2200 und dem Transistor 2100 angeordnet. Darüber hinaus sind Leitungen und Elektroden, welche über und unter den isolierenden Filmen angeordnet sind, über eine Mehrzahl von Steckern 2203, die in den isolierenden Filmen eingebettet sind, elektrisch miteinander verbunden. Ein isolierender Film 2204, der den Transistor 2100 bedeckt, eine Leitung 2205 über dem isolierenden Film 2204 und eine Leitung 2206 sind bereitgestellt, die durch Verarbeiten eines leitenden Films, der auch für ein Paar von Elektroden des Transistors 2100 verwendet wird, ausgebildet wird.
Der Stapel aus den zwei Arten von Transistoren verringert die Fläche, die von der Schaltung belegt wird, was ermöglicht, dass eine Mehrzahl von Schaltungen hochintegriert ist.
Hier schließt in dem Fall, in dem ein auf Silizium basierendes Halbleitermaterial für den Transistor 2200 in einem unteren Abschnitt verwendet wird, Wasserstoff in einem isolierenden Film, der in der Nähe des Halbleiterfilms des Transistors 2200 angeordnet ist, offene Bindungen von Silizium ab; folglich kann die Zuverlässigkeit des Transistors 2200 verbessert werden. Währenddessen wird in dem Fall, in dem ein Oxidhalbleiter für den Transistor 2100 in einem oberen Abschnitt verwendet wird, Wasserstoff in einem isolierenden Film, der in der Nähe des Halbleiterfilms des Transistors 2100 angeordnet ist, zu einem Faktor der Erzeugung von Ladungsträgern in dem Oxidhalbleiter; deswegen könnte die Zuverlässigkeit des Transistors 2100 reduziert werden. Deshalb ist es in dem Fall, in dem der Transistor 2100, bei dem ein Oxidhalbleiter verwendet wird, über dem Transistor 2200 angeordnet ist, bei dem ein auf Silizium basierendes Halbleitermaterial verwendet wird, besonders wirksam, wenn der isolierende Film 2207 mit einer Funktion zum Verhindern einer Diffusion von Wasserstoff zwischen den Transistoren 2100 und 2200 angeordnet ist. Der isolierende Film 2207 lässt Wasserstoff im unteren Abschnitt verbleiben, wodurch die Zuverlässigkeit des Transistors 2200 verbessert werden kann. Zusätzlich kann auch die Zuverlässigkeit des Transistors 2100 verbessert werden, da der isolierende Film 2207 eine Diffusion von Wasserstoff von dem unteren Abschnitt in den oberen Abschnitt unterdrückt.
Der isolierende Film 2207 kann beispielsweise unter Verwendung von Aluminiumoxid, Aluminiumoxynitrid, Galliumoxid, Galliumoxynitrid, Yttriumoxid, Yttriumoxynitrid, Hafniumoxid, Hafniumoxynitrid oder Yttrium-stabilisiertem Zirkoniumoxid (YSZ) ausgebildet werden.
Darüber hinaus ist vorzugsweise ein blockierender Film 2208 (der isolierenden Schicht 180 in den Transistoren 101 bis 103 entsprechend) mit einer Funktion zum Verhindern einer Diffusion von Wasserstoff über dem Transistor 2100 ausgebildet, um den einen Oxidhalbleiterfilm beinhaltenden Transistor 2100 zu bedecken. Für den blockierenden Film 2208 kann ein Material verwendet werden, das demjenigen des isolierenden Films 2207 ähnlich ist, und insbesondere wird ein Aluminiumoxidfilm vorzugsweise verwendet. Der Aluminiumoxidfilm weist einen hohen Schirm-(Sperr-)Effekt auf, um ein Durchdringen sowohl von Sauerstoff als auch von Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, zu verhindern. Auf diese Weise können unter Verwendung des Aluminiumoxidfilms als der blockierende Film 2208, der den Transistor 2100 bedeckt, eine Abgabe von Sauerstoff aus dem Oxidhalbleiterfilm, der in dem Transistor 2100 enthalten ist, und ein Eindringen von Wasser und Wasserstoff in den Oxidhalbleiterfilm verhindert werden.
Es sei angemerkt, dass der Transistor 2200, ohne Beschränkung auf einen Planartransistor (planar type transistor), ein Transistor unterschiedlicher Art sein kann. Es kann sich bei dem Transistor 2200 beispielsweise um einen Fin-Transistor (fin-type transistor), einen Tri-Gate-Transistor (tri-gate transistor) oder dergleichen handeln. 27D zeigt ein Beispiel für eine Querschnittsansicht in diesem Fall. Ein isolierender Film 2212 ist über einem Halbleitersubstrat 2211 angeordnet. Das Halbleitersubstrat 2211 weist einen vorspringenden Abschnitt mit einer dünnen Spitze (auch als Flosse (fin) bezeichnet) auf. Es sei angemerkt, dass ein isolierender Film über dem vorspringenden Abschnitt angeordnet sein kann. Der isolierende Film dient als Maske, um zu verhindern, dass das Halbleitersubstrat 2211 geätzt wird, wenn der vorspringende Abschnitt ausgebildet wird. Der vorspringende Abschnitt weist nicht immer die dünne Spitze auf; es werden beispielsweise ein vorspringender Abschnitt mit einem quaderförmigen vorspringenden Abschnitt und ein vorspringender Abschnitt mit einer dicken Spitze erlaubt. Ein Gate-Isolierfilm 2214 ist über dem vorspringenden Abschnitt des Halbleitersubstrats 2211 angeordnet, und eine Gate-Elektrode 2213 ist über dem Gate-Isolierfilm 2214 angeordnet. Source- und Drain-Bereiche 2215 sind in dem Halbleitersubstrat 2211 ausgebildet. Es sei angemerkt, dass hier ein Beispiel gezeigt ist, in dem das Halbleitersubstrat 2211 den vorspringenden Abschnitt aufweist; jedoch ist eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Zum Beispiel kann ein Halbleiterbereich mit einem vorspringenden Abschnitt ausgebildet werden, indem ein SOI-Substrat verarbeitet wird.
[Beispiel für Schaltungskonfiguration]
Bei der vorstehenden Struktur können Elektroden des Transistors 2100 und des Transistors 2200 auf verschiedene Weisen verbunden sein; daher können verschiedene Schaltungen ausgebildet sein. Beispiele für Schaltungskonfigurationen, die unter Verwendung einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung erzielt werden können, werden im Folgenden gezeigt.
[CMOS-Schaltung]
Ein Schaltplan in 27B zeigt eine Konfiguration einer sogenannten CMOS-Schaltung, bei welcher der p-Kanal Transistor 2200 und der n-Kanal Transistor 2100 in Reihe miteinander geschaltet sind und bei welcher ihre Gates miteinander verbunden sind.
[Analogschalter]
Ein Schaltplan in 27C zeigt eine Konfiguration, bei der Source-Anschlüsse der Transistoren 2100 und 2200 miteinander verbunden sind und Drain-Anschlüsse der Transistoren 2100 und 2200 miteinander verbunden sind. Bei einer derartigen Konfiguration können die Transistoren als sogenannter Analogschalter dienen.
[Beispiel für Speichervorrichtung]
28A bis 28C zeigen ein Beispiel für eine Halbleitervorrichtung (Speichervorrichtung), die den Transistor einer Ausführungsform der vorliegenden Erfindung beinhaltet, gespeicherte Daten auch ohne Stromversorgung halten kann und keine Beschränkung hinsichtlich der Anzahl der Schreibvorgänge hat.
Die Halbleitervorrichtung in 28A beinhaltet einen Transistor 3200, bei dem ein erstes Halbleitermaterial verwendet wird, einen Transistor 3300, bei dem ein zweites Halbleitermaterial verwendet wird, und einen Kondensator 3400. Es sei angemerkt, dass jeder der oben beschriebenen Transistoren als der Transistor 3300 verwendet werden kann.
28B ist eine Querschnittsansicht der Halbleitervorrichtung in 28A. Die Halbleitervorrichtung in der Querschnittsansicht hat eine Struktur, bei welcher der Transistor 3300 mit einem Rückgate versehen ist; jedoch kann auch eine Struktur ohne Rückgate zum Einsatz kommen.
Bei dem Transistor 3300 handelt es sich um einen Transistor, bei dem ein Kanal in einer Halbleiterschicht gebildet wird, die einen Oxidhalbleiter enthält. Da der Sperrstrom des Transistors 3300 niedrig ist, können gespeicherte Daten über einen langen Zeitraum gehalten werden. Mit anderen Worten: der Stromverbrauch kann ausreichend verringert werden, da eine Halbleiterspeichervorrichtung bereitgestellt sein kann, bei der ein Aktualisierungsvorgang unnötig ist oder die Häufigkeit des Aktualisierungsvorgangs äußerst gering ist.
In 28A ist eine erste Leitung 3001 elektrisch mit einer Source-Elektrode des Transistors 3200 verbunden. Eine zweite Leitung 3002 ist elektrisch mit einer Drain-Elektrode des Transistors 3200 verbunden. Eine dritte Leitung 3003 ist elektrisch entweder mit einer Source-Elektrode oder mit einer Drain-Elektrode des Transistors 3300 verbunden. Eine vierte Leitung 3004 ist elektrisch mit einer Gate-Elektrode des Transistors 3300 verbunden. Eine Gate-Elektrode des Transistors 3200 ist elektrisch mit der anderen der Source-Elektrode und der Drain-Elektrode des Transistors 3300 und mit einer Elektrode des Kondensators 3400 verbunden. Eine fünfte Leitung 3005 ist elektrisch mit der anderen Elektrode des Kondensators 3400 verbunden.
Die Halbleitervorrichtung in 28A weist ein Merkmal auf, dass das Potential der Gate-Elektrode des Transistors 3200 gehalten werden kann, und kann somit wie folgt Daten schreiben, halten und lesen.
Das Schreiben und das Halten von Daten werden beschrieben. Zunächst wird das Potential der vierten Leitung 3004 auf ein Potential, bei dem der Transistor 3300 eingeschaltet wird, eingestellt, so dass der Transistor 3300 eingeschaltet wird. Dementsprechend wird der Gate-Elektrode des Transistors 3200 und dem Kondensator 3400 das Potential der dritten Leitung 3003 zugeführt. Das heißt, dass einem Gate des Transistors 3200 eine vorbestimmte Ladung zugeführt wird (Schreiben). Hier wird eine der zwei Arten von Ladungen zugeführt, die verschiedene Potentialpegel liefern (nachstehend als niedrige Ladung und hohe Ladung bezeichnet). Danach wird das Potential der vierten Leitung 3004 auf ein Potential, bei dem der Transistor 3300 ausgeschaltet wird, eingestellt, so dass der Transistor 3300 ausgeschaltet wird. Auf diese Weise wird die Ladung, die dem Gate des Transistors 3200 zugeführt wird, gehalten (Halten).
Da der Sperrstrom des Transistors 3300 sehr niedrig ist, wird die Ladung des Gates des Transistors 3200 lange Zeit gehalten.
Nachfolgend wird das Lesen von Daten beschrieben. Ein geeignetes Potential (ein Lesepotential) wird der fünften Leitung 3005 zugeführt, während der ersten Leitung 3001 ein vorgegebenes Potential (ein konstantes Potential) zugeführt wird, wodurch das Potential der zweiten Leitung 3002 je nach der Menge der in dem Gate des Transistors 3200 gehaltenen Ladung variiert. Das liegt daran, dass im Fall der Verwendung eines n-Kanal-Transistors als der Transistor 3200 eine scheinbare Schwellenspannung V_{th_H} zu dem Zeitpunkt, zu welchem dem Gate des Transistors 3200 die hohe Ladung zugeführt wird, niedriger ist als eine scheinbare Schwellenspannung V_{th_L} zu dem Zeitpunkt, zu welchem dem Gate des Transistors 3200 die niedrige Ladung zugeführt wird. Eine scheinbare Schwellenspannung bezieht sich hier auf das Potential der fünften Leitung 3005, das zum Einschalten des Transistors 3200 notwendig ist. Daher wird das Potential der fünften Leitung 3005 auf ein Potential V₀ zwischen V_{th_H} und V_{th_L} eingestellt, wodurch die dem Gate des Transistors 3200 zugeführte Ladung bestimmt werden kann. Beispielsweise wird in dem Fall, in dem beim Schreiben die hohe Ladung zu der Gate-Elektrode des Transistors 3200 zugeführt wird und das Potential der fünften Leitung 3005 bei V₀ (> V_{th_H}) liegt, der Transistor 3200 eingeschaltet. In dem Fall, in dem beim Schreiben die niedrige Ladung zu der Gate-Elektrode des Transistors 3200 zugeführt wird, bleibt der Transistor 3200 ausgeschaltet, auch wenn das Potential der fünften Leitung 3005 bei V₀ (< V_{th_L}) liegt. Folglich können die Daten, die in der Gate-Elektrode des Transistors 3200 gehalten sind, gelesen werden, indem das Potential der zweiten Leitung 3002 bestimmt wird.
Es sei angemerkt, dass es in dem Fall, in dem Speicherzellen zur Verwendung als Array angeordnet sind, notwendig ist, dass nur Daten einer gewünschten Speicherzelle gelesen werden können. In dem Fall, in dem ein derartiges Lesen nicht durchgeführt wird, kann die fünfte Leitung 3005 mit einem Potential versorgt werden, bei dem der Transistor 3200 unabhängig vom Zustand des Gates ausgeschaltet wird, d. h. einem Potential, das niedriger ist als V_{th_H}. Alternativ kann die fünfte Leitung 3005 mit einem Potential versorgt werden, bei dem der Transistor 3200 unabhängig vom Zustand des Gates eingeschaltet wird, d. h. einem Potential, das höher ist als V_{th_L}.
Die in 28C dargestellte Halbleitervorrichtung unterscheidet sich von der in 28A dargestellten Halbleitervorrichtung darin, dass der Transistor 3200 nicht bereitgestellt ist. Auch in diesem Fall können Schreib- und Haltevorgänge von Daten auf eine ähnliche Weise wie bei der Halbleitervorrichtung in 28A durchgeführt werden.
Nachfolgend wird das Lesen von Daten beschrieben. Wenn der Transistor 3300 eingeschaltet wird, werden die dritte Leitung 3003, die sich in einem offenen Zustand (floating state) befindet, und der Kondensator 3400 elektrisch miteinander verbunden, und die Ladung wird zwischen der dritten Leitung 3003 und dem Kondensator 3400 neu verteilt. Folglich wird das Potential der dritten Leitung 3003 verändert. Der Betrag der Änderung des Potentials der dritten Leitung 3003 variiert je nach dem Potential der einen Elektrode des Kondensators 3400 (oder je nach der Ladung, die in dem Kondensator 3400 akkumuliert ist).
Das Potential der dritten Leitung 3003 nach der Neuverteilung der Ladung ist beispielsweise (C_B × V_B0 + C × V)/(C_B + C), wobei V das Potential der einen Elektrode des Kondensators 3400 ist, C die Kapazität des Kondensators 3400 ist, C_B die Kapazitätskomponente der dritten Leitung 3003 ist und V_B0 das Potential der dritten Leitung 3003 vor der Neuverteilung der Ladung ist. Daher kann man herausfinden, dass unter der Annahme, dass sich die Speicherzelle in einem der zwei Zustände, in denen das Potential der einen Elektrode des Kondensators 3400 bei V₁ und V₀ (V₁ > V₀) liegt, befindet, das Potential der dritten Leitung 3003 in dem Fall, in dem das Potential V₁ (= (C_B × V_B0 + C × V₁)/(C_B + C)) gehalten wird, höher ist als das Potential der dritten Leitung 3003 in dem Fall, in dem das Potential V₀ (= (C_B × V_B0 + C × V₀)/(C_B + C)) gehalten wird.
Durch Vergleichen des Potentials der dritten Leitung 3003 mit einem vorbestimmten Potential können dann Daten gelesen werden.
In diesem Fall kann ein Transistor, der das erste Halbleitermaterial enthält, für eine Treiberschaltung zum Ansteuern einer Speicherzelle verwendet werden, und ein Transistor, der das zweite Halbleitermaterial enthält, kann als der Transistor 3300 über der Treiberschaltung gestapelt sein.
Mit einem Transistor, bei dem ein Kanalbildungsbereich unter Verwendung eines Oxidhalbleiters gebildet wird und der einen sehr niedrigen Sperrstrom aufweist, kann die bei dieser Ausführungsform beschriebene Halbleitervorrichtung sehr lange Zeit gespeicherte Daten halten. Mit anderen Worten: ein Aktualisierungsvorgang wird unnötig oder die Häufigkeit des Aktualisierungsvorgangs kann sehr niedrig sein, was zu einer ausreichenden Verringerung des Stromverbrauchs führt. Ferner können gespeicherte Daten lange Zeit gehalten werden, auch wenn kein Strom zugeführt wird (es sei angemerkt, dass ein Potential vorzugsweise fest ist).
Außerdem wird bei der bei dieser Ausführungsform beschriebenen Halbleitervorrichtung keine hohe Spannung zum Schreiben der Daten benötigt, und es gibt kein Problem einer Verschlechterung von Bauelementen. Im Unterschied beispielsweise zu einem herkömmlichen nichtflüchtigen Speicher ist es nicht notwendig, Elektronen in ein offenes Gate (Floating-Gate) zu injizieren und aus ihm zu extrahieren. Daher wird kein Problem, wie z. B. Verschlechterung eines Gate-Isolierfilms, verursacht. Das heißt, dass die Halbleitervorrichtung der offenbarten Erfindung keine Beschränkung dafür hat, wie viel Mal Daten nochmals geschrieben werden können, welche bei einem herkömmlichen nichtflüchtigen Speicher ein Problem darstellt, und dass ihre Zuverlässigkeit erheblich verbessert wird. Des Weiteren werden Daten je nach dem Zustand des Transistors (Durchlasszustand oder Sperrzustand) geschrieben, wodurch ein Hochgeschwindigkeitsbetrieb leicht realisiert werden kann.
Es sei angemerkt, dass es in dieser Beschreibung und dergleichen dem Fachmann möglich sein könnte, eine Ausführungsform der Erfindung zu entwerfen, auch wenn Abschnitte, an die alle Anschlüsse eines aktiven Elementes (z. B. eines Transistors oder einer Diode), eines passiven Elementes (z. B. eines Kondensators oder eines Widerstands) oder dergleichen angeschlossen sind, nicht spezifiziert sind. Mit anderen Worten: eine Ausführungsform der Erfindung kann deutlich sein, auch wenn Verbindungsabschnitte nicht spezifiziert sind. Des Weiteren kann in dem Fall, in dem ein Verbindungsabschnitt in dieser Beschreibung und dergleichen offenbart ist, mitunter bestimmt werden, dass eine Ausführungsform der Erfindung, bei der kein Verbindungsabschnitt spezifiziert ist, in dieser Beschreibung und dergleichen offenbart ist. Im Besonderen ist es in dem Fall, in dem es einige mögliche Abschnitte gibt, an die ein Anschluss angeschlossen sein kann, unnötig, die Abschnitte zu spezifizieren, an die der Anschluss angeschlossen ist. Es könnte deshalb möglich, eine Ausführungsform der Erfindung zu entwerfen, indem nur Abschnitte, an die einige Anschlüsse eines aktiven Elementes (z. B. eines Transistors oder einer Diode), eines passiven Elementes (z. B. eines Kondensators oder eines Widerstands) oder dergleichen angeschlossen sind, spezifiziert werden.
Es sei angemerkt, dass es in dieser Beschreibung und dergleichen dem Fachmann möglich sein könnte, die Erfindung zu spezifizieren, wenn mindestens der Verbindungsabschnitt einer Schaltung spezifiziert ist. Alternativ könnte es dem Fachmann möglich sein, die Erfindung zu spezifizieren, wenn mindestens eine Funktion einer Schaltung spezifiziert ist. Mit anderen Worten: wenn eine Funktion einer Schaltung spezifiziert ist, kann eine Ausführungsform der vorliegenden Erfindung deutlich sein. Es kann ferner bestimmt werden, dass eine Ausführungsform der vorliegenden Erfindung, deren Funktion spezifiziert ist, in dieser Beschreibung und dergleichen offenbart ist. Wenn ein Verbindungsabschnitt einer Schaltung spezifiziert ist, ist die Schaltung daher als Ausführungsform der Erfindung selbst dann offenbart, wenn keine Funktion spezifiziert ist, und eine Ausführungsform der Erfindung kann entworfen werden. Wenn eine Funktion einer Schaltung spezifiziert ist, ist alternativ die Schaltung als Ausführungsform der Erfindung selbst dann offenbart, wenn kein Verbindungsabschnitt spezifiziert ist, und eine Ausführungsform der Erfindung kann entworfen werden.
Es sei angemerkt, dass man in dieser Beschreibung und dergleichen einen Teil eines Diagramms oder eines Texts, das/der bei einer Ausführungsform beschrieben wird, entnehmen kann, um eine Ausführungsform der Erfindung zu entwerfen. Auf diese Weise ist in dem Fall, in dem ein Diagramm oder ein Text in Bezug auf einen bestimmten Teil beschrieben wird, ein Inhalt, der aus dem Diagramm oder dem Text des bestimmten Teils entnommen wird, auch als Ausführungsform der Erfindung offenbart, und man kann eine Ausführungsform der Erfindung entwerfen. Deshalb kann man zum Beispiel einen Teil eines Diagramms oder eines Texts, das/der ein oder mehrere aktive Elemente (z. B. Transistoren oder Dioden), Leitungen, passive Elemente (z. B. Kondensatoren oder Widerstände), leitende Schichten, isolierende Schichten, Halbleiterschichten, organische Materialien, anorganische Materialien, Komponenten, Vorrichtungen, Betriebsverfahren, Herstellungsverfahren oder dergleichen umfasst, entnehmen, um eine Ausführungsform der Erfindung zu entwerfen. Beispielsweise werden M Schaltungselemente (z. B. Transistoren oder Kondensatoren) (M ist eine Ganzzahl) aus einem Schaltplan, in dem N Schaltungselemente (z. B. Transistoren oder Kondensatoren) (N ist eine Ganzzahl, wobei M < N gilt) bereitgestellt sind, ausgewählt, wodurch eine Ausführungsform der Erfindung entworfen werden kann. Als weiteres Beispiel werden M Schichten (M ist eine Ganzzahl) aus einer Querschnittsansicht, in der N Schichten (N ist eine Ganzzahl, wobei M < N gilt) bereitgestellt sind, ausgewählt, wodurch eine Ausführungsform der Erfindung entworfen werden kann. Als weiteres Beispiel werden M Elemente (Mist eine Ganzzahl) aus einem Ablaufdiagramm, in dem N Elemente (N ist eine Ganzzahl, wobei M < N gilt) bereitgestellt sind, ausgewählt, wodurch eine Ausführungsform der Erfindung entworfen werden kann.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 8)
Bei dieser Ausführungsform wird ein RF-Tag, das den bei den vorstehenden Ausführungsformen beschriebenen Transistor oder die bei der vorstehenden Ausführungsform beschriebene Speichervorrichtung beinhaltet, anhand von 29 beschrieben.
Das RF-Tag dieser Ausführungsform beinhaltet eine Speicherschaltung, speichert notwendige Daten in der Speicherschaltung und sendet und empfängt Daten nach/von außen durch ein kontaktfreies Mittel, beispielsweise drahtlose Kommunikation. Mit diesen Eigenschaften kann das RF-Tag für ein individuelles Authentifizierungssystem verwendet werden, bei dem beispielsweise ein Gegenstand oder dergleichen durch Lesen der individuellen Information erkannt wird. Es sei angemerkt, dass das RF-Tag sehr hohe Zuverlässigkeit aufweisen muss, um zu diesem Zweck verwendet zu werden.
Eine Konfiguration des RF-Tags wird anhand von 29 beschrieben. 29 ist ein Blockschema, das ein Konfigurationsbeispiel für ein RF-Tag darstellt.
Ein RF-Tag 800 beinhaltet, wie in 29 gezeigt, eine Antenne 804, die ein Funksignal 803 empfängt, das von einer Antenne 802 gesendet wird, die mit einer Kommunikationsvorrichtung 801 (auch als Abfragegerät, Lese-/Schreibgerät oder dergleichen bezeichnet) verbunden ist. Das RF-Tag 800 beinhaltet eine Gleichrichterschaltung 805, eine Konstantspannungsschaltung 806, eine Demodulationsschaltung 807, eine Modulationsschaltung 808, eine Logikschaltung 809, eine Speicherschaltung 810 und ein ROM 811. Ein Transistor mit einer Gleichrichterfunktion, der in der Demodulationsschaltung 807 enthalten ist, kann unter Verwendung eines Materials, das einen ausreichend niedrigen Rückstrom ermöglicht, beispielsweise eines Oxidhalbleiters hergestellt werden. Dies kann das Phänomen unterdrücken, dass eine Gleichrichterfunktion durch eine Erzeugung eines Rückstroms schwächer wird, und eine Sättigung der Ausgabe der Demodulationsschaltung verhindern. Mit anderen Worten: die Eingabe der Demodulationsschaltung und die Ausgabe der Demodulationsschaltung können in einer Beziehung stehen, die näher einer linearen Beziehung liegt. Es sei angemerkt, dass Datenübertragungsverfahren grob in die folgenden drei Verfahren klassifiziert werden: ein elektromagnetisches Kopplungsverfahren, bei dem ein Paar von Spulen einander zugewandt angeordnet ist und durch eine gegenseitige Induktion miteinander kommuniziert, ein elektromagnetisches Induktionsverfahren, bei dem eine Kommunikation über ein Induktionsfeld durchgeführt wird, und ein Funkwellenverfahren, bei dem eine Kommunikation über eine Funkwelle durchgeführt wird. Jedes beliebige dieser Verfahren kann für das bei dieser Ausführungsform beschriebene RF-Tag 800 verwendet werden.
Als nächstes wird die Struktur jeder Schaltung beschrieben. Die Antenne 804 tauscht das Funksignal 803 mit der Antenne 802 aus, die mit der Kommunikationsvorrichtung 801 verbunden ist. Die Gleichrichterschaltung 805 erzeugt ein Eingangspotential durch Gleichrichtung, beispielsweise Halbwellenspannungsgleichrichtung eines Eingangswechselsignals, das beim Empfang eines Funksignals von der Antenne 804 erzeugt wird, und durch Glättung des gleichgerichteten Signals mit einem Kondensator, der auf einer späteren Stufe der Gleichrichterschaltung 805 bereitgestellt ist. Es sei angemerkt, dass eine Begrenzungsschaltung auf einer Eingangsseite oder einer Ausgangsseite der Gleichrichterschaltung 805 bereitgestellt sein kann. Die Begrenzungsschaltung steuert die elektrische Leistung derart, dass keine elektrische Leistung, die höher als oder gleich einer bestimmten elektrischen Leistung ist, in eine Schaltung auf einer späteren Stufe eingegeben wird, wenn die Amplitude des Eingangswechselsignals hoch ist und eine intern erzeugte Spannung hoch ist.
Die Konstantspannungsschaltung 806 erzeugt eine stabile Stromversorgungsspannung aus einem Eingangspotential und führt sie zu jeder Schaltung zu. Es sei angemerkt, dass die Konstantspannungsschaltung 806 eine Rücksetzsignal-Erzeugungsschaltung umfassen kann. Bei der Rücksetzsignal-Erzeugungsschaltung handelt es sich um eine Schaltung, die unter Nutzung eines Anstiegs der stabilen Stromversorgungsspannung ein Rücksetzsignal der Logikschaltung 809 erzeugt.
Die Demodulationsschaltung 807 demoduliert das Eingangswechselsignal durch Hüllkurvengleichrichtung und erzeugt das demodulierte Signal. Die Modulationsschaltung 808 führt ferner eine Modulation entsprechend den von der Antenne 804 ausgegebenen Daten durch.
Die Logikschaltung 809 analysiert und verarbeitet das demodulierte Signal. Die Speicherschaltung 810 hält die eingegebenen Daten und beinhaltet einen Zeilendecoder, einen Spaltendecoder, einen Speicherbereich und dergleichen. Das ROM 811 speichert ferner eine Identifikationsnummer (ID) oder dergleichen und gibt sie entsprechend der Verarbeitung aus.
Es sei angemerkt, dass man angemessen wie nötig entscheiden kann, ob jede Schaltung, die oben beschrieben worden ist, bereitgestellt ist oder nicht.
Hier kann die Speichervorrichtung, die bei der vorstehenden Ausführungsform beschrieben worden ist, als die Speicherschaltung 810 verwendet werden. Da die Speicherschaltung einer Ausführungsform der vorliegenden Erfindung Daten auch ohne Stromversorgung halten kann, kann die Speicherschaltung vorteilhaft für ein RF-Tag verwendet werden. Überdies braucht die Speicherschaltung einer Ausführungsform der vorliegenden Erfindung einen wesentlich niedrigeren Strom (Spannung), der zum Datenschreiben erforderlich ist, als ein herkömmlicher nichtflüchtiger Speicher. Es ist daher möglich, unterschiedliche maximale Kommunikationsreichweiten zwischen beim Datenlesen und beim Datenschreiben zu verhindern. Es ist zusätzlich möglich, einen Fehlfunktion oder ein fehlerhaftes Schreiben zu unterdrücken, das durch Strommangel beim Datenschreiben verursacht wird.
Da die Speicherschaltung einer Ausführungsform der vorliegenden Erfindung als nichtflüchtiger Speicher verwendet werden kann, kann sie auch als das ROM 811 verwendet werden. In diesem Fall ist bevorzugt, dass ein Hersteller einen Befehl zum Schreiben von Daten in das ROM 811 getrennt vorbereitet, so dass ein Benutzer die Daten nicht frei überschreiben kann. Da der Hersteller vor dem Versand Identifikationsnummern vergibt und dann mit dem Versand der Produkte beginnt, kann er nur gute, lieferbare Produkte mit Identifikationsnummern versehen, anstatt alle hergestellten RF-Tags mit Identifikationsnummern zu versehen. Auf diese Weise sind die Identifikationsnummern der gelieferten Produkte durchlaufend nummeriert, und man führt das Kundenmanagement entsprechend den gelieferten Produkten leicht durch.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 9)
Bei dieser Ausführungsform wird eine CPU beschrieben, welche die bei der verstehenden Ausführungsform beschriebene Speichervorrichtung beinhaltet.
30 ist ein Blockschema, das ein Konfigurationsbeispiel für eine CPU darstellt, die mindestens teilweise einen der bei den vorstehenden Ausführungsformen beschriebenen Transistoren als Komponente beinhaltet.
Die CPU in 30 beinhaltet über einem Substrat 1190 eine arithmetische logische Einheit (arithmetic logic unit, ALU) 1191, eine ALU-Steuerung 1192, einen Befehlsdecoder 1193, eine Interrupt-Steuerung 1194, einen Zeitsteuerung 1195, ein Register 1196, eine Registersteuerung 1197, eine Busschnittstelle (Bus-I/F) 1198, ein wiederbeschreibbares ROM 1199 und eine ROM-Schnittstelle (ROM-I/F) 1189. Ein Halbleitersubstrat, ein SOI-Substrat, ein Glassubstrat oder dergleichen wird als das Substrat 1190 verwendet. Das ROM 1199 und die ROM-Schnittstelle 1189 können über einem separaten Chip bereitgestellt sein. Es ist überflüssig herauszustellen, dass die CPU in 30 nur ein Beispiel ist, in dem die Konfiguration vereinfacht ist, und dass eine reale CPU in Abhängigkeit von der Anwendung verschiedene Konfigurationen aufweisen kann. Beispielsweise kann die CPU die folgende Konfiguration aufweisen: eine Struktur, welche die CPU in 30 oder eine arithmetische Schaltung umfasst, wird als ein Kern betrachtet; eine Mehrzahl der Kerne ist enthalten; und die Kerne arbeiten parallel zueinander. Die Anzahl der Bits, welche die CPU in einer internen arithmetischen Schaltung oder in einem Datenbus verarbeiten kann, kann beispielsweise 8, 16, 32 oder 64 sein.
Ein Befehl, der über die Busschnittstelle 1198 in die CPU eingegeben wird, wird in den Befehlsdecoder 1193 eingegeben, darin decodiert und dann in die ALU-Steuerung 1192, die Interrupt-Steuerung 1194, die Registersteuerung 1197 und die Zeitsteuerung 1195 eingegeben.
Die ALU-Steuerung 1192, die Interrupt-Steuerung 1194, die Registersteuerung 1197 und die Zeitsteuerung 1195 führen verschiedene Steuerungen entsprechend dem decodierten Befehl aus. Insbesondere erzeugt die ALU-Steuerung 1192 Signale zum Steuern des Betriebs der ALU 1191. Während die CPU ein Programm ausführt, beurteilt die Interrupt-Steuerung 1194 eine Interrupt-Anforderung aus einer externen Eingabe-/Ausgabevorrichtung oder einer Peripherieschaltung auf Grundlage der Priorität oder eines Maskenzustandes und verarbeitet die Anforderung. Die Registersteuerung 1197 erzeugt eine Adresse des Registers 1196, und entsprechend dem Zustand der CPU liest/schreibt sie Daten aus dem/in das Register 1196.
Die Zeitsteuerung 1195 erzeugt Signale zum Steuern der Betriebszeiten der ALU 1191, der ALU-Steuerung 1192, des Befehlsdecoders 1193, der Interrupt-Steuerung 1194 und der Registersteuerung 1197. Die Zeitsteuerung 1195 beinhaltet beispielsweise einen internen Taktgenerator zum Erzeugen eines internen Taktsignals CLK2 auf Grundlage eines Referenztaktsignals CLK1 und führt den vorgenannten Schaltungen das interne Taktsignal CLK2 zu.
Bei der in 30 dargestellten CPU ist eine Speicherzelle in dem Register 1196 bereitgestellt. Für die Speicherzelle des Registers 1196 kann einer der bei den vorstehenden Ausführungsformen beschriebenen Transistoren verwendet werden.
Bei der in 30 dargestellten CPU wählt die Registersteuerung 1197 einen Vorgang zum Halten von Daten in dem Register 1196 entsprechend einem Befehl der ALU 1191 aus. Das heißt, dass die Registersteuerung 1197 auswählt, ob Daten durch ein Flip-Flop oder durch einen Kondensator in der Speicherzelle gehalten werden, die in dem Register 1196 enthalten ist. Wenn Halten von Daten durch das Flip-Flop ausgewählt wird, wird eine Stromversorgungsspannung zu der Speicherzelle in dem Register 1196 zugeführt. Wenn Halten von Daten durch den Kondensator ausgewählt wird, werden die Daten in dem Kondensator überschrieben, und die Zuführung der Stromversorgungsspannung zu der Speicherzelle in dem Register 1196 kann unterbrochen werden.
31 ist ein Beispiel für einen Schaltplan eines Speicherelementes, das als das Register 1196 verwendet werden kann. Ein Speicherelement 1200 beinhaltet eine Schaltung 1201, in der gespeicherte Daten flüchtig sind, wenn die Stromversorgung unterbrochen wird, eine Schaltung 1202, in der gespeicherte Daten nichtflüchtig sind, auch wenn die Stromversorgung unterbrochen wird, einen Schalter 1203, einen Schalter 1204, ein Logikelement 1206, einen Kondensator 1207 und eine Schaltung 1220, die eine Auswahlfunktion aufweist. Die Schaltung 1202 beinhaltet einen Kondensator 1208, einen Transistor 1209 und einen Transistor 1210. Es sei angemerkt, dass das Speicherelement 1200 nach Bedarf weiterhin ein weiteres Element, wie z. B. eine Diode, einen Widerstand oder einen Induktor, beinhalten kann.
Hier kann die Speichervorrichtung, die bei der vorstehenden Ausführungsform beschrieben worden ist, als die Schaltung 1202 verwendet werden. Wenn die Zuführung einer Stromversorgungsspannung zu dem Speicherelement 1200 unterbrochen wird, wird ein Erdpotential (0 V) oder ein Potential, bei dem der Transistor 1209 in der Schaltung 1202 ausgeschaltet wird, weiterhin in ein Gate des Transistors 1209 eingegeben. Beispielsweise ist ein erstes Gate des Transistors 1209 über eine Last, wie z. B. einen Widerstand, geerdet.
Hier wird ein Beispiel gezeigt, in dem es sich bei dem Schalter 1203 um einen Transistor 1213 mit einem Leitungstyp (z. B. einen n-Kanal-Transistor) handelt und es sich bei dem Schalter 1204 um einen Transistor 1214 mit einem Leitungstyp, der dem einen Leitungstyp entgegengesetzt liegt (z. B. einen p-Kanal-Transistor), handelt. Ein erster Anschluss des Schalters 1203 entspricht entweder einem Source-Anschluss oder einem Drain-Anschluss des Transistors 1213, ein zweiter Anschluss des Schalters 1203 entspricht dem anderen des Source-Anschlusses und des Drain-Anschlusses des Transistors 1213, und Leiten oder Nichtleiten zwischen dem ersten Anschluss und dem zweiten Anschluss des Schalters 1203 (d. h. der Durchlass-/Sperrzustand des Transistors 1213) wird durch ein Steuersignal RD ausgewählt, das in ein Gate des Transistors 1213 eingegeben wird. Ein erster Anschluss des Schalters 1204 entspricht entweder einem Source-Anschluss oder einem Drain-Anschluss des Transistors 1214, ein zweiter Anschluss des Schalters 1204 entspricht dem anderen des Source-Anschlusses und des Drain-Anschlusses des Transistors 1214, und Leiten oder Nichtleiten zwischen dem ersten Anschluss und dem zweiten Anschluss des Schalters 1204 (d. h. der Durchlass-/Sperrzustand des Transistors 1214) wird durch das Steuersignal RD ausgewählt, das in ein Gate des Transistors 1214 eingegeben wird.
Entweder ein Source-Anschluss oder ein Drain-Anschluss des Transistors 1209 ist elektrisch mit einer eines Paars von Elektroden des Kondensators 1208 und einem Gate des Transistors 1210 verbunden. Der Verbindungsabschnitt wird hier als Knoten M2 bezeichnet. Entweder ein Source-Anschluss oder ein Drain-Anschluss des Transistors 1210 ist elektrisch mit einer Leitung, die ein niedriges Stromversorgungspotential zuführen kann (z. B. einer GND-Leitung), verbunden, und der andere von ihnen ist elektrisch mit dem ersten Anschluss des Schalters 1203 (dem einen des Source-Anschlusses und des Drain-Anschlusses des Transistors 1213) verbunden. Der zweite Anschluss des Schalters 1203 (der andere des Source-Anschlusses und des Drain-Anschlusses des Transistors 1213) ist elektrisch mit dem ersten Anschluss des Schalters 1204 (dem einen des Source-Anschlusses und des Drain-Anschlusses des Transistors 1214) verbunden. Der zweite Anschluss des Schalters 1204 (der andere des Source-Anschlusses und des Drain-Anschlusses des Transistors 1214) ist elektrisch mit einer Leitung verbunden, die ein Stromversorgungspotential VDD zuführen kann. Der zweite Anschluss des Schalters 1203 (der andere des Source-Anschlusses und des Drain-Anschlusses des Transistors 1213), der erste Anschluss des Schalters 1204 (der eine des Source-Anschlusses und des Drain-Anschlusses des Transistors 1214), ein Eingangsanschluss des Logikelementes 1206 und eine eines Paars von Elektroden des Kondensators 1207 sind elektrisch miteinander verbunden. Der Verbindungsabschnitt wird hier als Knoten M1 bezeichnet. Die andere des Paars von Elektroden des Kondensators 1207 kann mit einem konstanten Potential versorgt werden. Beispielsweise kann die andere des Paars von Elektroden des Kondensators 1207 mit einem niedrigen Stromversorgungspotential (z. B. GND) oder einem hohen Stromversorgungspotential (z. B. VDD) versorgt werden. Die andere des Paars von Elektroden des Kondensators 1207 ist elektrisch mit der Leitung, die ein niedriges Stromversorgungspotential zuführen kann (z. B. einer GND-Leitung), verbunden. Die andere des Paars von Elektroden des Kondensators 1208 kann mit einem konstanten Potential versorgt werden. Beispielsweise kann die andere des Paars von Elektroden des Kondensators 1208 mit einem niedrigen Stromversorgungspotential (z. B. GND) oder einem hohen Stromversorgungspotential (z. B. VDD) versorgt werden. Die andere des Paars von Elektroden des Kondensators 1208 ist elektrisch mit der Leitung, die ein niedriges Stromversorgungspotential zuführen kann (z. B. einer GND-Leitung), verbunden.
Der Kondensator 1207 und der Kondensator 1208 müssen nicht unbedingt bereitgestellt sein, solange die parasitäre Kapazität des Transistors, der Leitung oder dergleichen aktiv genutzt wird.
Ein Steuersignal WE wird in das erste Gate (die erste Gate-Elektrode) des Transistors 1209 eingegeben. Hinsichtlich jedes der Schalter 1203 und 1204 wird ein Leitungszustand oder ein Nichtleitungszustand zwischen dem ersten Anschluss und dem zweiten Anschluss durch das Steuersignal RD ausgewählt, das sich von dem Steuersignal WE unterscheidet. Wenn sich der erste Anschluss und der zweite Anschluss eines der Schalter im Leitungszustand befinden, befinden sich der erste Anschluss und der zweite Anschluss des anderen Schalters im Nichtleitungszustand.
Es sei angemerkt, dass der Transistor 1209 in 31 eine Struktur mit einem zweiten Gate (einer zweiten Gate-Elektrode; Rückgate) hat. Das Steuersignal WE kann in das erste Gate eingegeben werden, und das Steuersignal WE2 kann in das zweite Gate eingegeben werden. Bei dem Steuersignal WE2 handelt es sich um ein Signal mit einem konstanten Potential. Als konstantes Potential wird beispielsweise ein Erdpotential GND oder ein Potential ausgewählt, das niedriger ist als ein Source-Potential des Transistors 1209. Bei dem Steuersignal WE2 handelt es sich um ein Potentialsignal zum Steuern der Schwellenspannung des Transistors 1209, wobei /cut des Transistors 1209 weiter verringert werden kann. Bei dem Steuersignal WE2 kann es sich um ein Signal handeln, welches das gleiche Potential wie das Steuersignal WE aufweist. Es sei angemerkt, dass ein Transistor ohne zweites Gate als der Transistor 1209 verwendet werden kann.
Ein Signal, das den in der Schaltung 1201 gehaltenen Daten entspricht, wird in den anderen des Source-Anschlusses und des Drain-Anschlusses des Transistors 1209 eingegeben. 31 stellt ein Beispiel dar, in dem ein Ausgangssignal der Schaltung 1201 in den anderen des Source-Anschlusses und des Drain-Anschlusses des Transistors 1209 eingegeben wird. Der logische Wert eines Signals, das aus dem zweiten Anschluss des Schalters 1203 (dem anderen des Source-Anschlusses und des Drain-Anschlusses des Transistors 1213) ausgegeben wird, wird durch das Logikelement 1206 invertiert, und das invertierte Signal wird über die Schaltung 1220 in die Schaltung 1201 eingegeben.
In dem Beispiel in 31 wird ein Signal, das aus der zweiten Anschluss des Schalters 1203 (dem anderen des Source-Anschlusses und des Drain-Anschlusses des Transistors 1213) ausgegeben wird, über das Logikelement 1206 und die Schaltung 1220 in die Schaltung 1201 eingegeben; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Das Signal, das aus dem zweiten Anschluss des Schalters 1203 (dem anderen des Source-Anschlusses und des Drain-Anschlusses des Transistors 1213) ausgegeben wird, kann in die Schaltung 1201 eingegeben werden, ohne dass sein logischer Wert invertiert wird. In dem Fall, in dem die Schaltung 1201 einen Knoten aufweist, in dem ein Signal gehalten wird, das durch Inversion des logischen Wertes eines von dem Eingangsanschluss eingegebenen Signals erhalten wird, kann beispielsweise das Signal, das aus dem zweiten Anschluss des Schalters 1203 (dem anderen des Source-Anschlusses und des Drain-Anschlusses des Transistors 1213) ausgegeben wird, in den Knoten eingegeben werden.
In 31 können die Transistoren, die in dem Speicherelement 1200 enthalten sind, abgesehen von dem Transistor 1209, jeweils ein Transistor sein, bei dem ein Kanal in einer Schicht aus einem Halbleiter, der verschieden von einem Oxidhalbleiter ist, oder in dem Substrat 1190 gebildet wird. Es kann sich bei dem Transistor beispielsweise um einen Transistor handeln, dessen Kanal in einer Siliziumschicht oder einem Siliziumsubstrat gebildet wird. Als Alternative können alle Transistoren in dem Speicherelement 1200 ein Transistor sein, bei dem ein Kanal in einer Oxidhalbleiterschicht gebildet wird. Als weitere Alternative kann, neben dem Transistor 1209, ein Transistor, bei dem ein Kanal in einer Oxidhalbleiterschicht gebildet wird, in dem Speicherelement 1200 enthalten sein, und ein Transistor, bei dem ein Kanal in einer Schicht oder dem Substrat 1190 gebildet wird, die/das einen anderen Halbleiter als einen Oxidhalbleiter enthält, kann für die sonstigen Transistoren verwendet werden.
Als die Schaltung 1201 in 31 kann beispielsweise eine Flip-Flop-Schaltung verwendet werden. Als das Logikelement 1206 kann beispielsweise ein Inverter oder ein getakteter Inverter verwendet werden.
In einem Zeitraum, während dessen das Speicherelement 1200 nicht mit der Stromversorgungsspannung versorgt wird, kann die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung die in der Schaltung 1201 gespeicherten Daten mit dem Kondensator 1208 halten, der in der Schaltung 1202 bereitgestellt ist.
Der Sperrstrom eines Transistors, bei dem ein Kanal in einer Oxidhalbleiterschicht gebildet wird, ist sehr niedrig. Der Sperrstrom eines Transistors, bei dem ein Kanal in einer Oxidhalbleiterschicht gebildet wird, ist zum Beispiel wesentlich niedriger als derjenige eines Transistors, bei dem ein Kanal in Silizium mit Kristallinität gebildet wird. Daher wird dann, wenn der Transistor als der Transistor 1209 verwendet wird, ein in dem Kondensator 1208 gehaltenes Signal auch in einem Zeitraum, während dessen dem Speicherelement 1200 die Stromversorgungsspannung nicht zugeführt wird, lange Zeit gehalten. Das Speicherelement 1200 kann demzufolge den gespeicherten Inhalt (Daten) auch in einem Zeitraum halten, während dessen die Zuführung der Stromversorgungsspannung unterbrochen ist.
Da das oben beschriebene Speicherelement einen Vorladevorgang mit dem Schalter 1203 und dem Schalter 1204 ausführt, kann die Zeit verkürzt werden, welche für die Schaltung 1201 erforderlich ist, um originale Daten wieder zu halten, nachdem die Zuführung der Stromversorgungsspannung nochmals angefangen hat.
Bei der Schaltung 1202 wird ein Signal, das durch den Kondensator 1208 gehalten wird, in das Gate des Transistors 1210 eingegeben. Deshalb kann, nachdem die Zuführung der Stromversorgungsspannung zu dem Speicherelement 1200 nochmals angefangen hat, das durch den Kondensator 1208 gehaltene Signal in ein dem Zustand (dem Durchlasszustand oder dem Sperrzustand) des Transistors 1210 entsprechendes Signal umgewandelt werden, um aus der Schaltung 1202 gelesen zu werden. Ein ursprüngliches Signal kann folglich selbst dann genau gelesen werden, wenn ein Potential, das dem durch den Kondensator 1208 gehaltenen Signal entspricht, in einem gewissen Maß variiert.
Indem das oben beschriebene Speicherelement 1200 bei einer Speichervorrichtung, wie z. B. einem Register oder einem Cache-Speicher, das/der in einem Prozessor enthalten ist, eingesetzt wird, kann verhindert werden, dass Daten in der Speichervorrichtung infolge der Unterbrechung der Zuführung der Stromversorgungsspannung verloren gehen. Überdies kann, gleich nachdem die Zuführung der Stromversorgungsspannung nochmals angefangen hat, die Speichervorrichtung in einen Zustand zurückkehren, der demjenigen vor der Unterbrechung der Stromversorgung gleich ist. Deshalb kann die Stromversorgung auch für eine kurze Zeit in dem Prozessor oder einer oder mehreren Logikschaltungen, die in dem Prozessor enthalten sind, unterbrochen werden, was einen niedrigeren Stromverbrauch zur Folge hat.
Obwohl bei dieser Ausführungsform das Speicherelement 1200 für eine CPU verwendet wird, kann das Speicherelement 1200 auch für eine LSI, wie z. B. einen Digitalsignalprozessor (DSP), eine benutzerdefinierte LSI (Custom-LSI) oder eine programmierbare logische Vorrichtung (programmable logic device, PLD), und für ein Funkfrequenz-(radio frequency, RF-)Tag verwendet werden.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 10)
Bei dieser Ausführungsform werden Konfigurationsbeispiele für eine Anzeigevorrichtung beschrieben, bei der ein Transistor einer Ausführungsform der vorliegenden Erfindung verwendet wird.
[Konfigurationsbeispiel]
32A ist eine Draufsicht auf die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung. 32B ist ein Schaltplan, der eine Pixel-Schaltung darstellt, die in dem Fall verwendet werden kann, in dem ein Flüssigkristallelement für ein Pixel in der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird. 32C ist ein Schaltplan, der eine Pixel-Schaltung darstellt, die in dem Fall verwendet werden kann, in dem ein organisches EL-Element für ein Pixel in der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird.
Der Transistor in dem Pixel-Abschnitt kann entsprechend der vorstehenden Ausführungsform hergestellt werden. Der Transistor kann in einfacher Weise als n-Kanal-Transistor hergestellt werden, und somit kann ein Teil einer Treiberschaltung, die unter Verwendung eines n-Kanal-Transistors hergestellt werden kann, über dem gleichen Substrat hergestellt werden wie der Transistor des Pixel-Abschnitts. Unter Verwendung eines der Transistoren, die bei den vorstehenden Ausführungsformen beschrieben worden sind, auf diese Weise für den Pixel-Abschnitt oder die Treiberschaltung kann eine hochzuverlässige Anzeigevorrichtung bereitgestellt werden.
32A stellt ein Beispiel für eine Draufsicht auf eine Aktivmatrix-Anzeigevorrichtung dar. Ein Pixel-Abschnitt 701, eine erste Abtastleitungstreiberschaltung 702, eine zweite Abtastleitungstreiberschaltung 703 und eine Signalleitungstreiberschaltung 704 sind über einem Substrat 700 der Anzeigevorrichtung ausgebildet. In dem Pixel-Abschnitt 701 ist eine Mehrzahl von Signalleitungen angeordnet, die sich von der Signalleitungstreiberschaltung 704 aus erstrecken, und eine Mehrzahl von Abtastleitungen, die sich von der ersten Abtastleitungstreiberschaltung 702 und der zweiten Abtastleitungstreiberschaltung 703 aus erstrecken, ist angeordnet. Es sei angemerkt, dass Pixel, die Anzeigeelemente beinhalten, in einer Matrix in entsprechenden Bereichen bereitgestellt sind, in denen sich die Abtastleitungen und die Signalleitungen kreuzen. Das Substrat 700 der Anzeigevorrichtung ist über einen Verbindungsabschnitt, wie z. B. eine flexible gedruckte Schaltung (flexible printed circuit, FPC), mit einer Zeitsteuerschaltung (auch als Steuerung oder Steuer-IC bezeichnet) verbunden.
In 32A sind die erste Abtastleitungstreiberschaltung 702, die zweite Abtastleitungstreiberschaltung 703 und die Signalleitungstreiberschaltung 704 über dem Substrat 700 ausgebildet, an dem der Pixel-Abschnitt 701 ausgebildet ist. Folglich wird die Anzahl der Bestandteile einer Treiberschaltung und dergleichen, die außen angeordnet sind, verringert, so dass eine Kostenreduktion erzielt werden kann. Wenn die Treiberschaltung außerhalb des Substrats 700 angeordnet wäre, müssten ferner Leitungen verlängert werden und die Anzahl der Leitungs-Verbindungen würde zunehmen. Wenn die Treiberschaltung über dem Substrat 700 angeordnet ist, kann die Anzahl der Leitungs-Verbindungen verringert werden. Folglich kann eine Verbesserung der Zuverlässigkeit oder der Produktionsausbeute erzielt werden.
[Flüssigkristallanzeigevorrichtung]
32B stellt ein Beispiel für eine Schaltungskonfiguration des Pixels dar. Hier ist eine Pixel-Schaltung, die für ein Pixel einer VA-Flüssigkristallanzeigevorrichtung verwendbar ist, beispielhaft dargestellt.
Diese Pixel-Schaltung kann bei einer Struktur eingesetzt werden, bei der ein Pixel eine Mehrzahl von Pixel-Elektrodenschichten aufweist. Die Pixel-Elektrodenschichten sind mit verschiedenen Transistoren verbunden, und die Transistoren können mit verschiedenen Gate-Signalen betrieben werden. Folglich können Signale, die an einzelne Pixel-Elektrodenschichten in einem Pixel mit mehreren Bereichen (multi-domain pixel) angelegt werden, unabhängig gesteuert werden.
Eine Gate-Leitung 712 eines Transistors 716 und eine Gate-Leitung 713 eines Transistors 717 sind getrennt, so dass verschiedene Gate-Signale dazu zugeführt werden können. Dagegen ist eine Datenleitung 714 von den Transistoren 716 und 717 geteilt. Der bei einer der vorstehenden Ausführungsformen beschriebene Transistor kann angemessen als jeder der Transistoren 716 und 717 verwendet werden. Auf diese Weise kann eine hochzuverlässige Flüssigkristallanzeigevorrichtung bereitgestellt werden.
Die Formen einer ersten Pixel-Elektrodenschicht, die elektrisch mit dem Transistor 716 verbunden ist, und einer zweiten Pixel-Elektrodenschicht, die elektrisch mit dem Transistor 717 verbunden ist, werden beschrieben. Die erste Pixel-Elektrodenschicht und die zweite Pixel-Elektrodenschicht sind durch einen Schlitz voneinander getrennt. Die erste Pixel-Elektrodenschicht hat eine V-Form, und die zweite Pixel-Elektrodenschicht ist derart angeordnet, dass sie die erste Pixel-Elektrodenschicht umgibt.
Eine Gate-Elektrode des Transistors 716 ist mit der Gate-Leitung 712 verbunden, und eine Gate-Elektrode des Transistors 717 ist mit der Gate-Leitung 713 verbunden. Wenn verschiedene Gate-Signale zu der Gate-Leitung 712 und der Gate-Leitung 713 zugeführt werden, können die Betriebszeiten des Transistors 716 und des Transistors 717 variiert werden. Als Ergebnis kann die Ausrichtung von Flüssigkristallen gesteuert werden.
Ferner kann ein Speicherkondensator unter Verwendung einer Kondensatorleitung 710, eines Gate-Isolierfilms, der als Dielektrikum dient, und einer Kondensatorelektrode gebildet werden, die elektrisch mit der ersten Pixel-Elektrodenschicht oder der zweiten Pixel-Elektrodenschicht verbunden ist.
Das Pixel mit mehreren Bereichen beinhaltet ein erstes Flüssigkristallelement 718 und ein zweites Flüssigkristallelement 719. Das erste Flüssigkristallelement 718 beinhaltet die erste Pixel-Elektrodenschicht, eine Gegenelektrodenschicht und eine Flüssigkristallschicht dazwischen. Das zweite Flüssigkristallelement 719 beinhaltet die zweite Pixel-Elektrodenschicht, eine Gegenelektrodenschicht und eine Flüssigkristallschicht dazwischen.
Es sei angemerkt, dass eine Pixel-Schaltung der vorliegenden Erfindung nicht auf diejenige in 32B beschränkt ist. Beispielsweise kann ein Schalter, ein Widerstand, ein Kondensator, ein Transistor, ein Sensor, eine Logikschaltung oder dergleichen zu dem Pixel, das in 32B dargestellt ist, hinzugefügt sein.
[Organische EL-Anzeigevorrichtung]
32C stellt ein weiteres Beispiel für eine Schaltungskonfiguration des Pixels dar. Hier ist eine Pixel-Struktur einer Anzeigevorrichtung gezeigt, bei der ein organisches EL-Element verwendet wird.
Bei einem organischen EL-Element werden durch Anlegen einer Spannung an ein lichtemittierendes Element Elektronen aus einer eines Paars von Elektroden und Löcher aus der anderen des Paars von Elektroden in eine Schicht injiziert, die eine lichtemittierende organische Verbindung enthält; somit fließt ein Strom. Die Elektronen und Löcher rekombinieren, und dadurch wird die lichtemittierende organische Verbindung angeregt. Die lichtemittierende organische Verbindung kehrt vom angeregten Zustand in einen Grundzustand zurück, wodurch Licht emittiert wird. Aufgrund eines solchen Mechanismus wird dieses lichtemittierende Element als lichtemittierendes Element mit Stromanregung bezeichnet.
32C stellt ein anwendbares Beispiel für eine Pixel-Schaltung dar. Ein Pixel beinhaltet hier zwei n-Kanal-Transistoren. Es sei angemerkt, dass ein Metalloxidfilm einer Ausführungsform der vorliegenden Erfindung für Kanalbildungsbereiche der n-Kanal-Transistoren verwendet werden kann. Des Weiteren kann eine digitale Zeit-Graustufen-Ansteuerung (digital time grayscale driving) bei der Pixel-Schaltung zum Einsatz kommen.
Es werden die Konfiguration der anwendbaren Pixel-Schaltung und die Arbeitsweise eines Pixels beschrieben, bei dem die digitale Zeit-Graustufen-Ansteuerung zum Einsatz kommt.
Ein Pixel 720 beinhaltet einen Schalttransistor 721, einen Treibertransistor 722, ein lichtemittierendes Element 724 und einen Kondensator 723. Eine Gate-Elektrodenschicht des Schalttransistors 721 ist mit einer Abtastleitung 726 verbunden, eine erste Elektrode (entweder eine Source-Elektrodenschicht oder eine Drain-Elektrodenschicht) des Schalttransistors 721 ist mit einer Signalleitung 725 verbunden, und eine zweite Elektrode (die andere der Source-Elektrodenschicht und der Drain-Elektrodenschicht) des Schalttransistors 721 ist mit einer Gate-Elektrodenschicht des Treibertransistors 722 verbunden. Die Gate-Elektrodenschicht des Treibertransistors 722 ist über den Kondensator 723 mit einer Stromversorgungsleitung 727 verbunden, eine erste Elektrode des Treibertransistors 722 ist mit der Stromversorgungsleitung 727 verbunden, und eine zweite Elektrode des Treibertransistors 722 ist mit einer ersten Elektrode (einer Pixel-Elektrode) des lichtemittierenden Elementes 724 verbunden. Eine zweite Elektrode des lichtemittierenden Elementes 724 entspricht einer gemeinsamen Elektrode 728. Die gemeinsame Elektrode 728 ist elektrisch mit einer gemeinsamen Potentialleitung verbunden, die über dem gleichen Substrat ausgebildet ist wie die gemeinsame Elektrode 728.
Als der Schalttransistor 721 und der Treibertransistor 722 kann der bei einer der vorstehenden Ausführungsformen beschriebene Transistor angemessen verwendet werden. Auf diese Weise kann eine hochzuverlässige organische EL-Anzeigevorrichtung bereitgestellt werden.
Das Potential der zweiten Elektrode (der gemeinsamen Elektrode 728) des lichtemittierenden Elementes 724 wird auf ein niedriges Stromversorgungspotential eingestellt. Es sei angemerkt, dass das niedrige Stromversorgungspotential niedriger ist als ein hohes Stromversorgungspotential, das der Stromversorgungsleitung 727 zugeführt wird. Das niedrige Stromversorgungspotential kann beispielsweise GND, 0 V oder dergleichen sein. Das hohe Stromversorgungspotential und das niedrige Stromversorgungspotential werden derart eingestellt, dass sie höher als oder gleich der Durchlass-Schwellenspannung des lichtemittierenden Elementes 724 sind, und der Unterschied zwischen den Potentialen wird an das lichtemittierende Element 724 angelegt, wodurch dem lichtemittierenden Element 724 ein Strom zugeführt wird, was zu einer Lichtemission führt. Die Durchlassspannung des lichtemittierenden Elementes 724 bezeichnet eine Spannung, bei der eine gewünschte Leuchtdichte erreicht wird, und umfasst mindestens eine Durchlass-Schwellenspannung.
Es sei angemerkt, dass die Gate-Kapazität des Treibertransistors 722 als Ersatz für den Kondensator 723 verwendet werden kann, so dass der Kondensator 723 weggelassen werden kann. Die Gate-Kapazität des Treibertransistors 722 kann zwischen dem Kanalbildungsbereich und der Gate-Elektrodenschicht gebildet werden.
Als nächstes wird ein Eingangssignal des Treibertransistors 722 beschrieben. Im Fall eines Spannungsansteuerverfahrens durch Spannungseingabe (voltage-input voltage driving) wird ein Videosignal, das reicht aus, den Treibertransistor 722 einzuschalten oder auszuschalten, in den Treibertransistor 722 eingegeben. Damit der Treibertransistor 722 in einem linearen Bereich arbeiten kann, wird eine Spannung, die höher ist als die Spannung der Stromversorgungsleitung 727, an die Gate-Elektrodenschicht des Treibertransistors 722 angelegt. Es sei angemerkt, dass eine Spannung, die höher als oder gleich der Gesamtspannung einer Spannung der Stromversorgungsleitung und der Schwellenspannung Vth des Treibertransistors 722 ist, an die Signalleitung 725 angelegt wird.
In dem Fall, in dem eine analoge Graustufen-Ansteuerung durchgeführt wird, wird eine Spannung, die höher als oder gleich der Gesamtspannung der Durchlassspannung des lichtemittierenden Elementes 724 und der Schwellenspannung Vth des Treibertransistors 722 ist, an die Gate-Elektrodenschicht des Treibertransistors 722 angelegt. Ein Videosignal, mit dem der Treibertransistor 722 in einem Sättigungsbereich arbeitet, wird eingegeben, so dass dem lichtemittierenden Element 724 ein Strom zugeführt wird. Damit der Treibertransistor 722 in einem Sättigungsbereich arbeiten kann, wird das Potential der Stromversorgungsleitung 727 höher gewählt als das Gate-Potential des Treibertransistors 722. Wenn ein analoges Videosignal benutzt wird, ist es möglich, einen Strom entsprechend dem Videosignal zu dem lichtemittierenden Element 724 zuzuführen und eine analoge Graustufen-Ansteuerung durchzuführen.
Es sei angemerkt, dass die Konfiguration der Pixel-Schaltung der vorliegenden Erfindung nicht auf diejenige in 32C beschränkt ist. Beispielsweise kann ein Schalter, ein Widerstand, ein Kondensator, ein Sensor, ein Transistor, eine Logikschaltung oder dergleichen zu der Pixel-Schaltung, die in 32C dargestellt ist, hinzugefügt sein.
In dem Fall, in dem der bei einer der vorstehenden Ausführungsformen gezeigte Transistor für die Schaltung in 32A bis 32C verwendet wird, ist die Source-Elektrode (die erste Elektrode) elektrisch mit der Seite des niedrigen Potentials verbunden und die Drain-Elektrode (die zweite Elektrode) ist elektrisch mit der Seite des hohen Potentials verbunden. Außerdem kann das Potential der ersten Gate-Elektrode durch eine Steuerschaltung oder dergleichen gesteuert werden, und das oben beispielhaft beschriebene Potential, z. B. ein Potential, das niedriger ist als das an die Source-Elektrode angelegte Potential, kann über eine Leitung, die nicht dargestellt ist, in die zweite Gate-Elektrode eingegeben werden.
Beispielsweise können in dieser Beschreibung und dergleichen ein Anzeigeelement, eine Anzeigevorrichtung, die eine ein Anzeigeelement beinhaltende Vorrichtung ist, ein lichtemittierendes Element und eine lichtemittierende Vorrichtung, die eine ein lichtemittierendes Element beinhaltende Vorrichtung ist, verschiedene Modi verwenden oder verschiedene Elemente beinhalten. Ein Anzeigeelement, eine Anzeigevorrichtung, ein lichtemittierendes Element oder eine lichtemittierende Vorrichtung beinhaltet ein Anzeigemedium, dessen Kontrast, Leuchtdichte, Reflexionsgrad, Durchlässigkeit oder dergleichen durch eine elektrische oder magnetische Aktion verändert wird. Das Anzeigeelement, die Anzeigevorrichtung, das lichtemittierende Element oder die lichtemittierende Vorrichtung umfasst mindestens ein Element, wie z. B. ein Elektrolumineszenz-(EL-)Element (z. B. ein EL-Element, das organische und anorganische Materialien enthält, ein organisches EL-Element oder ein anorganisches EL-Element), eine LED (z. B. eine weiße LED, eine rote LED, eine grüne LED oder eine blaue LED), einen Transistor (einen Transistor, der je nach dem Strom Licht emittiert), einen Elektronenemitter, ein Flüssigkristallelement, elektronische Tinte, einen elektrophoretisches Element, ein Grating Light Valve (GLV), einen Plasmabildschirm (plasma display panel, PDP), ein Anzeigeelement, bei dem ein mikroelektromechanisches System (MEMS) verwendet wird, eine digitale Mikrospiegelvorrichtung (digital micromirror device, DMD), ein Digital Micro Shutter (DMS), MIRASOL (eingetragenes Warenzeichen), einen Bildschirm mit interferometrisch arbeitendem Modulator (interferometic modulator display, IMOD), ein MEMS-Verschluss-Anzeigeelement (MEMS shutter display element), ein MEMS-Anzeigeelement vom optischen Interferenztyp, ein Elektrobenetzungselement (electrowetting element), eine piezoelektrische Keramikanzeige (piezoelectric ceramic display) oder ein Anzeigeelement, das eine Kohlenstoffnanoröhre umfasst. Es sei angemerkt, dass Beispiele für eine Anzeigevorrichtung, die ein EL-Element beinhaltet, eine EL-Anzeige umfassen. Beispiele für eine Anzeigevorrichtung, die einen Elektronen-Emitter beinhaltet, umfassen einen Feldemissionsbildschirm (field emission display, FED) und einen SED-Flachbildschirm (SED: surface-conduction electron-emitter display bzw. oberflächenleitender Elektronen-Emitter-Bildschirm). Beispiele für eine Anzeigevorrichtung, die ein Flüssigkristallelement beinhaltet, umfassen eine Flüssigkristallanzeige (z. B. eine durchlässige Flüssigkristallanzeige, eine halbdurchlässige Flüssigkristallanzeige, eine reflektierende Flüssigkristallanzeige, eine Direktsicht-Flüssigkristallanzeige oder eine Projektionsflüssigkristallanzeige). Beispiele für eine Anzeigevorrichtung, die elektronische Tinte, elektronische Flüssigpulver (electronic liquid powder) oder ein elektrophoretisches Element beinhaltet, umfassen elektronisches Papier. Im Fall einer halbdurchlässigen Flüssigkristallanzeige oder einer reflektierenden Flüssigkristallanzeige dienen einige oder alle Pixel-Elektroden als reflektierende Elektroden. Beispielsweise sind einige oder alle Pixel-Elektroden derart ausgebildet, dass sie Aluminium, Silber oder dergleichen enthalten. In einem solchen Fall kann eine Speicherschaltung, wie z. B. ein SRAM, unter den reflektierenden Elektroden angeordnet sein, was zu einem niedrigeren Stromverbrauch führt.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 11)
Bei dieser Ausführungsform wird ein Anzeigemodul, bei dem eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird, anhand von 33 beschrieben.
Bei einem Anzeigemodul 8000 in 33 sind ein Touchscreen 8004, der mit einer FPC 8003 verbunden ist, ein Anzeigefeld 8006, das mit einer FPC 8005 verbunden ist, eine Hintergrundbeleuchtungseinheit 8007, ein Rahmen 8009, eine gedruckte Leiterplatte 8010 und eine Batterie 8011 zwischen einem oberen Deckel 8001 und einem unteren Deckel 8002 angeordnet. Es sei angemerkt, dass in einigen Fällen die Hintergrundbeleuchtungseinheit 8007, die Batterie 8011, der Touchscreen 8004 und dergleichen nicht bereitgestellt sind.
Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann beispielsweise für das Anzeigefeld 8006 verwendet werden.
Die Formen und Größen des oberen Deckels 8001 und des unteren Deckels 8002 können angemessen entsprechend den Größen des Touchscreens 8004 und des Anzeigefeldes 8006 verändert werden.
Der Touchscreen 8004 kann ein resistiver Touchscreen oder ein kapazitiver Touchscreen sein und derart ausgebildet sein, dass er das Anzeigefeld 8006 überlappt. Ein Gegensubstrat (Abdichtungssubstrat) des Anzeigefeldes 8006 kann eine Touchscreen-Funktion aufweisen. Ein Fotosensor kann in jedem Pixel des Anzeigefeldes 8006 bereitgestellt sein, so dass ein optischer Touchscreen erhalten wird. Eine Elektrode für einen Berührungssensor kann in jedem Pixel des Anzeigefeldes 8006 bereitgestellt sein, so dass ein kapazitiver Touchscreen erhalten wird.
Die Hintergrundbeleuchtungseinheit 8007 beinhaltet eine Lichtquelle 8008. Die Lichtquelle 8008 kann an einem Endabschnitt der Hintergrundbeleuchtungseinheit 8007 angeordnet sein, wobei eine Lichtstreuscheibe verwendet werden kann.
Der Rahmen 8009 schützt das Anzeigefeld 8006 und dient auch als elektromagnetischer Schild zum Blockieren von elektromagnetischen Wellen, die durch den Betrieb der gedruckten Leiterplatte 8010 erzeugt werden. Der Rahmen 8009 kann als Abstrahlplatte dienen.
Die gedruckte Leiterplatte 8010 weist eine Stromversorgungsschaltung und eine Signalverarbeitungsschaltung zum Ausgeben eines Videosignals und eines Taktsignals auf. Als Stromquelle zum Zuführen von Strom zu der Stromversorgungsschaltung kann eine externe gewerbliche Stromquelle oder die getrennt bereitgestellte Batterie 8011 verwendet werden. Es sei angemerkt, dass die Batterie 8011 nicht notwendig ist, wenn eine gewerbliche Stromquelle verwendet wird.
Das Anzeigemodul 8000 kann zusätzlich mit einem Teil, wie z. B. einer polarisierenden Platte, einer Retardationsplatte oder einer Prismenfolie, versehen sein.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 12)
Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für Anzeigevorrichtungen, Personal-Computer oder Bildwiedergabevorrichtungen verwendet werden, die mit Aufzeichnungsmedien versehen sind (typischerweise Vorrichtungen, die den Inhalt von Aufzeichnungsmedien, wie z. B. Digital Versatile Disks (DVDs), wiedergeben und die Bildschirme zur Anzeige der wiedergegebenen Bilder aufweisen). Weitere Beispiele für elektronische Geräte, die mit der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ausgestattet sein können, sind Mobiltelefone, Spielgeräte einschließlich tragbarer Spielkonsolen, tragbare Datenendgeräte, E-Book-Lesegeräte, Kameras, wie z. B. Videokameras und digitale Fotokameras, Videobrillen (am Kopf getragene Anzeigen), Navigationssysteme, Audio-Wiedergabevorrichtungen (z. B. Auto-Audiosysteme und digitale Audio-Wiedergabegeräte), Kopiergeräte, Faxgeräte, Drucker, Multifunktionsdrucker, Geldautomaten (automated teller machines, ATM) und Verkaufsautomaten. 34A bis 34F stellen konkrete Beispiele für diese elektronischen Geräte dar.
34A stellt eine tragbare Spielkonsole dar, die ein Gehäuse 901, ein Gehäuse 902, einen Anzeigeabschnitt 903, einen Anzeigeabschnitt 904, ein Mikrofon 905, einen Lautsprecher 906, eine Bedienungstaste 907, einen Stift 908 und dergleichen beinhaltet. Das tragbare Spielegerät in 34A weist die zwei Anzeigeabschnitte 903 und 904 auf, wobei die Anzahl der Anzeigeabschnitte in einem tragbaren Spielegerät jedoch nicht darauf beschränkt ist.
34B stellt ein tragbares Datenendgerät dar, das ein erstes Gehäuse 911, ein zweites Gehäuse 912, einen ersten Anzeigeabschnitt 913, einen zweiten Anzeigeabschnitt 914, ein Gelenk 915, eine Bedienungstaste 916 und dergleichen beinhaltet. Der erste Anzeigeabschnitt 913 ist in dem ersten Gehäuse 911 bereitgestellt, und der zweite Anzeigeabschnitt 914 ist in dem zweiten Gehäuse 912 bereitgestellt. Das erste Gehäuse 911 und das zweite Gehäuse 912 sind mit dem Gelenk 915 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 911 und dem zweiten Gehäuse 912 kann mit dem Gelenk 915 verändert werden. Ein Bild auf dem ersten Anzeigeabschnitt 913 kann abhängig von dem Winkel an dem Gelenk 915 zwischen dem ersten Gehäuse 911 und dem zweiten Gehäuse 912 umgeschaltet werden. Eine Anzeigevorrichtung mit einer Positionseingabefunktion kann als mindestens einer der ersten und zweiten Anzeigeabschnitte 913 und 914 verwendet werden. Es sei angemerkt, dass die Positionseingabefunktion durch Bereitstellen eines Touchscreens in einer Anzeigevorrichtung hinzugefügt werden kann. Alternativ kann die Positionseingabefunktion durch Bereitstellen eines ein Fotosensor genannten photoelektrischen Umwandlungselementes in einem Pixel-Abschnitt einer Anzeigevorrichtung hinzugefügt werden.
34C stellt einen Laptop-Computer dar, der ein Gehäuse 921, einen Anzeigeabschnitt 922, eine Tastatur 923, eine Zeigevorrichtung 924 und dergleichen beinhaltet.
34D stellt ein Informationsendgerät in Form einer Armbanduhr dar, das ein Gehäuse 931, einen Anzeigeabschnitt 932, ein Armband 933 und dergleichen beinhaltet. Der Anzeigeabschnitt 932 kann ein Touchscreen sein.
34E stellt eine Videokamera dar, die ein erstes Gehäuse 941, ein zweites Gehäuse 942, einen Anzeigeabschnitt 943, Bedienungstasten 944, eine Linse 945, ein Gelenk 946 und dergleichen beinhaltet. Die Bedienungstasten 944 und die Linse 945 sind in dem ersten Gehäuse 941 bereitgestellt, und der Anzeigeabschnitt 943 ist in dem zweiten Gehäuse 942 bereitgestellt. Das erste Gehäuse 941 und das zweite Gehäuse 942 sind mit dem Gelenk 946 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 941 und dem zweiten Gehäuse 942 kann mit dem Gelenk 946 verändert werden. Bilder, die auf dem Anzeigeabschnitt 943 angezeigt werden, können entsprechend dem Winkel an dem Gelenk 946 zwischen dem ersten Gehäuse 941 und dem zweiten Gehäuse 942 umgeschaltet werden.
34F stellt einen Personenkraftwagen dar, der eine Karosserie 951, Räder 952, ein Armaturenbrett 953, Scheinwerfer 954 und dergleichen beinhaltet.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
(Ausführungsform 13)
Bei dieser Ausführungsform werden Anwendungsbeispiele für ein RF-Tag einer Ausführungsform der vorliegenden Erfindung anhand von 35A bis 35F beschrieben. Das RF-Tag wird weithin verwendet und kann beispielsweise für die folgenden Produkte bereitgestellt sein: Geldscheine, Münzen, Wertpapiere, Inhaberobligationen, Dokumente (z. B. Führerscheine oder Aufenthaltskarten, siehe 35A), Aufzeichnungsmedien (z. B. DVD oder Fernsehkassetten, siehe 35B), Fahrzeuge (z. B. Fahrräder, siehe 35C), Verpackungsbehälter (z. B. Packpapier oder Flaschen, siehe 35D), persönliche Habe (z. B. Taschen oder Brillen), Lebensmittel, Pflanzen, Tiere, menschliche Körper, Kleidung, Hausrat, Sanitätsartikel, wie z. B. Medikamente und Chemikalie, und elektronische Geräte (z. B. Flüssigkristallanzeigevorrichtungen, EL-Anzeigevorrichtungen, Fernsehgeräte oder Mobiltelefone). Das RF-Tag kann auch für Tags auf Produkten bereitgestellt sein (siehe 35E und 35F).
Ein RF-Tag 4000 einer Ausführungsform der vorliegenden Erfindung ist an einem Produkt befestigt, indem es an dessen Oberfläche angebracht oder darin eingebettet ist. Das RF-Tag 4000 ist zum Beispiel an jedem Produkt befestigt, indem es in Papier eines Buchs oder in einem organischen Harz einer Verpackung eingebettet ist. Da die Größe, die Dicke und das Gewicht des RF-Tags 4000 einer Ausführungsform der vorliegenden Erfindung verringert werden können, kann es an einem Produkt befestigt sein, ohne das Design des Produkts zu stören. Außerdem können Geldscheine, Münzen, Wertpapiere, Inhaberobligationen, Dokumente oder dergleichen eine Identifikationsfunktion aufweisen, indem sie mit dem RF-Tag 4000 einer Ausführungsform der vorliegenden Erfindung versehen sind, und man kann die Identifikationsfunktion nutzen, um Fälschung zu verhindern. Die Effizienz eines Systems, wie z. B. eines Prüfsystems, kann überdies verbessert werden, indem das RF-Tag einer Ausführungsform der vorliegenden Erfindung für Verpackungsbehälter, Aufzeichnungsmedien, persönliche Habe, Lebensmittel, Kleidung, Hausrat, elektronische Geräte oder dergleichen bereitgestellt ist. Fahrzeuge können auch höhere Sicherheit gegen Diebstahl oder dergleichen aufweisen, indem sie mit dem RF-Tag einer Ausführungsform der vorliegenden Erfindung versehen sind.
Wie zuvor beschrieben, kann unter Verwendung des RF-Tags einer Ausführungsform der vorliegenden Erfindung für jede Anwendung, die bei dieser Ausführungsform beschrieben wird, der Strom zum Betrieb, wie z. B. zum Schreiben oder Lesen von Daten, verringert werden, was eine Erhöhung der maximalen Kommunikationsreichweite zur Folge hat. Außerdem können Daten über einen sehr langen Zeitraum auch in dem Zustand gehalten werden, in dem kein Strom zugeführt wird; das RF-Tag kann daher vorteilhaft für eine Anwendung verwendet werden, bei der Daten nicht häufig geschrieben oder gelesen werden.
Diese Ausführungsform kann mit einer der anderen Ausführungsformen oder mit einem Beispiel in dieser Beschreibung soweit angemessen kombiniert werden.
[Beispiel]
In diesem Beispiel wurden ein Transistor und Proben zur Querschnittsbeobachtung hergestellt, und ihre Querschnitte wurden beobachtet. Die Ergebnisse werden nachstehend beschrieben.
[Herstellung des Transistors und der Probe]
Der Transistor und die Proben hatten jeweils die Struktur, die der Struktur des bei der Ausführungsform 1 beschriebenen Transistors 103 entspricht. Es sei angemerkt, dass keine Probe die dritte Oxidhalbleiterschicht 133 aufwies, so dass eine der zweiten Oxidhalbleiterschicht 132 entsprechende Schicht deutlich beobachtet wurde. Es wurden Proben 1 bis 4 mit verschiedenen Querschnittsformen in der Kanalbreitenrichtung hergestellt.
Ein Siliziumwafer wurde als Substrat verwendet. Der Siliziumwafer wurde einer thermischen Oxidation unterzogen, wodurch ein thermisch oxidierter Film ausgebildet wurde. Ein Siliziumoxynitridfilm wurde durch ein Plasma-CVD-Verfahren über dem thermisch oxidierten Film ausgebildet.
Bei dem Transistor wurden als nächstes ein erster Oxidhalbleiterfilm mit einer Dicke von zirka 10 nm und ein zweiter Oxidhalbleiterfilm mit einer Dicke von zirka 40 nm in dieser Reihenfolge durch ein Sputterverfahren abgeschieden. Bei jeder der Proben wurden ein erster Oxidhalbleiterfilm mit einer Dicke von zirka 20 nm und ein zweiter Oxidhalbleiterfilm mit einer Dicke von zirka 40 nm, 60 nm oder 90 nm in dieser Reihenfolge durch ein Sputterverfahren abgeschieden. Es sei angemerkt, dass es sich bei den Dicken um Zielwerte handelte.
Anschließend wurden ein Wolframfilm und ein organisches Harz über dem zweiten Oxidhalbleiterfilm ausgebildet. Ein negativer Fotolackfilm wurde darüber ausgebildet, eine Belichtung wurde durch Abtasten mit einem Elektronenstrahl an dem Fotolackfilm durchgeführt, und dann wurde eine Entwicklungsbehandlung durchgeführt. Auf diese Weise wurde der Fotolackfilm strukturiert.
Dann wurden das organische Harz und der Wolframfilm unter Verwendung des Fotolackfilms als Maske selektiv geätzt. Eine Trockenätzvorrichtung mit induktiv gekoppeltem Plasma wurde zum Ätzen verwendet.
Als nächstes wurden der Fotolackfilm und das organische Harz durch Veraschung entfernt. Dann wurden der erste Oxidhalbleiterfilm und der zweite Oxidhalbleiterfilm unter Verwendung des Wolframfilms als Maske selektiv geätzt, so dass ein Stapel, der eine erste Oxidhalbleiterschicht und eine zweite Oxidhalbleiterschicht umfasst, ausgebildet wurde.
Als nächstes wurde der Wolframfilm durch eine Ätzbehandlung entfernt.
Die Proben wurden nach dieser Ätzbehandlung fertiggestellt. Zur Beobachtung wurden ein Kohlenstofffilm und ein Platinfilm ausgebildet, um den Stapel zu bedecken.
Ein Verfahren zum Herstellen des Transistors wird nachstehend beschrieben. Nach der Ätzbehandlung wurde ein Wolframfilm durch ein Sputterverfahren über dem zweiten Oxidhalbleiterfilm ausgebildet. Ein Fotolackfilmmuster wurde dann über dem Wolframfilm ausgebildet, und eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht wurden durch selektives Ätzen ausgebildet.
Als nächstes wurde ein dritter Oxidhalbleiterfilm mit einer Dicke von 5 nm durch ein Sputterverfahren über dem Stapel ausgebildet, der die erste Oxidhalbleiterschicht und die zweite Oxidhalbleiterschicht umfasst.
Als nächstes wurde ein Siliziumoxynitridfilm, der zu einem Gate-Isolierfilm werden soll, durch ein Plasma-CVD-Verfahren über dem dritten Oxidhalbleiterfilm ausgebildet.
Dann wurden ein Titannitridfilm und ein Wolframfilm nacheinander durch ein Sputterverfahren ausgebildet. Anschließend wurde ein Fotolackfilmmuster über dem Wolframfilm ausgebildet.
Als nächstes wurden der Titannitridfilm und der Wolframfilm unter Verwendung des Fotolackfilms selektiv geätzt, wodurch eine Gate-Elektrodenschicht ausgebildet wurde. Zusätzlich wurden der Gate-Isolierfilm und der dritte Oxidhalbleiterfilm unter Verwendung der Gate-Elektrodenschicht als Maske geätzt. Auf diese Weise wurde eine dritte Oxidhalbleiterschicht ausgebildet.
Als nächstes wurden ein Aluminiumoxidfilm und ein Siliziumoxynitridfilm als isolierende Schichten ausgebildet.
Durch die vorstehenden Schritte wurden der Transistor und die Proben 1 bis 4 zur Querschnittsbeobachtung hergestellt.
[Querschnittsbeobachtung]
Die Querschnitte des hergestellten Transistors und der hergestellten Proben 1 bis 4 wurden mit einem Rastertransmissionselektronenmikroskop (scanning transmission electron microscope, STEM) beobachtet.
36 zeigt eine Fotografie des Querschnitts des Transistors (dem Transistor 103 entsprechend) in der Kanallängsrichtung. Die Fotografie des Querschnitts entspricht 8B.
37A bis 37D sind Fotografien der Querschnitte der Proben 1 bis 4 in der Kanalbreitenrichtung. Jede der Fotografien der Querschnitte entspricht der Querschnittsansicht in 9A oder der Querschnittsansicht in 9B. Hinsichtlich der detaillierten Beschreibung der Querschnittsformen kann man auf 10A bis 10D Bezug nehmen.
In der Fotografie des Querschnitts der Probe 1 in 37A sieht man, dass ein etwa trapezförmiger Querschnitt erhalten wird, indem die zweite Oxidhalbleiterschicht, die in einer Zieldicke von 40 nm ausgebildet wird, durch das vorstehende Verfahren geätzt wird. Die Querschnittsform ist nahe an derjenigen in 10C.
In der Fotografie des Querschnitts ist die Länge m eines Bereichs der zweiten Oxidhalbleiterschicht, der in Kontakt mit der ersten Oxidhalbleiterschicht steht, 36 nm, und die Höhe n der zweiten Oxidhalbleiterschicht ist 36 nm. Die Länge Q, ermittelt durch Bildverarbeitung der Fotografie des Querschnitts der Probe 1, ist 91 nm. Da die Ungleichung 80,5 nm ≤ Q < 108 nm und die Ungleichung 80,5 nm ≤ 0 ≤ 92,2 nm aus der Formel (22) bzw. der Formel (23) erhalten werden, weist die Probe 1 eine Form auf, die für einen Transistor einer Ausführungsform der vorliegenden Erfindung geeignet ist.
In der Fotografie des Querschnitts der Probe 2 in 37B sieht man, dass ein etwa trapezförmiger Querschnitt erhalten wird, indem die zweite Oxidhalbleiterschicht, die in einer Zieldicke von 60 nm ausgebildet wird, durch das vorstehende Verfahren geätzt wird. Die Querschnittsform ist nahe an derjenigen in 10B.
In der Fotografie des Querschnitts ist die Länge m eines Bereichs der zweiten Oxidhalbleiterschicht, der in Kontakt mit der ersten Oxidhalbleiterschicht steht, 54 nm, und die Höhe n der zweiten Oxidhalbleiterschicht ist 60 nm. Die Länge Q, ermittelt durch Bildverarbeitung der Fotografie des Querschnitts der Probe 2, ist 142 nm. Da die Ungleichung 132 nm ≤ 0 < 153 nm und die Ungleichung 132 nm ≤ Q ≤ 145 nm aus der Formel (23) bzw. der Formel (24) erhalten werden, weist die Probe 2 eine Form auf, die für einen Transistor einer Ausführungsform der vorliegenden Erfindung geeignet ist.
In der Fotografie des Querschnitts der Probe 3 in 37C sieht man, dass ein etwa dreieckiger Querschnitt erhalten wird, indem die zweite Oxidhalbleiterschicht, die in einer Zieldicke von 60 nm ausgebildet wird, durch das vorstehende Verfahren geätzt wird. Die Querschnittsform ist nahe an derjenigen in 10A.
In der Fotografie des Querschnitts ist die Länge m eines Bereichs der zweiten Oxidhalbleiterschicht, der in Kontakt mit der ersten Oxidhalbleiterschicht steht, 46 nm, und die Höhe n der zweiten Oxidhalbleiterschicht ist 62 nm. Die Länge Q, ermittelt durch Bildverarbeitung der Fotografie des Querschnitts der Probe 3, ist 139 nm. Da die Ungleichung 132 nm ≤ Q ≤ 143 nm aus der Formel (24) erhalten wird, weist die Probe 3 eine Form auf, die für einen Transistor einer Ausführungsform der vorliegenden Erfindung geeignet ist.
In der Fotografie des Querschnitts der Probe 4 in 37D sieht man, dass ein etwa dreieckiger Querschnitt erhalten wird, indem die zweite Oxidhalbleiterschicht, die in einer Zieldicke von 90 nm ausgebildet wird, durch das vorstehende Verfahren geätzt wird. Die Querschnittsform ist nahe an derjenigen in 10A.
In der Fotografie des Querschnitts ist die Länge m eines Bereichs der zweiten Oxidhalbleiterschicht, der in Kontakt mit der ersten Oxidhalbleiterschicht steht, 53 nm, und die Höhe n der zweiten Oxidhalbleiterschicht ist 91 nm. Die Länge Q, ermittelt durch Bildverarbeitung der Fotografie des Querschnitts der Probe 4, ist 197 nm. Da die Ungleichung 189 nm ≤ Q ≤ 203 nm aus der Formel (24) erhalten wird, weist die Probe 4 eine Form auf, die für einen Transistor einer Ausführungsform der vorliegenden Erfindung geeignet ist.
Die obigen Ergebnisse dieses Beispiels belegen, dass ein Transistor einer Ausführungsform der vorliegenden Erfindung tatsächlich hergestellt werden kann.
Dieses Beispiel kann mit einer der anderen Ausführungsformen in dieser Beschreibung soweit angemessen kombiniert werden.
Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2013-261600 , eingereicht beim japanischen Patentamt am 18. Dezember 2013, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2007-123861 [0006]
JP 2007-96055 [0006]
JP 2013-261600 [0514]

Claims

Halbleitervorrichtung, die umfasst: eine isolierende Schicht; eine Halbleiterschicht über der isolierenden Schicht; eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht, welche elektrisch mit der Halbleiterschicht verbunden sind; einen Gate-Isolierfilm, der die Halbleiterschicht überlappt; und eine Gate-Elektrodenschicht, welche die Halbleiterschicht überlappt, wobei der Gate-Isolierfilm dazwischen liegt, wobei in einem Kanalbildungsbereich der Halbleiterschicht eine Länge Z, welche die Summe einer Länge einer ersten lateralen Seite, einer Länge einer oberen Seite und einer Länge einer zweiten lateralen Seite der Halbleiterschicht ist, in einem Bereich liegt, der durch die folgende Formel dargestellt wird,
wobei, wie in einem Querschnitt der Halbleiterschicht in einer Kanalbreitenrichtung betrachtet, X eine Länge einer unteren Seite der Halbleiterschicht ist, wobei, wie im Querschnitt der Halbleiterschicht in der Kanalbreitenrichtung betrachtet, Y eine Höhe der Halbleiterschicht ist, wobei Y gleich oder größer als X ist, und wobei in dem Kanalbildungsbereich der Halbleiterschicht eine Länge eines Umfangs der Halbleiterschicht, die im Querschnitt in der Kanalbreitenrichtung der Halbleiterschicht betrachtet wird, (X + Z) ist.
Halbleitervorrichtung nach Anspruch 1, wobei es sich bei der Halbleiterschicht um eine Oxidhalbleiterschicht handelt.
Halbleitervorrichtung nach Anspruch 1, die ferner eine erste zusätzliche Halbleiterschicht umfasst, die zwischen der isolierenden Schicht und der Halbleiterschicht liegt, wobei die untere Seite der Halbleiterschicht in Kontakt mit der ersten zusätzlichen Halbleiterschicht steht.
Halbleitervorrichtung nach Anspruch 1, die ferner eine zweite zusätzliche Halbleiterschicht umfasst, die zwischen dem Gate-Isolierfilm und der Halbleiterschicht liegt, wobei die obere Seite der Halbleiterschicht in Kontakt mit der zweiten zusätzlichen Halbleiterschicht steht.
Halbleitervorrichtung nach Anspruch 1, die ferner eine zweite zusätzliche Halbleiterschicht umfasst, die zwischen dem Gate-Isolierfilm und der Halbleiterschicht liegt, wobei die erste laterale Seite, die obere Seite und die zweite laterale Seite der Halbleiterschicht in Kontakt mit der zweiten zusätzlichen Halbleiterschicht stehen.
Halbleitervorrichtung, die umfasst: eine isolierende Schicht; eine Halbleiterschicht über der isolierenden Schicht; eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht, welche elektrisch mit der Halbleiterschicht verbunden sind; einen Gate-Isolierfilm, der die Halbleiterschicht überlappt; und eine Gate-Elektrodenschicht, welche die Halbleiterschicht überlappt, wobei der Gate-Isolierfilm dazwischen liegt, wobei in einem die Gate-Elektrodenschicht überlappenden Abschnitt der Halbleiterschicht zwischen der Source-Elektrodenschicht und der Drain-Elektrodenschicht eine Länge D eines Bereichs, in dem, wie in einem Querschnitt der Halbleiterschicht in einer Kanalbreitenrichtung betrachtet, die Halbleiterschicht und der Gate-Isolierfilm in Kontakt miteinander stehen, in einem Bereich liegt, der durch die folgende Formel dargestellt wird,
wobei, wie im Querschnitt der Halbleiterschicht in der Kanalbreitenrichtung betrachtet, a eine Länge einer Seite der Halbleiterschicht in Kontakt mit der isolierenden Schicht ist, wobei, wie im Querschnitt der Halbleiterschicht in der Kanalbreitenrichtung betrachtet, b eine Höhe der Halbleiterschicht ist, und wobei b gleich oder größer als a ist.
Halbleitervorrichtung nach Anspruch 6, wobei die Länge a der Seite der Halbleiterschicht in Kontakt mit der isolierenden Schicht länger als 10 nm und kürzer als oder gleich 100 nm ist.
Halbleitervorrichtung nach Anspruch 6, wobei die Höhe b der Halbleiterschicht größer als oder gleich 10 nm und kleiner als oder gleich 200 nm ist.
Halbleitervorrichtung nach Anspruch 6, wobei es sich bei der Halbleiterschicht um eine Oxidhalbleiterschicht handelt.
Halbleitervorrichtung nach Anspruch 6, wobei es sich bei der Halbleiterschicht um einen kristallinen Oxidhalbleiterfilm mit Ausrichtung bezüglich der c-Achse handelt.
Halbleitervorrichtung, die umfasst: eine isolierende Schicht; einen Stapel, der eine erste Halbleiterschicht, eine zweite Halbleiterschicht und eine dritte Halbleiterschicht umfasst, welche in dieser Reihenfolge über der isolierenden Schicht ausgebildet sind, wobei die dritte Halbleiterschicht in Kontakt mit der zweiten Halbleiterschicht steht; eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht, welche elektrisch mit dem Stapel verbunden sind; einen Gate-Isolierfilm über dem Stapel, der Source-Elektrodenschicht und der Drain-Elektrodenschicht, wobei der Gate-Isolierfilm in Kontakt mit der zweiten Halbleiterschicht steht; und eine Gate-Elektrodenschicht, die den Stapel überlappt, wobei der Gate-Isolierfilm dazwischen liegt, wobei in einem die Gate-Elektrodenschicht überlappenden Abschnitt des Stapels zwischen der Source-Elektrodenschicht und der Drain-Elektrodenschicht eine Länge J eines Bereichs, in dem, wie in einem Querschnitt des Stapels in einer Kanalbreitenrichtung betrachtet, die zweite Halbleiterschicht in Kontakt mit dem Gate-Isolierfilm oder der dritten Halbleiterschicht steht, in einem Bereich liegt, der durch die folgende Formel dargestellt wird,
wobei, wie im Querschnitt des Stapels in der Kanalbreitenrichtung betrachtet, f eine Länge einer Seite der zweiten Halbleiterschicht in Kontakt mit der ersten Halbleiterschicht ist, wobei, wie im Querschnitt des Stapels in der Kanalbreitenrichtung betrachtet, g eine Höhe der zweiten Halbleiterschicht ist, und wobei g gleich oder größer als f ist.
Halbleitervorrichtung nach Anspruch 11, wobei die Länge f der Seite der zweiten Halbleiterschicht in Kontakt mit der ersten Halbleiterschicht länger als 10 nm und kürzer als oder gleich 100 nm ist.
Halbleitervorrichtung nach Anspruch 11, wobei die Höhe g der zweiten Halbleiterschicht größer als oder gleich 10 nm und kleiner als oder gleich 200 nm ist.
Halbleitervorrichtung nach Anspruch 11, wobei es sich bei der ersten, der zweiten und der dritten Halbleiterschicht um eine erste, eine zweite bzw. eine dritte Oxidhalbleiterschicht handelt.
Halbleitervorrichtung nach Anspruch 11, wobei jede der ersten, der zweiten und der dritten Halbleiterschicht ein In-M-Zn-Oxid umfasst, wobei M Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf ist, und wobei ein Atomverhältnis von M zu In in jeder der ersten und dritten Halbleiterschicht höher ist als ein Atomverhältnis von M zu In in der zweiten Halbleiterschicht.
Halbleitervorrichtung nach Anspruch 11, wobei es sich bei jeder der ersten, der zweiten und der dritten Halbleiterschicht um einen kristallinen Oxidhalbleiterfilm mit Ausrichtung bezüglich der c-Achse handelt.
Halbleitervorrichtung, die umfasst: eine isolierende Schicht; einen Stapel, der eine erste Halbleiterschicht und eine zweite Halbleiterschicht umfasst, welche in dieser Reihenfolge über der isolierenden Schicht ausgebildet sind; eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht, welche elektrisch mit dem Stapel verbunden sind; eine dritte Halbleiterschicht über dem Stapel, der Source-Elektrodenschicht und der Drain-Elektrodenschicht, wobei die dritte Halbleiterschicht in Kontakt mit der zweiten Halbleiterschicht steht; und einen Gate-Isolierfilm und eine Gate-Elektrodenschicht, die jeweils den Stapel überlappen, wobei in einem die Gate-Elektrodenschicht überlappenden Abschnitt des Stapels zwischen der Source-Elektrodenschicht und der Drain-Elektrodenschicht eine Länge Q eines Bereichs, in dem, wie in einem Querschnitt des Stapels in einer Kanalbreitenrichtung betrachtet, die zweite Halbleiterschicht und die dritte Halbleiterschicht in Kontakt miteinander stehen, in einem Bereich liegt, der durch die folgende Formel dargestellt wird,
wobei, wie im Querschnitt des Stapels in der Kanalbreitenrichtung betrachtet, m eine Länge einer Seite der zweiten Halbleiterschicht in Kontakt mit der ersten Halbleiterschicht ist, wobei, wie im Querschnitt des Stapels in der Kanalbreitenrichtung betrachtet, n eine Höhe der zweiten Halbleiterschicht ist, und wobei n gleich oder größer als m ist.
Halbleitervorrichtung nach Anspruch 17, wobei die Länge m der Seite der zweiten Halbleiterschicht in Kontakt mit der ersten Halbleiterschicht länger als 10 nm und kürzer als oder gleich 100 nm ist.
Halbleitervorrichtung nach Anspruch 17, wobei die Höhe n der zweiten Halbleiterschicht größer als oder gleich 10 nm und kleiner als oder gleich 200 nm ist.
Halbleitervorrichtung nach Anspruch 17, wobei es sich bei der ersten, der zweiten und der dritten Halbleiterschicht um eine erste, eine zweite bzw. eine dritte Oxidhalbleiterschicht handelt.
Halbleitervorrichtung nach Anspruch 17, wobei jede der ersten, der zweiten und der dritten Halbleiterschicht ein In-M-Zn-Oxid umfasst, wobei M Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf ist, und wobei ein Atomverhältnis von M zu In in jeder der ersten und dritten Halbleiterschicht höher ist als ein Atomverhältnis von M zu In in der zweiten Halbleiterschicht.
Halbleitervorrichtung nach Anspruch 17, wobei es sich bei jeder der ersten, der zweiten und der dritten Halbleiterschicht um einen kristallinen Oxidhalbleiterfilm mit Ausrichtung bezüglich der c-Achse handelt.