JP2016174031A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016174031A
JP2016174031A JP2015052276A JP2015052276A JP2016174031A JP 2016174031 A JP2016174031 A JP 2016174031A JP 2015052276 A JP2015052276 A JP 2015052276A JP 2015052276 A JP2015052276 A JP 2015052276A JP 2016174031 A JP2016174031 A JP 2016174031A
Authority
JP
Japan
Prior art keywords
region
type
sic
contact portion
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015052276A
Other languages
English (en)
Inventor
大 古川
Masaru Furukawa
大 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015052276A priority Critical patent/JP2016174031A/ja
Priority to US14/840,646 priority patent/US20160276441A1/en
Publication of JP2016174031A publication Critical patent/JP2016174031A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】信頼性の向上を可能とする半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１の面と第２の面を有するＳｉＣ基板と、ＳｉＣ基板に設けられる素子領域と、素子領域の周囲の第１の面上に設けられる絶縁膜と、ＳｉＣ基板内の第１の面側に絶縁膜と接して設けられるｐ型の第１のＳｉＣ領域と、第１のＳｉＣ領域と第２の面との間に設けられるｎ型の第２のＳｉＣ領域と、絶縁膜上に設けられ、第１のＳｉＣ領域と電気的に接続するためのコンタクト部を有する第１の電極と、第２の面に接して設けられる第２の電極と、を備え、コンタクト部の中央部直下のＳｉＣ基板のｐ型不純物濃度が、コンタクト部の端部直下のＳｉＣ基板のｐ型不純物濃度よりも高い。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体デバイスの信頼性を劣化させる要因として、絶縁膜中に含まれる電荷による特性変動が知られている。例えば、電荷が半導体デバイスの動作中に絶縁膜にトラップされ、半導体デバイスの耐圧の変動やリーク電流の変動を引き起こす。
特開２００９−４６６８号公報
本発明が解決しようとする課題は、信頼性の向上を可能とする半導体装置を提供することにある。
実施形態の半導体装置は、第１の面と第２の面を有するＳｉＣ基板と、前記ＳｉＣ基板に設けられる素子領域と、前記素子領域の周囲の前記第１の面上に設けられる絶縁膜と、前記ＳｉＣ基板内の前記第１の面側に前記絶縁膜と接して設けられるｐ型の第１のＳｉＣ領域と、前記第１のＳｉＣ領域と前記第２の面との間に設けられるｎ型の第２のＳｉＣ領域と、前記絶縁膜上に設けられ、前記第１のＳｉＣ領域と電気的に接続するためのコンタクト部を有する第１の電極と、前記第２の面に接して設けられる第２の電極と、を備え、前記コンタクト部の中央部直下の前記ＳｉＣ基板のｐ型不純物濃度が、前記コンタクト部の端部直下の前記ＳｉＣ基板のｐ型不純物濃度よりも高い。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式平面図。 第１の実施形態のコンタクト部の拡大断面図。 比較形態のコンタクト部の拡大断面図。 第１の実施形態の変形例の模式平面図。 第２の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。
また、本明細書中、「ＳｉＣ基板」とは、例えば、基板上にエピタキシャル成長により形成されたＳｉＣ層も含む概念とする。
（第１の実施形態）
本実施形態の半導体装置は、第１の面と第２の面を有するＳｉＣ基板と、ＳｉＣ基板に設けられる素子領域と、素子領域の周囲の第１の面上に設けられる絶縁膜と、ＳｉＣ基板内の第１の面側に絶縁膜と接して設けられるｐ型の第１のＳｉＣ領域と、第１のＳｉＣ領域と第２の面との間に設けられるｎ型の第２のＳｉＣ領域と、絶縁膜上に設けられ、第１のＳｉＣ領域と電気的に接続するためのコンタクト部を有する第１の電極と、第２の面に接して設けられる第２の電極と、を備え、コンタクト部の中央部直下のＳｉＣ基板のｐ型不純物濃度が、コンタクト部の端部直下のＳｉＣ基板のｐ型不純物濃度よりも高い。
図１は、本実施形態の半導体装置の模式断面図である。図２は、本実施形態の半導体装置の模式平面図である。図２は、ＳｉＣ基板１０直上の絶縁膜のパターンを示す。図１は、図２のＡＡ’断面を示す。本実施形態の半導体装置はＰＩＮダイオードである。
ＰＩＮダイオード１００は、素子領域（活性領域）と、素子領域を囲む終端領域とを備える。素子領域と終端領域はＳｉＣ基板に設けられる。素子領域は、ＰＩＮダイオード１００の順方向バイアス時に主に電流が流れる領域として機能する。終端領域は、ＰＩＮダイオード１００の逆方向バイアス時に、素子領域の端部に印加される電界の強度を緩和し、ＰＩＮダイオード１００の素子耐圧を向上させる領域として機能する。
ＰＩＮダイオード１００は、ＳｉＣ（炭化珪素）基板１０、ｐ型のアノード領域１２、ｐ＋型のアノード領域１４、ｐ型のリサーフ領域（第１のＳｉＣ領域）１６、ｐ＋型のコンタクト領域（第３のＳｉＣ領域）１８、ｐ−型のリサーフ領域（第４のＳｉＣ領域）２０、ｎ−型のドリフト領域（第２のＳｉＣ領域）２２、ｎ＋型のカソード領域２４、フィールド酸化膜（絶縁膜）２６、アノード電極（第１の電極）２８、及び、カソード電極（第２の電極）３０を備える。
ＳｉＣ基板１０は、第１の面と、第１の面に対向する第２の面を備えている。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
ＳｉＣ基板１０は、例えば、４Ｈ−ＳｉＣ構造のＳｉＣ基板である。ＳｉＣ基板１０の膜厚は、例えば、５μｍ以上１００μｍ以下である。
ｐ型のアノード領域１２は、ＳｉＣ基板１０内の第１の面側の素子領域に設けられる。ｐ型のアノード領域１２は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上２×１０１９ｃｍ−３以下である。
ｐ＋型のアノード領域１４は、ＳｉＣ基板１０の第１の面側の素子領域に設けられる。ｐ＋型のアノード領域１４は、ｐ型のアノード領域１２内に設けられる。ｐ＋型のアノード領域１４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、３×１０１９ｃｍ−３以上１×１０２０ｃｍ−３以下である。
ｐ型のリサーフ領域（第１のＳｉＣ領域）１６は、ＳｉＣ基板１０内の第１の面側に、素子領域を囲んで設けられる。ｐ型のリサーフ領域１６は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。
ｐ型のリサーフ領域１６のｐ型不純物濃度は、例えば、ｐ型のアノード領域１２のｐ型不純物濃度よりも低い。ｐ型不純物の不純物濃度は、例えば、５×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下である。また、ｐ型のリサーフ領域１６の深さは、例えば、ｐ型のアノード領域１２よりも浅い。
ｐ＋型のコンタクト領域（第３のＳｉＣ領域）１８は、ｐ型のリサーフ領域１６内に設けられる。ｐ＋型のコンタクト領域１８は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。
ｐ＋型のコンタクト領域１８のｐ型不純物濃度は、ｐ型のリサーフ領域１６のｐ型不純物濃度よりも高い。ｐ＋型のコンタクト領域１８のｐ型不純物濃度は、ｐ型のリサーフ領域１６のｐ型不純物濃度より一桁以上高いことが望ましい。ｐ＋型のコンタクト領域１８のｐ型不純物濃度は、例えば、３×１０１９ｃｍ−３以上１×１０２０ｃｍ−３以下である。
ｐ−型のリサーフ領域（第４のＳｉＣ領域）２０は、ｐ型のリサーフ領域１６の周囲にｐ型のリサーフ領域１６に接して設けられる。ｐ−型のリサーフ領域２０は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。
ｐ−型のリサーフ領域２０のｐ型不純物濃度は、例えば、ｐ型のリサーフ領域１６のｐ型不純物濃度よりも低い。ｐ型不純物の不純物濃度は、例えば、１×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下である。また、ｐ−型のリサーフ領域２０の深さは、例えば、ｐ型のリサーフ領域１６よりも浅い。
ｐ−型のリサーフ領域２０を設けることにより、ＰＩＮダイオード１００の耐圧を向上させることが可能となる。
ｎ−型のドリフト領域（第２のＳｉＣ領域）２２は、ｐ型のリサーフ領域１６及びｐ型のアノード領域１２と、第２の面との間に設けられる。ｎ−型のドリフト領域１４は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、５×１０１５以上２×１０１６ｃｍ−３以下である。
ｎ＋型のカソード領域２４は、ＳｉＣ基板１０の第２の面側に設けられる。ｎ＋型のカソード領域２４は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、１×１０１９以上１×１０２１ｃｍ−３以下である。
フィールド酸化膜（絶縁膜）２６は、素子領域の周囲の第１の面上に設けられる。フィールド酸化膜２６は、ｐ型のリサーフ領域１６上に設けられる。言い換えれば、ｐ型のリサーフ領域１６は、ＳｉＣ基板１０内の第１の面側にフィールド酸化膜２６に接して設けられる。
フィールド酸化膜２６は、素子領域に開口部を備える。また、フィールド酸化膜２６は、ｐ型のリサーフ領域１６上に開口部（コンタクトホール）を備える。フィールド酸化膜２６は、例えば、シリコン酸化膜である。フィールド酸化膜２６の膜厚は、例えば、０．２μｍ以上０．６μｍ以下である。
アノード電極（第１の電極）２８は、フィールド酸化膜２６上に設けられる。アノード電極２８は、素子領域の開口部で、ｐ＋型のアノード領域１４に電気的に接続される。アノード電極２８とｐ＋型のアノード領域１４とのコンタクトは、オーミックコンタクトであることが望ましい。
アノード電極２８は、ｐ型のリサーフ領域１６に電気的に接続するためのコンタクト部３２を備える。コンタクト部３２はフィールド酸化膜２６に設けられた開口部（コンタクトホール）内に形成されたアノード電極２８である。
アノード電極２８は、ｐ＋型のコンタクト領域１８にコンタクト部３２で電気的に接続される。コンタクト部３２とｐ＋型のコンタクト領域１８とのコンタクトは、オーミックコンタクトであることが望ましい。
コンタクト部３２は、終端領域のｐ型のリサーフ領域１６の電位を固定するために設けられる。また、コンタクト部３２は、終端領域でジャンクションのブレークダウンが生じた場合、電荷、例えば、ホールをアノード電極２８側に引き抜くために設けられる。
コンタクト部３２のサイズは、例えば、１０μｍ×１０μｍである。コンタクト部３２の中央部直下のＳｉＣ基板１０のｐ型不純物濃度は、例えば、３×１０１９ｃｍ−３以上である。
アノード電極２８は金属である。アノード電極２８は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。
カソード電極３０は、ＳｉＣ基板１０の第２の面に接して設けられる。カソード電極２８は、ｎ＋型のカソード領域２４に接して設けられる。カソード電極３０とｎ＋型のカソード領域２４とのコンタクトは、オーミックコンタクトであることが望ましい。
カソード電極３０は金属である。カソード電極３０は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。
図３は、本実施形態の半導体装置のコンタクト部の拡大断面図である。アノード電極２８は、バリアメタル層２８ａと金属層２８ｂとの積層構造である。バリアメタル層２８ａは、例えば、チタン（Ｔｉ）である。金属層２８ｂは、例えば、アルミニウム（Ａｌ）である。
コンタクト部３２とＳｉＣ基板１０との間に、シリサイド層３４が設けられる。コンタクト部３２とｐ＋型のコンタクト領域１８の間に、シリサイド層３４が設けられる。
シリサイド層３４は、アノード電極２８とｐ＋型のコンタクト領域１８との間のコンタクト抵抗を低減する。シリサイド層３４は、例えば、ニッケルシリサイド（ＮｉＳｉ）である。
ｐ＋型のコンタクト領域１８の幅（図３中の“Ｗ２”）は、コンタクト部３２の幅（図３中の“Ｗ１”）よりも狭い。コンタクト部３２の幅とは、フィールド酸化膜２６の開口部の幅である。言い換えれば、コンタクト部３２の幅とは、フィールド酸化膜２６の開口部に埋め込まれたアノード電極２８の幅である。また、第１の面でのｐ＋型のコンタクト領域１８の面積は、コンタクト部３２がＳｉＣ基板１０に接する部分の面積よりも小さい。
コンタクト部３２の中央部直下のＳｉＣ基板１０のｐ型不純物濃度は、コンタクト部３２の端部直下のＳｉＣ基板１０のｐ型不純物濃度よりも高い。
コンタクト部３２は中央部でｐ＋型のコンタクト領域１８に接続される。そして、コンタクト部３２は端部でｐ型のリサーフ領域１６に接続される。
シリサイド層３４の幅も、コンタクト部３２の幅よりも狭い。
ｐ＋型のコンタクト領域１８は、コンタクト部３２の端部から所定の距離（図３中の“ｄ”）だけ離れている。ｐ＋型のコンタクト領域１８のコンタクト部３２の端部からの距離ｄは、１μｍ以上であることが望ましく、２μｍ以上であることがより望ましい。
シリサイド層３４も、コンタクト部３２の端部から所定の距離だけ離れている。
次に、本実施形態のＰＩＮダイオード１００の作用及び効果について説明する。
図４は、比較形態のコンタクト部の拡大断面図である。比較形態では、ｐ＋型のコンタクト領域１８の幅（図３中の“Ｗ２”）は、コンタクト部３２の幅（図３中の“Ｗ１”）よりも広い。言い換えれば、コンタクト部３２の中央部直下のＳｉＣ基板１０のｐ型不純物濃度が、コンタクト部３２の端部直下のＳｉＣ基板１０のｐ型不純物濃度と略同一である。
終端領域でジャンクションのブレークダウンが生じると、コンタクト部３２に大電流が流れる。この際、図４に示すように、コンタクト部３２近傍のフィールド酸化膜２６中、又は、ＳｉＣ基板１０とフィールド酸化膜２６との界面に、ホール（電荷）がトラップされる。
フィールド酸化膜２６中、又は、界面にホールがトラップされることにより、終端領域におけるチャージバランスが崩れる。終端領域におけるチャージバランスが崩れると、終端領域における耐圧変動が生じる。よって、ＰＩＮダイオードの耐圧が変動する。
ＳｉＣを用いたデバイスでは、例えば、Ｓｉ（シリコン）を用いたデバイスに比べ、高い耐圧を備えるデバイスが実現可能である。高い耐圧を備えたデバイスでは、ジャンクションがブレークダウンした際に、終端領域のコンタクト部に流れる電流量や電流密度が大きくなる。このため、上述の電界トラップに起因する耐圧の変動による信頼性不良が顕在化する。
本実施形態のＰＩＮダイオード１００では、ｐ＋型のコンタクト領域１８の幅を、コンタクト部３２の幅よりも狭くする。これにより、コンタクト部３２の端部の下のＳｉＣ基板抵抗が、コンタクト部３２の中央部の下のＳｉＣ基板抵抗よりも高くなる。また、コンタクト部３２の端部でのアノード電極２８とＳｉＣ基板１０との間のコンタクト抵抗が、コンタクト部３２の中央部でのアノード電極２８とＳｉＣ基板１０との間のコンタクト抵抗よりも高くなる。
このため、終端領域でジャンクションのブレークダウンが生じた場合に、コンタクト部３２に流れる電流は、コンタクト部３２の中央部近傍に集中し、コンタクト部３２の端部近傍に流れる電流量が少なくなる。したがって、フィールド酸化膜２６中、又は、界面にホールがトラップされることが抑制される。よって、終端領域における耐圧変動が防止される。
コンタクト部３２の端部近傍に流れる電流量を十分に抑制する観点から、ｐ＋型のコンタクト領域１８のコンタクト部３２の端部からの距離ｄは、１μｍ以上であることが望ましく、２μｍ以上であることがより望ましい。
また、コンタクト部３２の端部近傍に流れる電流量を十分に抑制する観点から、ｐ＋型のコンタクト領域１８のｐ型不純物濃度は、ｐ型のリサーフ領域１６のｐ型不純物濃度より一桁以上高いことが望ましい。言い換えれば、コンタクト部３２の中央部直下のＳｉＣ基板１０のｐ型不純物濃度が、コンタクト部３２の端部直下のｐ型不純物濃度よりも一桁以上高いことが望ましい。
本実施形態では、アノード電極２８とｐ＋型のコンタクト領域１８の間に、コンタクト抵抗低減のためのシリサイド層３４を設ける。シリサイド層３４の幅も、コンタクト部３２の幅よりも狭くすることで、コンタクト部３２の端部のコンタクト抵抗と、コンタクト部３２の中央部のコンタクト抵抗の差が大きくなる。したがって、コンタクト部３２の端部近傍に流れる電流量が更に抑制される。
図５は、本実施形態の変形例の模式平面図である。図５は、ＳｉＣ基板１０直上の絶縁膜のパターンを示す。コンタクト部３２は、図５に示すように素子領域を囲む環状であっても構わない。
本実施形態では、ｐ型のリサーフ領域１６が、ｐ型のアノード領域１２と異なる不純物濃度を有し、深さも異なる場合を例に説明したが、ｐ型のリサーフ領域１６とｐ型のアノード領域１２とは同一の不純物濃度で、同一の深さであっても構わない。例えば、ｐ型のリサーフ領域１６とｐ型のアノード領域１２とが、同一のプロセスで形成される不純物領域であっても構わない。
本実施形態によれば、終端領域のフィールド酸化膜２６中の電荷のトラップを抑制することにより、耐圧の変動が抑制され、信頼性の向上を可能とするＰＩＮダイオード１００が実現される。
（第２の実施形態）
本実施形態の半導体装置は、ＰＩＮダイオードではなくショットキーバリアダイオード（ＳＢＤ）である以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、一部記述を省略する。
図６は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はショットキーバリアダイオード（ＳＢＤ）である。
ＳＢＤ２００は、素子領域（素子領域）と、素子領域を囲む終端領域とを備える。素子領域は、ＳＢＤ２００の順方向バイアス時に主に電流が流れる領域として機能する。終端領域は、ＳＢＤ２００の逆方向バイアス時に、素子領域の端部に印加される電界の強度を緩和し、ＳＢＤ２００の素子耐圧を向上させる領域として機能する。
ＳＢＤ２００は、ＳｉＣ基板１０、ｐ型のリサーフ領域（第１のＳｉＣ領域）１６、ｐ＋型のコンタクト領域（第３のＳｉＣ領域）１８、ｐ−型のリサーフ領域（第４のＳｉＣ領域）２０、ｎ−型のドリフト領域（第２のＳｉＣ領域）２２、ｎ＋型のカソード領域２４、フィールド酸化膜（絶縁膜）２６、アノード電極（第１の電極）２８、及び、カソード電極（第２の電極）３０を備える。
フィールド酸化膜２６は、素子領域に開口部を備える。また、フィールド酸化膜２６は、ｐ型のリサーフ領域１６上に開口部を備える。
アノード電極２８は、フィールド酸化膜２６上に設けられる。アノード電極２８は、素子領域の開口部で、ｎ−型のドリフト領域２２に電気的に接続される。アノード電極２８とｎ−型のドリフト領域２２とのコンタクトは、ショットキーコンタクトであることが望ましい。
アノード電極２８は、ｐ型のリサーフ領域１６に電気的に接続するためのコンタクト部３２を備える。また、アノード電極２８は、ｐ＋型のコンタクト領域１８にコンタクト部３２で電気的に接続される。
ＳＢＤ２００のコンタクト部３２の構造は、第１の実施形態と同様である。
本実施形態によれば、終端領域のフィールド酸化膜２６中の電荷のトラップを抑制することにより、耐圧の変動が抑制され、信頼性の向上を可能とするＳＢＤ２００が実現される。
以上、実施形態では、ＳｉＣの結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造のＳｉＣを用いたデバイスに適用することも可能である。
また、実施形態では、ＰＩＮダイオード及びＳＢＤを例に説明したが、素子領域の周囲に終端領域を備えるデバイスであれば、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｕｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等、その他のデバイスにも本発明を適用することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ＳｉＣ基板
１６ ｐ型のリサーフ領域（第１のＳｉＣ領域）
１８ ｐ＋型のコンタクト領域（第３のＳｉＣ領域）
２０ ｐ−型のリサーフ領域（第４のＳｉＣ領域）
２２ ｎ−型のドリフト領域（第２のＳｉＣ領域）
２６ フィールド酸化膜（絶縁膜）
２８ アノード電極（第１の電極）
３０ カソード電極（第２の電極）
３２ コンタクト部
３４ シリサイド層
１００ ＰＩＮダイオード（半導体装置）
２００ ＳＢＤ（半導体装置）

Claims (9)

  1. 第１の面と第２の面を有するＳｉＣ基板と、
    前記ＳｉＣ基板に設けられる素子領域と、
    前記素子領域の周囲の前記第１の面上に設けられる絶縁膜と、
    前記ＳｉＣ基板内の前記第１の面側に前記絶縁膜と接して設けられるｐ型の第１のＳｉＣ領域と、
    前記第１のＳｉＣ領域と前記第２の面との間に設けられるｎ型の第２のＳｉＣ領域と、
    前記絶縁膜上に設けられ、前記第１のＳｉＣ領域と電気的に接続するためのコンタクト部を有する第１の電極と、
    前記第２の面に接して設けられる第２の電極と、を備え、
    前記コンタクト部の中央部直下の前記ＳｉＣ基板のｐ型不純物濃度が、前記コンタクト部の端部直下の前記ＳｉＣ基板のｐ型不純物濃度よりも高い半導体装置。
  2. 前記コンタクト部の中央部直下の前記第１のＳｉＣ領域内に設けられ、前記第１のＳｉＣ領域のｐ型不純物濃度よりも高いｐ型不純物濃度を有し、前記コンタクト部の幅よりも幅の狭いｐ型の第３のＳｉＣ領域を、更に備える請求項１記載の半導体装置。
  3. 前記コンタクト部の端部から前記第３のＳｉＣ領域までの距離が１μｍ以上である請求項２記載の半導体装置。
  4. 前記第１のＳｉＣ領域の周囲に前記第１のＳｉＣ領域に接して設けられ、前記第１のＳｉＣ領域よりもｐ型不純物濃度の低いｐ型の第４のＳｉＣ領域を、更に備える請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記コンタクト部と前記ＳｉＣ基板との間にシリサイド層が設けられる請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記コンタクト部の中央部直下の前記ＳｉＣ基板のｐ型不純物濃度が、前記コンタクト部の端部直下の前記ＳｉＣ基板のｐ型不純物濃度よりも一桁以上高い請求項１乃至請求項５いずれか一項記載の半導体装置。
  7. 前記コンタクト部の中央部直下の前記ＳｉＣ基板のｐ型不純物濃度は、３×１０１９ｃｍ−３以上である請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記絶縁膜はシリコン酸化膜である請求項１乃至請求項７いずれか一項記載の半導体装置。
  9. 前記シリサイド層の幅が、前記コンタクト部の幅よりも狭い請求項５記載の半導体装置。
JP2015052276A 2015-03-16 2015-03-16 半導体装置 Pending JP2016174031A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015052276A JP2016174031A (ja) 2015-03-16 2015-03-16 半導体装置
US14/840,646 US20160276441A1 (en) 2015-03-16 2015-08-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015052276A JP2016174031A (ja) 2015-03-16 2015-03-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2016174031A true JP2016174031A (ja) 2016-09-29

Family

ID=56925253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015052276A Pending JP2016174031A (ja) 2015-03-16 2015-03-16 半導体装置

Country Status (2)

Country Link
US (1) US20160276441A1 (ja)
JP (1) JP2016174031A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206934A (ja) * 2017-06-02 2018-12-27 株式会社日立製作所 炭化ケイ素半導体装置およびその製造方法
CN111192825A (zh) * 2018-12-12 2020-05-22 深圳方正微电子有限公司 碳化硅肖特基二极管及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206934A (ja) * 2017-06-02 2018-12-27 株式会社日立製作所 炭化ケイ素半導体装置およびその製造方法
CN111192825A (zh) * 2018-12-12 2020-05-22 深圳方正微电子有限公司 碳化硅肖特基二极管及其制造方法
CN111192825B (zh) * 2018-12-12 2023-08-04 深圳方正微电子有限公司 碳化硅肖特基二极管及其制造方法

Also Published As

Publication number Publication date
US20160276441A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
JP6400544B2 (ja) 半導体装置
JP6666224B2 (ja) 半導体装置
JP6363541B2 (ja) 半導体装置及びその製造方法
JP6445952B2 (ja) 半導体装置
JP6242633B2 (ja) 半導体装置
JP2008294214A (ja) 半導体装置
JP2017168663A (ja) 半導体装置
US9812528B2 (en) Semiconductor device
JP6640691B2 (ja) 半導体装置及びその製造方法
JP7030665B2 (ja) 半導体装置
JP6524002B2 (ja) 半導体装置
JP6363540B2 (ja) 半導体装置
US9905689B2 (en) Semiconductor device
US9608058B1 (en) Semiconductor device
JP2013182905A (ja) 半導体装置
US9613951B2 (en) Semiconductor device with diode
JP2019054193A (ja) 半導体装置
JP2016174031A (ja) 半導体装置
JP7003019B2 (ja) 半導体装置
JP7249921B2 (ja) 半導体装置
CN109509790B (zh) 半导体装置
JP2017157673A (ja) 半導体装置
JP2018046247A (ja) 半導体装置
JP2015084444A (ja) 半導体装置
JP2022130063A (ja) 半導体装置